プリント配線板及びその製造方法
【課題】実装された半導体チップのはんだバンプが破断し難いプリント配線板を提供する。
【解決手段】プリント配線板の一種であるコアレス基板２０は、主面を有する絶縁層２６ａと、絶縁層２６ａ内に埋設される接続パッド２４とを備える。接続パッド２４は縁のある帽子状である。すなわち、接続パッド２４は、直径φ１が約９５μｍのプレート部３６と、直径φｃが７５μｍのコンタクト部３８とからなる。コンタクト部３８の主面３９は、絶縁層２６ａの主面７で露出する。コンタクト部３８の直径φｃが半導体チップ８側のバンプ下地金属１１の直径φ２とほぼ同じであるため、半導体チップ８をコアレス基板２０から引き剥がす方向に機械的な応力が加わっても、その応力は接続パッド２４及びバンプ下地金属１１の両側に均等に分散し、破断が起こりにくい。
【解決手段】プリント配線板の一種であるコアレス基板２０は、主面を有する絶縁層２６ａと、絶縁層２６ａ内に埋設される接続パッド２４とを備える。接続パッド２４は縁のある帽子状である。すなわち、接続パッド２４は、直径φ１が約９５μｍのプレート部３６と、直径φｃが７５μｍのコンタクト部３８とからなる。コンタクト部３８の主面３９は、絶縁層２６ａの主面７で露出する。コンタクト部３８の直径φｃが半導体チップ８側のバンプ下地金属１１の直径φ２とほぼ同じであるため、半導体チップ８をコアレス基板２０から引き剥がす方向に機械的な応力が加わっても、その応力は接続パッド２４及びバンプ下地金属１１の両側に均等に分散し、破断が起こりにくい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板及びその製造方法に関し、さらに詳しくは、コア基板を有さないコアレス基板、半導体パッケージ及びそれらの製造方法に関する。
【背景技術】
【０００２】
米国第５９２６７９８号特許明細書（特許文献１）は、Ｃ４(Controlled Collapse Chip Connection)技術を用いたフリップチップ実装技術を開示する。この技術は、半導体チップ（ＩＣチップ）をプリント配線板上に実装するものである。実装される半導体チップは、多数のはんだバンプアレイを備える。
【０００３】
図１４は、Ｃ４技術により、コア基板を有さないコアレス基板上に半導体チップを実装した半導体パッケージのはんだバンプ周辺を拡大して示す断面図である。同図に示されるように、コアレス基板１は、絶縁層２と、ランド３と、ビア４と、接続パッド５とを備える。ランド３は円柱（薄い円板）状をなし、絶縁層２内に完全に埋設される。接続パッド５もランドの一種で円柱（薄い円板）状をなし、絶縁層２内に埋設されるが、その主面６は絶縁層２の主面７で露出する。ビア４は円錐台又は円柱状をなし、ランド３と接続パッド５との間に形成され、ランド３と接続パッド５とを電気的に接続する。
【０００４】
一方、半導体パッケージ１０は、バンプアレイを構成するはんだバンプ９を備える。半導体チップ８の底面には、はんだバンプ９に加わる衝撃を吸収するために、クッション膜１３が形成される。また、はんだバンプ９の下（はんだバンプ９と半導体チップ８の底面との間）には、バンプ下地金属(UBM; Under Bump Metal)１１がメッキされる。
【０００５】
接続パッド５上にはんだバンプ９を搭載し、あらかじめ付着されたはんだ１２を溶融し、はんだバンプ９を接続パッド５にはんだ付けする。これにより、半導体チップ８はコアレス基板１に実装される。
【０００６】
ここで、接続パッド５の直径φ１は約９５μｍであり、バンプ下地金属１１の直径φ２は約７５μｍであり、接続パッド５の直径φ１はバンプ下地金属１１の直径φ２よりも大きい。そのため、半導体チップ８をコアレス基板１から引き剥がす方向に機械的な応力が加わると、その応力は小径のバンプ下地金属１１側に集中し、その部分から破断が起こりやすい。
【０００７】
接続パッド５の直径φ１をバンプ下地金属１１の直径φ２と同じにすることができれば、機械的な応力は接続パッド５及びバンプ下地金属１１の両側に均等に分散し、破断が起こりにくくなると予想される。しかしながら、以下の理由で、これらの径を同じにすることはできない。
【０００８】
バンプ下地金属１１は約１５０μｍのピッチで形成しなければならない。しかしながら、バンプ下地金属１１の直径φ２を大きくすると、隣接するバンプ下地金属１１との間の距離が短くなる。そのため、メッキをパターン化してバンプ下地金属１１を形成するに際して、バンプ下地金属１１以外の領域にある不要なメッキを取り除くことが難しくなり、歩留まりが低下する。一方、接続パッド５の直径φ１を小さくすることも困難である。ビア４の直径や位置の製造公差を考慮すると、接続パッド５の直径φ１は９５μｍが限界だからである。
【０００９】
なお、特開２００３−３７１３５号公報（特許文献２）は、配線板上に、バンプを用いて半導体チップを実装する半導体装置において、配線板から半導体チップまでの高さを所定の高さに確保することが可能な技術を開示する（同公報００２１段落参照）。半導体チップを配線板上に搬送し、半導体チップの外部端子と配線板上の突起導体の位置合わせをして熱圧着する。半導体チップの外部端子上には、バンプ下地金属を介在させてはんだボールが設けられており、はんだボールを溶融して熱圧着した後の絶縁基板から半導体チップまでの高さを突起導体の高さ分だけ高くすることができる（同公報００５５段落参照）。しかしながら、突起導体は配線板から突出しているため、はんだボールの製造ばらつきによる量の変化、半導体チップの取付傾き、半導体チップの取付加重のばらつきなどにより、半導体チップの外部端子と配線板上の突起導体との接合面の直径を一定に確保することは困難である。
【００１０】
また、特開平１０−２４２６４９号公報（特許文献３）は、はんだバンプを備えた多層プリント配線板を開示する（同公報図１９及び図２０参照）。この多層プリント配線板上には、無電解銅めっき膜及び電解銅めっき膜が積層され、その上にはんだバンプが形成される。この配線板上にはまた、ソルダーレジストが形成される。しかしながら、銅めっき膜とソルダーレジストが重なる部分が凸になり、銅めっき膜がなくソルダーレジストのみがある部分が凹になるため、この多層プリント配線板の表面は平面にならない。そのため、多層プリント配線板とその上に実装される半導体チップとの間にアンダーフィル樹脂を均一速度で流し込むことができない。
【特許文献１】米国第５９２６７９８号特許明細書
【特許文献２】特開２００３−３７１３５号公報
【特許文献３】特開平１０−２４２６４９号公報
【特許文献４】特開平１０−２３３４１７号公報
【特許文献５】特開２０００−２６９２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、実装された半導体チップのはんだバンプが破断し難いプリント配線板、半導体パッケージ及びそれらの製造方法を提供することである。
【課題を解決するための手段及び発明の効果】
【００１２】
本発明によるプリント配線板は、主面を有する絶縁層と、絶縁層内に埋設される接続パッドとを備える。前記接続パッドは、表裏を有するプレート部と、プレート部の表側に位置し、絶縁層の主面で露出する主面を有し、プレート部よりも小さいコンタクト部とを含む。
【００１３】
本発明によれば、接続パッドが鍔のある帽子(hat)状になっているため、コンタクト部のみを小さくし、たとえば実装される半導体チップのバンプ下地金属と同じくらいの面積（直径）となる半導体パッケージを製造することができる。これにより、半導体チップをプリント配線板から引き剥がす方向に機械的な応力が加わっても、その応力は接続パッド及びバンプ下地金属の両側に分散し、バンプの破断が起こりにくくなる。
【００１４】
好ましくは、プリント配線板はさらに、絶縁層内に埋設され、プレート部の裏側と接触するビアを備える。
【００１５】
この場合、プレート部はビアに比べて大きいのでプレート部とビアの位置合わせマージンを有し、このため、ビアと確実に接続される。
【００１６】
本発明によるプリント配線板の製造方法は、母材を用意する工程と、第１の貫通孔を有する第１の膜を母材上に形成する工程と、第１の貫通孔上に位置しかつ第１の貫通孔よりも大きい第２の貫通孔を有する第２の膜を第１の膜上に形成する工程と、第１及び第２の貫通孔内に金属を充填して接続パッドを形成する工程と、接続パッドの形成後、第１及び第２の膜を除去する工程と、母材及び接続パッドを覆うように絶縁層を形成する工程と、絶縁層の形成後、母材を除去する工程とを含む。
【００１７】
本発明によれば、鍔のある帽子状の接続パッドを有するプリント配線板を容易に製造することができる。さらに、このプリント配線板を用いた半導体パッケージを製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００１９】
図１を参照して、本発明の実施の形態による半導体パッケージ１０は、コアレス基板２０と、コアレス基板２０上に実装される半導体チップ８とを備える。コアレス基板２０は、ビルトアップ層２２と、複数のランド３と、複数のビア４と、複数の接続パッド２４とを備える。ビルトアップ層２２は、積層された複数の絶縁層２６からなる。ランド３は円柱（薄い円板）状をなし、絶縁層２６内に完全に埋設され、絶縁層２６内の配線層と接続される。ビア４は円柱又は円錐台状をなし、絶縁層２６内に完全に埋設され、ランド３と接続パッド２４との間に形成され、ランド３と接続パッド２４とを電気的に接続する層間接続部として機能する。接続パッド２４は、半導体チップ８側にある最も外側の絶縁層２６ａ内に埋設される。接続パッド２４の詳細は後述する。
【００２０】
コアレス基板２０はさらに、接続パッド２８と、複数のはんだバンプ３０と、キャパシタ３２とを備える。
【００２１】
接続パッド２８は円柱（薄い円板）状をなし、接続パッド２４と反対側にある最も外側の絶縁層２６ｂ上に形成される。はんだバンプ３０は接続パッド２８にはんだ付けされ、ＢＧＡ端子を構成する。キャパシタ３２は接続パッド２８にはんだ付けされる。絶縁層２６ｂ上であって接続パッド２８を除く領域には、はんだ保護膜（ソルダーレジスト）３４が形成される。
【００２２】
一方、半導体チップ８は、バンプアレイを構成するはんだバンプ９を備える。図２は、半導体パッケージ１０のはんだバンプ９周辺を拡大して示す断面図である。同図に示されるように、半導体チップ８の底面には、はんだバンプ９に加わる衝撃を吸収するために、クッション膜１３が形成される。また、はんだバンプ９の下（はんだバンプ９と半導体チップ８の底面との間）には、チタン、クロム、銅などのバンプ下地金属１１がメッキされ、敷設される。
【００２３】
接続パッド２４上にあらかじめ付着されたはんだ１２を溶融し、はんだバンプ９を接続パッド２４にはんだ付けする。これにより、半導体チップ８はコアレス基板２０に実装される。また、図１に示されるように、半導体チップ８とコアレス基板２０との間にはアンダーフィル樹脂３５が充填される。
【００２４】
ここで、図１４に示した従来の接続パッド５が円柱状であるのに対し、この接続パッド２４は縁のある帽子(hat)状である。より具体的には、接続パッド２４は、プレート部３６と、コンタクト部３８とからなる。プレート部３６は円柱（薄い円板）状をなし、その直径φ１は従来の接続パッド５の直径φ１と同じ約９５μｍであり、その厚みは約１０μｍである。コンタクト部３８は円柱（薄い円板）状をなし、その直径φｃはプレート部３６の直径φ１よりも小さく、かつ、バンプ下地金属１１の直径φ２とほぼ等しい約７５μｍであり、その厚みは約２０μｍである。コンタクト部３８は、プレート部３６の表側に位置する。コンタクト部３８の主面３９は、絶縁層２６ａの主面７で露出する。コンタクト部３８の主面３９と絶縁層２６ａの主面７とは同一平面上にある。また、プレート部３６及びコンタクト部３８は同軸にかつ一体的に形成される。そのため、接続パッド２４は、帽子の縁にあたる鍔部４０を有する。鍔部４０は、幅が約１０μｍのリング状をなす。ビア４は、プレート部３６の裏側と接触する。
【００２５】
この実施の形態によれば、コンタクト部３８の直径φｃがバンプ下地金属１１の直径φ２とほぼ等しいため、半導体チップ８をコアレス基板２０から引き剥がす方向に機械的な応力が加わっても、その応力は接続パッド２４及びバンプ下地金属１１の両側に均等に分散し、破断が起こりにくい。しかも、接続パッド２４の直径全体を小さくしているのではなく、コンタクト部３８の直径φｃだけを小さくし、プレート部３６の直径φ１を小さくせず、約９５μｍのまま維持しているため、ビア４の直径や位置の製造公差を考慮しても、ビア４の位置が接続パッド２４の位置から大きくずれることはなく、ビア４と接続パッド２４とを確実に接続することができる。一方、バンプ下地金属１１の直径φ２を大きくせず、約７５μｍのまま維持しているため、メッキをパターン化してバンプ下地金属１１を形成するに際して、歩留まりが低下することもない。
【００２６】
また、接続パッド２４には鍔部４０があるため、半導体チップ８をコアレス基板２０から引き剥がす方向に機械的な応力が加わっても、鍔部４０が絶縁層２６ａに引っ掛かり、接続パッド２４は破壊されにくい。また、コンタクト部３８の主面３９と絶縁層２６ａの主面７とは同一平面上にあり、コアレス基板２０全体の主面が平面であるため、アンダーフィル樹脂３５は均一速度で半導体チップ８とコアレス基板２０との間に流れ込む。
【００２７】
次に、複数の絶縁層２６を有する上記コアレス基板２０の製造方法の一例を説明する。ビルトアップ層２２は、図１上で下方向に形成される。具体的には次の通り。
【００２８】
まず図３に示すように、銅板からなる母材４２を用意し、母材４２の上にネガ系のレジストフィルム４４を塗布する。
【００２９】
次に図４に示すように、フォトリソグラフィ法を用いて、所定パターンを有するマスク４６でレジストフィルム４４を覆い、所定時間露光する。レジストフィルム４４のうちマスク４６の遮光部４８で遮光された部分には光は照射されないが、それ以外の部分には光が照射される。遮光部４８は円形をなし、その直径は約７５μｍである。
【００３０】
次に図５に示すように、レジストフィルム４４を現像しかつ洗浄すると、光が照射されなかった部分だけが除去され、レジスト溝である貫通孔５０が形成され、光が照射された部分５２だけが残る。これにより、レジストフィルム４４がパターン化される。
【００３１】
次に、図３及び図４に示した工程とほぼ同じ工程を繰り返す。すなわち図６に示すように、パターン化されたレジストフィルム４４の上に同じ材質のレジストフィルム５４を貼付する。そして、上記マスク４６と異なるパターンを有するマスク５６でレジストフィルム５４を覆い、所定時間露光する。レジストフィルム５４のうちマスク５６の遮光部５８で遮光された部分には光は照射されないが、それ以外の部分には光が照射される。遮光部５８は円形をなし、その直径は約９５μｍである。この工程では、遮光部５８の中心が貫通孔５０の中心（図４に示した工程で遮光部４８の中心のあった位置）にほぼ一致するように、マスク５６は位置決めされる。
【００３２】
次に図７に示すように、レジストフィルム５４を現像しかつ洗浄すると、光が照射されなかった部分だけが除去され、レジスト溝である貫通孔６０が形成され、光が照射された部分６２だけが残る。これにより、レジストフィルム５４がパターン化される。その結果、円柱状の貫通孔５０の上に円柱状の貫通孔６０が形成される。
【００３３】
次に図８に示すように、母材４２上の貫通孔５０内に金等のバリアメタル６４をメッキし、さらにバリアメタル上の貫通孔５０及び６０内に銅等の金属６６をメッキする。バリアメタル６４は、後に母材４２をエッチングで除去する工程でエッチングストッパとして機能する。
【００３４】
次に図９に示すように、レジストフィルム４４及び５４を従来の剥離プロセスを用いて剥離する。これにより、上述したプレート部３６及びコンタクト部３８からなる帽子状の接続パッド２４が形成される。
【００３５】
次に図１０に示すように、絶縁フィルム６８をラミネートする。この工程は真空中で行われるので、絶縁フィルム６８は鍔部４０の下にまで潜り込む。これにより、上述した絶縁層２６ａ（絶縁フィルム６８）が形成される。
【００３６】
次に図１１に示すように、プレート部３６の真上にある絶縁フィルム６８（絶縁層２６ａ）にレーザを用いてビア孔７０を形成する。
【００３７】
次に図１２に示すように、ビア孔７０が形成された絶縁フィルム６８上に銅等の金属７２をメッキしてパターン化する。これにより、ビア孔７０内に充填された金属７２は上述したビア４となり、ビア孔７０及び絶縁フィルム６８上でパターン化された金属７２は上述したランド３を構成する。このランド３は、次に形成される絶縁層の配線層に接続される。
【００３８】
同様に、絶縁フィルムのラミネート、レーザによるビア孔の形成及び金属のメッキを繰り返すことにより、複数の絶縁層２６を形成して図１に示したビルトアップ層２２を形成する。ビルトアップ層２２を形成する工程自体は周知である。
【００３９】
最後に図１３に示すように、エッチングにより銅の母材４２を除去する。このとき、金等のバリアメタル６４はエッチングされないので、銅等の金属６６までエッチングされることはない。そのため、コンタクト部３８の主面３９と絶縁層２６ａの主面とは同一平面上に形成される。
【００４０】
この製造方法によれば、帽子状の接続パッド２４を備えたコアレス基板２０を容易に製造することができる。
【００４１】
上述した寸法はあくまで例示であり、これに限定されるものではない。たとえばコンタクト部３８の直径は半導体チップ８のバンプ下地金属１１の直径と全く同じでなくてもよく、７０〜８０μｍくらいでもよい。たとえばコンタクト部３８の面積とバンプ下地金属１１の面積がほぼ等しくなるようにしてもよい。また、プレート部３６の直径は９０〜１００μｍくらいでもよく、また、９５μｍよりもかなり大きくてもよい。
【００４２】
また、上記実施の形態の接続パッド２４では、円板状のプレート部３６の中心と円板状のコンタクト部３８の中心とが一致しているが、完全に一致している必要はなく、多少ずれていてもよい。また、プレート部３６とコンタクト部３８という２つの独立した部材で接続パッド２４が構成されている必要はなく、全体として鍔のある帽子状であればよい。また、プレート部３６及びコンタクト部３８の平面形状は円形であるが、これに限定されることなく、楕円形や多角形などであってもよい。
【００４３】
また、上記実施の形態による製造方法ではバリアメタル６４を母材４２上に形成しているが、バリアメタル６４を省略し、銅等の金属６６を母材４２上に直接形成してもよい。
【００４４】
また、上記実施の形態はコアレス基板２０であるが、本発明はこれに限定されることなく、コア基板を有する一般的なプリント配線板にも適用可能である。
【００４５】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態による半導体パッケージの全体構成示す断面図である。
【図２】図１に示した半導体パッケージにおけるコアレス基板の接続パッド周辺を拡大して示す断面図である。
【図３】図１に示したコアレス基板の製造方法を示す最初の工程を示す断面図である。
【図４】図３に示した工程の次の工程を示す断面図である。
【図５】図４に示した工程の次の工程を示す断面図である。
【図６】図５に示した工程の次の工程を示す断面図である。
【図７】図６に示した工程の次の工程を示す断面図である。
【図８】図７に示した工程の次の工程を示す断面図である。
【図９】図８に示した工程の次の工程を示す断面図である。
【図１０】図９に示した工程の次の工程を示す断面図である。
【図１１】図１０に示した工程の次の工程を示す断面図である。
【図１２】図１１に示した工程の次の工程を示す断面図である。
【図１３】図１２に示した工程の次の工程を示す断面図である。
【図１４】従来の半導体パッケージにおけるコアレス基板の接続パッド周辺を拡大して示す断面図である。
【符号の説明】
【００４７】
３ ランド
４ ビア
７，３９ 主面
８ 半導体チップ
９ はんだバンプ
１０ 半導体パッケージ
１１ バンプ下地金属
１３ クッション膜
２０ コアレス基板
２２ ビルトアップ層
２４ 接続パッド
２６，２６ａ，２６ｂ 絶縁層
３６ プレート部
３８ コンタクト部
４０ 鍔部
４２ 母材
４４，５４ レジストフィルム
４６，５６ マスク
４８，５８ 遮光部
５０，６０ 貫通孔
５６ マスク
６６，７２ 金属
６８ 絶縁フィルム
７０ ビア孔
【技術分野】
【０００１】
本発明は、プリント配線板及びその製造方法に関し、さらに詳しくは、コア基板を有さないコアレス基板、半導体パッケージ及びそれらの製造方法に関する。
【背景技術】
【０００２】
米国第５９２６７９８号特許明細書（特許文献１）は、Ｃ４(Controlled Collapse Chip Connection)技術を用いたフリップチップ実装技術を開示する。この技術は、半導体チップ（ＩＣチップ）をプリント配線板上に実装するものである。実装される半導体チップは、多数のはんだバンプアレイを備える。
【０００３】
図１４は、Ｃ４技術により、コア基板を有さないコアレス基板上に半導体チップを実装した半導体パッケージのはんだバンプ周辺を拡大して示す断面図である。同図に示されるように、コアレス基板１は、絶縁層２と、ランド３と、ビア４と、接続パッド５とを備える。ランド３は円柱（薄い円板）状をなし、絶縁層２内に完全に埋設される。接続パッド５もランドの一種で円柱（薄い円板）状をなし、絶縁層２内に埋設されるが、その主面６は絶縁層２の主面７で露出する。ビア４は円錐台又は円柱状をなし、ランド３と接続パッド５との間に形成され、ランド３と接続パッド５とを電気的に接続する。
【０００４】
一方、半導体パッケージ１０は、バンプアレイを構成するはんだバンプ９を備える。半導体チップ８の底面には、はんだバンプ９に加わる衝撃を吸収するために、クッション膜１３が形成される。また、はんだバンプ９の下（はんだバンプ９と半導体チップ８の底面との間）には、バンプ下地金属(UBM; Under Bump Metal)１１がメッキされる。
【０００５】
接続パッド５上にはんだバンプ９を搭載し、あらかじめ付着されたはんだ１２を溶融し、はんだバンプ９を接続パッド５にはんだ付けする。これにより、半導体チップ８はコアレス基板１に実装される。
【０００６】
ここで、接続パッド５の直径φ１は約９５μｍであり、バンプ下地金属１１の直径φ２は約７５μｍであり、接続パッド５の直径φ１はバンプ下地金属１１の直径φ２よりも大きい。そのため、半導体チップ８をコアレス基板１から引き剥がす方向に機械的な応力が加わると、その応力は小径のバンプ下地金属１１側に集中し、その部分から破断が起こりやすい。
【０００７】
接続パッド５の直径φ１をバンプ下地金属１１の直径φ２と同じにすることができれば、機械的な応力は接続パッド５及びバンプ下地金属１１の両側に均等に分散し、破断が起こりにくくなると予想される。しかしながら、以下の理由で、これらの径を同じにすることはできない。
【０００８】
バンプ下地金属１１は約１５０μｍのピッチで形成しなければならない。しかしながら、バンプ下地金属１１の直径φ２を大きくすると、隣接するバンプ下地金属１１との間の距離が短くなる。そのため、メッキをパターン化してバンプ下地金属１１を形成するに際して、バンプ下地金属１１以外の領域にある不要なメッキを取り除くことが難しくなり、歩留まりが低下する。一方、接続パッド５の直径φ１を小さくすることも困難である。ビア４の直径や位置の製造公差を考慮すると、接続パッド５の直径φ１は９５μｍが限界だからである。
【０００９】
なお、特開２００３−３７１３５号公報（特許文献２）は、配線板上に、バンプを用いて半導体チップを実装する半導体装置において、配線板から半導体チップまでの高さを所定の高さに確保することが可能な技術を開示する（同公報００２１段落参照）。半導体チップを配線板上に搬送し、半導体チップの外部端子と配線板上の突起導体の位置合わせをして熱圧着する。半導体チップの外部端子上には、バンプ下地金属を介在させてはんだボールが設けられており、はんだボールを溶融して熱圧着した後の絶縁基板から半導体チップまでの高さを突起導体の高さ分だけ高くすることができる（同公報００５５段落参照）。しかしながら、突起導体は配線板から突出しているため、はんだボールの製造ばらつきによる量の変化、半導体チップの取付傾き、半導体チップの取付加重のばらつきなどにより、半導体チップの外部端子と配線板上の突起導体との接合面の直径を一定に確保することは困難である。
【００１０】
また、特開平１０−２４２６４９号公報（特許文献３）は、はんだバンプを備えた多層プリント配線板を開示する（同公報図１９及び図２０参照）。この多層プリント配線板上には、無電解銅めっき膜及び電解銅めっき膜が積層され、その上にはんだバンプが形成される。この配線板上にはまた、ソルダーレジストが形成される。しかしながら、銅めっき膜とソルダーレジストが重なる部分が凸になり、銅めっき膜がなくソルダーレジストのみがある部分が凹になるため、この多層プリント配線板の表面は平面にならない。そのため、多層プリント配線板とその上に実装される半導体チップとの間にアンダーフィル樹脂を均一速度で流し込むことができない。
【特許文献１】米国第５９２６７９８号特許明細書
【特許文献２】特開２００３−３７１３５号公報
【特許文献３】特開平１０−２４２６４９号公報
【特許文献４】特開平１０−２３３４１７号公報
【特許文献５】特開２０００−２６９２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、実装された半導体チップのはんだバンプが破断し難いプリント配線板、半導体パッケージ及びそれらの製造方法を提供することである。
【課題を解決するための手段及び発明の効果】
【００１２】
本発明によるプリント配線板は、主面を有する絶縁層と、絶縁層内に埋設される接続パッドとを備える。前記接続パッドは、表裏を有するプレート部と、プレート部の表側に位置し、絶縁層の主面で露出する主面を有し、プレート部よりも小さいコンタクト部とを含む。
【００１３】
本発明によれば、接続パッドが鍔のある帽子(hat)状になっているため、コンタクト部のみを小さくし、たとえば実装される半導体チップのバンプ下地金属と同じくらいの面積（直径）となる半導体パッケージを製造することができる。これにより、半導体チップをプリント配線板から引き剥がす方向に機械的な応力が加わっても、その応力は接続パッド及びバンプ下地金属の両側に分散し、バンプの破断が起こりにくくなる。
【００１４】
好ましくは、プリント配線板はさらに、絶縁層内に埋設され、プレート部の裏側と接触するビアを備える。
【００１５】
この場合、プレート部はビアに比べて大きいのでプレート部とビアの位置合わせマージンを有し、このため、ビアと確実に接続される。
【００１６】
本発明によるプリント配線板の製造方法は、母材を用意する工程と、第１の貫通孔を有する第１の膜を母材上に形成する工程と、第１の貫通孔上に位置しかつ第１の貫通孔よりも大きい第２の貫通孔を有する第２の膜を第１の膜上に形成する工程と、第１及び第２の貫通孔内に金属を充填して接続パッドを形成する工程と、接続パッドの形成後、第１及び第２の膜を除去する工程と、母材及び接続パッドを覆うように絶縁層を形成する工程と、絶縁層の形成後、母材を除去する工程とを含む。
【００１７】
本発明によれば、鍔のある帽子状の接続パッドを有するプリント配線板を容易に製造することができる。さらに、このプリント配線板を用いた半導体パッケージを製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００１９】
図１を参照して、本発明の実施の形態による半導体パッケージ１０は、コアレス基板２０と、コアレス基板２０上に実装される半導体チップ８とを備える。コアレス基板２０は、ビルトアップ層２２と、複数のランド３と、複数のビア４と、複数の接続パッド２４とを備える。ビルトアップ層２２は、積層された複数の絶縁層２６からなる。ランド３は円柱（薄い円板）状をなし、絶縁層２６内に完全に埋設され、絶縁層２６内の配線層と接続される。ビア４は円柱又は円錐台状をなし、絶縁層２６内に完全に埋設され、ランド３と接続パッド２４との間に形成され、ランド３と接続パッド２４とを電気的に接続する層間接続部として機能する。接続パッド２４は、半導体チップ８側にある最も外側の絶縁層２６ａ内に埋設される。接続パッド２４の詳細は後述する。
【００２０】
コアレス基板２０はさらに、接続パッド２８と、複数のはんだバンプ３０と、キャパシタ３２とを備える。
【００２１】
接続パッド２８は円柱（薄い円板）状をなし、接続パッド２４と反対側にある最も外側の絶縁層２６ｂ上に形成される。はんだバンプ３０は接続パッド２８にはんだ付けされ、ＢＧＡ端子を構成する。キャパシタ３２は接続パッド２８にはんだ付けされる。絶縁層２６ｂ上であって接続パッド２８を除く領域には、はんだ保護膜（ソルダーレジスト）３４が形成される。
【００２２】
一方、半導体チップ８は、バンプアレイを構成するはんだバンプ９を備える。図２は、半導体パッケージ１０のはんだバンプ９周辺を拡大して示す断面図である。同図に示されるように、半導体チップ８の底面には、はんだバンプ９に加わる衝撃を吸収するために、クッション膜１３が形成される。また、はんだバンプ９の下（はんだバンプ９と半導体チップ８の底面との間）には、チタン、クロム、銅などのバンプ下地金属１１がメッキされ、敷設される。
【００２３】
接続パッド２４上にあらかじめ付着されたはんだ１２を溶融し、はんだバンプ９を接続パッド２４にはんだ付けする。これにより、半導体チップ８はコアレス基板２０に実装される。また、図１に示されるように、半導体チップ８とコアレス基板２０との間にはアンダーフィル樹脂３５が充填される。
【００２４】
ここで、図１４に示した従来の接続パッド５が円柱状であるのに対し、この接続パッド２４は縁のある帽子(hat)状である。より具体的には、接続パッド２４は、プレート部３６と、コンタクト部３８とからなる。プレート部３６は円柱（薄い円板）状をなし、その直径φ１は従来の接続パッド５の直径φ１と同じ約９５μｍであり、その厚みは約１０μｍである。コンタクト部３８は円柱（薄い円板）状をなし、その直径φｃはプレート部３６の直径φ１よりも小さく、かつ、バンプ下地金属１１の直径φ２とほぼ等しい約７５μｍであり、その厚みは約２０μｍである。コンタクト部３８は、プレート部３６の表側に位置する。コンタクト部３８の主面３９は、絶縁層２６ａの主面７で露出する。コンタクト部３８の主面３９と絶縁層２６ａの主面７とは同一平面上にある。また、プレート部３６及びコンタクト部３８は同軸にかつ一体的に形成される。そのため、接続パッド２４は、帽子の縁にあたる鍔部４０を有する。鍔部４０は、幅が約１０μｍのリング状をなす。ビア４は、プレート部３６の裏側と接触する。
【００２５】
この実施の形態によれば、コンタクト部３８の直径φｃがバンプ下地金属１１の直径φ２とほぼ等しいため、半導体チップ８をコアレス基板２０から引き剥がす方向に機械的な応力が加わっても、その応力は接続パッド２４及びバンプ下地金属１１の両側に均等に分散し、破断が起こりにくい。しかも、接続パッド２４の直径全体を小さくしているのではなく、コンタクト部３８の直径φｃだけを小さくし、プレート部３６の直径φ１を小さくせず、約９５μｍのまま維持しているため、ビア４の直径や位置の製造公差を考慮しても、ビア４の位置が接続パッド２４の位置から大きくずれることはなく、ビア４と接続パッド２４とを確実に接続することができる。一方、バンプ下地金属１１の直径φ２を大きくせず、約７５μｍのまま維持しているため、メッキをパターン化してバンプ下地金属１１を形成するに際して、歩留まりが低下することもない。
【００２６】
また、接続パッド２４には鍔部４０があるため、半導体チップ８をコアレス基板２０から引き剥がす方向に機械的な応力が加わっても、鍔部４０が絶縁層２６ａに引っ掛かり、接続パッド２４は破壊されにくい。また、コンタクト部３８の主面３９と絶縁層２６ａの主面７とは同一平面上にあり、コアレス基板２０全体の主面が平面であるため、アンダーフィル樹脂３５は均一速度で半導体チップ８とコアレス基板２０との間に流れ込む。
【００２７】
次に、複数の絶縁層２６を有する上記コアレス基板２０の製造方法の一例を説明する。ビルトアップ層２２は、図１上で下方向に形成される。具体的には次の通り。
【００２８】
まず図３に示すように、銅板からなる母材４２を用意し、母材４２の上にネガ系のレジストフィルム４４を塗布する。
【００２９】
次に図４に示すように、フォトリソグラフィ法を用いて、所定パターンを有するマスク４６でレジストフィルム４４を覆い、所定時間露光する。レジストフィルム４４のうちマスク４６の遮光部４８で遮光された部分には光は照射されないが、それ以外の部分には光が照射される。遮光部４８は円形をなし、その直径は約７５μｍである。
【００３０】
次に図５に示すように、レジストフィルム４４を現像しかつ洗浄すると、光が照射されなかった部分だけが除去され、レジスト溝である貫通孔５０が形成され、光が照射された部分５２だけが残る。これにより、レジストフィルム４４がパターン化される。
【００３１】
次に、図３及び図４に示した工程とほぼ同じ工程を繰り返す。すなわち図６に示すように、パターン化されたレジストフィルム４４の上に同じ材質のレジストフィルム５４を貼付する。そして、上記マスク４６と異なるパターンを有するマスク５６でレジストフィルム５４を覆い、所定時間露光する。レジストフィルム５４のうちマスク５６の遮光部５８で遮光された部分には光は照射されないが、それ以外の部分には光が照射される。遮光部５８は円形をなし、その直径は約９５μｍである。この工程では、遮光部５８の中心が貫通孔５０の中心（図４に示した工程で遮光部４８の中心のあった位置）にほぼ一致するように、マスク５６は位置決めされる。
【００３２】
次に図７に示すように、レジストフィルム５４を現像しかつ洗浄すると、光が照射されなかった部分だけが除去され、レジスト溝である貫通孔６０が形成され、光が照射された部分６２だけが残る。これにより、レジストフィルム５４がパターン化される。その結果、円柱状の貫通孔５０の上に円柱状の貫通孔６０が形成される。
【００３３】
次に図８に示すように、母材４２上の貫通孔５０内に金等のバリアメタル６４をメッキし、さらにバリアメタル上の貫通孔５０及び６０内に銅等の金属６６をメッキする。バリアメタル６４は、後に母材４２をエッチングで除去する工程でエッチングストッパとして機能する。
【００３４】
次に図９に示すように、レジストフィルム４４及び５４を従来の剥離プロセスを用いて剥離する。これにより、上述したプレート部３６及びコンタクト部３８からなる帽子状の接続パッド２４が形成される。
【００３５】
次に図１０に示すように、絶縁フィルム６８をラミネートする。この工程は真空中で行われるので、絶縁フィルム６８は鍔部４０の下にまで潜り込む。これにより、上述した絶縁層２６ａ（絶縁フィルム６８）が形成される。
【００３６】
次に図１１に示すように、プレート部３６の真上にある絶縁フィルム６８（絶縁層２６ａ）にレーザを用いてビア孔７０を形成する。
【００３７】
次に図１２に示すように、ビア孔７０が形成された絶縁フィルム６８上に銅等の金属７２をメッキしてパターン化する。これにより、ビア孔７０内に充填された金属７２は上述したビア４となり、ビア孔７０及び絶縁フィルム６８上でパターン化された金属７２は上述したランド３を構成する。このランド３は、次に形成される絶縁層の配線層に接続される。
【００３８】
同様に、絶縁フィルムのラミネート、レーザによるビア孔の形成及び金属のメッキを繰り返すことにより、複数の絶縁層２６を形成して図１に示したビルトアップ層２２を形成する。ビルトアップ層２２を形成する工程自体は周知である。
【００３９】
最後に図１３に示すように、エッチングにより銅の母材４２を除去する。このとき、金等のバリアメタル６４はエッチングされないので、銅等の金属６６までエッチングされることはない。そのため、コンタクト部３８の主面３９と絶縁層２６ａの主面とは同一平面上に形成される。
【００４０】
この製造方法によれば、帽子状の接続パッド２４を備えたコアレス基板２０を容易に製造することができる。
【００４１】
上述した寸法はあくまで例示であり、これに限定されるものではない。たとえばコンタクト部３８の直径は半導体チップ８のバンプ下地金属１１の直径と全く同じでなくてもよく、７０〜８０μｍくらいでもよい。たとえばコンタクト部３８の面積とバンプ下地金属１１の面積がほぼ等しくなるようにしてもよい。また、プレート部３６の直径は９０〜１００μｍくらいでもよく、また、９５μｍよりもかなり大きくてもよい。
【００４２】
また、上記実施の形態の接続パッド２４では、円板状のプレート部３６の中心と円板状のコンタクト部３８の中心とが一致しているが、完全に一致している必要はなく、多少ずれていてもよい。また、プレート部３６とコンタクト部３８という２つの独立した部材で接続パッド２４が構成されている必要はなく、全体として鍔のある帽子状であればよい。また、プレート部３６及びコンタクト部３８の平面形状は円形であるが、これに限定されることなく、楕円形や多角形などであってもよい。
【００４３】
また、上記実施の形態による製造方法ではバリアメタル６４を母材４２上に形成しているが、バリアメタル６４を省略し、銅等の金属６６を母材４２上に直接形成してもよい。
【００４４】
また、上記実施の形態はコアレス基板２０であるが、本発明はこれに限定されることなく、コア基板を有する一般的なプリント配線板にも適用可能である。
【００４５】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態による半導体パッケージの全体構成示す断面図である。
【図２】図１に示した半導体パッケージにおけるコアレス基板の接続パッド周辺を拡大して示す断面図である。
【図３】図１に示したコアレス基板の製造方法を示す最初の工程を示す断面図である。
【図４】図３に示した工程の次の工程を示す断面図である。
【図５】図４に示した工程の次の工程を示す断面図である。
【図６】図５に示した工程の次の工程を示す断面図である。
【図７】図６に示した工程の次の工程を示す断面図である。
【図８】図７に示した工程の次の工程を示す断面図である。
【図９】図８に示した工程の次の工程を示す断面図である。
【図１０】図９に示した工程の次の工程を示す断面図である。
【図１１】図１０に示した工程の次の工程を示す断面図である。
【図１２】図１１に示した工程の次の工程を示す断面図である。
【図１３】図１２に示した工程の次の工程を示す断面図である。
【図１４】従来の半導体パッケージにおけるコアレス基板の接続パッド周辺を拡大して示す断面図である。
【符号の説明】
【００４７】
３ ランド
４ ビア
７，３９ 主面
８ 半導体チップ
９ はんだバンプ
１０ 半導体パッケージ
１１ バンプ下地金属
１３ クッション膜
２０ コアレス基板
２２ ビルトアップ層
２４ 接続パッド
２６，２６ａ，２６ｂ 絶縁層
３６ プレート部
３８ コンタクト部
４０ 鍔部
４２ 母材
４４，５４ レジストフィルム
４６，５６ マスク
４８，５８ 遮光部
５０，６０ 貫通孔
５６ マスク
６６，７２ 金属
６８ 絶縁フィルム
７０ ビア孔
【特許請求の範囲】
【請求項１】
主面を有する絶縁層と、
前記絶縁層内に埋設される接続パッドとを備え、
前記接続パッドは、
表裏を有するプレート部と、
前記プレート部の表側に位置し、前記絶縁層の主面で露出する主面を有し、前記プレート部よりも小さいコンタクト部とを含む、プリント配線板。
【請求項２】
請求項１に記載のプリント配線板であってさらに、
前記絶縁層内に埋設され、前記プレート部の裏側と接触するビアを備える、プリント配線板。
【請求項３】
プリント配線板と、前記プリント配線板上に実装される半導体チップとを備えた半導体パッケージであって、
前記プリント配線板は、
主面を有する絶縁層と、
前記絶縁層内に埋設される接続パッドとを備え、
前記接続パッドは、
表裏を有するプレート部と、
前記プレート部の表側に位置し、前記絶縁層の主面で露出する主面を有し、前記プレート部よりも小さいコンタクト部とを含み、
前記半導体チップは、
はんだバンプと、
前記はんだバンプの下に敷設されるバンプ下地金属とを備え、
前記コンタクト部の直径は前記バンプ下地金属の直径とほぼ等しい、半導体パッケージ。
【請求項４】
母材を用意する工程と、
第１の貫通孔を有する第１の膜を前記母材上に形成する工程と、
前記第１の貫通孔上に位置しかつ前記第１の貫通孔よりも大きい第２の貫通孔を有する第２の膜を前記第１の膜上に形成する工程と、
前記第１及び第２の貫通孔内に金属を充填して接続パッドを形成する工程と、
前記接続パッドの形成後、前記第１及び第２の膜を除去する工程と、
前記母材及び前記接続パッドを覆うように絶縁層を形成する工程と、
前記絶縁層の形成後、前記母材を除去する工程とを含む、プリント配線板の製造方法。
【請求項５】
請求項４に記載のプリント配線板の製造方法であってさらに、
前記絶縁層の形成後、前記母材の除去前に、前記第１の絶縁層に前記接続パッドまで貫通するビア穴を形成する工程と、
前記ビア穴内に金属を充填してビアを形成する工程とを含む、プリント配線板の製造方法。
【請求項６】
請求項４に記載のプリント配線板の製造方法であって、
前記第１の膜を形成する工程は、
前記母材上に第１のレジストフィルムを形成する工程と、
フォトリソグラフィ法により前記第１のレジストフィルムに前記第１の貫通孔を形成する工程とを含み、
前記第２の膜を形成する工程は、
前記第１の貫通孔が形成された第１のレジストフィルム上に第２のレジストフィルムを形成する工程と、
フォトリソグラフィ法により前記第２のレジストフィルムに前記第２の貫通孔を形成する工程とを含む、プリント配線板の製造方法。
【請求項７】
プリント配線板と、前記プリント配線板上に実装される半導体チップとを備えた半導体パッケージの製造方法であって、
前記プリント配線板は、
主面を有する絶縁層と、
前記絶縁層内に埋設される接続パッドとを備え、
前記接続パッドは、
表裏を有するプレート部と、
前記プレート部の表側に位置し、前記絶縁層の主面で露出する主面を有し、前記プレート部よりも小さいコンタクト部とを含み、
前記半導体チップは、
はんだバンプと、
前記はんだバンプの下に敷設されるバンプ下地金属とを備え、
前記コンタクト部の直径と前記バンプ下地金属の直径とはほぼ等しく、
前記半導体パッケージの製造方法は、
前記プリント配線板を準備する工程と、
前記半導体チップを準備する工程と、
前記はんだチップを前記コンタクト部にはんだ付けする工程とを含む、半導体パッケージの製造方法。
【請求項１】
主面を有する絶縁層と、
前記絶縁層内に埋設される接続パッドとを備え、
前記接続パッドは、
表裏を有するプレート部と、
前記プレート部の表側に位置し、前記絶縁層の主面で露出する主面を有し、前記プレート部よりも小さいコンタクト部とを含む、プリント配線板。
【請求項２】
請求項１に記載のプリント配線板であってさらに、
前記絶縁層内に埋設され、前記プレート部の裏側と接触するビアを備える、プリント配線板。
【請求項３】
プリント配線板と、前記プリント配線板上に実装される半導体チップとを備えた半導体パッケージであって、
前記プリント配線板は、
主面を有する絶縁層と、
前記絶縁層内に埋設される接続パッドとを備え、
前記接続パッドは、
表裏を有するプレート部と、
前記プレート部の表側に位置し、前記絶縁層の主面で露出する主面を有し、前記プレート部よりも小さいコンタクト部とを含み、
前記半導体チップは、
はんだバンプと、
前記はんだバンプの下に敷設されるバンプ下地金属とを備え、
前記コンタクト部の直径は前記バンプ下地金属の直径とほぼ等しい、半導体パッケージ。
【請求項４】
母材を用意する工程と、
第１の貫通孔を有する第１の膜を前記母材上に形成する工程と、
前記第１の貫通孔上に位置しかつ前記第１の貫通孔よりも大きい第２の貫通孔を有する第２の膜を前記第１の膜上に形成する工程と、
前記第１及び第２の貫通孔内に金属を充填して接続パッドを形成する工程と、
前記接続パッドの形成後、前記第１及び第２の膜を除去する工程と、
前記母材及び前記接続パッドを覆うように絶縁層を形成する工程と、
前記絶縁層の形成後、前記母材を除去する工程とを含む、プリント配線板の製造方法。
【請求項５】
請求項４に記載のプリント配線板の製造方法であってさらに、
前記絶縁層の形成後、前記母材の除去前に、前記第１の絶縁層に前記接続パッドまで貫通するビア穴を形成する工程と、
前記ビア穴内に金属を充填してビアを形成する工程とを含む、プリント配線板の製造方法。
【請求項６】
請求項４に記載のプリント配線板の製造方法であって、
前記第１の膜を形成する工程は、
前記母材上に第１のレジストフィルムを形成する工程と、
フォトリソグラフィ法により前記第１のレジストフィルムに前記第１の貫通孔を形成する工程とを含み、
前記第２の膜を形成する工程は、
前記第１の貫通孔が形成された第１のレジストフィルム上に第２のレジストフィルムを形成する工程と、
フォトリソグラフィ法により前記第２のレジストフィルムに前記第２の貫通孔を形成する工程とを含む、プリント配線板の製造方法。
【請求項７】
プリント配線板と、前記プリント配線板上に実装される半導体チップとを備えた半導体パッケージの製造方法であって、
前記プリント配線板は、
主面を有する絶縁層と、
前記絶縁層内に埋設される接続パッドとを備え、
前記接続パッドは、
表裏を有するプレート部と、
前記プレート部の表側に位置し、前記絶縁層の主面で露出する主面を有し、前記プレート部よりも小さいコンタクト部とを含み、
前記半導体チップは、
はんだバンプと、
前記はんだバンプの下に敷設されるバンプ下地金属とを備え、
前記コンタクト部の直径と前記バンプ下地金属の直径とはほぼ等しく、
前記半導体パッケージの製造方法は、
前記プリント配線板を準備する工程と、
前記半導体チップを準備する工程と、
前記はんだチップを前記コンタクト部にはんだ付けする工程とを含む、半導体パッケージの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−１０３１８７（Ｐ２０１０−１０３１８７Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００８−２７１２６５（Ｐ２００８−２７１２６５）
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【復代理人】
【識別番号】１００１０４４４４
【弁理士】
【氏名又は名称】上羽 秀敏
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【復代理人】
【識別番号】１００１０４４４４
【弁理士】
【氏名又は名称】上羽 秀敏
【Ｆターム（参考）】
[ Back to top ]