ボルテージレギュレータ
【課題】短絡電流を正確に設定できるボルテージレギュレータを提供する。
【解決手段】過電流保護回路の短絡電流の電流値を決定する回路として、電流を電圧に変換する抵抗を用いず、Ｎｃｈデプレッション型トランジスタのゲートとドレインを接続して非飽和状態で動作させる回路を用いて電流で制御する回路を備えた。Ｎｃｈデプレッション型トランジスタは検出用トランジスタとプロセスばらつきが連動するためトリミングを行うことなく短絡電流を正確に設定することが出来る。
【解決手段】過電流保護回路の短絡電流の電流値を決定する回路として、電流を電圧に変換する抵抗を用いず、Ｎｃｈデプレッション型トランジスタのゲートとドレインを接続して非飽和状態で動作させる回路を用いて電流で制御する回路を備えた。Ｎｃｈデプレッション型トランジスタは検出用トランジスタとプロセスばらつきが連動するためトリミングを行うことなく短絡電流を正確に設定することが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護回路を備えたボルテージレギュレータに関する。
【背景技術】
【０００２】
従来のボルテージレギュレータについて説明する。図６は、従来のボルテージレギュレータを示す回路図である。
【０００３】
差動増幅回路１０４は基準電圧回路１０３の出力電圧及び分圧回路１０６の出力電圧を比較し、基準電圧回路１０３及び分圧回路１０６の出力端子の電圧を同じ電圧に保ち、出力端子１０２の電圧が所定の電圧を保持するように出力トランジスタ１０５のゲート電圧を制御する。
【０００４】
ここで、ボルテージレギュレータの出力電圧が負荷の増大により低下したとすると、出力電流Ｉｏｕｔが、多くなり、最大出力電流Ｉｍになる。すると、この最大出力電流Ｉｍに応じ、出力トランジスタ１０５とカレントミラー接続するセンストランジスタ１２１に流れる電流が多くなる。この時Ｐｃｈトランジスタ６０１がオンしていて、抵抗６０２だけに発生する電圧が高くなり、Ｎｃｈエンハンスメント型トランジスタ１２４がオンしていき、抵抗１２２に発生する電圧が高くなる。そして、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート・ソース間電圧が低くなり、出力トランジスタ１０５がオフしていく。よって、出力電流Ｉｏｕｔは最大出力電流Ｉｍよりも多くならずに最大出力電流Ｉｍに固定され、出力電圧Ｖｏｕｔが低くなる。ここで、抵抗６０２だけに発生する電圧により、出力トランジスタ１０５のゲート・ソース間電圧が低くなり、出力トランジスタ１０５がオフしていき、出力電流Ｉｏｕｔが最大出力電流Ｉｍに固定されるので、最大出力電流Ｉｍは抵抗６０２およびＮｃｈエンハンスメント型トランジスタ１２４のしきい値電圧よって決定される。
【０００５】
出力電圧Ｖｏｕｔが低くなることにより、Ｐｃｈトランジスタ６０１のゲート・ソース間電圧がＰｃｈトランジスタ６０１の閾値電圧の絶対値Ｖｔｐよりも低くなると、Ｐｃｈトランジスタ６０１はオフする。すると、抵抗６０２だけでなくて抵抗６０２及び６０３の両方に発生する電圧が高くなり、Ｎｃｈエンハンスメント型トランジスタ１２４がさらにオンしていき、抵抗１２２に発生する電圧がさらに高くなり、Ｐｃｈトランジスタ１２５がさらにオンしていき、出力トランジスタ１０５のゲート・ソース間電圧がさらに低くなり、出力トランジスタ１０５がさらにオフしていく。よって、出力電流Ｉｏｕｔが、少なくなり、短絡電流Ｉｓになる。その後、出力電圧Ｖｏｕｔが、低くなり、０ボルトになる。ここで、抵抗６０２及び６０３の両方に発生する電圧により、出力トランジスタ１０５のゲート・ソース間電圧が低くなり、出力トランジスタ１０５がオフしていき、出力電流Ｉｏｕｔが短絡電流Ｉｓになるので、短絡電流Ｉｓは抵抗６０２及び６０３の両方の抵抗値によって決定される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２１６２５２号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の技術では、最大出力電流Ｉｍ及び短絡電流Ｉｓは、抵抗６０２及び６０３の両方の抵抗値、およびＮｃｈエンハンスメント型トランジスタ１２４のしきい値電圧によって決定される。従って、最大出力電流Ｉｍ及び短絡電流Ｉｓを正確に設定しようとすると、抵抗６０２及び６０３の抵抗値をトリミング工程によって正確に設定する必要がある。すなわち、従来の技術では製造工程が複雑になってしまう、という課題がある。
【０００８】
本発明は、上記課題に鑑みてなされ、短絡電流を容易かつ正確に設定できるボルテージレギュレータを提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、過電流保護回路を備えたボルテージレギュレータにおいて、過電流保護回路の短絡電流の電流値を正確に設定できる回路として、過電流保護回路にＮｃｈデプレッション型トランジスタを用い、ゲートとドレインを接続して非飽和状態で用いることを特徴とするボルテージレギュレータを提供する。
【発明の効果】
【００１０】
本発明の過電流保護回路を備えたボルテージレギュレータは、Ｎｃｈデプレッション型トランジスタのゲートとドレインを接続して用いている。抵抗素子として用いるＮｃｈデプレッション型トランジスタの抵抗値と、Ｎｃｈエンハンスメント型トランジスタの閾値電圧には相関関係があるので、短絡電流のプロセスばらつきや温度依存性を最小にすることができる。また、抵抗やヒューズを用いないため、チップ面積縮小を行うこともできる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態のボルテージレギュレータを示す回路図である。
【図２】第二の実施形態のボルテージレギュレータを示す回路図である。
【図３】第三の実施形態のボルテージレギュレータを示す回路図である。
【図４】第四の実施形態のボルテージレギュレータを示す回路図である。
【図５】第五の実施形態のボルテージレギュレータを示す回路図である。
【図６】従来のボルテージレギュレータを示す回路図である。
【図７】第六の実施形態のボルテージレギュレータを示す回路図である。
【図８】第七の実施形態のボルテージレギュレータを示す回路図である。
【図９】第八の実施形態のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１２】
本発明を実施するための形態について、図面を参照して説明する。
【実施例１】
【００１３】
図１は、本実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。
【００１４】
次に本実施形態のボルテージレギュレータの要素回路の接続について説明する。
基準電圧回路１０３は、出力端子を差動増幅回路１０４の反転入力端子に接続する。差動増幅回路１０４は、出力端子を過電流保護回路１０７及び、出力トランジスタ１０５のゲートに接続し、非反転入力端子を分圧回路１０６の出力端子に接続する。出力トランジスタ１０５は、ソースを電源端子１０１に接続し、ドレインを出力端子１０２に接続する。分圧回路１０６は、出力端子１０２とグラウンド端子１００の間に接続する。
【００１５】
過電流保護回路１０７の接続について説明する。
Ｐｃｈトランジスタ１２１は、ゲートは出力トランジスタ１０５のゲートに接続し、ドレインはＮｃｈエンハンスメント型トランジスタ１２４のゲートに接続し、ソースは電源端子１０１に接続する。Ｎｃｈデプレッション型トランジスタ１２３は、ゲート及びドレインはＮｃｈエンハンスメント型トランジスタ１２４のゲート及びＰｃｈトランジスタ１２１のドレインに接続し、ソースはグラウンド端子１００に接続する。Ｎｃｈエンハンスメント型トランジスタ１２４は、ソースは出力端子１０２に接続し、ドレインはＰｃｈトランジスタ１２５のゲートに接続し、バックゲートはグラウンド端子１００に接続する。Ｐｃｈトランジスタ１２５は、ドレインはＰｃｈトランジスタ１０５のゲートに接続し、ソースは電源端子１０１に接続する。抵抗１２２は、一方はＰｃｈトランジスタ１２５のゲートに接続し、もう一方は電源端子１０１に接続する。Ｎｃｈエンハンスメント型トランジスタ１２４とＰｃｈトランジスタ１２５と抵抗１２２は、出力トランジスタ１０５のゲート電圧を制御する出力電流制限回路を構成している。
【００１６】
次に、本実施形態のボルテージレギュレータの動作について説明する。
分圧回路１０６は、出力端子１０２の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０４は、基準電圧回路１０３の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタ１０５のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高く、差動増幅回路１０４の出力信号（出力トランジスタ１０５のゲート電圧）が高くなり、出力トランジスタ１０５はオフしていき、出力電圧Ｖｏｕｔは低くなる。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。つまり、出力電圧Ｖｏｕｔが一定になる。
【００１７】
ここで、出力端子１０２とグラウンド端子１００が短絡したとすると、出力トランジスタ１０５には大電流が流れようとする。従って、Ｐｃｈトランジスタ１２１には、出力トランジスタ１０５とＰｃｈトランジスタ１２１のチャネル長とチャネル幅で決められた電流が流れる。するとＮｃｈエンハンスメント型トランジスタ１２４のゲート−ソース間電圧は、その電流値に比例して上昇する。この電圧がＮｃｈエンハンスメント型トランジスタ１２４の閾値電圧を超えると、抵抗１２２に発生する電圧が高くなり、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート−ソース間電圧は小さくなりオフする方向に向かう。このようにして、Ｐｃｈトランジスタ１２１に電流を流し、この電流の増加を電圧としてＮｃｈエンハンスメント型トランジスタ１２４が検出することで過電流保護回路を動作させる。
【００１８】
Ｎｃｈデプレッション型トランジスタ１２３は、ゲートをドレインに接続されている。このように接続することで非飽和動作し、検出抵抗と同様にみなすことができる。Ｎｃｈデプレッション型トランジスタの閾値とＮｃｈエンハンスメント型トランジスタの閾値は、同じ装置で同じイオンを用い濃度を変えてインプラすることで調整する。この二つの閾値は、インプラの濃度が違うだけで、同じ装置、同じイオンを用いているため、装置のバラツキにより閾値がばらついた時は同様の方向へばらつく。例えば、Ｎｃｈデプレッション型トランジスタの閾値が高い方へばらついたら、Ｎｃｈエンハンスメント型トランジスタの閾値も同様に高い方にばらつく。Ｎｃｈデプレッション型トランジスタの閾値が高い方へばらついて、Ｎｃｈエンハンスメント型トランジスタの閾値が低い方向へばらつくといったことは起こらない。また、Ｎｃｈデプレッション型トランジスタの閾値が０．１Ｖ大きくなり、Ｎｃｈエンハンスメント型トランジスタの閾値が０．０１Ｖ大きくなるといったようなバラツキの大きさが大きく変わることもない。つまり、Ｎｃｈデプレッション型トランジスタの閾値とＮｃｈエンハンスメント型トランジスタの閾値はプロセスばらつき（閾値ばらつき）が連動してばらつくということである。このためこの検出抵抗は、Ｎｃｈエンハンスメント型トランジスタ１２４とプロセスばらつき（閾値ばらつき）が連動してばらつく。
【００１９】
こうすることで、短絡電流のプロセスばらつきの原因となっている検出抵抗と、検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動し、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、プロセスばらつき軽減として抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００２０】
なお、抵抗１２２は、図示はしないがＰｃｈトランジスタを用い、ゲートとソースを接続して、ゲートをＰｃｈトランジスタ１２５のゲートおよび、Ｎｃｈエンハンスメント型トランジスタ１２４のドレインに接続し、ソースを電源端子１０１に接続するする構成をとっても同様に動作させることができる。
【００２１】
以上により、検出抵抗としてＮｃｈデプレッション型トランジスタを用い、ゲートとドレインを接続することで短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【実施例２】
【００２２】
図２は、第二の実施形態のボルテージレギュレータの回路図である。
第二の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いはＮｃｈデプレッション型トランジスタ１２３の代わりにＮｃｈエンハンスメント型トランジスタ２０１を用い、ゲートを定電圧回路２０２に接続した点である。
【００２３】
次に第二の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈエンハンスメント型トランジスタ２０１はゲートを定電圧回路２０２に接続して非飽和で動作させている。非飽和で動作するためＮｃｈエンハンスメント型トランジスタ２０１は、検出抵抗と同様にみなすことができる。この検出抵抗は、Ｎｃｈエンハンスメント型トランジスタのためＮｃｈエンハンスメント型トランジスタ１２４とプロセスばらつき（閾値ばらつき）が連動する。検出抵抗と検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動するため短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。プロセスばらつき軽減のために、抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００２４】
以上により、検出抵抗としてＮｃｈエンハンスメント型トランジスタを用い、ゲートに定電圧回路を接続して非飽和で動作させることで、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【実施例３】
【００２５】
図３は、第三の実施形態のボルテージレギュレータの回路図である。
第三の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いは、Ｎｃｈデプレッション型トランジスタ１２３の代わりにＮｃｈデプレッション型トランジスタ３０１、３０２、３０３を用い直列に接続し、ヒューズでトリミングできるようにした点である。
【００２６】
次に第三の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈデプレッション型トランジスタ３０１、３０２、３０３はヒューズを用いてトリミングできる構成となっている。第一の実施例と同様に、Ｎｃｈデプレッション型トランジスタ３０１、３０２、３０３のゲートとＮｃｈデプレッション型トランジスタ３０１のドレインを接続して非飽和動作させるため検出抵抗とみなすことができる。過電流保護回路の特性は、検出抵抗として用いるＮｃｈデプレッション型トランジスタの抵抗値で決まる。電圧帯によっては過電流保護回路の特性が適当でない場合がある。これを補正するために、Ｎｃｈデプレッション型トランジスタをトリミングする。トリミングを行うことで、検出抵抗を最適値にすることができるようになる。なお、Ｎｃｈデプレッション型トランジスタとヒューズを３個直列に接続したが、３個に限定するものではなく、３個以上を直列に接続しても良い。
【００２７】
第一の実施例と同様に、検出抵抗はＮｃｈのため、Ｎｃｈエンハンスメント型トランジスタ１２４とプロセスばらつき（閾値ばらつき）が連動する。検出抵抗と検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動するため短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。
【００２８】
以上により、検出抵抗としてＮｃｈデプレッション型トランジスタを用いゲートとドレインを接続することで短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、Ｎｃｈデプレッション型トランジスタをトリミングすることで過電流保護回路の特性を最適にすることが可能となる。
【実施例４】
【００２９】
図４は、第四の実施形態のボルテージレギュレータの回路図である。
第四の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いは、Ｎｃｈエンハンスメント型トランジスタ４０１を用い、ゲートをＮｃｈデプレッション型トランジスタ１２３のドレインに接続し、ドレインをＮｃｈエンハンスメント型トランジスタ１２４のドレインに接続し、ソースをグラウンド端子１００に接続した点である。
【００３０】
次に第四の実施形態のボルテージレギュレータの動作について説明する。
出力端子１０２とグラウンド端子１００が短絡したとすると、出力トランジスタ１０５には大電流が流れようとする。従って、Ｐｃｈトランジスタ１２１には、出力トランジスタ１０５とＰｃｈトランジスタ１２１のチャネル長とチャネル幅で決められた電流が流れる。するとＮｃｈエンハンスメント型トランジスタ４０１のゲート−ソース間電圧は、その電流値に比例して上昇する。この電圧がＮｃｈエンハンスメント型トランジスタ４０１の閾値電圧を超えると、抵抗１２２に発生する電圧が高くなり、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート−ソース間電圧は小さくなりオフする方向に向かう。そして出力電圧Ｖｏｕｔが低くなっていく。このようにして、Ｐｃｈトランジスタ１２１に電流を流し、この電流の増加を電圧としてＮｃｈエンハンスメント型トランジスタ４０１が検出することで垂下型過電流保護回路を動作させる。
【００３１】
出力電圧Ｖｏｕｔが低くなり、所定電圧Ｖａ以下になると、Ｎｃｈエンハンスメント型トランジスタ１２４のゲート・ソース間電圧が閾値電圧以上になり、Ｎｃｈエンハンスメント型トランジスタ１２４はオンする。すると、さらに抵抗１２２に発生する電圧が高くなり、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート−ソース間電圧はさらに小さくなりオフする方向に向かう。このようにして、Ｐｃｈトランジスタ１２１に電流を流し、この電流の増加を電圧としてＮｃｈエンハンスメント型トランジスタ１２４が検出することでフの字型過電流保護回路が動作する。
【００３２】
ここで、Ｎｃｈデプレッション型トランジスタ１２３はゲートをドレインに接続されている。このように接続することで非飽和動作し、検出抵抗と同様にみなすことができる。この検出抵抗はＮｃｈのため、Ｎｃｈエンハンスメント型トランジスタ１２４、Ｎｃｈエンハンスメント型トランジスタ４０１とプロセスばらつき（閾値ばらつき）が連動する。検出抵抗と垂下型過電流保護回路の検出を行うＮｃｈエンハンスメント型トランジスタ４０１の閾値および、フの字型過電流保護回路の検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動するため、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。またプロセスばらつき軽減のために、抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００３３】
以上により、検出抵抗の変わりにＮｃｈデプレッション型トランジスタを用いゲートとドレインを接続することで短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【実施例５】
【００３４】
図５は、第五の実施形態のボルテージレギュレータの回路図である。
第五の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第四の実施例との違いは、Ｎｃｈエンハンスメント型トランジスタ１２４とＮｃｈエンハンスメント型トランジスタ４０１の代わりに、Ｎｃｈイニシャルトランジスタ５０１及び５０２を用いた点である。
【００３５】
次に第五の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈイニシャルトランジスタ５０１及び５０２は、ｐ基板上のＮｃｈエンハンスメント型トランジスタで、ｗｅｌｌにインプラを行わず作成したトランジスタである。ｗｅｌｌにインプラを行わないため、閾値にプロセスばらつきが発生することはない。
【００３６】
Ｎｃｈデプレッション型トランジスタ１２３はゲートをドレインに接続している。このように接続することで非飽和動作し、検出抵抗と同様にみなすことができる。
【００３７】
この時、Ｎｃｈイニシャルトランジスタ５０１及び５０２は閾値がばらつかないため、短絡電流のプロセスばらつきや温度依存性の原因となるのは検出抵抗のみとなる。プロセスばらつきが検出抵抗のみとなるため、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、プロセスばらつき軽減のために、抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００３８】
以上により、検出抵抗の代わりにＮｃｈデプレッション型トランジスタを用いゲートとドレインを接続し、Ｎｃｈイニシャルトランジスタを用いて検出を行い、Ｎｃｈエンハンスメント型トランジスタのプロセスバラツキをなくすことで、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【００３９】
なお、本実施例で検出用のトランジスタにＮｃｈイニシャルトランジスタを用いたが、他の実施例の回路に適用しても、同様の効果が得られる。
【実施例６】
【００４０】
図７は、第六の実施形態のボルテージレギュレータの回路図である。
第六の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いは、Ｎｃｈデプレッション型トランジスタ１２３をＮｃｈエンハンスメント型トランジスタ７０１に変更し、Ｎｃｈエンハンスメント型トランジスタ７０１のソースに抵抗７０２を接続した点である。
【００４１】
次に第六の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈエンハンスメント型トランジスタ７０１及び１２４は、同じ種類のトランジスタのため短絡電流のプロセスばらつきや温度依存性を最小にすることができる。また、抵抗７０２によってＮｃｈエンハンスメント型トランジスタ７０１に流れる電流を調整できるため、過電流保護がかかる電流値を調整することができる。さらに、プロセスばらつき軽減のため抵抗及びヒューズを用いないため、チップ面積縮小を行うこともできる。
【００４２】
以上により、検出抵抗の変わりにＮｃｈエンハンスメント型トランジスタを用いゲートとドレインを接続し、ソースに抵抗を接続することで、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になり、過電流保護がかかる電流値を調整することができる。また、チップ面積縮小を行うこともできるようになる。
【実施例７】
【００４３】
図８は、第七の実施形態のボルテージレギュレータの回路図である。
第七の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第六の実施例との違いは、抵抗１２２をＰｃｈトランジスタ８０１に変更し、ゲートとドレインを接続して、Ｐｃｈトランジスタ１２５に接続した点である。
【００４４】
次に第七の実施形態のボルテージレギュレータの動作について説明する。
Ｐｃｈトランジスタ８０１を用いても、Ｎｃｈエンハンスメント型トランジスタ１２４のゲート−ソース間電圧が上昇することによってしきい値を超えたとき、Ｐｃｈトランジスタ１２５をオンさせることができる。このため、第七の実施形態のボルテージレギュレータと同様に動作させることができる。
【００４５】
以上により、抵抗１２２をＰｃｈトランジスタ８０１に変更しても第六の実施形態のボルテージレギュレータと同様に、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、過電流保護がかかる電流値を調整することができ、チップ面積縮小を行うこともできるようになる。
【実施例８】
【００４６】
図９は、第八の実施形態のボルテージレギュレータの回路図である。
第八の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第六の実施例との違いは、抵抗７０２をＮｃｈデプレッション型トランジスタ９０１に変更し、ゲートとドレインを接続した点である。
【００４７】
次に第八の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈエンハンスメント型トランジスタ７０１及び１２４は、同じ種類のトランジスタであり、Ｎｃｈデプレッション型トランジスタ９０１はＮｃｈエンハンスメント型トランジスタ７０１及び１２４と同じ装置でインプラ調整するため短絡電流のプロセスばらつきや温度依存性を最小にすることができる。また、Ｎｃｈデプレッション型トランジスタ９０１によってＮｃｈエンハンスメント型トランジスタ７０１に流れる電流を調整できるため、過電流保護がかかる電流値を調整することができる。そして、抵抗で行った場合と比較してチップ面積縮小を行うこともできる。さらに、プロセスばらつき軽減のため抵抗及びヒューズを用いないため、チップ面積縮小を行うこともできる。
【００４８】
以上により、抵抗７０２をＮｃｈデプレッション型トランジスタ９０１に変更することによって、過電流保護がかかる電流値を調整することができチップ面積縮小を行うことができる。また、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。
【００４９】
なお、抵抗１２２は、図示はしないがＰｃｈトランジスタを用い、ゲートとソースを接続して、ゲートをＰｃｈトランジスタ１２５のゲートおよび、Ｎｃｈエンハンスメント型トランジスタ１２４のドレインに接続し、ソースを電源端子１０１に接続するする構成をとっても同様に動作させることができる。
【符号の説明】
【００５０】
１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ 過電流保護回路
２０２ 定電圧回路
５０１、５０２ Ｎｃｈイニシャルトランジスタ
【技術分野】
【０００１】
本発明は、過電流保護回路を備えたボルテージレギュレータに関する。
【背景技術】
【０００２】
従来のボルテージレギュレータについて説明する。図６は、従来のボルテージレギュレータを示す回路図である。
【０００３】
差動増幅回路１０４は基準電圧回路１０３の出力電圧及び分圧回路１０６の出力電圧を比較し、基準電圧回路１０３及び分圧回路１０６の出力端子の電圧を同じ電圧に保ち、出力端子１０２の電圧が所定の電圧を保持するように出力トランジスタ１０５のゲート電圧を制御する。
【０００４】
ここで、ボルテージレギュレータの出力電圧が負荷の増大により低下したとすると、出力電流Ｉｏｕｔが、多くなり、最大出力電流Ｉｍになる。すると、この最大出力電流Ｉｍに応じ、出力トランジスタ１０５とカレントミラー接続するセンストランジスタ１２１に流れる電流が多くなる。この時Ｐｃｈトランジスタ６０１がオンしていて、抵抗６０２だけに発生する電圧が高くなり、Ｎｃｈエンハンスメント型トランジスタ１２４がオンしていき、抵抗１２２に発生する電圧が高くなる。そして、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート・ソース間電圧が低くなり、出力トランジスタ１０５がオフしていく。よって、出力電流Ｉｏｕｔは最大出力電流Ｉｍよりも多くならずに最大出力電流Ｉｍに固定され、出力電圧Ｖｏｕｔが低くなる。ここで、抵抗６０２だけに発生する電圧により、出力トランジスタ１０５のゲート・ソース間電圧が低くなり、出力トランジスタ１０５がオフしていき、出力電流Ｉｏｕｔが最大出力電流Ｉｍに固定されるので、最大出力電流Ｉｍは抵抗６０２およびＮｃｈエンハンスメント型トランジスタ１２４のしきい値電圧よって決定される。
【０００５】
出力電圧Ｖｏｕｔが低くなることにより、Ｐｃｈトランジスタ６０１のゲート・ソース間電圧がＰｃｈトランジスタ６０１の閾値電圧の絶対値Ｖｔｐよりも低くなると、Ｐｃｈトランジスタ６０１はオフする。すると、抵抗６０２だけでなくて抵抗６０２及び６０３の両方に発生する電圧が高くなり、Ｎｃｈエンハンスメント型トランジスタ１２４がさらにオンしていき、抵抗１２２に発生する電圧がさらに高くなり、Ｐｃｈトランジスタ１２５がさらにオンしていき、出力トランジスタ１０５のゲート・ソース間電圧がさらに低くなり、出力トランジスタ１０５がさらにオフしていく。よって、出力電流Ｉｏｕｔが、少なくなり、短絡電流Ｉｓになる。その後、出力電圧Ｖｏｕｔが、低くなり、０ボルトになる。ここで、抵抗６０２及び６０３の両方に発生する電圧により、出力トランジスタ１０５のゲート・ソース間電圧が低くなり、出力トランジスタ１０５がオフしていき、出力電流Ｉｏｕｔが短絡電流Ｉｓになるので、短絡電流Ｉｓは抵抗６０２及び６０３の両方の抵抗値によって決定される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２１６２５２号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の技術では、最大出力電流Ｉｍ及び短絡電流Ｉｓは、抵抗６０２及び６０３の両方の抵抗値、およびＮｃｈエンハンスメント型トランジスタ１２４のしきい値電圧によって決定される。従って、最大出力電流Ｉｍ及び短絡電流Ｉｓを正確に設定しようとすると、抵抗６０２及び６０３の抵抗値をトリミング工程によって正確に設定する必要がある。すなわち、従来の技術では製造工程が複雑になってしまう、という課題がある。
【０００８】
本発明は、上記課題に鑑みてなされ、短絡電流を容易かつ正確に設定できるボルテージレギュレータを提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、過電流保護回路を備えたボルテージレギュレータにおいて、過電流保護回路の短絡電流の電流値を正確に設定できる回路として、過電流保護回路にＮｃｈデプレッション型トランジスタを用い、ゲートとドレインを接続して非飽和状態で用いることを特徴とするボルテージレギュレータを提供する。
【発明の効果】
【００１０】
本発明の過電流保護回路を備えたボルテージレギュレータは、Ｎｃｈデプレッション型トランジスタのゲートとドレインを接続して用いている。抵抗素子として用いるＮｃｈデプレッション型トランジスタの抵抗値と、Ｎｃｈエンハンスメント型トランジスタの閾値電圧には相関関係があるので、短絡電流のプロセスばらつきや温度依存性を最小にすることができる。また、抵抗やヒューズを用いないため、チップ面積縮小を行うこともできる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態のボルテージレギュレータを示す回路図である。
【図２】第二の実施形態のボルテージレギュレータを示す回路図である。
【図３】第三の実施形態のボルテージレギュレータを示す回路図である。
【図４】第四の実施形態のボルテージレギュレータを示す回路図である。
【図５】第五の実施形態のボルテージレギュレータを示す回路図である。
【図６】従来のボルテージレギュレータを示す回路図である。
【図７】第六の実施形態のボルテージレギュレータを示す回路図である。
【図８】第七の実施形態のボルテージレギュレータを示す回路図である。
【図９】第八の実施形態のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１２】
本発明を実施するための形態について、図面を参照して説明する。
【実施例１】
【００１３】
図１は、本実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。
【００１４】
次に本実施形態のボルテージレギュレータの要素回路の接続について説明する。
基準電圧回路１０３は、出力端子を差動増幅回路１０４の反転入力端子に接続する。差動増幅回路１０４は、出力端子を過電流保護回路１０７及び、出力トランジスタ１０５のゲートに接続し、非反転入力端子を分圧回路１０６の出力端子に接続する。出力トランジスタ１０５は、ソースを電源端子１０１に接続し、ドレインを出力端子１０２に接続する。分圧回路１０６は、出力端子１０２とグラウンド端子１００の間に接続する。
【００１５】
過電流保護回路１０７の接続について説明する。
Ｐｃｈトランジスタ１２１は、ゲートは出力トランジスタ１０５のゲートに接続し、ドレインはＮｃｈエンハンスメント型トランジスタ１２４のゲートに接続し、ソースは電源端子１０１に接続する。Ｎｃｈデプレッション型トランジスタ１２３は、ゲート及びドレインはＮｃｈエンハンスメント型トランジスタ１２４のゲート及びＰｃｈトランジスタ１２１のドレインに接続し、ソースはグラウンド端子１００に接続する。Ｎｃｈエンハンスメント型トランジスタ１２４は、ソースは出力端子１０２に接続し、ドレインはＰｃｈトランジスタ１２５のゲートに接続し、バックゲートはグラウンド端子１００に接続する。Ｐｃｈトランジスタ１２５は、ドレインはＰｃｈトランジスタ１０５のゲートに接続し、ソースは電源端子１０１に接続する。抵抗１２２は、一方はＰｃｈトランジスタ１２５のゲートに接続し、もう一方は電源端子１０１に接続する。Ｎｃｈエンハンスメント型トランジスタ１２４とＰｃｈトランジスタ１２５と抵抗１２２は、出力トランジスタ１０５のゲート電圧を制御する出力電流制限回路を構成している。
【００１６】
次に、本実施形態のボルテージレギュレータの動作について説明する。
分圧回路１０６は、出力端子１０２の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０４は、基準電圧回路１０３の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタ１０５のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高く、差動増幅回路１０４の出力信号（出力トランジスタ１０５のゲート電圧）が高くなり、出力トランジスタ１０５はオフしていき、出力電圧Ｖｏｕｔは低くなる。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。つまり、出力電圧Ｖｏｕｔが一定になる。
【００１７】
ここで、出力端子１０２とグラウンド端子１００が短絡したとすると、出力トランジスタ１０５には大電流が流れようとする。従って、Ｐｃｈトランジスタ１２１には、出力トランジスタ１０５とＰｃｈトランジスタ１２１のチャネル長とチャネル幅で決められた電流が流れる。するとＮｃｈエンハンスメント型トランジスタ１２４のゲート−ソース間電圧は、その電流値に比例して上昇する。この電圧がＮｃｈエンハンスメント型トランジスタ１２４の閾値電圧を超えると、抵抗１２２に発生する電圧が高くなり、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート−ソース間電圧は小さくなりオフする方向に向かう。このようにして、Ｐｃｈトランジスタ１２１に電流を流し、この電流の増加を電圧としてＮｃｈエンハンスメント型トランジスタ１２４が検出することで過電流保護回路を動作させる。
【００１８】
Ｎｃｈデプレッション型トランジスタ１２３は、ゲートをドレインに接続されている。このように接続することで非飽和動作し、検出抵抗と同様にみなすことができる。Ｎｃｈデプレッション型トランジスタの閾値とＮｃｈエンハンスメント型トランジスタの閾値は、同じ装置で同じイオンを用い濃度を変えてインプラすることで調整する。この二つの閾値は、インプラの濃度が違うだけで、同じ装置、同じイオンを用いているため、装置のバラツキにより閾値がばらついた時は同様の方向へばらつく。例えば、Ｎｃｈデプレッション型トランジスタの閾値が高い方へばらついたら、Ｎｃｈエンハンスメント型トランジスタの閾値も同様に高い方にばらつく。Ｎｃｈデプレッション型トランジスタの閾値が高い方へばらついて、Ｎｃｈエンハンスメント型トランジスタの閾値が低い方向へばらつくといったことは起こらない。また、Ｎｃｈデプレッション型トランジスタの閾値が０．１Ｖ大きくなり、Ｎｃｈエンハンスメント型トランジスタの閾値が０．０１Ｖ大きくなるといったようなバラツキの大きさが大きく変わることもない。つまり、Ｎｃｈデプレッション型トランジスタの閾値とＮｃｈエンハンスメント型トランジスタの閾値はプロセスばらつき（閾値ばらつき）が連動してばらつくということである。このためこの検出抵抗は、Ｎｃｈエンハンスメント型トランジスタ１２４とプロセスばらつき（閾値ばらつき）が連動してばらつく。
【００１９】
こうすることで、短絡電流のプロセスばらつきの原因となっている検出抵抗と、検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動し、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、プロセスばらつき軽減として抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００２０】
なお、抵抗１２２は、図示はしないがＰｃｈトランジスタを用い、ゲートとソースを接続して、ゲートをＰｃｈトランジスタ１２５のゲートおよび、Ｎｃｈエンハンスメント型トランジスタ１２４のドレインに接続し、ソースを電源端子１０１に接続するする構成をとっても同様に動作させることができる。
【００２１】
以上により、検出抵抗としてＮｃｈデプレッション型トランジスタを用い、ゲートとドレインを接続することで短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【実施例２】
【００２２】
図２は、第二の実施形態のボルテージレギュレータの回路図である。
第二の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いはＮｃｈデプレッション型トランジスタ１２３の代わりにＮｃｈエンハンスメント型トランジスタ２０１を用い、ゲートを定電圧回路２０２に接続した点である。
【００２３】
次に第二の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈエンハンスメント型トランジスタ２０１はゲートを定電圧回路２０２に接続して非飽和で動作させている。非飽和で動作するためＮｃｈエンハンスメント型トランジスタ２０１は、検出抵抗と同様にみなすことができる。この検出抵抗は、Ｎｃｈエンハンスメント型トランジスタのためＮｃｈエンハンスメント型トランジスタ１２４とプロセスばらつき（閾値ばらつき）が連動する。検出抵抗と検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動するため短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。プロセスばらつき軽減のために、抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００２４】
以上により、検出抵抗としてＮｃｈエンハンスメント型トランジスタを用い、ゲートに定電圧回路を接続して非飽和で動作させることで、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【実施例３】
【００２５】
図３は、第三の実施形態のボルテージレギュレータの回路図である。
第三の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いは、Ｎｃｈデプレッション型トランジスタ１２３の代わりにＮｃｈデプレッション型トランジスタ３０１、３０２、３０３を用い直列に接続し、ヒューズでトリミングできるようにした点である。
【００２６】
次に第三の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈデプレッション型トランジスタ３０１、３０２、３０３はヒューズを用いてトリミングできる構成となっている。第一の実施例と同様に、Ｎｃｈデプレッション型トランジスタ３０１、３０２、３０３のゲートとＮｃｈデプレッション型トランジスタ３０１のドレインを接続して非飽和動作させるため検出抵抗とみなすことができる。過電流保護回路の特性は、検出抵抗として用いるＮｃｈデプレッション型トランジスタの抵抗値で決まる。電圧帯によっては過電流保護回路の特性が適当でない場合がある。これを補正するために、Ｎｃｈデプレッション型トランジスタをトリミングする。トリミングを行うことで、検出抵抗を最適値にすることができるようになる。なお、Ｎｃｈデプレッション型トランジスタとヒューズを３個直列に接続したが、３個に限定するものではなく、３個以上を直列に接続しても良い。
【００２７】
第一の実施例と同様に、検出抵抗はＮｃｈのため、Ｎｃｈエンハンスメント型トランジスタ１２４とプロセスばらつき（閾値ばらつき）が連動する。検出抵抗と検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動するため短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。
【００２８】
以上により、検出抵抗としてＮｃｈデプレッション型トランジスタを用いゲートとドレインを接続することで短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、Ｎｃｈデプレッション型トランジスタをトリミングすることで過電流保護回路の特性を最適にすることが可能となる。
【実施例４】
【００２９】
図４は、第四の実施形態のボルテージレギュレータの回路図である。
第四の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いは、Ｎｃｈエンハンスメント型トランジスタ４０１を用い、ゲートをＮｃｈデプレッション型トランジスタ１２３のドレインに接続し、ドレインをＮｃｈエンハンスメント型トランジスタ１２４のドレインに接続し、ソースをグラウンド端子１００に接続した点である。
【００３０】
次に第四の実施形態のボルテージレギュレータの動作について説明する。
出力端子１０２とグラウンド端子１００が短絡したとすると、出力トランジスタ１０５には大電流が流れようとする。従って、Ｐｃｈトランジスタ１２１には、出力トランジスタ１０５とＰｃｈトランジスタ１２１のチャネル長とチャネル幅で決められた電流が流れる。するとＮｃｈエンハンスメント型トランジスタ４０１のゲート−ソース間電圧は、その電流値に比例して上昇する。この電圧がＮｃｈエンハンスメント型トランジスタ４０１の閾値電圧を超えると、抵抗１２２に発生する電圧が高くなり、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート−ソース間電圧は小さくなりオフする方向に向かう。そして出力電圧Ｖｏｕｔが低くなっていく。このようにして、Ｐｃｈトランジスタ１２１に電流を流し、この電流の増加を電圧としてＮｃｈエンハンスメント型トランジスタ４０１が検出することで垂下型過電流保護回路を動作させる。
【００３１】
出力電圧Ｖｏｕｔが低くなり、所定電圧Ｖａ以下になると、Ｎｃｈエンハンスメント型トランジスタ１２４のゲート・ソース間電圧が閾値電圧以上になり、Ｎｃｈエンハンスメント型トランジスタ１２４はオンする。すると、さらに抵抗１２２に発生する電圧が高くなり、Ｐｃｈトランジスタ１２５がオンしていき、出力トランジスタ１０５のゲート−ソース間電圧はさらに小さくなりオフする方向に向かう。このようにして、Ｐｃｈトランジスタ１２１に電流を流し、この電流の増加を電圧としてＮｃｈエンハンスメント型トランジスタ１２４が検出することでフの字型過電流保護回路が動作する。
【００３２】
ここで、Ｎｃｈデプレッション型トランジスタ１２３はゲートをドレインに接続されている。このように接続することで非飽和動作し、検出抵抗と同様にみなすことができる。この検出抵抗はＮｃｈのため、Ｎｃｈエンハンスメント型トランジスタ１２４、Ｎｃｈエンハンスメント型トランジスタ４０１とプロセスばらつき（閾値ばらつき）が連動する。検出抵抗と垂下型過電流保護回路の検出を行うＮｃｈエンハンスメント型トランジスタ４０１の閾値および、フの字型過電流保護回路の検出を行うＮｃｈエンハンスメント型トランジスタ１２４の閾値が連動するため、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。またプロセスばらつき軽減のために、抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００３３】
以上により、検出抵抗の変わりにＮｃｈデプレッション型トランジスタを用いゲートとドレインを接続することで短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【実施例５】
【００３４】
図５は、第五の実施形態のボルテージレギュレータの回路図である。
第五の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第四の実施例との違いは、Ｎｃｈエンハンスメント型トランジスタ１２４とＮｃｈエンハンスメント型トランジスタ４０１の代わりに、Ｎｃｈイニシャルトランジスタ５０１及び５０２を用いた点である。
【００３５】
次に第五の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈイニシャルトランジスタ５０１及び５０２は、ｐ基板上のＮｃｈエンハンスメント型トランジスタで、ｗｅｌｌにインプラを行わず作成したトランジスタである。ｗｅｌｌにインプラを行わないため、閾値にプロセスばらつきが発生することはない。
【００３６】
Ｎｃｈデプレッション型トランジスタ１２３はゲートをドレインに接続している。このように接続することで非飽和動作し、検出抵抗と同様にみなすことができる。
【００３７】
この時、Ｎｃｈイニシャルトランジスタ５０１及び５０２は閾値がばらつかないため、短絡電流のプロセスばらつきや温度依存性の原因となるのは検出抵抗のみとなる。プロセスばらつきが検出抵抗のみとなるため、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、プロセスばらつき軽減のために、抵抗およびヒューズを用いないため、チップ面積縮小を行うこともできる。
【００３８】
以上により、検出抵抗の代わりにＮｃｈデプレッション型トランジスタを用いゲートとドレインを接続し、Ｎｃｈイニシャルトランジスタを用いて検出を行い、Ｎｃｈエンハンスメント型トランジスタのプロセスバラツキをなくすことで、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、チップ面積縮小を行うこともできるようになる。
【００３９】
なお、本実施例で検出用のトランジスタにＮｃｈイニシャルトランジスタを用いたが、他の実施例の回路に適用しても、同様の効果が得られる。
【実施例６】
【００４０】
図７は、第六の実施形態のボルテージレギュレータの回路図である。
第六の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第一の実施例との違いは、Ｎｃｈデプレッション型トランジスタ１２３をＮｃｈエンハンスメント型トランジスタ７０１に変更し、Ｎｃｈエンハンスメント型トランジスタ７０１のソースに抵抗７０２を接続した点である。
【００４１】
次に第六の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈエンハンスメント型トランジスタ７０１及び１２４は、同じ種類のトランジスタのため短絡電流のプロセスばらつきや温度依存性を最小にすることができる。また、抵抗７０２によってＮｃｈエンハンスメント型トランジスタ７０１に流れる電流を調整できるため、過電流保護がかかる電流値を調整することができる。さらに、プロセスばらつき軽減のため抵抗及びヒューズを用いないため、チップ面積縮小を行うこともできる。
【００４２】
以上により、検出抵抗の変わりにＮｃｈエンハンスメント型トランジスタを用いゲートとドレインを接続し、ソースに抵抗を接続することで、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になり、過電流保護がかかる電流値を調整することができる。また、チップ面積縮小を行うこともできるようになる。
【実施例７】
【００４３】
図８は、第七の実施形態のボルテージレギュレータの回路図である。
第七の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第六の実施例との違いは、抵抗１２２をＰｃｈトランジスタ８０１に変更し、ゲートとドレインを接続して、Ｐｃｈトランジスタ１２５に接続した点である。
【００４４】
次に第七の実施形態のボルテージレギュレータの動作について説明する。
Ｐｃｈトランジスタ８０１を用いても、Ｎｃｈエンハンスメント型トランジスタ１２４のゲート−ソース間電圧が上昇することによってしきい値を超えたとき、Ｐｃｈトランジスタ１２５をオンさせることができる。このため、第七の実施形態のボルテージレギュレータと同様に動作させることができる。
【００４５】
以上により、抵抗１２２をＰｃｈトランジスタ８０１に変更しても第六の実施形態のボルテージレギュレータと同様に、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。また、過電流保護がかかる電流値を調整することができ、チップ面積縮小を行うこともできるようになる。
【実施例８】
【００４６】
図９は、第八の実施形態のボルテージレギュレータの回路図である。
第八の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、過電流保護回路１０７で構成されている。第六の実施例との違いは、抵抗７０２をＮｃｈデプレッション型トランジスタ９０１に変更し、ゲートとドレインを接続した点である。
【００４７】
次に第八の実施形態のボルテージレギュレータの動作について説明する。
Ｎｃｈエンハンスメント型トランジスタ７０１及び１２４は、同じ種類のトランジスタであり、Ｎｃｈデプレッション型トランジスタ９０１はＮｃｈエンハンスメント型トランジスタ７０１及び１２４と同じ装置でインプラ調整するため短絡電流のプロセスばらつきや温度依存性を最小にすることができる。また、Ｎｃｈデプレッション型トランジスタ９０１によってＮｃｈエンハンスメント型トランジスタ７０１に流れる電流を調整できるため、過電流保護がかかる電流値を調整することができる。そして、抵抗で行った場合と比較してチップ面積縮小を行うこともできる。さらに、プロセスばらつき軽減のため抵抗及びヒューズを用いないため、チップ面積縮小を行うこともできる。
【００４８】
以上により、抵抗７０２をＮｃｈデプレッション型トランジスタ９０１に変更することによって、過電流保護がかかる電流値を調整することができチップ面積縮小を行うことができる。また、短絡電流のプロセスばらつきや温度依存性を最小にすることが可能になる。
【００４９】
なお、抵抗１２２は、図示はしないがＰｃｈトランジスタを用い、ゲートとソースを接続して、ゲートをＰｃｈトランジスタ１２５のゲートおよび、Ｎｃｈエンハンスメント型トランジスタ１２４のドレインに接続し、ソースを電源端子１０１に接続するする構成をとっても同様に動作させることができる。
【符号の説明】
【００５０】
１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ 過電流保護回路
２０２ 定電圧回路
５０１、５０２ Ｎｃｈイニシャルトランジスタ
【特許請求の範囲】
【請求項１】
出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記出力トランジスタに過電流が流れたことを検出し、前記出力トランジスタの電流を制限する過電流保護回路と、を備えたボルテージレギュレータであって、
前記過電流保護回路は、
前記誤差増幅回路の出力電圧で制御され、前記出力トランジスタの出力電流をセンスするセンストランジスタと、
非飽和で動作し、前記センストランジスタに流れる電流によって電圧を発生する第一のトランジスタと、
前記第一のトランジスタが発生する電圧で制御され、前記出力トランジスタのゲート電圧を制御する出力電流制限回路と、を備えたことを特徴とするボルテージレギュレータ。
【請求項２】
前記第一のトランジスタは、
ゲートをドレインに接続したＮｃｈデプレッション型トランジスタである、ことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
前記Ｎｃｈデプレッション型トランジスタは、
直列に接続された複数個のＮｃｈデプレッション型トランジスタと、夫々並列に接続されたトリミング用のヒューズと、を備えたことを特徴とする請求項２記載のボルテージレギュレータ。
【請求項４】
前記第一のトランジスタは、
ゲートに定電圧回路を接続したＮｃｈエンハンスメント型トランジスタである、ことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項５】
前記第一のトランジスタは、
ゲートとドレインを接続したＮｃｈエンハンスメント型トランジスタであり、
前記Ｎｃｈエンハンスメント型トランジスタのソースに抵抗を接続したことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項６】
前記第一のトランジスタは、
ゲートとドレインを接続したＮｃｈエンハンスメント型トランジスタであり、
前記Ｎｃｈエンハンスメント型トランジスタのソースに、ゲートとドレインを接続した第二のＮｃｈデプレッション型トランジスタを接続したことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項７】
前記出力電流制限回路は、前記第一のトランジスタが発生する電圧を検出する第二のトランジスタを備え、
前記第二のトランジスタはイニシャルトランジスタである、ことを特徴とする請求項１から６のいずれかに記載のボルテージレギュレータ。
【請求項８】
前記出力電流制限回路は、前記第二のトランジスタのドレインに接続された第三のトランジスタを備え、
前記第三のトランジスタはゲートをドレインに接続したＰｃｈトランジスタである、ことを特徴とする請求項７記載のボルテージレギュレータ。
【請求項１】
出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記出力トランジスタに過電流が流れたことを検出し、前記出力トランジスタの電流を制限する過電流保護回路と、を備えたボルテージレギュレータであって、
前記過電流保護回路は、
前記誤差増幅回路の出力電圧で制御され、前記出力トランジスタの出力電流をセンスするセンストランジスタと、
非飽和で動作し、前記センストランジスタに流れる電流によって電圧を発生する第一のトランジスタと、
前記第一のトランジスタが発生する電圧で制御され、前記出力トランジスタのゲート電圧を制御する出力電流制限回路と、を備えたことを特徴とするボルテージレギュレータ。
【請求項２】
前記第一のトランジスタは、
ゲートをドレインに接続したＮｃｈデプレッション型トランジスタである、ことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
前記Ｎｃｈデプレッション型トランジスタは、
直列に接続された複数個のＮｃｈデプレッション型トランジスタと、夫々並列に接続されたトリミング用のヒューズと、を備えたことを特徴とする請求項２記載のボルテージレギュレータ。
【請求項４】
前記第一のトランジスタは、
ゲートに定電圧回路を接続したＮｃｈエンハンスメント型トランジスタである、ことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項５】
前記第一のトランジスタは、
ゲートとドレインを接続したＮｃｈエンハンスメント型トランジスタであり、
前記Ｎｃｈエンハンスメント型トランジスタのソースに抵抗を接続したことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項６】
前記第一のトランジスタは、
ゲートとドレインを接続したＮｃｈエンハンスメント型トランジスタであり、
前記Ｎｃｈエンハンスメント型トランジスタのソースに、ゲートとドレインを接続した第二のＮｃｈデプレッション型トランジスタを接続したことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項７】
前記出力電流制限回路は、前記第一のトランジスタが発生する電圧を検出する第二のトランジスタを備え、
前記第二のトランジスタはイニシャルトランジスタである、ことを特徴とする請求項１から６のいずれかに記載のボルテージレギュレータ。
【請求項８】
前記出力電流制限回路は、前記第二のトランジスタのドレインに接続された第三のトランジスタを備え、
前記第三のトランジスタはゲートをドレインに接続したＰｃｈトランジスタである、ことを特徴とする請求項７記載のボルテージレギュレータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−９６２３１（Ｐ２０１１−９６２３１Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２０１０−１７５５９５（Ｐ２０１０−１７５５９５）
【出願日】平成２２年８月４日（２０１０．８．４）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２２年８月４日（２０１０．８．４）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]