予測エネルギー平衡を用いた電力変換レギュレータ
誘導リアクトルと、出力フィルタ・リアクトルと、誘導リアクトルにエネルギーを入れるためのスイッチとを備える電力変換レギュレータがさらに、誘導リアクトル内の磁束、基準信号、出力電圧、また場合により出力負荷電流に応答する計算回路を備える。この計算回路は、スイッチを駆動する各チョッピング波形周期中に基準信号との所望の関係に出力電圧または電流を調整するために負荷および出力フィルタ・リアクトルに供給しなければならないエネルギーの量を計算するためのものである。誘導リアクトルが入力エネルギー源から充電されるとき、計算回路は、誘導リアクトル内のエネルギーがレギュレーションに十分になったかどうかを予測する。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２００５年１１月７日出願の米国仮特許出願６０／７３４０６８号、２００５年１１月２３日出願の米国仮特許出願６０／７３９５６４号、２００６年２月９日出願の米国仮特許出願６０／７７１７６９号、２００６年２月１７日出願の米国仮特許出願６０／７７４４１３号の利益を主張する。これらはすべて参照により本明細書に組み込む。
米国連邦支援の研究または開発に関する表明
本発明は、何らかのフェデラルファンドを使用して開発されたものではなく、発明者らによって独自に開発された。
【背景技術】
【０００２】
ある任意の電圧から別の任意の電圧または電流に電気エネルギー源を変換することが望ましい場合が多い。十分に高い入力電圧では、単純な線形レギュレーションが適切であることが多いが、電力を浪費することが少なくない。より高い効率を得るため、また入力電圧よりも高い電圧または適応性を得るために、入力エネルギーは交流であるか、あるいは直流の場合には、交流にチョッピングされるかのどちらかでなければならない。
【０００３】
安定化されなければならない入力変動に加えて、このような電力変換用の装置は通常、その出力電圧に付加的な誤差をもたらし、また通常、チョッピングまたは主電源周波数に関連したノイズを付加する。このノイズは通常、基本波成分、低い高調波成分、および「リップル」と通常呼ばれるサブ高調波成分を有し、また電磁気妨害すなわちＥＭＩの原因となる、チョッピングのエッジ速度に関連した高い高調波成分を有する。
【０００４】
レギュレータはまた、通常その負荷の変化にもかかわらずその出力を一定に維持する必要もある。コンピュータ用の電圧レギュレーション・モジュール、すなわちＶＲＭなどの応用例では、レギュレータは、所望の出力電圧変更にも、ほぼ無負荷からほぼ全負荷までの数マイクロ秒以内の負荷変化にも応答する必要がありうる。
【０００５】
従来より、大型の出力フィルタ・コンデンサにより急な負荷変化を吸収し、リップルをフィルタリングして除去するとともに、かなり単純なフィードバック・ループを使用してレギュレータの出力電圧または電流、および低周波のインピーダンスを制御していたが、大きな値のコンデンサは物理的に大きく、高価であり、速い電圧制御の支障となる。
【０００６】
従来のほとんどの制御ループは、フィルタ・コンデンサのかなり大きな実効直列抵抗、すなわちＥＳＲに依存して、そのフィードバック・ループ中に少量の高周波リップルを与えており、このリップルは微分回路に加えられてその制御ループを安定化させていた。
【０００７】
実用的な利得帯域幅による出力の能動制御が可能な周波数を超えると、スイッチング・レギュレータの出力上のリップルの最少量は、式ｄＶ＝Ｉ×ｄＴ／Ｃで決まり、ここでＶはボルトの単位の出力電圧、Ｉはアンペアの単位の負荷電流、Ｔは秒の単位の時間、Ｃはファラドの単位のフィルタ・コンデンサである。良好なレギュレータでは、この式で示された量だけのリップルを生成するはずである。
【０００８】
残念ながら、ＥＳＲが関連するリップルは、２つの付加的なリップル成分ＥＳＲ×ＩｍおよびＥＳＲ×Ｉｌを含み、ここでＥＳＲはフィルタ・コンデンサのもの、Ｉｍはコンデンサのエネルギーを補充する電流のストローク、Ｉｌは負荷電流である。後段フィルタリングによる複雑化を加えない限り、付加的なリップルもＥＳＲ×ＩｍリップルのＥＭＩもレギュレータから出て行く。ＥＳＲをその安定化のために必要とする従来技術のレギュレータは、ＥＭＩを軽減するための出費、および追加フィルタリングによる複雑化を招くことが多い。
【０００９】
最近、ＥＳＲが小さく、比較的大型のモノリシック・セラミック・コンデンサが一般的になってきた。このようなほぼ理想的なコンデンサは、原理的には理論上までリップルを低減して、コンデンサが誘導性に見えるその自己共振周波数を超える周波数まで、ＥＭＩの軽減のための後段フィルタリングを減らすことができる。しかし、これらのほぼ理想的なフィルタ・コンデンサの実用的な応用は困難であった。これらはレギュレータ出力において、多くの従来技術のレギュレータでは妥協なしに補償することが困難な、ほぼ理想的な極を形成する。
【００１０】
いくつかの初期のレギュレータ設計では、直列抵抗を追加することによってこれらのコンデンサを劣化させない限り、簡単に発振した。いくつかのレギュレータでは、出力極よりも周波数が著しく低い追加の極によって安定化させることができるが、過度応答の低下が伴う。いくつかの補償方式では、それらのボードグラフのしわを十分に抑制して、いくらかの安定性を適正な過度応答とともに実現するが、これらの方式が完全に安定である入力および負荷の範囲は限定される場合が多く、その範囲の外側では、理論的な最小値よりもリップルを大きくするサブ高調波リップルが生じることが多い。いくらかの軽減は、レギュレータ制御ループにランプ波形を追加することによってもたらされた。これら従来技術の解決策の多くが応用の汎用性に欠けており、それによって、従うべき厳格な適用規則、あるいは特定用途向け設計の負担すべき費用が必要になる。レギュレータを安定化するための従来技術の１つの解決策は、意図した応用例に対して「同調」抵抗を調整することを含む。
【００１１】
初期のレギュレータの安定性および過度応答が、固定された既知の安定なフィルタ静電容量に基づくこともまた共通している。多くの現代の負荷は未知の静電容量を含み、それによって、最近の「ホットスワップ」の実施によって悪化した問題である、静電容量に影響されやすいレギュレータの応用上の難題が生じる。
【００１２】
低ＥＳＲフィルタ静電容量の出現は、バック・コンバータではエネルギー平衡問題ほどに重大になりうる別の問題を引き起こした。このようなコンバータのＬＣフィルタは、過去にはフィルタ・コンデンサのＥＳＲによって実質的に終端されていた集中素子伝送線路を構成することが多い。低ＥＳＲコンデンサを用いると、共振および反射がこれらの伝送線路部内で発生することがあり、それによってループ安定性が乱され、過度応答が低下する。
【特許文献１】米国特許第４３９５６４７号
【特許文献２】米国特許第４３８３２２２号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記の問題は、レギュレータ構成要素の蓄積エネルギーに対応せずに電圧を調整しようとする従来技術の手法によって引き起こされる。
【課題を解決するための手段】
【００１４】
誘導リアクトルと、出力フィルタ・リアクトルと、エネルギーを誘導リアクトルに入れるためのスイッチとを備える電力変換レギュレータは、誘導リアクトル内の磁束、基準信号、出力電圧、また場合により出力負荷電流に応答する計算回路をさらに備える。この計算回路は、負荷と、出力電圧または電流を調整するための出力フィルタ・リアクトルとに供給しなければならないエネルギーの量を、スイッチを駆動する各チョッピング波形周期中に基準信号との所望の関係に対して計算するためのものである。誘導リアクトルが入力エネルギー源から充電されるとき、計算回路は、誘導リアクトル内のエネルギーがレギュレーションに十分になったかどうかを予測する。この計算回路は、レギュレーションに十分なエネルギーを予測し、誘導リアクトルを適切に充電するのに十分な時間、スイッチを活性化する。計算回路はまた、周期内に、誘導リアクトルが負荷および出力フィルタ・リアクトル・コンデンサに、そうしないとそれが充電されるどんな付加エネルギーも供給するには不十分な時間が残る場合に、周期内のある時間にスイッチをオフにすることもできる。本発明のレギュレータはまた、誘導リアクトルの値を算出するための回路を備えることもできる。本発明のレギュレータはまた、レギュレータ内に含まれて、その出力端に取り付けられた静電容量の値を求めるための回路を備えることもできる。本発明のレギュレータはまた、ＬＣフィルタの伝送線路効果を終止するための回路を備えることもできる。
【００１５】
エネルギー源からエネルギーを受け取るように適合された入力部と、エネルギー蓄積用の誘導リアクトルと、前記エネルギー源から所望の量のエネルギーを前記誘導リアクトルに充電するためのスイッチと、出力フィルタリング用の出力フィルタ・リアクトルと、エネルギーを負荷に供給するように適合された出力部とを含む、電力変換レギュレータ。前記レギュレータは、エネルギー源も、出力電圧または電流もほぼ安定である直流−直流電力コンバータの出力、あるいは入力エネルギー源がもとから周期的に波打つ交流−直流コンバータの出力を調整するために使用することができ、このようなコンバータに一体化した部分として、または単独で実施することができる。誘導リアクトルを充電し、予測される必要エネルギーを誘導リアクトルが保持するまでそれを充電するように継続することでチョッピング周期を開始することは、予測時間が最少になり、実施するのに最も簡単であるが、本発明によるエネルギー平衡を実施するための、代替のあまり好ましくない方法もあることに注意されたい。この後者の方法は、
チョッピング周期を確保し、前記チョッピング周期を開始するためのエネルギー需要を予測すること、
必要な誘導リアクトル充電時間を計算すること、
全チョッピング周期から必要な誘導リアクトル充電時間を減算して時間差を得ること、
チョッピング周期の開始から前記時間差だけ誘導リアクトル充電を遅延させること、および
チョッピング周期の終わりで誘導リアクトル充電を終止することを含む。
この後者の方法によれば、誘導リアクトルを放電するための時間は、充電周期の開始に続き、誘導リアクトル充電時間の開始に先行することを理解されたい。
【００１６】
前記エネルギー源が実質的に直流である場合には、本発明のレギュレータはまた、チョッピング用の交流信号も含む。前記交流信号は、別の信号源から導出されようと前記主電源から導出されようと、「チョッピング」信号と呼ばれ、周波数、周期、および期間という用語は、前記信号の前記態様と関連すると理解されたい。前記信号はまた、以下で説明する計算回路に時間変数を与えるために使用することもできる。
【００１７】
本発明のすべての信号がアナログ量またはデジタル量で表され、すべての計算がアナログ回路、デジタル回路、またはそれらの組合せによって実施できることを理解されたい。
以下に示す本発明の多くの実施形態は、固定チョッピング信号によって同期させるが、以下でより十分に論ずべきエネルギー平衡が確認され、前記計算回路によって対応されるならば、そのような厳密なクロック制御を用いないで本発明を実施できることを理解されたい。
【００１８】
前記レギュレータはまた、所望の出力を供給するために前記レギュレータの出力と比較される基準信号も受け取る。本発明はまた、前記誘導リアクトルの磁界のエネルギーとの既知の数学的関係がある磁束信号を発生する回路と、前記レギュレータの出力の電圧または電流に対する既知の数学的関係がある出力信号を発生する回路とを含むこともできる。
【００１９】
前記レギュレータはさらに、１つの周期中のある時点で前記基準信号との所望の数学的関係に前記出力を維持するのに必要なエネルギー量を予測するために、少なくとも前記磁束信号またはその予測と、前記基準信号と、前記出力信号に応答する計算回路とを含む。前記計算回路の出力は、前記基準信号との所望の数学的関係に前記レギュレータ出力を維持するのに必要なエネルギーのほぼその量を前記誘導リアクトルに充電するように前記スイッチを制御する。前記計算回路は、前記磁束信号および出力信号のどちらかまたは両方と結びつけることができ、あるいは別々に実施することができる。
【００２０】
前記計算回路はまた、前記誘導リアクトルの追加充電が付加的な利用可能エネルギーをレギュレータ出力に与えない状況が起きた場合に、前記誘導リアクトルの充電を終止するための転換回路も備える。
【００２１】
１つの周期内で、また周期ごとに、本発明の計算回路は、前記誘導リアクトルを充電するのに必要なエネルギーを正確に予測する。本発明による計算および制御は、レギュレータ制御ループ遅延を低減する。前記遅延の低減により、そうしないとレギュレータ性能を限定するはずの出力フィルタ・リアクトル極が、前記制御ループの前記計算から実質的に除去される。前記極が実質的に除去されると、本発明のレギュレータの出力リップルが、本明細書で述べる理論上の最小値と実質的に等しくなることができる。前記極が実質的に除去されるとまた、低ＥＳＲコンデンサの使用を同時に可能にしながら、このレギュレータに優れた過度応答が備わり、それによってサブ高調波が最少になり、後段フィルタリング要件が最少にもなる。
【００２２】
本発明のレギュレータは、前記誘導リアクトルの磁束を介して入力から出力に転送される出力エネルギーのうちの実質的にほんの一部分によってコンバータ動作が予測されるならば、「フライバック式」、「バック式」、「ブースト式」、または「ＳＥＰＩＣ式」として一般にいくつか知られる様々な種類のコンバータ内で実施することができる。実施形態の適合は、調整されるべきコンバータの種類に適したアルゴリズムを用いて前記計算回路を設計することによって実現される。
【００２３】
本発明によるレギュレータは、当技術分野で周知の「不連続」モードまたは「連続」モードのどちらか、または両方で動作するように製作することができ、その誘導リアクトル電流は、各周期中にゼロに等しくなり、またはゼロ未満になり、あるいはゼロに等しくならず、またはゼロ未満にならない。
【００２４】
本発明のレギュレータは、単相コンバータまたは多相コンバータのどちらでも実施することができ、このようなコンバータ自体は周知である。
本発明の誘導リアクトルは、単純なインダクタ、またはトランスのどちらでもよく、それによって本発明を絶縁コンバータおよび非絶縁コンバータのどちらか、または両方で実施することが可能になる。
【００２５】
前記誘導リアクトルの公称値ではなく実際の値を、そのエネルギーの算出の際の変数として使用することが容易になるように、本発明のレギュレータは、前記誘導リアクトルの実際のインダクタンスを求めるための回路を備えることができる。
【００２６】
同様に、誘導リアクトル内に含まれた、および／またはその出力端に取り付けられた静電容量の実際の値を、そのエネルギーの算出の際の変数として使用することが容易になるように、本発明のレギュレータは、前記実際の静電容量を求めるための回路を備えることができる。
【００２７】
本発明のレギュレータには、その負荷電流の値を求めるための回路を取り付けることができる。
本発明のレギュレータには、その中に含まれる、またはそれに付けられるＬＣフィルタによって形成されるどんな集中素子伝送線路も終端する回路を取り付けることができる。
【００２８】
いくつかの種類のコンバータ内に実施した本発明のレギュレータを示す。本発明のレギュレータは、出力エネルギーのかなりの部分が誘導リアクトルの磁束を介して入力から出力に転送される電力コンバータに適用可能である。
【００２９】
本発明は、前記負荷に供給するのに必要な、また所望の出力電圧または電流を維持するために前記出力フィルタ・リアクトルを補充するのに必要なエネルギーが計算され、ほぼその量のエネルギーが前記誘導リアクトルに充電される場合に実施され、それによってエネルギー平衡が維持される。
【００３０】
エネルギーの基本式は次の通りである。
インダクタ内のエネルギーについては、ＫＥ＝（Ｌ×Ｉ＾２）／２ （式１）
コンデンサ内のエネルギーについては、ＫＥ＝（Ｃ×Ｅ＾２）／２ （式２）
ここで、
ＫＥはジュールの単位の運動エネルギー、
Ｅはボルトの単位の電圧、
Ｉはアンペアの単位の電流、
Ｌはヘンリーの単位のインダクタンス、
Ｃはファラドの単位の静電容量である。
また＾の記号は後の数字の累乗を示す（ここでは２乗を示す）。
【００３１】
これらのエネルギーがより正確に計算されるほど、以下の式で決まる理論上の最小値に出力リップルがより近づく。
ｄＶ＝Ｉ×ｄＴ／Ｃ （式３）
ここで、Ｖはボルトの単位の電圧、
Ｉはアンペアの単位の負荷電流、
ｄＴはフィルタ・コンデンサのエネルギーの各補充間の秒単位の時間、
Ｃはファラドの単位の静電容量であり、
ｄＶは出力リップル電圧になる。
【００３２】
非常に良好なレギュレータでは、式３に示された量だけのリップルを生成するはずである。本発明の実施形態でのエネルギー計算のわずかな誤りは、チョッピング周波数の半分、すなわちナイキスト周波数で起こる極めて小さな変動のリップルを引き起こす。
【００３３】
前記必要エネルギーを予測することは、信号コンディショニング回路および計算回路のタスクである。基準信号が、それに応じてこのレギュレータがその出力を維持しようと努める目標を与える。出力信号センシングが、前記出力の使用可能な表示信号を前記計算回路に提示する。計算回路は、レギュレーションを維持するために１つの周期内にどれだけのエネルギーが必要になるかを予測する。
【００３４】
前記計算回路は、エネルギー需要を監視しなければならないだけでなく、蓄積エネルギーも監視または予測しなければならない。蓄積エネルギーの少なくとも一部が磁界中に存在するので、信号応答を誘導回路リアクトルの磁束に与えるための回路が含まれる。本発明による磁束算出を実施する３つの方法は以下の通りである。
１．前記誘導リアクトルの磁界の測定による、この磁界に含まれるエネルギーの算出。この測定を行うことができるホール効果素子またはＧＭＲ素子がよく知られている。または、
２．前記誘導リアクトルの巻線、またはそれに磁気的に結合した巻線の電流の測定。この場合、誘導リアクトルはそれ自体の積分器として機能して、それに加えられた電圧時間積と密接に関連した電流が引き出される。または、
３．前記誘導リアクトルに加わる電圧時間積の積分による、誘導リアクトルの磁界に含まれるエネルギーの計算決定。
これらの方法は例示的なものであり、磁束を求める他の方法もまた、本発明の範囲内にある。
【００３５】
エネルギー需要および供給を正確に予測するために、計算回路はまた、時間変数に対応することもできる。例えば、前記インダクタが充電されるにつれて１つの周期内で時間が経過するので、またインダクタを永久に放電するのは実際的でないので、前記誘導リアクトルを放電させ、そこからエネルギーを得るための有限の時間が残る。前記誘導リアクトルの値がＬ、前記誘導リアクトルをその電圧に放電させなければならない電圧がＥｄ、放電させるのに使用可能な時間がｄＴであれば、前記誘導リアクトルから放電できる電流量ｄＩＬは次の式で決まる。
ｄＩＬ＝Ｅｄ×ｄＴ／Ｌ （式４）
前記誘導リアクトルの瞬時電流がＩＬ（ｔ）であれば、使用可能な時間放電後の電流ＩＬ（ｄ）は以下の通りである。
ＩＬ（ｄ）＝ＩＬ（ｔ）−ｄＩＬ （式５）
式１をＩＬ（ｔ）とＩＬ（ｄ）の両方に適用し、前者の結果から後者の結果を減算することで、前記誘導リアクトルがその周期内の放電の終わりまでに与えるエネルギーの量を予測する。
【００３６】
本発明の非同期実施形態では、所望の電流まで戻すのに望ましいだけ長く誘導リアクトルを放電できるので、このような実施形態での誘導エネルギーはより簡単にでき、時間と関連付ける必要がない。
【００３７】
前記フィルタ・コンデンサが必要とする、または供給するエネルギーの予測は簡単であり、レギュレータ内部静電容量と、外部でそれに接続された負荷静電容量との総量に基づく。Ｃが前記静電容量の総量、Ｅｒｅｆが１つの周期内のある時点での望ましい出力電圧、Ｅｏ（ｔ）が瞬時出力電圧の場合、両方の電圧に式２を適用し、前者の結果から後者の結果を減算することで、この静電容量が与えるまたは吸収するエネルギーを予測する。
【００３８】
第３のエネルギー項は、予測される時間中に負荷に必要なエネルギーを予測し、これは単純に、現在の出力電圧と、現在の出力電流と、現在の周期内に残っている時間との積になる。この項は、本発明の非同期実施形態では明示的に対応することができない。
【００３９】
フライバック・コンバータでは、予測と所望の時点への到達との間の時間が非常に短いことが多いので、この項を無視する、あるいは他のエネルギー項の１つに適用される係数で置き換えることができる。以下の図では、この項に明示的に対応する本発明の実施形態も、それを無視する実施形態も示される。レギュレータ出力端に直列にサンプリング抵抗を挿入することは一般に望ましくないので、バック・レギュレータ内の負荷電流は前記誘導リアクトルを通過し、そのエネルギーを求めるのに前記誘導リアクトル内の電流を測定することができ、前記誘導リアクトルの電流データから負荷電流情報を取り出すことができる。このような取出しは、以下で説明する計算回路によって実施でき、あるいは別個に実施することができる。
【００４０】
前述の信号に加えて、前記計算回路は、前記誘導リアクトルの値および前述の静電容量の総量値を求める必要がありうる。これらの値が既知であれば、これらを前記計算回路に定数として与えることができる。
【００４１】
実際のインダクタは、その公称値と異なることがあり、また電流および温度によって変わることがあるので、本発明のレギュレータ内に、前記誘導リアクトルの実際のインダクタンスを算出するための回路を含むことは有利である。この算出は、前記誘導リアクトルと電圧または電流どちらかを共有する基準インダクタを使用することによって明示的に、レシオメトリックに実施でき、あるいは前記計算回路内で暗黙的に実施でき、あるいは付加的な計算回路で式Ｌ＝Ｅ×ｄＴ／ｄＩを解くことによって実施することができる。ここで、Ｌ＝算出されるインダクタンス、Ｅ＝算出時間中の前記リアクトルの両端間の電圧、ｄＴ＝算出時間、ｄＩ＝前記算出時間中の前記リアクトル内の電流の変化、である。
【００４２】
フライバック・レギュレータの、以下で説明するエネルギー項を計算するために、かつ／または上述したインダクタンスの暗黙的な算出を容易にするために、レギュレータ入力電圧を前記「Ｅ」の少なくとも一部にすることが必要になる場合が多い。この目的のために、本発明のレギュレータはまた、入力電圧測定回路を備えることもある。
【００４３】
同様に、実際のコンデンサが、その公称値と異なり、電圧で変化するだけでなく、典型的な負荷が、本発明のレギュレータのエネルギー計算に含まれるべきかなりの静電容量を含むこともある。さらに、最近の「ホットスワップ」の普及により、負荷静電容量が広範に渡り急激に変化することもある。したがって、本発明のレギュレータに、その内部の、またその出力端に付けられた実際の静電容量を求めるための回路を取り込むことが有利である。
【００４４】
誘導リアクトル値を明示的または暗黙的に求めることができるのと同様に、前述の静電容量の総量も明示的または暗黙的に求めることができる。明示的に静電容量を求めることは、総リップル電流または出力リップル電流と、既知の値の内部フィルタ・コンデンサ中の電流とを関連付けることによってレシオメトリックに行うことができる。暗黙的に静電容量を求めることは、本発明のエネルギー平衡の容量性の部分がその電圧レギュレーションの根底をなすということを利用して行うことができる。すなわち、正しい出力電圧をもたらす値に静電容量を制御するために第２の遅い制御ループが実施される場合、それが知らせる静電容量はレギュレータ出力端の総静電容量を表す。この技法では、静電容量測定を簡単にするだけではなく、比率計によって知らされた静電容量を用いて得られるものより優れた線路および負荷の過度応答を実現することもできる。
【００４５】
暗黙的に静電容量を求めることは、正確な誘導リアクトル値算出に基づくことに注意されたい。エネルギー平衡の計算回路に実際に知らされるものはＬ／Ｃ比である。次に、インダクタンス算出は、電圧、電流および時間についての正確な情報に基づくが、時間は通常、適切な精度を超えて容易に求められる。
【００４６】
本発明は、分かりやすいように時間、電圧、電流、インダクタンス、および静電容量などの変数の絶対値によって提示されるが、これらの計算値には、Ｌ／Ｃ比によって表すことができる数学的に等価のものがあることもさらに注意されたい。したがって、説明を完全にするために本発明のいくつかの実施形態が、別々に知らせるインダクタンスおよび静電容量算出回路とともに示されるが、前記計算回路の適応部分は、ほぼ正確なエネルギー平衡に基づいて誘導性充電の制御を実現するどんな適合技法を用いても、本発明により動作することができる。本発明によるこのような技法では、それによってエネルギー平衡が実現される限り、構成要素の値を明示的にさえ知らせないことがある。
【００４７】
さらに、コンバータ内のいくつかのスイッチング機能用に、ダイオードまたは能動スイッチを使用できることにも注意されたい。このようなスイッチの電圧降下は、明示的に計算し、前述のエネルギー平衡に入れることができるが、そのような損失が小さい場合には、明示的な計算が必要なエネルギー項の１つをわずかに調整することで、こうしたわずかな損失、およびスナバ回路網の損失に対応するのに十分であることが多い。
【００４８】
さらに、本発明のフィードバック・ループ遅延は従来技術よりずっと低減されているが、制御と出力の間の関連が、少なくとも非常に短い時間は不連続であり、このことがこのレギュレータをサンプル・システムにしていることにも注意されたい。多くのサンプル・システムと同様に、このレギュレータでは、そのループ利得が１よりわずかに小さい場合に、優れた過度応答によってその最もきれいな出力を得ることができる。前記ループがその誤差のほとんどを１つの周期内で補正する場合には、その過度誤差は、その理論上の最少リップルと比べて極めて小さい。前記ループは誤りに強く、そのため低い利得によって補償されるべき近似計算が可能になる。
【００４９】
前記計算回路は、前記誘導リアクトルの充電を制御するという、その最も重要な機能を実行しなければ無用である。充電の制限は、次の３つの状況のもとで行うことができる。
１．予測したエネルギー平衡を達成、
２．本明細書で後述する誘導エネルギー反転が発生、
３．強制リセット。これは、レギュレータを危険にさらす、または望ましくない低い周波数のリップルを与える可能性のある過大なデューティサイクルを回避するためのものであり、不足または過電圧条件、あるいは過電流条件の場合にも行うことができる。
【００５０】
充電は、前記計算回路の制御のもとで前述のスイッチをオフにすることによって停止する。前記スイッチは、必要な転流装置を有するＢＪＴ、ＭＯＳＦＥＴ、およびＩＧＢＴなどの半導体、またはサイリスタとすることができる。前記スイッチはまた、よく知られているような過飽和リアクトルとして実施することもでき、この過飽和リアクトルには磁気バイアスを急激にまたは徐々に加えることができ、またこれが前記誘導リアクトルと一体化されてもよい。
【００５１】
加えて、前記レギュレータ出力に速く転送できないエネルギーで前記誘導リアクトルを充電しないように、回路が設けられる。前記誘導リアクトルの充電が開始する、ある周期の早くに充電の時間を追加すると、その周期の後で追加エネルギーを誘導リアクトルから利用可能になる。しかし、無限の電圧を用いないで誘導リアクトル中の電流を瞬時に変化させることができないので、増大したエネルギーを前記誘導リアクトルから取り出すのに残りの時間では不足する場合、周期の後で反転点に到達する。時間内にその点を超えて充電すると、その周期内で利用可能なエネルギーが減少する。この問題は、本発明の非同期実施形態では無視することができる。このために、利用可能な長期のエネルギーがないということは、インダクタ内に蓄積された長期のエネルギーがないことを暗示するわけではなく、インダクタ内にあるどんな追加エネルギーを放電するにも周期内の残りの時間では不足することを意味する。
【００５２】
式４および式５は、前記誘導リアクトルの放電時間がゼロに近づくにつれ、誘導リアクトルの中で起こりうる電流変化、およびそこから取り出せるエネルギーもまたゼロに近づくことを示す。誘導エネルギーが増加する一方でそれを取り出すための時間が減少する、任意の周期のある時点で前記反転点に到達する。
【００５３】
前記反転回路は、式１、４および５で決まる、前記誘導リアクトル内の利用可能な運動エネルギーの変化の傾斜の符号反転に、直接的または間接的に応答する。直接応答は、これらの式から計算によって行われ、間接応答は、エネルギー平衡の傾斜の符号反転に基づく計算によって行われる。
【００５４】
追加充電がさらなる利用可能エネルギーを生み出すことを想定する制御ループの実施により、負帰還と、前記反転点までの安定動作とがもたらされるが、そのようなループを使用して前記量のエネルギーを超えて充電すると、レギュレータを破壊的に暴走させうる正帰還が生じる。したがって、本発明のレギュレータの計算回路は、そのような反転条件が発生した場合に前記誘導リアクトルの充電を終止するための反転回路を備えることができる。
【００５５】
前記反転回路は、従来技術のレギュレータ内で別個に実施して暴走を防止することができる。本発明の一態様は、利用可能エネルギー反転を回避するために前記誘導リアクトルの充電が終止される場合に実施される。
【００５６】
反転防止は、本発明の非同期実施形態から省くことができる。
本発明のレギュレータは、容量結合した集中素子伝送線路ターミネータを用いて実施して、集中素子共振および伝送線路反射を最少にすることができる。本発明による終端は、通常のフィルタ・コンデンサと並列に接続された追加のコンデンサを備えることができ、それ自体のＥＳＲは、式Ｚｏ＝（Ｌ／Ｃ）＾１／２による伝送線路インピーダンスと実質的に整合するように選択されている。前記終端は、別法として、個別抵抗と直列の前記追加コンデンサ、ダイオードまたはバリスタなどの非線形抵抗素子、あるいはＢＪＴまたはＦＥＴなどの能動デバイスを含む能動ターミネータを含むことができる。半導体増幅器でよく知られている、適切にバイアスされたトーテムポ−ル出力段の出力端子もまた、本発明による非線形終端抵抗として機能することができる。あるいは、本発明のエネルギー平衡式が、前記誘導リアクトル、ならびに内部および外部フィルタ静電容量によって形成された伝送線路のエネルギーに対応するので、明示的なターミネータを省くことができ、それによって計算回路が終端の役を果たすことが可能になる。
【００５７】
上記から、また以下の様々な実施形態についての説明から分かるように、本発明の基本過程は、エネルギー平衡、すなわちより具体的には、誘導リアクトルの充電を含み、その結果、誘導リアクトル充電中に誘導リアクトル中に入れられるエネルギーの量がチョッピング周期当たり負荷エネルギー要件にほぼ基づくようになる。この「要件」は、実際のエネルギー使用量、前の周期中のエネルギー使用量、その周期の残りに対し予測される使用量、またはその先の周期に対し予測される使用量に基づく。「チョッピング周期当たり負荷エネルギー要件にほぼ基づく」とは、以下を含むいくつかのことを意味する。すなわち、１）出力負荷に必要なエネルギーの推定値に基づく、２）出力負荷および出力フィルタ・リアクトルに必要なエネルギーの推定値に基づく。（この出力フィルタ・リアクトルは通常、電圧供給／レギュレータ用のコンデンサと電流供給／レギュレータ用のインダクタである。）
本明細書で用いられる「チョッピング周期」は、同期コンバータのクロック周期、または非同期コンバータの固有の動作に応じて生じる非コヒーレント周期である。
【発明を実施するための最良の形態】
【００５８】
図１は、本発明の同期レギュレータを備えるフライバック形コンバータを示し、これは以下のように動作する。
従来技術のフライバック・レギュレータと同様に、誘導リアクトル（Ｌ）の一方の極がサンプリング抵抗ＲＩＬを介して入力電圧源（Ｖｉｎ）の一方の端子に接続される。スイッチが周期的かつ交互に、前記誘導リアクトルの残りの極を前記電圧源の残りの極に接続し、またサンプリング抵抗ＲＩＩｄを介して出力フィルタリング・コンデンサと負荷に接続し、これらは前記入力電圧源まで返される。このスイッチングのデューティサイクルは、前記入力電圧を差し引いた出力電圧と前記入力電圧に関連する。
【００５９】
この時点で、従来技術のレギュレーションの技法から離れ始める。ＬｍａｉｎとＬｓの合計からなるインダクタＬが前記電圧源Ｖｉｎの極間に接続され、その電流ＩＬが上昇する。ＩＬが上昇するにつれ、誘導磁界に含まれる運動エネルギーが上昇する。ＲＩＬを通過するＩＬが、それに比例する電圧を降下させる。増幅器ＡＩＬが、ＩＬの瞬時値を表す電圧信号ＶＩＬ（ｔ）を発生する。
【００６０】
ここで従来技術から急に離れる。ＶＩＬ（ｔ）は、乗算器ＩＬｔＳＱの両方の入力端子に加えられ、乗算器ＩＬｔＳＱは、ＩＬの瞬時値の２乗を表す信号ＶＩＬ（ｔ）＾２を発生する。
【００６１】
フライバック・コンバータを低い周波数で動作させることは一般に実際的ではなく、あるいは望ましくないので、レギュレータの繰返しスイッチングの周期に制限が設けられることがある。このようにインダクタの充電を開始するために、タイミング発生器ＴＩＭＥＧＥＮがフリップフロップＢＩＳＴＡＢＬＥをセットし、このフリップフロップが、前記インダクタＬをＶｉｎの両端間に接続する。同時に、タイミング発生器は、下降するランプ波形ＶｄＴを送出し、これは、現在のチョッピング周期内の残りの時間を表す。
【００６２】
インダクタＬを放電するために無限の時間が使用可能ではなく、無限小の時間にそれを放電するための無限大の電圧も使用可能ではないので、所与の周期内にその磁界中のエネルギーのすべてを取り出すのは不可能になりうる。残りの周期時間では、電流がゼロよりも大きくなるべきＩＬ、ＩＬｄの放電値を生じさせうる。
【００６３】
放電状態への切替えと同時に、インダクタＬが、レギュレータ出力端のどんな電圧ともＶｉｎの正端子の間で接続されるので、放電中のインダクタの両端間の支配的な電圧Ｖｄは、出力電圧Ｖｏ（ｔ）に、ＳＷＩＴＣＨの「ｄｉｓｃ」位置でのその両端間のすべての降下Ｖｄｉを加えて、ＶＩＮ（−ＶＩＮ）を引いたものになる。加算機ＶｄＳＵＭは、前記３つの量を処理して放電電圧信号Ｖｄを生成する。ＳＷＩＴＣＨの「ｄｉｓｃ」極に同期整流器が使用される場合には、Ｖｄｉ項はおそらく無視できるが、ダイオードが使用される場合には、Ｖｄｉは重要である。後者の場合、ある固定値でダイオード降下を表すことができ、またはルックアップ・テーブルが負荷電流に基づいてＶｄｉを返すことができ、あるいは負荷と関連付けられた電流によって駆動される類似のダイオードを使用してＶｄｉを生成することができる。
【００６４】
インダクタＬは、その現在の電流ＩＬ（ｔ）から式ＩＬｄ＝ＩＬ（ｔ）−Ｖ（ｄ）×Ｔｄｉｓｃ／ＬによるＩＬｄまで放電させる。
インダクタＬは、現在のチョッピング周期の終わりまでに電流をゼロになるまで放電することができる。完全に放電させるためにＬが予測される場合には、Ｔｄｉｓｃに用いられるべき量はフライバック時間Ｔｆｂになる。Ｔｆｂを表す信号ＶＴｆｌｙを生成するために、ＶＩＬ、およびインダクタンスを表す電圧ＶＬが乗算器ＦＬＹＭＵＬＴに加えられる。除算器ＦＬＹＤＩＶがＦＬＹＭＵＬＴの出力をＶｄで除算して、式ｄＴ＝Ｌ×ｄＩ／Ｅに応じた信号ＶＴｆｌｙを生成する。
【００６５】
前記信号ＶＬは、ＬｍａｉｎとＬｓの合計インダクタンスの値を表す。Ｌｓは、Ｌｍａｉｎのレシオメトリックな測定のための標準器を構成する補助インダクタである。Ｌｍａｉｎの値が適切に知られており安定である場合には、Ｌｓは、インダクタンス計の比率計ＲＡＴＩＯＬとともに省くことができ、一定信号ＶＬが、本発明による計算におけるＬを表すことができる。
【００６６】
ＶＴｆｌｙがＶｄｔを超えた場合、インダクタＬを完全に放電するのに現在の周期内の残りの時間では不足し、この場合ＶＴＦは、Ｌの放電を予測するために使用すべき適切な信号にならない。この後者の場合では、ＶｄＴが、インダクタＬの放電を予測するために使用すべき適切な信号になる。
ＴｄｉｓｃセレクタがＶＴｆｌｙとＶｄＴのうち低い方を選択して、放電時間を表す放電時間信号ＶＴｄｉｓｃを生成する。
【００６７】
現在の周期の終わりでのＬ中の電流を予測する信号ＶＩＬｄを得るために、Ｖ（ｄ）およびＶＴｄｉｓｃがインダクタ放電乗算器ＬｄＭＵＬＴの入力端子に加えられる。インダクタ放電除算器ＬｄＤＩＶがＬｄＭＵＬＴの出力をＶＬで除算して、放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、Ｌ中の電流の変化を予測する信号を生成する。この信号を減算器ＬｄＳＵＢＴがＶＩＬ（ｔ）から減算し、放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、Ｌ中の電流の変化を予測する信号ＶＩＬｄを生成する。
【００６８】
ＶＩＬＤは、乗算器ＩＬｄＳＱの両入力端子に加えられ、乗算器ＩＬｄＳＱは、ＩＬの予測放電値の２乗を表す信号ＶＩＬｄ＾２を発生する。
減算器ＬＳＵＢＴがＶＩＬ（ｔ）＾２とＶＩＬｄ＾２の差を表す信号を発生し、この信号は、乗算器ＭＵＬＴＬの一方の入力端子に加えられる。その他方の入力端子にＶＬが加えられて積Ｖ２ｄＫＥＬが得られ、これは、２で除算されると運動エネルギーを表す信号ＶｄＫＥＬになり、この運動エネルギーは、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとすれば、インダクタＬから得ることができると予測される。
【００６９】
Ｌが放電するにつれて、ＩＬがＶＩＮを通過し、Ｌを通り、負荷ＲＬと内部フィルタ・コンデンサＣｆの両方に入り、ＲＬに付随するいかなる外部静電容量Ｃｅｘｔにも入る。すなわち、放電時間中、ＶＩＮはＬのフライバックによって発生する電圧と直列になり、したがってＶＩＮは出力へのエネルギーを与える。このエネルギーは、ＶＩＮと、放電中のＬの平均電流と、放電の時間との積になる。別法として、後の方の２つの項を負荷電流および現在の周期で置き換えて本発明を実施することもできる。ＶＩＮからの前記エネルギーを予測する信号ＶＫＥＩＮｄｉｓｃを発生するために、乗算器Ｉ＊ＴＭＵＬＴによってＶＩＬ（ｔ）にＶＴｄｉｓｃが乗算され、次に、得られた積にＶＩＮが乗算器ＫＥＩＮＭＵＬＴで乗算される。Ｉ＊ＴＭＵＬＴの出力はまた、乗算器ＶＫＥｄｉｄｉｓｃＭＵＬＴにも渡される。
【００７０】
加算機ＳＵＰＳＵＭは、ＶｄＫＥＬとＶＫＥＩＮｄｉｓｃを加算して、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合のエネルギーの供給量を予測し、それによってエネルギー供給量信号ＶＫＥＳＵＰを生成する。
【００７１】
Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高くなるか低くなる、あるいはそれと一致して等しくなりうる、ある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。
【００７２】
この目的のためには、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとすれば、所望の電圧まで充電されるのに静電容量がどれだけのエネルギーを必要とするかを予測することが望ましい。
この目的のために、Ｖｏ（ｔ）が乗算器ＶＯｔＳＱの両入力端子に加えられて、その２乗を表す信号Ｖｏ（ｔ）＾２が発生する。
Ｖｒｅｆが同様に乗算器ＶｒｅｆＳＱの両入力端子に加えられて、その２乗を表す信号Ｖｒｅｆ＾２が発生する。
【００７３】
減算器ＣＳＵＢＴは、Ｖｏ（ｔ）＾２とＶｒｅｆ＾２の差を表す信号を発生し、これは、乗算器ＣＭＵＬＴの一方の入力端子に加えられる。その他方の入力端子に、レギュレータ内部静電容量にすべての外部静電容量を足し合わせた総量を表す信号ＶＣが加えられて、積Ｖ２ｄＫＥＣが得られ、これは２で除算されると信号ＶｄＫＥＣになって、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、総静電容量を前記所望の電圧まで充電するのに必要と予測される運動エネルギーを表す。
【００７４】
Ｃｆと、本発明のレギュレータの端子に付けられるあらゆる追加静電容量との値が適切に分かっており、安定である場合には、一定の信号ＶＣが、本発明による計算におけるＣを表すことができる。そうでない場合の、その総静電容量を求めるための回路について以下で論じる。
【００７５】
インダクタＬを放電するためにダイオードが使用される場合には、エネルギーを消費する損失を招く。誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、この損失エネルギーを予測する信号ＶＫＥｄｉｄｉｓｃが乗算器ＶＫＥｄｉｄｓｃＭＵＬＴによって生成される。ダイオードではなく同期整流器が使用される場合には、信号ＶＫＥｄｉｄｉｓｃ、およびそれを生成する装置を省いて本発明を実施することができる。
【００７６】
放電中は、ＶＩＮおよびＬがエネルギーを供給しているので、レギュレータ出力端のどの負荷も同時にエネルギーを消費している。この負荷エネルギーは、次の式で予測される。
ＫＥｌｄｄｉｓｃ＝Ｖｏ（ｔ）×Ｉｌｏａｄ×Ｔｄｉｓｃ （式６）
ここで、Ｉｌｏａｄ＝負荷電流である。
【００７７】
負荷が実質的に抵抗である場合には、Ｉｌｏａｄを表す信号ＶＩｌｏａｄをレギュレータ出力と直列のサンプリング抵抗から適切な増幅を加えて得ることを選択し、それによって本発明を実施することができる。負荷が誘導性である、またはサンプリング抵抗を付けることが望ましくないという、ありそうな状況を検討するために、負荷電流を暗示的に求めるための回路について以下で論じる。
負荷電流は、次の式により求めることができる。
Ｉｌｄ＝Ｃｔｏｔ×Ｖｒｉｐ／Ｔｓａｇ （式７）
ここで、
Ｉｌｄ＝負荷電流
Ｃｔｏｔ＝レギュレータ出力端での総静電容量
Ｖｒｉｐ＝波高値出力リップル電圧
Ｔｓａｇ＝周期の時間−Ｌの放電時間
上記の２つの式を組み合わせると、次式になる。
ＫＥｌｄｄｉｓｃ＝Ｖｏ（ｔ）×Ｔｄｉｓｃ×Ｃｔｏｔ×Ｖｒｉｐ／Ｔｓａｇ （式８）
【００７８】
ＳＷｒｉｐａ、ＳＷｒｉｐｂ、ＣｒｉｐａおよびＣｒｉｐｂを含む従来の構成のＲｉｐｐｌｅ Ｐ−Ｐ ＣＯＮＶＥＲＴＥＲが、Ｖｏ（ｔ）を変換してＶｒｉｐを与える。このコンバータは、Ｌのフライバック電圧Ｖｆｂが所定の閾電圧ＶｔｈＦＢを超えたときに、従来の比較器ＦＢＣＯＭＰが発生する信号ＶＦＢｓｗによって駆動される。
【００７９】
放電時間中に消費されるべき前述のエネルギーを予測する信号ＶＫＥｌｄｄｉｓｃを発生するために、ＶＣ、Ｖｏ（ｔ）、ＶｒｉｐおよびＶＴｄｉｓｃが乗算器ＫＥｌｄｄｉｓｃＭＵＬＴに加えられ、その出力が除算器ＫＥｌｄｄｉｓｃＤＩＶに加えられる。その商が信号ＶＫＥｌｄｄｉｓｃになる。
【００８０】
加算機ＳＵＰＳＵＭがエネルギーの供給量を予測するように、同様の方法で加算機ＤＥＭＳＵＭがＶｄＫＥＣとＶＫＥｌｄｄｉｓｃとＶＫＥｄｉｄｉｓｃとを加算して、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合のエネルギーの需要を予測し、それによってエネルギー需要信号ＶＫＥＤＥＭを生成する。
【００８１】
平衡比較器ＢＡＬＣＯＭＰが、前記予測エネルギー供給量信号ＶＫＥＳＵＰを前記予測エネルギー需要信号ＶＫＥＤＥＭと比較する。前者が後者を上回ったときに、ＢＡＬＣＯＭＰは、ＯＲゲートＯＲＲＥＳＥＴの入力端子に論理１を発生し、これがＢＩＳＴＡＢＬＥをリセットし、それによりＳＷＩＴＣＨを切り替えてインダクタＬの放電を開始する。
【００８２】
原理上は、この実施形態では明示的に対応されない別のエネルギー損失項が存在し、これは、インダクタＬに付随しうるどんなスナバ回路網のいかなる抵抗によっても浪費されるエネルギーである。原則として、このエネルギーは、明示的に考慮するには値しないほど小さいことが判明しており、したがって、明示的に対応される前述のエネルギー項中のわずかな誤差として存在する。
【００８３】
現在の周期の終わりで、ＴＩＭＥＧＥＮがＢＩＳＴＡＢＬＥを新たに設定して新しい周期を開始する。これは、フライバック時間が現在の周期の残りの時間と等しいか、それを上回るならば、予測され選択された放電時間の終了時に起きる。しかし、フライバック時間が現在の時間の残りよりも少ない場合には、インダクタＬが伝導する電流は、新しい周期で充電が開始するまで実質的にゼロである。
【００８４】
エネルギー平衡が本発明のレギュレータの項をリセットするだけであるなら、このレギュレータは、破壊的に暴走しやすい特性を従来技術のレギュレータと共有するはずである。こうした特性の根元は、無限大の電圧または無限の時間を用いなければインダクタを瞬時に放電できないことにある。誘導性充電の開始時に充電時間を追加すると、使用可能な誘導エネルギーが増大する。しかし、インダクタの放電に使用可能な電圧時間積がインダクタを放電するのに不足するようになるまで、インダクタを充電する時間に固執する場合には、その使用可能なエネルギーは、増加した充電時間に伴い低下し始める。放電時間中のＶＩＮからのエネルギーもまた、放電時間によって限定される。本発明を示すこの図では、エネルギー供給量信号ＶＫＥＳＵＰはまた、比較器ＴＡＣＯＭＰとともに微分回路ＣＴＡとＲＴＡを含む傾斜検出器にも供給される。時間に対するＶＫＥＳＵＰの傾斜が反対になる、すなわち反転（「ｔｕｒｎｓ−ａｒｏｕｎｄ」）したときに、ＴＡＣＯＭＰからの信号ＶＴＡがＯＲＲＥＳＥＴに加えられ、それによりＢＩＳＴＡＢＬＥをリセットし、ＳＷＩＴＣＨを切り替えてインダクタ充電周期を終止する。本発明の反転態様は、正帰還がレギュレータの破壊を招かないようにフィードバックの特定の傾斜が支配的でなければならない従来技術と対照的である。従来技術では通常、デューティサイクルを任意に制限することによって反転を回避し、あるいは反転が起きた場合に総電流引き出しを制限することによって破壊を防ぐが、その両方の手法が、望ましくない動作の非効率を招く。本発明の反転態様は、ＶＫＥＳＵＰまたはＶｄＫＥＬに応答する反転を用いて実施することができる。
【００８５】
インダクタンスの働きとしてＶＬを発生する方法は次の通りである。ＬｍａｉｎとＬｓが一緒になって総インダクタンスＬを構成する。Ｌｍａｉｎの値は、そのコアのＢ−Ｈ曲線の非直線性によって変えることができ、一方Ｌｓは、Ｌｍａｉｎよりも小さい、たぶんその１％または１０％のインダクタンスを有するように選択され、したがって小さな交流電圧だけを降下させることができる。Ｌｓが適切に選択されるならば、Ｌｍａｉｎが飽和に近づく電流において、Ｌｓは好ましくは、それ自体のＢ−Ｈ曲線の直線部分にとどまる。Ｌｓはまた、望ましいだけ精度よく選択することもできる。ＩｌがＬｍａｉｎもＬｓも通って流れるので、これらの直列の組合せの両端間で交流電圧Ｖｔｏｔが降下するが、Ｌｓの両端間では小さい方の電圧Ｖｓが降下する。除算器ＬＲＡＴＩＯＭＥＴＥＲにより適切にスケーリングされて与えられるＶｔｏｔとＶｓの比は、ＬｍａｉｎにＬｓを足し合わせた実際の値に応答するＶＬの発生源を提供し、このＶＬは、本発明によるエネルギー計算にも、Ｌｍａｉｎが意図せずに間違った値になっていること、または飽和に近づいていることを警告するためにも用いることができる。インダクタンスは、図示のように直列に接続されたインダクタの電圧比を用い、または並列に接続されたインダクタの電流比をレシオメトリックに用いて、レシオメトリックな測定法により求めることができ、あるいは、本発明の別の図に示されるように、電流変化で除算した電圧時間積による暗黙的な算出によって求めることができる。インダクタンスのレシオメトリックな算出は周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。ＶＬを発生するための他の回路は、後に続く図で以下に、より詳細に示される。
【００８６】
本開示全体に渡って説明する実施形態のいずれも、誘導リアクトルの値、またはその中に蓄積される磁束を算出するために、誘導リアクトル中の電流Ｉｌを求める必要がありうる。そうする１つの方法が、カレント・ミラーを使用することでありうる。カレント・ミラーは、ＳＥＮＳＦＥＴ、ＨＥＸＳＥＮＳ、またはミラーＦＥＴなど市販のデバイスを使用することを含めて、当技術分野でよく知られている。電流を感知する他のどんな方法も、現在既知であろうと今後発明されようと、本発明の範囲内に入るものである。本明細書に記載したものいずれかに類似の技術および方法を使用して、実施された回路内の他の電流を、負荷または出力フィルタ・コンデンサの中の電流を含めて求めることができる。
【００８７】
静電容量の働きとしてＶＣを発生する方法は次の通りである。本発明により予測するエネルギーを蓄積できる静電容量は、内部レギュレータ・フィルタ静電容量に加えてレギュレータ出力端子に接続されたすべての静電容量を含む。スイッチング周期によりＩＬの交流電流部分が生じ、これは、内部静電容量と外部静電容量の間でそれぞれのサセプタンスに応じて分割される。この図で、サンプリング抵抗ＲＩｌｄを通過するＬの放電電流により、ある電圧が降下し、この電圧は、ＡＩｌｄによって増幅され、高域通過フィルタＨＰＦを通過して信号ＶＩｌｄを生成し、この信号は、負荷電流およびフィルタ電流の交流部分、すなわち総出力静電容量中を流れるすべての電流を表す。サンプリング抵抗ＲＩＣｆを通過する電流ＩＣｆはある電圧を降下させ、この電圧は増幅器ＡＩＣｆによって増幅されて信号ＶＩＣｆを与え、この信号は、除算器ＣＲＡＴＩＯＭＥＴＥＲの除数入力端子に加えられる。すなわち、レシオメトリックな測定法によって、Ｃｆが正確に分かっており、レシオメトリックな出力が適切にスケーリングされるならば、Ｃｆ中の電流で除算したＩＬの交流部分がＣの実際の値に応答するＶＣの発生源を提供し、この電圧は、本発明によるエネルギー計算に使用することができる。適切な被除数および除数は、この図に示されるサンプリング抵抗、増幅器、およびフィルタを使用して得ることができ、あるいは別の図で詳細に以下で示される変流器を使用することによって得ることができる。静電容量をレシオメトリックに求めることは周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。ＶＣを発生するための他の回路は、後に続く図で以下に、より詳細に示される。
【００８８】
ＴＩＭＥＧＥＮのリセット信号は、適正な動作に必ずしも不可欠とは限らないが、レギュレータ出力の周波数を知らなければならない場合、例えばいくつかのレギュレータの同期動作が望ましい場合に有用であることがある。
【００８９】
この実施形態では、図示の計算機能は周知のアナログ技術を用いて実行される。加算および減算は、数千種類の周知の演算増幅器のいくつかを使用して実行することができる。乗算および除算は、Ａｎａｌｏｇ ＤｅｖｉｃｅｓのＡＤ７３４乗算器／除算器などのギルバート・セル・デバイスを使用して実行することができる。乗算および除算はまた、バイポーラ接合トランジスタの予測可能な対数Ｉ／Ｖ挙動を利用する周知の技術を用いて実行することもできる。あるいは、周知のパルス幅変調技術を用いて、インダクタンスおよび静電容量の計算など、この実施形態の低速の乗算／除算機能を実行することもできる。これらの技術すべては、個別構成要素からモノリシック集積回路まで、広範囲のモノリシック集積度を用いて実施することができる。遅延がエネルギー平衡誤差を発生させるので、ＶＩＬおよびＶｏ（ｔ）に応答する計算経路内でのエネルギー項の計算には高速技術を用いることが最善である。本発明のこの同期実施形態のエネルギー項の計算では「時間が肝要である」。同様に、優れた負荷過度応答が望ましい場合、この実施形態の負荷エネルギー項を予測するには高速技術が必要である。
【００９０】
図２は、図１のレギュレータを、約１ｍＡから４０ｍＡのランプ負荷変化を伴い、その出力端子の７０μＦのスイッチ静電容量によって、その内部の１０μＦコンデンサと併せて１０μＦと８０μＦに総静電容量を変化させて動作させたときの、レギュレータの波形を示す。出力波形Ｖｏ（ｔ）のリップル振幅は、総静電容量にほぼ反比例する。この場合で５Ｖである所望の電圧が、この実施形態ではＶｏ（ｔ）リップルのピークに発生するので、Ｖｏ（ｔ）の最高はほぼ５Ｖにとどまる。その上のスパイクは、静電容量の内部情報が新しい真の値を一瞬の間はるかに超えたままで静電容量が急に低下したときに発生する。記録の下に移ると、本発明のこの実施形態によって構成される静電容量計の出力であるＶＣが示されている。静電容量を知らせるにはＶＣのピークだけが使用される。ＶＣのリップルの下にほとんど隠れて、本発明のこの実施形態によって構成されるインダクタンス計の出力であるＶＬが示されている。ＶＬは、２２μＨの内部インダクタンスを正確に知らせている。下の波形は、Ｉｌｏａｄについての別個の情報である。というのは放電時間中の負荷エネルギーを表す、負荷電流についての情報を含む項が内部に存在するにもかかわらず、実施形態で利用可能なＩｌｏａｄの明示的な項がないからである。
【００９１】
図２、ならびに本発明の結果を示す他のすべてのグラフは、周知の電子回路用コンピュータ・シミュレーション・ツールであるＳＰＩＣＥを使用して作成されている。
図３は両方とも、本発明の簡略化した形によるレギュレーションを使用するフライバック・コンバータの、ＳＰＩＣＥおよび実際の試験がされたハードウェアの概略図である。このコンバータは、ＶＢａｔからの１．１〜１．６ボルトの入力電圧で動作し、負荷Ｉｌへの１００ｍＷの電力の５Ｖの出力を生成する。Ｌ１、Ｑ１５、Ｃ４、Ｃ５、およびＲ２２は、周波数が約６７ＫＨｚの従来の特性のＬＣ発振器を形成する。その出力は、チョッピング信号を供給するためにすべてがＵ１ｂでバッファされたＱ１４、Ｒ１４、Ｒ１５、およびＲ１７を含む先鋭化およびデューティサイクル変調回路に、コンデンサＣ７によって交流結合される。Ｕ１ａは、コンバータを使用可能にし、あるいは使用不可能にする。Ｒ１８、Ｃ１、およびＵｌｃは、チョッピング信号の立上がりエッジを遅延させて、それがフリップフロップＵ２ａ、ｂへのＣＬＲ信号と混同されないようにする。出力駆動を増大させるために、フリップフロップＵ２ａ、ｂは実際には、パッケージ当たり２つ存在するラッチからなる複合品の単一のフリップフロップである。
【００９２】
コンバータが起動し、その出力を増すとき、レギュレータは動作しないように抑制され、チョッピング信号は、全デューティサイクルでフリップフロップＵ２ａ、ｂを通る。その出力は、Ｑ１６、Ｌ２、Ｒ２６、Ｃ８、およびＤ４から構成される従来のフライバック・コンバータを駆動し、これはフィルタ・コンデンサＣ６を補充する。Ｃ２は、局部的なエネルギーをフライバック・コンバータに供給するとともに、Ｌ２とグランドの間に短い交流帰路を設けるための蓄積コンデンサである。Ｄ４は、周知の同期整流器と置き換えて本発明を実施できることに注意されたい。Ｒ２５、Ｑ１７、Ｑ２３、Ｑ１１、Ｑ１９、Ｑ１８、Ｑ２２、Ｒ３２、Ｒ３１、Ｒ２９、Ｒ２８、Ｃ１３、Ｃ９、Ｒ２３、Ｒ２４、Ｒ１０、およびＣ１０は電流モニタを形成し、これは、インダクタ充電中のＱ１６およびＬ２の電流の複写である電流シンク出力を有する。抵抗Ｒ５、Ｒ９、Ｒ１１、Ｒ１２、およびＲ７とともに、Ｑ３、Ｑ６、Ｑ５、Ｑ７、Ｑ９、Ｑ１０、Ｑ８、およびＱ１２は電圧増幅器を形成する。Ｄ７は５Ｖ出力を、リップルが重畳した２．５Ｖにレベルシフトする。Ｄ８は、Ｑ３のベースで増幅器の非反転入力端子に供給される２．５ボルト基準である。Ｖ４の−（つまり負）端部上のシフトされたリップルは、入力抵抗Ｒ４およびスピードアップ・コンデンサＣ１１を介して、同じ増幅器の反転入力端子であるＱ６のベースに供給される。Ｄ６は、増幅器出力の過剰負偏移を防止する。Ｒ３、Ｒ２０、Ｒ２１、Ｄ１、Ｄ２、およびＤ３は、リップルの複写を近似的に平方根関数に曲げるための曲線適合フィードバック回路網を形成する。Ｃ２は、増幅器の過度応答を調整する。増幅器が反転形であり、２．５ボルトを基準にするので、その出力は、５ボルト未満の負に向かう出力リップルの平方根を正の方向で表す、正に向かって曲がったのこぎり波になる。Ｑ２２によってシンクしたインダクタ電流の複写は、Ｒ２の両端間に負に向かう電圧降下を生じる。この降下がＱ２のベースを２．５ボルト未満にするのに十分である場合には、Ｑ１、Ｑ２、Ｑ４、およびＲ１を含む比較器がＲ８に電流を供給して、ＮＯＲゲートＵｌｄを通過してフリップフロップＵ２ａ、ｂをリセットする電圧が生成され、Ｑ１６がオフになり、それによってＬ２の充電が終止し、そのエネルギーのＣ６への転送が開始する。Ｑ１３は、そのエミッタで負偏移をクランプする。Ｑ２０、Ｑ２１およびＱ２４、Ｒ２７、Ｒ３０、Ｒ３３およびＲ３４は、電池電圧が１．１ボルト未満に降下した場合にＬＥＤ Ｄ５を発光させて、電池を交換する必要があることを表示する。
【００９３】
図４は、図３のコンバータおよびレギュレータの、その負荷が急に１ｍＡから１９ｍＡに変えられ１ｍＡに戻されたときの過度応答を示す。
図５は、図３のコンバータおよびレギュレータの、その負荷が０ｍＡから２０ｍＡまで傾斜している間のリップルを示す。全負荷時に、理論上の最少リップルは２７．２ｍＶであり、図２の回路のリップルは２７．４ｍＶである。
図６は、本発明によるフライバック形コンバータに、その入力端子とその出力端子の間で電気絶縁バリアを設けるための構成要素を取り付ける方法を示す。
【００９４】
この適合では、図１に示す計算回路が前記絶縁バリアの出力側に存在するものとする。絶縁フライバック・コンバータでは、入力からのエネルギーがフライバック中に絶縁バリアを横断して出力に現れることができないので、信号ＫＥｉｎを予測するための図１の回路は、除去するか使用不可能にしなければならない。ＶＩＬ（ｔ）は、適用されるどんな巻数比にも対応するように調整されなければならず、ＶＬは、その比の２乗に一致するように調整されなければならない。
【００９５】
Ｌｍａｉｎの絶縁は単純な事柄であり、それは単純に別の巻線を獲得してトランスになる。ＬｓがＬｍａｉｎに対して大きい場合には、それをまたＬｍａｉｎとその新しい巻線の巻数比に等しい、または適正に関連した巻数比のトランスにするように選択することができる。この場合には、破線で示された絶縁バリアの外側にＬＲＡＴＩＯＭＥＴＥＲを移動することができる。
【００９６】
あるいは、Ｌｓが比較的小さい場合には、比率計を入力側に保持し、絶縁増幅器を使用して、ＶＬを絶縁バリアを越えて通過させることができる。この絶縁増幅器は、米国特許第４３９５６４７号および第４３８３２２２号、またはそれらに対応するより最近の特許に記載のもの、光学リンクまたは磁気リンクを有するアナログ−デジタル・コンバータおよびデジタル−アナログ・コンバータ、そのようなリンクを有するＶ−ＦコンバータおよびＦ−Ｖコンバータ、あるいは他の多数の周知の絶縁技術の１つなど、周知のものである。
ＶＩＮは、ＶＬの場合と同じ技術を用いて、バリアを越えて通過させることができる。
【００９７】
バリアを越えてＶＩＬ（ｔ）を通過させることは、少しだけより複雑である。選択された絶縁増幅器または他の回路は、この信号を適切な忠実度で通過させるのに十分な帯域幅を保有していないことがある。変流器を使用してもよいが、変流器は暗黙的に高域通過フィルタであり、直流情報を通過させない。解決策は、絶縁増幅器または他の回路と変流器の両方を使用することである。この図では、負担抵抗ＲＩＬｂ付きの変流器ＴＩＬが、約１ＫＨｚから数百ＭＨｚまでのＩＬの交流成分を通過させることができる。ＴＩＬの折点周波数は、ＲＩＬｂで分割されたそれ自体の時定数を設定することによって決めることができる。電流ＩＬはまた、ＲＩＬａを通過して比例電圧が降下し、この電圧は、絶縁バリアを越えてＩＬの直流情報を運ぶ絶縁増幅器ＡＩＳＯＩＬに供給される。ＴＩＬを通過する交流部分の符号および利得と、ＡＩＳＯＩＬを通過する直流部分の符号および利得とは適正に対応するようにすべきであり、それによってたぶん等しい利得および符号をもつ。ＩＬ情報の交流部分および直流部分は、図示のように、または他の多くの周知の回路によって合計される。ＴＩＬの通過帯域とＡＩＳＯＩＬの通過帯域とのオーバラップがある場合には、低域通過フィルタＩＬＬＰＦを使用して前記オーバラップする応答を除去することができる。あるいは、２つの経路の各折点周波数が等しく設定される場合には、ＩＬＬＰＦを削除することができる。前記折点周波数を等しくすると、平滑なクロスオーバがもたらされ、結果として直流から非常に高い周波数までほぼ平坦な応答が得られる。
【００９８】
増幅器ＡＩＬは、ＶＩＬ（ｔ）を適正にスケーリングするために必要になりうる。
ＶＩＬをコンディショニングするためのこのような技術はまた、電気的に接続したＩＬ情報のサンプリングが比較的大きな電圧により望ましくないものになることがある、非絶縁コンバータにおいても有用である。
【００９９】
図７は、本発明の非同期レギュレータを備えるフライバック形コンバータを示し、このレギュレータは次のように動作する。
従来技術のフライバック・レギュレータと同様に、誘導リアクトルの一方の極が、任意のサンプリング抵抗を介して、入力電圧源の一方の端子に接続される。その１つがダイオードでよい各スイッチが、前記誘導リアクトルの残りの極を前記電圧源の残りの極と、前記入力電圧源まで返される出力フィルタリング静電容量および負荷とに、周期的かつ交互に接続する。このスイッチングのデューティサイクルは、前記入力電圧を差し引いた出力電圧と前記入力電圧に関連する。
【０１００】
インダクタＬが充電されている間、その電流ＩＬが上昇する。ＩＬが上昇するにつれ、誘導磁界に含まれる運動エネルギーが上昇する。ＲＩＬを通過するＩＬが、それに比例してある電圧を降下させる。増幅器ＡＩＬが、ＩＬの瞬時値を表す電圧信号ＶＩＬ（ｔ）を発生する。
【０１０１】
ここで従来技術から離れる。ＶＩＬ（ｔ）は、乗算器ＩＬｔＳＱの両方の入力端子に加えられ、乗算器ＩＬｔＳＱは、ＩＬの瞬時値の２乗を表す信号ＶＩＬ（ｔ）＾２を発生する。
【０１０２】
インダクタＬ内のエネルギーに比例する前記信号ＶＩＬ（ｔ）＾２は、除算器ＫＥＬＳＣＬの一方の入力端子に加えられ、その他方の入力端子にスケーリング信号ＶＫＫＥＬが加えられて、インダクタＬから得ることができると予測される運動エネルギーを表す、積ＶＫＥＬを得る。
【０１０３】
出力電圧Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高くなるか低くなる、あるいはそれと一致して等しくなりうる、ある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。この目的のためには、誘導性放電が直ちに開始するなら所望の電圧まで充電されるのに静電容量がどれだけのエネルギーを必要とするかを予測することが望ましい。
【０１０４】
本発明のレギュレータのリップルは小さいので、Ｖｏ（ｔ）は、ＣｆにＣｅｘｔを加えた総静電容量を所望の電圧Ｖｒｅｆまで充電するのに必要なエネルギーの良好な区分的線形近似を含む。
【０１０５】
本発明によるレギュレータは、説明したようにＶｏ（ｔ）を堅固に復元しようとする。さらに、前記レギュレータは、インダクタンスおよび静電容量についての内部情報が正しくない場合でも、これらのエネルギーがほぼ正しい比で知らされる限り、エネルギー平衡を正しく維持する特性がある。前記レギュレータの主要な機能は調整することであるので、以下で説明するように、これらの特性を利用して、インダクタンスおよび静電容量についての正しい情報が失われることがあっても、本発明によるレギュレータを簡略化することができる。
【０１０６】
ＶＣの瞬間的な電圧が、インダクタンスと静電容量の比であるＬ／Ｃ比を誤って知らせた場合には、Ｖｏ（ｔ）は、Ｖｒｅｆに正しく応答しなくなる。減算器ｄＶＳＵＢＴは、失敗した応答、すなわち誤差の符号および量を表す信号ＶｄＶを発生する。ＶｄＶは、乗算器ＶｄＶＭＵＬＴの一方の入力端子に供給され、前記乗算器の他方の入力端子にはスケーリング電圧ＶＫｄＶが加えられて、前記誤差の所定の分圧を表す信号ＶＥＲＲＦＲＡＣを発生する。ＶＥＲＲＦＲＡＣの極性は、次のように、ＶＣの誤差を補正することになるようにされる。従来の構造の、ＢＵＦ１、Ｓｈ１、Ｃｈ１、ＢＵＦ２、Ｓｈ２、およびＣｈ２を含むサンプルホールドＳ＋Ｈは、ＶＣの現在の値を少なくとも１周期の間保存して、信号ＶＣｓ１を生成する。加算機ＣＬＯＯＰＳＵＭは、ＶＥＲＲＦＲＡＣをＶＣｓ１に加算して、新しくより正確なＶＣの値を生成し、この値はその後の周期で使用される。したがって、このレギュレータのＬ／Ｃ比の誤差は数サイクル内に消滅して、ＶＣの補正値が生成される。
【０１０７】
前記ＶＣの補正値は、乗算器ＫＥＣＭＵＬＴの一方の入力端子に加えられ、前記乗算器の他方の入力端子にはＶｄＶが加えられる。ＶｄＶは、Ｖｏ（ｔ）をＶｒｅｆと適正に相関するまで正しく回復させるのに必要なエネルギー量に比例する情報を含む。この乗算の積は、本発明によるレギュレータの総出力静電容量を適正に補充するのに必要なエネルギーに比例する信号ＶＫＥＣになる。ＶＫＥＬおよびＶＫＥＣは、エネルギー平衡比較器ＢＡＬＣＯＭＰの入力端子に加えられ、この比較器は、ＶＫＥＬがＶＫＥＣを上回った場合にリセット信号ＶＲＥＳを生成する。このリセット信号は、ＯＲゲートＯＲＲＥＳＥＴを通過し、フリップフロップＢＩＳＴＡＢＬＥをリセットし、それによりスイッチＳＷＩＴＣＨを開き、それによって充電が終止し、インダクタＬの放電が開始する。
【０１０８】
ＯＲＲＥＳＥＴの他方の入力端子は、ＶＩＬ（Ｔ）が閾電圧ＶＩＬｔｈＨＩを超えるたびにリセットを発生する比較器ＩＬＨＩＣＯＭＰによって駆動されて、インダクタＬ中の過剰電流に応答する。この過剰電流リセット機能は、従来技術により過剰電流からレギュレータを保護する。この非同期レギュレータでは、インダクタＬを放電するための時間は望ましいだけ長くすることができるので、同期レギュレータで発現するようなエネルギー反転がない。非同期レギュレータでは、電流制限が、構成要素を保護するのにも、望ましくない長チョッピング周期を防止するのにも十分である。
【０１０９】
充電を終止したときに、インダクタＬ中の電流は流れ続け、それによってダイオードＤすなわち同期整流器がオンになり、負荷電流が供給され、レギュレータ出力静電容量が補充される。信号ＶＩＬ（ｔ）は、比較器ＩＬＬＯＣＯＭＰの一方の入力端子に加えられ、この比較器は、ＶＩＬ（ｔ）が閾電圧ＶＩＬｔｈＬＯ未満に下落するたびにセット信号ＶＳＥＴを発生する。したがって、インダクタＬが十分に放電されたときにＢＩＳＴＡＢＬＥがセットされ、それによりＳＷＩＴＣＨが閉じて、新たな周期がインダクタＬを充電することで開始する。
【０１１０】
ダイオードＤが電流を供給するときにそれをオンにする際、インダクタＬは、Ｖｏ（ｔ）を上回り、かつＶＩＮを上回る電圧を発生する。このインダクタは、それが放電するときに「フライバック」すると称される。インダクタＬの電圧は、比較器ＦＢＣＯＭＰの一方の入力端子に接続され、この比較器の他方の入力端子には閾電圧ＶｔｈＦＢが接続される。したがってＦＢＣＯＭＰは、フライバック時間中、すなわちインダクタＬの放電中に信号ＶＦＢｓｗを発生する。前記信号ＶＦＢｓｗは、サンプルホールドＳ＋Ｈのスイッチを駆動する。
【０１１１】
ＶＫＫＥＬがＬの実際の値に正しくスケーリングされる場合には、本発明のレギュレータの、正しい出力電圧を得ようとする制御ループの特性は、信号ＶＣによって総静電容量についての正しい情報をもたらす。しかし、たとえＶＫＫＥＬがＬと不整合であっても、このレギュレータはなお良好に調整する。ただし総静電容量の値を間違って知らせることになる。この場合には、その過度応答がわずかに劣化することがある。
【０１１２】
信号ＶＫｄＶＳＣＬは、周期ごとの誤差補正分圧を決定する。例えば、ＶＫｄＶＳＣＬの高い値では、静電容量の急激な変化への応答がより速くなるが、オーバシュートを伴う可能性がより高く、一方低い値では、オーバシュートを伴わずに遅い補正になる。より複雑な実施形態に比べてこの実施形態の軽微な１つの欠点は、その静電容量フィードバック・ループの周期ごとの分圧補正が、静電容量補正を行うことができる速度を限定することである。これは、静電容量の急な変化が起きたときだけ問題を引き起こす。かなり大きい静電容量の急な付加が一時的な出力電圧垂下をもたらし、かなり大きい静電容量の急な除去が一時的な出力電圧スパイクをもたらす。前記スパイクが応用上の問題を引き起こすならば、出力電圧が所望の電圧を選択された分圧だけ上回ったときにリセット信号をＯＲＲＥＳＥＴに加えるのは大したことではない。
【０１１３】
本発明のエネルギー平衡フィードバック・ループの、線路変化または負荷変化にかかわらず、また総静電容量にかかわらず正しい出力電圧を得ようとする特性は非常に強力であるので、この簡略化実施形態では、本発明の他の図で明示的に対応される多くのより小さい項が、上述の静電容量フィードバック・ループの動作によって簡単に抹消される。
【０１１４】
図８は、図７のレギュレータを１ｍＡから５０ｍＡまでのランプ負荷変化、および４０μＦから８０μＦへの静電容量変化を伴って動作させたときの出力波形を示す。リップルが静電容量にほぼ反比例していることにまず注意されたい。次に、この図に関して、図７のレギュレータは、４０μＦの外部コンデンサを前記レギュレータの出力端子に接続し、また非接続にするように交互に切り替えて動作させたことに注意されたい。前記レギュレータには、それを前記静電容量変化に適応させるための調整が加えられなかったが、前記レギュレータは、前記静電容量変化に自動的に適応した。この記録の約９．７ｍＳでのＶｏ（ｔ）のピークのわずかな垂下は、即時とはいえない適応に起因する。１２ｍＳと１４ｍＳの間に類似の垂下がないことは、この時間までに前記レギュレータが前記静電容量変化に適応したことを示す。
【０１１５】
約１７．５ｍＳでのスパイクは、全負荷での静電容量の急な変化に起因する。計算回路は、比較的大きなコンデンサを充電するのに十分なエネルギーを小さなコンデンサに入れ、その結果、一時的な小さい過電圧状態になり、その直後に急な負荷除去が続く。ここで電荷がフィルタ・コンデンサ中に閉じ込められ、電荷を放電するために追加回路を実施することは別として、その電荷が放散されるようにする唯一の方法は、負荷が、１７．６ｍＳから１８．５ｍＳまでの傾斜の間でそれが行うように、電荷を排出できるようにすることである。Ｖｏ（ｔ）が１８．５ｍＳでほぼ回復したとき、新しい負荷傾斜が開始して前記レギュレータを最少静電容量で動作させる。１８．５ｍＳと２０．９ｍＳの間のＶｏ（ｔ）のピークのこぶは、最後の静電容量変化への即時とはいえない適応に起因し、１２ｍｓと１４ｍＳの間の垂下と類似であるが、極性が反対である。前述の垂下と同様に、レギュレータは次の負荷周期までに適応し、それによって２２．２ｍＳと２４．５ｍＳの間には実質的にこぶが生じない。
【０１１６】
図９は、図７のものと同様に動作するが少しだけより簡単な本発明の非同期レギュレータを備える、フライバック形コンバータを示す。
この実施形態の誘導エネルギー部分は、図７のものとまったく同じように動作する。この実施形態の正しい出力電圧を得ようとする特性は、同様に堅固である。
【０１１７】
Ｖｏ（ｔ）は、乗算器Ｖｏ（ｔ）ＳＱの両入力端子に供給され、この乗算器は、Ｖｏ（ｔ）の２乗を表す信号Ｖｏ（ｔ）＾２を生成する。同様にＶｒｅｆは、乗算器ＶｒｅｆＳＱの両入力端子に供給され、この乗算器は、Ｖｒｅｆの２乗を表す信号Ｖｒｅｆ＾２を生成する。２乗を表すこれら２つの信号は、減算器ｄＳＱＳＵＢＴに供給され、この減算器は、Ｖｒｅｆ＾２−Ｖｏ（ｔ）＾２を表し容量性エネルギーに比例する信号ＶｄＳＱを発生し、この信号は、乗算器ＫＥＣＭＵＬＴの一方の入力端子に供給される。ＶｄＳＱはまた、加算機ＥＲＲＯＲＳＵＭにも供給され、その出力にはフィードバック信号ＶＦＢが生じる。従来の構成の、ＳＷＦＢ、ＲＦＢ、およびＣＦＢを含む平均値ホールド回路が、ＶＦＢの現在の値を少なくとも２分の１周期の間保存して、信号ＶＦＢｓｔを生成する。ＲＦＢとＣＦＢの時定数は、レギュレータが全負荷の状態で、チョッピング周期のおおよそ５倍が好ましい。ＶＦＢｓｔは、ＥＲＲＯＳＵＭの残りの入力端子までフィードバックされる。上述の回路によって、Ｖｏ（ｔ）の誤差が前記信号ＶＦＢｓｔをもたらし、ＫＥＣＭＵＬＴのもう一方の入力端子に加えられると、その起源であったＶｏ（ｔ）誤差を消滅させることになる。スケーリング信号ＶＫＫＥＣは、容量性エネルギーＶＫＥＣを適正にスケーリングし、その結果ＶＦＢｓｔの大きさが扱いやすくなる。総静電容量を直接表す信号は発生されないが、このことは、静電容量計を作るのでなければ少しも重要ではない。ＫＥＣＭＵＬＴの出力は、なお容量性エネルギーを表し、これは依然として誘導エネルギーと釣り合わされ、それによって良好な過度応答とともに良好なレギュレーションがもたらされる。前述のホールド回路を含むサーボ・ループの適応性は、本発明の前述の実施形態のいくつかのように、この実施形態に、それ自体を様々なインダクタンスおよび総静電容量に適合させる能力を与える。
【０１１８】
信号ＶｄＳＱはまた、ＣｄＳＱおよびＲｄＳＱを含む交流結合回路にも加えられ、その時定数は、レギュレータが全負荷の状態で、チョッピング周期のおおよそ２０倍が好ましい。この高域通過フィルタは、交流結合された信号ＶｄＳＱａｃを生成する。この交流結合は、単に出力リップルを所望の電圧の中心に位置決めするにすぎないので、この実施形態の動作に不可欠ではない。この交流結合を省くと、出力リップルの中心ではなくピークが所望の電圧に近くなる。
【０１１９】
信号ＶｄＳＱａｃは、絶対値回路（精密全波整流器）ＤＳＱＡＶＡに供給され、その出力は、比較器ｄＳＱＣＯＭＰによって閾電圧ＶｄＳＱｔｈと比較されて、ＡＮＤゲートＦＢＡＮＤの一方の入力端子に供給される信号が生じる。ＢＩＳＴＡＢＬＥの出力は、スイッチＳＷＭＰを駆動し、このスイッチは、電流源ＩＭＰから常に電流を供給されているコンデンサＣＭＰを放電する。ＢＩＳＴＡＢＬＥが切り替わっている限り、ＣＭＰは、かなり大きい電圧まで充電されることから保護される。しかし、レギュレータが一時的にレギュレーションの範囲外になる場合、例えば急激な静電容量変化が発生した場合には、ＢＩＳＴＡＢＬＥは切替えを停止することがある。これが起きた場合には、ＣＭＰは十分に充電されて、閾信号ＶＭＰｔｈの電圧に達する。したがってＳＷＭＰ、ＣＭＰ、ＩＭＰ、およびＭＰＣＯＭＰは、従来の特性のミッシングパルス検出器を形成する。ＭＰＣＯＭＰの出力は、ＦＢＡＮＤの残りの入力端子に供給される。ＦＢＡＮＤの出力は、ホールド回路スイッチＳＷＦＢを駆動する。したがって、容量性エネルギーの値の誤差補正は、ＦＢＡＮＤを介して作用する前記ミッシングパルス検出器からのレギュレーション範囲外信号によって中断されない限り、リップル波の出力の中心で行われる。
【０１２０】
低負荷では、この実施形態が非常に速く切り替わるので、かなり大きいスイッチング損失がその主スイッチＳＷＩＴＣＨに生じる可能性がある。１００ＫＨｚ領域で動作するレギュレータではたぶん５００ｎＳである小さな遅延ＳＥＴＤＬＹが、ＢＩＳＴＡＢＬＥのセット経路に追加されて、このレギュレータの最大切り替え速度を制限する。
【０１２１】
この図（図９）に示された本発明の実施形態の挙動は、１つの細部が前述のものと異なる。他の実施形態が、出力リップルの上部ピークを所望の基準電圧と一致させて調整しようとするのに対して、この実施形態は、出力リップルの平均値をそのように一致させる。したがって、リップルが小さくもあり所望の平均値でもあるので、この実施形態は特に、精密な応用例で有利であり、またほとんどないくらいに小さなリップルを実現する軽微な後段フィルタリングが有利になる応用例に有利である。このような、例えばリニアレギュレータに取って代わる応用例では、この実施形態は、線路、負荷、および静電容量に対する過度応答が従来技術のスイッチング・レギュレータより優れているだけでなく、スイッチング・レギュレータの効率を維持しながら従来技術の多くのリニアレギュレータの動力学より勝るので、低ノイズであること以上のものを提供する。
【０１２２】
図１０は、１ｍＡから８０ｍＡの負荷電流変化、および８０μＦと１６０μＦの間での総静電容量変化を伴って動作させたときの、図９の出力波形を示す。
図１１は、本発明の非同期レギュレータを備えるフライバック形コンバータを示し、このレギュレータは次のように動作する。
この実施形態の誘導エネルギー部分は、図７のものとまったく同じように動作し、正しい出力電圧を得ようとするその特性は、同様に堅固である。
【０１２３】
Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高い、または低い、あるいはそれと一致するある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。この目的のためには、誘導性放電が直ちに開始するなら所望の電圧まで充電されるのに静電容量がどれだけのエネルギーを必要とするかを予測することが望ましい。
【０１２４】
本発明のレギュレータのリップルは小さいので、Ｖｏ（ｔ）は、ＣｆにＣｅｘｔを加えた総静電容量を所望の電圧Ｖｒｅｆまで充電するのに必要なエネルギーの良好な区分的線形近似を含む。
この実施形態では、Ｌ／Ｃ比が分かっており、Ｖｃがある一定の信号によって、あるいはＬ／Ｃ比を求めるための別の回路からの信号によって表されるものとする。
【０１２５】
信号ＶＣは、乗算器ＫＥＣＭＵＬＴの１つの入力端子に加えられ、前記乗算器の別の入力端子にはＶｄＶが加えられ、前記乗算器のさらに別の入力端子にはＶｒｅｆが加えられる。ＶｄＶは、Ｖｏ（ｔ）をＶｒｅｆと適正に相関するまで正しく回復させるのに必要なエネルギー量に比例する情報を含む。この乗算の積は、本発明によるレギュレータの総出力静電容量を適正に補充するのに必要なエネルギーに比例する信号ＶＫＥＣになる。ＶＫＥＬおよびＶＫＥＣは、エネルギー平衡比較器ＢＡＬＣＯＭＰの入力端子に加えられ、この比較器は、ＶＫＥＬがＶＫＥＣを上回った場合にリセット信号ＶＲＥＳを生成する。このリセット信号は、ＯＲゲートＯＲＲＥＳＥＴを通過し、フリップフロップＢＩＳＴＡＢＬＥをリセットし、それによりスイッチＳＷＩＴＣＨを開いて充電を終止し、インダクタＬの放電を開始する。
【０１２６】
ＯＲＲＥＳＥＴの別の入力端子は、ＶＩＬ（ｔ）が閾電圧ＶＩＬｔｈＨＩを超えるたびにリセットを発生する比較器ＩＬＨＩＣＯＭＰによって駆動されて、インダクタＬ中の過剰電流に応答する。この過剰電流リセット機能は、従来技術により過剰電流からレギュレータを保護する。
【０１２７】
ＯＲＲＥＳＥＴのさらに別の入力は過剰出力電圧を防止する。ＲＯＶａとＲＯＶｂによって設定された出力電圧Ｖｏ（ｔ）の所望の分圧がＶｒｅｆを上回った場合、ＯＲＲＥＳＥＴはＢＩＳＴＡＢＬＥをリセットし、それによりスイッチＳＷＩＴＣＨが開いて充電を終止し、インダクタＬの放電を開始する。
【０１２８】
充電を終止したときに、インダクタＬ中の電流は流れ続け、それによってダイオードＤがオンになり、負荷電流が供給され、レギュレータ出力静電容量が補充される。信号ＶＩＬ（ｔ）は、比較器ＩＬＬＯＣＯＭＰの一方の入力端子に加えられ、この比較器は、ＶＩＬ（ｔ）が閾電圧ＶＩＬｔｈＬＯ未満に下落するたびにセット信号ＶＳＥＴを発生する。したがって、インダクタＬが十分に放電されたときにＢＩＳＴＡＢＬＥがセットされ、それによりＳＷＩＴＣＨが閉じて、新たな周期がインダクタＬを充電することで開始する。
【０１２９】
この図の簡略化レギュレータには、出力電圧が負荷に伴って上昇する傾向がわずかにある。この傾向は、インダクタ電流に対応する約２％の小さな追加項を誘導エネルギー項に追加することによって補償することができる。すなわち、図７のエネルギー項ＫＥＬはＰ×ＩＬ＾２であり、この図でのＫＥＬはＰ×（ＩＬ＾２＋ＩＬ／５０）とすることができるが、こうして加えられるＩＬの部分は重要ではない。
【０１３０】
この実施形態では、誘導エネルギーは既知の静電容量のエネルギーと釣り合わされる。この実施形態は、そのリップル電圧の相関点をその誤差比較のタイミングに応答して設定できるので、その計算回路のデジタル実施に特によく適合している。
【０１３１】
図１２は、図１１のレギュレータの、示されたランプ負荷電流Ｉｌｏａｄでそれを動作させたときの出力波形を示す。この実施形態では、所望の電圧との一致が任意に選択されてインダクタＬの放電の終わりに起こり、その時間が出力リップルのピークと関連するので、Ｖｏ（ｔ）のリップルの最高部が、この場合は５Ｖである所望の電圧に対応していることに注意されたい。３．０ｍＳでの優れた過度応答は、このレギュレータが、その誘導性構成要素の変化に適合する必要がまったくないことからもたらされる。それは単に負荷変化に対応しているにすぎない。
【０１３２】
図１３は図１２に似ているが、図１１のレギュレータに関して、変化する入力電圧ＶＩＮの影響も示す。負荷をかけたＶｏ（ｔ）のリップルの底部は、このレギュレータがＶＩＮの変化に応答するにつれて変化している。ＶＩＮが変化するにつれて、Ｖｏ（ｔ）にＶＩＮ自体を加えた合計に対するＶＩＮの比が変化する。この比の変化により、充電中および放電中それぞれにインダクタＬに加えられる正の電圧時間積と負の電圧時間積を等しくするためのデューティサイクルの変化が、レギュレーション機能の一部として必要になる。こうしたデューティサイクルの変化は、これが非同期レギュレータであるので周波数変化と合わさって、図に示されたＶｏ（ｔ）のリップルの変化を引き起こす。
【０１３３】
図１４は、本発明のレギュレータが含まれたバック形コンバータを示す。
図１４に示された、本発明によるバック・コンバータは、次のように動作する。
従来技術のバック・レギュレータのように、スイッチが誘導リアクタンスを入力電圧源の２つの端子に周期的かつ交互に接続する。チョッピング周期を開始するためにタイミング発生器が、前記誘導リアクタンスを前記電圧源の正端子に接続するフリップフロップをセットする。前記誘導リアクタンスの残りの極は、電流サンプリング抵抗ＲＩＬを介して出力フィルタリング静電容量および負荷に接続され、これらは前記入力電圧源まで返される。このスイッチング動作のデューティサイクルは、レギュレータ平均出力電圧を決定し、この電圧は、フィルタリングされると実質的に直流の出力電圧を与える。
【０１３４】
この時点で、従来技術のレギュレーション技術から離れ始める。ＬとＬｓの合計を含むインダクタが電圧源Ｖｉｎの正極に接続されて、その電流ＩＬが上昇する。ＩＬが上昇するにつれて、誘導磁界に含まれる運動エネルギーが上昇する。ＲＩＬを通過するＩＬが、それに比例する電圧を降下させる。増幅器ＡＩＬが、ＩＬの瞬時値を表す電圧信号ＶＩＬ（ｔ）を発生する。
【０１３５】
ここで従来技術から急に離れる。ＶＩＬ（ｔ）は、乗算器ＳＱＩＮＳＴの両方の入力端子に加えられ、乗算器ＳＱＩＮＳＴは、ＩＬの瞬時値の２乗を表す信号ＶＩＬ（ｔ）＾２を発生する。
【０１３６】
バック・コンバータを低い周波数で動作させることは一般に実際的ではなく、あるいは望ましくないので、レギュレータの繰返しスイッチングの周期に制限が設けられることがある。インダクタの充電を開始するために、タイミング発生器ＴＩＭＥＧＥＮがフリップフロップＢＩＳＴＡＢＬＥをセットし、それにより前記インダクタＬをＶｉｎの正端子に接続する。同時に、タイミング発生器は、下降するランプ波形ＶｄＴを送出し、これは、現在のチョッピング周期内の残りの時間を表す。
【０１３７】
インダクタを放電するために無限の時間が使用可能ではなく、無限小の時間にそれを放電するための無限大の電圧も使用可能ではないので、所与の周期内にその磁界中のエネルギーのすべてを取り出すのは不可能になりうる。使用可能な時間がＩＬの放電値ＩＬｄを制限することもある。
【０１３８】
放電状態への切替えと同時に、インダクタが、レギュレータ出力端のどんな電圧ともＶｉｎの負端子の間で接続されるので、放電中のインダクタの両端間の支配的な電圧Ｖｄは、出力電圧Ｖｏ（ｔ）になる。したがって、ＩＬｄは、式ＩＬｄ＝ＩＬ（ｔ）−（Ｖｏ（ｔ）×ｄＴ／Ｌ）と一致する。ＩＬｄを表す信号を得るために、ＶＯ（ｔ）およびＶｄＴが放電乗算器ＤＩＳＣＭＵＬＴの入力端子に加えられる。これらの積Ｖｏ（ｔ）×ＶｄＴが放電除算器ＤＩＳＣＤＩＶの被除数になる。信号ＶＬがＬとＬｓの合計インダクタンスの値を表す。Ｌｓは、Ｌのレシオメトリックな測定のための標準器を構成する補助インダクタである。Ｌの値が適切に知られており安定である場合には、Ｌｓは、インダクタンス計の比率計ＲＡＴＩＯＬとともに省くことができ、一定信号ＶＬが、本発明による計算におけるＬを表すことができる。
【０１３９】
ＶＬは、ＤＩＳＣＤＩＶへの除数入力であり、ＤＩＳＣＤＩＶは、放電中のＩＬの変化を表す信号Ｖｏ（ｔ）×ｄＴ／Ｌを出力する。減算器ＳＵＢＴＤＩＳＣは、ＶＩＬ（ｔ）からＶｏ（ｔ）×ｄＴ／Ｌを減算して信号ＶＩＬｄを与え、この信号は、放電が直ちに開始するなら現在の周期の終わりに予測されるＩＬを表す。ＶＩＬｄは、乗算器ＳＱＤＩＳＣの両入力端子に加えられ、この乗算器は、ＩＬの放電値の２乗を表す信号ＶＩＬｄ＾２を発生する。
【０１４０】
減算器ＳＵＢＴＬは、ＶＩＬ（ｔ）＾２とＶＩＬｄ＾２の差を表す信号を発生し、この信号は、乗算器ＭＵＬＴＬの一方の入力端子に加えられる。その他方の入力端子にはＶＬが加えられて積Ｖ２ｄＫＥＬが生じ、これは２で除算されると信号ＶｄＫＥＬになり、この信号は、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすればインダクタから得ることができると予測される運動エネルギーを表す。
【０１４１】
Ｌが充電するとき、ＩＬは負荷ＲＬにも、内部フィルタ・コンデンサＣｆならびにＲＬに付随するすべての外部静電容量Ｃｅｘｔにも流れる。Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高い、または低い、あるいはそれと一致するある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。
【０１４２】
この目的のためには、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすれば、静電容量がどれだけの正または負のエネルギーを与えるかを予測することが望ましい。
【０１４３】
この目的のために、Ｖｏ（ｔ）を乗算器ＳＱＶｏの両入力端子に加えて、その２乗を表す信号Ｖｏ（ｔ）＾２を発生させる。Ｖｒｅｆを同様に乗算器ＳＱＶｒｅｆの両入力端子に加えて、その２乗を表す信号Ｖｒｅｆ＾２を発生させる。
【０１４４】
減算器ＳＵＢＴＣは、Ｖｏ（ｔ）＾２とＶｒｅｆ＾２の差を表す信号を発生し、この信号は、乗算器ＭＵＬＴＣの一方の入力端子に加えられる。その他方の入力端子にはＶＣが加えられて積Ｖ２ｄＫＥＣが生じ、これは２で除算されると信号ＶｄＫＥＣになり、この信号は、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすれば静電容量から得ることができると予測される運動エネルギーを表す。
【０１４５】
Ｃｆと、本発明のレギュレータの端子に付けられるあらゆる追加静電容量との値が適切に分かっており、安定である場合には、一定の信号ＶＣが、本発明による計算におけるＣを表すことができる。そうでない場合の、その総静電容量を求めるための回路について以下で論じる。
【０１４６】
加算機ＳＵＭＳＵＰは、ＶｄＫＥＬとＶｄＫＥＣを合計して、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすればその両方が供給するはずのエネルギーの量を予測する。
【０１４７】
しかし、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすれば、どれだけのエネルギーが負荷によって消費されるかを予測することもまた必要である。
負荷エネルギーを求めるために、信号Ｖｏ（ｔ）、ＶｄＴ、および負荷電流を表す信号ＶＩｌｏａｄが乗算器ＭＵＬＴＩｌｏａｄの入力端子に加えられる。負荷が実質的に抵抗性である場合には、ＶＩｌｏａｄをレギュレータ出力と直列のサンプリング抵抗から適切な増幅を加えて引き出し、それによって本発明を実施することが選択できる。負荷が誘導性である、あるいはサンプリング抵抗を付けることが望ましくないという、ありそうな状況を検討するために、負荷電流を暗示的に求めるための回路について以下で論じる。
【０１４８】
平衡比較器ＣＯＭＰＢＡＬが、予測使用可能エネルギーＶｄＫＥＬ＋ＶｄＫＥＣを予測された消費されるべきエネルギーＶＫＥｌｏａｄと比較し、前者が後者を上回ったときにＯＲゲートＯＲＲＥＳＥＴの入力端子に論理１を発生し、それによりＢＩＳＴＡＢＬＥをリセットし、ＳＷＩＴＣＨを切り替えて、ＴＩＭＥＧＥＮがＢＩＳＴＡＢＬＥを新たにセットして新しい周期が始まる、現在の周期の終わりまでのＬの放電を開始する。
【０１４９】
エネルギー平衡が本発明のレギュレータの項をリセットするだけであるなら、このレギュレータは、破壊的に暴走しやすい特性を従来技術のレギュレータと共有するはずである。こうした特性の根元は、無限大の電圧または無限の時間を用いなければインダクタを瞬時に放電できないことにある。誘導性充電の開始時に充電時間を追加すると、使用可能な誘導エネルギーが増大する。しかし、インダクタの放電に使用可能な電圧時間積がインダクタを放電するのに不足するようになるまで、インダクタを充電する時間に固執する場合には、その使用可能なエネルギーは、増加した充電時間に伴い低下し始める。本発明を示すこの図で、Ｖ２ｄＫＥＬは、比較器ＣＯＭＰＴＡとともに微分回路ＣＴＡとＲＴＡを含む傾斜検出器に供給される。時間に対するＶｄＫＥＬの傾斜が反対になる、すなわち反転（「ｔｕｒｎｓ−ａｒｏｕｎｄ」）したときに、ＣＯＭＰＴＡからの信号ＶＴＡがＯＲＲＥＳＥＴに加えられ、それによりＢＩＳＴＡＢＬＥをリセットし、ＳＷＩＴＣＨを切り替えてインダクタ充電周期を終止する。本発明の反転態様は、正帰還がレギュレータの破壊を招かないようにフィードバックの特定の傾斜が支配的でなければならない従来技術と対照的である。従来技術では通常、デューティサイクルを任意に制限することによって反転を回避し、あるいは反転が起きた場合に総電流引き出しを制限することによって破壊を防ぐが、その両方の手法が、望ましくない動作の非効率を招く。本発明の反転態様は、破線で示されたようにＶｄＫＥＬまたは関連する信号を用いて実施することもできる。本発明の反転態様は、図示のアナログ傾斜検出器、あるいは使用可能な誘導エネルギーを表す値の、連続するサンプル間の差の符号を観測するなど同等のデジタル方法を用いて実施することもできる。
ＶＬおよびＶＣは、図１のフライバック・コンバータに関して前述したものと類似の技術を用いて発生することができる。
【０１５０】
インダクタンスの働きとしてＶＬを発生する方法は次の通りである。ＬとＬｓが合わさって総インダクタンスを構成する。Ｌの値は、そのコアのＢ−Ｈ曲線の非直線性によって変えることができ、一方Ｌｓは、Ｌよりも小さい、たぶんその１％または１０％のインダクタンスを有するように選択され、したがって小さな交流電圧だけを降下させることができる。Ｌｓが適切に選択されるならば、Ｌが飽和に近づく電流において、Ｌｓは好ましくは、それ自体のＢ−Ｈ曲線の直線部分にとどまる。Ｌｓはまた、望ましいだけ精度よく選択することもできる。ＩｌがＬもＬｓも通って流れるので、これらの直列の組合せの両端間で交流電圧Ｖｔｏｔが降下するが、Ｌｓの両端間では小さい方の電圧Ｖｓが降下する。分割器ＲＡＴＩＯＬにより適切にスケーリングされて与えられるＶｔｏｔとＶｓの比は、Ｌの実際の値に応答するＶＬの発生源を提供し、このＶＬは、本発明によるエネルギー計算にも、Ｌが意図せずに間違った値になっていること、または飽和に近づいていることを警告するためにも用いることができる。インダクタンスは、図示のように直列に接続されたインダクタの電圧比を用いて、または並列に接続されたインダクタの電流比をレシオメトリックに用いて、レシオメトリックな測定法により求めることができ、あるいは、本発明の別の図に示されるように、電流変化で除算した電圧時間積による暗黙的な算出によって求めることができる。インダクタンスのレシオメトリックな算出は周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。
【０１５１】
静電容量の働きとしてＶＣを発生する方法は次の通りである。本発明により予測するエネルギーを蓄積できる静電容量は、内部レギュレータ・フィルタ静電容量に加えてレギュレータ出力端子に接続されたすべての静電容量を含む。スイッチング周期によりＩＬの交流電流部分が生じ、これは、内部静電容量と外部静電容量の間でそれぞれのサセプタンスに応じて分割される。この図で、サンプリング抵抗ＲＩＣｆを通過するＣｆの電流により、ある電圧が降下し、この電圧は、増幅器ＡＩＣｆによって増幅されて信号ＶＩＣｆが生じ、この信号は、比率計ＲＡＴＩＯＣの除数入力端子に加えられる。高域通過フィルタＨＰＦがＩＬの直流成分を実質的に除去し、それによって、ＲＡＴＩＯＣの被除数入力端子に加えられるべきＩＬの交流部分を表す信号が得られる。すなわち、レシオメトリックな測定法によって、Ｃｆが正確に分かっており、レシオメトリックな出力が適切にスケーリングされるならば、Ｃｆ中の電流で除算したＩＬの交流部分は、Ｃの実際の値に応答するＶＣの発生源を提供し、この電圧は、本発明によるエネルギー計算に使用することができる。適切な被除数および除数は、この図に示されたサンプリング抵抗、増幅器、およびフィルタを使用して得ることができ、あるいは別の図で詳細に以下で示される変流器を使用することによって得ることができる。静電容量をレシオメトリックに求めることは周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。
【０１５２】
ＶＩｌｏａｄを発生する方法は次の通りである。原理的に、ＩＬの簡単な低域通過フィルタリングにより、負荷電流に比例する直流信号を生成する。しかし、実際には、低域フィルタの応答が遅いことが、本発明によるレギュレータ制御ループの過度応答に悪影響を及ぼす。レギュレータ出力部にサンプリング抵抗および増幅器を使用してＶＩｌｏａｄを得ることもできるが、そうすると別のサンプリング抵抗の電力損失を招いて望ましくないことが多く、加わる負荷が誘導性の場合には、そのようなＶＩｌｏａｄ発生器は、負荷の直流の表示ではなく、スイッチング周期と関連した交流成分を有する表示信号を発生する。出力リップルが妥当であると、ＩＬの交流部分のほぼすべてが、抵抗性負荷内ではなくフィルタ静電容量の総量に流れる。総静電容量が測定され、Ｃｆ内の電流が測定されると、ＶＩＣｆにＣｔｏｔ／Ｃｆを乗じてＩＬの交流部分を復元することができる。こうして乗算器ＭＵＬＴｒｉｐｔｏｔが信号ＶＩＲＩＰｔｏｔを発生する。減算器ＳＵＢＴｒｉｐは、ＶＩＬからＶＩＲＩＰｔｏｔを減算してＶＩｌｏａｄを与え、この信号は、負荷変化には速く応答するが、スイッチング周期と関連するＩＬの交流成分には相対的に応答がにぶい。非誘導性負荷を負荷リアクタンスの存在下でも算出する、この暗黙的で実質的に瞬時の方法は、この図に示された本発明の１つの態様である。
【０１５３】
バック・コンバータでは、インダクタンスと静電容量は常に接続されて集中素子伝送線路部を形成し、これは、適正に終端されなければ擾乱的な共振および反射を示すことがある。この図のＣｔは、他のレギュレータ構成要素によって形成された伝送線路に終端抵抗Ｒｔを結合する。そうすることはフィルタリングに寄与することがあるが、Ｃｔはフィルタ・コンデンサではない。このレギュレータは、ＣｔおよびＲｔが存在する状態で本発明により適正に動作するが、本発明による計算はＬおよびＣｔｏｔのエネルギーを扱い、Ｃｔｏｔは前記伝送線路部を含み、それによって本発明のレギュレーション方法を共振および反射の暗黙的な終端器として、明示的な終端を余分なものにする。
【０１５４】
ＴＩＭＥＧＥＮのリセット信号は、適正な動作に必ずしも不可欠ではないが、レギュレータ出力の周波数を知らなければならない場合、例えばいくつかのレギュレータの同期動作が望ましい場合に有用であることがある。
【０１５５】
この実施形態では、図示の計算機能は周知のアナログ技術を用いて実行される。加算および減算は、数千種類の周知の演算増幅器のいくつかを使用して実行することができる。乗算および除算は、Ａｎａｌｏｇ ＤｅｖｉｃｅｓのＡＤ７３４乗算器／除算器などのギルバート・セル・デバイスを使用して実行することができる。乗算および除算はまた、バイポーラ接合トランジスタの予測可能な対数Ｉ／Ｖ挙動を利用する周知の技術を用いて実行することもできる。あるいは、周知のパルス幅変調技術を用いて、インダクタンスおよび静電容量の計算など、この実施形態の低速の乗算／除算機能を実行することもできる。これらの技術すべては、個別構成要素からモノリシック集積回路まで、広範囲のモノリシック集積度を用いて実施することができる。遅延がエネルギー平衡誤差を発生させるので、ＩＬおよびＶｏ（ｔ）に応答する計算経路内でのエネルギー項の計算には高速技術を用いることが最善である。エネルギー項の計算では「時間が肝要である」。同様に、優れた負荷過度応答が望ましい場合、この実施形態の負荷エネルギー項を予測するには高速技術が必要である。
【０１５６】
図１５は、約１ｍＡから約２８０ｍＡまで変化する負荷と、コンバータの端子間でその内部１０μＦフィルタ・コンデンサと並列になるように切り替えられる１０μＦの外部スイッチ静電容量とで動作させたときの、図１４のバック・コンバータによって発生した波形を示す。出力Ｖｏ（ｔ）のリップル振幅が、総出力静電容量とほぼ反比例して変化するのが分かる。この実施形態では、Ｖｏ（ｔ）と、この場合は７．５ボルトである所望の電圧との一致がインダクタＬの放電の終わりに起こるが、その時間および電圧はリップルのピークとは一致せずに、この図で分かるように、その一致点はリップルの中心近くにある。約２００μＳでの過度事象と、その後の５００μＳごとに起こる両極性の過度事象とは、約１ｍＡと約２８０ｍＡの間の負荷の急な変化に起因する。これらの負荷変化は、このバック・レギュレータで構成される負荷計算回路によって知らされて、信号Ｉｌｏａｄが発生する。約５００μＳのところにあり、その後１．５ｍＳごとに起こるＩｌｏａｄ上のスパイクは、やはりこのバック・レギュレータで構成された静電容量計の、急な静電容量変化に瞬時に応答するための能力がないことに起因する。Ｉｌｏａｄの下に、やはりこのバック・レギュレータで構成されたインダクタンス計によって生成された信号である、ＶＬの記録がある。この記録の下部に、やはりこのバック・レギュレータで構成された静電容量計によって生成された信号であるＶＣがある。Ｉｌｏａｄ上の前述のスパイクを引き起こす、前記静電容量計の瞬時とはいえない応答がこの記録で明らかである。
【０１５７】
図１５は、Ｉｌｏａｄによって知らされた、時間につれ変化する負荷と、ＶＣによって知らされた、時間につれ変化する静電容量とで図１４のバック・コンバータを動作させたときの、それによって発生したＶｏ（ｔ）波形を示す。安定した１００μＨインダクタンスがＶＬによって知らされている。こうした動作にもかかわらず、Ｖｏ（ｔ）はほぼ安定しており、リップルは、総出力静電容量にほぼ反比例している。
【０１５８】
図１６は、時間につれ変化する入力電圧で図１４のバック・コンバータ動作させたときの、それによって発生したＶｏ（ｔ）波形を示す。図１５のすべての動作、負荷および静電容量もまた、Ｖｏ（ｔ）を注意深く調べると分かるように、存続している。図示のように、Ｖｏ（ｔ）は入力電圧変動の影響を実質的に受けない。
【０１５９】
図１７は、図１４のものと同等であるが、アナログ技術ではなくデジタル技術を用いて実施されたバック・コンバータを示す。図１で説明したのと同じ計算ステップが実施されるが、プロセッサによって処理される記載の信号は、アナログ電圧または電流で表されるのではなく、デジタル数値である。アナログ信号もデジタル信号も同じ数学的な量を表す。
【０１６０】
図示の入力源、スイッチ、インダクタ、フィルタ静電容量、所望の電圧基準、および負荷は、図５のものと、またインダクタンスおよび静電容量の分割を除いて従来技術とまったく同じままである。
【０１６１】
このレギュレータの誘導性構成要素内の電力変換波形が本質的にアナログ量として現れるので、これらのアナログ信号を、デジタル・プロセッサで処理できるデジタル表現に変換する必要がある。この目的のために、インダクタ電流ＩＬが図５のようにコンディショニングされるが、その次にＩＬ（Ｔ）アナログ−デジタル・コンバータ（ＡＤＣ）によってデジタル形式に変換される。ＩＬを表すデジタル数値はデータ・バスを渡り、プロセッサに与えられる。同様に、Ｖｏ（ｔ） ＡＤＣは、瞬時レギュレータ出力電圧Ｖｏ（ｔ）を表す信号をプロセッサに与える。同様に、ＩＣｆ ＡＤＣは、Ｃｆ中を流れるリップル電流を表すデジタルデータをプロセッサに与える。Ｖｔｏｔ ＡＤＣおよびＶｓ ＡＤＣは、それぞれ被除数および除数としてインダクタンスの算出で使用されるべきデジタル値を与える。すべてのＡＤＣは、本発明による計算におけるすべての電圧量と関連する電圧基準を共有することができる。これらのＡＤＣの１つまたはいくつかが適切な内部電圧基準をすでに備えている場合には、プログラム・メモリ内に記憶された定数が、図示の明示的な電圧基準に取って代わることができる。
【０１６２】
時間が本発明によるエネルギー平衡式の一部であるので、時間基準が設けられる。この時間基準は、水晶、セラミック共振器、ＲＣ回路、ＬＣ回路、ＳＡＷデバイス、または他の周知のタイミング・デバイスの形態を取ることができる。プロセッサのプログラムの実行が緊密に時間と関係づけられていなければ、時間を表すデジタル語をプロセッサに与えるにはデジタル分周器、すなわちカウンタを使用するのが一般に便利である。前記カウンタは別個に実施することもできるが、プロセッサ自体の一部として設けられている場合が多く、時間基準デバイスを動作させるのに必要な発振器回路を含む場合も多い。
【０１６３】
プロセッサは、実行すべきプログラムなしでは役に立たない。図５で説明した数学的関連を実施する前記プログラムは、プログラム・メモリ内に常駐する。このプログラム・メモリは、別個に実施することもできるが、プロセッサ自体の一部として設けられている場合が多い。プロセッサはまた、一時的なデータ格納用のランダム・アクセス・メモリを含むこともでき、あるいはそれを別個に備えることもできる。
【０１６４】
本発明のプロセッサは、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサとして実施することができ、あるいはプログラム可能論理デバイスとして、そのハードウェア、ファームウェア、またはソフトウェア内に存在する周知の「埋込み」プロセッサを用いて、または用いないで実施することができる。それはまた、前述のプログラム・メモリ、ランダム・アクセス・メモリ、およびカウンタを備えてもよく、あるいは備えなくてもよい。
【０１６５】
絶対に不可欠なプロセッサ出力が少ないこと、すなわちスイッチを駆動する線路が単一であることを考えると、プロセッサ全体を、カウンタによって駆動されるいくつかのアドレスと、前記ＡＤＣの出力によって駆動されるそのアドレスの平衡とを有するメモリで置き換えることができることに注意されたい。この場合、各メモリ・アドレスは、プログラム・メモリ内の所定の１または０を指し、前記メモリは別のコンピュータによってプログラムされており、この別のコンピュータは前もって動作し、図５に関して説明した数学的動作の計算結果を取得している。
【０１６６】
プロセッサを用いると、実行された数学演算に含まれる、またはそれから導出できるデータを別のプロセッサに伝達するのにも、本発明のレギュレータが別のプロセッサからの命令に従うことを可能にするのにも便利であることが多い。この目的のために、補助Ｉ／Ｏポートが設けられる。
【０１６７】
図１８は、図１４または図１７のバック・レギュレータのインダクタンス計に使用するための、また図１のフライバック・レギュレータのインダクタンス計とともに使用するための交流波高値−直流電圧コンバータを示す。
【０１６８】
直流比率計よりもバイポーラ交流比率計を作る方が困難であるので、それぞれのインダクタンス両端間の電圧ＶｔｏｔおよびＶｓをＲＡＴＩＯＬによって分割する前に、それらを直流に変換することが望ましいことがある。図１８のコンバータは、この変換機能を次のように実施する。
【０１６９】
まず、Ｖｓ、比率計除数、または分母がより簡単な場合を検討するが、この説明ではコンバータ構成要素に対して添字「Ｄ」を使用する。ＳＷＩＴＣＨがＶｉｎの上端に接続されると、正電圧がＬに加わり、その電圧のサンプルがノードＬ、Ｌｓ、ＣＳＤに現れる。ＳＷＩＴＣＨを駆動するのと同じ信号がスイッチＳＳＤを開いておき、前記ノード電圧は、ＣＳＤ両端間のどんな充電とも合計されてバッファＢＵＦＳＤの入力端子に現れ、その出力端子まで通される。前記駆動信号はＳＨＤを閉じておき、それによってある電圧までＣＨＤが充電され、この電圧は、バッファＢＵＦＨＤを通ってその出力ＤＩＶＩＳＯＲに至る。
【０１７０】
前記駆動信号がＳＷＩＴＣＨを切り替えるとき、この信号はまたＳＳＤもＳＨＤも切り替え、ＤＩＶＩＳＯＲの電圧を存続させる。ここでＳＷＩＴＣＨの切替えにより、相対的に負の電圧がノードＬ、Ｌｓ、ＣＳＤに現れ、スイッチＳＳＤは閉じられる。ＣＳＤは、そのＳＳＤ接続極で正に充電される。ＳＷＩＴＣＨが再び切り替えられると、ノードＬ、Ｌｓ、ＣＳＤは再び上昇し、それによってＣＨＤが再び充電され、ＤＩＶＳＯＲがノードＬ、Ｌｓ、ＣＳＤの偏移の波高値まで上昇する。
【０１７１】
信号ＤＩＶＩＤＥＮＤの発生は、１つを除いてまったく同様である。回路のこの部分では、計算機（ｎｕｍｅｒａｔｏｒ）の添字「Ｎ」が添字「Ｄ」と置き換わる。ＳＷＩＴＣＨでの電圧振幅は、ノードＬ、Ｌｓ、ＣＳＤと比べて大きくなる可能性があり、これは２つの問題を引き起こしうる。１つの問題は、スイッチＳＳＮおよびＳＨＮのダイナミックレンジと、バッファＢＵＦＳＮおよびＢＵＦＨＮのダイナミックレンジを超過しうることである。次に、比Ｌ／Ｌｓが大きい場合には、図５に示した後続のＲＡＴＩＯＬが最適に動作しないことがある。しかし、容量性リアクタンスのＸＣＳＮａ／ＸＣＳＮｂの比をＬ／Ｌｓと等しくするならば、比率計ＲＡＴＩＯＬは、公称Ｌと整合して動作し、スイッチ上の大きな電圧を回避することができる。都合のよいどんな比でも、適正なスケーリングによって働く。
【０１７２】
ＲＡＴＩＯＬは、ギルバート・セル、対数バイポーラ接合トランジスタ挙動、ＰＷＭ、多重傾斜変換、または他の周知の技術に基づく、都合のよい任意のアナログ分割器とすることができる。Ｌの値についての周期内動的データが要求されない限り、ＲＡＴＩＯＬからの高速応答の必要はほとんどない。
【０１７３】
上記の波高値コンバータを使用して、デジタル処理を容易にすることもできる。やはり単極の直流信号を処理する方が簡単であるが、別の利点がある。誘導性充電中に、プロセッサはエネルギー平衡を予測することに占有されており、この不可欠な動作からいくらかでも時間が奪われると予測が遅れる可能性があり、それによってエネルギー平衡誤差が生じる。しかし、誘導性放電中には、プロセッサはほとんど占有されていない。上記のコンバータ動作では、ＳＷＩＴＣＨがＬを放電している間にＤＩＶＩＤＥＮＤに存続する波高値電圧も、ＤＩＶＳＯＲに存続する波高値電圧も示す。これらの箇所の、充電全体を通して安定した電圧により、Ｖｏ（ｔ） ＡＤＣとＩＬ（ｔ） ＡＤＣの両方、およびプロセッサが比較的空いている時間中の、単一ＡＤＣによるＤＩＶＩＤＥＮＤおよびＤＩＶＩＳＯＲの逐次アナログ−デジタル変換が容易になる。多くのＡＤＣで１の比がフルスケールと等しいので、アナログ計算での最善と異なるＸＣＳＮａ／ＸＣＳＮｂの比が有利になりうる。
【０１７４】
上記の波高値変換はまた、別個のプロセッサ、および１つまたは複数のＡＤＣを使用して実施することもできる。ここでこのタスクに適したいくつかの安価なプロセッサは、プログラム・メモリとランダム・アクセス・メモリの両方を含むだけでなく、ＡＤＣも含む。このようなＡＤＣ付き集積化プロセッサは、インダクタンス測定を実行でき、また、本発明による主プロセッサのエネルギー予測用に、インダクタンスの数値をデータ・バス上に置くこともできる。
【０１７５】
図１９は、図１４および／または図１７のバック・レギュレータ、ならびに図１のフライバック・レギュレータの静電容量計に使用するための、交流波高値−直流電圧コンバータを示す。
【０１７６】
静電容量計波高値−直流コンバータの動作は、図１８に示したインダクタンス計の動作と類似している。添字「Ｎ」および「Ｄ」は、それぞれ図１８のように被除数および除数に関係する。
【０１７７】
総充電電流リップルと、そのうちのＣｆに流れる部分とを表す信号は、ＩＬの低周波成分を除去する高域通過フィルタを使用して、サンプリング抵抗および増幅器から得ることができるが、これらの信号を得るには、効率的な動作にとってはあまりに大きい抵抗、あるいは高利得帯域の増幅器が必要になることが多い。これらのリップル中で得ることのできる信号に対して適切な電流よりも多くの電流が通常あるので、サンプリング抵抗を最小にしながら電圧利得を受動的に得るための、この図に示す変流器を使用することが有利になりうる。さらに変流器は、高域通過フィルタリングを行う。２０μＳ周期で動作する一実施形態では、１：１００の巻数比で、２００μＳの変流器Ｌ／Ｒ時定数が満足のゆくものであることが判明した。
【０１７８】
Ｃｆのリップル中の情報が誘導性情報と時間オフセットしているので、スイッチング周期全体で安定した容量性の被除数および除数を与えるには、誘導性波高値コンバータに対して、図示の一連の追加サンプルホールド段が必要になる。
【０１７９】
まず、比率計除数すなわち分母を検討する。負担ＲＢＤ付きで動作する変流器ＣＴＤは、その一次巻線に降下抵抗ＲＢＤ／Ｎ＾２を示す。ここでＮは変流器巻数比である。前記の負可視だが真に実在する抵抗両端間で降下する電圧は、Ｎ倍されてＲＢＤ両端間に現れる。ＢＵＦＩＮＤは前記増倍電圧をバッファする。除数コンバータの交流波高値−直流変換は、その対応する誘導性コンバータのものとまったく同じであるが、信号の極性がスイッチング位相と変流器極性調整の両方で決まる。ＳＨＨＤ、ＣＨＨＤ、およびＢＵＦＨＨＤを含む追加サンプルホールドは、誘導性コンバータのように半周期ではなくスイッチング周期全体に渡り、容量性除数を安定して保持する。このコンバータでは、被除数操作は除数操作とまったく同じである。
【０１８０】
ＲＡＴＩＯＣは、「ホットスワッピング」などの適用による急な静電容量変化の可能性がない場合には、ギルバート・セル、対数バイポーラ接合トランジスタ挙動、ＰＷＭ、多重傾斜変換、または他の周知の技術に基づく、都合のよい任意のアナログ分割器とすることができる。急な静電容量変化に対する速い応答が必要である場合には、ＲＡＴＩＯＣは、静電容量の急な変化の後でエネルギー平衡を回復するために、エネルギー計算を速くできるようにする十分に高速の分割器でなければならない。この目的には、ギルバート・セル・ドライバまたは対数ドライバが最もよくアナログ応用例に役立つが、デジタル・プロセッサは、適切な速度で必要なデジタル計算を実行するために、十分に高速でなければならない。
【０１８１】
主プロセッサを解放するために静電容量算出用の波高値−直流コンバータを使用する利点、ならびに静電容量算出を実行するために補助プロセッサを使用する利点は、誘導の場合におけるそのような変換および補助処理について説明した利点と同様である。
【０１８２】
フライバック・レギュレータに適用された場合の、この図の交流波高値−直流コンバータの動作は、上記とほぼ同じである。わずかな違いは、フライバック・コンバータの容量性電流がゼロからピーク値までほとんど瞬時に上昇し、次に、ほぼ直線の傾斜でゼロに向かって下降しうることである。この図のコンバータは、バック・レギュレータ用に構成される場合、これら下降するのこぎり波の末端を記憶するが、これらの波形のピークを取得するには絶妙なタイミングが必要である。したがって、フライバック・コンバータ応用例では、分路コンデンサに給電する電圧制御電流源が、変流器に接続されたバッファと置き換わる。このようにして、記憶され変換された電圧は前記下降するのこぎり波の電流時間積を表す。フライバック応用例では、そのレギュレータのフライバック時間信号は、バック応用例のようなＳＷＩＴＣＨ駆動ではなく、コンバータのスイッチを駆動する。両のこぎり波が同じ継続期間を分かち合うので、それらの比は、バック・コンバータの静電容量計と同じように適正にスケーリングされてＶＣを生成する総出力静電容量と内部出力静電容量の比に比例する。
【０１８３】
図２０は、図１４または図１７のバック・レギュレータに使用するための負荷計を示す。この負荷計は、インダクタ内の交流電流成分と直流電流成分の両方を表す信号であるＶＩＬから瞬時の負荷電流を表す信号を引き出す。負荷電流は急に変化することがあるので、本発明のエネルギー予測計算による即時の適応が必要になるが、このタスクにはＶＩＬの単純なフィルタリングは残念なことに適切ではない。この負荷計は、非容量性負荷電流成分を分離するために、ＩＬの様々な成分が分かれるときに取る経路を利用し、それによってＩＬの直流成分の瞬時表示信号を生成する。
【０１８４】
負荷計の動作は次の通りである。すでに他の目的に使用された、ＣＴＤのバッファリングされた出力は、ＡＩＣｆによって増幅されてリップル信号を与え、この信号は、Ｃｆ中の充電電流リップルをＩＬのリップルと関連して表すように適正にスケーリングされている。外部静電容量が存在しない場合には、ＡＩＣｆの出力は、ＶＩＬ（ｔ）中に存在するリップルと等しい。しかし、例えばＣｆと等しい外部静電容量が存在する場合には、ＩＬのリップルは、Ｃｆと前記外部静電容量の間で等しく分かれる。この場合、ＡＩＣｆの出力は、ＩＬのリップルと等しくするために２倍にしなければならない。Ｃｆ値およびＶＣスケーリングに応じて、１よりも大きいか１と等しい、または１未満の利得を有するＡＶＣによって適切にスケーリングされたＶＣは、この場合には値２を乗算器ＭＵＬＴｒｉｐｔｏｔに与えて、ＩＬのリップルと等しいリップル信号、すなわち総充電リップルを表す信号を作る。減算器ＳＵＢＴｒｉｐは、ＶＩＬ（ｔ）から前記総リップルを減算して、負荷電流の瞬時表示信号を生成する。ＡＩＣｆの出力を上回るＭＵＬＴｒｉｐｔｏｔの出力の部分によって表される外部静電容量のリップルもまた、ＶＩＬ（ｔ）から減算されるので、その電流はＶｌｏａｄに現れない。この負荷計の効果は、明示的に行うのは一般に実際的でないことを暗黙的に行うことであり、つまり、負荷自体内の他の電流から負荷自体の静電容量中の電流を除外するために分割して、負荷内の負荷電流を別に測定することである。
【０１８５】
一見して、総リップルを含むＣＴＮの出力がＶｌｏａｄをより直接的に生成して、ＭＵＬＴｒｉｐｔｏｔを不要にできるように見える。しかし、ＣＴＮの１次巻線の電流は、ＣＴＤの１次巻線Ｐの電流とは異なって、負荷電流の瞬時値を含む。ＲＢＮ付きのＣＴＮのインダクタンスの周波数応答では、前記負荷電流成分を除外するのに十分なフィルタリングが行われない。したがって、この目的にＣＴＮを使用すると比較的複雑で高価なフィルタが必要になるはずであり、このフィルタを本発明を実施するのに用いることもできる。しかし、ＣＴＤを使用することで図示のＶｌｏａｄを導出する経路を利用する方が簡単になり、現在好ましい方法である。
【０１８６】
図２１は、本発明による同期フライバック・スイッチング電流源レギュレータを示す。そのスイッチ・インダクタのエネルギー信号ＶＫＥＬの発生は、前に説明した図１のものとほぼ同じである。図１のように、フライバック時間中のＶＩＮからのエネルギーを表す信号ＶＫＥｉｎがある。比較器ＦＢＣＯＭＰは、フライバック時間を表すパルスを生成し、このパルスは、Ｒ２およびＣ３によってフィルタリングされて、フライバック時間を表す信号ＶＦＢＤＣが生じる。除算器ＦＢＤＣＤＩＶは、ＶＦＢＤＣをＶｔで除算し、Ｖｔの直流信号は、フライバック・デューティサイクルに対して正しくスケーリングされた時間信号を生成するためのチョッピング周期の時間を表す。乗算器ＫＥｉｎＭＵＬＴは、ＦＢＤＣＤＩＶの出力をＶＩＮおよびＶＩｒｅｆで乗算してＶＫＥｉｎを見積もる。加算機ＳＵＰＳＵＭは、ＶＫＥｉｎにＶＫＥＬを加算して、図１と同様に周期当たり総供給エネルギーを表す信号ＶＳＵＰを生成する。
【０１８７】
図１と同様に、供給しなければならないエネルギー分は、負荷によって消費される分であり、チョッピング周期の時間、Ｖｔ、出力電圧Ｖｏ（ｔ）、出力電流Ｉｒｅｆの積になる。したがってＫＥｌｄＭＵＬＴは、これらの信号を乗算して信号ＶＫＥｌｄを生成する。電圧レギュレータのフィルタ静電容量が多くのエネルギーを蓄積できるのと同様に、この実施形態のフィルタ・インダクタＬｆもまたそうすることができる。このエネルギーは図１のＫＥＣエネルギーと類似であり、同様に計算される。ＩｒｅｆＳＱはＶＩｒｅｆを２乗して、Ｉｒｅｆ＾２を表す信号を与える。ＲＩＬｆ両端間の電圧降下がＬｆの瞬時電流を表し、これは、ＡＩＬｆで増幅されＩＬｆＳＱで２乗されると、Ｌｆ電流の２乗を表す。減算器ＫＥＬｆＳＵＢＴは、Ｉｒｅｆ＾２を表す信号からＬｆ電流の２乗を減算して、現在のチョッピング周期内で所望の電流までＬｆを充電するために供給しなければならないエネルギーに比例する信号を生成する。この信号をＫＥＬｆＭＵＬＴおよびＶＬｆ／２が適正にスケーリングして、Ｌｆを充電するのに必要なエネルギーを表すＶＫＥＬｆを生成する。加算機ＤＥＭＳＵＭは、ＶＫＥｌｄとＶＫＥＬｆを足し合わせて周期当たり総エネルギー需要を予測する。適切な場合には、ダイオード損失に関する信号を図１のように追加することができる。周期当たりエネルギー供給が需要と等しい、または需要を上回る場合には、比較器ＢＡＬＣＯＭＰはＢＩＳＴＡＢＬＥをリセットして、図１と同様にＬの充電を終止する。
【０１８８】
その場合、適切な時間にＶＳＥＴがＢＩＳＴＡＢＬＥをセットして、次のチョッピング周期を開始する。
図示の負荷は、この実施形態の電流源態様のコンプライアンスを実行するためのコンプライアンス実行信号Ｖｃｏｍｐを含む。
【０１８９】
図２２は、図２１の実施形態の、４ＶＰ−Ｐの方形波でそれを動作させたときの電流出力波形を示す。Ｉｏ（ｔ）のリップルは、図１のＶｏ（ｔ）のリップルと類似している。この実施形態は、本発明によるレギュレータの優れた過度応答特性を示す。
【０１９０】
ここまで説明した実施形態では、エネルギーを蓄積するための誘導リアクトルはインダクタまたはトランスであったが、フライホイールまたはモータなど任意の誘導リアクトルが、既知のものであろうと将来に発明されるものであろうと使用されてよく、また本発明の範囲に含まれる。
【０１９１】
本発明は、開示した実施形態に限定されず、反対に、添付の特許請求の範囲および精神に含まれる様々な修正形態および等価な構成物を含むものであることを理解されたい。さらなる説明がなくても、上記がまったく完全に本発明を説明するので、当業者は、現在および将来の知識によって、本発明をサービスの様々な条件のもとでの使用に容易に適合させることができる。
【図面の簡単な説明】
【０１９２】
【図１】本発明のフライバック形コンバータを示す図である。
【図２】図１のレギュレータの、その出力端子に負荷変化および静電容量変化を伴って動作させている波形を示す。
【図３ａ】本発明による簡略化フライバック・コンバータの概略図である。
【図３ｂ】本発明による簡略化フライバック・コンバータの概略図である。
【図４】図３のレギュレータの、その負荷が急に与えられたときの過度応答を示す線図である。
【図５】図３のレギュレータの、その負荷が徐々に与えられている間のリップルを示す線図である。
【図６】本発明によるフライバック形コンバータに、その入力端子とその出力端子の間で電気絶縁バリアを設けるための構成要素を取り付ける方法を示す図である。
【図７】その容量性エネルギー項に対してサーボ・ループがある、本発明の非同期レギュレータを備えるフライバック形コンバータを示す図である。
【図８】図７のレギュレータをランプ負荷変化および静電容量変化によって動作させたときの出力波形を示す線図である。
【図９】本発明の非同期レギュレータを備えて容量性エネルギー項に簡略化サーボ・ループを有するフライバック形コンバータを示す図である。
【図１０】図９の、レギュレータを負荷電流変化および静電容量変化によって動作させたときの波形を示す線図である。
【図１１】本発明の非同期レギュレータを備えるフライバック形コンバータを示す図である。
【図１２】図１１のレギュレータの、ランプ負荷電流でそれを動作させたときの出力波形を示す図である。
【図１３】図１１のレギュレータの、変化する入力電圧でそれを動作させたときの出力波形を示す線図である。
【図１４】本発明のレギュレータが含まれたバック形コンバータを示す図である。
【図１５】変化する負荷、およびスイッチ静電容量で図１４のバック・コンバータを動作させたときに、それによって発生した波形を示す線図である。
【図１６】時間で変化する入力電圧で図１４のバック・コンバータを動作させたときに、それによって発生したＶｏ（ｔ）波形を示す線図である。
【図１７】図１４のものと等価であるが、アナログ技術ではなくデジタル技術を用いて実施したバック・コンバータを示す図である。
【図１８】インダクタンス計に使用するための交流波高値−直流電圧コンバータを示す図である。
【図１９】静電容量計に使用するための交流波高値−直流電圧コンバータを示す図である。
【図２０】本発明のバック・レギュレータに使用するための負荷計を示す図である。
【図２１】本発明による電流出力レギュレータを示す図である。
【図２２】図２１のレギュレータの電流出力波形を示す線図である。
【技術分野】
【０００１】
関連出願の相互参照
本願は、２００５年１１月７日出願の米国仮特許出願６０／７３４０６８号、２００５年１１月２３日出願の米国仮特許出願６０／７３９５６４号、２００６年２月９日出願の米国仮特許出願６０／７７１７６９号、２００６年２月１７日出願の米国仮特許出願６０／７７４４１３号の利益を主張する。これらはすべて参照により本明細書に組み込む。
米国連邦支援の研究または開発に関する表明
本発明は、何らかのフェデラルファンドを使用して開発されたものではなく、発明者らによって独自に開発された。
【背景技術】
【０００２】
ある任意の電圧から別の任意の電圧または電流に電気エネルギー源を変換することが望ましい場合が多い。十分に高い入力電圧では、単純な線形レギュレーションが適切であることが多いが、電力を浪費することが少なくない。より高い効率を得るため、また入力電圧よりも高い電圧または適応性を得るために、入力エネルギーは交流であるか、あるいは直流の場合には、交流にチョッピングされるかのどちらかでなければならない。
【０００３】
安定化されなければならない入力変動に加えて、このような電力変換用の装置は通常、その出力電圧に付加的な誤差をもたらし、また通常、チョッピングまたは主電源周波数に関連したノイズを付加する。このノイズは通常、基本波成分、低い高調波成分、および「リップル」と通常呼ばれるサブ高調波成分を有し、また電磁気妨害すなわちＥＭＩの原因となる、チョッピングのエッジ速度に関連した高い高調波成分を有する。
【０００４】
レギュレータはまた、通常その負荷の変化にもかかわらずその出力を一定に維持する必要もある。コンピュータ用の電圧レギュレーション・モジュール、すなわちＶＲＭなどの応用例では、レギュレータは、所望の出力電圧変更にも、ほぼ無負荷からほぼ全負荷までの数マイクロ秒以内の負荷変化にも応答する必要がありうる。
【０００５】
従来より、大型の出力フィルタ・コンデンサにより急な負荷変化を吸収し、リップルをフィルタリングして除去するとともに、かなり単純なフィードバック・ループを使用してレギュレータの出力電圧または電流、および低周波のインピーダンスを制御していたが、大きな値のコンデンサは物理的に大きく、高価であり、速い電圧制御の支障となる。
【０００６】
従来のほとんどの制御ループは、フィルタ・コンデンサのかなり大きな実効直列抵抗、すなわちＥＳＲに依存して、そのフィードバック・ループ中に少量の高周波リップルを与えており、このリップルは微分回路に加えられてその制御ループを安定化させていた。
【０００７】
実用的な利得帯域幅による出力の能動制御が可能な周波数を超えると、スイッチング・レギュレータの出力上のリップルの最少量は、式ｄＶ＝Ｉ×ｄＴ／Ｃで決まり、ここでＶはボルトの単位の出力電圧、Ｉはアンペアの単位の負荷電流、Ｔは秒の単位の時間、Ｃはファラドの単位のフィルタ・コンデンサである。良好なレギュレータでは、この式で示された量だけのリップルを生成するはずである。
【０００８】
残念ながら、ＥＳＲが関連するリップルは、２つの付加的なリップル成分ＥＳＲ×ＩｍおよびＥＳＲ×Ｉｌを含み、ここでＥＳＲはフィルタ・コンデンサのもの、Ｉｍはコンデンサのエネルギーを補充する電流のストローク、Ｉｌは負荷電流である。後段フィルタリングによる複雑化を加えない限り、付加的なリップルもＥＳＲ×ＩｍリップルのＥＭＩもレギュレータから出て行く。ＥＳＲをその安定化のために必要とする従来技術のレギュレータは、ＥＭＩを軽減するための出費、および追加フィルタリングによる複雑化を招くことが多い。
【０００９】
最近、ＥＳＲが小さく、比較的大型のモノリシック・セラミック・コンデンサが一般的になってきた。このようなほぼ理想的なコンデンサは、原理的には理論上までリップルを低減して、コンデンサが誘導性に見えるその自己共振周波数を超える周波数まで、ＥＭＩの軽減のための後段フィルタリングを減らすことができる。しかし、これらのほぼ理想的なフィルタ・コンデンサの実用的な応用は困難であった。これらはレギュレータ出力において、多くの従来技術のレギュレータでは妥協なしに補償することが困難な、ほぼ理想的な極を形成する。
【００１０】
いくつかの初期のレギュレータ設計では、直列抵抗を追加することによってこれらのコンデンサを劣化させない限り、簡単に発振した。いくつかのレギュレータでは、出力極よりも周波数が著しく低い追加の極によって安定化させることができるが、過度応答の低下が伴う。いくつかの補償方式では、それらのボードグラフのしわを十分に抑制して、いくらかの安定性を適正な過度応答とともに実現するが、これらの方式が完全に安定である入力および負荷の範囲は限定される場合が多く、その範囲の外側では、理論的な最小値よりもリップルを大きくするサブ高調波リップルが生じることが多い。いくらかの軽減は、レギュレータ制御ループにランプ波形を追加することによってもたらされた。これら従来技術の解決策の多くが応用の汎用性に欠けており、それによって、従うべき厳格な適用規則、あるいは特定用途向け設計の負担すべき費用が必要になる。レギュレータを安定化するための従来技術の１つの解決策は、意図した応用例に対して「同調」抵抗を調整することを含む。
【００１１】
初期のレギュレータの安定性および過度応答が、固定された既知の安定なフィルタ静電容量に基づくこともまた共通している。多くの現代の負荷は未知の静電容量を含み、それによって、最近の「ホットスワップ」の実施によって悪化した問題である、静電容量に影響されやすいレギュレータの応用上の難題が生じる。
【００１２】
低ＥＳＲフィルタ静電容量の出現は、バック・コンバータではエネルギー平衡問題ほどに重大になりうる別の問題を引き起こした。このようなコンバータのＬＣフィルタは、過去にはフィルタ・コンデンサのＥＳＲによって実質的に終端されていた集中素子伝送線路を構成することが多い。低ＥＳＲコンデンサを用いると、共振および反射がこれらの伝送線路部内で発生することがあり、それによってループ安定性が乱され、過度応答が低下する。
【特許文献１】米国特許第４３９５６４７号
【特許文献２】米国特許第４３８３２２２号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記の問題は、レギュレータ構成要素の蓄積エネルギーに対応せずに電圧を調整しようとする従来技術の手法によって引き起こされる。
【課題を解決するための手段】
【００１４】
誘導リアクトルと、出力フィルタ・リアクトルと、エネルギーを誘導リアクトルに入れるためのスイッチとを備える電力変換レギュレータは、誘導リアクトル内の磁束、基準信号、出力電圧、また場合により出力負荷電流に応答する計算回路をさらに備える。この計算回路は、負荷と、出力電圧または電流を調整するための出力フィルタ・リアクトルとに供給しなければならないエネルギーの量を、スイッチを駆動する各チョッピング波形周期中に基準信号との所望の関係に対して計算するためのものである。誘導リアクトルが入力エネルギー源から充電されるとき、計算回路は、誘導リアクトル内のエネルギーがレギュレーションに十分になったかどうかを予測する。この計算回路は、レギュレーションに十分なエネルギーを予測し、誘導リアクトルを適切に充電するのに十分な時間、スイッチを活性化する。計算回路はまた、周期内に、誘導リアクトルが負荷および出力フィルタ・リアクトル・コンデンサに、そうしないとそれが充電されるどんな付加エネルギーも供給するには不十分な時間が残る場合に、周期内のある時間にスイッチをオフにすることもできる。本発明のレギュレータはまた、誘導リアクトルの値を算出するための回路を備えることもできる。本発明のレギュレータはまた、レギュレータ内に含まれて、その出力端に取り付けられた静電容量の値を求めるための回路を備えることもできる。本発明のレギュレータはまた、ＬＣフィルタの伝送線路効果を終止するための回路を備えることもできる。
【００１５】
エネルギー源からエネルギーを受け取るように適合された入力部と、エネルギー蓄積用の誘導リアクトルと、前記エネルギー源から所望の量のエネルギーを前記誘導リアクトルに充電するためのスイッチと、出力フィルタリング用の出力フィルタ・リアクトルと、エネルギーを負荷に供給するように適合された出力部とを含む、電力変換レギュレータ。前記レギュレータは、エネルギー源も、出力電圧または電流もほぼ安定である直流−直流電力コンバータの出力、あるいは入力エネルギー源がもとから周期的に波打つ交流−直流コンバータの出力を調整するために使用することができ、このようなコンバータに一体化した部分として、または単独で実施することができる。誘導リアクトルを充電し、予測される必要エネルギーを誘導リアクトルが保持するまでそれを充電するように継続することでチョッピング周期を開始することは、予測時間が最少になり、実施するのに最も簡単であるが、本発明によるエネルギー平衡を実施するための、代替のあまり好ましくない方法もあることに注意されたい。この後者の方法は、
チョッピング周期を確保し、前記チョッピング周期を開始するためのエネルギー需要を予測すること、
必要な誘導リアクトル充電時間を計算すること、
全チョッピング周期から必要な誘導リアクトル充電時間を減算して時間差を得ること、
チョッピング周期の開始から前記時間差だけ誘導リアクトル充電を遅延させること、および
チョッピング周期の終わりで誘導リアクトル充電を終止することを含む。
この後者の方法によれば、誘導リアクトルを放電するための時間は、充電周期の開始に続き、誘導リアクトル充電時間の開始に先行することを理解されたい。
【００１６】
前記エネルギー源が実質的に直流である場合には、本発明のレギュレータはまた、チョッピング用の交流信号も含む。前記交流信号は、別の信号源から導出されようと前記主電源から導出されようと、「チョッピング」信号と呼ばれ、周波数、周期、および期間という用語は、前記信号の前記態様と関連すると理解されたい。前記信号はまた、以下で説明する計算回路に時間変数を与えるために使用することもできる。
【００１７】
本発明のすべての信号がアナログ量またはデジタル量で表され、すべての計算がアナログ回路、デジタル回路、またはそれらの組合せによって実施できることを理解されたい。
以下に示す本発明の多くの実施形態は、固定チョッピング信号によって同期させるが、以下でより十分に論ずべきエネルギー平衡が確認され、前記計算回路によって対応されるならば、そのような厳密なクロック制御を用いないで本発明を実施できることを理解されたい。
【００１８】
前記レギュレータはまた、所望の出力を供給するために前記レギュレータの出力と比較される基準信号も受け取る。本発明はまた、前記誘導リアクトルの磁界のエネルギーとの既知の数学的関係がある磁束信号を発生する回路と、前記レギュレータの出力の電圧または電流に対する既知の数学的関係がある出力信号を発生する回路とを含むこともできる。
【００１９】
前記レギュレータはさらに、１つの周期中のある時点で前記基準信号との所望の数学的関係に前記出力を維持するのに必要なエネルギー量を予測するために、少なくとも前記磁束信号またはその予測と、前記基準信号と、前記出力信号に応答する計算回路とを含む。前記計算回路の出力は、前記基準信号との所望の数学的関係に前記レギュレータ出力を維持するのに必要なエネルギーのほぼその量を前記誘導リアクトルに充電するように前記スイッチを制御する。前記計算回路は、前記磁束信号および出力信号のどちらかまたは両方と結びつけることができ、あるいは別々に実施することができる。
【００２０】
前記計算回路はまた、前記誘導リアクトルの追加充電が付加的な利用可能エネルギーをレギュレータ出力に与えない状況が起きた場合に、前記誘導リアクトルの充電を終止するための転換回路も備える。
【００２１】
１つの周期内で、また周期ごとに、本発明の計算回路は、前記誘導リアクトルを充電するのに必要なエネルギーを正確に予測する。本発明による計算および制御は、レギュレータ制御ループ遅延を低減する。前記遅延の低減により、そうしないとレギュレータ性能を限定するはずの出力フィルタ・リアクトル極が、前記制御ループの前記計算から実質的に除去される。前記極が実質的に除去されると、本発明のレギュレータの出力リップルが、本明細書で述べる理論上の最小値と実質的に等しくなることができる。前記極が実質的に除去されるとまた、低ＥＳＲコンデンサの使用を同時に可能にしながら、このレギュレータに優れた過度応答が備わり、それによってサブ高調波が最少になり、後段フィルタリング要件が最少にもなる。
【００２２】
本発明のレギュレータは、前記誘導リアクトルの磁束を介して入力から出力に転送される出力エネルギーのうちの実質的にほんの一部分によってコンバータ動作が予測されるならば、「フライバック式」、「バック式」、「ブースト式」、または「ＳＥＰＩＣ式」として一般にいくつか知られる様々な種類のコンバータ内で実施することができる。実施形態の適合は、調整されるべきコンバータの種類に適したアルゴリズムを用いて前記計算回路を設計することによって実現される。
【００２３】
本発明によるレギュレータは、当技術分野で周知の「不連続」モードまたは「連続」モードのどちらか、または両方で動作するように製作することができ、その誘導リアクトル電流は、各周期中にゼロに等しくなり、またはゼロ未満になり、あるいはゼロに等しくならず、またはゼロ未満にならない。
【００２４】
本発明のレギュレータは、単相コンバータまたは多相コンバータのどちらでも実施することができ、このようなコンバータ自体は周知である。
本発明の誘導リアクトルは、単純なインダクタ、またはトランスのどちらでもよく、それによって本発明を絶縁コンバータおよび非絶縁コンバータのどちらか、または両方で実施することが可能になる。
【００２５】
前記誘導リアクトルの公称値ではなく実際の値を、そのエネルギーの算出の際の変数として使用することが容易になるように、本発明のレギュレータは、前記誘導リアクトルの実際のインダクタンスを求めるための回路を備えることができる。
【００２６】
同様に、誘導リアクトル内に含まれた、および／またはその出力端に取り付けられた静電容量の実際の値を、そのエネルギーの算出の際の変数として使用することが容易になるように、本発明のレギュレータは、前記実際の静電容量を求めるための回路を備えることができる。
【００２７】
本発明のレギュレータには、その負荷電流の値を求めるための回路を取り付けることができる。
本発明のレギュレータには、その中に含まれる、またはそれに付けられるＬＣフィルタによって形成されるどんな集中素子伝送線路も終端する回路を取り付けることができる。
【００２８】
いくつかの種類のコンバータ内に実施した本発明のレギュレータを示す。本発明のレギュレータは、出力エネルギーのかなりの部分が誘導リアクトルの磁束を介して入力から出力に転送される電力コンバータに適用可能である。
【００２９】
本発明は、前記負荷に供給するのに必要な、また所望の出力電圧または電流を維持するために前記出力フィルタ・リアクトルを補充するのに必要なエネルギーが計算され、ほぼその量のエネルギーが前記誘導リアクトルに充電される場合に実施され、それによってエネルギー平衡が維持される。
【００３０】
エネルギーの基本式は次の通りである。
インダクタ内のエネルギーについては、ＫＥ＝（Ｌ×Ｉ＾２）／２ （式１）
コンデンサ内のエネルギーについては、ＫＥ＝（Ｃ×Ｅ＾２）／２ （式２）
ここで、
ＫＥはジュールの単位の運動エネルギー、
Ｅはボルトの単位の電圧、
Ｉはアンペアの単位の電流、
Ｌはヘンリーの単位のインダクタンス、
Ｃはファラドの単位の静電容量である。
また＾の記号は後の数字の累乗を示す（ここでは２乗を示す）。
【００３１】
これらのエネルギーがより正確に計算されるほど、以下の式で決まる理論上の最小値に出力リップルがより近づく。
ｄＶ＝Ｉ×ｄＴ／Ｃ （式３）
ここで、Ｖはボルトの単位の電圧、
Ｉはアンペアの単位の負荷電流、
ｄＴはフィルタ・コンデンサのエネルギーの各補充間の秒単位の時間、
Ｃはファラドの単位の静電容量であり、
ｄＶは出力リップル電圧になる。
【００３２】
非常に良好なレギュレータでは、式３に示された量だけのリップルを生成するはずである。本発明の実施形態でのエネルギー計算のわずかな誤りは、チョッピング周波数の半分、すなわちナイキスト周波数で起こる極めて小さな変動のリップルを引き起こす。
【００３３】
前記必要エネルギーを予測することは、信号コンディショニング回路および計算回路のタスクである。基準信号が、それに応じてこのレギュレータがその出力を維持しようと努める目標を与える。出力信号センシングが、前記出力の使用可能な表示信号を前記計算回路に提示する。計算回路は、レギュレーションを維持するために１つの周期内にどれだけのエネルギーが必要になるかを予測する。
【００３４】
前記計算回路は、エネルギー需要を監視しなければならないだけでなく、蓄積エネルギーも監視または予測しなければならない。蓄積エネルギーの少なくとも一部が磁界中に存在するので、信号応答を誘導回路リアクトルの磁束に与えるための回路が含まれる。本発明による磁束算出を実施する３つの方法は以下の通りである。
１．前記誘導リアクトルの磁界の測定による、この磁界に含まれるエネルギーの算出。この測定を行うことができるホール効果素子またはＧＭＲ素子がよく知られている。または、
２．前記誘導リアクトルの巻線、またはそれに磁気的に結合した巻線の電流の測定。この場合、誘導リアクトルはそれ自体の積分器として機能して、それに加えられた電圧時間積と密接に関連した電流が引き出される。または、
３．前記誘導リアクトルに加わる電圧時間積の積分による、誘導リアクトルの磁界に含まれるエネルギーの計算決定。
これらの方法は例示的なものであり、磁束を求める他の方法もまた、本発明の範囲内にある。
【００３５】
エネルギー需要および供給を正確に予測するために、計算回路はまた、時間変数に対応することもできる。例えば、前記インダクタが充電されるにつれて１つの周期内で時間が経過するので、またインダクタを永久に放電するのは実際的でないので、前記誘導リアクトルを放電させ、そこからエネルギーを得るための有限の時間が残る。前記誘導リアクトルの値がＬ、前記誘導リアクトルをその電圧に放電させなければならない電圧がＥｄ、放電させるのに使用可能な時間がｄＴであれば、前記誘導リアクトルから放電できる電流量ｄＩＬは次の式で決まる。
ｄＩＬ＝Ｅｄ×ｄＴ／Ｌ （式４）
前記誘導リアクトルの瞬時電流がＩＬ（ｔ）であれば、使用可能な時間放電後の電流ＩＬ（ｄ）は以下の通りである。
ＩＬ（ｄ）＝ＩＬ（ｔ）−ｄＩＬ （式５）
式１をＩＬ（ｔ）とＩＬ（ｄ）の両方に適用し、前者の結果から後者の結果を減算することで、前記誘導リアクトルがその周期内の放電の終わりまでに与えるエネルギーの量を予測する。
【００３６】
本発明の非同期実施形態では、所望の電流まで戻すのに望ましいだけ長く誘導リアクトルを放電できるので、このような実施形態での誘導エネルギーはより簡単にでき、時間と関連付ける必要がない。
【００３７】
前記フィルタ・コンデンサが必要とする、または供給するエネルギーの予測は簡単であり、レギュレータ内部静電容量と、外部でそれに接続された負荷静電容量との総量に基づく。Ｃが前記静電容量の総量、Ｅｒｅｆが１つの周期内のある時点での望ましい出力電圧、Ｅｏ（ｔ）が瞬時出力電圧の場合、両方の電圧に式２を適用し、前者の結果から後者の結果を減算することで、この静電容量が与えるまたは吸収するエネルギーを予測する。
【００３８】
第３のエネルギー項は、予測される時間中に負荷に必要なエネルギーを予測し、これは単純に、現在の出力電圧と、現在の出力電流と、現在の周期内に残っている時間との積になる。この項は、本発明の非同期実施形態では明示的に対応することができない。
【００３９】
フライバック・コンバータでは、予測と所望の時点への到達との間の時間が非常に短いことが多いので、この項を無視する、あるいは他のエネルギー項の１つに適用される係数で置き換えることができる。以下の図では、この項に明示的に対応する本発明の実施形態も、それを無視する実施形態も示される。レギュレータ出力端に直列にサンプリング抵抗を挿入することは一般に望ましくないので、バック・レギュレータ内の負荷電流は前記誘導リアクトルを通過し、そのエネルギーを求めるのに前記誘導リアクトル内の電流を測定することができ、前記誘導リアクトルの電流データから負荷電流情報を取り出すことができる。このような取出しは、以下で説明する計算回路によって実施でき、あるいは別個に実施することができる。
【００４０】
前述の信号に加えて、前記計算回路は、前記誘導リアクトルの値および前述の静電容量の総量値を求める必要がありうる。これらの値が既知であれば、これらを前記計算回路に定数として与えることができる。
【００４１】
実際のインダクタは、その公称値と異なることがあり、また電流および温度によって変わることがあるので、本発明のレギュレータ内に、前記誘導リアクトルの実際のインダクタンスを算出するための回路を含むことは有利である。この算出は、前記誘導リアクトルと電圧または電流どちらかを共有する基準インダクタを使用することによって明示的に、レシオメトリックに実施でき、あるいは前記計算回路内で暗黙的に実施でき、あるいは付加的な計算回路で式Ｌ＝Ｅ×ｄＴ／ｄＩを解くことによって実施することができる。ここで、Ｌ＝算出されるインダクタンス、Ｅ＝算出時間中の前記リアクトルの両端間の電圧、ｄＴ＝算出時間、ｄＩ＝前記算出時間中の前記リアクトル内の電流の変化、である。
【００４２】
フライバック・レギュレータの、以下で説明するエネルギー項を計算するために、かつ／または上述したインダクタンスの暗黙的な算出を容易にするために、レギュレータ入力電圧を前記「Ｅ」の少なくとも一部にすることが必要になる場合が多い。この目的のために、本発明のレギュレータはまた、入力電圧測定回路を備えることもある。
【００４３】
同様に、実際のコンデンサが、その公称値と異なり、電圧で変化するだけでなく、典型的な負荷が、本発明のレギュレータのエネルギー計算に含まれるべきかなりの静電容量を含むこともある。さらに、最近の「ホットスワップ」の普及により、負荷静電容量が広範に渡り急激に変化することもある。したがって、本発明のレギュレータに、その内部の、またその出力端に付けられた実際の静電容量を求めるための回路を取り込むことが有利である。
【００４４】
誘導リアクトル値を明示的または暗黙的に求めることができるのと同様に、前述の静電容量の総量も明示的または暗黙的に求めることができる。明示的に静電容量を求めることは、総リップル電流または出力リップル電流と、既知の値の内部フィルタ・コンデンサ中の電流とを関連付けることによってレシオメトリックに行うことができる。暗黙的に静電容量を求めることは、本発明のエネルギー平衡の容量性の部分がその電圧レギュレーションの根底をなすということを利用して行うことができる。すなわち、正しい出力電圧をもたらす値に静電容量を制御するために第２の遅い制御ループが実施される場合、それが知らせる静電容量はレギュレータ出力端の総静電容量を表す。この技法では、静電容量測定を簡単にするだけではなく、比率計によって知らされた静電容量を用いて得られるものより優れた線路および負荷の過度応答を実現することもできる。
【００４５】
暗黙的に静電容量を求めることは、正確な誘導リアクトル値算出に基づくことに注意されたい。エネルギー平衡の計算回路に実際に知らされるものはＬ／Ｃ比である。次に、インダクタンス算出は、電圧、電流および時間についての正確な情報に基づくが、時間は通常、適切な精度を超えて容易に求められる。
【００４６】
本発明は、分かりやすいように時間、電圧、電流、インダクタンス、および静電容量などの変数の絶対値によって提示されるが、これらの計算値には、Ｌ／Ｃ比によって表すことができる数学的に等価のものがあることもさらに注意されたい。したがって、説明を完全にするために本発明のいくつかの実施形態が、別々に知らせるインダクタンスおよび静電容量算出回路とともに示されるが、前記計算回路の適応部分は、ほぼ正確なエネルギー平衡に基づいて誘導性充電の制御を実現するどんな適合技法を用いても、本発明により動作することができる。本発明によるこのような技法では、それによってエネルギー平衡が実現される限り、構成要素の値を明示的にさえ知らせないことがある。
【００４７】
さらに、コンバータ内のいくつかのスイッチング機能用に、ダイオードまたは能動スイッチを使用できることにも注意されたい。このようなスイッチの電圧降下は、明示的に計算し、前述のエネルギー平衡に入れることができるが、そのような損失が小さい場合には、明示的な計算が必要なエネルギー項の１つをわずかに調整することで、こうしたわずかな損失、およびスナバ回路網の損失に対応するのに十分であることが多い。
【００４８】
さらに、本発明のフィードバック・ループ遅延は従来技術よりずっと低減されているが、制御と出力の間の関連が、少なくとも非常に短い時間は不連続であり、このことがこのレギュレータをサンプル・システムにしていることにも注意されたい。多くのサンプル・システムと同様に、このレギュレータでは、そのループ利得が１よりわずかに小さい場合に、優れた過度応答によってその最もきれいな出力を得ることができる。前記ループがその誤差のほとんどを１つの周期内で補正する場合には、その過度誤差は、その理論上の最少リップルと比べて極めて小さい。前記ループは誤りに強く、そのため低い利得によって補償されるべき近似計算が可能になる。
【００４９】
前記計算回路は、前記誘導リアクトルの充電を制御するという、その最も重要な機能を実行しなければ無用である。充電の制限は、次の３つの状況のもとで行うことができる。
１．予測したエネルギー平衡を達成、
２．本明細書で後述する誘導エネルギー反転が発生、
３．強制リセット。これは、レギュレータを危険にさらす、または望ましくない低い周波数のリップルを与える可能性のある過大なデューティサイクルを回避するためのものであり、不足または過電圧条件、あるいは過電流条件の場合にも行うことができる。
【００５０】
充電は、前記計算回路の制御のもとで前述のスイッチをオフにすることによって停止する。前記スイッチは、必要な転流装置を有するＢＪＴ、ＭＯＳＦＥＴ、およびＩＧＢＴなどの半導体、またはサイリスタとすることができる。前記スイッチはまた、よく知られているような過飽和リアクトルとして実施することもでき、この過飽和リアクトルには磁気バイアスを急激にまたは徐々に加えることができ、またこれが前記誘導リアクトルと一体化されてもよい。
【００５１】
加えて、前記レギュレータ出力に速く転送できないエネルギーで前記誘導リアクトルを充電しないように、回路が設けられる。前記誘導リアクトルの充電が開始する、ある周期の早くに充電の時間を追加すると、その周期の後で追加エネルギーを誘導リアクトルから利用可能になる。しかし、無限の電圧を用いないで誘導リアクトル中の電流を瞬時に変化させることができないので、増大したエネルギーを前記誘導リアクトルから取り出すのに残りの時間では不足する場合、周期の後で反転点に到達する。時間内にその点を超えて充電すると、その周期内で利用可能なエネルギーが減少する。この問題は、本発明の非同期実施形態では無視することができる。このために、利用可能な長期のエネルギーがないということは、インダクタ内に蓄積された長期のエネルギーがないことを暗示するわけではなく、インダクタ内にあるどんな追加エネルギーを放電するにも周期内の残りの時間では不足することを意味する。
【００５２】
式４および式５は、前記誘導リアクトルの放電時間がゼロに近づくにつれ、誘導リアクトルの中で起こりうる電流変化、およびそこから取り出せるエネルギーもまたゼロに近づくことを示す。誘導エネルギーが増加する一方でそれを取り出すための時間が減少する、任意の周期のある時点で前記反転点に到達する。
【００５３】
前記反転回路は、式１、４および５で決まる、前記誘導リアクトル内の利用可能な運動エネルギーの変化の傾斜の符号反転に、直接的または間接的に応答する。直接応答は、これらの式から計算によって行われ、間接応答は、エネルギー平衡の傾斜の符号反転に基づく計算によって行われる。
【００５４】
追加充電がさらなる利用可能エネルギーを生み出すことを想定する制御ループの実施により、負帰還と、前記反転点までの安定動作とがもたらされるが、そのようなループを使用して前記量のエネルギーを超えて充電すると、レギュレータを破壊的に暴走させうる正帰還が生じる。したがって、本発明のレギュレータの計算回路は、そのような反転条件が発生した場合に前記誘導リアクトルの充電を終止するための反転回路を備えることができる。
【００５５】
前記反転回路は、従来技術のレギュレータ内で別個に実施して暴走を防止することができる。本発明の一態様は、利用可能エネルギー反転を回避するために前記誘導リアクトルの充電が終止される場合に実施される。
【００５６】
反転防止は、本発明の非同期実施形態から省くことができる。
本発明のレギュレータは、容量結合した集中素子伝送線路ターミネータを用いて実施して、集中素子共振および伝送線路反射を最少にすることができる。本発明による終端は、通常のフィルタ・コンデンサと並列に接続された追加のコンデンサを備えることができ、それ自体のＥＳＲは、式Ｚｏ＝（Ｌ／Ｃ）＾１／２による伝送線路インピーダンスと実質的に整合するように選択されている。前記終端は、別法として、個別抵抗と直列の前記追加コンデンサ、ダイオードまたはバリスタなどの非線形抵抗素子、あるいはＢＪＴまたはＦＥＴなどの能動デバイスを含む能動ターミネータを含むことができる。半導体増幅器でよく知られている、適切にバイアスされたトーテムポ−ル出力段の出力端子もまた、本発明による非線形終端抵抗として機能することができる。あるいは、本発明のエネルギー平衡式が、前記誘導リアクトル、ならびに内部および外部フィルタ静電容量によって形成された伝送線路のエネルギーに対応するので、明示的なターミネータを省くことができ、それによって計算回路が終端の役を果たすことが可能になる。
【００５７】
上記から、また以下の様々な実施形態についての説明から分かるように、本発明の基本過程は、エネルギー平衡、すなわちより具体的には、誘導リアクトルの充電を含み、その結果、誘導リアクトル充電中に誘導リアクトル中に入れられるエネルギーの量がチョッピング周期当たり負荷エネルギー要件にほぼ基づくようになる。この「要件」は、実際のエネルギー使用量、前の周期中のエネルギー使用量、その周期の残りに対し予測される使用量、またはその先の周期に対し予測される使用量に基づく。「チョッピング周期当たり負荷エネルギー要件にほぼ基づく」とは、以下を含むいくつかのことを意味する。すなわち、１）出力負荷に必要なエネルギーの推定値に基づく、２）出力負荷および出力フィルタ・リアクトルに必要なエネルギーの推定値に基づく。（この出力フィルタ・リアクトルは通常、電圧供給／レギュレータ用のコンデンサと電流供給／レギュレータ用のインダクタである。）
本明細書で用いられる「チョッピング周期」は、同期コンバータのクロック周期、または非同期コンバータの固有の動作に応じて生じる非コヒーレント周期である。
【発明を実施するための最良の形態】
【００５８】
図１は、本発明の同期レギュレータを備えるフライバック形コンバータを示し、これは以下のように動作する。
従来技術のフライバック・レギュレータと同様に、誘導リアクトル（Ｌ）の一方の極がサンプリング抵抗ＲＩＬを介して入力電圧源（Ｖｉｎ）の一方の端子に接続される。スイッチが周期的かつ交互に、前記誘導リアクトルの残りの極を前記電圧源の残りの極に接続し、またサンプリング抵抗ＲＩＩｄを介して出力フィルタリング・コンデンサと負荷に接続し、これらは前記入力電圧源まで返される。このスイッチングのデューティサイクルは、前記入力電圧を差し引いた出力電圧と前記入力電圧に関連する。
【００５９】
この時点で、従来技術のレギュレーションの技法から離れ始める。ＬｍａｉｎとＬｓの合計からなるインダクタＬが前記電圧源Ｖｉｎの極間に接続され、その電流ＩＬが上昇する。ＩＬが上昇するにつれ、誘導磁界に含まれる運動エネルギーが上昇する。ＲＩＬを通過するＩＬが、それに比例する電圧を降下させる。増幅器ＡＩＬが、ＩＬの瞬時値を表す電圧信号ＶＩＬ（ｔ）を発生する。
【００６０】
ここで従来技術から急に離れる。ＶＩＬ（ｔ）は、乗算器ＩＬｔＳＱの両方の入力端子に加えられ、乗算器ＩＬｔＳＱは、ＩＬの瞬時値の２乗を表す信号ＶＩＬ（ｔ）＾２を発生する。
【００６１】
フライバック・コンバータを低い周波数で動作させることは一般に実際的ではなく、あるいは望ましくないので、レギュレータの繰返しスイッチングの周期に制限が設けられることがある。このようにインダクタの充電を開始するために、タイミング発生器ＴＩＭＥＧＥＮがフリップフロップＢＩＳＴＡＢＬＥをセットし、このフリップフロップが、前記インダクタＬをＶｉｎの両端間に接続する。同時に、タイミング発生器は、下降するランプ波形ＶｄＴを送出し、これは、現在のチョッピング周期内の残りの時間を表す。
【００６２】
インダクタＬを放電するために無限の時間が使用可能ではなく、無限小の時間にそれを放電するための無限大の電圧も使用可能ではないので、所与の周期内にその磁界中のエネルギーのすべてを取り出すのは不可能になりうる。残りの周期時間では、電流がゼロよりも大きくなるべきＩＬ、ＩＬｄの放電値を生じさせうる。
【００６３】
放電状態への切替えと同時に、インダクタＬが、レギュレータ出力端のどんな電圧ともＶｉｎの正端子の間で接続されるので、放電中のインダクタの両端間の支配的な電圧Ｖｄは、出力電圧Ｖｏ（ｔ）に、ＳＷＩＴＣＨの「ｄｉｓｃ」位置でのその両端間のすべての降下Ｖｄｉを加えて、ＶＩＮ（−ＶＩＮ）を引いたものになる。加算機ＶｄＳＵＭは、前記３つの量を処理して放電電圧信号Ｖｄを生成する。ＳＷＩＴＣＨの「ｄｉｓｃ」極に同期整流器が使用される場合には、Ｖｄｉ項はおそらく無視できるが、ダイオードが使用される場合には、Ｖｄｉは重要である。後者の場合、ある固定値でダイオード降下を表すことができ、またはルックアップ・テーブルが負荷電流に基づいてＶｄｉを返すことができ、あるいは負荷と関連付けられた電流によって駆動される類似のダイオードを使用してＶｄｉを生成することができる。
【００６４】
インダクタＬは、その現在の電流ＩＬ（ｔ）から式ＩＬｄ＝ＩＬ（ｔ）−Ｖ（ｄ）×Ｔｄｉｓｃ／ＬによるＩＬｄまで放電させる。
インダクタＬは、現在のチョッピング周期の終わりまでに電流をゼロになるまで放電することができる。完全に放電させるためにＬが予測される場合には、Ｔｄｉｓｃに用いられるべき量はフライバック時間Ｔｆｂになる。Ｔｆｂを表す信号ＶＴｆｌｙを生成するために、ＶＩＬ、およびインダクタンスを表す電圧ＶＬが乗算器ＦＬＹＭＵＬＴに加えられる。除算器ＦＬＹＤＩＶがＦＬＹＭＵＬＴの出力をＶｄで除算して、式ｄＴ＝Ｌ×ｄＩ／Ｅに応じた信号ＶＴｆｌｙを生成する。
【００６５】
前記信号ＶＬは、ＬｍａｉｎとＬｓの合計インダクタンスの値を表す。Ｌｓは、Ｌｍａｉｎのレシオメトリックな測定のための標準器を構成する補助インダクタである。Ｌｍａｉｎの値が適切に知られており安定である場合には、Ｌｓは、インダクタンス計の比率計ＲＡＴＩＯＬとともに省くことができ、一定信号ＶＬが、本発明による計算におけるＬを表すことができる。
【００６６】
ＶＴｆｌｙがＶｄｔを超えた場合、インダクタＬを完全に放電するのに現在の周期内の残りの時間では不足し、この場合ＶＴＦは、Ｌの放電を予測するために使用すべき適切な信号にならない。この後者の場合では、ＶｄＴが、インダクタＬの放電を予測するために使用すべき適切な信号になる。
ＴｄｉｓｃセレクタがＶＴｆｌｙとＶｄＴのうち低い方を選択して、放電時間を表す放電時間信号ＶＴｄｉｓｃを生成する。
【００６７】
現在の周期の終わりでのＬ中の電流を予測する信号ＶＩＬｄを得るために、Ｖ（ｄ）およびＶＴｄｉｓｃがインダクタ放電乗算器ＬｄＭＵＬＴの入力端子に加えられる。インダクタ放電除算器ＬｄＤＩＶがＬｄＭＵＬＴの出力をＶＬで除算して、放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、Ｌ中の電流の変化を予測する信号を生成する。この信号を減算器ＬｄＳＵＢＴがＶＩＬ（ｔ）から減算し、放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、Ｌ中の電流の変化を予測する信号ＶＩＬｄを生成する。
【００６８】
ＶＩＬＤは、乗算器ＩＬｄＳＱの両入力端子に加えられ、乗算器ＩＬｄＳＱは、ＩＬの予測放電値の２乗を表す信号ＶＩＬｄ＾２を発生する。
減算器ＬＳＵＢＴがＶＩＬ（ｔ）＾２とＶＩＬｄ＾２の差を表す信号を発生し、この信号は、乗算器ＭＵＬＴＬの一方の入力端子に加えられる。その他方の入力端子にＶＬが加えられて積Ｖ２ｄＫＥＬが得られ、これは、２で除算されると運動エネルギーを表す信号ＶｄＫＥＬになり、この運動エネルギーは、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとすれば、インダクタＬから得ることができると予測される。
【００６９】
Ｌが放電するにつれて、ＩＬがＶＩＮを通過し、Ｌを通り、負荷ＲＬと内部フィルタ・コンデンサＣｆの両方に入り、ＲＬに付随するいかなる外部静電容量Ｃｅｘｔにも入る。すなわち、放電時間中、ＶＩＮはＬのフライバックによって発生する電圧と直列になり、したがってＶＩＮは出力へのエネルギーを与える。このエネルギーは、ＶＩＮと、放電中のＬの平均電流と、放電の時間との積になる。別法として、後の方の２つの項を負荷電流および現在の周期で置き換えて本発明を実施することもできる。ＶＩＮからの前記エネルギーを予測する信号ＶＫＥＩＮｄｉｓｃを発生するために、乗算器Ｉ＊ＴＭＵＬＴによってＶＩＬ（ｔ）にＶＴｄｉｓｃが乗算され、次に、得られた積にＶＩＮが乗算器ＫＥＩＮＭＵＬＴで乗算される。Ｉ＊ＴＭＵＬＴの出力はまた、乗算器ＶＫＥｄｉｄｉｓｃＭＵＬＴにも渡される。
【００７０】
加算機ＳＵＰＳＵＭは、ＶｄＫＥＬとＶＫＥＩＮｄｉｓｃを加算して、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合のエネルギーの供給量を予測し、それによってエネルギー供給量信号ＶＫＥＳＵＰを生成する。
【００７１】
Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高くなるか低くなる、あるいはそれと一致して等しくなりうる、ある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。
【００７２】
この目的のためには、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとすれば、所望の電圧まで充電されるのに静電容量がどれだけのエネルギーを必要とするかを予測することが望ましい。
この目的のために、Ｖｏ（ｔ）が乗算器ＶＯｔＳＱの両入力端子に加えられて、その２乗を表す信号Ｖｏ（ｔ）＾２が発生する。
Ｖｒｅｆが同様に乗算器ＶｒｅｆＳＱの両入力端子に加えられて、その２乗を表す信号Ｖｒｅｆ＾２が発生する。
【００７３】
減算器ＣＳＵＢＴは、Ｖｏ（ｔ）＾２とＶｒｅｆ＾２の差を表す信号を発生し、これは、乗算器ＣＭＵＬＴの一方の入力端子に加えられる。その他方の入力端子に、レギュレータ内部静電容量にすべての外部静電容量を足し合わせた総量を表す信号ＶＣが加えられて、積Ｖ２ｄＫＥＣが得られ、これは２で除算されると信号ＶｄＫＥＣになって、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、総静電容量を前記所望の電圧まで充電するのに必要と予測される運動エネルギーを表す。
【００７４】
Ｃｆと、本発明のレギュレータの端子に付けられるあらゆる追加静電容量との値が適切に分かっており、安定である場合には、一定の信号ＶＣが、本発明による計算におけるＣを表すことができる。そうでない場合の、その総静電容量を求めるための回路について以下で論じる。
【００７５】
インダクタＬを放電するためにダイオードが使用される場合には、エネルギーを消費する損失を招く。誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合の、この損失エネルギーを予測する信号ＶＫＥｄｉｄｉｓｃが乗算器ＶＫＥｄｉｄｓｃＭＵＬＴによって生成される。ダイオードではなく同期整流器が使用される場合には、信号ＶＫＥｄｉｄｉｓｃ、およびそれを生成する装置を省いて本発明を実施することができる。
【００７６】
放電中は、ＶＩＮおよびＬがエネルギーを供給しているので、レギュレータ出力端のどの負荷も同時にエネルギーを消費している。この負荷エネルギーは、次の式で予測される。
ＫＥｌｄｄｉｓｃ＝Ｖｏ（ｔ）×Ｉｌｏａｄ×Ｔｄｉｓｃ （式６）
ここで、Ｉｌｏａｄ＝負荷電流である。
【００７７】
負荷が実質的に抵抗である場合には、Ｉｌｏａｄを表す信号ＶＩｌｏａｄをレギュレータ出力と直列のサンプリング抵抗から適切な増幅を加えて得ることを選択し、それによって本発明を実施することができる。負荷が誘導性である、またはサンプリング抵抗を付けることが望ましくないという、ありそうな状況を検討するために、負荷電流を暗示的に求めるための回路について以下で論じる。
負荷電流は、次の式により求めることができる。
Ｉｌｄ＝Ｃｔｏｔ×Ｖｒｉｐ／Ｔｓａｇ （式７）
ここで、
Ｉｌｄ＝負荷電流
Ｃｔｏｔ＝レギュレータ出力端での総静電容量
Ｖｒｉｐ＝波高値出力リップル電圧
Ｔｓａｇ＝周期の時間−Ｌの放電時間
上記の２つの式を組み合わせると、次式になる。
ＫＥｌｄｄｉｓｃ＝Ｖｏ（ｔ）×Ｔｄｉｓｃ×Ｃｔｏｔ×Ｖｒｉｐ／Ｔｓａｇ （式８）
【００７８】
ＳＷｒｉｐａ、ＳＷｒｉｐｂ、ＣｒｉｐａおよびＣｒｉｐｂを含む従来の構成のＲｉｐｐｌｅ Ｐ−Ｐ ＣＯＮＶＥＲＴＥＲが、Ｖｏ（ｔ）を変換してＶｒｉｐを与える。このコンバータは、Ｌのフライバック電圧Ｖｆｂが所定の閾電圧ＶｔｈＦＢを超えたときに、従来の比較器ＦＢＣＯＭＰが発生する信号ＶＦＢｓｗによって駆動される。
【００７９】
放電時間中に消費されるべき前述のエネルギーを予測する信号ＶＫＥｌｄｄｉｓｃを発生するために、ＶＣ、Ｖｏ（ｔ）、ＶｒｉｐおよびＶＴｄｉｓｃが乗算器ＫＥｌｄｄｉｓｃＭＵＬＴに加えられ、その出力が除算器ＫＥｌｄｄｉｓｃＤＩＶに加えられる。その商が信号ＶＫＥｌｄｄｉｓｃになる。
【００８０】
加算機ＳＵＰＳＵＭがエネルギーの供給量を予測するように、同様の方法で加算機ＤＥＭＳＵＭがＶｄＫＥＣとＶＫＥｌｄｄｉｓｃとＶＫＥｄｉｄｉｓｃとを加算して、誘導性放電が直ちに開始し、選択された放電時間の終わりまで継続するとした場合のエネルギーの需要を予測し、それによってエネルギー需要信号ＶＫＥＤＥＭを生成する。
【００８１】
平衡比較器ＢＡＬＣＯＭＰが、前記予測エネルギー供給量信号ＶＫＥＳＵＰを前記予測エネルギー需要信号ＶＫＥＤＥＭと比較する。前者が後者を上回ったときに、ＢＡＬＣＯＭＰは、ＯＲゲートＯＲＲＥＳＥＴの入力端子に論理１を発生し、これがＢＩＳＴＡＢＬＥをリセットし、それによりＳＷＩＴＣＨを切り替えてインダクタＬの放電を開始する。
【００８２】
原理上は、この実施形態では明示的に対応されない別のエネルギー損失項が存在し、これは、インダクタＬに付随しうるどんなスナバ回路網のいかなる抵抗によっても浪費されるエネルギーである。原則として、このエネルギーは、明示的に考慮するには値しないほど小さいことが判明しており、したがって、明示的に対応される前述のエネルギー項中のわずかな誤差として存在する。
【００８３】
現在の周期の終わりで、ＴＩＭＥＧＥＮがＢＩＳＴＡＢＬＥを新たに設定して新しい周期を開始する。これは、フライバック時間が現在の周期の残りの時間と等しいか、それを上回るならば、予測され選択された放電時間の終了時に起きる。しかし、フライバック時間が現在の時間の残りよりも少ない場合には、インダクタＬが伝導する電流は、新しい周期で充電が開始するまで実質的にゼロである。
【００８４】
エネルギー平衡が本発明のレギュレータの項をリセットするだけであるなら、このレギュレータは、破壊的に暴走しやすい特性を従来技術のレギュレータと共有するはずである。こうした特性の根元は、無限大の電圧または無限の時間を用いなければインダクタを瞬時に放電できないことにある。誘導性充電の開始時に充電時間を追加すると、使用可能な誘導エネルギーが増大する。しかし、インダクタの放電に使用可能な電圧時間積がインダクタを放電するのに不足するようになるまで、インダクタを充電する時間に固執する場合には、その使用可能なエネルギーは、増加した充電時間に伴い低下し始める。放電時間中のＶＩＮからのエネルギーもまた、放電時間によって限定される。本発明を示すこの図では、エネルギー供給量信号ＶＫＥＳＵＰはまた、比較器ＴＡＣＯＭＰとともに微分回路ＣＴＡとＲＴＡを含む傾斜検出器にも供給される。時間に対するＶＫＥＳＵＰの傾斜が反対になる、すなわち反転（「ｔｕｒｎｓ−ａｒｏｕｎｄ」）したときに、ＴＡＣＯＭＰからの信号ＶＴＡがＯＲＲＥＳＥＴに加えられ、それによりＢＩＳＴＡＢＬＥをリセットし、ＳＷＩＴＣＨを切り替えてインダクタ充電周期を終止する。本発明の反転態様は、正帰還がレギュレータの破壊を招かないようにフィードバックの特定の傾斜が支配的でなければならない従来技術と対照的である。従来技術では通常、デューティサイクルを任意に制限することによって反転を回避し、あるいは反転が起きた場合に総電流引き出しを制限することによって破壊を防ぐが、その両方の手法が、望ましくない動作の非効率を招く。本発明の反転態様は、ＶＫＥＳＵＰまたはＶｄＫＥＬに応答する反転を用いて実施することができる。
【００８５】
インダクタンスの働きとしてＶＬを発生する方法は次の通りである。ＬｍａｉｎとＬｓが一緒になって総インダクタンスＬを構成する。Ｌｍａｉｎの値は、そのコアのＢ−Ｈ曲線の非直線性によって変えることができ、一方Ｌｓは、Ｌｍａｉｎよりも小さい、たぶんその１％または１０％のインダクタンスを有するように選択され、したがって小さな交流電圧だけを降下させることができる。Ｌｓが適切に選択されるならば、Ｌｍａｉｎが飽和に近づく電流において、Ｌｓは好ましくは、それ自体のＢ−Ｈ曲線の直線部分にとどまる。Ｌｓはまた、望ましいだけ精度よく選択することもできる。ＩｌがＬｍａｉｎもＬｓも通って流れるので、これらの直列の組合せの両端間で交流電圧Ｖｔｏｔが降下するが、Ｌｓの両端間では小さい方の電圧Ｖｓが降下する。除算器ＬＲＡＴＩＯＭＥＴＥＲにより適切にスケーリングされて与えられるＶｔｏｔとＶｓの比は、ＬｍａｉｎにＬｓを足し合わせた実際の値に応答するＶＬの発生源を提供し、このＶＬは、本発明によるエネルギー計算にも、Ｌｍａｉｎが意図せずに間違った値になっていること、または飽和に近づいていることを警告するためにも用いることができる。インダクタンスは、図示のように直列に接続されたインダクタの電圧比を用い、または並列に接続されたインダクタの電流比をレシオメトリックに用いて、レシオメトリックな測定法により求めることができ、あるいは、本発明の別の図に示されるように、電流変化で除算した電圧時間積による暗黙的な算出によって求めることができる。インダクタンスのレシオメトリックな算出は周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。ＶＬを発生するための他の回路は、後に続く図で以下に、より詳細に示される。
【００８６】
本開示全体に渡って説明する実施形態のいずれも、誘導リアクトルの値、またはその中に蓄積される磁束を算出するために、誘導リアクトル中の電流Ｉｌを求める必要がありうる。そうする１つの方法が、カレント・ミラーを使用することでありうる。カレント・ミラーは、ＳＥＮＳＦＥＴ、ＨＥＸＳＥＮＳ、またはミラーＦＥＴなど市販のデバイスを使用することを含めて、当技術分野でよく知られている。電流を感知する他のどんな方法も、現在既知であろうと今後発明されようと、本発明の範囲内に入るものである。本明細書に記載したものいずれかに類似の技術および方法を使用して、実施された回路内の他の電流を、負荷または出力フィルタ・コンデンサの中の電流を含めて求めることができる。
【００８７】
静電容量の働きとしてＶＣを発生する方法は次の通りである。本発明により予測するエネルギーを蓄積できる静電容量は、内部レギュレータ・フィルタ静電容量に加えてレギュレータ出力端子に接続されたすべての静電容量を含む。スイッチング周期によりＩＬの交流電流部分が生じ、これは、内部静電容量と外部静電容量の間でそれぞれのサセプタンスに応じて分割される。この図で、サンプリング抵抗ＲＩｌｄを通過するＬの放電電流により、ある電圧が降下し、この電圧は、ＡＩｌｄによって増幅され、高域通過フィルタＨＰＦを通過して信号ＶＩｌｄを生成し、この信号は、負荷電流およびフィルタ電流の交流部分、すなわち総出力静電容量中を流れるすべての電流を表す。サンプリング抵抗ＲＩＣｆを通過する電流ＩＣｆはある電圧を降下させ、この電圧は増幅器ＡＩＣｆによって増幅されて信号ＶＩＣｆを与え、この信号は、除算器ＣＲＡＴＩＯＭＥＴＥＲの除数入力端子に加えられる。すなわち、レシオメトリックな測定法によって、Ｃｆが正確に分かっており、レシオメトリックな出力が適切にスケーリングされるならば、Ｃｆ中の電流で除算したＩＬの交流部分がＣの実際の値に応答するＶＣの発生源を提供し、この電圧は、本発明によるエネルギー計算に使用することができる。適切な被除数および除数は、この図に示されるサンプリング抵抗、増幅器、およびフィルタを使用して得ることができ、あるいは別の図で詳細に以下で示される変流器を使用することによって得ることができる。静電容量をレシオメトリックに求めることは周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。ＶＣを発生するための他の回路は、後に続く図で以下に、より詳細に示される。
【００８８】
ＴＩＭＥＧＥＮのリセット信号は、適正な動作に必ずしも不可欠とは限らないが、レギュレータ出力の周波数を知らなければならない場合、例えばいくつかのレギュレータの同期動作が望ましい場合に有用であることがある。
【００８９】
この実施形態では、図示の計算機能は周知のアナログ技術を用いて実行される。加算および減算は、数千種類の周知の演算増幅器のいくつかを使用して実行することができる。乗算および除算は、Ａｎａｌｏｇ ＤｅｖｉｃｅｓのＡＤ７３４乗算器／除算器などのギルバート・セル・デバイスを使用して実行することができる。乗算および除算はまた、バイポーラ接合トランジスタの予測可能な対数Ｉ／Ｖ挙動を利用する周知の技術を用いて実行することもできる。あるいは、周知のパルス幅変調技術を用いて、インダクタンスおよび静電容量の計算など、この実施形態の低速の乗算／除算機能を実行することもできる。これらの技術すべては、個別構成要素からモノリシック集積回路まで、広範囲のモノリシック集積度を用いて実施することができる。遅延がエネルギー平衡誤差を発生させるので、ＶＩＬおよびＶｏ（ｔ）に応答する計算経路内でのエネルギー項の計算には高速技術を用いることが最善である。本発明のこの同期実施形態のエネルギー項の計算では「時間が肝要である」。同様に、優れた負荷過度応答が望ましい場合、この実施形態の負荷エネルギー項を予測するには高速技術が必要である。
【００９０】
図２は、図１のレギュレータを、約１ｍＡから４０ｍＡのランプ負荷変化を伴い、その出力端子の７０μＦのスイッチ静電容量によって、その内部の１０μＦコンデンサと併せて１０μＦと８０μＦに総静電容量を変化させて動作させたときの、レギュレータの波形を示す。出力波形Ｖｏ（ｔ）のリップル振幅は、総静電容量にほぼ反比例する。この場合で５Ｖである所望の電圧が、この実施形態ではＶｏ（ｔ）リップルのピークに発生するので、Ｖｏ（ｔ）の最高はほぼ５Ｖにとどまる。その上のスパイクは、静電容量の内部情報が新しい真の値を一瞬の間はるかに超えたままで静電容量が急に低下したときに発生する。記録の下に移ると、本発明のこの実施形態によって構成される静電容量計の出力であるＶＣが示されている。静電容量を知らせるにはＶＣのピークだけが使用される。ＶＣのリップルの下にほとんど隠れて、本発明のこの実施形態によって構成されるインダクタンス計の出力であるＶＬが示されている。ＶＬは、２２μＨの内部インダクタンスを正確に知らせている。下の波形は、Ｉｌｏａｄについての別個の情報である。というのは放電時間中の負荷エネルギーを表す、負荷電流についての情報を含む項が内部に存在するにもかかわらず、実施形態で利用可能なＩｌｏａｄの明示的な項がないからである。
【００９１】
図２、ならびに本発明の結果を示す他のすべてのグラフは、周知の電子回路用コンピュータ・シミュレーション・ツールであるＳＰＩＣＥを使用して作成されている。
図３は両方とも、本発明の簡略化した形によるレギュレーションを使用するフライバック・コンバータの、ＳＰＩＣＥおよび実際の試験がされたハードウェアの概略図である。このコンバータは、ＶＢａｔからの１．１〜１．６ボルトの入力電圧で動作し、負荷Ｉｌへの１００ｍＷの電力の５Ｖの出力を生成する。Ｌ１、Ｑ１５、Ｃ４、Ｃ５、およびＲ２２は、周波数が約６７ＫＨｚの従来の特性のＬＣ発振器を形成する。その出力は、チョッピング信号を供給するためにすべてがＵ１ｂでバッファされたＱ１４、Ｒ１４、Ｒ１５、およびＲ１７を含む先鋭化およびデューティサイクル変調回路に、コンデンサＣ７によって交流結合される。Ｕ１ａは、コンバータを使用可能にし、あるいは使用不可能にする。Ｒ１８、Ｃ１、およびＵｌｃは、チョッピング信号の立上がりエッジを遅延させて、それがフリップフロップＵ２ａ、ｂへのＣＬＲ信号と混同されないようにする。出力駆動を増大させるために、フリップフロップＵ２ａ、ｂは実際には、パッケージ当たり２つ存在するラッチからなる複合品の単一のフリップフロップである。
【００９２】
コンバータが起動し、その出力を増すとき、レギュレータは動作しないように抑制され、チョッピング信号は、全デューティサイクルでフリップフロップＵ２ａ、ｂを通る。その出力は、Ｑ１６、Ｌ２、Ｒ２６、Ｃ８、およびＤ４から構成される従来のフライバック・コンバータを駆動し、これはフィルタ・コンデンサＣ６を補充する。Ｃ２は、局部的なエネルギーをフライバック・コンバータに供給するとともに、Ｌ２とグランドの間に短い交流帰路を設けるための蓄積コンデンサである。Ｄ４は、周知の同期整流器と置き換えて本発明を実施できることに注意されたい。Ｒ２５、Ｑ１７、Ｑ２３、Ｑ１１、Ｑ１９、Ｑ１８、Ｑ２２、Ｒ３２、Ｒ３１、Ｒ２９、Ｒ２８、Ｃ１３、Ｃ９、Ｒ２３、Ｒ２４、Ｒ１０、およびＣ１０は電流モニタを形成し、これは、インダクタ充電中のＱ１６およびＬ２の電流の複写である電流シンク出力を有する。抵抗Ｒ５、Ｒ９、Ｒ１１、Ｒ１２、およびＲ７とともに、Ｑ３、Ｑ６、Ｑ５、Ｑ７、Ｑ９、Ｑ１０、Ｑ８、およびＱ１２は電圧増幅器を形成する。Ｄ７は５Ｖ出力を、リップルが重畳した２．５Ｖにレベルシフトする。Ｄ８は、Ｑ３のベースで増幅器の非反転入力端子に供給される２．５ボルト基準である。Ｖ４の−（つまり負）端部上のシフトされたリップルは、入力抵抗Ｒ４およびスピードアップ・コンデンサＣ１１を介して、同じ増幅器の反転入力端子であるＱ６のベースに供給される。Ｄ６は、増幅器出力の過剰負偏移を防止する。Ｒ３、Ｒ２０、Ｒ２１、Ｄ１、Ｄ２、およびＤ３は、リップルの複写を近似的に平方根関数に曲げるための曲線適合フィードバック回路網を形成する。Ｃ２は、増幅器の過度応答を調整する。増幅器が反転形であり、２．５ボルトを基準にするので、その出力は、５ボルト未満の負に向かう出力リップルの平方根を正の方向で表す、正に向かって曲がったのこぎり波になる。Ｑ２２によってシンクしたインダクタ電流の複写は、Ｒ２の両端間に負に向かう電圧降下を生じる。この降下がＱ２のベースを２．５ボルト未満にするのに十分である場合には、Ｑ１、Ｑ２、Ｑ４、およびＲ１を含む比較器がＲ８に電流を供給して、ＮＯＲゲートＵｌｄを通過してフリップフロップＵ２ａ、ｂをリセットする電圧が生成され、Ｑ１６がオフになり、それによってＬ２の充電が終止し、そのエネルギーのＣ６への転送が開始する。Ｑ１３は、そのエミッタで負偏移をクランプする。Ｑ２０、Ｑ２１およびＱ２４、Ｒ２７、Ｒ３０、Ｒ３３およびＲ３４は、電池電圧が１．１ボルト未満に降下した場合にＬＥＤ Ｄ５を発光させて、電池を交換する必要があることを表示する。
【００９３】
図４は、図３のコンバータおよびレギュレータの、その負荷が急に１ｍＡから１９ｍＡに変えられ１ｍＡに戻されたときの過度応答を示す。
図５は、図３のコンバータおよびレギュレータの、その負荷が０ｍＡから２０ｍＡまで傾斜している間のリップルを示す。全負荷時に、理論上の最少リップルは２７．２ｍＶであり、図２の回路のリップルは２７．４ｍＶである。
図６は、本発明によるフライバック形コンバータに、その入力端子とその出力端子の間で電気絶縁バリアを設けるための構成要素を取り付ける方法を示す。
【００９４】
この適合では、図１に示す計算回路が前記絶縁バリアの出力側に存在するものとする。絶縁フライバック・コンバータでは、入力からのエネルギーがフライバック中に絶縁バリアを横断して出力に現れることができないので、信号ＫＥｉｎを予測するための図１の回路は、除去するか使用不可能にしなければならない。ＶＩＬ（ｔ）は、適用されるどんな巻数比にも対応するように調整されなければならず、ＶＬは、その比の２乗に一致するように調整されなければならない。
【００９５】
Ｌｍａｉｎの絶縁は単純な事柄であり、それは単純に別の巻線を獲得してトランスになる。ＬｓがＬｍａｉｎに対して大きい場合には、それをまたＬｍａｉｎとその新しい巻線の巻数比に等しい、または適正に関連した巻数比のトランスにするように選択することができる。この場合には、破線で示された絶縁バリアの外側にＬＲＡＴＩＯＭＥＴＥＲを移動することができる。
【００９６】
あるいは、Ｌｓが比較的小さい場合には、比率計を入力側に保持し、絶縁増幅器を使用して、ＶＬを絶縁バリアを越えて通過させることができる。この絶縁増幅器は、米国特許第４３９５６４７号および第４３８３２２２号、またはそれらに対応するより最近の特許に記載のもの、光学リンクまたは磁気リンクを有するアナログ−デジタル・コンバータおよびデジタル−アナログ・コンバータ、そのようなリンクを有するＶ−ＦコンバータおよびＦ−Ｖコンバータ、あるいは他の多数の周知の絶縁技術の１つなど、周知のものである。
ＶＩＮは、ＶＬの場合と同じ技術を用いて、バリアを越えて通過させることができる。
【００９７】
バリアを越えてＶＩＬ（ｔ）を通過させることは、少しだけより複雑である。選択された絶縁増幅器または他の回路は、この信号を適切な忠実度で通過させるのに十分な帯域幅を保有していないことがある。変流器を使用してもよいが、変流器は暗黙的に高域通過フィルタであり、直流情報を通過させない。解決策は、絶縁増幅器または他の回路と変流器の両方を使用することである。この図では、負担抵抗ＲＩＬｂ付きの変流器ＴＩＬが、約１ＫＨｚから数百ＭＨｚまでのＩＬの交流成分を通過させることができる。ＴＩＬの折点周波数は、ＲＩＬｂで分割されたそれ自体の時定数を設定することによって決めることができる。電流ＩＬはまた、ＲＩＬａを通過して比例電圧が降下し、この電圧は、絶縁バリアを越えてＩＬの直流情報を運ぶ絶縁増幅器ＡＩＳＯＩＬに供給される。ＴＩＬを通過する交流部分の符号および利得と、ＡＩＳＯＩＬを通過する直流部分の符号および利得とは適正に対応するようにすべきであり、それによってたぶん等しい利得および符号をもつ。ＩＬ情報の交流部分および直流部分は、図示のように、または他の多くの周知の回路によって合計される。ＴＩＬの通過帯域とＡＩＳＯＩＬの通過帯域とのオーバラップがある場合には、低域通過フィルタＩＬＬＰＦを使用して前記オーバラップする応答を除去することができる。あるいは、２つの経路の各折点周波数が等しく設定される場合には、ＩＬＬＰＦを削除することができる。前記折点周波数を等しくすると、平滑なクロスオーバがもたらされ、結果として直流から非常に高い周波数までほぼ平坦な応答が得られる。
【００９８】
増幅器ＡＩＬは、ＶＩＬ（ｔ）を適正にスケーリングするために必要になりうる。
ＶＩＬをコンディショニングするためのこのような技術はまた、電気的に接続したＩＬ情報のサンプリングが比較的大きな電圧により望ましくないものになることがある、非絶縁コンバータにおいても有用である。
【００９９】
図７は、本発明の非同期レギュレータを備えるフライバック形コンバータを示し、このレギュレータは次のように動作する。
従来技術のフライバック・レギュレータと同様に、誘導リアクトルの一方の極が、任意のサンプリング抵抗を介して、入力電圧源の一方の端子に接続される。その１つがダイオードでよい各スイッチが、前記誘導リアクトルの残りの極を前記電圧源の残りの極と、前記入力電圧源まで返される出力フィルタリング静電容量および負荷とに、周期的かつ交互に接続する。このスイッチングのデューティサイクルは、前記入力電圧を差し引いた出力電圧と前記入力電圧に関連する。
【０１００】
インダクタＬが充電されている間、その電流ＩＬが上昇する。ＩＬが上昇するにつれ、誘導磁界に含まれる運動エネルギーが上昇する。ＲＩＬを通過するＩＬが、それに比例してある電圧を降下させる。増幅器ＡＩＬが、ＩＬの瞬時値を表す電圧信号ＶＩＬ（ｔ）を発生する。
【０１０１】
ここで従来技術から離れる。ＶＩＬ（ｔ）は、乗算器ＩＬｔＳＱの両方の入力端子に加えられ、乗算器ＩＬｔＳＱは、ＩＬの瞬時値の２乗を表す信号ＶＩＬ（ｔ）＾２を発生する。
【０１０２】
インダクタＬ内のエネルギーに比例する前記信号ＶＩＬ（ｔ）＾２は、除算器ＫＥＬＳＣＬの一方の入力端子に加えられ、その他方の入力端子にスケーリング信号ＶＫＫＥＬが加えられて、インダクタＬから得ることができると予測される運動エネルギーを表す、積ＶＫＥＬを得る。
【０１０３】
出力電圧Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高くなるか低くなる、あるいはそれと一致して等しくなりうる、ある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。この目的のためには、誘導性放電が直ちに開始するなら所望の電圧まで充電されるのに静電容量がどれだけのエネルギーを必要とするかを予測することが望ましい。
【０１０４】
本発明のレギュレータのリップルは小さいので、Ｖｏ（ｔ）は、ＣｆにＣｅｘｔを加えた総静電容量を所望の電圧Ｖｒｅｆまで充電するのに必要なエネルギーの良好な区分的線形近似を含む。
【０１０５】
本発明によるレギュレータは、説明したようにＶｏ（ｔ）を堅固に復元しようとする。さらに、前記レギュレータは、インダクタンスおよび静電容量についての内部情報が正しくない場合でも、これらのエネルギーがほぼ正しい比で知らされる限り、エネルギー平衡を正しく維持する特性がある。前記レギュレータの主要な機能は調整することであるので、以下で説明するように、これらの特性を利用して、インダクタンスおよび静電容量についての正しい情報が失われることがあっても、本発明によるレギュレータを簡略化することができる。
【０１０６】
ＶＣの瞬間的な電圧が、インダクタンスと静電容量の比であるＬ／Ｃ比を誤って知らせた場合には、Ｖｏ（ｔ）は、Ｖｒｅｆに正しく応答しなくなる。減算器ｄＶＳＵＢＴは、失敗した応答、すなわち誤差の符号および量を表す信号ＶｄＶを発生する。ＶｄＶは、乗算器ＶｄＶＭＵＬＴの一方の入力端子に供給され、前記乗算器の他方の入力端子にはスケーリング電圧ＶＫｄＶが加えられて、前記誤差の所定の分圧を表す信号ＶＥＲＲＦＲＡＣを発生する。ＶＥＲＲＦＲＡＣの極性は、次のように、ＶＣの誤差を補正することになるようにされる。従来の構造の、ＢＵＦ１、Ｓｈ１、Ｃｈ１、ＢＵＦ２、Ｓｈ２、およびＣｈ２を含むサンプルホールドＳ＋Ｈは、ＶＣの現在の値を少なくとも１周期の間保存して、信号ＶＣｓ１を生成する。加算機ＣＬＯＯＰＳＵＭは、ＶＥＲＲＦＲＡＣをＶＣｓ１に加算して、新しくより正確なＶＣの値を生成し、この値はその後の周期で使用される。したがって、このレギュレータのＬ／Ｃ比の誤差は数サイクル内に消滅して、ＶＣの補正値が生成される。
【０１０７】
前記ＶＣの補正値は、乗算器ＫＥＣＭＵＬＴの一方の入力端子に加えられ、前記乗算器の他方の入力端子にはＶｄＶが加えられる。ＶｄＶは、Ｖｏ（ｔ）をＶｒｅｆと適正に相関するまで正しく回復させるのに必要なエネルギー量に比例する情報を含む。この乗算の積は、本発明によるレギュレータの総出力静電容量を適正に補充するのに必要なエネルギーに比例する信号ＶＫＥＣになる。ＶＫＥＬおよびＶＫＥＣは、エネルギー平衡比較器ＢＡＬＣＯＭＰの入力端子に加えられ、この比較器は、ＶＫＥＬがＶＫＥＣを上回った場合にリセット信号ＶＲＥＳを生成する。このリセット信号は、ＯＲゲートＯＲＲＥＳＥＴを通過し、フリップフロップＢＩＳＴＡＢＬＥをリセットし、それによりスイッチＳＷＩＴＣＨを開き、それによって充電が終止し、インダクタＬの放電が開始する。
【０１０８】
ＯＲＲＥＳＥＴの他方の入力端子は、ＶＩＬ（Ｔ）が閾電圧ＶＩＬｔｈＨＩを超えるたびにリセットを発生する比較器ＩＬＨＩＣＯＭＰによって駆動されて、インダクタＬ中の過剰電流に応答する。この過剰電流リセット機能は、従来技術により過剰電流からレギュレータを保護する。この非同期レギュレータでは、インダクタＬを放電するための時間は望ましいだけ長くすることができるので、同期レギュレータで発現するようなエネルギー反転がない。非同期レギュレータでは、電流制限が、構成要素を保護するのにも、望ましくない長チョッピング周期を防止するのにも十分である。
【０１０９】
充電を終止したときに、インダクタＬ中の電流は流れ続け、それによってダイオードＤすなわち同期整流器がオンになり、負荷電流が供給され、レギュレータ出力静電容量が補充される。信号ＶＩＬ（ｔ）は、比較器ＩＬＬＯＣＯＭＰの一方の入力端子に加えられ、この比較器は、ＶＩＬ（ｔ）が閾電圧ＶＩＬｔｈＬＯ未満に下落するたびにセット信号ＶＳＥＴを発生する。したがって、インダクタＬが十分に放電されたときにＢＩＳＴＡＢＬＥがセットされ、それによりＳＷＩＴＣＨが閉じて、新たな周期がインダクタＬを充電することで開始する。
【０１１０】
ダイオードＤが電流を供給するときにそれをオンにする際、インダクタＬは、Ｖｏ（ｔ）を上回り、かつＶＩＮを上回る電圧を発生する。このインダクタは、それが放電するときに「フライバック」すると称される。インダクタＬの電圧は、比較器ＦＢＣＯＭＰの一方の入力端子に接続され、この比較器の他方の入力端子には閾電圧ＶｔｈＦＢが接続される。したがってＦＢＣＯＭＰは、フライバック時間中、すなわちインダクタＬの放電中に信号ＶＦＢｓｗを発生する。前記信号ＶＦＢｓｗは、サンプルホールドＳ＋Ｈのスイッチを駆動する。
【０１１１】
ＶＫＫＥＬがＬの実際の値に正しくスケーリングされる場合には、本発明のレギュレータの、正しい出力電圧を得ようとする制御ループの特性は、信号ＶＣによって総静電容量についての正しい情報をもたらす。しかし、たとえＶＫＫＥＬがＬと不整合であっても、このレギュレータはなお良好に調整する。ただし総静電容量の値を間違って知らせることになる。この場合には、その過度応答がわずかに劣化することがある。
【０１１２】
信号ＶＫｄＶＳＣＬは、周期ごとの誤差補正分圧を決定する。例えば、ＶＫｄＶＳＣＬの高い値では、静電容量の急激な変化への応答がより速くなるが、オーバシュートを伴う可能性がより高く、一方低い値では、オーバシュートを伴わずに遅い補正になる。より複雑な実施形態に比べてこの実施形態の軽微な１つの欠点は、その静電容量フィードバック・ループの周期ごとの分圧補正が、静電容量補正を行うことができる速度を限定することである。これは、静電容量の急な変化が起きたときだけ問題を引き起こす。かなり大きい静電容量の急な付加が一時的な出力電圧垂下をもたらし、かなり大きい静電容量の急な除去が一時的な出力電圧スパイクをもたらす。前記スパイクが応用上の問題を引き起こすならば、出力電圧が所望の電圧を選択された分圧だけ上回ったときにリセット信号をＯＲＲＥＳＥＴに加えるのは大したことではない。
【０１１３】
本発明のエネルギー平衡フィードバック・ループの、線路変化または負荷変化にかかわらず、また総静電容量にかかわらず正しい出力電圧を得ようとする特性は非常に強力であるので、この簡略化実施形態では、本発明の他の図で明示的に対応される多くのより小さい項が、上述の静電容量フィードバック・ループの動作によって簡単に抹消される。
【０１１４】
図８は、図７のレギュレータを１ｍＡから５０ｍＡまでのランプ負荷変化、および４０μＦから８０μＦへの静電容量変化を伴って動作させたときの出力波形を示す。リップルが静電容量にほぼ反比例していることにまず注意されたい。次に、この図に関して、図７のレギュレータは、４０μＦの外部コンデンサを前記レギュレータの出力端子に接続し、また非接続にするように交互に切り替えて動作させたことに注意されたい。前記レギュレータには、それを前記静電容量変化に適応させるための調整が加えられなかったが、前記レギュレータは、前記静電容量変化に自動的に適応した。この記録の約９．７ｍＳでのＶｏ（ｔ）のピークのわずかな垂下は、即時とはいえない適応に起因する。１２ｍＳと１４ｍＳの間に類似の垂下がないことは、この時間までに前記レギュレータが前記静電容量変化に適応したことを示す。
【０１１５】
約１７．５ｍＳでのスパイクは、全負荷での静電容量の急な変化に起因する。計算回路は、比較的大きなコンデンサを充電するのに十分なエネルギーを小さなコンデンサに入れ、その結果、一時的な小さい過電圧状態になり、その直後に急な負荷除去が続く。ここで電荷がフィルタ・コンデンサ中に閉じ込められ、電荷を放電するために追加回路を実施することは別として、その電荷が放散されるようにする唯一の方法は、負荷が、１７．６ｍＳから１８．５ｍＳまでの傾斜の間でそれが行うように、電荷を排出できるようにすることである。Ｖｏ（ｔ）が１８．５ｍＳでほぼ回復したとき、新しい負荷傾斜が開始して前記レギュレータを最少静電容量で動作させる。１８．５ｍＳと２０．９ｍＳの間のＶｏ（ｔ）のピークのこぶは、最後の静電容量変化への即時とはいえない適応に起因し、１２ｍｓと１４ｍＳの間の垂下と類似であるが、極性が反対である。前述の垂下と同様に、レギュレータは次の負荷周期までに適応し、それによって２２．２ｍＳと２４．５ｍＳの間には実質的にこぶが生じない。
【０１１６】
図９は、図７のものと同様に動作するが少しだけより簡単な本発明の非同期レギュレータを備える、フライバック形コンバータを示す。
この実施形態の誘導エネルギー部分は、図７のものとまったく同じように動作する。この実施形態の正しい出力電圧を得ようとする特性は、同様に堅固である。
【０１１７】
Ｖｏ（ｔ）は、乗算器Ｖｏ（ｔ）ＳＱの両入力端子に供給され、この乗算器は、Ｖｏ（ｔ）の２乗を表す信号Ｖｏ（ｔ）＾２を生成する。同様にＶｒｅｆは、乗算器ＶｒｅｆＳＱの両入力端子に供給され、この乗算器は、Ｖｒｅｆの２乗を表す信号Ｖｒｅｆ＾２を生成する。２乗を表すこれら２つの信号は、減算器ｄＳＱＳＵＢＴに供給され、この減算器は、Ｖｒｅｆ＾２−Ｖｏ（ｔ）＾２を表し容量性エネルギーに比例する信号ＶｄＳＱを発生し、この信号は、乗算器ＫＥＣＭＵＬＴの一方の入力端子に供給される。ＶｄＳＱはまた、加算機ＥＲＲＯＲＳＵＭにも供給され、その出力にはフィードバック信号ＶＦＢが生じる。従来の構成の、ＳＷＦＢ、ＲＦＢ、およびＣＦＢを含む平均値ホールド回路が、ＶＦＢの現在の値を少なくとも２分の１周期の間保存して、信号ＶＦＢｓｔを生成する。ＲＦＢとＣＦＢの時定数は、レギュレータが全負荷の状態で、チョッピング周期のおおよそ５倍が好ましい。ＶＦＢｓｔは、ＥＲＲＯＳＵＭの残りの入力端子までフィードバックされる。上述の回路によって、Ｖｏ（ｔ）の誤差が前記信号ＶＦＢｓｔをもたらし、ＫＥＣＭＵＬＴのもう一方の入力端子に加えられると、その起源であったＶｏ（ｔ）誤差を消滅させることになる。スケーリング信号ＶＫＫＥＣは、容量性エネルギーＶＫＥＣを適正にスケーリングし、その結果ＶＦＢｓｔの大きさが扱いやすくなる。総静電容量を直接表す信号は発生されないが、このことは、静電容量計を作るのでなければ少しも重要ではない。ＫＥＣＭＵＬＴの出力は、なお容量性エネルギーを表し、これは依然として誘導エネルギーと釣り合わされ、それによって良好な過度応答とともに良好なレギュレーションがもたらされる。前述のホールド回路を含むサーボ・ループの適応性は、本発明の前述の実施形態のいくつかのように、この実施形態に、それ自体を様々なインダクタンスおよび総静電容量に適合させる能力を与える。
【０１１８】
信号ＶｄＳＱはまた、ＣｄＳＱおよびＲｄＳＱを含む交流結合回路にも加えられ、その時定数は、レギュレータが全負荷の状態で、チョッピング周期のおおよそ２０倍が好ましい。この高域通過フィルタは、交流結合された信号ＶｄＳＱａｃを生成する。この交流結合は、単に出力リップルを所望の電圧の中心に位置決めするにすぎないので、この実施形態の動作に不可欠ではない。この交流結合を省くと、出力リップルの中心ではなくピークが所望の電圧に近くなる。
【０１１９】
信号ＶｄＳＱａｃは、絶対値回路（精密全波整流器）ＤＳＱＡＶＡに供給され、その出力は、比較器ｄＳＱＣＯＭＰによって閾電圧ＶｄＳＱｔｈと比較されて、ＡＮＤゲートＦＢＡＮＤの一方の入力端子に供給される信号が生じる。ＢＩＳＴＡＢＬＥの出力は、スイッチＳＷＭＰを駆動し、このスイッチは、電流源ＩＭＰから常に電流を供給されているコンデンサＣＭＰを放電する。ＢＩＳＴＡＢＬＥが切り替わっている限り、ＣＭＰは、かなり大きい電圧まで充電されることから保護される。しかし、レギュレータが一時的にレギュレーションの範囲外になる場合、例えば急激な静電容量変化が発生した場合には、ＢＩＳＴＡＢＬＥは切替えを停止することがある。これが起きた場合には、ＣＭＰは十分に充電されて、閾信号ＶＭＰｔｈの電圧に達する。したがってＳＷＭＰ、ＣＭＰ、ＩＭＰ、およびＭＰＣＯＭＰは、従来の特性のミッシングパルス検出器を形成する。ＭＰＣＯＭＰの出力は、ＦＢＡＮＤの残りの入力端子に供給される。ＦＢＡＮＤの出力は、ホールド回路スイッチＳＷＦＢを駆動する。したがって、容量性エネルギーの値の誤差補正は、ＦＢＡＮＤを介して作用する前記ミッシングパルス検出器からのレギュレーション範囲外信号によって中断されない限り、リップル波の出力の中心で行われる。
【０１２０】
低負荷では、この実施形態が非常に速く切り替わるので、かなり大きいスイッチング損失がその主スイッチＳＷＩＴＣＨに生じる可能性がある。１００ＫＨｚ領域で動作するレギュレータではたぶん５００ｎＳである小さな遅延ＳＥＴＤＬＹが、ＢＩＳＴＡＢＬＥのセット経路に追加されて、このレギュレータの最大切り替え速度を制限する。
【０１２１】
この図（図９）に示された本発明の実施形態の挙動は、１つの細部が前述のものと異なる。他の実施形態が、出力リップルの上部ピークを所望の基準電圧と一致させて調整しようとするのに対して、この実施形態は、出力リップルの平均値をそのように一致させる。したがって、リップルが小さくもあり所望の平均値でもあるので、この実施形態は特に、精密な応用例で有利であり、またほとんどないくらいに小さなリップルを実現する軽微な後段フィルタリングが有利になる応用例に有利である。このような、例えばリニアレギュレータに取って代わる応用例では、この実施形態は、線路、負荷、および静電容量に対する過度応答が従来技術のスイッチング・レギュレータより優れているだけでなく、スイッチング・レギュレータの効率を維持しながら従来技術の多くのリニアレギュレータの動力学より勝るので、低ノイズであること以上のものを提供する。
【０１２２】
図１０は、１ｍＡから８０ｍＡの負荷電流変化、および８０μＦと１６０μＦの間での総静電容量変化を伴って動作させたときの、図９の出力波形を示す。
図１１は、本発明の非同期レギュレータを備えるフライバック形コンバータを示し、このレギュレータは次のように動作する。
この実施形態の誘導エネルギー部分は、図７のものとまったく同じように動作し、正しい出力電圧を得ようとするその特性は、同様に堅固である。
【０１２３】
Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高い、または低い、あるいはそれと一致するある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。この目的のためには、誘導性放電が直ちに開始するなら所望の電圧まで充電されるのに静電容量がどれだけのエネルギーを必要とするかを予測することが望ましい。
【０１２４】
本発明のレギュレータのリップルは小さいので、Ｖｏ（ｔ）は、ＣｆにＣｅｘｔを加えた総静電容量を所望の電圧Ｖｒｅｆまで充電するのに必要なエネルギーの良好な区分的線形近似を含む。
この実施形態では、Ｌ／Ｃ比が分かっており、Ｖｃがある一定の信号によって、あるいはＬ／Ｃ比を求めるための別の回路からの信号によって表されるものとする。
【０１２５】
信号ＶＣは、乗算器ＫＥＣＭＵＬＴの１つの入力端子に加えられ、前記乗算器の別の入力端子にはＶｄＶが加えられ、前記乗算器のさらに別の入力端子にはＶｒｅｆが加えられる。ＶｄＶは、Ｖｏ（ｔ）をＶｒｅｆと適正に相関するまで正しく回復させるのに必要なエネルギー量に比例する情報を含む。この乗算の積は、本発明によるレギュレータの総出力静電容量を適正に補充するのに必要なエネルギーに比例する信号ＶＫＥＣになる。ＶＫＥＬおよびＶＫＥＣは、エネルギー平衡比較器ＢＡＬＣＯＭＰの入力端子に加えられ、この比較器は、ＶＫＥＬがＶＫＥＣを上回った場合にリセット信号ＶＲＥＳを生成する。このリセット信号は、ＯＲゲートＯＲＲＥＳＥＴを通過し、フリップフロップＢＩＳＴＡＢＬＥをリセットし、それによりスイッチＳＷＩＴＣＨを開いて充電を終止し、インダクタＬの放電を開始する。
【０１２６】
ＯＲＲＥＳＥＴの別の入力端子は、ＶＩＬ（ｔ）が閾電圧ＶＩＬｔｈＨＩを超えるたびにリセットを発生する比較器ＩＬＨＩＣＯＭＰによって駆動されて、インダクタＬ中の過剰電流に応答する。この過剰電流リセット機能は、従来技術により過剰電流からレギュレータを保護する。
【０１２７】
ＯＲＲＥＳＥＴのさらに別の入力は過剰出力電圧を防止する。ＲＯＶａとＲＯＶｂによって設定された出力電圧Ｖｏ（ｔ）の所望の分圧がＶｒｅｆを上回った場合、ＯＲＲＥＳＥＴはＢＩＳＴＡＢＬＥをリセットし、それによりスイッチＳＷＩＴＣＨが開いて充電を終止し、インダクタＬの放電を開始する。
【０１２８】
充電を終止したときに、インダクタＬ中の電流は流れ続け、それによってダイオードＤがオンになり、負荷電流が供給され、レギュレータ出力静電容量が補充される。信号ＶＩＬ（ｔ）は、比較器ＩＬＬＯＣＯＭＰの一方の入力端子に加えられ、この比較器は、ＶＩＬ（ｔ）が閾電圧ＶＩＬｔｈＬＯ未満に下落するたびにセット信号ＶＳＥＴを発生する。したがって、インダクタＬが十分に放電されたときにＢＩＳＴＡＢＬＥがセットされ、それによりＳＷＩＴＣＨが閉じて、新たな周期がインダクタＬを充電することで開始する。
【０１２９】
この図の簡略化レギュレータには、出力電圧が負荷に伴って上昇する傾向がわずかにある。この傾向は、インダクタ電流に対応する約２％の小さな追加項を誘導エネルギー項に追加することによって補償することができる。すなわち、図７のエネルギー項ＫＥＬはＰ×ＩＬ＾２であり、この図でのＫＥＬはＰ×（ＩＬ＾２＋ＩＬ／５０）とすることができるが、こうして加えられるＩＬの部分は重要ではない。
【０１３０】
この実施形態では、誘導エネルギーは既知の静電容量のエネルギーと釣り合わされる。この実施形態は、そのリップル電圧の相関点をその誤差比較のタイミングに応答して設定できるので、その計算回路のデジタル実施に特によく適合している。
【０１３１】
図１２は、図１１のレギュレータの、示されたランプ負荷電流Ｉｌｏａｄでそれを動作させたときの出力波形を示す。この実施形態では、所望の電圧との一致が任意に選択されてインダクタＬの放電の終わりに起こり、その時間が出力リップルのピークと関連するので、Ｖｏ（ｔ）のリップルの最高部が、この場合は５Ｖである所望の電圧に対応していることに注意されたい。３．０ｍＳでの優れた過度応答は、このレギュレータが、その誘導性構成要素の変化に適合する必要がまったくないことからもたらされる。それは単に負荷変化に対応しているにすぎない。
【０１３２】
図１３は図１２に似ているが、図１１のレギュレータに関して、変化する入力電圧ＶＩＮの影響も示す。負荷をかけたＶｏ（ｔ）のリップルの底部は、このレギュレータがＶＩＮの変化に応答するにつれて変化している。ＶＩＮが変化するにつれて、Ｖｏ（ｔ）にＶＩＮ自体を加えた合計に対するＶＩＮの比が変化する。この比の変化により、充電中および放電中それぞれにインダクタＬに加えられる正の電圧時間積と負の電圧時間積を等しくするためのデューティサイクルの変化が、レギュレーション機能の一部として必要になる。こうしたデューティサイクルの変化は、これが非同期レギュレータであるので周波数変化と合わさって、図に示されたＶｏ（ｔ）のリップルの変化を引き起こす。
【０１３３】
図１４は、本発明のレギュレータが含まれたバック形コンバータを示す。
図１４に示された、本発明によるバック・コンバータは、次のように動作する。
従来技術のバック・レギュレータのように、スイッチが誘導リアクタンスを入力電圧源の２つの端子に周期的かつ交互に接続する。チョッピング周期を開始するためにタイミング発生器が、前記誘導リアクタンスを前記電圧源の正端子に接続するフリップフロップをセットする。前記誘導リアクタンスの残りの極は、電流サンプリング抵抗ＲＩＬを介して出力フィルタリング静電容量および負荷に接続され、これらは前記入力電圧源まで返される。このスイッチング動作のデューティサイクルは、レギュレータ平均出力電圧を決定し、この電圧は、フィルタリングされると実質的に直流の出力電圧を与える。
【０１３４】
この時点で、従来技術のレギュレーション技術から離れ始める。ＬとＬｓの合計を含むインダクタが電圧源Ｖｉｎの正極に接続されて、その電流ＩＬが上昇する。ＩＬが上昇するにつれて、誘導磁界に含まれる運動エネルギーが上昇する。ＲＩＬを通過するＩＬが、それに比例する電圧を降下させる。増幅器ＡＩＬが、ＩＬの瞬時値を表す電圧信号ＶＩＬ（ｔ）を発生する。
【０１３５】
ここで従来技術から急に離れる。ＶＩＬ（ｔ）は、乗算器ＳＱＩＮＳＴの両方の入力端子に加えられ、乗算器ＳＱＩＮＳＴは、ＩＬの瞬時値の２乗を表す信号ＶＩＬ（ｔ）＾２を発生する。
【０１３６】
バック・コンバータを低い周波数で動作させることは一般に実際的ではなく、あるいは望ましくないので、レギュレータの繰返しスイッチングの周期に制限が設けられることがある。インダクタの充電を開始するために、タイミング発生器ＴＩＭＥＧＥＮがフリップフロップＢＩＳＴＡＢＬＥをセットし、それにより前記インダクタＬをＶｉｎの正端子に接続する。同時に、タイミング発生器は、下降するランプ波形ＶｄＴを送出し、これは、現在のチョッピング周期内の残りの時間を表す。
【０１３７】
インダクタを放電するために無限の時間が使用可能ではなく、無限小の時間にそれを放電するための無限大の電圧も使用可能ではないので、所与の周期内にその磁界中のエネルギーのすべてを取り出すのは不可能になりうる。使用可能な時間がＩＬの放電値ＩＬｄを制限することもある。
【０１３８】
放電状態への切替えと同時に、インダクタが、レギュレータ出力端のどんな電圧ともＶｉｎの負端子の間で接続されるので、放電中のインダクタの両端間の支配的な電圧Ｖｄは、出力電圧Ｖｏ（ｔ）になる。したがって、ＩＬｄは、式ＩＬｄ＝ＩＬ（ｔ）−（Ｖｏ（ｔ）×ｄＴ／Ｌ）と一致する。ＩＬｄを表す信号を得るために、ＶＯ（ｔ）およびＶｄＴが放電乗算器ＤＩＳＣＭＵＬＴの入力端子に加えられる。これらの積Ｖｏ（ｔ）×ＶｄＴが放電除算器ＤＩＳＣＤＩＶの被除数になる。信号ＶＬがＬとＬｓの合計インダクタンスの値を表す。Ｌｓは、Ｌのレシオメトリックな測定のための標準器を構成する補助インダクタである。Ｌの値が適切に知られており安定である場合には、Ｌｓは、インダクタンス計の比率計ＲＡＴＩＯＬとともに省くことができ、一定信号ＶＬが、本発明による計算におけるＬを表すことができる。
【０１３９】
ＶＬは、ＤＩＳＣＤＩＶへの除数入力であり、ＤＩＳＣＤＩＶは、放電中のＩＬの変化を表す信号Ｖｏ（ｔ）×ｄＴ／Ｌを出力する。減算器ＳＵＢＴＤＩＳＣは、ＶＩＬ（ｔ）からＶｏ（ｔ）×ｄＴ／Ｌを減算して信号ＶＩＬｄを与え、この信号は、放電が直ちに開始するなら現在の周期の終わりに予測されるＩＬを表す。ＶＩＬｄは、乗算器ＳＱＤＩＳＣの両入力端子に加えられ、この乗算器は、ＩＬの放電値の２乗を表す信号ＶＩＬｄ＾２を発生する。
【０１４０】
減算器ＳＵＢＴＬは、ＶＩＬ（ｔ）＾２とＶＩＬｄ＾２の差を表す信号を発生し、この信号は、乗算器ＭＵＬＴＬの一方の入力端子に加えられる。その他方の入力端子にはＶＬが加えられて積Ｖ２ｄＫＥＬが生じ、これは２で除算されると信号ＶｄＫＥＬになり、この信号は、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすればインダクタから得ることができると予測される運動エネルギーを表す。
【０１４１】
Ｌが充電するとき、ＩＬは負荷ＲＬにも、内部フィルタ・コンデンサＣｆならびにＲＬに付随するすべての外部静電容量Ｃｅｘｔにも流れる。Ｖｏ（ｔ）は、所望の電圧Ｖｒｅｆよりも高い、または低い、あるいはそれと一致するある瞬時値を有するが、本発明の１つの目的は、スイッチング周期内のある時間にＶｏ（ｔ）を前記所望の電圧と一致させることである。この任意に選択される時間は、インダクタが充電され放電された後の、周期の終わりにある。
【０１４２】
この目的のためには、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすれば、静電容量がどれだけの正または負のエネルギーを与えるかを予測することが望ましい。
【０１４３】
この目的のために、Ｖｏ（ｔ）を乗算器ＳＱＶｏの両入力端子に加えて、その２乗を表す信号Ｖｏ（ｔ）＾２を発生させる。Ｖｒｅｆを同様に乗算器ＳＱＶｒｅｆの両入力端子に加えて、その２乗を表す信号Ｖｒｅｆ＾２を発生させる。
【０１４４】
減算器ＳＵＢＴＣは、Ｖｏ（ｔ）＾２とＶｒｅｆ＾２の差を表す信号を発生し、この信号は、乗算器ＭＵＬＴＣの一方の入力端子に加えられる。その他方の入力端子にはＶＣが加えられて積Ｖ２ｄＫＥＣが生じ、これは２で除算されると信号ＶｄＫＥＣになり、この信号は、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすれば静電容量から得ることができると予測される運動エネルギーを表す。
【０１４５】
Ｃｆと、本発明のレギュレータの端子に付けられるあらゆる追加静電容量との値が適切に分かっており、安定である場合には、一定の信号ＶＣが、本発明による計算におけるＣを表すことができる。そうでない場合の、その総静電容量を求めるための回路について以下で論じる。
【０１４６】
加算機ＳＵＭＳＵＰは、ＶｄＫＥＬとＶｄＫＥＣを合計して、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすればその両方が供給するはずのエネルギーの量を予測する。
【０１４７】
しかし、誘導性放電が直ちに開始し、現在の周期の終わりまで継続するとすれば、どれだけのエネルギーが負荷によって消費されるかを予測することもまた必要である。
負荷エネルギーを求めるために、信号Ｖｏ（ｔ）、ＶｄＴ、および負荷電流を表す信号ＶＩｌｏａｄが乗算器ＭＵＬＴＩｌｏａｄの入力端子に加えられる。負荷が実質的に抵抗性である場合には、ＶＩｌｏａｄをレギュレータ出力と直列のサンプリング抵抗から適切な増幅を加えて引き出し、それによって本発明を実施することが選択できる。負荷が誘導性である、あるいはサンプリング抵抗を付けることが望ましくないという、ありそうな状況を検討するために、負荷電流を暗示的に求めるための回路について以下で論じる。
【０１４８】
平衡比較器ＣＯＭＰＢＡＬが、予測使用可能エネルギーＶｄＫＥＬ＋ＶｄＫＥＣを予測された消費されるべきエネルギーＶＫＥｌｏａｄと比較し、前者が後者を上回ったときにＯＲゲートＯＲＲＥＳＥＴの入力端子に論理１を発生し、それによりＢＩＳＴＡＢＬＥをリセットし、ＳＷＩＴＣＨを切り替えて、ＴＩＭＥＧＥＮがＢＩＳＴＡＢＬＥを新たにセットして新しい周期が始まる、現在の周期の終わりまでのＬの放電を開始する。
【０１４９】
エネルギー平衡が本発明のレギュレータの項をリセットするだけであるなら、このレギュレータは、破壊的に暴走しやすい特性を従来技術のレギュレータと共有するはずである。こうした特性の根元は、無限大の電圧または無限の時間を用いなければインダクタを瞬時に放電できないことにある。誘導性充電の開始時に充電時間を追加すると、使用可能な誘導エネルギーが増大する。しかし、インダクタの放電に使用可能な電圧時間積がインダクタを放電するのに不足するようになるまで、インダクタを充電する時間に固執する場合には、その使用可能なエネルギーは、増加した充電時間に伴い低下し始める。本発明を示すこの図で、Ｖ２ｄＫＥＬは、比較器ＣＯＭＰＴＡとともに微分回路ＣＴＡとＲＴＡを含む傾斜検出器に供給される。時間に対するＶｄＫＥＬの傾斜が反対になる、すなわち反転（「ｔｕｒｎｓ−ａｒｏｕｎｄ」）したときに、ＣＯＭＰＴＡからの信号ＶＴＡがＯＲＲＥＳＥＴに加えられ、それによりＢＩＳＴＡＢＬＥをリセットし、ＳＷＩＴＣＨを切り替えてインダクタ充電周期を終止する。本発明の反転態様は、正帰還がレギュレータの破壊を招かないようにフィードバックの特定の傾斜が支配的でなければならない従来技術と対照的である。従来技術では通常、デューティサイクルを任意に制限することによって反転を回避し、あるいは反転が起きた場合に総電流引き出しを制限することによって破壊を防ぐが、その両方の手法が、望ましくない動作の非効率を招く。本発明の反転態様は、破線で示されたようにＶｄＫＥＬまたは関連する信号を用いて実施することもできる。本発明の反転態様は、図示のアナログ傾斜検出器、あるいは使用可能な誘導エネルギーを表す値の、連続するサンプル間の差の符号を観測するなど同等のデジタル方法を用いて実施することもできる。
ＶＬおよびＶＣは、図１のフライバック・コンバータに関して前述したものと類似の技術を用いて発生することができる。
【０１５０】
インダクタンスの働きとしてＶＬを発生する方法は次の通りである。ＬとＬｓが合わさって総インダクタンスを構成する。Ｌの値は、そのコアのＢ−Ｈ曲線の非直線性によって変えることができ、一方Ｌｓは、Ｌよりも小さい、たぶんその１％または１０％のインダクタンスを有するように選択され、したがって小さな交流電圧だけを降下させることができる。Ｌｓが適切に選択されるならば、Ｌが飽和に近づく電流において、Ｌｓは好ましくは、それ自体のＢ−Ｈ曲線の直線部分にとどまる。Ｌｓはまた、望ましいだけ精度よく選択することもできる。ＩｌがＬもＬｓも通って流れるので、これらの直列の組合せの両端間で交流電圧Ｖｔｏｔが降下するが、Ｌｓの両端間では小さい方の電圧Ｖｓが降下する。分割器ＲＡＴＩＯＬにより適切にスケーリングされて与えられるＶｔｏｔとＶｓの比は、Ｌの実際の値に応答するＶＬの発生源を提供し、このＶＬは、本発明によるエネルギー計算にも、Ｌが意図せずに間違った値になっていること、または飽和に近づいていることを警告するためにも用いることができる。インダクタンスは、図示のように直列に接続されたインダクタの電圧比を用いて、または並列に接続されたインダクタの電流比をレシオメトリックに用いて、レシオメトリックな測定法により求めることができ、あるいは、本発明の別の図に示されるように、電流変化で除算した電圧時間積による暗黙的な算出によって求めることができる。インダクタンスのレシオメトリックな算出は周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。
【０１５１】
静電容量の働きとしてＶＣを発生する方法は次の通りである。本発明により予測するエネルギーを蓄積できる静電容量は、内部レギュレータ・フィルタ静電容量に加えてレギュレータ出力端子に接続されたすべての静電容量を含む。スイッチング周期によりＩＬの交流電流部分が生じ、これは、内部静電容量と外部静電容量の間でそれぞれのサセプタンスに応じて分割される。この図で、サンプリング抵抗ＲＩＣｆを通過するＣｆの電流により、ある電圧が降下し、この電圧は、増幅器ＡＩＣｆによって増幅されて信号ＶＩＣｆが生じ、この信号は、比率計ＲＡＴＩＯＣの除数入力端子に加えられる。高域通過フィルタＨＰＦがＩＬの直流成分を実質的に除去し、それによって、ＲＡＴＩＯＣの被除数入力端子に加えられるべきＩＬの交流部分を表す信号が得られる。すなわち、レシオメトリックな測定法によって、Ｃｆが正確に分かっており、レシオメトリックな出力が適切にスケーリングされるならば、Ｃｆ中の電流で除算したＩＬの交流部分は、Ｃの実際の値に応答するＶＣの発生源を提供し、この電圧は、本発明によるエネルギー計算に使用することができる。適切な被除数および除数は、この図に示されたサンプリング抵抗、増幅器、およびフィルタを使用して得ることができ、あるいは別の図で詳細に以下で示される変流器を使用することによって得ることができる。静電容量をレシオメトリックに求めることは周知であるが、スイッチング・レギュレータの制御ループ内のエネルギーのエネルギー計算へのその応用は、この図に示された本発明の一態様である。
【０１５２】
ＶＩｌｏａｄを発生する方法は次の通りである。原理的に、ＩＬの簡単な低域通過フィルタリングにより、負荷電流に比例する直流信号を生成する。しかし、実際には、低域フィルタの応答が遅いことが、本発明によるレギュレータ制御ループの過度応答に悪影響を及ぼす。レギュレータ出力部にサンプリング抵抗および増幅器を使用してＶＩｌｏａｄを得ることもできるが、そうすると別のサンプリング抵抗の電力損失を招いて望ましくないことが多く、加わる負荷が誘導性の場合には、そのようなＶＩｌｏａｄ発生器は、負荷の直流の表示ではなく、スイッチング周期と関連した交流成分を有する表示信号を発生する。出力リップルが妥当であると、ＩＬの交流部分のほぼすべてが、抵抗性負荷内ではなくフィルタ静電容量の総量に流れる。総静電容量が測定され、Ｃｆ内の電流が測定されると、ＶＩＣｆにＣｔｏｔ／Ｃｆを乗じてＩＬの交流部分を復元することができる。こうして乗算器ＭＵＬＴｒｉｐｔｏｔが信号ＶＩＲＩＰｔｏｔを発生する。減算器ＳＵＢＴｒｉｐは、ＶＩＬからＶＩＲＩＰｔｏｔを減算してＶＩｌｏａｄを与え、この信号は、負荷変化には速く応答するが、スイッチング周期と関連するＩＬの交流成分には相対的に応答がにぶい。非誘導性負荷を負荷リアクタンスの存在下でも算出する、この暗黙的で実質的に瞬時の方法は、この図に示された本発明の１つの態様である。
【０１５３】
バック・コンバータでは、インダクタンスと静電容量は常に接続されて集中素子伝送線路部を形成し、これは、適正に終端されなければ擾乱的な共振および反射を示すことがある。この図のＣｔは、他のレギュレータ構成要素によって形成された伝送線路に終端抵抗Ｒｔを結合する。そうすることはフィルタリングに寄与することがあるが、Ｃｔはフィルタ・コンデンサではない。このレギュレータは、ＣｔおよびＲｔが存在する状態で本発明により適正に動作するが、本発明による計算はＬおよびＣｔｏｔのエネルギーを扱い、Ｃｔｏｔは前記伝送線路部を含み、それによって本発明のレギュレーション方法を共振および反射の暗黙的な終端器として、明示的な終端を余分なものにする。
【０１５４】
ＴＩＭＥＧＥＮのリセット信号は、適正な動作に必ずしも不可欠ではないが、レギュレータ出力の周波数を知らなければならない場合、例えばいくつかのレギュレータの同期動作が望ましい場合に有用であることがある。
【０１５５】
この実施形態では、図示の計算機能は周知のアナログ技術を用いて実行される。加算および減算は、数千種類の周知の演算増幅器のいくつかを使用して実行することができる。乗算および除算は、Ａｎａｌｏｇ ＤｅｖｉｃｅｓのＡＤ７３４乗算器／除算器などのギルバート・セル・デバイスを使用して実行することができる。乗算および除算はまた、バイポーラ接合トランジスタの予測可能な対数Ｉ／Ｖ挙動を利用する周知の技術を用いて実行することもできる。あるいは、周知のパルス幅変調技術を用いて、インダクタンスおよび静電容量の計算など、この実施形態の低速の乗算／除算機能を実行することもできる。これらの技術すべては、個別構成要素からモノリシック集積回路まで、広範囲のモノリシック集積度を用いて実施することができる。遅延がエネルギー平衡誤差を発生させるので、ＩＬおよびＶｏ（ｔ）に応答する計算経路内でのエネルギー項の計算には高速技術を用いることが最善である。エネルギー項の計算では「時間が肝要である」。同様に、優れた負荷過度応答が望ましい場合、この実施形態の負荷エネルギー項を予測するには高速技術が必要である。
【０１５６】
図１５は、約１ｍＡから約２８０ｍＡまで変化する負荷と、コンバータの端子間でその内部１０μＦフィルタ・コンデンサと並列になるように切り替えられる１０μＦの外部スイッチ静電容量とで動作させたときの、図１４のバック・コンバータによって発生した波形を示す。出力Ｖｏ（ｔ）のリップル振幅が、総出力静電容量とほぼ反比例して変化するのが分かる。この実施形態では、Ｖｏ（ｔ）と、この場合は７．５ボルトである所望の電圧との一致がインダクタＬの放電の終わりに起こるが、その時間および電圧はリップルのピークとは一致せずに、この図で分かるように、その一致点はリップルの中心近くにある。約２００μＳでの過度事象と、その後の５００μＳごとに起こる両極性の過度事象とは、約１ｍＡと約２８０ｍＡの間の負荷の急な変化に起因する。これらの負荷変化は、このバック・レギュレータで構成される負荷計算回路によって知らされて、信号Ｉｌｏａｄが発生する。約５００μＳのところにあり、その後１．５ｍＳごとに起こるＩｌｏａｄ上のスパイクは、やはりこのバック・レギュレータで構成された静電容量計の、急な静電容量変化に瞬時に応答するための能力がないことに起因する。Ｉｌｏａｄの下に、やはりこのバック・レギュレータで構成されたインダクタンス計によって生成された信号である、ＶＬの記録がある。この記録の下部に、やはりこのバック・レギュレータで構成された静電容量計によって生成された信号であるＶＣがある。Ｉｌｏａｄ上の前述のスパイクを引き起こす、前記静電容量計の瞬時とはいえない応答がこの記録で明らかである。
【０１５７】
図１５は、Ｉｌｏａｄによって知らされた、時間につれ変化する負荷と、ＶＣによって知らされた、時間につれ変化する静電容量とで図１４のバック・コンバータを動作させたときの、それによって発生したＶｏ（ｔ）波形を示す。安定した１００μＨインダクタンスがＶＬによって知らされている。こうした動作にもかかわらず、Ｖｏ（ｔ）はほぼ安定しており、リップルは、総出力静電容量にほぼ反比例している。
【０１５８】
図１６は、時間につれ変化する入力電圧で図１４のバック・コンバータ動作させたときの、それによって発生したＶｏ（ｔ）波形を示す。図１５のすべての動作、負荷および静電容量もまた、Ｖｏ（ｔ）を注意深く調べると分かるように、存続している。図示のように、Ｖｏ（ｔ）は入力電圧変動の影響を実質的に受けない。
【０１５９】
図１７は、図１４のものと同等であるが、アナログ技術ではなくデジタル技術を用いて実施されたバック・コンバータを示す。図１で説明したのと同じ計算ステップが実施されるが、プロセッサによって処理される記載の信号は、アナログ電圧または電流で表されるのではなく、デジタル数値である。アナログ信号もデジタル信号も同じ数学的な量を表す。
【０１６０】
図示の入力源、スイッチ、インダクタ、フィルタ静電容量、所望の電圧基準、および負荷は、図５のものと、またインダクタンスおよび静電容量の分割を除いて従来技術とまったく同じままである。
【０１６１】
このレギュレータの誘導性構成要素内の電力変換波形が本質的にアナログ量として現れるので、これらのアナログ信号を、デジタル・プロセッサで処理できるデジタル表現に変換する必要がある。この目的のために、インダクタ電流ＩＬが図５のようにコンディショニングされるが、その次にＩＬ（Ｔ）アナログ−デジタル・コンバータ（ＡＤＣ）によってデジタル形式に変換される。ＩＬを表すデジタル数値はデータ・バスを渡り、プロセッサに与えられる。同様に、Ｖｏ（ｔ） ＡＤＣは、瞬時レギュレータ出力電圧Ｖｏ（ｔ）を表す信号をプロセッサに与える。同様に、ＩＣｆ ＡＤＣは、Ｃｆ中を流れるリップル電流を表すデジタルデータをプロセッサに与える。Ｖｔｏｔ ＡＤＣおよびＶｓ ＡＤＣは、それぞれ被除数および除数としてインダクタンスの算出で使用されるべきデジタル値を与える。すべてのＡＤＣは、本発明による計算におけるすべての電圧量と関連する電圧基準を共有することができる。これらのＡＤＣの１つまたはいくつかが適切な内部電圧基準をすでに備えている場合には、プログラム・メモリ内に記憶された定数が、図示の明示的な電圧基準に取って代わることができる。
【０１６２】
時間が本発明によるエネルギー平衡式の一部であるので、時間基準が設けられる。この時間基準は、水晶、セラミック共振器、ＲＣ回路、ＬＣ回路、ＳＡＷデバイス、または他の周知のタイミング・デバイスの形態を取ることができる。プロセッサのプログラムの実行が緊密に時間と関係づけられていなければ、時間を表すデジタル語をプロセッサに与えるにはデジタル分周器、すなわちカウンタを使用するのが一般に便利である。前記カウンタは別個に実施することもできるが、プロセッサ自体の一部として設けられている場合が多く、時間基準デバイスを動作させるのに必要な発振器回路を含む場合も多い。
【０１６３】
プロセッサは、実行すべきプログラムなしでは役に立たない。図５で説明した数学的関連を実施する前記プログラムは、プログラム・メモリ内に常駐する。このプログラム・メモリは、別個に実施することもできるが、プロセッサ自体の一部として設けられている場合が多い。プロセッサはまた、一時的なデータ格納用のランダム・アクセス・メモリを含むこともでき、あるいはそれを別個に備えることもできる。
【０１６４】
本発明のプロセッサは、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサとして実施することができ、あるいはプログラム可能論理デバイスとして、そのハードウェア、ファームウェア、またはソフトウェア内に存在する周知の「埋込み」プロセッサを用いて、または用いないで実施することができる。それはまた、前述のプログラム・メモリ、ランダム・アクセス・メモリ、およびカウンタを備えてもよく、あるいは備えなくてもよい。
【０１６５】
絶対に不可欠なプロセッサ出力が少ないこと、すなわちスイッチを駆動する線路が単一であることを考えると、プロセッサ全体を、カウンタによって駆動されるいくつかのアドレスと、前記ＡＤＣの出力によって駆動されるそのアドレスの平衡とを有するメモリで置き換えることができることに注意されたい。この場合、各メモリ・アドレスは、プログラム・メモリ内の所定の１または０を指し、前記メモリは別のコンピュータによってプログラムされており、この別のコンピュータは前もって動作し、図５に関して説明した数学的動作の計算結果を取得している。
【０１６６】
プロセッサを用いると、実行された数学演算に含まれる、またはそれから導出できるデータを別のプロセッサに伝達するのにも、本発明のレギュレータが別のプロセッサからの命令に従うことを可能にするのにも便利であることが多い。この目的のために、補助Ｉ／Ｏポートが設けられる。
【０１６７】
図１８は、図１４または図１７のバック・レギュレータのインダクタンス計に使用するための、また図１のフライバック・レギュレータのインダクタンス計とともに使用するための交流波高値−直流電圧コンバータを示す。
【０１６８】
直流比率計よりもバイポーラ交流比率計を作る方が困難であるので、それぞれのインダクタンス両端間の電圧ＶｔｏｔおよびＶｓをＲＡＴＩＯＬによって分割する前に、それらを直流に変換することが望ましいことがある。図１８のコンバータは、この変換機能を次のように実施する。
【０１６９】
まず、Ｖｓ、比率計除数、または分母がより簡単な場合を検討するが、この説明ではコンバータ構成要素に対して添字「Ｄ」を使用する。ＳＷＩＴＣＨがＶｉｎの上端に接続されると、正電圧がＬに加わり、その電圧のサンプルがノードＬ、Ｌｓ、ＣＳＤに現れる。ＳＷＩＴＣＨを駆動するのと同じ信号がスイッチＳＳＤを開いておき、前記ノード電圧は、ＣＳＤ両端間のどんな充電とも合計されてバッファＢＵＦＳＤの入力端子に現れ、その出力端子まで通される。前記駆動信号はＳＨＤを閉じておき、それによってある電圧までＣＨＤが充電され、この電圧は、バッファＢＵＦＨＤを通ってその出力ＤＩＶＩＳＯＲに至る。
【０１７０】
前記駆動信号がＳＷＩＴＣＨを切り替えるとき、この信号はまたＳＳＤもＳＨＤも切り替え、ＤＩＶＩＳＯＲの電圧を存続させる。ここでＳＷＩＴＣＨの切替えにより、相対的に負の電圧がノードＬ、Ｌｓ、ＣＳＤに現れ、スイッチＳＳＤは閉じられる。ＣＳＤは、そのＳＳＤ接続極で正に充電される。ＳＷＩＴＣＨが再び切り替えられると、ノードＬ、Ｌｓ、ＣＳＤは再び上昇し、それによってＣＨＤが再び充電され、ＤＩＶＳＯＲがノードＬ、Ｌｓ、ＣＳＤの偏移の波高値まで上昇する。
【０１７１】
信号ＤＩＶＩＤＥＮＤの発生は、１つを除いてまったく同様である。回路のこの部分では、計算機（ｎｕｍｅｒａｔｏｒ）の添字「Ｎ」が添字「Ｄ」と置き換わる。ＳＷＩＴＣＨでの電圧振幅は、ノードＬ、Ｌｓ、ＣＳＤと比べて大きくなる可能性があり、これは２つの問題を引き起こしうる。１つの問題は、スイッチＳＳＮおよびＳＨＮのダイナミックレンジと、バッファＢＵＦＳＮおよびＢＵＦＨＮのダイナミックレンジを超過しうることである。次に、比Ｌ／Ｌｓが大きい場合には、図５に示した後続のＲＡＴＩＯＬが最適に動作しないことがある。しかし、容量性リアクタンスのＸＣＳＮａ／ＸＣＳＮｂの比をＬ／Ｌｓと等しくするならば、比率計ＲＡＴＩＯＬは、公称Ｌと整合して動作し、スイッチ上の大きな電圧を回避することができる。都合のよいどんな比でも、適正なスケーリングによって働く。
【０１７２】
ＲＡＴＩＯＬは、ギルバート・セル、対数バイポーラ接合トランジスタ挙動、ＰＷＭ、多重傾斜変換、または他の周知の技術に基づく、都合のよい任意のアナログ分割器とすることができる。Ｌの値についての周期内動的データが要求されない限り、ＲＡＴＩＯＬからの高速応答の必要はほとんどない。
【０１７３】
上記の波高値コンバータを使用して、デジタル処理を容易にすることもできる。やはり単極の直流信号を処理する方が簡単であるが、別の利点がある。誘導性充電中に、プロセッサはエネルギー平衡を予測することに占有されており、この不可欠な動作からいくらかでも時間が奪われると予測が遅れる可能性があり、それによってエネルギー平衡誤差が生じる。しかし、誘導性放電中には、プロセッサはほとんど占有されていない。上記のコンバータ動作では、ＳＷＩＴＣＨがＬを放電している間にＤＩＶＩＤＥＮＤに存続する波高値電圧も、ＤＩＶＳＯＲに存続する波高値電圧も示す。これらの箇所の、充電全体を通して安定した電圧により、Ｖｏ（ｔ） ＡＤＣとＩＬ（ｔ） ＡＤＣの両方、およびプロセッサが比較的空いている時間中の、単一ＡＤＣによるＤＩＶＩＤＥＮＤおよびＤＩＶＩＳＯＲの逐次アナログ−デジタル変換が容易になる。多くのＡＤＣで１の比がフルスケールと等しいので、アナログ計算での最善と異なるＸＣＳＮａ／ＸＣＳＮｂの比が有利になりうる。
【０１７４】
上記の波高値変換はまた、別個のプロセッサ、および１つまたは複数のＡＤＣを使用して実施することもできる。ここでこのタスクに適したいくつかの安価なプロセッサは、プログラム・メモリとランダム・アクセス・メモリの両方を含むだけでなく、ＡＤＣも含む。このようなＡＤＣ付き集積化プロセッサは、インダクタンス測定を実行でき、また、本発明による主プロセッサのエネルギー予測用に、インダクタンスの数値をデータ・バス上に置くこともできる。
【０１７５】
図１９は、図１４および／または図１７のバック・レギュレータ、ならびに図１のフライバック・レギュレータの静電容量計に使用するための、交流波高値−直流電圧コンバータを示す。
【０１７６】
静電容量計波高値−直流コンバータの動作は、図１８に示したインダクタンス計の動作と類似している。添字「Ｎ」および「Ｄ」は、それぞれ図１８のように被除数および除数に関係する。
【０１７７】
総充電電流リップルと、そのうちのＣｆに流れる部分とを表す信号は、ＩＬの低周波成分を除去する高域通過フィルタを使用して、サンプリング抵抗および増幅器から得ることができるが、これらの信号を得るには、効率的な動作にとってはあまりに大きい抵抗、あるいは高利得帯域の増幅器が必要になることが多い。これらのリップル中で得ることのできる信号に対して適切な電流よりも多くの電流が通常あるので、サンプリング抵抗を最小にしながら電圧利得を受動的に得るための、この図に示す変流器を使用することが有利になりうる。さらに変流器は、高域通過フィルタリングを行う。２０μＳ周期で動作する一実施形態では、１：１００の巻数比で、２００μＳの変流器Ｌ／Ｒ時定数が満足のゆくものであることが判明した。
【０１７８】
Ｃｆのリップル中の情報が誘導性情報と時間オフセットしているので、スイッチング周期全体で安定した容量性の被除数および除数を与えるには、誘導性波高値コンバータに対して、図示の一連の追加サンプルホールド段が必要になる。
【０１７９】
まず、比率計除数すなわち分母を検討する。負担ＲＢＤ付きで動作する変流器ＣＴＤは、その一次巻線に降下抵抗ＲＢＤ／Ｎ＾２を示す。ここでＮは変流器巻数比である。前記の負可視だが真に実在する抵抗両端間で降下する電圧は、Ｎ倍されてＲＢＤ両端間に現れる。ＢＵＦＩＮＤは前記増倍電圧をバッファする。除数コンバータの交流波高値−直流変換は、その対応する誘導性コンバータのものとまったく同じであるが、信号の極性がスイッチング位相と変流器極性調整の両方で決まる。ＳＨＨＤ、ＣＨＨＤ、およびＢＵＦＨＨＤを含む追加サンプルホールドは、誘導性コンバータのように半周期ではなくスイッチング周期全体に渡り、容量性除数を安定して保持する。このコンバータでは、被除数操作は除数操作とまったく同じである。
【０１８０】
ＲＡＴＩＯＣは、「ホットスワッピング」などの適用による急な静電容量変化の可能性がない場合には、ギルバート・セル、対数バイポーラ接合トランジスタ挙動、ＰＷＭ、多重傾斜変換、または他の周知の技術に基づく、都合のよい任意のアナログ分割器とすることができる。急な静電容量変化に対する速い応答が必要である場合には、ＲＡＴＩＯＣは、静電容量の急な変化の後でエネルギー平衡を回復するために、エネルギー計算を速くできるようにする十分に高速の分割器でなければならない。この目的には、ギルバート・セル・ドライバまたは対数ドライバが最もよくアナログ応用例に役立つが、デジタル・プロセッサは、適切な速度で必要なデジタル計算を実行するために、十分に高速でなければならない。
【０１８１】
主プロセッサを解放するために静電容量算出用の波高値−直流コンバータを使用する利点、ならびに静電容量算出を実行するために補助プロセッサを使用する利点は、誘導の場合におけるそのような変換および補助処理について説明した利点と同様である。
【０１８２】
フライバック・レギュレータに適用された場合の、この図の交流波高値−直流コンバータの動作は、上記とほぼ同じである。わずかな違いは、フライバック・コンバータの容量性電流がゼロからピーク値までほとんど瞬時に上昇し、次に、ほぼ直線の傾斜でゼロに向かって下降しうることである。この図のコンバータは、バック・レギュレータ用に構成される場合、これら下降するのこぎり波の末端を記憶するが、これらの波形のピークを取得するには絶妙なタイミングが必要である。したがって、フライバック・コンバータ応用例では、分路コンデンサに給電する電圧制御電流源が、変流器に接続されたバッファと置き換わる。このようにして、記憶され変換された電圧は前記下降するのこぎり波の電流時間積を表す。フライバック応用例では、そのレギュレータのフライバック時間信号は、バック応用例のようなＳＷＩＴＣＨ駆動ではなく、コンバータのスイッチを駆動する。両のこぎり波が同じ継続期間を分かち合うので、それらの比は、バック・コンバータの静電容量計と同じように適正にスケーリングされてＶＣを生成する総出力静電容量と内部出力静電容量の比に比例する。
【０１８３】
図２０は、図１４または図１７のバック・レギュレータに使用するための負荷計を示す。この負荷計は、インダクタ内の交流電流成分と直流電流成分の両方を表す信号であるＶＩＬから瞬時の負荷電流を表す信号を引き出す。負荷電流は急に変化することがあるので、本発明のエネルギー予測計算による即時の適応が必要になるが、このタスクにはＶＩＬの単純なフィルタリングは残念なことに適切ではない。この負荷計は、非容量性負荷電流成分を分離するために、ＩＬの様々な成分が分かれるときに取る経路を利用し、それによってＩＬの直流成分の瞬時表示信号を生成する。
【０１８４】
負荷計の動作は次の通りである。すでに他の目的に使用された、ＣＴＤのバッファリングされた出力は、ＡＩＣｆによって増幅されてリップル信号を与え、この信号は、Ｃｆ中の充電電流リップルをＩＬのリップルと関連して表すように適正にスケーリングされている。外部静電容量が存在しない場合には、ＡＩＣｆの出力は、ＶＩＬ（ｔ）中に存在するリップルと等しい。しかし、例えばＣｆと等しい外部静電容量が存在する場合には、ＩＬのリップルは、Ｃｆと前記外部静電容量の間で等しく分かれる。この場合、ＡＩＣｆの出力は、ＩＬのリップルと等しくするために２倍にしなければならない。Ｃｆ値およびＶＣスケーリングに応じて、１よりも大きいか１と等しい、または１未満の利得を有するＡＶＣによって適切にスケーリングされたＶＣは、この場合には値２を乗算器ＭＵＬＴｒｉｐｔｏｔに与えて、ＩＬのリップルと等しいリップル信号、すなわち総充電リップルを表す信号を作る。減算器ＳＵＢＴｒｉｐは、ＶＩＬ（ｔ）から前記総リップルを減算して、負荷電流の瞬時表示信号を生成する。ＡＩＣｆの出力を上回るＭＵＬＴｒｉｐｔｏｔの出力の部分によって表される外部静電容量のリップルもまた、ＶＩＬ（ｔ）から減算されるので、その電流はＶｌｏａｄに現れない。この負荷計の効果は、明示的に行うのは一般に実際的でないことを暗黙的に行うことであり、つまり、負荷自体内の他の電流から負荷自体の静電容量中の電流を除外するために分割して、負荷内の負荷電流を別に測定することである。
【０１８５】
一見して、総リップルを含むＣＴＮの出力がＶｌｏａｄをより直接的に生成して、ＭＵＬＴｒｉｐｔｏｔを不要にできるように見える。しかし、ＣＴＮの１次巻線の電流は、ＣＴＤの１次巻線Ｐの電流とは異なって、負荷電流の瞬時値を含む。ＲＢＮ付きのＣＴＮのインダクタンスの周波数応答では、前記負荷電流成分を除外するのに十分なフィルタリングが行われない。したがって、この目的にＣＴＮを使用すると比較的複雑で高価なフィルタが必要になるはずであり、このフィルタを本発明を実施するのに用いることもできる。しかし、ＣＴＤを使用することで図示のＶｌｏａｄを導出する経路を利用する方が簡単になり、現在好ましい方法である。
【０１８６】
図２１は、本発明による同期フライバック・スイッチング電流源レギュレータを示す。そのスイッチ・インダクタのエネルギー信号ＶＫＥＬの発生は、前に説明した図１のものとほぼ同じである。図１のように、フライバック時間中のＶＩＮからのエネルギーを表す信号ＶＫＥｉｎがある。比較器ＦＢＣＯＭＰは、フライバック時間を表すパルスを生成し、このパルスは、Ｒ２およびＣ３によってフィルタリングされて、フライバック時間を表す信号ＶＦＢＤＣが生じる。除算器ＦＢＤＣＤＩＶは、ＶＦＢＤＣをＶｔで除算し、Ｖｔの直流信号は、フライバック・デューティサイクルに対して正しくスケーリングされた時間信号を生成するためのチョッピング周期の時間を表す。乗算器ＫＥｉｎＭＵＬＴは、ＦＢＤＣＤＩＶの出力をＶＩＮおよびＶＩｒｅｆで乗算してＶＫＥｉｎを見積もる。加算機ＳＵＰＳＵＭは、ＶＫＥｉｎにＶＫＥＬを加算して、図１と同様に周期当たり総供給エネルギーを表す信号ＶＳＵＰを生成する。
【０１８７】
図１と同様に、供給しなければならないエネルギー分は、負荷によって消費される分であり、チョッピング周期の時間、Ｖｔ、出力電圧Ｖｏ（ｔ）、出力電流Ｉｒｅｆの積になる。したがってＫＥｌｄＭＵＬＴは、これらの信号を乗算して信号ＶＫＥｌｄを生成する。電圧レギュレータのフィルタ静電容量が多くのエネルギーを蓄積できるのと同様に、この実施形態のフィルタ・インダクタＬｆもまたそうすることができる。このエネルギーは図１のＫＥＣエネルギーと類似であり、同様に計算される。ＩｒｅｆＳＱはＶＩｒｅｆを２乗して、Ｉｒｅｆ＾２を表す信号を与える。ＲＩＬｆ両端間の電圧降下がＬｆの瞬時電流を表し、これは、ＡＩＬｆで増幅されＩＬｆＳＱで２乗されると、Ｌｆ電流の２乗を表す。減算器ＫＥＬｆＳＵＢＴは、Ｉｒｅｆ＾２を表す信号からＬｆ電流の２乗を減算して、現在のチョッピング周期内で所望の電流までＬｆを充電するために供給しなければならないエネルギーに比例する信号を生成する。この信号をＫＥＬｆＭＵＬＴおよびＶＬｆ／２が適正にスケーリングして、Ｌｆを充電するのに必要なエネルギーを表すＶＫＥＬｆを生成する。加算機ＤＥＭＳＵＭは、ＶＫＥｌｄとＶＫＥＬｆを足し合わせて周期当たり総エネルギー需要を予測する。適切な場合には、ダイオード損失に関する信号を図１のように追加することができる。周期当たりエネルギー供給が需要と等しい、または需要を上回る場合には、比較器ＢＡＬＣＯＭＰはＢＩＳＴＡＢＬＥをリセットして、図１と同様にＬの充電を終止する。
【０１８８】
その場合、適切な時間にＶＳＥＴがＢＩＳＴＡＢＬＥをセットして、次のチョッピング周期を開始する。
図示の負荷は、この実施形態の電流源態様のコンプライアンスを実行するためのコンプライアンス実行信号Ｖｃｏｍｐを含む。
【０１８９】
図２２は、図２１の実施形態の、４ＶＰ−Ｐの方形波でそれを動作させたときの電流出力波形を示す。Ｉｏ（ｔ）のリップルは、図１のＶｏ（ｔ）のリップルと類似している。この実施形態は、本発明によるレギュレータの優れた過度応答特性を示す。
【０１９０】
ここまで説明した実施形態では、エネルギーを蓄積するための誘導リアクトルはインダクタまたはトランスであったが、フライホイールまたはモータなど任意の誘導リアクトルが、既知のものであろうと将来に発明されるものであろうと使用されてよく、また本発明の範囲に含まれる。
【０１９１】
本発明は、開示した実施形態に限定されず、反対に、添付の特許請求の範囲および精神に含まれる様々な修正形態および等価な構成物を含むものであることを理解されたい。さらなる説明がなくても、上記がまったく完全に本発明を説明するので、当業者は、現在および将来の知識によって、本発明をサービスの様々な条件のもとでの使用に容易に適合させることができる。
【図面の簡単な説明】
【０１９２】
【図１】本発明のフライバック形コンバータを示す図である。
【図２】図１のレギュレータの、その出力端子に負荷変化および静電容量変化を伴って動作させている波形を示す。
【図３ａ】本発明による簡略化フライバック・コンバータの概略図である。
【図３ｂ】本発明による簡略化フライバック・コンバータの概略図である。
【図４】図３のレギュレータの、その負荷が急に与えられたときの過度応答を示す線図である。
【図５】図３のレギュレータの、その負荷が徐々に与えられている間のリップルを示す線図である。
【図６】本発明によるフライバック形コンバータに、その入力端子とその出力端子の間で電気絶縁バリアを設けるための構成要素を取り付ける方法を示す図である。
【図７】その容量性エネルギー項に対してサーボ・ループがある、本発明の非同期レギュレータを備えるフライバック形コンバータを示す図である。
【図８】図７のレギュレータをランプ負荷変化および静電容量変化によって動作させたときの出力波形を示す線図である。
【図９】本発明の非同期レギュレータを備えて容量性エネルギー項に簡略化サーボ・ループを有するフライバック形コンバータを示す図である。
【図１０】図９の、レギュレータを負荷電流変化および静電容量変化によって動作させたときの波形を示す線図である。
【図１１】本発明の非同期レギュレータを備えるフライバック形コンバータを示す図である。
【図１２】図１１のレギュレータの、ランプ負荷電流でそれを動作させたときの出力波形を示す図である。
【図１３】図１１のレギュレータの、変化する入力電圧でそれを動作させたときの出力波形を示す線図である。
【図１４】本発明のレギュレータが含まれたバック形コンバータを示す図である。
【図１５】変化する負荷、およびスイッチ静電容量で図１４のバック・コンバータを動作させたときに、それによって発生した波形を示す線図である。
【図１６】時間で変化する入力電圧で図１４のバック・コンバータを動作させたときに、それによって発生したＶｏ（ｔ）波形を示す線図である。
【図１７】図１４のものと等価であるが、アナログ技術ではなくデジタル技術を用いて実施したバック・コンバータを示す図である。
【図１８】インダクタンス計に使用するための交流波高値−直流電圧コンバータを示す図である。
【図１９】静電容量計に使用するための交流波高値−直流電圧コンバータを示す図である。
【図２０】本発明のバック・レギュレータに使用するための負荷計を示す図である。
【図２１】本発明による電流出力レギュレータを示す図である。
【図２２】図２１のレギュレータの電流出力波形を示す線図である。
【特許請求の範囲】
【請求項１】
エネルギー源からのエネルギーを受け取るように適合された入力部と、
一時的なエネルギー貯蔵用の誘導リアクトルと、
出力フィルタリング用の出力リアクトルと、
負荷にエネルギーを供給するように適合された出力と、
所望の出力を与えるために前記出力が比較される基準信号と、
誘導リアクトル充電中に前記誘導リアクトルに入れられるエネルギーの量がチョッピング周期当たり負荷エネルギー要件にほぼ基づくように前記誘導リアクトルの充電を制御する回路とを含む、電力変換レギュレータ。
【請求項２】
前記チョッピング周期当たり負荷エネルギー要件が前記要件の予測に基づく、請求項１に記載のレギュレータ。
【請求項３】
前記チョッピング周期当たり負荷エネルギー要件を満たすように前記インダクタに入れられるエネルギーの量が、測定誘導リアクトル磁束、予測誘導リアクトル磁束、測定誘導リアクトル電流、または予測誘導リアクトル電流に応答して制御される、請求項１に記載のレギュレータ。
【請求項４】
前記誘導リアクトルの磁界に保持されたエネルギーとの既知の数学的関係を有する磁束信号を生成するための磁束算出回路をさらに含む、請求項１に記載のレギュレータ。
【請求項５】
前記レギュレータの出力部で、その電圧または電流との既知の数学的関係を有する出力信号を生成するための出力信号コンディショニング回路をさらに含む、請求項４に記載のレギュレータ。
【請求項６】
前記磁束算出回路がホール効果センサ、ＧＭＲセンサ、または前記誘導リアクトル内の電流を感知するための回路を含む、請求項４に記載のレギュレータ。
【請求項７】
前記磁束算出回路が、前記誘導リアクトル内の電流を感知する回路であり、さらに前記誘導リアクトルと直列のサンプリング抵抗、前記誘導リアクトルと直列に１つの巻線を有する変流器、またはカレント・ミラーからなる、請求項６に記載のレギュレータ。
【請求項８】
前記レギュレータが、前記誘導リアクトルに加えられた電圧時間積に基づいて前記誘導リアクトルの磁界を計算する磁束算出回路を含む、請求項１に記載のレギュレータ。
【請求項９】
前記磁束算出回路が、入力電圧を加える継続時間を調整するために使用されて、前記誘導リアクトルに入れられるエネルギーの量を補正する、請求項８に記載のレギュレータ。
【請求項１０】
前記レギュレータが、直流−直流コンバータ、交流−交流電力コンバータ、交流−直流電力コンバータ、または直流−交流電力コンバータである、請求項１に記載のレギュレータ。
【請求項１１】
前記レギュレータが同期式または非同期式である、請求項１に記載のレギュレータ。
【請求項１２】
前記レギュレータが、フライバック式、バック式、ブースト式、またはＳＥＰＩＣ式の電力コンバータを調整する、請求項１に記載のレギュレータ。
【請求項１３】
前記誘導リアクトルが、インダクタ、トランス、モータ、またはフライホイールである、請求項１に記載のレギュレータ。
【請求項１４】
前記レギュレータが単相または多相の電力コンバータである、請求項１に記載のレギュレータ。
【請求項１５】
前記制御回路がデジタルまたはアナログである、請求項１に記載のレギュレータ。
【請求項１６】
反転回路が、誘導性放電に使用可能な時間が減少し、その結果充電時間が追加されてチョッピング周期内で引き出すことができる誘導エネルギーの量が減少するようになる場合に、誘導リアクトルの充電を終止するために設けられる、請求項１に記載のレギュレータ。
【請求項１７】
総出力静電容量を算出するための回路を含む、請求項１に記載のレギュレータであって、前記回路が明示的な静電容量計、または前記レギュレータ内の他の測定値に基づき暗黙的に計算する静電容量である、レギュレータ。
【請求項１８】
レギュレータの内部インダクタンスを算出するための回路を含む、請求項１に記載のレギュレータであって、前記内部インダクタンスが明示的なインダクタンス計によって算出される、または前記レギュレータ内の他の測定値に基づき暗黙的に計算される、レギュレータ。
【請求項１９】
負荷リアクタンスがある状態で、またはない状態で、その負荷電流を算出するための回路を含む、請求項１に記載のレギュレータ。
【請求項２０】
少なくとも１つの電流トランスを含む、請求項１９に記載のレギュレータ。
【請求項２１】
チョッピング周期の任意の部分中に負荷によって消費されるエネルギーを予測するための回路を含む、請求項１に記載のレギュレータ。
【請求項２２】
前記制御回路が、少なくとも１つのスイッチを駆動する計算回路を含み、前記スイッチが誘導リアクトルの充電を制御する、請求項１に記載のレギュレータ。
【請求項２３】
前記スイッチがＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラ接合トランジスタ、サイリスタ、または可飽和リアクトルである、請求項２２に記載のレギュレータ。
【請求項２４】
前記スイッチが前記計算回路から光学的、電磁的、または電気的に分離される、請求項２１に記載のレギュレータ。
【請求項２５】
前記出力リアクトルが実質的に容量性または誘電性である、請求項１に記載のレギュレータ。
【請求項２６】
レギュレータの出力を所望の電圧または電流に周期の間維持するのに必要な負荷エネルギー量を見積もる前記レギュレータのチョッピング周期のある時点で、
誘導リアクトルにエネルギーを充填するステップと、
前記誘導リアクトルの磁界内に含まれる蓄積エネルギーの量を算出または見積もるステップと、
前記負荷エネルギーを前記蓄積エネルギー量と比較するステップと、
前記蓄積エネルギーが前記負荷エネルギーに供給するのに十分になるように前記誘導リアクトルの充電を制御するステップと、
前記誘導リアクトルの磁界内の蓄積エネルギーの少なくとも一部分を前記出力に送出するステップとを含む、電力コンバータを調整する方法。
【請求項２７】
前記誘導リアクトルの磁界内に含まれる蓄積エネルギーが近似的に次式で計算され、
ＫＥ＝（Ｌ×Ｉ２）／２
ここで、
ＫＥは前記誘導リアクトル内の蓄積エネルギーであり、
Ｉは前記誘導リアクトル内の、単位がアンペアの電流であり、
Ｌは前記誘導リアクトルに備えられたインダクタンスである、請求項２６に記載の方法。
【請求項２８】
前記周期の残りに必要とされる負荷エネルギーが、フィルタ・コンデンサによって供給または使用されるエネルギーと、前記負荷に必要なエネルギーとの合計として計算され、前記フィルタ・コンデンサが、レギュレータの内部静電容量と前記負荷の外部静電容量との総量である、請求項２６に記載の方法。
【請求項２９】
レギュレータの総出力静電容量を算出するための回路を含む、電力変換レギュレータ。
【請求項３０】
前記算出静電容量をレギュレーション用に使用する制御回路をさらに含む、請求項２９に記載のレギュレータ。
【請求項３１】
レギュレータの内部インダクタンスを算出するための回路を含む、電力変換レギュレータ。
【請求項３２】
前記算出インダクタンスをレギュレーション用に使用する制御回路をさらに含む、請求項３１に記載のレギュレータ。
【請求項３３】
レギュレータの負荷電流の非誘導性部分を算出するための回路を含む、電力変換レギュレータ。
【請求項３４】
前記負荷電流の一部分が誘導性である、請求項３３に記載のレギュレータ。
【請求項３５】
前記算出負荷電流をレギュレーション用に使用する制御回路をさらに含む、請求項３３に記載のレギュレータ。
【請求項１】
エネルギー源からのエネルギーを受け取るように適合された入力部と、
一時的なエネルギー貯蔵用の誘導リアクトルと、
出力フィルタリング用の出力リアクトルと、
負荷にエネルギーを供給するように適合された出力と、
所望の出力を与えるために前記出力が比較される基準信号と、
誘導リアクトル充電中に前記誘導リアクトルに入れられるエネルギーの量がチョッピング周期当たり負荷エネルギー要件にほぼ基づくように前記誘導リアクトルの充電を制御する回路とを含む、電力変換レギュレータ。
【請求項２】
前記チョッピング周期当たり負荷エネルギー要件が前記要件の予測に基づく、請求項１に記載のレギュレータ。
【請求項３】
前記チョッピング周期当たり負荷エネルギー要件を満たすように前記インダクタに入れられるエネルギーの量が、測定誘導リアクトル磁束、予測誘導リアクトル磁束、測定誘導リアクトル電流、または予測誘導リアクトル電流に応答して制御される、請求項１に記載のレギュレータ。
【請求項４】
前記誘導リアクトルの磁界に保持されたエネルギーとの既知の数学的関係を有する磁束信号を生成するための磁束算出回路をさらに含む、請求項１に記載のレギュレータ。
【請求項５】
前記レギュレータの出力部で、その電圧または電流との既知の数学的関係を有する出力信号を生成するための出力信号コンディショニング回路をさらに含む、請求項４に記載のレギュレータ。
【請求項６】
前記磁束算出回路がホール効果センサ、ＧＭＲセンサ、または前記誘導リアクトル内の電流を感知するための回路を含む、請求項４に記載のレギュレータ。
【請求項７】
前記磁束算出回路が、前記誘導リアクトル内の電流を感知する回路であり、さらに前記誘導リアクトルと直列のサンプリング抵抗、前記誘導リアクトルと直列に１つの巻線を有する変流器、またはカレント・ミラーからなる、請求項６に記載のレギュレータ。
【請求項８】
前記レギュレータが、前記誘導リアクトルに加えられた電圧時間積に基づいて前記誘導リアクトルの磁界を計算する磁束算出回路を含む、請求項１に記載のレギュレータ。
【請求項９】
前記磁束算出回路が、入力電圧を加える継続時間を調整するために使用されて、前記誘導リアクトルに入れられるエネルギーの量を補正する、請求項８に記載のレギュレータ。
【請求項１０】
前記レギュレータが、直流−直流コンバータ、交流−交流電力コンバータ、交流−直流電力コンバータ、または直流−交流電力コンバータである、請求項１に記載のレギュレータ。
【請求項１１】
前記レギュレータが同期式または非同期式である、請求項１に記載のレギュレータ。
【請求項１２】
前記レギュレータが、フライバック式、バック式、ブースト式、またはＳＥＰＩＣ式の電力コンバータを調整する、請求項１に記載のレギュレータ。
【請求項１３】
前記誘導リアクトルが、インダクタ、トランス、モータ、またはフライホイールである、請求項１に記載のレギュレータ。
【請求項１４】
前記レギュレータが単相または多相の電力コンバータである、請求項１に記載のレギュレータ。
【請求項１５】
前記制御回路がデジタルまたはアナログである、請求項１に記載のレギュレータ。
【請求項１６】
反転回路が、誘導性放電に使用可能な時間が減少し、その結果充電時間が追加されてチョッピング周期内で引き出すことができる誘導エネルギーの量が減少するようになる場合に、誘導リアクトルの充電を終止するために設けられる、請求項１に記載のレギュレータ。
【請求項１７】
総出力静電容量を算出するための回路を含む、請求項１に記載のレギュレータであって、前記回路が明示的な静電容量計、または前記レギュレータ内の他の測定値に基づき暗黙的に計算する静電容量である、レギュレータ。
【請求項１８】
レギュレータの内部インダクタンスを算出するための回路を含む、請求項１に記載のレギュレータであって、前記内部インダクタンスが明示的なインダクタンス計によって算出される、または前記レギュレータ内の他の測定値に基づき暗黙的に計算される、レギュレータ。
【請求項１９】
負荷リアクタンスがある状態で、またはない状態で、その負荷電流を算出するための回路を含む、請求項１に記載のレギュレータ。
【請求項２０】
少なくとも１つの電流トランスを含む、請求項１９に記載のレギュレータ。
【請求項２１】
チョッピング周期の任意の部分中に負荷によって消費されるエネルギーを予測するための回路を含む、請求項１に記載のレギュレータ。
【請求項２２】
前記制御回路が、少なくとも１つのスイッチを駆動する計算回路を含み、前記スイッチが誘導リアクトルの充電を制御する、請求項１に記載のレギュレータ。
【請求項２３】
前記スイッチがＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラ接合トランジスタ、サイリスタ、または可飽和リアクトルである、請求項２２に記載のレギュレータ。
【請求項２４】
前記スイッチが前記計算回路から光学的、電磁的、または電気的に分離される、請求項２１に記載のレギュレータ。
【請求項２５】
前記出力リアクトルが実質的に容量性または誘電性である、請求項１に記載のレギュレータ。
【請求項２６】
レギュレータの出力を所望の電圧または電流に周期の間維持するのに必要な負荷エネルギー量を見積もる前記レギュレータのチョッピング周期のある時点で、
誘導リアクトルにエネルギーを充填するステップと、
前記誘導リアクトルの磁界内に含まれる蓄積エネルギーの量を算出または見積もるステップと、
前記負荷エネルギーを前記蓄積エネルギー量と比較するステップと、
前記蓄積エネルギーが前記負荷エネルギーに供給するのに十分になるように前記誘導リアクトルの充電を制御するステップと、
前記誘導リアクトルの磁界内の蓄積エネルギーの少なくとも一部分を前記出力に送出するステップとを含む、電力コンバータを調整する方法。
【請求項２７】
前記誘導リアクトルの磁界内に含まれる蓄積エネルギーが近似的に次式で計算され、
ＫＥ＝（Ｌ×Ｉ２）／２
ここで、
ＫＥは前記誘導リアクトル内の蓄積エネルギーであり、
Ｉは前記誘導リアクトル内の、単位がアンペアの電流であり、
Ｌは前記誘導リアクトルに備えられたインダクタンスである、請求項２６に記載の方法。
【請求項２８】
前記周期の残りに必要とされる負荷エネルギーが、フィルタ・コンデンサによって供給または使用されるエネルギーと、前記負荷に必要なエネルギーとの合計として計算され、前記フィルタ・コンデンサが、レギュレータの内部静電容量と前記負荷の外部静電容量との総量である、請求項２６に記載の方法。
【請求項２９】
レギュレータの総出力静電容量を算出するための回路を含む、電力変換レギュレータ。
【請求項３０】
前記算出静電容量をレギュレーション用に使用する制御回路をさらに含む、請求項２９に記載のレギュレータ。
【請求項３１】
レギュレータの内部インダクタンスを算出するための回路を含む、電力変換レギュレータ。
【請求項３２】
前記算出インダクタンスをレギュレーション用に使用する制御回路をさらに含む、請求項３１に記載のレギュレータ。
【請求項３３】
レギュレータの負荷電流の非誘導性部分を算出するための回路を含む、電力変換レギュレータ。
【請求項３４】
前記負荷電流の一部分が誘導性である、請求項３３に記載のレギュレータ。
【請求項３５】
前記算出負荷電流をレギュレーション用に使用する制御回路をさらに含む、請求項３３に記載のレギュレータ。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３ａ】
【図３ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公表番号】特表２００９−５１９６９３（Ｐ２００９−５１９６９３Ａ）
【公表日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００８−５４０１０７（Ｐ２００８−５４０１０７）
【出願日】平成１８年１１月６日（２００６．１１．６）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０４３２３８
【国際公開番号】ＷＯ２００７／０５６３１４
【国際公開日】平成１９年５月１８日（２００７．５．１８）
【出願人】（５０８１３７１２１）ローソン ラブス，インコーポレーテッド (3)
【Ｆターム（参考）】
【公表日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成１８年１１月６日（２００６．１１．６）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０４３２３８
【国際公開番号】ＷＯ２００７／０５６３１４
【国際公開日】平成１９年５月１８日（２００７．５．１８）
【出願人】（５０８１３７１２１）ローソン ラブス，インコーポレーテッド (3)
【Ｆターム（参考）】
[ Back to top ]