伝送回路、プリント回路基板
【課題】搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することのできる、低消費電力の伝送回路を提供する。
【解決手段】本発明に係る伝送回路は、信号伝送線に並列接続されたインダクタを有するパッシブイコライザを備え、インダクタは回路基板のスルーホール側面に形成された導体部分を用いて構成されている。
【解決手段】本発明に係る伝送回路は、信号伝送線に並列接続されたインダクタを有するパッシブイコライザを備え、インダクタは回路基板のスルーホール側面に形成された導体部分を用いて構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を伝送する伝送回路、およびその伝送回路を実装したプリント回路基板に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化に伴い、電子機器が実装しているＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの電子部品間の信号伝送速度は、３年毎に２倍程度の割合で高速化している。特にサーバ、ルータ等の大容量データ処理装置で用いられるバックプレーンでは、２０１２年頃に電気伝送の限界である２５Ｇｂｐｓを超える伝送速度が要求されると予測されている。
【０００３】
伝送速度が速くなると、プリント基板配線の伝送損失が増大し、周波数の変化に伴う群遅延の差異が大きくなる。この伝送損失や群遅延の差異は、信号波形のジッタを増加させる。これは、伝送可能距離が短くなったり、伝送情報のビット誤り率が上昇したりする要因になる。そこで、プリント基板配線の伝送損失と群遅延の周波数特性を平滑化して、信号波形のジッタを低減する必要がある。
【０００４】
下記特許文献１には、送信信号に高周波成分を強調するエンファシス信号を重乗する技術が記載されている。下記特許文献２には、受信回路にイコライザ回路を搭載して、基板配線の周波数特性を平滑化する技術が記載されている。
【０００５】
下記特許文献３〜４には、消費電力を低減するため、受動部品を用いてイコライザ回路を構成し（パッシブイコライザ）、プリント基板配線の周波数特性を平滑化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３０９４６号公報
【特許文献２】特開平５−８３１６４号公報
【特許文献３】特開２００６−２５４３０３号公報
【特許文献４】特開２００８−２９４８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載されている技術では、高周波信号を強調するためのプリエンファシス処理を実施する回路を追加する必要があり、その分だけ消費電力が増加する。上記特許文献２に記載されている技術でも、能動回路によるイコライザ回路を追加する必要があるため、消費電力が増加する。
【０００８】
一方、上記特許文献３〜４に記載されている技術では、受動部品を用いて構成したパッシブイコライザによって周波数特性を平滑化しているので、消費電力は特許文献１〜２に記載されている技術よりも低減しやすい。特許文献３では、伝送線路の終端にインダクタと抵抗を接続して、インダクタの周波数特性により伝送線路の特性を平滑化している。特許文献４では、伝送線路に信号を出力するドライバに、キャパシタ、抵抗、インダクタで構成されたイコライザ回路を配置し、伝送線路の特性を平滑化している。
【０００９】
しかし、特許文献３〜４に記載されている技術では、伝送経路全体の特性に合わせてインダクタ値などを変更する必要がある。配線長や基板材料が変わると、伝送経路全体の特性が変化するので、受動イコライザのインダクタの値を変更するためには、搭載する部品を変更しなければならない。
【００１０】
本発明は、上記のような課題を解決するためになされたものであり、搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することのできる、低消費電力の伝送回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る伝送回路は、信号伝送線に並列接続されたインダクタを有するパッシブイコライザを備え、インダクタは回路基板のスルーホール側面に形成された導体部分を用いて構成されている。
【発明の効果】
【００１２】
本発明に係る伝送回路によれば、パッシブイコライザを用いて信号伝送線の周波数特性を平滑化することにより、消費電力を抑えることができる。また、スルーホールを形成する長さを調整することによってパッシブイコライザのインダクタンスを調整することができるので、搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る伝送回路１００の回路構成図である。
【図２】パッシブイコライザ３の斜視図である。
【図３】伝送回路１００の伝送損失の周波数特性を示すグラフである。
【図４】伝送回路１００の群遅延の周波数特性を示すグラフである。
【図５】ＬＳＩレシーバ４における受信波形のアイパターンを示すグラフである。
【図６】実施形態２に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。
【図７】実施形態３に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。
【図８】スルーホール８の適切な長さについて説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
＜実施の形態１＞
図１は、本発明の実施形態１に係る伝送回路１００の回路構成図である。伝送回路１００は、ＬＳＩドライバ１、信号線２、パッシブイコライザ３、コネクタ７、ＬＳＩレシーバ４を有する。ＬＳＩドライバ１とＬＳＩレシーバ４の間の距離に応じて、コネクタ７とＬＳＩレシーバ４の間に、さらに同様の配線構造を設けることもできる。図１では、信号線２’、パッシブイコライザ３’、コネクタ７’、信号線２’’、パッシブイコライザ３’’を設けた例を示した。
【００１６】
ＬＳＩドライバ１は、ＬＳＩレシーバ４に対して電気信号を送信する。信号線２は、電気信号を伝送する差動伝送線であり、その材質、長さなどに応じた伝送損失特性と群遅延特性を有する。パッシブイコライザ３は、信号周波数に対する信号線２の伝送損失特性と群遅延特性を平滑化する。コネクタ７は、信号線２とパッシブイコライザ３を接続する。
【００１７】
パッシブイコライザ３は、インダクタ５と抵抗６を有する。インダクタ５のインダクタンスと抵抗６の抵抗値は、信号周波数に対する信号線２の伝送特性を平滑化するように設計されている。同様にパッシブイコライザ３’は信号線２’の伝送特性を平滑化するように設計されており、パッシブイコライザ３’’は信号線２’’の伝送特性を平滑化するように設計されている。
【００１８】
パッシブイコライザ３は、能動的に動作しない受動部品（ここではインダクタ５と抵抗６）を用いて構成されているので、アクティブイコライザよりも消費電力が少ないという利点がある。ただし、能動的に動作しないので、信号線２の周波数特性を平滑化する効果を十分に発揮するためには、パッシブイコライザ３の回路特性を信号線２の周波数特性に合わせてあらかじめ調整しておく必要がある。
【００１９】
一般にはパッシブイコライザ３を構成する電子部品の特性は一定であるため、個々の信号線２の特性に合った電子部品を搭載する必要があり、したがって信号線２の特性毎に個別に電子部品を入れ替えなければならなかった。そこで本発明では、回路基板に形成されているスルーホールを利用してインダクタを形成し、パッシブイコライザ３の回路特性を調整できるようにすることを図る。
【００２０】
図２は、パッシブイコライザ３の斜視図である。信号線２は、正側信号線２ａと負側信号線２ｂを有し、プリント回路基板９上に実装されている。プリント回路基板９は多層構造になっており、そのいずれかの層に信号線２を実装している。プリント回路基板９の層間には、一対のスルーホール８（８ａおよび８ｂ）が設けられている。
【００２１】
スルーホール８は、プリント回路基板９の層間を貫通している。スルーホール８の側面には、導体部分が設けられており、この導体部分が信号線２ａおよび２ｂとそれぞれ電気的に接続されている。抵抗６は、スルーホール８ａと８ｂそれぞれの導体部分と電気的に接続されている。
【００２２】
スルーホール８の側面に形成されている導体部分はインダクタンスを有しており、このインダクタンスが図１に示すインダクタ５として機能する。スルーホール８ａと８ｂを抵抗６で接続することにより、信号線２ａと２ｂの間を接続するパッシブイコライザ３を構成することができる。
【００２３】
パッシブイコライザ３が信号線２の周波数特性を平滑化する機能を調整するためには、インダクタ５のインダクタンスを調整する必要がある。具体的には、スルーホール８の長さを調整する。プリント回路基板９上に伝送回路１００を実装する際に、所望のインダクタンスが得られる長さでスルーホール８を形成し、スルーホール８ａと８ｂの間に抵抗６を接続すればよい。
【００２４】
なお、実際のプリント回路基板９では、抵抗６を実装することができる深さ方向の位置が限られている場合がある。この場合は、インダクタ５のインダクタンスを調整できる範囲も限定される。
【００２５】
図３は、伝送回路１００の伝送損失の周波数特性を示すグラフである。ここでは、スルーホール８の直径を０．１ｍｍとし、スルーホール長を３ｍｍとしてインダクタ５のインダクタンスを１．５ｎＨとした。抵抗６は１８０Ωとした。
【００２６】
図３に示すように、信号線２の伝送損失は、周波数が上がると信号振幅が小さくなるように働く特性を有する。本実施形態１に係るパッシブイコライザ３を配置すると、特に低周波数域において周波数に対する信号振幅の特性が一定値に近くなり、伝送損失の周波数特性を平滑化する効果が発揮されていることが分かる。
【００２７】
図４は、伝送回路１００の群遅延の周波数特性を示すグラフである。図４に示すように、信号線２の群遅延は、周波数が上がると遅延時間が小さくなる特性を有している。本実施形態１に係るパッシブイコライザ３を配置すると、特に低周波数域において周波数に対する群遅延の特性が一定値に近くなり、群遅延の周波数特性を平滑化する効果が発揮されていることが分かる。
【００２８】
図５は、ＬＳＩレシーバ４における受信波形のアイパターンを示すグラフである。図５（ａ）は、パッシブイコライザ３、３’、３’’を使用せず、ＬＳＩドライバ１の出力信号にプリエンファシスをかけた場合の受信波形である。図５（ｂ）は、プリエンファシス処理を実施せず、パッシブイコライザ３、３’、３’’を用いた場合の受信波形である。
【００２９】
図５（ａ）（ｂ）を比較すると、いずれの受信波形のアイ開口幅も同等に良好であり、良好な信号波形が得られていることが分かる。
【００３０】
＜実施の形態１：まとめ＞
以上のように、本実施形態１に係る伝送回路１００は、信号線２に並列接続されたパッシブイコライザ３を備え、パッシブイコライザ３のインダクタ５は、プリント回路基板９を貫通するスルーホール８の側面に形成された導体部分を用いて構成されている。スルーホール８の長さを調整することにより、インダクタ５のインダクタンスを信号線２の特性に合わせて調整することができる。これにより、パッシブイコライザ３の構成部品を信号線２の特性毎に入れ替える必要がなくなり、構成の柔軟性、製造期間、コストなどの観点で有利である。
【００３１】
＜実施の形態２＞
図６は、本発明の実施形態２に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。パッシブイコライザ３の周辺構成以外は実施形態１と同様であるため、以下では図６に示す構成を中心に説明する。
【００３２】
チップ部品である抵抗６の寸法は、一般に信号線２の配置間隔よりも大きい場合がある。そのため、抵抗６を接続するスルーホール８ａとスルーホール８ｂの間隔は信号線２ａと２ｂの間隔より小さくなる。そこで本実施形態２では、信号線２とスルーホール８の間を接続する配線パタンを設ける。
【００３３】
図６に示す例の場合では、信号線２ａおよび２ｂと直交しない、各信号線から離れた位置にスルーホール８を設けている。
【００３４】
信号線２から離れた位置にスルーホール８を設けた場合、図１と等価な回路を構成するため、スルーホール８を設けた位置と信号線２を電気的に接続する必要がある。そこで本実施形態２では、スルーホール８の近傍で信号線２の進行方向を曲げて、スルーホール８の側面に設けた導体部分に接触させている。
【００３５】
なお、信号線２から離れた位置にスルーホール８を設けると、スルーホール８ａと８ｂの間の間隔が広くなるため、必要に応じて電気配線１０を設けてスルーホール８側面の導体部分間を接続する必要がある。抵抗６は電気配線１０上に実装すればよい。
【００３６】
信号線２の進行方向を曲げずに、信号線２から電気配線を引き出してスルーホール８の導体部分と接続することも考えられる。しかしこの場合、信号線２の経路が分岐することになるので、信号特性が劣化しやすくなると思われる。そのため、信号線２を分岐させずに図６のように構成することが望ましい。
【００３７】
＜実施の形態２：まとめ＞
以上のように、本実施形態２に係る伝送回路１００において、スルーホール８は信号線２と直交しない、信号線２の延長線上から離れた位置に設けられており、信号線２はスルーホール８の近傍で進行方向を曲げて導体部分と接触するように構成されている。これにより、チップ部品である抵抗６の寸法が、信号線２の配置間隔よりも大きい場合でも、図１と等価な回路を構成することが出来る。
【００３８】
＜実施の形態３＞
図７は、本発明の実施形態３に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。パッシブイコライザ３の周辺構成以外は実施形態１と同様であるため、以下では図７に示す構成を中心に説明する。
【００３９】
実施形態２で説明した図６において、スルーホール８ａと８ｂを電気配線１０で接続することを説明した。この電気配線１０は、原則としてスルーホール８ａと８ｂの間を直線的に接続するが、必要に応じて図７に示すように迂回配線してもよい。この場合、電気配線１０の長さが図６よりも長くなり、結果として電気配線１０自身もスルーホール８の導体部分と併せて有意なインダクタンスを形成することになる。
【００４０】
そこで、スルーホール８の長さが十分でない場合には、抵抗６を実装する平面内において、電気配線１０をスルーホール８の軸方向と平行でない方向に引き伸ばし、電気配信１０を図６よりも長く形成してもよい。これにより、スルーホール８のインダクタンスが十分でない場合でも、電気配線１０が形成するインダクタンスによってこれを補うことができる。
【００４１】
また、スルーホール８ａと８ｂの終端部分を結ぶ直線状に他の電子部品や構造物が配置されている場合も、図７のように迂回配線を設けることができる。
【００４２】
＜実施の形態４＞
実施形態１〜３において、スルーホール８の側面に導体部分を設け、この導体部分によってインダクタ５を形成することを説明した。また、実施形態３において、電気配線１０のインダクタンス成分を利用することを説明した。
【００４３】
インダクタンスがそれでも不十分である場合には、実施形態１〜３で説明した構成において、スルーホール８の側面に、ＮｉやＣｒなどの磁性体を配置することもできる。磁性体を配置することにより、スルーホール８のインダクタンスが増加するからである。
【００４４】
具体的には、例えばスルーホール８側面の導体部分に磁性体を添加してスルーホール８のインダクタンス成分を増加させることができる。または、スルーホール８の側面部分の表面のみに磁性体をメッキなどによって被覆形成し、磁性体の内側（スルーホール８の中心軸に近い部分）に導体部分を設けることもできる。
【００４５】
＜実施の形態５＞
以上の実施形態１〜４において、抵抗６の具体的な実装形態として、以下のようなものが考えられる。
【００４６】
（抵抗６の例その１）
プリント回路基板９の表面に実装するチップ抵抗（表面実装チップ部品）を抵抗６として用いることができる。
【００４７】
（抵抗６の例その２）
プリント回路基板９のなかには、内部に電子部品を埋め込むことができるものもある。このような基板内蔵型の埋め込み部品として構成されている抵抗素子を、抵抗６として用いることができる。
【００４８】
（抵抗６の例その３）
プリント回路基板９を薄く形成する必要がある場合、厚さが大きい抵抗素子を用いることができない。この場合は、シート形状の抵抗素子を抵抗６として用いてもよい。パッシブイコライザ３の特性を調整するためには、インダクタ５が重要であり、抵抗６の精度はインダクタ５に比してさほど重要でないからである。
【００４９】
＜実施の形態６＞
図８は、スルーホール８の適切な長さについて説明する図である。プリント回路基板９にスルーホール８および側面の導体部分を形成する際に、プリント回路基板９を貫通するように加工することが一般的であると思われる。このとき、スルーホール８の長さが不必要に長くなる可能性がある。図８に示す不要部分８ｃがこれに相当する。
【００５０】
このような場合には、信号線２や抵抗６を実装している側と反対側の面からバックドリルなどの加工を施し、不要部分８ｃを除去することが望ましい。不要部分８ｃが残っていると、所望のインダクタンスが得られない可能性があるからである。不要部分８ｃを除去する手法は、実施形態１〜５でも用いることができる。
【００５１】
＜実施の形態７＞
以上の実施形態１〜６において、信号線２は差動伝送線路であることを説明したが、信号線２が１本の信号線で構成されている場合でも、同様の構成を採用して同様の効果を発揮することもできる。この場合、パッシブイコライザ３の一端は信号線２に接続され、もう一端はＧＮＤに接続される。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５３】
１：ＬＳＩドライバ、２：信号線、３：パッシブイコライザ、４：ＬＳＩレシーバ、５：インダクタ、６：抵抗、７：コネクタ、８：スルーホール、９：プリント回路基板、１０：電気配線、１００：伝送回路。
【技術分野】
【０００１】
本発明は、電気信号を伝送する伝送回路、およびその伝送回路を実装したプリント回路基板に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化に伴い、電子機器が実装しているＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの電子部品間の信号伝送速度は、３年毎に２倍程度の割合で高速化している。特にサーバ、ルータ等の大容量データ処理装置で用いられるバックプレーンでは、２０１２年頃に電気伝送の限界である２５Ｇｂｐｓを超える伝送速度が要求されると予測されている。
【０００３】
伝送速度が速くなると、プリント基板配線の伝送損失が増大し、周波数の変化に伴う群遅延の差異が大きくなる。この伝送損失や群遅延の差異は、信号波形のジッタを増加させる。これは、伝送可能距離が短くなったり、伝送情報のビット誤り率が上昇したりする要因になる。そこで、プリント基板配線の伝送損失と群遅延の周波数特性を平滑化して、信号波形のジッタを低減する必要がある。
【０００４】
下記特許文献１には、送信信号に高周波成分を強調するエンファシス信号を重乗する技術が記載されている。下記特許文献２には、受信回路にイコライザ回路を搭載して、基板配線の周波数特性を平滑化する技術が記載されている。
【０００５】
下記特許文献３〜４には、消費電力を低減するため、受動部品を用いてイコライザ回路を構成し（パッシブイコライザ）、プリント基板配線の周波数特性を平滑化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３０９４６号公報
【特許文献２】特開平５−８３１６４号公報
【特許文献３】特開２００６−２５４３０３号公報
【特許文献４】特開２００８−２９４８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載されている技術では、高周波信号を強調するためのプリエンファシス処理を実施する回路を追加する必要があり、その分だけ消費電力が増加する。上記特許文献２に記載されている技術でも、能動回路によるイコライザ回路を追加する必要があるため、消費電力が増加する。
【０００８】
一方、上記特許文献３〜４に記載されている技術では、受動部品を用いて構成したパッシブイコライザによって周波数特性を平滑化しているので、消費電力は特許文献１〜２に記載されている技術よりも低減しやすい。特許文献３では、伝送線路の終端にインダクタと抵抗を接続して、インダクタの周波数特性により伝送線路の特性を平滑化している。特許文献４では、伝送線路に信号を出力するドライバに、キャパシタ、抵抗、インダクタで構成されたイコライザ回路を配置し、伝送線路の特性を平滑化している。
【０００９】
しかし、特許文献３〜４に記載されている技術では、伝送経路全体の特性に合わせてインダクタ値などを変更する必要がある。配線長や基板材料が変わると、伝送経路全体の特性が変化するので、受動イコライザのインダクタの値を変更するためには、搭載する部品を変更しなければならない。
【００１０】
本発明は、上記のような課題を解決するためになされたものであり、搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することのできる、低消費電力の伝送回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る伝送回路は、信号伝送線に並列接続されたインダクタを有するパッシブイコライザを備え、インダクタは回路基板のスルーホール側面に形成された導体部分を用いて構成されている。
【発明の効果】
【００１２】
本発明に係る伝送回路によれば、パッシブイコライザを用いて信号伝送線の周波数特性を平滑化することにより、消費電力を抑えることができる。また、スルーホールを形成する長さを調整することによってパッシブイコライザのインダクタンスを調整することができるので、搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る伝送回路１００の回路構成図である。
【図２】パッシブイコライザ３の斜視図である。
【図３】伝送回路１００の伝送損失の周波数特性を示すグラフである。
【図４】伝送回路１００の群遅延の周波数特性を示すグラフである。
【図５】ＬＳＩレシーバ４における受信波形のアイパターンを示すグラフである。
【図６】実施形態２に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。
【図７】実施形態３に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。
【図８】スルーホール８の適切な長さについて説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
＜実施の形態１＞
図１は、本発明の実施形態１に係る伝送回路１００の回路構成図である。伝送回路１００は、ＬＳＩドライバ１、信号線２、パッシブイコライザ３、コネクタ７、ＬＳＩレシーバ４を有する。ＬＳＩドライバ１とＬＳＩレシーバ４の間の距離に応じて、コネクタ７とＬＳＩレシーバ４の間に、さらに同様の配線構造を設けることもできる。図１では、信号線２’、パッシブイコライザ３’、コネクタ７’、信号線２’’、パッシブイコライザ３’’を設けた例を示した。
【００１６】
ＬＳＩドライバ１は、ＬＳＩレシーバ４に対して電気信号を送信する。信号線２は、電気信号を伝送する差動伝送線であり、その材質、長さなどに応じた伝送損失特性と群遅延特性を有する。パッシブイコライザ３は、信号周波数に対する信号線２の伝送損失特性と群遅延特性を平滑化する。コネクタ７は、信号線２とパッシブイコライザ３を接続する。
【００１７】
パッシブイコライザ３は、インダクタ５と抵抗６を有する。インダクタ５のインダクタンスと抵抗６の抵抗値は、信号周波数に対する信号線２の伝送特性を平滑化するように設計されている。同様にパッシブイコライザ３’は信号線２’の伝送特性を平滑化するように設計されており、パッシブイコライザ３’’は信号線２’’の伝送特性を平滑化するように設計されている。
【００１８】
パッシブイコライザ３は、能動的に動作しない受動部品（ここではインダクタ５と抵抗６）を用いて構成されているので、アクティブイコライザよりも消費電力が少ないという利点がある。ただし、能動的に動作しないので、信号線２の周波数特性を平滑化する効果を十分に発揮するためには、パッシブイコライザ３の回路特性を信号線２の周波数特性に合わせてあらかじめ調整しておく必要がある。
【００１９】
一般にはパッシブイコライザ３を構成する電子部品の特性は一定であるため、個々の信号線２の特性に合った電子部品を搭載する必要があり、したがって信号線２の特性毎に個別に電子部品を入れ替えなければならなかった。そこで本発明では、回路基板に形成されているスルーホールを利用してインダクタを形成し、パッシブイコライザ３の回路特性を調整できるようにすることを図る。
【００２０】
図２は、パッシブイコライザ３の斜視図である。信号線２は、正側信号線２ａと負側信号線２ｂを有し、プリント回路基板９上に実装されている。プリント回路基板９は多層構造になっており、そのいずれかの層に信号線２を実装している。プリント回路基板９の層間には、一対のスルーホール８（８ａおよび８ｂ）が設けられている。
【００２１】
スルーホール８は、プリント回路基板９の層間を貫通している。スルーホール８の側面には、導体部分が設けられており、この導体部分が信号線２ａおよび２ｂとそれぞれ電気的に接続されている。抵抗６は、スルーホール８ａと８ｂそれぞれの導体部分と電気的に接続されている。
【００２２】
スルーホール８の側面に形成されている導体部分はインダクタンスを有しており、このインダクタンスが図１に示すインダクタ５として機能する。スルーホール８ａと８ｂを抵抗６で接続することにより、信号線２ａと２ｂの間を接続するパッシブイコライザ３を構成することができる。
【００２３】
パッシブイコライザ３が信号線２の周波数特性を平滑化する機能を調整するためには、インダクタ５のインダクタンスを調整する必要がある。具体的には、スルーホール８の長さを調整する。プリント回路基板９上に伝送回路１００を実装する際に、所望のインダクタンスが得られる長さでスルーホール８を形成し、スルーホール８ａと８ｂの間に抵抗６を接続すればよい。
【００２４】
なお、実際のプリント回路基板９では、抵抗６を実装することができる深さ方向の位置が限られている場合がある。この場合は、インダクタ５のインダクタンスを調整できる範囲も限定される。
【００２５】
図３は、伝送回路１００の伝送損失の周波数特性を示すグラフである。ここでは、スルーホール８の直径を０．１ｍｍとし、スルーホール長を３ｍｍとしてインダクタ５のインダクタンスを１．５ｎＨとした。抵抗６は１８０Ωとした。
【００２６】
図３に示すように、信号線２の伝送損失は、周波数が上がると信号振幅が小さくなるように働く特性を有する。本実施形態１に係るパッシブイコライザ３を配置すると、特に低周波数域において周波数に対する信号振幅の特性が一定値に近くなり、伝送損失の周波数特性を平滑化する効果が発揮されていることが分かる。
【００２７】
図４は、伝送回路１００の群遅延の周波数特性を示すグラフである。図４に示すように、信号線２の群遅延は、周波数が上がると遅延時間が小さくなる特性を有している。本実施形態１に係るパッシブイコライザ３を配置すると、特に低周波数域において周波数に対する群遅延の特性が一定値に近くなり、群遅延の周波数特性を平滑化する効果が発揮されていることが分かる。
【００２８】
図５は、ＬＳＩレシーバ４における受信波形のアイパターンを示すグラフである。図５（ａ）は、パッシブイコライザ３、３’、３’’を使用せず、ＬＳＩドライバ１の出力信号にプリエンファシスをかけた場合の受信波形である。図５（ｂ）は、プリエンファシス処理を実施せず、パッシブイコライザ３、３’、３’’を用いた場合の受信波形である。
【００２９】
図５（ａ）（ｂ）を比較すると、いずれの受信波形のアイ開口幅も同等に良好であり、良好な信号波形が得られていることが分かる。
【００３０】
＜実施の形態１：まとめ＞
以上のように、本実施形態１に係る伝送回路１００は、信号線２に並列接続されたパッシブイコライザ３を備え、パッシブイコライザ３のインダクタ５は、プリント回路基板９を貫通するスルーホール８の側面に形成された導体部分を用いて構成されている。スルーホール８の長さを調整することにより、インダクタ５のインダクタンスを信号線２の特性に合わせて調整することができる。これにより、パッシブイコライザ３の構成部品を信号線２の特性毎に入れ替える必要がなくなり、構成の柔軟性、製造期間、コストなどの観点で有利である。
【００３１】
＜実施の形態２＞
図６は、本発明の実施形態２に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。パッシブイコライザ３の周辺構成以外は実施形態１と同様であるため、以下では図６に示す構成を中心に説明する。
【００３２】
チップ部品である抵抗６の寸法は、一般に信号線２の配置間隔よりも大きい場合がある。そのため、抵抗６を接続するスルーホール８ａとスルーホール８ｂの間隔は信号線２ａと２ｂの間隔より小さくなる。そこで本実施形態２では、信号線２とスルーホール８の間を接続する配線パタンを設ける。
【００３３】
図６に示す例の場合では、信号線２ａおよび２ｂと直交しない、各信号線から離れた位置にスルーホール８を設けている。
【００３４】
信号線２から離れた位置にスルーホール８を設けた場合、図１と等価な回路を構成するため、スルーホール８を設けた位置と信号線２を電気的に接続する必要がある。そこで本実施形態２では、スルーホール８の近傍で信号線２の進行方向を曲げて、スルーホール８の側面に設けた導体部分に接触させている。
【００３５】
なお、信号線２から離れた位置にスルーホール８を設けると、スルーホール８ａと８ｂの間の間隔が広くなるため、必要に応じて電気配線１０を設けてスルーホール８側面の導体部分間を接続する必要がある。抵抗６は電気配線１０上に実装すればよい。
【００３６】
信号線２の進行方向を曲げずに、信号線２から電気配線を引き出してスルーホール８の導体部分と接続することも考えられる。しかしこの場合、信号線２の経路が分岐することになるので、信号特性が劣化しやすくなると思われる。そのため、信号線２を分岐させずに図６のように構成することが望ましい。
【００３７】
＜実施の形態２：まとめ＞
以上のように、本実施形態２に係る伝送回路１００において、スルーホール８は信号線２と直交しない、信号線２の延長線上から離れた位置に設けられており、信号線２はスルーホール８の近傍で進行方向を曲げて導体部分と接触するように構成されている。これにより、チップ部品である抵抗６の寸法が、信号線２の配置間隔よりも大きい場合でも、図１と等価な回路を構成することが出来る。
【００３８】
＜実施の形態３＞
図７は、本発明の実施形態３に係る伝送回路１００が備えるパッシブイコライザ３の斜視図である。パッシブイコライザ３の周辺構成以外は実施形態１と同様であるため、以下では図７に示す構成を中心に説明する。
【００３９】
実施形態２で説明した図６において、スルーホール８ａと８ｂを電気配線１０で接続することを説明した。この電気配線１０は、原則としてスルーホール８ａと８ｂの間を直線的に接続するが、必要に応じて図７に示すように迂回配線してもよい。この場合、電気配線１０の長さが図６よりも長くなり、結果として電気配線１０自身もスルーホール８の導体部分と併せて有意なインダクタンスを形成することになる。
【００４０】
そこで、スルーホール８の長さが十分でない場合には、抵抗６を実装する平面内において、電気配線１０をスルーホール８の軸方向と平行でない方向に引き伸ばし、電気配信１０を図６よりも長く形成してもよい。これにより、スルーホール８のインダクタンスが十分でない場合でも、電気配線１０が形成するインダクタンスによってこれを補うことができる。
【００４１】
また、スルーホール８ａと８ｂの終端部分を結ぶ直線状に他の電子部品や構造物が配置されている場合も、図７のように迂回配線を設けることができる。
【００４２】
＜実施の形態４＞
実施形態１〜３において、スルーホール８の側面に導体部分を設け、この導体部分によってインダクタ５を形成することを説明した。また、実施形態３において、電気配線１０のインダクタンス成分を利用することを説明した。
【００４３】
インダクタンスがそれでも不十分である場合には、実施形態１〜３で説明した構成において、スルーホール８の側面に、ＮｉやＣｒなどの磁性体を配置することもできる。磁性体を配置することにより、スルーホール８のインダクタンスが増加するからである。
【００４４】
具体的には、例えばスルーホール８側面の導体部分に磁性体を添加してスルーホール８のインダクタンス成分を増加させることができる。または、スルーホール８の側面部分の表面のみに磁性体をメッキなどによって被覆形成し、磁性体の内側（スルーホール８の中心軸に近い部分）に導体部分を設けることもできる。
【００４５】
＜実施の形態５＞
以上の実施形態１〜４において、抵抗６の具体的な実装形態として、以下のようなものが考えられる。
【００４６】
（抵抗６の例その１）
プリント回路基板９の表面に実装するチップ抵抗（表面実装チップ部品）を抵抗６として用いることができる。
【００４７】
（抵抗６の例その２）
プリント回路基板９のなかには、内部に電子部品を埋め込むことができるものもある。このような基板内蔵型の埋め込み部品として構成されている抵抗素子を、抵抗６として用いることができる。
【００４８】
（抵抗６の例その３）
プリント回路基板９を薄く形成する必要がある場合、厚さが大きい抵抗素子を用いることができない。この場合は、シート形状の抵抗素子を抵抗６として用いてもよい。パッシブイコライザ３の特性を調整するためには、インダクタ５が重要であり、抵抗６の精度はインダクタ５に比してさほど重要でないからである。
【００４９】
＜実施の形態６＞
図８は、スルーホール８の適切な長さについて説明する図である。プリント回路基板９にスルーホール８および側面の導体部分を形成する際に、プリント回路基板９を貫通するように加工することが一般的であると思われる。このとき、スルーホール８の長さが不必要に長くなる可能性がある。図８に示す不要部分８ｃがこれに相当する。
【００５０】
このような場合には、信号線２や抵抗６を実装している側と反対側の面からバックドリルなどの加工を施し、不要部分８ｃを除去することが望ましい。不要部分８ｃが残っていると、所望のインダクタンスが得られない可能性があるからである。不要部分８ｃを除去する手法は、実施形態１〜５でも用いることができる。
【００５１】
＜実施の形態７＞
以上の実施形態１〜６において、信号線２は差動伝送線路であることを説明したが、信号線２が１本の信号線で構成されている場合でも、同様の構成を採用して同様の効果を発揮することもできる。この場合、パッシブイコライザ３の一端は信号線２に接続され、もう一端はＧＮＤに接続される。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５３】
１：ＬＳＩドライバ、２：信号線、３：パッシブイコライザ、４：ＬＳＩレシーバ、５：インダクタ、６：抵抗、７：コネクタ、８：スルーホール、９：プリント回路基板、１０：電気配線、１００：伝送回路。
【特許請求の範囲】
【請求項１】
電気信号を伝送する信号伝送線と、
前記信号伝送線の周波数特性を平滑化するパッシブイコライザと、
を備え、
前記パッシブイコライザは、
前記信号伝送線に並列接続されたインダクタと抵抗素子を有し、
前記インダクタは、
前記信号伝送線を実装する回路基板が有するスルーホールの側面に形成された導体部分を用いて構成されている
ことを特徴とする伝送回路。
【請求項２】
前記スルーホールは、
前記信号伝送線と直接交差しない位置で前記回路基板を貫通しており、
前記信号伝送線は、
前記導体部分の近傍で配線方向を曲げて前記導体部分に接触するように構成されている
ことを特徴とする請求項１記載の伝送回路。
【請求項３】
前記抵抗素子は、電気配線およびパッドを介して前記導体部分と接続されていることを特徴とする請求項１記載の伝送回路。
【請求項４】
前記電気配線は、
前記回路基板のうち前記抵抗素子を実装する平面上で、前記スルーホールの軸方向と平行でない方向に引き伸ばして形成されている
ことを特徴とする請求項３記載の伝送回路。
【請求項５】
前記スルーホールは、側面に磁性体を配置して形成されていることを特徴とする請求項１記載の伝送回路。
【請求項６】
前記スルーホールは、前記導体部分の表面を磁性体で被覆して形成されていることを特徴とする請求項５記載の伝送回路。
【請求項７】
前記抵抗素子は、表面実装チップ部品として構成されていることを特徴とする請求項１記載の伝送回路。
【請求項８】
前記抵抗素子は、前記回路基板の内部に埋め込まれた内蔵部品として構成されていることを特徴とする請求項１記載の伝送回路。
【請求項９】
前記抵抗素子は、シート型の抵抗部品として構成されていることを特徴とする請求項１記載の伝送回路。
【請求項１０】
前記信号伝送線は、差動伝送線として形成されており、
前記パッシブイコライザは、前記差動伝送線の正側伝送線と負側伝送線を接続するように構成されている
ことを特徴とする請求項１記載の伝送回路。
【請求項１１】
請求項１から１０のいずれか１項記載の伝送回路を実装したことを特徴とするプリント回路基板。
【請求項１２】
前記プリント回路基板は複数の層を有し、
前記スルーホールは、前記抵抗素子を実装している層と前記信号伝送線を実装している層の間のみに形成されている
ことを特徴とする請求項１１記載のプリント回路基板。
【請求項１】
電気信号を伝送する信号伝送線と、
前記信号伝送線の周波数特性を平滑化するパッシブイコライザと、
を備え、
前記パッシブイコライザは、
前記信号伝送線に並列接続されたインダクタと抵抗素子を有し、
前記インダクタは、
前記信号伝送線を実装する回路基板が有するスルーホールの側面に形成された導体部分を用いて構成されている
ことを特徴とする伝送回路。
【請求項２】
前記スルーホールは、
前記信号伝送線と直接交差しない位置で前記回路基板を貫通しており、
前記信号伝送線は、
前記導体部分の近傍で配線方向を曲げて前記導体部分に接触するように構成されている
ことを特徴とする請求項１記載の伝送回路。
【請求項３】
前記抵抗素子は、電気配線およびパッドを介して前記導体部分と接続されていることを特徴とする請求項１記載の伝送回路。
【請求項４】
前記電気配線は、
前記回路基板のうち前記抵抗素子を実装する平面上で、前記スルーホールの軸方向と平行でない方向に引き伸ばして形成されている
ことを特徴とする請求項３記載の伝送回路。
【請求項５】
前記スルーホールは、側面に磁性体を配置して形成されていることを特徴とする請求項１記載の伝送回路。
【請求項６】
前記スルーホールは、前記導体部分の表面を磁性体で被覆して形成されていることを特徴とする請求項５記載の伝送回路。
【請求項７】
前記抵抗素子は、表面実装チップ部品として構成されていることを特徴とする請求項１記載の伝送回路。
【請求項８】
前記抵抗素子は、前記回路基板の内部に埋め込まれた内蔵部品として構成されていることを特徴とする請求項１記載の伝送回路。
【請求項９】
前記抵抗素子は、シート型の抵抗部品として構成されていることを特徴とする請求項１記載の伝送回路。
【請求項１０】
前記信号伝送線は、差動伝送線として形成されており、
前記パッシブイコライザは、前記差動伝送線の正側伝送線と負側伝送線を接続するように構成されている
ことを特徴とする請求項１記載の伝送回路。
【請求項１１】
請求項１から１０のいずれか１項記載の伝送回路を実装したことを特徴とするプリント回路基板。
【請求項１２】
前記プリント回路基板は複数の層を有し、
前記スルーホールは、前記抵抗素子を実装している層と前記信号伝送線を実装している層の間のみに形成されている
ことを特徴とする請求項１１記載のプリント回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１５６９２１（Ｐ２０１２−１５６９２１Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１６１２１（Ｐ２０１１−１６１２１）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]