半導体デバイス用基板およびＳＯＩ基板
【課題】 裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる半導体デバイス用基板であって、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、生産効率を向上させることができる半導体デバイス用基板を提供することである。
【解決手段】 半導体デバイス用基板１０は、結晶性のシリコン基板１１の内部に、構造変化層１２が形成されたものである。この構造変化層１２は、導電型領域を形成することがないイオンが注入されてなる層であって、シリコンとは異なる結晶構造に変化した層である。
【解決手段】 半導体デバイス用基板１０は、結晶性のシリコン基板１１の内部に、構造変化層１２が形成されたものである。この構造変化層１２は、導電型領域を形成することがないイオンが注入されてなる層であって、シリコンとは異なる結晶構造に変化した層である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに用いられる半導体デバイス用基板およびＳＯＩ基板に関し、特に薄型化された半導体デバイスに用いられる半導体デバイス用基板およびＳＯＩ基板に関する。
【背景技術】
【０００２】
たとえば、ＩＣ（Integrated Circuit）チップ用の半導体デバイスなどの薄型半導体デバイスは、半導体チップの薄型化を図るために、特許文献１に記載されるような半導体素子が形成されたシリコン（Ｓｉ）基板やＳＯＩ（Silicon on Insulator）基板の非活性表面（裏面）が研削されて製造される。
【０００３】
しかしながら、半導体素子が形成されたシリコン基板である半導体デバイス用基板およびＳＯＩ基板の裏面を研削加工するとき、研削加工の終点を検出するのが困難であるため、研削が不足であったり進み過ぎたりするのを防止するために、研削速度を低下させる必要があり、研削加工の高速化を図ることができず、生産効率を向上させることができないという問題がある。
【０００４】
また、半導体デバイス用基板およびＳＯＩ基板の裏面を研削加工するとき、半導体デバイス用基板およびＳＯＩ基板の中央部よりも外周縁部において研削量が多くなって、半導体デバイス用基板およびＳＯＩ基板の裏面の平坦性が悪くなる。そこで、裏面研削工程の後、半導体デバイス用基板およびＳＯＩ基板の裏面の平坦性を精密に制御するために、裏面側からの化学的機械的研磨（ＣＭＰ）が行われる。
【０００５】
裏面側からのＣＭＰ処理が施される半導体デバイス用基板およびＳＯＩ基板の裏側部分は、基板の構成材料のみからなる部分であるので、半導体デバイス用基板およびＳＯＩ基板の裏側部分の全領域において研磨速度は同じである。そのため、ＣＭＰ処理後の半導体デバイス用基板およびＳＯＩ基板の裏面における平坦性は、裏面研削加工後の平坦性を維持することになり、基板の中央部よりも外周縁部における厚みが小さく（基板の裏面の平坦性が悪く）、製造される半導体デバイスの厚みを精度良く所望厚にすることができない。
【０００６】
また、半導体デバイスとしては、半導体デバイス用基板およびＳＯＩ基板を貫通して設けられる貫通電極を有するものがある（特許文献２参照）。貫通電極を有する半導体デバイスは、以下のようにして製造される。
【０００７】
まず、半導体デバイス用基板およびＳＯＩ基板の所定深さまで達する電極を形成した後、基板の裏面を研削加工する。このとき、研削加工の終点を検出するのが困難であるため、研削が不足であったり進み過ぎたりするのを防止するために、研削速度を低下させる必要がある。たとえば、電極（銅などによって構成される）が形成される半導体デバイス用基板およびＳＯＩ基板を、裏面側から高速で研削加工して研削が進み過ぎると、電極が研削されてしまう場合がある。このような場合、研削された電極の破片などが半導体デバイス用基板およびＳＯＩ基板の裏面に付着してしまい、半導体素子にリーク電流が発生するという問題が生じる。また、裏面研削加工時には、半導体デバイス用基板およびＳＯＩ基板の中央部よりも外周縁部における研削量が多くなって、基板の裏面の平坦性が悪くなる。
【０００８】
次に、半導体デバイス用基板およびＳＯＩ基板の裏面の平坦性を精密に制御するために、裏面側からの化学的機械的研磨（ＣＭＰ）を行う。このとき、裏面研削加工と同様に、ＣＭＰ処理の終点を検出するのが困難であるため、研磨が不足であったり進み過ぎたりするのを防止するために、研磨速度を低下させる必要がある。
【０００９】
また、裏面側からのＣＭＰ処理が施される半導体デバイス用基板およびＳＯＩ基板の裏側部分は、基板の構成材料のみからなる部分であるので、基板の裏側部分の全領域において研磨速度は同じである。そのため、ＣＭＰ処理後の半導体デバイス用基板およびＳＯＩ基板の裏面における平坦性は、裏面研削加工後の平坦性を維持することになり、基板の中央部よりも外周縁部における厚みが小さく（基板の裏面の平坦性が悪く）、製造される半導体デバイス用基板の厚みを精度良く所望厚にすることができない。
【００１０】
次に、ＣＭＰ処理後の半導体デバイス用基板およびＳＯＩ基板を裏面側からドライエッチングして、基板中に形成された電極を露出させ、基板を貫通する貫通電極を形成する。ここで、ドライエッチング処理に供せられる半導体デバイス用基板およびＳＯＩ基板は、裏面における中央部よりも外周縁部の研削量が多くされて、裏面の平坦性が悪いものであるので、裏面側からのドライエッチングが施されても、基板を貫通しない非貫通電極が存在してしまう。このような、非貫通電極が存在する半導体デバイス用基板およびＳＯＩ基板を用いて半導体デバイスを組み立てた場合、半導体素子を正常に動作させることができない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−２０６４３１号公報
【特許文献２】特開２００９−２１２４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上のように、裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる従来の半導体デバイス用基板およびＳＯＩ基板では、研削加工の終点を検出するのが困難であるため、研削が不足であったり進み過ぎたりするのを防止するために、研削速度を低下させる必要があり、研削加工の高速化を図ることができず、生産効率を向上させることができない。そして、従来の半導体デバイス用基板およびＳＯＩ基板を、貫通電極を有する半導体デバイスに用いた場合においては、基板の裏面側からの研削が進み過ぎてしまうと、研削された電極破片の付着によって、半導体素子にリーク電流が発生するという問題まで生じてしまう。
【００１３】
また、従来の半導体デバイス用基板およびＳＯＩ基板では、裏面研削後の基板は、裏面における中央部よりも外周縁部の研削量が多くされて、裏面の平坦性が悪いものであるが、裏面側からのＣＭＰ処理が施されても平坦性が良好なものとはならない。そのため、半導体デバイスの厚みを精度良く所望厚にすることができない。そして、従来の半導体デバイス用基板およびＳＯＩ基板を、貫通電極を有する半導体デバイスに用いた場合においては、裏面の平坦性が悪い基板に対して、裏面側からのエッチングが施されても、基板を貫通しない非貫通電極が存在してしまい、半導体素子を正常に動作させることができない。
【００１４】
したがって本発明の目的は、裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる半導体デバイス用基板およびＳＯＩ基板であって、裏面研削が不足であったり進み過ぎたりするのを防止することができる、すなわち、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、生産効率を向上させることができる半導体デバイス用基板およびＳＯＩ基板を提供することであり、基板の裏面を良好な平坦性を有するように加工することができる半導体デバイス用基板およびＳＯＩ基板を提供することである。
【課題を解決するための手段】
【００１５】
本発明は、結晶性材料で構成される基板の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層が形成されることを特徴とする半導体デバイス用基板である。
【００１６】
また本発明は、基板がシリコン基板であり、
構造変化層は、炭化ケイ素、窒化ケイ素および酸化ケイ素から選ばれる材料からなることを特徴とする。
【００１７】
また本発明は、構造変化層が、基板の表面から５〜５０μｍの深さの領域内に形成されることを特徴とする。
【００１８】
また本発明は、基板の厚み方向のイオン濃度分布において、構造変化層に由来するイオン濃度のピークを、少なくとも１つ有することを特徴とする。
【００１９】
また本発明は、前記半導体デバイス用基板の内部に、酸化ケイ素からなる結晶性絶縁層が形成されることを特徴とするＳＯＩ基板である。
【発明の効果】
【００２０】
本発明によれば、半導体デバイス用基板は、結晶性材料で構成される基板の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層が形成されている。半導体デバイス用基板を用いて薄型化された半導体デバイスを製造するとき、半導体素子が形成された半導体デバイス用基板における、半導体素子が形成される面とは反対側の面である裏面を研削加工する。ここで、半導体デバイス用基板は、結晶性材料で構成される基板の内部に、基板を構成する結晶性材料とは異なる結晶構造に変化した構造変化層が形成されたものであるので、半導体デバイス用基板の裏面側からの研削が進行すると、構造変化層の一部が露出するようになる。
【００２１】
この構造変化層は、結晶構造が変化した層であるので、半導体デバイス用基板を構成する材料とは研削速度が異なる。そのため、半導体デバイス用基板では、裏面側からの研削が進行して構造変化層の一部が露出したときに、半導体デバイス用基板に対する研削速度を変化させることができる。これによって、半導体デバイス用基板は、研削加工時に研削速度が変化する構造変化層の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、半導体デバイス用基板は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、半導体デバイス用基板を用いた半導体デバイスの生産効率を向上させることができる。
【００２２】
また、半導体デバイス用基板を用いて薄型化された半導体デバイスを製造するとき、半導体デバイス用基板の裏面側からの研削加工の後工程として、基板の裏面側から化学的機械的研磨（ＣＭＰ）を行う。ＣＭＰ処理に供せられる半導体デバイス用基板の裏面は、半導体デバイス用基板の構成材料からなる領域に対して一部の領域に構造変化層が露出した面となっている。半導体デバイス用基板の裏面の一部の領域に露出した構造変化層は、結晶構造が変化した層であるので、半導体デバイス用基板の構成材料とはＣＭＰ処理における研磨速度が異なる。
【００２３】
そのため、半導体デバイス用基板では、ＣＭＰ処理において、基板の構成材料に対する研磨速度が速く、かつ、構造変化層の構成材料に対する研磨速度が遅い条件、すなわち、構造変化層の構成材料に対する基板の構成材料の研磨速度の選択比が１よりも大きい条件で、半導体デバイス用基板の裏面側からのＣＭＰ処理を行うことによって、半導体デバイス用基板の裏面を全領域にわたって構造変化層が露出した面とすることができる。これによって、半導体デバイス用基板では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００２４】
また、半導体デバイス用基板では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層が露出したときに、半導体デバイス用基板に対する研磨速度を大きく変化させることができる。これによって、半導体デバイス用基板は、ＣＭＰ処理時に研磨速度が変化する構造変化層の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、半導体デバイス用基板は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【００２５】
また本発明によれば、半導体デバイス用基板は、シリコン基板の内部に、炭化ケイ素、窒化ケイ素および酸化ケイ素から選ばれる材料からなる構造変化層が形成されたものである。炭化ケイ素、窒化ケイ素、酸化ケイ素からなる構造変化層は、シリコン基板を構成するシリコンとは研削速度およびＣＭＰ処理における研磨速度が異なる。そのため、半導体デバイス用基板は、研削加工時に研削速度が変化する構造変化層の一部の露出に基づいて、研削加工の終点検出が可能な基板となり、ＣＭＰ処理時に研磨速度が変化する構造変化層の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。
【００２６】
また本発明によれば、半導体デバイス用基板は、構造変化層が基板の表面から５〜５０μｍの深さの領域内に形成される。半導体デバイス用基板は、結晶構造が変化した構造変化層が形成されているので、裏面側からの研削加工およびＣＭＰ処理において、構造変化層の露出に基づいて終点検出が可能である。すなわち、半導体デバイス用基板を用いて製造される半導体デバイスの厚みは、半導体デバイス用基板の表面からの構造変化層の深さ位置によって規定される。そのため、構造変化層が基板の表面から５〜５０μｍの深さの領域内に形成される半導体デバイス用基板は、充分に薄型化された半導体デバイスを作製可能なものとなる。
【００２７】
また本発明によれば、半導体デバイス用基板は、基板の厚み方向のイオン濃度分布において、構造変化層に由来するイオン濃度のピークを、少なくとも１つ有する。このように、基板の厚み方向にイオン濃度のピークを有する半導体デバイス用基板は、基板の構成材料に対して結晶構造が確実に変化した構造変化層を有するものとなる。
【００２８】
また本発明によれば、ＳＯＩ基板は、構造変化層を有する半導体デバイス用基板の内部に、酸化ケイ素からなる結晶性絶縁層が形成される基板である。ＳＯＩ基板を用いて薄型化された半導体デバイスを製造するとき、半導体素子が形成されたＳＯＩ基板における、半導体素子が形成される面とは反対側の面である裏面を研削加工およびＣＭＰ処理する。ここで、ＳＯＩ基板は、構造変化層を有する半導体デバイス用基板の内部に結晶性絶縁層が形成される基板であるので、裏面側からの研削が進行して構造変化層の一部が露出したときに、ＳＯＩ基板に対する研削速度を変化させることができて、研削加工の終点検出が可能な基板となる。したがって、ＳＯＩ基板は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、ＳＯＩ基板を用いた半導体デバイスの生産効率を向上させることができる。
【００２９】
また、ＳＯＩ基板は、構造変化層を有する半導体デバイス用基板の内部に結晶性絶縁層が形成される基板であるので、構造変化層の構成材料に対する基板の構成材料の研磨速度の選択比が１よりも大きい条件で、ＳＯＩ基板の裏面側からのＣＭＰ処理を行うことによって、ＳＯＩ基板の裏面を全領域にわたって構造変化層が露出した面とすることができる。これによって、ＳＯＩ基板では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００３０】
また、ＳＯＩ基板は、裏面側からのＣＭＰ処理が進行して構造変化層の全領域が露出したときに、ＳＯＩ基板に対する研磨速度を大きく変化させることができて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、ＳＯＩ基板は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の一形態に係る半導体デバイス用基板１０の構成を示す図である。
【図２】半導体デバイス用基板１０の厚み方向におけるイオン濃度分布の概略を示す図である。
【図３】半導体デバイス用基板１０を用いて半導体デバイスを作製するときの手順を説明する図である。
【図４】半導体デバイス用基板１０を用いて貫通電極を有する半導体デバイスを作製するときの手順を説明する図である。
【図５】本発明の実施の一形態に係るＳＯＩ基板２０の構成を示す図である。
【図６】ＳＯＩ基板２０の厚み方向におけるイオン濃度分布の概略を示す図である。
【図７】ＳＯＩ基板２０を用いて半導体デバイスを作製するときの手順を説明する図である。
【発明を実施するための形態】
【００３２】
（半導体デバイス用基板）
図１は、本発明の実施の一形態に係る半導体デバイス用基板１０の構成を示す図である。また、図２は、半導体デバイス用基板１０の厚み方向におけるイオン濃度分布の概略を示す図である。本実施の形態の半導体デバイス用基板１０は、裏面側からの研削加工および化学的機械的研磨（ＣＭＰ）が施されて製造される薄型化された半導体デバイスに用いられる基板である。
【００３３】
半導体デバイス用基板１０は、結晶性材料で構成される基板１１の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層１２が形成されている。基板１１としては、シリコン基板、ガリウム・砒素化合物半導体基板などを挙げることができるが、本実施の形態ではシリコン基板である。以下、基板１１をシリコン基板１１と称す。
【００３４】
半導体デバイス用基板１０における構造変化層１２は、シリコン基板１１の厚み方向一表面から、導電型領域を形成することがないイオン（以下、「構造変化層形成イオン」と称す）が注入されることによって形成される。このとき、シリコン基板１１の全面にわたって構造変化層１２が形成されるようにイオン注入される。シリコン基板１１に対するイオン注入は、この分野で常用される高圧イオン注入装置を用いて実施することができる。
【００３５】
ここで、本実施形態におけるイオン注入とは、構造変化層形成イオンをシリコン基板１１内部の予め定める領域に注入するものであり、シリコン基板１１中に導電型領域を形成する、ホウ素などのＰ型不純物、リン、砒素、アンチモンなどのＮ型不純物を注入して不純物拡散層を形成する、いわゆる「ドーピング」とは異なる。シリコン基板１１の内部に注入される構造変化層形成イオンとしては、炭素イオン、窒素イオンおよび酸素イオンなどを挙げることができる。
【００３６】
シリコン基板１１内部にイオンが注入されて構造変化層１２が形成される半導体デバイス用基板１０は、注入されるイオン種に応じて機能付与された基板となる。たとえば、前述した炭素イオン、窒素イオンおよび酸素イオンから選ばれるイオンが注入されて形成された構造変化層１２を有する半導体デバイス用基板１０は、詳細は後述するが、構造変化層１２で研削速度および研磨速度が変化する機能が付与された基板となる。また、シリコン基板１１内部に注入するイオン種を適宜選択して、半導体デバイス用基板１０が裏面研削されて構造変化層１２の全面が露出状態となったときに、構造変化層１２における他の基板との接着性が良好となる機能、良熱伝導性の機能が付与された半導体デバイス用基板１０とすることもできる。
【００３７】
半導体デバイス用基板１０は、シリコン基板１１内部に炭素イオンが注入された場合には、炭化ケイ素からなる構造変化層１２が形成されたものとなり、窒素イオンが注入された場合には、窒化ケイ素からなる構造変化層１２が形成されたものとなり、酸素イオンが注入された場合には、酸化ケイ素からなる構造変化層１２が形成されたものとなる。
【００３８】
このように、半導体デバイス用基板１０は、シリコン基板１１内部にイオンが注入されることによって、イオン注入面から所定の深さ位置に、シリコン結晶に対して結晶構造が変化した構造変化層１２が形成されたものである。構造変化層１２が形成された半導体デバイス用基板１０は、図２に示すように、シリコン基板１１の厚み方向のイオン濃度分布４２において、構造変化層１２に由来するイオン濃度のピーク６１を有する。なお、半導体デバイス用基板１０における前記イオン濃度のピーク６１の数は、シリコン基板１１内部に形成される構造変化層１２の層数に応じて出現する。シリコン基板１１の厚み方向におけるイオン濃度分布４２は、たとえば、ラマン分光法を用いて測定することができる。
【００３９】
また、シリコン基板１１に対するイオン注入後に、窒素やアルゴンなどの不活性ガス中で１５０〜２００℃程度の高温処理（アニール処理）を施すことによって、アニール処理前のイオン濃度分布４３に対して、シリコン基板１１の厚み方向におけるイオン濃度分布４２がシャープな半導体デバイス用基板１０とすることができる。
【００４０】
図３は、半導体デバイス用基板１０を用いて半導体デバイスを作製するときの手順を説明する図である。半導体デバイス用基板１０を用いて薄型化された半導体デバイスを製造するとき、図３（ａ）に示すように、半導体デバイス用基板１０の厚み方向一表面、すなわち、シリコン基板１１における厚み方向一表面（イオン注入面）に対して、公知の薄膜形成処理、酸化処理、ドーピング処理などを行って、半導体デバイス用基板１０に半導体素子３１を形成する。
【００４１】
次に、図３（ｂ）に示すように、半導体素子３１が形成された半導体デバイス用基板１０における、半導体素子３１が形成される面とは反対側の面である裏面を研削加工する。半導体デバイス用基板１０の裏面側からの研削加工は、この分野で常用される研削装置を用いて実施することができる。
【００４２】
半導体デバイス用基板１０を裏面研削加工するとき、半導体デバイス用基板１０の裏面中央部よりも外周縁部における研削量が多い状態で研削が進行する。ここで、本実施の形態に係る半導体デバイス用基板１０は、結晶性のシリコン基板１１内部に、シリコンとは異なる結晶構造に変化した構造変化層１２が形成されたものであるので、裏面研削加工が進行すると、構造変化層１２の一部の領域部分１２ａが露出するようになる。
【００４３】
この構造変化層１２は、シリコン基板１１を構成するシリコンとは異なる結晶構造に変化した層であるので、半導体デバイス用基板１０のシリコン基板１１を構成するシリコンとは研削速度が異なる。そのため、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができる。具体的には、炭化ケイ素、窒化ケイ素および酸化ケイ素のいずれか１つからなる構造変化層１２は、シリコン基板１１を構成するシリコンよりも高い硬さを有する層であるので、裏面研削加工が進行して、構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度は低下する。
【００４４】
このように、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができるので、半導体デバイス用基板１０は、研削加工時に研削速度が変化する構造変化層１２の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、半導体デバイス用基板１０を用いた半導体デバイスの生産効率を向上させることができる。
【００４５】
なお、結晶構造の違いに基づいた研削速度の変化を検出する方法としては、たとえば、研削装置の研削駆動源における駆動トルクの変化量を、電気的、磁気的に検出する方法を挙げることができる。また、赤外光線などの分光反射率を測定することによって、シリコン基板１１を構成するシリコンと構造変化層１２の構成材料との結晶構造の違いを検知し、その検知結果に基づいて、研削速度の変化を検出するようにしてもよい。また、超音波の伝播時間を測定することによって、シリコン基板１１を構成するシリコンと構造変化層１２の構成材料との結晶構造の違いを検知し、その検知結果に基づいて、研削速度の変化を検出するようにしてもよい。
【００４６】
次に、図３（ｃ）に示すように、半導体デバイス用基板１０の裏面側からの研削加工の後工程として、基板の裏面側から化学的機械的研磨（ＣＭＰ）を行う。半導体デバイス用基板１０の裏面側からのＣＭＰ処理は、この分野で常用される化学的機械的研磨装置、研磨液を用いて実施することができる。
【００４７】
ＣＭＰ処理に供せられる半導体デバイス用基板１０の裏面は、シリコン基板１１を構成するシリコンからなる領域に対して構造変化層１２の一部の領域部分１２ａが露出した面となっている。半導体デバイス用基板１０の裏面の一部の領域に露出した構造変化層１２は、結晶構造が変化した層であるので、シリコン基板１１を構成するシリコンとはＣＭＰ処理における研磨速度が異なる。
【００４８】
そのため、半導体デバイス用基板１０では、ＣＭＰ処理において、シリコン基板１１を構成するシリコンに対する研磨速度が速く、かつ、構造変化層１２の構成材料（炭化ケイ素、窒化ケイ素、酸化ケイ素）に対する研磨速度が遅い条件、すなわち、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比（シリコン／（構造変化層１２の構成材料））が１よりも大きい条件で、半導体デバイス用基板１０の裏面側からのＣＭＰ処理を行うことによって、半導体デバイス用基板１０の裏面を全領域にわたって構造変化層１２が露出した面とすることができる。このように、裏面の全領域にわたって構造変化層１２が露出された半導体デバイス用基板１０は、裏面側からのＣＭＰ処理が継続して行われることによって、裏面の平坦性が良好なものとなる。
【００４９】
なお、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比が１よりも大きい条件は、ＣＭＰ処理時に使用する研磨液の種類を適宜選択することによって設定することができる。
【００５０】
また、半導体デバイス用基板１０では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層１２が露出したときに、半導体デバイス用基板１０に対する研磨速度を大きく変化させることができる。これによって、半導体デバイス用基板１０は、ＣＭＰ処理時に研磨速度が変化する構造変化層１２の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【００５１】
また、半導体デバイス用基板１０は、構造変化層１２がシリコン基板１１の厚み方向一表面（イオン注入面）から５〜５０μｍの深さの領域内に形成されるのが好ましい。半導体デバイス用基板１０は、結晶構造が変化した構造変化層１２が形成されているので、裏面側からの研削加工およびＣＭＰ処理において、構造変化層１２の露出に基づいて終点検出が可能である。すなわち、半導体デバイス用基板１０を用いて製造される半導体デバイスの厚みは、半導体デバイス用基板１０の表面からの構造変化層１２の深さ位置によって規定される。そのため、構造変化層１２がシリコン基板１１の厚み方向一表面（イオン注入面）から５〜５０μｍの深さの領域内に形成される半導体デバイス用基板１０は、充分に薄型化された半導体デバイスを作製可能なものとなる。なお、半導体デバイス用基板１０において、シリコン基板１１内部に形成される構造変化層１２の層厚は、０．１〜２．０μｍ程度である。
【００５２】
以上のように、半導体素子３１が形成され、裏面側からの研削加工およびＣＭＰ処理が施された半導体デバイス用基板１０を用いることによって、薄型化された半導体デバイスを製造することができる。
【００５３】
図４は、半導体デバイス用基板１０を用いて貫通電極を有する半導体デバイスを作製するときの手順を説明する図である。
【００５４】
半導体デバイス用基板１０を用いて貫通電極を有する半導体デバイスを製造するとき、図４（ａ）に示すように、半導体デバイス用基板１０の厚み方向一表面、すなわち、シリコン基板１１における厚み方向一表面（イオン注入面）に対して、公知の薄膜形成処理、酸化処理、ドーピング処理などを行って、半導体デバイス用基板１０に半導体素子３２を形成する。このとき、半導体デバイス用基板１０におけるシリコン基板１１の所定深さまで達する電極３３を形成する。電極形成方法としては、この分野で常用される電極形成方法を適用することができる。
【００５５】
次に、図４（ｂ）に示すように、半導体素子３２が形成された半導体デバイス用基板１０における、半導体素子３２が形成される面とは反対側の面である裏面を研削加工する。半導体デバイス用基板１０の裏面側からの研削加工は、この分野で常用される研削装置を用いて実施することができる。
【００５６】
半導体デバイス用基板１０を裏面研削加工するとき、半導体デバイス用基板１０の裏面中央部よりも外周縁部における研削量が多い状態で研削が進行する。ここで、本実施の形態に係る半導体デバイス用基板１０は、結晶性のシリコン基板１１内部に、シリコンとは異なる結晶構造に変化した構造変化層１２が形成されたものであるので、裏面研削加工が進行すると、構造変化層１２の一部の領域部分１２ａが露出するようになる。
【００５７】
この構造変化層１２は、結晶構造が変化した層であるので、半導体デバイス用基板１０のシリコン基板１１を構成するシリコンとは研削速度が異なる。そのため、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができる。具体的には、炭化ケイ素、窒化ケイ素および酸化ケイ素のいずれか１つからなる構造変化層１２は、シリコン基板１１を構成するシリコンよりも高い硬さを有する層であるので、裏面研削加工が進行して、構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度は低下する。
【００５８】
このように、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができるので、半導体デバイス用基板１０は、研削加工時に研削速度が変化する構造変化層１２の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、半導体デバイス用基板１０を用いた貫通電極を有する半導体デバイスの生産効率を向上させることができる。
【００５９】
また、半導体デバイス用基板１０は、構造変化層１２の露出に基づいて研削加工の終点検出が可能な基板であり、裏面研削が進み過ぎるのを防止することができるので、シリコン基板１１内部に形成された電極３３の一部が研削されてしまうのを防止することができる。そのため、研削による電極破片のシリコン基板１１への付着を防止することができるので、半導体素子３２にリーク電流が発生するのを防止することができる。
【００６０】
次に、図４（ｃ）に示すように、半導体デバイス用基板１０の裏面側からの研削加工の後工程として、基板の裏面側からＣＭＰ処理を行う。半導体デバイス用基板１０の裏面側からのＣＭＰ処理は、この分野で常用される化学的機械的研磨装置、研磨液を用いて実施することができる。
【００６１】
ＣＭＰ処理に供せられる半導体デバイス用基板１０の裏面は、シリコン基板１１を構成するシリコンからなる領域に対して構造変化層１２の一部の領域部分１２ａが露出した面となっている。半導体デバイス用基板１０の裏面の一部の領域に露出した構造変化層１２は、結晶構造が変化した層であるので、シリコン基板１１を構成するシリコンとはＣＭＰ処理における研磨速度が異なる。
【００６２】
そのため、半導体デバイス用基板１０では、ＣＭＰ処理において、シリコン基板１１を構成するシリコンに対する研磨速度が速く、かつ、構造変化層１２の構成材料（炭化ケイ素、窒化ケイ素、酸化ケイ素）に対する研磨速度が遅い条件、すなわち、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比（シリコン／（構造変化層１２の構成材料））が１よりも大きい条件で、半導体デバイス用基板１０の裏面側からのＣＭＰ処理を行うことによって、半導体デバイス用基板１０の裏面を全領域にわたって構造変化層１２が露出した面とすることができる。これによって、半導体デバイス用基板１０では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００６３】
また、半導体デバイス用基板１０では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層１２が露出したときに、半導体デバイス用基板１０に対する研磨速度を大きく変化させることができる。これによって、半導体デバイス用基板１０は、ＣＭＰ処理時に研磨速度が変化する構造変化層１２の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【００６４】
次に、図４（ｄ）に示すように、半導体デバイス用基板１０を裏面側からエッチングして、電極３３を露出させ、シリコン基板１１を貫通する貫通電極３４を形成する。エッチング工程におけるエッチング方法としては、この分野で常用されるドライエッチング装置を用いたドライエッチング方法を適用することができる。
【００６５】
ここで、半導体デバイス用基板１０を用いて半導体デバイスを製造する場合、裏面ＣＭＰ処理で裏面の平坦性が良好にされた半導体デバイス用基板１０に対して、裏面側からエッチングして貫通電極３４を形成することができるので、シリコン基板１１を貫通しない非貫通電極が形成されるのを防止することができ、これによって、半導体素子３２が正常に動作する半導体デバイスを製造することができる。
【００６６】
以上のように、半導体素子３２が形成され、裏面側からの研削加工およびＣＭＰ処理が施され、さらに、エッチング処理が施されて貫通電極３４が形成されてなる半導体デバイス用基板１０を用いることによって、貫通電極３４を有する薄型化された半導体デバイスを製造することができる。
【００６７】
（ＳＯＩ基板）
図５は、本発明の実施の一形態に係るＳＯＩ基板２０の構成を示す図である。また、図６は、ＳＯＩ基板２０の厚み方向におけるイオン濃度分布の概略を示す図である。ＳＯＩ（Silicon on Insulator）基板２０は、構造変化層１２を有する半導体デバイス用基板１０の内部に、酸化ケイ素からなる結晶性絶縁層２１が形成される基板である。
【００６８】
ＳＯＩ基板２０における結晶性絶縁層２１は、半導体デバイス用基板１０内部に、酸素イオンが注入されることによって形成される。ＳＯＩ基板２０における半導体デバイス用基板１０に対するイオン注入は、シリコン基板１１内部に構造変化層１２を形成する場合と同様に、高圧イオン注入装置を用いて実施することができる。また、ＳＯＩ基板２０における半導体デバイス用基板１０に対するイオン注入は、構造変化層１２を形成する場合と同じシリコン基板１１の厚み方向一表面（イオン注入面）から行う。
【００６９】
そして、ＳＯＩ基板２０の結晶性絶縁層２１は、半導体デバイス用基板１０内部において、構造変化層１２よりもシリコン基板１１のイオン注入面から浅い領域内に形成されている。本実施の形態におけるＳＯＩ基板２０では、半導体デバイス用基板１０内部において、結晶性絶縁層２１は、シリコン基板１１のイオン注入面から１〜２μｍの深さの領域内に形成され、構造変化層１２は、シリコン基板１１のイオン注入面から５〜５０μｍの深さの領域内に形成されている。なお、ＳＯＩ基板２０において、半導体デバイス用基板１０のシリコン基板１１内部に形成される結晶性絶縁層２１の層厚は、１〜２μｍ程度であり、構造変化層１２の層厚は、０．１〜２．０μｍ程度である。
【００７０】
また、ＳＯＩ基板２０では、半導体デバイス用基板１０内部に酸素イオンを注入して結晶性絶縁層２１を形成した後に、半導体デバイス用基板１０におけるシリコン基板１１のイオン注入面上にシリコンからなる薄膜をエピタキシャル成長させることによって、結晶性絶縁層２１および構造変化層１２の、ＳＯＩ基板２０全体における表面、すなわち、エピタキシャル成長させて形成されるシリコン薄膜表面からの形成位置を調整することができる。
【００７１】
以上のように、ＳＯＩ基板２０は、構造変化層１２を有する半導体デバイス用基板１０の内部に、酸化ケイ素からなる結晶性絶縁層２１が形成されたものである。すなわち、ＳＯＩ基板２０は、半導体デバイス用基板１０を構成するシリコン基板１１の内部に、結晶性絶縁層２１および構造変化層１２が形成されたものであり、図６に示すように、シリコン基板１１の厚み方向のイオン濃度分布において、結晶性絶縁層２１に由来するイオン濃度のピーク５１、および、構造変化層１２に由来するイオン濃度のピーク６１を有する。なお、ＳＯＩ基板２０における前記イオン濃度のピークの数は、シリコン基板１１内部に形成される結晶性絶縁層２１および構造変化層１２の層数に応じて出現する。
【００７２】
また、半導体デバイス用基板１０に対する酸素イオン注入後に、窒素やアルゴンなどの不活性ガス中でアニール処理を施すことによって、結晶性絶縁層２１に由来するイオン濃度分布がシャープなＳＯＩ基板２０とすることができる。
【００７３】
図７は、ＳＯＩ基板２０を用いて半導体デバイスを作製するときの手順を説明する図である。ＳＯＩ基板２０を用いて薄型化された半導体デバイスを製造するとき、図７（ａ）に示すように、ＳＯＩ基板２０の厚み方向一表面、すなわち、半導体デバイス用基板１０のシリコン基板１１における厚み方向一表面（イオン注入面）に対して、公知の薄膜形成処理、酸化処理、ドーピング処理などを行って、ＳＯＩ基板２０に半導体素子４１を形成する。
【００７４】
次に、図７（ｂ）に示すように、半導体素子４１が形成されたＳＯＩ基板２０における、半導体素子４１が形成される面とは反対側の面である裏面を研削加工する。ＳＯＩ基板２０の裏面側からの研削加工は、この分野で常用される研削装置を用いて実施することができる。
【００７５】
ＳＯＩ基板２０を裏面研削加工するとき、ＳＯＩ基板２０の裏面中央部よりも外周縁部における研削量が多い状態で研削が進行する。ここで、本実施の形態に係るＳＯＩ基板２０は、結晶性のシリコン基板１１の内部に結晶構造が変化した構造変化層１２が形成されたものであるので、裏面研削加工が進行すると、構造変化層１２の一部の領域部分１２ａが露出するようになる。
【００７６】
この構造変化層１２は、結晶構造が変化した層であるので、ＳＯＩ基板２０のシリコン基板１１を構成するシリコンとは研削速度が異なる。そのため、ＳＯＩ基板２０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、ＳＯＩ基板２０に対する研削速度を変化させることができる。具体的には、炭化ケイ素、窒化ケイ素および酸化ケイ素のいずれか１つからなる構造変化層１２は、シリコン基板１１を構成するシリコンよりも高い硬さを有する層であるので、裏面研削加工が進行して、構造変化層１２の一部の領域部分１２ａが露出したときに、ＳＯＩ基板２０に対する研削速度は低下する。
【００７７】
このように、ＳＯＩ基板２０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、ＳＯＩ基板２０に対する研削速度を変化させることができるので、ＳＯＩ基板２０は、研削加工時に研削速度が変化する構造変化層１２の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、ＳＯＩ基板２０は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、ＳＯＩ基板２０を用いた半導体デバイスの生産効率を向上させることができる。
【００７８】
次に、図７（ｃ）に示すように、ＳＯＩ基板２０の裏面側からの研削加工の後工程として、基板の裏面側からＣＭＰ処理を行う。ＳＯＩ基板２０の裏面側からのＣＭＰ処理は、この分野で常用される化学的機械的研磨装置、研磨液を用いて実施することができる。
【００７９】
ＣＭＰ処理に供せられるＳＯＩ基板２０の裏面は、シリコン基板１１を構成するシリコンからなる領域に対して構造変化層１２の一部の領域部分１２ａが露出した面となっている。ＳＯＩ基板２０の裏面の一部の領域に露出した構造変化層１２は、結晶構造が変化した層であるので、シリコン基板１１を構成するシリコンとはＣＭＰ処理における研磨速度が異なる。
【００８０】
そのため、ＳＯＩ基板２０では、ＣＭＰ処理において、シリコン基板１１を構成するシリコンに対する研磨速度が速く、かつ、構造変化層１２の構成材料（炭化ケイ素、窒化ケイ素、酸化ケイ素）に対する研磨速度が遅い条件、すなわち、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比（シリコン／（構造変化層１２の構成材料））が１よりも大きい条件で、ＳＯＩ基板２０の裏面側からのＣＭＰ処理を行うことによって、ＳＯＩ基板２０の裏面を全領域にわたって構造変化層１２が露出した面とすることができる。これによって、ＳＯＩ基板２０では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００８１】
また、ＳＯＩ基板２０では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層１２が露出したときに、ＳＯＩ基板２０に対する研磨速度を大きく変化させることができる。これによって、ＳＯＩ基板２０は、ＣＭＰ処理時に研磨速度が変化する構造変化層１２の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、ＳＯＩ基板２０は、裏面研磨が不足であったり進み過ぎたりするのを防止することができるとともに、ＣＭＰ処理の高速化を図ることができる。
【００８２】
以上のように、半導体素子４１が形成され、裏面側からの研削加工およびＣＭＰ処理が施されたＳＯＩ基板２０を用いることによって、薄型化された半導体デバイスを製造することができる。
【符号の説明】
【００８３】
１０ 半導体デバイス用基板
１１ シリコン基板
１２ 構造変化層
２０ ＳＯＩ基板
２１ 結晶性絶縁層
３１，３２，４１ 半導体素子
３３ 電極
３４ 貫通電極
【技術分野】
【０００１】
本発明は、半導体デバイスに用いられる半導体デバイス用基板およびＳＯＩ基板に関し、特に薄型化された半導体デバイスに用いられる半導体デバイス用基板およびＳＯＩ基板に関する。
【背景技術】
【０００２】
たとえば、ＩＣ（Integrated Circuit）チップ用の半導体デバイスなどの薄型半導体デバイスは、半導体チップの薄型化を図るために、特許文献１に記載されるような半導体素子が形成されたシリコン（Ｓｉ）基板やＳＯＩ（Silicon on Insulator）基板の非活性表面（裏面）が研削されて製造される。
【０００３】
しかしながら、半導体素子が形成されたシリコン基板である半導体デバイス用基板およびＳＯＩ基板の裏面を研削加工するとき、研削加工の終点を検出するのが困難であるため、研削が不足であったり進み過ぎたりするのを防止するために、研削速度を低下させる必要があり、研削加工の高速化を図ることができず、生産効率を向上させることができないという問題がある。
【０００４】
また、半導体デバイス用基板およびＳＯＩ基板の裏面を研削加工するとき、半導体デバイス用基板およびＳＯＩ基板の中央部よりも外周縁部において研削量が多くなって、半導体デバイス用基板およびＳＯＩ基板の裏面の平坦性が悪くなる。そこで、裏面研削工程の後、半導体デバイス用基板およびＳＯＩ基板の裏面の平坦性を精密に制御するために、裏面側からの化学的機械的研磨（ＣＭＰ）が行われる。
【０００５】
裏面側からのＣＭＰ処理が施される半導体デバイス用基板およびＳＯＩ基板の裏側部分は、基板の構成材料のみからなる部分であるので、半導体デバイス用基板およびＳＯＩ基板の裏側部分の全領域において研磨速度は同じである。そのため、ＣＭＰ処理後の半導体デバイス用基板およびＳＯＩ基板の裏面における平坦性は、裏面研削加工後の平坦性を維持することになり、基板の中央部よりも外周縁部における厚みが小さく（基板の裏面の平坦性が悪く）、製造される半導体デバイスの厚みを精度良く所望厚にすることができない。
【０００６】
また、半導体デバイスとしては、半導体デバイス用基板およびＳＯＩ基板を貫通して設けられる貫通電極を有するものがある（特許文献２参照）。貫通電極を有する半導体デバイスは、以下のようにして製造される。
【０００７】
まず、半導体デバイス用基板およびＳＯＩ基板の所定深さまで達する電極を形成した後、基板の裏面を研削加工する。このとき、研削加工の終点を検出するのが困難であるため、研削が不足であったり進み過ぎたりするのを防止するために、研削速度を低下させる必要がある。たとえば、電極（銅などによって構成される）が形成される半導体デバイス用基板およびＳＯＩ基板を、裏面側から高速で研削加工して研削が進み過ぎると、電極が研削されてしまう場合がある。このような場合、研削された電極の破片などが半導体デバイス用基板およびＳＯＩ基板の裏面に付着してしまい、半導体素子にリーク電流が発生するという問題が生じる。また、裏面研削加工時には、半導体デバイス用基板およびＳＯＩ基板の中央部よりも外周縁部における研削量が多くなって、基板の裏面の平坦性が悪くなる。
【０００８】
次に、半導体デバイス用基板およびＳＯＩ基板の裏面の平坦性を精密に制御するために、裏面側からの化学的機械的研磨（ＣＭＰ）を行う。このとき、裏面研削加工と同様に、ＣＭＰ処理の終点を検出するのが困難であるため、研磨が不足であったり進み過ぎたりするのを防止するために、研磨速度を低下させる必要がある。
【０００９】
また、裏面側からのＣＭＰ処理が施される半導体デバイス用基板およびＳＯＩ基板の裏側部分は、基板の構成材料のみからなる部分であるので、基板の裏側部分の全領域において研磨速度は同じである。そのため、ＣＭＰ処理後の半導体デバイス用基板およびＳＯＩ基板の裏面における平坦性は、裏面研削加工後の平坦性を維持することになり、基板の中央部よりも外周縁部における厚みが小さく（基板の裏面の平坦性が悪く）、製造される半導体デバイス用基板の厚みを精度良く所望厚にすることができない。
【００１０】
次に、ＣＭＰ処理後の半導体デバイス用基板およびＳＯＩ基板を裏面側からドライエッチングして、基板中に形成された電極を露出させ、基板を貫通する貫通電極を形成する。ここで、ドライエッチング処理に供せられる半導体デバイス用基板およびＳＯＩ基板は、裏面における中央部よりも外周縁部の研削量が多くされて、裏面の平坦性が悪いものであるので、裏面側からのドライエッチングが施されても、基板を貫通しない非貫通電極が存在してしまう。このような、非貫通電極が存在する半導体デバイス用基板およびＳＯＩ基板を用いて半導体デバイスを組み立てた場合、半導体素子を正常に動作させることができない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−２０６４３１号公報
【特許文献２】特開２００９−２１２４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上のように、裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる従来の半導体デバイス用基板およびＳＯＩ基板では、研削加工の終点を検出するのが困難であるため、研削が不足であったり進み過ぎたりするのを防止するために、研削速度を低下させる必要があり、研削加工の高速化を図ることができず、生産効率を向上させることができない。そして、従来の半導体デバイス用基板およびＳＯＩ基板を、貫通電極を有する半導体デバイスに用いた場合においては、基板の裏面側からの研削が進み過ぎてしまうと、研削された電極破片の付着によって、半導体素子にリーク電流が発生するという問題まで生じてしまう。
【００１３】
また、従来の半導体デバイス用基板およびＳＯＩ基板では、裏面研削後の基板は、裏面における中央部よりも外周縁部の研削量が多くされて、裏面の平坦性が悪いものであるが、裏面側からのＣＭＰ処理が施されても平坦性が良好なものとはならない。そのため、半導体デバイスの厚みを精度良く所望厚にすることができない。そして、従来の半導体デバイス用基板およびＳＯＩ基板を、貫通電極を有する半導体デバイスに用いた場合においては、裏面の平坦性が悪い基板に対して、裏面側からのエッチングが施されても、基板を貫通しない非貫通電極が存在してしまい、半導体素子を正常に動作させることができない。
【００１４】
したがって本発明の目的は、裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる半導体デバイス用基板およびＳＯＩ基板であって、裏面研削が不足であったり進み過ぎたりするのを防止することができる、すなわち、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、生産効率を向上させることができる半導体デバイス用基板およびＳＯＩ基板を提供することであり、基板の裏面を良好な平坦性を有するように加工することができる半導体デバイス用基板およびＳＯＩ基板を提供することである。
【課題を解決するための手段】
【００１５】
本発明は、結晶性材料で構成される基板の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層が形成されることを特徴とする半導体デバイス用基板である。
【００１６】
また本発明は、基板がシリコン基板であり、
構造変化層は、炭化ケイ素、窒化ケイ素および酸化ケイ素から選ばれる材料からなることを特徴とする。
【００１７】
また本発明は、構造変化層が、基板の表面から５〜５０μｍの深さの領域内に形成されることを特徴とする。
【００１８】
また本発明は、基板の厚み方向のイオン濃度分布において、構造変化層に由来するイオン濃度のピークを、少なくとも１つ有することを特徴とする。
【００１９】
また本発明は、前記半導体デバイス用基板の内部に、酸化ケイ素からなる結晶性絶縁層が形成されることを特徴とするＳＯＩ基板である。
【発明の効果】
【００２０】
本発明によれば、半導体デバイス用基板は、結晶性材料で構成される基板の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層が形成されている。半導体デバイス用基板を用いて薄型化された半導体デバイスを製造するとき、半導体素子が形成された半導体デバイス用基板における、半導体素子が形成される面とは反対側の面である裏面を研削加工する。ここで、半導体デバイス用基板は、結晶性材料で構成される基板の内部に、基板を構成する結晶性材料とは異なる結晶構造に変化した構造変化層が形成されたものであるので、半導体デバイス用基板の裏面側からの研削が進行すると、構造変化層の一部が露出するようになる。
【００２１】
この構造変化層は、結晶構造が変化した層であるので、半導体デバイス用基板を構成する材料とは研削速度が異なる。そのため、半導体デバイス用基板では、裏面側からの研削が進行して構造変化層の一部が露出したときに、半導体デバイス用基板に対する研削速度を変化させることができる。これによって、半導体デバイス用基板は、研削加工時に研削速度が変化する構造変化層の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、半導体デバイス用基板は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、半導体デバイス用基板を用いた半導体デバイスの生産効率を向上させることができる。
【００２２】
また、半導体デバイス用基板を用いて薄型化された半導体デバイスを製造するとき、半導体デバイス用基板の裏面側からの研削加工の後工程として、基板の裏面側から化学的機械的研磨（ＣＭＰ）を行う。ＣＭＰ処理に供せられる半導体デバイス用基板の裏面は、半導体デバイス用基板の構成材料からなる領域に対して一部の領域に構造変化層が露出した面となっている。半導体デバイス用基板の裏面の一部の領域に露出した構造変化層は、結晶構造が変化した層であるので、半導体デバイス用基板の構成材料とはＣＭＰ処理における研磨速度が異なる。
【００２３】
そのため、半導体デバイス用基板では、ＣＭＰ処理において、基板の構成材料に対する研磨速度が速く、かつ、構造変化層の構成材料に対する研磨速度が遅い条件、すなわち、構造変化層の構成材料に対する基板の構成材料の研磨速度の選択比が１よりも大きい条件で、半導体デバイス用基板の裏面側からのＣＭＰ処理を行うことによって、半導体デバイス用基板の裏面を全領域にわたって構造変化層が露出した面とすることができる。これによって、半導体デバイス用基板では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００２４】
また、半導体デバイス用基板では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層が露出したときに、半導体デバイス用基板に対する研磨速度を大きく変化させることができる。これによって、半導体デバイス用基板は、ＣＭＰ処理時に研磨速度が変化する構造変化層の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、半導体デバイス用基板は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【００２５】
また本発明によれば、半導体デバイス用基板は、シリコン基板の内部に、炭化ケイ素、窒化ケイ素および酸化ケイ素から選ばれる材料からなる構造変化層が形成されたものである。炭化ケイ素、窒化ケイ素、酸化ケイ素からなる構造変化層は、シリコン基板を構成するシリコンとは研削速度およびＣＭＰ処理における研磨速度が異なる。そのため、半導体デバイス用基板は、研削加工時に研削速度が変化する構造変化層の一部の露出に基づいて、研削加工の終点検出が可能な基板となり、ＣＭＰ処理時に研磨速度が変化する構造変化層の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。
【００２６】
また本発明によれば、半導体デバイス用基板は、構造変化層が基板の表面から５〜５０μｍの深さの領域内に形成される。半導体デバイス用基板は、結晶構造が変化した構造変化層が形成されているので、裏面側からの研削加工およびＣＭＰ処理において、構造変化層の露出に基づいて終点検出が可能である。すなわち、半導体デバイス用基板を用いて製造される半導体デバイスの厚みは、半導体デバイス用基板の表面からの構造変化層の深さ位置によって規定される。そのため、構造変化層が基板の表面から５〜５０μｍの深さの領域内に形成される半導体デバイス用基板は、充分に薄型化された半導体デバイスを作製可能なものとなる。
【００２７】
また本発明によれば、半導体デバイス用基板は、基板の厚み方向のイオン濃度分布において、構造変化層に由来するイオン濃度のピークを、少なくとも１つ有する。このように、基板の厚み方向にイオン濃度のピークを有する半導体デバイス用基板は、基板の構成材料に対して結晶構造が確実に変化した構造変化層を有するものとなる。
【００２８】
また本発明によれば、ＳＯＩ基板は、構造変化層を有する半導体デバイス用基板の内部に、酸化ケイ素からなる結晶性絶縁層が形成される基板である。ＳＯＩ基板を用いて薄型化された半導体デバイスを製造するとき、半導体素子が形成されたＳＯＩ基板における、半導体素子が形成される面とは反対側の面である裏面を研削加工およびＣＭＰ処理する。ここで、ＳＯＩ基板は、構造変化層を有する半導体デバイス用基板の内部に結晶性絶縁層が形成される基板であるので、裏面側からの研削が進行して構造変化層の一部が露出したときに、ＳＯＩ基板に対する研削速度を変化させることができて、研削加工の終点検出が可能な基板となる。したがって、ＳＯＩ基板は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、ＳＯＩ基板を用いた半導体デバイスの生産効率を向上させることができる。
【００２９】
また、ＳＯＩ基板は、構造変化層を有する半導体デバイス用基板の内部に結晶性絶縁層が形成される基板であるので、構造変化層の構成材料に対する基板の構成材料の研磨速度の選択比が１よりも大きい条件で、ＳＯＩ基板の裏面側からのＣＭＰ処理を行うことによって、ＳＯＩ基板の裏面を全領域にわたって構造変化層が露出した面とすることができる。これによって、ＳＯＩ基板では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００３０】
また、ＳＯＩ基板は、裏面側からのＣＭＰ処理が進行して構造変化層の全領域が露出したときに、ＳＯＩ基板に対する研磨速度を大きく変化させることができて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、ＳＯＩ基板は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の一形態に係る半導体デバイス用基板１０の構成を示す図である。
【図２】半導体デバイス用基板１０の厚み方向におけるイオン濃度分布の概略を示す図である。
【図３】半導体デバイス用基板１０を用いて半導体デバイスを作製するときの手順を説明する図である。
【図４】半導体デバイス用基板１０を用いて貫通電極を有する半導体デバイスを作製するときの手順を説明する図である。
【図５】本発明の実施の一形態に係るＳＯＩ基板２０の構成を示す図である。
【図６】ＳＯＩ基板２０の厚み方向におけるイオン濃度分布の概略を示す図である。
【図７】ＳＯＩ基板２０を用いて半導体デバイスを作製するときの手順を説明する図である。
【発明を実施するための形態】
【００３２】
（半導体デバイス用基板）
図１は、本発明の実施の一形態に係る半導体デバイス用基板１０の構成を示す図である。また、図２は、半導体デバイス用基板１０の厚み方向におけるイオン濃度分布の概略を示す図である。本実施の形態の半導体デバイス用基板１０は、裏面側からの研削加工および化学的機械的研磨（ＣＭＰ）が施されて製造される薄型化された半導体デバイスに用いられる基板である。
【００３３】
半導体デバイス用基板１０は、結晶性材料で構成される基板１１の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層１２が形成されている。基板１１としては、シリコン基板、ガリウム・砒素化合物半導体基板などを挙げることができるが、本実施の形態ではシリコン基板である。以下、基板１１をシリコン基板１１と称す。
【００３４】
半導体デバイス用基板１０における構造変化層１２は、シリコン基板１１の厚み方向一表面から、導電型領域を形成することがないイオン（以下、「構造変化層形成イオン」と称す）が注入されることによって形成される。このとき、シリコン基板１１の全面にわたって構造変化層１２が形成されるようにイオン注入される。シリコン基板１１に対するイオン注入は、この分野で常用される高圧イオン注入装置を用いて実施することができる。
【００３５】
ここで、本実施形態におけるイオン注入とは、構造変化層形成イオンをシリコン基板１１内部の予め定める領域に注入するものであり、シリコン基板１１中に導電型領域を形成する、ホウ素などのＰ型不純物、リン、砒素、アンチモンなどのＮ型不純物を注入して不純物拡散層を形成する、いわゆる「ドーピング」とは異なる。シリコン基板１１の内部に注入される構造変化層形成イオンとしては、炭素イオン、窒素イオンおよび酸素イオンなどを挙げることができる。
【００３６】
シリコン基板１１内部にイオンが注入されて構造変化層１２が形成される半導体デバイス用基板１０は、注入されるイオン種に応じて機能付与された基板となる。たとえば、前述した炭素イオン、窒素イオンおよび酸素イオンから選ばれるイオンが注入されて形成された構造変化層１２を有する半導体デバイス用基板１０は、詳細は後述するが、構造変化層１２で研削速度および研磨速度が変化する機能が付与された基板となる。また、シリコン基板１１内部に注入するイオン種を適宜選択して、半導体デバイス用基板１０が裏面研削されて構造変化層１２の全面が露出状態となったときに、構造変化層１２における他の基板との接着性が良好となる機能、良熱伝導性の機能が付与された半導体デバイス用基板１０とすることもできる。
【００３７】
半導体デバイス用基板１０は、シリコン基板１１内部に炭素イオンが注入された場合には、炭化ケイ素からなる構造変化層１２が形成されたものとなり、窒素イオンが注入された場合には、窒化ケイ素からなる構造変化層１２が形成されたものとなり、酸素イオンが注入された場合には、酸化ケイ素からなる構造変化層１２が形成されたものとなる。
【００３８】
このように、半導体デバイス用基板１０は、シリコン基板１１内部にイオンが注入されることによって、イオン注入面から所定の深さ位置に、シリコン結晶に対して結晶構造が変化した構造変化層１２が形成されたものである。構造変化層１２が形成された半導体デバイス用基板１０は、図２に示すように、シリコン基板１１の厚み方向のイオン濃度分布４２において、構造変化層１２に由来するイオン濃度のピーク６１を有する。なお、半導体デバイス用基板１０における前記イオン濃度のピーク６１の数は、シリコン基板１１内部に形成される構造変化層１２の層数に応じて出現する。シリコン基板１１の厚み方向におけるイオン濃度分布４２は、たとえば、ラマン分光法を用いて測定することができる。
【００３９】
また、シリコン基板１１に対するイオン注入後に、窒素やアルゴンなどの不活性ガス中で１５０〜２００℃程度の高温処理（アニール処理）を施すことによって、アニール処理前のイオン濃度分布４３に対して、シリコン基板１１の厚み方向におけるイオン濃度分布４２がシャープな半導体デバイス用基板１０とすることができる。
【００４０】
図３は、半導体デバイス用基板１０を用いて半導体デバイスを作製するときの手順を説明する図である。半導体デバイス用基板１０を用いて薄型化された半導体デバイスを製造するとき、図３（ａ）に示すように、半導体デバイス用基板１０の厚み方向一表面、すなわち、シリコン基板１１における厚み方向一表面（イオン注入面）に対して、公知の薄膜形成処理、酸化処理、ドーピング処理などを行って、半導体デバイス用基板１０に半導体素子３１を形成する。
【００４１】
次に、図３（ｂ）に示すように、半導体素子３１が形成された半導体デバイス用基板１０における、半導体素子３１が形成される面とは反対側の面である裏面を研削加工する。半導体デバイス用基板１０の裏面側からの研削加工は、この分野で常用される研削装置を用いて実施することができる。
【００４２】
半導体デバイス用基板１０を裏面研削加工するとき、半導体デバイス用基板１０の裏面中央部よりも外周縁部における研削量が多い状態で研削が進行する。ここで、本実施の形態に係る半導体デバイス用基板１０は、結晶性のシリコン基板１１内部に、シリコンとは異なる結晶構造に変化した構造変化層１２が形成されたものであるので、裏面研削加工が進行すると、構造変化層１２の一部の領域部分１２ａが露出するようになる。
【００４３】
この構造変化層１２は、シリコン基板１１を構成するシリコンとは異なる結晶構造に変化した層であるので、半導体デバイス用基板１０のシリコン基板１１を構成するシリコンとは研削速度が異なる。そのため、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができる。具体的には、炭化ケイ素、窒化ケイ素および酸化ケイ素のいずれか１つからなる構造変化層１２は、シリコン基板１１を構成するシリコンよりも高い硬さを有する層であるので、裏面研削加工が進行して、構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度は低下する。
【００４４】
このように、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができるので、半導体デバイス用基板１０は、研削加工時に研削速度が変化する構造変化層１２の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、半導体デバイス用基板１０を用いた半導体デバイスの生産効率を向上させることができる。
【００４５】
なお、結晶構造の違いに基づいた研削速度の変化を検出する方法としては、たとえば、研削装置の研削駆動源における駆動トルクの変化量を、電気的、磁気的に検出する方法を挙げることができる。また、赤外光線などの分光反射率を測定することによって、シリコン基板１１を構成するシリコンと構造変化層１２の構成材料との結晶構造の違いを検知し、その検知結果に基づいて、研削速度の変化を検出するようにしてもよい。また、超音波の伝播時間を測定することによって、シリコン基板１１を構成するシリコンと構造変化層１２の構成材料との結晶構造の違いを検知し、その検知結果に基づいて、研削速度の変化を検出するようにしてもよい。
【００４６】
次に、図３（ｃ）に示すように、半導体デバイス用基板１０の裏面側からの研削加工の後工程として、基板の裏面側から化学的機械的研磨（ＣＭＰ）を行う。半導体デバイス用基板１０の裏面側からのＣＭＰ処理は、この分野で常用される化学的機械的研磨装置、研磨液を用いて実施することができる。
【００４７】
ＣＭＰ処理に供せられる半導体デバイス用基板１０の裏面は、シリコン基板１１を構成するシリコンからなる領域に対して構造変化層１２の一部の領域部分１２ａが露出した面となっている。半導体デバイス用基板１０の裏面の一部の領域に露出した構造変化層１２は、結晶構造が変化した層であるので、シリコン基板１１を構成するシリコンとはＣＭＰ処理における研磨速度が異なる。
【００４８】
そのため、半導体デバイス用基板１０では、ＣＭＰ処理において、シリコン基板１１を構成するシリコンに対する研磨速度が速く、かつ、構造変化層１２の構成材料（炭化ケイ素、窒化ケイ素、酸化ケイ素）に対する研磨速度が遅い条件、すなわち、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比（シリコン／（構造変化層１２の構成材料））が１よりも大きい条件で、半導体デバイス用基板１０の裏面側からのＣＭＰ処理を行うことによって、半導体デバイス用基板１０の裏面を全領域にわたって構造変化層１２が露出した面とすることができる。このように、裏面の全領域にわたって構造変化層１２が露出された半導体デバイス用基板１０は、裏面側からのＣＭＰ処理が継続して行われることによって、裏面の平坦性が良好なものとなる。
【００４９】
なお、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比が１よりも大きい条件は、ＣＭＰ処理時に使用する研磨液の種類を適宜選択することによって設定することができる。
【００５０】
また、半導体デバイス用基板１０では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層１２が露出したときに、半導体デバイス用基板１０に対する研磨速度を大きく変化させることができる。これによって、半導体デバイス用基板１０は、ＣＭＰ処理時に研磨速度が変化する構造変化層１２の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【００５１】
また、半導体デバイス用基板１０は、構造変化層１２がシリコン基板１１の厚み方向一表面（イオン注入面）から５〜５０μｍの深さの領域内に形成されるのが好ましい。半導体デバイス用基板１０は、結晶構造が変化した構造変化層１２が形成されているので、裏面側からの研削加工およびＣＭＰ処理において、構造変化層１２の露出に基づいて終点検出が可能である。すなわち、半導体デバイス用基板１０を用いて製造される半導体デバイスの厚みは、半導体デバイス用基板１０の表面からの構造変化層１２の深さ位置によって規定される。そのため、構造変化層１２がシリコン基板１１の厚み方向一表面（イオン注入面）から５〜５０μｍの深さの領域内に形成される半導体デバイス用基板１０は、充分に薄型化された半導体デバイスを作製可能なものとなる。なお、半導体デバイス用基板１０において、シリコン基板１１内部に形成される構造変化層１２の層厚は、０．１〜２．０μｍ程度である。
【００５２】
以上のように、半導体素子３１が形成され、裏面側からの研削加工およびＣＭＰ処理が施された半導体デバイス用基板１０を用いることによって、薄型化された半導体デバイスを製造することができる。
【００５３】
図４は、半導体デバイス用基板１０を用いて貫通電極を有する半導体デバイスを作製するときの手順を説明する図である。
【００５４】
半導体デバイス用基板１０を用いて貫通電極を有する半導体デバイスを製造するとき、図４（ａ）に示すように、半導体デバイス用基板１０の厚み方向一表面、すなわち、シリコン基板１１における厚み方向一表面（イオン注入面）に対して、公知の薄膜形成処理、酸化処理、ドーピング処理などを行って、半導体デバイス用基板１０に半導体素子３２を形成する。このとき、半導体デバイス用基板１０におけるシリコン基板１１の所定深さまで達する電極３３を形成する。電極形成方法としては、この分野で常用される電極形成方法を適用することができる。
【００５５】
次に、図４（ｂ）に示すように、半導体素子３２が形成された半導体デバイス用基板１０における、半導体素子３２が形成される面とは反対側の面である裏面を研削加工する。半導体デバイス用基板１０の裏面側からの研削加工は、この分野で常用される研削装置を用いて実施することができる。
【００５６】
半導体デバイス用基板１０を裏面研削加工するとき、半導体デバイス用基板１０の裏面中央部よりも外周縁部における研削量が多い状態で研削が進行する。ここで、本実施の形態に係る半導体デバイス用基板１０は、結晶性のシリコン基板１１内部に、シリコンとは異なる結晶構造に変化した構造変化層１２が形成されたものであるので、裏面研削加工が進行すると、構造変化層１２の一部の領域部分１２ａが露出するようになる。
【００５７】
この構造変化層１２は、結晶構造が変化した層であるので、半導体デバイス用基板１０のシリコン基板１１を構成するシリコンとは研削速度が異なる。そのため、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができる。具体的には、炭化ケイ素、窒化ケイ素および酸化ケイ素のいずれか１つからなる構造変化層１２は、シリコン基板１１を構成するシリコンよりも高い硬さを有する層であるので、裏面研削加工が進行して、構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度は低下する。
【００５８】
このように、半導体デバイス用基板１０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、半導体デバイス用基板１０に対する研削速度を変化させることができるので、半導体デバイス用基板１０は、研削加工時に研削速度が変化する構造変化層１２の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、半導体デバイス用基板１０を用いた貫通電極を有する半導体デバイスの生産効率を向上させることができる。
【００５９】
また、半導体デバイス用基板１０は、構造変化層１２の露出に基づいて研削加工の終点検出が可能な基板であり、裏面研削が進み過ぎるのを防止することができるので、シリコン基板１１内部に形成された電極３３の一部が研削されてしまうのを防止することができる。そのため、研削による電極破片のシリコン基板１１への付着を防止することができるので、半導体素子３２にリーク電流が発生するのを防止することができる。
【００６０】
次に、図４（ｃ）に示すように、半導体デバイス用基板１０の裏面側からの研削加工の後工程として、基板の裏面側からＣＭＰ処理を行う。半導体デバイス用基板１０の裏面側からのＣＭＰ処理は、この分野で常用される化学的機械的研磨装置、研磨液を用いて実施することができる。
【００６１】
ＣＭＰ処理に供せられる半導体デバイス用基板１０の裏面は、シリコン基板１１を構成するシリコンからなる領域に対して構造変化層１２の一部の領域部分１２ａが露出した面となっている。半導体デバイス用基板１０の裏面の一部の領域に露出した構造変化層１２は、結晶構造が変化した層であるので、シリコン基板１１を構成するシリコンとはＣＭＰ処理における研磨速度が異なる。
【００６２】
そのため、半導体デバイス用基板１０では、ＣＭＰ処理において、シリコン基板１１を構成するシリコンに対する研磨速度が速く、かつ、構造変化層１２の構成材料（炭化ケイ素、窒化ケイ素、酸化ケイ素）に対する研磨速度が遅い条件、すなわち、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比（シリコン／（構造変化層１２の構成材料））が１よりも大きい条件で、半導体デバイス用基板１０の裏面側からのＣＭＰ処理を行うことによって、半導体デバイス用基板１０の裏面を全領域にわたって構造変化層１２が露出した面とすることができる。これによって、半導体デバイス用基板１０では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００６３】
また、半導体デバイス用基板１０では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層１２が露出したときに、半導体デバイス用基板１０に対する研磨速度を大きく変化させることができる。これによって、半導体デバイス用基板１０は、ＣＭＰ処理時に研磨速度が変化する構造変化層１２の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、半導体デバイス用基板１０は、裏面研磨を過不足なく行うことが可能であるとともに、ＣＭＰ処理の高速化を図ることができる。
【００６４】
次に、図４（ｄ）に示すように、半導体デバイス用基板１０を裏面側からエッチングして、電極３３を露出させ、シリコン基板１１を貫通する貫通電極３４を形成する。エッチング工程におけるエッチング方法としては、この分野で常用されるドライエッチング装置を用いたドライエッチング方法を適用することができる。
【００６５】
ここで、半導体デバイス用基板１０を用いて半導体デバイスを製造する場合、裏面ＣＭＰ処理で裏面の平坦性が良好にされた半導体デバイス用基板１０に対して、裏面側からエッチングして貫通電極３４を形成することができるので、シリコン基板１１を貫通しない非貫通電極が形成されるのを防止することができ、これによって、半導体素子３２が正常に動作する半導体デバイスを製造することができる。
【００６６】
以上のように、半導体素子３２が形成され、裏面側からの研削加工およびＣＭＰ処理が施され、さらに、エッチング処理が施されて貫通電極３４が形成されてなる半導体デバイス用基板１０を用いることによって、貫通電極３４を有する薄型化された半導体デバイスを製造することができる。
【００６７】
（ＳＯＩ基板）
図５は、本発明の実施の一形態に係るＳＯＩ基板２０の構成を示す図である。また、図６は、ＳＯＩ基板２０の厚み方向におけるイオン濃度分布の概略を示す図である。ＳＯＩ（Silicon on Insulator）基板２０は、構造変化層１２を有する半導体デバイス用基板１０の内部に、酸化ケイ素からなる結晶性絶縁層２１が形成される基板である。
【００６８】
ＳＯＩ基板２０における結晶性絶縁層２１は、半導体デバイス用基板１０内部に、酸素イオンが注入されることによって形成される。ＳＯＩ基板２０における半導体デバイス用基板１０に対するイオン注入は、シリコン基板１１内部に構造変化層１２を形成する場合と同様に、高圧イオン注入装置を用いて実施することができる。また、ＳＯＩ基板２０における半導体デバイス用基板１０に対するイオン注入は、構造変化層１２を形成する場合と同じシリコン基板１１の厚み方向一表面（イオン注入面）から行う。
【００６９】
そして、ＳＯＩ基板２０の結晶性絶縁層２１は、半導体デバイス用基板１０内部において、構造変化層１２よりもシリコン基板１１のイオン注入面から浅い領域内に形成されている。本実施の形態におけるＳＯＩ基板２０では、半導体デバイス用基板１０内部において、結晶性絶縁層２１は、シリコン基板１１のイオン注入面から１〜２μｍの深さの領域内に形成され、構造変化層１２は、シリコン基板１１のイオン注入面から５〜５０μｍの深さの領域内に形成されている。なお、ＳＯＩ基板２０において、半導体デバイス用基板１０のシリコン基板１１内部に形成される結晶性絶縁層２１の層厚は、１〜２μｍ程度であり、構造変化層１２の層厚は、０．１〜２．０μｍ程度である。
【００７０】
また、ＳＯＩ基板２０では、半導体デバイス用基板１０内部に酸素イオンを注入して結晶性絶縁層２１を形成した後に、半導体デバイス用基板１０におけるシリコン基板１１のイオン注入面上にシリコンからなる薄膜をエピタキシャル成長させることによって、結晶性絶縁層２１および構造変化層１２の、ＳＯＩ基板２０全体における表面、すなわち、エピタキシャル成長させて形成されるシリコン薄膜表面からの形成位置を調整することができる。
【００７１】
以上のように、ＳＯＩ基板２０は、構造変化層１２を有する半導体デバイス用基板１０の内部に、酸化ケイ素からなる結晶性絶縁層２１が形成されたものである。すなわち、ＳＯＩ基板２０は、半導体デバイス用基板１０を構成するシリコン基板１１の内部に、結晶性絶縁層２１および構造変化層１２が形成されたものであり、図６に示すように、シリコン基板１１の厚み方向のイオン濃度分布において、結晶性絶縁層２１に由来するイオン濃度のピーク５１、および、構造変化層１２に由来するイオン濃度のピーク６１を有する。なお、ＳＯＩ基板２０における前記イオン濃度のピークの数は、シリコン基板１１内部に形成される結晶性絶縁層２１および構造変化層１２の層数に応じて出現する。
【００７２】
また、半導体デバイス用基板１０に対する酸素イオン注入後に、窒素やアルゴンなどの不活性ガス中でアニール処理を施すことによって、結晶性絶縁層２１に由来するイオン濃度分布がシャープなＳＯＩ基板２０とすることができる。
【００７３】
図７は、ＳＯＩ基板２０を用いて半導体デバイスを作製するときの手順を説明する図である。ＳＯＩ基板２０を用いて薄型化された半導体デバイスを製造するとき、図７（ａ）に示すように、ＳＯＩ基板２０の厚み方向一表面、すなわち、半導体デバイス用基板１０のシリコン基板１１における厚み方向一表面（イオン注入面）に対して、公知の薄膜形成処理、酸化処理、ドーピング処理などを行って、ＳＯＩ基板２０に半導体素子４１を形成する。
【００７４】
次に、図７（ｂ）に示すように、半導体素子４１が形成されたＳＯＩ基板２０における、半導体素子４１が形成される面とは反対側の面である裏面を研削加工する。ＳＯＩ基板２０の裏面側からの研削加工は、この分野で常用される研削装置を用いて実施することができる。
【００７５】
ＳＯＩ基板２０を裏面研削加工するとき、ＳＯＩ基板２０の裏面中央部よりも外周縁部における研削量が多い状態で研削が進行する。ここで、本実施の形態に係るＳＯＩ基板２０は、結晶性のシリコン基板１１の内部に結晶構造が変化した構造変化層１２が形成されたものであるので、裏面研削加工が進行すると、構造変化層１２の一部の領域部分１２ａが露出するようになる。
【００７６】
この構造変化層１２は、結晶構造が変化した層であるので、ＳＯＩ基板２０のシリコン基板１１を構成するシリコンとは研削速度が異なる。そのため、ＳＯＩ基板２０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、ＳＯＩ基板２０に対する研削速度を変化させることができる。具体的には、炭化ケイ素、窒化ケイ素および酸化ケイ素のいずれか１つからなる構造変化層１２は、シリコン基板１１を構成するシリコンよりも高い硬さを有する層であるので、裏面研削加工が進行して、構造変化層１２の一部の領域部分１２ａが露出したときに、ＳＯＩ基板２０に対する研削速度は低下する。
【００７７】
このように、ＳＯＩ基板２０では、裏面側からの研削が進行して構造変化層１２の一部の領域部分１２ａが露出したときに、ＳＯＩ基板２０に対する研削速度を変化させることができるので、ＳＯＩ基板２０は、研削加工時に研削速度が変化する構造変化層１２の露出に基づいて、研削加工の終点検出が可能な基板となる。したがって、ＳＯＩ基板２０は、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、ＳＯＩ基板２０を用いた半導体デバイスの生産効率を向上させることができる。
【００７８】
次に、図７（ｃ）に示すように、ＳＯＩ基板２０の裏面側からの研削加工の後工程として、基板の裏面側からＣＭＰ処理を行う。ＳＯＩ基板２０の裏面側からのＣＭＰ処理は、この分野で常用される化学的機械的研磨装置、研磨液を用いて実施することができる。
【００７９】
ＣＭＰ処理に供せられるＳＯＩ基板２０の裏面は、シリコン基板１１を構成するシリコンからなる領域に対して構造変化層１２の一部の領域部分１２ａが露出した面となっている。ＳＯＩ基板２０の裏面の一部の領域に露出した構造変化層１２は、結晶構造が変化した層であるので、シリコン基板１１を構成するシリコンとはＣＭＰ処理における研磨速度が異なる。
【００８０】
そのため、ＳＯＩ基板２０では、ＣＭＰ処理において、シリコン基板１１を構成するシリコンに対する研磨速度が速く、かつ、構造変化層１２の構成材料（炭化ケイ素、窒化ケイ素、酸化ケイ素）に対する研磨速度が遅い条件、すなわち、構造変化層１２の構成材料に対するシリコンの研磨速度の選択比（シリコン／（構造変化層１２の構成材料））が１よりも大きい条件で、ＳＯＩ基板２０の裏面側からのＣＭＰ処理を行うことによって、ＳＯＩ基板２０の裏面を全領域にわたって構造変化層１２が露出した面とすることができる。これによって、ＳＯＩ基板２０では、裏面研削加工において中央部よりも外周縁部の研削量が多くされた場合であっても、ＣＭＰ処理によって裏面の平坦性が良好なものとなる。
【００８１】
また、ＳＯＩ基板２０では、ＣＭＰ処理時において、基板の裏面の全領域にわたって構造変化層１２が露出したときに、ＳＯＩ基板２０に対する研磨速度を大きく変化させることができる。これによって、ＳＯＩ基板２０は、ＣＭＰ処理時に研磨速度が変化する構造変化層１２の全領域にわたる露出に基づいて、ＣＭＰ処理の終点検出が可能な基板となる。したがって、ＳＯＩ基板２０は、裏面研磨が不足であったり進み過ぎたりするのを防止することができるとともに、ＣＭＰ処理の高速化を図ることができる。
【００８２】
以上のように、半導体素子４１が形成され、裏面側からの研削加工およびＣＭＰ処理が施されたＳＯＩ基板２０を用いることによって、薄型化された半導体デバイスを製造することができる。
【符号の説明】
【００８３】
１０ 半導体デバイス用基板
１１ シリコン基板
１２ 構造変化層
２０ ＳＯＩ基板
２１ 結晶性絶縁層
３１，３２，４１ 半導体素子
３３ 電極
３４ 貫通電極
【特許請求の範囲】
【請求項１】
結晶性材料で構成される基板の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層が形成されることを特徴とする半導体デバイス用基板。
【請求項２】
基板がシリコン基板であり、
構造変化層は、炭化ケイ素、窒化ケイ素および酸化ケイ素から選ばれる材料からなることを特徴とする請求項１記載の半導体デバイス用基板。
【請求項３】
構造変化層は、基板の表面から５〜５０μｍの深さの領域内に形成されることを特徴とする請求項１または２記載の半導体デバイス用基板。
【請求項４】
基板の厚み方向のイオン濃度分布において、構造変化層に由来するイオン濃度のピークを、少なくとも１つ有することを特徴とする請求項１〜３のいずれか１つに記載の半導体デバイス用基板。
【請求項５】
請求項１〜４のいずれか１つに記載の半導体デバイス用基板の内部に、酸化ケイ素からなる結晶性絶縁層が形成されることを特徴とするＳＯＩ基板。
【請求項１】
結晶性材料で構成される基板の内部に、導電型領域を形成することがないイオンが注入されてなる層であって、前記結晶性材料とは異なる結晶構造に変化した構造変化層が形成されることを特徴とする半導体デバイス用基板。
【請求項２】
基板がシリコン基板であり、
構造変化層は、炭化ケイ素、窒化ケイ素および酸化ケイ素から選ばれる材料からなることを特徴とする請求項１記載の半導体デバイス用基板。
【請求項３】
構造変化層は、基板の表面から５〜５０μｍの深さの領域内に形成されることを特徴とする請求項１または２記載の半導体デバイス用基板。
【請求項４】
基板の厚み方向のイオン濃度分布において、構造変化層に由来するイオン濃度のピークを、少なくとも１つ有することを特徴とする請求項１〜３のいずれか１つに記載の半導体デバイス用基板。
【請求項５】
請求項１〜４のいずれか１つに記載の半導体デバイス用基板の内部に、酸化ケイ素からなる結晶性絶縁層が形成されることを特徴とするＳＯＩ基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１３８８２６（Ｐ２０１１−１３８８２６Ａ）
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２００９−２９６３０４（Ｐ２００９−２９６３０４）
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（０００１１６１２７）ニッタ・ハース株式会社 (150)
【Ｆターム（参考）】
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（０００１１６１２７）ニッタ・ハース株式会社 (150)
【Ｆターム（参考）】
[ Back to top ]