半導体ナノ粒子を埋め込んだ絶縁膜を有するエレクトロルミネセンス素子およびその製造方法
【課題】半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子を製造する方法を、高品質かつ信頼性の高い提供する。
【解決手段】本発明に係る半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子を製造する製造方法は、下部電極を準備し、準備した下部電極を被覆するように、NおよびCからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する。次いでアニール処理することにより、半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmでの0.01〜1.0の範囲の減衰係数(k)、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す。他の態様では、半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmでの1.8〜3.0の範囲の屈折率(n)、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す。
【解決手段】本発明に係る半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子を製造する製造方法は、下部電極を準備し、準備した下部電極を被覆するように、NおよびCからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する。次いでアニール処理することにより、半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmでの0.01〜1.0の範囲の減衰係数(k)、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す。他の態様では、半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmでの1.8〜3.0の範囲の屈折率(n)、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路(IC)エレクトロルミネセンス(EL)素子の製造方法に関し、より具体的には、減衰係数(k)および導電率を制御するために、半導体ナノ粒子を埋め込んだ絶縁膜を有するEL素子の製造方法に関する。
【背景技術】
【0002】
集積光学素子の製造では、例えば、吸光、透過およびスペクトル感度などを好適にする光学特性を有する材料を堆積する必要がある。薄膜製造技術を用いることにより、多様な光学薄膜の製造が可能である。また、薄膜製造技術は、高いスループットおよび生産力を有するため、広い面積をもつデバイスの製造に適している。重要な光学パラメータとしては、屈折率(n)および光学バンドギャップがあり、これらのパラメータは、薄膜の透過性および反射特性を決定付けている。
【0003】
一般的に、所望の光学作用を有する光学素子の製造には、複数層からなる薄膜を必要とする。金属層、絶縁層、および/または半導体層を様々に組み合わせることにより、所望の光学特性を有する複数層からなる薄膜を形成することができる。材料は、目的とする反射性、透過性および吸光性に応じて選択する。単一の層からなる素子がより好ましいことは明らかではあるが、紫外線(UV)から遠赤外線(IR)周波数までの光学範囲において、所望の吸光、バンドギャップ、屈折率、反射性または透過性を得るために必要である広範囲の光学分散特性を提供し得る単一の薄膜材料が存在しない。
【0004】
シリコン(Si)は、処理技術が十分に発達しているため、光電子素子の製造において選択される材料である。しかし、シリコンの有する間接的なバンドギャップは、光電子素子としては役に立たない。長年、Siを基にした光電子製品の実現のために、Siの光学機能を調整することに焦点を当てて研究開発が進められている。室温における結晶性シリコンからの効率的な発光を実現することは、完全なSiを基にした光電子製品の開発への大きな一歩である。
【0005】
現在、850nmよりも短い波長で動作するSi薄膜を基にした光センサーは、低コストであり、高集積であるCMOSデバイスにとって魅力的である。Siは、速度−応答性能を制限する間接的なバンドギャップを有する半導体であるが、UV−VIS(可視)−NIR(近IR)スペクトルの検出のためには未だ有用である。しかし、Siの間接的なバンドギャップは、Siの臨界波長を1.12μmに限定し、吸光をゼロにし、1.30μmと1.50μmとの2つの主要な電気通信波長を鈍感にする。Siを基にした光センサの有するさらなる問題としては、信号対ノイズ率(SNR)を制限する暗電流、および50℃よりも高い温度で動作する際の熱不安定性を挙げることができる。
【0006】
安定であり、信頼性のある光電子素子の製造には、高いフォトルミネセンス(PL)およびエレクトロルミネセンス(EL)を有するSiナノ結晶が必要である。ELは、通過する電流あるいは強い電場に応じて光を発する材料における光学現象および電気現象である。ELは、熱による発光(白熱)、化学的な作用による発光(化学発光)、音波による発光(音波発光)および他の機械的な作用による発光(機械発光)に区別することができる。PLは、基板が光子を吸収し(電磁放射)、続いて光子を再発散するプロセスである。量子力学的には、PLは、高エネルギー状態に励起し、続いて光子の放射に伴って、低エネルギー状態に戻ることであると説明することができる。通常、吸収から放射までの間の期間は非常に短く、10ナノ秒である。
【0007】
集積した光電子素子の積極的な開発ための1つのアプローチとしては、Siナノ結晶を埋め込んだSiOx(x≦2)薄膜の製造を挙げることができる。Siナノ結晶中に閉じ込められた電子−正孔対の再結合に起因する発光は、ナノ結晶サイズにおいても強力である。Siナノ結晶を埋め込んだSiOxNy膜における電気的、光学的特性は、Siナノ結晶のサイズ、濃度および分散に依存する。例えば、スパッタリングおよび容量結合プラズマ源を用いたプラズマ助長化学気相成長(PECVD)などのような様々な薄膜堆積技術が、安定しており、信頼性のあるSiナノ結晶薄膜の製造のために研究されている。薄膜堆積技術は、Siナノ結晶を埋め込んだ絶縁膜として本明細書等にも援用される。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許公開第2007/0103068号明細書
【特許文献2】米国特許公開第2007/0194694号明細書
【特許文献3】米国特許第7,301,274号
【特許文献4】米国特許第6,483,861号
【特許文献5】米国特許第6,710,366号
【特許文献6】米国特許公開第2004/0106285号明細書
【非特許文献】
【0009】
【非特許文献1】Castagna et al, “High Efficiency light emission device in Si” Mat. Res. Soc. Symp. Proc., Vol.770, p.12.1.1(2003)
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかし、従来のPECVDおよびスパッタリング技術には、プラズマ密度の低さ、プラズマに対する電力結合の不足、イオン/中性比率の低さ、および、バルクを制御できない、高いイオン照射エネルギーにより表面に損傷が生じるといった欠点がある。したがって、従来の容量結合プラズマ(CCP)が生成したプラズマにより形成される酸化膜が、衝突するイオン種における高い照射エネルギーに起因する信頼性の問題を生み出すことになる。プラズマが誘起するバルクまたは表面の損傷を制御するか、あるいは最小限とすることは重要である。しかし、CCPが生成したプラズマのRF(radio frequency)電力を用いてイオンエネルギーを効率的に制御することはできない。印加する電力を増加することにより反応速度を増強する試みは、堆積した薄膜に対する照射量の増加となり、結果的に高い欠損密度を有する品質の悪い薄膜となる。さらに、これらのタイプのプラズマ源(〜1×108〜109cm−3)におけるプラズマ密度の低さは、プラズマおよび薄膜表面における反応の可能性の制限、処理速度を増強するための活性ラジカルおよびイオンの非効率的な生成、非効率的な酸化、ならびに処理およびシステムに生じた不純物を制限することになる。すなわち、低温度電気素子の製造に対する有用性を制限する。
【0011】
絶縁薄膜中へのSiのパルスレーザーによる堆積およびイオン打ち込みもまた、Siナノ粒子の生成のために広く研究されている。しかし、イオン打ち込み法は、薄膜厚さ方向に対するシリコンナノ結晶(nc−Si)粒子の分散の均一性の点から好適ではない。さらに、通常、Siイオンを打ち込んだり、パルスレーザーにより堆積された絶縁膜中の粒子凝塊は、PL/ELスペクトルが赤色側へシフトすることになる。
【0012】
堆積プロセスは、例えばスパッタリングまたはPECVDなどのような従来のプラズマを基にした技術と比較して、より広範囲の処理範囲および増強されたプラズマ特性を提供する。このような堆積プロセスは、PLおよびエレクトロルミネセンス(EL)素子開発のための粒子の生成および粒子サイズの制御についても要求される。プラズマ密度の増強およびプラズマ照射の最小化を可能にする処理は、プラズマによる微細な損傷を引き起こすことなく、高品質の薄膜の成長を確実にするであろう。薄膜の界面およびバルク品質の制御の可能性を提供する処理は、高性能であり、信頼性の高い電気デバイスを独立して製造することができるであろう。活性プラズマ種、ラジカルおよびイオンを効率良く生成することが可能なプラズマ処理は、プロセス制御および特性制御を管理して新たな薄膜成長を可能にするであろう。
【0013】
高品質のSiOxの製造では、成長する薄膜の酸化が高い絶縁性を有するSiナノ結晶粒子の層において行われることも重要である。高い濃度で活性酸素ラジカルを生成することが可能な処理は、酸素基質を取り囲むシリコンナノ結晶を効率よく不動態化することを確実にするであろう。プラズマによる損傷を最小限にしたプラズマ処理は、高品質のデバイスを製造するために重要である高品質の界面の形成を可能にするであろう。低い熱処理量での効果的な酸化処理および水素化処理は、高品質の光電子素子を製造するうえでの重要な処理となるであろう。高い温度での熱処理は、熱的に活性化した種の反応性を低下させ、素子の他の層に対して干渉を引き起こす。そのため、高い温度での熱処理は、効率および熱容量の点から効果的ではない。さらに、新たな薄膜構造の成長/堆積、酸化、水素化、粒子サイズ形成および制御、プラズマ密度およびイオンエネルギーの独立した制御、ならびに広範囲における処理の点において、より完全な解決法および可能性を提供するプラズマ処理は、高性能の光電子素子の開発のために望まれている。また、プラズマ処理を、薄膜特性を特定する様々なプラズマパラメータとして、薄膜特性に関連付けることも重要である。さらに、対象用途に応じた薄膜品質とすることも望まれている。対象用途に応じて決まるキープラズマおよび薄膜特性は、堆積率、基板温度、熱容量、密度、微細構造、品質干渉、純度、プラズマによる損傷、プラズマを生成する活性種(ラジカル/イオン)の状態、プラズマ電位、スケーリングプロセスおよびシステム、ならびに電気的品質および信頼性である。これらのパラメータの相関は、対象用途に対する薄膜品質を決定づけるためのプロセスマップとして薄膜品質の判断に重要である。プラズマエネルギー、ラジカルに対するイオンの組成、プラズマ電位、電子温度、および熱的条件は、別のプロセスマップに応じて関連付けられているため、低密度プラズマシステムまたは他の高密度プラズマシステムにおいて開発したプロセスを延長することにより、薄膜技術に転用したり、応用したりすることはできない。
【0014】
1〜10nmの範囲のサイズのSiナノ結晶は、量子限定効果により強い光学的、電気的特性を示す。nc−Si粒子を埋め込んだ薄膜を基にした、高性能EL素子の開発における1つの試みは、nc−Si粒子の生成、サイズの制御および分散度の制御、埋め込む粒子媒体の特性の制御、ならびにnc−Si粒子/誘電体の界面品質の制御である。EL素子能率は、薄膜媒体における固有の光生成能率、光抽出能率、電気伝導性、および薄膜における放電電界強度に強く依存している。低印加電圧での効果的な電子注入は、実用的なEL素子の製造の要素として組み込まれている。一般的には、薄膜の厚みを増加することにより、ナノ粒子を埋め込んだ薄膜からより高いEL能力を得ることができる。しかし、対象とするEL能力に達するまでに印加しなければならない電圧も増加する。低い電力で同じ電場に到達させるために薄膜の厚みを減少させる場合には、光を生成することができるナノ粒子の数が減少するためにEL能力レベルは減少する。
【0015】
液晶ディスプレイ(LCD)の製造は、通常、低温であることが望まれており、大きいサイズの素子は、透明ガラス、石英基板またはプラスチック基板から形成されている。これらの透明基板は、650℃を超える温度にさらされると損傷が生じる。この温度に関する問題を解決するために、低温でのSi酸化処理が開発されている。これらの処理は、例えば、誘導結合プラズマ(ICP)源などのような高密度プラズマ源を用いる。また、これらの処理は、1200℃の熱酸化方法をとった場合に匹敵する品質のSi酸化物を形成することができる。
【0016】
本明細書等において開示される高密度プラズマ(HDP)処理は、現在までにnc−Siを埋め込んだ絶縁膜の製造のために開発されたSiイオン打ち込み法ならびに様々な物理的技術および化学的技術と対比したとき、堆積率、薄膜密度、nc−Si粒子密度およびサイズ制御、バルクおよび界面不良制御、欠陥終端化、ならびに内部粒子媒体の品質制御といった制限/課題を克服している。
【0017】
高密度プラズマ堆積の実現による利点は、半導体ナノ粒子を埋め込んだSi絶縁膜を用いてEL素子を製造することができることである。本明細書等に用いられているSi絶縁膜とは、構成分子の1つとしてSiを有する絶縁膜を意味している。
【0018】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低い駆動電圧で高い導電性を示すと共に、高品質のSi絶縁膜を有するEL素子を提供することにある。
【課題を解決するための手段】
【0019】
本発明は、SiOxNy膜にnc−Siを埋め込んだ効率的なEL素子を製造するための高密度プラズマ(HDP)を用いて、微細構造、光学的特性および電気的特性を制御する処理を開示している。HDP処理した薄膜は、低い駆動電圧で高い導電性を示すため、光学的な励起を引き起こした荷電粒子による効率的な光の生成を実現する。HDPの特性は、SiOxNy基質中に、波長475〜900nmの範囲のPL発光を有するSiナノ結晶を生成するための利用されている。HDPを堆積したSiOxNy膜は、堆積時の状態においてさえもPLシグナルを示すが、続くアニーリング処理により、相分離および量子制限効果によって、PL/EL強度の著しい増強が起きる。堆積時の薄膜におけるナノ結晶のサイズ、濃度および分散度は、アニール処理後の薄膜の発光特性および電気的特性に影響を及ぼす。HDP処理は、インサイチュー(in-situ)器か、またはクラスター器のいずれかを用いることにより、連続的な処理により光電子用途に好適である単一層または複数層構造を製造することができる。本発明に係るEL素子は、低駆動電圧で高導電性を示し、11.9mmの直径検出器を利用して上部電極からの計測距離が20ミリメータ(mm)の位置で計測してさえも、ナノワット(nW)レベルを超えるフリースペース(free-space)EL能力を有している。
【0020】
したがって、本発明に係る方法では、EL用途のための半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法を提供する。本発明に係る方法は、下部電極を準備し、次に、下部電極を被覆するように、NおよびCからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する。そして、半導体ナノ粒子を埋め込んだSi絶縁膜をアニーリング処理する。これによって、0.01〜1.0の範囲の減衰係数(k)であり、厚みが63ナノメートル(nm)であり、3MV/cm以下の電場としたときの電流密度(J)が1平方センチ当たり1アンペア(A/cm2)以上である半導体ナノ粒子を埋め込んだSi絶縁膜が形成される。他の態様では、アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmで1.8〜3.0の範囲の屈折率(n)を有し、3MV/cmよりも低い電場としたときの電流密度(J)が1平方センチ当たり1A/cm2以上である。
【0021】
一態様では、半導体ナノ粒子を埋め込んだSi絶縁膜は、半導体前駆体および水素を導入することにより堆積される。そして、13.56〜300メガヘルツ(MHz)の周波数、および1平方センチ当たり5ワット(W/cm2)未満の電力密度で上側電極に対して電力を供給する高密度(HD)プラズマ助長化学気相成長(PECVD)プロセスを用いる。
【0022】
また、本発明に係る製造方法では、酸素原料ガスを供給する上記工程では、N2O、NO、O2およびO3からなる群より選択される酸素原料ガスを供給することが好ましい。
【0023】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、不活性の希ガスを供給する工程をさらに含むことが好ましい。
【0024】
不活性ガスおよび水素の組み合わせることにより、特に800〜900nmの範囲でPL応答を示すnc−Si粒子において、より大きなnc−Si粒子を生成することができる。
【0025】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、N2およびNH3からなる群より選択される窒素原料ガスを供給する工程をさらに含むことが好ましい。
【0026】
また、本発明に係る製造方法では、上記Si絶縁膜をアニール処理する上記工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、150〜600nmおよび9〜11μmのいずれかの放射波長を有する熱源を用いることが好ましい。
【0027】
また、本発明に係る製造方法では、HDPECVDプロセスを用いて半導体薄膜を堆積する上記工程では、電子温度が10eV未満であり、プラズマ濃度が1×1011cm−3より大きいことが好ましい。
【0028】
また、本発明に係る製造方法では、上記Si絶縁膜を堆積する上記工程は、SiおよびGeからなる群より選択される半導体ナノ粒子を堆積する工程を含むことが好ましい。
【0029】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、SinH2n+2およびGenH2n+2(nが1〜4である)、SiHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)ならびにGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)からなる群より選択される前駆体を供給する工程を含むことが好ましい。
【0030】
また、本発明に係る製造方法では、HDPECVDプロセスを用いてSi絶縁膜を堆積する上記工程では、誘導結合プラズマ(ICP)源を用いることが好ましい。
【0031】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜を形成する上記工程では、非化学量論的なSiOXNY膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される材料を用いた薄膜を形成することが好ましい。
【0032】
また、本発明に係る製造方法では、アニール処理した後の上記Si絶縁膜は、200〜1600nmの範囲の波長でスペクトル応答を示すことが好ましい。
【0033】
また、本発明に係る製造方法では、半導体薄膜を堆積する上記工程では、上記下部電極の下に配置されている基板の温度を400℃未満に加熱することが好ましい。
【0034】
また、本発明に係る製造方法では、上記Si絶縁膜をアニール処理する上記工程は、上記下部電極の下に横たわる基板の温度を400℃以上に加熱する工程を含むと共に、アニール処理した上記Si絶縁膜を形成する上記工程は、上記アニール処理に応じて、上記Si絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含み、上記加熱する工程は、酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で10〜300分の間行われることが好ましい。
【0035】
また、本発明に係る製造方法では、下部電極を準備する上記工程は、ガラス、金属化した基板およびプラスチックからなる群より選択される温度に敏感な基板上に上記下部電極を配置する工程を含む場合、上記Si絶縁膜をアニール処理する上記工程におけるアニール処理は、650℃未満とすることが好ましい。
【0036】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜を形成する上記工程における上記Si絶縁膜は、真性の半導体ナノ粒子か、あるいはドープした半導体ナノ粒子を埋め込んだSi絶縁膜であることが好ましい。
【0037】
また、本発明に係る製造方法では、上記Si絶縁膜がドーパントを有する場合、当該ドーパントは3価、4価、5価および希土類の元素からなる群より選択され、アニール処理した後の上記ドーパントを有するSi絶縁膜は、ドーピングに応じて、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収を示すことが好ましい。
【0038】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜を形成する上記工程において形成されるアニール処理した上記Si絶縁膜は、波長632nmでの1.8〜3.0の範囲の屈折率および3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すことが好ましい。
【0039】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜をH2雰囲気下でHDプラズマ処理する工程と、HDプラズマ処理する工程の後、アニール処理した上記Si絶縁膜を水素化する工程と、をさらに含み、HDプラズマ処理する上記工程における基板温度は、400℃未満であることが好ましい。
【0040】
また、本発明に係る製造方法では、HDプラズマプロセスを用いて、アニール処理した上記Si絶縁膜を水素化する上記工程では、上側電極に対しては、13.56〜300MHzの範囲の周波数であり、10W/cm2以下の電力密度の電力を供給し、下側電極に対しては、50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を供給し、1〜500mTorrの範囲の圧力をかけ、H2および不活性ガスならびにH2からなる群より選択されるガスを供給していることが好ましい。
【0041】
また、本発明に係る製造方法では、上記Si絶縁膜における半導体ナノ粒子の大きさは、1〜10nmの範囲であることが好ましい。
【0042】
半導体ナノ粒子の大きさを上記の範囲内とすることにより、Si絶縁膜におけるPL応答特性を向上することができる。
【0043】
また、半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス素子であって、下部電極と、上記下部電極を被覆するように設けられている上記Si絶縁膜であって、NおよびCからなる群より選択される元素を含む上記Si絶縁膜と、上記Si絶縁膜を被覆するように設けられている上部電極と、を備えており、上記Si絶縁膜は、波長632nmで0.01〜1.0の範囲の減衰係数(k)を示し、3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)よりも大きい電流密度を示すことを特徴とするEL素子についても本発明の範疇に含まれる。
【0044】
上述した方法のさらなる詳細および半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子については、以下に示す。
【発明の効果】
【0045】
本発明に係る半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子を製造する製造方法は、下部電極を準備し、準備した下部電極を被覆するように、NおよびCからなる群より選択される元素を含む、半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する。次いで半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する。アニール処理することにより、半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmで0.01〜1.0の範囲の減衰係数(k)を示し、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す。また、Si絶縁膜を堆積する工程では、高密度(HD)プラズマプロセスを用いる。
【0046】
本発明に係る製造方法により製造されたEL素子は、アニール処理することにより、強いPL/EL強度を有することになる。また、本発明に係る製造方法では高密度プラズマを用いてSi絶縁膜を堆積するため、低い駆動電圧で高い導電性を示す。すなわち、EL素子は、光学的な励起を引き起こした荷電粒子により効率的に光を生成することができる。また、プラズマによる微細な損傷が引き起こされないため、Si絶縁膜の品質を向上することができる。
【図面の簡単な説明】
【0047】
【図1】半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子の部分断面図である。
【図2】フォトルミネセンス(PL)波長とシリコンナノ粒子サイズとの間の相関を表すグラフである。
【図3】シリコンナノ粒子を埋め込んだSiOxNy膜が1層であるEL素子の部分断面図である。
【図4】シリコンナノ粒子を埋め込んだSiOxNy膜が複数層であるEL素子の部分断面図である。
【図5】シリコンナノ粒子を埋め込んだSiOxNy膜が複数層であり、さらなる光学層を有するEL素子の部分断面図である。
【図6】誘導結合プラズマ源を有する高密度プラズマ(HDP)システムの概略図である。
【図7】電荷補足特性におけるRF電力の影響を表すグラフである。
【図8】(a)は、漏洩電流に対するRF電力の影響を表す図であり、(b)は、EL能力に対するRF電力の影響を表す図である。
【図9】(a)は様々な基板に堆積したnc−Siを埋め込んだSiOxNy膜のEL能力と印加電圧との間の相関を表すグラフであり、(b)はk=0.0392での電流密度とEL能力との間の相関を表すグラフである。
【図10】(a)はPL応答に対するアニール温度の影響を表す図であり、(b)はアニール処理の温度まで急速に加熱したことによる薄膜のPLスペクトルを表す図である。
【図11】SiH4/N2O/Kr/H2の組み合わせを用いて堆積した薄膜におけるPLの発光特性を表すグラフである。
【図12】約880nmでのピーク発光波長を有する薄膜におけるPL応答に対する水素による欠陥終端化の影響を表す図である。
【図13】(a)および(b)は、いずれも、EL用途として半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0048】
図1は、半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子の部分断面図である。EL素子100は、下部電極102を備えている。下部電極102としては、ドープした半導体、金属またはポリマーを用いることができる。下部電極102は、半導体ナノ粒子を埋め込んだSi絶縁膜104(以下、単にSi絶縁膜とも称する)に被覆されている。半導体ナノ粒子を埋め込んだSi絶縁膜104は、N(窒素)またはC(炭素)のいずれかの元素を含んでおり、波長632nmで減衰係数(k)が0.01〜1.0の範囲である。同時に、半導体ナノ粒子を埋め込んだSi絶縁膜104は、3MV/cmよりも低い電場のときに1平方センチ当たり1アンペア(A/cm2)以上の電圧密度を示す。
【0049】
Si絶縁膜104に埋め込まれた半導体ナノ粒子は、約1〜10ナノメートル(nm)の範囲の直径を有しており、Si(ケイ素)またはGe(ゲルマニウム)から形成されている。上部電極106は、半導体ナノ粒子を埋め込んだSi絶縁膜104を被覆している。上部電極106としては、薄い金属、または、例えば酸化インジウムスズなどのような透明金属酸化物を用いることができる。
【0050】
光学分散、nc−Si(シリコンナノ結晶)成長、および薄膜のPL応答性の印となるサイズに影響を及ぼすキー(鍵)となる高密度プラズマプロセスパラメータを分析することにより、高性能のnc−Siの埋め込まれた誘電膜を製造することができる。n−k分散は、薄膜におけるSiの比率と同様に、N/O比率を変化させることにより制御することができる。PL応答特性は、システムの圧力およびRF電力に強く依存しているため、nc−Siのサイズを制御することにより対処することができる。これら薄膜特性と高密度プラズマ堆積条件との間の相関は、低電圧で駆動させることができる高性能のEL素子を製造するための必要であるが、多くの変数が存在することから、現在まで決定されていない。
【0051】
同時に、半導体ナノ粒子を埋め込んだSi絶縁膜104は、3MV/cmよりも低い電場としたときに1A/cm2以上の電圧密度、波長632nmで1.8〜3.0の範囲の屈折率(n)を示す。
【0052】
より具体的には、半導体ナノ粒子を埋め込んだSi絶縁膜104としては、非化学量論的なSiOxNy薄膜(X+Y<2であり、Y>0)またはSiCx(X<1)薄膜を挙げることができる。一態様では、半導体ナノ粒子を埋め込んだSi絶縁膜104(薄膜)は、約200〜1600nmの範囲の波長においてスペクトル応答を示す。他の態様では、半導体ナノ粒子を埋め込んだSi絶縁膜104は、3価、4価、5価の元素または希土類元素のドーパントを含み、EL素子100は、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲で光吸収特性を有している。
【0053】
図2は、フォトルミネセンス(PL)波長とシリコンナノ粒子のサイズとの間の相関を表すグラフである。スペクトルの一部が可視領域を網羅するPL発光を有するnc−Siを埋め込んだSi薄膜の開発は、多様な光−電子用途に対して魅力的である。高密度プラズマ(HDP)プロセスが、1〜10nmの範囲のnc−Si粒子の生成および制御に影響を及ぼすことを以下に説明する。
【0054】
表1には、量子効率およびEL素子の性能に強く影響を及ぼすいくつかの因子をまとめている。堆積技術、堆積後のアニーリング処理条件、欠陥終端化効率、および薄膜/電極界面の全てが、PL/EL素子の全体的な性能を決定する役割を果たす。
【0055】
【表1】
【0056】
図3は、シリコンナノ粒子を埋め込んだSiOxNy膜が単一層であるEL素子の部分断面図である。nc−Si薄膜は、1A/cm2を超える電流密度を示す。正孔および電子注入層は、nc−Siを埋め込んだ絶縁膜中へのキャリアの注入を増強するために単一または複数層構造としている。nc−Si薄膜のスペクトル応答および導電性は、好適な方法を用いてインサイチュー(in-situ)またはエクスサイチュー(ex-situ)でドーピングすることにより、さらに改良することもできる。
【0057】
図4は、シリコンナノ粒子を埋め込んだSiOxNy膜が複数備えられたEL素子の部分断面図である。少なくとも1層は高い導電性を有しており、他の層にはスペクトルを調節するための異なるサイズのnc−Si粒子が組み込まれている。
【0058】
図5は、シリコンナノ粒子を埋め込んだSiOxNy膜を複数備えると共に、さらなる光学層を有するEL素子の部分断面図である。複数層のEL素子には、可視領域からIR波長までの領域において電気的および/または光学的な励起により光を発する様々な光学層が組み込まれている。光学層には、例えば、絶縁体または半導体媒質、広いバンドギャップの半導体、ポリマーおよび絶縁体における量子ドット(QDs)が含まれる。
【0059】
高密度PECVD(HDPECVD)プロセスは、堆積時においてさえも好適なPL特性を有するSiナノ結晶膜の低温処理に効果的である。HDP技術は、安定しており、信頼性の高い光電子素子の製造に用いられる高品質のSi(アモルファス、微細結晶、ポリ結晶、またはナノ結晶)、SiO2、SiNxおよび化学量論的であり、Siの豊富であるSiOxNy薄膜を形成するための処理として魅力的である。HDPを基にしたプロセスを用いることにより、高品質な単一層および複数層の超光子構造を製造することができる。当該構造は、効率的であり、信頼性のある光電子素子の製造に好適である。エレクトロルミネセンス素子の製造は、高性能であり、経済的な集積光電子素子の開発に用いられるであろうSiナノ結晶の光電子放出(フォトエミッション)に基づいている。SiOxNy薄膜の他の用途としては、フラッシュメモリーを挙げることができる。nc−Siを埋め込んだ絶縁膜は、電荷捕捉および発光の2つの目的を果たすことができる。
【0060】
図6は、誘導結合プラズマ源を有する高密度プラズマ(HDP)システムの概略図である。上側電極1は、高周波無線周波(RF)電源2により駆動され、下側電極3は、低周波電源4により駆動される。RF電源は、高密度誘導結合プラズマ(ICP)源からマッチング回路5および高域フィルタ(ハイパスフィルタ)7を介して、上側電極1に結合されている。低域フィルタ(ローパスフィルタ)9および整合変成器11を介した下部電極3に対する電力は、上側電極1とは独立して変化させることができる。上側電極の電源における周波数は、ICPの構成に依存しており、約13.56〜300メガヘルツ(MHz)の範囲とすることができる。下側電極の電源における周波数は、イオンエネルギーを制御するために、約50キロヘルツ(kHz)〜13.56MHzの範囲で変化させることができる。圧力は、500Torrまでの間で変化させることができる。上側電極の電力は、約1平方センチ当たり10ワット(W/cm2)も要するが、上述した半導体ナノシリコンを埋め込んだSi絶縁膜では、通常、上側電極の電力は5W/cm2未満である。下側電極の電力は、約3W/cm2も要する。
【0061】
HDPシステムにおけるある興味深い構成として、プラズマに曝される誘導コイルを備えていない構成を挙げることができる。当該構成では、プラズマ源により誘因される不純物を排除することができる。上側電極および下側電極に対する電力は、独立して制御することができる。電極がプラズマに曝されないので、様々なコンデンサを用いてシステム本体の電位を調整する必要がない。すなわち、上側電極の電源と下側電極の電源との間でクロストークが生じない。また、プラズマ電位が低く、通常では20V未満である。システム本体の電位は、浮動電位であり、システムの構成および電力結合の性質に依存している。
【0062】
HDP器は、1×1011cm−3を超える電子濃度を有する真の高密度プラズマ処理を行い、電子温度は10eV未満である。例えば容量結合プラズマ器のような多くの高密度プラズマシステムおよび従来の構成と同じように、上側電極とシステム本体とを結ぶコンデンサとの間で異なるバイアスを維持する必要はない。上側電極および下側電極は、RFおよび低周波(LF)電力を交互に受ける。
【0063】
高性能EL素子の製造に好適である処理パラメータおよびnc−Siを埋め込んだSiOxNy膜の特性を表2に提示する。HDPプロセスは、広範囲を覆うnc−Siを埋め込んだSiOxNy膜における光学分散特性、PL特性、電気的特性、およびEL特性を効率的に制御する。
【0064】
【表2】
【0065】
nc−Si粒子の生成ならびにサイズ、密度および分散制御は、高性能の光電子素子を製造するための因子である。プラズマにおけるH2ガスは、nc−Siサイズおよび光学分散特性の制御に非常に効果的である。様々な処理の組み合わせは、475〜900nmの範囲の波長においてPL応答を示すnc−Si粒子の生成に影響を及ぼす。SiOxNy膜の特性は、ガスの流速および流速比、RF電力、システム圧力、および基板温度を変更することにより制御することができる。堆積プロセスは、SiOxNy膜の光学発光特性、PL特性およびEL特性を最適化する。高品質のnc−Siを埋め込んだSiOxNy膜の製造に効果的である様々なガスの組み合わせおよび流速比を表3に示す。
【0066】
【表3】
【0067】
化学量論的であり、Siが豊富なSiOxNy膜を製造するためのHDPプロセス条件の詳細を表4に示す。
【0068】
【表4】
【0069】
図7は、電荷捕捉特性におけるRF電力の影響を表すグラフである。RF電力は、nc−Siを埋め込んだ絶縁膜における電荷捕捉特性に強い影響を及ぼす。順次生じる電荷捕捉は、絶縁材質におけるnc−Si粒子密度に依存している。図7は、100nmの膜厚における電気容量−電圧(C−V)電圧ヒステリシスにおけるRF電力の影響を示している。低RF電力レベルでは、薄膜におけるSiの豊富度を増強し、これにより高い導電性および増強された電荷捕捉が導かれる。高い導電性は、低電圧で動作する高性能EL素子の製造に有用である。
【0070】
図8(a)は、漏洩電流に対するRF電力の影響を表す図であり、図8(b)は、EL能力に関するRF電力の影響を表す図である。図に示すように、漏洩電流密度およびEL応答はいずれも、RF電力の減少と共に著しく向上している。通常、ナノワット(nW)レベルを超えるEL能力を示す高導電性薄膜では、500W以下の電力レベルが要求される。
【0071】
図9(a)は、様々な基板に堆積したnc−Siを埋め込んだSiOxNy膜のEL能力と印加電圧との間の相関を表すグラフである。nc−Siを埋め込んだSiOxNy膜におけるEL応答は、導電率および基板に対するドーパントのタイプに強く依存している。測定されるEL応答は、nc−Siを埋め込んだSiOxNy膜における真の性能の下限のみである。EL応答は、電気的特性およびスペクトル応答を制御するための薄膜のドーピングにも影響を及ぼす。さらに、目的とする用途に好適なEL応答のために、例えば電極材料、多数キャリアの性質、注入境界を制御するための複数層の電極構造などのような付帯的な要因を調整してもよい。
【0072】
図9(b)は、k=0.0392での電流密度とEL能力との間の相関を表すグラフである。図に示すように、波長632nmでのkの値が0.0392であり、Eが3MV/cm未満(E<3MV/cm)であり、電流密度(J)が1A/cm2よりも大きい(>1A/cm2)場合、EL能力は1nwよりも大きい(>1nW)。
【0073】
表5は、1500WのRF電力、75mTorrのシステム圧力で堆積したSiOxNy膜の屈折率における水素流量の影響を示す。屈折率は、nc−Si粒子のサイズの増加を導く(すなわち、薄膜におけるSi豊富度の増加が示される)水素流量の増加と共に増加する。同様の相関は、表3および4に示すプロセスにおいても明らかにされている。
【0074】
【表5】
【0075】
図10(a)はPL応答に対するアニール温度の影響を表す図であり、図10(b)はアニール処理の温度まで急速に加熱したことによる薄膜のPLスペクトルを表す図である。薄膜は、SiH4/N2O/H2を15/15/150sccmの比率で堆積させている。印加したRF電力、システム圧力、および基板温度は、それぞれ、700W,75mTorrおよび270℃である。図10(a)に示すように、PLの発光波長は、堆積時の薄膜およびアニール処理した薄膜のいずれも500nm周辺を維持している。図10(b)は、PLのピークが500nmであることをよく示している。
【0076】
図11は、SiH4/N2O/Kr/H2の組み合わせを用いて堆積した薄膜に対するPLの発光特性を表すグラフである。不活性ガスおよび水素の組み合わせは、特に800〜900nmの範囲でPL応答を示すnc−Si粒子において、より大きなnc−Si粒子を生成するために非常に効果的である。
【0077】
図12は、約880nmでのピーク発光波長を有する薄膜におけるPL応答に対する水素による欠陥終端化の影響を表す図である。高密度プラズマ水素化プロセスは、堆積したSi、SiOxNyおよびSiO2膜における欠陥およびダングリングボンドを低温かつ低い熱バジェットで効率的に終端化するために好適である。表6は、薄膜の効果的な水素化に好適である高密度プラズマプロセスをまとめたものである。
【0078】
【表6】
【0079】
300℃の低い温度であってさえも生じる、堆積時の薄膜における目で感知できる程のPL/ELシグナルは、HDPプロセスにより生成するSiナノ結晶の潜在性を示している。SiOxNy膜におけるPL/ELの発光特性は、好適な周辺環境における熱的な処理によりさらに増強することができる。高温でのアニーリング処理は、絶縁材料により分離されたSiクラスターまたはナノ結晶中にSiOxNy相の分離を引き起こす。アニーリング処理の温度/時間は、他の薄膜堆積プロセスにおける条件および特性に応じて決められる。したがって、Siクラスターのサイズ、濃度、および分散度は変更することができる。アニーリング処理の条件の一例を表7に示す。
【0080】
【表7】
【0081】
本明細書等において用いられているnc−Siを埋め込んだSiOxNy膜(x+y<2)は、非化学量論的なSiOxNy膜(X+Y<2であり、Y>0)についても言及している。本明細書等において用いられている、非化学量論的なSiOxNy膜は、Siナノ結晶(nc−Si)を有する薄膜であると理解され、Siの豊富なSiOxNy膜としても言及されている。本明細書等において用いられている「非化学量論的な」なる用語は、明確な自然数の比率により表すことのできないために、定義されている比率の法則に当てはまらない元素組成を有する化合物として理解されている従来の技術的理解と同様の意味として用いられている。従来、非化学量論的な化合物は、ある元素の欠陥により生じる、無秩序な欠陥を含む固体として理解されている。化合物は、全体として電気的に中性である必要がある。失われた原子の電荷は、酸化状態に変化するか、または異なる電荷を有する異なる元素の原子に置き換わることのいずれかにより、化合物における他の原子の電荷からの埋め合わせられる。より具体的には、非化学量論的なSiOxNyにおける「欠陥」は、ナノ結晶粒子によるものである。
【0082】
図13(a)および図13(b)は、EL用途の半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法を示すフローチャートである。製造方法は、処理順を明確にするために、ステップに数字を割り振って表されているが、ステップの順序を示すための数字の割り振りは必須ではない。これらのステップのいくつかは、省略することができること、同時に実行することができること、または順序を厳格に維持されずに実行されることは理解されるべきである。方法は、ステップ(以下、単に「S」と表す)1300から開始する。
【0083】
まず、下部電極を準備する(S1302)。続いて、下部電極を被覆するように、N(窒素)またはC(炭素)のいずれかの元素を含む、半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する(S1304)。例えば、半導体ナノ粒子を埋め込んだSi絶縁膜は、非化学量論的なSiOxNy膜(X+Y<2であり、Y>0)である。非化学量論的なSiOxNy膜の光学分散特性は、薄膜の膜厚に対してXおよびYの値を変化させることにより調整することができる。半導体ナノ粒子を埋め込んだSi絶縁膜として、SiCx(X<1)を代わりに用いてもよい。半導体ナノ粒子は、SiまたはGeのいずれかである。一態様では、半導体薄膜は、下部電極の下の基板を約400℃未満の温度で加熱することにより堆積される。いくつかの態様では、下部電極および基板は同じ成分であることに注意されたい。
【0084】
半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する(S1306)。アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成する(S1308)。このSi絶縁膜は、波長632nmで0.01〜1.0の範囲の減衰係数(k)を示し、3MV/cmよりも低い電場としたときに1A/cm2よりも大きい電流密度(J)を示す。S1308では、波長632nmで1.8〜3.0の範囲の屈折率(n)を示し、3MV/cmよりも低い電場としたときに1A/cm2よりも大きい電流密度(J)を示すようなアニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成してもよい。アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜は、約200〜約1600nmの範囲の波長でスペクトル応答を示す(S1310)。
【0085】
一態様において、半導体ナノ粒子を埋め込んだSi絶縁膜の堆積(S1304)は、サブステップを含む。まず、半導体前駆体および水素を導入する(S1304a)。HDPECVDプロセスを用いて、下部電極を被覆する半導体薄膜を堆積する(S1304b)。上側電極に対して13.56〜300MHzの周波数であり、5W/cm2未満の電力密度の電力を印加する(S1304c)。また、下側電極に対して50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を印加する(S1304d)。なお、S1304aにおける処理では、気圧を1〜500Torrの範囲とし、酸素原料ガスも供給する。他の態様では、S1304aにおける処理において、酸素原料ガスに加えて不活性希ガスも供給する。異なる態様では、S1304aにおける処理では、例えばN2またはNH3などのような窒素原料ガスを含む水素および半導体前駆体を導入する。
【0086】
一態様では、HDPECVDプロセスは、誘導結合プラズマ(ICP)源を用いる。他の態様では、HDPECVDプロセスは、10eVよりも低い電子温度を有し、1×1011cm−3よりも大きいプラズマ濃度とする。半導体ナノ粒子を埋め込んだSi絶縁膜は、RFまたはマイクロ波の周波数で駆動する好適な高密度プラズマ技術により製造することができることにも言及する。
【0087】
他の態様では、S1304aにおける半導体前駆体および水素の供給は、例えばSinH2n+2またはGenH2n+2(nの値は1〜4である)、SiHxR4−x(RはCl、BrまたはIであり、xは0〜3である)またはGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)などのような前駆体の供給を含む。SiOXNY膜も同様の方法により形成される。また、S1304においてSiCx膜を堆積する場合、C源は好適な炭化水素を含む前駆体とすればよい。炭化水素を含む前駆体としては、例えば、アルカン(CnH2n+2)、アルケン(CnH2n)、アルキン(CnH2n−2)、ベンゼン(C6H6)およびトルエン(C7H8)を挙げることができる。
【0088】
S1308において形成されたアニール処理後の半導体ナノ粒子を埋め込んだ絶縁膜は、真性か、またはドープした半導体ナノ粒子を埋め込んだSi絶縁膜である。ドープを行う場合、ドーパントは、3価、4価、5価または希土類の元素とすればよい。アニール処理後の半導体ナノ粒子を埋め込んだSi絶縁膜は、深紫外線(UV)から遠赤外線(IR)の周波数領域において光吸収特性を示す(S1312)。
【0089】
他の態様では、S1306における半導体ナノ粒子を埋め込んだSi絶縁膜のアニール処理は、約150〜600nmまたは約9〜11μmのいずれかの放射波長を有する熱源を有する、フラッシュまたはレーザーアニール処理も含む。異なる態様では、半導体ナノ粒子を埋め込んだSi絶縁膜は、サブステップを含む。まず、基板を約400℃よりも高い温度に加熱する(S1306a)。約10〜300分の間加熱する(S1306b)。酸素および水素、酸素、水素または不活性ガスの雰囲気下で加熱する(S1306c)。アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜の形成処理(S1308)は、アニール処理に応じて、Si絶縁膜中の半導体ナノ粒子の大きさを調節する処理を含む。
【0090】
他の態様では、S1302において例えば、ガラス、金属化基板またはプラスチックなどの温度に敏感な基板を下部電極の上に設ける場合、S1306は650℃よりも低い温度で半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理するようにすればよい。
【0091】
他の異なる態様では、アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜のHDプラズマ処理は、400℃未満の基板温度でH2雰囲気下において行われる(S1309a)。そして、アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を水素化する(S1309b)。例えば、水素化は、以下に記載するようなHDプラズマプロセスを用いて達成することができる。
・上側電極に対して、10W/cm2以下の電力密度、13.56〜300MHzの範囲の周波数の電力を供給する。
・下側電極に対して、3W/cm2以下の電力密度、50kHz〜13.56MHzの範囲の周波数の電力を供給する。
・1〜500mTorrの範囲の圧力をかける。
・空気、またはH2および不活性ガスか、もしくはH2のいずれかを供給する。
【0092】
本発明に係るEL素子は、半導体ナノ粒子を埋め込んだSi絶縁膜を用いて作製されていることを説明している。特に、SiOxNy膜およびSiCx膜の例について詳細に説明している。他の具体的な材料の詳細および処理の詳細についても、本発明の説明を用いて行うことができる。しかし、本発明は、単にこれらの例示に限定されるものではない。当業者であれば、本発明の他の態様および実施形態についても想到し得るであろう。すなわち、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0093】
〔関連出願について〕
本出願は、Pooran Joshiらにより発明された「SILICON OXIDE THIN-FILMS WITH EMBEDDED NANOCRYSTALLINE SILICON」と題された係属中の特許出願(米国特許出願番号11/418,273、代理人整理番号SLA0963、2006年5月4日出願)の一部継続出願である、Huangらにより発明された「LIGHT EMITTING DEVICE WITH A NANOCRYSTALLINE SILICON EMBEDDED INSULATOR FILM」と題された係属中の特許出願(米国特許出願番号12/126,430、代理人整理番号SLA2270、2008年5月23日出願)の一部継続出願である。Pooran Joshiらの発明の出願は、以下に示す出願の一部継続出願である。
米国特許出願番号11/327,612(Pooran Joshiら、代理人整理番号SLA8012、2006年1月6日出願、「ENHANCED THIN-FILM OXIDATION PROCESS」)
米国特許出願番号11/013,605(Pooran Joshiら、2004年12月15日出願、「HIGH-DENSITY PLASMA HYDROGENATION」)
米国特許出願番号10/801,377(Pooran Joshi、2004年3月15日出願、「DEPOSITION OXIDE WITH IMPROVED OXYGEN BONDING」)
米国特許出願番号11/139,726(Joshiら、2005年5月26日出願、「HIGH-DENSITY PLASMA OXIDATION FOR ENHANCED GATE OXIDE PERFORMANCE」)
米国特許出願番号10/871,939(Pooran Joshi、2004年6月17日出願、「HIGH-DENSITY PLASMA PROCESS FOR SILICON THIN-FILMS」)
米国特許出願番号10/801,374(Joshiら、2005年3月15日出願、「METHOD FOR FABRICATING OXIDE THIN-FILMS」)
上記の特許出願の全てが本明細書中に参照として援用されている。
【0094】
なお、本発明に係る製造方法およびEL素子は、以下のように記載することも可能性である。
〔第1の構成〕
エレクトロルミネセンス(EL)用途の半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法であって、
下部電極を準備する工程と、
上記下部電極を被覆するように、NおよびCからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する工程と、
半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程と、
アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、
約632nmの測定で、0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)以上の電流密度を示すアニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、を含む製造方法。
〔第2の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する工程は、
半導体前駆体および水素を導入する工程と、
HDプラズマ助長化学気相成長(PECVD)プロセスを用いて、上記下部電極を被覆するようにSi絶縁膜を堆積する工程と、
上側電極に対して、13.56〜300MHzの範囲の周波数であり、1平方センチメートル当たり5ワット(W/cm2)未満の電力密度の電力を供給する工程と、を含む代1の構成に記載の製造方法。
〔第3の構成〕
下側電極に対して50kHz〜13.56MHzの範囲の周波数であり、3W/cm2未満の電力密度の電力を供給する工程をさらに含み、
上記半導体前駆体および水素を導入する工程は、1〜500mTorrの範囲の圧力をかけ、酸素原料ガスを供給する第2の構成に記載の製造方法。
〔第4の構成〕
酸素原料ガスを供給する工程では、N2O、NO、O2およびO3からなる群より選択される酸素原料ガスを供給する第3の構成に記載の製造方法。
〔第5の構成〕
半導体前駆体および水素を導入する工程は、不活性の希ガスを供給する工程をさらに含む第3の構成に記載の製造方法。
〔第6の構成〕
半導体前駆体および水素を導入する工程は、N2およびNH3からなる群より選択される窒素原料ガスを供給する工程をさらに含む第3の構成に記載の製造方法。
〔第7の構成〕
半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、約150〜600nmおよび9〜11μmのいずれかの放射波長を有する熱源を用いる第1の構成に記載の製造方法。
〔第8の構成〕
HDPECVDプロセスを用いて半導体薄膜を堆積する工程では、電子温度が10eV未満であり、1×1011cm−3より大きいプラズマ濃度を用いる第2の構成に記載の製造方法。
〔第9の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する工程は、SiおよびGeからなる群より選択される半導体ナノ粒子を堆積する工程を含む第1の構成に記載の製造方法。
〔第10の構成〕
半導体前駆体および水素を導入する工程は、SinH2n+2およびGenH2n+2(nが1〜4である)、SiHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)ならびにGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)からなる群より選択される半導体前駆体を供給する工程を含む第2の構成に記載の製造方法。
〔第11の構成〕
HDPECVDプロセスを用いて半導体薄膜を堆積する工程では、誘導結合プラズマ(ICP)源を用いる第2の構成に記載の製造方法。
〔第12の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程では、非化学量論的なSiOXNY膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される薄膜を形成する第1の構成に記載の製造方法。
〔第13の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜は、約200〜1600nmの範囲の波長でスペクトル応答を示す第1の構成に記載の製造方法。
〔第14の構成〕
半導体薄膜を堆積する工程では、横たわる基板の温度を400℃未満に加熱する第2の構成に記載の製造方法。
〔第15の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程は、
横たわる基板の温度を約400℃以上に加熱する工程と、
約10〜300分間加熱する工程と、
酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で加熱する工程と、を含むと共に、
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程は、上記アニール処理に応じて、上記半導体ナノ粒子を埋め込んだSi絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含む第1の構成に記載の製造方法。
〔第16の構成〕
下部電極を準備する工程は、ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に上記下部電極を配置する工程を含み、上記半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程では、650℃未満でアニール処理する第1の構成に記載の製造方法。
〔第17の構成〕
上記アニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程では、真性の半導体ナノ粒子を埋め込んだSi絶縁膜、あるいは、ドープした半導体ナノ粒子を埋め込んだSi絶縁膜を形成する第1の構成に記載の製造方法。
〔第18の構成〕
ドーパントを含むアニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含む半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、
ドーピングに応じて、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収を示すアニール処理された後のドーパントを含む半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、を含む第17の構成に記載の製造方法。
〔第19の構成〕
アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程では、632nmの測定で1.8〜3.0の範囲の屈折率を示すと共に、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すアニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜が形成される第1の構成に記載の製造方法。
〔第20の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を、400℃未満の基板を用いてH2雰囲気下でHDプラズマ処理する工程と、
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を水素化する工程と、をさらに含む第1の構成に記載の製造方法。
〔第21の構成〕
HDプラズマプロセスを用いて、アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を水素化する工程は、
上側電極に対して、13.56〜300MHzの範囲の周波数であり、10W/cm2以下の電力密度の電力を供給する工程と、
下側電極に対して、50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を供給する工程と、
1〜500mTorrの範囲の圧力をかける工程と、
H2および不活性ガスならびにH2からなる群より選択されるガスを供給する工程と、含む第20の構成に記載の製造方法。
〔第22の構成〕
半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子であって、
下部電極と、
約632nmの測定で0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)よりも大きい電流密度を示し、NおよびCからなる群より選択される元素を含む上記半導体ナノ粒子を埋め込んだSi絶縁膜と、
上記半導体ナノ粒子を埋め込んだSi絶縁膜を被覆するように設けられている上部電極と、を備えるEL素子。
〔第23の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含み、
当該EL素子は、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収特性を示す第22の構成に記載のEL素子。
〔第24の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、632nmの測定で1.8〜3.0の範囲の屈折率(n)および3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す第22の構成に記載のEL素子。
〔第25の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、約200〜600nmの範囲における波長でスペクトル応答を示す第22の構成に記載のEL素子。
〔第26の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、非化学量論的なSiOXNY薄膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される第22の構成に記載のEL素子。
〔第27の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜における半導体ナノ粒子は、SiおよびGeからなる群より選択される第22の構成に記載のEL素子。
【産業上の利用可能性】
【0095】
本発明に係る製造方法を用いて製造されたEL素子は、液晶ディスプレイなどにおいて好適に利用することができる。
【符号の説明】
【0096】
100 EL素子
102 下部電極
104 Si絶縁膜
106 上部電極
【技術分野】
【0001】
本発明は、集積回路(IC)エレクトロルミネセンス(EL)素子の製造方法に関し、より具体的には、減衰係数(k)および導電率を制御するために、半導体ナノ粒子を埋め込んだ絶縁膜を有するEL素子の製造方法に関する。
【背景技術】
【0002】
集積光学素子の製造では、例えば、吸光、透過およびスペクトル感度などを好適にする光学特性を有する材料を堆積する必要がある。薄膜製造技術を用いることにより、多様な光学薄膜の製造が可能である。また、薄膜製造技術は、高いスループットおよび生産力を有するため、広い面積をもつデバイスの製造に適している。重要な光学パラメータとしては、屈折率(n)および光学バンドギャップがあり、これらのパラメータは、薄膜の透過性および反射特性を決定付けている。
【0003】
一般的に、所望の光学作用を有する光学素子の製造には、複数層からなる薄膜を必要とする。金属層、絶縁層、および/または半導体層を様々に組み合わせることにより、所望の光学特性を有する複数層からなる薄膜を形成することができる。材料は、目的とする反射性、透過性および吸光性に応じて選択する。単一の層からなる素子がより好ましいことは明らかではあるが、紫外線(UV)から遠赤外線(IR)周波数までの光学範囲において、所望の吸光、バンドギャップ、屈折率、反射性または透過性を得るために必要である広範囲の光学分散特性を提供し得る単一の薄膜材料が存在しない。
【0004】
シリコン(Si)は、処理技術が十分に発達しているため、光電子素子の製造において選択される材料である。しかし、シリコンの有する間接的なバンドギャップは、光電子素子としては役に立たない。長年、Siを基にした光電子製品の実現のために、Siの光学機能を調整することに焦点を当てて研究開発が進められている。室温における結晶性シリコンからの効率的な発光を実現することは、完全なSiを基にした光電子製品の開発への大きな一歩である。
【0005】
現在、850nmよりも短い波長で動作するSi薄膜を基にした光センサーは、低コストであり、高集積であるCMOSデバイスにとって魅力的である。Siは、速度−応答性能を制限する間接的なバンドギャップを有する半導体であるが、UV−VIS(可視)−NIR(近IR)スペクトルの検出のためには未だ有用である。しかし、Siの間接的なバンドギャップは、Siの臨界波長を1.12μmに限定し、吸光をゼロにし、1.30μmと1.50μmとの2つの主要な電気通信波長を鈍感にする。Siを基にした光センサの有するさらなる問題としては、信号対ノイズ率(SNR)を制限する暗電流、および50℃よりも高い温度で動作する際の熱不安定性を挙げることができる。
【0006】
安定であり、信頼性のある光電子素子の製造には、高いフォトルミネセンス(PL)およびエレクトロルミネセンス(EL)を有するSiナノ結晶が必要である。ELは、通過する電流あるいは強い電場に応じて光を発する材料における光学現象および電気現象である。ELは、熱による発光(白熱)、化学的な作用による発光(化学発光)、音波による発光(音波発光)および他の機械的な作用による発光(機械発光)に区別することができる。PLは、基板が光子を吸収し(電磁放射)、続いて光子を再発散するプロセスである。量子力学的には、PLは、高エネルギー状態に励起し、続いて光子の放射に伴って、低エネルギー状態に戻ることであると説明することができる。通常、吸収から放射までの間の期間は非常に短く、10ナノ秒である。
【0007】
集積した光電子素子の積極的な開発ための1つのアプローチとしては、Siナノ結晶を埋め込んだSiOx(x≦2)薄膜の製造を挙げることができる。Siナノ結晶中に閉じ込められた電子−正孔対の再結合に起因する発光は、ナノ結晶サイズにおいても強力である。Siナノ結晶を埋め込んだSiOxNy膜における電気的、光学的特性は、Siナノ結晶のサイズ、濃度および分散に依存する。例えば、スパッタリングおよび容量結合プラズマ源を用いたプラズマ助長化学気相成長(PECVD)などのような様々な薄膜堆積技術が、安定しており、信頼性のあるSiナノ結晶薄膜の製造のために研究されている。薄膜堆積技術は、Siナノ結晶を埋め込んだ絶縁膜として本明細書等にも援用される。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許公開第2007/0103068号明細書
【特許文献2】米国特許公開第2007/0194694号明細書
【特許文献3】米国特許第7,301,274号
【特許文献4】米国特許第6,483,861号
【特許文献5】米国特許第6,710,366号
【特許文献6】米国特許公開第2004/0106285号明細書
【非特許文献】
【0009】
【非特許文献1】Castagna et al, “High Efficiency light emission device in Si” Mat. Res. Soc. Symp. Proc., Vol.770, p.12.1.1(2003)
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかし、従来のPECVDおよびスパッタリング技術には、プラズマ密度の低さ、プラズマに対する電力結合の不足、イオン/中性比率の低さ、および、バルクを制御できない、高いイオン照射エネルギーにより表面に損傷が生じるといった欠点がある。したがって、従来の容量結合プラズマ(CCP)が生成したプラズマにより形成される酸化膜が、衝突するイオン種における高い照射エネルギーに起因する信頼性の問題を生み出すことになる。プラズマが誘起するバルクまたは表面の損傷を制御するか、あるいは最小限とすることは重要である。しかし、CCPが生成したプラズマのRF(radio frequency)電力を用いてイオンエネルギーを効率的に制御することはできない。印加する電力を増加することにより反応速度を増強する試みは、堆積した薄膜に対する照射量の増加となり、結果的に高い欠損密度を有する品質の悪い薄膜となる。さらに、これらのタイプのプラズマ源(〜1×108〜109cm−3)におけるプラズマ密度の低さは、プラズマおよび薄膜表面における反応の可能性の制限、処理速度を増強するための活性ラジカルおよびイオンの非効率的な生成、非効率的な酸化、ならびに処理およびシステムに生じた不純物を制限することになる。すなわち、低温度電気素子の製造に対する有用性を制限する。
【0011】
絶縁薄膜中へのSiのパルスレーザーによる堆積およびイオン打ち込みもまた、Siナノ粒子の生成のために広く研究されている。しかし、イオン打ち込み法は、薄膜厚さ方向に対するシリコンナノ結晶(nc−Si)粒子の分散の均一性の点から好適ではない。さらに、通常、Siイオンを打ち込んだり、パルスレーザーにより堆積された絶縁膜中の粒子凝塊は、PL/ELスペクトルが赤色側へシフトすることになる。
【0012】
堆積プロセスは、例えばスパッタリングまたはPECVDなどのような従来のプラズマを基にした技術と比較して、より広範囲の処理範囲および増強されたプラズマ特性を提供する。このような堆積プロセスは、PLおよびエレクトロルミネセンス(EL)素子開発のための粒子の生成および粒子サイズの制御についても要求される。プラズマ密度の増強およびプラズマ照射の最小化を可能にする処理は、プラズマによる微細な損傷を引き起こすことなく、高品質の薄膜の成長を確実にするであろう。薄膜の界面およびバルク品質の制御の可能性を提供する処理は、高性能であり、信頼性の高い電気デバイスを独立して製造することができるであろう。活性プラズマ種、ラジカルおよびイオンを効率良く生成することが可能なプラズマ処理は、プロセス制御および特性制御を管理して新たな薄膜成長を可能にするであろう。
【0013】
高品質のSiOxの製造では、成長する薄膜の酸化が高い絶縁性を有するSiナノ結晶粒子の層において行われることも重要である。高い濃度で活性酸素ラジカルを生成することが可能な処理は、酸素基質を取り囲むシリコンナノ結晶を効率よく不動態化することを確実にするであろう。プラズマによる損傷を最小限にしたプラズマ処理は、高品質のデバイスを製造するために重要である高品質の界面の形成を可能にするであろう。低い熱処理量での効果的な酸化処理および水素化処理は、高品質の光電子素子を製造するうえでの重要な処理となるであろう。高い温度での熱処理は、熱的に活性化した種の反応性を低下させ、素子の他の層に対して干渉を引き起こす。そのため、高い温度での熱処理は、効率および熱容量の点から効果的ではない。さらに、新たな薄膜構造の成長/堆積、酸化、水素化、粒子サイズ形成および制御、プラズマ密度およびイオンエネルギーの独立した制御、ならびに広範囲における処理の点において、より完全な解決法および可能性を提供するプラズマ処理は、高性能の光電子素子の開発のために望まれている。また、プラズマ処理を、薄膜特性を特定する様々なプラズマパラメータとして、薄膜特性に関連付けることも重要である。さらに、対象用途に応じた薄膜品質とすることも望まれている。対象用途に応じて決まるキープラズマおよび薄膜特性は、堆積率、基板温度、熱容量、密度、微細構造、品質干渉、純度、プラズマによる損傷、プラズマを生成する活性種(ラジカル/イオン)の状態、プラズマ電位、スケーリングプロセスおよびシステム、ならびに電気的品質および信頼性である。これらのパラメータの相関は、対象用途に対する薄膜品質を決定づけるためのプロセスマップとして薄膜品質の判断に重要である。プラズマエネルギー、ラジカルに対するイオンの組成、プラズマ電位、電子温度、および熱的条件は、別のプロセスマップに応じて関連付けられているため、低密度プラズマシステムまたは他の高密度プラズマシステムにおいて開発したプロセスを延長することにより、薄膜技術に転用したり、応用したりすることはできない。
【0014】
1〜10nmの範囲のサイズのSiナノ結晶は、量子限定効果により強い光学的、電気的特性を示す。nc−Si粒子を埋め込んだ薄膜を基にした、高性能EL素子の開発における1つの試みは、nc−Si粒子の生成、サイズの制御および分散度の制御、埋め込む粒子媒体の特性の制御、ならびにnc−Si粒子/誘電体の界面品質の制御である。EL素子能率は、薄膜媒体における固有の光生成能率、光抽出能率、電気伝導性、および薄膜における放電電界強度に強く依存している。低印加電圧での効果的な電子注入は、実用的なEL素子の製造の要素として組み込まれている。一般的には、薄膜の厚みを増加することにより、ナノ粒子を埋め込んだ薄膜からより高いEL能力を得ることができる。しかし、対象とするEL能力に達するまでに印加しなければならない電圧も増加する。低い電力で同じ電場に到達させるために薄膜の厚みを減少させる場合には、光を生成することができるナノ粒子の数が減少するためにEL能力レベルは減少する。
【0015】
液晶ディスプレイ(LCD)の製造は、通常、低温であることが望まれており、大きいサイズの素子は、透明ガラス、石英基板またはプラスチック基板から形成されている。これらの透明基板は、650℃を超える温度にさらされると損傷が生じる。この温度に関する問題を解決するために、低温でのSi酸化処理が開発されている。これらの処理は、例えば、誘導結合プラズマ(ICP)源などのような高密度プラズマ源を用いる。また、これらの処理は、1200℃の熱酸化方法をとった場合に匹敵する品質のSi酸化物を形成することができる。
【0016】
本明細書等において開示される高密度プラズマ(HDP)処理は、現在までにnc−Siを埋め込んだ絶縁膜の製造のために開発されたSiイオン打ち込み法ならびに様々な物理的技術および化学的技術と対比したとき、堆積率、薄膜密度、nc−Si粒子密度およびサイズ制御、バルクおよび界面不良制御、欠陥終端化、ならびに内部粒子媒体の品質制御といった制限/課題を克服している。
【0017】
高密度プラズマ堆積の実現による利点は、半導体ナノ粒子を埋め込んだSi絶縁膜を用いてEL素子を製造することができることである。本明細書等に用いられているSi絶縁膜とは、構成分子の1つとしてSiを有する絶縁膜を意味している。
【0018】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低い駆動電圧で高い導電性を示すと共に、高品質のSi絶縁膜を有するEL素子を提供することにある。
【課題を解決するための手段】
【0019】
本発明は、SiOxNy膜にnc−Siを埋め込んだ効率的なEL素子を製造するための高密度プラズマ(HDP)を用いて、微細構造、光学的特性および電気的特性を制御する処理を開示している。HDP処理した薄膜は、低い駆動電圧で高い導電性を示すため、光学的な励起を引き起こした荷電粒子による効率的な光の生成を実現する。HDPの特性は、SiOxNy基質中に、波長475〜900nmの範囲のPL発光を有するSiナノ結晶を生成するための利用されている。HDPを堆積したSiOxNy膜は、堆積時の状態においてさえもPLシグナルを示すが、続くアニーリング処理により、相分離および量子制限効果によって、PL/EL強度の著しい増強が起きる。堆積時の薄膜におけるナノ結晶のサイズ、濃度および分散度は、アニール処理後の薄膜の発光特性および電気的特性に影響を及ぼす。HDP処理は、インサイチュー(in-situ)器か、またはクラスター器のいずれかを用いることにより、連続的な処理により光電子用途に好適である単一層または複数層構造を製造することができる。本発明に係るEL素子は、低駆動電圧で高導電性を示し、11.9mmの直径検出器を利用して上部電極からの計測距離が20ミリメータ(mm)の位置で計測してさえも、ナノワット(nW)レベルを超えるフリースペース(free-space)EL能力を有している。
【0020】
したがって、本発明に係る方法では、EL用途のための半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法を提供する。本発明に係る方法は、下部電極を準備し、次に、下部電極を被覆するように、NおよびCからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する。そして、半導体ナノ粒子を埋め込んだSi絶縁膜をアニーリング処理する。これによって、0.01〜1.0の範囲の減衰係数(k)であり、厚みが63ナノメートル(nm)であり、3MV/cm以下の電場としたときの電流密度(J)が1平方センチ当たり1アンペア(A/cm2)以上である半導体ナノ粒子を埋め込んだSi絶縁膜が形成される。他の態様では、アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmで1.8〜3.0の範囲の屈折率(n)を有し、3MV/cmよりも低い電場としたときの電流密度(J)が1平方センチ当たり1A/cm2以上である。
【0021】
一態様では、半導体ナノ粒子を埋め込んだSi絶縁膜は、半導体前駆体および水素を導入することにより堆積される。そして、13.56〜300メガヘルツ(MHz)の周波数、および1平方センチ当たり5ワット(W/cm2)未満の電力密度で上側電極に対して電力を供給する高密度(HD)プラズマ助長化学気相成長(PECVD)プロセスを用いる。
【0022】
また、本発明に係る製造方法では、酸素原料ガスを供給する上記工程では、N2O、NO、O2およびO3からなる群より選択される酸素原料ガスを供給することが好ましい。
【0023】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、不活性の希ガスを供給する工程をさらに含むことが好ましい。
【0024】
不活性ガスおよび水素の組み合わせることにより、特に800〜900nmの範囲でPL応答を示すnc−Si粒子において、より大きなnc−Si粒子を生成することができる。
【0025】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、N2およびNH3からなる群より選択される窒素原料ガスを供給する工程をさらに含むことが好ましい。
【0026】
また、本発明に係る製造方法では、上記Si絶縁膜をアニール処理する上記工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、150〜600nmおよび9〜11μmのいずれかの放射波長を有する熱源を用いることが好ましい。
【0027】
また、本発明に係る製造方法では、HDPECVDプロセスを用いて半導体薄膜を堆積する上記工程では、電子温度が10eV未満であり、プラズマ濃度が1×1011cm−3より大きいことが好ましい。
【0028】
また、本発明に係る製造方法では、上記Si絶縁膜を堆積する上記工程は、SiおよびGeからなる群より選択される半導体ナノ粒子を堆積する工程を含むことが好ましい。
【0029】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、SinH2n+2およびGenH2n+2(nが1〜4である)、SiHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)ならびにGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)からなる群より選択される前駆体を供給する工程を含むことが好ましい。
【0030】
また、本発明に係る製造方法では、HDPECVDプロセスを用いてSi絶縁膜を堆積する上記工程では、誘導結合プラズマ(ICP)源を用いることが好ましい。
【0031】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜を形成する上記工程では、非化学量論的なSiOXNY膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される材料を用いた薄膜を形成することが好ましい。
【0032】
また、本発明に係る製造方法では、アニール処理した後の上記Si絶縁膜は、200〜1600nmの範囲の波長でスペクトル応答を示すことが好ましい。
【0033】
また、本発明に係る製造方法では、半導体薄膜を堆積する上記工程では、上記下部電極の下に配置されている基板の温度を400℃未満に加熱することが好ましい。
【0034】
また、本発明に係る製造方法では、上記Si絶縁膜をアニール処理する上記工程は、上記下部電極の下に横たわる基板の温度を400℃以上に加熱する工程を含むと共に、アニール処理した上記Si絶縁膜を形成する上記工程は、上記アニール処理に応じて、上記Si絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含み、上記加熱する工程は、酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で10〜300分の間行われることが好ましい。
【0035】
また、本発明に係る製造方法では、下部電極を準備する上記工程は、ガラス、金属化した基板およびプラスチックからなる群より選択される温度に敏感な基板上に上記下部電極を配置する工程を含む場合、上記Si絶縁膜をアニール処理する上記工程におけるアニール処理は、650℃未満とすることが好ましい。
【0036】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜を形成する上記工程における上記Si絶縁膜は、真性の半導体ナノ粒子か、あるいはドープした半導体ナノ粒子を埋め込んだSi絶縁膜であることが好ましい。
【0037】
また、本発明に係る製造方法では、上記Si絶縁膜がドーパントを有する場合、当該ドーパントは3価、4価、5価および希土類の元素からなる群より選択され、アニール処理した後の上記ドーパントを有するSi絶縁膜は、ドーピングに応じて、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収を示すことが好ましい。
【0038】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜を形成する上記工程において形成されるアニール処理した上記Si絶縁膜は、波長632nmでの1.8〜3.0の範囲の屈折率および3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すことが好ましい。
【0039】
また、本発明に係る製造方法では、アニール処理した上記Si絶縁膜をH2雰囲気下でHDプラズマ処理する工程と、HDプラズマ処理する工程の後、アニール処理した上記Si絶縁膜を水素化する工程と、をさらに含み、HDプラズマ処理する上記工程における基板温度は、400℃未満であることが好ましい。
【0040】
また、本発明に係る製造方法では、HDプラズマプロセスを用いて、アニール処理した上記Si絶縁膜を水素化する上記工程では、上側電極に対しては、13.56〜300MHzの範囲の周波数であり、10W/cm2以下の電力密度の電力を供給し、下側電極に対しては、50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を供給し、1〜500mTorrの範囲の圧力をかけ、H2および不活性ガスならびにH2からなる群より選択されるガスを供給していることが好ましい。
【0041】
また、本発明に係る製造方法では、上記Si絶縁膜における半導体ナノ粒子の大きさは、1〜10nmの範囲であることが好ましい。
【0042】
半導体ナノ粒子の大きさを上記の範囲内とすることにより、Si絶縁膜におけるPL応答特性を向上することができる。
【0043】
また、半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス素子であって、下部電極と、上記下部電極を被覆するように設けられている上記Si絶縁膜であって、NおよびCからなる群より選択される元素を含む上記Si絶縁膜と、上記Si絶縁膜を被覆するように設けられている上部電極と、を備えており、上記Si絶縁膜は、波長632nmで0.01〜1.0の範囲の減衰係数(k)を示し、3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)よりも大きい電流密度を示すことを特徴とするEL素子についても本発明の範疇に含まれる。
【0044】
上述した方法のさらなる詳細および半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子については、以下に示す。
【発明の効果】
【0045】
本発明に係る半導体ナノ粒子を埋め込んだSi絶縁膜を有するEL素子を製造する製造方法は、下部電極を準備し、準備した下部電極を被覆するように、NおよびCからなる群より選択される元素を含む、半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する。次いで半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する。アニール処理することにより、半導体ナノ粒子を埋め込んだSi絶縁膜は、波長632nmで0.01〜1.0の範囲の減衰係数(k)を示し、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す。また、Si絶縁膜を堆積する工程では、高密度(HD)プラズマプロセスを用いる。
【0046】
本発明に係る製造方法により製造されたEL素子は、アニール処理することにより、強いPL/EL強度を有することになる。また、本発明に係る製造方法では高密度プラズマを用いてSi絶縁膜を堆積するため、低い駆動電圧で高い導電性を示す。すなわち、EL素子は、光学的な励起を引き起こした荷電粒子により効率的に光を生成することができる。また、プラズマによる微細な損傷が引き起こされないため、Si絶縁膜の品質を向上することができる。
【図面の簡単な説明】
【0047】
【図1】半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子の部分断面図である。
【図2】フォトルミネセンス(PL)波長とシリコンナノ粒子サイズとの間の相関を表すグラフである。
【図3】シリコンナノ粒子を埋め込んだSiOxNy膜が1層であるEL素子の部分断面図である。
【図4】シリコンナノ粒子を埋め込んだSiOxNy膜が複数層であるEL素子の部分断面図である。
【図5】シリコンナノ粒子を埋め込んだSiOxNy膜が複数層であり、さらなる光学層を有するEL素子の部分断面図である。
【図6】誘導結合プラズマ源を有する高密度プラズマ(HDP)システムの概略図である。
【図7】電荷補足特性におけるRF電力の影響を表すグラフである。
【図8】(a)は、漏洩電流に対するRF電力の影響を表す図であり、(b)は、EL能力に対するRF電力の影響を表す図である。
【図9】(a)は様々な基板に堆積したnc−Siを埋め込んだSiOxNy膜のEL能力と印加電圧との間の相関を表すグラフであり、(b)はk=0.0392での電流密度とEL能力との間の相関を表すグラフである。
【図10】(a)はPL応答に対するアニール温度の影響を表す図であり、(b)はアニール処理の温度まで急速に加熱したことによる薄膜のPLスペクトルを表す図である。
【図11】SiH4/N2O/Kr/H2の組み合わせを用いて堆積した薄膜におけるPLの発光特性を表すグラフである。
【図12】約880nmでのピーク発光波長を有する薄膜におけるPL応答に対する水素による欠陥終端化の影響を表す図である。
【図13】(a)および(b)は、いずれも、EL用途として半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0048】
図1は、半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子の部分断面図である。EL素子100は、下部電極102を備えている。下部電極102としては、ドープした半導体、金属またはポリマーを用いることができる。下部電極102は、半導体ナノ粒子を埋め込んだSi絶縁膜104(以下、単にSi絶縁膜とも称する)に被覆されている。半導体ナノ粒子を埋め込んだSi絶縁膜104は、N(窒素)またはC(炭素)のいずれかの元素を含んでおり、波長632nmで減衰係数(k)が0.01〜1.0の範囲である。同時に、半導体ナノ粒子を埋め込んだSi絶縁膜104は、3MV/cmよりも低い電場のときに1平方センチ当たり1アンペア(A/cm2)以上の電圧密度を示す。
【0049】
Si絶縁膜104に埋め込まれた半導体ナノ粒子は、約1〜10ナノメートル(nm)の範囲の直径を有しており、Si(ケイ素)またはGe(ゲルマニウム)から形成されている。上部電極106は、半導体ナノ粒子を埋め込んだSi絶縁膜104を被覆している。上部電極106としては、薄い金属、または、例えば酸化インジウムスズなどのような透明金属酸化物を用いることができる。
【0050】
光学分散、nc−Si(シリコンナノ結晶)成長、および薄膜のPL応答性の印となるサイズに影響を及ぼすキー(鍵)となる高密度プラズマプロセスパラメータを分析することにより、高性能のnc−Siの埋め込まれた誘電膜を製造することができる。n−k分散は、薄膜におけるSiの比率と同様に、N/O比率を変化させることにより制御することができる。PL応答特性は、システムの圧力およびRF電力に強く依存しているため、nc−Siのサイズを制御することにより対処することができる。これら薄膜特性と高密度プラズマ堆積条件との間の相関は、低電圧で駆動させることができる高性能のEL素子を製造するための必要であるが、多くの変数が存在することから、現在まで決定されていない。
【0051】
同時に、半導体ナノ粒子を埋め込んだSi絶縁膜104は、3MV/cmよりも低い電場としたときに1A/cm2以上の電圧密度、波長632nmで1.8〜3.0の範囲の屈折率(n)を示す。
【0052】
より具体的には、半導体ナノ粒子を埋め込んだSi絶縁膜104としては、非化学量論的なSiOxNy薄膜(X+Y<2であり、Y>0)またはSiCx(X<1)薄膜を挙げることができる。一態様では、半導体ナノ粒子を埋め込んだSi絶縁膜104(薄膜)は、約200〜1600nmの範囲の波長においてスペクトル応答を示す。他の態様では、半導体ナノ粒子を埋め込んだSi絶縁膜104は、3価、4価、5価の元素または希土類元素のドーパントを含み、EL素子100は、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲で光吸収特性を有している。
【0053】
図2は、フォトルミネセンス(PL)波長とシリコンナノ粒子のサイズとの間の相関を表すグラフである。スペクトルの一部が可視領域を網羅するPL発光を有するnc−Siを埋め込んだSi薄膜の開発は、多様な光−電子用途に対して魅力的である。高密度プラズマ(HDP)プロセスが、1〜10nmの範囲のnc−Si粒子の生成および制御に影響を及ぼすことを以下に説明する。
【0054】
表1には、量子効率およびEL素子の性能に強く影響を及ぼすいくつかの因子をまとめている。堆積技術、堆積後のアニーリング処理条件、欠陥終端化効率、および薄膜/電極界面の全てが、PL/EL素子の全体的な性能を決定する役割を果たす。
【0055】
【表1】
【0056】
図3は、シリコンナノ粒子を埋め込んだSiOxNy膜が単一層であるEL素子の部分断面図である。nc−Si薄膜は、1A/cm2を超える電流密度を示す。正孔および電子注入層は、nc−Siを埋め込んだ絶縁膜中へのキャリアの注入を増強するために単一または複数層構造としている。nc−Si薄膜のスペクトル応答および導電性は、好適な方法を用いてインサイチュー(in-situ)またはエクスサイチュー(ex-situ)でドーピングすることにより、さらに改良することもできる。
【0057】
図4は、シリコンナノ粒子を埋め込んだSiOxNy膜が複数備えられたEL素子の部分断面図である。少なくとも1層は高い導電性を有しており、他の層にはスペクトルを調節するための異なるサイズのnc−Si粒子が組み込まれている。
【0058】
図5は、シリコンナノ粒子を埋め込んだSiOxNy膜を複数備えると共に、さらなる光学層を有するEL素子の部分断面図である。複数層のEL素子には、可視領域からIR波長までの領域において電気的および/または光学的な励起により光を発する様々な光学層が組み込まれている。光学層には、例えば、絶縁体または半導体媒質、広いバンドギャップの半導体、ポリマーおよび絶縁体における量子ドット(QDs)が含まれる。
【0059】
高密度PECVD(HDPECVD)プロセスは、堆積時においてさえも好適なPL特性を有するSiナノ結晶膜の低温処理に効果的である。HDP技術は、安定しており、信頼性の高い光電子素子の製造に用いられる高品質のSi(アモルファス、微細結晶、ポリ結晶、またはナノ結晶)、SiO2、SiNxおよび化学量論的であり、Siの豊富であるSiOxNy薄膜を形成するための処理として魅力的である。HDPを基にしたプロセスを用いることにより、高品質な単一層および複数層の超光子構造を製造することができる。当該構造は、効率的であり、信頼性のある光電子素子の製造に好適である。エレクトロルミネセンス素子の製造は、高性能であり、経済的な集積光電子素子の開発に用いられるであろうSiナノ結晶の光電子放出(フォトエミッション)に基づいている。SiOxNy薄膜の他の用途としては、フラッシュメモリーを挙げることができる。nc−Siを埋め込んだ絶縁膜は、電荷捕捉および発光の2つの目的を果たすことができる。
【0060】
図6は、誘導結合プラズマ源を有する高密度プラズマ(HDP)システムの概略図である。上側電極1は、高周波無線周波(RF)電源2により駆動され、下側電極3は、低周波電源4により駆動される。RF電源は、高密度誘導結合プラズマ(ICP)源からマッチング回路5および高域フィルタ(ハイパスフィルタ)7を介して、上側電極1に結合されている。低域フィルタ(ローパスフィルタ)9および整合変成器11を介した下部電極3に対する電力は、上側電極1とは独立して変化させることができる。上側電極の電源における周波数は、ICPの構成に依存しており、約13.56〜300メガヘルツ(MHz)の範囲とすることができる。下側電極の電源における周波数は、イオンエネルギーを制御するために、約50キロヘルツ(kHz)〜13.56MHzの範囲で変化させることができる。圧力は、500Torrまでの間で変化させることができる。上側電極の電力は、約1平方センチ当たり10ワット(W/cm2)も要するが、上述した半導体ナノシリコンを埋め込んだSi絶縁膜では、通常、上側電極の電力は5W/cm2未満である。下側電極の電力は、約3W/cm2も要する。
【0061】
HDPシステムにおけるある興味深い構成として、プラズマに曝される誘導コイルを備えていない構成を挙げることができる。当該構成では、プラズマ源により誘因される不純物を排除することができる。上側電極および下側電極に対する電力は、独立して制御することができる。電極がプラズマに曝されないので、様々なコンデンサを用いてシステム本体の電位を調整する必要がない。すなわち、上側電極の電源と下側電極の電源との間でクロストークが生じない。また、プラズマ電位が低く、通常では20V未満である。システム本体の電位は、浮動電位であり、システムの構成および電力結合の性質に依存している。
【0062】
HDP器は、1×1011cm−3を超える電子濃度を有する真の高密度プラズマ処理を行い、電子温度は10eV未満である。例えば容量結合プラズマ器のような多くの高密度プラズマシステムおよび従来の構成と同じように、上側電極とシステム本体とを結ぶコンデンサとの間で異なるバイアスを維持する必要はない。上側電極および下側電極は、RFおよび低周波(LF)電力を交互に受ける。
【0063】
高性能EL素子の製造に好適である処理パラメータおよびnc−Siを埋め込んだSiOxNy膜の特性を表2に提示する。HDPプロセスは、広範囲を覆うnc−Siを埋め込んだSiOxNy膜における光学分散特性、PL特性、電気的特性、およびEL特性を効率的に制御する。
【0064】
【表2】
【0065】
nc−Si粒子の生成ならびにサイズ、密度および分散制御は、高性能の光電子素子を製造するための因子である。プラズマにおけるH2ガスは、nc−Siサイズおよび光学分散特性の制御に非常に効果的である。様々な処理の組み合わせは、475〜900nmの範囲の波長においてPL応答を示すnc−Si粒子の生成に影響を及ぼす。SiOxNy膜の特性は、ガスの流速および流速比、RF電力、システム圧力、および基板温度を変更することにより制御することができる。堆積プロセスは、SiOxNy膜の光学発光特性、PL特性およびEL特性を最適化する。高品質のnc−Siを埋め込んだSiOxNy膜の製造に効果的である様々なガスの組み合わせおよび流速比を表3に示す。
【0066】
【表3】
【0067】
化学量論的であり、Siが豊富なSiOxNy膜を製造するためのHDPプロセス条件の詳細を表4に示す。
【0068】
【表4】
【0069】
図7は、電荷捕捉特性におけるRF電力の影響を表すグラフである。RF電力は、nc−Siを埋め込んだ絶縁膜における電荷捕捉特性に強い影響を及ぼす。順次生じる電荷捕捉は、絶縁材質におけるnc−Si粒子密度に依存している。図7は、100nmの膜厚における電気容量−電圧(C−V)電圧ヒステリシスにおけるRF電力の影響を示している。低RF電力レベルでは、薄膜におけるSiの豊富度を増強し、これにより高い導電性および増強された電荷捕捉が導かれる。高い導電性は、低電圧で動作する高性能EL素子の製造に有用である。
【0070】
図8(a)は、漏洩電流に対するRF電力の影響を表す図であり、図8(b)は、EL能力に関するRF電力の影響を表す図である。図に示すように、漏洩電流密度およびEL応答はいずれも、RF電力の減少と共に著しく向上している。通常、ナノワット(nW)レベルを超えるEL能力を示す高導電性薄膜では、500W以下の電力レベルが要求される。
【0071】
図9(a)は、様々な基板に堆積したnc−Siを埋め込んだSiOxNy膜のEL能力と印加電圧との間の相関を表すグラフである。nc−Siを埋め込んだSiOxNy膜におけるEL応答は、導電率および基板に対するドーパントのタイプに強く依存している。測定されるEL応答は、nc−Siを埋め込んだSiOxNy膜における真の性能の下限のみである。EL応答は、電気的特性およびスペクトル応答を制御するための薄膜のドーピングにも影響を及ぼす。さらに、目的とする用途に好適なEL応答のために、例えば電極材料、多数キャリアの性質、注入境界を制御するための複数層の電極構造などのような付帯的な要因を調整してもよい。
【0072】
図9(b)は、k=0.0392での電流密度とEL能力との間の相関を表すグラフである。図に示すように、波長632nmでのkの値が0.0392であり、Eが3MV/cm未満(E<3MV/cm)であり、電流密度(J)が1A/cm2よりも大きい(>1A/cm2)場合、EL能力は1nwよりも大きい(>1nW)。
【0073】
表5は、1500WのRF電力、75mTorrのシステム圧力で堆積したSiOxNy膜の屈折率における水素流量の影響を示す。屈折率は、nc−Si粒子のサイズの増加を導く(すなわち、薄膜におけるSi豊富度の増加が示される)水素流量の増加と共に増加する。同様の相関は、表3および4に示すプロセスにおいても明らかにされている。
【0074】
【表5】
【0075】
図10(a)はPL応答に対するアニール温度の影響を表す図であり、図10(b)はアニール処理の温度まで急速に加熱したことによる薄膜のPLスペクトルを表す図である。薄膜は、SiH4/N2O/H2を15/15/150sccmの比率で堆積させている。印加したRF電力、システム圧力、および基板温度は、それぞれ、700W,75mTorrおよび270℃である。図10(a)に示すように、PLの発光波長は、堆積時の薄膜およびアニール処理した薄膜のいずれも500nm周辺を維持している。図10(b)は、PLのピークが500nmであることをよく示している。
【0076】
図11は、SiH4/N2O/Kr/H2の組み合わせを用いて堆積した薄膜に対するPLの発光特性を表すグラフである。不活性ガスおよび水素の組み合わせは、特に800〜900nmの範囲でPL応答を示すnc−Si粒子において、より大きなnc−Si粒子を生成するために非常に効果的である。
【0077】
図12は、約880nmでのピーク発光波長を有する薄膜におけるPL応答に対する水素による欠陥終端化の影響を表す図である。高密度プラズマ水素化プロセスは、堆積したSi、SiOxNyおよびSiO2膜における欠陥およびダングリングボンドを低温かつ低い熱バジェットで効率的に終端化するために好適である。表6は、薄膜の効果的な水素化に好適である高密度プラズマプロセスをまとめたものである。
【0078】
【表6】
【0079】
300℃の低い温度であってさえも生じる、堆積時の薄膜における目で感知できる程のPL/ELシグナルは、HDPプロセスにより生成するSiナノ結晶の潜在性を示している。SiOxNy膜におけるPL/ELの発光特性は、好適な周辺環境における熱的な処理によりさらに増強することができる。高温でのアニーリング処理は、絶縁材料により分離されたSiクラスターまたはナノ結晶中にSiOxNy相の分離を引き起こす。アニーリング処理の温度/時間は、他の薄膜堆積プロセスにおける条件および特性に応じて決められる。したがって、Siクラスターのサイズ、濃度、および分散度は変更することができる。アニーリング処理の条件の一例を表7に示す。
【0080】
【表7】
【0081】
本明細書等において用いられているnc−Siを埋め込んだSiOxNy膜(x+y<2)は、非化学量論的なSiOxNy膜(X+Y<2であり、Y>0)についても言及している。本明細書等において用いられている、非化学量論的なSiOxNy膜は、Siナノ結晶(nc−Si)を有する薄膜であると理解され、Siの豊富なSiOxNy膜としても言及されている。本明細書等において用いられている「非化学量論的な」なる用語は、明確な自然数の比率により表すことのできないために、定義されている比率の法則に当てはまらない元素組成を有する化合物として理解されている従来の技術的理解と同様の意味として用いられている。従来、非化学量論的な化合物は、ある元素の欠陥により生じる、無秩序な欠陥を含む固体として理解されている。化合物は、全体として電気的に中性である必要がある。失われた原子の電荷は、酸化状態に変化するか、または異なる電荷を有する異なる元素の原子に置き換わることのいずれかにより、化合物における他の原子の電荷からの埋め合わせられる。より具体的には、非化学量論的なSiOxNyにおける「欠陥」は、ナノ結晶粒子によるものである。
【0082】
図13(a)および図13(b)は、EL用途の半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法を示すフローチャートである。製造方法は、処理順を明確にするために、ステップに数字を割り振って表されているが、ステップの順序を示すための数字の割り振りは必須ではない。これらのステップのいくつかは、省略することができること、同時に実行することができること、または順序を厳格に維持されずに実行されることは理解されるべきである。方法は、ステップ(以下、単に「S」と表す)1300から開始する。
【0083】
まず、下部電極を準備する(S1302)。続いて、下部電極を被覆するように、N(窒素)またはC(炭素)のいずれかの元素を含む、半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する(S1304)。例えば、半導体ナノ粒子を埋め込んだSi絶縁膜は、非化学量論的なSiOxNy膜(X+Y<2であり、Y>0)である。非化学量論的なSiOxNy膜の光学分散特性は、薄膜の膜厚に対してXおよびYの値を変化させることにより調整することができる。半導体ナノ粒子を埋め込んだSi絶縁膜として、SiCx(X<1)を代わりに用いてもよい。半導体ナノ粒子は、SiまたはGeのいずれかである。一態様では、半導体薄膜は、下部電極の下の基板を約400℃未満の温度で加熱することにより堆積される。いくつかの態様では、下部電極および基板は同じ成分であることに注意されたい。
【0084】
半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する(S1306)。アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成する(S1308)。このSi絶縁膜は、波長632nmで0.01〜1.0の範囲の減衰係数(k)を示し、3MV/cmよりも低い電場としたときに1A/cm2よりも大きい電流密度(J)を示す。S1308では、波長632nmで1.8〜3.0の範囲の屈折率(n)を示し、3MV/cmよりも低い電場としたときに1A/cm2よりも大きい電流密度(J)を示すようなアニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成してもよい。アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜は、約200〜約1600nmの範囲の波長でスペクトル応答を示す(S1310)。
【0085】
一態様において、半導体ナノ粒子を埋め込んだSi絶縁膜の堆積(S1304)は、サブステップを含む。まず、半導体前駆体および水素を導入する(S1304a)。HDPECVDプロセスを用いて、下部電極を被覆する半導体薄膜を堆積する(S1304b)。上側電極に対して13.56〜300MHzの周波数であり、5W/cm2未満の電力密度の電力を印加する(S1304c)。また、下側電極に対して50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を印加する(S1304d)。なお、S1304aにおける処理では、気圧を1〜500Torrの範囲とし、酸素原料ガスも供給する。他の態様では、S1304aにおける処理において、酸素原料ガスに加えて不活性希ガスも供給する。異なる態様では、S1304aにおける処理では、例えばN2またはNH3などのような窒素原料ガスを含む水素および半導体前駆体を導入する。
【0086】
一態様では、HDPECVDプロセスは、誘導結合プラズマ(ICP)源を用いる。他の態様では、HDPECVDプロセスは、10eVよりも低い電子温度を有し、1×1011cm−3よりも大きいプラズマ濃度とする。半導体ナノ粒子を埋め込んだSi絶縁膜は、RFまたはマイクロ波の周波数で駆動する好適な高密度プラズマ技術により製造することができることにも言及する。
【0087】
他の態様では、S1304aにおける半導体前駆体および水素の供給は、例えばSinH2n+2またはGenH2n+2(nの値は1〜4である)、SiHxR4−x(RはCl、BrまたはIであり、xは0〜3である)またはGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)などのような前駆体の供給を含む。SiOXNY膜も同様の方法により形成される。また、S1304においてSiCx膜を堆積する場合、C源は好適な炭化水素を含む前駆体とすればよい。炭化水素を含む前駆体としては、例えば、アルカン(CnH2n+2)、アルケン(CnH2n)、アルキン(CnH2n−2)、ベンゼン(C6H6)およびトルエン(C7H8)を挙げることができる。
【0088】
S1308において形成されたアニール処理後の半導体ナノ粒子を埋め込んだ絶縁膜は、真性か、またはドープした半導体ナノ粒子を埋め込んだSi絶縁膜である。ドープを行う場合、ドーパントは、3価、4価、5価または希土類の元素とすればよい。アニール処理後の半導体ナノ粒子を埋め込んだSi絶縁膜は、深紫外線(UV)から遠赤外線(IR)の周波数領域において光吸収特性を示す(S1312)。
【0089】
他の態様では、S1306における半導体ナノ粒子を埋め込んだSi絶縁膜のアニール処理は、約150〜600nmまたは約9〜11μmのいずれかの放射波長を有する熱源を有する、フラッシュまたはレーザーアニール処理も含む。異なる態様では、半導体ナノ粒子を埋め込んだSi絶縁膜は、サブステップを含む。まず、基板を約400℃よりも高い温度に加熱する(S1306a)。約10〜300分の間加熱する(S1306b)。酸素および水素、酸素、水素または不活性ガスの雰囲気下で加熱する(S1306c)。アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜の形成処理(S1308)は、アニール処理に応じて、Si絶縁膜中の半導体ナノ粒子の大きさを調節する処理を含む。
【0090】
他の態様では、S1302において例えば、ガラス、金属化基板またはプラスチックなどの温度に敏感な基板を下部電極の上に設ける場合、S1306は650℃よりも低い温度で半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理するようにすればよい。
【0091】
他の異なる態様では、アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜のHDプラズマ処理は、400℃未満の基板温度でH2雰囲気下において行われる(S1309a)。そして、アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を水素化する(S1309b)。例えば、水素化は、以下に記載するようなHDプラズマプロセスを用いて達成することができる。
・上側電極に対して、10W/cm2以下の電力密度、13.56〜300MHzの範囲の周波数の電力を供給する。
・下側電極に対して、3W/cm2以下の電力密度、50kHz〜13.56MHzの範囲の周波数の電力を供給する。
・1〜500mTorrの範囲の圧力をかける。
・空気、またはH2および不活性ガスか、もしくはH2のいずれかを供給する。
【0092】
本発明に係るEL素子は、半導体ナノ粒子を埋め込んだSi絶縁膜を用いて作製されていることを説明している。特に、SiOxNy膜およびSiCx膜の例について詳細に説明している。他の具体的な材料の詳細および処理の詳細についても、本発明の説明を用いて行うことができる。しかし、本発明は、単にこれらの例示に限定されるものではない。当業者であれば、本発明の他の態様および実施形態についても想到し得るであろう。すなわち、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0093】
〔関連出願について〕
本出願は、Pooran Joshiらにより発明された「SILICON OXIDE THIN-FILMS WITH EMBEDDED NANOCRYSTALLINE SILICON」と題された係属中の特許出願(米国特許出願番号11/418,273、代理人整理番号SLA0963、2006年5月4日出願)の一部継続出願である、Huangらにより発明された「LIGHT EMITTING DEVICE WITH A NANOCRYSTALLINE SILICON EMBEDDED INSULATOR FILM」と題された係属中の特許出願(米国特許出願番号12/126,430、代理人整理番号SLA2270、2008年5月23日出願)の一部継続出願である。Pooran Joshiらの発明の出願は、以下に示す出願の一部継続出願である。
米国特許出願番号11/327,612(Pooran Joshiら、代理人整理番号SLA8012、2006年1月6日出願、「ENHANCED THIN-FILM OXIDATION PROCESS」)
米国特許出願番号11/013,605(Pooran Joshiら、2004年12月15日出願、「HIGH-DENSITY PLASMA HYDROGENATION」)
米国特許出願番号10/801,377(Pooran Joshi、2004年3月15日出願、「DEPOSITION OXIDE WITH IMPROVED OXYGEN BONDING」)
米国特許出願番号11/139,726(Joshiら、2005年5月26日出願、「HIGH-DENSITY PLASMA OXIDATION FOR ENHANCED GATE OXIDE PERFORMANCE」)
米国特許出願番号10/871,939(Pooran Joshi、2004年6月17日出願、「HIGH-DENSITY PLASMA PROCESS FOR SILICON THIN-FILMS」)
米国特許出願番号10/801,374(Joshiら、2005年3月15日出願、「METHOD FOR FABRICATING OXIDE THIN-FILMS」)
上記の特許出願の全てが本明細書中に参照として援用されている。
【0094】
なお、本発明に係る製造方法およびEL素子は、以下のように記載することも可能性である。
〔第1の構成〕
エレクトロルミネセンス(EL)用途の半導体ナノ粒子を埋め込んだSi絶縁膜の製造方法であって、
下部電極を準備する工程と、
上記下部電極を被覆するように、NおよびCからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する工程と、
半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程と、
アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、
約632nmの測定で、0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)以上の電流密度を示すアニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、を含む製造方法。
〔第2の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する工程は、
半導体前駆体および水素を導入する工程と、
HDプラズマ助長化学気相成長(PECVD)プロセスを用いて、上記下部電極を被覆するようにSi絶縁膜を堆積する工程と、
上側電極に対して、13.56〜300MHzの範囲の周波数であり、1平方センチメートル当たり5ワット(W/cm2)未満の電力密度の電力を供給する工程と、を含む代1の構成に記載の製造方法。
〔第3の構成〕
下側電極に対して50kHz〜13.56MHzの範囲の周波数であり、3W/cm2未満の電力密度の電力を供給する工程をさらに含み、
上記半導体前駆体および水素を導入する工程は、1〜500mTorrの範囲の圧力をかけ、酸素原料ガスを供給する第2の構成に記載の製造方法。
〔第4の構成〕
酸素原料ガスを供給する工程では、N2O、NO、O2およびO3からなる群より選択される酸素原料ガスを供給する第3の構成に記載の製造方法。
〔第5の構成〕
半導体前駆体および水素を導入する工程は、不活性の希ガスを供給する工程をさらに含む第3の構成に記載の製造方法。
〔第6の構成〕
半導体前駆体および水素を導入する工程は、N2およびNH3からなる群より選択される窒素原料ガスを供給する工程をさらに含む第3の構成に記載の製造方法。
〔第7の構成〕
半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、約150〜600nmおよび9〜11μmのいずれかの放射波長を有する熱源を用いる第1の構成に記載の製造方法。
〔第8の構成〕
HDPECVDプロセスを用いて半導体薄膜を堆積する工程では、電子温度が10eV未満であり、1×1011cm−3より大きいプラズマ濃度を用いる第2の構成に記載の製造方法。
〔第9の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜を堆積する工程は、SiおよびGeからなる群より選択される半導体ナノ粒子を堆積する工程を含む第1の構成に記載の製造方法。
〔第10の構成〕
半導体前駆体および水素を導入する工程は、SinH2n+2およびGenH2n+2(nが1〜4である)、SiHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)ならびにGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)からなる群より選択される半導体前駆体を供給する工程を含む第2の構成に記載の製造方法。
〔第11の構成〕
HDPECVDプロセスを用いて半導体薄膜を堆積する工程では、誘導結合プラズマ(ICP)源を用いる第2の構成に記載の製造方法。
〔第12の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程では、非化学量論的なSiOXNY膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される薄膜を形成する第1の構成に記載の製造方法。
〔第13の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜は、約200〜1600nmの範囲の波長でスペクトル応答を示す第1の構成に記載の製造方法。
〔第14の構成〕
半導体薄膜を堆積する工程では、横たわる基板の温度を400℃未満に加熱する第2の構成に記載の製造方法。
〔第15の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程は、
横たわる基板の温度を約400℃以上に加熱する工程と、
約10〜300分間加熱する工程と、
酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で加熱する工程と、を含むと共に、
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程は、上記アニール処理に応じて、上記半導体ナノ粒子を埋め込んだSi絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含む第1の構成に記載の製造方法。
〔第16の構成〕
下部電極を準備する工程は、ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に上記下部電極を配置する工程を含み、上記半導体ナノ粒子を埋め込んだSi絶縁膜をアニール処理する工程では、650℃未満でアニール処理する第1の構成に記載の製造方法。
〔第17の構成〕
上記アニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程では、真性の半導体ナノ粒子を埋め込んだSi絶縁膜、あるいは、ドープした半導体ナノ粒子を埋め込んだSi絶縁膜を形成する第1の構成に記載の製造方法。
〔第18の構成〕
ドーパントを含むアニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含む半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、
ドーピングに応じて、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収を示すアニール処理された後のドーパントを含む半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程と、を含む第17の構成に記載の製造方法。
〔第19の構成〕
アニール処理した半導体ナノ粒子を埋め込んだSi絶縁膜を形成する工程では、632nmの測定で1.8〜3.0の範囲の屈折率を示すと共に、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すアニール処理された半導体ナノ粒子を埋め込んだSi絶縁膜が形成される第1の構成に記載の製造方法。
〔第20の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を、400℃未満の基板を用いてH2雰囲気下でHDプラズマ処理する工程と、
アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を水素化する工程と、をさらに含む第1の構成に記載の製造方法。
〔第21の構成〕
HDプラズマプロセスを用いて、アニール処理した上記半導体ナノ粒子を埋め込んだSi絶縁膜を水素化する工程は、
上側電極に対して、13.56〜300MHzの範囲の周波数であり、10W/cm2以下の電力密度の電力を供給する工程と、
下側電極に対して、50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を供給する工程と、
1〜500mTorrの範囲の圧力をかける工程と、
H2および不活性ガスならびにH2からなる群より選択されるガスを供給する工程と、含む第20の構成に記載の製造方法。
〔第22の構成〕
半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子であって、
下部電極と、
約632nmの測定で0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)よりも大きい電流密度を示し、NおよびCからなる群より選択される元素を含む上記半導体ナノ粒子を埋め込んだSi絶縁膜と、
上記半導体ナノ粒子を埋め込んだSi絶縁膜を被覆するように設けられている上部電極と、を備えるEL素子。
〔第23の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含み、
当該EL素子は、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収特性を示す第22の構成に記載のEL素子。
〔第24の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、632nmの測定で1.8〜3.0の範囲の屈折率(n)および3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示す第22の構成に記載のEL素子。
〔第25の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、約200〜600nmの範囲における波長でスペクトル応答を示す第22の構成に記載のEL素子。
〔第26の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜は、非化学量論的なSiOXNY薄膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される第22の構成に記載のEL素子。
〔第27の構成〕
上記半導体ナノ粒子を埋め込んだSi絶縁膜における半導体ナノ粒子は、SiおよびGeからなる群より選択される第22の構成に記載のEL素子。
【産業上の利用可能性】
【0095】
本発明に係る製造方法を用いて製造されたEL素子は、液晶ディスプレイなどにおいて好適に利用することができる。
【符号の説明】
【0096】
100 EL素子
102 下部電極
104 Si絶縁膜
106 上部電極
【特許請求の範囲】
【請求項1】
半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子の製造方法であって、
下部電極を準備する工程と、
上記下部電極を被覆するように、NおよびCからなる群より選択される元素を含む上記Si絶縁膜を堆積する工程と、
上記Si絶縁膜をアニール処理する工程と、
アニール処理した上記Si絶縁膜を形成する工程と、
波長632nmでの0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)以上の電流密度を示すアニール処理された上記Si絶縁膜を形成する工程と、
を含むことを特徴とする製造方法。
【請求項2】
上記Si絶縁膜を堆積する上記工程は、高密度(HD)プラズマにより、上記下部電極を被覆するように上記Si絶縁膜を堆積する工程を含むことを特徴とする請求項1に記載の製造方法。
【請求項3】
上記Si絶縁膜を堆積する上記工程は、
上記Si絶縁膜の堆積に先立って、半導体前駆体および水素を導入する工程をさらに含み、
上側電極に対して、13.56〜300MHzの範囲の周波数であり、1平方センチメートル当たり5ワット(W/cm2)未満の電力密度の電力を供給し、
HDプラズマにより上記下部電極を被覆する上記Si絶縁膜を堆積する工程では、HDプラズマ助長化学気相成長(PECVD)プロセスを用いることを特徴とする請求項2に記載の製造方法。
【請求項4】
上記Si絶縁膜を堆積する上記工程は、下側電極に対して50kHz〜13.56MHzの範囲の周波数であり、3W/cm2未満の電力密度の電力を供給し、
半導体前駆体および水素を導入する上記工程は、1〜500mTorrの範囲の圧力をかける工程と、酸素原料ガスを供給する工程とを含むことを特徴とする請求項3に記載の製造方法。
【請求項5】
酸素原料ガスを供給する上記工程では、N2O、NO、O2およびO3からなる群より選択される酸素原料ガスを供給することを特徴とする請求項4に記載の製造方法。
【請求項6】
半導体前駆体および水素を導入する上記工程は、希ガスを供給する工程をさらに含むことを特徴とする請求項4に記載の製造方法。
【請求項7】
半導体前駆体および水素を導入する上記工程は、N2およびNH3からなる群より選択される窒素原料ガスを供給する工程をさらに含むことを特徴とする請求項4に記載の製造方法。
【請求項8】
上記Si絶縁膜をアニール処理する上記工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、150〜600nmおよび9〜11μmのいずれかの放射波長を有する熱源を用いることを特徴とする請求項1に記載の製造方法。
【請求項9】
HDPECVDプロセスを用いて半導体薄膜を堆積する上記工程では、電子温度が10eV未満であり、プラズマ濃度が1×1011cm−3より大きいことを特徴とする請求項3に記載の製造方法。
【請求項10】
上記Si絶縁膜を堆積する上記工程は、SiおよびGeからなる群より選択される半導体ナノ粒子を堆積する工程を含むことを特徴とする請求項1に記載の製造方法。
【請求項11】
半導体前駆体および水素を導入する上記工程は、SinH2n+2およびGenH2n+2(nが1〜4である)、SiHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)ならびにGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)からなる群より選択される半導体前駆体を供給する工程を含むことを特徴とする請求項3に記載の製造方法。
【請求項12】
HDPECVDプロセスを用いて半導体薄膜を堆積する上記工程では、誘導結合プラズマ(ICP)源を用いることを特徴とする請求項3に記載の製造方法。
【請求項13】
アニール処理した上記Si絶縁膜を形成する上記工程では、非化学量論的なSiOXNY膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される材料を用いた薄膜を形成することを特徴とする請求項1に記載の製造方法。
【請求項14】
アニール処理した後の上記Si絶縁膜は、200〜1600nmの範囲の波長でスペクトル応答を示すことを特徴とする請求項1に記載の製造方法。
【請求項15】
半導体薄膜を堆積する上記工程では、上記下部電極の下に配置されている基板の温度を400℃未満に加熱することを特徴とする請求項3に記載の製造方法。
【請求項16】
上記Si絶縁膜をアニール処理する上記工程は、
上記下部電極の下に配置されている基板の温度を400℃以上とし、酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で10〜300分間加熱する工程を含むと共に、
アニール処理した上記Si絶縁膜を形成する上記工程は、上記アニール処理に応じて、上記Si絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含むことを特徴とする請求項1に記載の製造方法。
【請求項17】
下部電極を準備する上記工程は、ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に上記下部電極を配置する工程を含む場合、上記Si絶縁膜をアニール処理する上記工程におけるアニール処理は、650℃未満とすることを特徴とする請求項1に記載の製造方法。
【請求項18】
アニール処理した上記Si絶縁膜を形成する工程では、真性の半導体ナノ粒子を埋め込んだSi絶縁膜、あるいは、ドープした半導体ナノ粒子を埋め込んだSi絶縁膜を形成することを特徴とする請求項1に記載の製造方法。
【請求項19】
上記Si絶縁膜は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含み、
ドーピングに応じて、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収を示すアニール処理された後のドーパントを含むSi絶縁膜を形成する工程を含むことを特徴とする請求項18に記載の製造方法。
【請求項20】
アニール処理した上記Si絶縁膜を形成する上記工程では、波長632nmでの1.8〜3.0の範囲の屈折率を示すと共に、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すアニール処理された上記Si絶縁膜が形成されることを特徴とする請求項1に記載の製造方法。
【請求項21】
アニール処理した上記Si絶縁膜をH2雰囲気下でHDプラズマ処理する工程と、
HDプラズマ処理する工程の後、アニール処理した上記Si絶縁膜を水素化する工程と、をさらに含み、
HDプラズマ処理する上記工程では、上記下部電極の下に配置されている基板の温度が400℃未満であることを特徴とする請求項1に記載の製造方法。
【請求項22】
HDプラズマプロセスを用いて、アニール処理した上記Si絶縁膜を水素化する上記工程では、
上側電極に対しては、13.56〜300MHzの範囲の周波数であり、10W/cm2以下の電力密度の電力を供給し、
下側電極に対しては、50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を供給し、
1〜500mTorrの範囲の圧力をかけ、
H2および不活性ガスならびにH2からなる群より選択されるガスを供給することを特徴とする請求項21に記載の製造方法。
【請求項23】
上記Si絶縁膜における半導体ナノ粒子の大きさは、1〜10nmの範囲であることを特徴とする請求項1に記載の製造方法。
【請求項24】
半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス素子であって、
下部電極と、
上記下部電極を被覆するように設けられている上記Si絶縁膜であって、NおよびCからなる群より選択される元素を含む上記Si絶縁膜と、
上記Si絶縁膜を被覆するように設けられている上部電極と、
を備えており、
上記Si絶縁膜は、波長632nmでの0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)よりも大きい電流密度を示すことを特徴とするEL素子。
【請求項25】
上記Si絶縁膜は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含み、
当該EL素子は、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収特性を示すことを特徴とする請求項24に記載のEL素子。
【請求項26】
上記Si絶縁膜は、波長632nmでの1.8〜3.0の範囲の屈折率(n)および3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すことを特徴とする請求項24に記載のEL素子。
【請求項27】
上記Si絶縁膜は、200〜600nmの範囲における波長でスペクトル応答を示すことを特徴とする請求項24に記載のEL素子。
【請求項28】
上記Si絶縁膜は、非化学量論的なSiOXNY薄膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択されることを特徴とする請求項24に記載のEL素子。
【請求項29】
上記Si絶縁膜における半導体ナノ粒子は、SiおよびGeからなる群より選択されることを特徴とする請求項24に記載のEL素子。
【請求項1】
半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス(EL)素子の製造方法であって、
下部電極を準備する工程と、
上記下部電極を被覆するように、NおよびCからなる群より選択される元素を含む上記Si絶縁膜を堆積する工程と、
上記Si絶縁膜をアニール処理する工程と、
アニール処理した上記Si絶縁膜を形成する工程と、
波長632nmでの0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)以上の電流密度を示すアニール処理された上記Si絶縁膜を形成する工程と、
を含むことを特徴とする製造方法。
【請求項2】
上記Si絶縁膜を堆積する上記工程は、高密度(HD)プラズマにより、上記下部電極を被覆するように上記Si絶縁膜を堆積する工程を含むことを特徴とする請求項1に記載の製造方法。
【請求項3】
上記Si絶縁膜を堆積する上記工程は、
上記Si絶縁膜の堆積に先立って、半導体前駆体および水素を導入する工程をさらに含み、
上側電極に対して、13.56〜300MHzの範囲の周波数であり、1平方センチメートル当たり5ワット(W/cm2)未満の電力密度の電力を供給し、
HDプラズマにより上記下部電極を被覆する上記Si絶縁膜を堆積する工程では、HDプラズマ助長化学気相成長(PECVD)プロセスを用いることを特徴とする請求項2に記載の製造方法。
【請求項4】
上記Si絶縁膜を堆積する上記工程は、下側電極に対して50kHz〜13.56MHzの範囲の周波数であり、3W/cm2未満の電力密度の電力を供給し、
半導体前駆体および水素を導入する上記工程は、1〜500mTorrの範囲の圧力をかける工程と、酸素原料ガスを供給する工程とを含むことを特徴とする請求項3に記載の製造方法。
【請求項5】
酸素原料ガスを供給する上記工程では、N2O、NO、O2およびO3からなる群より選択される酸素原料ガスを供給することを特徴とする請求項4に記載の製造方法。
【請求項6】
半導体前駆体および水素を導入する上記工程は、希ガスを供給する工程をさらに含むことを特徴とする請求項4に記載の製造方法。
【請求項7】
半導体前駆体および水素を導入する上記工程は、N2およびNH3からなる群より選択される窒素原料ガスを供給する工程をさらに含むことを特徴とする請求項4に記載の製造方法。
【請求項8】
上記Si絶縁膜をアニール処理する上記工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、150〜600nmおよび9〜11μmのいずれかの放射波長を有する熱源を用いることを特徴とする請求項1に記載の製造方法。
【請求項9】
HDPECVDプロセスを用いて半導体薄膜を堆積する上記工程では、電子温度が10eV未満であり、プラズマ濃度が1×1011cm−3より大きいことを特徴とする請求項3に記載の製造方法。
【請求項10】
上記Si絶縁膜を堆積する上記工程は、SiおよびGeからなる群より選択される半導体ナノ粒子を堆積する工程を含むことを特徴とする請求項1に記載の製造方法。
【請求項11】
半導体前駆体および水素を導入する上記工程は、SinH2n+2およびGenH2n+2(nが1〜4である)、SiHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)ならびにGeHxR4−x(RはCl、BrおよびIからなる群より選択され、xは0〜3である)からなる群より選択される半導体前駆体を供給する工程を含むことを特徴とする請求項3に記載の製造方法。
【請求項12】
HDPECVDプロセスを用いて半導体薄膜を堆積する上記工程では、誘導結合プラズマ(ICP)源を用いることを特徴とする請求項3に記載の製造方法。
【請求項13】
アニール処理した上記Si絶縁膜を形成する上記工程では、非化学量論的なSiOXNY膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択される材料を用いた薄膜を形成することを特徴とする請求項1に記載の製造方法。
【請求項14】
アニール処理した後の上記Si絶縁膜は、200〜1600nmの範囲の波長でスペクトル応答を示すことを特徴とする請求項1に記載の製造方法。
【請求項15】
半導体薄膜を堆積する上記工程では、上記下部電極の下に配置されている基板の温度を400℃未満に加熱することを特徴とする請求項3に記載の製造方法。
【請求項16】
上記Si絶縁膜をアニール処理する上記工程は、
上記下部電極の下に配置されている基板の温度を400℃以上とし、酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で10〜300分間加熱する工程を含むと共に、
アニール処理した上記Si絶縁膜を形成する上記工程は、上記アニール処理に応じて、上記Si絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含むことを特徴とする請求項1に記載の製造方法。
【請求項17】
下部電極を準備する上記工程は、ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に上記下部電極を配置する工程を含む場合、上記Si絶縁膜をアニール処理する上記工程におけるアニール処理は、650℃未満とすることを特徴とする請求項1に記載の製造方法。
【請求項18】
アニール処理した上記Si絶縁膜を形成する工程では、真性の半導体ナノ粒子を埋め込んだSi絶縁膜、あるいは、ドープした半導体ナノ粒子を埋め込んだSi絶縁膜を形成することを特徴とする請求項1に記載の製造方法。
【請求項19】
上記Si絶縁膜は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含み、
ドーピングに応じて、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収を示すアニール処理された後のドーパントを含むSi絶縁膜を形成する工程を含むことを特徴とする請求項18に記載の製造方法。
【請求項20】
アニール処理した上記Si絶縁膜を形成する上記工程では、波長632nmでの1.8〜3.0の範囲の屈折率を示すと共に、3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すアニール処理された上記Si絶縁膜が形成されることを特徴とする請求項1に記載の製造方法。
【請求項21】
アニール処理した上記Si絶縁膜をH2雰囲気下でHDプラズマ処理する工程と、
HDプラズマ処理する工程の後、アニール処理した上記Si絶縁膜を水素化する工程と、をさらに含み、
HDプラズマ処理する上記工程では、上記下部電極の下に配置されている基板の温度が400℃未満であることを特徴とする請求項1に記載の製造方法。
【請求項22】
HDプラズマプロセスを用いて、アニール処理した上記Si絶縁膜を水素化する上記工程では、
上側電極に対しては、13.56〜300MHzの範囲の周波数であり、10W/cm2以下の電力密度の電力を供給し、
下側電極に対しては、50kHz〜13.56MHzの範囲の周波数であり、3W/cm2以下の電力密度の電力を供給し、
1〜500mTorrの範囲の圧力をかけ、
H2および不活性ガスならびにH2からなる群より選択されるガスを供給することを特徴とする請求項21に記載の製造方法。
【請求項23】
上記Si絶縁膜における半導体ナノ粒子の大きさは、1〜10nmの範囲であることを特徴とする請求項1に記載の製造方法。
【請求項24】
半導体ナノ粒子を埋め込んだSi絶縁膜を有するエレクトロルミネセンス素子であって、
下部電極と、
上記下部電極を被覆するように設けられている上記Si絶縁膜であって、NおよびCからなる群より選択される元素を含む上記Si絶縁膜と、
上記Si絶縁膜を被覆するように設けられている上部電極と、
を備えており、
上記Si絶縁膜は、波長632nmでの0.01〜1.0の範囲の減衰係数(k)および3MV/cmより小さい電場としたときに1平方センチメートル当たり1A(A/cm2)よりも大きい電流密度を示すことを特徴とするEL素子。
【請求項25】
上記Si絶縁膜は、3価、4価、5価および希土類の元素からなる群より選択されるドーパントを含み、
当該EL素子は、深紫外線(UV)から遠赤外線(IR)までの周波数の範囲において光吸収特性を示すことを特徴とする請求項24に記載のEL素子。
【請求項26】
上記Si絶縁膜は、波長632nmでの1.8〜3.0の範囲の屈折率(n)および3MV/cmより小さい電場としたときに1A/cm2よりも大きい電流密度を示すことを特徴とする請求項24に記載のEL素子。
【請求項27】
上記Si絶縁膜は、200〜600nmの範囲における波長でスペクトル応答を示すことを特徴とする請求項24に記載のEL素子。
【請求項28】
上記Si絶縁膜は、非化学量論的なSiOXNY薄膜(X+Y<2であり、Y>0)およびSiCX(X<1)からなる群より選択されることを特徴とする請求項24に記載のEL素子。
【請求項29】
上記Si絶縁膜における半導体ナノ粒子は、SiおよびGeからなる群より選択されることを特徴とする請求項24に記載のEL素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−283444(P2009−283444A)
【公開日】平成21年12月3日(2009.12.3)
【国際特許分類】
【出願番号】特願2009−61995(P2009−61995)
【出願日】平成21年3月13日(2009.3.13)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成21年12月3日(2009.12.3)
【国際特許分類】
【出願日】平成21年3月13日(2009.3.13)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]