半導体光素子、及びその製造方法
【課題】パッド電極下にポリイミド樹脂を配して寄生容量を低減する構造を有する半導体光素子において、ポリイミド表面の段差での電極段切れの問題から段差増加による寄生容量の低減が困難となる。
【解決手段】半導体基板２に積層された、エッチング停止層３２と活性層３６とを含む化合物半導体層を積層する。活性層３６までのエッチングによりリッジ部２０とその両脇の低地部４２とを形成する。低地部４２のうちパッド電極１４下に対応する部分は、エッチング停止層３２までエッチングされ、陥凹部４６が形成される。ポリイミド樹脂層２２は、パッド電極１４の下において、低地部４２の深さ、及び台地部４８の高さに、陥凹部４６の深さを加えた厚さとなる。陥凹部４６の深さの増加により寄生容量の低減が図られる。
【解決手段】半導体基板２に積層された、エッチング停止層３２と活性層３６とを含む化合物半導体層を積層する。活性層３６までのエッチングによりリッジ部２０とその両脇の低地部４２とを形成する。低地部４２のうちパッド電極１４下に対応する部分は、エッチング停止層３２までエッチングされ、陥凹部４６が形成される。ポリイミド樹脂層２２は、パッド電極１４の下において、低地部４２の深さ、及び台地部４８の高さに、陥凹部４６の深さを加えた厚さとなる。陥凹部４６の深さの増加により寄生容量の低減が図られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光通信分野等に係る半導体光素子、及びその製造方法に関する。
【背景技術】
【０００２】
近年、光通信の伝送速度の高速化が進んでいる。１０ギガビット／秒（Ｇｂｉｔ／ｓ）を超える伝送速度に対応した高速動作が可能な半導体光素子を実現するためには、半導体光素子に付随する寄生容量を低減することが重要である。図１、図２は、１０Ｇｂｉｔ／ｓでの動作が可能な従来の半導体光素子の垂直断面図であり、それぞれ導波路に直交する断面を表している。図１に示される半導体光素子は、活性層を半絶縁半導体で埋め込む埋め込みヘテロ構造(Buried Heterostructure：ＢＨ)型の半導体レーザである。この素子は、ＩｎＰ（インジウム・リン）基板２上に積層された化合物半導体層に活性層４を含むメサストライプ部６を形成する。メサストライプ部６の両脇は、鉄（Ｆｅ）をドープされた半絶縁性を有するＩｎＰ（Ｆｅ−ＩｎＰ）層８で埋め込まれて平坦化される。これにより、メサストライプ部６上部のコンタクト層に接続される上部電極（アノード電極）１０とＩｎＰ基板２裏面の下部電極（カソード電極）１２との間の電流が活性層４にてストライプ形状の領域に制限されるストライプ構造が実現される。上部電極１０は、Ｆｅ−ＩｎＰ層８上に配置されるワイヤボンディング用のパッド電極１４に接続される。
【０００３】
上述のＦｅ−ＩｎＰ層８の埋込み成長は、通常６００℃前後の高温で行われるため、メサストライプ部６を構成する半導体層からＦｅ−ＩｎＰ層８へのドーパント（例えばＺｎなど）の熱拡散が起こる。図１において、点線で囲む領域１６は熱拡散した領域を模式的に示している。
【０００４】
ＢＨ構造の半導体光素子の寄生容量を構成する成分として、ＰＩＮ接合容量Ｃｐｉｎ、メサストライプ部６両脇の拡散容量Ｃｄｆ、パッド容量Ｃｐａｄが存在する。拡散容量Ｃｄｆは上述の熱拡散により増加し得る。また、パッド容量Ｃｐａｄは、パッド電極１４がＩｎＰ基板２等との間に生じる容量であり、その面積と共に増加する。このような寄生容量の増加は動作速度の高速化の障害となる。
【０００５】
この寄生容量を低減する素子構造として、図２に示す半導体光素子が提案されている。この素子は、リッジ導波路型の半導体レーザであり、ＩｎＰ基板２上に積層された化合物半導体層のうち活性層４より上の層にリッジ部２０を形成し、活性層４にて電流が流れる領域をリッジ部２０に対応した部分に制限する。リッジ部２０の両脇の低地部は、例えば、ポリイミド樹脂層２２（比誘電率εｒ＝３．６）で埋め込まれる。この構造では化合物半導体層からポリイミド樹脂層２２へのドーパントの熱拡散が抑制されるので拡散容量Ｃｄｆが低減される。また、ポリイミド樹脂の誘電率は、ＢＨ構造の素子で用いられるＦｅ−ＩｎＰの誘電率（εｒ＝１２．６）に比べると低く、パッド電極１４は低誘電率のポリイミド樹脂層２２の上に配置されるので、パッド容量Ｃｐａｄも低減される。また、ポリイミド樹脂層２２をパッド電極１４の下で高くしてパッド電極１４とＩｎＰ基板２側との距離を増加させ、寄生容量を低減させている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
今後の展望である２５〜１００Ｇビット／秒という、より高速の動作を実現するためには、さらなる寄生容量の低減が必須であり、上述した低容量化対策をさらに推し進める必要がある。
【０００８】
この点、図２に示したように、ポリイミド樹脂層２２をパッド電極１４の形成位置にて凸形状としてリッジ部２０より高くする構造では、パッド電極１４とコンタクト層に接続される上部電極１０とをつなぐ配線が、ポリイミド樹脂層２２の段差の側面に形成される構造となる。この段差側面を垂直や逆テーパ状とすると、図３に示すように、電極が当該側面にて均一に形成されずカバレッジ性が悪化し、電極断線２４による不発振などの不具合が発生しやすい。この問題は当該段差側面が順テーパ状の斜面であれば比較的起こりにくくなる。しかし、この場合であっても段差が大きくなると、段差を形成するエッチングでの側面形状の加工ばらつきの影響が大きくなって、電極断線による不発振などの歩留り低下が起こる。このため、ポリイミド樹脂層２２の段差は３μｍ程度に制限されている。すなわち、段差を大きくして寄生容量を低減することには限界がある。
【０００９】
本発明は上記問題点を解決するためになされたものであり、一層のパッド容量の低減と歩留まり低下防止とを可能とする半導体光素子、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体光素子は、半導体基板表面に積層された、活性層を含む化合物半導体層と、当該化合物半導体層表面に形成されたリッジ部と、前記リッジ部に対して相対的に低く形成される前記化合物半導体層表面の低地部を埋め、前記リッジ部と共にストライプ構造を形成する電流ブロック層と、前記リッジ部上部に接続される上部電極と、前記活性層に対して前記上部電極とは反対側に位置する下部電極とを有するものであって、前記電流ブロック層の上に配置され、前記上部電極に電気的に接続されるボンディング用のパッド電極と、前記低地部内の前記パッド電極下に対応する領域に一段深く形成され、前記活性層と前記下部電極との間の深さに達する陥凹部と、を有し、前記電流ブロック層が、前記パッド電極下に位置する部分として、前記化合物半導体層より低誘電率の絶縁体からなり、前記陥凹部内まで埋め込まれた低誘電率部を有するものである。
【００１１】
本発明に係る上記半導体光素子において、前記陥凹部の深さは１μｍ以上とすることができ、前記低誘電率部は、ポリイミド等の有機材料で構成することができ、また、前記活性層としてＩｎＧａＡｓＰ（インジウム・ガリウム・ヒ素・リン）又はＩｎＧａＡｌＡｓ（インジウム・ガリウム・アルミニウム・ヒ素）からなるものを備えた構成とすることができる。
【００１２】
本発明の好適な態様である半導体光素子は、前記低誘電率部が下に配置された前記パッド電極をレーザ変調信号の入力端子又は出力端子として用いて構成された、変調器集積型半導体レーザ又は直接電流変調型半導体レーザである。
【００１３】
本発明に係る半導体光素子の製造方法は、上記半導体光素子を製造する方法であって、前記半導体基板上に、前記活性層より下にエッチング停止層を含む前記化合物半導体層を積層する工程と、前記化合物半導体層を前記エッチング停止層より上の位置までエッチングして前記リッジ部を形成する第１エッチング工程と、前記第１エッチング工程後、前記エッチング停止層で停止するエッチングを行って前記陥凹部を形成する第２エッチング工程と、前記第２エッチング工程後、素子表面に絶縁体からなる保護膜を形成する工程と、前記保護膜の形成後、前記陥凹部及びその上に前記低誘電率部を埋め込む工程と、前記保護膜に前記リッジ部の上面へのスルーホールを形成する工程と、前記スルーホール形成後、導電体からなる前記上部電極及び前記パッド電極を形成する工程と、を有する方法である。
【００１４】
上記製造方法は、前記第１エッチング工程後に、前記電流ブロック層として前記低地部に半絶縁性半導体層を埋め込む工程を有し、前記第２エッチング工程が、前記半絶縁性半導体層の形成後、前記パッド電極の下に対応する部分を選択的にエッチングするようにした製造方法を含む。
【発明の効果】
【００１５】
本発明の半導体光素子、及びその製造方法によれば、パッド電極の下に配置される低誘電率の絶縁体の厚みを、その表面の段差を高くせずに増加させることができ、表面の電極断線による歩留まり低下を回避しつつパッド電極の寄生容量が低減される。これにより、寄生容量を低減することができ、高速動作が可能で高品質な半導体光素子が実現可能となる。
【図面の簡単な説明】
【００１６】
【図１】従来のＢＨ型半導体レーザの垂直断面図である。
【図２】従来のリッジ導波路型半導体レーザの垂直断面図である。
【図３】従来の半導体光素子の問題点を説明するリッジ導波路型半導体レーザの垂直断面図である。
【図４】本発明の第１の実施形態に係る半導体光素子であるリッジ導波路型半導体レーザの模式的な斜視図である。
【図５】図４に示す半導体光素子の模式的な垂直断面図である。
【図６】本発明の第１の実施形態に係る半導体光素子の製造方法の主要工程での素子の垂直断面図である。
【図７】本発明の第２の実施形態に係る半導体光素子であるＢＨ型半導体レーザの模式的な斜視図である。
【図８】図７に示す半導体光素子の模式的な垂直断面図である。
【図９】本発明の第２の実施形態に係る半導体光素子の製造方法の主要工程での素子の垂直断面図である。
【図１０】従来のＢＨ型半導体レーザの構造を示す垂直断面図である。
【図１１】本発明の第３の実施形態に係る半導体光素子であるＥＡ変調器集積型ＤＦＢレーザの模式的な斜視図である。
【発明を実施するための形態】
【００１７】
以下、説明を簡略にするため、各実施形態及び上記従来の構成とで技術的に共通する構成要素には同一の符号を付している。
【００１８】
［第１の実施形態］
本発明の第１の実施形態に係る半導体光素子は、リッジ導波路型の半導体レーザである。図４は、本素子の模式的な斜視図である。また、図５は、図４に示す半導体光素子の模式的な垂直断面図であり、図４の直線ａ−ａに沿った断面を表している。
【００１９】
ｎ型のＩｎＰ基板２上には、第１バッファー層３０、エッチング停止層３２、第２バッファー層３４、活性層３６、クラッド層３８、コンタクト層４０を含む化合物半導体層が積層される。一方、ＩｎＰ基板２の裏面には下部電極１２が設けられる。
【００２０】
化合物半導体層の活性層３６より上の層をエッチングすることにより、素子表面に直線的に延びるリッジ部２０が形成される。ここで、エッチングによりリッジ部２０より低くなった部分を低地部４２と称する。低地部４２を絶縁性を有した材料で埋め込んだ後、リッジ部２０の上には上部電極として上部電極１０が配置され、リッジ部２０の横にはボンディングワイヤ用のパッド電極１４が配置され、両電極１０，１４は配線４４により接続される。配線４４はその寄生容量を小さくするために、上部電極１０の長さ（リッジ部２０の延在方向の寸法）や、パッド電極１４の寸法に比べて比較的小さい幅に形成することが好適である。
【００２１】
低地部４２はリッジ部２０の両側の他、パッド電極１４及び配線４４の下にも形成される。低地部４２の底面の位置（高さ）は具体的には、活性層３６の上面で規定される。リッジ部２０の両側や配線４４の下などにおける化合物半導体層表面はこの高さに位置する。これに対して、低地部４２内のパッド電極１４下に対応する領域の化合物半導体層には、図５に示すように、低地部４２より窪んだ陥凹部４６が形成される。陥凹部４６は、活性層３６と下部電極１２との間の深さに達する。すなわち、陥凹部４６の底面の高さは活性層３６より下にある。陥凹部４６の底面の高さは具体的には、エッチング停止層３２の上面で規定される。陥凹部４６は活性層３６を突き抜けるが、それにより生じる活性層３６の断面はリッジ部２０に対応した位置、すなわち電流が集中する部分から離れており、当該断面が素子特性に与える影響は抑制される。
【００２２】
陥凹部４６及び低地部４２には電流ブロック層としてポリイミド樹脂層２２が埋め込まれる。ポリイミド樹脂層２２は化合物半導体層と比較して低い誘電率（例えばεｒ＝３．６）を有する絶縁体であり、本実施形態では、パッド電極１４下にて陥凹部４６内まで埋め込まれるポリイミド樹脂層２２が、パッド電極１４とＩｎＰ基板２又は下部電極１２との間の低誘電率部を構成する。
【００２３】
パッド電極１４に対応した領域にてポリイミド樹脂層２２の表面は、その周囲より一段高く形成され、この高くなった台地部４８の上にパッド電極１４が配置される。なお、台地部４８の段差側面は順テーパの斜面に形成され、この上に配置される配線４４の段切れを防止している。
【００２４】
パッド電極１４の下のポリイミド樹脂層２２は、陥凹部４６を設けたことにより他の部分よりも厚く形成され、これによりパッド電極１４の寄生容量が低減される。さらに、パッド電極１４の下のポリイミド樹脂層２２に台地部４８を設けることにより、寄生容量を一層低減させることができる。ここで、台地部４８を高くしてポリイミド樹脂層２２の厚みを増すことは上述したように配線４４の段切れが起こりやすくなる懸念があるのに対し、陥凹部４６を深くしてポリイミド樹脂層２２の厚みを増すことには配線４４の段切れの問題が生じない。陥凹部４６の深さはエッチング停止層３２の上に積層する第２バッファー層３４の厚みを増すことで増加させることができる。例えば、第２バッファー層３４は有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法を用いて５〜６μｍといった厚さ、つまり台地部４８の高さ制限を超える厚みに形成することができる。
【００２５】
次に、本半導体光素子の製造方法について説明する。図６は、本半導体光素子の製造方法の主要工程での素子の垂直断面図であり、その断面は図５と同じく図４の直線ａ−ａを通る位置にある。
【００２６】
まず、ＩｎＰ基板２上にＭＯＣＶＤ法を用い、化合物半導体層として、第１バッファー層３０、エッチング停止層３２、第２バッファー層３４、活性層３６、クラッド層３８、コンタクト層４０を含む多層構造が積層される。第１バッファー層３０はｎ型のＩｎＰからなり、ＩｎＰ基板２表面に積層され、その厚さは例えば、０．５μｍである。
【００２７】
第１バッファー層３０の上にエッチング停止層３２が積層される。エッチング停止層３２は、その上に積層される第２バッファー層３４に陥凹部４６を形成するエッチングに対して耐蝕性を有する材料からなり、例えば、ｎ型のＩｎＧａＡｓＰで形成され、厚さは例えば、２０ｎｍに設定される。
【００２８】
第２バッファー層３４はｎ型ＩｎＰからなり、厚さは、所望の陥凹部４６の深さに応じて設定され、例えば、５μｍとされる。
【００２９】
第２バッファー層３４の積層後、活性層３６が形成される。活性層３６は、多層構造を有し多重量子井戸を形成する。例えば、活性層３６は、アンドープのＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓを用いて形成される。
【００３０】
活性層３６の積層後、クラッド層３８が積層される。クラッド層３８はｐ型ＩｎＰからなり、厚さは例えば、１．５μｍである。コンタクト層４０は例えば、ｐ型ＩｎＧａＡｓを用いて、クラッド層３８の上に例えば、０．２μｍの厚みに積層される。
【００３１】
上述のように形成された化合物半導体層の表面にＣＶＤ酸化膜（例えば、厚さ０．１μｍ）を形成し、当該酸化膜をフォトリソグラフィ技術によりパターニングする。このパターニング後の酸化膜５０をエッチングマスクとして用い、まず、コンタクト層４０をエッチングする。これにより、リッジ部２０を形成する位置にストライプ状にコンタクト層４０が残され、一方、当該ストライプ状のコンタクト層４０の両側を含む領域（低地部４２の形成予定領域）からコンタクト層４０が除去される（図６（Ａ））。ストライプ状のコンタクト層４０ａの幅は例えば、２．０μｍとすることができる。直線ａ−ａ断面において、リッジ部２０の右側には低地部４２としてリッジ部２０に沿った溝だけが形成されるのに対し、左側にはパッド電極１４下の低地部４２も形成されるので、図６（Ａ）において、酸化膜５０の開口幅も右側より左側が大きくなるように示している。例えば、右側の開口は、リッジ部２０に沿った溝の幅に対応した幅に設定され、例えば、幅１０μｍに設定される。一方、左側の開口幅は例えば５０μｍとする。
【００３２】
その後、塩酸と燐酸との混合液によるウェットエッチングを用いてクラッド層３８をエッチングして、図６（Ｂ）に示すような逆メサ断面形状のリッジ導波路であるリッジ部２０を形成する。リッジ部２０が形成されると同時に、エッチングでクラッド層３８を除去された領域が低地部４２となる。なお、このクラッド層３８を除去するエッチング工程（第１エッチング工程）では、活性層３６がエッチング停止層として機能する。
【００３３】
次に、ＣＶＤ法により酸化膜を素子表面全体に形成し、さらにその上に、フォトレジスト膜を塗布する。酸化膜の厚さは例えば、０．５μｍとされる。フォトレジスト膜をパターニングし、低地部４２の底面のうち陥凹部４６を形成する領域に開口を有したレジストマスクを形成する。例えば、この開口の幅は３０μｍとされる。このレジストマスクを用いて、ウェットエッチングにより酸化膜をパターニングする。その後、レジストマスクは除去され、パターニングされた酸化膜が以下に述べる第２エッチング工程のエッチングマスクとして用いられる。第２エッチング工程では、まず、硫酸と過酸化水素、水の混合液によるウェットエッチングを行い、陥凹部４６となる位置の活性層３６を除去する。さらに、塩酸と燐酸の混合液によるウェットエッチングを行い、陥凹部４６となる位置の第２バッファー層３４を除去する。この第２バッファー層３４のエッチングは、エッチング停止層３２が露出するまで行われる。このように本製造方法では選択エッチング法を用いているため、陥凹部４６の深さを好適な精度で制御できる。第２エッチング工程後、エッチングマスクとして用いた酸化膜は除去される。
【００３４】
次に、ＣＶＤ法によりパッシベーション膜５２を例えば、０．５μｍの膜厚で素子表面全体、すなわち、リッジ部２０、低地部４２、陥凹部４６の表面に形成する。その後、ポリイミド樹脂を素子表面全体に塗布し、ポリイミド樹脂層２２を形成する（図６（Ｃ））。
【００３５】
ポリイミド樹脂層２２の上に形成されるパッド電極１４の密着性を向上させるため、ポリイミド樹脂層２２の表面に絶縁膜５４を形成する。この絶縁膜５４は、プラズマＣＶＤによりポリイミド樹脂層２２の表面に堆積させた絶縁膜を、フォトリソグラフィ技術及びウェットエッチングによりパターニングして、パッド電極１４に対応する領域に配置される。
【００３６】
続いて、リッジ部２０及び低地部４２が設けられた領域を覆うレジストマスク５６を形成してドライエッチングを行い、ポリイミド樹脂層２２のエッチバックを行う（図６（Ｄ））。次に、レジストマスク５６を除去し、台地部４８となる領域に新たにレジストマスクを形成してエッチバック法により、台地部４８となる領域以外を平坦にエッチングする。エッチバックはリッジ部２０上面が現れるまで行われる。このエッチバック処理により台地部４８が形成される。エッチバック処理が完了すると、レジストマスクを除去する。さらに、リッジ部２０上面のパッシベーション膜５２を除去して、リッジ部２０上部のコンタクト層４０ａへのスルーホールが形成される（図６（Ｅ））。
【００３７】
その後、電子ビーム（Electron Beam：ＥＢ）蒸着法によりＴｉ／Ｐｔ／Ａｕからなる厚さ1μｍ程度の電極層を形成する。電極層はイオンミリングによりパターニングされ、コンタクト層４０ａに接触する上部電極１０と、これにつながる配線４４及びパッド電極１４が形成される。ＩｎＰ基板２の裏面には、研磨後、下部電極１２が形成される（図６（Ｆ））。これら電極の形成後、素子は電極アロイ等の工程を経る。
【００３８】
以上のウェハ状態での素子製造工程が完了すると、ウェハはリッジに直交する方向に劈開され、バー状の断片にされる。バーの幅（短辺のサイズ）は所望のキャビティ長に設定され、例えば、２００μｍとされる。バー状の断片は、その劈開面に反射保護膜を形成される。その後、断片の長辺方向に複数配列された素子はチップに分離される。
【００３９】
上述の実施形態にて例示した数値にて作製した半導体レーザの伝送速度を評価した結果、従来構造と比較して１〜２Ｇｂｉｔ／ｓ向上しており、本発明による良好な結果が確認できた。
【００４０】
［第２の実施形態］
上述の第１の実施形態は、リッジ導波路型の半導体レーザに本発明を適用したものであったが、本発明はＢＨ型の半導体レーザにも適用することができる。以下、説明する第２の実施形態に係る半導体光素子はこのＢＨ型半導体レーザである。図７は、本素子の模式的な斜視図である。また、図８は、図７に示す半導体光素子の模式的な垂直断面図であり、図７の直線ａ−ａに沿った断面を表している。また、図９は、本半導体光素子の製造方法の主要工程での素子の垂直断面図であり、その断面は図８と同じく図７の直線ａ−ａを通る位置にある。
【００４１】
本素子は、ＩｎＰ基板２上に積層された、第１の実施形態と同様の構造の化合物半導体層をエッチングしてメサストライプ部６が形成される。メサストライプ部６の両側の低地部４２は半絶縁性ＩｎＰ層６０で埋め込まれ、パッド電極１４下に配置される低誘電率部６２は、半絶縁性ＩｎＰ層６０を貫通する窪み６４に埋め込まれる。
【００４２】
この構造を本素子の製造方法を説明しつつ、より詳細に述べる。ＩｎＰ基板２に積層される化合物半導体層は、第１の実施形態と同様、活性層３６より下にエッチング停止層３２が形成されると共に、エッチング停止層３２と活性層３６との間には比較的厚い第２バッファー層３４が設けられる。例えば、第２バッファー層３４は厚さ５μｍとされる。
【００４３】
メサストライプ部６を形成する第１のエッチング工程では、化合物半導体層の表面に例えば、ＣＶＤ法によって酸化膜（例えば、厚さ０．５μｍ）を形成し、当該酸化膜をフォトリソグラフィ技術によりパターニングして、メサストライプ部６の形成領域に酸化膜６６を形成する。例えば、ストライプパターンの酸化膜６６の幅は１〜２．５μｍ程度とされる。
【００４４】
この酸化膜６６をエッチングマスクとして用い、化合物半導体層をドライエッチングする。このエッチングは、メサストライプ部６に活性層３６が含まれるように、第２バッファー層３４に達してから停止される。例えば、当該エッチングは、第２バッファー層３４に達してから、さらに１．０μｍ程度深く掘り込む。引き続いて、ドライエッチダメージ除去のため、ドライエッチングにより露出した表面を臭素系溶液により０．１μｍ程度エッチングする。これにより、メサストライプ部６が形成される。同時に、当該エッチングで化合物半導体層を除去された領域が低地部４２となる。
【００４５】
メサストライプ部６の上面に酸化膜６６をマスクとして配した状態で、低地部４２に、ＭＯＣＶＤ法によりＦｅまたはＲｕ（ルテニウム）をドープした半絶縁性ＩｎＰ層６０が埋め込み成長される。半絶縁性ＩｎＰ層６０はメサストライプ部６の上面を越える高さまで積層することができる（図９（Ａ））。半絶縁性ＩｎＰ層６０の形成後、酸化膜６６は除去される。
【００４６】
次に、ＣＶＤ法により酸化膜６８を素子表面全体に形成し、さらにその上に、フォトレジスト膜を塗布する。酸化膜６８の厚さは例えば、０．５μｍとされる。フォトレジスト膜をパターニングし、陥凹部４６を形成する領域に開口を有したレジストマスクを形成する。例えば、この開口の幅は３０μｍとされる。このレジストマスクを用いて、ウェットエッチングにより酸化膜６８をパターニングする。その後、レジストマスクは除去され、パターニングされた酸化膜６８が以下に述べる第２エッチング工程のエッチングマスクとして用いられる。
【００４７】
第２エッチング工程では、塩酸と燐酸の混合液によるウェットエッチングを行い、半絶縁性ＩｎＰ層６０と第２バッファー層３４を除去する（図９（Ｂ））。第２バッファー層３４のエッチングは、エッチング停止層３２が露出するまで行われる。第２エッチング工程では、低地部４２の底面より下に残る第２バッファー層３４が除去され、低地部４２の底面位置より窪んだ陥凹部４６が形成される。上述のように本製造方法では、選択エッチング法を用いているため、陥凹部４６を含む窪み６４の深さを好適な精度で制御できる。第２エッチング工程後、エッチングマスクとして用いた酸化膜は除去される。
【００４８】
本素子の製造方法における以降の工程、例えば、上部電極１０、配線４４、パッド電極１４、下部電極１２の形成やウェハからのチップの切り出しなどは第１の実施形態で説明した工程と同様である（図９（Ｃ））。
【００４９】
上述の実施形態にて例示した数値にて作製した半導体レーザの伝送速度を評価した結果、図１０に示す従来構造と比較して１〜２Ｇｂｉｔ／ｓ向上しており、本発明による良好な結果が確認できた。
【００５０】
［第３の実施形態］
上述した第１及び第２の実施形態は、直接電流変調型半導体レーザであり、パッド電極１４に印加する変調信号に応じて、活性層３６での発光を直接変調するものである。一方、本発明は、半導体レーザ、変調器などが集積形成された半導体光素子にも適用することができる。
【００５１】
図１１は、第３の実施形態に係る半導体光素子の模式的な斜視図である。本素子は、分布帰還（Distributed Feed Back：ＤＦＢ）レーザ８０の前方に電界吸収(Electro Absorption：ＥＡ)型変調器８２をモノリシックに集積したＥＡ変調器集積型ＤＦＢレーザである。
【００５２】
本素子も第１、第２の実施形態と同様のプロセスによって、ＥＡ型変調器８２に形成されるパッド電極１４の下に陥凹部４６を有する深い窪みを形成し、これに埋め込まれる低誘電率部を設けることができ、これにより、パッド電極１４の寄生容量の低減が図られ、ＥＡ型変調器８２の動作速度の高速化が可能となる。
【符号の説明】
【００５３】
２ ＩｎＰ基板、６ メサストライプ部、８ Ｆｅ−ＩｎＰ層、１０ 上部電極、１２ 下部電極、１４ パッド電極、２０ リッジ部、２２ ポリイミド樹脂層、３０ 第１バッファー層、３２ エッチング停止層、３４ 第２バッファー層、３６ 活性層、３８ クラッド層、４０ コンタクト層、４２ 低地部、４４ 配線、４６ 陥凹部、４８ 台地部、５０，６６，６８ 酸化膜、５２ パッシベーション膜、５４ 絶縁膜、５６ レジストマスク、６０ 半絶縁性ＩｎＰ層、６２ 低誘電率部、６４ 窪み、８０ ＤＦＢレーザ、８２ ＥＡ型変調器。
【技術分野】
【０００１】
本発明は光通信分野等に係る半導体光素子、及びその製造方法に関する。
【背景技術】
【０００２】
近年、光通信の伝送速度の高速化が進んでいる。１０ギガビット／秒（Ｇｂｉｔ／ｓ）を超える伝送速度に対応した高速動作が可能な半導体光素子を実現するためには、半導体光素子に付随する寄生容量を低減することが重要である。図１、図２は、１０Ｇｂｉｔ／ｓでの動作が可能な従来の半導体光素子の垂直断面図であり、それぞれ導波路に直交する断面を表している。図１に示される半導体光素子は、活性層を半絶縁半導体で埋め込む埋め込みヘテロ構造(Buried Heterostructure：ＢＨ)型の半導体レーザである。この素子は、ＩｎＰ（インジウム・リン）基板２上に積層された化合物半導体層に活性層４を含むメサストライプ部６を形成する。メサストライプ部６の両脇は、鉄（Ｆｅ）をドープされた半絶縁性を有するＩｎＰ（Ｆｅ−ＩｎＰ）層８で埋め込まれて平坦化される。これにより、メサストライプ部６上部のコンタクト層に接続される上部電極（アノード電極）１０とＩｎＰ基板２裏面の下部電極（カソード電極）１２との間の電流が活性層４にてストライプ形状の領域に制限されるストライプ構造が実現される。上部電極１０は、Ｆｅ−ＩｎＰ層８上に配置されるワイヤボンディング用のパッド電極１４に接続される。
【０００３】
上述のＦｅ−ＩｎＰ層８の埋込み成長は、通常６００℃前後の高温で行われるため、メサストライプ部６を構成する半導体層からＦｅ−ＩｎＰ層８へのドーパント（例えばＺｎなど）の熱拡散が起こる。図１において、点線で囲む領域１６は熱拡散した領域を模式的に示している。
【０００４】
ＢＨ構造の半導体光素子の寄生容量を構成する成分として、ＰＩＮ接合容量Ｃｐｉｎ、メサストライプ部６両脇の拡散容量Ｃｄｆ、パッド容量Ｃｐａｄが存在する。拡散容量Ｃｄｆは上述の熱拡散により増加し得る。また、パッド容量Ｃｐａｄは、パッド電極１４がＩｎＰ基板２等との間に生じる容量であり、その面積と共に増加する。このような寄生容量の増加は動作速度の高速化の障害となる。
【０００５】
この寄生容量を低減する素子構造として、図２に示す半導体光素子が提案されている。この素子は、リッジ導波路型の半導体レーザであり、ＩｎＰ基板２上に積層された化合物半導体層のうち活性層４より上の層にリッジ部２０を形成し、活性層４にて電流が流れる領域をリッジ部２０に対応した部分に制限する。リッジ部２０の両脇の低地部は、例えば、ポリイミド樹脂層２２（比誘電率εｒ＝３．６）で埋め込まれる。この構造では化合物半導体層からポリイミド樹脂層２２へのドーパントの熱拡散が抑制されるので拡散容量Ｃｄｆが低減される。また、ポリイミド樹脂の誘電率は、ＢＨ構造の素子で用いられるＦｅ−ＩｎＰの誘電率（εｒ＝１２．６）に比べると低く、パッド電極１４は低誘電率のポリイミド樹脂層２２の上に配置されるので、パッド容量Ｃｐａｄも低減される。また、ポリイミド樹脂層２２をパッド電極１４の下で高くしてパッド電極１４とＩｎＰ基板２側との距離を増加させ、寄生容量を低減させている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
今後の展望である２５〜１００Ｇビット／秒という、より高速の動作を実現するためには、さらなる寄生容量の低減が必須であり、上述した低容量化対策をさらに推し進める必要がある。
【０００８】
この点、図２に示したように、ポリイミド樹脂層２２をパッド電極１４の形成位置にて凸形状としてリッジ部２０より高くする構造では、パッド電極１４とコンタクト層に接続される上部電極１０とをつなぐ配線が、ポリイミド樹脂層２２の段差の側面に形成される構造となる。この段差側面を垂直や逆テーパ状とすると、図３に示すように、電極が当該側面にて均一に形成されずカバレッジ性が悪化し、電極断線２４による不発振などの不具合が発生しやすい。この問題は当該段差側面が順テーパ状の斜面であれば比較的起こりにくくなる。しかし、この場合であっても段差が大きくなると、段差を形成するエッチングでの側面形状の加工ばらつきの影響が大きくなって、電極断線による不発振などの歩留り低下が起こる。このため、ポリイミド樹脂層２２の段差は３μｍ程度に制限されている。すなわち、段差を大きくして寄生容量を低減することには限界がある。
【０００９】
本発明は上記問題点を解決するためになされたものであり、一層のパッド容量の低減と歩留まり低下防止とを可能とする半導体光素子、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体光素子は、半導体基板表面に積層された、活性層を含む化合物半導体層と、当該化合物半導体層表面に形成されたリッジ部と、前記リッジ部に対して相対的に低く形成される前記化合物半導体層表面の低地部を埋め、前記リッジ部と共にストライプ構造を形成する電流ブロック層と、前記リッジ部上部に接続される上部電極と、前記活性層に対して前記上部電極とは反対側に位置する下部電極とを有するものであって、前記電流ブロック層の上に配置され、前記上部電極に電気的に接続されるボンディング用のパッド電極と、前記低地部内の前記パッド電極下に対応する領域に一段深く形成され、前記活性層と前記下部電極との間の深さに達する陥凹部と、を有し、前記電流ブロック層が、前記パッド電極下に位置する部分として、前記化合物半導体層より低誘電率の絶縁体からなり、前記陥凹部内まで埋め込まれた低誘電率部を有するものである。
【００１１】
本発明に係る上記半導体光素子において、前記陥凹部の深さは１μｍ以上とすることができ、前記低誘電率部は、ポリイミド等の有機材料で構成することができ、また、前記活性層としてＩｎＧａＡｓＰ（インジウム・ガリウム・ヒ素・リン）又はＩｎＧａＡｌＡｓ（インジウム・ガリウム・アルミニウム・ヒ素）からなるものを備えた構成とすることができる。
【００１２】
本発明の好適な態様である半導体光素子は、前記低誘電率部が下に配置された前記パッド電極をレーザ変調信号の入力端子又は出力端子として用いて構成された、変調器集積型半導体レーザ又は直接電流変調型半導体レーザである。
【００１３】
本発明に係る半導体光素子の製造方法は、上記半導体光素子を製造する方法であって、前記半導体基板上に、前記活性層より下にエッチング停止層を含む前記化合物半導体層を積層する工程と、前記化合物半導体層を前記エッチング停止層より上の位置までエッチングして前記リッジ部を形成する第１エッチング工程と、前記第１エッチング工程後、前記エッチング停止層で停止するエッチングを行って前記陥凹部を形成する第２エッチング工程と、前記第２エッチング工程後、素子表面に絶縁体からなる保護膜を形成する工程と、前記保護膜の形成後、前記陥凹部及びその上に前記低誘電率部を埋め込む工程と、前記保護膜に前記リッジ部の上面へのスルーホールを形成する工程と、前記スルーホール形成後、導電体からなる前記上部電極及び前記パッド電極を形成する工程と、を有する方法である。
【００１４】
上記製造方法は、前記第１エッチング工程後に、前記電流ブロック層として前記低地部に半絶縁性半導体層を埋め込む工程を有し、前記第２エッチング工程が、前記半絶縁性半導体層の形成後、前記パッド電極の下に対応する部分を選択的にエッチングするようにした製造方法を含む。
【発明の効果】
【００１５】
本発明の半導体光素子、及びその製造方法によれば、パッド電極の下に配置される低誘電率の絶縁体の厚みを、その表面の段差を高くせずに増加させることができ、表面の電極断線による歩留まり低下を回避しつつパッド電極の寄生容量が低減される。これにより、寄生容量を低減することができ、高速動作が可能で高品質な半導体光素子が実現可能となる。
【図面の簡単な説明】
【００１６】
【図１】従来のＢＨ型半導体レーザの垂直断面図である。
【図２】従来のリッジ導波路型半導体レーザの垂直断面図である。
【図３】従来の半導体光素子の問題点を説明するリッジ導波路型半導体レーザの垂直断面図である。
【図４】本発明の第１の実施形態に係る半導体光素子であるリッジ導波路型半導体レーザの模式的な斜視図である。
【図５】図４に示す半導体光素子の模式的な垂直断面図である。
【図６】本発明の第１の実施形態に係る半導体光素子の製造方法の主要工程での素子の垂直断面図である。
【図７】本発明の第２の実施形態に係る半導体光素子であるＢＨ型半導体レーザの模式的な斜視図である。
【図８】図７に示す半導体光素子の模式的な垂直断面図である。
【図９】本発明の第２の実施形態に係る半導体光素子の製造方法の主要工程での素子の垂直断面図である。
【図１０】従来のＢＨ型半導体レーザの構造を示す垂直断面図である。
【図１１】本発明の第３の実施形態に係る半導体光素子であるＥＡ変調器集積型ＤＦＢレーザの模式的な斜視図である。
【発明を実施するための形態】
【００１７】
以下、説明を簡略にするため、各実施形態及び上記従来の構成とで技術的に共通する構成要素には同一の符号を付している。
【００１８】
［第１の実施形態］
本発明の第１の実施形態に係る半導体光素子は、リッジ導波路型の半導体レーザである。図４は、本素子の模式的な斜視図である。また、図５は、図４に示す半導体光素子の模式的な垂直断面図であり、図４の直線ａ−ａに沿った断面を表している。
【００１９】
ｎ型のＩｎＰ基板２上には、第１バッファー層３０、エッチング停止層３２、第２バッファー層３４、活性層３６、クラッド層３８、コンタクト層４０を含む化合物半導体層が積層される。一方、ＩｎＰ基板２の裏面には下部電極１２が設けられる。
【００２０】
化合物半導体層の活性層３６より上の層をエッチングすることにより、素子表面に直線的に延びるリッジ部２０が形成される。ここで、エッチングによりリッジ部２０より低くなった部分を低地部４２と称する。低地部４２を絶縁性を有した材料で埋め込んだ後、リッジ部２０の上には上部電極として上部電極１０が配置され、リッジ部２０の横にはボンディングワイヤ用のパッド電極１４が配置され、両電極１０，１４は配線４４により接続される。配線４４はその寄生容量を小さくするために、上部電極１０の長さ（リッジ部２０の延在方向の寸法）や、パッド電極１４の寸法に比べて比較的小さい幅に形成することが好適である。
【００２１】
低地部４２はリッジ部２０の両側の他、パッド電極１４及び配線４４の下にも形成される。低地部４２の底面の位置（高さ）は具体的には、活性層３６の上面で規定される。リッジ部２０の両側や配線４４の下などにおける化合物半導体層表面はこの高さに位置する。これに対して、低地部４２内のパッド電極１４下に対応する領域の化合物半導体層には、図５に示すように、低地部４２より窪んだ陥凹部４６が形成される。陥凹部４６は、活性層３６と下部電極１２との間の深さに達する。すなわち、陥凹部４６の底面の高さは活性層３６より下にある。陥凹部４６の底面の高さは具体的には、エッチング停止層３２の上面で規定される。陥凹部４６は活性層３６を突き抜けるが、それにより生じる活性層３６の断面はリッジ部２０に対応した位置、すなわち電流が集中する部分から離れており、当該断面が素子特性に与える影響は抑制される。
【００２２】
陥凹部４６及び低地部４２には電流ブロック層としてポリイミド樹脂層２２が埋め込まれる。ポリイミド樹脂層２２は化合物半導体層と比較して低い誘電率（例えばεｒ＝３．６）を有する絶縁体であり、本実施形態では、パッド電極１４下にて陥凹部４６内まで埋め込まれるポリイミド樹脂層２２が、パッド電極１４とＩｎＰ基板２又は下部電極１２との間の低誘電率部を構成する。
【００２３】
パッド電極１４に対応した領域にてポリイミド樹脂層２２の表面は、その周囲より一段高く形成され、この高くなった台地部４８の上にパッド電極１４が配置される。なお、台地部４８の段差側面は順テーパの斜面に形成され、この上に配置される配線４４の段切れを防止している。
【００２４】
パッド電極１４の下のポリイミド樹脂層２２は、陥凹部４６を設けたことにより他の部分よりも厚く形成され、これによりパッド電極１４の寄生容量が低減される。さらに、パッド電極１４の下のポリイミド樹脂層２２に台地部４８を設けることにより、寄生容量を一層低減させることができる。ここで、台地部４８を高くしてポリイミド樹脂層２２の厚みを増すことは上述したように配線４４の段切れが起こりやすくなる懸念があるのに対し、陥凹部４６を深くしてポリイミド樹脂層２２の厚みを増すことには配線４４の段切れの問題が生じない。陥凹部４６の深さはエッチング停止層３２の上に積層する第２バッファー層３４の厚みを増すことで増加させることができる。例えば、第２バッファー層３４は有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法を用いて５〜６μｍといった厚さ、つまり台地部４８の高さ制限を超える厚みに形成することができる。
【００２５】
次に、本半導体光素子の製造方法について説明する。図６は、本半導体光素子の製造方法の主要工程での素子の垂直断面図であり、その断面は図５と同じく図４の直線ａ−ａを通る位置にある。
【００２６】
まず、ＩｎＰ基板２上にＭＯＣＶＤ法を用い、化合物半導体層として、第１バッファー層３０、エッチング停止層３２、第２バッファー層３４、活性層３６、クラッド層３８、コンタクト層４０を含む多層構造が積層される。第１バッファー層３０はｎ型のＩｎＰからなり、ＩｎＰ基板２表面に積層され、その厚さは例えば、０．５μｍである。
【００２７】
第１バッファー層３０の上にエッチング停止層３２が積層される。エッチング停止層３２は、その上に積層される第２バッファー層３４に陥凹部４６を形成するエッチングに対して耐蝕性を有する材料からなり、例えば、ｎ型のＩｎＧａＡｓＰで形成され、厚さは例えば、２０ｎｍに設定される。
【００２８】
第２バッファー層３４はｎ型ＩｎＰからなり、厚さは、所望の陥凹部４６の深さに応じて設定され、例えば、５μｍとされる。
【００２９】
第２バッファー層３４の積層後、活性層３６が形成される。活性層３６は、多層構造を有し多重量子井戸を形成する。例えば、活性層３６は、アンドープのＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓを用いて形成される。
【００３０】
活性層３６の積層後、クラッド層３８が積層される。クラッド層３８はｐ型ＩｎＰからなり、厚さは例えば、１．５μｍである。コンタクト層４０は例えば、ｐ型ＩｎＧａＡｓを用いて、クラッド層３８の上に例えば、０．２μｍの厚みに積層される。
【００３１】
上述のように形成された化合物半導体層の表面にＣＶＤ酸化膜（例えば、厚さ０．１μｍ）を形成し、当該酸化膜をフォトリソグラフィ技術によりパターニングする。このパターニング後の酸化膜５０をエッチングマスクとして用い、まず、コンタクト層４０をエッチングする。これにより、リッジ部２０を形成する位置にストライプ状にコンタクト層４０が残され、一方、当該ストライプ状のコンタクト層４０の両側を含む領域（低地部４２の形成予定領域）からコンタクト層４０が除去される（図６（Ａ））。ストライプ状のコンタクト層４０ａの幅は例えば、２．０μｍとすることができる。直線ａ−ａ断面において、リッジ部２０の右側には低地部４２としてリッジ部２０に沿った溝だけが形成されるのに対し、左側にはパッド電極１４下の低地部４２も形成されるので、図６（Ａ）において、酸化膜５０の開口幅も右側より左側が大きくなるように示している。例えば、右側の開口は、リッジ部２０に沿った溝の幅に対応した幅に設定され、例えば、幅１０μｍに設定される。一方、左側の開口幅は例えば５０μｍとする。
【００３２】
その後、塩酸と燐酸との混合液によるウェットエッチングを用いてクラッド層３８をエッチングして、図６（Ｂ）に示すような逆メサ断面形状のリッジ導波路であるリッジ部２０を形成する。リッジ部２０が形成されると同時に、エッチングでクラッド層３８を除去された領域が低地部４２となる。なお、このクラッド層３８を除去するエッチング工程（第１エッチング工程）では、活性層３６がエッチング停止層として機能する。
【００３３】
次に、ＣＶＤ法により酸化膜を素子表面全体に形成し、さらにその上に、フォトレジスト膜を塗布する。酸化膜の厚さは例えば、０．５μｍとされる。フォトレジスト膜をパターニングし、低地部４２の底面のうち陥凹部４６を形成する領域に開口を有したレジストマスクを形成する。例えば、この開口の幅は３０μｍとされる。このレジストマスクを用いて、ウェットエッチングにより酸化膜をパターニングする。その後、レジストマスクは除去され、パターニングされた酸化膜が以下に述べる第２エッチング工程のエッチングマスクとして用いられる。第２エッチング工程では、まず、硫酸と過酸化水素、水の混合液によるウェットエッチングを行い、陥凹部４６となる位置の活性層３６を除去する。さらに、塩酸と燐酸の混合液によるウェットエッチングを行い、陥凹部４６となる位置の第２バッファー層３４を除去する。この第２バッファー層３４のエッチングは、エッチング停止層３２が露出するまで行われる。このように本製造方法では選択エッチング法を用いているため、陥凹部４６の深さを好適な精度で制御できる。第２エッチング工程後、エッチングマスクとして用いた酸化膜は除去される。
【００３４】
次に、ＣＶＤ法によりパッシベーション膜５２を例えば、０．５μｍの膜厚で素子表面全体、すなわち、リッジ部２０、低地部４２、陥凹部４６の表面に形成する。その後、ポリイミド樹脂を素子表面全体に塗布し、ポリイミド樹脂層２２を形成する（図６（Ｃ））。
【００３５】
ポリイミド樹脂層２２の上に形成されるパッド電極１４の密着性を向上させるため、ポリイミド樹脂層２２の表面に絶縁膜５４を形成する。この絶縁膜５４は、プラズマＣＶＤによりポリイミド樹脂層２２の表面に堆積させた絶縁膜を、フォトリソグラフィ技術及びウェットエッチングによりパターニングして、パッド電極１４に対応する領域に配置される。
【００３６】
続いて、リッジ部２０及び低地部４２が設けられた領域を覆うレジストマスク５６を形成してドライエッチングを行い、ポリイミド樹脂層２２のエッチバックを行う（図６（Ｄ））。次に、レジストマスク５６を除去し、台地部４８となる領域に新たにレジストマスクを形成してエッチバック法により、台地部４８となる領域以外を平坦にエッチングする。エッチバックはリッジ部２０上面が現れるまで行われる。このエッチバック処理により台地部４８が形成される。エッチバック処理が完了すると、レジストマスクを除去する。さらに、リッジ部２０上面のパッシベーション膜５２を除去して、リッジ部２０上部のコンタクト層４０ａへのスルーホールが形成される（図６（Ｅ））。
【００３７】
その後、電子ビーム（Electron Beam：ＥＢ）蒸着法によりＴｉ／Ｐｔ／Ａｕからなる厚さ1μｍ程度の電極層を形成する。電極層はイオンミリングによりパターニングされ、コンタクト層４０ａに接触する上部電極１０と、これにつながる配線４４及びパッド電極１４が形成される。ＩｎＰ基板２の裏面には、研磨後、下部電極１２が形成される（図６（Ｆ））。これら電極の形成後、素子は電極アロイ等の工程を経る。
【００３８】
以上のウェハ状態での素子製造工程が完了すると、ウェハはリッジに直交する方向に劈開され、バー状の断片にされる。バーの幅（短辺のサイズ）は所望のキャビティ長に設定され、例えば、２００μｍとされる。バー状の断片は、その劈開面に反射保護膜を形成される。その後、断片の長辺方向に複数配列された素子はチップに分離される。
【００３９】
上述の実施形態にて例示した数値にて作製した半導体レーザの伝送速度を評価した結果、従来構造と比較して１〜２Ｇｂｉｔ／ｓ向上しており、本発明による良好な結果が確認できた。
【００４０】
［第２の実施形態］
上述の第１の実施形態は、リッジ導波路型の半導体レーザに本発明を適用したものであったが、本発明はＢＨ型の半導体レーザにも適用することができる。以下、説明する第２の実施形態に係る半導体光素子はこのＢＨ型半導体レーザである。図７は、本素子の模式的な斜視図である。また、図８は、図７に示す半導体光素子の模式的な垂直断面図であり、図７の直線ａ−ａに沿った断面を表している。また、図９は、本半導体光素子の製造方法の主要工程での素子の垂直断面図であり、その断面は図８と同じく図７の直線ａ−ａを通る位置にある。
【００４１】
本素子は、ＩｎＰ基板２上に積層された、第１の実施形態と同様の構造の化合物半導体層をエッチングしてメサストライプ部６が形成される。メサストライプ部６の両側の低地部４２は半絶縁性ＩｎＰ層６０で埋め込まれ、パッド電極１４下に配置される低誘電率部６２は、半絶縁性ＩｎＰ層６０を貫通する窪み６４に埋め込まれる。
【００４２】
この構造を本素子の製造方法を説明しつつ、より詳細に述べる。ＩｎＰ基板２に積層される化合物半導体層は、第１の実施形態と同様、活性層３６より下にエッチング停止層３２が形成されると共に、エッチング停止層３２と活性層３６との間には比較的厚い第２バッファー層３４が設けられる。例えば、第２バッファー層３４は厚さ５μｍとされる。
【００４３】
メサストライプ部６を形成する第１のエッチング工程では、化合物半導体層の表面に例えば、ＣＶＤ法によって酸化膜（例えば、厚さ０．５μｍ）を形成し、当該酸化膜をフォトリソグラフィ技術によりパターニングして、メサストライプ部６の形成領域に酸化膜６６を形成する。例えば、ストライプパターンの酸化膜６６の幅は１〜２．５μｍ程度とされる。
【００４４】
この酸化膜６６をエッチングマスクとして用い、化合物半導体層をドライエッチングする。このエッチングは、メサストライプ部６に活性層３６が含まれるように、第２バッファー層３４に達してから停止される。例えば、当該エッチングは、第２バッファー層３４に達してから、さらに１．０μｍ程度深く掘り込む。引き続いて、ドライエッチダメージ除去のため、ドライエッチングにより露出した表面を臭素系溶液により０．１μｍ程度エッチングする。これにより、メサストライプ部６が形成される。同時に、当該エッチングで化合物半導体層を除去された領域が低地部４２となる。
【００４５】
メサストライプ部６の上面に酸化膜６６をマスクとして配した状態で、低地部４２に、ＭＯＣＶＤ法によりＦｅまたはＲｕ（ルテニウム）をドープした半絶縁性ＩｎＰ層６０が埋め込み成長される。半絶縁性ＩｎＰ層６０はメサストライプ部６の上面を越える高さまで積層することができる（図９（Ａ））。半絶縁性ＩｎＰ層６０の形成後、酸化膜６６は除去される。
【００４６】
次に、ＣＶＤ法により酸化膜６８を素子表面全体に形成し、さらにその上に、フォトレジスト膜を塗布する。酸化膜６８の厚さは例えば、０．５μｍとされる。フォトレジスト膜をパターニングし、陥凹部４６を形成する領域に開口を有したレジストマスクを形成する。例えば、この開口の幅は３０μｍとされる。このレジストマスクを用いて、ウェットエッチングにより酸化膜６８をパターニングする。その後、レジストマスクは除去され、パターニングされた酸化膜６８が以下に述べる第２エッチング工程のエッチングマスクとして用いられる。
【００４７】
第２エッチング工程では、塩酸と燐酸の混合液によるウェットエッチングを行い、半絶縁性ＩｎＰ層６０と第２バッファー層３４を除去する（図９（Ｂ））。第２バッファー層３４のエッチングは、エッチング停止層３２が露出するまで行われる。第２エッチング工程では、低地部４２の底面より下に残る第２バッファー層３４が除去され、低地部４２の底面位置より窪んだ陥凹部４６が形成される。上述のように本製造方法では、選択エッチング法を用いているため、陥凹部４６を含む窪み６４の深さを好適な精度で制御できる。第２エッチング工程後、エッチングマスクとして用いた酸化膜は除去される。
【００４８】
本素子の製造方法における以降の工程、例えば、上部電極１０、配線４４、パッド電極１４、下部電極１２の形成やウェハからのチップの切り出しなどは第１の実施形態で説明した工程と同様である（図９（Ｃ））。
【００４９】
上述の実施形態にて例示した数値にて作製した半導体レーザの伝送速度を評価した結果、図１０に示す従来構造と比較して１〜２Ｇｂｉｔ／ｓ向上しており、本発明による良好な結果が確認できた。
【００５０】
［第３の実施形態］
上述した第１及び第２の実施形態は、直接電流変調型半導体レーザであり、パッド電極１４に印加する変調信号に応じて、活性層３６での発光を直接変調するものである。一方、本発明は、半導体レーザ、変調器などが集積形成された半導体光素子にも適用することができる。
【００５１】
図１１は、第３の実施形態に係る半導体光素子の模式的な斜視図である。本素子は、分布帰還（Distributed Feed Back：ＤＦＢ）レーザ８０の前方に電界吸収(Electro Absorption：ＥＡ)型変調器８２をモノリシックに集積したＥＡ変調器集積型ＤＦＢレーザである。
【００５２】
本素子も第１、第２の実施形態と同様のプロセスによって、ＥＡ型変調器８２に形成されるパッド電極１４の下に陥凹部４６を有する深い窪みを形成し、これに埋め込まれる低誘電率部を設けることができ、これにより、パッド電極１４の寄生容量の低減が図られ、ＥＡ型変調器８２の動作速度の高速化が可能となる。
【符号の説明】
【００５３】
２ ＩｎＰ基板、６ メサストライプ部、８ Ｆｅ−ＩｎＰ層、１０ 上部電極、１２ 下部電極、１４ パッド電極、２０ リッジ部、２２ ポリイミド樹脂層、３０ 第１バッファー層、３２ エッチング停止層、３４ 第２バッファー層、３６ 活性層、３８ クラッド層、４０ コンタクト層、４２ 低地部、４４ 配線、４６ 陥凹部、４８ 台地部、５０，６６，６８ 酸化膜、５２ パッシベーション膜、５４ 絶縁膜、５６ レジストマスク、６０ 半絶縁性ＩｎＰ層、６２ 低誘電率部、６４ 窪み、８０ ＤＦＢレーザ、８２ ＥＡ型変調器。
【特許請求の範囲】
【請求項１】
半導体基板表面に積層された、活性層を含む化合物半導体層と、当該化合物半導体層表面に形成されたリッジ部と、前記リッジ部に対して相対的に低く形成される前記化合物半導体層表面の低地部を埋め、前記リッジ部と共にストライプ構造を形成する電流ブロック層と、前記リッジ部上部に接続される上部電極と、前記活性層に対して前記上部電極とは反対側に位置する下部電極とを有する半導体光素子であって、
前記電流ブロック層の上に配置され、前記上部電極に電気的に接続されるボンディング用のパッド電極と、
前記低地部内の前記パッド電極下に対応する領域に一段深く形成され、前記活性層と前記下部電極との間の深さに達する陥凹部と、
を有し、
前記電流ブロック層は、前記パッド電極下に位置する部分として、前記化合物半導体層より低誘電率の絶縁体からなり、前記陥凹部内まで埋め込まれた低誘電率部を有すること、
を特徴とする半導体光素子。
【請求項２】
請求項１に記載の半導体光素子において、
前記陥凹部の深さが１μｍ以上であることを特徴とする半導体光素子。
【請求項３】
請求項１又は請求項２に記載の半導体光素子において、
前記低誘電率部は、有機材料であることを特徴とする半導体光素子。
【請求項４】
請求項１から請求項３のいずれか１つに記載の半導体光素子において、
前記活性層は、ＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓからなることを特徴とする半導体光素子。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体光素子において、
前記低誘電率部が下に配置された前記パッド電極をレーザ変調信号の入力端子又は出力端子として用いて構成された、変調器集積型半導体レーザ又は直接電流変調型半導体レーザを備えることを特徴とする半導体光素子。
【請求項６】
請求項１から請求項５のいずれか１つに記載の半導体光素子を製造する製造方法であって、
前記半導体基板上に、前記活性層より下にエッチング停止層を含む前記化合物半導体層を積層する工程と、
前記化合物半導体層を前記エッチング停止層より上の位置までエッチングして前記リッジ部を形成する第１エッチング工程と、
前記第１エッチング工程後、前記エッチング停止層で停止するエッチングを行って前記陥凹部を形成する第２エッチング工程と、
前記第２エッチング工程後、素子表面に絶縁体からなる保護膜を形成する工程と、
前記保護膜の形成後、前記陥凹部及びその上に前記低誘電率部を埋め込む工程と、
前記保護膜に前記リッジ部の上面へのスルーホールを形成する工程と、
前記スルーホール形成後、導電体からなる前記上部電極及び前記パッド電極を形成する工程と、
を有することを特徴とする半導体光素子の製造方法。
【請求項７】
請求項６に記載の製造方法であって、
前記第１エッチング工程後に、前記電流ブロック層として前記低地部に半絶縁性半導体層を埋め込む工程を有し、
前記第２エッチング工程は、前記半絶縁性半導体層の形成後、前記パッド電極の下に対応する部分を選択的にエッチングすること、
を特徴とする半導体光素子の製造方法。
【請求項１】
半導体基板表面に積層された、活性層を含む化合物半導体層と、当該化合物半導体層表面に形成されたリッジ部と、前記リッジ部に対して相対的に低く形成される前記化合物半導体層表面の低地部を埋め、前記リッジ部と共にストライプ構造を形成する電流ブロック層と、前記リッジ部上部に接続される上部電極と、前記活性層に対して前記上部電極とは反対側に位置する下部電極とを有する半導体光素子であって、
前記電流ブロック層の上に配置され、前記上部電極に電気的に接続されるボンディング用のパッド電極と、
前記低地部内の前記パッド電極下に対応する領域に一段深く形成され、前記活性層と前記下部電極との間の深さに達する陥凹部と、
を有し、
前記電流ブロック層は、前記パッド電極下に位置する部分として、前記化合物半導体層より低誘電率の絶縁体からなり、前記陥凹部内まで埋め込まれた低誘電率部を有すること、
を特徴とする半導体光素子。
【請求項２】
請求項１に記載の半導体光素子において、
前記陥凹部の深さが１μｍ以上であることを特徴とする半導体光素子。
【請求項３】
請求項１又は請求項２に記載の半導体光素子において、
前記低誘電率部は、有機材料であることを特徴とする半導体光素子。
【請求項４】
請求項１から請求項３のいずれか１つに記載の半導体光素子において、
前記活性層は、ＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓからなることを特徴とする半導体光素子。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体光素子において、
前記低誘電率部が下に配置された前記パッド電極をレーザ変調信号の入力端子又は出力端子として用いて構成された、変調器集積型半導体レーザ又は直接電流変調型半導体レーザを備えることを特徴とする半導体光素子。
【請求項６】
請求項１から請求項５のいずれか１つに記載の半導体光素子を製造する製造方法であって、
前記半導体基板上に、前記活性層より下にエッチング停止層を含む前記化合物半導体層を積層する工程と、
前記化合物半導体層を前記エッチング停止層より上の位置までエッチングして前記リッジ部を形成する第１エッチング工程と、
前記第１エッチング工程後、前記エッチング停止層で停止するエッチングを行って前記陥凹部を形成する第２エッチング工程と、
前記第２エッチング工程後、素子表面に絶縁体からなる保護膜を形成する工程と、
前記保護膜の形成後、前記陥凹部及びその上に前記低誘電率部を埋め込む工程と、
前記保護膜に前記リッジ部の上面へのスルーホールを形成する工程と、
前記スルーホール形成後、導電体からなる前記上部電極及び前記パッド電極を形成する工程と、
を有することを特徴とする半導体光素子の製造方法。
【請求項７】
請求項６に記載の製造方法であって、
前記第１エッチング工程後に、前記電流ブロック層として前記低地部に半絶縁性半導体層を埋め込む工程を有し、
前記第２エッチング工程は、前記半絶縁性半導体層の形成後、前記パッド電極の下に対応する部分を選択的にエッチングすること、
を特徴とする半導体光素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−９４５６（Ｐ２０１１−９４５６Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１５１３３２（Ｐ２００９−１５１３３２）
【出願日】平成２１年６月２５日（２００９．６．２５）
【出願人】（３０１００５３７１）日本オプネクスト株式会社 (311)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２５日（２００９．６．２５）
【出願人】（３０１００５３７１）日本オプネクスト株式会社 (311)
【Ｆターム（参考）】
[ Back to top ]