半導体光配線装置
【課題】コストの上昇や特性の低下を招くことなく、実装が容易な状態で、ＬＳＩのチップ間やチップ内の信号伝送を、光配線で行えるようにする。
【解決手段】素子形成領域１２２のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１２２に形成された光素子１２３と、光導波領域１２１に形成された溝部１０１ａと、溝部１０１ａに充填されて形成された下部クラッド層１０２と、下部クラッド層１０２の上に形成されて光素子１２３に光接続するコア１０３と、コア１０３の上に形成された上部クラッド層１０４と、コア１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１２２の側部の基板１０１上に形成されて、光素子１２３に電極引き出し部１０５を介して接続する電極パッド部１０６とを備える。
【解決手段】素子形成領域１２２のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１２２に形成された光素子１２３と、光導波領域１２１に形成された溝部１０１ａと、溝部１０１ａに充填されて形成された下部クラッド層１０２と、下部クラッド層１０２の上に形成されて光素子１２３に光接続するコア１０３と、コア１０３の上に形成された上部クラッド層１０４と、コア１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１２２の側部の基板１０１上に形成されて、光素子１２３に電極引き出し部１０５を介して接続する電極パッド部１０６とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩなどの電子回路を同時に搭載してこれらの間を光信号で接続可能とした半導体光配線装置に関するものである。
【背景技術】
【０００２】
インターネットの普及などに伴い、サーバやルータなどの機器が扱う情報量は急激に増大しており、これらの機器を構成するＬＳＩなどの半導体部品の間でやり取りされる信号の伝送容量は、今後も急速な増大を続けることが予測されている。一方で、ＬＳＩの微細化が進展するにつれて、従来の電気配線技術においては、信号伝達遅延、信号線信頼性、信号干渉、消費電力増大などの問題が顕在化してきている。これらの問題の解決に向けて、ＬＳＩチップ間およびチップ内における信号伝送を、光配線で行うことが検討されている。
【０００３】
例えば特許文献１には、ＳＯＩ（Silicon on Insulator）基板を用い、光デバイスとＣＭＯＳ電気デバイスとを共通のＳＯＩ層に集積する光配線構造が開示されている。また、非特許文献１には、ＳＯＩ基板を用いた光配線チップとＬＳＩチップとを貼り合わせた光配線構造を用い、ＬＳＩチップ内の信号伝送に利用する例が開示されている。また、非特許文献２には、ＳＯＩ基板を用い、ＳＯＩ層の上にＳｉＧｅをエピタキシャル成長して受光器と電界吸収型光変調器を同時に一括形成することができる光配線構造が開示されている。これらのＳＯＩ基板を用いた光配線構造においては、埋め込み酸化層をＳｉ導波路の下クラッドとして利用し、ＳＯＩ層の上にＧｅまたはＳｉＧｅをエピタキシャル成長することで高性能な受光器を構成するという特長がある。
【０００４】
また、非特許文献３には、電子回路を集積したチップの上部に、電気光学ポリマーを用いた変調器と、多結晶Ｇｅを用いたフォトダイオードとを集積した構造が開示されている。この非特許文献３に開示される集積技術を用いれば、必ずしもＳＯＩ基板を用いる必要はなく、バルクＳｉ基板上にも光配線構造を作製することが可能である。また、特許文献２には、光導波路と、受光素子または発光素子とを端面結合させる構造が開示されている。また、光導波路下部の半導体層を削ることによって、導波損失を低減させる構造が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５２５６７７号公報
【特許文献２】特開２０００−２９８２１８号公報
【非特許文献】
【０００６】
【非特許文献１】２００７年半導体ＭＩＲＡＩプロジェクト成果報告会 ｐ．８２。
【非特許文献２】J. Liu , et al. ,"Design of monolithically integrated GeSi electro-absorption modulators and photodetectors on an SOI platform", Opt. Express, vol.15, no.2, pp.623-628, 2007.
【非特許文献３】B.A.Block, et al. , "Electro-optic polymer cladding ring resonator modulators", Opt. Express, vol.16, no.22, pp.18326-18333 ,2008.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１，非特許文献１，および非特許文献２に開示される光配線構造においては、用いているＳＯＩ基板がバルクＳｉ基板と比較して高価であるため、光回路を作製するコストが高くなるという課題があった。また、ＳＯＩ基板を用いた場合、デバイスと基板の間に埋め込み酸化層が存在するため、基板側への排熱が容易ではなく、特別な除熱機構を用いることになり、やはりコストの上昇を招くという課題があった。
【０００８】
また、非特許文献３に開示される光配線構造においては、バルクＳｉ基板を用いることでコストを下げることはできるものの、エピタキシャル成長したＧｅまたはＳｉＧｅを用いることができないため、多結晶Ｇｅを用いて受光器を形成している。多結晶Ｇｅを用いた受光器は、Ｓｉ上にエピタキシャル成長したＧｅ受光器と比較すると暗電流が大きいため、受信感度が低くなる。この結果、非特許文献３の技術では、光回路全体としての特性が、ＳＯＩ基板を用いた場合よりも低くなるという課題があった。
【０００９】
また、特許文献２に開示される光配線構造においては、金属電極を受光素子または発光素子の上部に設けているため、金属電極により光が吸収されて損失が大きくなり、特性を高くできないという課題があった。また、素子の上部に金属電極を形成する場合、平坦な部分に十分な大きさの電極パッドを形成することが難しく、光配線チップの上部へのＬＳＩチップの実装が困難になるという課題があった。さらには、光導波路と、受光素子または発光素子との結合部分において、屈折率差が存在するために、反射や散乱により効率が低下し、光回路全体としての特性が低くなるという課題があった。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、コストの上昇や特性の低下を招くことなく、実装が容易な状態で、ＬＳＩのチップ間やチップ内の信号伝送を、光配線で行えるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体光配線装置は、シリコンからなる基板の上に設けられた光導波領域と、この光導波領域に連結して基板の上に設けられた素子形成領域と、素子形成領域のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域に形成された光素子と、光導波領域に形成された溝部と、この溝部に充填されて形成された下部クラッド層と、この下部クラッド層の上に形成されて光素子に光接続するコアと、このコアの上に形成された上部クラッド層と、コアよりなる光導波路の光導波方向に垂直な方向の素子形成領域の側部の基板上に形成されて、光素子に電極引き出し部を介して接続する電極パッド部とを少なくとも備え、下部クラッド層は、コアよりなる光導波路を伝搬する光が基板に漏れ出さない範囲の層厚とされている。
【発明の効果】
【００１２】
以上説明したことにより、本発明によれば、コストの上昇や特性の低下を招くことなく、実装が容易な状態で、ＬＳＩのチップ間やチップ内の信号伝送を、光配線で行えるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態１における半導体光配線装置の構成を示す平面図（ａ）および断面図（ｂ），（ｃ）である。
【図２】図２は、本発明の実施の形態２における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。
【図３】図３は、本発明の実施の形態２における半導体光配線装置の製造方法例を説明するための説明図である。
【図４】図４は、本発明の実施の形態３における半導体光配線装置の構成を示す断面図である。
【図５】図５は、本発明の実施の形態４における半導体光配線装置の構成を示す断面図である。
【図６】図６は、本発明の実施の形態５における半導体光配線装置の構成を示す断面図である。
【図７】図７は、本発明の実施の形態６における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。
【図８】図８は、本発明の実施の形態６における他の半導体光配線装置の構成を示す断面図である。
【図９】図９は、本発明の実施の形態６における他の半導体光配線装置の構成を示す断面図である。
【図１０】図１０は、本発明の実施の形態６における他の半導体光配線装置の構成を示す平面図である。
【図１１】図１１は、図１１は、本発明の実施の形態７における半導体光配線装置の構成を示す断面図である。
【図１２】図１２は、本発明の実施の形態８における半導体光配線装置の構成を示す断面図である。
【図１３】図１３は、本発明の実施の形態９における半導体光配線装置の構成を示す断面図である。
【図１４】図１４は、本発明の実施の形態１０における半導体光配線装置の構成を示す断面図である。
【図１５】図１５は、本発明の実施の形態１１における半導体光配線装置の構成を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図を参照して説明する。
【００１５】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における半導体光配線装置の構成を示す平面図（ａ）および断面図（ｂ），（ｃ）である。図１では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板１０１の上に設けられた光導波領域１２１と、光導波領域１２１に連結して基板１０１の上に設けられた素子形成領域１２２とを備える。
【００１６】
また、本実施の形態における半導体光配線装置は、素子形成領域１２２のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１２２に形成された光素子１２３と、光導波領域１２１に形成された溝部１０１ａと、溝部１０１ａに充填されて形成された下部クラッド層１０２と、下部クラッド層１０２の上に形成されて光素子１２３に光接続するコア１０３と、コア１０３の上に形成された上部クラッド層１０４と、コア１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１２２の側部の基板１０１上に形成されて、光素子１２３に電極引き出し部１０５を介して接続する電極パッド部１０６とを備える。
【００１７】
また、本実施の形態では、コア１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１２２の側部に、下部クラッド層１０２と同様の絶縁材料が充填された溝部１２４を備える。電極引き出し部１０５は、溝部１２４の上に配置されている。下部クラッド層１０２は、コア１０３よりなる光導波路を伝搬する光が基板１０１に漏れ出さない範囲の層厚とされていればよい。
【００１８】
上述した本実施の形態によれば、いわゆるバルクシリコンの基板１０１を用いており、ＳＯＩ（Silicon on Insulator）基板を用いた場合と比較してコストが低減できる。また、光デバイスである光素子１２３は、基板１０１に接して形成されるため、効率良く基板側への排熱を行うことができる。また、本実施の形態によれば、例えば、ＧｅやＳｉＧｅなどの半導体を、素子形成領域１２２のシリコン上にエピタキシャル成長することで形成した光吸収層で光素子１２３を構成したので、多結晶の半導体を用いる場合に比較して暗電流が小さくなり、高速性・効率等の点でも優れた特性を得ることができる。
【００１９】
また、本実施の形態によれば、電極パッド部１０６を基板１０１の平面上で、光導波方向に垂直な方向の素子形成領域１２２の側部の基板１０１上に形成し、電極引き出し部１０５を介して接続するようにしたので、例えば金属から構成された電極パッド部１０６による吸収損失を低減することができる。電極パッド部１０６は、よく知られているように、可能な範囲で大きな面積に形成するため、光素子１２３の上方など、光素子１２３の近傍に配置すると、導波させている光の吸収損失を招く場合がある。これに対し、本実施の形態では、電極パッド部１０６を受光素子より離して配置することができるため、吸収損失が低減できる。
【００２０】
また、本実施の形態では、電極引き出し部１０５を、絶縁材料が充填された溝部１２４の上に配置しているので、高周波特性を向上させることができる。また、溝部以外の基板１０１の上は平坦であり、このような領域に電極パッド部１０６を設けているので、本実施の形態における半導体光配線装置上部に、容易にＬＳＩチップを実装することが可能となる。
【００２１】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図２は、本発明の実施の形態２における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。図２では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板２０１の上に設けられた光導波領域２２１と、光導波領域２２１に連結して基板２０１の上に設けられた素子形成領域２２２ａ，２２２ｂとを備える。
【００２２】
また、本実施の形態における半導体光配線装置は、素子形成領域２２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域２２２ａに形成された受光器２２３と、素子形成領域２２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域２２２ｂに形成された光変調器２２５と、光導波領域２２１に形成された溝部２０１ａと、溝部２０１ａに充填されて形成された下部クラッド層２０２と、下部クラッド層２０２の上に形成されて受光器２２３および光変調器２２５に光接続する導波路コア２０３と、導波路コア２０３の上に形成された上部クラッド層２０４とを備える。図２に示すように、導波路コア２０３の端部から入射光が導入される。
【００２３】
また、導波路コア２０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域２２２ａの側部の基板２０１上に形成されて、受光器２２３に電極引き出し部２０５を介して接続する電極パッド部２０６と、光導波路の光導波方向に垂直な方向の素子形成領域２２２ｂの側部の基板２０１上に形成されて、光変調器２２５に電極引き出し部２０７を介して接続する電極パッド部２０８とを備える。各電極引き出し部は、これらによる吸収損失が最小限になるように形成される。
【００２４】
また、電極引き出し部２０５は、受光器２２３の側部に形成された電極２２３ａに接続し、電極引き出し部２０７は、光変調器２２５の側部に形成された電極２２５ａに接続している。また、本実施の形態では、導波路コア２０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域２２２ａ，２２２ｂの側部に、下部クラッド層２０２と同様の絶縁材料が充填された溝部を備える。この溝部の上に、電極引き出し部２０５および電極引き出し部２０７が配置されている。このように、絶縁材料の上に配置することで、高周波特性を向上させることができる。
【００２５】
導波路コア２０３の端部から入射光が導入され、光変調器２２５で電気信号が光信号に変換され、受光器２２３で光信号が電気信号に変換される。入射光は、半導体光配線装置の外部の光ファイバやポリマー導波路（不図示）などから導入しても良い。あるいは、半導体光配線装置に光源（不図示）を実装して光結合器（不図示）などを用い、導波路コア２０３よりなる光導波路に入射光を導入しても良い。
【００２６】
導波路コア２０３の形状は、細線型でもリブ型でもよく、所望の伝搬損失や最小曲げ半径などを勘案して適宜選択することができる。下部クラッド層２０２は、導波路コア２０３よりなる光導波路を伝搬する光が、基板２０１に漏れ出さないのに十分な厚みを有することが好ましい。より具体的には、入射光の波長をλ、下部クラッド層２０２の屈折率をｎ、下部クラッド層２０２の厚さをＴとしたときに、溝深さＴ＞２λ／ｎを満たすのがより好ましい。例えば、下部クラッド層２０２を酸化シリコンから構成する場合、下部クラッド層２０２の層厚は、１．５５μｍの波長に対しては２μｍ程度以上あればよい。
【００２７】
また、光導波路を伝搬する光が漏れ出さないために、導波路コア２０３と溝部２０１ａの側面との間には十分な距離があることが好ましい。より具体的には、導波路コア２０３と溝部２０１ａの側部との間隔をＷ１としたときに、Ｗ１＞２λ／ｎを満たすのがより好ましい。光導波路を形成する材料は特に限定されるものではなく、入射光および用途に応じて適宜最適な材料を選択することができる。より具体的には、下部クラッド層２０２および上部クラッド層２０４には、一般的な半導体プロセスで作製でき安定した膜が得られるＳｉＯ2，ＳｉＮx，ＳｉＯＮのいずれか、またはこれらを組み合わせた材料から形成するのが好ましい。下部クラッド層２０２および上部クラッド層２０４には、誘電率の小さいＬｏｗ−k材料を用いることもできる。また、下部クラッド層２０２および上部クラッド層２０４に屈折率の温度係数が負である材料を用いて、導波路の温度特性を安定化させることもできる。
【００２８】
導波路コア２０３は、下部クラッド層２０２および上部クラッド層２０４よりも屈折率が大きいアモルファスシリコン，多結晶シリコン，ＳｉＮx，ＳｉＯＮのいずれか、またはこれらを組み合わせた材料から形成するのが好ましい。より好ましくは、アモルファスシリコンまたは多結晶シリコンを用いるのが良い。シリコンは、比較的屈折率が大きく、シリコンを用いてコアを構成することで、強い光閉じ込め効果が得られて高密度な光回路集積が可能となる。
【００２９】
受光器２２３は、ＰＩＮ型またはＭＳＭ（Metal-Semiconductor-Metal）型のフォトダイオードにより構成することができる。受光器２２３を形成する材料は、特に限定されるものではないが、シリコンの上にエピタキシャル成長可能であるＧｅ，ＳｉxＧｅ1-x，ＳｉxＧｅ1-x-yＳｎyのいずれか、またはこれらを組み合わせた材料から形成するのが好ましい。受光器２２３と光導波路（導波路コア２０３）との結合構造については、図２には受光器２２３の端部から光を入射させるバット結合構造を示しているが、必ずしもこれに限定されるものではなく、受光器２２３の上部に形成した光導波路から光を入射させるエバネッセント結合型の構造であっても良い。
【００３０】
光変調器２２５は、基板２０１のシリコン上にエピタキシャル成長したＧｅ，ＳｉxＧｅ1-x，ＳｉxＧｅ1-x-yＳｎyのいずれかよりなる半導体層（光吸収層）を用いた電界吸収型光変調器を用いて構成できる。また、光変調器２２５は、バルクシリコンからなる基板２０１のシリコン上にエピタキシャル成長したＳｉxＧｅ1-xよりなる光吸収層のキャリア・プラズマ効果を利用した光変調器であっても良い。このとき、ＳｉxＧｅ1-xの光吸収端は、入射光の波長よりも短波側にあることが好ましい。また、下部クラッド層２０２上に直接堆積したアモルファスシリコンまたは多結晶シリコンのキャリア・プラズマ効果を利用して光変調器２２５を形成することもできる。
【００３１】
基板２０１の抵抗率は、特に限定されるものではなく用途に応じて適宜選択できるが、光変調器２２５または受光器２２３が高速動作できるように、高抵抗基板を用いる方が好ましい。
【００３２】
また、光合分波器，光分岐素子，光スイッチなどの光素子を組み合わせることで、より高機能な光配線装置を実現できる。光導波路（光導波路コア）を多層に集積してより高密度な光回路を集積することも可能である。波長多重を用いることで、より高密度な情報伝送を行うことも可能である。
【００３３】
上述した本実施の形態における半導体光配線装置を単純な光信号受信装置として用いる場合においては、必ずしも光変調器２２５は必要ではなく、受光器２２３と下部クラッド層２０２、導波路コア２０３、上部クラッド層２０４を有し、光信号を電気信号に変換する機能を備えていれば良い。同様に、単純な光信号伝送装置として用いる場合においては、必ずしも受光器２２３は必要ではなく、光変調器２２５と下部クラッド層２０２、導波路コア２０３、上部クラッド層２０４を有し、電気信号を光信号に変換する機能を備えていれば良い。
【００３４】
上述した本実施の形態における半導体光配線装置によれば、いわゆるバルクシリコンの基板２０１を用いており、ＳＯＩ基板を用いた場合と比較してコストが低減できる。また、光デバイスである受光器２２３および光変調器２２５は、基板２０１に接して形成されるため、効率良く基板側への排熱を行うことができる。また、本実施の形態によれば、例えば、ＧｅやＳｉＧｅなどの半導体を、素子形成領域２２２ａ，２２２ｂのシリコン上にエピタキシャル成長することで形成した光吸収層で受光器２２３および光変調器２２５を構成したので、多結晶の半導体を用いる場合に比較して暗電流が小さくなり、高速性・効率等の点でも優れた特性を得ることができる。
【００３５】
また、本実施の形態によれば、各電極パッド部を基板２０１の平面上で、光導波方向に垂直な方向の素子形成領域２２２ａ，２２２ｂの側部の基板２０１上に形成し、各電極引き出し部を介して接続するようにしたので、前述した実施の形態１と同様に、例えば金属から構成された電極パッド部による吸収損失を低減することができる。
【００３６】
また、本実施の形態では、電極引き出し部を、絶縁材料が充填された溝部の上に配置しているので、高周波特性を向上させることができる。また、溝部以外の基板２０１の上は平坦であり、このような領域に電極パッド部を設けているので、本実施の形態における半導体光配線装置上部に、容易にＬＳＩチップを実装することが可能となる。
【００３７】
次に、本発明の実施の形態における半導体光配線装置の製造方法について説明する。まず、図３（ａ）に示すように、バルクシリコンからなる基板２０１を準備する。次に、図３（ｂ）に示すように、導波路を作製する光導波領域２２１の基板２０１を公知のフォトリソグラフィー技術およびドライエッチング技術により加工し、溝部２０１ａを形成する。次に、溝部２０１ａに例えば酸化シリコンを充填することで、図３（ｃ）に示すように、下部クラッド層２０２を形成する。
【００３８】
次に、例えばアモルファスシリコンを堆積してシリコン膜を形成し、このシリコン膜を公知のフォトリソグラフィー技術およびドライエッチング技術によりパターニングすることで、図３（ｄ）に示すように、導波路コア２０３を形成し、また、この上に酸化シリコンを堆積することで、上部クラッド層２０４を形成する。アモルファスシリコンの堆積は、例えば、化学気相成長法およびスパッタリング法により行うことができる。酸化シリコンの堆積は、化学気相成長法，スパッタリング法，およびゾルゲル法などにより行うことができる。
【００３９】
次に、公知のフォトリソグラフィー技術およびドライエッチング技術により、図３（ｅ）に示すように、素子形成領域２２２ａ，２２２ｂの上部クラッド層２０４に開口部３３１を形成する。開口部３３１を形成することで、この領域においいて基板２０１のシリコン表面を露出させる。
【００４０】
次に、開口部３３１の底部に露出するシリコン表面に、例えば、Ｇｅをエピタキシャル成長して光吸収層を形成することで、図３（ｆ）に示すように、受光器２２３および光変調器２２５を形成する。例えば、ＧｅＨ4をソースガスとしたＣＶＤ法により、基板温度６００℃程度の条件とすることで、露出しているシリコン表面に選択的にＧｅをエピタキシャル成長することができる。この後、受光器２２３および光変調器２２５の上の開口部を酸化シリコンで充填することで、図３（ｇ）に示すように、受光器２２３および光変調器２２５の上にも上部クラッド層２０４が形成された状態とする。
【００４１】
［実施の形態３］
次に、本発明の実施の形態３について説明する。図４は、本発明の実施の形態３における半導体光配線装置の構成を示す断面図である。図４では、各構成を簡略化して示している。
【００４２】
この半導体光配線装置は、まず、シリコンからなる基板４０１の上に設けられた光導波領域４２１と、光導波領域４２１に連結して基板４０１の上に設けられた素子形成領域４２２ａ，４２２ｂとを備える。
【００４３】
また、本実施の形態における半導体光配線装置は、素子形成領域４２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域４２２ａに形成された受光器４２３と、素子形成領域４２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域４２２ｂに形成された光変調器４２５と、光導波領域４２１に形成された溝部４０１ａと、溝部４０１ａに充填されて形成された下部クラッド層４０２と、下部クラッド層４０２の上に形成されて受光器４２３および光変調器４２５に光接続する導波路コア４０３と、導波路コア４０３の上に形成された上部クラッド層４０４とを備える。図４に示すように、導波路コア４０３の端部から入射光が導入される。
【００４４】
また、導波路コア４０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域４２２ａの側部の基板４０１上に形成されて、受光器４２３に電極引き出し部４０５を介して接続する電極パッド部４０６と、光導波路の光導波方向に垂直な方向の素子形成領域４２２ｂの側部の基板４０１上に形成されて、光変調器４２５に電極引き出し部４０７を介して接続する電極パッド部４０８とを備える。
【００４５】
また、受光器４２３は、基板４０１の表面に不純物を導入することでｐ型としたｐ−シリコン層４３１と、ノンドープのＧｅから構成したｉ−Ｇｅ層４３２と、ｎ型のＧｅからなるｎ−Ｇｅ層４３３と、ｎ電極４３４と、ｐ電極４３５とを備える。この場合、受光器４２３は、ＰＩＮ型のダイオード構造であり、ｉ−Ｇｅ層４３２が光吸収層となる。
【００４６】
また、光変調器４２５は、基板４０１の表面に不純物を導入することでｐ型としたｐ−シリコン層４５１と、ノンドープのＧｅから構成したｉ−Ｇｅ層４５２と、ｎ型のＧｅからなるｎ−Ｇｅ層４５３と、ｎ電極４５４と、ｐ電極（不図示）とを備える。ｐ電極は、ｐ電極４３５と同様に形成されている。この場合、光変調器４２５は、ＰＩＮ型のダイオード構造であり、ｉ−Ｇｅ層４５２が光吸収層となる電界吸収型の光変調器である。
【００４７】
ｎ電極およびｐ電極の間に印加する電圧を変調することで、光吸収量を変調でき、電気信号を光信号に変換できる。ＧｅはＳｉよりも屈折率が大きいため、導波路型受光器として機能させることができ、光信号を電気信号に変換できる。ｎ電極およびｐ電極は、金属で構成してもよく、また、光の吸収損失が少なくなるように設置された多結晶Ｓｉから構成してもよい。
【００４８】
［実施の形態４］
次に、本発明の実施の形態４について説明する。図５は、本発明の実施の形態４における半導体光配線装置の構成を示す断面図である。図５では、各構成を簡略化して示している。
【００４９】
この半導体光配線装置は、まず、シリコンからなる基板５０１の上に設けられた光導波領域５２１と、光導波領域５２１に連結して基板５０１の上に設けられた素子形成領域５２２ａ，５２２ｂとを備える。
【００５０】
また、本実施の形態における半導体光配線装置は、素子形成領域５２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域５２２ａに形成された受光器５２３と、素子形成領域５２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域５２２ｂに形成された光変調器５２５と、光導波領域５２１に形成された溝部５０１ａと、溝部５０１ａに充填されて形成された下部クラッド層５０２と、下部クラッド層５０２の上に形成されて受光器５２３および光変調器５２５に光接続する導波路コア５０３と、導波路コア５０３の上に形成された上部クラッド層５０４とを備える。図５に示すように、導波路コア５０３の端部から入射光が導入される。
【００５１】
また、導波路コア５０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域５２２ａの側部の基板５０１上に形成されて、受光器５２３に電極引き出し部５０５を介して接続する電極パッド部５０６と、光導波路の光導波方向に垂直な方向の素子形成領域５２２ｂの側部の基板５０１上に形成されて、光変調器５２５に電極引き出し部５０７を介して接続する電極パッド部５０８とを備える。
【００５２】
また、受光器５２３は、基板５０１の表面に形成したノンドープのＧｅから構成したｉ−Ｇｅ層と、この上に形成された２つの金属電極５３１とを備える。この場合、受光器４２３は、ＭＳＭ型のダイオード構造であり、上記ｉ−Ｇｅ層が光吸収層となる。このように構成した受光器５２３は、ＰＩＮ型の構造に比較して製造プロセスが容易であるという特長がある。
【００５３】
また、光変調器５２５は、基板５０１の表面に不純物を導入することでｐ型としたｐ−シリコン層４５１と、ノンドープのＧｅから構成したｉ−Ｇｅ層４５２と、ｎ型のＧｅからなるｎ−Ｇｅ層４５３と、ｎ電極４５４と、ｐ電極（不図示）とを備える。ｐ電極は、ｐ電極４３５と同様に形成されている。この場合、光変調器５２５は、ＰＩＮ型のダイオード構造であり、ｉ−Ｇｅ層４５２が光吸収層となる電界吸収型の光変調器である。
【００５４】
以上に説明したことから明らかなように、本実施の形態では、受光器５２３をＭＳＭ型のダイオード構造としたものであり、他の構成は、前述した実施の形態３と同様である。
【００５５】
［実施の形態５］
次に、本発明の実施の形態５について説明する。図６は、本発明の実施の形態５における半導体光配線装置の構成を示す断面図である。図６では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板６０１の上に設けられた光導波領域６２１と、光導波領域６２１に連結して基板６０１の上に設けられた素子形成領域６２２ａ，６２２ｂとを備える。
【００５６】
また、本実施の形態における半導体光配線装置は、素子形成領域６２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域６２２ａに形成された受光器６２３と、素子形成領域６２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域６２２ｂに形成された光変調器６２５と、光導波領域６２１に形成された溝部６０１ａと、溝部６０１ａに充填されて形成された下部クラッド層６０２と、下部クラッド層６０２の上に形成されて受光器６２３および光変調器６２５に光接続する導波路コア６０３と、導波路コア６０３の上に形成された上部クラッド層６０４とを備える。図６に示すように、導波路コア６０３の端部から入射光が導入される。
【００５７】
また、導波路コア６０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域６２２ａの側部の基板６０１上に形成されて、受光器６２３に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）と、光導波路の光導波方向に垂直な方向の素子形成領域６２２ｂの側部の基板６０１上に形成されて、光変調器６２５に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）とを備える。以上の構成は、前述した実施の形態２と同様である。
【００５８】
加えて、本実施の形態では、導波路コア６０３と受光器６２３との光結合部に傾斜構造部６２３ａを設け、同様に、導波路コア６０３と光変調器６２５との光結合部に傾斜構造部６２５ａを設けている。傾斜構造部６２３ａ，６２５ａは、光の入出射端面であり、この入出射端面が、光の導波方向に垂直な面より角度を有している状態となっている。例えば、入出射端面が、光の導波方向に垂直な面より、基板６０１の側に４５°傾いている状態である。このようにすることで、光結合部分における反射や散乱を低減することができ、高い結合効率が得られるようになる。
【００５９】
［実施の形態６］
次に、本発明の実施の形態６について説明する。図７は、本発明の実施の形態６における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。図７では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板７０１の上に設けられた光導波領域７２１と、光導波領域７２１に連結して基板７０１の上に設けられた素子形成領域７２２ａ，７２２ｂとを備える。
【００６０】
また、本実施の形態における半導体光配線装置は、素子形成領域７２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域７２２ａに形成された受光器７２３と、素子形成領域７２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域７２２ｂに形成された光変調器７２５と、光導波領域７２１に形成された溝部７０１ａと、溝部７０１ａに充填されて形成された下部クラッド層７０２と、下部クラッド層７０２の上に形成されて受光器７２３および光変調器７２５に光接続する導波路コア７０３と、導波路コア７０３の上に形成された上部クラッド層７０４とを備える。図７に示すように、導波路コア７０３の端部から入射光が導入される。
【００６１】
本実施の形態では、上述した導波路コア７０３，受光器７２３，および光変調器７２５からなる複数の光導波路を備えている。また、各々の導波路コア７０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域７２２ａの側部の基板７０１上に形成されて、受光器７２３に電極引き出し部７０５を介して接続する電極パッド部７０６と、光導波路の光導波方向に垂直な方向の素子形成領域７２２ｂの側部の基板７０１上に形成されて、光変調器７２５に電極引き出し部７０７を介して接続する電極パッド部７０８とを備える。電極引き出し部および電極パッドは、各受光器７２３および各光変調器７２５に設けられている。
【００６２】
また、電極引き出し部７０５は、受光器７２３の側部に形成された電極（不図示）に接続し、電極引き出し部７０７は、光変調器７２５の側部に形成された電極（不図示）に接続している。これらの構成は、前述した実施の形態２と同様である。また、本実施の形態では、導波路コア７０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域７２２ａ，７２２ｂの側部に、下部クラッド層７０２と同様の絶縁材料が充填された溝部を備える。溝部も、光導波路毎に設けられている。また、この溝部の上に、電極引き出し部７０５および電極引き出し部７０７が配置されている。
【００６３】
また、本実施の形態では、上部クラッド層７０４の上にＬＳＩチップ７０９が実装されている。ＬＳＩチップ７０９は、プロセッサコア（電子素子）７３２およびプロセッサコア（電子素子）７５２を含む複数のプロセッサコアを有している。プロセッサコア７３２は、電気配線７３１により受光器７２３の電極パッド７０６に接続し、プロセッサコア７５２は、電気配線７５１により光変調器７２５の電極パッド７０８に接続している。電気配線７３１および電気配線７５１は、上部クラッド層７０４に形成された貫通ビアに設けられている。なお、電気配線７３１，電気配線７５１は、図７に示される断面とは異なる位置に配置されている。
【００６４】
このようにすることで、複数のプロセッサコア間の情報伝達を、導波路コア７０３よりなる光導波路（光配線）を介して行うことができる。また、複数の光導波路を用いているので、より大容量の情報伝送が可能である。
【００６５】
ここで、隣接する導波路コア７０３の間の間隔で最も小さいものをＷ２とすると、Ｗ２＞２λ／ｎを満たすのがより好ましい。なお、λは、光導波路を導波する入射光の波長である。また、プロセッサコアの数は２つに限るものではない。光スイッチなどを組み合わせてオンチップ光ネットワークを構築することで、３以上の複数のプロセッサコア間の情報伝送を、光導波路を用いて効率良く行うことができる。なお、図７の（ｂ）に示す平面図において、上から２つめおよび４つめの導波路コア７０３の行において、受光器７２３および光変調器７２５の位置を入れ替えてもよい。
【００６６】
ところで、光源の導入は、図８に示すように、光源７１０から出射される光を導波路コア７０３の光入射部に設けた光結合器７０３ａにより光結合することで行えばよい。光源７１０は、例えば、表面出射型，裏面出射型などのフォトダイオードや半導体レーザを用いればよい。また、光源と導波路の高さを合わせることで、端面出射型の光源を用いることもできる。
【００６７】
図８では、グレーティングからなる光結合器７０３ａの上部にあたる上部クラッド層７０４の上に、裏面出射型の光源７１０を配置している。このようにすることで、光電気混載モジュールの全体のサイズを小型にすることができる。光結合器７０３ａは、グレーティング結合器に限らず、フォトニック結晶、ミラー、あるいはこれらを組み合わせて構成してもよい。
【００６８】
また、図９に示すように、光源７１０ａを、溝部７０１ａの底部の基板７０１に設けるようにしてもよい。このように、基板７０１に光源７１０ａを実装することで、光源７０２より発せられる熱を、基板７０１の側に逃がすことができる。
【００６９】
また、図１０に示すように、１つの光源７１０ｂより出射される光を、光導入導波路コア７０３ａより、各導波路コア７０３に分配してもよい。複数の導波路に分配して伝送チャネル数を増やすことで、より大容量の情報伝送を行うことができるようになる。なお、同一の符号は、図７と同様である。
【００７０】
［実施の形態７］
次に、本発明の実施の形態７について説明する。図１１は、本発明の実施の形態７における半導体光配線装置の構成を示す断面図である。図１１では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板１１０１の上に設けられた光導波領域１１２１と、光導波領域１１２１に連結して基板１１０１の上に設けられた素子形成領域１１２２ａ，１１２２ｂとを備える。
【００７１】
また、本実施の形態における半導体光配線装置は、素子形成領域１１２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１１２２ａに形成された受光器１１２３と、素子形成領域１１２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１１２２ｂに形成された光変調器１１２５と、光導波領域１１２１に形成された溝部１１０１ａと、溝部１１０１ａに充填されて形成された下部クラッド層１１０２と、下部クラッド層１１０２の上に形成されて受光器１１２３および光変調器１１２５に光接続する導波路コア１１０３と、導波路コア１１０３の上に形成された上部クラッド層１１０４とを備える。図１１に示すように、導波路コア１１０３の端部から入射光が導入される。
【００７２】
なお、各々の導波路コア１１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１１２２ａの側部の基板１１０１上は、受光器１１２３に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）と、光導波路の光導波方向に垂直な方向の素子形成領域１１２２ｂの側部の基板１１０１上に形成されて、光変調器１１２５に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）とを備える。また、電極引き出し部は、受光器１１２３の側部に形成された電極（不図示）に接続し、電極引き出し部１１０７は、光変調器１１２５の側部に形成された電極（不図示）に接続している。これらの構成は、前述した実施の形態２と同様である。
【００７３】
また、本実施の形態では、導波路コア１１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１１２２ａ，１１２２ｂの側部に、下部クラッド層１１０２と同様の絶縁材料が充填された溝部を備える。この溝部の上に、電極引き出し部１１０５および電極引き出し部１１０７が配置されている。
【００７４】
また、本実施の形態では、上部クラッド層１１０４の上にＬＳＩチップ（電子素子）１１３２およびＬＳＩチップ（電子素子）１１５２が実装されている。ＬＳＩチップ１１３２は、電気配線１１３１により受光器１１２３の電極パッド（不図示）に接続し、ＬＳＩチップ１１５２は、電気配線１１５１により光変調器１１２５の電極パッド（不図示）に接続している。電気配線１１３１および電気配線１１５１は、上部クラッド層１１０４に形成された貫通ビアに設けられている。なお、電気配線１１３１，電気配線１１５１は、図１１に示される断面とは異なる位置に配置されている。
【００７５】
このようにすることで、複数のＬＳＩチップ間の情報伝達を、導波路コア１１０３よりなる光導波路（光配線）を介して行うことができる。また、ＬＳＩチップの数は２つに限るものではない。光スイッチなどを組み合わせて光ネットワークを構築することで、３つ以上の複数のＬＳＩチップ間の情報伝送を、光導波路を用いて効率良く行うことができる。
【００７６】
［実施の形態８］
次に、本発明の実施の形態８について説明する。図１２は、本発明の実施の形態８における半導体光配線装置の構成を示す断面図である。図１２では、各構成を簡略化して示している。この半導体光配線装置は、前述した実施の形態におけるＬＳＩチップ１１３２（図１１）を、積層メモリ１１３２ａにしたものである。他の構成は、前述した実施の形態７と同様である。
【００７７】
本実施の形態によれば、ＬＳＩチップ１１５２と積層メモリ１１３２ａと間の情報伝達を、導波路コア１１０３よりなる光導波路（光配線）を介して行うことができる。また、ＬＳＩチップおよび積層メモリの数は各々１つに限るものではない。光スイッチなどを組み合わせて光ネットワークを構築することで、複数のＬＳＩチップおよび積層メモリの間の情報伝送を、光導波路を用いて効率良く行うことができる。
【００７８】
［実施の形態９］
次に、本発明の実施の形態９について説明する。図１３は、本発明の実施の形態９における半導体光配線装置の構成を示す断面図である。図１３では、各構成を簡略化して示している。この半導体光配線装置は、前述した実施の形態７におけるＬＳＩチップ１１３２およびＬＳＩチップ１１５２の上に、積層メモリ１１３２ａおよび積層メモリ１１５２ａを積層したものである。他の構成は、前述した実施の形態７と同様である。
【００７９】
本実施の形態によれば、各ＬＳＩチップの間の情報伝達を、導波路コア１１０３よりなる光導波路（光配線）を介して行うことができる。また、ＬＳＩチップおよび積層メモリの数は各々２つに限るものではない。光スイッチなどを組み合わせて光ネットワークを構築することで、複数のＬＳＩチップおよび積層メモリの間の情報伝送を、光導波路を用いて効率良く行うことができる。
【００８０】
［実施の形態１０］
次に、本発明の実施の形態１０について説明する。図１４は、本発明の実施の形態１０における半導体光配線装置の構成を示す断面図である。図１４では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板１４０１の上に設けられた光導波領域１４２１と、光導波領域１４２１に連結して基板１４０１の上に設けられた素子形成領域１４２２ａ，１４２２ｂとを備える。
【００８１】
また、本実施の形態における半導体光配線装置は、素子形成領域１４２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１４２２ａに形成された受光器１４２３と、素子形成領域１４２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１４２２ｂに形成された光変調器１４２５と、光導波領域１４２１に形成された溝部１４０１ａと、溝部１４０１ａに充填されて形成された下部クラッド層１４０２と、下部クラッド層１４０２の上に形成されて受光器１４２３および光変調器１４２５に光接続する導波路コア１４０３と、導波路コア１４０３の上に形成された上部クラッド層１４０４とを備える。導波路コア１４０３は、図１４に示される断面とは異なる位置に配置されている。図１４に示すように、導波路コア１４０３の端部から入射光が導入される。
【００８２】
なお、各々の導波路コア１４０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１４２２ａの側部の基板１４０１上は、受光器１４２３に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）と、光導波路の光導波方向に垂直な方向の素子形成領域１４２２ｂの側部の基板１４０１上に形成されて、光変調器１４２５に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）とを備える。また、電極引き出し部は、受光器１４２３の側部に形成された電極（不図示）に接続し、電極引き出し部１４０７は、光変調器１４２５の側部に形成された電極（不図示）に接続している。これらの構成は、前述した実施の形態２と同様である。
【００８３】
また、本実施の形態では、光導波領域１４２１に形成されている溝部１４０１ａの底部に、トランスインピーダンスアンプ回路１４０９および光変調器ドライバ回路１４１０を備える。
【００８４】
トランスインピーダンスアンプ回路１４０９は、配線１４０９ａにより受光器１４２３に接続している。また、トランスインピーダンスアンプ回路１４０９は、下部クラッド層１４０２および上部クラッド層１４０４を貫通する電気配線１４３１で、上部クラッド層１４０４の上に実装されているＬＳＩチップ１４３２に接続している。
【００８５】
光変調器ドライバ回路１４１０は、配線１４１０ａにより光変調器１４２５に接続している。また、光変調器ドライバ回路１４１０は、下部クラッド層１４０２および上部クラッド層１４０４を貫通する電気配線１４５１で、上部クラッド層１４０４の上に実装されているＬＳＩチップ１４５２に接続している。
【００８６】
ＬＳＩチップ１４５２から光変調器ドライバ回路１４１０に電気配線１４５１を介して送られた電気信号により光変調器１４２５が駆動され、送られた電気信号が光信号に変換される。また、受光器１４２３において光信号が電気信号に変換され、トランスインピーダンスアンプ回路１４０９により増幅された電気信号が送信相手となるＬＳＩチップ１４３２に電気配線１４３１を介して送られる。
【００８７】
このようにすることで、複数のＬＳＩチップ間の情報伝達を、導波路コア１４０３よりなる光導波路（光配線）を介して行うことができる。また、溝部１４０１ａの底部に電子回路を集積しているので、基板表面積を有効に利用することができ、より高密度な光電気集積が可能となる。様々な種類の電子回路を集積することが可能であり、上述したような光素子の駆動回路に限らす、キャパシタ，インダクタ，および抵抗などの受動素子も集積することができる。下部クラッド層１４０２の層厚と比較して、電子回路は十分に薄いため、相互に干渉することなく集積が可能である。当然ながら、基板１４０１の溝が形成されていない表面にも電子回路を集積することが可能である。
【００８８】
［実施の形態１１］
次に、本発明の実施の形態１１について説明する。図１５は、本発明の実施の形態１１における半導体光配線装置の構成を示す断面図である。図１５では、各構成を簡略化して示している。この半導体光配線装置は、前述した実施の形態７の半導体光配線装置に、迷光吸収層１５０１を設けたものである。迷光吸収層１５０１は、例えば、アモルファスのＧｅから構成することができる。他の構成は、前述した実施の形態７と同様である。
【００８９】
半導体光配線装置においては、光導波路の表面荒れや、光導波路と光素子とのインピーダンス不整合などに起因し、光の反射あるいは散乱が起こる場合がある。これらが迷光となり、例えば、ＬＳＩチップ１１３２に入射すると、ＬＳＩチップ１１３２の電子回路の誤動作を引き起こす可能性がある。これに対し、上述した迷光を吸収する迷光吸収層１５０１を設けることで、誤動作を防ぐことができる。迷光吸収層１５０１は、使用される光信号の波長において十分な吸収係数を有する材料から構成されていればよい。例えば、Ｓｉプロセスと整合性が良く製造が比較的容易で、十分な光吸収係数が得られるアモルファスＧｅまたは多結晶Ｇｅを用いるのが特に好ましい。
【００９０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上部クラッド層は、ＳｉＯ2，ＳｉＮx，およびＳｉＯＮなどの固体材料に限るものではなく、例えば、空気などの気体や真空の状態であってもよく、また、液体から構成されていてもよい。
【符号の説明】
【００９１】
１０１…基板、１０１ａ…溝部、１０２…下部クラッド層、１０３…コア、１０４…上部クラッド層、１０６…電極パッド部、１２１…光導波領域、１２２…素子形成領域、１２３…光素子、１２４…溝部。
【技術分野】
【０００１】
本発明は、ＬＳＩなどの電子回路を同時に搭載してこれらの間を光信号で接続可能とした半導体光配線装置に関するものである。
【背景技術】
【０００２】
インターネットの普及などに伴い、サーバやルータなどの機器が扱う情報量は急激に増大しており、これらの機器を構成するＬＳＩなどの半導体部品の間でやり取りされる信号の伝送容量は、今後も急速な増大を続けることが予測されている。一方で、ＬＳＩの微細化が進展するにつれて、従来の電気配線技術においては、信号伝達遅延、信号線信頼性、信号干渉、消費電力増大などの問題が顕在化してきている。これらの問題の解決に向けて、ＬＳＩチップ間およびチップ内における信号伝送を、光配線で行うことが検討されている。
【０００３】
例えば特許文献１には、ＳＯＩ（Silicon on Insulator）基板を用い、光デバイスとＣＭＯＳ電気デバイスとを共通のＳＯＩ層に集積する光配線構造が開示されている。また、非特許文献１には、ＳＯＩ基板を用いた光配線チップとＬＳＩチップとを貼り合わせた光配線構造を用い、ＬＳＩチップ内の信号伝送に利用する例が開示されている。また、非特許文献２には、ＳＯＩ基板を用い、ＳＯＩ層の上にＳｉＧｅをエピタキシャル成長して受光器と電界吸収型光変調器を同時に一括形成することができる光配線構造が開示されている。これらのＳＯＩ基板を用いた光配線構造においては、埋め込み酸化層をＳｉ導波路の下クラッドとして利用し、ＳＯＩ層の上にＧｅまたはＳｉＧｅをエピタキシャル成長することで高性能な受光器を構成するという特長がある。
【０００４】
また、非特許文献３には、電子回路を集積したチップの上部に、電気光学ポリマーを用いた変調器と、多結晶Ｇｅを用いたフォトダイオードとを集積した構造が開示されている。この非特許文献３に開示される集積技術を用いれば、必ずしもＳＯＩ基板を用いる必要はなく、バルクＳｉ基板上にも光配線構造を作製することが可能である。また、特許文献２には、光導波路と、受光素子または発光素子とを端面結合させる構造が開示されている。また、光導波路下部の半導体層を削ることによって、導波損失を低減させる構造が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５２５６７７号公報
【特許文献２】特開２０００−２９８２１８号公報
【非特許文献】
【０００６】
【非特許文献１】２００７年半導体ＭＩＲＡＩプロジェクト成果報告会 ｐ．８２。
【非特許文献２】J. Liu , et al. ,"Design of monolithically integrated GeSi electro-absorption modulators and photodetectors on an SOI platform", Opt. Express, vol.15, no.2, pp.623-628, 2007.
【非特許文献３】B.A.Block, et al. , "Electro-optic polymer cladding ring resonator modulators", Opt. Express, vol.16, no.22, pp.18326-18333 ,2008.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１，非特許文献１，および非特許文献２に開示される光配線構造においては、用いているＳＯＩ基板がバルクＳｉ基板と比較して高価であるため、光回路を作製するコストが高くなるという課題があった。また、ＳＯＩ基板を用いた場合、デバイスと基板の間に埋め込み酸化層が存在するため、基板側への排熱が容易ではなく、特別な除熱機構を用いることになり、やはりコストの上昇を招くという課題があった。
【０００８】
また、非特許文献３に開示される光配線構造においては、バルクＳｉ基板を用いることでコストを下げることはできるものの、エピタキシャル成長したＧｅまたはＳｉＧｅを用いることができないため、多結晶Ｇｅを用いて受光器を形成している。多結晶Ｇｅを用いた受光器は、Ｓｉ上にエピタキシャル成長したＧｅ受光器と比較すると暗電流が大きいため、受信感度が低くなる。この結果、非特許文献３の技術では、光回路全体としての特性が、ＳＯＩ基板を用いた場合よりも低くなるという課題があった。
【０００９】
また、特許文献２に開示される光配線構造においては、金属電極を受光素子または発光素子の上部に設けているため、金属電極により光が吸収されて損失が大きくなり、特性を高くできないという課題があった。また、素子の上部に金属電極を形成する場合、平坦な部分に十分な大きさの電極パッドを形成することが難しく、光配線チップの上部へのＬＳＩチップの実装が困難になるという課題があった。さらには、光導波路と、受光素子または発光素子との結合部分において、屈折率差が存在するために、反射や散乱により効率が低下し、光回路全体としての特性が低くなるという課題があった。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、コストの上昇や特性の低下を招くことなく、実装が容易な状態で、ＬＳＩのチップ間やチップ内の信号伝送を、光配線で行えるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体光配線装置は、シリコンからなる基板の上に設けられた光導波領域と、この光導波領域に連結して基板の上に設けられた素子形成領域と、素子形成領域のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域に形成された光素子と、光導波領域に形成された溝部と、この溝部に充填されて形成された下部クラッド層と、この下部クラッド層の上に形成されて光素子に光接続するコアと、このコアの上に形成された上部クラッド層と、コアよりなる光導波路の光導波方向に垂直な方向の素子形成領域の側部の基板上に形成されて、光素子に電極引き出し部を介して接続する電極パッド部とを少なくとも備え、下部クラッド層は、コアよりなる光導波路を伝搬する光が基板に漏れ出さない範囲の層厚とされている。
【発明の効果】
【００１２】
以上説明したことにより、本発明によれば、コストの上昇や特性の低下を招くことなく、実装が容易な状態で、ＬＳＩのチップ間やチップ内の信号伝送を、光配線で行えるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態１における半導体光配線装置の構成を示す平面図（ａ）および断面図（ｂ），（ｃ）である。
【図２】図２は、本発明の実施の形態２における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。
【図３】図３は、本発明の実施の形態２における半導体光配線装置の製造方法例を説明するための説明図である。
【図４】図４は、本発明の実施の形態３における半導体光配線装置の構成を示す断面図である。
【図５】図５は、本発明の実施の形態４における半導体光配線装置の構成を示す断面図である。
【図６】図６は、本発明の実施の形態５における半導体光配線装置の構成を示す断面図である。
【図７】図７は、本発明の実施の形態６における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。
【図８】図８は、本発明の実施の形態６における他の半導体光配線装置の構成を示す断面図である。
【図９】図９は、本発明の実施の形態６における他の半導体光配線装置の構成を示す断面図である。
【図１０】図１０は、本発明の実施の形態６における他の半導体光配線装置の構成を示す平面図である。
【図１１】図１１は、図１１は、本発明の実施の形態７における半導体光配線装置の構成を示す断面図である。
【図１２】図１２は、本発明の実施の形態８における半導体光配線装置の構成を示す断面図である。
【図１３】図１３は、本発明の実施の形態９における半導体光配線装置の構成を示す断面図である。
【図１４】図１４は、本発明の実施の形態１０における半導体光配線装置の構成を示す断面図である。
【図１５】図１５は、本発明の実施の形態１１における半導体光配線装置の構成を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図を参照して説明する。
【００１５】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における半導体光配線装置の構成を示す平面図（ａ）および断面図（ｂ），（ｃ）である。図１では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板１０１の上に設けられた光導波領域１２１と、光導波領域１２１に連結して基板１０１の上に設けられた素子形成領域１２２とを備える。
【００１６】
また、本実施の形態における半導体光配線装置は、素子形成領域１２２のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１２２に形成された光素子１２３と、光導波領域１２１に形成された溝部１０１ａと、溝部１０１ａに充填されて形成された下部クラッド層１０２と、下部クラッド層１０２の上に形成されて光素子１２３に光接続するコア１０３と、コア１０３の上に形成された上部クラッド層１０４と、コア１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１２２の側部の基板１０１上に形成されて、光素子１２３に電極引き出し部１０５を介して接続する電極パッド部１０６とを備える。
【００１７】
また、本実施の形態では、コア１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１２２の側部に、下部クラッド層１０２と同様の絶縁材料が充填された溝部１２４を備える。電極引き出し部１０５は、溝部１２４の上に配置されている。下部クラッド層１０２は、コア１０３よりなる光導波路を伝搬する光が基板１０１に漏れ出さない範囲の層厚とされていればよい。
【００１８】
上述した本実施の形態によれば、いわゆるバルクシリコンの基板１０１を用いており、ＳＯＩ（Silicon on Insulator）基板を用いた場合と比較してコストが低減できる。また、光デバイスである光素子１２３は、基板１０１に接して形成されるため、効率良く基板側への排熱を行うことができる。また、本実施の形態によれば、例えば、ＧｅやＳｉＧｅなどの半導体を、素子形成領域１２２のシリコン上にエピタキシャル成長することで形成した光吸収層で光素子１２３を構成したので、多結晶の半導体を用いる場合に比較して暗電流が小さくなり、高速性・効率等の点でも優れた特性を得ることができる。
【００１９】
また、本実施の形態によれば、電極パッド部１０６を基板１０１の平面上で、光導波方向に垂直な方向の素子形成領域１２２の側部の基板１０１上に形成し、電極引き出し部１０５を介して接続するようにしたので、例えば金属から構成された電極パッド部１０６による吸収損失を低減することができる。電極パッド部１０６は、よく知られているように、可能な範囲で大きな面積に形成するため、光素子１２３の上方など、光素子１２３の近傍に配置すると、導波させている光の吸収損失を招く場合がある。これに対し、本実施の形態では、電極パッド部１０６を受光素子より離して配置することができるため、吸収損失が低減できる。
【００２０】
また、本実施の形態では、電極引き出し部１０５を、絶縁材料が充填された溝部１２４の上に配置しているので、高周波特性を向上させることができる。また、溝部以外の基板１０１の上は平坦であり、このような領域に電極パッド部１０６を設けているので、本実施の形態における半導体光配線装置上部に、容易にＬＳＩチップを実装することが可能となる。
【００２１】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図２は、本発明の実施の形態２における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。図２では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板２０１の上に設けられた光導波領域２２１と、光導波領域２２１に連結して基板２０１の上に設けられた素子形成領域２２２ａ，２２２ｂとを備える。
【００２２】
また、本実施の形態における半導体光配線装置は、素子形成領域２２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域２２２ａに形成された受光器２２３と、素子形成領域２２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域２２２ｂに形成された光変調器２２５と、光導波領域２２１に形成された溝部２０１ａと、溝部２０１ａに充填されて形成された下部クラッド層２０２と、下部クラッド層２０２の上に形成されて受光器２２３および光変調器２２５に光接続する導波路コア２０３と、導波路コア２０３の上に形成された上部クラッド層２０４とを備える。図２に示すように、導波路コア２０３の端部から入射光が導入される。
【００２３】
また、導波路コア２０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域２２２ａの側部の基板２０１上に形成されて、受光器２２３に電極引き出し部２０５を介して接続する電極パッド部２０６と、光導波路の光導波方向に垂直な方向の素子形成領域２２２ｂの側部の基板２０１上に形成されて、光変調器２２５に電極引き出し部２０７を介して接続する電極パッド部２０８とを備える。各電極引き出し部は、これらによる吸収損失が最小限になるように形成される。
【００２４】
また、電極引き出し部２０５は、受光器２２３の側部に形成された電極２２３ａに接続し、電極引き出し部２０７は、光変調器２２５の側部に形成された電極２２５ａに接続している。また、本実施の形態では、導波路コア２０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域２２２ａ，２２２ｂの側部に、下部クラッド層２０２と同様の絶縁材料が充填された溝部を備える。この溝部の上に、電極引き出し部２０５および電極引き出し部２０７が配置されている。このように、絶縁材料の上に配置することで、高周波特性を向上させることができる。
【００２５】
導波路コア２０３の端部から入射光が導入され、光変調器２２５で電気信号が光信号に変換され、受光器２２３で光信号が電気信号に変換される。入射光は、半導体光配線装置の外部の光ファイバやポリマー導波路（不図示）などから導入しても良い。あるいは、半導体光配線装置に光源（不図示）を実装して光結合器（不図示）などを用い、導波路コア２０３よりなる光導波路に入射光を導入しても良い。
【００２６】
導波路コア２０３の形状は、細線型でもリブ型でもよく、所望の伝搬損失や最小曲げ半径などを勘案して適宜選択することができる。下部クラッド層２０２は、導波路コア２０３よりなる光導波路を伝搬する光が、基板２０１に漏れ出さないのに十分な厚みを有することが好ましい。より具体的には、入射光の波長をλ、下部クラッド層２０２の屈折率をｎ、下部クラッド層２０２の厚さをＴとしたときに、溝深さＴ＞２λ／ｎを満たすのがより好ましい。例えば、下部クラッド層２０２を酸化シリコンから構成する場合、下部クラッド層２０２の層厚は、１．５５μｍの波長に対しては２μｍ程度以上あればよい。
【００２７】
また、光導波路を伝搬する光が漏れ出さないために、導波路コア２０３と溝部２０１ａの側面との間には十分な距離があることが好ましい。より具体的には、導波路コア２０３と溝部２０１ａの側部との間隔をＷ１としたときに、Ｗ１＞２λ／ｎを満たすのがより好ましい。光導波路を形成する材料は特に限定されるものではなく、入射光および用途に応じて適宜最適な材料を選択することができる。より具体的には、下部クラッド層２０２および上部クラッド層２０４には、一般的な半導体プロセスで作製でき安定した膜が得られるＳｉＯ2，ＳｉＮx，ＳｉＯＮのいずれか、またはこれらを組み合わせた材料から形成するのが好ましい。下部クラッド層２０２および上部クラッド層２０４には、誘電率の小さいＬｏｗ−k材料を用いることもできる。また、下部クラッド層２０２および上部クラッド層２０４に屈折率の温度係数が負である材料を用いて、導波路の温度特性を安定化させることもできる。
【００２８】
導波路コア２０３は、下部クラッド層２０２および上部クラッド層２０４よりも屈折率が大きいアモルファスシリコン，多結晶シリコン，ＳｉＮx，ＳｉＯＮのいずれか、またはこれらを組み合わせた材料から形成するのが好ましい。より好ましくは、アモルファスシリコンまたは多結晶シリコンを用いるのが良い。シリコンは、比較的屈折率が大きく、シリコンを用いてコアを構成することで、強い光閉じ込め効果が得られて高密度な光回路集積が可能となる。
【００２９】
受光器２２３は、ＰＩＮ型またはＭＳＭ（Metal-Semiconductor-Metal）型のフォトダイオードにより構成することができる。受光器２２３を形成する材料は、特に限定されるものではないが、シリコンの上にエピタキシャル成長可能であるＧｅ，ＳｉxＧｅ1-x，ＳｉxＧｅ1-x-yＳｎyのいずれか、またはこれらを組み合わせた材料から形成するのが好ましい。受光器２２３と光導波路（導波路コア２０３）との結合構造については、図２には受光器２２３の端部から光を入射させるバット結合構造を示しているが、必ずしもこれに限定されるものではなく、受光器２２３の上部に形成した光導波路から光を入射させるエバネッセント結合型の構造であっても良い。
【００３０】
光変調器２２５は、基板２０１のシリコン上にエピタキシャル成長したＧｅ，ＳｉxＧｅ1-x，ＳｉxＧｅ1-x-yＳｎyのいずれかよりなる半導体層（光吸収層）を用いた電界吸収型光変調器を用いて構成できる。また、光変調器２２５は、バルクシリコンからなる基板２０１のシリコン上にエピタキシャル成長したＳｉxＧｅ1-xよりなる光吸収層のキャリア・プラズマ効果を利用した光変調器であっても良い。このとき、ＳｉxＧｅ1-xの光吸収端は、入射光の波長よりも短波側にあることが好ましい。また、下部クラッド層２０２上に直接堆積したアモルファスシリコンまたは多結晶シリコンのキャリア・プラズマ効果を利用して光変調器２２５を形成することもできる。
【００３１】
基板２０１の抵抗率は、特に限定されるものではなく用途に応じて適宜選択できるが、光変調器２２５または受光器２２３が高速動作できるように、高抵抗基板を用いる方が好ましい。
【００３２】
また、光合分波器，光分岐素子，光スイッチなどの光素子を組み合わせることで、より高機能な光配線装置を実現できる。光導波路（光導波路コア）を多層に集積してより高密度な光回路を集積することも可能である。波長多重を用いることで、より高密度な情報伝送を行うことも可能である。
【００３３】
上述した本実施の形態における半導体光配線装置を単純な光信号受信装置として用いる場合においては、必ずしも光変調器２２５は必要ではなく、受光器２２３と下部クラッド層２０２、導波路コア２０３、上部クラッド層２０４を有し、光信号を電気信号に変換する機能を備えていれば良い。同様に、単純な光信号伝送装置として用いる場合においては、必ずしも受光器２２３は必要ではなく、光変調器２２５と下部クラッド層２０２、導波路コア２０３、上部クラッド層２０４を有し、電気信号を光信号に変換する機能を備えていれば良い。
【００３４】
上述した本実施の形態における半導体光配線装置によれば、いわゆるバルクシリコンの基板２０１を用いており、ＳＯＩ基板を用いた場合と比較してコストが低減できる。また、光デバイスである受光器２２３および光変調器２２５は、基板２０１に接して形成されるため、効率良く基板側への排熱を行うことができる。また、本実施の形態によれば、例えば、ＧｅやＳｉＧｅなどの半導体を、素子形成領域２２２ａ，２２２ｂのシリコン上にエピタキシャル成長することで形成した光吸収層で受光器２２３および光変調器２２５を構成したので、多結晶の半導体を用いる場合に比較して暗電流が小さくなり、高速性・効率等の点でも優れた特性を得ることができる。
【００３５】
また、本実施の形態によれば、各電極パッド部を基板２０１の平面上で、光導波方向に垂直な方向の素子形成領域２２２ａ，２２２ｂの側部の基板２０１上に形成し、各電極引き出し部を介して接続するようにしたので、前述した実施の形態１と同様に、例えば金属から構成された電極パッド部による吸収損失を低減することができる。
【００３６】
また、本実施の形態では、電極引き出し部を、絶縁材料が充填された溝部の上に配置しているので、高周波特性を向上させることができる。また、溝部以外の基板２０１の上は平坦であり、このような領域に電極パッド部を設けているので、本実施の形態における半導体光配線装置上部に、容易にＬＳＩチップを実装することが可能となる。
【００３７】
次に、本発明の実施の形態における半導体光配線装置の製造方法について説明する。まず、図３（ａ）に示すように、バルクシリコンからなる基板２０１を準備する。次に、図３（ｂ）に示すように、導波路を作製する光導波領域２２１の基板２０１を公知のフォトリソグラフィー技術およびドライエッチング技術により加工し、溝部２０１ａを形成する。次に、溝部２０１ａに例えば酸化シリコンを充填することで、図３（ｃ）に示すように、下部クラッド層２０２を形成する。
【００３８】
次に、例えばアモルファスシリコンを堆積してシリコン膜を形成し、このシリコン膜を公知のフォトリソグラフィー技術およびドライエッチング技術によりパターニングすることで、図３（ｄ）に示すように、導波路コア２０３を形成し、また、この上に酸化シリコンを堆積することで、上部クラッド層２０４を形成する。アモルファスシリコンの堆積は、例えば、化学気相成長法およびスパッタリング法により行うことができる。酸化シリコンの堆積は、化学気相成長法，スパッタリング法，およびゾルゲル法などにより行うことができる。
【００３９】
次に、公知のフォトリソグラフィー技術およびドライエッチング技術により、図３（ｅ）に示すように、素子形成領域２２２ａ，２２２ｂの上部クラッド層２０４に開口部３３１を形成する。開口部３３１を形成することで、この領域においいて基板２０１のシリコン表面を露出させる。
【００４０】
次に、開口部３３１の底部に露出するシリコン表面に、例えば、Ｇｅをエピタキシャル成長して光吸収層を形成することで、図３（ｆ）に示すように、受光器２２３および光変調器２２５を形成する。例えば、ＧｅＨ4をソースガスとしたＣＶＤ法により、基板温度６００℃程度の条件とすることで、露出しているシリコン表面に選択的にＧｅをエピタキシャル成長することができる。この後、受光器２２３および光変調器２２５の上の開口部を酸化シリコンで充填することで、図３（ｇ）に示すように、受光器２２３および光変調器２２５の上にも上部クラッド層２０４が形成された状態とする。
【００４１】
［実施の形態３］
次に、本発明の実施の形態３について説明する。図４は、本発明の実施の形態３における半導体光配線装置の構成を示す断面図である。図４では、各構成を簡略化して示している。
【００４２】
この半導体光配線装置は、まず、シリコンからなる基板４０１の上に設けられた光導波領域４２１と、光導波領域４２１に連結して基板４０１の上に設けられた素子形成領域４２２ａ，４２２ｂとを備える。
【００４３】
また、本実施の形態における半導体光配線装置は、素子形成領域４２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域４２２ａに形成された受光器４２３と、素子形成領域４２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域４２２ｂに形成された光変調器４２５と、光導波領域４２１に形成された溝部４０１ａと、溝部４０１ａに充填されて形成された下部クラッド層４０２と、下部クラッド層４０２の上に形成されて受光器４２３および光変調器４２５に光接続する導波路コア４０３と、導波路コア４０３の上に形成された上部クラッド層４０４とを備える。図４に示すように、導波路コア４０３の端部から入射光が導入される。
【００４４】
また、導波路コア４０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域４２２ａの側部の基板４０１上に形成されて、受光器４２３に電極引き出し部４０５を介して接続する電極パッド部４０６と、光導波路の光導波方向に垂直な方向の素子形成領域４２２ｂの側部の基板４０１上に形成されて、光変調器４２５に電極引き出し部４０７を介して接続する電極パッド部４０８とを備える。
【００４５】
また、受光器４２３は、基板４０１の表面に不純物を導入することでｐ型としたｐ−シリコン層４３１と、ノンドープのＧｅから構成したｉ−Ｇｅ層４３２と、ｎ型のＧｅからなるｎ−Ｇｅ層４３３と、ｎ電極４３４と、ｐ電極４３５とを備える。この場合、受光器４２３は、ＰＩＮ型のダイオード構造であり、ｉ−Ｇｅ層４３２が光吸収層となる。
【００４６】
また、光変調器４２５は、基板４０１の表面に不純物を導入することでｐ型としたｐ−シリコン層４５１と、ノンドープのＧｅから構成したｉ−Ｇｅ層４５２と、ｎ型のＧｅからなるｎ−Ｇｅ層４５３と、ｎ電極４５４と、ｐ電極（不図示）とを備える。ｐ電極は、ｐ電極４３５と同様に形成されている。この場合、光変調器４２５は、ＰＩＮ型のダイオード構造であり、ｉ−Ｇｅ層４５２が光吸収層となる電界吸収型の光変調器である。
【００４７】
ｎ電極およびｐ電極の間に印加する電圧を変調することで、光吸収量を変調でき、電気信号を光信号に変換できる。ＧｅはＳｉよりも屈折率が大きいため、導波路型受光器として機能させることができ、光信号を電気信号に変換できる。ｎ電極およびｐ電極は、金属で構成してもよく、また、光の吸収損失が少なくなるように設置された多結晶Ｓｉから構成してもよい。
【００４８】
［実施の形態４］
次に、本発明の実施の形態４について説明する。図５は、本発明の実施の形態４における半導体光配線装置の構成を示す断面図である。図５では、各構成を簡略化して示している。
【００４９】
この半導体光配線装置は、まず、シリコンからなる基板５０１の上に設けられた光導波領域５２１と、光導波領域５２１に連結して基板５０１の上に設けられた素子形成領域５２２ａ，５２２ｂとを備える。
【００５０】
また、本実施の形態における半導体光配線装置は、素子形成領域５２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域５２２ａに形成された受光器５２３と、素子形成領域５２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域５２２ｂに形成された光変調器５２５と、光導波領域５２１に形成された溝部５０１ａと、溝部５０１ａに充填されて形成された下部クラッド層５０２と、下部クラッド層５０２の上に形成されて受光器５２３および光変調器５２５に光接続する導波路コア５０３と、導波路コア５０３の上に形成された上部クラッド層５０４とを備える。図５に示すように、導波路コア５０３の端部から入射光が導入される。
【００５１】
また、導波路コア５０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域５２２ａの側部の基板５０１上に形成されて、受光器５２３に電極引き出し部５０５を介して接続する電極パッド部５０６と、光導波路の光導波方向に垂直な方向の素子形成領域５２２ｂの側部の基板５０１上に形成されて、光変調器５２５に電極引き出し部５０７を介して接続する電極パッド部５０８とを備える。
【００５２】
また、受光器５２３は、基板５０１の表面に形成したノンドープのＧｅから構成したｉ−Ｇｅ層と、この上に形成された２つの金属電極５３１とを備える。この場合、受光器４２３は、ＭＳＭ型のダイオード構造であり、上記ｉ−Ｇｅ層が光吸収層となる。このように構成した受光器５２３は、ＰＩＮ型の構造に比較して製造プロセスが容易であるという特長がある。
【００５３】
また、光変調器５２５は、基板５０１の表面に不純物を導入することでｐ型としたｐ−シリコン層４５１と、ノンドープのＧｅから構成したｉ−Ｇｅ層４５２と、ｎ型のＧｅからなるｎ−Ｇｅ層４５３と、ｎ電極４５４と、ｐ電極（不図示）とを備える。ｐ電極は、ｐ電極４３５と同様に形成されている。この場合、光変調器５２５は、ＰＩＮ型のダイオード構造であり、ｉ−Ｇｅ層４５２が光吸収層となる電界吸収型の光変調器である。
【００５４】
以上に説明したことから明らかなように、本実施の形態では、受光器５２３をＭＳＭ型のダイオード構造としたものであり、他の構成は、前述した実施の形態３と同様である。
【００５５】
［実施の形態５］
次に、本発明の実施の形態５について説明する。図６は、本発明の実施の形態５における半導体光配線装置の構成を示す断面図である。図６では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板６０１の上に設けられた光導波領域６２１と、光導波領域６２１に連結して基板６０１の上に設けられた素子形成領域６２２ａ，６２２ｂとを備える。
【００５６】
また、本実施の形態における半導体光配線装置は、素子形成領域６２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域６２２ａに形成された受光器６２３と、素子形成領域６２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域６２２ｂに形成された光変調器６２５と、光導波領域６２１に形成された溝部６０１ａと、溝部６０１ａに充填されて形成された下部クラッド層６０２と、下部クラッド層６０２の上に形成されて受光器６２３および光変調器６２５に光接続する導波路コア６０３と、導波路コア６０３の上に形成された上部クラッド層６０４とを備える。図６に示すように、導波路コア６０３の端部から入射光が導入される。
【００５７】
また、導波路コア６０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域６２２ａの側部の基板６０１上に形成されて、受光器６２３に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）と、光導波路の光導波方向に垂直な方向の素子形成領域６２２ｂの側部の基板６０１上に形成されて、光変調器６２５に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）とを備える。以上の構成は、前述した実施の形態２と同様である。
【００５８】
加えて、本実施の形態では、導波路コア６０３と受光器６２３との光結合部に傾斜構造部６２３ａを設け、同様に、導波路コア６０３と光変調器６２５との光結合部に傾斜構造部６２５ａを設けている。傾斜構造部６２３ａ，６２５ａは、光の入出射端面であり、この入出射端面が、光の導波方向に垂直な面より角度を有している状態となっている。例えば、入出射端面が、光の導波方向に垂直な面より、基板６０１の側に４５°傾いている状態である。このようにすることで、光結合部分における反射や散乱を低減することができ、高い結合効率が得られるようになる。
【００５９】
［実施の形態６］
次に、本発明の実施の形態６について説明する。図７は、本発明の実施の形態６における半導体光配線装置の構成を示す断面図（ａ）および平面図（ｂ）である。図７では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板７０１の上に設けられた光導波領域７２１と、光導波領域７２１に連結して基板７０１の上に設けられた素子形成領域７２２ａ，７２２ｂとを備える。
【００６０】
また、本実施の形態における半導体光配線装置は、素子形成領域７２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域７２２ａに形成された受光器７２３と、素子形成領域７２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域７２２ｂに形成された光変調器７２５と、光導波領域７２１に形成された溝部７０１ａと、溝部７０１ａに充填されて形成された下部クラッド層７０２と、下部クラッド層７０２の上に形成されて受光器７２３および光変調器７２５に光接続する導波路コア７０３と、導波路コア７０３の上に形成された上部クラッド層７０４とを備える。図７に示すように、導波路コア７０３の端部から入射光が導入される。
【００６１】
本実施の形態では、上述した導波路コア７０３，受光器７２３，および光変調器７２５からなる複数の光導波路を備えている。また、各々の導波路コア７０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域７２２ａの側部の基板７０１上に形成されて、受光器７２３に電極引き出し部７０５を介して接続する電極パッド部７０６と、光導波路の光導波方向に垂直な方向の素子形成領域７２２ｂの側部の基板７０１上に形成されて、光変調器７２５に電極引き出し部７０７を介して接続する電極パッド部７０８とを備える。電極引き出し部および電極パッドは、各受光器７２３および各光変調器７２５に設けられている。
【００６２】
また、電極引き出し部７０５は、受光器７２３の側部に形成された電極（不図示）に接続し、電極引き出し部７０７は、光変調器７２５の側部に形成された電極（不図示）に接続している。これらの構成は、前述した実施の形態２と同様である。また、本実施の形態では、導波路コア７０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域７２２ａ，７２２ｂの側部に、下部クラッド層７０２と同様の絶縁材料が充填された溝部を備える。溝部も、光導波路毎に設けられている。また、この溝部の上に、電極引き出し部７０５および電極引き出し部７０７が配置されている。
【００６３】
また、本実施の形態では、上部クラッド層７０４の上にＬＳＩチップ７０９が実装されている。ＬＳＩチップ７０９は、プロセッサコア（電子素子）７３２およびプロセッサコア（電子素子）７５２を含む複数のプロセッサコアを有している。プロセッサコア７３２は、電気配線７３１により受光器７２３の電極パッド７０６に接続し、プロセッサコア７５２は、電気配線７５１により光変調器７２５の電極パッド７０８に接続している。電気配線７３１および電気配線７５１は、上部クラッド層７０４に形成された貫通ビアに設けられている。なお、電気配線７３１，電気配線７５１は、図７に示される断面とは異なる位置に配置されている。
【００６４】
このようにすることで、複数のプロセッサコア間の情報伝達を、導波路コア７０３よりなる光導波路（光配線）を介して行うことができる。また、複数の光導波路を用いているので、より大容量の情報伝送が可能である。
【００６５】
ここで、隣接する導波路コア７０３の間の間隔で最も小さいものをＷ２とすると、Ｗ２＞２λ／ｎを満たすのがより好ましい。なお、λは、光導波路を導波する入射光の波長である。また、プロセッサコアの数は２つに限るものではない。光スイッチなどを組み合わせてオンチップ光ネットワークを構築することで、３以上の複数のプロセッサコア間の情報伝送を、光導波路を用いて効率良く行うことができる。なお、図７の（ｂ）に示す平面図において、上から２つめおよび４つめの導波路コア７０３の行において、受光器７２３および光変調器７２５の位置を入れ替えてもよい。
【００６６】
ところで、光源の導入は、図８に示すように、光源７１０から出射される光を導波路コア７０３の光入射部に設けた光結合器７０３ａにより光結合することで行えばよい。光源７１０は、例えば、表面出射型，裏面出射型などのフォトダイオードや半導体レーザを用いればよい。また、光源と導波路の高さを合わせることで、端面出射型の光源を用いることもできる。
【００６７】
図８では、グレーティングからなる光結合器７０３ａの上部にあたる上部クラッド層７０４の上に、裏面出射型の光源７１０を配置している。このようにすることで、光電気混載モジュールの全体のサイズを小型にすることができる。光結合器７０３ａは、グレーティング結合器に限らず、フォトニック結晶、ミラー、あるいはこれらを組み合わせて構成してもよい。
【００６８】
また、図９に示すように、光源７１０ａを、溝部７０１ａの底部の基板７０１に設けるようにしてもよい。このように、基板７０１に光源７１０ａを実装することで、光源７０２より発せられる熱を、基板７０１の側に逃がすことができる。
【００６９】
また、図１０に示すように、１つの光源７１０ｂより出射される光を、光導入導波路コア７０３ａより、各導波路コア７０３に分配してもよい。複数の導波路に分配して伝送チャネル数を増やすことで、より大容量の情報伝送を行うことができるようになる。なお、同一の符号は、図７と同様である。
【００７０】
［実施の形態７］
次に、本発明の実施の形態７について説明する。図１１は、本発明の実施の形態７における半導体光配線装置の構成を示す断面図である。図１１では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板１１０１の上に設けられた光導波領域１１２１と、光導波領域１１２１に連結して基板１１０１の上に設けられた素子形成領域１１２２ａ，１１２２ｂとを備える。
【００７１】
また、本実施の形態における半導体光配線装置は、素子形成領域１１２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１１２２ａに形成された受光器１１２３と、素子形成領域１１２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１１２２ｂに形成された光変調器１１２５と、光導波領域１１２１に形成された溝部１１０１ａと、溝部１１０１ａに充填されて形成された下部クラッド層１１０２と、下部クラッド層１１０２の上に形成されて受光器１１２３および光変調器１１２５に光接続する導波路コア１１０３と、導波路コア１１０３の上に形成された上部クラッド層１１０４とを備える。図１１に示すように、導波路コア１１０３の端部から入射光が導入される。
【００７２】
なお、各々の導波路コア１１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１１２２ａの側部の基板１１０１上は、受光器１１２３に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）と、光導波路の光導波方向に垂直な方向の素子形成領域１１２２ｂの側部の基板１１０１上に形成されて、光変調器１１２５に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）とを備える。また、電極引き出し部は、受光器１１２３の側部に形成された電極（不図示）に接続し、電極引き出し部１１０７は、光変調器１１２５の側部に形成された電極（不図示）に接続している。これらの構成は、前述した実施の形態２と同様である。
【００７３】
また、本実施の形態では、導波路コア１１０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１１２２ａ，１１２２ｂの側部に、下部クラッド層１１０２と同様の絶縁材料が充填された溝部を備える。この溝部の上に、電極引き出し部１１０５および電極引き出し部１１０７が配置されている。
【００７４】
また、本実施の形態では、上部クラッド層１１０４の上にＬＳＩチップ（電子素子）１１３２およびＬＳＩチップ（電子素子）１１５２が実装されている。ＬＳＩチップ１１３２は、電気配線１１３１により受光器１１２３の電極パッド（不図示）に接続し、ＬＳＩチップ１１５２は、電気配線１１５１により光変調器１１２５の電極パッド（不図示）に接続している。電気配線１１３１および電気配線１１５１は、上部クラッド層１１０４に形成された貫通ビアに設けられている。なお、電気配線１１３１，電気配線１１５１は、図１１に示される断面とは異なる位置に配置されている。
【００７５】
このようにすることで、複数のＬＳＩチップ間の情報伝達を、導波路コア１１０３よりなる光導波路（光配線）を介して行うことができる。また、ＬＳＩチップの数は２つに限るものではない。光スイッチなどを組み合わせて光ネットワークを構築することで、３つ以上の複数のＬＳＩチップ間の情報伝送を、光導波路を用いて効率良く行うことができる。
【００７６】
［実施の形態８］
次に、本発明の実施の形態８について説明する。図１２は、本発明の実施の形態８における半導体光配線装置の構成を示す断面図である。図１２では、各構成を簡略化して示している。この半導体光配線装置は、前述した実施の形態におけるＬＳＩチップ１１３２（図１１）を、積層メモリ１１３２ａにしたものである。他の構成は、前述した実施の形態７と同様である。
【００７７】
本実施の形態によれば、ＬＳＩチップ１１５２と積層メモリ１１３２ａと間の情報伝達を、導波路コア１１０３よりなる光導波路（光配線）を介して行うことができる。また、ＬＳＩチップおよび積層メモリの数は各々１つに限るものではない。光スイッチなどを組み合わせて光ネットワークを構築することで、複数のＬＳＩチップおよび積層メモリの間の情報伝送を、光導波路を用いて効率良く行うことができる。
【００７８】
［実施の形態９］
次に、本発明の実施の形態９について説明する。図１３は、本発明の実施の形態９における半導体光配線装置の構成を示す断面図である。図１３では、各構成を簡略化して示している。この半導体光配線装置は、前述した実施の形態７におけるＬＳＩチップ１１３２およびＬＳＩチップ１１５２の上に、積層メモリ１１３２ａおよび積層メモリ１１５２ａを積層したものである。他の構成は、前述した実施の形態７と同様である。
【００７９】
本実施の形態によれば、各ＬＳＩチップの間の情報伝達を、導波路コア１１０３よりなる光導波路（光配線）を介して行うことができる。また、ＬＳＩチップおよび積層メモリの数は各々２つに限るものではない。光スイッチなどを組み合わせて光ネットワークを構築することで、複数のＬＳＩチップおよび積層メモリの間の情報伝送を、光導波路を用いて効率良く行うことができる。
【００８０】
［実施の形態１０］
次に、本発明の実施の形態１０について説明する。図１４は、本発明の実施の形態１０における半導体光配線装置の構成を示す断面図である。図１４では、各構成を簡略化して示している。この半導体光配線装置は、まず、シリコンからなる基板１４０１の上に設けられた光導波領域１４２１と、光導波領域１４２１に連結して基板１４０１の上に設けられた素子形成領域１４２２ａ，１４２２ｂとを備える。
【００８１】
また、本実施の形態における半導体光配線装置は、素子形成領域１４２２ａのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１４２２ａに形成された受光器１４２３と、素子形成領域１４２２ｂのシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて素子形成領域１４２２ｂに形成された光変調器１４２５と、光導波領域１４２１に形成された溝部１４０１ａと、溝部１４０１ａに充填されて形成された下部クラッド層１４０２と、下部クラッド層１４０２の上に形成されて受光器１４２３および光変調器１４２５に光接続する導波路コア１４０３と、導波路コア１４０３の上に形成された上部クラッド層１４０４とを備える。導波路コア１４０３は、図１４に示される断面とは異なる位置に配置されている。図１４に示すように、導波路コア１４０３の端部から入射光が導入される。
【００８２】
なお、各々の導波路コア１４０３よりなる光導波路の光導波方向に垂直な方向の素子形成領域１４２２ａの側部の基板１４０１上は、受光器１４２３に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）と、光導波路の光導波方向に垂直な方向の素子形成領域１４２２ｂの側部の基板１４０１上に形成されて、光変調器１４２５に電極引き出し部（不図示）を介して接続する電極パッド部（不図示）とを備える。また、電極引き出し部は、受光器１４２３の側部に形成された電極（不図示）に接続し、電極引き出し部１４０７は、光変調器１４２５の側部に形成された電極（不図示）に接続している。これらの構成は、前述した実施の形態２と同様である。
【００８３】
また、本実施の形態では、光導波領域１４２１に形成されている溝部１４０１ａの底部に、トランスインピーダンスアンプ回路１４０９および光変調器ドライバ回路１４１０を備える。
【００８４】
トランスインピーダンスアンプ回路１４０９は、配線１４０９ａにより受光器１４２３に接続している。また、トランスインピーダンスアンプ回路１４０９は、下部クラッド層１４０２および上部クラッド層１４０４を貫通する電気配線１４３１で、上部クラッド層１４０４の上に実装されているＬＳＩチップ１４３２に接続している。
【００８５】
光変調器ドライバ回路１４１０は、配線１４１０ａにより光変調器１４２５に接続している。また、光変調器ドライバ回路１４１０は、下部クラッド層１４０２および上部クラッド層１４０４を貫通する電気配線１４５１で、上部クラッド層１４０４の上に実装されているＬＳＩチップ１４５２に接続している。
【００８６】
ＬＳＩチップ１４５２から光変調器ドライバ回路１４１０に電気配線１４５１を介して送られた電気信号により光変調器１４２５が駆動され、送られた電気信号が光信号に変換される。また、受光器１４２３において光信号が電気信号に変換され、トランスインピーダンスアンプ回路１４０９により増幅された電気信号が送信相手となるＬＳＩチップ１４３２に電気配線１４３１を介して送られる。
【００８７】
このようにすることで、複数のＬＳＩチップ間の情報伝達を、導波路コア１４０３よりなる光導波路（光配線）を介して行うことができる。また、溝部１４０１ａの底部に電子回路を集積しているので、基板表面積を有効に利用することができ、より高密度な光電気集積が可能となる。様々な種類の電子回路を集積することが可能であり、上述したような光素子の駆動回路に限らす、キャパシタ，インダクタ，および抵抗などの受動素子も集積することができる。下部クラッド層１４０２の層厚と比較して、電子回路は十分に薄いため、相互に干渉することなく集積が可能である。当然ながら、基板１４０１の溝が形成されていない表面にも電子回路を集積することが可能である。
【００８８】
［実施の形態１１］
次に、本発明の実施の形態１１について説明する。図１５は、本発明の実施の形態１１における半導体光配線装置の構成を示す断面図である。図１５では、各構成を簡略化して示している。この半導体光配線装置は、前述した実施の形態７の半導体光配線装置に、迷光吸収層１５０１を設けたものである。迷光吸収層１５０１は、例えば、アモルファスのＧｅから構成することができる。他の構成は、前述した実施の形態７と同様である。
【００８９】
半導体光配線装置においては、光導波路の表面荒れや、光導波路と光素子とのインピーダンス不整合などに起因し、光の反射あるいは散乱が起こる場合がある。これらが迷光となり、例えば、ＬＳＩチップ１１３２に入射すると、ＬＳＩチップ１１３２の電子回路の誤動作を引き起こす可能性がある。これに対し、上述した迷光を吸収する迷光吸収層１５０１を設けることで、誤動作を防ぐことができる。迷光吸収層１５０１は、使用される光信号の波長において十分な吸収係数を有する材料から構成されていればよい。例えば、Ｓｉプロセスと整合性が良く製造が比較的容易で、十分な光吸収係数が得られるアモルファスＧｅまたは多結晶Ｇｅを用いるのが特に好ましい。
【００９０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上部クラッド層は、ＳｉＯ2，ＳｉＮx，およびＳｉＯＮなどの固体材料に限るものではなく、例えば、空気などの気体や真空の状態であってもよく、また、液体から構成されていてもよい。
【符号の説明】
【００９１】
１０１…基板、１０１ａ…溝部、１０２…下部クラッド層、１０３…コア、１０４…上部クラッド層、１０６…電極パッド部、１２１…光導波領域、１２２…素子形成領域、１２３…光素子、１２４…溝部。
【特許請求の範囲】
【請求項１】
シリコンからなる基板の上に設けられた光導波領域と、
この光導波領域に連結して前記基板の上に設けられた素子形成領域と、
前記素子形成領域のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて前記素子形成領域に形成された光素子と、
前記光導波領域に形成された溝部と、
この溝部に充填されて形成された下部クラッド層と、
この下部クラッド層の上に形成されて前記光素子に光接続するコアと、
このコアの上に形成された上部クラッド層と、
前記コアよりなる光導波路の光導波方向に垂直な方向の前記素子形成領域の側部の前記基板上に形成されて、前記光素子に電極引き出し部を介して接続する電極パッド部と
を少なくとも備え、
前記下部クラッド層は、前記コアよりなる光導波路を伝搬する光が前記基板に漏れ出さない範囲の層厚とされていることを特徴とする半導体光配線装置。
【請求項２】
請求項１記載の半導体光配線装置において、
前記コアと前記光素子との光結合部に設けられた傾斜構造を備えることを特徴とする半導体光配線装置。
【請求項３】
請求項１または２記載の半導体光配線装置において、
溝部の底部に配置されて前記光素子に接続する電子回路を備えることを特徴とする半導体光配線装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体光配線装置において、
前記上部クラッド層の上に配置されて前記光素子に接続する電子素子を備えることを特徴とする半導体光配線装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体光配線装置において、
前記コアの上の前記上部クラッド層に配置されて、前記上部クラッド層に漏れ出す光を吸収する迷光吸収層を備えることを特徴とする半導体光配線装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体光配線装置において、
前記光素子は、受光器であることを特徴とする半導体光配線装置。
【請求項７】
請求項６記載の半導体光配線装置において、
前記光素子として、前記受光器に加えて光変調器を備え、前記受光器および前記光変調器は、各々異なる素子形成領域に形成されていることを特徴とする半導体光配線装置。
【請求項１】
シリコンからなる基板の上に設けられた光導波領域と、
この光導波領域に連結して前記基板の上に設けられた素子形成領域と、
前記素子形成領域のシリコン上にエピタキシャル成長により形成した半導体層を光吸収層として備えて前記素子形成領域に形成された光素子と、
前記光導波領域に形成された溝部と、
この溝部に充填されて形成された下部クラッド層と、
この下部クラッド層の上に形成されて前記光素子に光接続するコアと、
このコアの上に形成された上部クラッド層と、
前記コアよりなる光導波路の光導波方向に垂直な方向の前記素子形成領域の側部の前記基板上に形成されて、前記光素子に電極引き出し部を介して接続する電極パッド部と
を少なくとも備え、
前記下部クラッド層は、前記コアよりなる光導波路を伝搬する光が前記基板に漏れ出さない範囲の層厚とされていることを特徴とする半導体光配線装置。
【請求項２】
請求項１記載の半導体光配線装置において、
前記コアと前記光素子との光結合部に設けられた傾斜構造を備えることを特徴とする半導体光配線装置。
【請求項３】
請求項１または２記載の半導体光配線装置において、
溝部の底部に配置されて前記光素子に接続する電子回路を備えることを特徴とする半導体光配線装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体光配線装置において、
前記上部クラッド層の上に配置されて前記光素子に接続する電子素子を備えることを特徴とする半導体光配線装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体光配線装置において、
前記コアの上の前記上部クラッド層に配置されて、前記上部クラッド層に漏れ出す光を吸収する迷光吸収層を備えることを特徴とする半導体光配線装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体光配線装置において、
前記光素子は、受光器であることを特徴とする半導体光配線装置。
【請求項７】
請求項６記載の半導体光配線装置において、
前記光素子として、前記受光器に加えて光変調器を備え、前記受光器および前記光変調器は、各々異なる素子形成領域に形成されていることを特徴とする半導体光配線装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−２３２５６７（Ｐ２０１１−２３２５６７Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０３０９７（Ｐ２０１０−１０３０９７）
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]