半導体発光素子および半導体発光素子の製造方法
【課題】レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供する。
【解決手段】III族窒化物半導体からなる半導体素子１０は、以下の構成を備えている。基板１００上には、ｎ型の第１半導体層２００、活性層３００、ｐ型の第２半導体層４００が順に設けられている。また、２つの第１端面８４０は、平面視で対向するように劈開により形成されている。また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。さらに、溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。また、第２端面８６０は、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。
【解決手段】III族窒化物半導体からなる半導体素子１０は、以下の構成を備えている。基板１００上には、ｎ型の第１半導体層２００、活性層３００、ｐ型の第２半導体層４００が順に設けられている。また、２つの第１端面８４０は、平面視で対向するように劈開により形成されている。また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。さらに、溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。また、第２端面８６０は、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、特にIII族窒化物半導体からなる半導体素子において、素子の分割による不良を抑制するための技術が多く提案されている。
【０００３】
特許文献１（特開２００８−１３５７８５号公報）には、以下のような窒化物半導体素子の製造方法が記載されている。まず、ダイサーなどにより、半導体ウエハ表面に、溝部を形成する。次いで、レーザ照射によって、溝部より半導体ウエハ内部側に、加工変質部を形成することにより、ブレイクラインを形成する。次いで、ブレイクラインに沿って、半導体ウエハを分離する。これにより、ダイサーの刃先消耗等による加工精度の劣化を引き起こすことなく、より幅が狭くかつ深い溝部に、加工バラつきのない高精度のブレイクラインを形成することができるとされている。
【０００４】
また、特許文献２（特開２０１０−１２３８６９号公報）には、以下のような窒化物半導体レーザ素子が記載されている。基板上に、ｎ型クラッド層、ｎ型光ガイド層、活性層、電子障壁層、電流ブロック層、ｐ型光ガイド層およびｐ型クラッド層が順次形成されている。電流ブロック層は、電流注入部となる第１の開口部と、電流非注入部となる第２の開口部とを有している。第１の開口部に対して第２の開口部の外側の領域には、電子障壁層を貫通する第１凹部が形成されている。また、第１の開口部と第２の開口部との間の領域には、底面が電子障壁層の下面よりも上側に位置する第２凹部が形成されている。この第２凹部は、素子分離のための溝部であり、スクライブによってレーザチップを個別に分離することができることも記載されている。以上により、素子分離のための溝部である第２凹部による電流リークを防止するとともに、深い第２凹部を形成したときでもレーザ素子の発振閾値の変動を抑制できるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１３５７８５号公報
【特許文献２】特開２０１０−１２３８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
窒化物半導体からなる半導体素子の製造工程において、レーザによるスクライブによって基板を分割する際に、ブレイクラインに形成された半導体の溶融部を介して、半導体素子の電流リークなどの不良が発生する可能性があった。しかし、発明者は、上記２つの特許文献のように、素子分離のための溝部の底部に、レーザによってブレイクラインを形成する方法を用いても、上記不良の発生を充分に抑制することはできないことを見出した。
【課題を解決するための手段】
【０００７】
本発明によれば、
基板と、
前記基板上に設けられた第１導電型の第１半導体層と、
前記第１半導体層上に設けられた活性層と、
前記活性層上に設けられた第２導電型の第２半導体層と、
平面視で対向するように劈開により形成された２つの第１端面と、
平面視で前記第１端面と直交する方向に２つの前記第１端面まで延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部と、
前記第１端面と直交する方向で、かつ、前記溝部よりも外側に形成され、レーザによるスクライブによって形成された第２端面と、
を備えるIII族窒化物半導体からなる半導体発光素子が提供される。
【０００８】
本発明によれば、
基板上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、
前記第１半導体層上に活性層を形成する活性層形成工程と、
前記活性層上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、
平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部を形成する工程と、
平面視で対向するように、２つの前記劈開面を劈開することにより第１端面を形成する第１端面形成工程と、
前記第１端面と直交する方向で、かつ、２つの前記溝部で挟まれた領域内に、レーザによるスクライブによって、第２端面を形成する第２端面形成工程と、
を備えるIII族窒化物半導体からなる半導体発光素子の製造方法が提供される。
【０００９】
本発明によれば、２つの溝部は、平面視で第１端面と直交する方向に、２つの第１端面まで延在している。また、溝部の底部は、少なくとも活性層の下面よりも下まで位置している。さらに、第２端面８６０は、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。これにより、レーザによるスクライブによって、電流リークなどの不良が発生することを抑制することができる。したがって、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。
【発明の効果】
【００１０】
本発明によれば、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２】第１の実施形態に係る半導体発光素子の構成を示す平面図である。
【図３】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図４】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図５】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図６】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図７】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図８】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図９】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１０】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１１】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１２】第１の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１３】第１の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１４】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１５】第１の実施形態の効果を説明するための図である。
【図１６】第２の実施形態に係る半導体発光素子の構成を示す平面図である。
【図１７】第２の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１８】第２の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１９】第２の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図２０】第３の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２１】第３の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２２】第４の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２３】第５の実施形態に係る半導体発光素子の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。以下の実施の形態において、第１導電型がｎ型、第２導電型がｐ型である場合を例として示す。ただし、これらは一例であり、それぞれ逆の導電型とすることもできる。
【００１３】
（第１の実施形態）
図１および図２を用い、第１の実施形態に係る半導体素子１０について説明する。図１は、第１の実施形態に係る半導体発光素子１０の構成を示す断面図である。また、図２は、第１の実施形態に係る半導体発光素子１０の構成を示す平面図である。III族窒化物半導体からなる半導体素子１０は、以下の構成を備えている。基板１００上には、ｎ型の第１半導体層２００、活性層３００、ｐ型の第２半導体層４００が順に設けられている。また、２つの第１端面８４０は、平面視で対向するように劈開により形成されている。また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。さらに、溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。また、第２端面８６０は、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。以下、詳細を説明する。
【００１４】
ここでいう「半導体発光素子１０」には、発光ダイオード（ＬＥＤ、Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、またはレーザダイオード（ＬＤ、Ｌａｓｅｒ Ｄｉｏｄｅ）のいずれも含まれるものとする。第１の実施形態での「半導体発光素子１０」は、たとえば、ＬＤである。
【００１５】
図１は、劈開面である第１端面８４０から見た図である。図１のように、半導体発光素子１０は、基板１００を備えている。基板１００は、III族窒化物半導体をエピタキシャル成長させるための単結晶基板である。具体的には、基板１００は、たとえば、ｎ型ＧａＮ基板である。この基板１００は、半導体発光素子１０を製造する工程において、研磨されている。
【００１６】
基板１００上には、たとえば、Ｓｉがドープされたｎ型ＧａＮ層１２０が設けられている。このｎ型ＧａＮ層１２０は、さらにエピタキシャル成長をして積層していくためのバッファ層の機能を有している。ｎ型ＧａＮ層１２０の厚さは、たとえば、１μｍである。なお、ｎ型ＧａＮ層１２０は、設けられていなくてもよい。
【００１７】
ｎ型ＧａＮ層１２０上には、ｎ型の第１半導体層２００が設けられている。この第１半導体層２００は、一層で形成されていてもよく、複数層で形成されていてもよい。ここでは、第１半導体層２００は、ｎ型ＧａＮ層１２０上に設けられたｎ型の第１クラッド層２２０と、第１クラッド層２２０上に設けられたｎ型の第１光閉じ込め層２４０と、を備えている。
【００１８】
第１クラッド層２２０としては、たとえば、ｎ型Ａｌ０．１Ｇａ０．９Ｎ層である。第１クラッド層２２０の厚さは、たとえば、２μｍである。また、第１光閉じ込め層２４０としては、たとえば、Ｓｉドープｎ型ＧａＮ層である。第１光閉じ込め層２４０の厚さは、たとえば、０．１μｍである。
【００１９】
第１半導体層２００上には、活性層３００が設けられている。活性層３００は、多重量子井戸（ＭＱＷ、Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有している。具体的には、活性層３００としては、たとえば、Ｉｎ０．１５Ｇａ０．８５Ｎからなる井戸層（厚さ３ｎｍ）と、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層（厚さ４ｎｍ）と、を３周期形成されたＭＱＷ構造を備えている。
【００２０】
活性層３００上には、ｐ型の第２半導体層４００が設けられている。この第２半導体層４００は、一層で形成されていてもよく、複数層で形成されていてもよい。ここでは、第２半導体層４００は、活性層３００上に設けられたｐ型のキャップ層４２０と、キャップ層４２０上に設けられたｐ型の第２光閉じ込め層４４０と、第２光閉じ込め層４４０上に設けられたｐ型の第２クラッド層４６０と、第２クラッド層４６０上に設けられたｐ型のコンタクト層４８０と、を備えている。
【００２１】
キャップ層４２０としては、たとえば、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ層である。キャップ層４２０の厚さは、たとえば、１０ｎｍである。また、第２光閉じ込め層４４０としては、たとえば、Ｍｇドープｐ型ＧａＮ層である。第２光閉じ込め層４４０の厚さは、たとえば、０．１μｍである。また、第２クラッド層４６０としては、たとえば、ｐ型Ａｌ０．１Ｇａ０．９Ｎ層である。第２クラッド層４６０の厚さは、たとえば、０．５μｍである。また、コンタクト層４８０としては、たとえば、Ｍｇドープｐ型ＧａＮ層である。コンタクト層４８０の厚さは、たとえば、２０ｎｍである。
【００２２】
また、第２クラッド層４６０およびコンタクト層４８０は、たとえば、ストライプ状のリッジ２０の形状に形成されている。これにより、リッジ２０の幅（Ｗｓ）に電流を集中させることができる。
【００２３】
ここで、平面視で第２クラッド層４６０を含むリッジ２０の外側には、２つの溝部８２０が形成されている。この溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。これにより、レーザによるスクライブによって、電流リークなどの不良が発生することを抑制することができる。溝部８２０の効果については、詳細を後述する。
【００２４】
溝部８２０の底部（符号不図示）は、少なくとも活性層３００の下面よりも下まで位置していればよく、当該位置よりも深く形成されていてもよい。溝部８２０の底部を活性層３００よりも深く形成することにより、レーザによるスクライブによって、熱ダメージによる特性劣化や、溶融部を介した電流リークなどを確実に抑制することができる。
【００２５】
ただし、第１光閉じ込め層２４０は一般に薄いため、溝部８２０の底部を第１光閉じ込め層２４０内に形成することは、製造工程上困難である。また、溝部８２０の底部が基板１００まで達している場合は、エピタキシャル成長させた層（ここでいうｎ型ＧａＮ層１２０）と基板１００との界面で結晶欠陥が生じやすいため、好ましくない。したがって、溝部８２０の底部は、第１クラッド層２２０内に設けられていることが好ましい。これにより、安定的に、溝部８２０が形成され、上記した電流リークなどの不良が発生することがない。
【００２６】
溝部８２０の開口部（符号不図示）から底部までの深さをＤｇ、半導体発光素子１０の総厚をｔとしたとき、当該深さＤｇは、たとえば、総厚ｔの１０％以下である。ここでいう「総厚ｔ」とは、後述する研磨工程後の半導体発光素子１０の底面から上面までの厚さをいう。したがって、ここでは、総厚ｔは、後述する第１電極６２０の下面から、カバー電極６６０の上面までの厚さのことをいう。溝部８２０の深さＤｇが上記範囲内であることにより、劈開または分割により、溝部８２０の第１側面（８２２）に沿って伝搬する不良を抑制することができる。
【００２７】
また、溝部８２０の断面形状は、限定されるものではなく、適宜好適な形状を選択することができる。具体的には、溝部８２０の断面形状は、たとえば、長方形である。ほかには、溝部８２０の断面形状は、逆三角形であり、底辺が開口部を形成していてもよい。また、溝部８２０の断面形状は、逆台形であり、底辺が開口部を形成していてもよい。
【００２８】
また、第２端面８６０は、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。このため、第２端面８６０には、レーザによって半導体が溶出した溶融部（不図示）が形成されている。溶融部には、半導体の材料に起因した金属が付着している。このため、この溶融部が形成された導電性の異なる半導体層は、短絡する可能性がある。
【００２９】
また、第２半導体層４００の上、および溝部８２０の内側に接するように、保護層７００が設けられている。保護層７００には、平面視で２つの溝部８２０で挟まれた領域に、第２半導体層４００の一部を露出する開口部を有している。ここでいう「第２半導体層４００の一部を露出する開口部」とは、第２半導体層４００のうち、コンタクト層４８０の上面に形成されている開口部のことである。
【００３０】
上記した保護層７００としては、半導体発光素子１０の表面を酸化させない材料で形成されていることが好ましい。具体的には、保護層７００としては、たとえば、ＳｉＯ２層である。
【００３１】
保護層７００の開口部には、第２電極６４０が形成されている。第２電極６４０は、ｐ型ＧａＮ層とオーミック接続する材料で形成されている。具体的には、第２電極６４０としては、たとえば、Ｐｄ／Ｐｔである。
【００３２】
また、第２電極６４０は、溝部８２０の第１側面（後述８２２）に接しないように形成することが好ましい。特に発光面となる第１端面８４０に、第２電極６４０が形成されていないことが好ましい。これにより、端面非注入構造とすることができ、端面の臨界光出力を向上させることができる。
【００３３】
ここで、半導体発光素子１０の総厚ｔは、平面視での２つの第１端面８４０の間の距離（後述する共振器長Ｌ）の８０％以下であることが好ましい。また、半導体発光素子１０の総厚ｔは、平面視での２つの第２端面８６０の間の距離（後述する素子幅Ｗｐ）の８０％以下であることが好ましい。一方、半導体発光素子１０の総厚ｔの下限値は、特に限られるものではないが、ウエハ割れ等の不良が起こらない程度の剛性を有していることが好ましい。
【００３４】
具体的には、素子幅Ｗｐは、９０μｍ以上１０００μｍ以下である。したがって、半導体発光素子１０の総厚ｔは、５０μｍ以上１５０μｍ以下である。さらには、半導体発光素子１０の総厚ｔは、７０μｍ以上１２０μｍ以下であることが好ましい。半導体発光素子１０の総厚ｔが上記範囲内であることにより、製造工程において、安定的に第１端面８４０および第２端面８６０を形成することができる。さらに、半導体発光素子１０の剛性を保つことができる。
【００３５】
第２電極６４０上には、カバー電極６６０が形成されている。カバー電極６６０の直上には、ボンディングワイヤー（不図示）が接続される。これにより、半導体発光素子１０を、他の基板（不図示）などに実装することができる。カバー電極６６０としては、たとえば、第２電極６４０側から順にＴｉ／Ｐｔ／Ａｕである。カバー電極６６０とボンディングワイヤー（不図示）との間には、Ａｕめっきにより、ボンディングパッド（不図示）が形成されていてもよい。
【００３６】
さらに、基板１００は、第１半導体層２００等が形成されている面と反対の裏面から研磨されている。基板１００の裏面には、第１電極６２０が形成されている。第１電極６２０は、ｎ型ＧａＮ層とオーミック接続する材料で形成されている。第１電極６２０としては、たとえば、基板１００がＧａＮ基板である場合、基板１００側から順にＴｉ／Ａｌ／Ｔｉ／Ａｕである。
【００３７】
また、カバー電極６６０は、ボンディングワイヤー（６８０）によりリード端子（不図示）などに接続されていてもよい。さらに、半導体発光素子１０を覆うように、半導体発光素子１０の光を透過させる蓋付き円筒状のキャップが設けられていても良い。
【００３８】
次に、図２を用い、半導体発光素子１０の平面視での構成を説明する。図２は、半導体素子１０を上面から見た図である。なお、図２のハッチングは、図の視認性を良くするために設けたものであり、図１のハッチングと相関はない。
【００３９】
ここで、２つの第２端面８６０の間の距離（半導体発光素子１０の素子幅）をＷｐ、第２クラッド層４６０のリッジ２０の幅Ｗｓ、溝部８２０から第２クラッド層４６０のリッジ２０までの距離をＷ１、溝部８２０の幅をＷｇ、溝部８２０から第２端面８６０までの距離をＷ２とする。また、２つの第１端面８４０の間の距離（共振器長）をＬとする。
【００４０】
図２のように、２つの第１端面８４０は、平面視で対向するように劈開により形成されている。ここでいう「劈開」とは、結晶の特定方向のうち、割れやすい方向に分割することをいう。また、以下で用いる「劈開面」とは、上記劈開によって形成された結晶面であり、レーザの共振器面となるものをいう。ここで、上記劈開の方向は、たとえば、基板１００が（０００１）面ＧａＮ基板である場合、＜１１−２０＞方向である。
【００４１】
２つの第１端面８４０の間の距離（共振器長）Ｌは、レーザの共振器長である。この２つの第１端面８４０の間隔（共振器長）Ｌは、レーザの発振波長、活性層３００の屈折率、用途等に基づいて、決定される。具体的には、共振器長Ｌは、たとえば、８００μｍである。
【００４２】
また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。ここでいう「第１端面８４０と直交する方向」とは、劈開面と直交する方向と同一である。ここでは、「第１端面８４０と直交する方向」は、たとえば、基板１００が（０００１）面ＧａＮ基板であり、劈開の方向が＜１１−２０＞方向である場合、＜１−１００＞方向である。
【００４３】
平面視で２つの溝部８２０で挟まれた領域には、半導体発光素子１０の発光領域が形成されている。ここでいう「発光領域」とは、第１半導体層２００側から注入されたホールと、第２半導体層４００側から注入された電子とが再結合して発光する領域のことをいう。
【００４４】
第２クラッド層４６０およびコンタクト層４８０は、平面視で２つの溝部８２０で挟まれた領域内に形成されている。さらに、第２クラッド層４６０は、第１端面８４０まで延在するように、ストライプ状のリッジ２０の形状に形成されている。したがって、本実施形態における平面視での発光領域は、このリッジ２０の幅Ｗｓに基づいて決定される。
【００４５】
また、上述のように、２つの溝部８２０は、２つの第１端面８４０まで延在している。すなわち、２つの溝部８２０は、連続して２つの第１端面８４０まで形成されている。これにより、第２端面形成工程において、第２端面８６０からの熱ダメージが発光領域まで伝達することがない。
【００４６】
また、溝部８２０から第２クラッド層４６０のリッジ２０までの距離Ｗ１は、第２クラッド層のリッジ２０の幅Ｗｓ以上である。上記距離Ｗ１がリッジ２０の幅Ｗｓ未満である場合、平面視での発光領域に悪影響を及ぼす可能性がある。第１の実施形態では、特に横方向の光閉じ込め効果に対して悪影響を及ぼす可能性がある。したがって、上記距離Ｗ１がリッジ２０の幅Ｗｓ以上であることにより、安定的に発光領域を形成することができる。
【００４７】
また、溝部８２０から第２端面８６０までの距離Ｗ２は、２つの第２端面８６０の間の距離Ｗｐの２０％以上である。すなわち、溝部８２０から第２端面８６０までの距離Ｗ２は、２つの第２端面８６０の間の距離Ｗｐを用いて、Ｗ２≧０．２Ｗｐと表される。具体的には、距離Ｗ２は、たとえば、５μｍ以上である。これにより、レーザによるスクライブを歩留りよく行うことができる。
【００４８】
溝部８２０の幅Ｗｇは、Ｗｐ、Ｗｓ、Ｗ１およびＷ２を用いて、以下の式（１）で表される。
【００４９】
【数１】
【００５０】
上述のように、Ｗ１≧Ｗｓ、およびＷ２≧０．２Ｗｐであることから、溝部８２０の幅Ｗｇは、下記式（２）を満たす。
【数２】
【００５１】
これにより、発光領域に悪影響を及ぼさず、かつ、第２端面形成工程において、第２端面８６０からの熱ダメージが発光領域まで伝達することがない。
【００５２】
一方で、溝部８２０の幅Ｗｇは、たとえば、１μｍ以上である。溝部８２０の幅Ｗｇが上記下限値以上であることにより、安定的に溝部８２０を形成することができる。また、溝部８２０の幅Ｗｇが上記下限値以上であることにより、第２端面形成工程において、熱ダメージが発光領域まで伝達することがない。
【００５３】
また、劈開面である第１端面８４０の一方には、低反射（ＡＲ、Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｎｇ）膜が形成されていてもよい。一方、第１端面８４０の他方には、高反射（ＨＲ、Ｈｉｇｈ−Ｒｅｆｌｅｃｔｉｎｇ）膜が形成されていてもよい。具体的には、低反射膜としては、たとえば、Ａｌ２Ｏ３膜である。また、高反射膜としては、たとえば、ＳｉＯ２とＺｒＯ２の多層膜である。
【００５４】
（製造方法）
次に、図３〜１５を用い、第１の実施形態に係る半導体発光素子１０の製造方法について説明する。図３〜１２および図１５は、第１の実施形態に係る半導体発光素子１０の製造方法を説明するための断面図である。また、図１３および図１４は、第１の実施形態に係る半導体発光素子１０の製造方法を説明するための平面図である。
【００５５】
第１の実施形態に係るIII族窒化物半導体からなる半導体発光素子１０の製造方法は、以下の工程を備えている。まず、基板１００上に、ｎ型の第１半導体層２００を形成する（第１半導体層形成工程）。次いで、第１半導体層２００上に、活性層３００を形成する（活性層形成工程）。次いで、活性層３００上に、ｐ型の第２半導体層４００を形成する（第２半導体層形成工程）。次いで、平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも活性層３００の下面よりも下まで位置する、２つの溝部８２０を形成する。次いで、平面視で対向するように、２つの劈開面を劈開することにより第１端面８４０を形成する（第１端面形成工程）。次いで、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に、レーザによるスクライブによって、第２端面８６０を形成する（第２端面形成工程）。以下、詳細を説明する。
【００５６】
以下で説明する半導体発光素子１０の製造方法は、たとえば、有機金属気層成長法（ＭＯＶＰＥ、ＭｅｔａｌＯｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）により行う。また、ＭＯＶＰＥ装置のチャンバ（不図示）の圧力は、減圧下で行うことが好ましい。ここでは、チャンバの圧力は、たとえば、３００ｈＰａである。
【００５７】
また、ＭＯＶＰＥに用いられるキャリアガスは、Ｈ２（水素）またはＮ２（窒素）である。さらに、それぞれのIII族窒化物半導体を形成するためのIII族原料としては、Ｇａ原料は、たとえば、トリメチルガリウム（ＴＭＧ）である。Ａｌ原料は、たとえば、トリメチルアルミニウム（ＴＭＡ）である。Ｉｎ原料は、たとえば、トリメチルインジウム（ＴＭＩ）である。また、ｎ型ドーパントとしては、たとえば、シラン（ＳｉＨ４）である。また、ｐ型ドーパントとしては、たとえば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）である。
【００５８】
図３のように、基板１００をＭＯＶＰＥ装置に投入し、各層をエピタキシャル成長させる。まず、基板１００上に、Ｓｉをドープしたｎ型ＧａＮ層１２０を形成する。
【００５９】
次いで、ｎ型ＧａＮ層１２０上に、ｎ型の第１半導体層２００を形成する（第１半導体層形成工程）。第１半導体層形成工程において、まず、基板１００上にｐ型の第１クラッド層２２０を形成する。ｎ型の第１クラッド層２２０として、たとえば、ｎ型Ａｌ０．１Ｇａ０．９Ｎ層を成長させる。次いで、第１クラッド層２２０上に、ｐ型の第１光閉じ込め層２４０を形成する。ｎ型の第１光閉じ込め層として、たとえば、Ｓｉドープｎ型ＧａＮ層を成長させる。
【００６０】
次いで、第１半導体層２００上に、活性層３００を形成する。具体的には、活性層３００として、たとえば、Ｉｎ０．１５Ｇａ０．８５Ｎからなる井戸層と、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層と、を３周期形成されたＭＱＷ構造を形成する。
【００６１】
次いで、活性層３００上に、ｐ型の第２半導体層４００を形成する（第２半導体層形成工程）。第２半導体層形成工程において、まず、活性層３００上に、ｐ型のキャップ層４２０を形成する。ｐ型のキャップ層４２０として、たとえば、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ層を成長させる。次いで、キャップ層４２０上に、ｐ型の第２光閉じ込め層４４０を形成する。ｐ型の第２光閉じ込め層４４０として、たとえば、Ｍｇドープｐ型ＧａＮ層を成長させる。次いで、第２光閉じ込め層４４０上に、ｐ型の第２クラッド層４６０を形成する。ｐ型の第２クラッド層４６０として、たとえば、ｐ型Ａｌ０．１Ｇａ０．９Ｎ層を形成する。次いで、第２クラッド層４６０上に、ｐ型のコンタクト層４８０を形成する。ｐ型のコンタクト層４８０として、たとえば、Ｍｇドープｐ型ＧａＮ層を成長させる。
【００６２】
次いで、図４のように、コンタクト層４８０上に、スパッタにより第１マスク層７２０を成膜する。第１マスク層７２０として、たとえば、ＳｉＯ２層を成膜する。次いで、第１マスク層７２０上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、平面視でストライプ状のリッジ２０となる部分が残存するように、フォトレジスト膜をパターニングする。次いで、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、第１マスク層７２０をパターニングする。次いで、マスクに用いたフォトレジスト膜をウエット洗浄またはアッシング等により除去する。
【００６３】
次いで、図５のように、第１マスク層７２０をマスクとして、ドライエッチングにより、コンタクト層４８０および第２クラッド層４６０をパターニングする。以上により、平面視で２つの溝部８２０で挟まれた領域内に、第２クラッド層４６０を劈開面に垂直な方向に延在するストライプ状のリッジ２０に形成する。
【００６４】
次いで、図６のように、第１マスク層７２０を除去した後、第２光閉じ込め層４４０上、および第２クラッド層４６０並びにコンタクト層４８０を含むリッジ２０を覆うように、第２マスク層７４０を成膜する。次いで、第２マスク層７４０として、たとえば、ＳｉＯ２層を成膜する。次いで、第２マスク層７４０上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、平面視で溝部８２０となる部分を除去するように、フォトレジスト膜をパターニングする。次いで、ＲＩＥにより、第２マスク層７４０をパターニングする。次いで、マスクに用いたフォトレジスト膜をウエット洗浄またはアッシング等により除去する。
【００６５】
次いで、図７のように、第２マスク層７４０をマスクとして、ドライエッチングにより、第２光閉じ込め層４４０、キャップ層４２０、活性層３００、第１光閉じ込め層２４０および第１クラッド層２２０の一部を除去することにより、溝部８２０を形成する（溝部形成工程）。このようにして、溝部８２０の底部が第１クラッド層２２０内に位置するように、溝部８２０を形成する。したがって、比較的厚い第１クラッド層２２０までエッチングすることにより、再現性良く、安定的に溝部８２０を形成することができる。
【００６６】
次いで、図８のように、ＲＩＥにより、マスクに用いた第２マスク層７４０を除去する。次いで、溝部８２０の底部並びに側面、第２光閉じ込め層４４０上および第２クラッド層４６０並びにコンタクト層４８０を含むリッジ２０を覆うように、保護層７００を形成する。保護層７００として、たとえば、ＳｉＯ２層を成膜する。
【００６７】
次いで、図９のように、保護層７００上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、少なくともコンタクト層４８０の上面の一部が露出するように、フォトレジスト膜をパターニングする。次いで、ウエットエッチングにより、保護層７００をパターニングする。
【００６８】
次いで、上記開口部上のみに、フォトレジスト膜（不図示）をパターン形成する。次いで、保護層７００およびフォトレジスト膜上に、第２電極６４０となる薄膜を成膜する。第２電極６４０の材料として、たとえば、電子ビーム蒸着により、Ｐｄ／Ｐｔを成膜する。次いで、ウエット洗浄等によってフォトレジスト膜を当該フォトレジスト膜上に成膜されたＰｄ／Ｐｔ膜とともに、除去する（リフトオフする）。これにより、第２電極６４０をパターニングする。次いで、マスクに用いたフォトレジスト膜をアッシングにより除去する。以上により、第２電極６４０を形成する。
【００６９】
次いで、図１０のように、保護層７００上、第２電極６４０およびリッジ２０を覆うように、カバー電極６６０となる薄膜を成膜する。カバー電極６６０の材料として、たとえば、スパッタにより、Ｔｉ／Ｐｔ／Ａｕの順で成膜する。次いで、カバー電極６６０となる薄膜上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、少なくとも第２電極６４０上のカバー電極６６０となる部分が残存するように、フォトレジスト膜を形成する。次いで、イオンミリングにより、カバー電極６６０をパターニングする。次いで、マスクに用いたフォトレジスト膜を、ウエット洗浄またはアッシング等により除去する。以上により、カバー電極６６０を形成する。
【００７０】
次いで、図１１のように、基板１００の裏面側から、研磨を行う。さらに、基板１００の研磨した裏面に、第１電極６２０を形成する。第１電極６２０として、たとえば、スパッタにより、基板１００側から順にＴｉ／Ａｌ／Ｔｉ／Ａｕを成膜する。
【００７１】
次いで、レーザによるスクライブを行う。ここで、スクライブに用いられるレーザは、ＧａＮのバンドギャップ（３．４ｅＶ）よりも大きいエネルギーを有するものが用いられる。レーザ光の波長域としては、たとえば、２６６ｎｍ以上３５５ｎｍ以下である。このような波長域を有するレーザとしては、たとえば、ＹＡＧやＹＶＯ４等の固体レーザ（波長１０６４ｎｍ）の３倍または４倍の高調波を用いることができる。また、レーザの照射パワーとしては、たとえば、１以上１０００Ｊ／ｃｍ２以下である。この工程に用いるレーザスクライブ装置としては、たとえば、基板１００の表面に集光させたレーザ光を、ガルバノミラーや、基板１００を載置するステージなどによって走査する機能を備えているものが用いられる。
【００７２】
図１２のように、レーザによるスクライブにより、第１端面８４０となる劈開面と平行の方向に、かつ２つの溝部８２０で挟まれた領域内に、劈開導入ライン９２０を形成する。ここで、「劈開導入ライン９２０」とは、劈開面である第１端面８４０を形成するために、レーザによってスクライブされた直線状の加工領域のことをいう。この劈開導入ライン９２０は、後述するブレイクライン９４０と同じく、半導体層をレーザにより溶融させることにより形成される。また、劈開導入ライン９２０に第１端面８４０が形成されるように、２つの劈開導入ライン９２０の間の距離を、共振器長Ｌとなるように形成する。また、劈開面と平行の方向として、たとえば、＜１１−２０＞方向に劈開導入ライン９２０を形成する。
【００７３】
なお、「２つの溝部８２０で挟まれた領域」とは２つ存在するが、ここでの当該領域は、発光領域を含まない領域で、かつ後述する第２端面８６０が形成される領域のことをいう。発光領域とは、上述のように、リッジ２０によって決定される。したがって、ここでは、劈開導入ライン９２０を、リッジ２０が形成されていない領域内に形成する。
【００７４】
また、劈開導入ライン９２０の幅は、たとえば、１μｍ以上１０μｍ以下である。劈開導入ライン９２０の長さをＷｌｓとしたとき、当該長さＷｌｓは、溝部８２０に達しないように形成することが好ましい。すなわち、Ｗｌｓ＜２Ｗ２を満たすことが好ましい。また、Ｗｌｓ≧０．３Ｗｐを満たすことが好ましい。このように劈開導入ライン９２０を形成することにより、安定的に劈開面である第１端面８４０を形成することができる。
【００７５】
また、劈開導入ライン９２０の深さをＤｌｓ１としたとき、当該深さＤｌｓ１は、たとえば、半導体素子１０の総厚ｔに対して、１０％以上５０％以下である。レーザの照射パワーなどの条件を調整することにより、深さＤｌｓ１を上記範囲となるように制御する。これにより、安定的に劈開面である第１端面８４０を形成することができる。
【００７６】
次いで、図１２のように、劈開導入ライン９２０が形成されたＢ−Ｂ'線に沿って、基板１００を分割する。これにより、Ｂ−Ｂ'線断面、すなわち劈開面である第１端面８４０を形成することができる（以上、第１端面形成工程）。
【００７７】
次いで、第１端面形成工程の後に、第１端面８４０の一方に、低反射膜（不図示）を形成してもよい。一方、第１端面８４０の他方に、高反射膜（不図示）を形成してもよい。具体的には、低反射膜として、たとえば、Ａｌ２Ｏ３で膜を形成する。また、高反射膜として、たとえば、ＳｉＯ２とＺｒＯ２の多層膜を形成する。
【００７８】
次いで、上記した溝部形成工程の後で、かつ第１端面形成工程の後に、以下のように、第２端面形成工程を行う。ここで、特に六方晶系の結晶構造を有するＧａＮ系半導体素子の場合、結晶面と平行に分割する第１端面形成工程よりも、結晶面と直交する第２端面８６０を形成することの方が難しい。このため、第１端面形成工程よりも後に、第２端面形成工程を行うことが好ましい。また、溝部形成工程によって、溝部８２０が形成された状態で、第２端面形成工程において、レーザによるスクライブを行う。これにより、レーザによる熱ダメージが、発光領域まで伝達することを抑制することができる。
【００７９】
図１３のように、レーザによるスクライブによって、第１端面８４０と直交する方向で、かつ、２つの溝部８２０で挟まれた領域内に、ブレイクライン９４０を形成する。ここで、第１端面８４０と直交する方向として、たとえば、＜１−１００＞方向に、ブレイクライン９４０を形成する。
【００８０】
また、ブレイクライン９４０を形成する領域は、２つ存在する「２つの溝部８２０で挟まれた領域」のうち、上記した劈開導入ライン９２０を形成した領域である。すなわち、ここでは、ブレイクライン９４０を、リッジ２０が形成されていない領域内に形成する。なお、ブレイクライン９４０を、２つの溝部８２０で挟まれた中央部に形成することが好ましい。これにより、安定的に分割することができる。
【００８１】
図１３に示されているように、レーザによって、第１端面８４０よりも内側にブレイクライン９４０を形成する。したがって、ブレイクライン９４０の長さをＬｌｓとしたとき、当該長さＬｌｓは、共振器長Ｌよりも小さい。
【００８２】
ここで、第１端面８４０までブレイクライン９４０を形成した場合、ブレイクライン９４０を形成する際にデブリ（ｄｅｂｒｉｓ）が発生する可能性がある。なお、「デブリ」とは、レーザによって半導体や保護膜等が溶融または蒸発した際に生じる破片または飛散物のことである。このデブリが発生し、第１端面８４０に付着した場合、半導体発光素子１０の発光特性が劣化してしまう。そのため、上記のように、第１端面８４０よりも内側にブレイクライン９４０を形成することにより、ブレイクライン９４０を形成する際に、第１端面８４０にデブリが付着することを抑制することができる。
【００８３】
また、ブレイクライン９４０の端部から第１端面８４０までの距離をΔＬｌｓ（＝Ｌ−Ｌｌｓ）としたとき、たとえば、０＜ΔＬｌｓ≦２０μｍである。ΔＬｌｓ＞０であることにより、第１端面８４０にデブリが付着することを抑制することができる。また、ΔＬｌｓ≦２０であることにより、分割する際に、ブレイクライン９４０が形成されていない部分においても、ブレイクライン９４０に沿って分割することができる。
【００８４】
次いで、図１４は、図１３のＣ−Ｃ'線断面図である。図１４のように、保護層７００の上面側から、レーザによるスクライブによって、ブレイクライン９４０を形成する。
【００８５】
ここで、ブレイクライン９４０の深さをＤｌｓ２としたとき、当該深さＤｌｓ２は、たとえば、半導体素子１０の総厚ｔに対して、３０％以上７０％以下である。さらには、深さＤｌｓ２は、基板１００まで到達していることが好ましい。劈開導入ライン９２０を形成するときと同様にして、レーザの照射パワーなどの条件を調整することにより、深さＤｌｓ２を上記範囲となるように制御する。これにより、安定的に第２端面８６０を形成することができる。
【００８６】
次いで、ブレイクライン９４０が形成されたＡ−Ａ'線に沿って、基板１００を分割する。これにより、第２端面８６０を形成する（以上、第２端面形成工程）。
【００８７】
その後、適宜、カバー電極６６０を、ボンディングワイヤー（６８０）により、リード端子（不図示）などに接続してもよい。さらに、半導体発光素子１０を覆うように、半導体発光素子１０の光を透過させる蓋付き円筒状のキャップ（不図示）を形成してもよい。以上により、半導体発光素子１０を得る。
【００８８】
次に、図１５を用い、比較例と対比しながら、第１の実施形態の効果について説明する。図１５は、第１の実施形態の効果を説明するための図である。図１５（ａ）は、比較例１として、溝部８２０が形成されていない場合を示している。図１５（ｂ）は、比較例２として、溝部８２０にブレイクライン９４０を形成した場合を示している。また、図１５（ｃ）は、比較例３として、溝部８２０の底部が活性層３００よりも上に位置している場合を示している。一方、図１５（ｄ）は、図１と同様にして、第１の実施形態に係る半導体発光素子１０を示している。以下では、特に断りのない限り、比較例１〜３の構成は、第１の実施形態と同様とする。
【００８９】
まず、図１５（ａ）を用い、比較例１として、溝部８２０が形成されていない場合を考える。比較例１では、第２端面形成工程において、溝部８２０が無い状態で、レーザによるスクライブが行われる。ブレイクライン９４０が形成された第２端面８６０には、半導体の溶融部（不図示）が形成されている。この溶融部は、半導体発光素子１０を構成する半導体の金属元素が残存したものである。そのため、この溶融部は、導電性を有している。したがって、この溶融部を介して、導電性の異なる第１半導体層２００と第２半導体層４００とが短絡し、電流リークが発生する可能性がある。
【００９０】
また、比較例１では、ブレイクライン９４０が形成された第２端面８６０と、活性層３００の発光領域との間に、溝部８２０が形成されていない。このため、第２端面形成工程において、レーザによる熱ダメージによって生じた転位等の結晶欠陥が、活性層３００の発光領域に伝達してしまう可能性がある。したがって、半導体発光素子１０の発光特性が劣化する可能性がある。
【００９１】
次に、図１５（ｂ）を用い、比較例２として、溝部８２０にブレイクライン９４０を形成した場合を考える。比較例２では、溝部８２０の側面とブレイクライン９４０とが接近している。このため、第２端面形成工程において、レーザ光が溝部８２０の側面で散乱されてしまう。このように、レーザ光が散乱された場合、レーザ光を、所望の位置に所望の照射パワーで照射することができない。したがって、レーザ光が所望の位置に照射されないため、溝部８２０の側面に沿って割れてしまう可能性がある。また、レーザ光が所望の照射パワーで照射されないため、ブレイクライン９４０が浅くなったり、細くなったりする可能性がある。
【００９２】
さらに、比較例２において、レーザ光が所望の照射パワーで照射されない場合、所望の照射パワーとするために、さらにレーザパワーを強くすることが考えられる。しかし、レーザ照射パワーを過剰に強くした場合、溝部８２０の側面が損傷されたり、熱ダメージによって生じた結晶欠陥が発光領域に伝達してしまったりする可能性がある。したがって、比較例２では、レーザの加工精度や条件によって、溝部８２０の幅Ｗｇを大きくしなければならない。よって、基板１００一枚当たりの半導体発光素子１０の収量が制限されてしまう。
【００９３】
次に、図１５（ｃ）を用い、比較例３として、溝部８２０の底部が活性層３００よりも上に位置している場合を考える。比較例３では、溝部８２０の底部が、たとえば、活性層３００上の第２半導体層４００のキャップ層４２０内に位置している。このため、平面視で、第２端面８６０から溝部８２０の内側まで、第２半導体層４００は繋がっている。したがって、比較例１と同様にして、レーザによる半導体の溶融部を介して、導電性の異なる第１半導体層２００と第２半導体層４００とが短絡し、電流リークが発生する可能性がある。
【００９４】
また、比較例３では、活性層３００内には、ブレイクライン９４０が形成された第２端面８６０と、活性層３００の発光領域との間に、溝部８２０が形成されていない。このため、比較例１と同様にして、第２端面形成工程において、レーザによる熱ダメージによって生じた結晶欠陥が、活性層３００の発光領域に伝達してしまう可能性がある。したがって、半導体発光素子１０の発光特性が劣化する可能性がある。
【００９５】
一方、図１５（ｄ）を用い、第１の実施形態に係る半導体発光素子１０について考える。第１の実施形態によれば、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。また、溝部８２０の底部は、少なくとも活性層３００の下面よりも下まで位置している。ここで、第１の実施形態の場合においても、ブレイクライン９４０が形成された第２端面８６０には、半導体の溶融部が形成されている。しかし、当該溶融部は、平面視で２つの溝部８２０で挟まれた領域内の第２半導体層４００から、溝部８２０によって離間されている。これにより、導電性の異なる第１半導体層２００と第２半導体層４００との間で電流リークを生じさせることが無い。
【００９６】
また、ブレイクライン９４０が形成された第２端面８６０と、活性層３００の発光領域との間に、溝部８２０が形成されている。これにより、第２端面形成工程において、レーザによる熱ダメージが、直接、活性層３００の発光領域に伝達することがない。したがって、半導体発光素子１０の発光特性が劣化することを抑制することができる。
【００９７】
また、上記のようにして、溝部８２０が形成されていることにより、レーザによる不良が物理的に抑制されるため、レーザスクライブ条件等に制限されることなく、半導体発光素子１０の素子幅Ｗｐを、比較例１〜３よりも狭くすることができる。
【００９８】
以上のように、第１の実施形態によれば、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。
【００９９】
（第２の実施形態）
図１６は、第２の実施形態に係る半導体発光素子の構成を示す平面図である。第２の実施形態は、以下の点を除いて、第１の実施形態と同様である。溝部８２０は、平面視で中央から第１端面８４０の方向に延在する第１側面８２２と、第１端面８４０と接する発光抑止部８８０と、を備えている。また、発光抑止部８８０は、第１端面８４０と接し、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４と、第１側面８２２および第２側面８２４と接する第３側面８２６と、を備えている。以下、詳細を説明する。
【０１００】
図１６（ａ）は、平面視での半導体発光素子１０の全体像を示している。図１６（ａ）のように、第１の実施形態と同様に、２つの溝部８２０は、平面視で対向するように劈開により形成されている。また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。この溝部８２０のうち、第１端面８４０と接する部分に発光抑止部８８０が形成されている。
【０１０１】
「発光抑止部８８０」とは、第１端面８４０から出射される発光の形状を整えるために形成されている。発光抑止部８８０は、たとえば、溝部８２０のうち、第１端面８４０と接する一部が、平面視でリッジ２０側に接近している領域のことである。
【０１０２】
ここで、溝部８２０におけるリッジ２０側の側面のうち、平面視で中央から第１端面８４０の方向に延在する部分を、「第１側面８２２」とする。第１側面８２２は、平面視で中央から発光抑止部８８０まで延在している。
【０１０３】
図１６（ｂ）は、図１６（ａ）のＤ部を拡大した図である。図１６（ｂ）のように、発光抑止部８８０は、第１端面８４０と接し、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４と、第１側面８２２および第２側面８２４と接する第３側面８２６と、を備えている。
【０１０４】
第２側面８２４は、たとえば、第１端面８４０と垂直の方向に形成されている。一方、第３側面８２６は、第１端面８４０と平行である。これにより、第１端面形成工程において、劈開導入ライン９２０とともに、劈開をガイドすることができる。したがって、より劈開位置精度を向上させることができる。
【０１０５】
ここで、第１端面８４０と接する部分において、第２端面８６０から溝部８２０までの距離をＷ２ｅ、溝部８２０の第２端面８６０側の側面から第２側面８２４までの距離をＷｇｅ、第２側面８２４からリッジ２０までの距離をＷ１ｅとする。なお、第１端面８４０から素子中央側の符号（Ｗ２、ＷｇおよびＷ１ｅ）は、第１の実施形態と同様とする。
【０１０６】
溝部８２０における第２端面８６０側の側面は、第１端面８４０と接する部分において、リッジ２０側に接近していることが好ましい。すなわち、Ｗ２ｅ＞Ｗ２であることが好ましい。これにより、劈開導入ライン９２０の長さＷｌｓを長く形成することができる。なお、劈開導入ライン９２０の長さＷｌｓを充分に長く形成できる場合、溝部８２０における第２端面８６０側の側面は、素子中央側から第１端面８４０まで同一面に形成されていてもよい。すなわち、Ｗ２ｅ＝Ｗ２であってもよい。
【０１０７】
上述のように、第２側面８２４は、第１側面８２２よりもリッジ２０側に位置している。すなわち、Ｗ１ｅ＜Ｗ１である。これにより、リッジ２０による導波路から漏れた光（非導波光）が端面から出射されることを防止することができる。
【０１０８】
具体的には、第２側面８２４からリッジ２０までの距離Ｗ１ｅとしては、たとえば、２０μｍ以下である。さらには、Ｗ１ｅとしては、たとえば、５μｍ以下であることが好ましい。Ｗ１ｅが上記範囲内であることにより、非導波光が導波光と干渉して生じるビーム形状の乱れを抑制することができる。
【０１０９】
また、第２側面８２４は、たとえば、第１端面８４０から５μｍ以上１０μｍ以下の位置まで形成されている。これにより、安定的に劈開を導入することができる。
【０１１０】
次に、図１７〜図１９を用い、第２の実施形態に係る半導体発光素子１０の製造方法について説明する。図１７〜図１９は、第２の実施形態に係る半導体発光素子１０の製造方法を説明するための平面図である。第２の実施形態の半導体素子１０の製造方法は、以下の点を除いて、第１の実施形態と同様である。溝部形成工程において、溝部８２０のうち、平面視で中央から劈開面の方向に延在する第１側面８２２と、平面視で劈開面と重なる発光抑止部８８０と、を形成する。以下、詳細を説明する。
【０１１１】
まず、第１の実施形態と同様にして、図５の状態まで形成する。
【０１１２】
次いで、図１７のように、溝部形成工程を行う。溝部８２０の一部に、平面視で劈開面と重なる発光抑止部８８０を形成する。すなわち、劈開面である第１端面８４０が形成される位置（Ｂ−Ｂ'線の位置）に、発光抑止部８８０を形成する。
【０１１３】
発光抑止部８８０として、平面視で劈開面と重なるように、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４と、第１側面８２２および第２側面８２４と接する第３側面８２６と、を形成する。
【０１１４】
このとき、第３側面８２６を、第１端面８４０と平行になるように形成する。これにより、発光抑止部８８０に、劈開を導入することができる。
【０１１５】
次いで、図１８のように、レーザによるスクライブによって、劈開導入ライン９２０を形成する。上述のように、発光抑止部８８０において、Ｗ２ｅ＞Ｗ２であることにより、劈開導入ライン９２０の長さＷｌｓを長く形成することができる。なお、発光抑止部８８０が、劈開を導入するために十分な形状を有している場合は、劈開導入ライン９２０は無くてもよい。
【０１１６】
次いで、図１９のように、第１端面形成工程において、劈開により、第１端面８４０を形成する。次いで、レーザによるスクライブによって、ブレイクライン９４０を形成する。以降の工程は、第１の実施形態と同様である。
【０１１７】
次に、第２の実施形態の効果について、説明する。
【０１１８】
ここで、半導体発光素子１０の活性層３００において、電子とホールの再結合によって生じた発光は、第１端面８４０から出射される。このとき、第２電極６４０から注入されたホールは、平面視でリッジ２０から幅広に拡散して活性層３００で電子と再結合する。このため、第１端面８４０からの発光は、リッジ２０の幅Ｗｓよりも幅広に出射される。
【０１１９】
第２の実施形態によれば、溝部８２０には、第１端面８４０と接する発光抑止部８８０が設けられている。発光抑止部８８０には、第１端面８４０と接し、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４が形成されている。これにより、第２側面８２４から第２端面８６０側に、発光が漏れることを防止することができる。したがって、第１端面８４０からの発光形状を整えることができる。
【０１２０】
（第３の実施形態）
図２０および図２１は、第３の実施形態に係る半導体発光素子１０の構成を示す平面図である。第３の実施形態は、以下の点を除いて、第１の実施形態と同様である。第２半導体層４００の上、および溝部８２０の内側に接するように、保護層７００が設けられている。この保護層７００は、平面視で２つの溝部８２０で挟まれた領域に、第２半導体層４００の一部を露出する開口部（符号不図示）を有している。また、電極（第２電極６４０およびカバー電極６６０）は、上記した開口部に露出した第２半導体層４００の一部と接するとともに、保護層７００上に設けられている。また、電極（カバー電極６６０）は、溝部８２０の内部まで形成されている。以下、詳細を説明する。
【０１２１】
第３の実施形態において、「電極」とは、第２電極６４０およびカバー電極６６０を含む。「電極」が、第２半導体層４００およびボンディングワイヤ６８０の両方とオーミック接触を形成する場合は、一方の電極のみで形成されていてもよい。
【０１２２】
図２０のように、第２半導体層４００の上、および溝部８２０の内側に接するように、保護層７００が設けられている。これにより、第３の実施形態におけるカバー電極６６０と溝部８２０の内部の半導体層と絶縁することができる。
【０１２３】
保護層７００は、平面視で２つの溝部８２０で挟まれた領域に、第２半導体層４００の一部を露出する開口部（符号不図示）を有している。開口部に露出した第２半導体層４００の一部と接するように、第２電極６４０が形成されている。
【０１２４】
第２電極６４０上には、カバー電極６６０が形成されている。カバー電極６６０は、リッジ２０を覆うように形成されている。さらに、カバー電極６６０は、溝部８２０の内部まで形成されている。言い換えれば、カバー電極６６０は、平面視で溝部８２０と重なる部分を有している。したがって、第３の実施形態のカバー電極６６０は、第１の実施形態よりも幅広に形成されている。
【０１２５】
ここで、カバー電極６６０の形成範囲は、特に限定されるものではなく、第２端面８６０よりも内側であればよい。これにより、第２端面形成工程において、カバー電極６６０は、第２端面８６０の形成を阻害することがない。
【０１２６】
図２０の場合では、たとえば、溝部８２０の内部は、カバー電極６６０によって埋め込まれている。なお、カバー電極６６０は、溝部８２０の底面および側面に接していればよく、溝部８２０の内部を埋め込んでいなくてもよい。また、カバー電極６６０は、溝部８２０の側面（先述の第１側面８２２）のみに接していてもよい。
【０１２７】
図２１は、リード端子（不図示）などに接続するために、カバー電極６６０上に、ボンディングワイヤ６８０を接続した状態を示している。図２１のように、たとえば、ボンディングワイヤ６８０がボールボンディングされている。また、ボンディングワイヤ６８０は、溝部８２０上に接続されている。言い換えれば、平面視で溝部８２０と重なる位置において、ボンディングワイヤ６８０がカバー電極６６０に接続されている。これにより、ボンディングのときの衝撃によって、半導体発光素子１０の結晶性が悪化することを抑制することができる。
【０１２８】
次に、第３の実施形態の効果について、説明する。
【０１２９】
第３の実施形態によれば、カバー電極６６０は、溝部８２０の内部まで形成されている。これにより、ボンディングワイヤ６８０を、確実にカバー電極６６０に接続することができる。また、ボンディングワイヤ６８０を、溝部８２０上に接続することができる。これにより、ボンディングのときの衝撃によって、半導体発光素子１０の結晶性が悪化することを抑制することができる。
【０１３０】
（第４の実施形態）
図２２は、第４の実施形態に係る半導体発光素子１０の構成を示す平面図である。第４の実施形態は、インナーストライプ型である点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
【０１３１】
図２２のように、第４の実施形態に係る半導体発光素子１０は、たとえば、インナーストライプ型のＬＤである。ここでいう「インナーストライプ型」とは、第１の実施形態のリッジ２０を有する構造とは異なり、後述する電流狭窄層５００が素子内部に埋め込まれた構造のことをいう。基板１００側から、第２半導体層４００のうち、第２光閉じ込め層４４０までの構成は、第１の実施形態と同様である。
【０１３２】
第２光閉じ込め層４４０上には、素子中央部に開口部（符号不図示）を有する電流狭窄層５００が設けられている。電流狭窄層５００は、たとえば、第２半導体層４００と反対の導電型を有する半導体層からなる層である。具体的には、電流狭窄層５００としては、たとえば、ｎ型もしくはアンドープのＡｌＮ層である。
【０１３３】
電流狭窄層５００に設けられた開口部は、第２電極６４０から注入されたホールを集中させるために設けられている。当該開口部は、平面視で、第１端面８４０と垂直の方向に、２つの第１端面８４０まで延在している。
【０１３４】
電流狭窄層５００上、および開口部に露出した第２光閉じ込め層４４０と接するように、第２クラッド層４６０が設けられている。第２クラッド層４６０上には、コンタクト層４８０が設けられている。
【０１３５】
２つの溝部８２０は、平面視で電流狭窄層５００の開口部よりも外側に設けられている。また、溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。すなわち、第４の実施形態では、溝部８２０は、電流狭窄層５００を貫通して設けられている。
【０１３６】
また、コンタクト層４８０上、および溝部８２０の内側には、保護層７００が設けられている。保護層７００には、平面視で電流狭窄層５００と重なる領域に、開口部（不図示）が設けられている。保護層７００の開口部は、電流狭窄層５００の開口部以上の幅で形成されていることが好ましい。保護層７００の開口部に露出されたコンタクト層４８０上には、第２電極６４０が設けられている。また、第２電極６４０上には、カバー電極６６０が設けられている。
【０１３７】
第４の実施形態によれば、インナーストライプ型の半導体発光素子１０であっても、第１の実施形態と同様の効果を得ることができる。なお、第１の実施形態で示した各寸法については、第１の実施形態におけるリッジ２０の幅Ｗｓを、第４の実施形態における電流狭窄層５００の開口部の幅として置き換えることにより、規定することができる。
【０１３８】
（第５の実施形態）
図２３は、第５の実施形態に係る半導体発光素子１０の構成を示す平面図である。第５の実施形態は、利得導波型である点を除いて、第１の実施形態または第４の実施形態と同様である。以下、詳細を説明する。
【０１３９】
図２３のように、第５の実施形態に係る半導体発光素子１０は、たとえば、利得導波型のＬＥＤまたはＬＤである。ここでいう「利得導波型」とは、第１の実施形態のリッジ２０を有する構造とは異なり、少なくとも一方のキャリア注入の形状がストライプ状である構造をいう。第５の実施形態は、電流狭窄層５００が設けられていない点を除いて、第４の実施形態と同様である。
【０１４０】
なお、リッジ２０または電流狭窄層５００等が無いため、レーザ発振をするためには、電流密度を大きくする必要がある。
【０１４１】
第４の実施形態によれば、利得導波型の半導体発光素子１０であっても、第１の実施形態と同様の効果を得ることができる。なお、第１の実施形態で示した各寸法については、第１の実施形態におけるリッジ２０の幅Ｗｓを、第５の実施形態における保護層７００の開口部の幅として置き換えることにより、規定することができる。
【実施例】
【０１４２】
（実施例１）
第１の実施形態と同様にして、以下のようにして実施例１に係る半導体発光素子１０を作製した。基板１００として、ｎ型ＧａＮ（０００１）基板を用いた。各半導体層の形成工程には、３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。各原料についは、上述のものと同様の原料を用いた。
【０１４３】
基板１００をＭＯＶＰＥ装置に投入した後、ＮＨ３を供給しながら、基板１００を昇温した。次いで、成長温度まで達した時点で、下記のように成長を開始した。まず、Ｓｉドープｎ型ＧａＮ層１２０（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）を成長させた。
【０１４４】
次いで、第１半導体層２００として、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）からなるｎ型の第１クラッド層２２０、Ｓｉドープｎ型ＧａＮ層（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなるｎ型の第１光閉じ込め層２４０を成長させた。
【０１４５】
次いで、Ｉｎ０．１５Ｇａ０．８５Ｎ（厚さ３ｎｍ）からなる井戸層と、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎ（Ｓｉ濃度１×１０１８ｃｍ−３、厚さ４ｎｍ）バリア層と、からなる３周期のＭＱＷ構造を有する活性層３００を成長させた。
【０１４６】
次いで、第２半導体層４００として、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ１０ｎｍ）からなるキャップ層４２０を成長させた。次いで、Ｍｇドープｐ型ＧａＮ（Mg濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなるｐ型の第２光閉じ込め層４４０を成長させた。次いで、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Mg濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）からなるｐ型の第２クラッド層４６０を成長させた。次いで、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ２０ｎｍ）からなるコンタクト層４８０を成長させた。
【０１４７】
以上のＧａＮ層の成長は、基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎにて行った。
【０１４８】
また、ＡｌＧａＮ層の成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎにて行った。
【０１４９】
また、活性層３００の成長は、基板温度８００℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎにて行った。なお、ＴＭＩ供給量は、井戸層の成長において４８μｍｏｌ／ｍｉｎ、バリア層の成長において３μｍｏｌ／ｍｉｎとした。
【０１５０】
次いで、ドライエッチングにより、第２クラッド層４６０およびコンタクト層４８０をストライプ状のリッジ２０に形成した。次いで、ＲＩＥにより、溝部８２０を形成した。溝部８２０の形状については、後述する。
【０１５１】
次いで、保護層７００として、スパッタにより、ＳｉＯ２層を形成した。次いで、保護層７００のうち、リッジ２０の上部に開口部を形成した。
【０１５２】
次いで、リッジ２０の上部に、電子ビーム蒸着により、Ｐｄ／Ｐｔを形成した。次いで、窒素雰囲気中６００℃で３０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行い、第２電極６４０を形成した。
【０１５３】
次いで、スパッタにより、Ｔｉ（５０ｎｍ）、Ｐｔ（１００ｎｍ）、Ａｕ（２μｍ）を順に成膜して、カバー電極６６０とした。上記カバー電極６６０を形成した後、基板１００の裏面の研磨を行い、基板１００の厚さを１００μｍ厚まで薄膜化した。次いで、基板１００の裏面側に、真空蒸着により、Ｔｉ（５ｎｍ）、Ａｌ（２０ｎｍ）、Ｔｉ（１０ｎｍ）、Ａｕ（５００ｎｍ）を順に成膜して、第１電極６２０とした。
【０１５４】
次いで、レーザスクライブにより、劈開導入ライン９２０を形成した。次いで、劈開により、第１端面８４０を形成した。
【０１５５】
次いで、第１端面８４０の一面に、Ａｌ２Ｏ３からなる低反射膜を形成した。次いで、ＥＣＲスパッタにより、反対側の第１端面８４０に、ＳｉＯ２とＺｒＯ２の多層膜からなる高反射膜を形成した。低反射膜、高反射膜の反射率はそれぞれ５％、９０％とした。
【０１５６】
次いで、レーザスクライブにより、ブレイクライン９４０を形成した。次いで、ブレイクライン９４０で分割することにより、半導体発光素子１０を形成した。
【０１５７】
以上の実施例１の半導体発光素子１０は、以下のような形状で形成した。
共振器長Ｌ＝８００μｍ、
素子幅Ｗｐ＝２００μｍ、
リッジ２０の幅Ｗｓ＝１．３μｍ、
溝部８２０の幅Ｗｇ＝５４μｍ、
溝部８２０からリッジ２０までの距離Ｗ１＝１５．３５μｍ、
溝部８２０から第２端面８６０までの距離Ｗ２＝３０μｍ。
【０１５８】
（実施例２）
実施例２は、第２の実施形態と同様の形態である。また、溝部８２０に発光抑止部８８０が設けられている点を除いて、各半導体層の構成については実施例１と同様に作製した。以下のように、半導体発光素子１０の形状を形成した。なお、共振器長Ｌ、素子幅Ｗｐおよびリッジ２０の幅Ｗｓについては、実施例１と同様である。
【０１５９】
実施例２の溝部８２０の形状は、以下のように形成した。
溝部８２０の中央部の幅Ｗｇ＝５４μｍ、
第１側面８２２からリッジ２０までの距離Ｗ１＝１５．３５μｍ、
第２側面８２４からリッジ２０までの距離Ｗ１ｅ＝３．３５μｍ、
第１側面８２２から第２端面８６０までの距離Ｗ２＝３０μｍ、
第１端面８４０と接する側面から第２端面８６０までの距離Ｗ２ｅ＝８０μｍ。
【０１６０】
（比較例１）
比較例１は、第１の実施形態で説明した比較例１と同様に、溝部８２０が形成されていない。その他の形状は、実施例１と同様である。
【０１６１】
（比較例２）
比較例２は、第１の実施形態で説明した比較例２と同様に、溝部８２０にブレイクライン９４０を形成した。比較例２の溝部８２０の形状は、以下のように形成した。
共振器長Ｌ＝８００μｍ、
素子幅Ｗｐ＝２００μｍ、
リッジ２０の幅Ｗｓ＝１．３μｍ、
溝部８２０からリッジ２０までの距離Ｗ１＝４５．３５μｍ。
【０１６２】
（結果）
まず、走査型電子顕微鏡（Ｓｃａｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ、ＳＥＭ）により、半導体発光素子１０の形状を観察した。
【０１６３】
溝部８２０にブレイクライン９４０を形成した比較例２に関して、第２端面８６０の一部がブレイクライン９４０から逸脱して、溝部８２０の側面に沿っている半導体発光素子１０が複数確認された。第２端面形成工程において、レーザ光が溝部８２０の側面で散乱されてしまったことが原因であると考えられる。
【０１６４】
実施例１および２に関しては、半導体素子１０の全体にわたって、良好な第１端面８４０および第２端面８６０が形成されていた。
【０１６５】
次に、得られた半導体発光素子１０について、光出力―電流特性（Ｌ−Ｉ）、逆バイアスリーク電流（Ｉｒ）、水平／垂直遠視野像（ＦＦＰ）評価を行った。
【０１６６】
その結果、溝部８２０の無い比較例１に関しては、Ｌ−Ｉ特性に分布が生じていた。また、ＦＦＰ形状が乱れた素子が複数確認された。また、Ｉｒが増加していた。
【０１６７】
ここで、比較例１において、さらに原因を検証するため、同じ基板１００をダイヤモンドスクライバーにより素子分割を行った半導体発光素子１０を作製した。この素子についても同様な評価をおこなったところ、Ｉｒの増加は認められなかった。このことから、比較例１においては、レーザスクライブを起因として、電流リークが生じていたことが考えられる。すなわち、レーザースクライバーにより、ブレイクライン９４０に半導体の溶融部が形成されたことが原因と考えられる。また、素子幅Ｗｐが２００と小さく、カバー電極６６０とブレイクライン９４０との間隔が小さかったため、より顕在化したものと思われる。
【０１６８】
また、比較例２の構造に関しても、比較例１と同様にして、Ｌ−Ｉ特性の分布やＦＦＰ形状の乱れ、および一部でＩｒの高い素子が確認された。半導体素子１０の形状が乱れていたことが原因と考えられる。
【０１６９】
一方、実施例１および２に関しては、Ｉｒ増加は認められなかった。また、良好なＬ−Ｉ特性を示していた。さらに、実施例２においては、良好なＦＦＰ形状を有していた。以上のように、実施例１および２においては、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子１０が得られた。
【０１７０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【０１７１】
１０ 半導体発光素子
２０ リッジ
１００ 基板
１２０ ｎ型ＧａＮ層
２００ 第１半導体層
２２０ 第１クラッド層
２４０ 第１光閉じ込め層
３００ 活性層
４００ 第２半導体層
４２０ キャップ層
４４０ 第２光閉じ込め層
４６０ 第２クラッド層
４８０ コンタクト層
５００ 電流狭窄層
６２０ 第１電極
６４０ 第２電極
６６０ カバー電極
６８０ ボンディングワイヤ
７００ 保護層
７２０ 第１マスク層
７４０ 第２マスク層
８２０ 溝部
８２２ 第１側面
８２４ 第２側面
８２６ 第３側面
８４０ 第１端面
８６０ 第２端面
８８０ 発光抑止部
９２０ 劈開導入ライン
９４０ ブレイクライン
【技術分野】
【０００１】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、特にIII族窒化物半導体からなる半導体素子において、素子の分割による不良を抑制するための技術が多く提案されている。
【０００３】
特許文献１（特開２００８−１３５７８５号公報）には、以下のような窒化物半導体素子の製造方法が記載されている。まず、ダイサーなどにより、半導体ウエハ表面に、溝部を形成する。次いで、レーザ照射によって、溝部より半導体ウエハ内部側に、加工変質部を形成することにより、ブレイクラインを形成する。次いで、ブレイクラインに沿って、半導体ウエハを分離する。これにより、ダイサーの刃先消耗等による加工精度の劣化を引き起こすことなく、より幅が狭くかつ深い溝部に、加工バラつきのない高精度のブレイクラインを形成することができるとされている。
【０００４】
また、特許文献２（特開２０１０−１２３８６９号公報）には、以下のような窒化物半導体レーザ素子が記載されている。基板上に、ｎ型クラッド層、ｎ型光ガイド層、活性層、電子障壁層、電流ブロック層、ｐ型光ガイド層およびｐ型クラッド層が順次形成されている。電流ブロック層は、電流注入部となる第１の開口部と、電流非注入部となる第２の開口部とを有している。第１の開口部に対して第２の開口部の外側の領域には、電子障壁層を貫通する第１凹部が形成されている。また、第１の開口部と第２の開口部との間の領域には、底面が電子障壁層の下面よりも上側に位置する第２凹部が形成されている。この第２凹部は、素子分離のための溝部であり、スクライブによってレーザチップを個別に分離することができることも記載されている。以上により、素子分離のための溝部である第２凹部による電流リークを防止するとともに、深い第２凹部を形成したときでもレーザ素子の発振閾値の変動を抑制できるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１３５７８５号公報
【特許文献２】特開２０１０−１２３８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
窒化物半導体からなる半導体素子の製造工程において、レーザによるスクライブによって基板を分割する際に、ブレイクラインに形成された半導体の溶融部を介して、半導体素子の電流リークなどの不良が発生する可能性があった。しかし、発明者は、上記２つの特許文献のように、素子分離のための溝部の底部に、レーザによってブレイクラインを形成する方法を用いても、上記不良の発生を充分に抑制することはできないことを見出した。
【課題を解決するための手段】
【０００７】
本発明によれば、
基板と、
前記基板上に設けられた第１導電型の第１半導体層と、
前記第１半導体層上に設けられた活性層と、
前記活性層上に設けられた第２導電型の第２半導体層と、
平面視で対向するように劈開により形成された２つの第１端面と、
平面視で前記第１端面と直交する方向に２つの前記第１端面まで延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部と、
前記第１端面と直交する方向で、かつ、前記溝部よりも外側に形成され、レーザによるスクライブによって形成された第２端面と、
を備えるIII族窒化物半導体からなる半導体発光素子が提供される。
【０００８】
本発明によれば、
基板上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、
前記第１半導体層上に活性層を形成する活性層形成工程と、
前記活性層上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、
平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部を形成する工程と、
平面視で対向するように、２つの前記劈開面を劈開することにより第１端面を形成する第１端面形成工程と、
前記第１端面と直交する方向で、かつ、２つの前記溝部で挟まれた領域内に、レーザによるスクライブによって、第２端面を形成する第２端面形成工程と、
を備えるIII族窒化物半導体からなる半導体発光素子の製造方法が提供される。
【０００９】
本発明によれば、２つの溝部は、平面視で第１端面と直交する方向に、２つの第１端面まで延在している。また、溝部の底部は、少なくとも活性層の下面よりも下まで位置している。さらに、第２端面８６０は、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。これにより、レーザによるスクライブによって、電流リークなどの不良が発生することを抑制することができる。したがって、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。
【発明の効果】
【００１０】
本発明によれば、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２】第１の実施形態に係る半導体発光素子の構成を示す平面図である。
【図３】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図４】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図５】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図６】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図７】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図８】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図９】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１０】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１１】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１２】第１の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１３】第１の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１４】第１の実施形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１５】第１の実施形態の効果を説明するための図である。
【図１６】第２の実施形態に係る半導体発光素子の構成を示す平面図である。
【図１７】第２の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１８】第２の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図１９】第２の実施形態に係る半導体発光素子の製造方法を説明するための平面図である。
【図２０】第３の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２１】第３の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２２】第４の実施形態に係る半導体発光素子の構成を示す断面図である。
【図２３】第５の実施形態に係る半導体発光素子の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。以下の実施の形態において、第１導電型がｎ型、第２導電型がｐ型である場合を例として示す。ただし、これらは一例であり、それぞれ逆の導電型とすることもできる。
【００１３】
（第１の実施形態）
図１および図２を用い、第１の実施形態に係る半導体素子１０について説明する。図１は、第１の実施形態に係る半導体発光素子１０の構成を示す断面図である。また、図２は、第１の実施形態に係る半導体発光素子１０の構成を示す平面図である。III族窒化物半導体からなる半導体素子１０は、以下の構成を備えている。基板１００上には、ｎ型の第１半導体層２００、活性層３００、ｐ型の第２半導体層４００が順に設けられている。また、２つの第１端面８４０は、平面視で対向するように劈開により形成されている。また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。さらに、溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。また、第２端面８６０は、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。以下、詳細を説明する。
【００１４】
ここでいう「半導体発光素子１０」には、発光ダイオード（ＬＥＤ、Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、またはレーザダイオード（ＬＤ、Ｌａｓｅｒ Ｄｉｏｄｅ）のいずれも含まれるものとする。第１の実施形態での「半導体発光素子１０」は、たとえば、ＬＤである。
【００１５】
図１は、劈開面である第１端面８４０から見た図である。図１のように、半導体発光素子１０は、基板１００を備えている。基板１００は、III族窒化物半導体をエピタキシャル成長させるための単結晶基板である。具体的には、基板１００は、たとえば、ｎ型ＧａＮ基板である。この基板１００は、半導体発光素子１０を製造する工程において、研磨されている。
【００１６】
基板１００上には、たとえば、Ｓｉがドープされたｎ型ＧａＮ層１２０が設けられている。このｎ型ＧａＮ層１２０は、さらにエピタキシャル成長をして積層していくためのバッファ層の機能を有している。ｎ型ＧａＮ層１２０の厚さは、たとえば、１μｍである。なお、ｎ型ＧａＮ層１２０は、設けられていなくてもよい。
【００１７】
ｎ型ＧａＮ層１２０上には、ｎ型の第１半導体層２００が設けられている。この第１半導体層２００は、一層で形成されていてもよく、複数層で形成されていてもよい。ここでは、第１半導体層２００は、ｎ型ＧａＮ層１２０上に設けられたｎ型の第１クラッド層２２０と、第１クラッド層２２０上に設けられたｎ型の第１光閉じ込め層２４０と、を備えている。
【００１８】
第１クラッド層２２０としては、たとえば、ｎ型Ａｌ０．１Ｇａ０．９Ｎ層である。第１クラッド層２２０の厚さは、たとえば、２μｍである。また、第１光閉じ込め層２４０としては、たとえば、Ｓｉドープｎ型ＧａＮ層である。第１光閉じ込め層２４０の厚さは、たとえば、０．１μｍである。
【００１９】
第１半導体層２００上には、活性層３００が設けられている。活性層３００は、多重量子井戸（ＭＱＷ、Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有している。具体的には、活性層３００としては、たとえば、Ｉｎ０．１５Ｇａ０．８５Ｎからなる井戸層（厚さ３ｎｍ）と、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層（厚さ４ｎｍ）と、を３周期形成されたＭＱＷ構造を備えている。
【００２０】
活性層３００上には、ｐ型の第２半導体層４００が設けられている。この第２半導体層４００は、一層で形成されていてもよく、複数層で形成されていてもよい。ここでは、第２半導体層４００は、活性層３００上に設けられたｐ型のキャップ層４２０と、キャップ層４２０上に設けられたｐ型の第２光閉じ込め層４４０と、第２光閉じ込め層４４０上に設けられたｐ型の第２クラッド層４６０と、第２クラッド層４６０上に設けられたｐ型のコンタクト層４８０と、を備えている。
【００２１】
キャップ層４２０としては、たとえば、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ層である。キャップ層４２０の厚さは、たとえば、１０ｎｍである。また、第２光閉じ込め層４４０としては、たとえば、Ｍｇドープｐ型ＧａＮ層である。第２光閉じ込め層４４０の厚さは、たとえば、０．１μｍである。また、第２クラッド層４６０としては、たとえば、ｐ型Ａｌ０．１Ｇａ０．９Ｎ層である。第２クラッド層４６０の厚さは、たとえば、０．５μｍである。また、コンタクト層４８０としては、たとえば、Ｍｇドープｐ型ＧａＮ層である。コンタクト層４８０の厚さは、たとえば、２０ｎｍである。
【００２２】
また、第２クラッド層４６０およびコンタクト層４８０は、たとえば、ストライプ状のリッジ２０の形状に形成されている。これにより、リッジ２０の幅（Ｗｓ）に電流を集中させることができる。
【００２３】
ここで、平面視で第２クラッド層４６０を含むリッジ２０の外側には、２つの溝部８２０が形成されている。この溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。これにより、レーザによるスクライブによって、電流リークなどの不良が発生することを抑制することができる。溝部８２０の効果については、詳細を後述する。
【００２４】
溝部８２０の底部（符号不図示）は、少なくとも活性層３００の下面よりも下まで位置していればよく、当該位置よりも深く形成されていてもよい。溝部８２０の底部を活性層３００よりも深く形成することにより、レーザによるスクライブによって、熱ダメージによる特性劣化や、溶融部を介した電流リークなどを確実に抑制することができる。
【００２５】
ただし、第１光閉じ込め層２４０は一般に薄いため、溝部８２０の底部を第１光閉じ込め層２４０内に形成することは、製造工程上困難である。また、溝部８２０の底部が基板１００まで達している場合は、エピタキシャル成長させた層（ここでいうｎ型ＧａＮ層１２０）と基板１００との界面で結晶欠陥が生じやすいため、好ましくない。したがって、溝部８２０の底部は、第１クラッド層２２０内に設けられていることが好ましい。これにより、安定的に、溝部８２０が形成され、上記した電流リークなどの不良が発生することがない。
【００２６】
溝部８２０の開口部（符号不図示）から底部までの深さをＤｇ、半導体発光素子１０の総厚をｔとしたとき、当該深さＤｇは、たとえば、総厚ｔの１０％以下である。ここでいう「総厚ｔ」とは、後述する研磨工程後の半導体発光素子１０の底面から上面までの厚さをいう。したがって、ここでは、総厚ｔは、後述する第１電極６２０の下面から、カバー電極６６０の上面までの厚さのことをいう。溝部８２０の深さＤｇが上記範囲内であることにより、劈開または分割により、溝部８２０の第１側面（８２２）に沿って伝搬する不良を抑制することができる。
【００２７】
また、溝部８２０の断面形状は、限定されるものではなく、適宜好適な形状を選択することができる。具体的には、溝部８２０の断面形状は、たとえば、長方形である。ほかには、溝部８２０の断面形状は、逆三角形であり、底辺が開口部を形成していてもよい。また、溝部８２０の断面形状は、逆台形であり、底辺が開口部を形成していてもよい。
【００２８】
また、第２端面８６０は、溝部８２０よりも外側に形成され、レーザによるスクライブによって形成されている。このため、第２端面８６０には、レーザによって半導体が溶出した溶融部（不図示）が形成されている。溶融部には、半導体の材料に起因した金属が付着している。このため、この溶融部が形成された導電性の異なる半導体層は、短絡する可能性がある。
【００２９】
また、第２半導体層４００の上、および溝部８２０の内側に接するように、保護層７００が設けられている。保護層７００には、平面視で２つの溝部８２０で挟まれた領域に、第２半導体層４００の一部を露出する開口部を有している。ここでいう「第２半導体層４００の一部を露出する開口部」とは、第２半導体層４００のうち、コンタクト層４８０の上面に形成されている開口部のことである。
【００３０】
上記した保護層７００としては、半導体発光素子１０の表面を酸化させない材料で形成されていることが好ましい。具体的には、保護層７００としては、たとえば、ＳｉＯ２層である。
【００３１】
保護層７００の開口部には、第２電極６４０が形成されている。第２電極６４０は、ｐ型ＧａＮ層とオーミック接続する材料で形成されている。具体的には、第２電極６４０としては、たとえば、Ｐｄ／Ｐｔである。
【００３２】
また、第２電極６４０は、溝部８２０の第１側面（後述８２２）に接しないように形成することが好ましい。特に発光面となる第１端面８４０に、第２電極６４０が形成されていないことが好ましい。これにより、端面非注入構造とすることができ、端面の臨界光出力を向上させることができる。
【００３３】
ここで、半導体発光素子１０の総厚ｔは、平面視での２つの第１端面８４０の間の距離（後述する共振器長Ｌ）の８０％以下であることが好ましい。また、半導体発光素子１０の総厚ｔは、平面視での２つの第２端面８６０の間の距離（後述する素子幅Ｗｐ）の８０％以下であることが好ましい。一方、半導体発光素子１０の総厚ｔの下限値は、特に限られるものではないが、ウエハ割れ等の不良が起こらない程度の剛性を有していることが好ましい。
【００３４】
具体的には、素子幅Ｗｐは、９０μｍ以上１０００μｍ以下である。したがって、半導体発光素子１０の総厚ｔは、５０μｍ以上１５０μｍ以下である。さらには、半導体発光素子１０の総厚ｔは、７０μｍ以上１２０μｍ以下であることが好ましい。半導体発光素子１０の総厚ｔが上記範囲内であることにより、製造工程において、安定的に第１端面８４０および第２端面８６０を形成することができる。さらに、半導体発光素子１０の剛性を保つことができる。
【００３５】
第２電極６４０上には、カバー電極６６０が形成されている。カバー電極６６０の直上には、ボンディングワイヤー（不図示）が接続される。これにより、半導体発光素子１０を、他の基板（不図示）などに実装することができる。カバー電極６６０としては、たとえば、第２電極６４０側から順にＴｉ／Ｐｔ／Ａｕである。カバー電極６６０とボンディングワイヤー（不図示）との間には、Ａｕめっきにより、ボンディングパッド（不図示）が形成されていてもよい。
【００３６】
さらに、基板１００は、第１半導体層２００等が形成されている面と反対の裏面から研磨されている。基板１００の裏面には、第１電極６２０が形成されている。第１電極６２０は、ｎ型ＧａＮ層とオーミック接続する材料で形成されている。第１電極６２０としては、たとえば、基板１００がＧａＮ基板である場合、基板１００側から順にＴｉ／Ａｌ／Ｔｉ／Ａｕである。
【００３７】
また、カバー電極６６０は、ボンディングワイヤー（６８０）によりリード端子（不図示）などに接続されていてもよい。さらに、半導体発光素子１０を覆うように、半導体発光素子１０の光を透過させる蓋付き円筒状のキャップが設けられていても良い。
【００３８】
次に、図２を用い、半導体発光素子１０の平面視での構成を説明する。図２は、半導体素子１０を上面から見た図である。なお、図２のハッチングは、図の視認性を良くするために設けたものであり、図１のハッチングと相関はない。
【００３９】
ここで、２つの第２端面８６０の間の距離（半導体発光素子１０の素子幅）をＷｐ、第２クラッド層４６０のリッジ２０の幅Ｗｓ、溝部８２０から第２クラッド層４６０のリッジ２０までの距離をＷ１、溝部８２０の幅をＷｇ、溝部８２０から第２端面８６０までの距離をＷ２とする。また、２つの第１端面８４０の間の距離（共振器長）をＬとする。
【００４０】
図２のように、２つの第１端面８４０は、平面視で対向するように劈開により形成されている。ここでいう「劈開」とは、結晶の特定方向のうち、割れやすい方向に分割することをいう。また、以下で用いる「劈開面」とは、上記劈開によって形成された結晶面であり、レーザの共振器面となるものをいう。ここで、上記劈開の方向は、たとえば、基板１００が（０００１）面ＧａＮ基板である場合、＜１１−２０＞方向である。
【００４１】
２つの第１端面８４０の間の距離（共振器長）Ｌは、レーザの共振器長である。この２つの第１端面８４０の間隔（共振器長）Ｌは、レーザの発振波長、活性層３００の屈折率、用途等に基づいて、決定される。具体的には、共振器長Ｌは、たとえば、８００μｍである。
【００４２】
また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。ここでいう「第１端面８４０と直交する方向」とは、劈開面と直交する方向と同一である。ここでは、「第１端面８４０と直交する方向」は、たとえば、基板１００が（０００１）面ＧａＮ基板であり、劈開の方向が＜１１−２０＞方向である場合、＜１−１００＞方向である。
【００４３】
平面視で２つの溝部８２０で挟まれた領域には、半導体発光素子１０の発光領域が形成されている。ここでいう「発光領域」とは、第１半導体層２００側から注入されたホールと、第２半導体層４００側から注入された電子とが再結合して発光する領域のことをいう。
【００４４】
第２クラッド層４６０およびコンタクト層４８０は、平面視で２つの溝部８２０で挟まれた領域内に形成されている。さらに、第２クラッド層４６０は、第１端面８４０まで延在するように、ストライプ状のリッジ２０の形状に形成されている。したがって、本実施形態における平面視での発光領域は、このリッジ２０の幅Ｗｓに基づいて決定される。
【００４５】
また、上述のように、２つの溝部８２０は、２つの第１端面８４０まで延在している。すなわち、２つの溝部８２０は、連続して２つの第１端面８４０まで形成されている。これにより、第２端面形成工程において、第２端面８６０からの熱ダメージが発光領域まで伝達することがない。
【００４６】
また、溝部８２０から第２クラッド層４６０のリッジ２０までの距離Ｗ１は、第２クラッド層のリッジ２０の幅Ｗｓ以上である。上記距離Ｗ１がリッジ２０の幅Ｗｓ未満である場合、平面視での発光領域に悪影響を及ぼす可能性がある。第１の実施形態では、特に横方向の光閉じ込め効果に対して悪影響を及ぼす可能性がある。したがって、上記距離Ｗ１がリッジ２０の幅Ｗｓ以上であることにより、安定的に発光領域を形成することができる。
【００４７】
また、溝部８２０から第２端面８６０までの距離Ｗ２は、２つの第２端面８６０の間の距離Ｗｐの２０％以上である。すなわち、溝部８２０から第２端面８６０までの距離Ｗ２は、２つの第２端面８６０の間の距離Ｗｐを用いて、Ｗ２≧０．２Ｗｐと表される。具体的には、距離Ｗ２は、たとえば、５μｍ以上である。これにより、レーザによるスクライブを歩留りよく行うことができる。
【００４８】
溝部８２０の幅Ｗｇは、Ｗｐ、Ｗｓ、Ｗ１およびＷ２を用いて、以下の式（１）で表される。
【００４９】
【数１】
【００５０】
上述のように、Ｗ１≧Ｗｓ、およびＷ２≧０．２Ｗｐであることから、溝部８２０の幅Ｗｇは、下記式（２）を満たす。
【数２】
【００５１】
これにより、発光領域に悪影響を及ぼさず、かつ、第２端面形成工程において、第２端面８６０からの熱ダメージが発光領域まで伝達することがない。
【００５２】
一方で、溝部８２０の幅Ｗｇは、たとえば、１μｍ以上である。溝部８２０の幅Ｗｇが上記下限値以上であることにより、安定的に溝部８２０を形成することができる。また、溝部８２０の幅Ｗｇが上記下限値以上であることにより、第２端面形成工程において、熱ダメージが発光領域まで伝達することがない。
【００５３】
また、劈開面である第１端面８４０の一方には、低反射（ＡＲ、Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｎｇ）膜が形成されていてもよい。一方、第１端面８４０の他方には、高反射（ＨＲ、Ｈｉｇｈ−Ｒｅｆｌｅｃｔｉｎｇ）膜が形成されていてもよい。具体的には、低反射膜としては、たとえば、Ａｌ２Ｏ３膜である。また、高反射膜としては、たとえば、ＳｉＯ２とＺｒＯ２の多層膜である。
【００５４】
（製造方法）
次に、図３〜１５を用い、第１の実施形態に係る半導体発光素子１０の製造方法について説明する。図３〜１２および図１５は、第１の実施形態に係る半導体発光素子１０の製造方法を説明するための断面図である。また、図１３および図１４は、第１の実施形態に係る半導体発光素子１０の製造方法を説明するための平面図である。
【００５５】
第１の実施形態に係るIII族窒化物半導体からなる半導体発光素子１０の製造方法は、以下の工程を備えている。まず、基板１００上に、ｎ型の第１半導体層２００を形成する（第１半導体層形成工程）。次いで、第１半導体層２００上に、活性層３００を形成する（活性層形成工程）。次いで、活性層３００上に、ｐ型の第２半導体層４００を形成する（第２半導体層形成工程）。次いで、平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも活性層３００の下面よりも下まで位置する、２つの溝部８２０を形成する。次いで、平面視で対向するように、２つの劈開面を劈開することにより第１端面８４０を形成する（第１端面形成工程）。次いで、第１端面８４０と直交する方向で、かつ、溝部８２０よりも外側に、レーザによるスクライブによって、第２端面８６０を形成する（第２端面形成工程）。以下、詳細を説明する。
【００５６】
以下で説明する半導体発光素子１０の製造方法は、たとえば、有機金属気層成長法（ＭＯＶＰＥ、ＭｅｔａｌＯｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）により行う。また、ＭＯＶＰＥ装置のチャンバ（不図示）の圧力は、減圧下で行うことが好ましい。ここでは、チャンバの圧力は、たとえば、３００ｈＰａである。
【００５７】
また、ＭＯＶＰＥに用いられるキャリアガスは、Ｈ２（水素）またはＮ２（窒素）である。さらに、それぞれのIII族窒化物半導体を形成するためのIII族原料としては、Ｇａ原料は、たとえば、トリメチルガリウム（ＴＭＧ）である。Ａｌ原料は、たとえば、トリメチルアルミニウム（ＴＭＡ）である。Ｉｎ原料は、たとえば、トリメチルインジウム（ＴＭＩ）である。また、ｎ型ドーパントとしては、たとえば、シラン（ＳｉＨ４）である。また、ｐ型ドーパントとしては、たとえば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）である。
【００５８】
図３のように、基板１００をＭＯＶＰＥ装置に投入し、各層をエピタキシャル成長させる。まず、基板１００上に、Ｓｉをドープしたｎ型ＧａＮ層１２０を形成する。
【００５９】
次いで、ｎ型ＧａＮ層１２０上に、ｎ型の第１半導体層２００を形成する（第１半導体層形成工程）。第１半導体層形成工程において、まず、基板１００上にｐ型の第１クラッド層２２０を形成する。ｎ型の第１クラッド層２２０として、たとえば、ｎ型Ａｌ０．１Ｇａ０．９Ｎ層を成長させる。次いで、第１クラッド層２２０上に、ｐ型の第１光閉じ込め層２４０を形成する。ｎ型の第１光閉じ込め層として、たとえば、Ｓｉドープｎ型ＧａＮ層を成長させる。
【００６０】
次いで、第１半導体層２００上に、活性層３００を形成する。具体的には、活性層３００として、たとえば、Ｉｎ０．１５Ｇａ０．８５Ｎからなる井戸層と、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層と、を３周期形成されたＭＱＷ構造を形成する。
【００６１】
次いで、活性層３００上に、ｐ型の第２半導体層４００を形成する（第２半導体層形成工程）。第２半導体層形成工程において、まず、活性層３００上に、ｐ型のキャップ層４２０を形成する。ｐ型のキャップ層４２０として、たとえば、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ層を成長させる。次いで、キャップ層４２０上に、ｐ型の第２光閉じ込め層４４０を形成する。ｐ型の第２光閉じ込め層４４０として、たとえば、Ｍｇドープｐ型ＧａＮ層を成長させる。次いで、第２光閉じ込め層４４０上に、ｐ型の第２クラッド層４６０を形成する。ｐ型の第２クラッド層４６０として、たとえば、ｐ型Ａｌ０．１Ｇａ０．９Ｎ層を形成する。次いで、第２クラッド層４６０上に、ｐ型のコンタクト層４８０を形成する。ｐ型のコンタクト層４８０として、たとえば、Ｍｇドープｐ型ＧａＮ層を成長させる。
【００６２】
次いで、図４のように、コンタクト層４８０上に、スパッタにより第１マスク層７２０を成膜する。第１マスク層７２０として、たとえば、ＳｉＯ２層を成膜する。次いで、第１マスク層７２０上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、平面視でストライプ状のリッジ２０となる部分が残存するように、フォトレジスト膜をパターニングする。次いで、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、第１マスク層７２０をパターニングする。次いで、マスクに用いたフォトレジスト膜をウエット洗浄またはアッシング等により除去する。
【００６３】
次いで、図５のように、第１マスク層７２０をマスクとして、ドライエッチングにより、コンタクト層４８０および第２クラッド層４６０をパターニングする。以上により、平面視で２つの溝部８２０で挟まれた領域内に、第２クラッド層４６０を劈開面に垂直な方向に延在するストライプ状のリッジ２０に形成する。
【００６４】
次いで、図６のように、第１マスク層７２０を除去した後、第２光閉じ込め層４４０上、および第２クラッド層４６０並びにコンタクト層４８０を含むリッジ２０を覆うように、第２マスク層７４０を成膜する。次いで、第２マスク層７４０として、たとえば、ＳｉＯ２層を成膜する。次いで、第２マスク層７４０上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、平面視で溝部８２０となる部分を除去するように、フォトレジスト膜をパターニングする。次いで、ＲＩＥにより、第２マスク層７４０をパターニングする。次いで、マスクに用いたフォトレジスト膜をウエット洗浄またはアッシング等により除去する。
【００６５】
次いで、図７のように、第２マスク層７４０をマスクとして、ドライエッチングにより、第２光閉じ込め層４４０、キャップ層４２０、活性層３００、第１光閉じ込め層２４０および第１クラッド層２２０の一部を除去することにより、溝部８２０を形成する（溝部形成工程）。このようにして、溝部８２０の底部が第１クラッド層２２０内に位置するように、溝部８２０を形成する。したがって、比較的厚い第１クラッド層２２０までエッチングすることにより、再現性良く、安定的に溝部８２０を形成することができる。
【００６６】
次いで、図８のように、ＲＩＥにより、マスクに用いた第２マスク層７４０を除去する。次いで、溝部８２０の底部並びに側面、第２光閉じ込め層４４０上および第２クラッド層４６０並びにコンタクト層４８０を含むリッジ２０を覆うように、保護層７００を形成する。保護層７００として、たとえば、ＳｉＯ２層を成膜する。
【００６７】
次いで、図９のように、保護層７００上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、少なくともコンタクト層４８０の上面の一部が露出するように、フォトレジスト膜をパターニングする。次いで、ウエットエッチングにより、保護層７００をパターニングする。
【００６８】
次いで、上記開口部上のみに、フォトレジスト膜（不図示）をパターン形成する。次いで、保護層７００およびフォトレジスト膜上に、第２電極６４０となる薄膜を成膜する。第２電極６４０の材料として、たとえば、電子ビーム蒸着により、Ｐｄ／Ｐｔを成膜する。次いで、ウエット洗浄等によってフォトレジスト膜を当該フォトレジスト膜上に成膜されたＰｄ／Ｐｔ膜とともに、除去する（リフトオフする）。これにより、第２電極６４０をパターニングする。次いで、マスクに用いたフォトレジスト膜をアッシングにより除去する。以上により、第２電極６４０を形成する。
【００６９】
次いで、図１０のように、保護層７００上、第２電極６４０およびリッジ２０を覆うように、カバー電極６６０となる薄膜を成膜する。カバー電極６６０の材料として、たとえば、スパッタにより、Ｔｉ／Ｐｔ／Ａｕの順で成膜する。次いで、カバー電極６６０となる薄膜上に、フォトレジスト膜（不図示）を形成する。次いで、露光および現像により、少なくとも第２電極６４０上のカバー電極６６０となる部分が残存するように、フォトレジスト膜を形成する。次いで、イオンミリングにより、カバー電極６６０をパターニングする。次いで、マスクに用いたフォトレジスト膜を、ウエット洗浄またはアッシング等により除去する。以上により、カバー電極６６０を形成する。
【００７０】
次いで、図１１のように、基板１００の裏面側から、研磨を行う。さらに、基板１００の研磨した裏面に、第１電極６２０を形成する。第１電極６２０として、たとえば、スパッタにより、基板１００側から順にＴｉ／Ａｌ／Ｔｉ／Ａｕを成膜する。
【００７１】
次いで、レーザによるスクライブを行う。ここで、スクライブに用いられるレーザは、ＧａＮのバンドギャップ（３．４ｅＶ）よりも大きいエネルギーを有するものが用いられる。レーザ光の波長域としては、たとえば、２６６ｎｍ以上３５５ｎｍ以下である。このような波長域を有するレーザとしては、たとえば、ＹＡＧやＹＶＯ４等の固体レーザ（波長１０６４ｎｍ）の３倍または４倍の高調波を用いることができる。また、レーザの照射パワーとしては、たとえば、１以上１０００Ｊ／ｃｍ２以下である。この工程に用いるレーザスクライブ装置としては、たとえば、基板１００の表面に集光させたレーザ光を、ガルバノミラーや、基板１００を載置するステージなどによって走査する機能を備えているものが用いられる。
【００７２】
図１２のように、レーザによるスクライブにより、第１端面８４０となる劈開面と平行の方向に、かつ２つの溝部８２０で挟まれた領域内に、劈開導入ライン９２０を形成する。ここで、「劈開導入ライン９２０」とは、劈開面である第１端面８４０を形成するために、レーザによってスクライブされた直線状の加工領域のことをいう。この劈開導入ライン９２０は、後述するブレイクライン９４０と同じく、半導体層をレーザにより溶融させることにより形成される。また、劈開導入ライン９２０に第１端面８４０が形成されるように、２つの劈開導入ライン９２０の間の距離を、共振器長Ｌとなるように形成する。また、劈開面と平行の方向として、たとえば、＜１１−２０＞方向に劈開導入ライン９２０を形成する。
【００７３】
なお、「２つの溝部８２０で挟まれた領域」とは２つ存在するが、ここでの当該領域は、発光領域を含まない領域で、かつ後述する第２端面８６０が形成される領域のことをいう。発光領域とは、上述のように、リッジ２０によって決定される。したがって、ここでは、劈開導入ライン９２０を、リッジ２０が形成されていない領域内に形成する。
【００７４】
また、劈開導入ライン９２０の幅は、たとえば、１μｍ以上１０μｍ以下である。劈開導入ライン９２０の長さをＷｌｓとしたとき、当該長さＷｌｓは、溝部８２０に達しないように形成することが好ましい。すなわち、Ｗｌｓ＜２Ｗ２を満たすことが好ましい。また、Ｗｌｓ≧０．３Ｗｐを満たすことが好ましい。このように劈開導入ライン９２０を形成することにより、安定的に劈開面である第１端面８４０を形成することができる。
【００７５】
また、劈開導入ライン９２０の深さをＤｌｓ１としたとき、当該深さＤｌｓ１は、たとえば、半導体素子１０の総厚ｔに対して、１０％以上５０％以下である。レーザの照射パワーなどの条件を調整することにより、深さＤｌｓ１を上記範囲となるように制御する。これにより、安定的に劈開面である第１端面８４０を形成することができる。
【００７６】
次いで、図１２のように、劈開導入ライン９２０が形成されたＢ−Ｂ'線に沿って、基板１００を分割する。これにより、Ｂ−Ｂ'線断面、すなわち劈開面である第１端面８４０を形成することができる（以上、第１端面形成工程）。
【００７７】
次いで、第１端面形成工程の後に、第１端面８４０の一方に、低反射膜（不図示）を形成してもよい。一方、第１端面８４０の他方に、高反射膜（不図示）を形成してもよい。具体的には、低反射膜として、たとえば、Ａｌ２Ｏ３で膜を形成する。また、高反射膜として、たとえば、ＳｉＯ２とＺｒＯ２の多層膜を形成する。
【００７８】
次いで、上記した溝部形成工程の後で、かつ第１端面形成工程の後に、以下のように、第２端面形成工程を行う。ここで、特に六方晶系の結晶構造を有するＧａＮ系半導体素子の場合、結晶面と平行に分割する第１端面形成工程よりも、結晶面と直交する第２端面８６０を形成することの方が難しい。このため、第１端面形成工程よりも後に、第２端面形成工程を行うことが好ましい。また、溝部形成工程によって、溝部８２０が形成された状態で、第２端面形成工程において、レーザによるスクライブを行う。これにより、レーザによる熱ダメージが、発光領域まで伝達することを抑制することができる。
【００７９】
図１３のように、レーザによるスクライブによって、第１端面８４０と直交する方向で、かつ、２つの溝部８２０で挟まれた領域内に、ブレイクライン９４０を形成する。ここで、第１端面８４０と直交する方向として、たとえば、＜１−１００＞方向に、ブレイクライン９４０を形成する。
【００８０】
また、ブレイクライン９４０を形成する領域は、２つ存在する「２つの溝部８２０で挟まれた領域」のうち、上記した劈開導入ライン９２０を形成した領域である。すなわち、ここでは、ブレイクライン９４０を、リッジ２０が形成されていない領域内に形成する。なお、ブレイクライン９４０を、２つの溝部８２０で挟まれた中央部に形成することが好ましい。これにより、安定的に分割することができる。
【００８１】
図１３に示されているように、レーザによって、第１端面８４０よりも内側にブレイクライン９４０を形成する。したがって、ブレイクライン９４０の長さをＬｌｓとしたとき、当該長さＬｌｓは、共振器長Ｌよりも小さい。
【００８２】
ここで、第１端面８４０までブレイクライン９４０を形成した場合、ブレイクライン９４０を形成する際にデブリ（ｄｅｂｒｉｓ）が発生する可能性がある。なお、「デブリ」とは、レーザによって半導体や保護膜等が溶融または蒸発した際に生じる破片または飛散物のことである。このデブリが発生し、第１端面８４０に付着した場合、半導体発光素子１０の発光特性が劣化してしまう。そのため、上記のように、第１端面８４０よりも内側にブレイクライン９４０を形成することにより、ブレイクライン９４０を形成する際に、第１端面８４０にデブリが付着することを抑制することができる。
【００８３】
また、ブレイクライン９４０の端部から第１端面８４０までの距離をΔＬｌｓ（＝Ｌ−Ｌｌｓ）としたとき、たとえば、０＜ΔＬｌｓ≦２０μｍである。ΔＬｌｓ＞０であることにより、第１端面８４０にデブリが付着することを抑制することができる。また、ΔＬｌｓ≦２０であることにより、分割する際に、ブレイクライン９４０が形成されていない部分においても、ブレイクライン９４０に沿って分割することができる。
【００８４】
次いで、図１４は、図１３のＣ−Ｃ'線断面図である。図１４のように、保護層７００の上面側から、レーザによるスクライブによって、ブレイクライン９４０を形成する。
【００８５】
ここで、ブレイクライン９４０の深さをＤｌｓ２としたとき、当該深さＤｌｓ２は、たとえば、半導体素子１０の総厚ｔに対して、３０％以上７０％以下である。さらには、深さＤｌｓ２は、基板１００まで到達していることが好ましい。劈開導入ライン９２０を形成するときと同様にして、レーザの照射パワーなどの条件を調整することにより、深さＤｌｓ２を上記範囲となるように制御する。これにより、安定的に第２端面８６０を形成することができる。
【００８６】
次いで、ブレイクライン９４０が形成されたＡ−Ａ'線に沿って、基板１００を分割する。これにより、第２端面８６０を形成する（以上、第２端面形成工程）。
【００８７】
その後、適宜、カバー電極６６０を、ボンディングワイヤー（６８０）により、リード端子（不図示）などに接続してもよい。さらに、半導体発光素子１０を覆うように、半導体発光素子１０の光を透過させる蓋付き円筒状のキャップ（不図示）を形成してもよい。以上により、半導体発光素子１０を得る。
【００８８】
次に、図１５を用い、比較例と対比しながら、第１の実施形態の効果について説明する。図１５は、第１の実施形態の効果を説明するための図である。図１５（ａ）は、比較例１として、溝部８２０が形成されていない場合を示している。図１５（ｂ）は、比較例２として、溝部８２０にブレイクライン９４０を形成した場合を示している。また、図１５（ｃ）は、比較例３として、溝部８２０の底部が活性層３００よりも上に位置している場合を示している。一方、図１５（ｄ）は、図１と同様にして、第１の実施形態に係る半導体発光素子１０を示している。以下では、特に断りのない限り、比較例１〜３の構成は、第１の実施形態と同様とする。
【００８９】
まず、図１５（ａ）を用い、比較例１として、溝部８２０が形成されていない場合を考える。比較例１では、第２端面形成工程において、溝部８２０が無い状態で、レーザによるスクライブが行われる。ブレイクライン９４０が形成された第２端面８６０には、半導体の溶融部（不図示）が形成されている。この溶融部は、半導体発光素子１０を構成する半導体の金属元素が残存したものである。そのため、この溶融部は、導電性を有している。したがって、この溶融部を介して、導電性の異なる第１半導体層２００と第２半導体層４００とが短絡し、電流リークが発生する可能性がある。
【００９０】
また、比較例１では、ブレイクライン９４０が形成された第２端面８６０と、活性層３００の発光領域との間に、溝部８２０が形成されていない。このため、第２端面形成工程において、レーザによる熱ダメージによって生じた転位等の結晶欠陥が、活性層３００の発光領域に伝達してしまう可能性がある。したがって、半導体発光素子１０の発光特性が劣化する可能性がある。
【００９１】
次に、図１５（ｂ）を用い、比較例２として、溝部８２０にブレイクライン９４０を形成した場合を考える。比較例２では、溝部８２０の側面とブレイクライン９４０とが接近している。このため、第２端面形成工程において、レーザ光が溝部８２０の側面で散乱されてしまう。このように、レーザ光が散乱された場合、レーザ光を、所望の位置に所望の照射パワーで照射することができない。したがって、レーザ光が所望の位置に照射されないため、溝部８２０の側面に沿って割れてしまう可能性がある。また、レーザ光が所望の照射パワーで照射されないため、ブレイクライン９４０が浅くなったり、細くなったりする可能性がある。
【００９２】
さらに、比較例２において、レーザ光が所望の照射パワーで照射されない場合、所望の照射パワーとするために、さらにレーザパワーを強くすることが考えられる。しかし、レーザ照射パワーを過剰に強くした場合、溝部８２０の側面が損傷されたり、熱ダメージによって生じた結晶欠陥が発光領域に伝達してしまったりする可能性がある。したがって、比較例２では、レーザの加工精度や条件によって、溝部８２０の幅Ｗｇを大きくしなければならない。よって、基板１００一枚当たりの半導体発光素子１０の収量が制限されてしまう。
【００９３】
次に、図１５（ｃ）を用い、比較例３として、溝部８２０の底部が活性層３００よりも上に位置している場合を考える。比較例３では、溝部８２０の底部が、たとえば、活性層３００上の第２半導体層４００のキャップ層４２０内に位置している。このため、平面視で、第２端面８６０から溝部８２０の内側まで、第２半導体層４００は繋がっている。したがって、比較例１と同様にして、レーザによる半導体の溶融部を介して、導電性の異なる第１半導体層２００と第２半導体層４００とが短絡し、電流リークが発生する可能性がある。
【００９４】
また、比較例３では、活性層３００内には、ブレイクライン９４０が形成された第２端面８６０と、活性層３００の発光領域との間に、溝部８２０が形成されていない。このため、比較例１と同様にして、第２端面形成工程において、レーザによる熱ダメージによって生じた結晶欠陥が、活性層３００の発光領域に伝達してしまう可能性がある。したがって、半導体発光素子１０の発光特性が劣化する可能性がある。
【００９５】
一方、図１５（ｄ）を用い、第１の実施形態に係る半導体発光素子１０について考える。第１の実施形態によれば、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。また、溝部８２０の底部は、少なくとも活性層３００の下面よりも下まで位置している。ここで、第１の実施形態の場合においても、ブレイクライン９４０が形成された第２端面８６０には、半導体の溶融部が形成されている。しかし、当該溶融部は、平面視で２つの溝部８２０で挟まれた領域内の第２半導体層４００から、溝部８２０によって離間されている。これにより、導電性の異なる第１半導体層２００と第２半導体層４００との間で電流リークを生じさせることが無い。
【００９６】
また、ブレイクライン９４０が形成された第２端面８６０と、活性層３００の発光領域との間に、溝部８２０が形成されている。これにより、第２端面形成工程において、レーザによる熱ダメージが、直接、活性層３００の発光領域に伝達することがない。したがって、半導体発光素子１０の発光特性が劣化することを抑制することができる。
【００９７】
また、上記のようにして、溝部８２０が形成されていることにより、レーザによる不良が物理的に抑制されるため、レーザスクライブ条件等に制限されることなく、半導体発光素子１０の素子幅Ｗｐを、比較例１〜３よりも狭くすることができる。
【００９８】
以上のように、第１の実施形態によれば、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。
【００９９】
（第２の実施形態）
図１６は、第２の実施形態に係る半導体発光素子の構成を示す平面図である。第２の実施形態は、以下の点を除いて、第１の実施形態と同様である。溝部８２０は、平面視で中央から第１端面８４０の方向に延在する第１側面８２２と、第１端面８４０と接する発光抑止部８８０と、を備えている。また、発光抑止部８８０は、第１端面８４０と接し、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４と、第１側面８２２および第２側面８２４と接する第３側面８２６と、を備えている。以下、詳細を説明する。
【０１００】
図１６（ａ）は、平面視での半導体発光素子１０の全体像を示している。図１６（ａ）のように、第１の実施形態と同様に、２つの溝部８２０は、平面視で対向するように劈開により形成されている。また、２つの溝部８２０は、平面視で第１端面８４０と直交する方向に、２つの第１端面８４０まで延在している。この溝部８２０のうち、第１端面８４０と接する部分に発光抑止部８８０が形成されている。
【０１０１】
「発光抑止部８８０」とは、第１端面８４０から出射される発光の形状を整えるために形成されている。発光抑止部８８０は、たとえば、溝部８２０のうち、第１端面８４０と接する一部が、平面視でリッジ２０側に接近している領域のことである。
【０１０２】
ここで、溝部８２０におけるリッジ２０側の側面のうち、平面視で中央から第１端面８４０の方向に延在する部分を、「第１側面８２２」とする。第１側面８２２は、平面視で中央から発光抑止部８８０まで延在している。
【０１０３】
図１６（ｂ）は、図１６（ａ）のＤ部を拡大した図である。図１６（ｂ）のように、発光抑止部８８０は、第１端面８４０と接し、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４と、第１側面８２２および第２側面８２４と接する第３側面８２６と、を備えている。
【０１０４】
第２側面８２４は、たとえば、第１端面８４０と垂直の方向に形成されている。一方、第３側面８２６は、第１端面８４０と平行である。これにより、第１端面形成工程において、劈開導入ライン９２０とともに、劈開をガイドすることができる。したがって、より劈開位置精度を向上させることができる。
【０１０５】
ここで、第１端面８４０と接する部分において、第２端面８６０から溝部８２０までの距離をＷ２ｅ、溝部８２０の第２端面８６０側の側面から第２側面８２４までの距離をＷｇｅ、第２側面８２４からリッジ２０までの距離をＷ１ｅとする。なお、第１端面８４０から素子中央側の符号（Ｗ２、ＷｇおよびＷ１ｅ）は、第１の実施形態と同様とする。
【０１０６】
溝部８２０における第２端面８６０側の側面は、第１端面８４０と接する部分において、リッジ２０側に接近していることが好ましい。すなわち、Ｗ２ｅ＞Ｗ２であることが好ましい。これにより、劈開導入ライン９２０の長さＷｌｓを長く形成することができる。なお、劈開導入ライン９２０の長さＷｌｓを充分に長く形成できる場合、溝部８２０における第２端面８６０側の側面は、素子中央側から第１端面８４０まで同一面に形成されていてもよい。すなわち、Ｗ２ｅ＝Ｗ２であってもよい。
【０１０７】
上述のように、第２側面８２４は、第１側面８２２よりもリッジ２０側に位置している。すなわち、Ｗ１ｅ＜Ｗ１である。これにより、リッジ２０による導波路から漏れた光（非導波光）が端面から出射されることを防止することができる。
【０１０８】
具体的には、第２側面８２４からリッジ２０までの距離Ｗ１ｅとしては、たとえば、２０μｍ以下である。さらには、Ｗ１ｅとしては、たとえば、５μｍ以下であることが好ましい。Ｗ１ｅが上記範囲内であることにより、非導波光が導波光と干渉して生じるビーム形状の乱れを抑制することができる。
【０１０９】
また、第２側面８２４は、たとえば、第１端面８４０から５μｍ以上１０μｍ以下の位置まで形成されている。これにより、安定的に劈開を導入することができる。
【０１１０】
次に、図１７〜図１９を用い、第２の実施形態に係る半導体発光素子１０の製造方法について説明する。図１７〜図１９は、第２の実施形態に係る半導体発光素子１０の製造方法を説明するための平面図である。第２の実施形態の半導体素子１０の製造方法は、以下の点を除いて、第１の実施形態と同様である。溝部形成工程において、溝部８２０のうち、平面視で中央から劈開面の方向に延在する第１側面８２２と、平面視で劈開面と重なる発光抑止部８８０と、を形成する。以下、詳細を説明する。
【０１１１】
まず、第１の実施形態と同様にして、図５の状態まで形成する。
【０１１２】
次いで、図１７のように、溝部形成工程を行う。溝部８２０の一部に、平面視で劈開面と重なる発光抑止部８８０を形成する。すなわち、劈開面である第１端面８４０が形成される位置（Ｂ−Ｂ'線の位置）に、発光抑止部８８０を形成する。
【０１１３】
発光抑止部８８０として、平面視で劈開面と重なるように、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４と、第１側面８２２および第２側面８２４と接する第３側面８２６と、を形成する。
【０１１４】
このとき、第３側面８２６を、第１端面８４０と平行になるように形成する。これにより、発光抑止部８８０に、劈開を導入することができる。
【０１１５】
次いで、図１８のように、レーザによるスクライブによって、劈開導入ライン９２０を形成する。上述のように、発光抑止部８８０において、Ｗ２ｅ＞Ｗ２であることにより、劈開導入ライン９２０の長さＷｌｓを長く形成することができる。なお、発光抑止部８８０が、劈開を導入するために十分な形状を有している場合は、劈開導入ライン９２０は無くてもよい。
【０１１６】
次いで、図１９のように、第１端面形成工程において、劈開により、第１端面８４０を形成する。次いで、レーザによるスクライブによって、ブレイクライン９４０を形成する。以降の工程は、第１の実施形態と同様である。
【０１１７】
次に、第２の実施形態の効果について、説明する。
【０１１８】
ここで、半導体発光素子１０の活性層３００において、電子とホールの再結合によって生じた発光は、第１端面８４０から出射される。このとき、第２電極６４０から注入されたホールは、平面視でリッジ２０から幅広に拡散して活性層３００で電子と再結合する。このため、第１端面８４０からの発光は、リッジ２０の幅Ｗｓよりも幅広に出射される。
【０１１９】
第２の実施形態によれば、溝部８２０には、第１端面８４０と接する発光抑止部８８０が設けられている。発光抑止部８８０には、第１端面８４０と接し、第１側面８２２よりも第２クラッド層４６０のリッジ２０側に位置する第２側面８２４が形成されている。これにより、第２側面８２４から第２端面８６０側に、発光が漏れることを防止することができる。したがって、第１端面８４０からの発光形状を整えることができる。
【０１２０】
（第３の実施形態）
図２０および図２１は、第３の実施形態に係る半導体発光素子１０の構成を示す平面図である。第３の実施形態は、以下の点を除いて、第１の実施形態と同様である。第２半導体層４００の上、および溝部８２０の内側に接するように、保護層７００が設けられている。この保護層７００は、平面視で２つの溝部８２０で挟まれた領域に、第２半導体層４００の一部を露出する開口部（符号不図示）を有している。また、電極（第２電極６４０およびカバー電極６６０）は、上記した開口部に露出した第２半導体層４００の一部と接するとともに、保護層７００上に設けられている。また、電極（カバー電極６６０）は、溝部８２０の内部まで形成されている。以下、詳細を説明する。
【０１２１】
第３の実施形態において、「電極」とは、第２電極６４０およびカバー電極６６０を含む。「電極」が、第２半導体層４００およびボンディングワイヤ６８０の両方とオーミック接触を形成する場合は、一方の電極のみで形成されていてもよい。
【０１２２】
図２０のように、第２半導体層４００の上、および溝部８２０の内側に接するように、保護層７００が設けられている。これにより、第３の実施形態におけるカバー電極６６０と溝部８２０の内部の半導体層と絶縁することができる。
【０１２３】
保護層７００は、平面視で２つの溝部８２０で挟まれた領域に、第２半導体層４００の一部を露出する開口部（符号不図示）を有している。開口部に露出した第２半導体層４００の一部と接するように、第２電極６４０が形成されている。
【０１２４】
第２電極６４０上には、カバー電極６６０が形成されている。カバー電極６６０は、リッジ２０を覆うように形成されている。さらに、カバー電極６６０は、溝部８２０の内部まで形成されている。言い換えれば、カバー電極６６０は、平面視で溝部８２０と重なる部分を有している。したがって、第３の実施形態のカバー電極６６０は、第１の実施形態よりも幅広に形成されている。
【０１２５】
ここで、カバー電極６６０の形成範囲は、特に限定されるものではなく、第２端面８６０よりも内側であればよい。これにより、第２端面形成工程において、カバー電極６６０は、第２端面８６０の形成を阻害することがない。
【０１２６】
図２０の場合では、たとえば、溝部８２０の内部は、カバー電極６６０によって埋め込まれている。なお、カバー電極６６０は、溝部８２０の底面および側面に接していればよく、溝部８２０の内部を埋め込んでいなくてもよい。また、カバー電極６６０は、溝部８２０の側面（先述の第１側面８２２）のみに接していてもよい。
【０１２７】
図２１は、リード端子（不図示）などに接続するために、カバー電極６６０上に、ボンディングワイヤ６８０を接続した状態を示している。図２１のように、たとえば、ボンディングワイヤ６８０がボールボンディングされている。また、ボンディングワイヤ６８０は、溝部８２０上に接続されている。言い換えれば、平面視で溝部８２０と重なる位置において、ボンディングワイヤ６８０がカバー電極６６０に接続されている。これにより、ボンディングのときの衝撃によって、半導体発光素子１０の結晶性が悪化することを抑制することができる。
【０１２８】
次に、第３の実施形態の効果について、説明する。
【０１２９】
第３の実施形態によれば、カバー電極６６０は、溝部８２０の内部まで形成されている。これにより、ボンディングワイヤ６８０を、確実にカバー電極６６０に接続することができる。また、ボンディングワイヤ６８０を、溝部８２０上に接続することができる。これにより、ボンディングのときの衝撃によって、半導体発光素子１０の結晶性が悪化することを抑制することができる。
【０１３０】
（第４の実施形態）
図２２は、第４の実施形態に係る半導体発光素子１０の構成を示す平面図である。第４の実施形態は、インナーストライプ型である点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
【０１３１】
図２２のように、第４の実施形態に係る半導体発光素子１０は、たとえば、インナーストライプ型のＬＤである。ここでいう「インナーストライプ型」とは、第１の実施形態のリッジ２０を有する構造とは異なり、後述する電流狭窄層５００が素子内部に埋め込まれた構造のことをいう。基板１００側から、第２半導体層４００のうち、第２光閉じ込め層４４０までの構成は、第１の実施形態と同様である。
【０１３２】
第２光閉じ込め層４４０上には、素子中央部に開口部（符号不図示）を有する電流狭窄層５００が設けられている。電流狭窄層５００は、たとえば、第２半導体層４００と反対の導電型を有する半導体層からなる層である。具体的には、電流狭窄層５００としては、たとえば、ｎ型もしくはアンドープのＡｌＮ層である。
【０１３３】
電流狭窄層５００に設けられた開口部は、第２電極６４０から注入されたホールを集中させるために設けられている。当該開口部は、平面視で、第１端面８４０と垂直の方向に、２つの第１端面８４０まで延在している。
【０１３４】
電流狭窄層５００上、および開口部に露出した第２光閉じ込め層４４０と接するように、第２クラッド層４６０が設けられている。第２クラッド層４６０上には、コンタクト層４８０が設けられている。
【０１３５】
２つの溝部８２０は、平面視で電流狭窄層５００の開口部よりも外側に設けられている。また、溝部８２０は、底部が少なくとも活性層３００の下面よりも下まで位置している。すなわち、第４の実施形態では、溝部８２０は、電流狭窄層５００を貫通して設けられている。
【０１３６】
また、コンタクト層４８０上、および溝部８２０の内側には、保護層７００が設けられている。保護層７００には、平面視で電流狭窄層５００と重なる領域に、開口部（不図示）が設けられている。保護層７００の開口部は、電流狭窄層５００の開口部以上の幅で形成されていることが好ましい。保護層７００の開口部に露出されたコンタクト層４８０上には、第２電極６４０が設けられている。また、第２電極６４０上には、カバー電極６６０が設けられている。
【０１３７】
第４の実施形態によれば、インナーストライプ型の半導体発光素子１０であっても、第１の実施形態と同様の効果を得ることができる。なお、第１の実施形態で示した各寸法については、第１の実施形態におけるリッジ２０の幅Ｗｓを、第４の実施形態における電流狭窄層５００の開口部の幅として置き換えることにより、規定することができる。
【０１３８】
（第５の実施形態）
図２３は、第５の実施形態に係る半導体発光素子１０の構成を示す平面図である。第５の実施形態は、利得導波型である点を除いて、第１の実施形態または第４の実施形態と同様である。以下、詳細を説明する。
【０１３９】
図２３のように、第５の実施形態に係る半導体発光素子１０は、たとえば、利得導波型のＬＥＤまたはＬＤである。ここでいう「利得導波型」とは、第１の実施形態のリッジ２０を有する構造とは異なり、少なくとも一方のキャリア注入の形状がストライプ状である構造をいう。第５の実施形態は、電流狭窄層５００が設けられていない点を除いて、第４の実施形態と同様である。
【０１４０】
なお、リッジ２０または電流狭窄層５００等が無いため、レーザ発振をするためには、電流密度を大きくする必要がある。
【０１４１】
第４の実施形態によれば、利得導波型の半導体発光素子１０であっても、第１の実施形態と同様の効果を得ることができる。なお、第１の実施形態で示した各寸法については、第１の実施形態におけるリッジ２０の幅Ｗｓを、第５の実施形態における保護層７００の開口部の幅として置き換えることにより、規定することができる。
【実施例】
【０１４２】
（実施例１）
第１の実施形態と同様にして、以下のようにして実施例１に係る半導体発光素子１０を作製した。基板１００として、ｎ型ＧａＮ（０００１）基板を用いた。各半導体層の形成工程には、３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。各原料についは、上述のものと同様の原料を用いた。
【０１４３】
基板１００をＭＯＶＰＥ装置に投入した後、ＮＨ３を供給しながら、基板１００を昇温した。次いで、成長温度まで達した時点で、下記のように成長を開始した。まず、Ｓｉドープｎ型ＧａＮ層１２０（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）を成長させた。
【０１４４】
次いで、第１半導体層２００として、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）からなるｎ型の第１クラッド層２２０、Ｓｉドープｎ型ＧａＮ層（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなるｎ型の第１光閉じ込め層２４０を成長させた。
【０１４５】
次いで、Ｉｎ０．１５Ｇａ０．８５Ｎ（厚さ３ｎｍ）からなる井戸層と、ＳｉドープＩｎ０．０１Ｇａ０．９９Ｎ（Ｓｉ濃度１×１０１８ｃｍ−３、厚さ４ｎｍ）バリア層と、からなる３周期のＭＱＷ構造を有する活性層３００を成長させた。
【０１４６】
次いで、第２半導体層４００として、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ１０ｎｍ）からなるキャップ層４２０を成長させた。次いで、Ｍｇドープｐ型ＧａＮ（Mg濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなるｐ型の第２光閉じ込め層４４０を成長させた。次いで、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Mg濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）からなるｐ型の第２クラッド層４６０を成長させた。次いで、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ２０ｎｍ）からなるコンタクト層４８０を成長させた。
【０１４７】
以上のＧａＮ層の成長は、基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎにて行った。
【０１４８】
また、ＡｌＧａＮ層の成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎにて行った。
【０１４９】
また、活性層３００の成長は、基板温度８００℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎにて行った。なお、ＴＭＩ供給量は、井戸層の成長において４８μｍｏｌ／ｍｉｎ、バリア層の成長において３μｍｏｌ／ｍｉｎとした。
【０１５０】
次いで、ドライエッチングにより、第２クラッド層４６０およびコンタクト層４８０をストライプ状のリッジ２０に形成した。次いで、ＲＩＥにより、溝部８２０を形成した。溝部８２０の形状については、後述する。
【０１５１】
次いで、保護層７００として、スパッタにより、ＳｉＯ２層を形成した。次いで、保護層７００のうち、リッジ２０の上部に開口部を形成した。
【０１５２】
次いで、リッジ２０の上部に、電子ビーム蒸着により、Ｐｄ／Ｐｔを形成した。次いで、窒素雰囲気中６００℃で３０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行い、第２電極６４０を形成した。
【０１５３】
次いで、スパッタにより、Ｔｉ（５０ｎｍ）、Ｐｔ（１００ｎｍ）、Ａｕ（２μｍ）を順に成膜して、カバー電極６６０とした。上記カバー電極６６０を形成した後、基板１００の裏面の研磨を行い、基板１００の厚さを１００μｍ厚まで薄膜化した。次いで、基板１００の裏面側に、真空蒸着により、Ｔｉ（５ｎｍ）、Ａｌ（２０ｎｍ）、Ｔｉ（１０ｎｍ）、Ａｕ（５００ｎｍ）を順に成膜して、第１電極６２０とした。
【０１５４】
次いで、レーザスクライブにより、劈開導入ライン９２０を形成した。次いで、劈開により、第１端面８４０を形成した。
【０１５５】
次いで、第１端面８４０の一面に、Ａｌ２Ｏ３からなる低反射膜を形成した。次いで、ＥＣＲスパッタにより、反対側の第１端面８４０に、ＳｉＯ２とＺｒＯ２の多層膜からなる高反射膜を形成した。低反射膜、高反射膜の反射率はそれぞれ５％、９０％とした。
【０１５６】
次いで、レーザスクライブにより、ブレイクライン９４０を形成した。次いで、ブレイクライン９４０で分割することにより、半導体発光素子１０を形成した。
【０１５７】
以上の実施例１の半導体発光素子１０は、以下のような形状で形成した。
共振器長Ｌ＝８００μｍ、
素子幅Ｗｐ＝２００μｍ、
リッジ２０の幅Ｗｓ＝１．３μｍ、
溝部８２０の幅Ｗｇ＝５４μｍ、
溝部８２０からリッジ２０までの距離Ｗ１＝１５．３５μｍ、
溝部８２０から第２端面８６０までの距離Ｗ２＝３０μｍ。
【０１５８】
（実施例２）
実施例２は、第２の実施形態と同様の形態である。また、溝部８２０に発光抑止部８８０が設けられている点を除いて、各半導体層の構成については実施例１と同様に作製した。以下のように、半導体発光素子１０の形状を形成した。なお、共振器長Ｌ、素子幅Ｗｐおよびリッジ２０の幅Ｗｓについては、実施例１と同様である。
【０１５９】
実施例２の溝部８２０の形状は、以下のように形成した。
溝部８２０の中央部の幅Ｗｇ＝５４μｍ、
第１側面８２２からリッジ２０までの距離Ｗ１＝１５．３５μｍ、
第２側面８２４からリッジ２０までの距離Ｗ１ｅ＝３．３５μｍ、
第１側面８２２から第２端面８６０までの距離Ｗ２＝３０μｍ、
第１端面８４０と接する側面から第２端面８６０までの距離Ｗ２ｅ＝８０μｍ。
【０１６０】
（比較例１）
比較例１は、第１の実施形態で説明した比較例１と同様に、溝部８２０が形成されていない。その他の形状は、実施例１と同様である。
【０１６１】
（比較例２）
比較例２は、第１の実施形態で説明した比較例２と同様に、溝部８２０にブレイクライン９４０を形成した。比較例２の溝部８２０の形状は、以下のように形成した。
共振器長Ｌ＝８００μｍ、
素子幅Ｗｐ＝２００μｍ、
リッジ２０の幅Ｗｓ＝１．３μｍ、
溝部８２０からリッジ２０までの距離Ｗ１＝４５．３５μｍ。
【０１６２】
（結果）
まず、走査型電子顕微鏡（Ｓｃａｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ、ＳＥＭ）により、半導体発光素子１０の形状を観察した。
【０１６３】
溝部８２０にブレイクライン９４０を形成した比較例２に関して、第２端面８６０の一部がブレイクライン９４０から逸脱して、溝部８２０の側面に沿っている半導体発光素子１０が複数確認された。第２端面形成工程において、レーザ光が溝部８２０の側面で散乱されてしまったことが原因であると考えられる。
【０１６４】
実施例１および２に関しては、半導体素子１０の全体にわたって、良好な第１端面８４０および第２端面８６０が形成されていた。
【０１６５】
次に、得られた半導体発光素子１０について、光出力―電流特性（Ｌ−Ｉ）、逆バイアスリーク電流（Ｉｒ）、水平／垂直遠視野像（ＦＦＰ）評価を行った。
【０１６６】
その結果、溝部８２０の無い比較例１に関しては、Ｌ−Ｉ特性に分布が生じていた。また、ＦＦＰ形状が乱れた素子が複数確認された。また、Ｉｒが増加していた。
【０１６７】
ここで、比較例１において、さらに原因を検証するため、同じ基板１００をダイヤモンドスクライバーにより素子分割を行った半導体発光素子１０を作製した。この素子についても同様な評価をおこなったところ、Ｉｒの増加は認められなかった。このことから、比較例１においては、レーザスクライブを起因として、電流リークが生じていたことが考えられる。すなわち、レーザースクライバーにより、ブレイクライン９４０に半導体の溶融部が形成されたことが原因と考えられる。また、素子幅Ｗｐが２００と小さく、カバー電極６６０とブレイクライン９４０との間隔が小さかったため、より顕在化したものと思われる。
【０１６８】
また、比較例２の構造に関しても、比較例１と同様にして、Ｌ−Ｉ特性の分布やＦＦＰ形状の乱れ、および一部でＩｒの高い素子が確認された。半導体素子１０の形状が乱れていたことが原因と考えられる。
【０１６９】
一方、実施例１および２に関しては、Ｉｒ増加は認められなかった。また、良好なＬ−Ｉ特性を示していた。さらに、実施例２においては、良好なＦＦＰ形状を有していた。以上のように、実施例１および２においては、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子１０が得られた。
【０１７０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【０１７１】
１０ 半導体発光素子
２０ リッジ
１００ 基板
１２０ ｎ型ＧａＮ層
２００ 第１半導体層
２２０ 第１クラッド層
２４０ 第１光閉じ込め層
３００ 活性層
４００ 第２半導体層
４２０ キャップ層
４４０ 第２光閉じ込め層
４６０ 第２クラッド層
４８０ コンタクト層
５００ 電流狭窄層
６２０ 第１電極
６４０ 第２電極
６６０ カバー電極
６８０ ボンディングワイヤ
７００ 保護層
７２０ 第１マスク層
７４０ 第２マスク層
８２０ 溝部
８２２ 第１側面
８２４ 第２側面
８２６ 第３側面
８４０ 第１端面
８６０ 第２端面
８８０ 発光抑止部
９２０ 劈開導入ライン
９４０ ブレイクライン
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた第１導電型の第１半導体層と、
前記第１半導体層上に設けられた活性層と、
前記活性層上に設けられた第２導電型の第２半導体層と、
平面視で対向するように劈開により形成された２つの第１端面と、
平面視で前記第１端面と直交する方向に２つの前記第１端面まで延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部と、
前記第１端面と直交する方向で、かつ、前記溝部よりも外側に形成され、レーザによるスクライブによって形成された第２端面と、
を備えるIII族窒化物半導体からなる半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
前記基板は、第１導電型のＧａＮ基板である半導体発光素子。
【請求項３】
請求項１または２に記載の半導体発光素子において、
前記第１半導体層は、
前記基板上に設けられた第１導電型の第１クラッド層と、
前記第１クラッド層上に設けられた第１導電型の第１光閉じ込め層と、
を備え、
前記活性層は、多重量子井戸構造を有し、
前記第２半導体層は、
前記活性層上に設けられた第２導電型の第２光閉じ込め層と、
前記第２光閉じ込め層上に設けられた第２導電型の第２クラッド層と、
を備える半導体発光素子。
【請求項４】
請求項３に記載の半導体発光素子において、
前記溝部の底部は、前記第１クラッド層内に設けられた半導体発光素子。
【請求項５】
請求項３または４に記載の半導体発光素子において、
前記第２クラッド層は、平面視で２つの前記溝部で挟まれた領域内に形成され、前記第１端面まで延在するように、ストライプ状のリッジの形状に形成された半導体発光素子。
【請求項６】
請求項５に記載の半導体発光素子において、
平面視で前記溝部から前記第２クラッド層の前記リッジまでの距離は、前記第２クラッド層の前記リッジの幅以上である半導体発光素子。
【請求項７】
請求項５または６に記載の半導体発光素子において、
前記溝部の幅をＷｇ、２つの前記第２端面の間の距離をＷｐ、前記第２クラッド層の前記リッジの幅をＷｓとしたとき、下記式（２）を満たす半導体発光素子。
【数１】
【請求項８】
請求項５〜７のいずれか一項に記載の半導体発光素子において、
前記溝部は、
平面視で中央から前記第１端面の方向に延在する第１側面と、
前記第１端面と接する発光抑止部と、
を備え、
前記発光抑止部は、
前記第１端面と接し、前記第１側面よりも前記第２クラッド層の前記リッジ側に位置する第２側面と、
前記第１側面および前記第２側面と接する第３側面と、
を備える半導体発光素子。
【請求項９】
請求項８に記載の半導体発光素子において、
前記第３側面は、前記第１端面と平行である半導体発光素子。
【請求項１０】
請求項８または９に記載の半導体発光素子において、
前記第２側面は、前記第１端面から５μｍ以上１０μｍ以下の位置まで形成された半導体発光素子。
【請求項１１】
請求項１〜１０のいずれか一項に記載の半導体発光素子において、
前記第２半導体層の上、および前記溝部の内側に接するように設けられ、平面視で二つの前記溝部で挟まれた領域に前記第２半導体層の一部を露出する開口部を有する保護層と、
前記開口部に露出した前記第２半導体層の一部と接するとともに、前記保護層上に設けられた電極と、
をさらに備え、
前記電極は、前記溝部の内部まで形成されている半導体発光素子。
【請求項１２】
請求項１〜１１のいずれか一項に記載の半導体発光素子において、
前記溝部の開口部から前記底部までの深さは、総厚の１０％以下である半導体発光素子。
【請求項１３】
請求項１〜１２のいずれか一項に記載の半導体発光素子において、
総厚は、平面視での２つの前記第１端面の間の距離の８０％以下である半導体発光素子。
【請求項１４】
請求項１〜１３のいずれか一項に記載の半導体発光素子において、
総厚は、平面視での２つの前記第２端面の間の距離の８０％以下である半導体発光素子。
【請求項１５】
請求項１〜１４のいずれか一項に記載の半導体素子において、
前記溝部の幅は、１μｍ以上である半導体発光素子。
【請求項１６】
請求項１〜１５のいずれか一項に記載の半導体素子において、
２つの前記第２端面の間の距離をＷｐ、前記第２端面から前記溝部までの距離をＷ２としたとき、
Ｗ２≧０．２Ｗｐである半導体発光素子。
【請求項１７】
基板上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、
前記第１半導体層上に活性層を形成する活性層形成工程と、
前記活性層上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、
平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部を形成する工程と、
平面視で対向するように、２つの前記劈開面を劈開することにより第１端面を形成する第１端面形成工程と、
前記第１端面と直交する方向で、かつ、２つの前記溝部で挟まれた領域内に、レーザによるスクライブによって、第２端面を形成する第２端面形成工程と、
を備えるIII族窒化物半導体からなる半導体発光素子の製造方法。
【請求項１８】
請求項１７に記載の半導体発光素子の製造方法において、
前記溝部形成工程の後で、かつ前記第１端面形成工程の後に、前記第２端面形成工程を行う半導体発光素子の製造方法。
【請求項１９】
請求項１８に記載の半導体発光素子の製造方法において、
前記第２端面形成工程において、
前記レーザによって、前記第１端面よりも内側にブレイクラインを形成する半導体発光素子の製造方法。
【請求項２０】
請求項１７〜１９に記載の半導体発光素子の製造方法において、
前記第１端面形成工程において、
前記レーザによって、平面視で前記劈開面の方向と平行の方向に、かつ２つの前記溝部で挟まれた領域内に、劈開導入ラインを形成する半導体発光素子の製造方法。
【請求項２１】
請求項１７〜２０のいずれか一項に記載の半導体発光素子の製造方法において、
前記第１半導体層形成工程は、
前記基板上に第１導電型の第１クラッド層を形成する工程と、
前記第１クラッド層上に第１導電型の第１光閉じ込め層を形成する工程と、
を備え、
前記活性層形成工程において、多重量子井戸構造を有する前記活性層を形成し、
前記第２半導体層形成工程は、
前記活性層上に第２導電型の第２光閉じ込め層を形成する工程と、
前記第２光閉じ込め層上に第２クラッド層を形成する工程と、
を備える半導体発光素子の製造方法。
【請求項２２】
請求項２１に記載の半導体発光素子の製造方法において、
前記溝部形成工程において、
前記溝部の底部が前記第１クラッド層内に位置するように、前記溝部を形成する半導体発光素子の製造方法。
【請求項２３】
請求項２１または２２に記載の半導体発光素子の製造方法において、
前記第２半導体層形成工程において、
平面視で２つの前記溝部で挟まれた領域内に、前記第２クラッド層を前記劈開面の方向に延在するストライプ状のリッジに形成する半導体発光素子の製造方法。
【請求項２４】
請求項２３に記載の半導体発光素子の製造方法において、
前記溝部形成工程において、
前記溝部のうち、平面視で中央から前記劈開面の方向に延在する第１側面と、
平面視で前記劈開面と重なる発光抑止部と、
を形成し、
前記発光抑止部は、
平面視で前記劈開面と重なるように、前記第１側面よりも前記第２クラッド層の前記リッジ側に位置する第２側面と、
前記第１側面および前記第２側面と接する第３側面と、
を備える半導体発光素子の製造方法。
【請求項２５】
請求項２４に記載の半導体発光素子の製造方法において、
前記第３側面を、前記第１端面と平行になるように形成する半導体発光素子の製造方法。
【請求項１】
基板と、
前記基板上に設けられた第１導電型の第１半導体層と、
前記第１半導体層上に設けられた活性層と、
前記活性層上に設けられた第２導電型の第２半導体層と、
平面視で対向するように劈開により形成された２つの第１端面と、
平面視で前記第１端面と直交する方向に２つの前記第１端面まで延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部と、
前記第１端面と直交する方向で、かつ、前記溝部よりも外側に形成され、レーザによるスクライブによって形成された第２端面と、
を備えるIII族窒化物半導体からなる半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
前記基板は、第１導電型のＧａＮ基板である半導体発光素子。
【請求項３】
請求項１または２に記載の半導体発光素子において、
前記第１半導体層は、
前記基板上に設けられた第１導電型の第１クラッド層と、
前記第１クラッド層上に設けられた第１導電型の第１光閉じ込め層と、
を備え、
前記活性層は、多重量子井戸構造を有し、
前記第２半導体層は、
前記活性層上に設けられた第２導電型の第２光閉じ込め層と、
前記第２光閉じ込め層上に設けられた第２導電型の第２クラッド層と、
を備える半導体発光素子。
【請求項４】
請求項３に記載の半導体発光素子において、
前記溝部の底部は、前記第１クラッド層内に設けられた半導体発光素子。
【請求項５】
請求項３または４に記載の半導体発光素子において、
前記第２クラッド層は、平面視で２つの前記溝部で挟まれた領域内に形成され、前記第１端面まで延在するように、ストライプ状のリッジの形状に形成された半導体発光素子。
【請求項６】
請求項５に記載の半導体発光素子において、
平面視で前記溝部から前記第２クラッド層の前記リッジまでの距離は、前記第２クラッド層の前記リッジの幅以上である半導体発光素子。
【請求項７】
請求項５または６に記載の半導体発光素子において、
前記溝部の幅をＷｇ、２つの前記第２端面の間の距離をＷｐ、前記第２クラッド層の前記リッジの幅をＷｓとしたとき、下記式（２）を満たす半導体発光素子。
【数１】
【請求項８】
請求項５〜７のいずれか一項に記載の半導体発光素子において、
前記溝部は、
平面視で中央から前記第１端面の方向に延在する第１側面と、
前記第１端面と接する発光抑止部と、
を備え、
前記発光抑止部は、
前記第１端面と接し、前記第１側面よりも前記第２クラッド層の前記リッジ側に位置する第２側面と、
前記第１側面および前記第２側面と接する第３側面と、
を備える半導体発光素子。
【請求項９】
請求項８に記載の半導体発光素子において、
前記第３側面は、前記第１端面と平行である半導体発光素子。
【請求項１０】
請求項８または９に記載の半導体発光素子において、
前記第２側面は、前記第１端面から５μｍ以上１０μｍ以下の位置まで形成された半導体発光素子。
【請求項１１】
請求項１〜１０のいずれか一項に記載の半導体発光素子において、
前記第２半導体層の上、および前記溝部の内側に接するように設けられ、平面視で二つの前記溝部で挟まれた領域に前記第２半導体層の一部を露出する開口部を有する保護層と、
前記開口部に露出した前記第２半導体層の一部と接するとともに、前記保護層上に設けられた電極と、
をさらに備え、
前記電極は、前記溝部の内部まで形成されている半導体発光素子。
【請求項１２】
請求項１〜１１のいずれか一項に記載の半導体発光素子において、
前記溝部の開口部から前記底部までの深さは、総厚の１０％以下である半導体発光素子。
【請求項１３】
請求項１〜１２のいずれか一項に記載の半導体発光素子において、
総厚は、平面視での２つの前記第１端面の間の距離の８０％以下である半導体発光素子。
【請求項１４】
請求項１〜１３のいずれか一項に記載の半導体発光素子において、
総厚は、平面視での２つの前記第２端面の間の距離の８０％以下である半導体発光素子。
【請求項１５】
請求項１〜１４のいずれか一項に記載の半導体素子において、
前記溝部の幅は、１μｍ以上である半導体発光素子。
【請求項１６】
請求項１〜１５のいずれか一項に記載の半導体素子において、
２つの前記第２端面の間の距離をＷｐ、前記第２端面から前記溝部までの距離をＷ２としたとき、
Ｗ２≧０．２Ｗｐである半導体発光素子。
【請求項１７】
基板上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、
前記第１半導体層上に活性層を形成する活性層形成工程と、
前記活性層上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、
平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、２つの溝部を形成する工程と、
平面視で対向するように、２つの前記劈開面を劈開することにより第１端面を形成する第１端面形成工程と、
前記第１端面と直交する方向で、かつ、２つの前記溝部で挟まれた領域内に、レーザによるスクライブによって、第２端面を形成する第２端面形成工程と、
を備えるIII族窒化物半導体からなる半導体発光素子の製造方法。
【請求項１８】
請求項１７に記載の半導体発光素子の製造方法において、
前記溝部形成工程の後で、かつ前記第１端面形成工程の後に、前記第２端面形成工程を行う半導体発光素子の製造方法。
【請求項１９】
請求項１８に記載の半導体発光素子の製造方法において、
前記第２端面形成工程において、
前記レーザによって、前記第１端面よりも内側にブレイクラインを形成する半導体発光素子の製造方法。
【請求項２０】
請求項１７〜１９に記載の半導体発光素子の製造方法において、
前記第１端面形成工程において、
前記レーザによって、平面視で前記劈開面の方向と平行の方向に、かつ２つの前記溝部で挟まれた領域内に、劈開導入ラインを形成する半導体発光素子の製造方法。
【請求項２１】
請求項１７〜２０のいずれか一項に記載の半導体発光素子の製造方法において、
前記第１半導体層形成工程は、
前記基板上に第１導電型の第１クラッド層を形成する工程と、
前記第１クラッド層上に第１導電型の第１光閉じ込め層を形成する工程と、
を備え、
前記活性層形成工程において、多重量子井戸構造を有する前記活性層を形成し、
前記第２半導体層形成工程は、
前記活性層上に第２導電型の第２光閉じ込め層を形成する工程と、
前記第２光閉じ込め層上に第２クラッド層を形成する工程と、
を備える半導体発光素子の製造方法。
【請求項２２】
請求項２１に記載の半導体発光素子の製造方法において、
前記溝部形成工程において、
前記溝部の底部が前記第１クラッド層内に位置するように、前記溝部を形成する半導体発光素子の製造方法。
【請求項２３】
請求項２１または２２に記載の半導体発光素子の製造方法において、
前記第２半導体層形成工程において、
平面視で２つの前記溝部で挟まれた領域内に、前記第２クラッド層を前記劈開面の方向に延在するストライプ状のリッジに形成する半導体発光素子の製造方法。
【請求項２４】
請求項２３に記載の半導体発光素子の製造方法において、
前記溝部形成工程において、
前記溝部のうち、平面視で中央から前記劈開面の方向に延在する第１側面と、
平面視で前記劈開面と重なる発光抑止部と、
を形成し、
前記発光抑止部は、
平面視で前記劈開面と重なるように、前記第１側面よりも前記第２クラッド層の前記リッジ側に位置する第２側面と、
前記第１側面および前記第２側面と接する第３側面と、
を備える半導体発光素子の製造方法。
【請求項２５】
請求項２４に記載の半導体発光素子の製造方法において、
前記第３側面を、前記第１端面と平行になるように形成する半導体発光素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−１２６８０（Ｐ２０１３−１２６８０Ａ）
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願番号】特願２０１１−１４５８６４（Ｐ２０１１−１４５８６４）
【出願日】平成２３年６月３０日（２０１１．６．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願日】平成２３年６月３０日（２０１１．６．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]