半導体素子、半導体パッケージ、及び電子装置
【課題】 電磁波を遮断することができる半導体素子、半導体パッケージ、及び電子装置を提供する。
【解決手段】 電子装置は、回路基板100e上の第1半導体パッケージPKGA5を含む。前記回路基板100e上に、前記第1半導体パッケージPKGA5と離隔された第2半導体パッケージPKGB5が提供される。前記第1半導体パッケージPKGA5の上部面及び側面上に絶縁性電磁波遮蔽構造体ESS5が提供される。前記回路基板100e上に前記第1及び第2半導体パッケージPKGA5、PKGB5、及び前記絶縁性電磁波遮蔽構造体ESS5を覆う導電性電磁波遮蔽構造体CS5が提供される。
【解決手段】 電子装置は、回路基板100e上の第1半導体パッケージPKGA5を含む。前記回路基板100e上に、前記第1半導体パッケージPKGA5と離隔された第2半導体パッケージPKGB5が提供される。前記第1半導体パッケージPKGA5の上部面及び側面上に絶縁性電磁波遮蔽構造体ESS5が提供される。前記回路基板100e上に前記第1及び第2半導体パッケージPKGA5、PKGB5、及び前記絶縁性電磁波遮蔽構造体ESS5を覆う導電性電磁波遮蔽構造体CS5が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の技術的思想による実施例は、半導体素子、半導体パッケージ、電子装置、及び電子システムに関する。
【背景技術】
【0002】
電子システム及び電子装置において、電磁波による影響を受けない電子部品に対する要求が増えている。例えば、携帯電話またはモバイルフォンのような携帯用機器から発生する電磁波は人体に良くない影響を与えたり、内部の半導体チップが誤作動を起こしたり、アンテナの受信感度を低下させる。
【0003】
電磁干渉(EMI:electromagnetic interference)を減少させるために、複数の電気的な部品を覆う一般的な電磁波遮蔽技術は、複数の装置間に発生する近接場EMIの問題を解決するのには十分でない。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】大韓民国特許出願公開第2010−070487号
【特許文献2】米国特許出願公開第2009/0152688A1号
【特許文献3】特開2009−290217号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする技術的課題は、電磁波を遮断することができる半導体素子及び半導体パッケージを提供することにある。
【0006】
本発明が解決しようとする他の技術的課題は、電磁波を遮断することができる電子部品を提供することにある。
【0007】
本発明が解決しようとするさらに他の技術的課題は電磁波を遮断することができる電子装置及びシステムを提供することにある。
【0008】
本発明が解決しようとする課題は上述のような課題に限らず、ここで言及しないさらに他の課題は下記記載から当業者が明確に理解することができる。
【課題を解決するための手段】
【0009】
本発明の一態様によれば電子装置を提供する。この電子装置は、回路基板上の第1半導体パッケージを含む。前記回路基板上に、前記第1半導体パッケージと離隔された第2半導体パッケージが提供される。前記第1半導体パッケージの上部面及び側面上に絶縁性電磁波遮蔽構造体が提供される。前記回路基板上に、前記第1及び第2半導体パッケージ、及び前記絶縁性電磁波遮蔽構造体を覆う導電性電磁波遮蔽構造体が提供される。
【0010】
いくつかの実施例において、前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と直交する第2透過軸を有する第2偏波器を含むことができる。
【0011】
本発明の他の態様によれば、半導体パッケージを提供する。この半導体パッケージはパッケージ基板上の第1半導体チップを含む。前記第1半導体チップ上に第1電磁波遮蔽構造体が提供される。前記第1電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と異なる第2透過軸を有する第2偏波器を含む。
【0012】
いくつかの実施例において、前記第1電磁波遮蔽構造体は、前記第1半導体チップの上部面上に提供される。
【0013】
他の実施例において、前記第1電磁波遮蔽構造体は、前記第1半導体チップの上部面及び側面上に提供される。
【0014】
さらに他の実施例において、前記電磁波遮蔽構造体は絶縁性とすることができる。
【0015】
さらに他の実施例において、前記パッケージ基板と前記半導体チップとの間のアンダーフィル部材をさらに含み、前記アンダーフィル部材は前記半導体チップの側壁を覆い、前記第1電磁波遮蔽構造体は前記半導体チップの上部面を覆う部分及び前記アンダーフィル部材の側面を覆う部分を含むことができる。
【0016】
さらに、前記第1電磁波遮蔽構造体は、前記パッケージ基板の上部面を覆う部分をさらに含むことができる。
【0017】
さらに他の実施例において、前記第1電磁波遮蔽構造体上のモールディング膜をさらに含むことができる。
【0018】
さらに他の実施例において、前記パッケージ基板及び前記半導体チップを覆うモールディング膜をさらに含み、前記第1電磁波遮蔽構造体は、前記半導体チップ上の前記モールディング膜の上部面を覆う部分及び前記モールディング膜の側面を覆う部分を含むことができる。
【0019】
さらに、前記第1電磁波遮蔽構造体は、前記パッケージ基板の側面を覆う部分をさらに含むことができる。
【0020】
さらに他の実施例において、前記第1電磁波遮蔽構造体は、前記半導体チップの上部面を覆う部分から前記半導体チップ周辺の前記パッケージ基板を覆うように延長される。また、前記第1半導体チップの側面と前記電磁波遮蔽構造体との間の空間をさらに含むことができる。
【0021】
さらに他の実施例において、前記パッケージ基板上の第2半導体チップをさらに含むことができる。
【0022】
前記第2半導体チップは、前記パッケージ基板と前記第1半導体チップとの間に提供される。それとは異なって、前記第2半導体チップは、前記第1半導体チップと水平方向に離隔される。前記第1電磁波遮蔽構造体は、前記第1半導体チップを覆いながら前記第2半導体チップを覆うように延長される。前記第2半導体チップ上の第2電磁波遮蔽構造体をさらに含むことができる。この場合、前記第2電磁波遮蔽構造体は、第3透過軸を有する第3偏波器及び前記第3透過軸と直交する第4透過軸を有する第4偏波器を含む。そして、前記第1透過軸と前記第2透過軸とは平面上で直交する。
【0023】
さらに他の実施例において、前記パッケージ基板のいずれか片面上に提供された第2電磁波遮蔽構造体をさらに含むことができる。
【0024】
本発明のさらに他の態様によれば、半導体素子が提供される。この半導体素子は互いに対向する第1面及び第2面を有する半導体基板を含む。前記半導体基板の前記第1面上に配線構造体が提供される。前記配線構造体上に絶縁膜が提供される。前記絶縁膜を貫通し、前記配線構造体の一部を露出させる開口部が提供される。前記開口部によって露出された配線構造体上に導電性パターンが提供される。前記絶縁膜上に電磁波遮蔽構造体が提供される。前記電磁波遮蔽構造体は順に積層された第1偏波器及び第2偏波器を含む。
【0025】
いくつかの実施例において、前記第1偏波器は第1偏波面を有し、前記第2偏波器は前記第1偏波面と異なる第2偏波面を有することができる。
【0026】
本発明のさらに他の態様によれば、電子装置を提供する。この電子装置は、第1半導体チップ、第2半導体チップ、及び前記第1半導体チップと前記第2半導体チップとの間の絶縁性電磁波遮蔽構造体を含む。前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と異なる第2透過軸を有する第2偏波器を含む。
【0027】
いくつかの実施例において、パッケージ基板をさらに含み、前記第1及び第2半導体チップは前記パッケージ基板上に提供される。
【0028】
他の実施例において、前記第1及び第2半導体チップは前記パッケージ基板上に垂直に積層されることができる。
【0029】
さらに他の実施例において、前記第1及び第2半導体チップは、前記パッケージ基板上に水平方向に互いに離隔されることができる。
【0030】
本発明のさらに他の態様による電子装置が提供される。この電子装置は、内部空間を有するハウジングを含む。前記ハウジング内部面に第1絶縁性電磁波遮蔽構造体が提供される。前記ハウジングの内部空間に処理装置が提供される。前記処理装置内に第2絶縁性電磁波遮蔽構造体が提供される。前記第1及び第2絶縁性電磁波遮蔽構造体のうちのいずれか1つは、順に積層された第1偏波器及び第2偏波器を含み、前記第1偏波器は第1透過軸を有し、前記第2偏波器は、平面上において、前記第1透過軸と垂直に交差する第2透過軸を有する。
いくつかの実施例において、前記ハウジングと結合された入/出力装置をさらに含み、前記入/出力装置は前記ハウジング外部に露出されたディスプレイ面を含む。
【発明の効果】
【0031】
本発明の実施例によれば、互いに他の偏波面を有する第1及び第2偏波器を電磁波遮蔽構造体として用いて、外部の電磁波から、半導体素子、半導体パッケージ、電子装置、及び電子システムを保護することができる。また、互いに他の偏波面を有する第1及び第2偏波器を電磁波遮蔽構造体として用いて、半導体素子、半導体パッケージ、電子装置、及び電子システムから発生する電磁波が外部の電子機器及び人体に影響を及ぼすことを防止することができる。
【図面の簡単な説明】
【0032】
【図1】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図2】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図3】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図4】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図5】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図6】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図7】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図8】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図9】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図10】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図11】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図12A】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12B】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12C】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12D】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12E】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12F】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12G】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12H】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図13】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図14】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図15】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図16】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図17】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18A】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18B】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18C】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18D】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図19A】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図19B】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図20】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図21】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図22】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図23】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図24】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図25】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図26】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図27】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図28】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図29】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図30】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図31】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図32】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図33】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図34】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図35】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図36】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図37】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図38】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図39】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図40】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図41】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図42】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図43】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図44】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図45】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図46】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図47】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図48】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図49】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図50】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図51】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図52】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図53】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図54】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図55】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図56】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図57】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図58】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図59】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図60】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図61】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図62】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図63】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図64】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図65】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図66】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図67】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図68】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図69】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図70】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図71】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図72】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図73】本発明の技術的思想の実施例による電子システムを示す図である。
【図74】本発明の技術的思想の実施例による電子装置を示す図である。
【発明を実施するための形態】
【0033】
本発明の利点及び特徴、そしてこれらを達成する方法は、添付の図面と共に詳細に後述されている実施例に示すように明確に理解することができる。しかし、本発明は、以下に開示された実施例に限定されるのではなく、互いに他の多様な形態に実現される。ただ、本実施例は、本発明の開示を完全なものにし、本発明が属する技術分野にて通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。また本発明は特許請求の範囲の記載によって定義される。図において、層及び領域における大きさ及び相対的な大きさは、説明の明瞭性のために誇張されたものである。明細書の全体にわたって同一の参照符号は同一の構成要素を示すものである。
【0034】
本明細書において記述する実施例は、本発明の理想的な概略図である断面図を参考して説明される。よって、製造技術及び/または許容誤差などにより例示図の形態を変形することができる。また、本発明の実施例は、図示した特定形態に制限されず、製造工程によって生成する形態の変化も含むものである。よって、図で例示した領域は概略的な属性を有し、図で例示した領域の模様は素子領域の特定形態を例示するためのものであって、本発明の技術的範囲を制限するものではない。
【0035】
図1を参照して本発明の技術的思想の一実施例による半導体素子について説明する。
【0036】
図1に示すように、半導体基板1が提供される。前記半導体基板1は半導体集積回路を含むシリコン基板とすることができる。前記半導体基板1は互いに対向する第1面FS及び第2面BSを有することができる。集積回路が形成された前記半導体基板1の前記第1面FS上に層間絶縁膜3が提供される。前記層間絶縁膜3上に導電性のパッド6が提供され、前記パッド6を有する半導体基板上に絶縁膜9が提供される。前記絶縁膜はパシベーション膜(passivation layer)とすることができる。前記絶縁膜9は前記パッド6を露出させる開口部を有することができる。前記絶縁膜9上に下部絶縁膜12が提供される。前記下部絶縁膜12上に再配置された金属配線18が提供される。前記再配置された金属配線18は、前記下部絶縁膜12を貫通するビアホール15を介して前記パッド6に電気的に接続されることができる。
【0037】
少なくとも1つの一実施例において、前記金属配線18は、コンタクト部分19、第1アーム部分(arm portion)20、第2アーム部分20’を含むことができる。前記コンタクト部分19は前記パッド6と接触するために前記ビア16ホールを介して延長されることができる。前記第1アーム部分20は前記コンタクト部分19の第1端部分から延長され、前記絶縁膜9及び/または前記下部絶縁膜12と接触することができる。前記第2アーム部分20’は前記コンタクト部分19の前記第1端部分の反対側の前記第2端部分から延長されることができ、前記絶縁膜9及び/または前記下部絶縁膜12と接触することができる。前記第2アーム部分20’は導電性パターンとすることができる。
【0038】
前記パッド6は入/出力パッド、接地パッド及び電源パッドのうちのいずれか1つとすることができ、前記金属配線18は、信号線、電源線及び接地線のうちのいずれか1つとすることができる。
【0039】
前記金属配線18を有する半導体基板上に上部絶縁膜24が提供される。前記上部絶縁膜24は、前記金属配線18の一部を露出させる開口部を有する。前記開口部によって露出される前記金属配線18の領域は再配置パッド領域として定義することができる。前記再配置パッド領域は前記第2アーム部分20’を含み、前記開口部によって露出される。
【0040】
前記上部絶縁膜24上に電磁波遮蔽構造体ES1が提供される。前記電磁波遮蔽構造体ES1は、順に積層された第1偏波器(polarizer)Pa1及び第2偏波器Pb1を含む。前記第1偏波器Pa1は電磁波のうち第1偏波を選択的に透過させ、前記第2偏波器Pa2は電磁波のうち第2偏波を選択的に透過させることができる。よって、前記第1偏波器Pa1は前記第2偏波を透過させず、前記第2偏波器Pa2は前記第1偏波を透過させない場合がある。すなわち、電磁波は、前記第1及び第2偏波器Pa1、Pa2のうちいずれか1つの偏波器だけを透過し、残りの1つの偏波器から遮断することができる。
【0041】
いくつかの実施例において、前記電磁波遮蔽構造体ES1は、絶縁性電磁波遮蔽構造体とすることができる。例えば、電磁波遮蔽構造体ES1は、絶縁性の前記第1偏波器Pa1及び絶縁性の第2偏波器Pb1を含む。前記電磁波遮蔽構造体ES1は絶縁性物質で形成することができる。前記電磁波遮蔽構造体ES1の前記絶縁性物質は、絶縁性パーティクルを含む絶縁性樹脂で形成することができる。
しかしながら、前記電磁波遮蔽構造体ES1の前記絶縁性物質はこれに限定されない。例えば、前記絶縁性の電磁波遮蔽構造体ES1は、シリカ、マイカ、水晶、ガラス、ケイ酸カルシウム、ケイ酸アルミニウム、ケイ酸ジルコニウム、アルミナ、二酸化チタン、チタン酸バリウム、炭酸カルシウム、硫酸カルシウム、酸化第2鉄、リチウムアルミニウム硫酸塩、ケイ酸マグネシウムまたは酸化ジルコニウムのうちいずれか1つを含む絶縁性物質で形成することができる。前記電磁波遮蔽構造体ES1の前記絶縁性物質は、絶縁性膜及び/またはポリビニルアルコール(PVA)を含む絶縁性物質で形成することができる。
【0042】
例えば、前記電磁波遮蔽構造体ES1はポリビニルアルコール、ポリビニルフォルマール、ポリビニルアセタールなどのようなポリビニルアルコール系のフィルムを用いて形成した第1及び第2偏波器Pa1、Pb1を含むことができる。例えば、前記第1及び第2偏波器Pa1、Pb1のそれぞれはヨウ素分子がポリビニルアルコール(PVA)高分子の間で一方向に配向されたヨウ素系偏波器とすることができる。さらに詳しくは、前記第1偏波器Pa1は、ヨウ素分子がポリビニルアルコール(PVA)高分子の間で第1方向に配向される第1物質膜であって、前記第2偏波器Pb1はヨウ素分子がポリビニルアルコール(PVA)高分子間で第1方向と垂直した第2方向に配向された第2物質膜とすることができる。よって、前記第1及び第2偏波器Pa1、Pb1は、互いに垂直した透過軸(または偏波軸)を有することができる。
本発明の技術的思想による実施例での偏波器はヨウ素系偏波器に限定されない。例えば、ここで提示するヨウ素系偏波器は本発明の技術的思想による半導体チップ、半導体素子、半導体パッケージ、電子装置、及び電子システムに用いることができるが、ヨウ素系でない他の物質からなる偏波器も本発明の技術的思想による半導体チップ、半導体素子、半導体パッケージ、電子装置、及び電子システムに用いることができる。
【0043】
他の実施例において、前記電磁波遮蔽構造体ES1は、導電性電磁波遮蔽構造体とすることができる。すなわち、前記電磁波遮蔽構造体ES1は、導電性物質を含む偏波器Pa1、Pb2で形成することができる。前記導電性電磁波遮蔽構造体ES1の前記導電性物質は、鉄、鉄合金、銅、アルミニウム、モリブデン、金、銀、タングステン、炭素ナノチューブ、ニッケル及び導電性ポリマーのうちいずれか1つを含むことができる。しかしながら、前記導電性電磁波遮蔽構造体ES1の前記導電性物質はこれに限定されない。例えば、前記導電性物質は鉄またはクロムの酸化物をさらに含むことができる。
【0044】
前記第1偏波器Pa1は第1ベースbase及び第1ベース上に提供される第1導電性パターンを含み、前記第2偏波器Pb1は第2ベース及び前記第2ベース上に提供された複数の第2導電性パターンを含む。前記第1及び第2導電性パターンのそれぞれは、アルミニウム(Al)、モリブデン(Mo)、金(Au)、銅(Cu)、銀(Ag)、タングステン(W)、炭素ナノチューブ、ニッケル(Ni)または導電性高分子物質などのような導電性物質を含むことができる。
ここで、前記第1導電性パターンは第1長手方向を有するライン状であって、前記第2導電性パターンは前記第1長手方向に垂直する第2長手方向を有するライン状とすることができる。よって、前記第1及び第2導電性パターンは直交するので、前記第1及び第2偏波器Pa1、Pb2は互いに異なる透過軸を有することができる。前記電磁波遮蔽構造体ES1は開口部H’を有することができる。前記電磁波遮蔽構造体ES1の前記開口部H’は前記上部絶縁膜24の開口部を露出させることができる。
【0045】
いくつかの実施例において、前記電磁波遮蔽構造体ES1の開口部の幅W2は前記上部絶縁膜24の開口部の幅W1よりも大きく形成される。
【0046】
前記上部絶縁膜24により露出された前記金属配線18上に導電性構造体27aが提供される。例えば、前記導電性構造体27aはソルダボールを含むことができる。
【0047】
少なくとも1つの実施例において、前記導電性構造体27aは前記上部絶縁膜24上に形成することができ、前記金属配線18の前記第2アーム部分20’に接触するために前記開口部H内に延長されることができる。
【0048】
いくつかの実施例において、前記電磁波遮蔽構造体ES1と前記導電性構造体27aは互いに離隔される。前記導電性構造体27aの幅W3は、前記電磁波遮蔽構造体ES1の開口部の幅W2よりも小さく形成される。よって、前記電磁波遮蔽構造体ES1と前記導電性構造体27aとは互いに離隔されているため、前記電磁波遮蔽構造体ES1を絶縁性電磁波遮蔽構造体で形成するか、または導電性電磁波遮蔽構造体で形成することができる。
【0049】
図2を参照して本発明の技術的思想の他の実施例による半導体素子を説明する。
【0050】
図2を参照すると、図1に示したように、集積回路が形成された前記半導体基板1上に、前記層間絶縁膜3、前記パッド6、前記絶縁膜9、前記下部絶縁膜12、再配置された金属配線18、及び開口部を有する前記上部絶縁膜24が提供される。
【0051】
前記上部絶縁膜24上に、電磁波遮蔽構造体ES2が提供される。前記電磁波遮蔽構造体ES2は、前記上部絶縁膜24の開口部と自己整列された開口部を有する。
【0052】
前記上部絶縁膜24及び前記電磁波遮蔽構造体ES2上に導電性構造体27bが提供される。前記導電性構造体27bは自己の整列された前記上部絶縁膜24及び前記電磁波遮蔽構造体ES2の開口部を貫通し、前記電磁波遮蔽構造体ES2の一部を覆う。前記電磁波遮蔽構造体ES2は、図1のように第1偏波器Pa2及び第2偏波器Pb2を含む。
【0053】
前記電磁波遮蔽構造体ES2の一部が前記導電性構造体27bによって覆われるので、前記電磁波遮蔽構造体ES2を絶縁性電磁波遮蔽構造体で形成することができる。
【0054】
図3を参照して本発明の技術的思想のさらに他の実施例による半導体素子について説明する。
【0055】
図3を参照すると、図1に示したように、集積回路が形成された前記半導体基板1上に、前記層間絶縁膜3、パッド6、前記絶縁膜9、前記下部絶縁膜12、再配置された金属配線18、及び前記上部絶縁膜24が提供される。図1と同様に、前記上部絶縁膜24は、前記金属配線18の一部を露出させる開口部を有する。例えば、前記金属配線18の前記第2アーム部分20’は前記上部絶縁膜24内に形成された前記開口部Hを介して露出することができる。
【0056】
前記上部絶縁膜24上に電磁波遮蔽構造体ES3が提供される。前記電磁波構造体ES3は、図1と同様に、第1偏波器Pa3及び第2偏波器Pb3を含む。
【0057】
前記電磁波遮蔽構造体ES3は図1と同様に、前記上部絶縁膜24の開口部の幅W1’よりも大きい幅W2’の開口部を有する。前記上部絶縁膜24上に導電性構造体27cが提供される。前記導電性構造体27cは前記電磁波遮蔽構造体ES3の開口部の幅W2’よりも大きい幅W3’を有し、前記電磁波遮蔽構造体ES3の一部を覆う。よって、前記電磁波遮蔽構造体ES3は絶縁性電磁波遮蔽構造体で形成することができる。
【0058】
図1〜図3で、前記半導体基板1の前面、すなわち第1面FSに電磁波遮蔽構造体ES1が提供された実施例について説明したが、本発明はこれに限定されない。例えば、本発明の技術的思想は、図4に示すように、前記半導体基板1の第2面BS、すなわち裏面に電磁波遮蔽構造体ES4が提供されることを含む。図4における電磁波遮蔽構造体ES4は、図1のように第1偏波器Pa4及び第2偏波器Pb4を含む。
【0059】
図5を参照して本発明の技術的思想のさらに他の実施例による半導体素子について説明する。
【0060】
図5を参照すると、図1に示したように、半導体基板40上に層間絶縁膜43及びパッド46が提供される。前記パッド46を有する半導体基板上に絶縁膜49が提供される。前記絶縁膜49は前記パッド46の上部面一部または全部を露出させる開口部を有する。前記絶縁膜49はパシベーション膜とすることができる。
【0061】
前記絶縁膜49上に電磁波遮蔽構造体ES5が提供される。前記電磁波遮蔽構造体ES5は、図1のように第1偏波器Pa5及び第2偏波器Pb5を含む。
【0062】
前記絶縁膜49の開口部により露出された前記パッド46上に導電性構造体52が提供される。前記導電性構造体52は他の素子または他のチップとの電気的な接続のための入/出力パッドとすることができる。図1と同様に、前記導電性構造体52は前記電磁波遮蔽構造体ES5と離隔される。
【0063】
図6を参照して本発明の技術的思想のさらに他の実施例による半導体素子を説明する。
【0064】
図6を参照すると、図5に示したように、半導体基板40上に、層間絶縁膜43、パッド46、開口部を有する絶縁膜49、及び導電性構造体52が提供される。図5と異なって、前記絶縁膜49上に提供されるとともに、前記導電性構造体52の上部面の一部を覆う電磁波遮蔽構造体ES6が提供される。前記電磁波遮蔽構造体ES6は、図2のように絶縁性の第1偏波器Pa6及び絶縁性の第2偏波器Pb6を含む。
【0065】
図5及び図6で、前記半導体基板40の前面FSに電磁波遮蔽構造体ES5、ES6が提供された実施例について説明しているが、本発明はこれに限定されず、本発明の技術的思想は、図7に示すように、前記半導体基板40の第2面BS、すなわち裏面に電磁波遮蔽構造体ES7が提供されることを含む。図7での電磁波遮蔽構造体ES7は、図1のように第1偏波器Pa7及び第2偏波器Pb7を含む。
【0066】
本発明の技術的思想は、前記半導体基板40の前面FS及び裏面BSのうちいずれか一方面上にだけ電磁波遮蔽構造体が提供される実施例のみでなく、前記半導体基板40の両面FS、BS上に電磁波遮蔽構造体が提供される実施例を含む。
【0067】
図8を参照して本発明の技術的思想のさらに他の実施例による半導体素子について説明する。
【0068】
図8を参照すると、半導体基板40の前面FS上に第1電磁波遮蔽構造体ES8_1が提供されるとともに、前記半導体基板40の裏面BS上に第2電磁波遮蔽構造体ES8_2が提供される。すなわち、電磁波遮蔽構造体ES8は前記第1電磁波遮蔽構造体ES8_1及び前記第2電磁波遮蔽構造体ES8_2を含む。よって、前記電磁波遮蔽構造体ES8により前記半導体基板40内の集積回路は外部の電磁波障害から保護することができる。
【0069】
前記第1電磁波遮蔽構造体ES8_1は第1偏波器Pa8_1及び第2偏波器Pb8_1を含むことができ、前記第2電磁波遮蔽構造体ES8_2は第3偏波器Pa8_2及び第4偏波器Pb8_2を含む。
【0070】
図8で、前記第1電磁波遮蔽構造体ES8_1が図6のように、前記導電性構造体52の一部を覆うことに示しているが、本発明の実施例はこれに限定されない。例えば、前記第1電磁波遮蔽構造体ES8_1が図5のように前記導電性構造体52と離隔されることができる。一方、図9のように、前記導電性構造体52によって上部面の一部が覆われた電磁波遮蔽構造体ES9が提供されることができる。ここで、前記電磁波遮蔽構造体ES9は、第1偏波器Pa9及び第2偏波器Pb9を含む。
【0071】
図10を参照して本発明の技術的思想のさらに他の実施例による半導体素子を説明する。
【0072】
図10を参照すると、半導体基板60上に、層間絶縁膜63が提供される。前記層間絶縁膜63上にパッド66及び前記パッド66を覆う第1絶縁膜69が提供される。前記第1絶縁膜69上に開口部を有する電磁波遮蔽構造体ES10が提供される。前記電磁波遮蔽構造体ES10は第1偏波器Pa10及び第2偏波器Pb10を含む。
【0073】
前記電磁波遮蔽構造体ES10上に第2絶縁膜72が提供される。前記第2絶縁膜72及び前記第1絶縁膜69を順に貫通し、前記パッド66を露出させる開口部75が提供される。前記開口部75によって露出したパッド66上に導電性構造体78が提供される。
【0074】
前記第1及び第2絶縁膜69、72を貫通する前記開口部75は、前記電磁波遮蔽構造体ES10の開口部の間を貫通する。すなわち、前記第1及び第2絶縁膜69、72を貫通する前記開口部75の内壁は前記電磁波遮蔽構造体ES10と離隔される。
【0075】
前記電磁波遮蔽構造体ES10は、前記第1及び第2絶縁膜69、72に覆われることで絶縁されて前記導電性構造体78と離隔される。よって、前記電磁波遮蔽構造体ES10を絶縁性または導電性電磁波遮蔽膜として形成することができる。
【0076】
図11を参照して本発明の技術的思想のさらに他の実施例による半導体素子を説明する。
【0077】
図11を参照すると、図10に示したように、半導体基板60上に層間絶縁膜63及びパッド66が提供される。前記層間絶縁膜63上に前記パッド66を覆う第1絶縁膜69が提供される。前記第1絶縁膜69上に電磁波遮蔽構造体ES11が提供される。前記電磁波遮蔽構造体ES11は、第1偏波器Pa11及び第2偏波器Pb11を含む。
【0078】
前記電磁波遮蔽構造体ES11上に第2絶縁膜72’が提供される。前記第2絶縁膜72’、前記電磁波遮蔽構造体ES11、及び前記第1絶縁膜69を順に貫通し、前記パッド66を露出させる開口部75’が提供される。前記開口部75’により露出されたパッド66上に導電性構造体78’を形成することができる。
【0079】
前記開口部75’により前記電磁波遮蔽構造体ES11の一部が露出され、前記開口部75’により露出される前記電磁波遮蔽構造体ES11の部分は前記導電性構造体78’と接触する。前記電磁波遮蔽構造体ES11は絶縁性電磁波遮蔽構造膜で形成することができる。
【0080】
図1〜図11で説明した本発明の技術的思想による実施例のように、電磁波遮蔽構造体は半導体基板の前面及び/または裏面に多様な形態で提供される。このような電磁波遮蔽構造体は、半導体基板に形成された集積回路から発生する電磁波または(電磁気波)が外部に放出されることを遮断するとともに、外部の半導体チップまたは電子機器から発生する電磁波から半導体基板に形成された集積回路及び配線構造体を保護することができる。
【0081】
本発明の技術的思想の実施例による電磁波遮蔽構造体について図12A〜図12Hを参照して説明する。
【0082】
本発明の技術的思想の実施例によれば、偏波のない電磁波が電磁波遮蔽構造体の第1偏波器に優先的に到達するか、または第2偏波器に優先的に到達する場合が発生する。
【0083】
偏波のない電磁波が電磁波遮蔽構造体の第1偏波器に優先的に到達する場合に、電磁波遮蔽構造体が電磁波を遮断する実施例について図12Aを参照して説明する。
【0084】
図12Aを参照すると、第1偏波器Pa及び第2偏波器Pbを含む電磁波遮蔽構造体ESが提供される。前記電磁波遮蔽構造体ESの外部から前記電磁波遮蔽構造体ESに向けて電磁波EWが進行し、前記電磁波EWが前記第1偏波器Pa及び第2偏波器Pbのうちの第1偏波器Paに優先的に到達することができる。
【0085】
前記電磁波EWは、第1偏波Pv及び前記第1偏波Pvと異なる第2偏波Phを含む。例えば、前記第1偏波Pvは垂直偏波とすることができ、前記第2偏波Phは水平偏波とすることができる。ここで、前記電磁波EWが前記第1偏波Pv及び前記第2偏波Phを有していると説明することは本発明の技術的思想を理解しやすくするためのことであって、実際に前記電磁波EWは偏波のない状態として理解すべきである。
【0086】
前記第1偏波器Paは前記電磁波EWのうちから第1偏波Pvを選択的に透過させることができ、前記第2偏波器Pbは前記電磁波EWのうちから第2偏波Phを選択的に透過させることができる。よって、偏波のない電磁波EWが前記第1偏波器Paを貫通しながら偏波することができる。すなわち、前記第1偏波器Paを貫通した電磁波は第1偏波Pv’とすることができる。
【0087】
前記第1偏波器Paを貫通した第1偏波Pv’は前記第2偏波器Pbを実質的に貫通することができない。すなわち、前記第2偏波器Pbは前記第1偏波Pvと異なる第2偏波Phを選択的に通過させるので、前記第1偏波器Paを貫通した前記第1偏波Pv’は前記第2偏波器Pbを貫通することができない。
【0088】
万一、前記第1偏波Pv’が前記第2偏波器Pbを一部貫通しても、前記第2偏波器Pbを貫通する第1偏波Pb’は強度が弱化されて人体または電子機器に有意味な影響を与えることができない。よって、本実施例において、前記第1偏波Pv’の一部が前記第2偏波器Pbを貫通したことについての意味を付与せず、無視するものとする。
【0089】
前記電磁波EWは、前記第1偏波器Pa及び前記第2偏波器PB28のうちいずれか1つの偏波器のみを偏波状態に貫通することができ、互いに異なる2つの偏波器Pa、Pbからなる電磁波遮蔽構造体ESを貫通することができない。よって、前記第1及び第2偏波器Pa、Pbを含む前記電磁波遮蔽構造体ESは電磁波EWを遮断することができる。
【0090】
偏波のない電磁波が前記電磁波遮蔽構造体ESの第2偏波器Pbに優先的に到達する場合、前記電磁波遮蔽構造体ESが電磁波EWを遮断する実施例について図12Bを参照して説明する。
【0091】
図12Bを参照すると、図12Aに示したように、第1偏波器Pa及び第2偏波器Pbを含む電磁波遮蔽構造体ESが提供される。
【0092】
図12Aとは異なって、電磁波遮蔽構造体ESの外部から前記電磁波遮蔽構造体ESの前記第2偏波器Pbに向けて電磁波EW’が進行し、前記電磁波EW’が前記第1及び第2偏波器Pa、Pbのうち第2偏波器Pbに優先的に到達することができる。
【0093】
図12Aで説明したように、前記電磁波EW’は、第1偏波Pv及び前記第1偏波Pvと異なる第2偏波Phを含む。よって、偏波のない電磁波EW’が前記第2偏波器Pbを貫通しながら偏波される。すなわち、前記第2偏波器Pbを貫通した電磁波は第2偏波Ph’とすることができる。前記第2偏波器Pbを貫通した第2偏波Ph’は前記第1偏波器Paを実質的に貫通することができない。すなわち、前記第1偏波器Paは、前記第2偏波Phと異なる第1偏波Pvを選択的に通過させるので、前記第2偏波器PB28を貫通した前記第2偏波Pvは前記第1偏波器Paを貫通することができない。
【0094】
したがって、電磁波EWは、前記電磁波遮蔽構造体ESにより遮断することができる。
【0095】
図12Cを参照して本発明の技術的思想の一実施例による電磁波遮蔽構造体について説明する。
【0096】
図12Cを参照すると、電磁波遮蔽構造体ES’は、第1偏波器Pa’及び第2偏波器Pb’を含む。前記第1偏波器Pa’は第1偏波面PP1を有し、前記第2偏波器Pb’は前記第1偏波面PP1と異なる第2偏波面PP2を有する。
【0097】
前記第1偏波器Pa’は第1透過軸nyを有し、前記第2偏波器Pb’は前記第1透過軸nyと異なる方向性の第2透過軸nx有する。また、前記第2透過軸nxは前記第1透過軸nyと交差する方向性を有する。例えば、前記第2透過軸nxは前記第1透過軸nyと垂直に交差することができる。ここで、前記「透過軸」という用語は偏波軸と理解することができる。
【0098】
図1で説明したように、前記第1及び第2偏波器Pa’、Pb’が、ヨウ素分子がポリビニルアルコール(PVA)高分子間で一方向に配向されたヨウ素系偏波器の場合、ヨウ素分子の配列方向に従って、透過軸の方向が決定される。よって、前記第1及び第2偏波器Pa1、Pb1は互いに垂直した透過軸を有する絶縁性の偏波器とすることができる。
【0099】
図12Dを参照して本発明の技術的思想の他の実施例による電磁波遮蔽構造体について説明する。
【0100】
図12Dを参照すると、電磁波遮蔽構造体ES”は、第1偏波器Pa”及び第2偏波器Pb”を含む。
【0101】
いくつかの実施例において、前記第1及び第2偏波器Pa”、Pb”のそれぞれはフィルム状とすることができる。この場合、前記第1及び第2偏波器Pa”、Pb”は、中問層AIで互いに接着して電磁波遮蔽構造体ES”を構成することができる。前記中問層AIは前記第1及び第2偏波器Pa”、Pb”を接着させることができる。例えば、前記中問層AIは前記第1及び第2偏波器Pa”、Pb”が接着される接着層を含むことができる。
【0102】
前記電磁波遮蔽構造体ES”は、電磁波から保護するための保護構造体CP上に提供される。前記保護構造体CPと前記保護構造体CPとの間にバッフア膜ADが提供される。例えば、前記電磁波遮蔽構造体CPはバッファ膜ADにより前記保護構造体CP上に接着されることができる。
【0103】
図12Eを参照して本発明の技術的思想によるさらに他の実施例の電磁波遮蔽構造体を説明する。
【0104】
図12Eを参照すると、電磁波遮蔽構造体ES_1は第1パッドPP1_1及び第2パッドPP2_1を有する。前記第1パッドPP1_1は第1偏波器Pa_1を含むことができ、前記第2パッドPP2_1は第2偏波器Pb_1を含む。
【0105】
前記第1偏波器Pa_1は、前記第1パッドPP1_1の第1ベースBA1上に提供された複数の第1極性要素(polarizing elements)PE1を含む。前記複数の極性要素PE1は第1パターンPT1に沿って配列される。前記第1パターンPT1は互いに離隔されたラインパターンを含む。前記第1極性要素PE1は第1方向で前記第1パッドPP1_1の前記第1ベースBA_1に沿って延長されることができ、前記第1偏波器Pa_1の第1透過軸を提供することができる。
【0106】
前記第1極性要素PE1は導電性パターンとすることができる。例えば、前記第1極性要素PE1は、アルミニウム(Al)、モリブデン(Mo)、金(Au)、銅(Cu)、銀(Ag)、タングステン(W)、炭素ナノチューブ、ニッケル(Ni)または導電性高分子物質のような導電性物質を含む。
【0107】
前記第2偏波器Pb_1は、前記第2パッドPP2_1の第2ベースBA2上に提供された第2極性要素PE2を含む。前記第2極性要素PE2は前記第2パターンPT2に沿って配列される。前記第2パターンPT2は互いに離隔されたラインパターンを含む。前記第2極性要素PE2は、前記第1方向と異なる第2方向に前記第2パッドPP2_1の前記第2ベースBA_2に沿って延長される。また、前記第2極性要素PE2は、前記第1偏波器Pa_1の前記第1透過軸と異なる前記第2偏波器Pa_2の第2透過軸を提供することができる。前記第1方向と前記第2方向とは互いに直交する。よって、前記第1偏波器Pa_1の前記第1透過軸は、前記第2偏波器Pa_2の前記第2透過軸と直交する。
前記第2パターンPT2は導電性パターンとすることができる。例えば、前記第2パターンPT2は、アルミニウム(Al)、モリブデン(Mo)、金(Au)、白金(Pt)、銅(Cu)、銀(Ag)、タングステン(W)、炭素ナノチューブ、ニッケル(Ni)または導電性高分子物質のような導電性物質を含むことができる。
前記第1及び第2ベースBA1、BA2は、樹脂などで形成されたフィルム状であるか、または電磁波から保護するための電磁波保護対象物の一部、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜のような物質膜とすることができる。
前記第1パターンPT1の長手方向は第1方向Dyであり、前記第2パターンPT2の長手方向は前記第1方向Dyと垂直交差する第2方向Dxとすることができる。よって、平面図で見た場合に、前記第1パターンPT1と前記第2パターンPT2は垂直に交差することができる。
【0108】
他の実施例において、前記第1及び第2パターンPT1、PT2のそれぞれは金属粒子を含む絶縁性パターンとすることができる。
【0109】
図12Eのような電磁波遮蔽構造体の応用実施例にとして図12Fを参照して説明する。ここで、説明する応用実施例は、本発明の技術的思想による例示的な実施例として理解すべきであって、本発明はこれに限定されない。
【0110】
図12Fを参照すると、図12Eで説明したように、電磁波遮蔽構造体ES_1aは、順に積層された第1偏波器Pa_1a及び第2偏波器Pb_1bを含む。そして、前記第1偏波器Pa_1aは第1ベースBA1’上に提供された第1パターンPT1’を含み、前記第2偏波器Pb_1aは第2ベースBA2’上に提供された第2パターンPT2’を含む。前記第1パターンPT1’と前記第2パターンPT2’とは互いに離隔される。
【0111】
前記第1ベースBA1’上に前記第1パターンPT1’を覆う第1キャッピング保護膜Caが提供される。前記キャッピング保護膜Caは絶縁性物質で形成されることができる。前記第2ベースBA2’上に前記第2パターンPT2’を覆う第2キャッピング保護膜Cbが提供される。
【0112】
前記第1及び第2偏波器Pa_1a、Pb_1aは順に積層されるように提供されるので、前記第2ベースBA2’は前記第1キャッピング保護膜Ca上に提供される。
【0113】
いくつかの実施例において、前記第1ベースBA1’は電磁波から保護しようとする保護構造体の一部領域とすることができる。例えば、前記ベースBA1’は半導体ウエハの上部領域または底領域の一部とすることができる。例えば、集積回路及び配線が形成されたウエハ上に絶縁膜を形成し、前記絶縁膜をこの実施例において説明する第1ベースBA1’として用いることができる。このような絶縁膜、すなわち、第1ベースBA1’上に半導体工程を用いて互いに離隔された複数のパターンPT1’を形成することができる。
【0114】
それとは異なって、フィルム状の絶縁性の第1ベースBA1’上に偏波器として用いることができる複数の導電性ワイヤを互いに離隔されるように配列して形成することができる。このように、多様な方法を用いて本発明の技術的思想による電磁波遮蔽構造体ES_1aを形成することができる。
【0115】
図12Eのように電磁波遮蔽構造体の他の応用実施例として図12Gを参照して説明する。
【0116】
図12Gを参照すると、図12Fに示したように、順に積層された第1偏波器Pa_1b及び第2偏波器Pb_1bを含む電磁波遮蔽構造体ES_1bが提供される。前記第1偏波器Pa_1bは第1ベースBA1”及び前記第1ベースBA1”上の第1パターンPT1”を含む。前記第2偏波器Pb_1bは前記第1パターンPT1”を覆う第2ベースBA2”及び第2パターンPT2”を含む。前記第2ベースBA2”上に前記第2パターンPT2”を覆うキャッピング保護膜Cが提供される。
【0117】
前記第2ベースBA2”が前記第1偏波器Pa_1bの前記第1パターンPT1”を覆うように提供されることで、前記第1及び第2偏波器Pa_1b、Pb_1bの全体的な厚さを減少させることができる。よって、厚さが減少された電磁波遮蔽構造体ES_1bを提供することができ、このような電磁波遮蔽構造体ES_1bは薄い厚さを要求する携帯用電子機器に容易に採択されることができる。
【0118】
一方、図12Hを参照すると、本発明のいくつかの実施例による電磁波遮蔽構造体ES_2は一部を貫通する開口部Hを有する。ここで、前記電磁波遮蔽構造体ES_2は、前述したように第1偏波器Pa及び第2偏波器Pbを含む。前記開口部Hは、電磁波から遮蔽させようとする保護構造体に電気的信号を提供するための電気的な接続構造体の接続通路とすることができる。
【0119】
図1〜図11を参照して説明したように、本発明の技術的思想の実施例によるいくつかの半導体素子が提供される。ここで、半導体素子のそれぞれは図12A〜図12Hで説明した電磁波遮蔽構造体のうちいずれか1つを含むことができる。
【0120】
以下に、電磁波遮蔽構造体を有する半導体素子の製造方法について簡単に説明する。
【0121】
図1〜図9を参照して、半導体基板の前面及び/または裏面に電磁波遮蔽構造体が提供されるいくつかの実施例について説明した。
【0122】
続いて、図13〜図17を参照して本発明の実施例による半導体素子を製造する方法について説明する。ここで提案される製造方法は例示的なもので、電磁波遮蔽構造体を採択する半導体素子の製造方法を具体的に限定するものではない。
【0123】
まず、図13のように、ウエハWFを準備する。前記ウエハWFは半導体ウエハとすることができる。前記ウエハWFはスクライブレーン領域SRにより離隔された複数のチップ領域CRを含むことができる。また、前記ウエハWFの端の一部はダミー領域DRとすることができる。前記スクライブレーン領域SRは前記チップ領域CRを分離するための切断領域とすることができる。
【0124】
図13及び図14を参照して本発明の技術的思想の一実施例による半導体素子の製造方法について説明する。
【0125】
図13及び図14に示すように、ウエハWFの前面に電磁波遮蔽構造体を形成する(S1)。ここで、“ウエハ前面”という用語は図1で説明したように、半導体ウエハにおいてトランジスタのような個別素子及びこれらの素子の電気的な接続のための金属配線構造体を含む集積回路が形成されるウエハ面を意味するものとする。すなわち、図1での前記半導体基板1の前面FSとすることができる。
【0126】
続いて、前記ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離する(S3)。よって、分離したチップは、図1のように半導体チップまたは半導体素子で形成されることができる。
【0127】
図13及び図15を参照して本発明の他の実施例による半導体素子の製造方法について説明する。
【0128】
図13及び図15を参照すると、ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離する(S10)。続いて、分離したチップの前面に電磁波遮蔽構造体を形成する(S13)。
【0129】
図13及び図16を参照して本発明のさらに他の実施例による半導体素子の製造方法について説明する。
【0130】
図13及び図16を参照すると、ウエハWFに対してバックグラインディング工程を行う(S20)。例えば、前記ウエハWFの裏面に対してグラインディング工程を行い、前記ウエハWFの全体厚さを減少させることができる。ここで、「ウエハ裏面」用語は前述したウエハ前面と対向するウエハの面を意味する。
【0131】
続いて、厚さが減少したウエハWFの裏面に電磁波遮蔽構造体を形成する(S23)。続いて、前記ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離する(S26)。よって、分離したチップは、図4のような半導体チップまたは半導体素子で形成されることができる。
【0132】
図13及び図17を参照して本発明のさらに他の実施例による半導体素子の製造方法について説明する。
【0133】
図13及び図17を参照すると、前記ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離し(S30)、分離したチップの裏面に電磁波遮蔽構造体を形成する(S33)。
【0134】
他の実施例において、分離したチップの前面と裏面に電磁波遮蔽構造体を形成することができる。
【0135】
図10及び図11を参照して半導体素子または半導体チップの内部に電磁波遮蔽構造体が提供されるいくつかの実施例について説明した。このような半導体素子に対する例示的な製造方法に対して図18A〜図19Bを参照して説明する。
【0136】
まず、図18A〜図18Dを参照して本発明の技術的思想によるさらに他の実施例による半導体素子の製造方法について説明する。
【0137】
図18Aを参照すると、半導体基板80上に層間絶縁膜83を形成する。前記層間絶縁膜83上に導電性パターン86を形成する。前記導電性パターン86は半導体素子の配線またはパッドとすることができる。前記導電性パターン86を有する半導体基板上に第1絶縁膜89を形成する。前記第1絶縁膜89はシリコン酸化物またはシリコン窒化物のような絶縁性物質で形成することができる。
【0138】
前記第1絶縁膜89上に、順に積層された第1偏波器Pa12及び第2偏波器Pb12を形成する。
【0139】
前記第2偏波器Pb12上に開口部を有するマスク92を形成する。前記マスク92はフォトレジストパターンとすることができる。
【0140】
図18Bに示すように、前記マスク92をエッチングマスクとして用いて前記第1偏波器Pa12及び前記第2偏波器Pb12をエッチングして第1開口部93を形成する。よって、前記第1偏波器Pa12’及び前記第2偏波器Pb12’を有する電磁波遮蔽構造体ES12’は開口部93を有する。
【0141】
続いて、前記マスク92を除去する。
図18Cに示すように、前記電磁波遮蔽構造体ES12’を有する基板上に第2絶縁膜95を形成する。前記第2絶縁膜95は、ポリイミド、シリコン窒化物またはシリコン酸化物のような絶縁性物質で形成することができる。
【0142】
図18Dに示すように、前記第2絶縁膜95及び前記第1絶縁膜89を順に貫通し、前記導電性パターン86を露出させる第2開口部97を形成する。前記電磁波遮蔽構造体ES12’の前記第1開口部93の幅L1は前記第2開口部97の幅L2よりも大きく形成される。よって、前記電磁波遮蔽構造体ES12’は前記第1及び第2絶縁膜を89、95で覆っていて絶縁されることができる。
【0143】
続いて、図10に開示したように、前記開口部97により露出された前記導電性パターン86上にソルダボールまたはパッドを形成することができる。
【0144】
次に、図19A及び図19Bを参照して本発明の技術的思想のさらに他の実施例による半導体素子の製造方法について説明する。
【0145】
図19Aを参照すると、図18Aのように半導体基板80上に層間絶縁膜83及び導電性パターン86を形成する。前記層間絶縁膜83上に前記導電性パターン86を覆う第1偏波器Pa12及び前記第1偏波器Pa12上の第2偏波器Pb12を形成する。続いて、前記第2偏波器Pb12上に第2絶縁膜99を形成する。
【0146】
図19Bに示すように、前記第2絶縁膜99、前記第1及び第2偏波器Pa12、Pb12、及び前記1絶縁膜89を順に貫通する開口部99’が提供される。続いて、前記開口部99’により露出された前記導電性パターン86上に図11のように導電性構造体を形成する。前記第1及び第2偏波器Pa12、Pb12を含む電磁波遮蔽構造体ES12”は絶縁性電磁波遮蔽構造体で形成することができる。
【0147】
前述の実施例において、半導体ウエハまたは半導体チップレベルにおいて電磁波遮蔽構造体が適用される実施例を説明した。しかしながら、本発明の技術的思想はこれに限定されず、多様な分野に適用することができる。例えば、本発明の技術的思想は、半導体パッケージ、電子部品、電子装置及び電子システムなど多様な分野に適用することができる。
【0148】
まず、図20を参照して本発明の技術的思想の一実施例による半導体パッケージ構造体について説明する。
【0149】
図20に示すように、パッケージ基板PB1、半導体チップCH1、モールディング膜Ma1及び電磁波遮蔽構造体ESa1を含む半導体パッケージPKG1が提供される。前記半導体チップCH1は前記パッケージ基板PB1上に提供される。前記パッケージ基板PB1は印刷回路基板とすることができる。前記半導体チップCH1は、フリップチップ接続部INT1により前記パッケージ基板PB1に電気的に接続する。
【0150】
前記モールディング膜Ma1は、前記パッケージ基板PB1上に提供され、前記半導体チップCH1を覆う。前記モールディング膜Ma1は前記半導体チップCH1の上部面及び側面を覆う。前記モールディング膜Ma1はエポキシなどを含む熱硬化性樹脂を含むことができる。例えば、前記モールディング膜Ma1はエポキシモールディングコンパウンド(EMC:epoxy molding compound)を含むことができる。
【0151】
前記電磁波遮蔽構造体ESa1は前記モールディング膜Ma1上に提供される。前記電磁波遮蔽構造体ESa1は第1偏波器Paa1及び第2偏波器Pbb1を含む。前記第1及び第2偏波器Paa1、Pbb1は前記モールディング膜Ma1上に順に積層される。前記電磁波遮蔽構造体ESa1は前記モールディング膜Ma1の上部面全体を覆う。
【0152】
いくつかの実施例において、前記第1及び第2偏波器Paa1、Pbb1のそれぞれは絶縁性とすることができる。
【0153】
他の実施例において、前記第1及び第2偏波器Paa1、Pbb1のそれぞれは導電性とすることができる。
【0154】
前記電磁波遮蔽構造体ESa1について、図12A〜図12Hを参照して詳しく説明した 。よって、ここでは、電磁波遮蔽構造体ESa1についての詳しい説明は省略する。
【0155】
図21を参照して本発明の技術的思想の他の実施例による半導体パッケージ構造体について説明する。
【0156】
図21に示すように、パッケージ基板PB2、半導体チップCH2、モールディング膜Ma2及び電磁波遮蔽構造体ESa2を含む半導体パッケージPKG2が提供される。前記半導体チップCH2はフリップチップ接続部INT2により前記パッケージ基板PB2に電気的に接続する。前記モールディング膜Ma2は、前記パッケージ基板PB2上に提供され、前記半導体チップCH2の上部面及び側面を覆う。
【0157】
前記電磁波遮蔽構造体ESa2は、前記モールディング膜Ma2の上部面を覆い、前記モールディング膜Ma2の側面及び前記パッケージ基板PB2の側面を覆うように延長される。前記電磁波遮蔽構造体ESa2は順に積層された第1及び第2偏波器Paa2、Pba2を含む。
【0158】
前記第1偏波器Paa2は、前記モールディング膜Ma2の上部面を覆う部分Paa2t、及び前記モールディング膜Ma2及び前記パッケージ基板PB2の側面を覆う部分Paa2sを含む。前記第2偏波器Pba2は、前記モールディング膜Ma2の上部面を覆う部分Pba2t、及び前記モールディング膜Ma2及び前記パッケージ基板PB2の側面を覆う部分Pba2sを含む。
【0159】
前記電磁波遮蔽構造体ESa2が前記モールディング膜Ma2の上部面を覆い、前記モールディング膜Ma2の側面及び前記パッケージ基板PB2の側面を覆うように提供されることで、前記半導体チップCH2の上部及び側面は前記電磁波遮蔽構造体ESa2に覆われている。よって、前記電磁波遮蔽構造体ESa2が前記半導体チップCH2の上部及び側面を覆うように提供されることで、前記半導体チップCH2は上部及び側面方向から出る電磁波から保護することができる。
【0160】
図22を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0161】
図22に示すように、パッケージ基板PB3、半導体チップCH3、モールディング膜Ma3、及び電磁波遮蔽構造体ESa3を含む半導体パッケージPKG3が提供される。前記半導体チップCH3は、フリップチップ接続部INT3により前記パッケージ基板PB3に電気的に接続する。前記モールディング膜Ma3は、前記パッケージ基板PB3上に提供されて前記半導体チップCH3の上部面を露出させ、前記半導体チップCH3の側面を覆うように提供される。
【0162】
前記電磁波遮蔽構造体ESa3は、前記モールディング膜Ma3の上部面及び前記半導体チップCH3の上部面を覆うように提供される。前記電磁波遮蔽構造体ESa3は、図20で説明したように、順に積層された第1及び第2偏波器Paa3、Pba3を含む。
【0163】
図23を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0164】
図23に示すように、パッケージ基板PB4、半導体チップCH4、モールディング膜Ma4、及び電磁波遮蔽構造体ESa4を含む半導体パッケージPKG4が提供される。前記半導体チップCH4は、フリップチップ接続部INT4により前記パッケージ基板PB4に電気的に接続する。前記パッケージ基板PB4、前記半導体チップCH4及び前記モールディング膜Ma4は図22で説明したように提供される。
【0165】
前記電磁波遮蔽構造体ESa4は、前記モールディング膜Ma4の上部面及び前記半導体チップCH4の上部面を覆い、前記モールディング膜Ma4の側面及び前記パッケージ基板PB4の側面を覆う。すなわち、前記電磁波遮蔽構造体ESa4は、前記モールディング膜Ma4の上部面及び前記半導体チップCH4の上部面を覆いながら前記モールディング膜Ma4の側面及び前記パッケージ基板PB4の側面を覆うように延長される。前記電磁波遮蔽構造体ESa4は順に積層された第1及び第2偏波器Paa4、Pba4を含む。
【0166】
図24を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0167】
図24に示すように、パッケージ基板PB5、半導体チップCH5、モールディング膜Ma5、及び電磁波遮蔽構造体ESa5を含む半導体パッケージPKG5が提供される。前記半導体チップCH5は、フリップチップ接続部INT5により前記パッケージ基板PB4に電気的に接続する。
【0168】
前記モールディング膜Ma5は前記パッケージ基板PB5上に提供され、前記半導体チップCH5の上部面及び側面を覆うように提供される。前記モールディング膜Ma5は前記パッケージ基板PB5の一部を覆うように提供される。例えば、前記モールディング膜Ma5は前記半導体チップCH5の上部面及び側面を覆いながら、前記パッケージ基板PB28の一部上に提供される。前記モールディング膜Ma5は前記パッケージ基板PB28よりも小さい幅を有する。前記電磁波遮蔽構造体ESa5は、前記モールディング膜Ma5上に順に積層された第1及び第2偏波器Paa5、Pba5を含む。
【0169】
図25を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0170】
図25に示すように、パッケージ基板PB6、半導体チップCH6、モールディング膜Ma6、及び電磁波遮蔽構造体ESa6を含む半導体パッケージPKG6が提供される。前記半導体チップCH6は、フリップチップ接続部INT6により前記パッケージ基板PB6に電気的に接続する。
【0171】
前記モールディング膜Ma6は前記パッケージ基板PB6上に提供され、前記半導体チップCH6の上部面及び側面を覆うように提供される。前記モールディング膜Ma6は前記パッケージ基板PB6の一部を覆うように提供される。
【0172】
前記電磁波遮蔽構造体ESa6は前記モールディング膜Ma6の上部面を覆いながら、前記モールディング膜Ma6の側面を覆うように延長される。すなわち、前記電磁波遮蔽構造体ESa6は前記パッケージ基板PB6の一部上に提供され、前記半導体チップCH6の上部及び側面を覆うように提供される。前記電磁波遮蔽構造体ESa6は順に積層された第1及び第2偏波器Paa6、Pba6を含む。
【0173】
図26を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0174】
図26に示すように、パッケージ基板PB7、半導体チップCH7、モールディング膜Ma7、及び電磁波遮蔽構造体ESa7を含む半導体パッケージPKG7が提供される。前記半導体チップCH7は、フリップチップ接続部INT7により前記パッケージ基板PB7に電気的に接続する。前記モールディング膜Ma7は前記パッケージ基板PB7上に提供され、前記半導体チップCH7の上部面及び側面を覆うように提供される。前記モールディング膜Ma7は前記パッケージ基板PB7の一部を覆うように提供される。
【0175】
前記電磁波遮蔽構造体ESa7は前記モールディング膜Ma7の上部面を覆いながら、前記モールディング膜Ma7の側面を覆い、前記パッケージ基板PB7の上部面の一部を覆うように延長される。前記電磁波遮蔽構造体ESa7は順に積層された第1及び第2偏波器Paa7、Pba7を含む。
【0176】
前記第1及び第2偏波器Paa7、Pba7のそれぞれは前記モールディング膜Ma7の上部面を覆う部分Paa7t、Pba7tと、前記モールディング膜Maの側面を覆う部分Paa7s、Pba7s、及び前記パッケージ基板PB28の上部面を覆う部分Paa7b、Pba7bを含む。
【0177】
図27を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0178】
図27に示すように、パッケージ基板PB8、半導体チップCH8、モールディング膜Ma8、及び電磁波遮蔽構造体ESa8を含む半導体パッケージPKG8が提供される。前記半導体チップCH8は、フリップチップ接続部INT8により前記パッケージ基板PB8に電気的に接続する。前記モールディング膜Ma8は前記パッケージ基板PB8上に提供され、前記半導体チップCH8の上部面及び側面を覆うように提供される。前記モールディング膜Ma8は前記パッケージ基板PB8の一部を覆うように提供される。
【0179】
前記電磁波遮蔽構造体ESa8は前記モールディング膜Ma8の上部面を覆いながら、前記モールディング膜Ma8の側面を覆い、前記パッケージ基板PB8の上部面を覆うように延長される。この場合に、前記電磁波遮蔽構造体ESa8は前記パッケージ基板PB8の端の部分まで延長される。前記電磁波遮蔽構造体ESa8は順に積層された第1及び第2偏波器Paa8、Pba8を含む。
【0180】
図28を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0181】
図28に示すように、パッケージ基板PB9、半導体チップCH9、アンダーフィル部材Ma9、及び電磁波遮蔽構造体ESa9を含む半導体パッケージPKG9が提供される。前記半導体チップCH9は、フリップチップ接続部INT9により前記パッケージ基板PB9に電気的に接続する。前記アンダーフィル部材Ma9は前記パッケージ基板PB9上に提供され、前記半導体チップCH9の上部面を露出させながら前記半導体チップCH9の側面を覆うように提供される。前記アンダーフィル部材Ma9は、前記半導体チップCH9と前記パッケージ基板PB9との間に介在されるとともに、前記半導体チップCH9の側面の一部または全部を覆う。前記アンダーフィル部材Ma9は傾いた側面を有する。
【0182】
前記電磁波遮蔽構造体ESa9は前記半導体チップCH9の上部面を覆いながら、前記アンダーフィル部材Ma9の側面を覆うように延長される。前記電磁波遮蔽構造体ESa9は順に積層された第1及び第2偏波器Paa9、Pba9を含む。
【0183】
図29を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0184】
図29に示すように、パッケージ基板PB10、半導体チップCH10、アンダーフィル部材Ma10、及び電磁波遮蔽構造体ESa10を含む半導体パッケージPKG10が提供される。前記半導体チップCH10は、フリップチップ接続部INT10により前記パッケージ基板PB10に電気的に接続する。前記アンダーフィル部材Ma10は前記パッケージ基板PB10上に提供され、前記半導体チップCH10の上部面を露出させながら前記半導体チップCH10の側面を覆うように提供される。前記アンダーフィル部材Ma10は傾いた側面を有する。
【0185】
前記電磁波遮蔽構造体ESa10は前記半導体チップCH10の上部面を覆いながら、前記アンダーフィル部材Ma10の側面及び前記パッケージ基板PB10の上部面を覆うように提供される。前記電磁波遮蔽構造体ESa10は順に積層された第1及び第2偏波器Paa10、Pba10を含む。
【0186】
図30及び図31を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0187】
図30に示すように、順に積層された第1及び第2偏波器Paa11、Pba11を有する電磁波遮蔽構造体ESa11が提供される。
【0188】
いくつかの実施例において、前記電磁波遮蔽構造体ESa11は、半導体チップの上部面を覆う第1部分EST、半導体チップの側面またはモールディング膜の側面を覆う第2部分ESS、及びパッケージ基板の上部面を覆う第3部分ESBを含む。平面上において、前記第1部分ESTは四角形の形状とすることができ、前記第2及び第3部分ESS、ESBは前記第1部分ESTの角から延長された形状とすることができる。例えば、前記電磁波遮蔽構造体ESa11は「+」型の形状とすることができる。
【0189】
図30及び図31に示すように、半導体パッケージPKG11は、パッケージ基板PB11上に提供された複数の半導体チップ、及び前記複数の半導体チップをそれぞれ覆う電磁波遮蔽構造体ESa11a、ESa11bを含む。このような電磁波遮蔽構造体ESa11a、ESa11bのそれぞれは半導体チップの上部面を覆う部分EST、半導体チップの側面を覆う部分ESS、及びパッケージ基板PB11の上部面を覆う部分ESBを含む。単一パッケージ基板PB11上において前記電磁波遮蔽構造体ESa11a、ESa11bは互いに離隔される。
【0190】
他の実施例において、電磁波遮蔽構造体ESa11a、ESa11bのそれぞれはパッケージ基板PB11の上部面を覆う部分ESBが省略され、半導体チップの上部面を覆う部分EST及び半導体チップの側面を覆う部分ESSを含む。
【0191】
図32を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0192】
図32に示すように、パッケージ基板PB12、半導体チップCH12、モールディング膜Ma12、及び電磁波遮蔽構造体ESa12を含む半導体パッケージPKG12が提供される。前記半導体チップCH12は、フリップチップ接続部INT12により前記パッケージ基板PB12に電気的に接続する。前記モールディング膜Ma12は前記パッケージ基板PB12上に提供され、前記半導体チップCH12の上部面及び側面を覆うように提供される。
【0193】
前記半導体チップCH12の上部面を覆いながら前記パッケージ基板PB12の上部面の一部を覆う電磁波遮蔽構造体ESa12が提供される。前記電磁波遮蔽構造体ESa12は順に積層された第1及び第2偏波器Paa12、Pba12を含む。
【0194】
前記電磁波遮蔽構造体ESa12は前記モールディング膜Ma12の側面を直接的に覆わない。前記電磁波遮蔽構造体ESa12と前記モールディング膜Ma12の側面との間に空間Sが提供される。
【0195】
図33を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0196】
図33に示すように、半導体パッケージPKG12aは、パッケージ基板PB12、複数の半導体チップ、及び複数の電磁波遮蔽構造体ESa12a、ESa12bを含む。前記電磁波遮蔽構造体ESa12a、ESa12bは前記パッケージ基板PB12上で互いに離隔される。また、前記電磁波遮蔽構造体ESa12a、ESa12bのそれぞれは図32で説明した電磁波遮蔽構造体ESa12と実質的に同一とすることができる。
【0197】
図34を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0198】
図34に示すように、パッケージ基板PB13、半導体チップCH13、モールディング膜Ma13、及び電磁波遮蔽構造体ESa13を含む半導体パッケージPKG13が提供される。前記半導体チップCH13は、フリップチップ接続部INT13により前記パッケージ基板PB13に電気的に接続する。前記モールディング膜Ma13は前記パッケージ基板PB13上に提供され、前記半導体チップCH13の上部面及び側面を覆うように提供される。
【0199】
前記電磁波遮蔽構造体ESa13は、前記半導体チップCH13の上部を覆いながら前記パッケージ基板PB13の上部を全部覆うように延長される。前記電磁波遮蔽構造体ESa13は順に積層された第1及び第2偏波器Paa13、Pba13を含む。
【0200】
前記電磁波遮蔽構造体ESa13は前記モールディング膜Ma13の側面を直接的に覆わない。前記電磁波遮蔽構造体ESa13と前記モールディング膜Ma13の側面との間に空間S1が提供される。
【0201】
図35を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0202】
図35に示すように、半導体パッケージPKG13aは、パッケージ基板PB13a、前記パッケージ基板PB13a上の半導体チップ、及び複数の半導体チップを覆う電磁波遮蔽構造体ESa13aが提供される。すなわち、前記電磁波遮蔽構造体ESa13aは前記パッケージ基板PB13a上に提供され、複数の半導体チップを覆うことができる。
【0203】
図36を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0204】
図36に示すように、パッケージ基板PB14、半導体チップCH14、アンダーフィル部材Ma14、電磁波遮蔽構造体ESa14、及びモールディング膜Mb14を含む半導体パッケージPKG14が提供される。前記半導体チップCH14は、フリップチップ接続部INT14により前記パッケージ基板PB14に電気的に接続する。前記アンダーフィル部材Ma14は前記パッケージ基板PB14上に提供され、前記半導体チップCH14の上部面を露出させながら前記半導体チップCH14の側面を覆うように提供される。前記アンダーフィル部材Ma14は傾いた側面を有する。
【0205】
前記電磁波遮蔽構造体ESa14は前記半導体チップCH14の上部面を覆いながら、前記アンダーフィル部材Ma14の側面及び前記パッケージ基板PB14の上部面を覆うように提供される。前記電磁波遮蔽構造体ESa14は順に積層された第1及び第2偏波器Paa14、Pba14を含む。前記電磁波遮蔽構造体ESa14上にモールディング膜Mb14が提供される。よって、前記電磁波遮蔽構造体ESa14は、前記半導体チップCH14と前記モールディング膜Mb14との間に介在された部分を含む。
【0206】
図37を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0207】
図37に示すように、パッケージ基板PB15、第1及び第2半導体チップCH15a、CH15b、電磁波遮蔽構造体ESa15及びモールディング膜M15を含む半導体パッケージPKG15が提供される。前記第1及び第2半導体チップCH15a、CH15bは前記パッケージ基板PB15上に順に積層される。前記第1半導体チップCH15aと前記パッケージ基板PB15との間に導電性の第1接続部INT15aが提供され、前記第1及び第2半導体チップCH15a、CH15bとの間に導電性の第2接続部INT15bが提供される。前記第1及び第2接続部INT15a、INT15bは、前記第1半導体チップCH15aを貫通するビアSV15により電気的に接続する。
【0208】
前記電磁波遮蔽構造体ESa15は、順に積層された第1及び第2偏波器Paa15、Pba15を含む。前記電磁波遮蔽構造体ESa15は前記第2半導体チップCH15の上部面を覆いながら、前記第1及び第2半導体チップCH15a、CH15bの側面を覆う。前記モールディング膜M15は前記電磁波遮蔽構造体ESa15上に提供される。前記モールディング膜M15は平坦な上部面を有する。
【0209】
図38を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0210】
図38に示すように、パッケージ基板PB16、第1及び第2半導体チップCH16a、CH16b、電磁波遮蔽構造体ESa16、及びモールディング膜M16を含む半導体パッケージPKG16が提供される。前記第1及び第2半導体チップCH16a、CH16bは前記パッケージ基板PB16上に順に積層される。前記第1半導体チップCH16aと前記パッケージ基板PB16との間に導電性の第1接続部INT16aが提供され、前記第1及び第2半導体チップCH16a、CH16bとの間に導電性の第2接続部INT16bが提供される。前記第1及び第2接続部INT16a、INT16bは前記第1半導体チップCH16aを貫通するビアSV16により電気的に接続する。
【0211】
前記電磁波遮蔽構造体ESa16は順に積層された第1及び第2偏波器Paa16、Pba16を含む。前記電磁波遮蔽構造体ESa16は前記第2半導体チップCH16bの上部面を覆いながら、前記第1及び第2半導体チップCH16a、CH16bの側面を覆い、前記パッケージ基板PB16の上部面を覆う。前記モールディング膜M16は前記電磁波遮蔽構造体ESa16上に提供される。
【0212】
図39を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0213】
図39に示すように、パッケージ基板PB17、順に積層された複数の半導体チップCH17、電磁波遮蔽構造体ESa17及びモールディング膜M17を含む半導体パッケージPKGが提供される。前記複数の半導体チップCH17は、前記半導体チップCH17を貫通するビアSV17により前記パッケージ基板PB17と電気的に接続する。前記それぞれの半導体チップCH17下部には接着層を含む中問層BA17が提供される。
【0214】
前記電磁波遮蔽構造体ESa17は順に積層された第1及び第2偏波器Paa17、Pba17を含む。前記電磁波遮蔽構造体ESa17は前記複数の半導体チップCH17上に提供され、前記半導体チップCH17の側面を覆う。
【0215】
前記モールディング膜M17は前記パッケージ基板PB17上に提供され、前記電磁波遮蔽構造体ESa17を覆う。
【0216】
図40を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0217】
図40に示すように、パッケージ基板PB18、順に積層された複数の半導体チップCH18、電磁波遮蔽構造体ESa18、及びモールディング膜M18を含む半導体パッケージPKG18が提供される。前記複数の半導体チップCH18は貫通ビアSV18により前記パッケージ基板PB28と電気的に接続する。
【0218】
前記電磁波遮蔽構造体ESa18は、順に積層された第1及び第2偏波器Paa18、Pba18を含む。前記電磁波遮蔽構造体ESa18は前記複数の半導体チップCH18上に提供され、前記半導体チップCH18の側面を覆いながら、前記パッケージ基板PB18の上部面を覆うように延長される。前記モールディング膜M18は前記パッケージ基板PB18上に提供され、前記電磁波遮蔽構造体ESa18を覆う。
【0219】
図41を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0220】
図41に示すように、パッケージ基板PB19、半導体チップCH19、モールディング膜Ma19、及び電磁波遮蔽構造体ESa19を含む半導体パッケージPKG19が提供される。前記半導体チップCH19は前記パッケージ基板PB19上に提供される。前記半導体チップCH19は、接着部材BA19により前記パッケージ基板PB19上に接着される。
【0221】
前記半導体チップCH19のパッドPU19と前記パッケージ基板PB19のパッドPL19とを接続するボンディングワイヤWR19が提供される。よって、前記半導体チップCH19は、前記ボンディングワイヤWR19により前記パッケージ基板PB19に電気的に接続する。
【0222】
前記モールディング膜Ma19は前記パッケージ基板PB19上に提供され、前記半導体チップCH19及び前記ボンディングワイヤWR19を覆うように提供される。前記電磁波遮蔽構造体ESa19は前記モールディング膜Ma19の上部を覆うように提供される。前記電磁波遮蔽構造体ESa19は第1及び第2偏波器Paa19、Pba19を含む。
【0223】
図42を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0224】
図42に示すように、パッケージ基板PB20、半導体チップCH20、モールディング膜Ma20、及び電磁波遮蔽構造体ESa20を含む半導体パッケージPKG20が提供される。前記半導体チップCH20は、接着部材BA20により前記パッケージ基板PB20上に接着される。前記半導体チップCH20のパッドPU20と前記パッケージ基板PB20のパッドPL20とを接続するボンディングワイヤWR20が提供される。
【0225】
前記モールディング膜Ma20は前記パッケージ基板PB20上に提供されて前記半導体チップCH20及び前記ボンディングワイヤWR20を覆うように提供される。前記モールディング膜Ma20は前記パッケージ基板PB20の上部全体を覆う。
【0226】
前記電磁波遮蔽構造体ESa20は前記モールディング膜Ma20の上部面を覆い、前記モールディング膜Ma20の側面及び前記パッケージ基板PB20の側面を覆う。前記電磁波遮蔽構造体ESa20は第1及び第2偏波器Paa20、Pba20を含む。
【0227】
図43を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0228】
図43に示すように、パッケージ基板PB21、半導体チップCH21、モールディング膜Ma21、及び電磁波遮蔽構造体ESa21を含む半導体パッケージPKG21が提供される。前記半導体チップCH21は、接着部材BA21により前記パッケージ基板PB21上に接着される。前記半導体チップCH21のパッドPU21と前記パッケージ基板PB21のパッドPL21とを接続するボンディングワイヤWR21が提供される。
【0229】
前記モールディング膜Ma21は前記パッケージ基板PB21上に提供され、前記半導体チップCH21及び前記ボンディングワイヤWR21を覆うように提供される。前記モールディング膜Ma21は前記パッケージ基板PB21の上部面一部を覆う。
【0230】
前記電磁波遮蔽構造体ESa21は前記モールディング膜Ma21の上部面を覆い、前記モールディング膜の側面を覆う。前記電磁波遮蔽構造体ESa21は第1及び第2偏波器Paa21、Pba21を含む。
【0231】
図44を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0232】
図44に示すように、パッケージ基板PB22、半導体チップCH22、第1モールディング膜Ma22、電磁波遮蔽構造体ESa22、及び第2モールディング膜Mb22を含む半導体パッケージPKG22が提供される。前記半導体チップCH22は、接着部材BA22により前記パッケージ基板PB22上に接着される。前記半導体チップCH22のパッドPU22と前記パッケージ基板PB22のパッドPL22とを接続するボンディングワイヤWR22が提供される。
【0233】
前記第1モールディング膜Ma22は前記パッケージ基板PB22上に提供され、前記半導体チップCH22及び前記ボンディングワイヤWR22を覆うように提供される。前記第1モールディング膜Ma22は前記パッケージ基板PB22の上部面一部を覆う。
【0234】
前記電磁波遮蔽構造体ESa22は前記第1モールディング膜Ma22の上部面を覆い、前記第1モールディング膜Ma22の側面を覆う。前記電磁波遮蔽構造体ESa22は第1及び第2偏波器Paa22、Pba22を含む。
【0235】
前記パッケージ基板PB22上に前記電磁波遮蔽構造体ESa22を覆う第2モールディング膜Mb22が提供される。前記電磁波遮蔽構造体ESa22は前記第1及び第2モールディング膜をMa22、Mb22との間に提供される。
【0236】
図45を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0237】
図45に示すように、パッケージ基板PB23、半導体チップCH23、モールディング膜Ma23、及び電磁波遮蔽構造体ESa23を含む半導体パッケージPKG23が提供される。前記半導体チップCH23は、接着部材BA23により前記パッケージ基板PB23上に接着される。前記半導体チップCH23のパッドPU23と前記パッケージ基板PB23のパッドPL23とを接続するボンディングワイヤWR23が提供される。
【0238】
前記モールディング膜Ma23は、前記パッケージ基板PB23上に提供されて前記半導体チップCH23及び前記ボンディングワイヤWR23を覆うように提供される。前記モールディング膜Ma23は前記パッケージ基板PB23の上部面一部を覆う。
【0239】
前記電磁波遮蔽構造体ESa23は前記モールディング膜Ma23の上部面を覆い、前記モールディング膜の側面及び前記パッケージ基板PB23の上部面を覆う。前記電磁波遮蔽構造体ESa23は第1及び第2偏波器Paa23、Pba23を含む。
【0240】
図46を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0241】
図46に示すように、パッケージ基板PB24、半導体チップCH24、第1モールディング膜Ma24、電磁波遮蔽構造体ESa24、及び第2モールディング膜Mb24を含む半導体パッケージPKG24が提供される。前記半導体チップCH24は、接着部材BA24により前記パッケージ基板PB24上に接着される。前記半導体チップCH24のパッドPU24と前記パッケージ基板PB24のパッドPL24とを接続するボンディングワイヤWR24が提供される。
【0242】
前記第1モールディング膜Ma24は前記パッケージ基板PB24上に提供され、前記半導体チップCH24及び前記ボンディングワイヤWR24を覆うように提供される。前記モールディング膜Ma24は前記パッケージ基板PB24の上部面一部を覆う。
【0243】
前記電磁波遮蔽構造体ESa24は前記第1モールディング膜Ma24の上部面を覆い、前記第1モールディング膜の側面及び前記パッケージ基板PB24の上部面を覆う。前記電磁波遮蔽構造体ESa24は第1及び第2偏波器Paa24、Pba24を含む。前記電磁波遮蔽構造体ESa24上に第2モールディング膜Mb24が提供される。
【0244】
図47を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0245】
図47に示すように、パッケージ基板PB25、複数の半導体チップCH25、モールディング膜Ma25、及び電磁波遮蔽構造体ESa25を含む半導体パッケージPKG25が提供される。
【0246】
前記半導体チップCH25は前記パッケージ基板PB25上において順に積層される。前記半導体チップCH25は接着部材BA25により接着される。前記半導体チップCH25のパッドPU25と前記パッケージ基板PB25のパッドPL25とを接続するボンディングワイヤWR25が提供される。
【0247】
前記モールディング膜Ma25は前記パッケージ基板PB25上に提供され、前記半導体チップCH25及び前記ボンディングワイヤWR25を覆うように提供される。前記モールディング膜Ma25は前記パッケージ基板PB25の上部面全体を覆う。
【0248】
前記電磁波遮蔽構造体ESa25は前記モールディング膜Ma25の上部面を覆い、前記モールディング膜Ma25の側面及び前記パッケージ基板PB25の側面を覆う。よって、前記電磁波遮蔽構造体ESa25は複数の前記半導体チップCH25の上部及び側面を覆うように提供される。前記電磁波遮蔽構造体ESa25は第1及び第2偏波器Paa25、Pba25を含む。
【0249】
図48を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0250】
図48に示すように、半導体パッケージは、パッケージ基板PCB1、半導体チップCHp1、及び電磁波遮蔽構造体ESpc1を含む。前記半導体チップCHp1のパッドCP1と前記パッケージ基板PCB1のパッドPP1とを接続するボンディングワイヤIW1が提供される。
【0251】
前記電磁波遮蔽構造体ESpc1は前記パッケージ基板PCB1と前記半導体チップCHp1との間に提供される。前記電磁波遮蔽構造体ESpc1は順に積層された第1及び第2偏波器Ppc1、Pcp1を含む。
【0252】
図49を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0253】
図49に示すように、半導体パッケージは、パッケージ基板PCB2、半導体チップCHp2、及び電磁波遮蔽構造体ESpc2を含む。前記半導体チップCHp2のパッドCP2と前記パッケージ基板PCB2のパッドPP2とを接続するボンディングワイヤIW2が提供される。
【0254】
前記電磁波遮蔽構造体ESpc2は、前記パッケージ基板PCB2と前記半導体チップCHp2との間に提供された第1電磁波遮蔽構造体ESpc2aと、前記半導体チップCHp2のパッドCP2を除去した前記半導体チップCHp2上部面を覆う第2電磁波遮蔽構造体ESpc2bと、を含む。よって、前記半導体チップCHp2の上部及び下部は電磁波遮蔽構造体ESpc2により覆われる。前記第1電磁波遮蔽構造体ESpc2aは順に積層された第1及び第2偏波器Ppc2、Pcp2を含み、前記上部電磁波遮蔽構造体ESpc2bは順に積層された第1及び第2偏波器Pct1、Pct2を含む。
【0255】
図50を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0256】
図50に示すように、半導体パッケージは、パッケージ基板PCB3、半導体チップCHp3、モールディング膜Mc3、及び電磁波遮蔽構造体ESpc3を含む。前記半導体チップCHp3のパッドCP3と前記パッケージ基板PCB3のパッドPP3とを電気的に接続するフリップチップ接続部IB3が提供される。前記モールディング膜Mc3は前記パッケージ基板PCB3と前記半導体チップCHp3との間を埋め込み、前記半導体チップCHp3の側壁を覆う。
【0257】
前記電磁波遮蔽構造体ESpc3は順に積層された第1及び第2偏波器Ppc3、Pcp3を含む。前記電磁波遮蔽構造体ESpc3は前記パッケージ基板PCB3に隣接する前記半導体チップCHp3の表面上に提供される。また、前記電磁波遮蔽構造体ESpc3は前記半導体チップCHp3のパッドCP3を露出させるように前記半導体チップCHp3の表面を覆う。
【0258】
図51を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0259】
図51に示すように、半導体パッケージは、パッケージ基板PCB4、半導体チップCHp4、モールディング膜Mc4、及び電磁波遮蔽構造体ESpc4を含む。前記半導体チップCHp4のパッドCP4と前記パッケージ基板PCB4のパッドPP4とを電気的に接続するフリップチップ接続部IB4が提供される。前記モールディング膜Mc4は、前記パッケージ基板PCB4と前記半導体チップCHp4との間を埋め込み、前記半導体チップCHp4の上部面を覆う。
【0260】
前記電磁波遮蔽構造体ESpc4は順に積層された第1及び第2偏波器Ppc4、Pcp4を含む。
【0261】
前記電磁波遮蔽構造体ESpc4は、前記半導体チップCHp4に隣接する前記パッケージ基板PCB4の表面上に提供される。また、前記電磁波遮蔽構造体ESpc4は、前記パッケージ基板PCB4のパッドPP4を露出させるように前記パッケージ基板PCB4の表面を覆う。
【0262】
図52を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0263】
図52に示すように、半導体パッケージは、パッケージ基板PCB5、半導体チップCHp5、モールディング膜Mc5、及び電磁波遮蔽構造体ESpc5を含む。前記半導体チップCHp5のパッドCP5と前記パッケージ基板PCB5の第1パッドPP5とを電気的に接続するフリップチップ接続部IB5が提供される。前記モールディング膜Mc5は、前記パッケージ基板PCB5と前記半導体チップCHp5との間を埋め込み、前記半導体チップCHp5の側壁を覆う。
【0264】
前記パッケージ基板PCB5は印刷回路基板とすることができる。前記パッケージ基板PCB5は互いに対向する第1面及び第2面を有し、前記第1面に前記フリップチップ接続部IB5と接続する第1パッドPP5が提供され、前記第2面に第2パッドPPL5が提供される。前記パッケージ基板PCB5の前記第2パッドPPL5上にボール構造体BL5が提供される。前記第1及び第2パッドPP5、PPL5は、前記パッケージ基板PCB5内部の配線構造体MIN5により電気的に接続する。
【0265】
前記パッケージ基板PCB5の互いに対向する第1及び第2面のうち前記第2パッドPPL5が形成された第2面上に前記電磁波遮蔽構造体ESpc5が提供される。前記電磁波遮蔽構造体ESpc5は順に積層された第1及び第2偏波器Ppt5、Ppc5を含む。
【0266】
前記電磁波遮蔽構造体ESpc5は開口部を有する。前記電磁波遮蔽構造体ESpc5の開口部の幅a1は前記ボール構造体BL5の幅a2よりも大きい。よって、前記電磁波遮蔽構造体ESpc5は前記ボール構造体BL5及び前記第2パッドPPL5と離隔される。よって、前記電磁波遮蔽構造体ESpc5は絶縁性または導電性の電磁波遮蔽構造体で形成されることができる。
【0267】
それとは異なって、図53に示すように、前記ボール構造体BL6と接触する電磁波遮蔽構造体ESpc6が提供されることができる。このとき、電磁波遮蔽構造体ESpc6は順に積層された第1及び第2偏波器Ppc6、Ppt6を含み、絶縁性の電磁波遮蔽構造体で形成されることができる。図53に示すパッケージ基板PCB6、半導体チップCHp6、モールディング膜Mc6及び電磁波遮蔽構造体ESpc6、パッドCP6、接続部IB6及び配線構造体MIN6は、図52の説明と実質的に同一であるため、詳しい説明は省略する。
【0268】
図54を参照して、本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0269】
図54に示すように、半導体パッケージは、図52で説明したように、パッケージ基板PCB7、半導体チップCHp7、モールディング膜Mc7及び電磁波遮蔽構造体ESpc7、パッドCP7、PP7、PPL7、接続部IB7、配線構造体MIN7及びボール構造体BL7を含む。
【0270】
半導体パッケージは、前記パッケージ基板PCB8の互いに対向する両面を覆う電磁波遮蔽構造体ESPc7を含む。前記電磁波遮蔽構造体ESpc7は、第1電磁波遮蔽構造体ESpc7a及び第2電磁波遮蔽構造体ESpc7bを含む。
【0271】
前記第1電磁波遮蔽構造体ESpc7aは順に積層された第1及び第2偏波器Ppt7a、Ppc7aを含み、前記第2電磁波遮蔽構造体ESpc7bは順に積層された第3及び第4偏波器Ppt7b、Ppc7bを含む。
【0272】
図55を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0273】
図55に示すように、半導体パッケージは、図52で説明したように、パッケージ基板PCB8、半導体チップCHp8、モールディング膜Mc8及び電磁波遮蔽構造体ESpc8、パッドCP7、PP7、PPL8、接続部IB8、配線構造体MIN8及びボール構造体BL8を含む。
【0274】
半導体パッケージは、前記パッケージ基板PCB8の内部に提供された電磁波遮蔽構造体ESPc8を含む。前記電磁波遮蔽構造体ESpc8は、順に積層された第1及び第2偏波器Ppcb8a、Ppcb8aを含む。
【0275】
図56を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0276】
図56に示すように、半導体パッケージは、パッケージ基板PCB9、第1及び第2半導体チップCHp9a、CHp9b、及び電磁波遮蔽構造体ESpc9を含む。前記第1及び第2半導体チップCHp9a、CHp9bは前記パッケージ基板PCB9上に順に積層される。
【0277】
前記電磁波遮蔽構造体ESpc9は第1電磁波遮蔽構造体ESpc9a及び第2電磁波遮蔽構造体ESpc9bを含む。前記第1電磁波遮蔽構造体ESpc9aは順に積層された第1偏波器Ppc9b及び第2偏波器Ppc9aを含み、前記第2電磁波遮蔽構造体ESpc9bは順に積層された第1偏波器Ppcc9b及び第2偏波器Ppcc9aを含む。前記第2電磁波遮蔽構造体ESpc9bは前記第1及び第2半導体チップCHp9a、CHp9bとの間に介在される。前記第1電磁波遮蔽構造体ESpc9aは、前記第1半導体チップCHp9aと前記パッケージ基板PCB9との間に介在される。
【0278】
したがって、前記第1半導体チップCHp9aは、前記第1及び第2電磁波遮蔽構造体ESpc9a、ESpc9bにより上部及び下部が覆われるようになっていて外部の電磁波から保護されることができる。
【0279】
図57を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0280】
図57に示すように、半導体パッケージPKG26は、下部半導体パッケージPKG26a及び上部半導体パッケージPKG26bを含む。
【0281】
前記下部半導体パッケージPKG26aは、下部パッケージ基板PB26a、下部半導体チップCH26a、下部モールディング膜Ma26a、フリップチップ接続構造体INT26a、及び下部電磁波遮蔽構造体ESa26aを含む。このような前記下部半導体パッケージPKG26aは、図21で説明したパッケージと実質的に同一であるため、詳しい説明は省略する。一方、前記下部パッケージ基板PB26a下部にボール構造体BS26が提供される。
【0282】
前記上部半導体パッケージPKG26bは、上部パッケージ基板PB26b、上部半導体チップCH26b、接着部材BA26、ボンディングワイヤWR26、上部モールディング膜Ma26b、及び上部電磁波遮蔽構造体ESa26bを含む。このような前記上部半導体パッケージPKG26bは、図41で説明したパッケージと実質的に同一であるため、詳しい説明は省略する。
【0283】
前記上部半導体パッケージPKG26bと前記下部半導体パッケージPKG26bとの間を電気的に接続する接続構造体IP26が提供される。前記接続構造体IP26は、前記下部電磁波遮蔽構造体ESa26a及び前記下部モールディング膜Ma26aを貫通し、前記下部パッケージ基板PB26aと前記上部パッケージ基板PB26bとを電気的に接続する。
【0284】
したがって、前記半導体パッケージPKG26bは、前記下部及び上部半導体パッケージPKG26a、PKG26bとの間に提供された下部電磁波遮蔽構造体ESa26aと前記上部半導体パッケージPKG26b上に提供された上部電磁波遮蔽構造体ESa26bを含む。前記下部電磁波遮蔽構造体ESa26aは順に積層された第1及び第2偏波器Paa26a、Pba26aを含み、前記上部電磁波遮蔽構造体ESa26bは順に積層された第1及び第2偏波器Paa26b、Pba26bを含む。
【0285】
図58を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0286】
図58に示すように、半導体パッケージPKG27は、下部半導体パッケージPKG27a、前記下部半導体パッケージPKG27bの上部面及び側壁を覆う下部電磁波遮蔽構造体ESa27a、上部半導体パッケージPKG27b、及び前記上部半導体パッケージPKG27bの上部面及び側壁を覆う上部電磁波遮蔽構造体ESa27bを含む。
【0287】
前記下部半導体パッケージPKG27aは、下部パッケージ基板PB27a及び前記下部パッケージ基板PB27a上の下部半導体チップCH27aを含む。前記下部半導体チップCH27aは、フリップチップ接続部INT27aにより前記下部パッケージ基板PB27aに電気的に接続する。前記下部パッケージ基板PB27a上に提供されて前記下部半導体チップCH27aの側面を覆う下部モールディング膜Ma27aが提供される。前記下部電磁波遮蔽構造体ESa27aは、前記下部モールディング膜Ma27a及び前記下部半導体チップCHp27aの上部面を覆いながら、前記下部モールディング膜Ma27a及び前記下部パッケージ基板PB27aの側面を覆う。前記下部電磁波遮蔽構造体ESa27aは順に積層された第1及び第2偏波器Paa27a、Pba27aを含む。一方、前記下部パッケージ基板PB27a下部にボール構造体BS27が提供される。
【0288】
前記上部半導体パッケージPKG27bは、上部パッケージ基板PB27b、前記上部パッケージ基板PB27bとボンディングワイヤWR27により電気的に接続された上部半導体チップCH27b、前記上部パッケージ基板PB27bと前記上部半導体チップCH27bとの間の接着部材BA27、及び前記上部パッケージ基板PB27b上に提供されて前記上部半導体チップCH27b及び前記ボンディングワイヤWR27を覆う上部モールディング膜Ma27bを含む。前記上部電磁波遮蔽パッケージESa27bは、前記上部モールディング膜27の上部面、前記上部モールディング膜Ma27bの側面及び前記上部パッケージ基板PB27bの側面を覆う。前記上部電磁波遮蔽構造体ESa27bは、順に積層された第1及び第2偏波器Paa27b、Pba27bを含む。
【0289】
前記上部半導体パッケージPKG27bと前記下部半導体パッケージPKG27bとの間を電気的に接続する接続構造体IP27が提供される。前記接続構造体IP27は前記下部モールディング膜Ma27aを貫通し、前記下部パッケージ基板PB27aと前記上部パッケージ基板PB27bとを電気的に接続する。
【0290】
図59を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0291】
図59に示すように、半導体パッケージPKG28は、順に積層された下部半導体パッケージPKG28a及び上部半導体パッケージPKG28bを含む。また、前記半導体パッケージPKG28は、前記上部半導体パッケージPKG28bの上部面を覆い、前記上部半導体パッケージPKG28bの側面及び前記下部半導体パッケージPKG28aの側面を覆う電磁波遮蔽構造体ESa28を含む。前記電磁波遮蔽構造体ESa28は第1偏波器Paa28及び第2偏波器Pba28を含む。
【0292】
前記下部半導体パッケージPKG28aは下部パッケージ基板PB28a及び前記下部パッケージ基板PB28a上の下部半導体チップCH28aを含む。前記下部パッケージ基板PB28aはフリップチップ接続部INT28により前記下部パッケージ基板PB28aに電気的に接続する。前記下部パッケージ基板PB28a上に提供され、前記下部パッケージの側面を覆う下部モールディング膜Ma28aが提供される。前記下部パッケージ基板PB28a下部にボール構造体BS28が提供される。
【0293】
前記上部半導体パッケージPKG28bは、上部パッケージ基板PB28b、前記上部パッケージ基板PB28bとボンディングワイヤWR28により電気的に接続された上部半導体チップCH28b、前記上部パッケージ基板PB28bと前記上部半導体チップCH28bとの間の接着部材BA28、及び前記上部パッケージ基板PB28b上に提供され、前記上部半導体チップCH28b及び前記ボンディングワイヤWR28を覆う上部モールディング膜を含む。
【0294】
前記上部半導体パッケージPKG28bと前記下部半導体パッケージPKG28aとの間を電気的に接続する接続構造体IP28が提供される。前記接続構造体IP28は、前記下部モールディング膜Ma28aを貫通し、前記下部パッケージ基板PB28aと前記上部パッケージ基板PB28bとを電気的に接続する。
【0295】
図60を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0296】
図60に示すように、半導体パッケージPKG29は、順に積層された下部半導体パッケージPKG29a及び上部半導体パッケージPKG29bを含む。また、前記半導体パッケージPKB29は、前記上部半導体パッケージPKG29bの上部面を覆い、前記上部半導体パッケージPKG29bの側面及び前記下部半導体パッケージPKG29aの側面を覆う上部電磁波遮蔽構造体ESa29bを含む。前記上部電磁波遮蔽構造体ESa29bは第1偏波器Paa29及び第2偏波器Pba29を含む。
【0297】
前記下部半導体パッケージPKG29aは、下部パッケージ基板PB29a及び前記下部パッケージ基板PB29a上の下部半導体チップCH29aを含む。前記下部パッケージ基板PB29aはフリップチップ接続部INT29aにより前記下部パッケージ基板PB29aに電気的に接続する。前記下部パッケージ基板PB29a上に提供され、前記下部半導体チップの側面を覆う下部モールディング膜Ma29aが提供される。前記下部半導体パッケージPKG29aの上部面に下部電磁波遮蔽構造体ESa29aが提供される。前記下部パッケージ基板PB29a下部にボール構造体BS29が提供される。
【0298】
前記上部半導体パッケージPKG29bは、図59のように、上部パッケージ基板PB29b、ボンディングワイヤWR29、上部半導体チップCH29b、接着部材BA29、及び上部モールディング膜Ma29bを含む。
【0299】
前記上部半導体パッケージPKG29bと前記下部半導体パッケージPKG29aとの間を電気的に接続する接続構造体IP29が提供される。前記接続構造体IP29は前記下部電磁波遮蔽構造体ESa29a及び前記下部モールディング膜Ma29aを貫通し、前記下部パッケージ基板PB29aと前記上部パッケージ基板PB29bとを電気的に接続する。
【0300】
図61を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0301】
図61に示すように、半導体パッケージPKG30は、順に積層された下部半導体パッケージPKG30a及び上部半導体パッケージPKG30bを含む。前記下部半導体パッケージPKG30aは、図60のように、下部パッケージ基板PB30a、下部半導体チップCH30a、接続部INT30a、下部モールディング膜Ma30a、及び下部電磁波遮蔽構造体ESa30aを含む。前記下部パッケージ基板PB30a下部にボール構造体BS30が提供される。
【0302】
前記上部半導体パッケージPKG30bは、図60のように、上部パッケージ基板PB30b、ボンディングワイヤWR30、上部半導体チップCH30b、接着部材BA30、及び上部モールディング膜Ma30bを含む。
【0303】
前記上部半導体パッケージPKG30bは、前記上部モールディング膜Ma30bの上部面及び側面、及び前記上部パッケージ基板PB30bの側面を覆う上部電磁波遮蔽構造体ESa30bを含む。前記上部電磁波遮蔽構造体ESa30bは、順に積層された第1及び第2偏波器Paa30、Pba30を含む。
【0304】
図62を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0305】
図62に示すように、半導体パッケージPKG31は、順に積層された下部半導体パッケージPKG31a及び上部半導体パッケージPKG31b、及び電磁波遮蔽構造体ESa31を含む。前記電磁波遮蔽構造体ESa31は、前記下部半導体パッケージPKG31aの上部面と側面を覆う下部電磁波遮蔽構造体ESa31a、及び前記上部半導体パッケージPKG31bの上部面を覆う上部電磁波遮蔽構造体ESa31bを含む。前記下部電磁波遮蔽構造体ESa31aは順に積層された第1及び第2偏波器Paa31a、Pba31aを含むことができ、前記上部電磁波遮蔽構造体ESa31bは順に積層された第1及び第2偏波器Paa31b、Pba31bを含む。
【0306】
前記下部半導体パッケージPKG31aは、図60のように、下部パッケージ基板PB31a、下部半導体チップCH31a、接続部INT31a、下部モールディング膜Ma31aを含む。前記下部パッケージ基板PB31a下部にボール構造体BS31が提供される。
【0307】
前記上部半導体パッケージPKG31bは、図60のように、上部パッケージ基板PB31b、ボンディングワイヤWR31、上部半導体チップCH31b、接着部材BA31、及び上部モールディング膜Ma31bを含む。
【0308】
図63を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0309】
図63に示すように、半導体パッケージPKG32は、順に積層された下部半導体パッケージPKG32a及び上部半導体パッケージPKG32bを含む。また、前記半導体パッケージPKG32は、前記下部半導体パッケージPKG32aの一部を覆う第1電磁波遮蔽構造体ESa32a及び前記上部半導体パッケージPKG32の上部面を覆う第2電磁波遮蔽構造体ESa32bを含む。前記第1及び第2電磁波遮蔽構造体ESa32a、ESa32bは電磁波遮蔽構造体ESa32を構成する。
【0310】
前記下部半導体パッケージPKG31は、下部パッケージ基板PB32及び下部半導体チップCH32aを含む。前記下部パッケージ基板PB32aと前記下部半導体チップCH32aとの間にアンダーフィル部材Ma32bが提供される。前記アンダーフィル部材Ma32bは前記下部半導体チップCH32aの側面一部または全部を覆う。前記下部半導体チップCH32aはフリップチップ接続部INT32aにより前記下部パッケージ基板PB32aに電気的に接続する。前記下部パッケージ基板PB32a下部にボール構造体BS32が提供される。
【0311】
前記第1電磁波遮蔽構造体ESa32aは前記下部半導体チップCH32aの上部面及び側面上に提供される。前記第1電磁波遮蔽構造体ESa32aは順に積層された第1偏波器Paa32a及び第2偏波器Pba32aを含む。
【0312】
前記上部半導体パッケージPKG32は、上部パッケージ基板PB32b、複数の半導体チップCH326、モールディング膜Ma32bを含む。前記上部半導体チップCH326は前記上部パッケージ基板PB32b上で順に積層される。前記上部半導体チップCH326は接着部材BA32により接着される。前記上部半導体チップCH326と前記上部パッケージ基板PB32bを電気的に接続するボンディングワイヤWR32が提供される。前記上部モールディング膜Ma32bは前記上部パッケージ基板PB32b上に提供され、前記上部半導体チップCH326及び前記ボンディングワイヤWR32を覆うように提供される。前記第2電磁波遮蔽構造体ESa32bは前記上部モールディング膜Ma32bの上部面を覆う。前記上部半導体パッケージPKG32bと前記下部半導体パッケージPKG32aとの間を電気的に接続する接続構造体IP32が提供される。前記下部パッケージ基板PB32下部にボール構造体BS32が提供される。
【0313】
図64を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0314】
図64に示すように、半導体パッケージPKG33は、順に積層された下部半導体パッケージPKG33a及び上部半導体パッケージPKG33bを含む。また、前記半導体パッケージPKG33は、前記下部半導体パッケージPKG33aの上部面を覆う第1電磁波遮蔽構造体ESa33a及び前記上部半導体パッケージPKG33bの上部面を覆う第2電磁波遮蔽構造体ESa33bを含む。前記第1及び第2電磁波遮蔽構造体ESa33a、ESa33bのそれぞれは、順に積層された第1偏波器Paa33a、Paa33b及び第2偏波器Pba33a、Pba33bを含む。
【0315】
前記下部半導体パッケージPKG33aは、図63のように、下部パッケージ基板PB33a、下部半導体チップCH33a、アンダーフィル部材Ma33b、及びフリップチップ接続部INT33aを含む。
【0316】
前記上部半導体パッケージPKG33bは、上部パッケージ基板PB33b、複数の半導体チップCH33b、モールディング膜Ma33b、接着部材BA33、及びボンディングワイヤWR33を含む。前記上部半導体パッケージPKG33bと前記下部半導体パッケージPKG33aとの間を電気的に接続する接続構造体IP33が提供される。前記下部パッケージ基板PB33下部にボール構造体BS33が提供される。
【0317】
図65を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0318】
図65に示すように、半導体パッケージPKG34は、順に積層された下部半導体パッケージPKG34a、及び上部半導体パッケージPKG34bを含む。また、前記半導体パッケージPKG34は、前記下部半導体パッケージPKG34aの内部に提供された第1電磁波遮蔽構造体ESa34a及び前記上部半導体パッケージPKG34bの上部面を覆う第2電磁波遮蔽構造体ESa34bを含む。前記第1及び第2電磁波遮蔽構造体ESa34a、ESa34bのそれぞれは、順に積層された第1偏波器Paa34a、Paa34b及び第2偏波器Pba34a、Pba34bを含む。
【0319】
前記下部半導体パッケージPKG34は下部パッケージ基板PB34a及び下部半導体チップCH34aを含む。前記下部パッケージ基板PB34aと前記下部半導体チップCH34aとの間にアンダーフィル部材Ma34bが提供される。前記下部半導体チップCH34aは、フリップチップ接続部INT34aにより前記下部パッケージ基板PB34aに電気的に接続する。前記第1電磁波遮蔽構造体ESa34aは前記下部半導体チップCH34aを覆う。さらに、前記下部半導体パッケージPKG34aは前記第1電磁波遮蔽構造体ESa34a上に提供された下部モールディング膜Ma34aを含む。
【0320】
前記上部半導体パッケージPKG34bは、図63のように、上部パッケージ基板PB34b、複数の半導体チップCH34b、ボンディングワイヤWR34、及び上部モールディング膜Ma34bを含む。
【0321】
前記上部半導体パッケージPKG34bと前記下部半導体パッケージPKG34aとの間を電気的に接続する接続構造体IP34が提供される。前記下部パッケージ基板PB34a下部にボール構造体BS34が提供される。
【0322】
以下に、本発明の技術的思想による実施例による電子装置について説明する。
図66を参照して本発明の技術的思想の一実施例による電子装置について説明する。
【0323】
図66に示すように、回路基板100a上に互いに離隔された第1半導体パッケージPKGA1、第2半導体パッケージPKGB1、第3半導体パッケージPKGC1、及びアンテナユニットAT1が提供される。前記回路基板100aはボードまたは印刷回路基板とすることができる。前記第1半導体パッケージPKGA1は第1半導体チップPCH1aを含み、前記第2半導体パッケージPKGB1は第2半導体チップPCH1bを含み、前記第3半導体パッケージPKGC1は第3半導体チップPCH1cを含む。
【0324】
いくつかの実施例において、前記第1半導体パッケージPKGA1の上部面及び側面を覆う第1電磁波遮蔽構造体ESS1_1が提供され、前記第2半導体パッケージPKGB1の上部面及び側面を覆う第2電磁波遮蔽構造体ESS1_2が提供される。前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2のそれぞれは、第1偏波器ESS1_1a、ESS1_2a及び第2偏波器ESS1_1b、ESS1_2bを含む。
いくつかの実施例において、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2は絶縁性とすることができる。しかしながら、本発明の技術的思想はこれに限定されず、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2は導電性であるか、または導電性物質を含む構造体とすることができる。
【0325】
前記第1及び第2半導体パッケージPKGA1、PKGB1と前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2との間の位置関係は例示的なものであって、本発明の技術的思想はこれに限定されない。例えば、第1及び第2半導体パッケージPKGA1、PKGB1のうちのいずれか1つは前述の実施例において説明したように、電磁波遮蔽構造体によって保護される半導体素子または半導体パッケージのうちのいずれか1つとすることができる。
【0326】
前記第1及び第2半導体パッケージPKGA1、PKGB1、及び前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2を覆う導電性電磁波遮蔽構造体CS1が提供される。前記導電性電磁波遮蔽構造体CS1は、上部プレートCST1及び前記上部プレートCST1の端から前記回路基板100aに延長された側壁構造体CSS1を含むことができる。前記導電性電磁波遮蔽構造体CS1はシールドカンとすることができる。前記導電性電磁波遮蔽構造体CS1はステンレスまたはチタンを含む金属材質からなることができる。
【0327】
前記導電性電磁波遮蔽構造体CS1と前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2との間には空間AS1が形成される。
【0328】
前記第1及び第2半導体パッケージPKGA1、PKGB1との間には、前記第1及び第2半導体パッケージPKGA1、PKGB1の側壁を覆う前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2が提供される。よって、前記第1及び第2半導体パッケージPKGA1、PKGB1のうちいずれか1つのパッケージから発生する電磁波は、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2により遮断されて隣接する他の半導体パッケージに影響を与えないものとすることができる。
【0329】
また、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2及び前記導電性電磁波遮蔽構造体CS1によって、外部から発生した電磁波から前記第1及び第2半導体パッケージPKGA1、PKGB1を保護することができ、反対に前記第1及び第2半導体パッケージPKGA1、PKGB1から発生する電磁波から外部の電子機器や人体を保護することができる。すなわち、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2及び前記導電性電磁波遮蔽構造体CS1は外部の電磁波から前記第1及び第2半導体チップPCH1a、PCH1bを保護することができる。また、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2及び前記導電性電磁波遮蔽構造体CS1は、前記第1及び第2半導体チップPCH1a、PCH1bから発生する電磁波が外部の電子機器及び人体に影響を与えることを防止することができる。
【0330】
一方、前記導電性電磁波遮蔽構造体ES1は前記回路基板100aの接地パッドGPaを介して接地されることができる。しかしながら、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2は接地されない場合もある。よって、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2を別に接地させなくても、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2を用いて電磁波を遮断させることができる。
【0331】
図67を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0332】
図67を参照すると、図66のように、回路基板100b上に互いに離隔された第1半導体パッケージPKGA2、第2半導体パッケージPKGB2、第3半導体パッケージPKGC2及びアンテナユニットAT2が提供される。前記第1半導体パッケージPKGA2は第1半導体チップPCH2aを含み、前記第2半導体パッケージPKGB2は第2半導体チップPCH2bを含み、前記第3半導体パッケージPKGC2は第3半導体チップPCH2cを含む。
【0333】
前記第1半導体パッケージPKGA2の上部面及び側面を覆う第1電磁波遮蔽構造体ESS2が提供される。前記第1電磁波遮蔽構造体ESS2は前述の実施例のように第1偏波器及び第2偏波器を含む。前記第1電磁波遮蔽構造体ESS2は絶縁性または導電性とすることができる。
【0334】
前記回路基板100b上に前記第1及び第2半導体パッケージPKGA2、PKGB2、及び前記第1電磁波遮蔽構造体ESS2を覆う導電性電磁波遮蔽構造体CS2が提供される。前記導電性電磁波遮蔽構造体CS2は、前記回路基板100bの接地パッドGPbを介して前記回路基板100bに接地される。
【0335】
したがって、前記第1電磁波遮蔽構造体ESS2は、前記第1半導体パッケージPKGA2内の前記第1半導体チップPCH2aの上部面及び側面を覆うように提供される。そして、前記第1電磁波遮蔽構造体ESS2の一部分は前記第1及び第2半導体パッケージPKGA2、PKGB2との間に位置する。よって、前記第1電磁波遮蔽構造体ESS2は、前記第1半導体パッケージPKGA2から発生する電磁波から前記第2半導体パッケージPKGB2を保護することができ、前記第2半導体パッケージPKGB2から発生する電磁波から前記第1半導体パッケージPKGA2を保護することができる。
【0336】
図68を参照して本発明の技術的思想のさらに他の実施例による電子装置について説明する。
【0337】
図68に示すように、回路基板100c上に互いに離隔された第1半導体パッケージPKGA3、第2半導体パッケージPKGB3、第3半導体パッケージPKGC3、及びアンテナユニットAT3が提供される。前記第1半導体パッケージPKGA3は第1半導体チップPCH3aを含み、前記第2半導体パッケージPKGB3は第2半導体チップPCH3bを含み、前記第3半導体パッケージPKGC3は第3半導体チップPCH3cを含む。
【0338】
前記第1半導体パッケージPKGA3の上部面及び側面を覆いながら、前記第2半導体パッケージPKGB2の上部面及び側面を覆う第1電磁波遮蔽構造体ESS3が提供される。前記第1電磁波遮蔽構造体ESS3は前述の実施例のように第1偏波器及び第2偏波器を含む。また、前記第1電磁波遮蔽構造体ESS3は絶縁性または導電性とすることができる。前記第1電磁波遮蔽構造体ESS3は、前記パッケージの上部面を覆う部分ESS3t、パッケージの側面を覆う部分ESS3s、及び前記回路基板100cを覆う部分ESS3bを含む。
【0339】
前記第1及び第2半導体パッケージPKGA3、PKGB3、及び前記第1電磁波遮蔽構造体ESS3を覆う導電性電磁波遮蔽構造体CS3が提供される。前記導電性電磁波遮蔽構造体CS3は前記回路基板100cの接地パッドGPcを介して前記回路基板100cに接地される。
【0340】
図69を参照して本発明の技術的思想のさらに他の実施例による電子装置について説明する。
【0341】
図69に示すように、回路基板100d上に互いに離隔された第1半導体パッケージPKGA4、第2半導体パッケージPKGB4、第3半導体パッケージPKGC4、及びアンテナユニットAT4が提供される。前記第1半導体パッケージPKGA4は第1半導体チップPCH4aを含み、前記第2半導体パッケージPKGB4は第2半導体チップPCH4bを含み、前記第3半導体パッケージPKGC4は第3半導体チップPCH4cを含む。
【0342】
前記第1半導体パッケージPKGA4及び前記第2半導体パッケージPKGB4の上部面を同時に覆いながら、互いに対向しない前記第1及び第2半導体パッケージPKGA4、PKGB4の側面を覆う第1電磁波遮蔽構造体ESS4が提供される。すなわち、前記第1電磁波遮蔽構造体ESS4は、前記第1及び第2半導体パッケージPKGA4、PKGB4との間を空間AS4aとして残しておいて、前記第1及び第2半導体パッケージPKGA4、PKGB4を覆う。前記第1電磁波遮蔽構造体ESS4は第1偏波器及び第2偏波器を含む。前記第1電磁波遮蔽構造体ESS4は絶縁性とすることができる。それとは異なって、前記第1電磁波遮蔽構造体ESS4は導電性物質を含むことができる。
【0343】
前記第1及び第2半導体パッケージPKGA4、PKGB4、及び前記第1電磁波遮蔽構造体ESS4を覆う導電性電磁波遮蔽構造体CS4が提供される。前記導電性電磁波遮蔽構造体CS4は前記回路基板100dの接地パッドGPdを介して前記回路基板100dに接地される。
【0344】
図70を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0345】
図70に示すように、回路基板100e上に互いに離隔された第1半導体パッケージPKGA5、第2半導体パッケージPKGB5、第3半導体パッケージPKGC5、及びアンテナユニットAT5が提供される。前記第1半導体パッケージPKGA5は第1半導体チップPCH5aを含み、前記第2半導体パッケージPKGB5は第2半導体チップPCH5bを含み、前記第3半導体パッケージPKGC5は第3半導体チップPCH5cを含む。
【0346】
前記第1〜第3半導体パッケージPKGA5、PKGB5、PKGC5が提供された前記回路基板100eの表面上に提供され、前記第1〜第3半導体パッケージPKGA5、PKGB5、PKGC5を覆う絶縁性電磁波遮蔽構造体ESS5が提供される。この場合に、前記絶縁性電磁波遮蔽構造体ESS5は前記アンテナユニットAT5を覆わない場合もある。
【0347】
前記絶縁性電磁波遮蔽構造体ESS5の一部を覆い、前記第1及び第2半導体パッケージPKGA5、PKGB5を覆う導電性電磁波遮蔽構造体CS5が提供される。この場合に、前記導電性電磁波遮蔽構造体CS5は、前記絶縁性電磁波遮蔽構造体ESS5を貫通し、前記回路基板100eの接地パッドGPeを介して前記回路基板100eに接地される。
【0348】
前記絶縁性電磁波遮蔽構造体ESS5は、前記導電性電磁波遮蔽構造体CS5内のパッケージを覆う第1部分ESS5a、前記導電性電磁波遮蔽構造体CS5外のパッケージを覆う第2部分ESS5b、及び前記回路基板100eを覆う第3部分ESS5cを含む。前記絶縁性電磁波遮蔽構造体ESS5の前記第1部分ESS5aは閉鎖部分(enclosed portion)とすることができ、前記絶縁性電磁波遮蔽構造体ESS5の前記第2部分ESS5は露出部分(exposed portion)とすることができる。前記導電性電磁波遮蔽構造体ES5は前記絶縁性電磁波遮蔽構造体ESS5の前記閉鎖部分ESS5aを覆うように配置されることができる。よって、第1及び第2半導体パッケージPKGA5、PKGB5は、前記導電性電磁波遮蔽構造体CS5及び前記絶縁性電磁波遮蔽構造体ESS5によって二重に電磁波から遮蔽され、前記第3半導体パッケージPKGC5は前記絶縁性電磁波遮蔽構造体ESS5によって電磁波から遮蔽されることができる。
【0349】
図71を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0350】
図71に示すように、回路基板100f上に互いに離隔された第1半導体パッケージPKGA6、第2半導体パッケージPKGB6、及びアンテナユニットAT6が提供される。
【0351】
前記回路基板100f上に前記第1及び第2半導体パッケージPKGA6、PKGB6を覆い、前記アンテナユニットAT6は覆わない絶縁性電磁波遮蔽構造体ESS6が提供される。前記絶縁性電磁波遮蔽構造体ESS6は前記第1及び第2半導体パッケージPKGA6、PKGB6の上部面を覆う部分、前記第1及び第2半導体パッケージPKGA6、PKGB6の側面を覆う部分、及び前記回路基板100fの上部面を覆う部分を含む。よって、前記第1及び第2半導体パッケージPKGA6、PKGB6の上部面と側面は前記絶縁性電磁波遮蔽構造体ESS6により電磁波から遮蔽されることができる。前記絶縁性電磁波遮蔽構造体ESS6は前述の実施例において説明したように、順に積層された第1偏波器及び第2偏波器を含む。
【0352】
図72を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0353】
図72に示すように、回路基板100g上に互いに離隔された第1半導体パッケージPKGA7、第2半導体パッケージPKGB7、及びアンテナユニットAT7が提供される。
【0354】
前記回路基板100g上に前記第1及び第2半導体パッケージPKGA7、PKGB7を覆い、前記アンテナユニットAT7は覆わない絶縁性電磁波遮蔽構造体ESS7が提供される。
【0355】
前記絶縁性電磁波遮蔽構造体ESS6は、前記第1半導体パッケージPKGA7の上部面を覆いながら前記第2半導体パッケージPKGB7の上部面を覆うように延長される。よって、前記第1及び第2半導体パッケージPKGA7、PKGB7との間に第1空間AS7aが形成される。また、前記絶縁性電磁波遮蔽構造体ESS6は、前記第1及び第2半導体パッケージPKGA7、PKGB7の上部面から前記回路基板100gの上部面を覆うように延長される。前記絶縁性電磁波遮蔽構造体ESS6は、前記第1及び第2半導体パッケージPKGA7、PKGB7の側面を覆い、前記第1及び第2半導体パッケージPKGA7、PKGB7の上部面を覆う。
前記第1及び第2半導体パッケージPKGA7、PKGB7の側面を覆う前記絶縁性電磁波遮蔽構造体ESS6の部分と前記第1及び第2半導体パッケージPKGA7、PKGB7の側面との間には第2空間AS7bが形成される。すなわち、前記絶縁性電磁波遮蔽構造体EESS7は前記第1及び第2半導体パッケージPKGA7、PKGB7の側面を直接的に覆わないで、前記第1及び第2半導体パッケージPKGA7、PKGB7の側面と離隔される。
一方、図66〜図72で説明した半導体パッケージと電磁波遮蔽構造体との間の配置形態は例示的なものであって、本発明の技術的思想は図1〜図11、及び図20〜図66の実施例のうちのいずれか1つまたは2つ以上の実施例が適用されて電磁波から保護または遮断される半導体パッケージが、図66〜図72で説明した回路基板上に配置されることを含む。
【0356】
本発明の技術的思想の実施例による電子システムについて説明する。
図73に示すように、電子装置200は、保存装置210、制御装置220及び入力/出力装置230を含む。前記入力/出力装置230は、入力装置233、ディスプレイ装置236、及び無線通信装置239を含む。
【0357】
前記保存装置210は、ハードディスクドライブ保存装置、不揮発性メモリ(例えば、フラッシュメモリまたはその他のEEPROM)、揮発性メモリ(例えば、バッテリ基板SDRAMまたはDRAM)のような1つ以上の相異する類型の保存装置を含む。前記保存装置210は、本発明の技術的思想による実施例のうちいずれか1つを含む。例えば、前記保存装置210は本発明の技術的思想による半導体パッケージのうち少なくとも1つを含む。
【0358】
前記制御装置220は電子装置200の動作を制御するのに用いることができる。例えば、前記制御装置220はマイクロプロセッサなどを含む。前記制御装置220は本発明の技術的思想による実施例のうちいずれか1つを含む。例えば、前記制御装置220は本発明の技術的思想による半導体パッケージのうち少なくとも1つを含む。
【0359】
前記入力/出力装置230は、電子装置200にデータが供給されるようにして電子装置200から外部装置にデータが提供できるようにするために用いることができる。例えば、ディスプレイスクリーン、ボタン、フォト、タッチスクリーン、ジョイ・スティック、クリックホイール、スクロ−リングホイール、タッチパッド、キーパッド、キーボード、マイク、カメラなどを含むことができる。
【0360】
無線通信装置239は、1つ以上の集積回路、電力増幅器回路、受動RFコンポネント、1つ以上のアンテナ、及びRF無線信号を処理するためのその他の回路に形成されるラジオ−周波数RF送受信機回路のような通信回路を含む。無線信号はさらに光を用いて(例えば、赤外線通信を用いて)送信することができる。
【0361】
本発明の技術的思想の実施例による電子装置について説明する。
図74に示すように、内部空間を有するハウジング300が提供される。前記ハウジング300は、プラスチック、ガラス、セラミックスまたは金属のような物質、またはこれら物質が混合した形態に形成することができる。前記ハウジング300の内部面に第1絶縁性電磁波遮蔽構造体315が提供される。前記第1絶縁性電磁波遮蔽構造体315は順に積層された第1及び第2偏波器310、313を含む。
【0362】
いくつかの実施例において、電子装置が前記第1絶縁性電磁波遮蔽構造体315を採択することで、前記ハウジング300を構成する物質のうち実質的に電磁波を遮断することができないプラスチックの比重を高めることができる。すなわち、電子装置が前記第1絶縁性電磁波遮蔽構造体315を採択することで、前記ハウジング300においてプラスチックよりも相対的に重いながら電磁波を遮断することができる金属の比重を減少させることができるため、電子装置の全体重さを減少させることができる。
【0363】
前記ハウジング300の内部空間に処理装置320が提供される。前記処理装置320は制御装置及び保存装置を含むことができる。また、前記処理装置320は前述した本発明の技術的思想の実施例による半導体素子、半導体パッケージ、または電子装置を含むことができる。例えば、前記処理装置320は図66で説明した導電性遮蔽構造体CS1のような導電性電磁波遮蔽構造体CSを含み、図66で説明した絶縁性電磁波遮蔽構造体ESS1_1のような絶縁性電磁波遮蔽構造体ISを含むことができる。そして、前記絶縁性電磁波遮蔽構造体ISは前記導電性電磁波遮蔽構造体CS内に提供される。よって、前記処理装置ISを構成する電子部品は前記絶縁性電磁波遮蔽構造体ISと前記導電性電磁波遮蔽構造体CSによって二重に電磁波から遮蔽されることができる。
【0364】
前記ハウジング300の内部空間に電源接続部353により前記処理装置320と接続された電源供給部350が提供される。例えば、電子装置が携帯用電子機器である場合に、前記電源供給部350はバッテリとすることができる。
【0365】
前記ハウジング300の一側に提供または結合され、前記処理装置320と接続部363により電気的に接続された入力/出力装置360が提供される。前記入力/出力装置360は、ディスプレイ、タッチスクリーンなどを含む。ここで、ディスプレイのディスプレイ面は前記ハブジング300の外部に露出する。前記ハウジング300内部及び前記ハウジング300の一部に提供された無線通信ユニット339を含む。前記無線通信ユニット339は、送受信機回路部分330、アンテナ333、及び前記アンテナ333と前記送受信機回路部分330とを接続する接続部336を含む。
【0366】
本発明の実施例によれば、互いに直交する透過軸を有する第1及び第2偏波器を含む電磁波遮蔽構造体が提供される。このような電磁波遮蔽構造体は外部の電磁波から、半導体素子、半導体パッケージ、電子装置、及び電子システムを保護することができる。また、電磁波遮蔽構造体は、半導体素子、半導体パッケージ、電子装置、及び電子システムから発生する電磁波が外部の電子機器及び人体に影響を及ぼすことを防止することができる。また、互いに隣接する第1及び第2半導体チップとの間に提供された電磁波遮蔽構造体によって、第1半導体チップから発生する電磁波から第2半導体チップを保護することができる。
【0367】
以上、添付した図面を参照して本発明の実施例を概略的に説明したが、本発明が属する技術分野にて通常の知識を有する者であれば本発明がその技術的思想や必須の特徴を変更せずに、他の具体的な形態として実施できるものと理解することができる。したがって、以上に記述した実施例はすべての面から例示的なものであって、限定されないことを理解すべきである。
【産業上の利用可能性】
【0368】
本発明の技術的思想の実施例による半導体素子、半導体パッケージ、及び電子装置は、電子製品を構成する部品を生産する産業分野及び電子製品を生産する産業分野に多様に適用可能である。
【符号の説明】
【0369】
100a〜100g 回路基板
PKGA1〜PKGA7、PKGB1〜PKGB7、PKGC1〜PKGC7 半導体パッケージ
PCH 半導体チップ
ESS1〜ESS7 絶縁性電磁波遮蔽構造体
ESS1_1a、ESS1_2a 第1偏波器
ESS1_1b、ESS1_2b 第2偏波器
CS1〜CS7 導電性電磁波遮蔽構造体
AS1〜AS7 空間
AT1〜AT7 アンテナユニット
GPa〜GPe 接地パッド
【技術分野】
【0001】
本発明の技術的思想による実施例は、半導体素子、半導体パッケージ、電子装置、及び電子システムに関する。
【背景技術】
【0002】
電子システム及び電子装置において、電磁波による影響を受けない電子部品に対する要求が増えている。例えば、携帯電話またはモバイルフォンのような携帯用機器から発生する電磁波は人体に良くない影響を与えたり、内部の半導体チップが誤作動を起こしたり、アンテナの受信感度を低下させる。
【0003】
電磁干渉(EMI:electromagnetic interference)を減少させるために、複数の電気的な部品を覆う一般的な電磁波遮蔽技術は、複数の装置間に発生する近接場EMIの問題を解決するのには十分でない。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】大韓民国特許出願公開第2010−070487号
【特許文献2】米国特許出願公開第2009/0152688A1号
【特許文献3】特開2009−290217号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする技術的課題は、電磁波を遮断することができる半導体素子及び半導体パッケージを提供することにある。
【0006】
本発明が解決しようとする他の技術的課題は、電磁波を遮断することができる電子部品を提供することにある。
【0007】
本発明が解決しようとするさらに他の技術的課題は電磁波を遮断することができる電子装置及びシステムを提供することにある。
【0008】
本発明が解決しようとする課題は上述のような課題に限らず、ここで言及しないさらに他の課題は下記記載から当業者が明確に理解することができる。
【課題を解決するための手段】
【0009】
本発明の一態様によれば電子装置を提供する。この電子装置は、回路基板上の第1半導体パッケージを含む。前記回路基板上に、前記第1半導体パッケージと離隔された第2半導体パッケージが提供される。前記第1半導体パッケージの上部面及び側面上に絶縁性電磁波遮蔽構造体が提供される。前記回路基板上に、前記第1及び第2半導体パッケージ、及び前記絶縁性電磁波遮蔽構造体を覆う導電性電磁波遮蔽構造体が提供される。
【0010】
いくつかの実施例において、前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と直交する第2透過軸を有する第2偏波器を含むことができる。
【0011】
本発明の他の態様によれば、半導体パッケージを提供する。この半導体パッケージはパッケージ基板上の第1半導体チップを含む。前記第1半導体チップ上に第1電磁波遮蔽構造体が提供される。前記第1電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と異なる第2透過軸を有する第2偏波器を含む。
【0012】
いくつかの実施例において、前記第1電磁波遮蔽構造体は、前記第1半導体チップの上部面上に提供される。
【0013】
他の実施例において、前記第1電磁波遮蔽構造体は、前記第1半導体チップの上部面及び側面上に提供される。
【0014】
さらに他の実施例において、前記電磁波遮蔽構造体は絶縁性とすることができる。
【0015】
さらに他の実施例において、前記パッケージ基板と前記半導体チップとの間のアンダーフィル部材をさらに含み、前記アンダーフィル部材は前記半導体チップの側壁を覆い、前記第1電磁波遮蔽構造体は前記半導体チップの上部面を覆う部分及び前記アンダーフィル部材の側面を覆う部分を含むことができる。
【0016】
さらに、前記第1電磁波遮蔽構造体は、前記パッケージ基板の上部面を覆う部分をさらに含むことができる。
【0017】
さらに他の実施例において、前記第1電磁波遮蔽構造体上のモールディング膜をさらに含むことができる。
【0018】
さらに他の実施例において、前記パッケージ基板及び前記半導体チップを覆うモールディング膜をさらに含み、前記第1電磁波遮蔽構造体は、前記半導体チップ上の前記モールディング膜の上部面を覆う部分及び前記モールディング膜の側面を覆う部分を含むことができる。
【0019】
さらに、前記第1電磁波遮蔽構造体は、前記パッケージ基板の側面を覆う部分をさらに含むことができる。
【0020】
さらに他の実施例において、前記第1電磁波遮蔽構造体は、前記半導体チップの上部面を覆う部分から前記半導体チップ周辺の前記パッケージ基板を覆うように延長される。また、前記第1半導体チップの側面と前記電磁波遮蔽構造体との間の空間をさらに含むことができる。
【0021】
さらに他の実施例において、前記パッケージ基板上の第2半導体チップをさらに含むことができる。
【0022】
前記第2半導体チップは、前記パッケージ基板と前記第1半導体チップとの間に提供される。それとは異なって、前記第2半導体チップは、前記第1半導体チップと水平方向に離隔される。前記第1電磁波遮蔽構造体は、前記第1半導体チップを覆いながら前記第2半導体チップを覆うように延長される。前記第2半導体チップ上の第2電磁波遮蔽構造体をさらに含むことができる。この場合、前記第2電磁波遮蔽構造体は、第3透過軸を有する第3偏波器及び前記第3透過軸と直交する第4透過軸を有する第4偏波器を含む。そして、前記第1透過軸と前記第2透過軸とは平面上で直交する。
【0023】
さらに他の実施例において、前記パッケージ基板のいずれか片面上に提供された第2電磁波遮蔽構造体をさらに含むことができる。
【0024】
本発明のさらに他の態様によれば、半導体素子が提供される。この半導体素子は互いに対向する第1面及び第2面を有する半導体基板を含む。前記半導体基板の前記第1面上に配線構造体が提供される。前記配線構造体上に絶縁膜が提供される。前記絶縁膜を貫通し、前記配線構造体の一部を露出させる開口部が提供される。前記開口部によって露出された配線構造体上に導電性パターンが提供される。前記絶縁膜上に電磁波遮蔽構造体が提供される。前記電磁波遮蔽構造体は順に積層された第1偏波器及び第2偏波器を含む。
【0025】
いくつかの実施例において、前記第1偏波器は第1偏波面を有し、前記第2偏波器は前記第1偏波面と異なる第2偏波面を有することができる。
【0026】
本発明のさらに他の態様によれば、電子装置を提供する。この電子装置は、第1半導体チップ、第2半導体チップ、及び前記第1半導体チップと前記第2半導体チップとの間の絶縁性電磁波遮蔽構造体を含む。前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と異なる第2透過軸を有する第2偏波器を含む。
【0027】
いくつかの実施例において、パッケージ基板をさらに含み、前記第1及び第2半導体チップは前記パッケージ基板上に提供される。
【0028】
他の実施例において、前記第1及び第2半導体チップは前記パッケージ基板上に垂直に積層されることができる。
【0029】
さらに他の実施例において、前記第1及び第2半導体チップは、前記パッケージ基板上に水平方向に互いに離隔されることができる。
【0030】
本発明のさらに他の態様による電子装置が提供される。この電子装置は、内部空間を有するハウジングを含む。前記ハウジング内部面に第1絶縁性電磁波遮蔽構造体が提供される。前記ハウジングの内部空間に処理装置が提供される。前記処理装置内に第2絶縁性電磁波遮蔽構造体が提供される。前記第1及び第2絶縁性電磁波遮蔽構造体のうちのいずれか1つは、順に積層された第1偏波器及び第2偏波器を含み、前記第1偏波器は第1透過軸を有し、前記第2偏波器は、平面上において、前記第1透過軸と垂直に交差する第2透過軸を有する。
いくつかの実施例において、前記ハウジングと結合された入/出力装置をさらに含み、前記入/出力装置は前記ハウジング外部に露出されたディスプレイ面を含む。
【発明の効果】
【0031】
本発明の実施例によれば、互いに他の偏波面を有する第1及び第2偏波器を電磁波遮蔽構造体として用いて、外部の電磁波から、半導体素子、半導体パッケージ、電子装置、及び電子システムを保護することができる。また、互いに他の偏波面を有する第1及び第2偏波器を電磁波遮蔽構造体として用いて、半導体素子、半導体パッケージ、電子装置、及び電子システムから発生する電磁波が外部の電子機器及び人体に影響を及ぼすことを防止することができる。
【図面の簡単な説明】
【0032】
【図1】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図2】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図3】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図4】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図5】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図6】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図7】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図8】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図9】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図10】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図11】本発明の技術的思想の実施例による半導体素子を示す断面図である。
【図12A】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12B】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12C】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12D】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12E】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12F】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12G】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図12H】本発明の技術的思想の実施例による電磁波遮蔽構造体の説明図である。
【図13】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図14】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図15】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図16】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図17】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18A】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18B】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18C】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図18D】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図19A】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図19B】本発明の技術的思想のいくつかの実施例による半導体素子の製造方法を示す図である。
【図20】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図21】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図22】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図23】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図24】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図25】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図26】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図27】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図28】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図29】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図30】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図31】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図32】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図33】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図34】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図35】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図36】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図37】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図38】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図39】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図40】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図41】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図42】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図43】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図44】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図45】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図46】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図47】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図48】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図49】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図50】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図51】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図52】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図53】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図54】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図55】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図56】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図57】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図58】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図59】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図60】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図61】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図62】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図63】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図64】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図65】本発明の技術的思想の実施例による半導体パッケージを示す図である。
【図66】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図67】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図68】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図69】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図70】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図71】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図72】本発明の技術的思想の実施例による電子装置を示す断面図である。
【図73】本発明の技術的思想の実施例による電子システムを示す図である。
【図74】本発明の技術的思想の実施例による電子装置を示す図である。
【発明を実施するための形態】
【0033】
本発明の利点及び特徴、そしてこれらを達成する方法は、添付の図面と共に詳細に後述されている実施例に示すように明確に理解することができる。しかし、本発明は、以下に開示された実施例に限定されるのではなく、互いに他の多様な形態に実現される。ただ、本実施例は、本発明の開示を完全なものにし、本発明が属する技術分野にて通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。また本発明は特許請求の範囲の記載によって定義される。図において、層及び領域における大きさ及び相対的な大きさは、説明の明瞭性のために誇張されたものである。明細書の全体にわたって同一の参照符号は同一の構成要素を示すものである。
【0034】
本明細書において記述する実施例は、本発明の理想的な概略図である断面図を参考して説明される。よって、製造技術及び/または許容誤差などにより例示図の形態を変形することができる。また、本発明の実施例は、図示した特定形態に制限されず、製造工程によって生成する形態の変化も含むものである。よって、図で例示した領域は概略的な属性を有し、図で例示した領域の模様は素子領域の特定形態を例示するためのものであって、本発明の技術的範囲を制限するものではない。
【0035】
図1を参照して本発明の技術的思想の一実施例による半導体素子について説明する。
【0036】
図1に示すように、半導体基板1が提供される。前記半導体基板1は半導体集積回路を含むシリコン基板とすることができる。前記半導体基板1は互いに対向する第1面FS及び第2面BSを有することができる。集積回路が形成された前記半導体基板1の前記第1面FS上に層間絶縁膜3が提供される。前記層間絶縁膜3上に導電性のパッド6が提供され、前記パッド6を有する半導体基板上に絶縁膜9が提供される。前記絶縁膜はパシベーション膜(passivation layer)とすることができる。前記絶縁膜9は前記パッド6を露出させる開口部を有することができる。前記絶縁膜9上に下部絶縁膜12が提供される。前記下部絶縁膜12上に再配置された金属配線18が提供される。前記再配置された金属配線18は、前記下部絶縁膜12を貫通するビアホール15を介して前記パッド6に電気的に接続されることができる。
【0037】
少なくとも1つの一実施例において、前記金属配線18は、コンタクト部分19、第1アーム部分(arm portion)20、第2アーム部分20’を含むことができる。前記コンタクト部分19は前記パッド6と接触するために前記ビア16ホールを介して延長されることができる。前記第1アーム部分20は前記コンタクト部分19の第1端部分から延長され、前記絶縁膜9及び/または前記下部絶縁膜12と接触することができる。前記第2アーム部分20’は前記コンタクト部分19の前記第1端部分の反対側の前記第2端部分から延長されることができ、前記絶縁膜9及び/または前記下部絶縁膜12と接触することができる。前記第2アーム部分20’は導電性パターンとすることができる。
【0038】
前記パッド6は入/出力パッド、接地パッド及び電源パッドのうちのいずれか1つとすることができ、前記金属配線18は、信号線、電源線及び接地線のうちのいずれか1つとすることができる。
【0039】
前記金属配線18を有する半導体基板上に上部絶縁膜24が提供される。前記上部絶縁膜24は、前記金属配線18の一部を露出させる開口部を有する。前記開口部によって露出される前記金属配線18の領域は再配置パッド領域として定義することができる。前記再配置パッド領域は前記第2アーム部分20’を含み、前記開口部によって露出される。
【0040】
前記上部絶縁膜24上に電磁波遮蔽構造体ES1が提供される。前記電磁波遮蔽構造体ES1は、順に積層された第1偏波器(polarizer)Pa1及び第2偏波器Pb1を含む。前記第1偏波器Pa1は電磁波のうち第1偏波を選択的に透過させ、前記第2偏波器Pa2は電磁波のうち第2偏波を選択的に透過させることができる。よって、前記第1偏波器Pa1は前記第2偏波を透過させず、前記第2偏波器Pa2は前記第1偏波を透過させない場合がある。すなわち、電磁波は、前記第1及び第2偏波器Pa1、Pa2のうちいずれか1つの偏波器だけを透過し、残りの1つの偏波器から遮断することができる。
【0041】
いくつかの実施例において、前記電磁波遮蔽構造体ES1は、絶縁性電磁波遮蔽構造体とすることができる。例えば、電磁波遮蔽構造体ES1は、絶縁性の前記第1偏波器Pa1及び絶縁性の第2偏波器Pb1を含む。前記電磁波遮蔽構造体ES1は絶縁性物質で形成することができる。前記電磁波遮蔽構造体ES1の前記絶縁性物質は、絶縁性パーティクルを含む絶縁性樹脂で形成することができる。
しかしながら、前記電磁波遮蔽構造体ES1の前記絶縁性物質はこれに限定されない。例えば、前記絶縁性の電磁波遮蔽構造体ES1は、シリカ、マイカ、水晶、ガラス、ケイ酸カルシウム、ケイ酸アルミニウム、ケイ酸ジルコニウム、アルミナ、二酸化チタン、チタン酸バリウム、炭酸カルシウム、硫酸カルシウム、酸化第2鉄、リチウムアルミニウム硫酸塩、ケイ酸マグネシウムまたは酸化ジルコニウムのうちいずれか1つを含む絶縁性物質で形成することができる。前記電磁波遮蔽構造体ES1の前記絶縁性物質は、絶縁性膜及び/またはポリビニルアルコール(PVA)を含む絶縁性物質で形成することができる。
【0042】
例えば、前記電磁波遮蔽構造体ES1はポリビニルアルコール、ポリビニルフォルマール、ポリビニルアセタールなどのようなポリビニルアルコール系のフィルムを用いて形成した第1及び第2偏波器Pa1、Pb1を含むことができる。例えば、前記第1及び第2偏波器Pa1、Pb1のそれぞれはヨウ素分子がポリビニルアルコール(PVA)高分子の間で一方向に配向されたヨウ素系偏波器とすることができる。さらに詳しくは、前記第1偏波器Pa1は、ヨウ素分子がポリビニルアルコール(PVA)高分子の間で第1方向に配向される第1物質膜であって、前記第2偏波器Pb1はヨウ素分子がポリビニルアルコール(PVA)高分子間で第1方向と垂直した第2方向に配向された第2物質膜とすることができる。よって、前記第1及び第2偏波器Pa1、Pb1は、互いに垂直した透過軸(または偏波軸)を有することができる。
本発明の技術的思想による実施例での偏波器はヨウ素系偏波器に限定されない。例えば、ここで提示するヨウ素系偏波器は本発明の技術的思想による半導体チップ、半導体素子、半導体パッケージ、電子装置、及び電子システムに用いることができるが、ヨウ素系でない他の物質からなる偏波器も本発明の技術的思想による半導体チップ、半導体素子、半導体パッケージ、電子装置、及び電子システムに用いることができる。
【0043】
他の実施例において、前記電磁波遮蔽構造体ES1は、導電性電磁波遮蔽構造体とすることができる。すなわち、前記電磁波遮蔽構造体ES1は、導電性物質を含む偏波器Pa1、Pb2で形成することができる。前記導電性電磁波遮蔽構造体ES1の前記導電性物質は、鉄、鉄合金、銅、アルミニウム、モリブデン、金、銀、タングステン、炭素ナノチューブ、ニッケル及び導電性ポリマーのうちいずれか1つを含むことができる。しかしながら、前記導電性電磁波遮蔽構造体ES1の前記導電性物質はこれに限定されない。例えば、前記導電性物質は鉄またはクロムの酸化物をさらに含むことができる。
【0044】
前記第1偏波器Pa1は第1ベースbase及び第1ベース上に提供される第1導電性パターンを含み、前記第2偏波器Pb1は第2ベース及び前記第2ベース上に提供された複数の第2導電性パターンを含む。前記第1及び第2導電性パターンのそれぞれは、アルミニウム(Al)、モリブデン(Mo)、金(Au)、銅(Cu)、銀(Ag)、タングステン(W)、炭素ナノチューブ、ニッケル(Ni)または導電性高分子物質などのような導電性物質を含むことができる。
ここで、前記第1導電性パターンは第1長手方向を有するライン状であって、前記第2導電性パターンは前記第1長手方向に垂直する第2長手方向を有するライン状とすることができる。よって、前記第1及び第2導電性パターンは直交するので、前記第1及び第2偏波器Pa1、Pb2は互いに異なる透過軸を有することができる。前記電磁波遮蔽構造体ES1は開口部H’を有することができる。前記電磁波遮蔽構造体ES1の前記開口部H’は前記上部絶縁膜24の開口部を露出させることができる。
【0045】
いくつかの実施例において、前記電磁波遮蔽構造体ES1の開口部の幅W2は前記上部絶縁膜24の開口部の幅W1よりも大きく形成される。
【0046】
前記上部絶縁膜24により露出された前記金属配線18上に導電性構造体27aが提供される。例えば、前記導電性構造体27aはソルダボールを含むことができる。
【0047】
少なくとも1つの実施例において、前記導電性構造体27aは前記上部絶縁膜24上に形成することができ、前記金属配線18の前記第2アーム部分20’に接触するために前記開口部H内に延長されることができる。
【0048】
いくつかの実施例において、前記電磁波遮蔽構造体ES1と前記導電性構造体27aは互いに離隔される。前記導電性構造体27aの幅W3は、前記電磁波遮蔽構造体ES1の開口部の幅W2よりも小さく形成される。よって、前記電磁波遮蔽構造体ES1と前記導電性構造体27aとは互いに離隔されているため、前記電磁波遮蔽構造体ES1を絶縁性電磁波遮蔽構造体で形成するか、または導電性電磁波遮蔽構造体で形成することができる。
【0049】
図2を参照して本発明の技術的思想の他の実施例による半導体素子を説明する。
【0050】
図2を参照すると、図1に示したように、集積回路が形成された前記半導体基板1上に、前記層間絶縁膜3、前記パッド6、前記絶縁膜9、前記下部絶縁膜12、再配置された金属配線18、及び開口部を有する前記上部絶縁膜24が提供される。
【0051】
前記上部絶縁膜24上に、電磁波遮蔽構造体ES2が提供される。前記電磁波遮蔽構造体ES2は、前記上部絶縁膜24の開口部と自己整列された開口部を有する。
【0052】
前記上部絶縁膜24及び前記電磁波遮蔽構造体ES2上に導電性構造体27bが提供される。前記導電性構造体27bは自己の整列された前記上部絶縁膜24及び前記電磁波遮蔽構造体ES2の開口部を貫通し、前記電磁波遮蔽構造体ES2の一部を覆う。前記電磁波遮蔽構造体ES2は、図1のように第1偏波器Pa2及び第2偏波器Pb2を含む。
【0053】
前記電磁波遮蔽構造体ES2の一部が前記導電性構造体27bによって覆われるので、前記電磁波遮蔽構造体ES2を絶縁性電磁波遮蔽構造体で形成することができる。
【0054】
図3を参照して本発明の技術的思想のさらに他の実施例による半導体素子について説明する。
【0055】
図3を参照すると、図1に示したように、集積回路が形成された前記半導体基板1上に、前記層間絶縁膜3、パッド6、前記絶縁膜9、前記下部絶縁膜12、再配置された金属配線18、及び前記上部絶縁膜24が提供される。図1と同様に、前記上部絶縁膜24は、前記金属配線18の一部を露出させる開口部を有する。例えば、前記金属配線18の前記第2アーム部分20’は前記上部絶縁膜24内に形成された前記開口部Hを介して露出することができる。
【0056】
前記上部絶縁膜24上に電磁波遮蔽構造体ES3が提供される。前記電磁波構造体ES3は、図1と同様に、第1偏波器Pa3及び第2偏波器Pb3を含む。
【0057】
前記電磁波遮蔽構造体ES3は図1と同様に、前記上部絶縁膜24の開口部の幅W1’よりも大きい幅W2’の開口部を有する。前記上部絶縁膜24上に導電性構造体27cが提供される。前記導電性構造体27cは前記電磁波遮蔽構造体ES3の開口部の幅W2’よりも大きい幅W3’を有し、前記電磁波遮蔽構造体ES3の一部を覆う。よって、前記電磁波遮蔽構造体ES3は絶縁性電磁波遮蔽構造体で形成することができる。
【0058】
図1〜図3で、前記半導体基板1の前面、すなわち第1面FSに電磁波遮蔽構造体ES1が提供された実施例について説明したが、本発明はこれに限定されない。例えば、本発明の技術的思想は、図4に示すように、前記半導体基板1の第2面BS、すなわち裏面に電磁波遮蔽構造体ES4が提供されることを含む。図4における電磁波遮蔽構造体ES4は、図1のように第1偏波器Pa4及び第2偏波器Pb4を含む。
【0059】
図5を参照して本発明の技術的思想のさらに他の実施例による半導体素子について説明する。
【0060】
図5を参照すると、図1に示したように、半導体基板40上に層間絶縁膜43及びパッド46が提供される。前記パッド46を有する半導体基板上に絶縁膜49が提供される。前記絶縁膜49は前記パッド46の上部面一部または全部を露出させる開口部を有する。前記絶縁膜49はパシベーション膜とすることができる。
【0061】
前記絶縁膜49上に電磁波遮蔽構造体ES5が提供される。前記電磁波遮蔽構造体ES5は、図1のように第1偏波器Pa5及び第2偏波器Pb5を含む。
【0062】
前記絶縁膜49の開口部により露出された前記パッド46上に導電性構造体52が提供される。前記導電性構造体52は他の素子または他のチップとの電気的な接続のための入/出力パッドとすることができる。図1と同様に、前記導電性構造体52は前記電磁波遮蔽構造体ES5と離隔される。
【0063】
図6を参照して本発明の技術的思想のさらに他の実施例による半導体素子を説明する。
【0064】
図6を参照すると、図5に示したように、半導体基板40上に、層間絶縁膜43、パッド46、開口部を有する絶縁膜49、及び導電性構造体52が提供される。図5と異なって、前記絶縁膜49上に提供されるとともに、前記導電性構造体52の上部面の一部を覆う電磁波遮蔽構造体ES6が提供される。前記電磁波遮蔽構造体ES6は、図2のように絶縁性の第1偏波器Pa6及び絶縁性の第2偏波器Pb6を含む。
【0065】
図5及び図6で、前記半導体基板40の前面FSに電磁波遮蔽構造体ES5、ES6が提供された実施例について説明しているが、本発明はこれに限定されず、本発明の技術的思想は、図7に示すように、前記半導体基板40の第2面BS、すなわち裏面に電磁波遮蔽構造体ES7が提供されることを含む。図7での電磁波遮蔽構造体ES7は、図1のように第1偏波器Pa7及び第2偏波器Pb7を含む。
【0066】
本発明の技術的思想は、前記半導体基板40の前面FS及び裏面BSのうちいずれか一方面上にだけ電磁波遮蔽構造体が提供される実施例のみでなく、前記半導体基板40の両面FS、BS上に電磁波遮蔽構造体が提供される実施例を含む。
【0067】
図8を参照して本発明の技術的思想のさらに他の実施例による半導体素子について説明する。
【0068】
図8を参照すると、半導体基板40の前面FS上に第1電磁波遮蔽構造体ES8_1が提供されるとともに、前記半導体基板40の裏面BS上に第2電磁波遮蔽構造体ES8_2が提供される。すなわち、電磁波遮蔽構造体ES8は前記第1電磁波遮蔽構造体ES8_1及び前記第2電磁波遮蔽構造体ES8_2を含む。よって、前記電磁波遮蔽構造体ES8により前記半導体基板40内の集積回路は外部の電磁波障害から保護することができる。
【0069】
前記第1電磁波遮蔽構造体ES8_1は第1偏波器Pa8_1及び第2偏波器Pb8_1を含むことができ、前記第2電磁波遮蔽構造体ES8_2は第3偏波器Pa8_2及び第4偏波器Pb8_2を含む。
【0070】
図8で、前記第1電磁波遮蔽構造体ES8_1が図6のように、前記導電性構造体52の一部を覆うことに示しているが、本発明の実施例はこれに限定されない。例えば、前記第1電磁波遮蔽構造体ES8_1が図5のように前記導電性構造体52と離隔されることができる。一方、図9のように、前記導電性構造体52によって上部面の一部が覆われた電磁波遮蔽構造体ES9が提供されることができる。ここで、前記電磁波遮蔽構造体ES9は、第1偏波器Pa9及び第2偏波器Pb9を含む。
【0071】
図10を参照して本発明の技術的思想のさらに他の実施例による半導体素子を説明する。
【0072】
図10を参照すると、半導体基板60上に、層間絶縁膜63が提供される。前記層間絶縁膜63上にパッド66及び前記パッド66を覆う第1絶縁膜69が提供される。前記第1絶縁膜69上に開口部を有する電磁波遮蔽構造体ES10が提供される。前記電磁波遮蔽構造体ES10は第1偏波器Pa10及び第2偏波器Pb10を含む。
【0073】
前記電磁波遮蔽構造体ES10上に第2絶縁膜72が提供される。前記第2絶縁膜72及び前記第1絶縁膜69を順に貫通し、前記パッド66を露出させる開口部75が提供される。前記開口部75によって露出したパッド66上に導電性構造体78が提供される。
【0074】
前記第1及び第2絶縁膜69、72を貫通する前記開口部75は、前記電磁波遮蔽構造体ES10の開口部の間を貫通する。すなわち、前記第1及び第2絶縁膜69、72を貫通する前記開口部75の内壁は前記電磁波遮蔽構造体ES10と離隔される。
【0075】
前記電磁波遮蔽構造体ES10は、前記第1及び第2絶縁膜69、72に覆われることで絶縁されて前記導電性構造体78と離隔される。よって、前記電磁波遮蔽構造体ES10を絶縁性または導電性電磁波遮蔽膜として形成することができる。
【0076】
図11を参照して本発明の技術的思想のさらに他の実施例による半導体素子を説明する。
【0077】
図11を参照すると、図10に示したように、半導体基板60上に層間絶縁膜63及びパッド66が提供される。前記層間絶縁膜63上に前記パッド66を覆う第1絶縁膜69が提供される。前記第1絶縁膜69上に電磁波遮蔽構造体ES11が提供される。前記電磁波遮蔽構造体ES11は、第1偏波器Pa11及び第2偏波器Pb11を含む。
【0078】
前記電磁波遮蔽構造体ES11上に第2絶縁膜72’が提供される。前記第2絶縁膜72’、前記電磁波遮蔽構造体ES11、及び前記第1絶縁膜69を順に貫通し、前記パッド66を露出させる開口部75’が提供される。前記開口部75’により露出されたパッド66上に導電性構造体78’を形成することができる。
【0079】
前記開口部75’により前記電磁波遮蔽構造体ES11の一部が露出され、前記開口部75’により露出される前記電磁波遮蔽構造体ES11の部分は前記導電性構造体78’と接触する。前記電磁波遮蔽構造体ES11は絶縁性電磁波遮蔽構造膜で形成することができる。
【0080】
図1〜図11で説明した本発明の技術的思想による実施例のように、電磁波遮蔽構造体は半導体基板の前面及び/または裏面に多様な形態で提供される。このような電磁波遮蔽構造体は、半導体基板に形成された集積回路から発生する電磁波または(電磁気波)が外部に放出されることを遮断するとともに、外部の半導体チップまたは電子機器から発生する電磁波から半導体基板に形成された集積回路及び配線構造体を保護することができる。
【0081】
本発明の技術的思想の実施例による電磁波遮蔽構造体について図12A〜図12Hを参照して説明する。
【0082】
本発明の技術的思想の実施例によれば、偏波のない電磁波が電磁波遮蔽構造体の第1偏波器に優先的に到達するか、または第2偏波器に優先的に到達する場合が発生する。
【0083】
偏波のない電磁波が電磁波遮蔽構造体の第1偏波器に優先的に到達する場合に、電磁波遮蔽構造体が電磁波を遮断する実施例について図12Aを参照して説明する。
【0084】
図12Aを参照すると、第1偏波器Pa及び第2偏波器Pbを含む電磁波遮蔽構造体ESが提供される。前記電磁波遮蔽構造体ESの外部から前記電磁波遮蔽構造体ESに向けて電磁波EWが進行し、前記電磁波EWが前記第1偏波器Pa及び第2偏波器Pbのうちの第1偏波器Paに優先的に到達することができる。
【0085】
前記電磁波EWは、第1偏波Pv及び前記第1偏波Pvと異なる第2偏波Phを含む。例えば、前記第1偏波Pvは垂直偏波とすることができ、前記第2偏波Phは水平偏波とすることができる。ここで、前記電磁波EWが前記第1偏波Pv及び前記第2偏波Phを有していると説明することは本発明の技術的思想を理解しやすくするためのことであって、実際に前記電磁波EWは偏波のない状態として理解すべきである。
【0086】
前記第1偏波器Paは前記電磁波EWのうちから第1偏波Pvを選択的に透過させることができ、前記第2偏波器Pbは前記電磁波EWのうちから第2偏波Phを選択的に透過させることができる。よって、偏波のない電磁波EWが前記第1偏波器Paを貫通しながら偏波することができる。すなわち、前記第1偏波器Paを貫通した電磁波は第1偏波Pv’とすることができる。
【0087】
前記第1偏波器Paを貫通した第1偏波Pv’は前記第2偏波器Pbを実質的に貫通することができない。すなわち、前記第2偏波器Pbは前記第1偏波Pvと異なる第2偏波Phを選択的に通過させるので、前記第1偏波器Paを貫通した前記第1偏波Pv’は前記第2偏波器Pbを貫通することができない。
【0088】
万一、前記第1偏波Pv’が前記第2偏波器Pbを一部貫通しても、前記第2偏波器Pbを貫通する第1偏波Pb’は強度が弱化されて人体または電子機器に有意味な影響を与えることができない。よって、本実施例において、前記第1偏波Pv’の一部が前記第2偏波器Pbを貫通したことについての意味を付与せず、無視するものとする。
【0089】
前記電磁波EWは、前記第1偏波器Pa及び前記第2偏波器PB28のうちいずれか1つの偏波器のみを偏波状態に貫通することができ、互いに異なる2つの偏波器Pa、Pbからなる電磁波遮蔽構造体ESを貫通することができない。よって、前記第1及び第2偏波器Pa、Pbを含む前記電磁波遮蔽構造体ESは電磁波EWを遮断することができる。
【0090】
偏波のない電磁波が前記電磁波遮蔽構造体ESの第2偏波器Pbに優先的に到達する場合、前記電磁波遮蔽構造体ESが電磁波EWを遮断する実施例について図12Bを参照して説明する。
【0091】
図12Bを参照すると、図12Aに示したように、第1偏波器Pa及び第2偏波器Pbを含む電磁波遮蔽構造体ESが提供される。
【0092】
図12Aとは異なって、電磁波遮蔽構造体ESの外部から前記電磁波遮蔽構造体ESの前記第2偏波器Pbに向けて電磁波EW’が進行し、前記電磁波EW’が前記第1及び第2偏波器Pa、Pbのうち第2偏波器Pbに優先的に到達することができる。
【0093】
図12Aで説明したように、前記電磁波EW’は、第1偏波Pv及び前記第1偏波Pvと異なる第2偏波Phを含む。よって、偏波のない電磁波EW’が前記第2偏波器Pbを貫通しながら偏波される。すなわち、前記第2偏波器Pbを貫通した電磁波は第2偏波Ph’とすることができる。前記第2偏波器Pbを貫通した第2偏波Ph’は前記第1偏波器Paを実質的に貫通することができない。すなわち、前記第1偏波器Paは、前記第2偏波Phと異なる第1偏波Pvを選択的に通過させるので、前記第2偏波器PB28を貫通した前記第2偏波Pvは前記第1偏波器Paを貫通することができない。
【0094】
したがって、電磁波EWは、前記電磁波遮蔽構造体ESにより遮断することができる。
【0095】
図12Cを参照して本発明の技術的思想の一実施例による電磁波遮蔽構造体について説明する。
【0096】
図12Cを参照すると、電磁波遮蔽構造体ES’は、第1偏波器Pa’及び第2偏波器Pb’を含む。前記第1偏波器Pa’は第1偏波面PP1を有し、前記第2偏波器Pb’は前記第1偏波面PP1と異なる第2偏波面PP2を有する。
【0097】
前記第1偏波器Pa’は第1透過軸nyを有し、前記第2偏波器Pb’は前記第1透過軸nyと異なる方向性の第2透過軸nx有する。また、前記第2透過軸nxは前記第1透過軸nyと交差する方向性を有する。例えば、前記第2透過軸nxは前記第1透過軸nyと垂直に交差することができる。ここで、前記「透過軸」という用語は偏波軸と理解することができる。
【0098】
図1で説明したように、前記第1及び第2偏波器Pa’、Pb’が、ヨウ素分子がポリビニルアルコール(PVA)高分子間で一方向に配向されたヨウ素系偏波器の場合、ヨウ素分子の配列方向に従って、透過軸の方向が決定される。よって、前記第1及び第2偏波器Pa1、Pb1は互いに垂直した透過軸を有する絶縁性の偏波器とすることができる。
【0099】
図12Dを参照して本発明の技術的思想の他の実施例による電磁波遮蔽構造体について説明する。
【0100】
図12Dを参照すると、電磁波遮蔽構造体ES”は、第1偏波器Pa”及び第2偏波器Pb”を含む。
【0101】
いくつかの実施例において、前記第1及び第2偏波器Pa”、Pb”のそれぞれはフィルム状とすることができる。この場合、前記第1及び第2偏波器Pa”、Pb”は、中問層AIで互いに接着して電磁波遮蔽構造体ES”を構成することができる。前記中問層AIは前記第1及び第2偏波器Pa”、Pb”を接着させることができる。例えば、前記中問層AIは前記第1及び第2偏波器Pa”、Pb”が接着される接着層を含むことができる。
【0102】
前記電磁波遮蔽構造体ES”は、電磁波から保護するための保護構造体CP上に提供される。前記保護構造体CPと前記保護構造体CPとの間にバッフア膜ADが提供される。例えば、前記電磁波遮蔽構造体CPはバッファ膜ADにより前記保護構造体CP上に接着されることができる。
【0103】
図12Eを参照して本発明の技術的思想によるさらに他の実施例の電磁波遮蔽構造体を説明する。
【0104】
図12Eを参照すると、電磁波遮蔽構造体ES_1は第1パッドPP1_1及び第2パッドPP2_1を有する。前記第1パッドPP1_1は第1偏波器Pa_1を含むことができ、前記第2パッドPP2_1は第2偏波器Pb_1を含む。
【0105】
前記第1偏波器Pa_1は、前記第1パッドPP1_1の第1ベースBA1上に提供された複数の第1極性要素(polarizing elements)PE1を含む。前記複数の極性要素PE1は第1パターンPT1に沿って配列される。前記第1パターンPT1は互いに離隔されたラインパターンを含む。前記第1極性要素PE1は第1方向で前記第1パッドPP1_1の前記第1ベースBA_1に沿って延長されることができ、前記第1偏波器Pa_1の第1透過軸を提供することができる。
【0106】
前記第1極性要素PE1は導電性パターンとすることができる。例えば、前記第1極性要素PE1は、アルミニウム(Al)、モリブデン(Mo)、金(Au)、銅(Cu)、銀(Ag)、タングステン(W)、炭素ナノチューブ、ニッケル(Ni)または導電性高分子物質のような導電性物質を含む。
【0107】
前記第2偏波器Pb_1は、前記第2パッドPP2_1の第2ベースBA2上に提供された第2極性要素PE2を含む。前記第2極性要素PE2は前記第2パターンPT2に沿って配列される。前記第2パターンPT2は互いに離隔されたラインパターンを含む。前記第2極性要素PE2は、前記第1方向と異なる第2方向に前記第2パッドPP2_1の前記第2ベースBA_2に沿って延長される。また、前記第2極性要素PE2は、前記第1偏波器Pa_1の前記第1透過軸と異なる前記第2偏波器Pa_2の第2透過軸を提供することができる。前記第1方向と前記第2方向とは互いに直交する。よって、前記第1偏波器Pa_1の前記第1透過軸は、前記第2偏波器Pa_2の前記第2透過軸と直交する。
前記第2パターンPT2は導電性パターンとすることができる。例えば、前記第2パターンPT2は、アルミニウム(Al)、モリブデン(Mo)、金(Au)、白金(Pt)、銅(Cu)、銀(Ag)、タングステン(W)、炭素ナノチューブ、ニッケル(Ni)または導電性高分子物質のような導電性物質を含むことができる。
前記第1及び第2ベースBA1、BA2は、樹脂などで形成されたフィルム状であるか、または電磁波から保護するための電磁波保護対象物の一部、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜のような物質膜とすることができる。
前記第1パターンPT1の長手方向は第1方向Dyであり、前記第2パターンPT2の長手方向は前記第1方向Dyと垂直交差する第2方向Dxとすることができる。よって、平面図で見た場合に、前記第1パターンPT1と前記第2パターンPT2は垂直に交差することができる。
【0108】
他の実施例において、前記第1及び第2パターンPT1、PT2のそれぞれは金属粒子を含む絶縁性パターンとすることができる。
【0109】
図12Eのような電磁波遮蔽構造体の応用実施例にとして図12Fを参照して説明する。ここで、説明する応用実施例は、本発明の技術的思想による例示的な実施例として理解すべきであって、本発明はこれに限定されない。
【0110】
図12Fを参照すると、図12Eで説明したように、電磁波遮蔽構造体ES_1aは、順に積層された第1偏波器Pa_1a及び第2偏波器Pb_1bを含む。そして、前記第1偏波器Pa_1aは第1ベースBA1’上に提供された第1パターンPT1’を含み、前記第2偏波器Pb_1aは第2ベースBA2’上に提供された第2パターンPT2’を含む。前記第1パターンPT1’と前記第2パターンPT2’とは互いに離隔される。
【0111】
前記第1ベースBA1’上に前記第1パターンPT1’を覆う第1キャッピング保護膜Caが提供される。前記キャッピング保護膜Caは絶縁性物質で形成されることができる。前記第2ベースBA2’上に前記第2パターンPT2’を覆う第2キャッピング保護膜Cbが提供される。
【0112】
前記第1及び第2偏波器Pa_1a、Pb_1aは順に積層されるように提供されるので、前記第2ベースBA2’は前記第1キャッピング保護膜Ca上に提供される。
【0113】
いくつかの実施例において、前記第1ベースBA1’は電磁波から保護しようとする保護構造体の一部領域とすることができる。例えば、前記ベースBA1’は半導体ウエハの上部領域または底領域の一部とすることができる。例えば、集積回路及び配線が形成されたウエハ上に絶縁膜を形成し、前記絶縁膜をこの実施例において説明する第1ベースBA1’として用いることができる。このような絶縁膜、すなわち、第1ベースBA1’上に半導体工程を用いて互いに離隔された複数のパターンPT1’を形成することができる。
【0114】
それとは異なって、フィルム状の絶縁性の第1ベースBA1’上に偏波器として用いることができる複数の導電性ワイヤを互いに離隔されるように配列して形成することができる。このように、多様な方法を用いて本発明の技術的思想による電磁波遮蔽構造体ES_1aを形成することができる。
【0115】
図12Eのように電磁波遮蔽構造体の他の応用実施例として図12Gを参照して説明する。
【0116】
図12Gを参照すると、図12Fに示したように、順に積層された第1偏波器Pa_1b及び第2偏波器Pb_1bを含む電磁波遮蔽構造体ES_1bが提供される。前記第1偏波器Pa_1bは第1ベースBA1”及び前記第1ベースBA1”上の第1パターンPT1”を含む。前記第2偏波器Pb_1bは前記第1パターンPT1”を覆う第2ベースBA2”及び第2パターンPT2”を含む。前記第2ベースBA2”上に前記第2パターンPT2”を覆うキャッピング保護膜Cが提供される。
【0117】
前記第2ベースBA2”が前記第1偏波器Pa_1bの前記第1パターンPT1”を覆うように提供されることで、前記第1及び第2偏波器Pa_1b、Pb_1bの全体的な厚さを減少させることができる。よって、厚さが減少された電磁波遮蔽構造体ES_1bを提供することができ、このような電磁波遮蔽構造体ES_1bは薄い厚さを要求する携帯用電子機器に容易に採択されることができる。
【0118】
一方、図12Hを参照すると、本発明のいくつかの実施例による電磁波遮蔽構造体ES_2は一部を貫通する開口部Hを有する。ここで、前記電磁波遮蔽構造体ES_2は、前述したように第1偏波器Pa及び第2偏波器Pbを含む。前記開口部Hは、電磁波から遮蔽させようとする保護構造体に電気的信号を提供するための電気的な接続構造体の接続通路とすることができる。
【0119】
図1〜図11を参照して説明したように、本発明の技術的思想の実施例によるいくつかの半導体素子が提供される。ここで、半導体素子のそれぞれは図12A〜図12Hで説明した電磁波遮蔽構造体のうちいずれか1つを含むことができる。
【0120】
以下に、電磁波遮蔽構造体を有する半導体素子の製造方法について簡単に説明する。
【0121】
図1〜図9を参照して、半導体基板の前面及び/または裏面に電磁波遮蔽構造体が提供されるいくつかの実施例について説明した。
【0122】
続いて、図13〜図17を参照して本発明の実施例による半導体素子を製造する方法について説明する。ここで提案される製造方法は例示的なもので、電磁波遮蔽構造体を採択する半導体素子の製造方法を具体的に限定するものではない。
【0123】
まず、図13のように、ウエハWFを準備する。前記ウエハWFは半導体ウエハとすることができる。前記ウエハWFはスクライブレーン領域SRにより離隔された複数のチップ領域CRを含むことができる。また、前記ウエハWFの端の一部はダミー領域DRとすることができる。前記スクライブレーン領域SRは前記チップ領域CRを分離するための切断領域とすることができる。
【0124】
図13及び図14を参照して本発明の技術的思想の一実施例による半導体素子の製造方法について説明する。
【0125】
図13及び図14に示すように、ウエハWFの前面に電磁波遮蔽構造体を形成する(S1)。ここで、“ウエハ前面”という用語は図1で説明したように、半導体ウエハにおいてトランジスタのような個別素子及びこれらの素子の電気的な接続のための金属配線構造体を含む集積回路が形成されるウエハ面を意味するものとする。すなわち、図1での前記半導体基板1の前面FSとすることができる。
【0126】
続いて、前記ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離する(S3)。よって、分離したチップは、図1のように半導体チップまたは半導体素子で形成されることができる。
【0127】
図13及び図15を参照して本発明の他の実施例による半導体素子の製造方法について説明する。
【0128】
図13及び図15を参照すると、ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離する(S10)。続いて、分離したチップの前面に電磁波遮蔽構造体を形成する(S13)。
【0129】
図13及び図16を参照して本発明のさらに他の実施例による半導体素子の製造方法について説明する。
【0130】
図13及び図16を参照すると、ウエハWFに対してバックグラインディング工程を行う(S20)。例えば、前記ウエハWFの裏面に対してグラインディング工程を行い、前記ウエハWFの全体厚さを減少させることができる。ここで、「ウエハ裏面」用語は前述したウエハ前面と対向するウエハの面を意味する。
【0131】
続いて、厚さが減少したウエハWFの裏面に電磁波遮蔽構造体を形成する(S23)。続いて、前記ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離する(S26)。よって、分離したチップは、図4のような半導体チップまたは半導体素子で形成されることができる。
【0132】
図13及び図17を参照して本発明のさらに他の実施例による半導体素子の製造方法について説明する。
【0133】
図13及び図17を参照すると、前記ウエハWFのスクライブレーン領域SRに沿ってウエハWFを切断して複数のチップCHを分離し(S30)、分離したチップの裏面に電磁波遮蔽構造体を形成する(S33)。
【0134】
他の実施例において、分離したチップの前面と裏面に電磁波遮蔽構造体を形成することができる。
【0135】
図10及び図11を参照して半導体素子または半導体チップの内部に電磁波遮蔽構造体が提供されるいくつかの実施例について説明した。このような半導体素子に対する例示的な製造方法に対して図18A〜図19Bを参照して説明する。
【0136】
まず、図18A〜図18Dを参照して本発明の技術的思想によるさらに他の実施例による半導体素子の製造方法について説明する。
【0137】
図18Aを参照すると、半導体基板80上に層間絶縁膜83を形成する。前記層間絶縁膜83上に導電性パターン86を形成する。前記導電性パターン86は半導体素子の配線またはパッドとすることができる。前記導電性パターン86を有する半導体基板上に第1絶縁膜89を形成する。前記第1絶縁膜89はシリコン酸化物またはシリコン窒化物のような絶縁性物質で形成することができる。
【0138】
前記第1絶縁膜89上に、順に積層された第1偏波器Pa12及び第2偏波器Pb12を形成する。
【0139】
前記第2偏波器Pb12上に開口部を有するマスク92を形成する。前記マスク92はフォトレジストパターンとすることができる。
【0140】
図18Bに示すように、前記マスク92をエッチングマスクとして用いて前記第1偏波器Pa12及び前記第2偏波器Pb12をエッチングして第1開口部93を形成する。よって、前記第1偏波器Pa12’及び前記第2偏波器Pb12’を有する電磁波遮蔽構造体ES12’は開口部93を有する。
【0141】
続いて、前記マスク92を除去する。
図18Cに示すように、前記電磁波遮蔽構造体ES12’を有する基板上に第2絶縁膜95を形成する。前記第2絶縁膜95は、ポリイミド、シリコン窒化物またはシリコン酸化物のような絶縁性物質で形成することができる。
【0142】
図18Dに示すように、前記第2絶縁膜95及び前記第1絶縁膜89を順に貫通し、前記導電性パターン86を露出させる第2開口部97を形成する。前記電磁波遮蔽構造体ES12’の前記第1開口部93の幅L1は前記第2開口部97の幅L2よりも大きく形成される。よって、前記電磁波遮蔽構造体ES12’は前記第1及び第2絶縁膜を89、95で覆っていて絶縁されることができる。
【0143】
続いて、図10に開示したように、前記開口部97により露出された前記導電性パターン86上にソルダボールまたはパッドを形成することができる。
【0144】
次に、図19A及び図19Bを参照して本発明の技術的思想のさらに他の実施例による半導体素子の製造方法について説明する。
【0145】
図19Aを参照すると、図18Aのように半導体基板80上に層間絶縁膜83及び導電性パターン86を形成する。前記層間絶縁膜83上に前記導電性パターン86を覆う第1偏波器Pa12及び前記第1偏波器Pa12上の第2偏波器Pb12を形成する。続いて、前記第2偏波器Pb12上に第2絶縁膜99を形成する。
【0146】
図19Bに示すように、前記第2絶縁膜99、前記第1及び第2偏波器Pa12、Pb12、及び前記1絶縁膜89を順に貫通する開口部99’が提供される。続いて、前記開口部99’により露出された前記導電性パターン86上に図11のように導電性構造体を形成する。前記第1及び第2偏波器Pa12、Pb12を含む電磁波遮蔽構造体ES12”は絶縁性電磁波遮蔽構造体で形成することができる。
【0147】
前述の実施例において、半導体ウエハまたは半導体チップレベルにおいて電磁波遮蔽構造体が適用される実施例を説明した。しかしながら、本発明の技術的思想はこれに限定されず、多様な分野に適用することができる。例えば、本発明の技術的思想は、半導体パッケージ、電子部品、電子装置及び電子システムなど多様な分野に適用することができる。
【0148】
まず、図20を参照して本発明の技術的思想の一実施例による半導体パッケージ構造体について説明する。
【0149】
図20に示すように、パッケージ基板PB1、半導体チップCH1、モールディング膜Ma1及び電磁波遮蔽構造体ESa1を含む半導体パッケージPKG1が提供される。前記半導体チップCH1は前記パッケージ基板PB1上に提供される。前記パッケージ基板PB1は印刷回路基板とすることができる。前記半導体チップCH1は、フリップチップ接続部INT1により前記パッケージ基板PB1に電気的に接続する。
【0150】
前記モールディング膜Ma1は、前記パッケージ基板PB1上に提供され、前記半導体チップCH1を覆う。前記モールディング膜Ma1は前記半導体チップCH1の上部面及び側面を覆う。前記モールディング膜Ma1はエポキシなどを含む熱硬化性樹脂を含むことができる。例えば、前記モールディング膜Ma1はエポキシモールディングコンパウンド(EMC:epoxy molding compound)を含むことができる。
【0151】
前記電磁波遮蔽構造体ESa1は前記モールディング膜Ma1上に提供される。前記電磁波遮蔽構造体ESa1は第1偏波器Paa1及び第2偏波器Pbb1を含む。前記第1及び第2偏波器Paa1、Pbb1は前記モールディング膜Ma1上に順に積層される。前記電磁波遮蔽構造体ESa1は前記モールディング膜Ma1の上部面全体を覆う。
【0152】
いくつかの実施例において、前記第1及び第2偏波器Paa1、Pbb1のそれぞれは絶縁性とすることができる。
【0153】
他の実施例において、前記第1及び第2偏波器Paa1、Pbb1のそれぞれは導電性とすることができる。
【0154】
前記電磁波遮蔽構造体ESa1について、図12A〜図12Hを参照して詳しく説明した 。よって、ここでは、電磁波遮蔽構造体ESa1についての詳しい説明は省略する。
【0155】
図21を参照して本発明の技術的思想の他の実施例による半導体パッケージ構造体について説明する。
【0156】
図21に示すように、パッケージ基板PB2、半導体チップCH2、モールディング膜Ma2及び電磁波遮蔽構造体ESa2を含む半導体パッケージPKG2が提供される。前記半導体チップCH2はフリップチップ接続部INT2により前記パッケージ基板PB2に電気的に接続する。前記モールディング膜Ma2は、前記パッケージ基板PB2上に提供され、前記半導体チップCH2の上部面及び側面を覆う。
【0157】
前記電磁波遮蔽構造体ESa2は、前記モールディング膜Ma2の上部面を覆い、前記モールディング膜Ma2の側面及び前記パッケージ基板PB2の側面を覆うように延長される。前記電磁波遮蔽構造体ESa2は順に積層された第1及び第2偏波器Paa2、Pba2を含む。
【0158】
前記第1偏波器Paa2は、前記モールディング膜Ma2の上部面を覆う部分Paa2t、及び前記モールディング膜Ma2及び前記パッケージ基板PB2の側面を覆う部分Paa2sを含む。前記第2偏波器Pba2は、前記モールディング膜Ma2の上部面を覆う部分Pba2t、及び前記モールディング膜Ma2及び前記パッケージ基板PB2の側面を覆う部分Pba2sを含む。
【0159】
前記電磁波遮蔽構造体ESa2が前記モールディング膜Ma2の上部面を覆い、前記モールディング膜Ma2の側面及び前記パッケージ基板PB2の側面を覆うように提供されることで、前記半導体チップCH2の上部及び側面は前記電磁波遮蔽構造体ESa2に覆われている。よって、前記電磁波遮蔽構造体ESa2が前記半導体チップCH2の上部及び側面を覆うように提供されることで、前記半導体チップCH2は上部及び側面方向から出る電磁波から保護することができる。
【0160】
図22を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0161】
図22に示すように、パッケージ基板PB3、半導体チップCH3、モールディング膜Ma3、及び電磁波遮蔽構造体ESa3を含む半導体パッケージPKG3が提供される。前記半導体チップCH3は、フリップチップ接続部INT3により前記パッケージ基板PB3に電気的に接続する。前記モールディング膜Ma3は、前記パッケージ基板PB3上に提供されて前記半導体チップCH3の上部面を露出させ、前記半導体チップCH3の側面を覆うように提供される。
【0162】
前記電磁波遮蔽構造体ESa3は、前記モールディング膜Ma3の上部面及び前記半導体チップCH3の上部面を覆うように提供される。前記電磁波遮蔽構造体ESa3は、図20で説明したように、順に積層された第1及び第2偏波器Paa3、Pba3を含む。
【0163】
図23を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0164】
図23に示すように、パッケージ基板PB4、半導体チップCH4、モールディング膜Ma4、及び電磁波遮蔽構造体ESa4を含む半導体パッケージPKG4が提供される。前記半導体チップCH4は、フリップチップ接続部INT4により前記パッケージ基板PB4に電気的に接続する。前記パッケージ基板PB4、前記半導体チップCH4及び前記モールディング膜Ma4は図22で説明したように提供される。
【0165】
前記電磁波遮蔽構造体ESa4は、前記モールディング膜Ma4の上部面及び前記半導体チップCH4の上部面を覆い、前記モールディング膜Ma4の側面及び前記パッケージ基板PB4の側面を覆う。すなわち、前記電磁波遮蔽構造体ESa4は、前記モールディング膜Ma4の上部面及び前記半導体チップCH4の上部面を覆いながら前記モールディング膜Ma4の側面及び前記パッケージ基板PB4の側面を覆うように延長される。前記電磁波遮蔽構造体ESa4は順に積層された第1及び第2偏波器Paa4、Pba4を含む。
【0166】
図24を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0167】
図24に示すように、パッケージ基板PB5、半導体チップCH5、モールディング膜Ma5、及び電磁波遮蔽構造体ESa5を含む半導体パッケージPKG5が提供される。前記半導体チップCH5は、フリップチップ接続部INT5により前記パッケージ基板PB4に電気的に接続する。
【0168】
前記モールディング膜Ma5は前記パッケージ基板PB5上に提供され、前記半導体チップCH5の上部面及び側面を覆うように提供される。前記モールディング膜Ma5は前記パッケージ基板PB5の一部を覆うように提供される。例えば、前記モールディング膜Ma5は前記半導体チップCH5の上部面及び側面を覆いながら、前記パッケージ基板PB28の一部上に提供される。前記モールディング膜Ma5は前記パッケージ基板PB28よりも小さい幅を有する。前記電磁波遮蔽構造体ESa5は、前記モールディング膜Ma5上に順に積層された第1及び第2偏波器Paa5、Pba5を含む。
【0169】
図25を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0170】
図25に示すように、パッケージ基板PB6、半導体チップCH6、モールディング膜Ma6、及び電磁波遮蔽構造体ESa6を含む半導体パッケージPKG6が提供される。前記半導体チップCH6は、フリップチップ接続部INT6により前記パッケージ基板PB6に電気的に接続する。
【0171】
前記モールディング膜Ma6は前記パッケージ基板PB6上に提供され、前記半導体チップCH6の上部面及び側面を覆うように提供される。前記モールディング膜Ma6は前記パッケージ基板PB6の一部を覆うように提供される。
【0172】
前記電磁波遮蔽構造体ESa6は前記モールディング膜Ma6の上部面を覆いながら、前記モールディング膜Ma6の側面を覆うように延長される。すなわち、前記電磁波遮蔽構造体ESa6は前記パッケージ基板PB6の一部上に提供され、前記半導体チップCH6の上部及び側面を覆うように提供される。前記電磁波遮蔽構造体ESa6は順に積層された第1及び第2偏波器Paa6、Pba6を含む。
【0173】
図26を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0174】
図26に示すように、パッケージ基板PB7、半導体チップCH7、モールディング膜Ma7、及び電磁波遮蔽構造体ESa7を含む半導体パッケージPKG7が提供される。前記半導体チップCH7は、フリップチップ接続部INT7により前記パッケージ基板PB7に電気的に接続する。前記モールディング膜Ma7は前記パッケージ基板PB7上に提供され、前記半導体チップCH7の上部面及び側面を覆うように提供される。前記モールディング膜Ma7は前記パッケージ基板PB7の一部を覆うように提供される。
【0175】
前記電磁波遮蔽構造体ESa7は前記モールディング膜Ma7の上部面を覆いながら、前記モールディング膜Ma7の側面を覆い、前記パッケージ基板PB7の上部面の一部を覆うように延長される。前記電磁波遮蔽構造体ESa7は順に積層された第1及び第2偏波器Paa7、Pba7を含む。
【0176】
前記第1及び第2偏波器Paa7、Pba7のそれぞれは前記モールディング膜Ma7の上部面を覆う部分Paa7t、Pba7tと、前記モールディング膜Maの側面を覆う部分Paa7s、Pba7s、及び前記パッケージ基板PB28の上部面を覆う部分Paa7b、Pba7bを含む。
【0177】
図27を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0178】
図27に示すように、パッケージ基板PB8、半導体チップCH8、モールディング膜Ma8、及び電磁波遮蔽構造体ESa8を含む半導体パッケージPKG8が提供される。前記半導体チップCH8は、フリップチップ接続部INT8により前記パッケージ基板PB8に電気的に接続する。前記モールディング膜Ma8は前記パッケージ基板PB8上に提供され、前記半導体チップCH8の上部面及び側面を覆うように提供される。前記モールディング膜Ma8は前記パッケージ基板PB8の一部を覆うように提供される。
【0179】
前記電磁波遮蔽構造体ESa8は前記モールディング膜Ma8の上部面を覆いながら、前記モールディング膜Ma8の側面を覆い、前記パッケージ基板PB8の上部面を覆うように延長される。この場合に、前記電磁波遮蔽構造体ESa8は前記パッケージ基板PB8の端の部分まで延長される。前記電磁波遮蔽構造体ESa8は順に積層された第1及び第2偏波器Paa8、Pba8を含む。
【0180】
図28を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0181】
図28に示すように、パッケージ基板PB9、半導体チップCH9、アンダーフィル部材Ma9、及び電磁波遮蔽構造体ESa9を含む半導体パッケージPKG9が提供される。前記半導体チップCH9は、フリップチップ接続部INT9により前記パッケージ基板PB9に電気的に接続する。前記アンダーフィル部材Ma9は前記パッケージ基板PB9上に提供され、前記半導体チップCH9の上部面を露出させながら前記半導体チップCH9の側面を覆うように提供される。前記アンダーフィル部材Ma9は、前記半導体チップCH9と前記パッケージ基板PB9との間に介在されるとともに、前記半導体チップCH9の側面の一部または全部を覆う。前記アンダーフィル部材Ma9は傾いた側面を有する。
【0182】
前記電磁波遮蔽構造体ESa9は前記半導体チップCH9の上部面を覆いながら、前記アンダーフィル部材Ma9の側面を覆うように延長される。前記電磁波遮蔽構造体ESa9は順に積層された第1及び第2偏波器Paa9、Pba9を含む。
【0183】
図29を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0184】
図29に示すように、パッケージ基板PB10、半導体チップCH10、アンダーフィル部材Ma10、及び電磁波遮蔽構造体ESa10を含む半導体パッケージPKG10が提供される。前記半導体チップCH10は、フリップチップ接続部INT10により前記パッケージ基板PB10に電気的に接続する。前記アンダーフィル部材Ma10は前記パッケージ基板PB10上に提供され、前記半導体チップCH10の上部面を露出させながら前記半導体チップCH10の側面を覆うように提供される。前記アンダーフィル部材Ma10は傾いた側面を有する。
【0185】
前記電磁波遮蔽構造体ESa10は前記半導体チップCH10の上部面を覆いながら、前記アンダーフィル部材Ma10の側面及び前記パッケージ基板PB10の上部面を覆うように提供される。前記電磁波遮蔽構造体ESa10は順に積層された第1及び第2偏波器Paa10、Pba10を含む。
【0186】
図30及び図31を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0187】
図30に示すように、順に積層された第1及び第2偏波器Paa11、Pba11を有する電磁波遮蔽構造体ESa11が提供される。
【0188】
いくつかの実施例において、前記電磁波遮蔽構造体ESa11は、半導体チップの上部面を覆う第1部分EST、半導体チップの側面またはモールディング膜の側面を覆う第2部分ESS、及びパッケージ基板の上部面を覆う第3部分ESBを含む。平面上において、前記第1部分ESTは四角形の形状とすることができ、前記第2及び第3部分ESS、ESBは前記第1部分ESTの角から延長された形状とすることができる。例えば、前記電磁波遮蔽構造体ESa11は「+」型の形状とすることができる。
【0189】
図30及び図31に示すように、半導体パッケージPKG11は、パッケージ基板PB11上に提供された複数の半導体チップ、及び前記複数の半導体チップをそれぞれ覆う電磁波遮蔽構造体ESa11a、ESa11bを含む。このような電磁波遮蔽構造体ESa11a、ESa11bのそれぞれは半導体チップの上部面を覆う部分EST、半導体チップの側面を覆う部分ESS、及びパッケージ基板PB11の上部面を覆う部分ESBを含む。単一パッケージ基板PB11上において前記電磁波遮蔽構造体ESa11a、ESa11bは互いに離隔される。
【0190】
他の実施例において、電磁波遮蔽構造体ESa11a、ESa11bのそれぞれはパッケージ基板PB11の上部面を覆う部分ESBが省略され、半導体チップの上部面を覆う部分EST及び半導体チップの側面を覆う部分ESSを含む。
【0191】
図32を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0192】
図32に示すように、パッケージ基板PB12、半導体チップCH12、モールディング膜Ma12、及び電磁波遮蔽構造体ESa12を含む半導体パッケージPKG12が提供される。前記半導体チップCH12は、フリップチップ接続部INT12により前記パッケージ基板PB12に電気的に接続する。前記モールディング膜Ma12は前記パッケージ基板PB12上に提供され、前記半導体チップCH12の上部面及び側面を覆うように提供される。
【0193】
前記半導体チップCH12の上部面を覆いながら前記パッケージ基板PB12の上部面の一部を覆う電磁波遮蔽構造体ESa12が提供される。前記電磁波遮蔽構造体ESa12は順に積層された第1及び第2偏波器Paa12、Pba12を含む。
【0194】
前記電磁波遮蔽構造体ESa12は前記モールディング膜Ma12の側面を直接的に覆わない。前記電磁波遮蔽構造体ESa12と前記モールディング膜Ma12の側面との間に空間Sが提供される。
【0195】
図33を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0196】
図33に示すように、半導体パッケージPKG12aは、パッケージ基板PB12、複数の半導体チップ、及び複数の電磁波遮蔽構造体ESa12a、ESa12bを含む。前記電磁波遮蔽構造体ESa12a、ESa12bは前記パッケージ基板PB12上で互いに離隔される。また、前記電磁波遮蔽構造体ESa12a、ESa12bのそれぞれは図32で説明した電磁波遮蔽構造体ESa12と実質的に同一とすることができる。
【0197】
図34を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0198】
図34に示すように、パッケージ基板PB13、半導体チップCH13、モールディング膜Ma13、及び電磁波遮蔽構造体ESa13を含む半導体パッケージPKG13が提供される。前記半導体チップCH13は、フリップチップ接続部INT13により前記パッケージ基板PB13に電気的に接続する。前記モールディング膜Ma13は前記パッケージ基板PB13上に提供され、前記半導体チップCH13の上部面及び側面を覆うように提供される。
【0199】
前記電磁波遮蔽構造体ESa13は、前記半導体チップCH13の上部を覆いながら前記パッケージ基板PB13の上部を全部覆うように延長される。前記電磁波遮蔽構造体ESa13は順に積層された第1及び第2偏波器Paa13、Pba13を含む。
【0200】
前記電磁波遮蔽構造体ESa13は前記モールディング膜Ma13の側面を直接的に覆わない。前記電磁波遮蔽構造体ESa13と前記モールディング膜Ma13の側面との間に空間S1が提供される。
【0201】
図35を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0202】
図35に示すように、半導体パッケージPKG13aは、パッケージ基板PB13a、前記パッケージ基板PB13a上の半導体チップ、及び複数の半導体チップを覆う電磁波遮蔽構造体ESa13aが提供される。すなわち、前記電磁波遮蔽構造体ESa13aは前記パッケージ基板PB13a上に提供され、複数の半導体チップを覆うことができる。
【0203】
図36を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0204】
図36に示すように、パッケージ基板PB14、半導体チップCH14、アンダーフィル部材Ma14、電磁波遮蔽構造体ESa14、及びモールディング膜Mb14を含む半導体パッケージPKG14が提供される。前記半導体チップCH14は、フリップチップ接続部INT14により前記パッケージ基板PB14に電気的に接続する。前記アンダーフィル部材Ma14は前記パッケージ基板PB14上に提供され、前記半導体チップCH14の上部面を露出させながら前記半導体チップCH14の側面を覆うように提供される。前記アンダーフィル部材Ma14は傾いた側面を有する。
【0205】
前記電磁波遮蔽構造体ESa14は前記半導体チップCH14の上部面を覆いながら、前記アンダーフィル部材Ma14の側面及び前記パッケージ基板PB14の上部面を覆うように提供される。前記電磁波遮蔽構造体ESa14は順に積層された第1及び第2偏波器Paa14、Pba14を含む。前記電磁波遮蔽構造体ESa14上にモールディング膜Mb14が提供される。よって、前記電磁波遮蔽構造体ESa14は、前記半導体チップCH14と前記モールディング膜Mb14との間に介在された部分を含む。
【0206】
図37を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0207】
図37に示すように、パッケージ基板PB15、第1及び第2半導体チップCH15a、CH15b、電磁波遮蔽構造体ESa15及びモールディング膜M15を含む半導体パッケージPKG15が提供される。前記第1及び第2半導体チップCH15a、CH15bは前記パッケージ基板PB15上に順に積層される。前記第1半導体チップCH15aと前記パッケージ基板PB15との間に導電性の第1接続部INT15aが提供され、前記第1及び第2半導体チップCH15a、CH15bとの間に導電性の第2接続部INT15bが提供される。前記第1及び第2接続部INT15a、INT15bは、前記第1半導体チップCH15aを貫通するビアSV15により電気的に接続する。
【0208】
前記電磁波遮蔽構造体ESa15は、順に積層された第1及び第2偏波器Paa15、Pba15を含む。前記電磁波遮蔽構造体ESa15は前記第2半導体チップCH15の上部面を覆いながら、前記第1及び第2半導体チップCH15a、CH15bの側面を覆う。前記モールディング膜M15は前記電磁波遮蔽構造体ESa15上に提供される。前記モールディング膜M15は平坦な上部面を有する。
【0209】
図38を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0210】
図38に示すように、パッケージ基板PB16、第1及び第2半導体チップCH16a、CH16b、電磁波遮蔽構造体ESa16、及びモールディング膜M16を含む半導体パッケージPKG16が提供される。前記第1及び第2半導体チップCH16a、CH16bは前記パッケージ基板PB16上に順に積層される。前記第1半導体チップCH16aと前記パッケージ基板PB16との間に導電性の第1接続部INT16aが提供され、前記第1及び第2半導体チップCH16a、CH16bとの間に導電性の第2接続部INT16bが提供される。前記第1及び第2接続部INT16a、INT16bは前記第1半導体チップCH16aを貫通するビアSV16により電気的に接続する。
【0211】
前記電磁波遮蔽構造体ESa16は順に積層された第1及び第2偏波器Paa16、Pba16を含む。前記電磁波遮蔽構造体ESa16は前記第2半導体チップCH16bの上部面を覆いながら、前記第1及び第2半導体チップCH16a、CH16bの側面を覆い、前記パッケージ基板PB16の上部面を覆う。前記モールディング膜M16は前記電磁波遮蔽構造体ESa16上に提供される。
【0212】
図39を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0213】
図39に示すように、パッケージ基板PB17、順に積層された複数の半導体チップCH17、電磁波遮蔽構造体ESa17及びモールディング膜M17を含む半導体パッケージPKGが提供される。前記複数の半導体チップCH17は、前記半導体チップCH17を貫通するビアSV17により前記パッケージ基板PB17と電気的に接続する。前記それぞれの半導体チップCH17下部には接着層を含む中問層BA17が提供される。
【0214】
前記電磁波遮蔽構造体ESa17は順に積層された第1及び第2偏波器Paa17、Pba17を含む。前記電磁波遮蔽構造体ESa17は前記複数の半導体チップCH17上に提供され、前記半導体チップCH17の側面を覆う。
【0215】
前記モールディング膜M17は前記パッケージ基板PB17上に提供され、前記電磁波遮蔽構造体ESa17を覆う。
【0216】
図40を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0217】
図40に示すように、パッケージ基板PB18、順に積層された複数の半導体チップCH18、電磁波遮蔽構造体ESa18、及びモールディング膜M18を含む半導体パッケージPKG18が提供される。前記複数の半導体チップCH18は貫通ビアSV18により前記パッケージ基板PB28と電気的に接続する。
【0218】
前記電磁波遮蔽構造体ESa18は、順に積層された第1及び第2偏波器Paa18、Pba18を含む。前記電磁波遮蔽構造体ESa18は前記複数の半導体チップCH18上に提供され、前記半導体チップCH18の側面を覆いながら、前記パッケージ基板PB18の上部面を覆うように延長される。前記モールディング膜M18は前記パッケージ基板PB18上に提供され、前記電磁波遮蔽構造体ESa18を覆う。
【0219】
図41を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0220】
図41に示すように、パッケージ基板PB19、半導体チップCH19、モールディング膜Ma19、及び電磁波遮蔽構造体ESa19を含む半導体パッケージPKG19が提供される。前記半導体チップCH19は前記パッケージ基板PB19上に提供される。前記半導体チップCH19は、接着部材BA19により前記パッケージ基板PB19上に接着される。
【0221】
前記半導体チップCH19のパッドPU19と前記パッケージ基板PB19のパッドPL19とを接続するボンディングワイヤWR19が提供される。よって、前記半導体チップCH19は、前記ボンディングワイヤWR19により前記パッケージ基板PB19に電気的に接続する。
【0222】
前記モールディング膜Ma19は前記パッケージ基板PB19上に提供され、前記半導体チップCH19及び前記ボンディングワイヤWR19を覆うように提供される。前記電磁波遮蔽構造体ESa19は前記モールディング膜Ma19の上部を覆うように提供される。前記電磁波遮蔽構造体ESa19は第1及び第2偏波器Paa19、Pba19を含む。
【0223】
図42を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0224】
図42に示すように、パッケージ基板PB20、半導体チップCH20、モールディング膜Ma20、及び電磁波遮蔽構造体ESa20を含む半導体パッケージPKG20が提供される。前記半導体チップCH20は、接着部材BA20により前記パッケージ基板PB20上に接着される。前記半導体チップCH20のパッドPU20と前記パッケージ基板PB20のパッドPL20とを接続するボンディングワイヤWR20が提供される。
【0225】
前記モールディング膜Ma20は前記パッケージ基板PB20上に提供されて前記半導体チップCH20及び前記ボンディングワイヤWR20を覆うように提供される。前記モールディング膜Ma20は前記パッケージ基板PB20の上部全体を覆う。
【0226】
前記電磁波遮蔽構造体ESa20は前記モールディング膜Ma20の上部面を覆い、前記モールディング膜Ma20の側面及び前記パッケージ基板PB20の側面を覆う。前記電磁波遮蔽構造体ESa20は第1及び第2偏波器Paa20、Pba20を含む。
【0227】
図43を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0228】
図43に示すように、パッケージ基板PB21、半導体チップCH21、モールディング膜Ma21、及び電磁波遮蔽構造体ESa21を含む半導体パッケージPKG21が提供される。前記半導体チップCH21は、接着部材BA21により前記パッケージ基板PB21上に接着される。前記半導体チップCH21のパッドPU21と前記パッケージ基板PB21のパッドPL21とを接続するボンディングワイヤWR21が提供される。
【0229】
前記モールディング膜Ma21は前記パッケージ基板PB21上に提供され、前記半導体チップCH21及び前記ボンディングワイヤWR21を覆うように提供される。前記モールディング膜Ma21は前記パッケージ基板PB21の上部面一部を覆う。
【0230】
前記電磁波遮蔽構造体ESa21は前記モールディング膜Ma21の上部面を覆い、前記モールディング膜の側面を覆う。前記電磁波遮蔽構造体ESa21は第1及び第2偏波器Paa21、Pba21を含む。
【0231】
図44を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0232】
図44に示すように、パッケージ基板PB22、半導体チップCH22、第1モールディング膜Ma22、電磁波遮蔽構造体ESa22、及び第2モールディング膜Mb22を含む半導体パッケージPKG22が提供される。前記半導体チップCH22は、接着部材BA22により前記パッケージ基板PB22上に接着される。前記半導体チップCH22のパッドPU22と前記パッケージ基板PB22のパッドPL22とを接続するボンディングワイヤWR22が提供される。
【0233】
前記第1モールディング膜Ma22は前記パッケージ基板PB22上に提供され、前記半導体チップCH22及び前記ボンディングワイヤWR22を覆うように提供される。前記第1モールディング膜Ma22は前記パッケージ基板PB22の上部面一部を覆う。
【0234】
前記電磁波遮蔽構造体ESa22は前記第1モールディング膜Ma22の上部面を覆い、前記第1モールディング膜Ma22の側面を覆う。前記電磁波遮蔽構造体ESa22は第1及び第2偏波器Paa22、Pba22を含む。
【0235】
前記パッケージ基板PB22上に前記電磁波遮蔽構造体ESa22を覆う第2モールディング膜Mb22が提供される。前記電磁波遮蔽構造体ESa22は前記第1及び第2モールディング膜をMa22、Mb22との間に提供される。
【0236】
図45を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0237】
図45に示すように、パッケージ基板PB23、半導体チップCH23、モールディング膜Ma23、及び電磁波遮蔽構造体ESa23を含む半導体パッケージPKG23が提供される。前記半導体チップCH23は、接着部材BA23により前記パッケージ基板PB23上に接着される。前記半導体チップCH23のパッドPU23と前記パッケージ基板PB23のパッドPL23とを接続するボンディングワイヤWR23が提供される。
【0238】
前記モールディング膜Ma23は、前記パッケージ基板PB23上に提供されて前記半導体チップCH23及び前記ボンディングワイヤWR23を覆うように提供される。前記モールディング膜Ma23は前記パッケージ基板PB23の上部面一部を覆う。
【0239】
前記電磁波遮蔽構造体ESa23は前記モールディング膜Ma23の上部面を覆い、前記モールディング膜の側面及び前記パッケージ基板PB23の上部面を覆う。前記電磁波遮蔽構造体ESa23は第1及び第2偏波器Paa23、Pba23を含む。
【0240】
図46を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0241】
図46に示すように、パッケージ基板PB24、半導体チップCH24、第1モールディング膜Ma24、電磁波遮蔽構造体ESa24、及び第2モールディング膜Mb24を含む半導体パッケージPKG24が提供される。前記半導体チップCH24は、接着部材BA24により前記パッケージ基板PB24上に接着される。前記半導体チップCH24のパッドPU24と前記パッケージ基板PB24のパッドPL24とを接続するボンディングワイヤWR24が提供される。
【0242】
前記第1モールディング膜Ma24は前記パッケージ基板PB24上に提供され、前記半導体チップCH24及び前記ボンディングワイヤWR24を覆うように提供される。前記モールディング膜Ma24は前記パッケージ基板PB24の上部面一部を覆う。
【0243】
前記電磁波遮蔽構造体ESa24は前記第1モールディング膜Ma24の上部面を覆い、前記第1モールディング膜の側面及び前記パッケージ基板PB24の上部面を覆う。前記電磁波遮蔽構造体ESa24は第1及び第2偏波器Paa24、Pba24を含む。前記電磁波遮蔽構造体ESa24上に第2モールディング膜Mb24が提供される。
【0244】
図47を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0245】
図47に示すように、パッケージ基板PB25、複数の半導体チップCH25、モールディング膜Ma25、及び電磁波遮蔽構造体ESa25を含む半導体パッケージPKG25が提供される。
【0246】
前記半導体チップCH25は前記パッケージ基板PB25上において順に積層される。前記半導体チップCH25は接着部材BA25により接着される。前記半導体チップCH25のパッドPU25と前記パッケージ基板PB25のパッドPL25とを接続するボンディングワイヤWR25が提供される。
【0247】
前記モールディング膜Ma25は前記パッケージ基板PB25上に提供され、前記半導体チップCH25及び前記ボンディングワイヤWR25を覆うように提供される。前記モールディング膜Ma25は前記パッケージ基板PB25の上部面全体を覆う。
【0248】
前記電磁波遮蔽構造体ESa25は前記モールディング膜Ma25の上部面を覆い、前記モールディング膜Ma25の側面及び前記パッケージ基板PB25の側面を覆う。よって、前記電磁波遮蔽構造体ESa25は複数の前記半導体チップCH25の上部及び側面を覆うように提供される。前記電磁波遮蔽構造体ESa25は第1及び第2偏波器Paa25、Pba25を含む。
【0249】
図48を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0250】
図48に示すように、半導体パッケージは、パッケージ基板PCB1、半導体チップCHp1、及び電磁波遮蔽構造体ESpc1を含む。前記半導体チップCHp1のパッドCP1と前記パッケージ基板PCB1のパッドPP1とを接続するボンディングワイヤIW1が提供される。
【0251】
前記電磁波遮蔽構造体ESpc1は前記パッケージ基板PCB1と前記半導体チップCHp1との間に提供される。前記電磁波遮蔽構造体ESpc1は順に積層された第1及び第2偏波器Ppc1、Pcp1を含む。
【0252】
図49を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0253】
図49に示すように、半導体パッケージは、パッケージ基板PCB2、半導体チップCHp2、及び電磁波遮蔽構造体ESpc2を含む。前記半導体チップCHp2のパッドCP2と前記パッケージ基板PCB2のパッドPP2とを接続するボンディングワイヤIW2が提供される。
【0254】
前記電磁波遮蔽構造体ESpc2は、前記パッケージ基板PCB2と前記半導体チップCHp2との間に提供された第1電磁波遮蔽構造体ESpc2aと、前記半導体チップCHp2のパッドCP2を除去した前記半導体チップCHp2上部面を覆う第2電磁波遮蔽構造体ESpc2bと、を含む。よって、前記半導体チップCHp2の上部及び下部は電磁波遮蔽構造体ESpc2により覆われる。前記第1電磁波遮蔽構造体ESpc2aは順に積層された第1及び第2偏波器Ppc2、Pcp2を含み、前記上部電磁波遮蔽構造体ESpc2bは順に積層された第1及び第2偏波器Pct1、Pct2を含む。
【0255】
図50を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0256】
図50に示すように、半導体パッケージは、パッケージ基板PCB3、半導体チップCHp3、モールディング膜Mc3、及び電磁波遮蔽構造体ESpc3を含む。前記半導体チップCHp3のパッドCP3と前記パッケージ基板PCB3のパッドPP3とを電気的に接続するフリップチップ接続部IB3が提供される。前記モールディング膜Mc3は前記パッケージ基板PCB3と前記半導体チップCHp3との間を埋め込み、前記半導体チップCHp3の側壁を覆う。
【0257】
前記電磁波遮蔽構造体ESpc3は順に積層された第1及び第2偏波器Ppc3、Pcp3を含む。前記電磁波遮蔽構造体ESpc3は前記パッケージ基板PCB3に隣接する前記半導体チップCHp3の表面上に提供される。また、前記電磁波遮蔽構造体ESpc3は前記半導体チップCHp3のパッドCP3を露出させるように前記半導体チップCHp3の表面を覆う。
【0258】
図51を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0259】
図51に示すように、半導体パッケージは、パッケージ基板PCB4、半導体チップCHp4、モールディング膜Mc4、及び電磁波遮蔽構造体ESpc4を含む。前記半導体チップCHp4のパッドCP4と前記パッケージ基板PCB4のパッドPP4とを電気的に接続するフリップチップ接続部IB4が提供される。前記モールディング膜Mc4は、前記パッケージ基板PCB4と前記半導体チップCHp4との間を埋め込み、前記半導体チップCHp4の上部面を覆う。
【0260】
前記電磁波遮蔽構造体ESpc4は順に積層された第1及び第2偏波器Ppc4、Pcp4を含む。
【0261】
前記電磁波遮蔽構造体ESpc4は、前記半導体チップCHp4に隣接する前記パッケージ基板PCB4の表面上に提供される。また、前記電磁波遮蔽構造体ESpc4は、前記パッケージ基板PCB4のパッドPP4を露出させるように前記パッケージ基板PCB4の表面を覆う。
【0262】
図52を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0263】
図52に示すように、半導体パッケージは、パッケージ基板PCB5、半導体チップCHp5、モールディング膜Mc5、及び電磁波遮蔽構造体ESpc5を含む。前記半導体チップCHp5のパッドCP5と前記パッケージ基板PCB5の第1パッドPP5とを電気的に接続するフリップチップ接続部IB5が提供される。前記モールディング膜Mc5は、前記パッケージ基板PCB5と前記半導体チップCHp5との間を埋め込み、前記半導体チップCHp5の側壁を覆う。
【0264】
前記パッケージ基板PCB5は印刷回路基板とすることができる。前記パッケージ基板PCB5は互いに対向する第1面及び第2面を有し、前記第1面に前記フリップチップ接続部IB5と接続する第1パッドPP5が提供され、前記第2面に第2パッドPPL5が提供される。前記パッケージ基板PCB5の前記第2パッドPPL5上にボール構造体BL5が提供される。前記第1及び第2パッドPP5、PPL5は、前記パッケージ基板PCB5内部の配線構造体MIN5により電気的に接続する。
【0265】
前記パッケージ基板PCB5の互いに対向する第1及び第2面のうち前記第2パッドPPL5が形成された第2面上に前記電磁波遮蔽構造体ESpc5が提供される。前記電磁波遮蔽構造体ESpc5は順に積層された第1及び第2偏波器Ppt5、Ppc5を含む。
【0266】
前記電磁波遮蔽構造体ESpc5は開口部を有する。前記電磁波遮蔽構造体ESpc5の開口部の幅a1は前記ボール構造体BL5の幅a2よりも大きい。よって、前記電磁波遮蔽構造体ESpc5は前記ボール構造体BL5及び前記第2パッドPPL5と離隔される。よって、前記電磁波遮蔽構造体ESpc5は絶縁性または導電性の電磁波遮蔽構造体で形成されることができる。
【0267】
それとは異なって、図53に示すように、前記ボール構造体BL6と接触する電磁波遮蔽構造体ESpc6が提供されることができる。このとき、電磁波遮蔽構造体ESpc6は順に積層された第1及び第2偏波器Ppc6、Ppt6を含み、絶縁性の電磁波遮蔽構造体で形成されることができる。図53に示すパッケージ基板PCB6、半導体チップCHp6、モールディング膜Mc6及び電磁波遮蔽構造体ESpc6、パッドCP6、接続部IB6及び配線構造体MIN6は、図52の説明と実質的に同一であるため、詳しい説明は省略する。
【0268】
図54を参照して、本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0269】
図54に示すように、半導体パッケージは、図52で説明したように、パッケージ基板PCB7、半導体チップCHp7、モールディング膜Mc7及び電磁波遮蔽構造体ESpc7、パッドCP7、PP7、PPL7、接続部IB7、配線構造体MIN7及びボール構造体BL7を含む。
【0270】
半導体パッケージは、前記パッケージ基板PCB8の互いに対向する両面を覆う電磁波遮蔽構造体ESPc7を含む。前記電磁波遮蔽構造体ESpc7は、第1電磁波遮蔽構造体ESpc7a及び第2電磁波遮蔽構造体ESpc7bを含む。
【0271】
前記第1電磁波遮蔽構造体ESpc7aは順に積層された第1及び第2偏波器Ppt7a、Ppc7aを含み、前記第2電磁波遮蔽構造体ESpc7bは順に積層された第3及び第4偏波器Ppt7b、Ppc7bを含む。
【0272】
図55を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0273】
図55に示すように、半導体パッケージは、図52で説明したように、パッケージ基板PCB8、半導体チップCHp8、モールディング膜Mc8及び電磁波遮蔽構造体ESpc8、パッドCP7、PP7、PPL8、接続部IB8、配線構造体MIN8及びボール構造体BL8を含む。
【0274】
半導体パッケージは、前記パッケージ基板PCB8の内部に提供された電磁波遮蔽構造体ESPc8を含む。前記電磁波遮蔽構造体ESpc8は、順に積層された第1及び第2偏波器Ppcb8a、Ppcb8aを含む。
【0275】
図56を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0276】
図56に示すように、半導体パッケージは、パッケージ基板PCB9、第1及び第2半導体チップCHp9a、CHp9b、及び電磁波遮蔽構造体ESpc9を含む。前記第1及び第2半導体チップCHp9a、CHp9bは前記パッケージ基板PCB9上に順に積層される。
【0277】
前記電磁波遮蔽構造体ESpc9は第1電磁波遮蔽構造体ESpc9a及び第2電磁波遮蔽構造体ESpc9bを含む。前記第1電磁波遮蔽構造体ESpc9aは順に積層された第1偏波器Ppc9b及び第2偏波器Ppc9aを含み、前記第2電磁波遮蔽構造体ESpc9bは順に積層された第1偏波器Ppcc9b及び第2偏波器Ppcc9aを含む。前記第2電磁波遮蔽構造体ESpc9bは前記第1及び第2半導体チップCHp9a、CHp9bとの間に介在される。前記第1電磁波遮蔽構造体ESpc9aは、前記第1半導体チップCHp9aと前記パッケージ基板PCB9との間に介在される。
【0278】
したがって、前記第1半導体チップCHp9aは、前記第1及び第2電磁波遮蔽構造体ESpc9a、ESpc9bにより上部及び下部が覆われるようになっていて外部の電磁波から保護されることができる。
【0279】
図57を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0280】
図57に示すように、半導体パッケージPKG26は、下部半導体パッケージPKG26a及び上部半導体パッケージPKG26bを含む。
【0281】
前記下部半導体パッケージPKG26aは、下部パッケージ基板PB26a、下部半導体チップCH26a、下部モールディング膜Ma26a、フリップチップ接続構造体INT26a、及び下部電磁波遮蔽構造体ESa26aを含む。このような前記下部半導体パッケージPKG26aは、図21で説明したパッケージと実質的に同一であるため、詳しい説明は省略する。一方、前記下部パッケージ基板PB26a下部にボール構造体BS26が提供される。
【0282】
前記上部半導体パッケージPKG26bは、上部パッケージ基板PB26b、上部半導体チップCH26b、接着部材BA26、ボンディングワイヤWR26、上部モールディング膜Ma26b、及び上部電磁波遮蔽構造体ESa26bを含む。このような前記上部半導体パッケージPKG26bは、図41で説明したパッケージと実質的に同一であるため、詳しい説明は省略する。
【0283】
前記上部半導体パッケージPKG26bと前記下部半導体パッケージPKG26bとの間を電気的に接続する接続構造体IP26が提供される。前記接続構造体IP26は、前記下部電磁波遮蔽構造体ESa26a及び前記下部モールディング膜Ma26aを貫通し、前記下部パッケージ基板PB26aと前記上部パッケージ基板PB26bとを電気的に接続する。
【0284】
したがって、前記半導体パッケージPKG26bは、前記下部及び上部半導体パッケージPKG26a、PKG26bとの間に提供された下部電磁波遮蔽構造体ESa26aと前記上部半導体パッケージPKG26b上に提供された上部電磁波遮蔽構造体ESa26bを含む。前記下部電磁波遮蔽構造体ESa26aは順に積層された第1及び第2偏波器Paa26a、Pba26aを含み、前記上部電磁波遮蔽構造体ESa26bは順に積層された第1及び第2偏波器Paa26b、Pba26bを含む。
【0285】
図58を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0286】
図58に示すように、半導体パッケージPKG27は、下部半導体パッケージPKG27a、前記下部半導体パッケージPKG27bの上部面及び側壁を覆う下部電磁波遮蔽構造体ESa27a、上部半導体パッケージPKG27b、及び前記上部半導体パッケージPKG27bの上部面及び側壁を覆う上部電磁波遮蔽構造体ESa27bを含む。
【0287】
前記下部半導体パッケージPKG27aは、下部パッケージ基板PB27a及び前記下部パッケージ基板PB27a上の下部半導体チップCH27aを含む。前記下部半導体チップCH27aは、フリップチップ接続部INT27aにより前記下部パッケージ基板PB27aに電気的に接続する。前記下部パッケージ基板PB27a上に提供されて前記下部半導体チップCH27aの側面を覆う下部モールディング膜Ma27aが提供される。前記下部電磁波遮蔽構造体ESa27aは、前記下部モールディング膜Ma27a及び前記下部半導体チップCHp27aの上部面を覆いながら、前記下部モールディング膜Ma27a及び前記下部パッケージ基板PB27aの側面を覆う。前記下部電磁波遮蔽構造体ESa27aは順に積層された第1及び第2偏波器Paa27a、Pba27aを含む。一方、前記下部パッケージ基板PB27a下部にボール構造体BS27が提供される。
【0288】
前記上部半導体パッケージPKG27bは、上部パッケージ基板PB27b、前記上部パッケージ基板PB27bとボンディングワイヤWR27により電気的に接続された上部半導体チップCH27b、前記上部パッケージ基板PB27bと前記上部半導体チップCH27bとの間の接着部材BA27、及び前記上部パッケージ基板PB27b上に提供されて前記上部半導体チップCH27b及び前記ボンディングワイヤWR27を覆う上部モールディング膜Ma27bを含む。前記上部電磁波遮蔽パッケージESa27bは、前記上部モールディング膜27の上部面、前記上部モールディング膜Ma27bの側面及び前記上部パッケージ基板PB27bの側面を覆う。前記上部電磁波遮蔽構造体ESa27bは、順に積層された第1及び第2偏波器Paa27b、Pba27bを含む。
【0289】
前記上部半導体パッケージPKG27bと前記下部半導体パッケージPKG27bとの間を電気的に接続する接続構造体IP27が提供される。前記接続構造体IP27は前記下部モールディング膜Ma27aを貫通し、前記下部パッケージ基板PB27aと前記上部パッケージ基板PB27bとを電気的に接続する。
【0290】
図59を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0291】
図59に示すように、半導体パッケージPKG28は、順に積層された下部半導体パッケージPKG28a及び上部半導体パッケージPKG28bを含む。また、前記半導体パッケージPKG28は、前記上部半導体パッケージPKG28bの上部面を覆い、前記上部半導体パッケージPKG28bの側面及び前記下部半導体パッケージPKG28aの側面を覆う電磁波遮蔽構造体ESa28を含む。前記電磁波遮蔽構造体ESa28は第1偏波器Paa28及び第2偏波器Pba28を含む。
【0292】
前記下部半導体パッケージPKG28aは下部パッケージ基板PB28a及び前記下部パッケージ基板PB28a上の下部半導体チップCH28aを含む。前記下部パッケージ基板PB28aはフリップチップ接続部INT28により前記下部パッケージ基板PB28aに電気的に接続する。前記下部パッケージ基板PB28a上に提供され、前記下部パッケージの側面を覆う下部モールディング膜Ma28aが提供される。前記下部パッケージ基板PB28a下部にボール構造体BS28が提供される。
【0293】
前記上部半導体パッケージPKG28bは、上部パッケージ基板PB28b、前記上部パッケージ基板PB28bとボンディングワイヤWR28により電気的に接続された上部半導体チップCH28b、前記上部パッケージ基板PB28bと前記上部半導体チップCH28bとの間の接着部材BA28、及び前記上部パッケージ基板PB28b上に提供され、前記上部半導体チップCH28b及び前記ボンディングワイヤWR28を覆う上部モールディング膜を含む。
【0294】
前記上部半導体パッケージPKG28bと前記下部半導体パッケージPKG28aとの間を電気的に接続する接続構造体IP28が提供される。前記接続構造体IP28は、前記下部モールディング膜Ma28aを貫通し、前記下部パッケージ基板PB28aと前記上部パッケージ基板PB28bとを電気的に接続する。
【0295】
図60を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0296】
図60に示すように、半導体パッケージPKG29は、順に積層された下部半導体パッケージPKG29a及び上部半導体パッケージPKG29bを含む。また、前記半導体パッケージPKB29は、前記上部半導体パッケージPKG29bの上部面を覆い、前記上部半導体パッケージPKG29bの側面及び前記下部半導体パッケージPKG29aの側面を覆う上部電磁波遮蔽構造体ESa29bを含む。前記上部電磁波遮蔽構造体ESa29bは第1偏波器Paa29及び第2偏波器Pba29を含む。
【0297】
前記下部半導体パッケージPKG29aは、下部パッケージ基板PB29a及び前記下部パッケージ基板PB29a上の下部半導体チップCH29aを含む。前記下部パッケージ基板PB29aはフリップチップ接続部INT29aにより前記下部パッケージ基板PB29aに電気的に接続する。前記下部パッケージ基板PB29a上に提供され、前記下部半導体チップの側面を覆う下部モールディング膜Ma29aが提供される。前記下部半導体パッケージPKG29aの上部面に下部電磁波遮蔽構造体ESa29aが提供される。前記下部パッケージ基板PB29a下部にボール構造体BS29が提供される。
【0298】
前記上部半導体パッケージPKG29bは、図59のように、上部パッケージ基板PB29b、ボンディングワイヤWR29、上部半導体チップCH29b、接着部材BA29、及び上部モールディング膜Ma29bを含む。
【0299】
前記上部半導体パッケージPKG29bと前記下部半導体パッケージPKG29aとの間を電気的に接続する接続構造体IP29が提供される。前記接続構造体IP29は前記下部電磁波遮蔽構造体ESa29a及び前記下部モールディング膜Ma29aを貫通し、前記下部パッケージ基板PB29aと前記上部パッケージ基板PB29bとを電気的に接続する。
【0300】
図61を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0301】
図61に示すように、半導体パッケージPKG30は、順に積層された下部半導体パッケージPKG30a及び上部半導体パッケージPKG30bを含む。前記下部半導体パッケージPKG30aは、図60のように、下部パッケージ基板PB30a、下部半導体チップCH30a、接続部INT30a、下部モールディング膜Ma30a、及び下部電磁波遮蔽構造体ESa30aを含む。前記下部パッケージ基板PB30a下部にボール構造体BS30が提供される。
【0302】
前記上部半導体パッケージPKG30bは、図60のように、上部パッケージ基板PB30b、ボンディングワイヤWR30、上部半導体チップCH30b、接着部材BA30、及び上部モールディング膜Ma30bを含む。
【0303】
前記上部半導体パッケージPKG30bは、前記上部モールディング膜Ma30bの上部面及び側面、及び前記上部パッケージ基板PB30bの側面を覆う上部電磁波遮蔽構造体ESa30bを含む。前記上部電磁波遮蔽構造体ESa30bは、順に積層された第1及び第2偏波器Paa30、Pba30を含む。
【0304】
図62を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0305】
図62に示すように、半導体パッケージPKG31は、順に積層された下部半導体パッケージPKG31a及び上部半導体パッケージPKG31b、及び電磁波遮蔽構造体ESa31を含む。前記電磁波遮蔽構造体ESa31は、前記下部半導体パッケージPKG31aの上部面と側面を覆う下部電磁波遮蔽構造体ESa31a、及び前記上部半導体パッケージPKG31bの上部面を覆う上部電磁波遮蔽構造体ESa31bを含む。前記下部電磁波遮蔽構造体ESa31aは順に積層された第1及び第2偏波器Paa31a、Pba31aを含むことができ、前記上部電磁波遮蔽構造体ESa31bは順に積層された第1及び第2偏波器Paa31b、Pba31bを含む。
【0306】
前記下部半導体パッケージPKG31aは、図60のように、下部パッケージ基板PB31a、下部半導体チップCH31a、接続部INT31a、下部モールディング膜Ma31aを含む。前記下部パッケージ基板PB31a下部にボール構造体BS31が提供される。
【0307】
前記上部半導体パッケージPKG31bは、図60のように、上部パッケージ基板PB31b、ボンディングワイヤWR31、上部半導体チップCH31b、接着部材BA31、及び上部モールディング膜Ma31bを含む。
【0308】
図63を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0309】
図63に示すように、半導体パッケージPKG32は、順に積層された下部半導体パッケージPKG32a及び上部半導体パッケージPKG32bを含む。また、前記半導体パッケージPKG32は、前記下部半導体パッケージPKG32aの一部を覆う第1電磁波遮蔽構造体ESa32a及び前記上部半導体パッケージPKG32の上部面を覆う第2電磁波遮蔽構造体ESa32bを含む。前記第1及び第2電磁波遮蔽構造体ESa32a、ESa32bは電磁波遮蔽構造体ESa32を構成する。
【0310】
前記下部半導体パッケージPKG31は、下部パッケージ基板PB32及び下部半導体チップCH32aを含む。前記下部パッケージ基板PB32aと前記下部半導体チップCH32aとの間にアンダーフィル部材Ma32bが提供される。前記アンダーフィル部材Ma32bは前記下部半導体チップCH32aの側面一部または全部を覆う。前記下部半導体チップCH32aはフリップチップ接続部INT32aにより前記下部パッケージ基板PB32aに電気的に接続する。前記下部パッケージ基板PB32a下部にボール構造体BS32が提供される。
【0311】
前記第1電磁波遮蔽構造体ESa32aは前記下部半導体チップCH32aの上部面及び側面上に提供される。前記第1電磁波遮蔽構造体ESa32aは順に積層された第1偏波器Paa32a及び第2偏波器Pba32aを含む。
【0312】
前記上部半導体パッケージPKG32は、上部パッケージ基板PB32b、複数の半導体チップCH326、モールディング膜Ma32bを含む。前記上部半導体チップCH326は前記上部パッケージ基板PB32b上で順に積層される。前記上部半導体チップCH326は接着部材BA32により接着される。前記上部半導体チップCH326と前記上部パッケージ基板PB32bを電気的に接続するボンディングワイヤWR32が提供される。前記上部モールディング膜Ma32bは前記上部パッケージ基板PB32b上に提供され、前記上部半導体チップCH326及び前記ボンディングワイヤWR32を覆うように提供される。前記第2電磁波遮蔽構造体ESa32bは前記上部モールディング膜Ma32bの上部面を覆う。前記上部半導体パッケージPKG32bと前記下部半導体パッケージPKG32aとの間を電気的に接続する接続構造体IP32が提供される。前記下部パッケージ基板PB32下部にボール構造体BS32が提供される。
【0313】
図64を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0314】
図64に示すように、半導体パッケージPKG33は、順に積層された下部半導体パッケージPKG33a及び上部半導体パッケージPKG33bを含む。また、前記半導体パッケージPKG33は、前記下部半導体パッケージPKG33aの上部面を覆う第1電磁波遮蔽構造体ESa33a及び前記上部半導体パッケージPKG33bの上部面を覆う第2電磁波遮蔽構造体ESa33bを含む。前記第1及び第2電磁波遮蔽構造体ESa33a、ESa33bのそれぞれは、順に積層された第1偏波器Paa33a、Paa33b及び第2偏波器Pba33a、Pba33bを含む。
【0315】
前記下部半導体パッケージPKG33aは、図63のように、下部パッケージ基板PB33a、下部半導体チップCH33a、アンダーフィル部材Ma33b、及びフリップチップ接続部INT33aを含む。
【0316】
前記上部半導体パッケージPKG33bは、上部パッケージ基板PB33b、複数の半導体チップCH33b、モールディング膜Ma33b、接着部材BA33、及びボンディングワイヤWR33を含む。前記上部半導体パッケージPKG33bと前記下部半導体パッケージPKG33aとの間を電気的に接続する接続構造体IP33が提供される。前記下部パッケージ基板PB33下部にボール構造体BS33が提供される。
【0317】
図65を参照して本発明の技術的思想のさらに他の実施例による半導体パッケージ構造体について説明する。
【0318】
図65に示すように、半導体パッケージPKG34は、順に積層された下部半導体パッケージPKG34a、及び上部半導体パッケージPKG34bを含む。また、前記半導体パッケージPKG34は、前記下部半導体パッケージPKG34aの内部に提供された第1電磁波遮蔽構造体ESa34a及び前記上部半導体パッケージPKG34bの上部面を覆う第2電磁波遮蔽構造体ESa34bを含む。前記第1及び第2電磁波遮蔽構造体ESa34a、ESa34bのそれぞれは、順に積層された第1偏波器Paa34a、Paa34b及び第2偏波器Pba34a、Pba34bを含む。
【0319】
前記下部半導体パッケージPKG34は下部パッケージ基板PB34a及び下部半導体チップCH34aを含む。前記下部パッケージ基板PB34aと前記下部半導体チップCH34aとの間にアンダーフィル部材Ma34bが提供される。前記下部半導体チップCH34aは、フリップチップ接続部INT34aにより前記下部パッケージ基板PB34aに電気的に接続する。前記第1電磁波遮蔽構造体ESa34aは前記下部半導体チップCH34aを覆う。さらに、前記下部半導体パッケージPKG34aは前記第1電磁波遮蔽構造体ESa34a上に提供された下部モールディング膜Ma34aを含む。
【0320】
前記上部半導体パッケージPKG34bは、図63のように、上部パッケージ基板PB34b、複数の半導体チップCH34b、ボンディングワイヤWR34、及び上部モールディング膜Ma34bを含む。
【0321】
前記上部半導体パッケージPKG34bと前記下部半導体パッケージPKG34aとの間を電気的に接続する接続構造体IP34が提供される。前記下部パッケージ基板PB34a下部にボール構造体BS34が提供される。
【0322】
以下に、本発明の技術的思想による実施例による電子装置について説明する。
図66を参照して本発明の技術的思想の一実施例による電子装置について説明する。
【0323】
図66に示すように、回路基板100a上に互いに離隔された第1半導体パッケージPKGA1、第2半導体パッケージPKGB1、第3半導体パッケージPKGC1、及びアンテナユニットAT1が提供される。前記回路基板100aはボードまたは印刷回路基板とすることができる。前記第1半導体パッケージPKGA1は第1半導体チップPCH1aを含み、前記第2半導体パッケージPKGB1は第2半導体チップPCH1bを含み、前記第3半導体パッケージPKGC1は第3半導体チップPCH1cを含む。
【0324】
いくつかの実施例において、前記第1半導体パッケージPKGA1の上部面及び側面を覆う第1電磁波遮蔽構造体ESS1_1が提供され、前記第2半導体パッケージPKGB1の上部面及び側面を覆う第2電磁波遮蔽構造体ESS1_2が提供される。前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2のそれぞれは、第1偏波器ESS1_1a、ESS1_2a及び第2偏波器ESS1_1b、ESS1_2bを含む。
いくつかの実施例において、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2は絶縁性とすることができる。しかしながら、本発明の技術的思想はこれに限定されず、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2は導電性であるか、または導電性物質を含む構造体とすることができる。
【0325】
前記第1及び第2半導体パッケージPKGA1、PKGB1と前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2との間の位置関係は例示的なものであって、本発明の技術的思想はこれに限定されない。例えば、第1及び第2半導体パッケージPKGA1、PKGB1のうちのいずれか1つは前述の実施例において説明したように、電磁波遮蔽構造体によって保護される半導体素子または半導体パッケージのうちのいずれか1つとすることができる。
【0326】
前記第1及び第2半導体パッケージPKGA1、PKGB1、及び前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2を覆う導電性電磁波遮蔽構造体CS1が提供される。前記導電性電磁波遮蔽構造体CS1は、上部プレートCST1及び前記上部プレートCST1の端から前記回路基板100aに延長された側壁構造体CSS1を含むことができる。前記導電性電磁波遮蔽構造体CS1はシールドカンとすることができる。前記導電性電磁波遮蔽構造体CS1はステンレスまたはチタンを含む金属材質からなることができる。
【0327】
前記導電性電磁波遮蔽構造体CS1と前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2との間には空間AS1が形成される。
【0328】
前記第1及び第2半導体パッケージPKGA1、PKGB1との間には、前記第1及び第2半導体パッケージPKGA1、PKGB1の側壁を覆う前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2が提供される。よって、前記第1及び第2半導体パッケージPKGA1、PKGB1のうちいずれか1つのパッケージから発生する電磁波は、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2により遮断されて隣接する他の半導体パッケージに影響を与えないものとすることができる。
【0329】
また、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2及び前記導電性電磁波遮蔽構造体CS1によって、外部から発生した電磁波から前記第1及び第2半導体パッケージPKGA1、PKGB1を保護することができ、反対に前記第1及び第2半導体パッケージPKGA1、PKGB1から発生する電磁波から外部の電子機器や人体を保護することができる。すなわち、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2及び前記導電性電磁波遮蔽構造体CS1は外部の電磁波から前記第1及び第2半導体チップPCH1a、PCH1bを保護することができる。また、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2及び前記導電性電磁波遮蔽構造体CS1は、前記第1及び第2半導体チップPCH1a、PCH1bから発生する電磁波が外部の電子機器及び人体に影響を与えることを防止することができる。
【0330】
一方、前記導電性電磁波遮蔽構造体ES1は前記回路基板100aの接地パッドGPaを介して接地されることができる。しかしながら、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2は接地されない場合もある。よって、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2を別に接地させなくても、前記第1及び第2電磁波遮蔽構造体ESS1_1、ESS1_2を用いて電磁波を遮断させることができる。
【0331】
図67を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0332】
図67を参照すると、図66のように、回路基板100b上に互いに離隔された第1半導体パッケージPKGA2、第2半導体パッケージPKGB2、第3半導体パッケージPKGC2及びアンテナユニットAT2が提供される。前記第1半導体パッケージPKGA2は第1半導体チップPCH2aを含み、前記第2半導体パッケージPKGB2は第2半導体チップPCH2bを含み、前記第3半導体パッケージPKGC2は第3半導体チップPCH2cを含む。
【0333】
前記第1半導体パッケージPKGA2の上部面及び側面を覆う第1電磁波遮蔽構造体ESS2が提供される。前記第1電磁波遮蔽構造体ESS2は前述の実施例のように第1偏波器及び第2偏波器を含む。前記第1電磁波遮蔽構造体ESS2は絶縁性または導電性とすることができる。
【0334】
前記回路基板100b上に前記第1及び第2半導体パッケージPKGA2、PKGB2、及び前記第1電磁波遮蔽構造体ESS2を覆う導電性電磁波遮蔽構造体CS2が提供される。前記導電性電磁波遮蔽構造体CS2は、前記回路基板100bの接地パッドGPbを介して前記回路基板100bに接地される。
【0335】
したがって、前記第1電磁波遮蔽構造体ESS2は、前記第1半導体パッケージPKGA2内の前記第1半導体チップPCH2aの上部面及び側面を覆うように提供される。そして、前記第1電磁波遮蔽構造体ESS2の一部分は前記第1及び第2半導体パッケージPKGA2、PKGB2との間に位置する。よって、前記第1電磁波遮蔽構造体ESS2は、前記第1半導体パッケージPKGA2から発生する電磁波から前記第2半導体パッケージPKGB2を保護することができ、前記第2半導体パッケージPKGB2から発生する電磁波から前記第1半導体パッケージPKGA2を保護することができる。
【0336】
図68を参照して本発明の技術的思想のさらに他の実施例による電子装置について説明する。
【0337】
図68に示すように、回路基板100c上に互いに離隔された第1半導体パッケージPKGA3、第2半導体パッケージPKGB3、第3半導体パッケージPKGC3、及びアンテナユニットAT3が提供される。前記第1半導体パッケージPKGA3は第1半導体チップPCH3aを含み、前記第2半導体パッケージPKGB3は第2半導体チップPCH3bを含み、前記第3半導体パッケージPKGC3は第3半導体チップPCH3cを含む。
【0338】
前記第1半導体パッケージPKGA3の上部面及び側面を覆いながら、前記第2半導体パッケージPKGB2の上部面及び側面を覆う第1電磁波遮蔽構造体ESS3が提供される。前記第1電磁波遮蔽構造体ESS3は前述の実施例のように第1偏波器及び第2偏波器を含む。また、前記第1電磁波遮蔽構造体ESS3は絶縁性または導電性とすることができる。前記第1電磁波遮蔽構造体ESS3は、前記パッケージの上部面を覆う部分ESS3t、パッケージの側面を覆う部分ESS3s、及び前記回路基板100cを覆う部分ESS3bを含む。
【0339】
前記第1及び第2半導体パッケージPKGA3、PKGB3、及び前記第1電磁波遮蔽構造体ESS3を覆う導電性電磁波遮蔽構造体CS3が提供される。前記導電性電磁波遮蔽構造体CS3は前記回路基板100cの接地パッドGPcを介して前記回路基板100cに接地される。
【0340】
図69を参照して本発明の技術的思想のさらに他の実施例による電子装置について説明する。
【0341】
図69に示すように、回路基板100d上に互いに離隔された第1半導体パッケージPKGA4、第2半導体パッケージPKGB4、第3半導体パッケージPKGC4、及びアンテナユニットAT4が提供される。前記第1半導体パッケージPKGA4は第1半導体チップPCH4aを含み、前記第2半導体パッケージPKGB4は第2半導体チップPCH4bを含み、前記第3半導体パッケージPKGC4は第3半導体チップPCH4cを含む。
【0342】
前記第1半導体パッケージPKGA4及び前記第2半導体パッケージPKGB4の上部面を同時に覆いながら、互いに対向しない前記第1及び第2半導体パッケージPKGA4、PKGB4の側面を覆う第1電磁波遮蔽構造体ESS4が提供される。すなわち、前記第1電磁波遮蔽構造体ESS4は、前記第1及び第2半導体パッケージPKGA4、PKGB4との間を空間AS4aとして残しておいて、前記第1及び第2半導体パッケージPKGA4、PKGB4を覆う。前記第1電磁波遮蔽構造体ESS4は第1偏波器及び第2偏波器を含む。前記第1電磁波遮蔽構造体ESS4は絶縁性とすることができる。それとは異なって、前記第1電磁波遮蔽構造体ESS4は導電性物質を含むことができる。
【0343】
前記第1及び第2半導体パッケージPKGA4、PKGB4、及び前記第1電磁波遮蔽構造体ESS4を覆う導電性電磁波遮蔽構造体CS4が提供される。前記導電性電磁波遮蔽構造体CS4は前記回路基板100dの接地パッドGPdを介して前記回路基板100dに接地される。
【0344】
図70を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0345】
図70に示すように、回路基板100e上に互いに離隔された第1半導体パッケージPKGA5、第2半導体パッケージPKGB5、第3半導体パッケージPKGC5、及びアンテナユニットAT5が提供される。前記第1半導体パッケージPKGA5は第1半導体チップPCH5aを含み、前記第2半導体パッケージPKGB5は第2半導体チップPCH5bを含み、前記第3半導体パッケージPKGC5は第3半導体チップPCH5cを含む。
【0346】
前記第1〜第3半導体パッケージPKGA5、PKGB5、PKGC5が提供された前記回路基板100eの表面上に提供され、前記第1〜第3半導体パッケージPKGA5、PKGB5、PKGC5を覆う絶縁性電磁波遮蔽構造体ESS5が提供される。この場合に、前記絶縁性電磁波遮蔽構造体ESS5は前記アンテナユニットAT5を覆わない場合もある。
【0347】
前記絶縁性電磁波遮蔽構造体ESS5の一部を覆い、前記第1及び第2半導体パッケージPKGA5、PKGB5を覆う導電性電磁波遮蔽構造体CS5が提供される。この場合に、前記導電性電磁波遮蔽構造体CS5は、前記絶縁性電磁波遮蔽構造体ESS5を貫通し、前記回路基板100eの接地パッドGPeを介して前記回路基板100eに接地される。
【0348】
前記絶縁性電磁波遮蔽構造体ESS5は、前記導電性電磁波遮蔽構造体CS5内のパッケージを覆う第1部分ESS5a、前記導電性電磁波遮蔽構造体CS5外のパッケージを覆う第2部分ESS5b、及び前記回路基板100eを覆う第3部分ESS5cを含む。前記絶縁性電磁波遮蔽構造体ESS5の前記第1部分ESS5aは閉鎖部分(enclosed portion)とすることができ、前記絶縁性電磁波遮蔽構造体ESS5の前記第2部分ESS5は露出部分(exposed portion)とすることができる。前記導電性電磁波遮蔽構造体ES5は前記絶縁性電磁波遮蔽構造体ESS5の前記閉鎖部分ESS5aを覆うように配置されることができる。よって、第1及び第2半導体パッケージPKGA5、PKGB5は、前記導電性電磁波遮蔽構造体CS5及び前記絶縁性電磁波遮蔽構造体ESS5によって二重に電磁波から遮蔽され、前記第3半導体パッケージPKGC5は前記絶縁性電磁波遮蔽構造体ESS5によって電磁波から遮蔽されることができる。
【0349】
図71を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0350】
図71に示すように、回路基板100f上に互いに離隔された第1半導体パッケージPKGA6、第2半導体パッケージPKGB6、及びアンテナユニットAT6が提供される。
【0351】
前記回路基板100f上に前記第1及び第2半導体パッケージPKGA6、PKGB6を覆い、前記アンテナユニットAT6は覆わない絶縁性電磁波遮蔽構造体ESS6が提供される。前記絶縁性電磁波遮蔽構造体ESS6は前記第1及び第2半導体パッケージPKGA6、PKGB6の上部面を覆う部分、前記第1及び第2半導体パッケージPKGA6、PKGB6の側面を覆う部分、及び前記回路基板100fの上部面を覆う部分を含む。よって、前記第1及び第2半導体パッケージPKGA6、PKGB6の上部面と側面は前記絶縁性電磁波遮蔽構造体ESS6により電磁波から遮蔽されることができる。前記絶縁性電磁波遮蔽構造体ESS6は前述の実施例において説明したように、順に積層された第1偏波器及び第2偏波器を含む。
【0352】
図72を参照して本発明の技術的思想の他の実施例による電子装置について説明する。
【0353】
図72に示すように、回路基板100g上に互いに離隔された第1半導体パッケージPKGA7、第2半導体パッケージPKGB7、及びアンテナユニットAT7が提供される。
【0354】
前記回路基板100g上に前記第1及び第2半導体パッケージPKGA7、PKGB7を覆い、前記アンテナユニットAT7は覆わない絶縁性電磁波遮蔽構造体ESS7が提供される。
【0355】
前記絶縁性電磁波遮蔽構造体ESS6は、前記第1半導体パッケージPKGA7の上部面を覆いながら前記第2半導体パッケージPKGB7の上部面を覆うように延長される。よって、前記第1及び第2半導体パッケージPKGA7、PKGB7との間に第1空間AS7aが形成される。また、前記絶縁性電磁波遮蔽構造体ESS6は、前記第1及び第2半導体パッケージPKGA7、PKGB7の上部面から前記回路基板100gの上部面を覆うように延長される。前記絶縁性電磁波遮蔽構造体ESS6は、前記第1及び第2半導体パッケージPKGA7、PKGB7の側面を覆い、前記第1及び第2半導体パッケージPKGA7、PKGB7の上部面を覆う。
前記第1及び第2半導体パッケージPKGA7、PKGB7の側面を覆う前記絶縁性電磁波遮蔽構造体ESS6の部分と前記第1及び第2半導体パッケージPKGA7、PKGB7の側面との間には第2空間AS7bが形成される。すなわち、前記絶縁性電磁波遮蔽構造体EESS7は前記第1及び第2半導体パッケージPKGA7、PKGB7の側面を直接的に覆わないで、前記第1及び第2半導体パッケージPKGA7、PKGB7の側面と離隔される。
一方、図66〜図72で説明した半導体パッケージと電磁波遮蔽構造体との間の配置形態は例示的なものであって、本発明の技術的思想は図1〜図11、及び図20〜図66の実施例のうちのいずれか1つまたは2つ以上の実施例が適用されて電磁波から保護または遮断される半導体パッケージが、図66〜図72で説明した回路基板上に配置されることを含む。
【0356】
本発明の技術的思想の実施例による電子システムについて説明する。
図73に示すように、電子装置200は、保存装置210、制御装置220及び入力/出力装置230を含む。前記入力/出力装置230は、入力装置233、ディスプレイ装置236、及び無線通信装置239を含む。
【0357】
前記保存装置210は、ハードディスクドライブ保存装置、不揮発性メモリ(例えば、フラッシュメモリまたはその他のEEPROM)、揮発性メモリ(例えば、バッテリ基板SDRAMまたはDRAM)のような1つ以上の相異する類型の保存装置を含む。前記保存装置210は、本発明の技術的思想による実施例のうちいずれか1つを含む。例えば、前記保存装置210は本発明の技術的思想による半導体パッケージのうち少なくとも1つを含む。
【0358】
前記制御装置220は電子装置200の動作を制御するのに用いることができる。例えば、前記制御装置220はマイクロプロセッサなどを含む。前記制御装置220は本発明の技術的思想による実施例のうちいずれか1つを含む。例えば、前記制御装置220は本発明の技術的思想による半導体パッケージのうち少なくとも1つを含む。
【0359】
前記入力/出力装置230は、電子装置200にデータが供給されるようにして電子装置200から外部装置にデータが提供できるようにするために用いることができる。例えば、ディスプレイスクリーン、ボタン、フォト、タッチスクリーン、ジョイ・スティック、クリックホイール、スクロ−リングホイール、タッチパッド、キーパッド、キーボード、マイク、カメラなどを含むことができる。
【0360】
無線通信装置239は、1つ以上の集積回路、電力増幅器回路、受動RFコンポネント、1つ以上のアンテナ、及びRF無線信号を処理するためのその他の回路に形成されるラジオ−周波数RF送受信機回路のような通信回路を含む。無線信号はさらに光を用いて(例えば、赤外線通信を用いて)送信することができる。
【0361】
本発明の技術的思想の実施例による電子装置について説明する。
図74に示すように、内部空間を有するハウジング300が提供される。前記ハウジング300は、プラスチック、ガラス、セラミックスまたは金属のような物質、またはこれら物質が混合した形態に形成することができる。前記ハウジング300の内部面に第1絶縁性電磁波遮蔽構造体315が提供される。前記第1絶縁性電磁波遮蔽構造体315は順に積層された第1及び第2偏波器310、313を含む。
【0362】
いくつかの実施例において、電子装置が前記第1絶縁性電磁波遮蔽構造体315を採択することで、前記ハウジング300を構成する物質のうち実質的に電磁波を遮断することができないプラスチックの比重を高めることができる。すなわち、電子装置が前記第1絶縁性電磁波遮蔽構造体315を採択することで、前記ハウジング300においてプラスチックよりも相対的に重いながら電磁波を遮断することができる金属の比重を減少させることができるため、電子装置の全体重さを減少させることができる。
【0363】
前記ハウジング300の内部空間に処理装置320が提供される。前記処理装置320は制御装置及び保存装置を含むことができる。また、前記処理装置320は前述した本発明の技術的思想の実施例による半導体素子、半導体パッケージ、または電子装置を含むことができる。例えば、前記処理装置320は図66で説明した導電性遮蔽構造体CS1のような導電性電磁波遮蔽構造体CSを含み、図66で説明した絶縁性電磁波遮蔽構造体ESS1_1のような絶縁性電磁波遮蔽構造体ISを含むことができる。そして、前記絶縁性電磁波遮蔽構造体ISは前記導電性電磁波遮蔽構造体CS内に提供される。よって、前記処理装置ISを構成する電子部品は前記絶縁性電磁波遮蔽構造体ISと前記導電性電磁波遮蔽構造体CSによって二重に電磁波から遮蔽されることができる。
【0364】
前記ハウジング300の内部空間に電源接続部353により前記処理装置320と接続された電源供給部350が提供される。例えば、電子装置が携帯用電子機器である場合に、前記電源供給部350はバッテリとすることができる。
【0365】
前記ハウジング300の一側に提供または結合され、前記処理装置320と接続部363により電気的に接続された入力/出力装置360が提供される。前記入力/出力装置360は、ディスプレイ、タッチスクリーンなどを含む。ここで、ディスプレイのディスプレイ面は前記ハブジング300の外部に露出する。前記ハウジング300内部及び前記ハウジング300の一部に提供された無線通信ユニット339を含む。前記無線通信ユニット339は、送受信機回路部分330、アンテナ333、及び前記アンテナ333と前記送受信機回路部分330とを接続する接続部336を含む。
【0366】
本発明の実施例によれば、互いに直交する透過軸を有する第1及び第2偏波器を含む電磁波遮蔽構造体が提供される。このような電磁波遮蔽構造体は外部の電磁波から、半導体素子、半導体パッケージ、電子装置、及び電子システムを保護することができる。また、電磁波遮蔽構造体は、半導体素子、半導体パッケージ、電子装置、及び電子システムから発生する電磁波が外部の電子機器及び人体に影響を及ぼすことを防止することができる。また、互いに隣接する第1及び第2半導体チップとの間に提供された電磁波遮蔽構造体によって、第1半導体チップから発生する電磁波から第2半導体チップを保護することができる。
【0367】
以上、添付した図面を参照して本発明の実施例を概略的に説明したが、本発明が属する技術分野にて通常の知識を有する者であれば本発明がその技術的思想や必須の特徴を変更せずに、他の具体的な形態として実施できるものと理解することができる。したがって、以上に記述した実施例はすべての面から例示的なものであって、限定されないことを理解すべきである。
【産業上の利用可能性】
【0368】
本発明の技術的思想の実施例による半導体素子、半導体パッケージ、及び電子装置は、電子製品を構成する部品を生産する産業分野及び電子製品を生産する産業分野に多様に適用可能である。
【符号の説明】
【0369】
100a〜100g 回路基板
PKGA1〜PKGA7、PKGB1〜PKGB7、PKGC1〜PKGC7 半導体パッケージ
PCH 半導体チップ
ESS1〜ESS7 絶縁性電磁波遮蔽構造体
ESS1_1a、ESS1_2a 第1偏波器
ESS1_1b、ESS1_2b 第2偏波器
CS1〜CS7 導電性電磁波遮蔽構造体
AS1〜AS7 空間
AT1〜AT7 アンテナユニット
GPa〜GPe 接地パッド
【特許請求の範囲】
【請求項1】
回路基板と、
前記回路基板上に設けられた第1半導体パッケージと、
前記回路基板上に設けられ、前記第1半導体パッケージと離隔された第2半導体パッケージと、
前記第1半導体パッケージの上部面及び側面上に設けられた絶縁性電磁波遮蔽構造体と、
前記回路基板上に設けられ、前記第1半導体パッケージ及び第2半導体パッケージ、及び前記絶縁性電磁波遮蔽構造体を覆う導電性電磁波遮蔽構造体と、
を備えることを特徴とする電子装置。
【請求項2】
前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器、及び前記第1透過軸と直交する第2透過軸を有する第2偏波器を含むことを特徴とする請求項1に記載の電子装置。
【請求項3】
第1半導体チップと、
第2半導体チップと、
前記第1半導体チップと前記第2半導体チップとの間の絶縁性電磁波遮蔽構造体と、
を備え、
前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と異なる第2透過軸を有する第2偏波器を含むことを特徴とする電子装置。
【請求項4】
パッケージ基板をさらに備え、
前記第1半導体チップ及び前記第2半導体チップは、前記パッケージ基板上に設けられることを特徴とする請求項3に記載の電子装置。
【請求項5】
前記第1半導体チップ及び前記第2半導体チップは、前記パッケージ基板上に垂直積層されることを特徴とする請求項4に記載の電子装置。
【請求項6】
前記第1半導体チップ及び前記第2半導体チップは、前記パッケージ基板上に水平方向に互いに離隔されていることを特徴とする請求項4に記載の電子装置。
【請求項7】
電気的に接地させるための接地パッドを備える回路基板と、
前記回路基板上に配置された少なくとも1つの第1半導体チップパッケージと、
閉鎖部分及び露出部分を含む絶縁性電磁波遮蔽構造体と、
前記絶縁性電磁波遮蔽構造体の前記閉鎖部分を覆い、前記接地パッドと接触するために前記絶縁性電磁波遮蔽構造体を貫通する導電性電磁波遮蔽構造体と、
を備え、
前記絶縁性電磁波遮蔽構造体の前記閉鎖部分は、前記回路基板及び少なくとも1つの第1半導体チップパッケージ上に配置されていることを特徴とする電子装置。
【請求項8】
前記回路基板上に配置され、前記導電性電磁波遮蔽構造体の外部に配置された半導体チップをさらに備え、
前記絶縁性電磁波遮蔽構造体の前記露出部分は、前記回路基板及び前記半導体チップ上に配置されていることを特徴とする請求項7に記載の電子装置。
【請求項1】
回路基板と、
前記回路基板上に設けられた第1半導体パッケージと、
前記回路基板上に設けられ、前記第1半導体パッケージと離隔された第2半導体パッケージと、
前記第1半導体パッケージの上部面及び側面上に設けられた絶縁性電磁波遮蔽構造体と、
前記回路基板上に設けられ、前記第1半導体パッケージ及び第2半導体パッケージ、及び前記絶縁性電磁波遮蔽構造体を覆う導電性電磁波遮蔽構造体と、
を備えることを特徴とする電子装置。
【請求項2】
前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器、及び前記第1透過軸と直交する第2透過軸を有する第2偏波器を含むことを特徴とする請求項1に記載の電子装置。
【請求項3】
第1半導体チップと、
第2半導体チップと、
前記第1半導体チップと前記第2半導体チップとの間の絶縁性電磁波遮蔽構造体と、
を備え、
前記絶縁性電磁波遮蔽構造体は、第1透過軸を有する第1偏波器及び前記第1透過軸と異なる第2透過軸を有する第2偏波器を含むことを特徴とする電子装置。
【請求項4】
パッケージ基板をさらに備え、
前記第1半導体チップ及び前記第2半導体チップは、前記パッケージ基板上に設けられることを特徴とする請求項3に記載の電子装置。
【請求項5】
前記第1半導体チップ及び前記第2半導体チップは、前記パッケージ基板上に垂直積層されることを特徴とする請求項4に記載の電子装置。
【請求項6】
前記第1半導体チップ及び前記第2半導体チップは、前記パッケージ基板上に水平方向に互いに離隔されていることを特徴とする請求項4に記載の電子装置。
【請求項7】
電気的に接地させるための接地パッドを備える回路基板と、
前記回路基板上に配置された少なくとも1つの第1半導体チップパッケージと、
閉鎖部分及び露出部分を含む絶縁性電磁波遮蔽構造体と、
前記絶縁性電磁波遮蔽構造体の前記閉鎖部分を覆い、前記接地パッドと接触するために前記絶縁性電磁波遮蔽構造体を貫通する導電性電磁波遮蔽構造体と、
を備え、
前記絶縁性電磁波遮蔽構造体の前記閉鎖部分は、前記回路基板及び少なくとも1つの第1半導体チップパッケージ上に配置されていることを特徴とする電子装置。
【請求項8】
前記回路基板上に配置され、前記導電性電磁波遮蔽構造体の外部に配置された半導体チップをさらに備え、
前記絶縁性電磁波遮蔽構造体の前記露出部分は、前記回路基板及び前記半導体チップ上に配置されていることを特徴とする請求項7に記載の電子装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】
【図12F】
【図12G】
【図12H】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図18C】
【図18D】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】
【図12F】
【図12G】
【図12H】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図18C】
【図18D】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【公開番号】特開2012−248848(P2012−248848A)
【公開日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願番号】特願2012−120828(P2012−120828)
【出願日】平成24年5月28日(2012.5.28)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】129,Samsung−ro,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】
【公開日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願日】平成24年5月28日(2012.5.28)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】129,Samsung−ro,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】
[ Back to top ]