半導体素子の製造方法
【課題】ＺｎＯ膜を活性層に用いた半導体素子において、低温プロセスを用いて半導体素子としての特性を向上させる。
【解決手段】ＺｎＯ膜４０を活性層に用いた半導体素子の活性層形成過程において、ＺｎＯ膜４０に対して紫外光のパルスレーザによってレーザアニールＬ１を行い低抵抗化し、このとき過度に低抵抗化したＺｎＯ膜４０のチャネル部の比抵抗値を酸化処理によって１０３Ω・ｃｍ以上にまで上げる。
【解決手段】ＺｎＯ膜４０を活性層に用いた半導体素子の活性層形成過程において、ＺｎＯ膜４０に対して紫外光のパルスレーザによってレーザアニールＬ１を行い低抵抗化し、このとき過度に低抵抗化したＺｎＯ膜４０のチャネル部の比抵抗値を酸化処理によって１０３Ω・ｃｍ以上にまで上げる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するものであり、特に詳細には、半導体膜の酸化処理または加熱処理による比抵抗値の制御を利用した半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＺｎＯ等の酸化物半導体が登場しフレキシブルな各種デバイスが注目を浴びている。このフレキシブルデバイスは、電子ペーパやフレキシブルディスプレイ等への展開をはじめその用途は幅広い。しかし、酸化物半導体は、Ｓｉ系半導体のようにドーピング（不純物打ち込み）による低抵抗化（高濃度キャリア生成）技術が構築されていないため、酸化物半導体膜を活性層とする所望の特性を備えた半導体素子を作製することは難しい。そのため、後処理をすることにより酸化物半導体膜の比抵抗値を制御して半導体素子の特性を向上させる手法が多く用いられており、例えば特許文献１には、酸化物半導体膜を５００℃で加熱処理する記載がある。
【０００３】
しかしながら、特許文献１の手法では、プラスティック基板等を用いた半導体素子の作製は不可能である。これは、フレキシブルデバイスの構成が、基本的に樹脂基板等のフレキシブル基板上に、パターニングされた結晶性の半導体や金属の膜を備えたものとなっているためである。つまり、フレキシブル基板は、ガラス基板等の無機基板に比して基板の耐熱性が低いため、フレキシブルデバイスの製造工程は、すべてのプロセスを基板の耐熱温度以下で行う必要があるのである。例えば樹脂基板の耐熱温度は、材料にもよるが、通常１５０〜２００℃であり、ポリイミド等の比較的耐熱性の高い材料でも耐熱温度はせいぜい３００℃程度である。
【０００４】
そこで、上記の後処理としてレーザアニール法が検討されている。レーザアニール法は、エキシマレーザなどの高エネルギーパルス光を試料に照射して半導体材料を瞬間的に溶融させ結晶化させるため、基板に影響を与えることなく酸化物半導体膜の比抵抗値の制御が可能となる。
【特許文献１】特開２００７−１４２１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、エキシマレーザを用いたレーザアニールによる後処理をした場合にはＺｎＯ膜は過度に低抵抗化してしまうため、ＺｎＯ膜を半導体素子の活性層として用いることができないといった問題がある。
【０００６】
本発明は上記問題に鑑みてなされたものであり、ＺｎＯ膜を半導体素子の活性層として用いるために、レーザアニールによる後処理によって過度に低抵抗化してしまったＺｎＯ膜の比抵抗値の制御を可能とする半導体素子の製造方法の提供を目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明者は、過度に低抵抗化してしまったＺｎＯ膜に酸化処理をすることによって比抵抗値の制御ができることに注目し、本発明に至った。
【０００８】
すなわち、本発明による半導体素子の製造方法は、
ゲート電極と半導体活性層との間にゲート絶縁層を挟んでなる構造体が基板上に設けられ、該半導体活性層に接続するソース電極およびドレイン電極が形成されてなる半導体素子の製造方法において、
半導体活性層を形成する工程として、
ゲート絶縁膜または基板の上にＺｎＯ膜を作製する第１の工程と、
ＺｎＯ膜の略全体に紫外光のパルスレーザを照射して、パルスレーザを照射した領域におけるＺｎＯ膜の比抵抗値を１０２Ω・ｃｍ以下に変化させる第２の工程と、
その後、パルスレーザを照射した領域のうち、活性層を含む領域に酸化処理を施して、酸化処理を施した領域における半導体活性層の比抵抗値を１０３Ω・ｃｍ以上に変化させる第３の工程とを順次実施することを特徴とするものである。
【０００９】
ここで、上記「ＺｎＯ膜」とは、主成分が酸化亜鉛である金属酸化物膜を意味する。なお、酸化亜鉛が「主成分」であるとは、酸化亜鉛以外の成分がモル比１０％以下であることを意味する。
【００１０】
また、第１の工程におけるＺｎＯ膜は、ＺｎＯ膜の原料液を用いた液相法や、原料液を用いないドライプロセス等の種々の方法により作製することができる。そして、その後加熱やレーザアニール等の処理を施してもよい。つまり本発明は、第２の工程の前に加熱やレーザアニール等の処理を施してもよい。成膜方法としては、特に制限なく適宜、塗布法、蒸着法、スパッタリング法、ＣＶＤ法等を用いることができる。
【００１１】
本発明において、ＺｎＯ膜を作製する方法は、無機原料、有機前駆体原料および有機無機複合前駆体原料からなる群より選択される少なくとも１種の原料と、有機溶媒とを含む原料液を用いた液相法によるものであることが好ましい。液相法としては、特に制限なく、例えばゾルゲル法、ミスト法、そして後述するナノ粒子法等を用いることができる。
【００１２】
ここで、「無機原料」とは、例えばＺｎＯ膜の構成元素を有する粒子等を意味するものとする。この無機原料は、酸化処理或いは加熱処理等されることによりＺｎＯ膜の一部となり、また結晶成長する際の結晶核となりうる原料である。
【００１３】
そして、「有機前駆体原料」とは、例えば金属アルコキシド等のＺｎＯ膜の構成元素を有する化合物等を意味するものである。この有機前駆体が酸化処理或いは加熱処理等されることにより、上記構成元素がＺｎＯ膜の一部となる。一方、この有機前駆体の一部は加熱撹拌等されることにより粒子化されて上記無機原料ともなる。
【００１４】
さらに、「有機無機複合前駆体原料」とは、有機前駆体を粒子化させる過程で形成される、粒子化の反応が途中まで進行した状態の有機物と無機物を含んだ状態にある粒子を意味するものとする。
【００１５】
上記のように、無機原料、有機前駆体原料および有機無機複合前駆体原料はそれぞれＺｎＯ膜の構成元素を含むものである。
【００１６】
また、第３の工程において、比抵抗値を１０４Ω・ｃｍ以上に変化させることが好ましい。
【００１７】
さらに、酸化処理は、酸素ラジカル処理および１５０℃以下の加熱処理からなる群より選択される少なくとも１種の処理を酸素存在下で実施するものであることが好ましい。この場合、酸素ラジカル処理は、ＵＶオゾン処理またはプラズマ処理であることが好ましい。
【００１８】
そして、パルスレーザのパルス半値幅は１００ｎｓ以下であることが好ましく、パルスレーザは、ＡｒＦ、ＫｒＦおよびＸｅＣｌからなる群より選択されるいずれかの混合ガスを用いたエキシマレーザであることが好ましい。
【００１９】
また、基板は樹脂を用いて形成される可撓性基板であることが好ましい。
【発明の効果】
【００２０】
本発明による半導体素子の製造方法によれば、半導体素子の活性層としてのＺｎＯ膜に対して、レーザアニールによる処理の後にさらに酸化処理をすることによって、レーザアニールによる処理によって過度に低抵抗化したＺｎＯ膜の比抵抗値を上げることができる。これにより、ＺｎＯ膜を活性層に用いた半導体素子の特性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明による実施形態について図面を用いて説明するが、本発明はこれに限られるものではない。
【００２２】
＜第１の実施形態＞
図１は、本実施形態による半導体素子の製造方法における製造フローを示す概略断面図である。
図示の通り、本実施形態による半導体素子の製造方法は、基板１０上に、パターニングされたゲート電極２０を形成し（図１ａ）、ゲート絶縁膜３０を形成し（図１ｂ）、物理的成膜によりＺｎＯ膜４０をゲート電極２０の上方に配置するよう作製し（図１ｃ）、そしてＺｎＯ膜４０に対して紫外光のパルスレーザＬ１でアニールすることによりその照射領域におけるＺｎＯ膜４０の結晶性を向上させると共に比抵抗値を１０２Ω・ｃｍ以下にまで低抵抗化し（図１ｄ）、その後さらにＺｎＯ膜４０に酸化処理を実施することで活性層の比抵抗値を１０３Ω・ｃｍ以上にまで上げ（図１ｅ）、ＺｎＯ膜４０に接続するようにソース電極６２およびドレイン電極６３をそれぞれ形成する（図１ｆ）ものである。
【００２３】
また、本製造方法によって製造される半導体素子（図１ｆ）は、ボトムゲート型の薄膜トランジスタ（ＴＦＴ）である。
【００２４】
基板１０は、ガラス基板やフレキシブル基板等特に制限はないが、可撓性、耐久性および耐熱性等の観点から、例えばポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリイミド（ＰＩ）およびポリエーテルサルフォン（ＰＥＳ）等の樹脂を用いて形成される可撓性基板が好ましい。なお、フレキシブル基板を用いる場合には基板の熱変形を防ぐため、プロセス温度は２００℃以下、より好ましくは１５０℃以下に抑えることが好ましい。
【００２５】
ゲート電極２０は、導電性に優れるものが好ましく、例えばＡｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔおよびこれらの合金等を用いることが好ましい。また、ＩＴＯ（酸化インジウム錫）等の導電性を有する非金属膜であってもよい。
【００２６】
ゲート絶縁膜３０は、絶縁性および誘電性の観点から、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯｘＮｙ等のシリコン酸化物あるいはシリコン窒化物や、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３等の金属酸化物を用いることが好ましく、特にシリコン酸化物あるいはシリコン窒化物が好ましい。そして、ゲート絶縁膜３０の膜厚は、諸条件により適宜選択でき５０〜５００ｎｍ程度が好ましい。
【００２７】
ＺｎＯ膜４０の膜厚は、諸条件により適宜選択でき２０〜５００ｎｍ程度が好ましい。また、ＺｎＯ膜４０の物理的成膜方法は、特に制限なく適宜、蒸着法、スパッタリング法、ＣＶＤ法等を用いることができる。
【００２８】
紫外光のパルスレーザＬ１は、およそ１５０ｎｍ〜３５０ｎｍ帯域の波長であり、例えばＸｅＣｌエキシマレーザ（λ＝３０８ｎｍ）、ＫｒＦエキシマレーザ（λ＝２４８ｎｍ）およびＡｒＦエキシマレーザ（λ＝１９３ｎｍ）等を用いることができる。また、パルスレーザのパルス半値幅は１００ｎｓ以下であることが好ましく、数１０ｎｓ以下であることがより好ましい。
【００２９】
酸化処理は、ＺｎＯ膜４０の活性層の部分を酸化させることができる処理ならば特に制限はないが、酸素ラジカル処理および１５０℃以下の加熱処理からなる群より選択される少なくとも１種の処理を酸素存在下で実施するものであることが好ましい。この場合、酸素ラジカル処理は、ＵＶオゾン処理またはプラズマ処理であることが好ましい。ＵＶオゾン処理における、紫外光の光源としては低圧Ｈｇランプやキセノン・エキシマランプ等を使用することができる。
【００３０】
加熱処理は、加熱時間１０分〜６時間および加熱温度１５０℃以下、好ましくは常温〜１５０℃、より好ましくは１００〜１５０℃の条件下で行う。ただし、基板に樹脂製基板を用いた場合には、樹脂製基板の耐熱温度以下の温度範囲で適宜選択することが可能である。例えば、アルコキシド溶液塗布後、紫外レーザ光照射によって作製したＺｎＯ膜では、大気中で２００℃、３０分加熱処理を行うことにより、比抵抗値を６．０×１０−３Ω・ｃｍから５．２×１０３Ω・ｃｍまで増加させることができる。
【００３１】
そして、ＵＶオゾン処理は、低圧Ｈｇランプ（λ＝１８５ｎｍ、２５４ｎｍ）を用いて３分〜３時間程度の条件下で行うことが好ましく、上記加熱処理を併用することも可能であり、特に同時に実施した場合はより効果的である。例えば、低圧Ｈｇランプを用いて９０分のＵＶオゾン処理をすると同時に１５０℃、６０分の加熱処理を行うことにより効果的な酸化処理を実施することができる。この場合、ＵＶオゾン処理の９０分の間に、１５０℃に維持された加熱処理が６０分含まれていれば足りる。
【００３２】
また、プラズマ処理は、Ｏ２プラズマを用いて５０〜３００Ｐａ、１００〜１０００Ｗ、３０秒〜２時間程度の条件下で行うことが好ましく、ＵＶオゾン処理と同様に上記加熱処理を併用することも可能であり、特に同時に実施した場合はより効果的である。例えば、Ｏ２プラズマを用いて１００Ｐａ、５００Ｗ、２０分のプラズマ処理をすると同時に１５０℃、３０分の加熱処理を行うことにより効果的な酸化処理を実施することができる。この場合も上記と同様に、１５０℃に維持された加熱処理の３０分の間に、プラズマ処理が２０分含まれていれば足りる。
【００３３】
なお、必ずしもＺｎＯ膜４０全体を酸化処理する必要はなく、ＺｎＯ膜４０の少なくとも活性層となる領域を酸化処理して比抵抗値を上げればよい。
【００３４】
ソース電極６２およびドレイン電極６３は、導電性に優れるものが好ましく、例えばＡｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔおよびこれらの合金等を用いることが好ましい。また、ＩＴＯ（酸化インジウム錫）等の導電性を有する酸化物膜であってもよい。
【００３５】
本発明による半導体素子の製造方法では、作製したＺｎＯ膜４０を紫外光のパルスレーザＬ１で一度レーザアニールすることにより結晶性を向上させているが、ＺｎＯ膜４０の比抵抗値が１０２Ω・ｃｍ以下にまで過度に低下してしまう。このような低抵抗化の原理は、ＺｎＯ膜４０に短波長光を照射することで、ＺｎＯ膜４０中に酸素欠陥が生じているためである。これにより、キャリア電子が生成されＺｎＯ膜４０中の可動キャリア密度が増加している。これは、ｎ型ドーパントをＳｉ系半導体膜中にドーピングし、キャリア電子を増加させることと同等な効果であるといえる。
【００３６】
そこで、その後さらに酸化処理を行うことにより、活性層の部分の比抵抗値を１０３Ω・ｃｍ以上にまで、より好ましくは１０４Ω・ｃｍ以上にまで上げる。そしてこの場合には上記の比抵抗値の上限は１０９Ω・ｃｍが好ましく、特に１０８Ω・ｃｍが好ましい。このような高抵抗化の原理は、上記の低抵抗化の原理の逆の現象により、ＺｎＯ膜４０中に生じている酸素欠陥が酸化により埋められるためである。これにより、キャリア電子が消滅しＺｎＯ膜４０中の可動キャリア密度が減少している。
【００３７】
なお、上記の下限値および上限値の設定は以下の理由による。本発明において、薄膜トランジスタの動作の定義としてＩｏｎ／Ｉｏｆｆ比が２桁以上取れていることを最低条件としている。そのため比抵抗値の下限値が１０３Ω・ｃｍ以上となり、４桁以上取れていることがより好ましいためこの場合は１０４Ω・ｃｍ以上となる。一方、上限値を１０８〜１０９Ω・ｃｍ程度としたのは、あまり高すぎるとＺｎＯ膜４０が絶縁膜になるためである。
【００３８】
これにより、ＺｎＯ膜４０を用いてＴＦＴに用いるのに適した活性層を作製することが可能となる。また、本発明による半導体素子の製造方法によれば、一度レーザアニールで良質な結晶を作製してから酸化処理を行うという工程なので、良質な結晶および半導体素子の良好な特性を維持しつつ製造工程を低温化することが可能となる。
【００３９】
さらに、本発明による半導体素子の製造方法によれば、レーザアニール、加熱処理および酸素ラジカル処理等の処理だけで比抵抗値を制御することが可能なため、シリコン半導体等に代表されるイオンドーピングといった煩雑な工程を必要とせず、半導体素子の製造工程を容易にすることが可能となる。
【００４０】
＜第２の実施形態＞
図２は、本実施形態による半導体素子の製造方法における製造フローを示す概略断面図である。本実施形態によって製造される半導体素子（図２ｆ）は、トップゲート型のＴＦＴである。したがって、その他の構成は、第１の実施形態の場合と同様であり、図１に示す第１の実施形態と同等の要素についての説明は、特に必要のない限り省略する。
【００４１】
図示の通り、本実施形態による半導体素子の製造方法は、基板１０上に、物理的成膜によりＺｎＯ膜４０を作製し（図２ａ）、そしてＺｎＯ膜４０に対して紫外光のパルスレーザＬ１でアニールすることによりその照射領域におけるＺｎＯ膜４０の結晶性を向上させると共に比抵抗値を１０２Ω・ｃｍ以下にまで低抵抗化し（図２ｂ）、その後さらにＺｎＯ膜４０に酸化処理を実施することで活性層の比抵抗値を１０３Ω・ｃｍ以上にまで上げ（図２ｃ）、ゲート絶縁膜３０を形成し（図２ｄ）、パターニングされたゲート電極２０をＺｎＯ膜４０の上方に配置するよう形成し（図２ｅ）、層間絶縁膜３１を形成し、この層間絶縁膜３１を開孔するコンタクトホールを介してＺｎＯ膜４０に接続するようにソース電極６２およびドレイン電極６３をそれぞれ形成する（図２ｆ）ものである。
【００４２】
層間絶縁膜３１は、ゲート絶縁膜３０と同様に、絶縁性および誘電性の観点から、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯｘＮｙ等のシリコン酸化物あるいはシリコン窒化物や、Ａｌ２Ｏ３、ＴｉＯ２ 、ＺｒＯ２ 、Ｙ２Ｏ３等の金属酸化物を用いることが望ましく、特にシリコン酸化物あるいはシリコン窒化物が望ましい。そして、層間絶縁膜３１の膜厚は、諸条件により適宜選択でき１００〜１０００ｎｍ程度が望ましい。
【００４３】
コンタクトホールは、ドライエッチングやウェットエッチング等のエッチングにより形成することができる。
【００４４】
本実施形態においても、第１の実施形態と同様に、レーザアニールによる後処理の後にさらに酸化処理を行っており、レーザアニールによる後処理によって過度に低抵抗化したＺｎＯ膜の比抵抗値を上げることができる。
これにより、ＺｎＯ膜４０を用いてＴＦＴに用いるのに適した活性層を作製することが可能となる。
以上により、本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００４５】
＜第３の実施形態＞
本実施形態による半導体素子の製造方法は、第１の実施形態において、ＺｎＯ膜４０を作製する方法として、無機原料、有機前駆体原料および有機無機複合前駆体原料からなる群より選択される少なくとも１種の原料と、有機溶媒とを含む原料液を用いた液相法を用いる場合である。その他の構成は、第１の実施形態の場合と同様であり、図１に示す第１の実施形態と同等の要素についての説明は、特に必要のない限り省略する。なお、半導体素子の構造自体は、図１と全く同様であるため、液相法により塗布成膜したＺｎＯ膜をＺｎＯ塗布膜４０’として図１を用いて以下説明する。
【００４６】
本実施形態による半導体素子の製造方法は、基板１０上に、パターニングされたゲート電極２０を形成し、ゲート絶縁膜３０を形成し、液相法によりＺｎＯ塗布膜４０’をゲート電極２０の上方に配置するよう成膜し、そしてＺｎＯ塗布膜４０’に対して紫外光のパルスレーザＬ１でアニールすることによりその照射領域におけるＺｎＯ塗布膜４０’の結晶性を向上させると共に比抵抗値を１０２Ω・ｃｍ以下にまで低抵抗化し、その後さらにＺｎＯ塗布膜４０’に酸化処理を実施することで活性層の比抵抗値を１０３Ω・ｃｍ以上にまで上げ、ＺｎＯ塗布膜４０’に接続するようにソース電極６２およびドレイン電極６３をそれぞれ形成するものである。
【００４７】
液相法としては、特に制限なく、例えばゾルゲル法、ミスト法等を用いることができるが、成膜の容易さおよび装置コストの観点からゾルゲル法が好ましい。
【００４８】
ゾルゲル法とは、各種の金属アルコキシドのアルコール溶液（ゾル）から出発して、その加水分解・重縮合等の化学反応を経てゼリー状の固体（ゲル）を作製し、さらに熱処理をすることにより内部に残された溶媒を取り除き緻密化を促進させることによって成形体を得る方法である。このゾルゲル法は、薄膜の膜厚や形態を制御しやすい、常圧下で成膜過程が行えるため大掛かりな装置等の設備が不要でありかつ大面積化が可能、低温形成が可能でエネルギーの消費量が小さいといった利点がある。
【００４９】
例えば、ＺｎＯ塗布膜４０’の成膜方法としては下記工程（Ａ）〜（Ｃ）を経る液相法が挙げられる。
＜工程（Ａ）＞
ＺｎＯ塗布膜４０’を作製する基板１１上に、ＺｎＯ塗布膜４０’を構成する元素（以下、ＺｎＯ塗布膜構成元素とする。）を含む原料と有機溶媒とを含む原料液を基板１１の表面に塗布し、塗布によりＺｎＯ塗布膜４０’のすべての構成元素を含む薄膜前駆体４１を成膜する（図３ａ）。
【００５０】
なお、本工程において図３ｂに示すように、室温乾燥等にて薄膜前駆体４１中の有機成分の多くを除去することが好ましい。さらに、本工程においては、結晶化が進行しない範囲で若干加熱（例えば５０℃程度）を行ってもよい。
【００５１】
原料液の塗布方法は特に制限なく、スピンコート，ディップコート等の各種コーティング方法；インクジェットプリンティング，スクリーン印刷等の印刷法が挙げられる。インクジェットプリンティング，スクリーン印刷等の印刷法によれば、所望のパターンを直接描画することも可能である。
【００５２】
基板１１は特に制限なく、樹脂基板、ガラス基板、及びシリコン基板等が挙げられる。ゾルゲル法では、樹脂基板がその耐熱温度以下となる比較的低温プロセスでも低抵抗な導電性無機膜を製造することができるので、耐熱温度が２００℃以下の樹脂基板、更には１５０℃以下の樹脂基板にも適用可能である。このような樹脂製基板としては、ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリイミド（ＰＩ）等が好ましく用いられているが、耐熱温度が２００℃以下である安価なＰＥＴやＰＥＮを用いることが好ましい。その他、好適な樹脂基板としては、ポリカーボネート（ＰＣ），ポリアリレート（ＰＡＲ），芳香族ポリエーテルケトン（ＰＥＥＫ），芳香族ポリエーテルスルホン（ＰＥＳ），全芳香族ポリケトン，環状オレフィン系ポリマー，液晶ポリマー等が挙げられる。
【００５３】
工程（Ａ）において、原料液としては、有機前駆体原料（原料ＩＩ）と有機溶媒とを含む原料液を用いることが好ましい。原料ＩＩとしては、金属アルコキシド化合物等が挙げられる。
【００５４】
また、原料液としては、無機原料（原料Ｉ）及び／又は有機無機複合前駆体原料（原料ＩＩＩ）と有機溶媒とを含む原料液を用いることも好ましい。かかる原料液としては、有機前駆体原料（原料ＩＩ）と有機溶媒とを含む液を用意し、この液中の有機前駆体原料（原料ＩＩ）を粒子化させて得られるナノ粒子７０及び／又は有機無機複合粒子７１の分散液が挙げられる。
【００５５】
液中の有機前駆体原料（原料ＩＩ）を粒子化させる方法としては、特に制限されないが、加熱撹拌する方法が好ましい。このような原料液を用いた液相法（ナノ粒子法）によって薄膜前駆体４１を成膜した場合、成膜前の粒子化により薄膜前駆体４１中に含まれる有機成分の量が減少する上、後工程（Ｃ）においてナノ粒子７０が結晶核となって結晶成長するので、結晶化させやすい方法であり好ましい。ナノ粒子法を用いる場合、薄膜前駆体４１中には一部粒子化されずに残存した有機前駆体原料（原料ＩＩ）が含まれていてもよい。薄膜前駆体４１は通常アモルファス膜であるが、ナノ粒子法を用いる場合にはナノ粒子７０が結晶性を有する場合がある。
【００５６】
＜工程（Ｂ）＞
薄膜前駆体４１に、薄膜前駆体４１中に含まれる少なくとも１種の有機成分の分解温度以下且つ基板１１の耐熱温度以下の条件で、薄膜前駆体４１中に含まれる有機成分を分解する（図３ｃ）。
【００５７】
工程（Ｂ）は、後工程（Ｃ）においてＺｎＯ塗布膜４０’を結晶化して良好に緻密化し、低抵抗化させる前処理工程である。また、薄膜前駆体４１に含まれる有機成分の分解法としては制限なく、酸素ラジカル等を用いた酸化処理が挙げられる。
【００５８】
酸素ラジカル処理としては、酸素又はオゾン存在下で波長３００ｎｍ以下の紫外線を照射する処理、若しくは酸素プラズマを照射する処理が挙げられる。波長３００ｎｍ以下の紫外線としては、水銀ランプやエキシマランプ等の光源から発生した紫外線等が挙げられる。
【００５９】
上記酸素ラジカルを用いる方法は有機成分の分解効率がよく、また高温に加熱をする必要がないため好ましい。かかる前処理をすることにより、結晶化工程前の薄膜前駆体４１中に含まれる有機成分を分解することができる。したがって、薄膜前駆体４１中に残存する有機成分が少なくなり、焼成工程である後工程（Ｃ）において、残存有機成分によるアブレーション等が生じにくくなり、薄膜前駆体４１を焼成して良好に緻密化し低抵抗化させることができる。なお、酸化処理は、酸素存在下の加熱処理によっても行うことができる。
【００６０】
＜工程（Ｃ）＞
前処理を施して得られた薄膜前駆体４１を結晶化し（図３ｄ）、ＺｎＯ塗布膜４０’が得られる（図３ｅ）。
【００６１】
結晶化は、薄膜前駆体４１が結晶化する温度以上の条件で、薄膜前駆体４１を加熱することにより行う。結晶化の方法は制限なく、熱線を用いた加熱処理により加熱して結晶化する方法が好ましい。熱線を用いた加熱処理としては、熱線としてレーザＬ１’を使用し、レーザＬ１’を走査してＺｎＯ塗布膜４０’をアニールして緻密化させるレーザアニールが挙げられる。
【００６２】
レーザアニールはエネルギーの大きい熱線を用いた走査型の加熱処理であるので、結晶化効率がよく、しかも走査速度やレーザパワー等のレーザ照射条件を変えることにより基板に到達するエネルギーを調整することができる。従って基板の耐熱性に合わせてレーザ照射条件を決定することにより、基板温度を基板耐熱温度以下の温度になるようにすることができるので、耐熱性の低い樹脂基板を用いる場合には好適な方法である。
【００６３】
レーザアニールに用いるレーザ光源としては特に制限なく、エキシマレーザ等のパルス発振レーザが挙げられる。この場合、膜表層で吸収されるエネルギーが大きく、基板に到達するエネルギーをコントロールしやすいため、エキシマレーザ等の短波長パルスレーザが好ましい。また、同様の理由により、パルスレーザを用いる場合は、そのパルス幅が１００ｎｓ以下の短いものが好ましく、数１０ｎｓ以下であることがより好ましい。
【００６４】
以上が液相法によってＺｎＯ塗布膜４０’を作製する工程の例である。なお、実際にゾルゲル法を用いてＺｎＯ塗布膜を半導体素子の活性層として作製する場合には、例えば図１ｂに示す状態の基板上に上記工程（Ａ）および（Ｂ）を行うことにより、図１ｃに示すＺｎＯ塗布膜４０’が得られる。
【００６５】
以上により、本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００６６】
さらに、特開Ｈ０５−３３０８２３には、ＺｎＯ塗布膜を５００℃以上の温度で加熱処理する方法が開示されているが、この方法では樹脂を用いて形成される可撓性基板を用いたフレキシブルデバイスを作製することはできない。一方、本実施形態による半導体素子の製造方法によれば、基板に影響を与えないレーザアニール法や酸化処理を用いているため、可撓性基板の耐熱温度以下での製造が可能となる。
【実施例】
【００６７】
＜実施例１ａ＞
スパッタリング法により成膜したＺｎＯ膜（以下、ＺｎＯスパッタ膜という。）に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。１０２ｍＪ／ｃｍ２のエネルギー密度での照射で最も結晶性の高いＺｎＯスパッタ膜を得ることが出来た。レーザアニール後のＺｎＯスパッタ膜の比抵抗値は５．６×１０−３Ω・ｃｍであった。次に、レーザアニール直後の酸化処理として、１５０℃で３０分の加熱処理を行った。このときの比抵抗値は２．４×１０３Ω・ｃｍであった。また、この条件で形成したＺｎＯスパッタ膜を用いてＴＦＴ特性の評価を行った。その結果、キャリア移動度２．１ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０３と良好な特性を得られた。
【００６８】
なお、ＴＦＴの構造は図１ｆに示すボトムゲート型ＴＦＴであり、ＺｎＯ膜以外の構成は、ゲート電極を兼ねるＮ+Ｓｉ基板、Ｓｉ熱酸化膜からなるゲート絶縁膜、Ｔｉからなるソース電極およびドレイン電極である。
【００６９】
＜実施例１ｂ＞
実施例１ａと同様に、ＺｎＯスパッタ膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例１ａにおいて加熱処理の酸化処理に代えて、１５０℃で９０分の加熱処理および９０分のＵＶオゾン処理を同時に行う酸化処理を行った場合である。酸化処理後の比抵抗値は５．５×１０４Ω・ｃｍであった。また、この条件で形成したＺｎＯスパッタ膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行った。その結果、キャリア移動度３．４ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０５と良好な特性を得られた。
【００７０】
＜比較例１＞
実施例１ａと同様に、ＺｎＯスパッタ膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例１ａにおいて酸化処理を行わなかった場合である。レーザアニール後の比抵抗値は５．６×１０−３Ω・ｃｍであった。また、この条件で形成したＺｎＯスパッタ膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７１】
＜評価１＞
実施例１ａ、１ｂおよび比較例１から、１０−３Ω・ｃｍ程度にまで低抵抗化したＺｎＯ膜を酸化処理により１０３Ω・ｃｍ以上にまで上げることによって、ＺｎＯスパッタ膜を用いてＴＦＴに用いるのに適した活性層を作製することが可能であることが確認できた。
【００７２】
＜実施例２ａ＞
酢酸亜鉛２水和物２．１４ｇを秤量し、ジエチルエタノールアミン中で１３０℃の温度にて撹拌し、淡黄色の原料液１を得た。この原料液１を用いたゾルゲル法により成膜したＺｎＯ膜（以下、ＺｎＯ塗布膜という。）に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。１６３ｍＪ／ｃｍ２のエネルギー密度での照射で最も結晶性の高いＺｎＯ塗布膜を得ることが出来た。レーザアニール後のＺｎＯスパッタ膜の比抵抗値は１．２×１０−２Ω・ｃｍ（申し訳ありません、勘違いでした。）であった。次に、レーザアニール直後の酸化処理として、１５０℃で３０分の加熱処理を行った。このときの比抵抗値は１．５×１０３Ω・ｃｍであった。また、この条件で形成したＺｎＯ塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行った。その結果、キャリア移動度０．３ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０２と良好な特性を得られた。
【００７３】
＜実施例２ｂ＞
実施例２ａと同様に、ＺｎＯ塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例２ａにおいて加熱処理の酸化処理に代えて、１５０℃で９０分の加熱処理および９０分のＵＶオゾン処理を同時に行う酸化処理を行った場合である。酸化処理後の比抵抗値は２．２×１０４Ω・ｃｍであった。また、この条件で形成したＺｎＯ塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行った。その結果、キャリア移動度０．２ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０４と良好な特性を得られた。
【００７４】
このように、レーザアニール後に加熱処理およびＵＶオゾン処理を同時に行うことで、良好なトランジスタ特性が得られ、且つ、高温での熱処理を必要としないため、耐熱性の低い樹脂基板などの基板に適用することも出来ることが確認できた。また、塗布により成膜することで、成膜過程においても樹脂基板に損傷を与えることなく適用できることも確認できた。
【００７５】
＜比較例２＞
実施例２ａと同様に、ＺｎＯ塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例２ａにおいて酸化処理を行わなかった場合である。レーザアニール後の比抵抗値は１．２×１０−２Ω・ｃｍであった。また、この条件で形成したＺｎＯ塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７６】
＜評価２＞
実施例２ａ、２ｂおよび比較例２から、１０−２Ω・ｃｍ程度にまで低抵抗化したＺｎＯ膜を酸化処理により１０３Ω・ｃｍ以上にまで上げることによって、ＺｎＯ塗布膜を用いてＴＦＴに用いるのに適した活性層を作製することが可能であることが確認できた。
【００７７】
＜比較例３＞
Ｉｎイソプロポキシド２．１４ｇを秤量し、ジエチルエタノールアミン中で１３０℃の温度にて撹拌し、淡黄色の原料液２を得た。この原料液２を用いたゾルゲル法により成膜したＩｎ２Ｏ３膜（以下、Ｉｎ２Ｏ３塗布膜という。）に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。１２８ｍＪ／ｃｍ２のエネルギー密度での照射で最も結晶性の高いＩｎ２Ｏ３塗布膜を得ることが出来た。レーザアニール後のＩｎ２Ｏ３塗布膜の比抵抗値は２．３×１０−２Ω・ｃｍであった。次に、レーザアニール直後の酸化処理として、１５０℃で３０分の加熱処理を行った。このときの比抵抗値は１．５×１０−１Ω・ｃｍであった。また、この条件で形成したＩｎ２Ｏ３塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７８】
＜比較例４＞
比較例３と同様に、Ｉｎ２Ｏ３塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、比較例３において加熱処理の酸化処理に代えて、１５０℃で９０分の加熱処理および９０分のＵＶオゾン処理を同時に行う酸化処理を行った場合である。酸化処理後の比抵抗値は３．６×１０−１Ω・ｃｍであった。また、この条件で形成したＩｎ２Ｏ３塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７９】
＜比較例５＞
比較例３と同様に、Ｉｎ２Ｏ３塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、比較例３において酸化処理を行わなかった場合である。レーザアニール後の比抵抗値は２．３×１０−２Ω・ｃｍであった。また、この条件で形成したＩｎ２Ｏ３塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００８０】
＜評価３＞
上記すべての実施例および比較例から、ＺｎＯ膜では酸化処理による比抵抗値の制御ができ、Ｉｎ２Ｏ３塗布膜ではできないことが確認できた。
【００８１】
以上の結果をまとめた表を下記に示す。
【表１】
【図面の簡単な説明】
【００８２】
【図１】第１の実施形態による半導体素子の製造方法の工程を示す概略断面図
【図２】第２の実施形態による半導体素子の製造方法の工程を示す概略断面図
【図３】ゾルゲル法による成膜工程の例を示す概略断面図
【符号の説明】
【００８３】
１０、１１ 基板
２０ ゲート電極
３０ ゲート絶縁膜
４０、４０’ ＺｎＯ膜
４１ 薄膜前駆体
６２ ソース電極
６３ ドレイン電極
７０ ナノ粒子
７１ 分散粒子
８０ 分散剤
Ｌ１、Ｌ１’ レーザ
Ｌ２ ＵＶオゾン処理
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するものであり、特に詳細には、半導体膜の酸化処理または加熱処理による比抵抗値の制御を利用した半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＺｎＯ等の酸化物半導体が登場しフレキシブルな各種デバイスが注目を浴びている。このフレキシブルデバイスは、電子ペーパやフレキシブルディスプレイ等への展開をはじめその用途は幅広い。しかし、酸化物半導体は、Ｓｉ系半導体のようにドーピング（不純物打ち込み）による低抵抗化（高濃度キャリア生成）技術が構築されていないため、酸化物半導体膜を活性層とする所望の特性を備えた半導体素子を作製することは難しい。そのため、後処理をすることにより酸化物半導体膜の比抵抗値を制御して半導体素子の特性を向上させる手法が多く用いられており、例えば特許文献１には、酸化物半導体膜を５００℃で加熱処理する記載がある。
【０００３】
しかしながら、特許文献１の手法では、プラスティック基板等を用いた半導体素子の作製は不可能である。これは、フレキシブルデバイスの構成が、基本的に樹脂基板等のフレキシブル基板上に、パターニングされた結晶性の半導体や金属の膜を備えたものとなっているためである。つまり、フレキシブル基板は、ガラス基板等の無機基板に比して基板の耐熱性が低いため、フレキシブルデバイスの製造工程は、すべてのプロセスを基板の耐熱温度以下で行う必要があるのである。例えば樹脂基板の耐熱温度は、材料にもよるが、通常１５０〜２００℃であり、ポリイミド等の比較的耐熱性の高い材料でも耐熱温度はせいぜい３００℃程度である。
【０００４】
そこで、上記の後処理としてレーザアニール法が検討されている。レーザアニール法は、エキシマレーザなどの高エネルギーパルス光を試料に照射して半導体材料を瞬間的に溶融させ結晶化させるため、基板に影響を与えることなく酸化物半導体膜の比抵抗値の制御が可能となる。
【特許文献１】特開２００７−１４２１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、エキシマレーザを用いたレーザアニールによる後処理をした場合にはＺｎＯ膜は過度に低抵抗化してしまうため、ＺｎＯ膜を半導体素子の活性層として用いることができないといった問題がある。
【０００６】
本発明は上記問題に鑑みてなされたものであり、ＺｎＯ膜を半導体素子の活性層として用いるために、レーザアニールによる後処理によって過度に低抵抗化してしまったＺｎＯ膜の比抵抗値の制御を可能とする半導体素子の製造方法の提供を目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明者は、過度に低抵抗化してしまったＺｎＯ膜に酸化処理をすることによって比抵抗値の制御ができることに注目し、本発明に至った。
【０００８】
すなわち、本発明による半導体素子の製造方法は、
ゲート電極と半導体活性層との間にゲート絶縁層を挟んでなる構造体が基板上に設けられ、該半導体活性層に接続するソース電極およびドレイン電極が形成されてなる半導体素子の製造方法において、
半導体活性層を形成する工程として、
ゲート絶縁膜または基板の上にＺｎＯ膜を作製する第１の工程と、
ＺｎＯ膜の略全体に紫外光のパルスレーザを照射して、パルスレーザを照射した領域におけるＺｎＯ膜の比抵抗値を１０２Ω・ｃｍ以下に変化させる第２の工程と、
その後、パルスレーザを照射した領域のうち、活性層を含む領域に酸化処理を施して、酸化処理を施した領域における半導体活性層の比抵抗値を１０３Ω・ｃｍ以上に変化させる第３の工程とを順次実施することを特徴とするものである。
【０００９】
ここで、上記「ＺｎＯ膜」とは、主成分が酸化亜鉛である金属酸化物膜を意味する。なお、酸化亜鉛が「主成分」であるとは、酸化亜鉛以外の成分がモル比１０％以下であることを意味する。
【００１０】
また、第１の工程におけるＺｎＯ膜は、ＺｎＯ膜の原料液を用いた液相法や、原料液を用いないドライプロセス等の種々の方法により作製することができる。そして、その後加熱やレーザアニール等の処理を施してもよい。つまり本発明は、第２の工程の前に加熱やレーザアニール等の処理を施してもよい。成膜方法としては、特に制限なく適宜、塗布法、蒸着法、スパッタリング法、ＣＶＤ法等を用いることができる。
【００１１】
本発明において、ＺｎＯ膜を作製する方法は、無機原料、有機前駆体原料および有機無機複合前駆体原料からなる群より選択される少なくとも１種の原料と、有機溶媒とを含む原料液を用いた液相法によるものであることが好ましい。液相法としては、特に制限なく、例えばゾルゲル法、ミスト法、そして後述するナノ粒子法等を用いることができる。
【００１２】
ここで、「無機原料」とは、例えばＺｎＯ膜の構成元素を有する粒子等を意味するものとする。この無機原料は、酸化処理或いは加熱処理等されることによりＺｎＯ膜の一部となり、また結晶成長する際の結晶核となりうる原料である。
【００１３】
そして、「有機前駆体原料」とは、例えば金属アルコキシド等のＺｎＯ膜の構成元素を有する化合物等を意味するものである。この有機前駆体が酸化処理或いは加熱処理等されることにより、上記構成元素がＺｎＯ膜の一部となる。一方、この有機前駆体の一部は加熱撹拌等されることにより粒子化されて上記無機原料ともなる。
【００１４】
さらに、「有機無機複合前駆体原料」とは、有機前駆体を粒子化させる過程で形成される、粒子化の反応が途中まで進行した状態の有機物と無機物を含んだ状態にある粒子を意味するものとする。
【００１５】
上記のように、無機原料、有機前駆体原料および有機無機複合前駆体原料はそれぞれＺｎＯ膜の構成元素を含むものである。
【００１６】
また、第３の工程において、比抵抗値を１０４Ω・ｃｍ以上に変化させることが好ましい。
【００１７】
さらに、酸化処理は、酸素ラジカル処理および１５０℃以下の加熱処理からなる群より選択される少なくとも１種の処理を酸素存在下で実施するものであることが好ましい。この場合、酸素ラジカル処理は、ＵＶオゾン処理またはプラズマ処理であることが好ましい。
【００１８】
そして、パルスレーザのパルス半値幅は１００ｎｓ以下であることが好ましく、パルスレーザは、ＡｒＦ、ＫｒＦおよびＸｅＣｌからなる群より選択されるいずれかの混合ガスを用いたエキシマレーザであることが好ましい。
【００１９】
また、基板は樹脂を用いて形成される可撓性基板であることが好ましい。
【発明の効果】
【００２０】
本発明による半導体素子の製造方法によれば、半導体素子の活性層としてのＺｎＯ膜に対して、レーザアニールによる処理の後にさらに酸化処理をすることによって、レーザアニールによる処理によって過度に低抵抗化したＺｎＯ膜の比抵抗値を上げることができる。これにより、ＺｎＯ膜を活性層に用いた半導体素子の特性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明による実施形態について図面を用いて説明するが、本発明はこれに限られるものではない。
【００２２】
＜第１の実施形態＞
図１は、本実施形態による半導体素子の製造方法における製造フローを示す概略断面図である。
図示の通り、本実施形態による半導体素子の製造方法は、基板１０上に、パターニングされたゲート電極２０を形成し（図１ａ）、ゲート絶縁膜３０を形成し（図１ｂ）、物理的成膜によりＺｎＯ膜４０をゲート電極２０の上方に配置するよう作製し（図１ｃ）、そしてＺｎＯ膜４０に対して紫外光のパルスレーザＬ１でアニールすることによりその照射領域におけるＺｎＯ膜４０の結晶性を向上させると共に比抵抗値を１０２Ω・ｃｍ以下にまで低抵抗化し（図１ｄ）、その後さらにＺｎＯ膜４０に酸化処理を実施することで活性層の比抵抗値を１０３Ω・ｃｍ以上にまで上げ（図１ｅ）、ＺｎＯ膜４０に接続するようにソース電極６２およびドレイン電極６３をそれぞれ形成する（図１ｆ）ものである。
【００２３】
また、本製造方法によって製造される半導体素子（図１ｆ）は、ボトムゲート型の薄膜トランジスタ（ＴＦＴ）である。
【００２４】
基板１０は、ガラス基板やフレキシブル基板等特に制限はないが、可撓性、耐久性および耐熱性等の観点から、例えばポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリイミド（ＰＩ）およびポリエーテルサルフォン（ＰＥＳ）等の樹脂を用いて形成される可撓性基板が好ましい。なお、フレキシブル基板を用いる場合には基板の熱変形を防ぐため、プロセス温度は２００℃以下、より好ましくは１５０℃以下に抑えることが好ましい。
【００２５】
ゲート電極２０は、導電性に優れるものが好ましく、例えばＡｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔおよびこれらの合金等を用いることが好ましい。また、ＩＴＯ（酸化インジウム錫）等の導電性を有する非金属膜であってもよい。
【００２６】
ゲート絶縁膜３０は、絶縁性および誘電性の観点から、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯｘＮｙ等のシリコン酸化物あるいはシリコン窒化物や、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３等の金属酸化物を用いることが好ましく、特にシリコン酸化物あるいはシリコン窒化物が好ましい。そして、ゲート絶縁膜３０の膜厚は、諸条件により適宜選択でき５０〜５００ｎｍ程度が好ましい。
【００２７】
ＺｎＯ膜４０の膜厚は、諸条件により適宜選択でき２０〜５００ｎｍ程度が好ましい。また、ＺｎＯ膜４０の物理的成膜方法は、特に制限なく適宜、蒸着法、スパッタリング法、ＣＶＤ法等を用いることができる。
【００２８】
紫外光のパルスレーザＬ１は、およそ１５０ｎｍ〜３５０ｎｍ帯域の波長であり、例えばＸｅＣｌエキシマレーザ（λ＝３０８ｎｍ）、ＫｒＦエキシマレーザ（λ＝２４８ｎｍ）およびＡｒＦエキシマレーザ（λ＝１９３ｎｍ）等を用いることができる。また、パルスレーザのパルス半値幅は１００ｎｓ以下であることが好ましく、数１０ｎｓ以下であることがより好ましい。
【００２９】
酸化処理は、ＺｎＯ膜４０の活性層の部分を酸化させることができる処理ならば特に制限はないが、酸素ラジカル処理および１５０℃以下の加熱処理からなる群より選択される少なくとも１種の処理を酸素存在下で実施するものであることが好ましい。この場合、酸素ラジカル処理は、ＵＶオゾン処理またはプラズマ処理であることが好ましい。ＵＶオゾン処理における、紫外光の光源としては低圧Ｈｇランプやキセノン・エキシマランプ等を使用することができる。
【００３０】
加熱処理は、加熱時間１０分〜６時間および加熱温度１５０℃以下、好ましくは常温〜１５０℃、より好ましくは１００〜１５０℃の条件下で行う。ただし、基板に樹脂製基板を用いた場合には、樹脂製基板の耐熱温度以下の温度範囲で適宜選択することが可能である。例えば、アルコキシド溶液塗布後、紫外レーザ光照射によって作製したＺｎＯ膜では、大気中で２００℃、３０分加熱処理を行うことにより、比抵抗値を６．０×１０−３Ω・ｃｍから５．２×１０３Ω・ｃｍまで増加させることができる。
【００３１】
そして、ＵＶオゾン処理は、低圧Ｈｇランプ（λ＝１８５ｎｍ、２５４ｎｍ）を用いて３分〜３時間程度の条件下で行うことが好ましく、上記加熱処理を併用することも可能であり、特に同時に実施した場合はより効果的である。例えば、低圧Ｈｇランプを用いて９０分のＵＶオゾン処理をすると同時に１５０℃、６０分の加熱処理を行うことにより効果的な酸化処理を実施することができる。この場合、ＵＶオゾン処理の９０分の間に、１５０℃に維持された加熱処理が６０分含まれていれば足りる。
【００３２】
また、プラズマ処理は、Ｏ２プラズマを用いて５０〜３００Ｐａ、１００〜１０００Ｗ、３０秒〜２時間程度の条件下で行うことが好ましく、ＵＶオゾン処理と同様に上記加熱処理を併用することも可能であり、特に同時に実施した場合はより効果的である。例えば、Ｏ２プラズマを用いて１００Ｐａ、５００Ｗ、２０分のプラズマ処理をすると同時に１５０℃、３０分の加熱処理を行うことにより効果的な酸化処理を実施することができる。この場合も上記と同様に、１５０℃に維持された加熱処理の３０分の間に、プラズマ処理が２０分含まれていれば足りる。
【００３３】
なお、必ずしもＺｎＯ膜４０全体を酸化処理する必要はなく、ＺｎＯ膜４０の少なくとも活性層となる領域を酸化処理して比抵抗値を上げればよい。
【００３４】
ソース電極６２およびドレイン電極６３は、導電性に優れるものが好ましく、例えばＡｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔおよびこれらの合金等を用いることが好ましい。また、ＩＴＯ（酸化インジウム錫）等の導電性を有する酸化物膜であってもよい。
【００３５】
本発明による半導体素子の製造方法では、作製したＺｎＯ膜４０を紫外光のパルスレーザＬ１で一度レーザアニールすることにより結晶性を向上させているが、ＺｎＯ膜４０の比抵抗値が１０２Ω・ｃｍ以下にまで過度に低下してしまう。このような低抵抗化の原理は、ＺｎＯ膜４０に短波長光を照射することで、ＺｎＯ膜４０中に酸素欠陥が生じているためである。これにより、キャリア電子が生成されＺｎＯ膜４０中の可動キャリア密度が増加している。これは、ｎ型ドーパントをＳｉ系半導体膜中にドーピングし、キャリア電子を増加させることと同等な効果であるといえる。
【００３６】
そこで、その後さらに酸化処理を行うことにより、活性層の部分の比抵抗値を１０３Ω・ｃｍ以上にまで、より好ましくは１０４Ω・ｃｍ以上にまで上げる。そしてこの場合には上記の比抵抗値の上限は１０９Ω・ｃｍが好ましく、特に１０８Ω・ｃｍが好ましい。このような高抵抗化の原理は、上記の低抵抗化の原理の逆の現象により、ＺｎＯ膜４０中に生じている酸素欠陥が酸化により埋められるためである。これにより、キャリア電子が消滅しＺｎＯ膜４０中の可動キャリア密度が減少している。
【００３７】
なお、上記の下限値および上限値の設定は以下の理由による。本発明において、薄膜トランジスタの動作の定義としてＩｏｎ／Ｉｏｆｆ比が２桁以上取れていることを最低条件としている。そのため比抵抗値の下限値が１０３Ω・ｃｍ以上となり、４桁以上取れていることがより好ましいためこの場合は１０４Ω・ｃｍ以上となる。一方、上限値を１０８〜１０９Ω・ｃｍ程度としたのは、あまり高すぎるとＺｎＯ膜４０が絶縁膜になるためである。
【００３８】
これにより、ＺｎＯ膜４０を用いてＴＦＴに用いるのに適した活性層を作製することが可能となる。また、本発明による半導体素子の製造方法によれば、一度レーザアニールで良質な結晶を作製してから酸化処理を行うという工程なので、良質な結晶および半導体素子の良好な特性を維持しつつ製造工程を低温化することが可能となる。
【００３９】
さらに、本発明による半導体素子の製造方法によれば、レーザアニール、加熱処理および酸素ラジカル処理等の処理だけで比抵抗値を制御することが可能なため、シリコン半導体等に代表されるイオンドーピングといった煩雑な工程を必要とせず、半導体素子の製造工程を容易にすることが可能となる。
【００４０】
＜第２の実施形態＞
図２は、本実施形態による半導体素子の製造方法における製造フローを示す概略断面図である。本実施形態によって製造される半導体素子（図２ｆ）は、トップゲート型のＴＦＴである。したがって、その他の構成は、第１の実施形態の場合と同様であり、図１に示す第１の実施形態と同等の要素についての説明は、特に必要のない限り省略する。
【００４１】
図示の通り、本実施形態による半導体素子の製造方法は、基板１０上に、物理的成膜によりＺｎＯ膜４０を作製し（図２ａ）、そしてＺｎＯ膜４０に対して紫外光のパルスレーザＬ１でアニールすることによりその照射領域におけるＺｎＯ膜４０の結晶性を向上させると共に比抵抗値を１０２Ω・ｃｍ以下にまで低抵抗化し（図２ｂ）、その後さらにＺｎＯ膜４０に酸化処理を実施することで活性層の比抵抗値を１０３Ω・ｃｍ以上にまで上げ（図２ｃ）、ゲート絶縁膜３０を形成し（図２ｄ）、パターニングされたゲート電極２０をＺｎＯ膜４０の上方に配置するよう形成し（図２ｅ）、層間絶縁膜３１を形成し、この層間絶縁膜３１を開孔するコンタクトホールを介してＺｎＯ膜４０に接続するようにソース電極６２およびドレイン電極６３をそれぞれ形成する（図２ｆ）ものである。
【００４２】
層間絶縁膜３１は、ゲート絶縁膜３０と同様に、絶縁性および誘電性の観点から、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯｘＮｙ等のシリコン酸化物あるいはシリコン窒化物や、Ａｌ２Ｏ３、ＴｉＯ２ 、ＺｒＯ２ 、Ｙ２Ｏ３等の金属酸化物を用いることが望ましく、特にシリコン酸化物あるいはシリコン窒化物が望ましい。そして、層間絶縁膜３１の膜厚は、諸条件により適宜選択でき１００〜１０００ｎｍ程度が望ましい。
【００４３】
コンタクトホールは、ドライエッチングやウェットエッチング等のエッチングにより形成することができる。
【００４４】
本実施形態においても、第１の実施形態と同様に、レーザアニールによる後処理の後にさらに酸化処理を行っており、レーザアニールによる後処理によって過度に低抵抗化したＺｎＯ膜の比抵抗値を上げることができる。
これにより、ＺｎＯ膜４０を用いてＴＦＴに用いるのに適した活性層を作製することが可能となる。
以上により、本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００４５】
＜第３の実施形態＞
本実施形態による半導体素子の製造方法は、第１の実施形態において、ＺｎＯ膜４０を作製する方法として、無機原料、有機前駆体原料および有機無機複合前駆体原料からなる群より選択される少なくとも１種の原料と、有機溶媒とを含む原料液を用いた液相法を用いる場合である。その他の構成は、第１の実施形態の場合と同様であり、図１に示す第１の実施形態と同等の要素についての説明は、特に必要のない限り省略する。なお、半導体素子の構造自体は、図１と全く同様であるため、液相法により塗布成膜したＺｎＯ膜をＺｎＯ塗布膜４０’として図１を用いて以下説明する。
【００４６】
本実施形態による半導体素子の製造方法は、基板１０上に、パターニングされたゲート電極２０を形成し、ゲート絶縁膜３０を形成し、液相法によりＺｎＯ塗布膜４０’をゲート電極２０の上方に配置するよう成膜し、そしてＺｎＯ塗布膜４０’に対して紫外光のパルスレーザＬ１でアニールすることによりその照射領域におけるＺｎＯ塗布膜４０’の結晶性を向上させると共に比抵抗値を１０２Ω・ｃｍ以下にまで低抵抗化し、その後さらにＺｎＯ塗布膜４０’に酸化処理を実施することで活性層の比抵抗値を１０３Ω・ｃｍ以上にまで上げ、ＺｎＯ塗布膜４０’に接続するようにソース電極６２およびドレイン電極６３をそれぞれ形成するものである。
【００４７】
液相法としては、特に制限なく、例えばゾルゲル法、ミスト法等を用いることができるが、成膜の容易さおよび装置コストの観点からゾルゲル法が好ましい。
【００４８】
ゾルゲル法とは、各種の金属アルコキシドのアルコール溶液（ゾル）から出発して、その加水分解・重縮合等の化学反応を経てゼリー状の固体（ゲル）を作製し、さらに熱処理をすることにより内部に残された溶媒を取り除き緻密化を促進させることによって成形体を得る方法である。このゾルゲル法は、薄膜の膜厚や形態を制御しやすい、常圧下で成膜過程が行えるため大掛かりな装置等の設備が不要でありかつ大面積化が可能、低温形成が可能でエネルギーの消費量が小さいといった利点がある。
【００４９】
例えば、ＺｎＯ塗布膜４０’の成膜方法としては下記工程（Ａ）〜（Ｃ）を経る液相法が挙げられる。
＜工程（Ａ）＞
ＺｎＯ塗布膜４０’を作製する基板１１上に、ＺｎＯ塗布膜４０’を構成する元素（以下、ＺｎＯ塗布膜構成元素とする。）を含む原料と有機溶媒とを含む原料液を基板１１の表面に塗布し、塗布によりＺｎＯ塗布膜４０’のすべての構成元素を含む薄膜前駆体４１を成膜する（図３ａ）。
【００５０】
なお、本工程において図３ｂに示すように、室温乾燥等にて薄膜前駆体４１中の有機成分の多くを除去することが好ましい。さらに、本工程においては、結晶化が進行しない範囲で若干加熱（例えば５０℃程度）を行ってもよい。
【００５１】
原料液の塗布方法は特に制限なく、スピンコート，ディップコート等の各種コーティング方法；インクジェットプリンティング，スクリーン印刷等の印刷法が挙げられる。インクジェットプリンティング，スクリーン印刷等の印刷法によれば、所望のパターンを直接描画することも可能である。
【００５２】
基板１１は特に制限なく、樹脂基板、ガラス基板、及びシリコン基板等が挙げられる。ゾルゲル法では、樹脂基板がその耐熱温度以下となる比較的低温プロセスでも低抵抗な導電性無機膜を製造することができるので、耐熱温度が２００℃以下の樹脂基板、更には１５０℃以下の樹脂基板にも適用可能である。このような樹脂製基板としては、ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリイミド（ＰＩ）等が好ましく用いられているが、耐熱温度が２００℃以下である安価なＰＥＴやＰＥＮを用いることが好ましい。その他、好適な樹脂基板としては、ポリカーボネート（ＰＣ），ポリアリレート（ＰＡＲ），芳香族ポリエーテルケトン（ＰＥＥＫ），芳香族ポリエーテルスルホン（ＰＥＳ），全芳香族ポリケトン，環状オレフィン系ポリマー，液晶ポリマー等が挙げられる。
【００５３】
工程（Ａ）において、原料液としては、有機前駆体原料（原料ＩＩ）と有機溶媒とを含む原料液を用いることが好ましい。原料ＩＩとしては、金属アルコキシド化合物等が挙げられる。
【００５４】
また、原料液としては、無機原料（原料Ｉ）及び／又は有機無機複合前駆体原料（原料ＩＩＩ）と有機溶媒とを含む原料液を用いることも好ましい。かかる原料液としては、有機前駆体原料（原料ＩＩ）と有機溶媒とを含む液を用意し、この液中の有機前駆体原料（原料ＩＩ）を粒子化させて得られるナノ粒子７０及び／又は有機無機複合粒子７１の分散液が挙げられる。
【００５５】
液中の有機前駆体原料（原料ＩＩ）を粒子化させる方法としては、特に制限されないが、加熱撹拌する方法が好ましい。このような原料液を用いた液相法（ナノ粒子法）によって薄膜前駆体４１を成膜した場合、成膜前の粒子化により薄膜前駆体４１中に含まれる有機成分の量が減少する上、後工程（Ｃ）においてナノ粒子７０が結晶核となって結晶成長するので、結晶化させやすい方法であり好ましい。ナノ粒子法を用いる場合、薄膜前駆体４１中には一部粒子化されずに残存した有機前駆体原料（原料ＩＩ）が含まれていてもよい。薄膜前駆体４１は通常アモルファス膜であるが、ナノ粒子法を用いる場合にはナノ粒子７０が結晶性を有する場合がある。
【００５６】
＜工程（Ｂ）＞
薄膜前駆体４１に、薄膜前駆体４１中に含まれる少なくとも１種の有機成分の分解温度以下且つ基板１１の耐熱温度以下の条件で、薄膜前駆体４１中に含まれる有機成分を分解する（図３ｃ）。
【００５７】
工程（Ｂ）は、後工程（Ｃ）においてＺｎＯ塗布膜４０’を結晶化して良好に緻密化し、低抵抗化させる前処理工程である。また、薄膜前駆体４１に含まれる有機成分の分解法としては制限なく、酸素ラジカル等を用いた酸化処理が挙げられる。
【００５８】
酸素ラジカル処理としては、酸素又はオゾン存在下で波長３００ｎｍ以下の紫外線を照射する処理、若しくは酸素プラズマを照射する処理が挙げられる。波長３００ｎｍ以下の紫外線としては、水銀ランプやエキシマランプ等の光源から発生した紫外線等が挙げられる。
【００５９】
上記酸素ラジカルを用いる方法は有機成分の分解効率がよく、また高温に加熱をする必要がないため好ましい。かかる前処理をすることにより、結晶化工程前の薄膜前駆体４１中に含まれる有機成分を分解することができる。したがって、薄膜前駆体４１中に残存する有機成分が少なくなり、焼成工程である後工程（Ｃ）において、残存有機成分によるアブレーション等が生じにくくなり、薄膜前駆体４１を焼成して良好に緻密化し低抵抗化させることができる。なお、酸化処理は、酸素存在下の加熱処理によっても行うことができる。
【００６０】
＜工程（Ｃ）＞
前処理を施して得られた薄膜前駆体４１を結晶化し（図３ｄ）、ＺｎＯ塗布膜４０’が得られる（図３ｅ）。
【００６１】
結晶化は、薄膜前駆体４１が結晶化する温度以上の条件で、薄膜前駆体４１を加熱することにより行う。結晶化の方法は制限なく、熱線を用いた加熱処理により加熱して結晶化する方法が好ましい。熱線を用いた加熱処理としては、熱線としてレーザＬ１’を使用し、レーザＬ１’を走査してＺｎＯ塗布膜４０’をアニールして緻密化させるレーザアニールが挙げられる。
【００６２】
レーザアニールはエネルギーの大きい熱線を用いた走査型の加熱処理であるので、結晶化効率がよく、しかも走査速度やレーザパワー等のレーザ照射条件を変えることにより基板に到達するエネルギーを調整することができる。従って基板の耐熱性に合わせてレーザ照射条件を決定することにより、基板温度を基板耐熱温度以下の温度になるようにすることができるので、耐熱性の低い樹脂基板を用いる場合には好適な方法である。
【００６３】
レーザアニールに用いるレーザ光源としては特に制限なく、エキシマレーザ等のパルス発振レーザが挙げられる。この場合、膜表層で吸収されるエネルギーが大きく、基板に到達するエネルギーをコントロールしやすいため、エキシマレーザ等の短波長パルスレーザが好ましい。また、同様の理由により、パルスレーザを用いる場合は、そのパルス幅が１００ｎｓ以下の短いものが好ましく、数１０ｎｓ以下であることがより好ましい。
【００６４】
以上が液相法によってＺｎＯ塗布膜４０’を作製する工程の例である。なお、実際にゾルゲル法を用いてＺｎＯ塗布膜を半導体素子の活性層として作製する場合には、例えば図１ｂに示す状態の基板上に上記工程（Ａ）および（Ｂ）を行うことにより、図１ｃに示すＺｎＯ塗布膜４０’が得られる。
【００６５】
以上により、本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００６６】
さらに、特開Ｈ０５−３３０８２３には、ＺｎＯ塗布膜を５００℃以上の温度で加熱処理する方法が開示されているが、この方法では樹脂を用いて形成される可撓性基板を用いたフレキシブルデバイスを作製することはできない。一方、本実施形態による半導体素子の製造方法によれば、基板に影響を与えないレーザアニール法や酸化処理を用いているため、可撓性基板の耐熱温度以下での製造が可能となる。
【実施例】
【００６７】
＜実施例１ａ＞
スパッタリング法により成膜したＺｎＯ膜（以下、ＺｎＯスパッタ膜という。）に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。１０２ｍＪ／ｃｍ２のエネルギー密度での照射で最も結晶性の高いＺｎＯスパッタ膜を得ることが出来た。レーザアニール後のＺｎＯスパッタ膜の比抵抗値は５．６×１０−３Ω・ｃｍであった。次に、レーザアニール直後の酸化処理として、１５０℃で３０分の加熱処理を行った。このときの比抵抗値は２．４×１０３Ω・ｃｍであった。また、この条件で形成したＺｎＯスパッタ膜を用いてＴＦＴ特性の評価を行った。その結果、キャリア移動度２．１ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０３と良好な特性を得られた。
【００６８】
なお、ＴＦＴの構造は図１ｆに示すボトムゲート型ＴＦＴであり、ＺｎＯ膜以外の構成は、ゲート電極を兼ねるＮ+Ｓｉ基板、Ｓｉ熱酸化膜からなるゲート絶縁膜、Ｔｉからなるソース電極およびドレイン電極である。
【００６９】
＜実施例１ｂ＞
実施例１ａと同様に、ＺｎＯスパッタ膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例１ａにおいて加熱処理の酸化処理に代えて、１５０℃で９０分の加熱処理および９０分のＵＶオゾン処理を同時に行う酸化処理を行った場合である。酸化処理後の比抵抗値は５．５×１０４Ω・ｃｍであった。また、この条件で形成したＺｎＯスパッタ膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行った。その結果、キャリア移動度３．４ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０５と良好な特性を得られた。
【００７０】
＜比較例１＞
実施例１ａと同様に、ＺｎＯスパッタ膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例１ａにおいて酸化処理を行わなかった場合である。レーザアニール後の比抵抗値は５．６×１０−３Ω・ｃｍであった。また、この条件で形成したＺｎＯスパッタ膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７１】
＜評価１＞
実施例１ａ、１ｂおよび比較例１から、１０−３Ω・ｃｍ程度にまで低抵抗化したＺｎＯ膜を酸化処理により１０３Ω・ｃｍ以上にまで上げることによって、ＺｎＯスパッタ膜を用いてＴＦＴに用いるのに適した活性層を作製することが可能であることが確認できた。
【００７２】
＜実施例２ａ＞
酢酸亜鉛２水和物２．１４ｇを秤量し、ジエチルエタノールアミン中で１３０℃の温度にて撹拌し、淡黄色の原料液１を得た。この原料液１を用いたゾルゲル法により成膜したＺｎＯ膜（以下、ＺｎＯ塗布膜という。）に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。１６３ｍＪ／ｃｍ２のエネルギー密度での照射で最も結晶性の高いＺｎＯ塗布膜を得ることが出来た。レーザアニール後のＺｎＯスパッタ膜の比抵抗値は１．２×１０−２Ω・ｃｍ（申し訳ありません、勘違いでした。）であった。次に、レーザアニール直後の酸化処理として、１５０℃で３０分の加熱処理を行った。このときの比抵抗値は１．５×１０３Ω・ｃｍであった。また、この条件で形成したＺｎＯ塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行った。その結果、キャリア移動度０．３ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０２と良好な特性を得られた。
【００７３】
＜実施例２ｂ＞
実施例２ａと同様に、ＺｎＯ塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例２ａにおいて加熱処理の酸化処理に代えて、１５０℃で９０分の加熱処理および９０分のＵＶオゾン処理を同時に行う酸化処理を行った場合である。酸化処理後の比抵抗値は２．２×１０４Ω・ｃｍであった。また、この条件で形成したＺｎＯ塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行った。その結果、キャリア移動度０．２ｃｍ２／Ｖ・ｓ、Ｉｏｎ／Ｉｏｆｆ比１０４と良好な特性を得られた。
【００７４】
このように、レーザアニール後に加熱処理およびＵＶオゾン処理を同時に行うことで、良好なトランジスタ特性が得られ、且つ、高温での熱処理を必要としないため、耐熱性の低い樹脂基板などの基板に適用することも出来ることが確認できた。また、塗布により成膜することで、成膜過程においても樹脂基板に損傷を与えることなく適用できることも確認できた。
【００７５】
＜比較例２＞
実施例２ａと同様に、ＺｎＯ塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、実施例２ａにおいて酸化処理を行わなかった場合である。レーザアニール後の比抵抗値は１．２×１０−２Ω・ｃｍであった。また、この条件で形成したＺｎＯ塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７６】
＜評価２＞
実施例２ａ、２ｂおよび比較例２から、１０−２Ω・ｃｍ程度にまで低抵抗化したＺｎＯ膜を酸化処理により１０３Ω・ｃｍ以上にまで上げることによって、ＺｎＯ塗布膜を用いてＴＦＴに用いるのに適した活性層を作製することが可能であることが確認できた。
【００７７】
＜比較例３＞
Ｉｎイソプロポキシド２．１４ｇを秤量し、ジエチルエタノールアミン中で１３０℃の温度にて撹拌し、淡黄色の原料液２を得た。この原料液２を用いたゾルゲル法により成膜したＩｎ２Ｏ３膜（以下、Ｉｎ２Ｏ３塗布膜という。）に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。１２８ｍＪ／ｃｍ２のエネルギー密度での照射で最も結晶性の高いＩｎ２Ｏ３塗布膜を得ることが出来た。レーザアニール後のＩｎ２Ｏ３塗布膜の比抵抗値は２．３×１０−２Ω・ｃｍであった。次に、レーザアニール直後の酸化処理として、１５０℃で３０分の加熱処理を行った。このときの比抵抗値は１．５×１０−１Ω・ｃｍであった。また、この条件で形成したＩｎ２Ｏ３塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７８】
＜比較例４＞
比較例３と同様に、Ｉｎ２Ｏ３塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、比較例３において加熱処理の酸化処理に代えて、１５０℃で９０分の加熱処理および９０分のＵＶオゾン処理を同時に行う酸化処理を行った場合である。酸化処理後の比抵抗値は３．６×１０−１Ω・ｃｍであった。また、この条件で形成したＩｎ２Ｏ３塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００７９】
＜比較例５＞
比較例３と同様に、Ｉｎ２Ｏ３塗布膜に対し、パルス半値幅が２０〜３０ｎｓでかつ波長が２４８ｎｍのＫｒＦエキシマレーザを２００ｓｈｏｔ照射し、レーザアニール前後のＸ線評価を行った。本実施例は、比較例３において酸化処理を行わなかった場合である。レーザアニール後の比抵抗値は２．３×１０−２Ω・ｃｍであった。また、この条件で形成したＩｎ２Ｏ３塗布膜を用いて実施例１ａと同様にＴＦＴ特性の評価を行ったが、ＴＦＴとしての動作が得られなかった。
【００８０】
＜評価３＞
上記すべての実施例および比較例から、ＺｎＯ膜では酸化処理による比抵抗値の制御ができ、Ｉｎ２Ｏ３塗布膜ではできないことが確認できた。
【００８１】
以上の結果をまとめた表を下記に示す。
【表１】
【図面の簡単な説明】
【００８２】
【図１】第１の実施形態による半導体素子の製造方法の工程を示す概略断面図
【図２】第２の実施形態による半導体素子の製造方法の工程を示す概略断面図
【図３】ゾルゲル法による成膜工程の例を示す概略断面図
【符号の説明】
【００８３】
１０、１１ 基板
２０ ゲート電極
３０ ゲート絶縁膜
４０、４０’ ＺｎＯ膜
４１ 薄膜前駆体
６２ ソース電極
６３ ドレイン電極
７０ ナノ粒子
７１ 分散粒子
８０ 分散剤
Ｌ１、Ｌ１’ レーザ
Ｌ２ ＵＶオゾン処理
【特許請求の範囲】
【請求項１】
ゲート電極と半導体活性層との間にゲート絶縁層を挟んでなる構造体が基板上に設けられ、該半導体活性層に接続するソース電極およびドレイン電極が形成されてなる半導体素子の製造方法において、
前記半導体活性層を形成する工程として、
前記ゲート絶縁膜または前記基板の上にＺｎＯ膜を作製する第１の工程と、
該ＺｎＯ膜の略全体に紫外光のパルスレーザを照射して、該パルスレーザを照射した領域における該ＺｎＯ膜の比抵抗値を１０２Ω・ｃｍ以下に変化させる第２の工程と、
その後、前記パルスレーザを照射した領域のうち、活性層を含む領域に酸化処理を施し、該酸化処理を施した領域における前記半導体活性層の比抵抗値を１０３Ω・ｃｍ以上に変化させる第３の工程とを順次実施することを特徴とする半導体素子の製造方法。
【請求項２】
前記ＺｎＯ膜を作製する方法が、無機原料、有機前駆体原料および有機無機複合前駆体原料からなる群より選択される少なくとも１種の原料と、有機溶媒とを含む原料液を用いた液相法によるものであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第３の工程において、前記比抵抗値を１０４Ω・ｃｍ以上に変化させることを特徴とする請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記酸化処理が、酸素ラジカル処理および１５０℃以下の加熱処理からなる群より選択される少なくとも１種の処理を酸素存在下で実施するものであることを特徴とする請求項１から３いずれかに記載の半導体素子の製造方法。
【請求項５】
前記酸素ラジカル処理が、ＵＶオゾン処理またはプラズマ処理であることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記パルスレーザのパルス半値幅が、１００ｎｓ以下であることを特徴とする請求項１から５いずれかに記載の半導体素子の製造方法。
【請求項７】
前記パルスレーザが、ＡｒＦ、ＫｒＦおよびＸｅＣｌからなる群より選択されるいずれかの混合ガスを用いたエキシマレーザであることを特徴とする請求項１から６いずれかに記載の半導体素子の製造方法。
【請求項８】
前記基板が、樹脂を用いて形成される可撓性基板であることを特徴とする請求項１から７いずれかに記載の半導体素子の製造方法。
【請求項１】
ゲート電極と半導体活性層との間にゲート絶縁層を挟んでなる構造体が基板上に設けられ、該半導体活性層に接続するソース電極およびドレイン電極が形成されてなる半導体素子の製造方法において、
前記半導体活性層を形成する工程として、
前記ゲート絶縁膜または前記基板の上にＺｎＯ膜を作製する第１の工程と、
該ＺｎＯ膜の略全体に紫外光のパルスレーザを照射して、該パルスレーザを照射した領域における該ＺｎＯ膜の比抵抗値を１０２Ω・ｃｍ以下に変化させる第２の工程と、
その後、前記パルスレーザを照射した領域のうち、活性層を含む領域に酸化処理を施し、該酸化処理を施した領域における前記半導体活性層の比抵抗値を１０３Ω・ｃｍ以上に変化させる第３の工程とを順次実施することを特徴とする半導体素子の製造方法。
【請求項２】
前記ＺｎＯ膜を作製する方法が、無機原料、有機前駆体原料および有機無機複合前駆体原料からなる群より選択される少なくとも１種の原料と、有機溶媒とを含む原料液を用いた液相法によるものであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第３の工程において、前記比抵抗値を１０４Ω・ｃｍ以上に変化させることを特徴とする請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記酸化処理が、酸素ラジカル処理および１５０℃以下の加熱処理からなる群より選択される少なくとも１種の処理を酸素存在下で実施するものであることを特徴とする請求項１から３いずれかに記載の半導体素子の製造方法。
【請求項５】
前記酸素ラジカル処理が、ＵＶオゾン処理またはプラズマ処理であることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記パルスレーザのパルス半値幅が、１００ｎｓ以下であることを特徴とする請求項１から５いずれかに記載の半導体素子の製造方法。
【請求項７】
前記パルスレーザが、ＡｒＦ、ＫｒＦおよびＸｅＣｌからなる群より選択されるいずれかの混合ガスを用いたエキシマレーザであることを特徴とする請求項１から６いずれかに記載の半導体素子の製造方法。
【請求項８】
前記基板が、樹脂を用いて形成される可撓性基板であることを特徴とする請求項１から７いずれかに記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２９０１１１（Ｐ２００９−２９０１１１Ａ）
【公開日】平成２１年１２月１０日（２００９．１２．１０）
【国際特許分類】
【出願番号】特願２００８−１４３２５３（Ｐ２００８−１４３２５３）
【出願日】平成２０年５月３０日（２００８．５．３０）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２１年１２月１０日（２００９．１２．１０）
【国際特許分類】
【出願日】平成２０年５月３０日（２００８．５．３０）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]