半導体素子及びその製造方法
【課題】単純な配線構造を使用でき、高い発光効率をもった半導体素子を得る。
【解決手段】ＣｒＮ層１３上に、ｎ型層２１、ｐ型層２２を順次成膜する（図１（ｃ））。成長基板１１表面に達する深さをもつ分離溝３０を形成する（図１（ｄ））。ｐ型層２２の全面に、ｐ側電極４１、第１の導電性接合層４２を順次形成する（図１（ｅ））。支持基板５０の一方の主面上に、第２の導電性接合層５１を形成する（図１（ｆ））。第２の導電性接合層５１と第１の導電性接合層４２とが直接接するようにして、高温で加圧接合する（図１（ｇ））。次に、接合後の状態において、化学的処理によってバッファ層１２とＣｒＮ層１３を除去する（図１（ｈ））。第１の積層体２５におけるｎ型層２１上の一部に、ｎ側電極６１を形成する（図１（ｊ））。最後に、第２の積層体２６全体を覆って第２の導電性接合層５１上の一部にｐ側パッド電極６２を形成する（図１（ｋ））。
【解決手段】ＣｒＮ層１３上に、ｎ型層２１、ｐ型層２２を順次成膜する（図１（ｃ））。成長基板１１表面に達する深さをもつ分離溝３０を形成する（図１（ｄ））。ｐ型層２２の全面に、ｐ側電極４１、第１の導電性接合層４２を順次形成する（図１（ｅ））。支持基板５０の一方の主面上に、第２の導電性接合層５１を形成する（図１（ｆ））。第２の導電性接合層５１と第１の導電性接合層４２とが直接接するようにして、高温で加圧接合する（図１（ｇ））。次に、接合後の状態において、化学的処理によってバッファ層１２とＣｒＮ層１３を除去する（図１（ｈ））。第１の積層体２５におけるｎ型層２１上の一部に、ｎ側電極６１を形成する（図１（ｊ））。最後に、第２の積層体２６全体を覆って第２の導電性接合層５１上の一部にｐ側パッド電極６２を形成する（図１（ｋ））。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板上にｐ型半導体層とｎ型半導体層が積層された構成をもつ半導体素子の構造、及びその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、そのバンドギャップが広いために、青色、緑色等のＬＥＤ（発光ダイオード）、ＬＤ（レーザーダイオード）等の発光素子の材料として広く用いられている。こうした発光素子においては、ｐ型の半導体層（ｐ型層）とｎ型の半導体層（ｎ型層）とがエピタキシャル成長によって積層されて構成される。こうした構成の場合、ｐ型層とｎ型層の双方に対して電気的接続を直接とれる構造が必要である。
【０００３】
良質かつ低コストでこの構造を製造するためには、ＩＩＩ族窒化物半導体以外の材料からなる成長基板上にｐ型層とｎ型層をエピタキシャル成長することによって得ることが一般的に行われている。この場合、特に良質の半導体層を得るためには、使用できる成長基板の材料は限られる。例えば、ＩＩＩ族窒化物半導体の代表である窒化ガリウム（ＧａＮ）は、ＭＯＣＶＤ（有機金属気相成長）法やＨＶＰＥ（ハイドライド気相成長）等によって、ＳｉＣ、サファイア等からなる成長基板上に成長させることができる。ここで、ＧａＮにおいては、アクセプタのドーピングがドナーのドーピングと比べて困難であり、良質のｐ型層、特に高導電率のｐ型層を得ることが比較的困難である。このため、ｎ型層は厚くすることが容易であるが、ｐ型層は厚くすることが比較的困難である。また、良質のｎ型層とｐ型層とを同一成長基板上で得るためには、成長基板上に、まずｎ型層、次にｐ型層の順番でこれらを順次成長させることが好ましい。
【０００４】
一方、実際の発光素子の動作においては、ｎ型層、ｐ型層には大電流が流され、これによる発熱量が大きくなる。ｎ型層、ｐ型層を支持する基板は、この放熱も行うことになる。
【０００５】
このように、ＬＥＤやＬＤにおいては、成長基板の材料がその特性に大きな影響を及ぼす。ここで、良質のｎ型層、ｐ型層を得るのに最適な成長基板が、デバイス動作上で最適な基板となるとは限らない。
【０００６】
また、ｐ型層とｎ型層に対する電気的接続の取り方も、この成長基板に依存する。例えば、成長基板上にｎ型層、ｐ型層が順次形成された構成の場合、成長基板が導電性の材料（例えばＳｉＣ）であれば、成長基板を介してｎ型層への電気的接続をとることが可能である。一方、成長基板が絶縁体（例えばサファイア）である場合、成長基板を介してｎ型層への電気的接続をとることは困難である。
【０００７】
図６は、サファイアを成長基板とし、その上にｎ型層、ｐ型層を形成した構成のＬＥＤの一例の断面図である。この構造においては、成長基板９１上にバッファ層９２を介してｎ型ＧａＮ層（ｎ型層）９３、ｐ型ＧａＮ層（ｐ型層）９４がエピタキシャル成長によって順次形成される。ｐ型ＧａＮ層９４上には薄いｐ側電極９５が形成される。ここで、このＬＥＤにおいて、光は主にｐ型ＧａＮ層９４の表面から上側に取り出され、この光はこの薄いｐ側電極９５を透過して発せられる。ｐ型ＧａＮ層９４の導電率を高くすることは困難であるために、このｐ側電極９５はｐ型ＧａＮ層９４のほぼ全面にわたり形成される。このｐ側電極９５への電気的接続は、ｐ側電極９５（ｐ型ＧａＮ層９４）上の一部に形成された、より厚いｐ側パッド電極９６を介して、例えばボンディングワイヤを用いて行われる。ただし、厚いｐ側パッド電極９６によって光は遮られるために、この面上において、ｐ側パッド電極９６はボンディングワイヤが接続できる程度の大きさで部分的に形成される。
【０００８】
また、図中の右側の領域では、ｐ型ＧａＮ層９４の側からｎ型ＧａＮ層９３の途中まで部分的にこの構造がエッチングにより掘り下げられ、ｎ型ＧａＮ層９３の表面が露出した面にｎ側電極９７が形成される。このｎ側電極９７への電気的接続は、ｐ側パッド電極９６上と同様に、例えばボンディングワイヤをｎ側電極９７へ接続することにより行われる。
【０００９】
この構造においては、基板（成長基板９１）から見て、ｎ側電極９７（ｎ型ＧａＮ層９３）への電気的接続とｐ側パッド電極９６（ｐ型ＧａＮ層９４）の電気的接続とを同一の側（図６中上側）からとることができる。成長基板９１がそのままＬＥＤの支持基板となるが、成長基板９１は電流経路とはならないため、導電性は要求されない。このため、成長基板９１としては、高品質のｎ型ＧａＮ層９３、ｐ型ＧａＮ層９４を得ることのできるサファイア等が特に好ましく用いられる。
【００１０】
ここで、図６の構造の素子の場合、導電性の低いｐ型ＧａＮ層９４表面が発光面となる。このため、小面積のｐ側パッド電極９６からｐ型ＧａＮ層９４までの間の電気抵抗は高くなり、この電気抵抗が存在する分だけその発光効率は低くなる。
【００１１】
図６の構造とは異なる形態として、特許文献１には、表面にｎ型層が配置された構成の発光素子及びその製造方法が記載されている。この製造方法においては、サファイア基板上にｎ型層、ｐ型層、ｐ側電極を順次形成した後で、ｐ側電極側に導電性の基板を支持基板として新たに接合する。その後、成長基板として用いたサファイア基板を、レーザーリフトオフによって除去し、露出したｎ型層表面にｎ側電極を形成する。
【００１２】
この技術によれば、サファイアを成長基板として用い、かつこの上にｎ型層、ｐ型層を順次形成することによって、良質のｎ型層、ｐ型層を得ることができ、高い発光効率を得ることができる。一方で、実際のＬＥＤにおいては、導電性であり、かつ熱伝導率や熱膨張率が最適化された他の材料からなる支持基板を用いることができるため、高い放熱性や信頼性も得ることができる。この場合、ｐ側電極（ｐ型層）への電気的接続は、導電性の支持基板を介してその裏側からとる。一方、ｎ側電極（ｎ型層）への電気的接続は、この反対側にあるｎ型層の表面側からとる。すなわち、図６の構造とは異なり、この場合には、各層への電気的接続は異なる側からとる構成となる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−３２４６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１に記載の技術のように、ｎ型層への電気的接続とｐ型層への電気的接続を異なる側の面からそれぞれとる場合には、複数のＬＥＤ素子を並べて接続する際の配線構造やその配線接続方法が複雑になる。例えば、複数のＬＥＤ素子を直列に並べた構成を形成する場合には、異なる側の面にある配線同士を接続することが必要になる。こうした構成を実現するためには、その接続構造が複雑となることは明らかである。
【００１５】
一方、図６の構造の素子の場合、ｎ型ＧａＮ層９３への電気的接続とｐ型ＧａＮ層９４への電気的接続とは、基板側から見て同一の側からとれるため、こうした場合でもこの接続を単純に行なうことが可能である。しかしながら、前記の通り、この場合に高い発光効率を得ることは困難である。
【００１６】
すなわち、単純な配線構造を使用でき、高い発光効率をもった半導体素子（発光素子）を得ることは困難であった。
【００１７】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体素子の製造方法は、少なくともｎ型半導体層とｐ型半導体層とを備える積層体が支持基板の一方の主面上に形成され、前記ｎ型半導体層、前記ｐ型半導体層の各々に対して前記一方の主面側の方向からそれぞれに電気的接続可能な構造を具備する半導体素子の製造方法であって、成長基板上に、リフトオフ可能なバッファ層を介し、前記ｎ型半導体層と前記ｐ型半導体層を順次形成した積層体を得るエピタキシャル成長工程と、前記積層体の一部を前記ｐ型半導体層の側から前記成長基板またはバッファ層が露出するまでエッチングすることにより、前記積層体を分離する分離溝を形成する分離溝形成工程と、前記ｐ型半導体層上に、ｐ側電極と第１の導電性接合層とを順次形成するｐ側電極形成工程と、前記支持基板の主面に第２の導電性接合層を形成する支持基板接合前工程と、前記第１の導電性接合層と前記第２の導電性接合層とを接合することにより、前記積層体と前記支持基板とを接合する接合工程と、前記バッファ層を除去することにより、前記成長基板をリフトオフして除去し、前記ｎ形半導体層表面を露出させるリフトオフ工程と、露出した前記ｎ型半導体層表面にｎ側電極を形成するｎ側電極形成工程と、前記支持基板上に露出した前記第２の導電性接合層の表面に、ｐ側パッド電極を形成するｐ側パッド電極形成工程と、を具備することを特徴とする。
本発明の半導体素子の製造方法は、前記分離溝形成工程において、前記分離溝によって、前記積層体を面積の異なる２種類の領域に分割し、前記ｎ側電極形成工程において、前記２種類の領域のうち面積の大きな側の領域の前記積層体中の前記ｎ型半導体層表面にｎ側電極を形成し、前記ｐ側パッド電極形成工程において、前記２種類の領域のうち面積の小さな側の領域の前記積層体を覆い、かつ、前記第２の導電性接合層と電気的接続するように、前記ｐ側パッド電極を形成する、ことを特徴とする。
本発明の半導体素子の製造方法において、前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする。
本発明の半導体素子の製造方法において、前記バッファ層は、金属層または金属窒化物層であり、前記リフトオフ工程において、前記分離溝を経由してエッチング液を浸透させて前記バッファ層を溶解し、前記成長基板をリフトオフして除去することを特徴とする。
本発明の半導体素子の製造方法において、前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されることを特徴とする。
本発明の半導体素子の製造方法は、前記エピタキシャル成長工程において、前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層を形成することを特徴とする。
本発明の半導体素子は、前記半導体素子の製造方法によって製造されたことを特徴とする。
本発明の半導体素子は、少なくともｎ型半導体層とｐ型半導体層とを備える積層体が、支持基板上に形成された半導体素子であって、前記積層体は、前記ｐ型半導体層上のｐ側電極及び第１の導電性接合層と、前記支持基板上の第２の導電性接合層を介して前記支持基板と接合されてなり、ｐ側パッド電極が、前記支持基板上において、前記第２の導電性接合層が露出した箇所に形成され、前記積層体における前記ｎ型半導体層上にｎ側電極が形成され、前記ｐ側パッド電極、前記ｎ側電極の各々に対して一方向からそれぞれに電気的接続可能な構造を具備することを特徴とする。
本発明の半導体素子において、面積の異なる２種類の前記積層体が前記支持基板上に形成され、前記ｎ側電極は、面積の大きな側の前記積層体中の前記ｎ型半導体上に形成され、前記ｐ側パッド電極は、面積の小さな側の前記積層体を覆い、かつ前記第２の導電性接合層と電気的接続していることを特徴とする。
本発明の半導体素子において、前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする。
本発明の半導体素子において、前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されたことを特徴とする。
本発明の半導体素子において、前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層が形成されたことを特徴とする。
本発明の半導体素子は、発光素子であることを特徴とする。
【発明の効果】
【００１９】
本発明は以上のように構成されているので、単純な配線構造を使用でき、高い発光効率をもった半導体素子を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態となる半導体素子の製造方法を示す工程断面図である。
【図２】本発明の実施の形態となる半導体素子の製造方法によって製造された発光素子を直列接続した構成の斜視図である。
【図３】本発明の実施の形態となる半導体素子の製造方法の変形例を示す工程断面図である。
【図４】実施例と比較例における順方向電圧Ｖｆと駆動電流Ｉｆの関係を測定した結果である。
【図５】実施例と比較例における発光強度と駆動電流Ｉｆの関係を測定した結果である。
【図６】従来の発光素子の一例の構造を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態に係る半導体素子の製造方法について説明する。この半導体素子において用いられるｎ型、ｐ型の半導体層は、成長基板上にエピタキシャル成長することによって得られる。ただし、実際に製造される半導体素子においては、この成長基板は除去され、成長基板があった側と反対側に成長基板とは異なる支持基板が接続される。ｎ型、ｐ型の各半導体層に接続される２つの電極は、共にこの半導体素子における同一の側から取り出される。
【００２２】
この製造方法を示す工程断面図が図１である。以下、この図に基づいて説明する。ここでは、この半導体素子として、窒化ガリウム（ＧａＮ）を材料とする発光ダイオード（ＬＥＤ）を製造する場合につき説明する。このＬＥＤは、ＧａＮのｎ型層とｐ型層の積層体における発光を用いている。また、図１においてはＬＥＤの１素子分だけの構成が示されているが、実際には、単一の支持基板上に複数のＬＥＤを形成することができ、これらを直列あるいは並列に接続して使用することができる。
【００２３】
まず、図１（ａ）に示されるように、成長基板１１上に、バッファ層１２を形成する。成長基板１１としては、特許文献１に記載の場合と同様に、サファイア単結晶（（０００１）基板）が特に好ましく用いられる。また、この上のバッファ層１２としては、例えば特開２００９−５４８８８号公報に記載されるように、例えば４０ｎｍ程度の膜厚の金属クロム（Ｃｒ）を用いることができる。バッファ層１２の成膜は、スパッタリング法、真空蒸着法等により行うことができる。
【００２４】
次に、特開２００９−５４８８８号公報に記載されるように、この状態で窒化処理、例えばアンモニア雰囲気で１０４０℃以上の高温とする工程を行なう。これにより、図１（ｂ）に示されるように、バッファ層（金属層：Ｃｒ層）１２表面は窒化され、窒化クロム層（金属窒化物層：ＣｒＮ層）１３となる。このＣｒＮ層１３の厚さは、処理時間、温度等の調整によって設定することが可能である。
【００２５】
次に、特開２００９−５４８８８号公報に記載されるように、ＣｒＮ層１３上に、ｎ型ＧａＮ層（ｎ型半導体層：ｎ型層）２１、ｐ型ＧａＮ層（ｐ型半導体層：ｐ型層）２２を順次成膜する（エピタキシャル成長工程）。この成膜は、例えばハイドライド気相成長法（ＨＶＰＥ法）で行われ、ｎ型層２１にはドナーとなる不純物が、ｐ型層２２にはアクセプタとなる不純物がそれぞれドーピングされる。このエピタキシャル成長工程により、ｎ型層２１とｐ型層２２からなる積層体２０が形成され、その中にはＧａＮのｐｎ接合が形成される（図１（ｃ））。特開２００９−５４８８８号公報等に記載されるように、ＣｒＮ層１３上においては、結晶欠陥の少ないｎ型層２１及びｐ型層２２を成長させることができる。従って、この積層体２０中のＧａＮを高品質とすることができ、発光強度を高めることができる。なお、ＧａＮにおいては、ｎ型層２１の形成（ドナーのドーピング）の方が、ｐ型層２２の形成（アクセプタのドーピング）よりも容易である。従って、ｐ型層２２はｎ型層２１よりも薄く、かつｐ型層２２の導電率はｎ型層２１の導電率よりも低い。
【００２６】
次に、この構造に対して、図１（ｄ）に示されるように、図１中の上側（ｐ型層２２側）から、成長基板１１表面に達する深さをもつ分離溝３０を形成する（分離溝形成工程）。これにより、積層体２０は基板１１上で分断される。図１（ｄ）においては、一方向における断面が示されているが、この分離溝３０はこれと異なる方向にも形成され、分離溝３０で囲まれた複数の領域の積層体２０が形成される。図１（ｄ）においては、より大きな面積をもつ領域に対応した第１の積層体２５が左側に、より小さな面積をもつ領域に対応する第２の積層体２６が右側にそれぞれ分断されて形成される。この分離溝３０は、例えば、フォトレジストをマスクとしたドライエッチングにより形成することができる。ドライエッチングにおいては、積層体２０を構成するＧａＮ、バッファ層１２とＣｒＮ層１３を構成するＣｒ、ＣｒＮと、サファイアとの選択比を高くとることが可能であるため、成長基板１１表面までこのエッチングを行うことは容易である。分離溝３０は、ｎ型層２１を貫通すれば充分であり、分離溝３０の底面において、バッファ層１２、ＣｒＮ層１３のいずれかが露出した状態であってもよい。また、分離溝３０を形成する方法は、この形態を実現できる方法であれば、ドライエッチング以外の方法を用いることも可能である。なお、分離溝形成工程直後には、成長基板１１自体は分断されていないために、この構造を成長基板１１ごと取り扱うことは容易である。
【００２７】
次に、図１（ｅ）に示されるように、この状態において最上面に存在するｐ型層２２の全面に、ｐ側電極４１、第１の導電性接合層４２を順次形成する（ｐ側電極形成工程）。ｐ側電極４１は、ｐ型層２２とオーミック性接触のとれる材料で形成され、例えば、ニッケル（Ｎｉ）と金（Ａｕ）の多層構造であり、その厚さは各々５ｎｍ、２０ｎｍ程度とすることができる。ただし、図６の構造と異なり、この構造においてはｐ側電極４１は光を透過させる層とはならないため、これを厚くすることも可能である。また、第１の導電性接合層４２は、例えば、金（Ａｕ）や、Ａｕと錫（Ｓｎ）の多層構造で形成する。ｐ側電極４１、第１の導電性接合層４２は、共にスパッタリング法や真空蒸着法によって形成することができる。なお、ｐ側電極４１とｐ型層２２との間のオーミック性を向上させるために、ｐ側電極４１を形成した後で５５０℃程度の熱処理を行うことが好ましい。また、このｐ側電極形成工程と前記の分離溝形成工程の順序を代えることも可能である。
【００２８】
なお、ｐ側電極４１の構成をＮｉ／Ａｕ、Ｃｏ／Ａｕとし、これらを薄くして透光性をもたせることも可能である。また、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）、ＩＭＯ（Ｉｎｄｉｕｍ−Ｍｏｌｙｂｄｅｎｕｍ−Ｏｘｉｄｅ）等の透明材料をｐ側電極４１に用いることにより、透光性をもたせることも可能である。こうした場合には、ｐ側電極４１の上層（第１の導電性接合層４２との間）に、反射層を形成することにより、ｐ側電極４１を透過した光を反射させ、反対側から出射させることによって発光効率を高めることも可能である。この場合の反射層は、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銀（Ａｇ）等で形成することができる。
【００２９】
一方、図１（ｆ）に示されるように、上記の構造と別に準備した支持基板５０の一方の主面上に、第２の導電性接合層５１を形成する（支持基板接合前工程）。支持基板５０としては、機械的強度が充分であり、熱伝導率の高い任意の基板を用いることができ、その電気伝導度も任意である。例えば、半導体基板の一種である単結晶シリコン（Ｓｉ）基板を用いることができる。導電性接合層５１は、加熱圧着することによって第１の導電性接合層４２と接合可能な導電性材料で形成され、例えば第１の導電性接合層４２と同様のＡｕや、ＡｕとＳｎの多層構造で形成される。なお、支持基板５０と第２の導電性接合層５１の間に、これらの密着性を高めるための層（例えばＴｉ層）を挿入してもよい。なお、後述するように、支持基板５０上には第１の積層体２５及び第２の積層体２６が、これらの間の分離溝３０を介した形態で接合される。支持基板５０の大きさは、この工程が実現されるように適宜設定される。
【００３０】
次に、図１（ｇ）に示されるように、図１（ｆ）の構造と、図１（ｅ）の構造とを、第２の導電性接合層５１と第１の導電性接合層４２とが直接接するようにして、高温で加圧接合する（接合工程）。この際の温度は、これらが接合できる温度として、例えば３００℃程度とすることができる。この場合、第１の積層体２５、第２の積層体２６はこの接合によって影響を受けない。この工程により、第１の積層体２５及び第２の積層体２６は、ｐ側電極４１及び第１の導電性接合層４２と、第２の導電性接合層５１を介して支持基板５０に接合される。
【００３１】
次に、接合後の状態において、化学的処理によってバッファ層１２とＣｒＮ層１３を除去する（リフトオフ工程）。具体的には、過塩素酸と硝酸２セリウムアンモニウムの混合液を用いたウェットエッチング処理によって、積層体２０（ＧａＮ）等に影響を与えずに、図１（ｈ）に示されるように、バッファ層１２とＣｒＮ層１３のみを選択的に除去することができる。このウェットエッチングは、分離溝３０の箇所から進む。この工程は、特開２００９−５４８８８号公報等に記載されたケミカルリフトオフとして知られる工程と同様である。
【００３２】
従って、このリフトオフ工程後には、図１（ｉ）に示されるように、表面側にｎ型層２１が来る形態で、支持基板５０上に第１の積層体２５、第２の積層体２６がそれぞれ接合される。
【００３３】
この状態で、図１（ｊ）に示されるように、第１の積層体２５におけるｎ型層２１上の一部に、ｎ側電極６１を形成する（ｎ側電極形成工程）。ｎ側電極６１としては、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の多層構造を用いることができ、それぞれの厚さは例えば２０ｎｍ、３００ｎｍである。なお、第１の積層体２５においてｎ側電極６１が形成された箇所の発光は遮られるため、ｎ側電極６１の面積は、ｎ型層２１との間の抵抗と発光効率の観点から適宜設定される。ｎ側電極６１をｎ型層２１表面に部分的に形成するためには、例えば、フォトレジストをマスクとして形成後にｎ側電極６１の材料を全面に形成した後でフォトレジストを除去すればよい（リフトオフ法）。あるいは、ｎ側電極６１の材料を全面に形成した後でフォトレジストをマスクとして形成後に電極材料をエッチングしてもよい（エッチング法）。なお、ｐ側電極形成工程と同様に、ｎ側電極６１形成後に熱処理を行ってもよい。また、ｎ側電極６１を形成する前に、ｎ型層２１表面の状態を調整するための処理を行ってもよい。
【００３４】
最後に、図１（ｋ）に示されるように、第２の積層体２６全体を覆って第２の導電性接合層５１上の一部にｐ側パッド電極６２を形成する（ｐ側パッド電極形成工程）。ｐ側パッド電極６２としては、これらの構造に対して密着性の高い材料を用いることができ、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）、ニッケル（Ｎｉ）／Ａｕ、Ｔｉ／Ａｕ等の積層構造を用いることができる。その厚さは、この上にワイヤボンディングが可能な程度とする。ｐ側パッド電極６２を部分的に形成するためには、ｎ側電極６１と同様に、リフトオフ法又はエッチング法を用いることが可能である。
【００３５】
最終的には、図１（ｋ）に示される構造のＬＥＤ（半導体素子）が製造される。ｎ側電極６１表面及びｐ側パッド電極６２表面には、ワイヤボンディングを施すことができ、外部の配線端子と電気的に接続することが可能である。ｎ側電極６１とｐ側パッド電極６２との間で通電を行うことにより、第１の積層体２５を発光させることが可能である。
【００３６】
なお、図１の構成はＬＥＤの１素子について示してあるが、単一の支持基板５０上に上記の構造を複数形成することが可能である。この場合には、その後に支持基板５０をダイシングすることにより、チップ毎に分離することが可能である。この際、同一チップ上の複数のＬＥＤが配列された構成とすることも可能である。
【００３７】
この際、このＬＥＤにおいては、ｎ側電極６１とｐ側パッド電極６２とが共に同じ側（支持基板５０と反対側）にあるため、このＬＥＤを複数配列して用いる場合であっても、電極間の接続が容易である。例えば、特許文献１に記載のように、支持基板側から一方の電極を取り出す構成においては、支持基板を分断して接続しない限り、複数のＬＥＤを直列接続する構成をとることは困難である。これに対して、上記の構造においては、単一の支持基板５０上に複数のＬＥＤを形成して、これらを直列あるいは並列に接続することが容易である。
【００３８】
また、発光する表面側に設けられる電極の面積が大きな場合には、この電極によって発光が遮られるために、その面積は小さくすることが好ましい。しかしながら、この電極が接続される層の導電性が低い場合には、その面積を小さくした場合には、この部分の電気抵抗が高くなり、これにより発光効率が低下する。一方、この表面と反対側に形成した電極は発光を遮ることがないため、電極を全面に形成することができる。前記の通り、一般にｎ型層２１の導電性の方がｐ型層２２の導電性よりも高いため、この観点からは、ｎ型層２１が表面側、その反対側にｐ型層２２がある構成が好ましい。この構成においては、表面側（発光取り出し側）の電極面積を小さくし、かつ、この表面と反対側の電極面積を大きくすることにより、発光を遮ることがなく、かつ電気抵抗を低くすることが可能である。
【００３９】
一方、ＧａＮのエピタキシャル成長においては、成長基板１１上にｎ型層２１、次にｐ型層２２を形成する場合に、これらの結晶性を高くし、高い発光効率を得ることが可能である。上記の製造方法によれば、この順番でエピタキシャル成長を行うことにより高品質のｎ型層２１、ｐ型層２２を得ると同時に、発光する表面側にｎ型層２１を設けることができ、ｎ側電極６１の面積を小さくすることができる。従って、高い発光効率をもつＬＥＤを得ることができる。
【００４０】
また、図１（ｋ）の構造においては、ワイヤボンディングが施されるｎ側電極６１とｐ側パッド電極６２の支持基板５０からの高さがほぼ等しくなる。従って、使用するワイヤボンダにおけるボンディング高さ調整が容易となり、ボンディング作業が容易となる。特に、前記のように、同一の支持基板５０上に複数のＬＥＤを形成し、これらを並列あるいは直列に接続する際にも、ワイヤボンディングを用いてこの接続を容易に行うことが可能である。上記の構成をもつ３個のＬＥＤが単一の支持基板５０上に配列して形成され、これらがボンディングワイヤ７０を用いて直列に接続された構成の一例の斜視図が図２である。こうした構成は、支持基板５０（絶縁性あるいは高抵抗の基板）に対して同じ側にｎ側電極６１とｐ側パッド電極６２とが形成されているために、実現が可能である。ワイヤボンディング以外の方法で電気的接続を行う場合においても、ｎ側電極６１とｐ側パッド電極６２の高さがほぼ同一となるためにその接続が容易となることは明らかである。
【００４１】
上記の製造方法の変形例となる製造方法の工程断面図が図３である。この製造方法においては、エピタキシャル成長工程までは前記の製造方法と同様であるため、説明を省略する。図３は、エピタキシャル成長工程よりも後の工程についてのみ示しており、図３（ａ）〜（ｈ）は、図１（ｄ）〜（ｋ）に対応する。
【００４２】
図３（ａ）においては、図１（ｄ）と同様に溝形成工程を行い、分離溝３０を複数形成する（分離溝形成工程）。ただし、図１の例では、１チップ中で第１の積層体２５と第２の積層体２６を設けたのに対し、ここでは積層体２７のみを形成し、これが発光する領域となる。
【００４３】
次に、図３（ｂ）に示されるように、この状態において最上面に存在するｐ型層２２の表面に、ｐ側電極４１、第１の導電性接合層４２を順次形成する（ｐ側電極形成工程）。この工程は図１（ｅ）と同様である。また、図３（ｃ）に示されるように、上記の構造と別に準備した支持基板５０の一方の主面上に、第２の導電性接合層５１を形成する（支持基板接合前工程）。この工程も図１（ｆ）と同様である。なお、ｐ側電極形成工程において、ｐ側電極４１上に反射層を形成することができることは前記の場合と同様である。
【００４４】
次に、図３（ｄ）に示されるように、図３（ｂ）の構造と、図３（ｃ）の構造とを、第２の導電性接合層５１と第１の導電性接合層４２とが直接接するようにして、高温で加圧接合する（接合工程）。この工程は、図１（ｇ）と同様であるが、接合されるのは積層体２７のみである点が異なる。
【００４５】
次に、図３（ｅ）に示されるように、化学的処理によってバッファ層１２とＣｒＮ層１３を除去する（リフトオフ工程）。この工程は、図１（ｈ）と同様である。従って、この工程後には、図３（ｆ）に示されるように、表面側にｎ型層２１が来る形態で、支持基板５０上に積層体２７が接合される。
【００４６】
この状態で、図３（ｇ）に示されるように、積層体２７におけるｎ型層２１上の一部に、ｎ側電極６１を形成する（ｎ側電極形成工程）。この工程は、図１（ｊ）と同様である。
【００４７】
最後に、図３（ｈ）に示されるように、積層体２７が接合された箇所以外において、第２の導電性接合層５１が露出した箇所の一部にｐ側パッド電極６２を形成する（ｐ側パッド電極形成工程）。この工程は、第２の積層体２６が設けられていない点以外については図１（ｋ）と同様である。ｐ側パッド電極６２が形成される領域は、分離溝３０が形成された領域の一部となる。
【００４８】
上記の製造方法によって、図３（ｈ）に示された構造が形成される。この構成においては、ｎ側電極６１とｐ側パッド電極６２の高さは同一とはならないものの、図１の製造方法で製造されたＬＥＤと同様に、高い発光効率を得ることができ、かつ複数の素子同士の電気的接続が容易である。
【００４９】
なお、図１、図３のどちらの製造方法においても、リフトオフ工程においては、バッファ層１２等を除去して成長基板１１を分離するために、ケミカルリフトオフを用いていた。しかしながら、バッファ層１２等を除去して成長基板１１を分離することができ、ｎ型層２１の表面を露出させることができる方法であれば、他の方法を用いることもできる。具体的には、特許文献１に記載されたようなレーザーリフトオフを用いることもできる。ただし、工程が容易であり、かつバッチ処理が可能であり生産性の高いケミカルリフトオフを用いることが、特に好ましい。なお、バッファ層１２の材料としては、ＣｒあるいはＣｒＮ以外でも、この上に良質のｎ型層２１等を形成することができると同時に、リフトオフ工程においてこれを除去できるような材料であれば、適宜選択することが可能である。
【００５０】
また、成長基板１１としては、サファイア以外にも、バッファ層１２等を介して良質のＧａＮやＡｌＧａＮなどのＩＩＩ族窒化物半導体（ｎ型層２１、ｐ型層２２）を成長させることができるものであれば、他の材料、例えばＡｌＮテンプレートやＳｉＣ等を用いることも可能である。
【００５１】
また、支持基板５０としては、シリコン以外にも、任意の材料を用いることが可能である。ただし、支持基板５０は、製造されたＬＥＤの機械的支持基板となると同時に、放熱基板ともなるため、高い機械的強度をもち、かつ高い熱伝導率をもつことが好ましい。上記の構造においては、ｐ側電極４１（ｐ型層２２）とｐ側パッド電極６２との間の電気伝導は、第１の導電性接合層４２、第２の導電性接合層５１等によってなされるため、支持基板５０の導電性の有無はＬＥＤの動作とは無関係である。従って、支持基板５０の材料は、広い範囲の材料の中から選択することが可能であり、各種の絶縁性基板、金属基板、半導体基板を用いることが可能である。また、機械的強度及び熱伝導率が高い絶縁性セラミックス基板上に金属配線が予め形成された金属セラミックス接合基板を用いることもできる。
【００５２】
また、支持基板５０の形態も任意である。例えば、絶縁性基板、金属基板、半導体基板を用いる場合には、大径のウェハを支持基板５０として用い、図１（ｋ）や図３（ｈ）の構造を形成した後に、支持基板５０を分割して個々のチップとすることが可能である。これに対して、例えば金属セラミックス接合基板を用いる場合には、予め１チップに対応する大きさとされたサブマウント基板を用いることも可能である。
【００５３】
なお、上記の例では、積層体は、共にＧａＮからなるｎ型層２１、ｐ型層２２で構成されるものとした。しかしながら、この他の場合であっても、同様の効果を奏することは明らかである。例えば、単純なｐｎ接合を利用したＬＥＤではなく、ｎ型層とｐ型層との間に活性層となる多重量子井戸構造を設けた構造のＬＥＤやＬＤ（レーザーダイオード）を同様に製造できることも明らかである。この際、ｎ型層やｐ型層はＧａＮではなく、他のＩＩＩ族窒化物半導体、例えばＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）としてもよく、各層におけるａ、ｂの値が異なっていてもよい。この場合には、エピタキシャル成長工程において、ｎ型層２１を成長基板１１上に形成し、この上に活性層を形成してからｐ型層２２を形成する。
【００５４】
（実施例）
実際に、図１に示す工程でＬＥＤを製造し、その単体における発光特性を、従来の構造のＬＥＤと比較した。
【００５５】
ここで、比較対照とした従来の構造のＬＥＤの断面構造は、図６に示されるとおりである。同一の構成をもつｎ型層２１、ｐ型層２２を同一の成長基板１１、バッファ層１２、ＣｒＮ層１３上に成長させた場合の、実施例（図１（ｋ）の構造）、比較例（図６の構造）について、順方向電圧Ｖｆと駆動電流Ｉｆの関係、発光強度と駆動電流Ｉｆの関係を測定した。ここで、発光強度は、この発光を受光した受光素子の出力Ｐ０として示している。
【００５６】
実施例と比較例における順方向電圧Ｖｆと駆動電流Ｉｆの関係を図４に、発光強度と駆動電流Ｉｆの関係を図５にそれぞれ示す。同じＩｆの場合には、実施例においてはＶｆが低くなり（図４）、かつ発光強度が高くなる（図５）。従って、実施例における発光効率は比較例よりも高くなることが確認できた。
【符号の説明】
【００５７】
１１、９１ 成長基板
１２、９２ バッファ層（金属層：Ｃｒ層）
１３ 窒化クロム層（窒化金属層：ＣｒＮ層）
２０、２７ 積層体
２１、９３ ｎ型ＧａＮ層（ｎ型半導体層：ｎ型層）
２２、９４ ｐ型ＧａＮ層（ｐ型半導体層：ｐ型層）
２５ 第１の積層体
２６ 第２の積層体
３０ 分離溝
４１、９５ ｐ側電極
４２ 第１の導電性接合層
５０ 支持基板
５１ 第２の導電性接合層
６１、９７ ｎ側電極
６２、９６ ｐ側パッド電極
７０ ボンディングワイヤ
【技術分野】
【０００１】
本発明は、支持基板上にｐ型半導体層とｎ型半導体層が積層された構成をもつ半導体素子の構造、及びその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、そのバンドギャップが広いために、青色、緑色等のＬＥＤ（発光ダイオード）、ＬＤ（レーザーダイオード）等の発光素子の材料として広く用いられている。こうした発光素子においては、ｐ型の半導体層（ｐ型層）とｎ型の半導体層（ｎ型層）とがエピタキシャル成長によって積層されて構成される。こうした構成の場合、ｐ型層とｎ型層の双方に対して電気的接続を直接とれる構造が必要である。
【０００３】
良質かつ低コストでこの構造を製造するためには、ＩＩＩ族窒化物半導体以外の材料からなる成長基板上にｐ型層とｎ型層をエピタキシャル成長することによって得ることが一般的に行われている。この場合、特に良質の半導体層を得るためには、使用できる成長基板の材料は限られる。例えば、ＩＩＩ族窒化物半導体の代表である窒化ガリウム（ＧａＮ）は、ＭＯＣＶＤ（有機金属気相成長）法やＨＶＰＥ（ハイドライド気相成長）等によって、ＳｉＣ、サファイア等からなる成長基板上に成長させることができる。ここで、ＧａＮにおいては、アクセプタのドーピングがドナーのドーピングと比べて困難であり、良質のｐ型層、特に高導電率のｐ型層を得ることが比較的困難である。このため、ｎ型層は厚くすることが容易であるが、ｐ型層は厚くすることが比較的困難である。また、良質のｎ型層とｐ型層とを同一成長基板上で得るためには、成長基板上に、まずｎ型層、次にｐ型層の順番でこれらを順次成長させることが好ましい。
【０００４】
一方、実際の発光素子の動作においては、ｎ型層、ｐ型層には大電流が流され、これによる発熱量が大きくなる。ｎ型層、ｐ型層を支持する基板は、この放熱も行うことになる。
【０００５】
このように、ＬＥＤやＬＤにおいては、成長基板の材料がその特性に大きな影響を及ぼす。ここで、良質のｎ型層、ｐ型層を得るのに最適な成長基板が、デバイス動作上で最適な基板となるとは限らない。
【０００６】
また、ｐ型層とｎ型層に対する電気的接続の取り方も、この成長基板に依存する。例えば、成長基板上にｎ型層、ｐ型層が順次形成された構成の場合、成長基板が導電性の材料（例えばＳｉＣ）であれば、成長基板を介してｎ型層への電気的接続をとることが可能である。一方、成長基板が絶縁体（例えばサファイア）である場合、成長基板を介してｎ型層への電気的接続をとることは困難である。
【０００７】
図６は、サファイアを成長基板とし、その上にｎ型層、ｐ型層を形成した構成のＬＥＤの一例の断面図である。この構造においては、成長基板９１上にバッファ層９２を介してｎ型ＧａＮ層（ｎ型層）９３、ｐ型ＧａＮ層（ｐ型層）９４がエピタキシャル成長によって順次形成される。ｐ型ＧａＮ層９４上には薄いｐ側電極９５が形成される。ここで、このＬＥＤにおいて、光は主にｐ型ＧａＮ層９４の表面から上側に取り出され、この光はこの薄いｐ側電極９５を透過して発せられる。ｐ型ＧａＮ層９４の導電率を高くすることは困難であるために、このｐ側電極９５はｐ型ＧａＮ層９４のほぼ全面にわたり形成される。このｐ側電極９５への電気的接続は、ｐ側電極９５（ｐ型ＧａＮ層９４）上の一部に形成された、より厚いｐ側パッド電極９６を介して、例えばボンディングワイヤを用いて行われる。ただし、厚いｐ側パッド電極９６によって光は遮られるために、この面上において、ｐ側パッド電極９６はボンディングワイヤが接続できる程度の大きさで部分的に形成される。
【０００８】
また、図中の右側の領域では、ｐ型ＧａＮ層９４の側からｎ型ＧａＮ層９３の途中まで部分的にこの構造がエッチングにより掘り下げられ、ｎ型ＧａＮ層９３の表面が露出した面にｎ側電極９７が形成される。このｎ側電極９７への電気的接続は、ｐ側パッド電極９６上と同様に、例えばボンディングワイヤをｎ側電極９７へ接続することにより行われる。
【０００９】
この構造においては、基板（成長基板９１）から見て、ｎ側電極９７（ｎ型ＧａＮ層９３）への電気的接続とｐ側パッド電極９６（ｐ型ＧａＮ層９４）の電気的接続とを同一の側（図６中上側）からとることができる。成長基板９１がそのままＬＥＤの支持基板となるが、成長基板９１は電流経路とはならないため、導電性は要求されない。このため、成長基板９１としては、高品質のｎ型ＧａＮ層９３、ｐ型ＧａＮ層９４を得ることのできるサファイア等が特に好ましく用いられる。
【００１０】
ここで、図６の構造の素子の場合、導電性の低いｐ型ＧａＮ層９４表面が発光面となる。このため、小面積のｐ側パッド電極９６からｐ型ＧａＮ層９４までの間の電気抵抗は高くなり、この電気抵抗が存在する分だけその発光効率は低くなる。
【００１１】
図６の構造とは異なる形態として、特許文献１には、表面にｎ型層が配置された構成の発光素子及びその製造方法が記載されている。この製造方法においては、サファイア基板上にｎ型層、ｐ型層、ｐ側電極を順次形成した後で、ｐ側電極側に導電性の基板を支持基板として新たに接合する。その後、成長基板として用いたサファイア基板を、レーザーリフトオフによって除去し、露出したｎ型層表面にｎ側電極を形成する。
【００１２】
この技術によれば、サファイアを成長基板として用い、かつこの上にｎ型層、ｐ型層を順次形成することによって、良質のｎ型層、ｐ型層を得ることができ、高い発光効率を得ることができる。一方で、実際のＬＥＤにおいては、導電性であり、かつ熱伝導率や熱膨張率が最適化された他の材料からなる支持基板を用いることができるため、高い放熱性や信頼性も得ることができる。この場合、ｐ側電極（ｐ型層）への電気的接続は、導電性の支持基板を介してその裏側からとる。一方、ｎ側電極（ｎ型層）への電気的接続は、この反対側にあるｎ型層の表面側からとる。すなわち、図６の構造とは異なり、この場合には、各層への電気的接続は異なる側からとる構成となる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−３２４６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１に記載の技術のように、ｎ型層への電気的接続とｐ型層への電気的接続を異なる側の面からそれぞれとる場合には、複数のＬＥＤ素子を並べて接続する際の配線構造やその配線接続方法が複雑になる。例えば、複数のＬＥＤ素子を直列に並べた構成を形成する場合には、異なる側の面にある配線同士を接続することが必要になる。こうした構成を実現するためには、その接続構造が複雑となることは明らかである。
【００１５】
一方、図６の構造の素子の場合、ｎ型ＧａＮ層９３への電気的接続とｐ型ＧａＮ層９４への電気的接続とは、基板側から見て同一の側からとれるため、こうした場合でもこの接続を単純に行なうことが可能である。しかしながら、前記の通り、この場合に高い発光効率を得ることは困難である。
【００１６】
すなわち、単純な配線構造を使用でき、高い発光効率をもった半導体素子（発光素子）を得ることは困難であった。
【００１７】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体素子の製造方法は、少なくともｎ型半導体層とｐ型半導体層とを備える積層体が支持基板の一方の主面上に形成され、前記ｎ型半導体層、前記ｐ型半導体層の各々に対して前記一方の主面側の方向からそれぞれに電気的接続可能な構造を具備する半導体素子の製造方法であって、成長基板上に、リフトオフ可能なバッファ層を介し、前記ｎ型半導体層と前記ｐ型半導体層を順次形成した積層体を得るエピタキシャル成長工程と、前記積層体の一部を前記ｐ型半導体層の側から前記成長基板またはバッファ層が露出するまでエッチングすることにより、前記積層体を分離する分離溝を形成する分離溝形成工程と、前記ｐ型半導体層上に、ｐ側電極と第１の導電性接合層とを順次形成するｐ側電極形成工程と、前記支持基板の主面に第２の導電性接合層を形成する支持基板接合前工程と、前記第１の導電性接合層と前記第２の導電性接合層とを接合することにより、前記積層体と前記支持基板とを接合する接合工程と、前記バッファ層を除去することにより、前記成長基板をリフトオフして除去し、前記ｎ形半導体層表面を露出させるリフトオフ工程と、露出した前記ｎ型半導体層表面にｎ側電極を形成するｎ側電極形成工程と、前記支持基板上に露出した前記第２の導電性接合層の表面に、ｐ側パッド電極を形成するｐ側パッド電極形成工程と、を具備することを特徴とする。
本発明の半導体素子の製造方法は、前記分離溝形成工程において、前記分離溝によって、前記積層体を面積の異なる２種類の領域に分割し、前記ｎ側電極形成工程において、前記２種類の領域のうち面積の大きな側の領域の前記積層体中の前記ｎ型半導体層表面にｎ側電極を形成し、前記ｐ側パッド電極形成工程において、前記２種類の領域のうち面積の小さな側の領域の前記積層体を覆い、かつ、前記第２の導電性接合層と電気的接続するように、前記ｐ側パッド電極を形成する、ことを特徴とする。
本発明の半導体素子の製造方法において、前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする。
本発明の半導体素子の製造方法において、前記バッファ層は、金属層または金属窒化物層であり、前記リフトオフ工程において、前記分離溝を経由してエッチング液を浸透させて前記バッファ層を溶解し、前記成長基板をリフトオフして除去することを特徴とする。
本発明の半導体素子の製造方法において、前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されることを特徴とする。
本発明の半導体素子の製造方法は、前記エピタキシャル成長工程において、前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層を形成することを特徴とする。
本発明の半導体素子は、前記半導体素子の製造方法によって製造されたことを特徴とする。
本発明の半導体素子は、少なくともｎ型半導体層とｐ型半導体層とを備える積層体が、支持基板上に形成された半導体素子であって、前記積層体は、前記ｐ型半導体層上のｐ側電極及び第１の導電性接合層と、前記支持基板上の第２の導電性接合層を介して前記支持基板と接合されてなり、ｐ側パッド電極が、前記支持基板上において、前記第２の導電性接合層が露出した箇所に形成され、前記積層体における前記ｎ型半導体層上にｎ側電極が形成され、前記ｐ側パッド電極、前記ｎ側電極の各々に対して一方向からそれぞれに電気的接続可能な構造を具備することを特徴とする。
本発明の半導体素子において、面積の異なる２種類の前記積層体が前記支持基板上に形成され、前記ｎ側電極は、面積の大きな側の前記積層体中の前記ｎ型半導体上に形成され、前記ｐ側パッド電極は、面積の小さな側の前記積層体を覆い、かつ前記第２の導電性接合層と電気的接続していることを特徴とする。
本発明の半導体素子において、前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする。
本発明の半導体素子において、前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されたことを特徴とする。
本発明の半導体素子において、前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層が形成されたことを特徴とする。
本発明の半導体素子は、発光素子であることを特徴とする。
【発明の効果】
【００１９】
本発明は以上のように構成されているので、単純な配線構造を使用でき、高い発光効率をもった半導体素子を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態となる半導体素子の製造方法を示す工程断面図である。
【図２】本発明の実施の形態となる半導体素子の製造方法によって製造された発光素子を直列接続した構成の斜視図である。
【図３】本発明の実施の形態となる半導体素子の製造方法の変形例を示す工程断面図である。
【図４】実施例と比較例における順方向電圧Ｖｆと駆動電流Ｉｆの関係を測定した結果である。
【図５】実施例と比較例における発光強度と駆動電流Ｉｆの関係を測定した結果である。
【図６】従来の発光素子の一例の構造を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態に係る半導体素子の製造方法について説明する。この半導体素子において用いられるｎ型、ｐ型の半導体層は、成長基板上にエピタキシャル成長することによって得られる。ただし、実際に製造される半導体素子においては、この成長基板は除去され、成長基板があった側と反対側に成長基板とは異なる支持基板が接続される。ｎ型、ｐ型の各半導体層に接続される２つの電極は、共にこの半導体素子における同一の側から取り出される。
【００２２】
この製造方法を示す工程断面図が図１である。以下、この図に基づいて説明する。ここでは、この半導体素子として、窒化ガリウム（ＧａＮ）を材料とする発光ダイオード（ＬＥＤ）を製造する場合につき説明する。このＬＥＤは、ＧａＮのｎ型層とｐ型層の積層体における発光を用いている。また、図１においてはＬＥＤの１素子分だけの構成が示されているが、実際には、単一の支持基板上に複数のＬＥＤを形成することができ、これらを直列あるいは並列に接続して使用することができる。
【００２３】
まず、図１（ａ）に示されるように、成長基板１１上に、バッファ層１２を形成する。成長基板１１としては、特許文献１に記載の場合と同様に、サファイア単結晶（（０００１）基板）が特に好ましく用いられる。また、この上のバッファ層１２としては、例えば特開２００９−５４８８８号公報に記載されるように、例えば４０ｎｍ程度の膜厚の金属クロム（Ｃｒ）を用いることができる。バッファ層１２の成膜は、スパッタリング法、真空蒸着法等により行うことができる。
【００２４】
次に、特開２００９−５４８８８号公報に記載されるように、この状態で窒化処理、例えばアンモニア雰囲気で１０４０℃以上の高温とする工程を行なう。これにより、図１（ｂ）に示されるように、バッファ層（金属層：Ｃｒ層）１２表面は窒化され、窒化クロム層（金属窒化物層：ＣｒＮ層）１３となる。このＣｒＮ層１３の厚さは、処理時間、温度等の調整によって設定することが可能である。
【００２５】
次に、特開２００９−５４８８８号公報に記載されるように、ＣｒＮ層１３上に、ｎ型ＧａＮ層（ｎ型半導体層：ｎ型層）２１、ｐ型ＧａＮ層（ｐ型半導体層：ｐ型層）２２を順次成膜する（エピタキシャル成長工程）。この成膜は、例えばハイドライド気相成長法（ＨＶＰＥ法）で行われ、ｎ型層２１にはドナーとなる不純物が、ｐ型層２２にはアクセプタとなる不純物がそれぞれドーピングされる。このエピタキシャル成長工程により、ｎ型層２１とｐ型層２２からなる積層体２０が形成され、その中にはＧａＮのｐｎ接合が形成される（図１（ｃ））。特開２００９−５４８８８号公報等に記載されるように、ＣｒＮ層１３上においては、結晶欠陥の少ないｎ型層２１及びｐ型層２２を成長させることができる。従って、この積層体２０中のＧａＮを高品質とすることができ、発光強度を高めることができる。なお、ＧａＮにおいては、ｎ型層２１の形成（ドナーのドーピング）の方が、ｐ型層２２の形成（アクセプタのドーピング）よりも容易である。従って、ｐ型層２２はｎ型層２１よりも薄く、かつｐ型層２２の導電率はｎ型層２１の導電率よりも低い。
【００２６】
次に、この構造に対して、図１（ｄ）に示されるように、図１中の上側（ｐ型層２２側）から、成長基板１１表面に達する深さをもつ分離溝３０を形成する（分離溝形成工程）。これにより、積層体２０は基板１１上で分断される。図１（ｄ）においては、一方向における断面が示されているが、この分離溝３０はこれと異なる方向にも形成され、分離溝３０で囲まれた複数の領域の積層体２０が形成される。図１（ｄ）においては、より大きな面積をもつ領域に対応した第１の積層体２５が左側に、より小さな面積をもつ領域に対応する第２の積層体２６が右側にそれぞれ分断されて形成される。この分離溝３０は、例えば、フォトレジストをマスクとしたドライエッチングにより形成することができる。ドライエッチングにおいては、積層体２０を構成するＧａＮ、バッファ層１２とＣｒＮ層１３を構成するＣｒ、ＣｒＮと、サファイアとの選択比を高くとることが可能であるため、成長基板１１表面までこのエッチングを行うことは容易である。分離溝３０は、ｎ型層２１を貫通すれば充分であり、分離溝３０の底面において、バッファ層１２、ＣｒＮ層１３のいずれかが露出した状態であってもよい。また、分離溝３０を形成する方法は、この形態を実現できる方法であれば、ドライエッチング以外の方法を用いることも可能である。なお、分離溝形成工程直後には、成長基板１１自体は分断されていないために、この構造を成長基板１１ごと取り扱うことは容易である。
【００２７】
次に、図１（ｅ）に示されるように、この状態において最上面に存在するｐ型層２２の全面に、ｐ側電極４１、第１の導電性接合層４２を順次形成する（ｐ側電極形成工程）。ｐ側電極４１は、ｐ型層２２とオーミック性接触のとれる材料で形成され、例えば、ニッケル（Ｎｉ）と金（Ａｕ）の多層構造であり、その厚さは各々５ｎｍ、２０ｎｍ程度とすることができる。ただし、図６の構造と異なり、この構造においてはｐ側電極４１は光を透過させる層とはならないため、これを厚くすることも可能である。また、第１の導電性接合層４２は、例えば、金（Ａｕ）や、Ａｕと錫（Ｓｎ）の多層構造で形成する。ｐ側電極４１、第１の導電性接合層４２は、共にスパッタリング法や真空蒸着法によって形成することができる。なお、ｐ側電極４１とｐ型層２２との間のオーミック性を向上させるために、ｐ側電極４１を形成した後で５５０℃程度の熱処理を行うことが好ましい。また、このｐ側電極形成工程と前記の分離溝形成工程の順序を代えることも可能である。
【００２８】
なお、ｐ側電極４１の構成をＮｉ／Ａｕ、Ｃｏ／Ａｕとし、これらを薄くして透光性をもたせることも可能である。また、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）、ＩＭＯ（Ｉｎｄｉｕｍ−Ｍｏｌｙｂｄｅｎｕｍ−Ｏｘｉｄｅ）等の透明材料をｐ側電極４１に用いることにより、透光性をもたせることも可能である。こうした場合には、ｐ側電極４１の上層（第１の導電性接合層４２との間）に、反射層を形成することにより、ｐ側電極４１を透過した光を反射させ、反対側から出射させることによって発光効率を高めることも可能である。この場合の反射層は、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銀（Ａｇ）等で形成することができる。
【００２９】
一方、図１（ｆ）に示されるように、上記の構造と別に準備した支持基板５０の一方の主面上に、第２の導電性接合層５１を形成する（支持基板接合前工程）。支持基板５０としては、機械的強度が充分であり、熱伝導率の高い任意の基板を用いることができ、その電気伝導度も任意である。例えば、半導体基板の一種である単結晶シリコン（Ｓｉ）基板を用いることができる。導電性接合層５１は、加熱圧着することによって第１の導電性接合層４２と接合可能な導電性材料で形成され、例えば第１の導電性接合層４２と同様のＡｕや、ＡｕとＳｎの多層構造で形成される。なお、支持基板５０と第２の導電性接合層５１の間に、これらの密着性を高めるための層（例えばＴｉ層）を挿入してもよい。なお、後述するように、支持基板５０上には第１の積層体２５及び第２の積層体２６が、これらの間の分離溝３０を介した形態で接合される。支持基板５０の大きさは、この工程が実現されるように適宜設定される。
【００３０】
次に、図１（ｇ）に示されるように、図１（ｆ）の構造と、図１（ｅ）の構造とを、第２の導電性接合層５１と第１の導電性接合層４２とが直接接するようにして、高温で加圧接合する（接合工程）。この際の温度は、これらが接合できる温度として、例えば３００℃程度とすることができる。この場合、第１の積層体２５、第２の積層体２６はこの接合によって影響を受けない。この工程により、第１の積層体２５及び第２の積層体２６は、ｐ側電極４１及び第１の導電性接合層４２と、第２の導電性接合層５１を介して支持基板５０に接合される。
【００３１】
次に、接合後の状態において、化学的処理によってバッファ層１２とＣｒＮ層１３を除去する（リフトオフ工程）。具体的には、過塩素酸と硝酸２セリウムアンモニウムの混合液を用いたウェットエッチング処理によって、積層体２０（ＧａＮ）等に影響を与えずに、図１（ｈ）に示されるように、バッファ層１２とＣｒＮ層１３のみを選択的に除去することができる。このウェットエッチングは、分離溝３０の箇所から進む。この工程は、特開２００９−５４８８８号公報等に記載されたケミカルリフトオフとして知られる工程と同様である。
【００３２】
従って、このリフトオフ工程後には、図１（ｉ）に示されるように、表面側にｎ型層２１が来る形態で、支持基板５０上に第１の積層体２５、第２の積層体２６がそれぞれ接合される。
【００３３】
この状態で、図１（ｊ）に示されるように、第１の積層体２５におけるｎ型層２１上の一部に、ｎ側電極６１を形成する（ｎ側電極形成工程）。ｎ側電極６１としては、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の多層構造を用いることができ、それぞれの厚さは例えば２０ｎｍ、３００ｎｍである。なお、第１の積層体２５においてｎ側電極６１が形成された箇所の発光は遮られるため、ｎ側電極６１の面積は、ｎ型層２１との間の抵抗と発光効率の観点から適宜設定される。ｎ側電極６１をｎ型層２１表面に部分的に形成するためには、例えば、フォトレジストをマスクとして形成後にｎ側電極６１の材料を全面に形成した後でフォトレジストを除去すればよい（リフトオフ法）。あるいは、ｎ側電極６１の材料を全面に形成した後でフォトレジストをマスクとして形成後に電極材料をエッチングしてもよい（エッチング法）。なお、ｐ側電極形成工程と同様に、ｎ側電極６１形成後に熱処理を行ってもよい。また、ｎ側電極６１を形成する前に、ｎ型層２１表面の状態を調整するための処理を行ってもよい。
【００３４】
最後に、図１（ｋ）に示されるように、第２の積層体２６全体を覆って第２の導電性接合層５１上の一部にｐ側パッド電極６２を形成する（ｐ側パッド電極形成工程）。ｐ側パッド電極６２としては、これらの構造に対して密着性の高い材料を用いることができ、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）、ニッケル（Ｎｉ）／Ａｕ、Ｔｉ／Ａｕ等の積層構造を用いることができる。その厚さは、この上にワイヤボンディングが可能な程度とする。ｐ側パッド電極６２を部分的に形成するためには、ｎ側電極６１と同様に、リフトオフ法又はエッチング法を用いることが可能である。
【００３５】
最終的には、図１（ｋ）に示される構造のＬＥＤ（半導体素子）が製造される。ｎ側電極６１表面及びｐ側パッド電極６２表面には、ワイヤボンディングを施すことができ、外部の配線端子と電気的に接続することが可能である。ｎ側電極６１とｐ側パッド電極６２との間で通電を行うことにより、第１の積層体２５を発光させることが可能である。
【００３６】
なお、図１の構成はＬＥＤの１素子について示してあるが、単一の支持基板５０上に上記の構造を複数形成することが可能である。この場合には、その後に支持基板５０をダイシングすることにより、チップ毎に分離することが可能である。この際、同一チップ上の複数のＬＥＤが配列された構成とすることも可能である。
【００３７】
この際、このＬＥＤにおいては、ｎ側電極６１とｐ側パッド電極６２とが共に同じ側（支持基板５０と反対側）にあるため、このＬＥＤを複数配列して用いる場合であっても、電極間の接続が容易である。例えば、特許文献１に記載のように、支持基板側から一方の電極を取り出す構成においては、支持基板を分断して接続しない限り、複数のＬＥＤを直列接続する構成をとることは困難である。これに対して、上記の構造においては、単一の支持基板５０上に複数のＬＥＤを形成して、これらを直列あるいは並列に接続することが容易である。
【００３８】
また、発光する表面側に設けられる電極の面積が大きな場合には、この電極によって発光が遮られるために、その面積は小さくすることが好ましい。しかしながら、この電極が接続される層の導電性が低い場合には、その面積を小さくした場合には、この部分の電気抵抗が高くなり、これにより発光効率が低下する。一方、この表面と反対側に形成した電極は発光を遮ることがないため、電極を全面に形成することができる。前記の通り、一般にｎ型層２１の導電性の方がｐ型層２２の導電性よりも高いため、この観点からは、ｎ型層２１が表面側、その反対側にｐ型層２２がある構成が好ましい。この構成においては、表面側（発光取り出し側）の電極面積を小さくし、かつ、この表面と反対側の電極面積を大きくすることにより、発光を遮ることがなく、かつ電気抵抗を低くすることが可能である。
【００３９】
一方、ＧａＮのエピタキシャル成長においては、成長基板１１上にｎ型層２１、次にｐ型層２２を形成する場合に、これらの結晶性を高くし、高い発光効率を得ることが可能である。上記の製造方法によれば、この順番でエピタキシャル成長を行うことにより高品質のｎ型層２１、ｐ型層２２を得ると同時に、発光する表面側にｎ型層２１を設けることができ、ｎ側電極６１の面積を小さくすることができる。従って、高い発光効率をもつＬＥＤを得ることができる。
【００４０】
また、図１（ｋ）の構造においては、ワイヤボンディングが施されるｎ側電極６１とｐ側パッド電極６２の支持基板５０からの高さがほぼ等しくなる。従って、使用するワイヤボンダにおけるボンディング高さ調整が容易となり、ボンディング作業が容易となる。特に、前記のように、同一の支持基板５０上に複数のＬＥＤを形成し、これらを並列あるいは直列に接続する際にも、ワイヤボンディングを用いてこの接続を容易に行うことが可能である。上記の構成をもつ３個のＬＥＤが単一の支持基板５０上に配列して形成され、これらがボンディングワイヤ７０を用いて直列に接続された構成の一例の斜視図が図２である。こうした構成は、支持基板５０（絶縁性あるいは高抵抗の基板）に対して同じ側にｎ側電極６１とｐ側パッド電極６２とが形成されているために、実現が可能である。ワイヤボンディング以外の方法で電気的接続を行う場合においても、ｎ側電極６１とｐ側パッド電極６２の高さがほぼ同一となるためにその接続が容易となることは明らかである。
【００４１】
上記の製造方法の変形例となる製造方法の工程断面図が図３である。この製造方法においては、エピタキシャル成長工程までは前記の製造方法と同様であるため、説明を省略する。図３は、エピタキシャル成長工程よりも後の工程についてのみ示しており、図３（ａ）〜（ｈ）は、図１（ｄ）〜（ｋ）に対応する。
【００４２】
図３（ａ）においては、図１（ｄ）と同様に溝形成工程を行い、分離溝３０を複数形成する（分離溝形成工程）。ただし、図１の例では、１チップ中で第１の積層体２５と第２の積層体２６を設けたのに対し、ここでは積層体２７のみを形成し、これが発光する領域となる。
【００４３】
次に、図３（ｂ）に示されるように、この状態において最上面に存在するｐ型層２２の表面に、ｐ側電極４１、第１の導電性接合層４２を順次形成する（ｐ側電極形成工程）。この工程は図１（ｅ）と同様である。また、図３（ｃ）に示されるように、上記の構造と別に準備した支持基板５０の一方の主面上に、第２の導電性接合層５１を形成する（支持基板接合前工程）。この工程も図１（ｆ）と同様である。なお、ｐ側電極形成工程において、ｐ側電極４１上に反射層を形成することができることは前記の場合と同様である。
【００４４】
次に、図３（ｄ）に示されるように、図３（ｂ）の構造と、図３（ｃ）の構造とを、第２の導電性接合層５１と第１の導電性接合層４２とが直接接するようにして、高温で加圧接合する（接合工程）。この工程は、図１（ｇ）と同様であるが、接合されるのは積層体２７のみである点が異なる。
【００４５】
次に、図３（ｅ）に示されるように、化学的処理によってバッファ層１２とＣｒＮ層１３を除去する（リフトオフ工程）。この工程は、図１（ｈ）と同様である。従って、この工程後には、図３（ｆ）に示されるように、表面側にｎ型層２１が来る形態で、支持基板５０上に積層体２７が接合される。
【００４６】
この状態で、図３（ｇ）に示されるように、積層体２７におけるｎ型層２１上の一部に、ｎ側電極６１を形成する（ｎ側電極形成工程）。この工程は、図１（ｊ）と同様である。
【００４７】
最後に、図３（ｈ）に示されるように、積層体２７が接合された箇所以外において、第２の導電性接合層５１が露出した箇所の一部にｐ側パッド電極６２を形成する（ｐ側パッド電極形成工程）。この工程は、第２の積層体２６が設けられていない点以外については図１（ｋ）と同様である。ｐ側パッド電極６２が形成される領域は、分離溝３０が形成された領域の一部となる。
【００４８】
上記の製造方法によって、図３（ｈ）に示された構造が形成される。この構成においては、ｎ側電極６１とｐ側パッド電極６２の高さは同一とはならないものの、図１の製造方法で製造されたＬＥＤと同様に、高い発光効率を得ることができ、かつ複数の素子同士の電気的接続が容易である。
【００４９】
なお、図１、図３のどちらの製造方法においても、リフトオフ工程においては、バッファ層１２等を除去して成長基板１１を分離するために、ケミカルリフトオフを用いていた。しかしながら、バッファ層１２等を除去して成長基板１１を分離することができ、ｎ型層２１の表面を露出させることができる方法であれば、他の方法を用いることもできる。具体的には、特許文献１に記載されたようなレーザーリフトオフを用いることもできる。ただし、工程が容易であり、かつバッチ処理が可能であり生産性の高いケミカルリフトオフを用いることが、特に好ましい。なお、バッファ層１２の材料としては、ＣｒあるいはＣｒＮ以外でも、この上に良質のｎ型層２１等を形成することができると同時に、リフトオフ工程においてこれを除去できるような材料であれば、適宜選択することが可能である。
【００５０】
また、成長基板１１としては、サファイア以外にも、バッファ層１２等を介して良質のＧａＮやＡｌＧａＮなどのＩＩＩ族窒化物半導体（ｎ型層２１、ｐ型層２２）を成長させることができるものであれば、他の材料、例えばＡｌＮテンプレートやＳｉＣ等を用いることも可能である。
【００５１】
また、支持基板５０としては、シリコン以外にも、任意の材料を用いることが可能である。ただし、支持基板５０は、製造されたＬＥＤの機械的支持基板となると同時に、放熱基板ともなるため、高い機械的強度をもち、かつ高い熱伝導率をもつことが好ましい。上記の構造においては、ｐ側電極４１（ｐ型層２２）とｐ側パッド電極６２との間の電気伝導は、第１の導電性接合層４２、第２の導電性接合層５１等によってなされるため、支持基板５０の導電性の有無はＬＥＤの動作とは無関係である。従って、支持基板５０の材料は、広い範囲の材料の中から選択することが可能であり、各種の絶縁性基板、金属基板、半導体基板を用いることが可能である。また、機械的強度及び熱伝導率が高い絶縁性セラミックス基板上に金属配線が予め形成された金属セラミックス接合基板を用いることもできる。
【００５２】
また、支持基板５０の形態も任意である。例えば、絶縁性基板、金属基板、半導体基板を用いる場合には、大径のウェハを支持基板５０として用い、図１（ｋ）や図３（ｈ）の構造を形成した後に、支持基板５０を分割して個々のチップとすることが可能である。これに対して、例えば金属セラミックス接合基板を用いる場合には、予め１チップに対応する大きさとされたサブマウント基板を用いることも可能である。
【００５３】
なお、上記の例では、積層体は、共にＧａＮからなるｎ型層２１、ｐ型層２２で構成されるものとした。しかしながら、この他の場合であっても、同様の効果を奏することは明らかである。例えば、単純なｐｎ接合を利用したＬＥＤではなく、ｎ型層とｐ型層との間に活性層となる多重量子井戸構造を設けた構造のＬＥＤやＬＤ（レーザーダイオード）を同様に製造できることも明らかである。この際、ｎ型層やｐ型層はＧａＮではなく、他のＩＩＩ族窒化物半導体、例えばＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）としてもよく、各層におけるａ、ｂの値が異なっていてもよい。この場合には、エピタキシャル成長工程において、ｎ型層２１を成長基板１１上に形成し、この上に活性層を形成してからｐ型層２２を形成する。
【００５４】
（実施例）
実際に、図１に示す工程でＬＥＤを製造し、その単体における発光特性を、従来の構造のＬＥＤと比較した。
【００５５】
ここで、比較対照とした従来の構造のＬＥＤの断面構造は、図６に示されるとおりである。同一の構成をもつｎ型層２１、ｐ型層２２を同一の成長基板１１、バッファ層１２、ＣｒＮ層１３上に成長させた場合の、実施例（図１（ｋ）の構造）、比較例（図６の構造）について、順方向電圧Ｖｆと駆動電流Ｉｆの関係、発光強度と駆動電流Ｉｆの関係を測定した。ここで、発光強度は、この発光を受光した受光素子の出力Ｐ０として示している。
【００５６】
実施例と比較例における順方向電圧Ｖｆと駆動電流Ｉｆの関係を図４に、発光強度と駆動電流Ｉｆの関係を図５にそれぞれ示す。同じＩｆの場合には、実施例においてはＶｆが低くなり（図４）、かつ発光強度が高くなる（図５）。従って、実施例における発光効率は比較例よりも高くなることが確認できた。
【符号の説明】
【００５７】
１１、９１ 成長基板
１２、９２ バッファ層（金属層：Ｃｒ層）
１３ 窒化クロム層（窒化金属層：ＣｒＮ層）
２０、２７ 積層体
２１、９３ ｎ型ＧａＮ層（ｎ型半導体層：ｎ型層）
２２、９４ ｐ型ＧａＮ層（ｐ型半導体層：ｐ型層）
２５ 第１の積層体
２６ 第２の積層体
３０ 分離溝
４１、９５ ｐ側電極
４２ 第１の導電性接合層
５０ 支持基板
５１ 第２の導電性接合層
６１、９７ ｎ側電極
６２、９６ ｐ側パッド電極
７０ ボンディングワイヤ
【特許請求の範囲】
【請求項１】
少なくともｎ型半導体層とｐ型半導体層とを備える積層体が支持基板の一方の主面上に形成され、前記ｎ型半導体層、前記ｐ型半導体層の各々に対して前記一方の主面側の方向からそれぞれに電気的接続可能な構造を具備する半導体素子の製造方法であって、
成長基板上に、リフトオフ可能なバッファ層を介し、前記ｎ型半導体層と前記ｐ型半導体層を順次形成した積層体を得るエピタキシャル成長工程と、
前記積層体の一部を前記ｐ型半導体層の側から前記成長基板またはバッファ層が露出するまでエッチングすることにより、前記積層体を分離する分離溝を形成する分離溝形成工程と、
前記ｐ型半導体層上に、ｐ側電極と第１の導電性接合層とを順次形成するｐ側電極形成工程と、
前記支持基板の主面に第２の導電性接合層を形成する支持基板接合前工程と、
前記第１の導電性接合層と前記第２の導電性接合層とを接合することにより、前記積層体と前記支持基板とを接合する接合工程と、
前記バッファ層を除去することにより、前記成長基板をリフトオフして除去し、前記ｎ形半導体層表面を露出させるリフトオフ工程と、
露出した前記ｎ型半導体層表面にｎ側電極を形成するｎ側電極形成工程と、
前記支持基板上に露出した前記第２の導電性接合層の表面に、ｐ側パッド電極を形成するｐ側パッド電極形成工程と、
を具備することを特徴とする、半導体素子の製造方法。
【請求項２】
前記分離溝形成工程において、前記分離溝によって、前記積層体を面積の異なる２種類の領域に分割し、
前記ｎ側電極形成工程において、前記２種類の領域のうち面積の大きな側の領域の前記積層体中の前記ｎ型半導体層表面にｎ側電極を形成し、
前記ｐ側パッド電極形成工程において、前記２種類の領域のうち面積の小さな側の領域の前記積層体を覆い、かつ、前記第２の導電性接合層と電気的接続するように、前記ｐ側パッド電極を形成する、
ことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
前記バッファ層は、金属層または金属窒化物層であり、
前記リフトオフ工程において、前記分離溝を経由してエッチング液を浸透させて前記バッファ層を溶解し、前記成長基板をリフトオフして除去することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記エピタキシャル成長工程において、前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層を形成することを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体素子の製造方法。
【請求項７】
請求項１から請求項６までのいずれか１項に記載の半導体素子の製造方法によって製造されたことを特徴とする半導体素子。
【請求項８】
少なくともｎ型半導体層とｐ型半導体層とを備える積層体が、支持基板上に形成された半導体素子であって、
前記積層体は、前記ｐ型半導体層上のｐ側電極及び第１の導電性接合層と、前記支持基板上の第２の導電性接合層を介して前記支持基板と接合されてなり、
ｐ側パッド電極が、前記支持基板上において、前記第２の導電性接合層が露出した箇所に形成され、
前記積層体における前記ｎ型半導体層上にｎ側電極が形成され、
前記ｐ側パッド電極、前記ｎ側電極の各々に対して一方向からそれぞれに電気的接続可能な構造を具備することを特徴とする半導体素子。
【請求項９】
面積の異なる２種類の前記積層体が前記支持基板上に形成され、
前記ｎ側電極は、面積の大きな側の前記積層体中の前記ｎ型半導体上に形成され、
前記ｐ側パッド電極は、面積の小さな側の前記積層体を覆い、かつ前記第２の導電性接合層と電気的接続していることを特徴とする請求項８に記載の半導体素子。
【請求項１０】
前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする請求項８又は９に記載の半導体素子。
【請求項１１】
前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されたことを特徴とする請求項８から請求項１０までのいずれか１項に記載の半導体素子。
【請求項１２】
前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層が形成されたことを特徴とする請求項８から請求項１１までのいずれか１項に記載の半導体素子。
【請求項１３】
発光素子であることを特徴とする請求項７から請求項１２までのいずれか１項に記載の半導体素子。
【請求項１】
少なくともｎ型半導体層とｐ型半導体層とを備える積層体が支持基板の一方の主面上に形成され、前記ｎ型半導体層、前記ｐ型半導体層の各々に対して前記一方の主面側の方向からそれぞれに電気的接続可能な構造を具備する半導体素子の製造方法であって、
成長基板上に、リフトオフ可能なバッファ層を介し、前記ｎ型半導体層と前記ｐ型半導体層を順次形成した積層体を得るエピタキシャル成長工程と、
前記積層体の一部を前記ｐ型半導体層の側から前記成長基板またはバッファ層が露出するまでエッチングすることにより、前記積層体を分離する分離溝を形成する分離溝形成工程と、
前記ｐ型半導体層上に、ｐ側電極と第１の導電性接合層とを順次形成するｐ側電極形成工程と、
前記支持基板の主面に第２の導電性接合層を形成する支持基板接合前工程と、
前記第１の導電性接合層と前記第２の導電性接合層とを接合することにより、前記積層体と前記支持基板とを接合する接合工程と、
前記バッファ層を除去することにより、前記成長基板をリフトオフして除去し、前記ｎ形半導体層表面を露出させるリフトオフ工程と、
露出した前記ｎ型半導体層表面にｎ側電極を形成するｎ側電極形成工程と、
前記支持基板上に露出した前記第２の導電性接合層の表面に、ｐ側パッド電極を形成するｐ側パッド電極形成工程と、
を具備することを特徴とする、半導体素子の製造方法。
【請求項２】
前記分離溝形成工程において、前記分離溝によって、前記積層体を面積の異なる２種類の領域に分割し、
前記ｎ側電極形成工程において、前記２種類の領域のうち面積の大きな側の領域の前記積層体中の前記ｎ型半導体層表面にｎ側電極を形成し、
前記ｐ側パッド電極形成工程において、前記２種類の領域のうち面積の小さな側の領域の前記積層体を覆い、かつ、前記第２の導電性接合層と電気的接続するように、前記ｐ側パッド電極を形成する、
ことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
前記バッファ層は、金属層または金属窒化物層であり、
前記リフトオフ工程において、前記分離溝を経由してエッチング液を浸透させて前記バッファ層を溶解し、前記成長基板をリフトオフして除去することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記エピタキシャル成長工程において、前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層を形成することを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体素子の製造方法。
【請求項７】
請求項１から請求項６までのいずれか１項に記載の半導体素子の製造方法によって製造されたことを特徴とする半導体素子。
【請求項８】
少なくともｎ型半導体層とｐ型半導体層とを備える積層体が、支持基板上に形成された半導体素子であって、
前記積層体は、前記ｐ型半導体層上のｐ側電極及び第１の導電性接合層と、前記支持基板上の第２の導電性接合層を介して前記支持基板と接合されてなり、
ｐ側パッド電極が、前記支持基板上において、前記第２の導電性接合層が露出した箇所に形成され、
前記積層体における前記ｎ型半導体層上にｎ側電極が形成され、
前記ｐ側パッド電極、前記ｎ側電極の各々に対して一方向からそれぞれに電気的接続可能な構造を具備することを特徴とする半導体素子。
【請求項９】
面積の異なる２種類の前記積層体が前記支持基板上に形成され、
前記ｎ側電極は、面積の大きな側の前記積層体中の前記ｎ型半導体上に形成され、
前記ｐ側パッド電極は、面積の小さな側の前記積層体を覆い、かつ前記第２の導電性接合層と電気的接続していることを特徴とする請求項８に記載の半導体素子。
【請求項１０】
前記支持基板は、絶縁性基板、金属基板、半導体基板、金属セラミックス接合基板のいずれかであることを特徴とする請求項８又は９に記載の半導体素子。
【請求項１１】
前記ｎ型半導体層及び前記ｐ型半導体層はＩＩＩ族窒化物半導体で構成されたことを特徴とする請求項８から請求項１０までのいずれか１項に記載の半導体素子。
【請求項１２】
前記ｎ型半導体層と前記ｐ型半導体層の間に、活性層が形成されたことを特徴とする請求項８から請求項１１までのいずれか１項に記載の半導体素子。
【請求項１３】
発光素子であることを特徴とする請求項７から請求項１２までのいずれか１項に記載の半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１５９７２２（Ｐ２０１１−１５９７２２Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１０−１８９３４（Ｐ２０１０−１８９３４）
【出願日】平成２２年１月２９日（２０１０．１．２９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度 経済産業省 地域イノベーション創出研究開発事業（継続事業）「ケミカルリフトオフ法を用いた縦型構造高出力紫外ＬＥＤの開発」（平成２１・０３・２７東北第１６号２０Ｒ２００４）産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（５０６３３４１８２）ＤＯＷＡエレクトロニクス株式会社 (336)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２２年１月２９日（２０１０．１．２９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度 経済産業省 地域イノベーション創出研究開発事業（継続事業）「ケミカルリフトオフ法を用いた縦型構造高出力紫外ＬＥＤの開発」（平成２１・０３・２７東北第１６号２０Ｒ２００４）産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（５０６３３４１８２）ＤＯＷＡエレクトロニクス株式会社 (336)
【Ｆターム（参考）】
[ Back to top ]