半導体装置、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法、並びに電子機器
【課題】半導体装置の機能検査と貫通電極の機能検査とを実施するための検査時間を抑制すると共に、基板の両面から貫通電極に接触することが必要であることに起因して高度な検査技術が必要である貫通電極の検査を容易にすることができる、半導体装置、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法、並びに電子機器を提供する。
【解決手段】半導体装置の製造方法は、回路形成面と裏面とを有する半導体基板の、回路形成面に回路素子及び回路配線を形成する工程と、回路形成面と裏面とを電気的に接続する貫通電極を形成する工程と、第二貫通電極を貫通電極に対応して形成する工程と、裏面に配設されており、貫通電極と第二貫通電極とを接続する接続裏面配線を形成する工程と、少なくとも第二貫通電極に、回路形成面側から検査プローブを接触させることによって、回路素子及び回路配線の機能を検査する機能検査工程と、を有する。
【解決手段】半導体装置の製造方法は、回路形成面と裏面とを有する半導体基板の、回路形成面に回路素子及び回路配線を形成する工程と、回路形成面と裏面とを電気的に接続する貫通電極を形成する工程と、第二貫通電極を貫通電極に対応して形成する工程と、裏面に配設されており、貫通電極と第二貫通電極とを接続する接続裏面配線を形成する工程と、少なくとも第二貫通電極に、回路形成面側から検査プローブを接触させることによって、回路素子及び回路配線の機能を検査する機能検査工程と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の異なる面に形成された電極どうしを接続する貫通電極を備える半導体装置、当該半導体装置の検査方法、当該半導体装置が区画形成された半導体装置マザー基板、及び当該半導体装置の製造方法、並びにこれらの半導体装置などを備える電子機器に関する。
【背景技術】
【０００２】
近年、携帯電話機やノート型パーソナルコンピューターなどの電子機器は、携帯性のさらなる向上を求められており、小型・軽量化が要求されている。この要求に応えるために、電子機器が備える半導体装置などの各種の電子部品の小型化が図られている。高密度の実装を実現するために、基板の表裏を電気的に接続する貫通電極を形成した半導体装置が用いられている。
半導体装置には、多数の精密な回路素子や配線が形成されており、一般的に、全ての回路素子や配線が適切に形成されており、所定の機能を実現することができることを検査する機能検査が実施される。貫通電極についても、所定の機能を実現することができるように適切に形成されているかの検査が実施される。
特許文献１には、高精細な半導体装置にも対応可能な、半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法が開示されている。
特許文献２には、貫通配線と電気的に接触させるための導電部を覆い、一部を露出させる第二絶縁部を設けることで、プローバテストによって導電部にプローバ針跡が発生しても、断線や接触不良の発生を抑制できる配線基板及びその製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３２２８７６号公報
【特許文献２】特開２００７−２８８１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体装置（半導体回路）の機能検査と貫通電極（貫通配線）の機能検査とを実施するために、それぞれ個別の検査工程を実施する必要があり、検査時間が増大するという課題があった。貫通電極の検査は、基板の表面側及び裏面側の両面から貫通電極に接触することが必要であり、複雑な検査装置や高度な検査技術が必要であるという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００６】
［適用例１］本適用例にかかる半導体装置は、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、前記貫通電極と前記第二貫通電極とを前記裏面で接続する接続裏面配線と、を備えることを特徴とする。
【０００７】
本適用例にかかる半導体装置によれば、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、貫通電極と第二貫通電極とは、裏面に配設された接続裏面配線で接続されている。これにより、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【０００８】
［適用例２］上記適用例にかかる半導体装置は、前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることが好ましい。
【０００９】
この半導体装置によれば、第二貫通電極に接続する第二パッド電極が、回路形成面に形成されている。これにより、検査プローブなどを第二パッド電極に接触させることで、検査プローブなどを第二貫通電極に直接接触させる場合に比べて、容易且つ確実に、検査プローブなどを第二貫通電極に接続させることができる。
【００１０】
［適用例３］上記適用例にかかる半導体装置は、前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることが好ましい。
【００１１】
この半導体装置によれば、接続裏面配線が接続配線絶縁膜で覆われているため、接続裏面配線が導通部材などに接触して短絡などが発生することを抑制することができる。
【００１２】
［適用例４］本適用例にかかる半導体装置の検査方法は、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており前記回路形成面と前記裏面とを電気的に接続する貫通電極と、を備えた半導体装置の検査方法であって、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して配設する第二貫通電極形成工程と、前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする。
【００１３】
本適用例にかかる半導体装置の検査方法によれば、第二貫通電極形成工程において、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、接続裏面配線工程において裏面に配設された接続裏面配線によって、貫通電極と第二貫通電極とが互いに接続されている。これにより、機能検査工程においては、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【００１４】
［適用例５］上記適用例にかかる半導体装置の検査方法は、前記第二貫通電極に接続する第二パッド電極を、前記回路形成面上に形成するパッド電極形成工程をさらに有し、前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることが好ましい。
【００１５】
この半導体装置の検査方法によれば、パッド電極形成工程において、第二貫通電極に接続する第二パッド電極が、回路形成面に形成されている。これにより、機能検査工程においては、検査プローブを第二パッド電極に接触させることで、第二貫通電極に直接接触する場合に比べて、容易且つ確実に、検査プローブと第二貫通電極との接続を実施することができる。
【００１６】
［適用例６］上記適用例にかかる半導体装置の検査方法は、前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することが好ましい。
【００１７】
この半導体装置の検査方法によれば、機能検査工程の後に実施される第二貫通電極除去工程において、第二貫通電極が除去される。機能検査工程において使用される第二貫通電極を機能検査工程の後に削除することで、使用目的以外に第二貫通電極が機能することで不具合が発生することを抑制することができる。
【００１８】
［適用例７］上記適用例にかかる半導体装置の検査方法は、前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、前記支持部材貼付工程を、前記機能検査工程に先立って実施することが好ましい。
【００１９】
この半導体装置の検査方法によれば、支持部材貼付工程において、裏面に支持部材を貼りつけることで、半導体基板を補強することができる。支持部材貼付工程を、機能検査工程に先立って実施することで、機能検査工程において半導体基板が取り扱われることによって半導体基板が損なわれることを抑制することができる。
【００２０】
［適用例８］上記適用例にかかる半導体装置の検査方法は、前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。
【００２１】
この半導体装置の検査方法によれば、機能検査工程では、貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムが使用される。貫通電極と第二貫通電極と接続裏面配線とは、導体であるが微小な電気抵抗を有している。また、半導体基板に対して絶縁膜を介して形成されることで微少な静電容量を有している。これらの電気抵抗や静電容量を考慮した検査プログラムを用いることで、考慮しない検査プログラムを用いる場合に比べて、第二貫通電極及び接続裏面配線を介して機能検査を実施することによる検査結果への影響を抑制して、より正確な機能検査を実施することができる。
【００２２】
［適用例９］上記適用例にかかる半導体装置の検査方法は、前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることが好ましい。
【００２３】
この半導体装置の検査方法によれば、検査時に印加する印加電圧を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した印加電圧にすることで、正確な機能検査を実施することができる。検査結果の判定基準値を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した判定基準値とすることで、正確な検査結果の判定を実施することができる。
【００２４】
［適用例１０］本適用例にかかる半導体装置マザー基板は、半導体装置が区画形成された半導体装置マザー基板であって、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、前記貫通電極と前記第二貫通電極とを前記裏面において接続する接続裏面配線と、を備えることを特徴とする。
【００２５】
本適用例にかかる半導体装置マザー基板によれば、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、貫通電極と第二貫通電極とは、裏面に配設された接続裏面配線で接続されている。これにより、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【００２６】
［適用例１１］上記適用例にかかる半導体装置マザー基板は、前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることが好ましい。
【００２７】
この半導体装置マザー基板によれば、第二貫通電極に接続する第二パッド電極が、回路形成面に形成されている。これにより、検査プローブなどを第二パッド電極に接触させることで、検査プローブなどを第二貫通電極に直接接触させる場合に比べて、容易且つ確実に、検査プローブなどを第二貫通電極に接続させることができる。
【００２８】
［適用例１２］上記適用例にかかる半導体装置マザー基板は、前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることが好ましい。
【００２９】
この半導体装置マザー基板によれば、接続裏面配線が接続配線絶縁膜で覆われているため、接続裏面配線が導通部材などに接触して短絡などが発生することを抑制することができる。
【００３０】
［適用例１３］上記適用例にかかる半導体装置マザー基板は、前記第二貫通電極は、前記半導体基板における除去領域に形成されていることが好ましい。
【００３１】
この半導体装置マザー基板によれば、第二貫通電極は、半導体装置マザー基板における除去領域に形成されている。除去領域は、半導体装置マザー基板が個別の半導体装置に分割される際に、半導体装置から分離される部分である。第二貫通電極を除去領域に形成することで、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００３２】
［適用例１４］上記適用例にかかる半導体装置マザー基板は、前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることが好ましい。
【００３３】
この半導体装置マザー基板によれば、第二貫通電極は、半導体装置マザー基板におけるダイシングラインに形成されている。ダイシングラインは、半導体装置マザー基板が個別の半導体装置に分割される際に、ダイシング用のブレードによって削り取られる部分である。第二貫通電極をダイシングラインに形成することで、半導体装置マザー基板を個別の半導体装置に分割する際に、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００３４】
［適用例１５］本適用例にかかる半導体装置の製造方法は、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板の前記回路形成面に、回路素子及び回路配線を形成する回路形成工程と、前記回路形成面と前記裏面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して形成する第二貫通電極形成工程と、前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする。
【００３５】
本適用例にかかる半導体装置の製造方法によれば、第二貫通電極形成工程において、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、接続裏面配線工程において裏面に配設された接続裏面配線によって、貫通電極と第二貫通電極とが互いに接続されている。これにより、機能検査工程においては、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【００３６】
［適用例１６］上記適用例にかかる半導体装置の製造方法は、前記第二貫通電極に接続する第二パッド電極を前記回路形成面上に形成するパッド電極形成工程をさらに有し、前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることが好ましい。
【００３７】
この半導体装置の製造方法によれば、パッド電極形成工程において、第二貫通電極に接続する第二パッド電極が回路形成面に形成されている。これにより、機能検査工程においては、検査プローブを第二パッド電極に接触させることで、第二貫通電極に検査プローブを直接接触させる場合に比べて、容易且つ確実に、検査プローブと第二貫通電極との接続を実施することができる。
【００３８】
［適用例１７］上記適用例にかかる半導体装置の製造方法は、前記接続裏面配線を覆う接続配線絶縁膜を形成する絶縁膜形成工程をさらに有することが好ましい。
【００３９】
この半導体装置の製造方法によれば、絶縁膜形成工程において接続裏面配線を覆う接続配線絶縁膜が形成される。形成された接続配線絶縁膜で接続裏面配線が覆われているため、接続裏面配線が導通部材などに接触して短絡などが発生することを抑制することができる。
【００４０】
［適用例１８］上記適用例にかかる半導体装置の製造方法は、前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することが好ましい。
【００４１】
この半導体装置の製造方法によれば、機能検査工程の後に実施される第二貫通電極除去工程において、第二貫通電極が除去される。機能検査工程において使用される第二貫通電極を機能検査工程の後に削除することで、第二貫通電極が使用目的以外に機能することで不具合が発生することを抑制することができる。
【００４２】
［適用例１９］上記適用例にかかる半導体装置の製造方法は、前記第二貫通電極形成工程では、前記第二貫通電極を、半導体装置が区画形成された半導体装置マザー基板における除去領域に形成することが好ましい。
【００４３】
この半導体装置の製造方法によれば、第二貫通電極は、半導体装置マザー基板における除去領域に形成されている。除去領域は、半導体装置マザー基板が個別の半導体装置に分割される際に、半導体装置から分離される部分である。第二貫通電極を除去領域に形成することで、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００４４】
［適用例２０］上記適用例にかかる半導体装置の製造方法は、前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることが好ましい。
【００４５】
この半導体装置の製造方法によれば、第二貫通電極は、半導体装置マザー基板におけるダイシングラインに形成される。ダイシングラインは、半導体装置マザー基板が個別の半導体装置に分割される際に、ダイシング用のブレードによって削り取られる部分である。第二貫通電極をダイシングラインに形成することで、第二貫通電極を取り除く工程を別途設けることなく、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００４６】
［適用例２１］上記適用例にかかる半導体装置の製造方法は、前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、前記支持部材貼付工程を、前記機能検査工程に先立って実施することが好ましい。
【００４７】
この半導体装置の製造方法によれば、支持部材貼付工程において、裏面に支持部材を貼りつけることで、半導体基板を補強することができる。支持部材貼付工程を、機能検査工程に先立って実施することで、機能検査工程において半導体基板が取り扱われることによって半導体基板が損なわれることを抑制することができる。
【００４８】
［適用例２２］上記適用例にかかる半導体装置の製造方法は、前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。
【００４９】
この半導体装置の製造方法によれば、機能検査工程では、貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムが使用される。貫通電極と第二貫通電極と接続裏面配線とは、導体であるが微小な電気抵抗を有している。また、半導体基板に対して絶縁膜を介して形成されることで微少な静電容量を有している。これらの電気抵抗や静電容量を考慮した検査プログラムを用いることで、考慮しない検査プログラムを用いる場合に比べて、第二貫通電極及び接続裏面配線を介して機能検査を実施することによる検査結果への影響を抑制して、より正確な機能検査を実施することができる。
【００５０】
［適用例２３］上記適用例にかかる半導体装置の製造方法は、前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることが好ましい。
【００５１】
この半導体装置の製造方法によれば、検査時に印加する印加電圧を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した印加電圧にすることで、正確な機能検査を実施することができる。検査結果の判定基準値を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した判定基準値とすることで、正確な検査結果の判定を実施することができる。
【００５２】
［適用例２４］本適用例にかかる電子機器は、上記した半導体装置、上記した半導体装置の検査方法を用いて検査した半導体装置、上記した半導体装置マザー基板を分割して形成された半導体装置、又は上記した半導体装置の製造方法を用いて製造した半導体装置、を備えることを特徴とする。
【００５３】
この電子機器によれば、電子機器は、効率良く好適な機能検査を実施することができる、半導体装置、半導体装置の検査方法を用いて検査した半導体装置、半導体装置マザー基板を分割して形成された半導体装置、又は半導体装置の製造方法を用いて製造した半導体装置、を備える。これにより、好適に検査されて所定の機能が保証された半導体装置を備えることで、所定の機能を確実に実現できる電子機器を実現することができる。
【図面の簡単な説明】
【００５４】
【図１】半導体装置マザー基板の概要を示す説明図。
【図２】（ａ）は、検査用貫通電極及び貫通電極の断面形状の概要を示す断面図。（ｂ）は、検査用貫通電極及び貫通電極を裏面側から見た平面図。
【図３】半導体装置マザー基板における、半導体装置の形成位置に対する検査用貫通電極の配置位置を示す説明図。
【図４】半導体装置を形成する工程を示すフローチャート。
【図５】貫通電極を形成する各工程における、貫通電極などの断面などを示す説明図。
【図６】（ｅ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す平面図。（ｆ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す部分断面図。（ｇ）は、検査用パッド電極に検査プローブを当接させた状態を示す説明図。
【図７】貫通電極を形成する各工程における、貫通電極などの断面などを示す説明図。
【図８】（ａ）は、携帯電話の一例を示した斜視図。（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図。（ｃ）は、腕時計型電子機器の一例を示した斜視図。（ｄ）は、情報機器の一例である液晶テレビを示す外観斜視図。
【発明を実施するための形態】
【００５５】
以下、半導体装置、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法、並びに電子機器の一実施形態について図面を参照して、説明する。実施形態は、半導体装置が区画形成された半導体装置マザー基板、及び半導体基板に半導体装置を区画形成する製造過程を例に説明する。
【００５６】
＜半導体装置マザー基板＞
最初に、半導体装置マザー基板１について、図１を参照して説明する。図１は、半導体装置マザー基板の概要を示す説明図である。
図１に示すように、半導体装置マザー基板１は、半導体基板３に、半導体装置１０が区画形成されている。半導体装置１０は、図１に二点鎖線で示したダイシングライン１１に囲まれた略方形の領域に、半導体装置１０を構成する回路素子や回路配線１６（図２参照）などが形成されることで、形成されている。完成した半導体装置マザー基板１をダイシングライン１１において分割することで、半導体装置１０が形成される。半導体基板３を効率的に利用するためには、ダイシングライン１１の幅は狭いことが好ましいため、ダイシングライン１１の幅は、略ダイシングブレードの切り込み幅に設定する。半導体装置マザー基板１をダイシングライン１１において分割する際は、ダイシングライン１１の部分が切削されて削除されることで、半導体装置１０及び周縁部４が分離される。ダイシングライン１１及び周縁部４が、除去領域に相当する。
【００５７】
＜検査用貫通電極＞
次に、検査用貫通電極２０及び貫通電極１２の構成について、図２を参照して説明する。図２は、検査用貫通電極及び貫通電極を示す説明図である。図２（ａ）は、検査用貫通電極及び貫通電極の断面形状の概要を示す断面図であり、図２（ｂ）は、検査用貫通電極及び貫通電極を裏面側から見た平面図である。
【００５８】
図２に示すように、半導体基板３の一方の面を回路形成面３ａと表記し、もう一方の面を裏面３ｂと表記する。半導体基板３には、回路形成面３ａから裏面３ｂに貫通する検査用貫通電極孔２０ａ及び貫通電極孔１２ａが形成されており、検査用貫通電極孔２０ａ及び貫通電極孔１２ａの両端は、それぞれの面に開口している。
半導体基板３の回路形成面３ａ、裏面３ｂ、検査用貫通電極孔２０ａの内壁面、及び貫通電極孔１２ａの内壁面には、それぞれの面を覆う下地層１８が形成されている。検査用貫通電極孔２０ａの内壁面又は貫通電極孔１２ａの内壁面に形成された下地層１８は、回路形成面３ａ又は裏面３ｂに形成された下地層１８と、検査用貫通電極孔２０ａ又は貫通電極孔１２ａの開口端において、それぞれ略連続している。
下地層１８は、例えばシリコン酸化物（ＳｉＯ2）やシリコン窒化物（Ｓｉ3Ｎ4）等の絶縁性材料からなっており、絶縁層として機能している。なお、下地層１８としては、さらに優れた絶縁層としての機能を有する樹脂膜を形成してもよい。
【００５９】
検査用貫通電極２０は検査用貫通電極孔２０ａに、貫通電極１２は貫通電極孔１２ａに、それぞれ配設されている。裏面３ｂに配設された下地層１８の上には、接続裏面配線３０が形成されている。接続裏面配線３０は、検査用貫通電極２０及び貫通電極１２と一体に形成されており、検査用貫通電極２０と貫通電極１２とは、接続裏面配線３０を介して電気的に接続されている。検査用貫通電極２０及び貫通電極１２の裏面３ｂ側の端面は、接続裏面配線３０に覆われており、接続裏面配線３０は、接続配線絶縁膜３４に覆われて外部と電気的に絶縁されている。
裏面３ｂに配設された下地層１８の上には、貫通電極１２と一体に形成されており、貫通電極１２と電気的に接続されている裏面端子３１も配設されている。
【００６０】
回路形成面３ａ側の表層や下地層１８の表面等には、例えばトランジスターやメモリー素子等を有する集積回路（図示省略）が形成されている。また、回路形成面３ａに形成された下地層１８の表面には、貫通電極１２又は検査用貫通電極２０を覆って、パッド電極１４又は検査用パッド電極２１が形成されている。パッド電極１４は貫通電極１２と、検査用パッド電極２１は検査用貫通電極２０と、導通接触している。パッド電極１４は、下地層１８の表面に形成された回路配線１６と電気的に接続されており、回路配線１６を介して、集積回路と電気的に接続されている。裏面３ｂに配設された裏面端子３１は、貫通電極１２、パッド電極１４、及び回路配線１６を介して、集積回路と電気的に接続されている。
検査用パッド電極２１と検査用貫通電極２０とは、接続裏面配線３０を介して、貫通電極１２と電気的に接続されており、接続裏面配線３０、貫通電極１２、パッド電極１４、及び回路配線１６を介して、集積回路と電気的に接続されている。
【００６１】
＜検査用貫通電極の配置位置＞
次に、半導体装置マザー基板１における検査用貫通電極２０の配置位置について、図３を参照して説明する。図３は、半導体装置マザー基板における、半導体装置の形成位置に対する検査用貫通電極の配置位置を示す説明図である。
【００６２】
上述したように、半導体装置マザー基板１は、半導体基板３に、半導体装置１０が区画形成されている。図３では、半導体装置１０の範囲を二点鎖線で示している。二点鎖線で囲まれた略方形の領域が、分割されて半導体装置１０となる領域である。半導体装置１０の間の領域は、上述したダイシングライン１１であり、半導体装置マザー基板１を半導体装置１０に分割する際には、ダイシングライン１１の部分が切削されて削除されることで、半導体装置１０が分離される。
図３に示すように、検査用貫通電極２０及び検査用パッド電極２１は、ダイシングライン１１の領域に形成されている。貫通電極１２及びパッド電極１４は、半導体装置１０となる領域に形成されており、裏面３ｂに形成された接続裏面配線３０が、半導体装置１０となる領域とダイシングライン１１の領域との境界を越えて検査用貫通電極２０と貫通電極１２とを接続している。
【００６３】
＜半導体装置の製造＞
次に、半導体装置１０を製造する工程について、図４、図５、図６、及び図７を参照して説明する。図４は、半導体装置を形成する工程を示すフローチャートであり、図５、図６、及び図７は、貫通電極を形成する各工程における、貫通電極などの断面などを示す説明図である。
【００６４】
最初に、図４のステップＳ２１では、半導体基板３の回路形成面３ａに回路素子や回路配線１６を形成する。
次に、ステップＳ２２では、図５（ａ）に示すように、半導体基板３の回路形成面３ａに検査用パッド電極２１及びパッド電極１４を形成する。検査用パッド電極２１及びパッド電極１４と回路配線１６とは、同じ材料で形成するため、ステップＳ２１で回路配線１６を形成する際に、検査用パッド電極２１及びパッド電極１４も一緒に形成してもよいし、ステップＳ２２で検査用パッド電極２１及びパッド電極１４を形成する際に、回路配線１６も一緒に形成してもよい。
【００６５】
次に、図４のステップＳ２３では、図５（ｂ）に示したように、半導体基板３の回路形成面３ａに、補強ガラス基板４０を貼り付ける。補強ガラス基板４０は、接着材層４１を介して、回路形成面３ａに形成された回路素子及び回路配線１６や、検査用パッド電極２１及びパッド電極１４や、下地層１８の上に接着される。補強ガラス基板４０は、半導体基板３を補強することで、以降に実施する工程において、半導体基板３全体の剛性不足に起因して半導体基板３が変形させられることによって、損なわれることを抑制するためのものである。
【００６６】
次に、図４のステップＳ２４では、図５（ｃ）に示したように、半導体基板３を裏面３ｂ側から研削することによって、半導体基板３を所定の厚さに調整する。半導体基板３を所定の厚さまで研削して、裏面３ｂが形成される。所定の厚さは、例えば１００μｍである。研削された裏面３ｂの表面は、シリコンの破砕層が形成されるため、好ましくは、破砕層を取り除く処理を実施する。破砕層を取り除く処理としては、ドライエッチングやスピンエッチングやポリッシュなどを実施する。
【００６７】
次に、図４のステップＳ２５及びステップＳ２６では、図５（ｄ）に示したように、ステップＳ２５では検査用貫通電極２０及び貫通電極１２を形成し、ステップＳ２６では接続裏面配線３０を形成する。
検査用貫通電極２０及び貫通電極１２と接続裏面配線３０の形成は、最初に、検査用貫通電極孔２０ａ及び貫通電極孔１２ａを、回路形成面３ａ側の開口が検査用パッド電極２１又はパッド電極１４に塞がれる位置に形成する。
次に、検査用貫通電極孔２０ａ及び貫通電極孔１２ａの壁面と裏面３ｂとに、下地層１８を形成する。検査用貫通電極孔２０ａ及び貫通電極孔１２ａの壁面に形成された下地層１８は、検査用貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の端において、回路形成面３ａに形成された下地層１８と接続される。
次に、検査用パッド電極２１又はパッド電極１４の検査用貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の開口を塞いでいる部分に形成された下地層１８は除去して、検査用パッド電極２１及びパッド電極１４の検査用貫通電極孔２０ａ又は貫通電極孔１２ａに臨む部分を露出させる。
次に、裏面３ｂ上に、接続裏面配線３０、裏面端子３１、及びそれらを接続する配線の部分が開口したメッキレジスト膜を形成する。
次に、検査用貫通電極２０、貫通電極１２、接続裏面配線３０、裏面端子３１、及びそれらを接続する配線をめっき処理で形成する。
なお、電極を構成する銅などがシリコン基板である半導体基板３に拡散することを抑制するために形成するバリア膜や、電極をめっき処理で形成する際に、銅などが付着し易くするために形成するシード膜についての説明は省略する。
【００６８】
次に、図４のステップＳ２７では、図５（ｄ）に示したように、少なくとも接続裏面配線３０を覆う接続配線絶縁膜３４を形成する。
次に、図４のステップＳ２８では、半導体装置マザー基板１から補強ガラス基板４０を剥離する。補強ガラス基板４０を剥離することで、半導体装置マザー基板１の回路形成面３ａ側に形成された検査用パッド電極２１やパッド電極１４などに、検査プローブなどを接触させることが可能な状態となる。
【００６９】
次に、ステップＳ２９では、図６（ｅ）及び図６（ｆ）に示したように、半導体装置マザー基板１をダイシングリング５０に取り付ける。
図６（ｅ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す平面図であり、図６（ｆ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す部分断面図である。
【００７０】
図６（ｅ）に示すように、ダイシングリング５０は、一面が平坦な環形状の金属からなる枠である。ダイシングリング５０の平坦な面には、補強シート５１が弛みなく接着されている。補強シート５１のダイシングリング５０に囲まれた位置に、半導体装置マザー基板１を貼り付けることで、半導体装置マザー基板１をダイシングリング５０に取り付ける。 図６（ｆ）示すように、半導体装置マザー基板１は、裏面３ｂ側に形成された裏面端子３１や、接続配線絶縁膜３４や、下地層１８などが接着剤５２を介して貼り付けられることによって、補強シート５１に貼り付けられている。
半導体装置マザー基板１を補強シート５１に貼り付けることで、半導体装置マザー基板１を補強して、変形し難くすることができる。さらに、半導体装置マザー基板１を貼り付けた補強シート５１を、高い剛性を有するダイシングリング５０に弛みなく接着して取り付けることで、以降の工程において、半導体装置マザー基板１が変形することで作業精度や作業効率が損なわれたり、変形させられることで半導体装置１０が物理的に損なわれたりすることを抑制する。半導体装置マザー基板１を、可撓性を有する補強シート５１を介してダイシングリング５０に取り付けたことによって、半導体装置マザー基板１を分割した後で、個々の半導体装置１０を分離する際に、補強シート５１を変形させることで、半導体装置１０を分離することが容易になる。
【００７１】
次に、図４のステップＳ３０では、半導体装置１０の機能検査を実施する。図６（ｇ）は、検査用パッド電極に検査プローブを当接させた状態を示す説明図である。図６（ｇ）に示したように、検査用パッド電極２１及び回路形成面３ａに形成された集積回路と電気的に接続された回路検査用端子（図示省略）に検査プローブ６１を接触させることで、集積回路の機能検査及び貫通電極１２の機能検査（導通検査）を同時に実施する。検査用パッド電極２１が、第二パッド電極に相当し、検査用貫通電極２０が第二貫通電極に相当する。
【００７２】
この機能検査においては、被測定系の中に、集積回路及び回路配線に加えて、検査用パッド電極２１と検査用貫通電極２０と接続裏面配線３０と貫通電極１２と、が含まれている。
検査用パッド電極２１、検査用貫通電極２０、接続裏面配線３０、及び貫通電極１２は、導体で形成されており、電気抵抗は非常に小さいが、全く無いということはない。当該抵抗値は、集積回路を構成する回路素子の出力に影響を与える程度の大きさである可能性がある。
また、絶縁層である下地層１８を介して半導体基板３のシリコンと対向しており、それぞれ静電容量を持っている。当該静電容量も、集積回路を構成する回路素子の出力に影響を与える程度の大きさである可能性がある。
これらの抵抗や静電容量は、集積回路の機能検査の測定値に影響を与える可能性があるため、機能検査においては、検査用パッド電極２１、検査用貫通電極２０、接続裏面配線３０、及び貫通電極１２の電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。より詳細には、検査プログラムにおいて、検査結果の判定基準値を、集積回路及び回路配線のあるべき測定値に対して、検査用パッド電極２１、検査用貫通電極２０、接続裏面配線３０、及び貫通電極１２の電気抵抗及び静電容量を考慮した値に設定する。また、検査を実施する際に印加する印加電圧値を、電気抵抗及び静電容量を考慮した印加電圧に設定する。
【００７３】
半導体装置マザー基板１が取り付けられているダイシングリング５０は、剛性が高いため、強い力で確実に固定することができる。半導体装置１０の機能検査に際して、ダイシングリング５０を固定することで、半導体装置マザー基板１を確実に固定することができる。ダイシングリング５０及び補強シート５１が、支持部材に相当する。
【００７４】
次に、図４のステップＳ３１では、ダイシングを実施して、半導体装置マザー基板１を個別の半導体装置１０に分割する。図７（ｈ）に示すように、ダイシング装置のダイシングブレード７１で、半導体装置マザー基板１におけるダイシングライン１１の部分を切削する。これにより、図７（ｉ）及び図７（ｊ）に示すように、ダイシングライン１１の部分が削除されて、半導体装置マザー基板１が、個別の半導体装置１０に分割される。
【００７５】
半導体装置マザー基板１は補強シート５１に貼り付けられているため、図７（ｉ）及び図７（ｊ）に示したようにダイシングライン１１の部分が全て削除されても、分割された個別の半導体装置１０がそれぞれ補強シート５１に貼り付けられており、半導体装置１０が飛散することはほとんどない。あるいは、半導体基板３の厚さ方向において、ダイシングライン１１の一部を残すダイシング方法を採用することもできる。ダイシングライン１１の一部を残すことで、半導体装置１０が飛散することを抑制することができる。残ったダイシングライン１１の一部は、当該部分を折り曲げることで容易に分割することができる。当該部分の折り曲げは、可撓性を有する補強シート５１を変形させることで容易に実施することができる。
ステップＳ３１を実施して、半導体装置１０を製造する工程を終了する。
【００７６】
＜情報機器＞
次に、電子機器の一例としての情報機器の具体例について、図８を参照して説明する。本実施形態の情報機器は、上述した半導体装置１０と同様の構成を有する半導体装置を備えた情報機器である。
【００７７】
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）に示すように、携帯電話６００は、表示部６０１と、携帯電話本体６０２と、を備えている。携帯電話６００は、上述した半導体装置１０を備える表示部制御装置などを、携帯電話本体６０２に搭載している。
【００７８】
図８（ｂ）は、ワードプロセッサー、パーソナルコンピューターなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｂ）に示すように、情報処理装置７００は、表示部７０２と、キーボード７０１などの入力部と、情報処理装置本体７０３と、を備えている。情報処理装置７００は、上述した半導体装置１０を備える表示部制御装置などを、情報処理装置本体７０３に搭載している。
【００７９】
図８（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｃ）に示すように、腕時計８００は、表示部８０１と、時計本体８０２と、を備えている。腕時計８００は、上述した半導体装置１０を備える表示部制御装置などを、時計本体８０２に搭載している。
【００８０】
図８（ｄ）は、情報機器の一例である液晶テレビを示す外観斜視図である。図８（ｄ）に示すように、液晶テレビ９００は、表示部９０１と、テレビ本体９０２と、を備えている。液晶テレビ９００は、上述した半導体装置１０を備える表示部制御装置などを、テレビ本体９０２に搭載している。
【００８１】
以下、実施形態による効果を記載する。本実施形態によれば、以下の効果が得られる。
（１）回路形成面３ａと裏面３ｂとを電気的に接続する貫通電極１２に対応して、回路形成面３ａと裏面３ｂとを電気的に接続する検査用貫通電極２０が形成されており、貫通電極１２と検査用貫通電極２０とは、裏面３ｂに配設された接続裏面配線３０で接続されている。回路形成面３ａには、検査用貫通電極２０に接続する検査用パッド電極２１が形成されている。これにより、回路形成面３ａ側から、貫通電極１２に導通する部分及び検査用貫通電極２０に接続する検査用パッド電極２１に接触することで、貫通電極１２の導通特性を検査することができる。また、回路形成面３ａ側から検査用パッド電極２１に接触することで、貫通電極１２に接続された回路素子及び回路配線１６の検査を、貫通電極１２の導通特性の検査と並行して実施することができる。
【００８２】
（２）回路形成面３ａには、検査用貫通電極２０に接続する検査用パッド電極２１が形成されている。これにより、検査用貫通電極２０に検査プローブ６１などを直接接触させる場合に比べて、容易且つ確実に、検査プローブ６１と検査用貫通電極２０との接続を実施することができる。
【００８３】
（３）半導体装置１０には、接続裏面配線３０を覆う接続配線絶縁膜３４が形成されている。接続配線絶縁膜３４によって、接続裏面配線３０が導通部材などに接触することを抑制することができる。これにより、接続裏面配線３０に貫通電極１２を介して接続している集積回路などが影響をうけることを抑制することができる。
【００８４】
（４）検査用貫通電極２０及び検査用パッド電極２１は、半導体装置マザー基板１におけるダイシングライン１１に形成される。ダイシングライン１１は、半導体装置マザー基板１が個別の半導体装置１０に分割される際に、ダイシングブレード７１によって削り取られる部分である。検査用貫通電極２０及び検査用パッド電極２１をダイシングライン１１に形成することで、検査用貫通電極２０及び検査用パッド電極２１を取り除く工程を別途設けることなく、半導体装置１０から検査用貫通電極２０及び検査用パッド電極２１を取り除くことができる。
【００８５】
（５）半導体装置マザー基板１を補強シート５１を介してダイシングリング５０に取り付けた状態で、半導体装置１０の機能検査、及び半導体装置マザー基板１のダイシングを実施する。半導体装置マザー基板１がダイシングリング５０に取り付けられていることで、半導体装置マザー基板１が補強されて変形し難くなる。これにより、検査プローブ６１の接触圧によって半導体装置マザー基板１が変形することで損なわれることを抑制することができる。
高い剛性を有するダイシングリング５０を固定することで、半導体装置マザー基板１を確実且つ正確に位置決めすると共に、固定することができる。高い剛性を有するダイシングリング５０を取扱うことによって間接的に半導体装置マザー基板１を扱うことで、半導体装置マザー基板１に直接触れることを必要とする状態を少なくして、半導体装置マザー基板１に直接触れることで半導体装置マザー基板１が損なわれることを抑制することができる。
【００８６】
以上、添付図面を参照しながら好適な実施形態について説明したが、好適な実施形態は、前記実施形態に限らない。実施形態は、要旨を逸脱しない範囲内において種々変更を加え得ることは勿論であり、以下のように実施することもできる。
【００８７】
（変形例１）前記実施形態においては、半導体装置１０は、表層には回路素子及び回路配線が形成された半導体装置であったが、半導体装置は、他の構成要素を備える半導体装置であってもよい。例えば、回路素子の表層にはポリイミド樹脂又はエポキシ樹脂などの絶縁層とＣｕなどの配線層からなるウエハレベルＣＳＰ層が形成されている半導体装置についても、上述した半導体装置の構成、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法を好適に適用することができる。ウエハレベルＣＳＰ層を備える半導体装置においては、貫通電極の端面に形成されているパッド電極が絶縁層に被覆されていてもよいが、貫通電極を形成しない検査用パッド電極と、貫通電極検査用の電極パッドとは、ウエハレベルＣＳＰ層に露出した端子と、配線やヴィアなどにより電気的に接続されていることが必要である。
【００８８】
（変形例２）前記実施形態においては、検査用貫通電極２０及び検査用パッド電極２１は、ダイシングライン１１の領域に形成されていたが、検査用貫通電極（第二貫通電極）をダイシングラインに含まれる位置に配設することは必須ではない。検査用貫通電極は、半導体装置マザー基板１における周縁部４のようなダイシングライン以外の除去領域に形成してもよい。また、半導体装置内に形成して、完成した半導体装置に検査用貫通電極（第二貫通電極）が残っている構成であってもよい。
【００８９】
（変形例３）前記実施形態においては、半導体装置１０が有する貫通電極１２は２個であり、１個の半導体装置１０に対してそれぞれ２個の検査用貫通電極２０が形成されていたが、半導体装置が有する貫通電極の数に制限はない。半導体装置が有する貫通電極の数はいくつであってもよい。
【００９０】
（変形例４）前記実施形態においては、検査用貫通電極２０の回路形成面３ａ側の端に連続する検査用パッド電極２１が回路形成面３ａ上に形成されていたが、回路形成面側に検査用パッド電極（第二パッド電極）を設けることは必須ではない。検査プローブで、検査用貫通電極（第二貫通電極）に直接接触して安定した接続状態を実現することが可能であれば、検査用パッド電極は設けなくてもよい。
【００９１】
（変形例５）前記実施形態においては、接続裏面配線３０は、接続配線絶縁膜３４に覆われて外部と電気的に絶縁されていたが、接続配線絶縁膜３４のような接続裏面配線を外部と絶縁する部材を設けることは必須ではない。接続裏面配線を外部と絶縁する部材を設けない場合は、完成した半導体装置が使用される状態において、接続裏面配線が導体と接触する可能性が小さいことが好ましい。
【００９２】
（変形例６）前記実施形態においては、検査用貫通電極２０及び貫通電極１２は、中実の棒形状をしていたが、貫通電極が棒形状であることも、中実であることも必須ではない。貫通電極は、例えば導電材料を貫通孔の壁面に膜状に付着させて形成してもよい。この場合、貫通電極は、中空の円筒形状であることが好ましい。
【００９３】
（変形例７）前記実施形態においては、回路素子及び回路配線１６とパッド電極１４を形成後、当該回路素子の機能検査をすることなく貫通電極１２及び検査用貫通電極２０を形成していたが、貫通電極１２及び検査用貫通電極２０を形成する前に、回路素子及び回路配線１６とパッド電極１４とを含む回路の機能検査を実施してもよい。適正な機能を有しない回路については、貫通電極１２を形成した後の検査を省略して、検査工数を抑制することができる。
【００９４】
（変形例８）前記実施形態においては、ダイシングリング５０は、環形状の金属からなる枠であったが、ダイシングリングが環形状であることも、金属からなることも必須ではない。ダイシングリングは、半導体装置マザー基板の形状に対応した形状であればどのような形状であってもよい。例えば、多角形の枠などであってもよい。ダイシングリングの材料は充分な剛性が確保できれば、どのような材料であってもよい。
【００９５】
（変形例９）前記実施形態においては、半導体装置マザー基板１を補強シート５１を介してダイシングリング５０に取り付けた状態で、半導体装置１０の機能検査を実施していたが、半導体装置１０の機能検査を実施する際に半導体装置マザー基板１をダイシングリング５０に取り付けることは必須ではない。半導体装置マザー基板を補強するために用いる部材は、他の部材であってもよい。例えば、シート状の部材に貼り付けるだけの補強であってもよい。半導体装置マザー基板が単体でも充分な強度を有し、検査プローブの接触圧などによっては損なわれる可能性が小さいのであれば、補強部材を用いることなく検査を実施してもよい。
【符号の説明】
【００９６】
１…半導体装置マザー基板、３…半導体基板、３ａ…回路形成面、３ｂ…裏面、１０…半導体装置、１１…ダイシングライン、１２…貫通電極、１４…パッド電極、１６…回路配線、２０…検査用貫通電極、２１…検査用パッド電極、３０…接続裏面配線、３４…接続配線絶縁膜、５０…ダイシングリング、５１…補強シート、６１…検査プローブ、６００…携帯電話、７００…情報処理装置、８００…腕時計、９００…液晶テレビ。
【技術分野】
【０００１】
本発明は、半導体基板の異なる面に形成された電極どうしを接続する貫通電極を備える半導体装置、当該半導体装置の検査方法、当該半導体装置が区画形成された半導体装置マザー基板、及び当該半導体装置の製造方法、並びにこれらの半導体装置などを備える電子機器に関する。
【背景技術】
【０００２】
近年、携帯電話機やノート型パーソナルコンピューターなどの電子機器は、携帯性のさらなる向上を求められており、小型・軽量化が要求されている。この要求に応えるために、電子機器が備える半導体装置などの各種の電子部品の小型化が図られている。高密度の実装を実現するために、基板の表裏を電気的に接続する貫通電極を形成した半導体装置が用いられている。
半導体装置には、多数の精密な回路素子や配線が形成されており、一般的に、全ての回路素子や配線が適切に形成されており、所定の機能を実現することができることを検査する機能検査が実施される。貫通電極についても、所定の機能を実現することができるように適切に形成されているかの検査が実施される。
特許文献１には、高精細な半導体装置にも対応可能な、半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法が開示されている。
特許文献２には、貫通配線と電気的に接触させるための導電部を覆い、一部を露出させる第二絶縁部を設けることで、プローバテストによって導電部にプローバ針跡が発生しても、断線や接触不良の発生を抑制できる配線基板及びその製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３２２８７６号公報
【特許文献２】特開２００７−２８８１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体装置（半導体回路）の機能検査と貫通電極（貫通配線）の機能検査とを実施するために、それぞれ個別の検査工程を実施する必要があり、検査時間が増大するという課題があった。貫通電極の検査は、基板の表面側及び裏面側の両面から貫通電極に接触することが必要であり、複雑な検査装置や高度な検査技術が必要であるという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００６】
［適用例１］本適用例にかかる半導体装置は、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、前記貫通電極と前記第二貫通電極とを前記裏面で接続する接続裏面配線と、を備えることを特徴とする。
【０００７】
本適用例にかかる半導体装置によれば、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、貫通電極と第二貫通電極とは、裏面に配設された接続裏面配線で接続されている。これにより、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【０００８】
［適用例２］上記適用例にかかる半導体装置は、前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることが好ましい。
【０００９】
この半導体装置によれば、第二貫通電極に接続する第二パッド電極が、回路形成面に形成されている。これにより、検査プローブなどを第二パッド電極に接触させることで、検査プローブなどを第二貫通電極に直接接触させる場合に比べて、容易且つ確実に、検査プローブなどを第二貫通電極に接続させることができる。
【００１０】
［適用例３］上記適用例にかかる半導体装置は、前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることが好ましい。
【００１１】
この半導体装置によれば、接続裏面配線が接続配線絶縁膜で覆われているため、接続裏面配線が導通部材などに接触して短絡などが発生することを抑制することができる。
【００１２】
［適用例４］本適用例にかかる半導体装置の検査方法は、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており前記回路形成面と前記裏面とを電気的に接続する貫通電極と、を備えた半導体装置の検査方法であって、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して配設する第二貫通電極形成工程と、前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする。
【００１３】
本適用例にかかる半導体装置の検査方法によれば、第二貫通電極形成工程において、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、接続裏面配線工程において裏面に配設された接続裏面配線によって、貫通電極と第二貫通電極とが互いに接続されている。これにより、機能検査工程においては、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【００１４】
［適用例５］上記適用例にかかる半導体装置の検査方法は、前記第二貫通電極に接続する第二パッド電極を、前記回路形成面上に形成するパッド電極形成工程をさらに有し、前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることが好ましい。
【００１５】
この半導体装置の検査方法によれば、パッド電極形成工程において、第二貫通電極に接続する第二パッド電極が、回路形成面に形成されている。これにより、機能検査工程においては、検査プローブを第二パッド電極に接触させることで、第二貫通電極に直接接触する場合に比べて、容易且つ確実に、検査プローブと第二貫通電極との接続を実施することができる。
【００１６】
［適用例６］上記適用例にかかる半導体装置の検査方法は、前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することが好ましい。
【００１７】
この半導体装置の検査方法によれば、機能検査工程の後に実施される第二貫通電極除去工程において、第二貫通電極が除去される。機能検査工程において使用される第二貫通電極を機能検査工程の後に削除することで、使用目的以外に第二貫通電極が機能することで不具合が発生することを抑制することができる。
【００１８】
［適用例７］上記適用例にかかる半導体装置の検査方法は、前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、前記支持部材貼付工程を、前記機能検査工程に先立って実施することが好ましい。
【００１９】
この半導体装置の検査方法によれば、支持部材貼付工程において、裏面に支持部材を貼りつけることで、半導体基板を補強することができる。支持部材貼付工程を、機能検査工程に先立って実施することで、機能検査工程において半導体基板が取り扱われることによって半導体基板が損なわれることを抑制することができる。
【００２０】
［適用例８］上記適用例にかかる半導体装置の検査方法は、前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。
【００２１】
この半導体装置の検査方法によれば、機能検査工程では、貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムが使用される。貫通電極と第二貫通電極と接続裏面配線とは、導体であるが微小な電気抵抗を有している。また、半導体基板に対して絶縁膜を介して形成されることで微少な静電容量を有している。これらの電気抵抗や静電容量を考慮した検査プログラムを用いることで、考慮しない検査プログラムを用いる場合に比べて、第二貫通電極及び接続裏面配線を介して機能検査を実施することによる検査結果への影響を抑制して、より正確な機能検査を実施することができる。
【００２２】
［適用例９］上記適用例にかかる半導体装置の検査方法は、前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることが好ましい。
【００２３】
この半導体装置の検査方法によれば、検査時に印加する印加電圧を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した印加電圧にすることで、正確な機能検査を実施することができる。検査結果の判定基準値を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した判定基準値とすることで、正確な検査結果の判定を実施することができる。
【００２４】
［適用例１０］本適用例にかかる半導体装置マザー基板は、半導体装置が区画形成された半導体装置マザー基板であって、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、前記貫通電極と前記第二貫通電極とを前記裏面において接続する接続裏面配線と、を備えることを特徴とする。
【００２５】
本適用例にかかる半導体装置マザー基板によれば、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、貫通電極と第二貫通電極とは、裏面に配設された接続裏面配線で接続されている。これにより、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【００２６】
［適用例１１］上記適用例にかかる半導体装置マザー基板は、前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることが好ましい。
【００２７】
この半導体装置マザー基板によれば、第二貫通電極に接続する第二パッド電極が、回路形成面に形成されている。これにより、検査プローブなどを第二パッド電極に接触させることで、検査プローブなどを第二貫通電極に直接接触させる場合に比べて、容易且つ確実に、検査プローブなどを第二貫通電極に接続させることができる。
【００２８】
［適用例１２］上記適用例にかかる半導体装置マザー基板は、前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることが好ましい。
【００２９】
この半導体装置マザー基板によれば、接続裏面配線が接続配線絶縁膜で覆われているため、接続裏面配線が導通部材などに接触して短絡などが発生することを抑制することができる。
【００３０】
［適用例１３］上記適用例にかかる半導体装置マザー基板は、前記第二貫通電極は、前記半導体基板における除去領域に形成されていることが好ましい。
【００３１】
この半導体装置マザー基板によれば、第二貫通電極は、半導体装置マザー基板における除去領域に形成されている。除去領域は、半導体装置マザー基板が個別の半導体装置に分割される際に、半導体装置から分離される部分である。第二貫通電極を除去領域に形成することで、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００３２】
［適用例１４］上記適用例にかかる半導体装置マザー基板は、前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることが好ましい。
【００３３】
この半導体装置マザー基板によれば、第二貫通電極は、半導体装置マザー基板におけるダイシングラインに形成されている。ダイシングラインは、半導体装置マザー基板が個別の半導体装置に分割される際に、ダイシング用のブレードによって削り取られる部分である。第二貫通電極をダイシングラインに形成することで、半導体装置マザー基板を個別の半導体装置に分割する際に、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００３４】
［適用例１５］本適用例にかかる半導体装置の製造方法は、回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板の前記回路形成面に、回路素子及び回路配線を形成する回路形成工程と、前記回路形成面と前記裏面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して形成する第二貫通電極形成工程と、前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする。
【００３５】
本適用例にかかる半導体装置の製造方法によれば、第二貫通電極形成工程において、回路形成面と裏面とを電気的に接続する貫通電極に対応して、回路形成面と裏面とを電気的に接続する第二貫通電極が形成されており、接続裏面配線工程において裏面に配設された接続裏面配線によって、貫通電極と第二貫通電極とが互いに接続されている。これにより、機能検査工程においては、回路形成面側から、貫通電極に導通する部分及び第二貫通電極に接触することで、貫通電極の導通特性を検査することができる。また、回路形成面側から第二貫通電極に接触することで、貫通電極に接続された回路素子及び回路配線の検査を、実施することができる。
【００３６】
［適用例１６］上記適用例にかかる半導体装置の製造方法は、前記第二貫通電極に接続する第二パッド電極を前記回路形成面上に形成するパッド電極形成工程をさらに有し、前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることが好ましい。
【００３７】
この半導体装置の製造方法によれば、パッド電極形成工程において、第二貫通電極に接続する第二パッド電極が回路形成面に形成されている。これにより、機能検査工程においては、検査プローブを第二パッド電極に接触させることで、第二貫通電極に検査プローブを直接接触させる場合に比べて、容易且つ確実に、検査プローブと第二貫通電極との接続を実施することができる。
【００３８】
［適用例１７］上記適用例にかかる半導体装置の製造方法は、前記接続裏面配線を覆う接続配線絶縁膜を形成する絶縁膜形成工程をさらに有することが好ましい。
【００３９】
この半導体装置の製造方法によれば、絶縁膜形成工程において接続裏面配線を覆う接続配線絶縁膜が形成される。形成された接続配線絶縁膜で接続裏面配線が覆われているため、接続裏面配線が導通部材などに接触して短絡などが発生することを抑制することができる。
【００４０】
［適用例１８］上記適用例にかかる半導体装置の製造方法は、前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することが好ましい。
【００４１】
この半導体装置の製造方法によれば、機能検査工程の後に実施される第二貫通電極除去工程において、第二貫通電極が除去される。機能検査工程において使用される第二貫通電極を機能検査工程の後に削除することで、第二貫通電極が使用目的以外に機能することで不具合が発生することを抑制することができる。
【００４２】
［適用例１９］上記適用例にかかる半導体装置の製造方法は、前記第二貫通電極形成工程では、前記第二貫通電極を、半導体装置が区画形成された半導体装置マザー基板における除去領域に形成することが好ましい。
【００４３】
この半導体装置の製造方法によれば、第二貫通電極は、半導体装置マザー基板における除去領域に形成されている。除去領域は、半導体装置マザー基板が個別の半導体装置に分割される際に、半導体装置から分離される部分である。第二貫通電極を除去領域に形成することで、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００４４】
［適用例２０］上記適用例にかかる半導体装置の製造方法は、前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることが好ましい。
【００４５】
この半導体装置の製造方法によれば、第二貫通電極は、半導体装置マザー基板におけるダイシングラインに形成される。ダイシングラインは、半導体装置マザー基板が個別の半導体装置に分割される際に、ダイシング用のブレードによって削り取られる部分である。第二貫通電極をダイシングラインに形成することで、第二貫通電極を取り除く工程を別途設けることなく、半導体装置から第二貫通電極を取り除くことができる。これにより、機能検査工程において使用される第二貫通電極が、完成後の半導体装置において、使用目的以外に機能することで不具合が発生することを抑制することができる。
【００４６】
［適用例２１］上記適用例にかかる半導体装置の製造方法は、前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、前記支持部材貼付工程を、前記機能検査工程に先立って実施することが好ましい。
【００４７】
この半導体装置の製造方法によれば、支持部材貼付工程において、裏面に支持部材を貼りつけることで、半導体基板を補強することができる。支持部材貼付工程を、機能検査工程に先立って実施することで、機能検査工程において半導体基板が取り扱われることによって半導体基板が損なわれることを抑制することができる。
【００４８】
［適用例２２］上記適用例にかかる半導体装置の製造方法は、前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。
【００４９】
この半導体装置の製造方法によれば、機能検査工程では、貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムが使用される。貫通電極と第二貫通電極と接続裏面配線とは、導体であるが微小な電気抵抗を有している。また、半導体基板に対して絶縁膜を介して形成されることで微少な静電容量を有している。これらの電気抵抗や静電容量を考慮した検査プログラムを用いることで、考慮しない検査プログラムを用いる場合に比べて、第二貫通電極及び接続裏面配線を介して機能検査を実施することによる検査結果への影響を抑制して、より正確な機能検査を実施することができる。
【００５０】
［適用例２３］上記適用例にかかる半導体装置の製造方法は、前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることが好ましい。
【００５１】
この半導体装置の製造方法によれば、検査時に印加する印加電圧を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した印加電圧にすることで、正確な機能検査を実施することができる。検査結果の判定基準値を貫通電極と第二貫通電極と接続裏面配線との電気抵抗及び静電容量を考慮した判定基準値とすることで、正確な検査結果の判定を実施することができる。
【００５２】
［適用例２４］本適用例にかかる電子機器は、上記した半導体装置、上記した半導体装置の検査方法を用いて検査した半導体装置、上記した半導体装置マザー基板を分割して形成された半導体装置、又は上記した半導体装置の製造方法を用いて製造した半導体装置、を備えることを特徴とする。
【００５３】
この電子機器によれば、電子機器は、効率良く好適な機能検査を実施することができる、半導体装置、半導体装置の検査方法を用いて検査した半導体装置、半導体装置マザー基板を分割して形成された半導体装置、又は半導体装置の製造方法を用いて製造した半導体装置、を備える。これにより、好適に検査されて所定の機能が保証された半導体装置を備えることで、所定の機能を確実に実現できる電子機器を実現することができる。
【図面の簡単な説明】
【００５４】
【図１】半導体装置マザー基板の概要を示す説明図。
【図２】（ａ）は、検査用貫通電極及び貫通電極の断面形状の概要を示す断面図。（ｂ）は、検査用貫通電極及び貫通電極を裏面側から見た平面図。
【図３】半導体装置マザー基板における、半導体装置の形成位置に対する検査用貫通電極の配置位置を示す説明図。
【図４】半導体装置を形成する工程を示すフローチャート。
【図５】貫通電極を形成する各工程における、貫通電極などの断面などを示す説明図。
【図６】（ｅ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す平面図。（ｆ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す部分断面図。（ｇ）は、検査用パッド電極に検査プローブを当接させた状態を示す説明図。
【図７】貫通電極を形成する各工程における、貫通電極などの断面などを示す説明図。
【図８】（ａ）は、携帯電話の一例を示した斜視図。（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図。（ｃ）は、腕時計型電子機器の一例を示した斜視図。（ｄ）は、情報機器の一例である液晶テレビを示す外観斜視図。
【発明を実施するための形態】
【００５５】
以下、半導体装置、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法、並びに電子機器の一実施形態について図面を参照して、説明する。実施形態は、半導体装置が区画形成された半導体装置マザー基板、及び半導体基板に半導体装置を区画形成する製造過程を例に説明する。
【００５６】
＜半導体装置マザー基板＞
最初に、半導体装置マザー基板１について、図１を参照して説明する。図１は、半導体装置マザー基板の概要を示す説明図である。
図１に示すように、半導体装置マザー基板１は、半導体基板３に、半導体装置１０が区画形成されている。半導体装置１０は、図１に二点鎖線で示したダイシングライン１１に囲まれた略方形の領域に、半導体装置１０を構成する回路素子や回路配線１６（図２参照）などが形成されることで、形成されている。完成した半導体装置マザー基板１をダイシングライン１１において分割することで、半導体装置１０が形成される。半導体基板３を効率的に利用するためには、ダイシングライン１１の幅は狭いことが好ましいため、ダイシングライン１１の幅は、略ダイシングブレードの切り込み幅に設定する。半導体装置マザー基板１をダイシングライン１１において分割する際は、ダイシングライン１１の部分が切削されて削除されることで、半導体装置１０及び周縁部４が分離される。ダイシングライン１１及び周縁部４が、除去領域に相当する。
【００５７】
＜検査用貫通電極＞
次に、検査用貫通電極２０及び貫通電極１２の構成について、図２を参照して説明する。図２は、検査用貫通電極及び貫通電極を示す説明図である。図２（ａ）は、検査用貫通電極及び貫通電極の断面形状の概要を示す断面図であり、図２（ｂ）は、検査用貫通電極及び貫通電極を裏面側から見た平面図である。
【００５８】
図２に示すように、半導体基板３の一方の面を回路形成面３ａと表記し、もう一方の面を裏面３ｂと表記する。半導体基板３には、回路形成面３ａから裏面３ｂに貫通する検査用貫通電極孔２０ａ及び貫通電極孔１２ａが形成されており、検査用貫通電極孔２０ａ及び貫通電極孔１２ａの両端は、それぞれの面に開口している。
半導体基板３の回路形成面３ａ、裏面３ｂ、検査用貫通電極孔２０ａの内壁面、及び貫通電極孔１２ａの内壁面には、それぞれの面を覆う下地層１８が形成されている。検査用貫通電極孔２０ａの内壁面又は貫通電極孔１２ａの内壁面に形成された下地層１８は、回路形成面３ａ又は裏面３ｂに形成された下地層１８と、検査用貫通電極孔２０ａ又は貫通電極孔１２ａの開口端において、それぞれ略連続している。
下地層１８は、例えばシリコン酸化物（ＳｉＯ2）やシリコン窒化物（Ｓｉ3Ｎ4）等の絶縁性材料からなっており、絶縁層として機能している。なお、下地層１８としては、さらに優れた絶縁層としての機能を有する樹脂膜を形成してもよい。
【００５９】
検査用貫通電極２０は検査用貫通電極孔２０ａに、貫通電極１２は貫通電極孔１２ａに、それぞれ配設されている。裏面３ｂに配設された下地層１８の上には、接続裏面配線３０が形成されている。接続裏面配線３０は、検査用貫通電極２０及び貫通電極１２と一体に形成されており、検査用貫通電極２０と貫通電極１２とは、接続裏面配線３０を介して電気的に接続されている。検査用貫通電極２０及び貫通電極１２の裏面３ｂ側の端面は、接続裏面配線３０に覆われており、接続裏面配線３０は、接続配線絶縁膜３４に覆われて外部と電気的に絶縁されている。
裏面３ｂに配設された下地層１８の上には、貫通電極１２と一体に形成されており、貫通電極１２と電気的に接続されている裏面端子３１も配設されている。
【００６０】
回路形成面３ａ側の表層や下地層１８の表面等には、例えばトランジスターやメモリー素子等を有する集積回路（図示省略）が形成されている。また、回路形成面３ａに形成された下地層１８の表面には、貫通電極１２又は検査用貫通電極２０を覆って、パッド電極１４又は検査用パッド電極２１が形成されている。パッド電極１４は貫通電極１２と、検査用パッド電極２１は検査用貫通電極２０と、導通接触している。パッド電極１４は、下地層１８の表面に形成された回路配線１６と電気的に接続されており、回路配線１６を介して、集積回路と電気的に接続されている。裏面３ｂに配設された裏面端子３１は、貫通電極１２、パッド電極１４、及び回路配線１６を介して、集積回路と電気的に接続されている。
検査用パッド電極２１と検査用貫通電極２０とは、接続裏面配線３０を介して、貫通電極１２と電気的に接続されており、接続裏面配線３０、貫通電極１２、パッド電極１４、及び回路配線１６を介して、集積回路と電気的に接続されている。
【００６１】
＜検査用貫通電極の配置位置＞
次に、半導体装置マザー基板１における検査用貫通電極２０の配置位置について、図３を参照して説明する。図３は、半導体装置マザー基板における、半導体装置の形成位置に対する検査用貫通電極の配置位置を示す説明図である。
【００６２】
上述したように、半導体装置マザー基板１は、半導体基板３に、半導体装置１０が区画形成されている。図３では、半導体装置１０の範囲を二点鎖線で示している。二点鎖線で囲まれた略方形の領域が、分割されて半導体装置１０となる領域である。半導体装置１０の間の領域は、上述したダイシングライン１１であり、半導体装置マザー基板１を半導体装置１０に分割する際には、ダイシングライン１１の部分が切削されて削除されることで、半導体装置１０が分離される。
図３に示すように、検査用貫通電極２０及び検査用パッド電極２１は、ダイシングライン１１の領域に形成されている。貫通電極１２及びパッド電極１４は、半導体装置１０となる領域に形成されており、裏面３ｂに形成された接続裏面配線３０が、半導体装置１０となる領域とダイシングライン１１の領域との境界を越えて検査用貫通電極２０と貫通電極１２とを接続している。
【００６３】
＜半導体装置の製造＞
次に、半導体装置１０を製造する工程について、図４、図５、図６、及び図７を参照して説明する。図４は、半導体装置を形成する工程を示すフローチャートであり、図５、図６、及び図７は、貫通電極を形成する各工程における、貫通電極などの断面などを示す説明図である。
【００６４】
最初に、図４のステップＳ２１では、半導体基板３の回路形成面３ａに回路素子や回路配線１６を形成する。
次に、ステップＳ２２では、図５（ａ）に示すように、半導体基板３の回路形成面３ａに検査用パッド電極２１及びパッド電極１４を形成する。検査用パッド電極２１及びパッド電極１４と回路配線１６とは、同じ材料で形成するため、ステップＳ２１で回路配線１６を形成する際に、検査用パッド電極２１及びパッド電極１４も一緒に形成してもよいし、ステップＳ２２で検査用パッド電極２１及びパッド電極１４を形成する際に、回路配線１６も一緒に形成してもよい。
【００６５】
次に、図４のステップＳ２３では、図５（ｂ）に示したように、半導体基板３の回路形成面３ａに、補強ガラス基板４０を貼り付ける。補強ガラス基板４０は、接着材層４１を介して、回路形成面３ａに形成された回路素子及び回路配線１６や、検査用パッド電極２１及びパッド電極１４や、下地層１８の上に接着される。補強ガラス基板４０は、半導体基板３を補強することで、以降に実施する工程において、半導体基板３全体の剛性不足に起因して半導体基板３が変形させられることによって、損なわれることを抑制するためのものである。
【００６６】
次に、図４のステップＳ２４では、図５（ｃ）に示したように、半導体基板３を裏面３ｂ側から研削することによって、半導体基板３を所定の厚さに調整する。半導体基板３を所定の厚さまで研削して、裏面３ｂが形成される。所定の厚さは、例えば１００μｍである。研削された裏面３ｂの表面は、シリコンの破砕層が形成されるため、好ましくは、破砕層を取り除く処理を実施する。破砕層を取り除く処理としては、ドライエッチングやスピンエッチングやポリッシュなどを実施する。
【００６７】
次に、図４のステップＳ２５及びステップＳ２６では、図５（ｄ）に示したように、ステップＳ２５では検査用貫通電極２０及び貫通電極１２を形成し、ステップＳ２６では接続裏面配線３０を形成する。
検査用貫通電極２０及び貫通電極１２と接続裏面配線３０の形成は、最初に、検査用貫通電極孔２０ａ及び貫通電極孔１２ａを、回路形成面３ａ側の開口が検査用パッド電極２１又はパッド電極１４に塞がれる位置に形成する。
次に、検査用貫通電極孔２０ａ及び貫通電極孔１２ａの壁面と裏面３ｂとに、下地層１８を形成する。検査用貫通電極孔２０ａ及び貫通電極孔１２ａの壁面に形成された下地層１８は、検査用貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の端において、回路形成面３ａに形成された下地層１８と接続される。
次に、検査用パッド電極２１又はパッド電極１４の検査用貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の開口を塞いでいる部分に形成された下地層１８は除去して、検査用パッド電極２１及びパッド電極１４の検査用貫通電極孔２０ａ又は貫通電極孔１２ａに臨む部分を露出させる。
次に、裏面３ｂ上に、接続裏面配線３０、裏面端子３１、及びそれらを接続する配線の部分が開口したメッキレジスト膜を形成する。
次に、検査用貫通電極２０、貫通電極１２、接続裏面配線３０、裏面端子３１、及びそれらを接続する配線をめっき処理で形成する。
なお、電極を構成する銅などがシリコン基板である半導体基板３に拡散することを抑制するために形成するバリア膜や、電極をめっき処理で形成する際に、銅などが付着し易くするために形成するシード膜についての説明は省略する。
【００６８】
次に、図４のステップＳ２７では、図５（ｄ）に示したように、少なくとも接続裏面配線３０を覆う接続配線絶縁膜３４を形成する。
次に、図４のステップＳ２８では、半導体装置マザー基板１から補強ガラス基板４０を剥離する。補強ガラス基板４０を剥離することで、半導体装置マザー基板１の回路形成面３ａ側に形成された検査用パッド電極２１やパッド電極１４などに、検査プローブなどを接触させることが可能な状態となる。
【００６９】
次に、ステップＳ２９では、図６（ｅ）及び図６（ｆ）に示したように、半導体装置マザー基板１をダイシングリング５０に取り付ける。
図６（ｅ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す平面図であり、図６（ｆ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す部分断面図である。
【００７０】
図６（ｅ）に示すように、ダイシングリング５０は、一面が平坦な環形状の金属からなる枠である。ダイシングリング５０の平坦な面には、補強シート５１が弛みなく接着されている。補強シート５１のダイシングリング５０に囲まれた位置に、半導体装置マザー基板１を貼り付けることで、半導体装置マザー基板１をダイシングリング５０に取り付ける。 図６（ｆ）示すように、半導体装置マザー基板１は、裏面３ｂ側に形成された裏面端子３１や、接続配線絶縁膜３４や、下地層１８などが接着剤５２を介して貼り付けられることによって、補強シート５１に貼り付けられている。
半導体装置マザー基板１を補強シート５１に貼り付けることで、半導体装置マザー基板１を補強して、変形し難くすることができる。さらに、半導体装置マザー基板１を貼り付けた補強シート５１を、高い剛性を有するダイシングリング５０に弛みなく接着して取り付けることで、以降の工程において、半導体装置マザー基板１が変形することで作業精度や作業効率が損なわれたり、変形させられることで半導体装置１０が物理的に損なわれたりすることを抑制する。半導体装置マザー基板１を、可撓性を有する補強シート５１を介してダイシングリング５０に取り付けたことによって、半導体装置マザー基板１を分割した後で、個々の半導体装置１０を分離する際に、補強シート５１を変形させることで、半導体装置１０を分離することが容易になる。
【００７１】
次に、図４のステップＳ３０では、半導体装置１０の機能検査を実施する。図６（ｇ）は、検査用パッド電極に検査プローブを当接させた状態を示す説明図である。図６（ｇ）に示したように、検査用パッド電極２１及び回路形成面３ａに形成された集積回路と電気的に接続された回路検査用端子（図示省略）に検査プローブ６１を接触させることで、集積回路の機能検査及び貫通電極１２の機能検査（導通検査）を同時に実施する。検査用パッド電極２１が、第二パッド電極に相当し、検査用貫通電極２０が第二貫通電極に相当する。
【００７２】
この機能検査においては、被測定系の中に、集積回路及び回路配線に加えて、検査用パッド電極２１と検査用貫通電極２０と接続裏面配線３０と貫通電極１２と、が含まれている。
検査用パッド電極２１、検査用貫通電極２０、接続裏面配線３０、及び貫通電極１２は、導体で形成されており、電気抵抗は非常に小さいが、全く無いということはない。当該抵抗値は、集積回路を構成する回路素子の出力に影響を与える程度の大きさである可能性がある。
また、絶縁層である下地層１８を介して半導体基板３のシリコンと対向しており、それぞれ静電容量を持っている。当該静電容量も、集積回路を構成する回路素子の出力に影響を与える程度の大きさである可能性がある。
これらの抵抗や静電容量は、集積回路の機能検査の測定値に影響を与える可能性があるため、機能検査においては、検査用パッド電極２１、検査用貫通電極２０、接続裏面配線３０、及び貫通電極１２の電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。より詳細には、検査プログラムにおいて、検査結果の判定基準値を、集積回路及び回路配線のあるべき測定値に対して、検査用パッド電極２１、検査用貫通電極２０、接続裏面配線３０、及び貫通電極１２の電気抵抗及び静電容量を考慮した値に設定する。また、検査を実施する際に印加する印加電圧値を、電気抵抗及び静電容量を考慮した印加電圧に設定する。
【００７３】
半導体装置マザー基板１が取り付けられているダイシングリング５０は、剛性が高いため、強い力で確実に固定することができる。半導体装置１０の機能検査に際して、ダイシングリング５０を固定することで、半導体装置マザー基板１を確実に固定することができる。ダイシングリング５０及び補強シート５１が、支持部材に相当する。
【００７４】
次に、図４のステップＳ３１では、ダイシングを実施して、半導体装置マザー基板１を個別の半導体装置１０に分割する。図７（ｈ）に示すように、ダイシング装置のダイシングブレード７１で、半導体装置マザー基板１におけるダイシングライン１１の部分を切削する。これにより、図７（ｉ）及び図７（ｊ）に示すように、ダイシングライン１１の部分が削除されて、半導体装置マザー基板１が、個別の半導体装置１０に分割される。
【００７５】
半導体装置マザー基板１は補強シート５１に貼り付けられているため、図７（ｉ）及び図７（ｊ）に示したようにダイシングライン１１の部分が全て削除されても、分割された個別の半導体装置１０がそれぞれ補強シート５１に貼り付けられており、半導体装置１０が飛散することはほとんどない。あるいは、半導体基板３の厚さ方向において、ダイシングライン１１の一部を残すダイシング方法を採用することもできる。ダイシングライン１１の一部を残すことで、半導体装置１０が飛散することを抑制することができる。残ったダイシングライン１１の一部は、当該部分を折り曲げることで容易に分割することができる。当該部分の折り曲げは、可撓性を有する補強シート５１を変形させることで容易に実施することができる。
ステップＳ３１を実施して、半導体装置１０を製造する工程を終了する。
【００７６】
＜情報機器＞
次に、電子機器の一例としての情報機器の具体例について、図８を参照して説明する。本実施形態の情報機器は、上述した半導体装置１０と同様の構成を有する半導体装置を備えた情報機器である。
【００７７】
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）に示すように、携帯電話６００は、表示部６０１と、携帯電話本体６０２と、を備えている。携帯電話６００は、上述した半導体装置１０を備える表示部制御装置などを、携帯電話本体６０２に搭載している。
【００７８】
図８（ｂ）は、ワードプロセッサー、パーソナルコンピューターなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｂ）に示すように、情報処理装置７００は、表示部７０２と、キーボード７０１などの入力部と、情報処理装置本体７０３と、を備えている。情報処理装置７００は、上述した半導体装置１０を備える表示部制御装置などを、情報処理装置本体７０３に搭載している。
【００７９】
図８（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｃ）に示すように、腕時計８００は、表示部８０１と、時計本体８０２と、を備えている。腕時計８００は、上述した半導体装置１０を備える表示部制御装置などを、時計本体８０２に搭載している。
【００８０】
図８（ｄ）は、情報機器の一例である液晶テレビを示す外観斜視図である。図８（ｄ）に示すように、液晶テレビ９００は、表示部９０１と、テレビ本体９０２と、を備えている。液晶テレビ９００は、上述した半導体装置１０を備える表示部制御装置などを、テレビ本体９０２に搭載している。
【００８１】
以下、実施形態による効果を記載する。本実施形態によれば、以下の効果が得られる。
（１）回路形成面３ａと裏面３ｂとを電気的に接続する貫通電極１２に対応して、回路形成面３ａと裏面３ｂとを電気的に接続する検査用貫通電極２０が形成されており、貫通電極１２と検査用貫通電極２０とは、裏面３ｂに配設された接続裏面配線３０で接続されている。回路形成面３ａには、検査用貫通電極２０に接続する検査用パッド電極２１が形成されている。これにより、回路形成面３ａ側から、貫通電極１２に導通する部分及び検査用貫通電極２０に接続する検査用パッド電極２１に接触することで、貫通電極１２の導通特性を検査することができる。また、回路形成面３ａ側から検査用パッド電極２１に接触することで、貫通電極１２に接続された回路素子及び回路配線１６の検査を、貫通電極１２の導通特性の検査と並行して実施することができる。
【００８２】
（２）回路形成面３ａには、検査用貫通電極２０に接続する検査用パッド電極２１が形成されている。これにより、検査用貫通電極２０に検査プローブ６１などを直接接触させる場合に比べて、容易且つ確実に、検査プローブ６１と検査用貫通電極２０との接続を実施することができる。
【００８３】
（３）半導体装置１０には、接続裏面配線３０を覆う接続配線絶縁膜３４が形成されている。接続配線絶縁膜３４によって、接続裏面配線３０が導通部材などに接触することを抑制することができる。これにより、接続裏面配線３０に貫通電極１２を介して接続している集積回路などが影響をうけることを抑制することができる。
【００８４】
（４）検査用貫通電極２０及び検査用パッド電極２１は、半導体装置マザー基板１におけるダイシングライン１１に形成される。ダイシングライン１１は、半導体装置マザー基板１が個別の半導体装置１０に分割される際に、ダイシングブレード７１によって削り取られる部分である。検査用貫通電極２０及び検査用パッド電極２１をダイシングライン１１に形成することで、検査用貫通電極２０及び検査用パッド電極２１を取り除く工程を別途設けることなく、半導体装置１０から検査用貫通電極２０及び検査用パッド電極２１を取り除くことができる。
【００８５】
（５）半導体装置マザー基板１を補強シート５１を介してダイシングリング５０に取り付けた状態で、半導体装置１０の機能検査、及び半導体装置マザー基板１のダイシングを実施する。半導体装置マザー基板１がダイシングリング５０に取り付けられていることで、半導体装置マザー基板１が補強されて変形し難くなる。これにより、検査プローブ６１の接触圧によって半導体装置マザー基板１が変形することで損なわれることを抑制することができる。
高い剛性を有するダイシングリング５０を固定することで、半導体装置マザー基板１を確実且つ正確に位置決めすると共に、固定することができる。高い剛性を有するダイシングリング５０を取扱うことによって間接的に半導体装置マザー基板１を扱うことで、半導体装置マザー基板１に直接触れることを必要とする状態を少なくして、半導体装置マザー基板１に直接触れることで半導体装置マザー基板１が損なわれることを抑制することができる。
【００８６】
以上、添付図面を参照しながら好適な実施形態について説明したが、好適な実施形態は、前記実施形態に限らない。実施形態は、要旨を逸脱しない範囲内において種々変更を加え得ることは勿論であり、以下のように実施することもできる。
【００８７】
（変形例１）前記実施形態においては、半導体装置１０は、表層には回路素子及び回路配線が形成された半導体装置であったが、半導体装置は、他の構成要素を備える半導体装置であってもよい。例えば、回路素子の表層にはポリイミド樹脂又はエポキシ樹脂などの絶縁層とＣｕなどの配線層からなるウエハレベルＣＳＰ層が形成されている半導体装置についても、上述した半導体装置の構成、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法を好適に適用することができる。ウエハレベルＣＳＰ層を備える半導体装置においては、貫通電極の端面に形成されているパッド電極が絶縁層に被覆されていてもよいが、貫通電極を形成しない検査用パッド電極と、貫通電極検査用の電極パッドとは、ウエハレベルＣＳＰ層に露出した端子と、配線やヴィアなどにより電気的に接続されていることが必要である。
【００８８】
（変形例２）前記実施形態においては、検査用貫通電極２０及び検査用パッド電極２１は、ダイシングライン１１の領域に形成されていたが、検査用貫通電極（第二貫通電極）をダイシングラインに含まれる位置に配設することは必須ではない。検査用貫通電極は、半導体装置マザー基板１における周縁部４のようなダイシングライン以外の除去領域に形成してもよい。また、半導体装置内に形成して、完成した半導体装置に検査用貫通電極（第二貫通電極）が残っている構成であってもよい。
【００８９】
（変形例３）前記実施形態においては、半導体装置１０が有する貫通電極１２は２個であり、１個の半導体装置１０に対してそれぞれ２個の検査用貫通電極２０が形成されていたが、半導体装置が有する貫通電極の数に制限はない。半導体装置が有する貫通電極の数はいくつであってもよい。
【００９０】
（変形例４）前記実施形態においては、検査用貫通電極２０の回路形成面３ａ側の端に連続する検査用パッド電極２１が回路形成面３ａ上に形成されていたが、回路形成面側に検査用パッド電極（第二パッド電極）を設けることは必須ではない。検査プローブで、検査用貫通電極（第二貫通電極）に直接接触して安定した接続状態を実現することが可能であれば、検査用パッド電極は設けなくてもよい。
【００９１】
（変形例５）前記実施形態においては、接続裏面配線３０は、接続配線絶縁膜３４に覆われて外部と電気的に絶縁されていたが、接続配線絶縁膜３４のような接続裏面配線を外部と絶縁する部材を設けることは必須ではない。接続裏面配線を外部と絶縁する部材を設けない場合は、完成した半導体装置が使用される状態において、接続裏面配線が導体と接触する可能性が小さいことが好ましい。
【００９２】
（変形例６）前記実施形態においては、検査用貫通電極２０及び貫通電極１２は、中実の棒形状をしていたが、貫通電極が棒形状であることも、中実であることも必須ではない。貫通電極は、例えば導電材料を貫通孔の壁面に膜状に付着させて形成してもよい。この場合、貫通電極は、中空の円筒形状であることが好ましい。
【００９３】
（変形例７）前記実施形態においては、回路素子及び回路配線１６とパッド電極１４を形成後、当該回路素子の機能検査をすることなく貫通電極１２及び検査用貫通電極２０を形成していたが、貫通電極１２及び検査用貫通電極２０を形成する前に、回路素子及び回路配線１６とパッド電極１４とを含む回路の機能検査を実施してもよい。適正な機能を有しない回路については、貫通電極１２を形成した後の検査を省略して、検査工数を抑制することができる。
【００９４】
（変形例８）前記実施形態においては、ダイシングリング５０は、環形状の金属からなる枠であったが、ダイシングリングが環形状であることも、金属からなることも必須ではない。ダイシングリングは、半導体装置マザー基板の形状に対応した形状であればどのような形状であってもよい。例えば、多角形の枠などであってもよい。ダイシングリングの材料は充分な剛性が確保できれば、どのような材料であってもよい。
【００９５】
（変形例９）前記実施形態においては、半導体装置マザー基板１を補強シート５１を介してダイシングリング５０に取り付けた状態で、半導体装置１０の機能検査を実施していたが、半導体装置１０の機能検査を実施する際に半導体装置マザー基板１をダイシングリング５０に取り付けることは必須ではない。半導体装置マザー基板を補強するために用いる部材は、他の部材であってもよい。例えば、シート状の部材に貼り付けるだけの補強であってもよい。半導体装置マザー基板が単体でも充分な強度を有し、検査プローブの接触圧などによっては損なわれる可能性が小さいのであれば、補強部材を用いることなく検査を実施してもよい。
【符号の説明】
【００９６】
１…半導体装置マザー基板、３…半導体基板、３ａ…回路形成面、３ｂ…裏面、１０…半導体装置、１１…ダイシングライン、１２…貫通電極、１４…パッド電極、１６…回路配線、２０…検査用貫通電極、２１…検査用パッド電極、３０…接続裏面配線、３４…接続配線絶縁膜、５０…ダイシングリング、５１…補強シート、６１…検査プローブ、６００…携帯電話、７００…情報処理装置、８００…腕時計、９００…液晶テレビ。
【特許請求の範囲】
【請求項１】
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、
前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、
前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、
前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、
前記貫通電極と前記第二貫通電極とを前記裏面で接続する接続裏面配線と、を備えることを特徴とする半導体装置。
【請求項２】
前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており前記回路形成面と前記裏面とを電気的に接続する貫通電極と、を備えた半導体装置の検査方法であって、
前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して配設する第二貫通電極形成工程と、
前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、
少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする半導体装置の検査方法。
【請求項５】
前記第二貫通電極に接続する第二パッド電極を、前記回路形成面上に形成するパッド電極形成工程をさらに有し、
前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることを特徴とする、請求項４に記載の半導体装置の検査方法。
【請求項６】
前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することを特徴とする、請求項４又は５に記載の半導体装置の検査方法。
【請求項７】
前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、
前記支持部材貼付工程を、前記機能検査工程に先立って実施することを特徴とする、請求項４乃至６のいずれか一項に記載の半導体装置の検査方法。
【請求項８】
前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることを特徴とする、請求項４乃至７のいずれか一項に記載の半導体装置の検査方法。
【請求項９】
前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることを特徴とする、請求項８に記載の半導体装置の検査方法。
【請求項１０】
半導体装置が区画形成された半導体装置マザー基板であって、
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、
前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、
前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、
前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、
前記貫通電極と前記第二貫通電極とを前記裏面において接続する接続裏面配線と、を備えることを特徴とする半導体装置マザー基板。
【請求項１１】
前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることを特徴とする、請求項１０に記載の半導体装置マザー基板。
【請求項１２】
前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることを特徴とする、請求項１０又は１１に記載の半導体装置マザー基板。
【請求項１３】
前記第二貫通電極は、前記半導体基板における除去領域に形成されていることを特徴とする、請求項１０乃至１２のいずれか一項に記載の半導体装置マザー基板。
【請求項１４】
前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることを特徴とする、請求項１３に記載の半導体装置マザー基板。
【請求項１５】
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板の前記回路形成面に、回路素子及び回路配線を形成する回路形成工程と、
前記回路形成面と前記裏面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、
前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して形成する第二貫通電極形成工程と、
前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、
少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１６】
前記第二貫通電極に接続する第二パッド電極を前記回路形成面上に形成するパッド電極形成工程をさらに有し、
前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることを特徴とする、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記接続裏面配線を覆う接続配線絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする、請求項１５又は１６に記載の半導体装置の製造方法。
【請求項１８】
前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することを特徴とする、請求項１５乃至１７のいずれか一項に記載の半導体装置の製造方法。
【請求項１９】
前記第二貫通電極形成工程では、前記第二貫通電極を、半導体装置が区画形成された半導体装置マザー基板における除去領域に形成することを特徴とする、請求項１５乃至１８のいずれか一項に記載の半導体装置の製造方法。
【請求項２０】
前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることを特徴とする、請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、
前記支持部材貼付工程を、前記機能検査工程に先立って実施することを特徴とする、請求項１５乃至２０のいずれか一項に記載の半導体装置の製造方法。
【請求項２２】
前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることを特徴とする、請求項１５乃至２１のいずれか一項に記載の半導体装置の製造方法。
【請求項２３】
前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることを特徴とする、請求項２２に記載の半導体装置の製造方法。
【請求項２４】
請求項１乃至３のいずれか一項に記載の半導体装置、請求項４乃至９のいずれか一項に記載の半導体装置の検査方法を用いて検査した半導体装置、請求項１０乃至１４のいずれか一項に記載の半導体装置マザー基板を分割して形成された半導体装置、又は請求項１５乃至２３のいずれか一項に記載の半導体装置の製造方法を用いて製造した半導体装置、を備えることを特徴とする電子機器。
【請求項１】
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、
前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、
前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、
前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、
前記貫通電極と前記第二貫通電極とを前記裏面で接続する接続裏面配線と、を備えることを特徴とする半導体装置。
【請求項２】
前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、前記回路素子及び前記回路配線の少なくとも一部と接続されており前記回路形成面と前記裏面とを電気的に接続する貫通電極と、を備えた半導体装置の検査方法であって、
前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して配設する第二貫通電極形成工程と、
前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、
少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする半導体装置の検査方法。
【請求項５】
前記第二貫通電極に接続する第二パッド電極を、前記回路形成面上に形成するパッド電極形成工程をさらに有し、
前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることを特徴とする、請求項４に記載の半導体装置の検査方法。
【請求項６】
前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することを特徴とする、請求項４又は５に記載の半導体装置の検査方法。
【請求項７】
前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、
前記支持部材貼付工程を、前記機能検査工程に先立って実施することを特徴とする、請求項４乃至６のいずれか一項に記載の半導体装置の検査方法。
【請求項８】
前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることを特徴とする、請求項４乃至７のいずれか一項に記載の半導体装置の検査方法。
【請求項９】
前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることを特徴とする、請求項８に記載の半導体装置の検査方法。
【請求項１０】
半導体装置が区画形成された半導体装置マザー基板であって、
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板と、
前記半導体基板の前記回路形成面に形成された回路素子及び回路配線と、
前記回路素子及び前記回路配線の少なくとも一部と接続されており、前記回路形成面と前記裏面とを電気的に接続する貫通電極と、
前記貫通電極に対応して配設されており、前記回路形成面と前記裏面とを電気的に接続する第二貫通電極と、
前記貫通電極と前記第二貫通電極とを前記裏面において接続する接続裏面配線と、を備えることを特徴とする半導体装置マザー基板。
【請求項１１】
前記回路形成面に形成されており、前記第二貫通電極に接続する第二パッド電極をさらに備えることを特徴とする、請求項１０に記載の半導体装置マザー基板。
【請求項１２】
前記接続裏面配線を覆う接続配線絶縁膜をさらに備えることを特徴とする、請求項１０又は１１に記載の半導体装置マザー基板。
【請求項１３】
前記第二貫通電極は、前記半導体基板における除去領域に形成されていることを特徴とする、請求項１０乃至１２のいずれか一項に記載の半導体装置マザー基板。
【請求項１４】
前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることを特徴とする、請求項１３に記載の半導体装置マザー基板。
【請求項１５】
回路形成面と前記回路形成面の反対面である裏面とを有する半導体基板の前記回路形成面に、回路素子及び回路配線を形成する回路形成工程と、
前記回路形成面と前記裏面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、
前記回路形成面と前記裏面とを電気的に接続する第二貫通電極を、前記貫通電極に対応して形成する第二貫通電極形成工程と、
前記裏面に配設されており、前記貫通電極と前記第二貫通電極とを接続する接続裏面配線を形成する接続裏面配線工程と、
少なくとも前記第二貫通電極に、前記回路形成面側から検査プローブを接触させることによって、前記回路素子及び前記回路配線の機能を検査する機能検査工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１６】
前記第二貫通電極に接続する第二パッド電極を前記回路形成面上に形成するパッド電極形成工程をさらに有し、
前記機能検査工程においては、前記第二パッド電極に前記検査プローブを接触させることを特徴とする、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記接続裏面配線を覆う接続配線絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする、請求項１５又は１６に記載の半導体装置の製造方法。
【請求項１８】
前記機能検査工程の後に、前記第二貫通電極を除去する第二貫通電極除去工程をさらに有することを特徴とする、請求項１５乃至１７のいずれか一項に記載の半導体装置の製造方法。
【請求項１９】
前記第二貫通電極形成工程では、前記第二貫通電極を、半導体装置が区画形成された半導体装置マザー基板における除去領域に形成することを特徴とする、請求項１５乃至１８のいずれか一項に記載の半導体装置の製造方法。
【請求項２０】
前記除去領域は、前記半導体装置マザー基板を個別の前記半導体装置に分割する際のダイシングラインであることを特徴とする、請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記裏面に支持部材を貼りつける支持部材貼付工程をさらに有し、
前記支持部材貼付工程を、前記機能検査工程に先立って実施することを特徴とする、請求項１５乃至２０のいずれか一項に記載の半導体装置の製造方法。
【請求項２２】
前記機能検査工程では、少なくとも前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることを特徴とする、請求項１５乃至２１のいずれか一項に記載の半導体装置の製造方法。
【請求項２３】
前記検査プログラムでは、検査結果の判定基準値又は検査時に印加する印加電圧値の少なくとも一方の値が、前記貫通電極と前記第二貫通電極と前記接続裏面配線との電気抵抗及び静電容量を考慮した値であることを特徴とする、請求項２２に記載の半導体装置の製造方法。
【請求項２４】
請求項１乃至３のいずれか一項に記載の半導体装置、請求項４乃至９のいずれか一項に記載の半導体装置の検査方法を用いて検査した半導体装置、請求項１０乃至１４のいずれか一項に記載の半導体装置マザー基板を分割して形成された半導体装置、又は請求項１５乃至２３のいずれか一項に記載の半導体装置の製造方法を用いて製造した半導体装置、を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−２６２９６４（Ｐ２０１０−２６２９６４Ａ）
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２００９−１１０４６８（Ｐ２００９−１１０４６８）
【出願日】平成２１年４月３０日（２００９．４．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２１年４月３０日（２００９．４．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]