半導体装置及びそのテスト方法
【課題】本発明は、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる半導体装置及びそのテスト方法を提供する。
【解決手段】測定対象の抵抗素子Ｒｉｎに直列接続されたスイッチング素子ＴＲ１０と、測定対象の抵抗素子及びスイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタＴＲ２０1及びＴＲ２０2と、スイッチング素子をオフ状態にした上で、複数のトランジスタのスイッチング動作を制御し、複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、測定対象の抵抗素子に接続されるように生じる寄生抵抗Ｒｐ、Ｒｓ、Ｒｂ、Ｒｐｓ及びＲｓｂの抵抗値を測定した後、スイッチング素子をオン状態にすると共に、複数のトランジスタをオフ状態にすることにより、寄生抵抗の抵抗値を基に、測定対象の抵抗素子の抵抗値を測定する測定部とを備える。
【解決手段】測定対象の抵抗素子Ｒｉｎに直列接続されたスイッチング素子ＴＲ１０と、測定対象の抵抗素子及びスイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタＴＲ２０1及びＴＲ２０2と、スイッチング素子をオフ状態にした上で、複数のトランジスタのスイッチング動作を制御し、複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、測定対象の抵抗素子に接続されるように生じる寄生抵抗Ｒｐ、Ｒｓ、Ｒｂ、Ｒｐｓ及びＲｓｂの抵抗値を測定した後、スイッチング素子をオン状態にすると共に、複数のトランジスタをオフ状態にすることにより、寄生抵抗の抵抗値を基に、測定対象の抵抗素子の抵抗値を測定する測定部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそのテスト方法に関する。
【背景技術】
【０００２】
出荷時の量産テストとしては、前工程が終了した後、ウエーハ上に形成された複数のシリコンチップの電気的試験をウエーハ状態で行うことにより、良品チップを選別するウエーハテストと、当該選別された良品チップにダイシングを行ってパッケージに組み込み、得られたＩＣチップの電気的試験を行うファイナルテストとがある。
【０００３】
かかる量産テストを行う際には、例えばシリコンチップに形成された各抵抗が有する抵抗値の合計値を測定する場合がある。この測定は、測定対象のシリコンチップにテスタを接続した後、シリコンチップに所望の電圧を印加し、当該シリコンチップに流れる電流を測定することにより行われる。
【０００４】
この場合、測定対象であるシリコンチップ内部に形成された各抵抗の抵抗値の合計値と、シリコンチップ及びテスタ間に生じる寄生抵抗の抵抗値の合計値とを加算した値を測定することになる。
【０００５】
近年では、シリコンチップ内部に形成される各抵抗の抵抗値の合計値が低くなってきており、シリコンチップ及びテスタ間に生じる寄生抵抗の抵抗値の合計値が高い場合には、シリコンチップ内部に形成された各抵抗の抵抗値の合計値を正確に測定することができなくなるという問題があった。
【０００６】
以下、コンタクト抵抗測定素子に関する文献名を記載する。
【特許文献１】特開平４−３１６３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる半導体装置及びそのテスト方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様による半導体装置は、
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタと、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定した後、前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定する測定部と
を備える。
【０００９】
本発明の一態様による半導体装置のテスト方法は、
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタとを有する半導体装置をテストする際に、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定するステップと、
前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定するステップと
を備える。
【発明の効果】
【００１０】
本発明の半導体装置及びそのテスト方法によれば、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
（１）第１の実施の形態
図１に、本発明の第１の実施の形態による抵抗測定装置１０の構成を示す。因みに、この抵抗測定装置１０は、ウエーハテストによって選別された良品チップにダイシングを行ってパッケージに組み込み、得られたＩＣチップの電気的試験を行うファイナルテストを実行する際に用いられる。
【００１３】
具体的には、この抵抗測定装置１０は、シリコンチップ２０が組み込まれたパッケージ３０を、テスタ用ボード５０上に載置されたソケット４０に接続することにより形成され、さらにテスタ用ボード５０にはテスタ５５が接続されている。シリコンチップ２０には、所望の抵抗値を有する複数の抵抗が形成され、内部抵抗Ｒｉｎは、これら各抵抗の合成抵抗を示す。従って、内部抵抗Ｒｉｎの抵抗値は、シリコンチップ２０に形成された各抵抗の合成抵抗が有する抵抗値を示す。
【００１４】
この測定対象の内部抵抗Ｒｉｎには、スイッチング素子としてのＭＯＳトランジスタＴＲ１０が直列に接続され、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路には、同一のトランジスタ特性を有するＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がそれぞれ並列に接続されている。
【００１５】
この実施の形態の場合、パッケージ３０は、寄生抵抗として、パッケージ抵抗Ｒｐ１及びＲｐ２を有し、ソケット４０は、寄生抵抗として、ソケット抵抗Ｒｓ１及びＲｓ２を有し、テスタ用ボード５０は、寄生抵抗として、ボード抵抗Ｒｂ１及びＲｂ２を有する。さらに、パッケージ３０及びソケット４０間には、寄生抵抗として、接触抵抗Ｒｐｓ１及びＲｐｓ２を有し、ソケット４０及びテスタ用ボード５０間には、寄生抵抗として、接触抵抗Ｒｓｂ１及びＲｓｂ２を有する。
【００１６】
ところで、抵抗測定装置１０は、シリコンチップ２０に電圧Ｖｄｄを印加し、シリコンチップ２０に流れる電流Ｉを測定することにより、測定対象であるシリコンチップ２０内部に形成された各抵抗の合成抵抗である内部抵抗Ｒｉｎの抵抗値を測定する。
【００１７】
具体的には、始めに、ＭＯＳトランジスタ１０をオフ状態にし、内部抵抗Ｒｉｎが接続されていない状態にする。次いで、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2が、オン状態にされたときにそれぞれ所望の抵抗値Ｒｔｒを有するように、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2のドレイン及びソース間に印加されるドレイン／ソース間電圧、すなわち電圧Ｖｄｄを調整する。
【００１８】
一般に、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2は、ドレイン／ソース間電圧が増加することに応じて、一定の傾き（すなわち抵抗値Ｒｔｒ）を有するように、ドレイン及びソース間に流れる電流値が増加する線形領域と、電流が一定値に達した後には、当該一定値をほぼ保持する領域とを有する。本実施の形態の場合、線形領域の範囲内において、ドレイン／ソース間電圧を調整する。
【００１９】
次いで、ＭＯＳトランジスタＴＲ２０1をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０2をオフ状態にし、抵抗測定装置１０を流れる電流Ｉ１を測定する。このＭＯＳトランジスタＴＲ２０1のみがオン状態にされた場合における、抵抗測定装置１０全体が有する合成抵抗の抵抗値Ｒ１は、電圧Ｖｄｄと電流Ｉ１とによって、次式
Ｒ１＝Ｖｄｄ／Ｉ１ ・・・（１）
のように表される。
【００２０】
ここで、抵抗測定装置１０のうち、シリコンチップ２０の外部６０に存在する外部寄生抵抗が有する抵抗値の合計値をＲｅｘとすると、当該合計値Ｒｅｘは、次式
Ｒｅｘ＝Ｒ１−Ｒｔｒ／１ ・・・（２）
のように表される。なお、抵抗値Ｒｔｒの分母の“１”は、オン状態にされたＭＯＳトランジスタＴＲ２０1の個数を表す。
【００２１】
続いて、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2をいずれもオン状態にし、抵抗測定装置１０を流れる電流Ｉ２を測定する。これらＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がオン状態にされた場合における、抵抗測定装置１０全体が有する合成抵抗の抵抗値Ｒ２は、電圧Ｖｄｄと電流Ｉ２とによって、次式
Ｒ２＝Ｖｄｄ／Ｉ２ ・・・（３）
のように表される。
【００２２】
ここで、外部寄生抵抗の抵抗値の合計値Ｒｅｘは、上述の（２）式と同様に、次式
Ｒｅｘ＝Ｒ２−Ｒｔｒ／２ ・・・（４）
のように表される。なお、抵抗値Ｒｔｒの分母の“２”は、オン状態にされたＭＯＳトランジスタＴＲ２０1及びＴＲ２０2の個数を表す。
【００２３】
これら（２）及び（４）式から、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを消去すると、次式
Ｒ１−Ｒｔｒ／１＝Ｒ２−Ｒｔｒ／２ ・・・（５）
が成立し、この（５）式を整理すると、次式
Ｒｔｒ＝（Ｒ１−Ｒ２）×２ ・・・（６）
のように表される。
【００２４】
続いて、上述の（１）式によって、ＭＯＳトランジスタＴＲ２０1のみがオン状態にされた場合における、抵抗測定装置１０全体の合成抵抗の抵抗値Ｒ１を算出すると共に、上述の（３）式によって、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がオン状態にされた場合における、抵抗測定装置１０全体の合成抵抗の抵抗値Ｒ２を算出する。
【００２５】
そして、算出された抵抗値Ｒ１及びＲ２を、上述の（６）式に代入することにより、ドレイン／ソース間電圧を調整した上で、オン状態にされたＭＯＳトランジスタＴＲ２０1及びＴＲ２０2が有する抵抗値Ｒｔｒを算出する。この抵抗値Ｒｔｒを上述の（４）式に代入することにより、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを算出する。
【００２６】
その結果、この寄生抵抗が有する抵抗値の合計値Ｒｅｘが所定値より低い場合には、ＭＯＳトランジスタＴＲ１０をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2をオフ状態にする。そして、抵抗測定装置１０を流れる電流Ｉを測定することにより、当該抵抗測定装置１０全体が有する合成抵抗の抵抗値を算出する。この算出された抵抗測定装置１０全体の合成抵抗の抵抗値から、シリコンチップ２０の外部６０に存在する外部寄生抵抗の抵抗値の合計値Ｒｅｘを減算することにより、シリコンチップ２０内部に形成された内部抵抗Ｒｉｎの抵抗値を算出する。
【００２７】
従って、本実施の形態の場合、例えば、外部寄生抵抗の抵抗値の合計値Ｒｅｘを測定する場合と、内部抵抗Ｒｉｎの抵抗値を測定する場合とにおいて、ソケット４０上に載置するＩＣチップ（シリコンチップ２０及びパッケージ３０）を入れ替える必要がない。これにより、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が変化することがなく、より正確に内部抵抗Ｒｉｎの抵抗値を測定することができる。
【００２８】
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高い場合には、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が高いと判断し、再度、接続し直して測定を行う。
【００２９】
このように本実施の形態によれば、シリコンチップ２０に形成された内部抵抗Ｒｉｎの抵抗値を測定する際の精度を向上させることができ、従って良品／不良品の判定をより正確に行うことができる。
【００３０】
また、本実施の形態によれば、シリコンチップ２０が本来有する回路素子に対して、ＭＯＳトランジスタＴＲ１０並びにＴＲ２０1及びＴＲ２０2を追加するだけで良く、その分、より簡易な構成で測定を行うことができる。
【００３１】
（２）第２の実施の形態
図２に、本発明の第２の実施の形態による抵抗測定装置１００の構成を示す。本実施の形態のシリコンチップ１１０では、測定対象の内部抵抗ＲｉｎにＭＯＳトランジスタＴＲ１０が直列に接続され、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路に、同一のトランジスタ特性を有する、３個以上のＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nがそれぞれ並列に接続されている。なお、抵抗測定装置１００のうち、シリコンチップ１１０を除く要素は、図１に示された要素と同一であるため、同一の符号を付して説明を省略する。
【００３２】
以下、測定対象であるシリコンチップ１１０内部に形成された各抵抗の合成抵抗である、内部抵抗Ｒｉｎの抵抗値を測定する測定方法について説明する。
【００３３】
始めに、第１の実施の形態と同様に、ＭＯＳトランジスタ１０をオフ状態にし、内部抵抗Ｒｉｎが接続されていない状態にする。次いで、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが、オン状態にされたときにそれぞれ所望の抵抗値Ｒｔｒを有するように、ドレイン／ソース間電圧すなわち電圧Ｖｄｄを調整する。
【００３４】
次いで、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nを全てオン状態にし、抵抗測定装置１００を流れる電流Ｉｎを測定する。これらＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが全てオン状態にされた場合における、抵抗測定装置１００全体が有する合成抵抗の抵抗値Ｒnは、電圧Ｖｄｄと電流Ｉnとによって、次式
Ｒｎ＝Ｖｄｄ／Ｉｎ ・・・（７）
のように表される。
【００３５】
ここで、抵抗測定装置１００のうち、シリコンチップ１１０の外部６０に存在する外部寄生抵抗が有する抵抗値の合計値をＲｅｘとすると、当該合計値Ｒｅｘは、次式
Ｒｅｘ＝Ｒｎ−Ｒｔｒ／ｎ ・・・（８）
のように表される。なお、抵抗値Ｒｔｒの分母の“ｎ”は、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数を表す。
【００３６】
続いて、ＭＯＳトランジスタＴＲ２０nをオフ状態にし、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態である場合における、抵抗測定装置１００を流れる電流Ｉn-1を測定する。これらＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態にされた場合における、抵抗測定装置１００全体が有する合成抵抗の抵抗値Ｒn-1は、電圧Ｖｄｄと電流Ｉn-1とによって、次式
Ｒn-1＝Ｖｄｄ／Ｉn-1 ・・・（９）
のように表される。
【００３７】
ここで、外部寄生抵抗の抵抗値の合計値Ｒｅｘは、上述の（８）式と同様に、次式
Ｒｅｘ＝Ｒn-1−Ｒｔｒ／（ｎ−１） ・・・（１０）
のように表される。なお、抵抗値Ｒｔｒの分母の“ｎ−１”は、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1の個数を表す。
【００３８】
これら（８）及び（１０）式から、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを消去すると、次式
Ｒn-1−Ｒｔｒ／（ｎ−１）＝Ｒｎ−Ｒｔｒ／ｎ ・・・（１１）
が成立し、この（１１）式を整理すると、次式
Ｒｔｒ＝（Ｒn-1−Ｒｎ）／（１／（ｎ−１）−１／ｎ） ・・・（１２）
のように表される。
【００３９】
続いて、上述の（７）式によって、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが全てオン状態にされた場合における、抵抗測定装置１００全体の合成抵抗の抵抗値Ｒnを算出すると共に、上述の（９）式によって、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態にされた場合における、抵抗測定装置１００全体の合成抵抗の抵抗値Ｒn-1を算出する。
【００４０】
そして、算出された抵抗値Ｒn及びＲn-1を、上述の（１２）式に代入することにより、ドレイン／ソース間電圧を調整した上で、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒを算出する。この抵抗値Ｒｔｒを上述の（１０）式に代入することにより、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを算出する。
【００４１】
その結果、この寄生抵抗が有する抵抗値の合計値Ｒｅｘが所定値より低い場合には、ＭＯＳトランジスタＴＲ１０をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nをオフ状態にする。そして、抵抗測定装置１００を流れる電流Ｉを測定することにより、当該抵抗測定装置１００全体が有する合成抵抗の抵抗値を算出する。この算出された抵抗測定装置１００全体の合成抵抗の抵抗値から、シリコンチップ１１０の外部６０に存在する外部寄生抵抗の抵抗値の合計値Ｒｅｘを減算することにより、シリコンチップ１１０内部に形成された内部抵抗Ｒｉｎの抵抗値を算出する。
【００４２】
従って、本実施の形態の場合、第１の実施の形態と同様に、内部抵抗Ｒｉｎの抵抗値を測定する際、ソケット４０上に載置するＩＣチップ（シリコンチップ１１０及びパッケージ３０）を入れ替える必要がない。これにより、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が変化することがなく、より正確に内部抵抗Ｒｉｎの抵抗値を測定することができる。
【００４３】
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高い場合には、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が高いと判断し、再度、接続し直して測定を行う。
【００４４】
このように本実施の形態によれば、第１の実施の形態と同様に、シリコンチップ１１０に形成された内部抵抗Ｒｉｎの抵抗値を測定する際の精度を向上させることができ、従って良品／不良品の判定をより正確に行うことができる。
【００４５】
なお、本実施の形態のように、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路に、３個以上のＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nをそれぞれ並列接続すれば、２個のＭＯＳトランジスタＴＲ２０1及びＴＲ２０2を並列接続する第１の実施の形態と比較して、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒにばらつきがある場合であっても、内部抵抗Ｒｉｎの抵抗値を測定する際の精度をより向上させることができる。
【００４６】
ここで図３に、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数と、抵抗測定装置１００を流れる電流値Ｉとの関係を示す。この図３に示すように、外部寄生抵抗の抵抗値の合計値Ｒｅｘが、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒより十分低い場合には、グラフＧ１は直線に近くなる。
【００４７】
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが、抵抗値Ｒｔｒより十分高い場合には、グラフＧ２は曲線になり、オン状態にするＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数を増加させても、電流値Ｉが増加する度合いが小さくなる。
【００４８】
従って、例えば、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高いか否かのみをテストする場合には、外部寄生抵抗の抵抗値の合計値Ｒｅｘを測定することなく、この図３におけるグラフの曲率に基づいて、当該テストを簡単に行うことができる。
【００４９】
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば、測定対象であるシリコンチップ２０及び１１０内部に形成された内部抵抗Ｒｉｎの抵抗値を測定する測定方法を、ファイナルテストではなく、ウエーハテストを実行する際に使用しても良い。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態による抵抗測定装置の構成を示す回路図である。
【図２】本発明の第２の実施の形態による抵抗測定装置の構成を示す回路図である。
【図３】オン状態にされたＭＯＳトランジスタの個数と、抵抗測定装置を流れる電流値Ｉとの関係を示す説明図である。
【符号の説明】
【００５１】
１０、１００ 抵抗測定装置
２０、１１０ シリコンチップ
３０ パッケージ
４０ ソケット
５０ テスタ用ボード
５５ テスタ
Ｒｉｎ 内部抵抗
ＴＲ１０、ＴＲ２０ ＭＯＳトランジスタ
【技術分野】
【０００１】
本発明は、半導体装置及びそのテスト方法に関する。
【背景技術】
【０００２】
出荷時の量産テストとしては、前工程が終了した後、ウエーハ上に形成された複数のシリコンチップの電気的試験をウエーハ状態で行うことにより、良品チップを選別するウエーハテストと、当該選別された良品チップにダイシングを行ってパッケージに組み込み、得られたＩＣチップの電気的試験を行うファイナルテストとがある。
【０００３】
かかる量産テストを行う際には、例えばシリコンチップに形成された各抵抗が有する抵抗値の合計値を測定する場合がある。この測定は、測定対象のシリコンチップにテスタを接続した後、シリコンチップに所望の電圧を印加し、当該シリコンチップに流れる電流を測定することにより行われる。
【０００４】
この場合、測定対象であるシリコンチップ内部に形成された各抵抗の抵抗値の合計値と、シリコンチップ及びテスタ間に生じる寄生抵抗の抵抗値の合計値とを加算した値を測定することになる。
【０００５】
近年では、シリコンチップ内部に形成される各抵抗の抵抗値の合計値が低くなってきており、シリコンチップ及びテスタ間に生じる寄生抵抗の抵抗値の合計値が高い場合には、シリコンチップ内部に形成された各抵抗の抵抗値の合計値を正確に測定することができなくなるという問題があった。
【０００６】
以下、コンタクト抵抗測定素子に関する文献名を記載する。
【特許文献１】特開平４−３１６３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる半導体装置及びそのテスト方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様による半導体装置は、
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタと、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定した後、前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定する測定部と
を備える。
【０００９】
本発明の一態様による半導体装置のテスト方法は、
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタとを有する半導体装置をテストする際に、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定するステップと、
前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定するステップと
を備える。
【発明の効果】
【００１０】
本発明の半導体装置及びそのテスト方法によれば、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
（１）第１の実施の形態
図１に、本発明の第１の実施の形態による抵抗測定装置１０の構成を示す。因みに、この抵抗測定装置１０は、ウエーハテストによって選別された良品チップにダイシングを行ってパッケージに組み込み、得られたＩＣチップの電気的試験を行うファイナルテストを実行する際に用いられる。
【００１３】
具体的には、この抵抗測定装置１０は、シリコンチップ２０が組み込まれたパッケージ３０を、テスタ用ボード５０上に載置されたソケット４０に接続することにより形成され、さらにテスタ用ボード５０にはテスタ５５が接続されている。シリコンチップ２０には、所望の抵抗値を有する複数の抵抗が形成され、内部抵抗Ｒｉｎは、これら各抵抗の合成抵抗を示す。従って、内部抵抗Ｒｉｎの抵抗値は、シリコンチップ２０に形成された各抵抗の合成抵抗が有する抵抗値を示す。
【００１４】
この測定対象の内部抵抗Ｒｉｎには、スイッチング素子としてのＭＯＳトランジスタＴＲ１０が直列に接続され、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路には、同一のトランジスタ特性を有するＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がそれぞれ並列に接続されている。
【００１５】
この実施の形態の場合、パッケージ３０は、寄生抵抗として、パッケージ抵抗Ｒｐ１及びＲｐ２を有し、ソケット４０は、寄生抵抗として、ソケット抵抗Ｒｓ１及びＲｓ２を有し、テスタ用ボード５０は、寄生抵抗として、ボード抵抗Ｒｂ１及びＲｂ２を有する。さらに、パッケージ３０及びソケット４０間には、寄生抵抗として、接触抵抗Ｒｐｓ１及びＲｐｓ２を有し、ソケット４０及びテスタ用ボード５０間には、寄生抵抗として、接触抵抗Ｒｓｂ１及びＲｓｂ２を有する。
【００１６】
ところで、抵抗測定装置１０は、シリコンチップ２０に電圧Ｖｄｄを印加し、シリコンチップ２０に流れる電流Ｉを測定することにより、測定対象であるシリコンチップ２０内部に形成された各抵抗の合成抵抗である内部抵抗Ｒｉｎの抵抗値を測定する。
【００１７】
具体的には、始めに、ＭＯＳトランジスタ１０をオフ状態にし、内部抵抗Ｒｉｎが接続されていない状態にする。次いで、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2が、オン状態にされたときにそれぞれ所望の抵抗値Ｒｔｒを有するように、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2のドレイン及びソース間に印加されるドレイン／ソース間電圧、すなわち電圧Ｖｄｄを調整する。
【００１８】
一般に、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2は、ドレイン／ソース間電圧が増加することに応じて、一定の傾き（すなわち抵抗値Ｒｔｒ）を有するように、ドレイン及びソース間に流れる電流値が増加する線形領域と、電流が一定値に達した後には、当該一定値をほぼ保持する領域とを有する。本実施の形態の場合、線形領域の範囲内において、ドレイン／ソース間電圧を調整する。
【００１９】
次いで、ＭＯＳトランジスタＴＲ２０1をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０2をオフ状態にし、抵抗測定装置１０を流れる電流Ｉ１を測定する。このＭＯＳトランジスタＴＲ２０1のみがオン状態にされた場合における、抵抗測定装置１０全体が有する合成抵抗の抵抗値Ｒ１は、電圧Ｖｄｄと電流Ｉ１とによって、次式
Ｒ１＝Ｖｄｄ／Ｉ１ ・・・（１）
のように表される。
【００２０】
ここで、抵抗測定装置１０のうち、シリコンチップ２０の外部６０に存在する外部寄生抵抗が有する抵抗値の合計値をＲｅｘとすると、当該合計値Ｒｅｘは、次式
Ｒｅｘ＝Ｒ１−Ｒｔｒ／１ ・・・（２）
のように表される。なお、抵抗値Ｒｔｒの分母の“１”は、オン状態にされたＭＯＳトランジスタＴＲ２０1の個数を表す。
【００２１】
続いて、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2をいずれもオン状態にし、抵抗測定装置１０を流れる電流Ｉ２を測定する。これらＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がオン状態にされた場合における、抵抗測定装置１０全体が有する合成抵抗の抵抗値Ｒ２は、電圧Ｖｄｄと電流Ｉ２とによって、次式
Ｒ２＝Ｖｄｄ／Ｉ２ ・・・（３）
のように表される。
【００２２】
ここで、外部寄生抵抗の抵抗値の合計値Ｒｅｘは、上述の（２）式と同様に、次式
Ｒｅｘ＝Ｒ２−Ｒｔｒ／２ ・・・（４）
のように表される。なお、抵抗値Ｒｔｒの分母の“２”は、オン状態にされたＭＯＳトランジスタＴＲ２０1及びＴＲ２０2の個数を表す。
【００２３】
これら（２）及び（４）式から、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを消去すると、次式
Ｒ１−Ｒｔｒ／１＝Ｒ２−Ｒｔｒ／２ ・・・（５）
が成立し、この（５）式を整理すると、次式
Ｒｔｒ＝（Ｒ１−Ｒ２）×２ ・・・（６）
のように表される。
【００２４】
続いて、上述の（１）式によって、ＭＯＳトランジスタＴＲ２０1のみがオン状態にされた場合における、抵抗測定装置１０全体の合成抵抗の抵抗値Ｒ１を算出すると共に、上述の（３）式によって、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がオン状態にされた場合における、抵抗測定装置１０全体の合成抵抗の抵抗値Ｒ２を算出する。
【００２５】
そして、算出された抵抗値Ｒ１及びＲ２を、上述の（６）式に代入することにより、ドレイン／ソース間電圧を調整した上で、オン状態にされたＭＯＳトランジスタＴＲ２０1及びＴＲ２０2が有する抵抗値Ｒｔｒを算出する。この抵抗値Ｒｔｒを上述の（４）式に代入することにより、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを算出する。
【００２６】
その結果、この寄生抵抗が有する抵抗値の合計値Ｒｅｘが所定値より低い場合には、ＭＯＳトランジスタＴＲ１０をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2をオフ状態にする。そして、抵抗測定装置１０を流れる電流Ｉを測定することにより、当該抵抗測定装置１０全体が有する合成抵抗の抵抗値を算出する。この算出された抵抗測定装置１０全体の合成抵抗の抵抗値から、シリコンチップ２０の外部６０に存在する外部寄生抵抗の抵抗値の合計値Ｒｅｘを減算することにより、シリコンチップ２０内部に形成された内部抵抗Ｒｉｎの抵抗値を算出する。
【００２７】
従って、本実施の形態の場合、例えば、外部寄生抵抗の抵抗値の合計値Ｒｅｘを測定する場合と、内部抵抗Ｒｉｎの抵抗値を測定する場合とにおいて、ソケット４０上に載置するＩＣチップ（シリコンチップ２０及びパッケージ３０）を入れ替える必要がない。これにより、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が変化することがなく、より正確に内部抵抗Ｒｉｎの抵抗値を測定することができる。
【００２８】
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高い場合には、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が高いと判断し、再度、接続し直して測定を行う。
【００２９】
このように本実施の形態によれば、シリコンチップ２０に形成された内部抵抗Ｒｉｎの抵抗値を測定する際の精度を向上させることができ、従って良品／不良品の判定をより正確に行うことができる。
【００３０】
また、本実施の形態によれば、シリコンチップ２０が本来有する回路素子に対して、ＭＯＳトランジスタＴＲ１０並びにＴＲ２０1及びＴＲ２０2を追加するだけで良く、その分、より簡易な構成で測定を行うことができる。
【００３１】
（２）第２の実施の形態
図２に、本発明の第２の実施の形態による抵抗測定装置１００の構成を示す。本実施の形態のシリコンチップ１１０では、測定対象の内部抵抗ＲｉｎにＭＯＳトランジスタＴＲ１０が直列に接続され、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路に、同一のトランジスタ特性を有する、３個以上のＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nがそれぞれ並列に接続されている。なお、抵抗測定装置１００のうち、シリコンチップ１１０を除く要素は、図１に示された要素と同一であるため、同一の符号を付して説明を省略する。
【００３２】
以下、測定対象であるシリコンチップ１１０内部に形成された各抵抗の合成抵抗である、内部抵抗Ｒｉｎの抵抗値を測定する測定方法について説明する。
【００３３】
始めに、第１の実施の形態と同様に、ＭＯＳトランジスタ１０をオフ状態にし、内部抵抗Ｒｉｎが接続されていない状態にする。次いで、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが、オン状態にされたときにそれぞれ所望の抵抗値Ｒｔｒを有するように、ドレイン／ソース間電圧すなわち電圧Ｖｄｄを調整する。
【００３４】
次いで、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nを全てオン状態にし、抵抗測定装置１００を流れる電流Ｉｎを測定する。これらＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが全てオン状態にされた場合における、抵抗測定装置１００全体が有する合成抵抗の抵抗値Ｒnは、電圧Ｖｄｄと電流Ｉnとによって、次式
Ｒｎ＝Ｖｄｄ／Ｉｎ ・・・（７）
のように表される。
【００３５】
ここで、抵抗測定装置１００のうち、シリコンチップ１１０の外部６０に存在する外部寄生抵抗が有する抵抗値の合計値をＲｅｘとすると、当該合計値Ｒｅｘは、次式
Ｒｅｘ＝Ｒｎ−Ｒｔｒ／ｎ ・・・（８）
のように表される。なお、抵抗値Ｒｔｒの分母の“ｎ”は、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数を表す。
【００３６】
続いて、ＭＯＳトランジスタＴＲ２０nをオフ状態にし、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態である場合における、抵抗測定装置１００を流れる電流Ｉn-1を測定する。これらＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態にされた場合における、抵抗測定装置１００全体が有する合成抵抗の抵抗値Ｒn-1は、電圧Ｖｄｄと電流Ｉn-1とによって、次式
Ｒn-1＝Ｖｄｄ／Ｉn-1 ・・・（９）
のように表される。
【００３７】
ここで、外部寄生抵抗の抵抗値の合計値Ｒｅｘは、上述の（８）式と同様に、次式
Ｒｅｘ＝Ｒn-1−Ｒｔｒ／（ｎ−１） ・・・（１０）
のように表される。なお、抵抗値Ｒｔｒの分母の“ｎ−１”は、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1の個数を表す。
【００３８】
これら（８）及び（１０）式から、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを消去すると、次式
Ｒn-1−Ｒｔｒ／（ｎ−１）＝Ｒｎ−Ｒｔｒ／ｎ ・・・（１１）
が成立し、この（１１）式を整理すると、次式
Ｒｔｒ＝（Ｒn-1−Ｒｎ）／（１／（ｎ−１）−１／ｎ） ・・・（１２）
のように表される。
【００３９】
続いて、上述の（７）式によって、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが全てオン状態にされた場合における、抵抗測定装置１００全体の合成抵抗の抵抗値Ｒnを算出すると共に、上述の（９）式によって、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態にされた場合における、抵抗測定装置１００全体の合成抵抗の抵抗値Ｒn-1を算出する。
【００４０】
そして、算出された抵抗値Ｒn及びＲn-1を、上述の（１２）式に代入することにより、ドレイン／ソース間電圧を調整した上で、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒを算出する。この抵抗値Ｒｔｒを上述の（１０）式に代入することにより、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを算出する。
【００４１】
その結果、この寄生抵抗が有する抵抗値の合計値Ｒｅｘが所定値より低い場合には、ＭＯＳトランジスタＴＲ１０をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nをオフ状態にする。そして、抵抗測定装置１００を流れる電流Ｉを測定することにより、当該抵抗測定装置１００全体が有する合成抵抗の抵抗値を算出する。この算出された抵抗測定装置１００全体の合成抵抗の抵抗値から、シリコンチップ１１０の外部６０に存在する外部寄生抵抗の抵抗値の合計値Ｒｅｘを減算することにより、シリコンチップ１１０内部に形成された内部抵抗Ｒｉｎの抵抗値を算出する。
【００４２】
従って、本実施の形態の場合、第１の実施の形態と同様に、内部抵抗Ｒｉｎの抵抗値を測定する際、ソケット４０上に載置するＩＣチップ（シリコンチップ１１０及びパッケージ３０）を入れ替える必要がない。これにより、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が変化することがなく、より正確に内部抵抗Ｒｉｎの抵抗値を測定することができる。
【００４３】
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高い場合には、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が高いと判断し、再度、接続し直して測定を行う。
【００４４】
このように本実施の形態によれば、第１の実施の形態と同様に、シリコンチップ１１０に形成された内部抵抗Ｒｉｎの抵抗値を測定する際の精度を向上させることができ、従って良品／不良品の判定をより正確に行うことができる。
【００４５】
なお、本実施の形態のように、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路に、３個以上のＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nをそれぞれ並列接続すれば、２個のＭＯＳトランジスタＴＲ２０1及びＴＲ２０2を並列接続する第１の実施の形態と比較して、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒにばらつきがある場合であっても、内部抵抗Ｒｉｎの抵抗値を測定する際の精度をより向上させることができる。
【００４６】
ここで図３に、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数と、抵抗測定装置１００を流れる電流値Ｉとの関係を示す。この図３に示すように、外部寄生抵抗の抵抗値の合計値Ｒｅｘが、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒより十分低い場合には、グラフＧ１は直線に近くなる。
【００４７】
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが、抵抗値Ｒｔｒより十分高い場合には、グラフＧ２は曲線になり、オン状態にするＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数を増加させても、電流値Ｉが増加する度合いが小さくなる。
【００４８】
従って、例えば、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高いか否かのみをテストする場合には、外部寄生抵抗の抵抗値の合計値Ｒｅｘを測定することなく、この図３におけるグラフの曲率に基づいて、当該テストを簡単に行うことができる。
【００４９】
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば、測定対象であるシリコンチップ２０及び１１０内部に形成された内部抵抗Ｒｉｎの抵抗値を測定する測定方法を、ファイナルテストではなく、ウエーハテストを実行する際に使用しても良い。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態による抵抗測定装置の構成を示す回路図である。
【図２】本発明の第２の実施の形態による抵抗測定装置の構成を示す回路図である。
【図３】オン状態にされたＭＯＳトランジスタの個数と、抵抗測定装置を流れる電流値Ｉとの関係を示す説明図である。
【符号の説明】
【００５１】
１０、１００ 抵抗測定装置
２０、１１０ シリコンチップ
３０ パッケージ
４０ ソケット
５０ テスタ用ボード
５５ テスタ
Ｒｉｎ 内部抵抗
ＴＲ１０、ＴＲ２０ ＭＯＳトランジスタ
【特許請求の範囲】
【請求項１】
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタと、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定した後、前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定する測定部と
を備えることを特徴とする半導体装置。
【請求項２】
前記測定部は、
前記複数のトランジスタのうち、オン状態にされた前記トランジスタの個数と、前記半導体装置を流れる電流との関係を解析することにより、前記寄生抵抗の抵抗値が所定値より高いか否かを判定することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記測定対象の抵抗素子、前記スイッチング素子及び前記複数のトランジスタは、同一の半導体チップ上に形成されたことを特徴とする請求項１記載の半導体装置。
【請求項４】
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタとを有する半導体装置をテストする際に、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定するステップと、
前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定するステップと
を備えることを特徴とする半導体装置のテスト方法。
【請求項５】
前記寄生抵抗の抵抗値を測定するステップでは、
前記複数のトランジスタのうち、オン状態にされた前記トランジスタの個数と、前記半導体装置を流れる電流との関係を解析することにより、前記寄生抵抗の抵抗値が所定値より高いか否かを判定することを特徴とする請求項４記載の半導体装置のテスト方法。
【請求項１】
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタと、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定した後、前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定する測定部と
を備えることを特徴とする半導体装置。
【請求項２】
前記測定部は、
前記複数のトランジスタのうち、オン状態にされた前記トランジスタの個数と、前記半導体装置を流れる電流との関係を解析することにより、前記寄生抵抗の抵抗値が所定値より高いか否かを判定することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記測定対象の抵抗素子、前記スイッチング素子及び前記複数のトランジスタは、同一の半導体チップ上に形成されたことを特徴とする請求項１記載の半導体装置。
【請求項４】
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタとを有する半導体装置をテストする際に、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定するステップと、
前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定するステップと
を備えることを特徴とする半導体装置のテスト方法。
【請求項５】
前記寄生抵抗の抵抗値を測定するステップでは、
前記複数のトランジスタのうち、オン状態にされた前記トランジスタの個数と、前記半導体装置を流れる電流との関係を解析することにより、前記寄生抵抗の抵抗値が所定値より高いか否かを判定することを特徴とする請求項４記載の半導体装置のテスト方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−１６５３６５（Ｐ２００７−１６５３６５Ａ）
【公開日】平成１９年６月２８日（２００７．６．２８）
【国際特許分類】
【出願番号】特願２００５−３５５９２５（Ｐ２００５−３５５９２５）
【出願日】平成１７年１２月９日（２００５．１２．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年６月２８日（２００７．６．２８）
【国際特許分類】
【出願日】平成１７年１２月９日（２００５．１２．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]