回路パターン検査装置、および回路パターン検査方法
【課題】半導体ウェーハに形成された半導体チップのメモリマット部の最周辺部まで高感度に欠陥判定できる検査装置およびその検査方法を提供する。
【解決手段】所定パターンがＸ方向，Ｙ方向ないしＸＹ両方向に所定のピッチで繰返し形成された回路パターンの形成領域を備えるダイの画像を取得して欠陥を判定する回路パターン検査装置において、前記取得された回路パターンの画像を記憶する画像メモリと、該画像メモリに記憶された画像を、当該画像データを前記Ｘ方向，前記Ｙ方向ないし前記ＸＹ両方向のいずれかの方向に加算平均して得られる加算平均画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定するプロセッサエレメントと、を備える。
【解決手段】所定パターンがＸ方向，Ｙ方向ないしＸＹ両方向に所定のピッチで繰返し形成された回路パターンの形成領域を備えるダイの画像を取得して欠陥を判定する回路パターン検査装置において、前記取得された回路パターンの画像を記憶する画像メモリと、該画像メモリに記憶された画像を、当該画像データを前記Ｘ方向，前記Ｙ方向ないし前記ＸＹ両方向のいずれかの方向に加算平均して得られる加算平均画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定するプロセッサエレメントと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置や液晶などの回路パターンを有する基板を電子線又は光を用いて検査する検査装置およびその検査方法に関する。
【背景技術】
【０００２】
電子線を用いた検査装置は、検査対象の半導体ウェーハに電子線を照射し、発生する二次電子を検出し画像化することで、半導体ウェーハの欠陥を検出するものである。微細な構造を画像化するためには、電子レンズで電子線を細く絞り、半導体ウェーハ上で電子線をスキャンし、二次電子画像を得、検出した画像を同一のパターンに相当する参照画像と比較し、差が大きい領域あるいは場所を欠陥として判定するものである（例えば、特許文献１参照）。
【０００３】
このような半導体ウェーハの全面を検査する方法では、非常に長い時間がかかり、製造工程のモニタリングとしては使用できない。そこで、半導体ウェーハの二次元的な繰返し性を有する場所と、Ｘ方向やＹ方向のみの繰返し性を有する部分が混在しているパターンが複数存在する対象物の場合は、着目点と繰返しピッチ分だけ離れた比較点との十字比較を行い、何れとも差がある部分のみを欠陥候補として抽出することで、時間の短縮をはかる技術が知られている（例えば、特許文献２参照）。また、欠陥がある画像と欠陥のない参照画像を平均化するＲＩＡ（Reference Image Averaging）技術により、ノイズを低減することも知られている（例えば、非特許文献１参照）。
【０００４】
検査装置の対象とする回路パターンは３年間に４倍の勢いで単位面積当たりの機能を増やしている。これは、パターンを微細化することで実現しており、欠陥が微細である場合には、正常なパターンの信号に含まれるノイズと判別がつきにくくなり、欠陥と正常なパターンとの差異をとったときの欠陥の検出が困難になっている。例えば、メモリデバイスのメモリマット部は、メモリ１ビットに１個のメモリセルを割り当てる必要から、パターンの微細化は極限まで進行している。メモリマット部は冗長回路技術により、微細な欠陥が検出できなくてもデバイス全体としては正常に動作するため、より一層、微細化に拍車がかかっている。一方、メモリマット部以外の周辺回路は、１か所でも不良があるとデバイスとして不良品になる。したがって、周辺回路は、欠陥を発生させないようにすることと、発生した欠陥を必ず検出する必要があるために、パターン寸法はメモリマット部ほど微細化されていない。従って、パターン欠陥の発生個所の分布をみると、周辺回路よりもメモリマット部の方が発生割合が高くなっている。特にメモリマット部の最周辺では、パターン密度が急激に変化することから、露光時の設計寸法からの乖離など製造が極めて困難であり、パターン欠陥の発生率が極めて高くなっている。
【０００５】
従来の検査装置は、半導体ウェーハ上には複数の同一パターンを持ったダイがある点に着目し、ダイのパターン同士を比較するダイ比較方式を採用している。ダイ比較の特徴はダイ全体を欠陥判定できるが、一方、ウェーハ上で１０mm程度離れた場所同士のパターンを比較することになるので、形成されたパターンが多少異なっているために、欠陥判定性能がやや劣る特徴がある。
【０００６】
一方、メモリマット部の繰り返し性に着目し、繰り返しピッチ分離れたパターンを比較するセル比較を採用している。セル比較は繰り返し性を利用しているために、繰り返し性の無い周辺回路、及び繰り返しの端の部分が検査できない欠点があるものの、繰り返しピッチしか離れていない場所同士を比較する為にパターンの類似性は極めて高く、欠陥判定は高感度である特徴がある。また、繰り返し性を利用して複数方向と比較する十字比較方式は、繰り返し性が無い部分を含めて繰り返し性を仮定して検査する為に、繰り返し性が無い正常部が多数欠陥候補点として出力されるために、高い処理能力を持った画像処理システムを要求するため、パフォーマンスに関して十分な配慮がされているとは言えない。
このような状況下では、メモリマット部の最周辺まで高感度に検査することが必要不可欠であるが、従来の検査装置ではこれらの点については十分には配慮されていなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２５８７０３号公報
【特許文献２】特開平１０−８９９３１号公報
【非特許文献】
【０００８】
【非特許文献１】H.Okuda et al.,“Robust Defect Detection Method Using Reference Image Averaging for High Throughput SEM Wafer Pattern Inspection System”, SPIE Vol.6152 61524F-1(2006）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、半導体ウェーハに形成された半導体チップのメモリマット部の最周辺部まで高感度に欠陥判定できる検査装置およびその検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の実施態様は、半導体ウェーハに形成されたダイの回路パターンの画像を取得して欠陥を判定する回路パターン検査方法において、回路パターンの繰り返し性に基づいて画像のデータを複数の画像メモリに分配して格納し、画像メモリに格納された画像のデータを繰り返し性の方向に加算平均した合成参照画像と比較して差分画像を生成し、差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定し、欠陥の画像のデータと欠陥の座標を含む欠陥情報の複数を統合して出力する構成とする。
【００１１】
また、ダイの回路パターンのうち、複数のメモリセルを有するメモリマットの矩形領域の角部の領域で欠陥と判定されたメモリセルは、欠陥とはみなさない構成とする。
【発明の効果】
【００１２】
本発明によれば、メモリマット部の最外周部まで含めて高感度に欠陥判定可能な回路パターン検査装置およびその検査方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】回路パターン検査装置の全体構成図。
【図２】欠陥判定部における信号処理の内容を示す機能ブロック図。
【図３】半導体ウェーハの平面図。
【図４】回路パターン検査装置を使用するときの手順を示すフローチャート。
【図５】試し検査における画像処理の説明図。
【図６】ＦＲ−ＲＩＡ技術の説明図。
【図７】差分の演算を説明する差画像と差分のグラフ。
【図８】図３に示したメモリマットの一部を切り出した平面図を用いたフローチャート。
【図９】出力された欠陥情報が表示されたＧＵＩの一例を示す画面図。
【図１０】試し検査における画像処理の説明図。
【図１１】２方向セル比較技術を説明するダイのメモリマットの平面図。
【図１２】ダイのメモリマットの平面図。
【図１３】ダイのメモリマットの平面図。
【発明を実施するための形態】
【００１４】
以下、図面を用いて、本発明の実施態様を説明する。なお、以下の説明では、電子線を用いた回路パターンの検査装置の場合を例示したが、画像比較処理と欠陥判定処理については、回路パターンの光学式検査装置の場合でも同様であるので、説明を省略する。
【実施例１】
【００１５】
以下、本発明による第１の実施例を図面を参照しながら説明する。図１は、回路パターン検査装置の全体構成図である。図１において、回路パターン検査装置は、走査型電子顕微鏡を応用した装置であって、その主要な構成は、内部が真空に保持される電子光学カラム１，電子２を発生する電子源１１，電子２を偏向する偏向器３，電子２を絞る対物レンズ４，電界強度を制御する帯電制御電極５，回路パターンを持った半導体ウェーハ６をＸＹ方向に移動させるＸＹステージ７，半導体ウェーハ６の高さを計測する高さセンサ８，半導体ウェーハ６を保持する試料台９，電子２の照射により半導体ウェーハ６から発生した二次電子や反射電子等の二次信号１０を収束させる収束光学部１２，二次信号を検出するセンサ１３，センサ１３で検出された信号をデジタル信号１４に変換するＡＤ変換器１５，デジタル信号１４を画像処理し欠陥情報１６を抽出する欠陥判定部１７，マイクロプロセッサとメモリを備え欠陥判定部１７から送られた欠陥情報１６を受け取るとともに、装置全体を制御する全体制御部１８，ユーザの指示を全体制御部１８に伝えるとともに装置や欠陥等に関する情報を表示するコンソール１９，半導体ウェーハ６の光学像を撮像する光学顕微鏡２０，電子光学条件の詳細調整をするために半導体ウェーハ６とほぼ同一の高さに設定された標準試料片２１で構成されている。
【００１６】
なお、図が煩雑になるため、全体制御部１８からの制御信号線を一部省略して記載しているが、全ての部分を制御できる構成としている。また、電子２を細く絞るために対物レンズ４の他に設けられる収束レンズ、半導体ウェーハ６で発生した二次信号１０の軌道を変える偏向器，電子光学カラム１の内部を真空に保持するための真空排気装置，半導体ウェーハ６を電子光学カラム１の外部から内部へ搬送させるための搬送装置は省略している。
【００１７】
図２は、欠陥判定部１７における信号処理の内容を示す機能ブロック図である。デジタル信号１４はデジタル値の列であるが、欠陥判定部１７は、デジタル信号１４を二次元のデジタル画像のように取り扱う。欠陥判定部１７は、マイクロプロセッサ，ＬＳＩ（Large Scale Integration），ＦＰＧＡ（Field Programmable Gate Array）などの演算素子とメモリとから構成されている。そして、本発明の実施例では、デジタル信号１４を記憶しておく画像メモリ３０，画像メモリ３０に記憶したディジタル画像を領域情報に従って分配する画像分配部３１，分配された部分的な画像情報を処理して部分領域に存在する欠陥を判定する複数のＰＥ（Processor Element）３２，複数のＰＥ３２で処理された部分欠陥情報３３を統合して欠陥情報１６を出力する情報統合部３４で構成されている。
【００１８】
図３は、半導体ウェーハの平面図である。図３（ａ）に示すように、半導体ウェーハ６は、直径２００mmから３００mm、厚さ１mm程度の円盤形状で、表面に同時に数百から数千個の製品が形成される。図では、簡略化のために、ダイとよぶ半導体チップの大きさを大きくして記載している。図３（ｂ）に示すように、回路パターンは、ダイ４０と呼ばれる１個の製品分の矩形の中に形成されており、一般的なメモリデバイスの場合、ダイ４０のパターンレイアウトは、メモリマット群４１が例えば４個で構成されている。図３（ｃ）に示すように、メモリマット群４１は、１００×１００個程度のメモリマット４２で構成されている。さらに、図３（ｄ）に示すように、メモリマット４２は、二次元方向に繰り返し性を持った数１００万個のメモリセル４３で構成されている。
【００１９】
図４は、回路パターン検査装置を使用するときの手順を示すフローチャートである。図４（ａ）と図１を用いて、検査手順や条件を定めるレシピを作成する手順を説明する。はじめに、オペレータが図１に示すコンソール１９で指令することで、全体制御部１８に予め定められた標準レシピを読込み、半導体ウェーハ６をロードし、試料台９に搭載する（ステップ４０１）。次に、電子光学系の条件を設定する（ステップ４０２）。電子光学系の条件は、例えば、電子源１１，偏向器３，対物レンズ４，帯電制御電極５，収束光学部１２，センサ１３，ＡＤ変換器１５の制御値である。標準試料片２１の画像を生成し、標準レシピで設定されている制御値に補正を加えて所望の値にする。
【００２０】
次に、アライメント用のパターンとその座標を登録し、アライメント条件を設定する（ステップ４０３）。例えば、半導体ウェーハ６には、予め座標が既知である半導体ウェーハ６のアライメント用のパターンが形成されており、その座標を入力する。あるいは、図３（ａ）に示した半導体ウェーハ６の周端に近いダイを４個選択し、そのダイに形成されているアライメント用のパターンを、コンソール１９の画面に表示された半導体ウェーハ６の模式図であるウェーハマップ上で指定する。
【００２１】
次に、検査対象とする検査領域情報を設定する（ステップ４０４）。半導体ウェーハ単位に検出光量がばらつくので、一定の条件で検査する為に、検出光量のキャリブレーションに適切な画像を取得する座標点を選択することで、初期ゲインとキャリブレーション座標点を設定する（ステップ４０５）。次に、オペレータがコンソール１９で検査領域，画素寸法，加算回数を選択し、これらの条件が全体制御部１８に設定される（ステップ４０６）。検査領域の指定方法は、例えば、特開平１０−１６２１４３号公報の図１２から図１４に記載されたように、コンソール１９の画面に表示された標準試料片２１の画像または半導体ウェーハの模式的な図形の矩形領域をパーソナルコンピュータのマウスをドラックするように行う。例えば、図３（ｄ）に示したメモリセル４３の繰り返しがある領域として、メモリマット４２のレイアウトを長方形で指定し、図３（ｃ）に示したメモリマット４２の長方形の繰り返しとしてメモリマット群４１を設定する。
【００２２】
次に、設定条件の正しさを確認する目的で、試し検査を行う（ステップ４０７）。図５は、試し検査における画像処理の説明図で、ダイの平面図と画像メモリ３０のデータ記憶領域を模式的に表したものである。試し検査の動作は、図５を用いて説明する。指定ダイの前後１ダイ分の計３ダイ分の移動長さを持ち、図１に示した偏向器３で走査可能な幅を有する細長い長方形の領域を、ストライプ領域５１とよび、斜線で示す。オペレータが試し検査を行う試し検査座標５０を指定する。図１に示した全体制御部１８は、ＸＹステージ７を試し検査座標５０を含むストライプ領域５１で移動させ、この移動に同期して偏向器３を走査させて、半導体ウェーハ６で発生する二次信号１０がセンサ１３で検出される。この時、高さセンサ８で検出した半導体ウェーハ６の高さに基づいて、対物レンズ４の励磁電流値を制御することにより、焦点位置を補正する。センサ１３で検出されたアナログ信号は、ＡＤ変換器１５でデジタル信号１４に変換され、欠陥判定部１７で欠陥の有無の情報である欠陥情報１６が判定される。判定された欠陥情報１６は、全体制御部１８の図示しない記憶装置に一旦格納し、欠陥の分布をコンソール１９上にマップ形式で表示する。
【００２３】
欠陥判定部１７は、以下の手順で動作する。即ち、図５に示すストライプ領域５１から得られたデジタル信号１４を、図２に示した画像メモリ３０にダイごとに格納する。格納されたデータは、例えば幅が１２８画素の８個のチャンネルに分割されている。非特許文献１に記載された画像メモリ３０のメモリセルの繰り返し性を利用した画像の平均化技術ＦＲ−ＲＩＡ（Full Region-Reference Image Averaging）技術を利用し、画像メモリ３０の各チャンネルの同一領域に、ダイ内の指定領域のデータを１対１に格納する。画像分配部３１は、チャンネル内のダイ内の座標が、一定値（Ｘ0）から１２８ライン分の画像データ５３Ａ，５３Ｂ，５３Ｃを同一のＰＥ３２に領域５２Ａ，５２Ｂ，５２Ｃに対応させて分配する。ダイ内座標が同一の指定領域の画像は同一であり、欠陥がなければ画像データの差をとっても欠陥が抽出されない。３つの指定領域のうちのどれかに欠陥があれば、画像データの差をとると欠陥が抽出され、どの差により欠陥が抽出されたかによって、３つのうちのどの画像データに欠陥があるのかがわかる。
【００２４】
図６は、ＦＲ−ＲＩＡ技術の説明図で、図３に示したメモリマット４２の平面図と、その一部を切り出した平面図を用いたフローチャートである。メモリマット４２を定義する長方形領域に対して、Ｌ寸法６１だけ拡張した領域６２，領域６２からＭ寸法６３だけ縮小した領域を考える。Ｌ寸法６１は、設定した領域がずれる可能性のある上限を示し、Ｍ寸法６３は、Ｌ寸法６１の２倍とする。領域６２は、３つの領域に分割できる。すなわち、領域６２の角からＭ寸法６３内にある角領域６４ａ，６４ｂ，６４ｃ，６４ｄ、上下の辺からＭ寸法内にある上下端領域６５ａ，６５ｂ、その他の領域６６である。角領域６４は、領域のずれを考慮すると、メモリマット４２内の角が、領域内の任意の場所に移動する可能性があり、繰り返し性が期待できない領域である。上下端領域６５は、少なくともＸ方向には繰り返し性が期待できる領域である。その他の領域６６は、Ｙ方向には繰り返し性が期待できる領域である。
【００２５】
ＰＥ３２に分配された「１２８画素×１２８ライン」の検出画像６８が、領域Ａ６７の場合には、分配された画像の全ての画素はＹ方向に繰り返し性を持っている。そこで、Ｙ方向に繰り返しピッチ分の画像を加算平均した画像を一旦作成し、加算平均した画像を再配置することで、加算平均画像６９を生成するＹ−ＲＩＡ処理を行う。Ｙ−ＲＩＡ処理は、ＦＲ−ＲＩＡ処理をＹ方向へ限定したものである。また、ＰＥ３２に分配された「１２８画素×１２８ライン」の検出画像６８が、領域Ｂ７１の場合には、分配された画像の全ての画素はＸ方向に繰り返し性を持っている。そこで、Ｘ方向に繰り返しピッチ分の画像を加算平均した画像を一旦作成し、加算平均した画像を再配置することで、加算平均画像６９を生成するＸ−ＲＩＡ処理を行う。Ｘ−ＲＩＡ処理は、ＦＲ−ＲＩＡ処理をＸ方向へ限定したものである。検出画像６８と加算平均画像６９との差分として、差画像７３を求める演算を行う。差画像７３の差分値のうち、設定された欠陥判定しきい値より大きい領域を欠陥７４として判定する。
【００２６】
図７は、差分の演算を説明する差画像７３と差分のグラフである。差分の演算を、図７で説明する。差画像７３には、欠陥７４ａと、欠陥ではないが差分の大きい７４ｂの２つの領域が含まれているとする。断面Ｘ１−Ｘ２について、差分値のグラフを作成すると図７に示すようになる。画像のひとつの画素は、黒から白までの階調値で表され、縦軸は検出画像の階調値の差分である。予め設定された欠陥判定しきい値７５より大きい差分値７６の領域を欠陥と判定する。欠陥７４ａの位置すなわちＸＹ座標と、差分値７６の情報を、図２に示した部分欠陥情報３３として出力する。これにより、図６に示した角領域６４ａ，６４ｂ，６４ｃ，６４ｄ以外の領域６２に含まれる領域は、欠陥の有無を判定することが可能となる。
【００２７】
ダイ比較による欠陥判定の例を、図８を用いて説明する。図８は、図３に示したメモリマット４２の一部を切り出した平面図を用いたフローチャートである。連続して隣接する３個のダイについて、座標が同一の領域のメモリマットの差分を演算する。すなわち、連続する３個のダイの、ダイ原点からの距離がＸ0である３枚の「１２８画素×１２８ライン」の検出画像８０Ａ，８０Ｂ，８０Ｃが、同一のＰＥ３２に分配されている。分配に関しては、図５で説明したとおりである。検出画像８０Ａと検出画像８０Ｂの差画像８１Ａ、及び、検出画像８０Ｂと検出画像８０Ｃの差画像８１Ｂを演算する。差画像８１Ａ，８１Ｂについて、図７で説明したように欠陥判定しきい値より大きい差分値の領域を欠陥と判定する。図８の例では、差画像８１Ａ，８１Ｂの両方に欠陥が検出されたので、欠陥は検出画像８０Ｂに存在することがわかる。判定結果を、図２に示した部分欠陥情報３３として出力する。
【００２８】
図２に示した情報統合部３４は、全てのＰＥ３２から送られた部分欠陥情報３３を集計し、ＦＲ−ＲＩＡ処理、又は、ダイ比較のいずれかで欠陥と判定された欠陥の情報を、欠陥情報１６として出力する。
【００２９】
図９は、出力された欠陥情報が表示されたＧＵＩの一例を示す画面図である。図５に示したストライプ領域５１の画像に対応した模式図が画面の左側に、縦方向に複数表示され、この画面の領域をストライプマップ９０とよぶ。このストライプマップ９０は、検出画像や差画像ではなく、欠陥の位置を示すために便宜的に生成された模式的な図である。ストライプマップ９０には、検出された欠陥７４の位置が、記号化されて表示されている。
画面の右側には、画像表示領域９１が設けられ、欠陥７４の記号をクリック等で指定すると、その欠陥の検出画像，参照画像，差画像が表示される。前述のＦＲ−ＲＩＡ技術を用いて画像の平均化を行うことにより、検出画像，参照画像のノイズが低減され、ノイズの少ない画像同士で差分を行うので、欠陥を認識し易い差画像を得ることができる。画像表示領域９１に隣接して欠陥情報表示領域が設けられ、画像表示領域９１に表示されている欠陥の座標，投影長，差分値，濃淡差，背景光量等の情報が数値化されて表示される。また、欠陥の種類を自動分類した場合、またはオペレータが分類を入力した場合には、その分類が表示される。ストライプマップ９０に表示された欠陥７４の記号の形状または色は、分類によって分けられているので、オペレータは、目視で欠陥の分類がただちに認識できる。
【００３０】
図７に示した欠陥判定は、検出画像を用いた演算処理なので、差分値の欠陥判定しきい値７５を変更して、その結果を図９に示す画面に表示させることができる。オペレータが表示しきい値調整ツールバー９３を移動させることで、欠陥判定しきい値７５の値を変更できる。
【００３１】
一定量の分類をした後、表示しきい値調整ツールバー９３で表示しきい値を変更し、表示しきい値以上の差分値を持った欠陥のみを表示する。表示しきい値調整ツールバー９３で変更したしきい値に変更して検査をすれば、表示されている欠陥のみを検出可能になる特性を持たせてあり、容易に正しいしきい値を知ることができる。メモリマット部のすぐ外周部分に、メモリマットのピッチの例えば４倍のピッチのパターンが存在し、この部分で正常部を欠陥と判定した場合には、判定条件設定タブを選択して判定条件設定領域９４を表示し、状況に応じ、Ｍ寸法，Ｍ寸法内部の場合の繰り返しピッチのメモリマット内部に対するピッチ倍数等を変更し、正しい設定をする。
【００３２】
図４（ａ）に戻り、手順を説明すると、以上述べた作業により検査条件を確認し（ステップ４０８）、検査条件が満足できるものであるか判定し（ステップ４０９）、不足であればステップ４０６へ戻り、満足できるものであれば基準累積情報を確定して確認作業を終了し（ステップ４１０）、レシピを保存し、半導体ウェーハを回路パターン検査装置からアンロードして、レシピ作成を終了する（ステップ４１１）。
【００３３】
次に、検査手順を、図４（ｂ）を用いて説明する。検査は、図４（ａ）に示した手順で作成したレシピに従って行われる。オペレータがコンソール１９で検査の実行を指令すると、全体制御部１８は検査対象の半導体ウェーハ６の属性に適切なレシピを選択し、全体制御部１８の図示しないマイクロプロセッサの演算メモリにそのレシピを読み込む（ステップ４１２）。半導体ウェーハ６を回路パターン検査装置へロードし、試料台９に搭載する（ステップ４１３）。電子源１１，偏向器３，対物レンズ４，帯電制御電極５，収束光学部１２，センサ１３，ＡＤ変換器１５の光学系条件を設定し（ステップ４１４）、標準試料片２１の画像を検出し、レシピに基づく適正値に補正する。レシピに設定された条件で半導体ウェーハ６のアライメントを行い（ステップ４１５）、キャリブレーション用の画像を取得し、光量不足や光量過多などの発生しない適切な光量になるようにセンサ１３のゲインなどの画像取得条件が設定される（ステップ４１６）。
【００３４】
次に、オペレータにより予め設定された検査領域について、画像検出を行い欠陥判定を行う。レシピの設定条件に基づき、ＸＹステージ７の移動に同期して偏向器３を走査し、半導体ウェーハ６から発生する二次信号１０をセンサ１３で検出する。この時、高さセンサ８で検出した半導体ウェーハ６の高さに基づいて、対物レンズ４の励磁電流値を制御することで焦点位置を補正する。センサ１３で検出したアナログ信号をＡＤ変換器１５でデジタル信号１４に変換し、検出画像を得る。取得した検出画像から、レシピ作成時の試し検査と同様な手順で差画像を生成し、差分値を求め、欠陥判定を行う（ステップ４１７）。欠陥が検出されたら、欠陥の信号を累積し、欠陥を選別し、欠陥が真の欠陥かどうかの判定や分類を行う（ステップ４１８）。欠陥判定結果である欠陥情報１６と検査条件を図示しない記憶装置へ格納し（ステップ４１９）、半導体ウェーハ６をアンロードし、検査を終了する（ステップ４２０）。
【００３５】
図６に示した例では、検査領域を、角領域６４，上下端領域６５、その他の領域６６の３つの領域に分割したが、４つの領域に分割してもよい。すなわち、その他の領域６６を、領域６２の外周からＭ寸法以内の領域とそれ以外の領域に分割するものである。領域６２の外周からＭ寸法以内の領域はＹ方向のみに繰り返し性があり、それ以外の領域はＸ方向及びＹ方向の２方向に繰り返し性がある。加算動作を２方向に繰り返し性がある場合には２方向の繰り返し性を利用して加算平均することで、ノイズ成分を低減させ、より高感度な検査が可能となる。
【００３６】
以上述べた本発明の第１の実施例によれば、ＦＲ−ＲＩＡ技術を用いてメモリマット部の角部を除いて欠陥判定するので、差画像を生成するときのノイズの影響を最小限にすることができ、極めて高感度にメモリマット周辺まで欠陥判定を行うことができる。また、ダイ比較で欠陥判定した結果と合わせることで、メモリマット角部や周辺回路を含めたダイ全面の検査ができ、検査不可能な領域が無くなるという優れた効果をもたらす。
【実施例２】
【００３７】
次に、本発明の第２の実施例を、図面を参照しながら説明する。回路パターン検査装置の全体構成は第１の実施例で説明した回路パターン検査装置の全体構成，欠陥判定部の構成，検査手順は同一であるので、以下、第１の実施例と異なる内容を説明する。
【００３８】
図１０は、図５と同じく、試し検査における画像処理の説明図で、ダイの平面図と画像メモリ３０のデータ記憶領域とストライプ領域の画像取得部を模式的に表したものである。はじめに、図５において、試し検査を行う試し検査座標５０を指定して、ＸＹステージ７を試し検査座標５０を含むストライプ領域５１で移動させ、画像信号を取得する。図１に示した欠陥判定部１７は、ストライプ領域５１のデジタル信号１４を図２に示した画像メモリ３０に格納する。格納されたデータは、幅が１２８画素の８個のチャンネルに分割されている。画像メモリ３０のメモリセルの繰り返し性を利用した２方向セル比較技術を利用し、画像メモリ３０の各チャンネルの同一領域に、ダイ内の指定領域のデータを１対１に格納する。図１０（ｃ）に示すストライプ領域５１から、メモリマット４２の３個分を含むＰ寸法１００の長さの画像データ１０１を、図２に示した画像分配部３１は、ＰＥ３２に分配する。Ｐ寸法１００のピッチは、メモリマット４２のピッチに一致させる。これを、図５に示したように、隣接したダイの領域５２Ａ，５２Ｂ，５２Ｃについて行う。
ダイ内座標が同一の指定領域の画像は同一であり、欠陥がなければ画像データの差をとっても欠陥が抽出されない。３つの指定領域のうちのどれかに欠陥があれば、画像データの差をとると欠陥が抽出され、どの差により欠陥が抽出されたかによって、３つのうちのどの画像データに欠陥があるのかがわかる。
【００３９】
図１１は、２方向セル比較技術を説明するダイのメモリマットの平面図である。メモリセル４３が配列したメモリマット４２を定義する長方形の領域に対して、Ｌ寸法６１だけ拡張した領域６２を考える。図中の７４は欠陥である。Ｌ寸法６１は、設定した領域がずれる可能性のある上限を示している。ＰＥ３２に分配された「１２８画素×Ｐライン」を分割した「１２８画素×１２８ライン」の検出画像は、パターン１１０，１１１，１１２，１１３の４種類のパターンに分類できる。即ち、パターン１１０は、Ｘ方向に繰り返し性は有るがＹ方向に繰り返し性が無いＸ方向繰り返しパターン、パターン１１１は、Ｙ方向に繰り返し性は有るがＸ方向に繰り返し性が無いＹ方向繰り返しパターン、パターン１１２は、Ｘ方向にもＹ方向にも繰り返し性が無い非繰り返しパターン、パターン１１３は、Ｘ方向にもＹ方向にも繰り返し性を有するＸＹ方向繰り返しパターンである。したがって、各パターンの繰り返し性に応じて、比較する参照画像を選択する。
【００４０】
本実施例では、ひとつの画像に４個のメモリセル４３が含まれるとして、メモリセルのＸ方向の繰り返しピッチの４倍の寸法をＱｘ、Ｙ方向の繰り返しピッチの４倍の寸法をＱｙとすると、Ａ領域はパターン１１０であるので、繰り返しピッチＱｘの寸法分のＸ方向のパターンを参照画像として比較する。パターン１１１，１１３のＢ領域では、繰り返しピッチＱｙの寸法分のＹ方向のパターンを参照画像として比較する。パターン１１２は、いずれの方向も参照画像としてよい。
【００４１】
図１２は、図１１と同じくダイのメモリマットの平面図である。角部の領域１２１では、本来比較できないパターンと比較しているので、正常部であるにもかかわらず差分の大きい領域１２０が発生する。この差分の大きい領域１２０は、角部からＸ方向は寸法Ｌ＋Ｑｘ、Ｙ方向は寸法Ｌ＋Ｑｙの角部の領域１２１の内部である。角部の領域１２１で発生した差分が大きい領域は欠陥とはみなさないように決める。一方、領域１２１に含まれない真の欠陥１２２は、部分欠陥情報３３として出力される。
【００４２】
図１３は、ダイのメモリマットの平面図で、メモリセルの比較を行うマット比較の手順を示す。図２に示した画像メモリ３０に画像データを分配するときは、マットピッチＲ１３０を基準とすることにより、ＰＥ３２に３個のメモリマットの画像データが分配される。これらのパターンは、欠陥がなければ同一なので、３個の画像データ内の同一の個所を比較することにより、メモリセルの比較ができる。すなわち、図１３に示すように、比較Ａ１３１，比較Ｂ１３２，比較Ｃ１３３を行い、図７に示したような欠陥判定しきい値７５以上の差分値の画像を欠陥として判定し、部分欠陥情報３３として出力する。
【００４３】
図２に示した情報統合部３４は、全部のＰＥ３２からの部分欠陥情報３３を集計し、２方向セル比較、又はマット比較のいずれかで欠陥と判定された欠陥の情報を、欠陥情報１６として出力する。出力された欠陥情報が表示されるＧＵＩ画面や、検査条件の設定動作は、第１の実施例と同一であるので、説明を省略する。
【００４４】
本発明の第２の実施例によれば、２方向セル比較技術によりメモリマット部の角部を除いて欠陥判定できるので、メモリマット周辺まで欠陥判定が可能となる。また、マット比較で欠陥判定した結果と合わせて出力するので、メモリマット角部を含めたメモリマット部全面の検査を行うことができる。
【符号の説明】
【００４５】
１ 電子光学カラム
６ 半導体ウェーハ
１６ 欠陥情報
１７ 欠陥判定部
１８ 全体制御部
１９ コンソール
３０ 画像メモリ
３１ 画像分配部
３２ ＰＥ
３３ 部分欠陥情報
３４ 情報統合部
４０ ダイ
４１ メモリマット群
４２ メモリマット
４３ メモリセル
５０ 試し検査座標
５１ ストライプ領域
５３ 画像データ
６８，８０ 検出画像
６９ 加算平均画像
７４ 欠陥
７５ 欠陥判定しきい値
７６ 差分値
８１ 差画像
９０ ストライプマップ
９１ 画像表示領域
９２ 欠陥情報表示領域
９３ 表示しきい値調整ツールバー
【技術分野】
【０００１】
本発明は半導体装置や液晶などの回路パターンを有する基板を電子線又は光を用いて検査する検査装置およびその検査方法に関する。
【背景技術】
【０００２】
電子線を用いた検査装置は、検査対象の半導体ウェーハに電子線を照射し、発生する二次電子を検出し画像化することで、半導体ウェーハの欠陥を検出するものである。微細な構造を画像化するためには、電子レンズで電子線を細く絞り、半導体ウェーハ上で電子線をスキャンし、二次電子画像を得、検出した画像を同一のパターンに相当する参照画像と比較し、差が大きい領域あるいは場所を欠陥として判定するものである（例えば、特許文献１参照）。
【０００３】
このような半導体ウェーハの全面を検査する方法では、非常に長い時間がかかり、製造工程のモニタリングとしては使用できない。そこで、半導体ウェーハの二次元的な繰返し性を有する場所と、Ｘ方向やＹ方向のみの繰返し性を有する部分が混在しているパターンが複数存在する対象物の場合は、着目点と繰返しピッチ分だけ離れた比較点との十字比較を行い、何れとも差がある部分のみを欠陥候補として抽出することで、時間の短縮をはかる技術が知られている（例えば、特許文献２参照）。また、欠陥がある画像と欠陥のない参照画像を平均化するＲＩＡ（Reference Image Averaging）技術により、ノイズを低減することも知られている（例えば、非特許文献１参照）。
【０００４】
検査装置の対象とする回路パターンは３年間に４倍の勢いで単位面積当たりの機能を増やしている。これは、パターンを微細化することで実現しており、欠陥が微細である場合には、正常なパターンの信号に含まれるノイズと判別がつきにくくなり、欠陥と正常なパターンとの差異をとったときの欠陥の検出が困難になっている。例えば、メモリデバイスのメモリマット部は、メモリ１ビットに１個のメモリセルを割り当てる必要から、パターンの微細化は極限まで進行している。メモリマット部は冗長回路技術により、微細な欠陥が検出できなくてもデバイス全体としては正常に動作するため、より一層、微細化に拍車がかかっている。一方、メモリマット部以外の周辺回路は、１か所でも不良があるとデバイスとして不良品になる。したがって、周辺回路は、欠陥を発生させないようにすることと、発生した欠陥を必ず検出する必要があるために、パターン寸法はメモリマット部ほど微細化されていない。従って、パターン欠陥の発生個所の分布をみると、周辺回路よりもメモリマット部の方が発生割合が高くなっている。特にメモリマット部の最周辺では、パターン密度が急激に変化することから、露光時の設計寸法からの乖離など製造が極めて困難であり、パターン欠陥の発生率が極めて高くなっている。
【０００５】
従来の検査装置は、半導体ウェーハ上には複数の同一パターンを持ったダイがある点に着目し、ダイのパターン同士を比較するダイ比較方式を採用している。ダイ比較の特徴はダイ全体を欠陥判定できるが、一方、ウェーハ上で１０mm程度離れた場所同士のパターンを比較することになるので、形成されたパターンが多少異なっているために、欠陥判定性能がやや劣る特徴がある。
【０００６】
一方、メモリマット部の繰り返し性に着目し、繰り返しピッチ分離れたパターンを比較するセル比較を採用している。セル比較は繰り返し性を利用しているために、繰り返し性の無い周辺回路、及び繰り返しの端の部分が検査できない欠点があるものの、繰り返しピッチしか離れていない場所同士を比較する為にパターンの類似性は極めて高く、欠陥判定は高感度である特徴がある。また、繰り返し性を利用して複数方向と比較する十字比較方式は、繰り返し性が無い部分を含めて繰り返し性を仮定して検査する為に、繰り返し性が無い正常部が多数欠陥候補点として出力されるために、高い処理能力を持った画像処理システムを要求するため、パフォーマンスに関して十分な配慮がされているとは言えない。
このような状況下では、メモリマット部の最周辺まで高感度に検査することが必要不可欠であるが、従来の検査装置ではこれらの点については十分には配慮されていなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２５８７０３号公報
【特許文献２】特開平１０−８９９３１号公報
【非特許文献】
【０００８】
【非特許文献１】H.Okuda et al.,“Robust Defect Detection Method Using Reference Image Averaging for High Throughput SEM Wafer Pattern Inspection System”, SPIE Vol.6152 61524F-1(2006）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、半導体ウェーハに形成された半導体チップのメモリマット部の最周辺部まで高感度に欠陥判定できる検査装置およびその検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の実施態様は、半導体ウェーハに形成されたダイの回路パターンの画像を取得して欠陥を判定する回路パターン検査方法において、回路パターンの繰り返し性に基づいて画像のデータを複数の画像メモリに分配して格納し、画像メモリに格納された画像のデータを繰り返し性の方向に加算平均した合成参照画像と比較して差分画像を生成し、差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定し、欠陥の画像のデータと欠陥の座標を含む欠陥情報の複数を統合して出力する構成とする。
【００１１】
また、ダイの回路パターンのうち、複数のメモリセルを有するメモリマットの矩形領域の角部の領域で欠陥と判定されたメモリセルは、欠陥とはみなさない構成とする。
【発明の効果】
【００１２】
本発明によれば、メモリマット部の最外周部まで含めて高感度に欠陥判定可能な回路パターン検査装置およびその検査方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】回路パターン検査装置の全体構成図。
【図２】欠陥判定部における信号処理の内容を示す機能ブロック図。
【図３】半導体ウェーハの平面図。
【図４】回路パターン検査装置を使用するときの手順を示すフローチャート。
【図５】試し検査における画像処理の説明図。
【図６】ＦＲ−ＲＩＡ技術の説明図。
【図７】差分の演算を説明する差画像と差分のグラフ。
【図８】図３に示したメモリマットの一部を切り出した平面図を用いたフローチャート。
【図９】出力された欠陥情報が表示されたＧＵＩの一例を示す画面図。
【図１０】試し検査における画像処理の説明図。
【図１１】２方向セル比較技術を説明するダイのメモリマットの平面図。
【図１２】ダイのメモリマットの平面図。
【図１３】ダイのメモリマットの平面図。
【発明を実施するための形態】
【００１４】
以下、図面を用いて、本発明の実施態様を説明する。なお、以下の説明では、電子線を用いた回路パターンの検査装置の場合を例示したが、画像比較処理と欠陥判定処理については、回路パターンの光学式検査装置の場合でも同様であるので、説明を省略する。
【実施例１】
【００１５】
以下、本発明による第１の実施例を図面を参照しながら説明する。図１は、回路パターン検査装置の全体構成図である。図１において、回路パターン検査装置は、走査型電子顕微鏡を応用した装置であって、その主要な構成は、内部が真空に保持される電子光学カラム１，電子２を発生する電子源１１，電子２を偏向する偏向器３，電子２を絞る対物レンズ４，電界強度を制御する帯電制御電極５，回路パターンを持った半導体ウェーハ６をＸＹ方向に移動させるＸＹステージ７，半導体ウェーハ６の高さを計測する高さセンサ８，半導体ウェーハ６を保持する試料台９，電子２の照射により半導体ウェーハ６から発生した二次電子や反射電子等の二次信号１０を収束させる収束光学部１２，二次信号を検出するセンサ１３，センサ１３で検出された信号をデジタル信号１４に変換するＡＤ変換器１５，デジタル信号１４を画像処理し欠陥情報１６を抽出する欠陥判定部１７，マイクロプロセッサとメモリを備え欠陥判定部１７から送られた欠陥情報１６を受け取るとともに、装置全体を制御する全体制御部１８，ユーザの指示を全体制御部１８に伝えるとともに装置や欠陥等に関する情報を表示するコンソール１９，半導体ウェーハ６の光学像を撮像する光学顕微鏡２０，電子光学条件の詳細調整をするために半導体ウェーハ６とほぼ同一の高さに設定された標準試料片２１で構成されている。
【００１６】
なお、図が煩雑になるため、全体制御部１８からの制御信号線を一部省略して記載しているが、全ての部分を制御できる構成としている。また、電子２を細く絞るために対物レンズ４の他に設けられる収束レンズ、半導体ウェーハ６で発生した二次信号１０の軌道を変える偏向器，電子光学カラム１の内部を真空に保持するための真空排気装置，半導体ウェーハ６を電子光学カラム１の外部から内部へ搬送させるための搬送装置は省略している。
【００１７】
図２は、欠陥判定部１７における信号処理の内容を示す機能ブロック図である。デジタル信号１４はデジタル値の列であるが、欠陥判定部１７は、デジタル信号１４を二次元のデジタル画像のように取り扱う。欠陥判定部１７は、マイクロプロセッサ，ＬＳＩ（Large Scale Integration），ＦＰＧＡ（Field Programmable Gate Array）などの演算素子とメモリとから構成されている。そして、本発明の実施例では、デジタル信号１４を記憶しておく画像メモリ３０，画像メモリ３０に記憶したディジタル画像を領域情報に従って分配する画像分配部３１，分配された部分的な画像情報を処理して部分領域に存在する欠陥を判定する複数のＰＥ（Processor Element）３２，複数のＰＥ３２で処理された部分欠陥情報３３を統合して欠陥情報１６を出力する情報統合部３４で構成されている。
【００１８】
図３は、半導体ウェーハの平面図である。図３（ａ）に示すように、半導体ウェーハ６は、直径２００mmから３００mm、厚さ１mm程度の円盤形状で、表面に同時に数百から数千個の製品が形成される。図では、簡略化のために、ダイとよぶ半導体チップの大きさを大きくして記載している。図３（ｂ）に示すように、回路パターンは、ダイ４０と呼ばれる１個の製品分の矩形の中に形成されており、一般的なメモリデバイスの場合、ダイ４０のパターンレイアウトは、メモリマット群４１が例えば４個で構成されている。図３（ｃ）に示すように、メモリマット群４１は、１００×１００個程度のメモリマット４２で構成されている。さらに、図３（ｄ）に示すように、メモリマット４２は、二次元方向に繰り返し性を持った数１００万個のメモリセル４３で構成されている。
【００１９】
図４は、回路パターン検査装置を使用するときの手順を示すフローチャートである。図４（ａ）と図１を用いて、検査手順や条件を定めるレシピを作成する手順を説明する。はじめに、オペレータが図１に示すコンソール１９で指令することで、全体制御部１８に予め定められた標準レシピを読込み、半導体ウェーハ６をロードし、試料台９に搭載する（ステップ４０１）。次に、電子光学系の条件を設定する（ステップ４０２）。電子光学系の条件は、例えば、電子源１１，偏向器３，対物レンズ４，帯電制御電極５，収束光学部１２，センサ１３，ＡＤ変換器１５の制御値である。標準試料片２１の画像を生成し、標準レシピで設定されている制御値に補正を加えて所望の値にする。
【００２０】
次に、アライメント用のパターンとその座標を登録し、アライメント条件を設定する（ステップ４０３）。例えば、半導体ウェーハ６には、予め座標が既知である半導体ウェーハ６のアライメント用のパターンが形成されており、その座標を入力する。あるいは、図３（ａ）に示した半導体ウェーハ６の周端に近いダイを４個選択し、そのダイに形成されているアライメント用のパターンを、コンソール１９の画面に表示された半導体ウェーハ６の模式図であるウェーハマップ上で指定する。
【００２１】
次に、検査対象とする検査領域情報を設定する（ステップ４０４）。半導体ウェーハ単位に検出光量がばらつくので、一定の条件で検査する為に、検出光量のキャリブレーションに適切な画像を取得する座標点を選択することで、初期ゲインとキャリブレーション座標点を設定する（ステップ４０５）。次に、オペレータがコンソール１９で検査領域，画素寸法，加算回数を選択し、これらの条件が全体制御部１８に設定される（ステップ４０６）。検査領域の指定方法は、例えば、特開平１０−１６２１４３号公報の図１２から図１４に記載されたように、コンソール１９の画面に表示された標準試料片２１の画像または半導体ウェーハの模式的な図形の矩形領域をパーソナルコンピュータのマウスをドラックするように行う。例えば、図３（ｄ）に示したメモリセル４３の繰り返しがある領域として、メモリマット４２のレイアウトを長方形で指定し、図３（ｃ）に示したメモリマット４２の長方形の繰り返しとしてメモリマット群４１を設定する。
【００２２】
次に、設定条件の正しさを確認する目的で、試し検査を行う（ステップ４０７）。図５は、試し検査における画像処理の説明図で、ダイの平面図と画像メモリ３０のデータ記憶領域を模式的に表したものである。試し検査の動作は、図５を用いて説明する。指定ダイの前後１ダイ分の計３ダイ分の移動長さを持ち、図１に示した偏向器３で走査可能な幅を有する細長い長方形の領域を、ストライプ領域５１とよび、斜線で示す。オペレータが試し検査を行う試し検査座標５０を指定する。図１に示した全体制御部１８は、ＸＹステージ７を試し検査座標５０を含むストライプ領域５１で移動させ、この移動に同期して偏向器３を走査させて、半導体ウェーハ６で発生する二次信号１０がセンサ１３で検出される。この時、高さセンサ８で検出した半導体ウェーハ６の高さに基づいて、対物レンズ４の励磁電流値を制御することにより、焦点位置を補正する。センサ１３で検出されたアナログ信号は、ＡＤ変換器１５でデジタル信号１４に変換され、欠陥判定部１７で欠陥の有無の情報である欠陥情報１６が判定される。判定された欠陥情報１６は、全体制御部１８の図示しない記憶装置に一旦格納し、欠陥の分布をコンソール１９上にマップ形式で表示する。
【００２３】
欠陥判定部１７は、以下の手順で動作する。即ち、図５に示すストライプ領域５１から得られたデジタル信号１４を、図２に示した画像メモリ３０にダイごとに格納する。格納されたデータは、例えば幅が１２８画素の８個のチャンネルに分割されている。非特許文献１に記載された画像メモリ３０のメモリセルの繰り返し性を利用した画像の平均化技術ＦＲ−ＲＩＡ（Full Region-Reference Image Averaging）技術を利用し、画像メモリ３０の各チャンネルの同一領域に、ダイ内の指定領域のデータを１対１に格納する。画像分配部３１は、チャンネル内のダイ内の座標が、一定値（Ｘ0）から１２８ライン分の画像データ５３Ａ，５３Ｂ，５３Ｃを同一のＰＥ３２に領域５２Ａ，５２Ｂ，５２Ｃに対応させて分配する。ダイ内座標が同一の指定領域の画像は同一であり、欠陥がなければ画像データの差をとっても欠陥が抽出されない。３つの指定領域のうちのどれかに欠陥があれば、画像データの差をとると欠陥が抽出され、どの差により欠陥が抽出されたかによって、３つのうちのどの画像データに欠陥があるのかがわかる。
【００２４】
図６は、ＦＲ−ＲＩＡ技術の説明図で、図３に示したメモリマット４２の平面図と、その一部を切り出した平面図を用いたフローチャートである。メモリマット４２を定義する長方形領域に対して、Ｌ寸法６１だけ拡張した領域６２，領域６２からＭ寸法６３だけ縮小した領域を考える。Ｌ寸法６１は、設定した領域がずれる可能性のある上限を示し、Ｍ寸法６３は、Ｌ寸法６１の２倍とする。領域６２は、３つの領域に分割できる。すなわち、領域６２の角からＭ寸法６３内にある角領域６４ａ，６４ｂ，６４ｃ，６４ｄ、上下の辺からＭ寸法内にある上下端領域６５ａ，６５ｂ、その他の領域６６である。角領域６４は、領域のずれを考慮すると、メモリマット４２内の角が、領域内の任意の場所に移動する可能性があり、繰り返し性が期待できない領域である。上下端領域６５は、少なくともＸ方向には繰り返し性が期待できる領域である。その他の領域６６は、Ｙ方向には繰り返し性が期待できる領域である。
【００２５】
ＰＥ３２に分配された「１２８画素×１２８ライン」の検出画像６８が、領域Ａ６７の場合には、分配された画像の全ての画素はＹ方向に繰り返し性を持っている。そこで、Ｙ方向に繰り返しピッチ分の画像を加算平均した画像を一旦作成し、加算平均した画像を再配置することで、加算平均画像６９を生成するＹ−ＲＩＡ処理を行う。Ｙ−ＲＩＡ処理は、ＦＲ−ＲＩＡ処理をＹ方向へ限定したものである。また、ＰＥ３２に分配された「１２８画素×１２８ライン」の検出画像６８が、領域Ｂ７１の場合には、分配された画像の全ての画素はＸ方向に繰り返し性を持っている。そこで、Ｘ方向に繰り返しピッチ分の画像を加算平均した画像を一旦作成し、加算平均した画像を再配置することで、加算平均画像６９を生成するＸ−ＲＩＡ処理を行う。Ｘ−ＲＩＡ処理は、ＦＲ−ＲＩＡ処理をＸ方向へ限定したものである。検出画像６８と加算平均画像６９との差分として、差画像７３を求める演算を行う。差画像７３の差分値のうち、設定された欠陥判定しきい値より大きい領域を欠陥７４として判定する。
【００２６】
図７は、差分の演算を説明する差画像７３と差分のグラフである。差分の演算を、図７で説明する。差画像７３には、欠陥７４ａと、欠陥ではないが差分の大きい７４ｂの２つの領域が含まれているとする。断面Ｘ１−Ｘ２について、差分値のグラフを作成すると図７に示すようになる。画像のひとつの画素は、黒から白までの階調値で表され、縦軸は検出画像の階調値の差分である。予め設定された欠陥判定しきい値７５より大きい差分値７６の領域を欠陥と判定する。欠陥７４ａの位置すなわちＸＹ座標と、差分値７６の情報を、図２に示した部分欠陥情報３３として出力する。これにより、図６に示した角領域６４ａ，６４ｂ，６４ｃ，６４ｄ以外の領域６２に含まれる領域は、欠陥の有無を判定することが可能となる。
【００２７】
ダイ比較による欠陥判定の例を、図８を用いて説明する。図８は、図３に示したメモリマット４２の一部を切り出した平面図を用いたフローチャートである。連続して隣接する３個のダイについて、座標が同一の領域のメモリマットの差分を演算する。すなわち、連続する３個のダイの、ダイ原点からの距離がＸ0である３枚の「１２８画素×１２８ライン」の検出画像８０Ａ，８０Ｂ，８０Ｃが、同一のＰＥ３２に分配されている。分配に関しては、図５で説明したとおりである。検出画像８０Ａと検出画像８０Ｂの差画像８１Ａ、及び、検出画像８０Ｂと検出画像８０Ｃの差画像８１Ｂを演算する。差画像８１Ａ，８１Ｂについて、図７で説明したように欠陥判定しきい値より大きい差分値の領域を欠陥と判定する。図８の例では、差画像８１Ａ，８１Ｂの両方に欠陥が検出されたので、欠陥は検出画像８０Ｂに存在することがわかる。判定結果を、図２に示した部分欠陥情報３３として出力する。
【００２８】
図２に示した情報統合部３４は、全てのＰＥ３２から送られた部分欠陥情報３３を集計し、ＦＲ−ＲＩＡ処理、又は、ダイ比較のいずれかで欠陥と判定された欠陥の情報を、欠陥情報１６として出力する。
【００２９】
図９は、出力された欠陥情報が表示されたＧＵＩの一例を示す画面図である。図５に示したストライプ領域５１の画像に対応した模式図が画面の左側に、縦方向に複数表示され、この画面の領域をストライプマップ９０とよぶ。このストライプマップ９０は、検出画像や差画像ではなく、欠陥の位置を示すために便宜的に生成された模式的な図である。ストライプマップ９０には、検出された欠陥７４の位置が、記号化されて表示されている。
画面の右側には、画像表示領域９１が設けられ、欠陥７４の記号をクリック等で指定すると、その欠陥の検出画像，参照画像，差画像が表示される。前述のＦＲ−ＲＩＡ技術を用いて画像の平均化を行うことにより、検出画像，参照画像のノイズが低減され、ノイズの少ない画像同士で差分を行うので、欠陥を認識し易い差画像を得ることができる。画像表示領域９１に隣接して欠陥情報表示領域が設けられ、画像表示領域９１に表示されている欠陥の座標，投影長，差分値，濃淡差，背景光量等の情報が数値化されて表示される。また、欠陥の種類を自動分類した場合、またはオペレータが分類を入力した場合には、その分類が表示される。ストライプマップ９０に表示された欠陥７４の記号の形状または色は、分類によって分けられているので、オペレータは、目視で欠陥の分類がただちに認識できる。
【００３０】
図７に示した欠陥判定は、検出画像を用いた演算処理なので、差分値の欠陥判定しきい値７５を変更して、その結果を図９に示す画面に表示させることができる。オペレータが表示しきい値調整ツールバー９３を移動させることで、欠陥判定しきい値７５の値を変更できる。
【００３１】
一定量の分類をした後、表示しきい値調整ツールバー９３で表示しきい値を変更し、表示しきい値以上の差分値を持った欠陥のみを表示する。表示しきい値調整ツールバー９３で変更したしきい値に変更して検査をすれば、表示されている欠陥のみを検出可能になる特性を持たせてあり、容易に正しいしきい値を知ることができる。メモリマット部のすぐ外周部分に、メモリマットのピッチの例えば４倍のピッチのパターンが存在し、この部分で正常部を欠陥と判定した場合には、判定条件設定タブを選択して判定条件設定領域９４を表示し、状況に応じ、Ｍ寸法，Ｍ寸法内部の場合の繰り返しピッチのメモリマット内部に対するピッチ倍数等を変更し、正しい設定をする。
【００３２】
図４（ａ）に戻り、手順を説明すると、以上述べた作業により検査条件を確認し（ステップ４０８）、検査条件が満足できるものであるか判定し（ステップ４０９）、不足であればステップ４０６へ戻り、満足できるものであれば基準累積情報を確定して確認作業を終了し（ステップ４１０）、レシピを保存し、半導体ウェーハを回路パターン検査装置からアンロードして、レシピ作成を終了する（ステップ４１１）。
【００３３】
次に、検査手順を、図４（ｂ）を用いて説明する。検査は、図４（ａ）に示した手順で作成したレシピに従って行われる。オペレータがコンソール１９で検査の実行を指令すると、全体制御部１８は検査対象の半導体ウェーハ６の属性に適切なレシピを選択し、全体制御部１８の図示しないマイクロプロセッサの演算メモリにそのレシピを読み込む（ステップ４１２）。半導体ウェーハ６を回路パターン検査装置へロードし、試料台９に搭載する（ステップ４１３）。電子源１１，偏向器３，対物レンズ４，帯電制御電極５，収束光学部１２，センサ１３，ＡＤ変換器１５の光学系条件を設定し（ステップ４１４）、標準試料片２１の画像を検出し、レシピに基づく適正値に補正する。レシピに設定された条件で半導体ウェーハ６のアライメントを行い（ステップ４１５）、キャリブレーション用の画像を取得し、光量不足や光量過多などの発生しない適切な光量になるようにセンサ１３のゲインなどの画像取得条件が設定される（ステップ４１６）。
【００３４】
次に、オペレータにより予め設定された検査領域について、画像検出を行い欠陥判定を行う。レシピの設定条件に基づき、ＸＹステージ７の移動に同期して偏向器３を走査し、半導体ウェーハ６から発生する二次信号１０をセンサ１３で検出する。この時、高さセンサ８で検出した半導体ウェーハ６の高さに基づいて、対物レンズ４の励磁電流値を制御することで焦点位置を補正する。センサ１３で検出したアナログ信号をＡＤ変換器１５でデジタル信号１４に変換し、検出画像を得る。取得した検出画像から、レシピ作成時の試し検査と同様な手順で差画像を生成し、差分値を求め、欠陥判定を行う（ステップ４１７）。欠陥が検出されたら、欠陥の信号を累積し、欠陥を選別し、欠陥が真の欠陥かどうかの判定や分類を行う（ステップ４１８）。欠陥判定結果である欠陥情報１６と検査条件を図示しない記憶装置へ格納し（ステップ４１９）、半導体ウェーハ６をアンロードし、検査を終了する（ステップ４２０）。
【００３５】
図６に示した例では、検査領域を、角領域６４，上下端領域６５、その他の領域６６の３つの領域に分割したが、４つの領域に分割してもよい。すなわち、その他の領域６６を、領域６２の外周からＭ寸法以内の領域とそれ以外の領域に分割するものである。領域６２の外周からＭ寸法以内の領域はＹ方向のみに繰り返し性があり、それ以外の領域はＸ方向及びＹ方向の２方向に繰り返し性がある。加算動作を２方向に繰り返し性がある場合には２方向の繰り返し性を利用して加算平均することで、ノイズ成分を低減させ、より高感度な検査が可能となる。
【００３６】
以上述べた本発明の第１の実施例によれば、ＦＲ−ＲＩＡ技術を用いてメモリマット部の角部を除いて欠陥判定するので、差画像を生成するときのノイズの影響を最小限にすることができ、極めて高感度にメモリマット周辺まで欠陥判定を行うことができる。また、ダイ比較で欠陥判定した結果と合わせることで、メモリマット角部や周辺回路を含めたダイ全面の検査ができ、検査不可能な領域が無くなるという優れた効果をもたらす。
【実施例２】
【００３７】
次に、本発明の第２の実施例を、図面を参照しながら説明する。回路パターン検査装置の全体構成は第１の実施例で説明した回路パターン検査装置の全体構成，欠陥判定部の構成，検査手順は同一であるので、以下、第１の実施例と異なる内容を説明する。
【００３８】
図１０は、図５と同じく、試し検査における画像処理の説明図で、ダイの平面図と画像メモリ３０のデータ記憶領域とストライプ領域の画像取得部を模式的に表したものである。はじめに、図５において、試し検査を行う試し検査座標５０を指定して、ＸＹステージ７を試し検査座標５０を含むストライプ領域５１で移動させ、画像信号を取得する。図１に示した欠陥判定部１７は、ストライプ領域５１のデジタル信号１４を図２に示した画像メモリ３０に格納する。格納されたデータは、幅が１２８画素の８個のチャンネルに分割されている。画像メモリ３０のメモリセルの繰り返し性を利用した２方向セル比較技術を利用し、画像メモリ３０の各チャンネルの同一領域に、ダイ内の指定領域のデータを１対１に格納する。図１０（ｃ）に示すストライプ領域５１から、メモリマット４２の３個分を含むＰ寸法１００の長さの画像データ１０１を、図２に示した画像分配部３１は、ＰＥ３２に分配する。Ｐ寸法１００のピッチは、メモリマット４２のピッチに一致させる。これを、図５に示したように、隣接したダイの領域５２Ａ，５２Ｂ，５２Ｃについて行う。
ダイ内座標が同一の指定領域の画像は同一であり、欠陥がなければ画像データの差をとっても欠陥が抽出されない。３つの指定領域のうちのどれかに欠陥があれば、画像データの差をとると欠陥が抽出され、どの差により欠陥が抽出されたかによって、３つのうちのどの画像データに欠陥があるのかがわかる。
【００３９】
図１１は、２方向セル比較技術を説明するダイのメモリマットの平面図である。メモリセル４３が配列したメモリマット４２を定義する長方形の領域に対して、Ｌ寸法６１だけ拡張した領域６２を考える。図中の７４は欠陥である。Ｌ寸法６１は、設定した領域がずれる可能性のある上限を示している。ＰＥ３２に分配された「１２８画素×Ｐライン」を分割した「１２８画素×１２８ライン」の検出画像は、パターン１１０，１１１，１１２，１１３の４種類のパターンに分類できる。即ち、パターン１１０は、Ｘ方向に繰り返し性は有るがＹ方向に繰り返し性が無いＸ方向繰り返しパターン、パターン１１１は、Ｙ方向に繰り返し性は有るがＸ方向に繰り返し性が無いＹ方向繰り返しパターン、パターン１１２は、Ｘ方向にもＹ方向にも繰り返し性が無い非繰り返しパターン、パターン１１３は、Ｘ方向にもＹ方向にも繰り返し性を有するＸＹ方向繰り返しパターンである。したがって、各パターンの繰り返し性に応じて、比較する参照画像を選択する。
【００４０】
本実施例では、ひとつの画像に４個のメモリセル４３が含まれるとして、メモリセルのＸ方向の繰り返しピッチの４倍の寸法をＱｘ、Ｙ方向の繰り返しピッチの４倍の寸法をＱｙとすると、Ａ領域はパターン１１０であるので、繰り返しピッチＱｘの寸法分のＸ方向のパターンを参照画像として比較する。パターン１１１，１１３のＢ領域では、繰り返しピッチＱｙの寸法分のＹ方向のパターンを参照画像として比較する。パターン１１２は、いずれの方向も参照画像としてよい。
【００４１】
図１２は、図１１と同じくダイのメモリマットの平面図である。角部の領域１２１では、本来比較できないパターンと比較しているので、正常部であるにもかかわらず差分の大きい領域１２０が発生する。この差分の大きい領域１２０は、角部からＸ方向は寸法Ｌ＋Ｑｘ、Ｙ方向は寸法Ｌ＋Ｑｙの角部の領域１２１の内部である。角部の領域１２１で発生した差分が大きい領域は欠陥とはみなさないように決める。一方、領域１２１に含まれない真の欠陥１２２は、部分欠陥情報３３として出力される。
【００４２】
図１３は、ダイのメモリマットの平面図で、メモリセルの比較を行うマット比較の手順を示す。図２に示した画像メモリ３０に画像データを分配するときは、マットピッチＲ１３０を基準とすることにより、ＰＥ３２に３個のメモリマットの画像データが分配される。これらのパターンは、欠陥がなければ同一なので、３個の画像データ内の同一の個所を比較することにより、メモリセルの比較ができる。すなわち、図１３に示すように、比較Ａ１３１，比較Ｂ１３２，比較Ｃ１３３を行い、図７に示したような欠陥判定しきい値７５以上の差分値の画像を欠陥として判定し、部分欠陥情報３３として出力する。
【００４３】
図２に示した情報統合部３４は、全部のＰＥ３２からの部分欠陥情報３３を集計し、２方向セル比較、又はマット比較のいずれかで欠陥と判定された欠陥の情報を、欠陥情報１６として出力する。出力された欠陥情報が表示されるＧＵＩ画面や、検査条件の設定動作は、第１の実施例と同一であるので、説明を省略する。
【００４４】
本発明の第２の実施例によれば、２方向セル比較技術によりメモリマット部の角部を除いて欠陥判定できるので、メモリマット周辺まで欠陥判定が可能となる。また、マット比較で欠陥判定した結果と合わせて出力するので、メモリマット角部を含めたメモリマット部全面の検査を行うことができる。
【符号の説明】
【００４５】
１ 電子光学カラム
６ 半導体ウェーハ
１６ 欠陥情報
１７ 欠陥判定部
１８ 全体制御部
１９ コンソール
３０ 画像メモリ
３１ 画像分配部
３２ ＰＥ
３３ 部分欠陥情報
３４ 情報統合部
４０ ダイ
４１ メモリマット群
４２ メモリマット
４３ メモリセル
５０ 試し検査座標
５１ ストライプ領域
５３ 画像データ
６８，８０ 検出画像
６９ 加算平均画像
７４ 欠陥
７５ 欠陥判定しきい値
７６ 差分値
８１ 差画像
９０ ストライプマップ
９１ 画像表示領域
９２ 欠陥情報表示領域
９３ 表示しきい値調整ツールバー
【特許請求の範囲】
【請求項１】
所定パターンがＸ方向，Ｙ方向ないしＸＹ両方向に所定のピッチで繰返し形成された回路パターンの形成領域を備えるダイの画像を取得して欠陥を判定する回路パターン検査装置において、
前記取得された回路パターンの画像を記憶する画像メモリと、
該画像メモリに記憶された画像を、当該画像データを前記Ｘ方向，前記Ｙ方向ないし前記ＸＹ両方向のいずれかの方向に加算平均して得られる加算平均画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定するプロセッサエレメントと、を備えることを特徴とする回路パターン検査装置。
【請求項２】
所定パターンがＸ方向，Ｙ方向ないしＸＹ両方向に所定のピッチで繰返し形成された回路パターンの形成領域を備えるダイの画像を取得して欠陥を判定する回路パターン検査方法において、
前記取得された回路パターンの画像を画像メモリに格納し、
該画像メモリに格納された画像を、当該画像データを前記Ｘ方向，前記Ｙ方向ないし前記ＸＹ両方向のいずれかの方向に加算平均して得られる加算平均画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定することを特徴とする回路パターン検査方法。
【請求項１】
所定パターンがＸ方向，Ｙ方向ないしＸＹ両方向に所定のピッチで繰返し形成された回路パターンの形成領域を備えるダイの画像を取得して欠陥を判定する回路パターン検査装置において、
前記取得された回路パターンの画像を記憶する画像メモリと、
該画像メモリに記憶された画像を、当該画像データを前記Ｘ方向，前記Ｙ方向ないし前記ＸＹ両方向のいずれかの方向に加算平均して得られる加算平均画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定するプロセッサエレメントと、を備えることを特徴とする回路パターン検査装置。
【請求項２】
所定パターンがＸ方向，Ｙ方向ないしＸＹ両方向に所定のピッチで繰返し形成された回路パターンの形成領域を備えるダイの画像を取得して欠陥を判定する回路パターン検査方法において、
前記取得された回路パターンの画像を画像メモリに格納し、
該画像メモリに格納された画像を、当該画像データを前記Ｘ方向，前記Ｙ方向ないし前記ＸＹ両方向のいずれかの方向に加算平均して得られる加算平均画像と比較して差分画像を生成し、該差分画像の差分値が予め定められたしきい値より大きい領域を欠陥と判定することを特徴とする回路パターン検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−１９２２０（Ｐ２０１２−１９２２０Ａ）
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１１−１６７９８１（Ｐ２０１１−１６７９８１）
【出願日】平成２３年８月１日（２０１１．８．１）
【分割の表示】特願２００８−５７１５３（Ｐ２００８−５７１５３）の分割
【原出願日】平成２０年３月７日（２００８．３．７）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２３年８月１日（２０１１．８．１）
【分割の表示】特願２００８−５７１５３（Ｐ２００８−５７１５３）の分割
【原出願日】平成２０年３月７日（２００８．３．７）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
[ Back to top ]