液晶表示装置及びその製造方法
【課題】塗布系の絶縁膜上のＩＴＯ膜の成膜に際し、エッチング残渣を生じさせず、且つ、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を低減することにより、液晶表示面での表示不良を無くすことができる液晶表示装置及びその製造方法を提供する。
【解決手段】基板上にマトリクス状に配置された走査線及び信号線と、これらに接続されるＴＦＴと、ＴＦＴに塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、層間絶縁膜上へ透明導電膜を成膜する際の基板温度を、１００〜１７０℃とする。また、層間絶縁膜上へ透明導電膜を成膜する際、非加熱で酸素流量比を１％以下とし、且つ、成膜後アニールを行う。
【解決手段】基板上にマトリクス状に配置された走査線及び信号線と、これらに接続されるＴＦＴと、ＴＦＴに塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、層間絶縁膜上へ透明導電膜を成膜する際の基板温度を、１００〜１７０℃とする。また、層間絶縁膜上へ透明導電膜を成膜する際、非加熱で酸素流量比を１％以下とし、且つ、成膜後アニールを行う。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置及びその製造方法に関し、特に、有機膜等塗布系の絶縁膜を層間膜に用いた構造の高精細パネルを有する液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、画素電極を駆動制御するスイッチング素子として、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）やＭＩＭ（ｍｅｔａｌｉｎｓｕｌａｔｏｒ ｍｅｔａｌ）を用いた、透過型の液晶表示装置が広く用いられている。
【０００３】
図２２は、従来のＴＦＴを用いた透過型液晶表示装置（特開平９−１５２６２５号公報参照）におけるアクティブマトリクス基板の１画素部分の構成を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。この透過型液晶表示装置のアクティブマトリクス基板には、複数の画素電極がマトリクス状に形成されている。
【０００４】
図２２（ａ）に示すように、画素電極１の周囲には、走査信号を供給する走査線２ａと表示信号を供給する信号線２ｂが、その一部を画素電極１の外周部分とオーバラップさせて設けられている。走査線２ａと信号線２ｂの交差部には、画素電極１に接続されるＴＦＴ３が設けられている。
【０００５】
ＴＦＴ３のゲート電極は走査線２ａに、ソース電極は信号線２ｂに、それぞれ接続され、ドレイン電極は、接続電極４ａ更にコンタクトホール５を介して、画素電極１に接続されると共に、接続電極４ａを介して付加容量電極４ｂに接続されている。
【０００６】
図２２（ｂ）に示すように、透明絶縁性基板６の上には、ゲート電極３ａ、ゲート絶縁膜７ａ、半導体層８ａが順次積層され、その中央部上にチャネル保護層８ｂが設けられている。更に、半導体層８ａを覆い、且つ、チャネル保護層８ｂ上で分断された状態で、ソース電極３ｂ及びドレイン電極３ｃとなるアモルファスシリコン（ｎ+ ａ−Ｓｉ）層が設けられている。
【０００７】
ソース電極３ｂの端部上には、透明導電膜と金属層の２層構造の信号線２ｂが設けられている。ドレイン電極３ｃの端部上にも、透明導電膜と金属層が設けられ、透明導電膜は延長されて接続電極４ａとしてドレイン電極３ｃと画素電極１を接続すると共に、付加容量電極４ｂに接続されている。更に、ＴＦＴ３、走査線２ａ、信号線２ｂ、及び接続電極４ａを覆って層間絶縁膜（パッシベーション膜）９が設けられている。
【０００８】
次に、上記構成を有するアクティブマトリクス基板の製造工程を説明する。先ず、ガラス等の透明絶縁性基板６上に、ゲート電極３ａを形成し、ゲート絶縁膜７ａ、アモルファスシリコン（ａ−Ｓｉ）を順次成膜した後、パターニングして半導体層８ａを形成する。次に、ゲート電極上に対応してチャネル保護膜８ｂを形成し、これと半導体層８ａを覆ってアモルファスシリコン（ｎ+ ａ−Ｓｉ）層を成膜し、パターニングしてソース電極３ｂ及びドレイン電極３ｃを形成する。
【０００９】
続いて、ソース電極３ｂ及びドレイン電極３ｃの上に、有機膜からなる層間絶縁膜９を形成し、コンタクトホール５を開口する。その後、層間絶縁膜９を覆って、インジウムスズ酸化（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ：ＩＴＯ）膜をスパッタリングにより成膜し、ＩＴＯからなる透明な複数の画素電極１を形成する。
【００１０】
なお、コンタクトホール５を形成した後、有機膜からなる層間絶縁膜９の表面に、酸素プラズマによる灰化処理を行うことにより、ＩＴＯ膜と有機膜の間の密着性を向上させると共に、ＩＴＯ膜と付加容量電極の金属膜との間の接続不良を抑制している。
【００１１】
このように、層間絶縁膜９として、それまでの無機膜に代えて無機膜より比誘電率が低い有機膜を用いるのは、開口率を向上するために画素電極１と信号線を一部オーバラップさせたとき、信号線と画素電極の容量結合を小さくし、クロストークを抑制するためである。
【００１２】
従来、有機膜からなる層間絶縁膜９上にＩＴＯ膜を成膜する場合、ＩＴＯ膜のパターニング性向上を図るため、透明絶縁性基板６を加熱する加熱スパッタリングが用いられている。
【００１３】
加熱スパッタリングを用いたＩＴＯ膜の成膜方法として、例えば、特許２５２０３９９号公報では、スパッタリングに際し基板温度を１８０℃以上２５０℃以下とすることがカラーフィルタ劣化を起こすことなく良質のＩＴＯ膜を形成できる条件である、と述べられている。前述した特開平９−１５２６２５号公報では、ＩＴＯ膜の成膜条件については、何も述べられていない。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平９−１５２６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、ＩＴＯ膜の成膜を、加熱スパッタリングで行うと、有機絶縁膜からの出ガスによりＩＴＯ膜が変質してしまい、エッチング残渣が生じてパターニングできなくなってしまう。これは、ウェットエッチングの場合、特に顕著である。
【００１６】
そこで、有機絶縁膜上のＩＴＯ膜の成膜を、非加熱スパッタリングで行うことが考えられるが、非加熱スパッタリングを用いた場合、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗が増大してしまう。
【００１７】
このコンタクト抵抗の増大に伴って、基板面内におけるコンタクト抵抗の均一性が確保できなくなった場合、特に、信号線と信号線の間が狭いために、信号線端子を交互に、或いは複数本毎に交互に逆向きになるように、基板の両側に配置した高精細パネルにおいて、影響が大きく、表示面に縦筋ムラを発生させることになる。
【００１８】
また、コンタクト抵抗の増大は、コモンストレージ方式のＴＮ（ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）型や、ＩＰＳ（ｉｎ ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）型のパネルにおいて、横クロストーク現象を発生させてしまう。
【００１９】
つまり、コモンストレージ方式の場合、共通配線（コモン配線）に共通の電位を与えるため、共通配線を相互に結束する必要があるが、結束を層間絶縁膜（パッシベーション膜）上のＩＴＯ膜で行うようなＴＦＴ構造を採用した場合、有機層間膜を用いているためにコンタクト抵抗が高くなってしまう。従って、共通配線全体の抵抗が高くなることが避けられない。
【００２０】
この発明の目的は、塗布系の絶縁膜上のＩＴＯ膜の成膜に際し、エッチング残渣を生じさせず、且つ、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を低減することにより、液晶表示面での表示不良を無くすことができる液晶表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、この発明に係る液晶表示装置の製造方法は、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、前記層間絶縁膜上へ透明導電膜を成膜する際の前記基板の温度を、１００℃〜１７０℃とすることを特徴としている。
【００２２】
また、この液晶表示装置の製造方法において、前記基板の加熱を行う処理と、次に、スパッタエッチを行う処理と、次に、前記透明導電膜を成膜する処理とを同一真空中で行うことを特徴としている。
【００２３】
また、この発明に係る液晶表示装置の製造方法は、前記層間絶縁膜上へ透明導電膜を非加熱で成膜し、成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことを特徴としている。
【００２４】
また、この液晶表示装置の製造方法において、前記アニールを２００℃〜２４０℃で行うことを特徴としている。
【００２５】
また、この発明に係る液晶表示装置の製造方法において、前記パッシベーション膜の開口を、プラズマエッチングで行うことを特徴としている。
【００２６】
また、この液晶表示装置の製造方法において、前記透明導電膜をＩＴＯにより形成し、前記透明導電膜に接続する金属膜をクロムまたはクロムを主体とする合金により形成することを特徴としている。
【００２７】
更に、上記目的を達成するため、この発明に係る液晶表示装置は、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置において、前記層間絶縁膜上に成膜される透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴としている。
【００２８】
また、この液晶表示装置において、複数の信号線への入力が、前記基板の対向する両側に配置された各信号線端子から行われる構造を有し、前記各信号線端子の透明導電膜と金属膜とのコンタクト抵抗同士の差が１５００Ω以下であることを特徴としている。
【００２９】
上記構成を有することにより、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置は、層間絶縁膜上へ透明導電膜を成膜する際の基板の温度を１００℃〜１７０℃として製造される。
【００３０】
また、層間絶縁膜上へ透明導電膜を非加熱で成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことにより製造される。
【００３１】
これにより、コンタクトスルーホール部での下層金属膜上でのＩＴＯ膜が結晶性を有するようになり、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を均一に低減することができ、液晶表示面での表示不良を無くすことができる。
【発明の効果】
【００３２】
以上説明したように、この発明によれば、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置は、塗布系の層間絶縁膜上へ透明導電膜を成膜する際の基板の温度を１００℃〜１７０℃として製造される。また、層間絶縁膜上へ透明導電膜を非加熱で成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことにより製造される。
【００３３】
これにより、コンタクトスルーホール部での下層金属膜上でのＩＴＯ膜が結晶性を有するようになり、層間絶縁膜上のＩＴＯ膜のエッチング時にエッチング残渣を生じさせず、且つ、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を均一に低減することができ、液晶表示面での表示不良を無くすことができる。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。
【図２】図１のＴＦＴ基板を用いた液晶パネルの平面図である。
【図３】図１のＴＦＴ基板の１画素部を拡大して示す平面図である。
【図４】図２のＡ−Ａ線及び図３のＢ−Ｂ線に沿う断面図である。
【図５】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、図２のＡ−Ａ線、Ｃ−Ｃ線及び図３のＢ−Ｂ線に沿う工程断面図（その１）である。
【図６】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、図２のＡ−Ａ線、Ｃ−Ｃ線及び図３のＢ−Ｂ線に沿う工程断面図（その２）である。
【図７】図４の画素部コンタクトスルーホールの形成方法を示す工程断面図（その１）である。
【図８】図４の画素部コンタクトスルーホールの形成方法を示す工程断面図（その２）である。
【図９】図４の信号線端子部の形成方法を示す工程断面図である。
【図１０】この発明の第２の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。
【図１１】図１０のＴＦＴ基板の１画素部を拡大して示す平面図である。
【図１２】図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その１）である。
【図１３】図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その２）である。
【図１４】図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その３）である。
【図１５】第１の実施の形態に示したＩＴＯスパッタ時の基板温度と縦筋ムラ発生率の関係の一例をグラフで示す説明図である。
【図１６】非加熱ＩＴＯスパッタ時の酸素流量比と層抵抗値の関係の一例をグラフで示す説明図である。
【図１７】非加熱ＩＴＯスパッタ後に２００℃でアニールした後の基板内層抵抗分布の様子の一例を示す説明図である。
【図１８】ＩＴＯスパッタ時の基板温度とエッチング残渣の関係を表で示す説明図である。
【図１９】非加熱ＩＴＯスパッタ後のアニール温度と基板内線幅均一性、有機絶縁膜の色つきの関係を表で示す説明図である。
【図２０】第１の実施の形態において、上下信号線端子部のコンタクト抵抗値差と縦筋ムラの関係を表で示す説明図である。
【図２１】この発明に係る製造方法により製造された液晶表示装置の透明導電膜と下層金属膜の接続部を透過型電子顕微鏡により観察した結果の一例を概念的に示す説明図である。
【図２２】従来のＴＦＴを用いた透過型液晶表示装置におけるアクティブマトリクス基板の１画素部分の構成を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。
【発明を実施するための形態】
【００３５】
以下、この発明の実施の形態について図面を参照して説明する。
【００３６】
（第１の実施の形態）
図１は、この発明の第１の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。図１に示すＴＦＴ基板１０は、後述する対向基板１７との間に液晶を挟み込んで、液晶表示装置の液晶パネルを形成する（図２，４参照）。
【００３７】
ＴＦＴ基板１０の対向基板側面には、複数の信号線１１と走査線１２が、互いに交差するマトリクス状に配置され、信号線１１と走査線１２の交差部分に、ＴＦＴ１３が形成されている。
【００３８】
このＴＦＴ基板１０は、特に、ＴＦＴ１３の上にカラーフィルタ（ＣＦ）を載せたＣＦｏｎＴＦＴ構造を有する高精細の液晶パネルに用いられるものである。
【００３９】
高精細の液晶パネルの場合、パネルの縦方向に沿って配置された信号線１１の隣接間隔が狭くなるので、信号線１１の一端に設けられた信号線端子１４を、交互に或いは複数本毎に逆向きになるようにＴＦＴ基板１０の両側に位置させている。パネルの横方向に沿って配置された走査線１２は、一端に設けられた走査線端子１５を同一側に位置させている。
【００４０】
信号線１１は、ＴＦＴ１３のソース電極に接続され、ソース電極へデータ信号を入力する。走査線１２は、ＴＦＴ１３のゲート電極に接続され、走査線１２からゲート電極へ入力される走査信号によってＴＦＴ１３が駆動され、ドレイン電極に接続される画素電極にデータ信号が書き込まれる。
【００４１】
図２は、図１のＴＦＴ基板を用いた液晶パネルの平面図であり、図３は、図１のＴＦＴ基板の１画素部を拡大して示す平面図である。図４は、図２のＡ−Ａ線及び図３のＢ−Ｂ線に沿う断面図である。
【００４２】
図２及び図４に示すように、液晶パネル１６は、共にガラス等の透明絶縁性基板からなる矩形状のＴＦＴ基板１０と対向基板１７を有し、両基板１０，１７間には液晶Ｌ（図４参照）が挟み込まれている。
【００４３】
ＴＦＴ基板１０の上面には、ブラックマトリクス１８が形成されており、ブラックマトリクス１８には、画素電極３３（図４参照）に対応して、複数の開口部１９（図２参照）が開けられている。各開口部１９は、例えば、赤色カラーフィルタの開口部１９Ｒ、緑色カラーフィルタの開口部１９Ｇ、青色カラーフィルタの開口部１９Ｂとして、順番に繰り返し配置される。
【００４４】
このＴＦＴ基板１０と対向基板１７は、所定ギャップを有し重ね合わせた状態で、周縁に沿って配置されたシール材２０により固定されている。ＴＦＴ基板１０の周辺部には、縦方向両側にＨ側端子２１（信号線端子１４）が、横方向一方側にＶ側端子２２（走査線端子１５）が、それぞれ対向基板１７から露出させて複数個並設されている。
【００４５】
横方向他方側のシール材２０には、両基板１０，１７間に液晶Ｌを注入するための注入口２３が開けられている。この注入口２３は、液晶Ｌ注入後、封口材２４により封止される。
【００４６】
図３及び図４に示すように、ＴＦＴ基板１０の上には、ゲート電極２５が設けられ、ゲート電極２５を覆うようにゲート絶縁膜２６が形成されている。ゲート絶縁膜２６の上には、ゲート電極２５と重畳するように、半導体層２７が設けられ、この半導体層２７の中央部上で隔てられたソース電極２８、ドレイン電極２９が、半導体層２７に接続されている。これら半導体層２７、ソース電極２８及びドレイン電極２９を覆って、パッシベーション膜３０が成膜され、ＴＦＴ１３が形成される。
【００４７】
パッシベーション膜３０の上には、ＴＦＴ１３に対応してブラックマトリクス１８が、Ｈ側端子２１及びＶ側端子（図示しない）近傍に額縁ブラックマトリクス１８ａが、それぞれ形成されると共に、画素表示領域に対応した部分に、赤色のカラーフィルタ３１Ｒ、青色のカラーフィルタ３１Ｂ、及び緑色のカラーフィルタ（図示しない）が形成されている。
【００４８】
これら各カラーフィルタ３１とパッシベーション膜３０を覆って、オーバーコート膜３２が形成され、オーバーコート膜３２の上に、ＩＴＯ膜からなる透明な複数の画素電極３３が、マトリクス状に配置される。
【００４９】
このように、ＴＦＴ１３をスイッチング素子として用いる場合は、ドレイン電極２９が画素電極３３との接続用引き出し電極として機能し、オーバーコート膜３２とパッシベーション膜３０を貫通して設けたコンタクトスルーホール３４を介して、ドレイン電極２９と画素電極３３が接続される。
【００５０】
ＴＦＴ１３のゲート電極２５には走査線１２が接続され、ソース電極２８には信号線１１が接続され、ドレイン電極２９には、コンタクトスルーホール３４を介して画素電極３３が接続されている。このＴＦＴ１３には、走査線１２、ゲート電極２５を通してスイッチング信号が、信号線１１、ソース電極２８を通して映像信号が入力され、画素電極３３への電荷の書き込みが行われる。
【００５１】
なお、コンタクトスルーホール３４の周囲は覆わずに、ブラックマトリクス１８及びカラーフィルタ３１が形成されている。
【００５２】
画素電極３３が形成されたＴＦＴ基板１０の表面には、画素電極３３を覆って配向膜３５が形成される。一方、対向基板１７の表面には、透明共通電極３８が形成され、これを覆って配向膜３７が形成される。これらのＴＦＴ基板１０と対向基板１７との間に面内スペーサ３６を介在させ、液晶Ｌを挟み込み液晶パネルが形成される。透明共通電極３８と画素電極３３との間の液晶Ｌ層（図４参照）により、画素容量が形成される。
【００５３】
なお、ＴＦＴ基板１０の下面と対向基板１７の上面、即ち、互いの対向面ではない側の面には、それぞれＴＦＴ側偏光板３９と対向側偏光板４０が設けられている。
【００５４】
図５及び図６は、図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、図２のＡ−Ａ線、Ｃ−Ｃ線及び図３のＢ−Ｂ線に沿う工程断面図（その１、その２）である。
【００５５】
図５及び図６に示すように、先ず、例えば、板厚が約０．７ｍｍの無アルカリガラスからなるガラス基板１０ａの上に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ積層膜、Ｍｏ／Ａｌ積層膜等からなる導電層を約１００〜３００ｎｍの膜厚で成膜し、フォトリソ工程により、ゲート電極２５、走査線（図示しない）、走査線端子部であるＶ側端子（図示しない）を形成する。
【００５６】
その後、プラズマＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により、シリコン窒化膜（ＳｉＮｘ）からなるゲート絶縁膜２６を約３００〜５００ｎｍの膜厚で、更に、アモルファスシリコン（ａ−Ｓｉ）を約１５０〜３００ｎｍの膜厚で、リンがドープされたアモルファスシリコン（ｎ+ ａ−Ｓｉ）を約３０〜５０ｎｍの膜厚で、順次成膜し、フォトリソ工程により半導体層２７を形成する。
【００５７】
次に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ／Ｃｒ積層膜、Ｍｏ／Ａｌ／Ｍｏ積層膜等からなる導電層を約１００〜４００ｎｍの膜厚で成膜し、フォトリソ工程により、ソース電極２８、ドレイン電極２９、信号線（図示しない）、信号線端子部であるＨ側端子２１を形成する。
【００５８】
その後、プラズマＣＶＤにより、シリコン窒化膜（ＳｉＮｘ）等の無機膜からなるパッシベーション膜３０を約１００〜２００ｎｍの膜厚で成膜する（図５（ａ）参照）。
【００５９】
次に、ブラックマトリクス１８及び額縁ブラックマトリクス１８ａを、ネガ型感光性アクリル系顔料分散レジスト或いはカーボン系レジストを用いて、膜厚が約１〜３μｍ、光学濃度（ＯＤ値）が３以上、シート抵抗値が１×１０10Ω／□以上、に形成する（図５（ｂ）参照）。
【００６０】
次に、ネガ型感光性アクリル系顔料分散レジストを用いて、膜厚が約１．０〜１．５μｍの赤色カラーフィルタ３１Ｒを形成する。赤色カラーフィルタ３１Ｒと同様に、青色カラーフィルタ３１Ｂ及び緑色カラーフィルタ（図示しない）の各色層を形成する（図５（ｃ）参照）。
【００６１】
次に、ポジ型感光性ノボラック系レジストを用いて、膜厚が約２．０〜３．５μｍの有機絶縁膜であるオーバーコート膜３２を、コンタクトスルーホール形成部分を開口したパターンに形成する。
【００６２】
その後、フォトリソ工程により、プラズマエッチングを行い、パッシベーション膜３０をドライエッチングして、コンタクトスルーホール３４を形成する。このとき、コンタクトスルーホール３４形成と同時に、Ｈ側端子２１の上のパッシベーション膜３０、及びＶ側端子の上のパッシベーション膜３０とゲート絶縁膜（図示しない）も除去する。
【００６３】
ここで、プラズマエッチングは、ＳＦ6 やＣＦ4 、ＣＨＦ3 等のフッ素系のガスを高周波放電させ、これらのラジカルでエッチングを行う。ガス圧力や流量、放電パワー等を最適化し、コンタクトスルーホールの形状を良好なものにする（図５（ｄ）参照）。
【００６４】
次に、オーバーコート膜３２及びコンタクトスルーホール３４から露出したドレイン電極２９上に、後述するスパッタリングにより、ＩＴＯ膜からなる膜厚が約４０〜１２０ｎｍの透明導電膜を成膜し、フォトリソ工程により画素電極３３を形成する。このとき、Ｈ側端子２１及びＶ側端子（図示しない）の上にも透明導電膜を成膜し、画素電極３３と同時に、信号線端子部であるＨ側端子２１に接続する接続電極４１、及び走査線端子部であるＶ側端子に接続する接続電極（図示しない）を形成する（図６（ｅ）参照）。
【００６５】
次に、このＴＦＴ基板１０に、ポリイミド系の配向剤からなる膜厚が３０〜６０ｎｍの配向膜３５を形成し、配向処理をした後、エポキシ系樹脂接着剤からなるシール材２０を、ＴＦＴ基板１０の周縁に沿って形成する（図６（ｆ）参照）。
【００６６】
同様に、例えば、板厚が約０．７ｍｍの無アルカリガラスからなるガラス基板に、ＩＴＯ膜からなる膜厚が約８０〜１５０ｎｍ、シート抵抗値が２０〜４０Ω／□の透明導電膜を成膜し、対向側の透明共通電極３６を形成する。更に、この透明共通電極３６の上に、ポリイミド系の配向剤からなる膜厚が３０〜６０ｎｍの配向膜３７を形成し、配向処理をして、対向基板１７とする。
【００６７】
その後、シール材２０と面内スペーサ（図示しない）を介して、ＴＦＴ基板１０の上に対向基板１７を重ね合わせ、注入口２３から両基板１０，１７間に、フッ素系化合物からなる液晶Ｌを注入した後、ＵＶ硬化型アクリレート系樹脂からなる封口材２４により、注入口２３を封止し、所定ギャップのパネルを得る。
【００６８】
最後に、ＴＦＴ基板１０の配向膜３５とは反対側面に、ヨウ素系偏光フィルムからなるＴＦＴ側偏光板３９を形成し、対向基板１７の配向膜３７とは反対側面に、ヨウ素系偏光フィルムからなる対向側偏光板４０を形成する。これにより、ＴＦＴ基板１０を用いた液晶パネル１６が形成される（図６（ｇ）参照）。
【００６９】
図７及び図８は、図４の画素部コンタクトスルーホールの形成方法を示す工程断面図（その１及びその２）である（図３におけるＢ−Ｂ線と垂直方向の断面図である）。
【００７０】
図７及び図８に示すように、先ず、ガラス基板１０ａの上に、ゲート絶縁膜２６を形成し、その上にドレイン電極２９を形成した後、ドレイン電極２９を覆ってパッシベーション膜３０を形成する（図７（ａ）参照）。
【００７１】
次に、例えば、青色カラーフィルタ３１Ｂからなる色層を、ドレイン電極２９の上の中央部分を除いて形成し（図７（ｂ）参照）、更に、オーバーコート膜３２を、色層を覆ってコンタクトスルーホール形成部分に開口を有するパターン状に形成する（図７（ｃ）参照）。
【００７２】
次に、フォトリソ工程により、パッシベーション膜３０をエッチングして、ドレイン電極２９を露出させるコンタクトスルーホール３４を形成する。（図８（ｄ）参照）。
【００７３】
次に、コンタクトスルーホール３４から露出したドレイン電極２９と共に、オーバーコート膜３２を覆うように、スパッタリングにより、ＩＴＯ膜からなる透明導電膜を成膜し、フォトリソ工程により画素電極３３を形成する（図８（ｅ）参照）。これにより、コンタクトスルーホール３４を介して、ドレイン電極２９と画素電極３３が接続される。
【００７４】
図９は、図４の信号線端子部の形成方法を示す工程断面図である（短辺方向の断面図である）。図９に示すように、先ず、ガラス基板１０ａの上に、ゲート絶縁膜２６を形成し、その上に信号線端子部であるＨ側端子２１を形成した後、Ｈ側端子２１を覆ってパッシベーション膜３０を成膜する（図９（ａ）参照）。ブラックマトリクス形成工程、色層形成工程では、この領域には何も形成しない。
【００７５】
次に、フォトリソ工程によりパッシベーション膜３０をエッチングして、Ｈ側端子２１を露出させるコンタクトスルーホール３４を形成する。（図９（ｂ）参照）。
【００７６】
次に、コンタクトスルーホール３４から露出したＨ側端子２１と共に、周囲のパッシベーション膜３０を覆うように、スパッタリングにより、ＩＴＯ膜からなる透明導電膜を成膜し、フォトリソ工程により接続電極４１を形成する（図９（ｃ）参照）。これにより、コンタクトスルーホール３４を介して、信号線端子部であるＨ側端子２１に接続する接続電極４１が接続される。ここで、接続電極４１の透明導電膜の成膜は、画素電極３３の透明導電膜の成膜と同時に行われる。
【００７７】
有機層間絶縁膜上にＩＴＯ膜からなる透明導電膜を成膜する際、ＴＦＴ基板１０が約１００〜１７０℃となるようにＴＦＴ基板１０を加熱する。また、透明導電膜を成膜する際、非加熱で酸素流量比（Ｏ2 ／Ａｒ）を約１％以下、望ましくは０．５％以下、更に望ましくは０．２％以下として成膜する。更に、成膜後に、約２００〜２４０℃の温度でアニールを行う。
【００７８】
（第２の実施の形態）
図１０は、この発明の第２の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。図１０に示すように、ＴＦＴ基板５０の対向基板側面には、複数の信号線１１と走査線１２が、互いに交差するマトリクス状に配置され、信号線１１と走査線１２の交差部分に、ＴＦＴ１３が形成されている。
【００７９】
そして、隣接する走査線１２の間に、共通配線（コモン線）５１を設けており、この共通配線５１と画素電極でストレージを形成するコモンストレージ方式の液晶表示装置に用いられる。
【００８０】
共通配線５１は、共通の電位を与えるために相互に結束されており、各共通配線５１の両端がそれぞれ接続された共通配線結束線５２が、ＴＦＴ基板５０の横方向両側に１本ずつＴＦＴ基板５０の縦方向に沿って設けられている。この共通配線５１と、ＴＦＴ１３のドレイン電極に接続された画素電極との間で容量が形成される。各共通配線結束線５２の端部には、それぞれ共通配線端子５３が設けられている。
【００８１】
図１１は、図１０のＴＦＴ基板の１画素部を拡大して示す平面図である。図１１に示すように、ＴＦＴ基板５０の信号線１１と走査線１２の交差区画には、櫛歯状に形成された画素電極５４と共通電極５５が交互に配置されている。
【００８２】
ＴＦＴ１３のゲート電極２５は走査線の一部を共有して形成され、ドレイン電極２９には、画素電極用のコンタクトスルーホール５６を介して画素電極５４が、共通配線５１には、共通電極用のコンタクトスルーホール５７を介して共通電極５５が、それぞれ接続され、ソース電極２８には信号線１１が接続されている。
【００８３】
このＴＦＴ１３には、走査線１２、ゲート電極２５を通してスイッチング信号が、信号線１１、ソース電極２８を通して映像信号が入力され、画素電極５４への電荷の書き込みが行われる。
【００８４】
図１２から図１４は、図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その１からその３）である。ここで、Ａ−Ａ線に沿う断面部はＴＦＴ部を示し、Ｂ−Ｂ線に沿う断面部は画素部を示し、Ｃ−Ｃ線に沿う断面部は共通電極用コンタクトスルーホール部（ＩＴＯ−ＣＯＭ部）を示す。
【００８５】
図１２から図１４に示すように、先ず、ガラス基板１０ａの上に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ積層膜、Ｍｏ／Ａｌ積層膜等からなる導電層を約１００〜３００ｎｍの膜厚で成膜し、フォトリソ工程により、ゲート電極２５、走査線（図示しない）、共通配線５１、及び走査線端子部（図示しない）を形成する（図１２（ａ）参照）。
【００８６】
次に、プラズマＣＶＤにより、シリコン窒化膜からなるゲート絶縁膜２６を約３００〜５００ｎｍの膜厚で、更に、アモルファスシリコン（ａ−Ｓｉ）を約１５０〜３００ｎｍの膜厚で、リンがドープされたアモルファスシリコン（ｎ+ ａ−Ｓｉ）を約３０〜５０ｎｍの膜厚で、順次成膜し、フォトリソ工程により半導体層２７を形成する（図１２（ｂ）参照）。
【００８７】
次に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ／Ｃｒ積層膜、Ｍｏ／Ａｌ／Ｍｏ積層膜等からなる導電層を約１００〜４００ｎｍの膜厚で成膜し、フォトリソ工程により、ソース電極２８、ドレイン電極２９、信号線層の画素電極５８、この画素電極５８を挟んで隣接する信号線１１、信号線端子部（図示しない）を、それぞれ形成する（図１２（ｃ）参照）。
【００８８】
その後、プラズマＣＶＤにより、シリコン窒化膜等の無機膜からなるパッシベーション膜３０を、約１００〜３００ｎｍの膜厚で成膜する（図１２（ｄ）参照）。
【００８９】
次に、ポジ型感光性ノボラック系レジストを用いて、膜厚が約２．０〜３．５μｍの有機絶縁膜５９を、コンタクトスルーホール形成部分に開口を有するパターン状に形成する（図１３（ｅ）参照）。
【００９０】
その後、フォトリソ工程により、プラズマエッチングを行い、パッシベーション膜３０をドライエッチングして、ドレイン電極２９を露出させる画素電極用のコンタクトスルーホール５６と、信号線端子部を露出させるコンタクトスルーホール（図示しない）を、パッシベーション膜３０及びゲート絶縁膜２６をエッチングして、共通配線５１を露出させる共通電極用のコンタクトスルーホール５７と、信号線端子部を露出させるコンタクトスルーホール（図示しない）を、それぞれ形成する。ここで、プラズマエッチングは、第１の実施の形態と同様の方法で行う（図１３（ｆ）参照）。
【００９１】
次に、両コンタクトスルーホール５６，５７、及び有機絶縁膜５９上に、ＩＴＯ膜からなる透明導電膜を成膜し、フォトリソ工程により画素電極５４と共通電極５５、及び信号線端子部、走査線端子部上の接続電極（図示しない）を形成する。このとき、信号線層の画素電極５８に対応して、有機絶縁膜５９上に画素電極５４が位置し、信号線１１に対応して、有機絶縁膜５９上に共通電極５５が位置する（図１４参照）。
【００９２】
これにより、画素電極用のコンタクトスルーホール５６を介して、ソース電極２８に接続する画素電極５４が、共通電極用のコンタクトスルーホール５７を介して、共通配線５１に接続する共通電極５５が、また、信号線、走査線端子部用のコンタクトスルーホールを介して、信号線端子部、走査線端子部に接続する接続電極が、それぞれ接続される。
【００９３】
有機層間絶縁膜上にＩＴＯ膜からなる透明導電膜を成膜する際、第１の実施の形態と全く同様に、ＴＦＴ基板５０が約１００〜１７０℃となるようにＴＦＴ基板５０を加熱する。また、透明導電膜を成膜する際、非加熱で酸素流量比（Ｏ2／Ａｒ）を約１％以下、望ましくは０．５％以下、更に望ましくは０．２％以下として成膜する。更に、成膜後に、約２００〜２４０℃の温度でアニールを行う。
【００９４】
この後、第１の実施の形態と同様に、ＴＦＴ基板５０の表面に配向膜３５を形成して配向処理を行い、ブラックマトリクス１８とカラーフィルタ３１と配向膜３７が形成され配向処理をされた対向基板１７を、シール材２０と面内スペーサ３６を介して重ね合わせ、液晶Ｌを挟み込んで、広視野角、高開口率の液晶表示パネルが形成される。
【００９５】
第１の実施の形態及び第２の実施の形態において、上述したように、有機絶縁膜５９上にＩＴＯ膜からなる透明導電膜を成膜する際、加熱温度を約１００〜１７０℃とする、或いは非加熱で酸素流量比（Ｏ2 ／Ａｒ）を約１％以下、望ましくは０．５％以下、更に望ましくは０．２％以下として成膜し、更に、スパッタ後に、約２００〜２４０℃の温度でアニールを行うことが重要である。
【００９６】
上記条件を得る基になった、透明導電膜をスパッタした場合の縦筋ムラ発生率や層抵抗値の関係、或いはエッチング残渣や有機絶縁膜の色つきの関係等を、以下に示す。
【００９７】
図１５は、第１の実施の形態に示したＩＴＯスパッタ時の基板温度と縦筋ムラ発生率の関係の一例をグラフで示す説明図である。図１５に示すように、ＩＴＯスパッタ時にＴＦＴ基板１０を加熱して、基板温度を、常温から５０℃、１００℃、１５０℃、更に２００℃と高めていった場合、縦筋ムラの発生率は徐々に低下し、常温では約４０％だったのが、１００℃では約５％となり１５０℃ではほぼ０となった。
【００９８】
この際、基板加熱は、成膜室とは独立した加熱室で事前に行い、有機絶縁膜からのガス出しを十分に行うことが望ましい。この場合、成膜室で保温のための加熱を行うかどうかは、どちらでもよい。
【００９９】
図１６は、非加熱ＩＴＯスパッタ時の酸素流量比と層抵抗値の関係の一例をグラフで示す説明図である。図１６に示すように、ＩＴＯスパッタ時に酸素流量比（Ｏ2 ／Ａｒ）を、ほぼ０％からほぼ２．５％まで高めていった場合、層抵抗値は徐々に増加し、０．５％で約６５Ω／□、１％で約８０Ω／□、１．５％で約１１０Ω／□となり、同様に、層抵抗値のバラツキ３σも徐々に増加し、０．５％で約８Ω／□、１％で約２３Ω／□、１．５％で約３９Ω／□となった。
【０１００】
図１７は、非加熱ＩＴＯスパッタ後に２００℃でアニールした後の基板内層抵抗分布の様子の一例を示す説明図である。図１７に示すように、ＩＴＯスパッタ時の酸素流量比（Ｏ2 ／Ａｒ）を０．０５％、０．８％、２．１％へと高めていった場合、層抵抗値の増加に連れて基板内層抵抗値の分布状況も悪化した。
【０１０１】
図１８は、ＩＴＯスパッタ時の基板温度とエッチング残渣の関係を表で示す説明図である。ここで、ＩＴＯ膜のエッチングは、塩化第２鉄系及び王水系のエッチング液を用いて行った。図１８に示すように、基板温度が１００℃、１５０℃、１７０℃の場合、ＩＴＯのエッチング残渣は無く問題とならなかったが、２００℃の場合、ＩＴＯのエッチング残渣が多くエッチング不可能となる。
【０１０２】
これは、有機絶縁膜からの出ガスによりＩＴＯ膜が変質するためと思われる。従って、ＩＴＯスパッタ時の基板温度は、１７０℃以下にすることが望ましい。
【０１０３】
図１９は、非加熱ＩＴＯスパッタ後のアニール温度と基板内線幅均一性、有機絶縁膜の色つきの関係を表で示す説明図である。図１９に示すように、ＩＴＯ線幅均一性は、第２の実施の形態においてアニール温度が１５０℃のとき表示不良となり、有機絶縁膜の色つきは、アニール温度が２４０℃のとき許容範囲内であるが、２５０℃のとき透過率が大幅に低下する。
【０１０４】
これは、有機絶縁膜のレジスト材料が２４０℃以上で分解されるからである。従って、ＩＴＯスパッタ後のアニール温度は、２００〜２４０℃の範囲にすることが望ましく、更に望ましくは、２００〜２３０℃の範囲にするのがよい。
【０１０５】
図２０は、第１の実施の形態において、上下信号線端子部のコンタクト抵抗値差と縦筋ムラの関係を表で示す説明図である。図２０に示すように、上下信号線端子部のコンタクト抵抗値差が０Ω及び１０００Ωの場合、縦筋ムラは認められないが、コンタクト抵抗値差が１５００Ωのときは薄く縦筋ムラが認められ、３０００Ωの場合ははっきり縦筋ムラが認められる。従って、上下信号線端子部のコンタクト抵抗値差は、１５００Ω以下にすることが望ましく、更に望ましくは、１０００Ω以下にするのがよい。
【０１０６】
また、上記製造方法により製造された、画素電極が有機層間絶縁膜上に形成される液晶表示装置は、透明導電膜と下層金属膜との接続部において透明導電膜が結晶性を有することが望ましい。これは、透過型電子顕微鏡（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いた観察の結果から、下層金属膜に接する透明導電膜の部分に結晶性があると判断できる場合、不良とならないことが認められたことによる。
【０１０７】
図２１は、この発明に係る製造方法により製造された液晶表示装置の透明導電膜と下層金属膜の接続部を透過型電子顕微鏡により観察した結果の一例を概念的に示す説明図である。
【０１０８】
図２１に示すように、透明導電膜と下層金属膜との接続部に結晶格子が見える場合、即ち、原子配列が界面部分に到達している場合（（ａ）参照）は、ＩＴＯの格子がＣｒと繋がっており、このとき縦筋ムラは発生しない。一方、結晶格子が殆ど見えない場合（（ｂ）参照）は、ＩＴＯの格子がＣｒと繋がっておらず、このとき縦筋ムラが発生する。このように、ＩＴＯ／Ｃｒ界面の詳細構造に基づいて、良品か不良品かを判断することができる。
【０１０９】
従って、有機層間絶縁膜上に走査線及び信号線と分離された画素電極を有する液晶表示装置は、以下の各種条件により形成することが望ましい。
【０１１０】
１．透明導電膜のスパッタ時の基板温度を１００〜１７０℃で行う。
２．透明導電膜のスパッタ前に同一真空中で基板加熱を行った後に、スパッタエッチングを行う。つまり、基板を成膜チャンバへ入れる前に加熱チャンバで加熱することで、予めガスを出しておく。更に、スパッタエッチングにより、コンタクトスルーホール部において、下層金属膜表面の酸化物やフッ化物属を除去する。
３．透明導電膜のスパッタを非加熱で行い、酸素流量比を１％以下とし、且つ、スパッタ後アニールを行う。このとき、アニールを２００〜２４０℃の温度で行う。
【０１１１】
これらの条件は、透明導電膜をＩＴＯ膜とし、下層金属をＣｒ又はＣｒを主体とした場合に、特に顕著な効果がある。
【０１１２】
パッシベーション膜及びゲート絶縁膜に開口するコンタクトスルーホールのエッチングは、通常、ＣＦ4 やＣＦ6 等のガスを用いて行われるが、下層金属膜がＣｒ又はＣｒを主体とする合金の場合は、オーバーエッチング時にＣｒ又はＣｒを主体とする合金はエッチングされず、Ｆ元素が金属膜表面にノックオンされ、透明導電膜と下層金属膜との間のコンタクト抵抗値を上昇させるからである。
【０１１３】
このコンタクトスルーホールのエッチングは、エネルギの低いラジカルによるプラズマエッチングで行うことが望ましい。コンタクトスルーホールのエッチングで通常用いられるイオンによるリアクティブイオンエッチングは、エネルギが高く、ＩＴＯ／Ｃｒ界面分析の結果、Ｆ元素がＣｒ膜表面に多量にノックオンされることが分かった。
【０１１４】
以上のように、コンタクト抵抗値の増大を抑制する方法として、上記条件が効果のあることが、本発明者の実験で確認された。
【０１１５】
このように、この発明によれば、有機層間構造を有する高精細の液晶パネルやコモンストレージを採用した液晶パネルにおいて、画素電極を構成するＩＴＯ膜の成膜条件、例えば、加熱温度や酸素流量等を最適化する。
【０１１６】
つまり、予め、加熱室で基板を加熱してガスを出してしまった後に、成膜室に入れて、ＩＴＯスパッタ時の基板温度を７０℃〜１７０℃に制御したり、スパッタを非加熱で行い、酸素流量比を１％以下とし、且つ、スパッタ後に２００℃〜２４０℃のアニールを行うことにより、コンタクトスルーホール部の下層金属膜上のＩＴＯ膜に、全体的に結晶性を生じさせるようにした。
【０１１７】
これにより、有機層間膜からの出ガスの影響を無くして、ＩＴＯ膜の膜質が結晶性を有するように改善され、コンタクト抵抗値の上昇や基板面内での不均一性を招くことなく、ＩＴＯ膜と下層金属膜間のコンタクト抵抗を低減させ、且つ、均一に安定化させることができる。
【０１１８】
この結果、高精細パネルでの縦筋ムラを抑制することができ、また、コモンストレージ型のＴＮ、ＩＰＳパネルにおける横クロストークを低減することができる。
【０１１９】
なお、前述の実施の形態では、塗布系の絶縁膜として、感光性ノボラック系レジストのような有機絶縁膜を用いた例を示したが、勿論ポリイミド樹脂やアクリル樹脂を用いてもよいし、シリコン酸化膜やシリコン窒化膜等の無機系樹脂材料であってもよい。また、感光性でなく非感光性のものでもよい。この場合は、通常のフォトリソ工程と同様に、現像後にエッチング工程とレジスト剥離工程が必要になる。
【０１２０】
また、前述の実施の形態では、塗布系の絶縁膜の形成工程とパッシベーション膜の開口工程は、別々のフォトリソ工程である例を示したが、同一のフォトリソ工程で開口してもよい。
【０１２１】
また、前述の実施の形態では、逆スタガチャネルエッチ型ＴＦＴを有する液晶表示装置について述べたが、チャネル保護型や順スタガ型ＴＦＴでもよく、また、スタガード型ＴＦＴのみならず、コプレーナ型のＴＦＴについても適用できることは言うまでもない。また、ａ−ＳｉＴＦＴのみならず、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用できる。更に、スイッチング素子はＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）であってもよい。
【符号の説明】
【０１２２】
１０，５０ ＴＦＴ基板
１１ 信号線
１２ 走査線
１３ ＴＦＴ
１４ 信号線端子
１５ 走査線端子
１６ 液晶パネル
１７ 対向基板
１８ ブラックマトリクス
１８ａ 額縁ブラックマトリクス
１９，１９Ｒ，１９Ｇ，１９Ｂ 開口部
２０ シール材
２１ Ｈ側端子
２２ Ｖ側端子
２３ 注入口
２４ 封口材
２５ ゲート電極
２６ ゲート絶縁膜
２７ 半導体層
２８ ソース電極
２９ ドレイン電極
３０ パッシベーション膜
３１Ｒ，３１Ｂ，３１Ｇ カラーフィルタ
３２ オーバーコート膜
３３，５４，５８ 画素電極
３４，５６，５７ コンタクトスルーホール
３５，３７ 配向膜
３６ 面内スペーサ
３８ 透明共通電極
３９ ＴＦＴ側偏光板
４０ 対向側偏光板
５１ 共通配線
５２ 共通配線結束線
５３ 共通配線端子
５５ 共通電極
５９ 有機絶縁膜
Ｌ 液晶
【技術分野】
【０００１】
この発明は、液晶表示装置及びその製造方法に関し、特に、有機膜等塗布系の絶縁膜を層間膜に用いた構造の高精細パネルを有する液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、画素電極を駆動制御するスイッチング素子として、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）やＭＩＭ（ｍｅｔａｌｉｎｓｕｌａｔｏｒ ｍｅｔａｌ）を用いた、透過型の液晶表示装置が広く用いられている。
【０００３】
図２２は、従来のＴＦＴを用いた透過型液晶表示装置（特開平９−１５２６２５号公報参照）におけるアクティブマトリクス基板の１画素部分の構成を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。この透過型液晶表示装置のアクティブマトリクス基板には、複数の画素電極がマトリクス状に形成されている。
【０００４】
図２２（ａ）に示すように、画素電極１の周囲には、走査信号を供給する走査線２ａと表示信号を供給する信号線２ｂが、その一部を画素電極１の外周部分とオーバラップさせて設けられている。走査線２ａと信号線２ｂの交差部には、画素電極１に接続されるＴＦＴ３が設けられている。
【０００５】
ＴＦＴ３のゲート電極は走査線２ａに、ソース電極は信号線２ｂに、それぞれ接続され、ドレイン電極は、接続電極４ａ更にコンタクトホール５を介して、画素電極１に接続されると共に、接続電極４ａを介して付加容量電極４ｂに接続されている。
【０００６】
図２２（ｂ）に示すように、透明絶縁性基板６の上には、ゲート電極３ａ、ゲート絶縁膜７ａ、半導体層８ａが順次積層され、その中央部上にチャネル保護層８ｂが設けられている。更に、半導体層８ａを覆い、且つ、チャネル保護層８ｂ上で分断された状態で、ソース電極３ｂ及びドレイン電極３ｃとなるアモルファスシリコン（ｎ+ ａ−Ｓｉ）層が設けられている。
【０００７】
ソース電極３ｂの端部上には、透明導電膜と金属層の２層構造の信号線２ｂが設けられている。ドレイン電極３ｃの端部上にも、透明導電膜と金属層が設けられ、透明導電膜は延長されて接続電極４ａとしてドレイン電極３ｃと画素電極１を接続すると共に、付加容量電極４ｂに接続されている。更に、ＴＦＴ３、走査線２ａ、信号線２ｂ、及び接続電極４ａを覆って層間絶縁膜（パッシベーション膜）９が設けられている。
【０００８】
次に、上記構成を有するアクティブマトリクス基板の製造工程を説明する。先ず、ガラス等の透明絶縁性基板６上に、ゲート電極３ａを形成し、ゲート絶縁膜７ａ、アモルファスシリコン（ａ−Ｓｉ）を順次成膜した後、パターニングして半導体層８ａを形成する。次に、ゲート電極上に対応してチャネル保護膜８ｂを形成し、これと半導体層８ａを覆ってアモルファスシリコン（ｎ+ ａ−Ｓｉ）層を成膜し、パターニングしてソース電極３ｂ及びドレイン電極３ｃを形成する。
【０００９】
続いて、ソース電極３ｂ及びドレイン電極３ｃの上に、有機膜からなる層間絶縁膜９を形成し、コンタクトホール５を開口する。その後、層間絶縁膜９を覆って、インジウムスズ酸化（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ：ＩＴＯ）膜をスパッタリングにより成膜し、ＩＴＯからなる透明な複数の画素電極１を形成する。
【００１０】
なお、コンタクトホール５を形成した後、有機膜からなる層間絶縁膜９の表面に、酸素プラズマによる灰化処理を行うことにより、ＩＴＯ膜と有機膜の間の密着性を向上させると共に、ＩＴＯ膜と付加容量電極の金属膜との間の接続不良を抑制している。
【００１１】
このように、層間絶縁膜９として、それまでの無機膜に代えて無機膜より比誘電率が低い有機膜を用いるのは、開口率を向上するために画素電極１と信号線を一部オーバラップさせたとき、信号線と画素電極の容量結合を小さくし、クロストークを抑制するためである。
【００１２】
従来、有機膜からなる層間絶縁膜９上にＩＴＯ膜を成膜する場合、ＩＴＯ膜のパターニング性向上を図るため、透明絶縁性基板６を加熱する加熱スパッタリングが用いられている。
【００１３】
加熱スパッタリングを用いたＩＴＯ膜の成膜方法として、例えば、特許２５２０３９９号公報では、スパッタリングに際し基板温度を１８０℃以上２５０℃以下とすることがカラーフィルタ劣化を起こすことなく良質のＩＴＯ膜を形成できる条件である、と述べられている。前述した特開平９−１５２６２５号公報では、ＩＴＯ膜の成膜条件については、何も述べられていない。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平９−１５２６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、ＩＴＯ膜の成膜を、加熱スパッタリングで行うと、有機絶縁膜からの出ガスによりＩＴＯ膜が変質してしまい、エッチング残渣が生じてパターニングできなくなってしまう。これは、ウェットエッチングの場合、特に顕著である。
【００１６】
そこで、有機絶縁膜上のＩＴＯ膜の成膜を、非加熱スパッタリングで行うことが考えられるが、非加熱スパッタリングを用いた場合、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗が増大してしまう。
【００１７】
このコンタクト抵抗の増大に伴って、基板面内におけるコンタクト抵抗の均一性が確保できなくなった場合、特に、信号線と信号線の間が狭いために、信号線端子を交互に、或いは複数本毎に交互に逆向きになるように、基板の両側に配置した高精細パネルにおいて、影響が大きく、表示面に縦筋ムラを発生させることになる。
【００１８】
また、コンタクト抵抗の増大は、コモンストレージ方式のＴＮ（ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）型や、ＩＰＳ（ｉｎ ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）型のパネルにおいて、横クロストーク現象を発生させてしまう。
【００１９】
つまり、コモンストレージ方式の場合、共通配線（コモン配線）に共通の電位を与えるため、共通配線を相互に結束する必要があるが、結束を層間絶縁膜（パッシベーション膜）上のＩＴＯ膜で行うようなＴＦＴ構造を採用した場合、有機層間膜を用いているためにコンタクト抵抗が高くなってしまう。従って、共通配線全体の抵抗が高くなることが避けられない。
【００２０】
この発明の目的は、塗布系の絶縁膜上のＩＴＯ膜の成膜に際し、エッチング残渣を生じさせず、且つ、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を低減することにより、液晶表示面での表示不良を無くすことができる液晶表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、この発明に係る液晶表示装置の製造方法は、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、前記層間絶縁膜上へ透明導電膜を成膜する際の前記基板の温度を、１００℃〜１７０℃とすることを特徴としている。
【００２２】
また、この液晶表示装置の製造方法において、前記基板の加熱を行う処理と、次に、スパッタエッチを行う処理と、次に、前記透明導電膜を成膜する処理とを同一真空中で行うことを特徴としている。
【００２３】
また、この発明に係る液晶表示装置の製造方法は、前記層間絶縁膜上へ透明導電膜を非加熱で成膜し、成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことを特徴としている。
【００２４】
また、この液晶表示装置の製造方法において、前記アニールを２００℃〜２４０℃で行うことを特徴としている。
【００２５】
また、この発明に係る液晶表示装置の製造方法において、前記パッシベーション膜の開口を、プラズマエッチングで行うことを特徴としている。
【００２６】
また、この液晶表示装置の製造方法において、前記透明導電膜をＩＴＯにより形成し、前記透明導電膜に接続する金属膜をクロムまたはクロムを主体とする合金により形成することを特徴としている。
【００２７】
更に、上記目的を達成するため、この発明に係る液晶表示装置は、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置において、前記層間絶縁膜上に成膜される透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴としている。
【００２８】
また、この液晶表示装置において、複数の信号線への入力が、前記基板の対向する両側に配置された各信号線端子から行われる構造を有し、前記各信号線端子の透明導電膜と金属膜とのコンタクト抵抗同士の差が１５００Ω以下であることを特徴としている。
【００２９】
上記構成を有することにより、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置は、層間絶縁膜上へ透明導電膜を成膜する際の基板の温度を１００℃〜１７０℃として製造される。
【００３０】
また、層間絶縁膜上へ透明導電膜を非加熱で成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことにより製造される。
【００３１】
これにより、コンタクトスルーホール部での下層金属膜上でのＩＴＯ膜が結晶性を有するようになり、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を均一に低減することができ、液晶表示面での表示不良を無くすことができる。
【発明の効果】
【００３２】
以上説明したように、この発明によれば、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置は、塗布系の層間絶縁膜上へ透明導電膜を成膜する際の基板の温度を１００℃〜１７０℃として製造される。また、層間絶縁膜上へ透明導電膜を非加熱で成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことにより製造される。
【００３３】
これにより、コンタクトスルーホール部での下層金属膜上でのＩＴＯ膜が結晶性を有するようになり、層間絶縁膜上のＩＴＯ膜のエッチング時にエッチング残渣を生じさせず、且つ、ＩＴＯ膜と下層金属膜との間のコンタクト抵抗を均一に低減することができ、液晶表示面での表示不良を無くすことができる。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。
【図２】図１のＴＦＴ基板を用いた液晶パネルの平面図である。
【図３】図１のＴＦＴ基板の１画素部を拡大して示す平面図である。
【図４】図２のＡ−Ａ線及び図３のＢ−Ｂ線に沿う断面図である。
【図５】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、図２のＡ−Ａ線、Ｃ−Ｃ線及び図３のＢ−Ｂ線に沿う工程断面図（その１）である。
【図６】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、図２のＡ−Ａ線、Ｃ−Ｃ線及び図３のＢ−Ｂ線に沿う工程断面図（その２）である。
【図７】図４の画素部コンタクトスルーホールの形成方法を示す工程断面図（その１）である。
【図８】図４の画素部コンタクトスルーホールの形成方法を示す工程断面図（その２）である。
【図９】図４の信号線端子部の形成方法を示す工程断面図である。
【図１０】この発明の第２の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。
【図１１】図１０のＴＦＴ基板の１画素部を拡大して示す平面図である。
【図１２】図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その１）である。
【図１３】図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その２）である。
【図１４】図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その３）である。
【図１５】第１の実施の形態に示したＩＴＯスパッタ時の基板温度と縦筋ムラ発生率の関係の一例をグラフで示す説明図である。
【図１６】非加熱ＩＴＯスパッタ時の酸素流量比と層抵抗値の関係の一例をグラフで示す説明図である。
【図１７】非加熱ＩＴＯスパッタ後に２００℃でアニールした後の基板内層抵抗分布の様子の一例を示す説明図である。
【図１８】ＩＴＯスパッタ時の基板温度とエッチング残渣の関係を表で示す説明図である。
【図１９】非加熱ＩＴＯスパッタ後のアニール温度と基板内線幅均一性、有機絶縁膜の色つきの関係を表で示す説明図である。
【図２０】第１の実施の形態において、上下信号線端子部のコンタクト抵抗値差と縦筋ムラの関係を表で示す説明図である。
【図２１】この発明に係る製造方法により製造された液晶表示装置の透明導電膜と下層金属膜の接続部を透過型電子顕微鏡により観察した結果の一例を概念的に示す説明図である。
【図２２】従来のＴＦＴを用いた透過型液晶表示装置におけるアクティブマトリクス基板の１画素部分の構成を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。
【発明を実施するための形態】
【００３５】
以下、この発明の実施の形態について図面を参照して説明する。
【００３６】
（第１の実施の形態）
図１は、この発明の第１の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。図１に示すＴＦＴ基板１０は、後述する対向基板１７との間に液晶を挟み込んで、液晶表示装置の液晶パネルを形成する（図２，４参照）。
【００３７】
ＴＦＴ基板１０の対向基板側面には、複数の信号線１１と走査線１２が、互いに交差するマトリクス状に配置され、信号線１１と走査線１２の交差部分に、ＴＦＴ１３が形成されている。
【００３８】
このＴＦＴ基板１０は、特に、ＴＦＴ１３の上にカラーフィルタ（ＣＦ）を載せたＣＦｏｎＴＦＴ構造を有する高精細の液晶パネルに用いられるものである。
【００３９】
高精細の液晶パネルの場合、パネルの縦方向に沿って配置された信号線１１の隣接間隔が狭くなるので、信号線１１の一端に設けられた信号線端子１４を、交互に或いは複数本毎に逆向きになるようにＴＦＴ基板１０の両側に位置させている。パネルの横方向に沿って配置された走査線１２は、一端に設けられた走査線端子１５を同一側に位置させている。
【００４０】
信号線１１は、ＴＦＴ１３のソース電極に接続され、ソース電極へデータ信号を入力する。走査線１２は、ＴＦＴ１３のゲート電極に接続され、走査線１２からゲート電極へ入力される走査信号によってＴＦＴ１３が駆動され、ドレイン電極に接続される画素電極にデータ信号が書き込まれる。
【００４１】
図２は、図１のＴＦＴ基板を用いた液晶パネルの平面図であり、図３は、図１のＴＦＴ基板の１画素部を拡大して示す平面図である。図４は、図２のＡ−Ａ線及び図３のＢ−Ｂ線に沿う断面図である。
【００４２】
図２及び図４に示すように、液晶パネル１６は、共にガラス等の透明絶縁性基板からなる矩形状のＴＦＴ基板１０と対向基板１７を有し、両基板１０，１７間には液晶Ｌ（図４参照）が挟み込まれている。
【００４３】
ＴＦＴ基板１０の上面には、ブラックマトリクス１８が形成されており、ブラックマトリクス１８には、画素電極３３（図４参照）に対応して、複数の開口部１９（図２参照）が開けられている。各開口部１９は、例えば、赤色カラーフィルタの開口部１９Ｒ、緑色カラーフィルタの開口部１９Ｇ、青色カラーフィルタの開口部１９Ｂとして、順番に繰り返し配置される。
【００４４】
このＴＦＴ基板１０と対向基板１７は、所定ギャップを有し重ね合わせた状態で、周縁に沿って配置されたシール材２０により固定されている。ＴＦＴ基板１０の周辺部には、縦方向両側にＨ側端子２１（信号線端子１４）が、横方向一方側にＶ側端子２２（走査線端子１５）が、それぞれ対向基板１７から露出させて複数個並設されている。
【００４５】
横方向他方側のシール材２０には、両基板１０，１７間に液晶Ｌを注入するための注入口２３が開けられている。この注入口２３は、液晶Ｌ注入後、封口材２４により封止される。
【００４６】
図３及び図４に示すように、ＴＦＴ基板１０の上には、ゲート電極２５が設けられ、ゲート電極２５を覆うようにゲート絶縁膜２６が形成されている。ゲート絶縁膜２６の上には、ゲート電極２５と重畳するように、半導体層２７が設けられ、この半導体層２７の中央部上で隔てられたソース電極２８、ドレイン電極２９が、半導体層２７に接続されている。これら半導体層２７、ソース電極２８及びドレイン電極２９を覆って、パッシベーション膜３０が成膜され、ＴＦＴ１３が形成される。
【００４７】
パッシベーション膜３０の上には、ＴＦＴ１３に対応してブラックマトリクス１８が、Ｈ側端子２１及びＶ側端子（図示しない）近傍に額縁ブラックマトリクス１８ａが、それぞれ形成されると共に、画素表示領域に対応した部分に、赤色のカラーフィルタ３１Ｒ、青色のカラーフィルタ３１Ｂ、及び緑色のカラーフィルタ（図示しない）が形成されている。
【００４８】
これら各カラーフィルタ３１とパッシベーション膜３０を覆って、オーバーコート膜３２が形成され、オーバーコート膜３２の上に、ＩＴＯ膜からなる透明な複数の画素電極３３が、マトリクス状に配置される。
【００４９】
このように、ＴＦＴ１３をスイッチング素子として用いる場合は、ドレイン電極２９が画素電極３３との接続用引き出し電極として機能し、オーバーコート膜３２とパッシベーション膜３０を貫通して設けたコンタクトスルーホール３４を介して、ドレイン電極２９と画素電極３３が接続される。
【００５０】
ＴＦＴ１３のゲート電極２５には走査線１２が接続され、ソース電極２８には信号線１１が接続され、ドレイン電極２９には、コンタクトスルーホール３４を介して画素電極３３が接続されている。このＴＦＴ１３には、走査線１２、ゲート電極２５を通してスイッチング信号が、信号線１１、ソース電極２８を通して映像信号が入力され、画素電極３３への電荷の書き込みが行われる。
【００５１】
なお、コンタクトスルーホール３４の周囲は覆わずに、ブラックマトリクス１８及びカラーフィルタ３１が形成されている。
【００５２】
画素電極３３が形成されたＴＦＴ基板１０の表面には、画素電極３３を覆って配向膜３５が形成される。一方、対向基板１７の表面には、透明共通電極３８が形成され、これを覆って配向膜３７が形成される。これらのＴＦＴ基板１０と対向基板１７との間に面内スペーサ３６を介在させ、液晶Ｌを挟み込み液晶パネルが形成される。透明共通電極３８と画素電極３３との間の液晶Ｌ層（図４参照）により、画素容量が形成される。
【００５３】
なお、ＴＦＴ基板１０の下面と対向基板１７の上面、即ち、互いの対向面ではない側の面には、それぞれＴＦＴ側偏光板３９と対向側偏光板４０が設けられている。
【００５４】
図５及び図６は、図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、図２のＡ−Ａ線、Ｃ−Ｃ線及び図３のＢ−Ｂ線に沿う工程断面図（その１、その２）である。
【００５５】
図５及び図６に示すように、先ず、例えば、板厚が約０．７ｍｍの無アルカリガラスからなるガラス基板１０ａの上に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ積層膜、Ｍｏ／Ａｌ積層膜等からなる導電層を約１００〜３００ｎｍの膜厚で成膜し、フォトリソ工程により、ゲート電極２５、走査線（図示しない）、走査線端子部であるＶ側端子（図示しない）を形成する。
【００５６】
その後、プラズマＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により、シリコン窒化膜（ＳｉＮｘ）からなるゲート絶縁膜２６を約３００〜５００ｎｍの膜厚で、更に、アモルファスシリコン（ａ−Ｓｉ）を約１５０〜３００ｎｍの膜厚で、リンがドープされたアモルファスシリコン（ｎ+ ａ−Ｓｉ）を約３０〜５０ｎｍの膜厚で、順次成膜し、フォトリソ工程により半導体層２７を形成する。
【００５７】
次に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ／Ｃｒ積層膜、Ｍｏ／Ａｌ／Ｍｏ積層膜等からなる導電層を約１００〜４００ｎｍの膜厚で成膜し、フォトリソ工程により、ソース電極２８、ドレイン電極２９、信号線（図示しない）、信号線端子部であるＨ側端子２１を形成する。
【００５８】
その後、プラズマＣＶＤにより、シリコン窒化膜（ＳｉＮｘ）等の無機膜からなるパッシベーション膜３０を約１００〜２００ｎｍの膜厚で成膜する（図５（ａ）参照）。
【００５９】
次に、ブラックマトリクス１８及び額縁ブラックマトリクス１８ａを、ネガ型感光性アクリル系顔料分散レジスト或いはカーボン系レジストを用いて、膜厚が約１〜３μｍ、光学濃度（ＯＤ値）が３以上、シート抵抗値が１×１０10Ω／□以上、に形成する（図５（ｂ）参照）。
【００６０】
次に、ネガ型感光性アクリル系顔料分散レジストを用いて、膜厚が約１．０〜１．５μｍの赤色カラーフィルタ３１Ｒを形成する。赤色カラーフィルタ３１Ｒと同様に、青色カラーフィルタ３１Ｂ及び緑色カラーフィルタ（図示しない）の各色層を形成する（図５（ｃ）参照）。
【００６１】
次に、ポジ型感光性ノボラック系レジストを用いて、膜厚が約２．０〜３．５μｍの有機絶縁膜であるオーバーコート膜３２を、コンタクトスルーホール形成部分を開口したパターンに形成する。
【００６２】
その後、フォトリソ工程により、プラズマエッチングを行い、パッシベーション膜３０をドライエッチングして、コンタクトスルーホール３４を形成する。このとき、コンタクトスルーホール３４形成と同時に、Ｈ側端子２１の上のパッシベーション膜３０、及びＶ側端子の上のパッシベーション膜３０とゲート絶縁膜（図示しない）も除去する。
【００６３】
ここで、プラズマエッチングは、ＳＦ6 やＣＦ4 、ＣＨＦ3 等のフッ素系のガスを高周波放電させ、これらのラジカルでエッチングを行う。ガス圧力や流量、放電パワー等を最適化し、コンタクトスルーホールの形状を良好なものにする（図５（ｄ）参照）。
【００６４】
次に、オーバーコート膜３２及びコンタクトスルーホール３４から露出したドレイン電極２９上に、後述するスパッタリングにより、ＩＴＯ膜からなる膜厚が約４０〜１２０ｎｍの透明導電膜を成膜し、フォトリソ工程により画素電極３３を形成する。このとき、Ｈ側端子２１及びＶ側端子（図示しない）の上にも透明導電膜を成膜し、画素電極３３と同時に、信号線端子部であるＨ側端子２１に接続する接続電極４１、及び走査線端子部であるＶ側端子に接続する接続電極（図示しない）を形成する（図６（ｅ）参照）。
【００６５】
次に、このＴＦＴ基板１０に、ポリイミド系の配向剤からなる膜厚が３０〜６０ｎｍの配向膜３５を形成し、配向処理をした後、エポキシ系樹脂接着剤からなるシール材２０を、ＴＦＴ基板１０の周縁に沿って形成する（図６（ｆ）参照）。
【００６６】
同様に、例えば、板厚が約０．７ｍｍの無アルカリガラスからなるガラス基板に、ＩＴＯ膜からなる膜厚が約８０〜１５０ｎｍ、シート抵抗値が２０〜４０Ω／□の透明導電膜を成膜し、対向側の透明共通電極３６を形成する。更に、この透明共通電極３６の上に、ポリイミド系の配向剤からなる膜厚が３０〜６０ｎｍの配向膜３７を形成し、配向処理をして、対向基板１７とする。
【００６７】
その後、シール材２０と面内スペーサ（図示しない）を介して、ＴＦＴ基板１０の上に対向基板１７を重ね合わせ、注入口２３から両基板１０，１７間に、フッ素系化合物からなる液晶Ｌを注入した後、ＵＶ硬化型アクリレート系樹脂からなる封口材２４により、注入口２３を封止し、所定ギャップのパネルを得る。
【００６８】
最後に、ＴＦＴ基板１０の配向膜３５とは反対側面に、ヨウ素系偏光フィルムからなるＴＦＴ側偏光板３９を形成し、対向基板１７の配向膜３７とは反対側面に、ヨウ素系偏光フィルムからなる対向側偏光板４０を形成する。これにより、ＴＦＴ基板１０を用いた液晶パネル１６が形成される（図６（ｇ）参照）。
【００６９】
図７及び図８は、図４の画素部コンタクトスルーホールの形成方法を示す工程断面図（その１及びその２）である（図３におけるＢ−Ｂ線と垂直方向の断面図である）。
【００７０】
図７及び図８に示すように、先ず、ガラス基板１０ａの上に、ゲート絶縁膜２６を形成し、その上にドレイン電極２９を形成した後、ドレイン電極２９を覆ってパッシベーション膜３０を形成する（図７（ａ）参照）。
【００７１】
次に、例えば、青色カラーフィルタ３１Ｂからなる色層を、ドレイン電極２９の上の中央部分を除いて形成し（図７（ｂ）参照）、更に、オーバーコート膜３２を、色層を覆ってコンタクトスルーホール形成部分に開口を有するパターン状に形成する（図７（ｃ）参照）。
【００７２】
次に、フォトリソ工程により、パッシベーション膜３０をエッチングして、ドレイン電極２９を露出させるコンタクトスルーホール３４を形成する。（図８（ｄ）参照）。
【００７３】
次に、コンタクトスルーホール３４から露出したドレイン電極２９と共に、オーバーコート膜３２を覆うように、スパッタリングにより、ＩＴＯ膜からなる透明導電膜を成膜し、フォトリソ工程により画素電極３３を形成する（図８（ｅ）参照）。これにより、コンタクトスルーホール３４を介して、ドレイン電極２９と画素電極３３が接続される。
【００７４】
図９は、図４の信号線端子部の形成方法を示す工程断面図である（短辺方向の断面図である）。図９に示すように、先ず、ガラス基板１０ａの上に、ゲート絶縁膜２６を形成し、その上に信号線端子部であるＨ側端子２１を形成した後、Ｈ側端子２１を覆ってパッシベーション膜３０を成膜する（図９（ａ）参照）。ブラックマトリクス形成工程、色層形成工程では、この領域には何も形成しない。
【００７５】
次に、フォトリソ工程によりパッシベーション膜３０をエッチングして、Ｈ側端子２１を露出させるコンタクトスルーホール３４を形成する。（図９（ｂ）参照）。
【００７６】
次に、コンタクトスルーホール３４から露出したＨ側端子２１と共に、周囲のパッシベーション膜３０を覆うように、スパッタリングにより、ＩＴＯ膜からなる透明導電膜を成膜し、フォトリソ工程により接続電極４１を形成する（図９（ｃ）参照）。これにより、コンタクトスルーホール３４を介して、信号線端子部であるＨ側端子２１に接続する接続電極４１が接続される。ここで、接続電極４１の透明導電膜の成膜は、画素電極３３の透明導電膜の成膜と同時に行われる。
【００７７】
有機層間絶縁膜上にＩＴＯ膜からなる透明導電膜を成膜する際、ＴＦＴ基板１０が約１００〜１７０℃となるようにＴＦＴ基板１０を加熱する。また、透明導電膜を成膜する際、非加熱で酸素流量比（Ｏ2 ／Ａｒ）を約１％以下、望ましくは０．５％以下、更に望ましくは０．２％以下として成膜する。更に、成膜後に、約２００〜２４０℃の温度でアニールを行う。
【００７８】
（第２の実施の形態）
図１０は、この発明の第２の実施の形態に係る透過型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。図１０に示すように、ＴＦＴ基板５０の対向基板側面には、複数の信号線１１と走査線１２が、互いに交差するマトリクス状に配置され、信号線１１と走査線１２の交差部分に、ＴＦＴ１３が形成されている。
【００７９】
そして、隣接する走査線１２の間に、共通配線（コモン線）５１を設けており、この共通配線５１と画素電極でストレージを形成するコモンストレージ方式の液晶表示装置に用いられる。
【００８０】
共通配線５１は、共通の電位を与えるために相互に結束されており、各共通配線５１の両端がそれぞれ接続された共通配線結束線５２が、ＴＦＴ基板５０の横方向両側に１本ずつＴＦＴ基板５０の縦方向に沿って設けられている。この共通配線５１と、ＴＦＴ１３のドレイン電極に接続された画素電極との間で容量が形成される。各共通配線結束線５２の端部には、それぞれ共通配線端子５３が設けられている。
【００８１】
図１１は、図１０のＴＦＴ基板の１画素部を拡大して示す平面図である。図１１に示すように、ＴＦＴ基板５０の信号線１１と走査線１２の交差区画には、櫛歯状に形成された画素電極５４と共通電極５５が交互に配置されている。
【００８２】
ＴＦＴ１３のゲート電極２５は走査線の一部を共有して形成され、ドレイン電極２９には、画素電極用のコンタクトスルーホール５６を介して画素電極５４が、共通配線５１には、共通電極用のコンタクトスルーホール５７を介して共通電極５５が、それぞれ接続され、ソース電極２８には信号線１１が接続されている。
【００８３】
このＴＦＴ１３には、走査線１２、ゲート電極２５を通してスイッチング信号が、信号線１１、ソース電極２８を通して映像信号が入力され、画素電極５４への電荷の書き込みが行われる。
【００８４】
図１２から図１４は、図１０のＴＦＴ基板の製造方法の一例を説明する、図１１のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿う工程断面図（その１からその３）である。ここで、Ａ−Ａ線に沿う断面部はＴＦＴ部を示し、Ｂ−Ｂ線に沿う断面部は画素部を示し、Ｃ−Ｃ線に沿う断面部は共通電極用コンタクトスルーホール部（ＩＴＯ−ＣＯＭ部）を示す。
【００８５】
図１２から図１４に示すように、先ず、ガラス基板１０ａの上に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ積層膜、Ｍｏ／Ａｌ積層膜等からなる導電層を約１００〜３００ｎｍの膜厚で成膜し、フォトリソ工程により、ゲート電極２５、走査線（図示しない）、共通配線５１、及び走査線端子部（図示しない）を形成する（図１２（ａ）参照）。
【００８６】
次に、プラズマＣＶＤにより、シリコン窒化膜からなるゲート絶縁膜２６を約３００〜５００ｎｍの膜厚で、更に、アモルファスシリコン（ａ−Ｓｉ）を約１５０〜３００ｎｍの膜厚で、リンがドープされたアモルファスシリコン（ｎ+ ａ−Ｓｉ）を約３０〜５０ｎｍの膜厚で、順次成膜し、フォトリソ工程により半導体層２７を形成する（図１２（ｂ）参照）。
【００８７】
次に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ／Ｃｒ積層膜、Ｍｏ／Ａｌ／Ｍｏ積層膜等からなる導電層を約１００〜４００ｎｍの膜厚で成膜し、フォトリソ工程により、ソース電極２８、ドレイン電極２９、信号線層の画素電極５８、この画素電極５８を挟んで隣接する信号線１１、信号線端子部（図示しない）を、それぞれ形成する（図１２（ｃ）参照）。
【００８８】
その後、プラズマＣＶＤにより、シリコン窒化膜等の無機膜からなるパッシベーション膜３０を、約１００〜３００ｎｍの膜厚で成膜する（図１２（ｄ）参照）。
【００８９】
次に、ポジ型感光性ノボラック系レジストを用いて、膜厚が約２．０〜３．５μｍの有機絶縁膜５９を、コンタクトスルーホール形成部分に開口を有するパターン状に形成する（図１３（ｅ）参照）。
【００９０】
その後、フォトリソ工程により、プラズマエッチングを行い、パッシベーション膜３０をドライエッチングして、ドレイン電極２９を露出させる画素電極用のコンタクトスルーホール５６と、信号線端子部を露出させるコンタクトスルーホール（図示しない）を、パッシベーション膜３０及びゲート絶縁膜２６をエッチングして、共通配線５１を露出させる共通電極用のコンタクトスルーホール５７と、信号線端子部を露出させるコンタクトスルーホール（図示しない）を、それぞれ形成する。ここで、プラズマエッチングは、第１の実施の形態と同様の方法で行う（図１３（ｆ）参照）。
【００９１】
次に、両コンタクトスルーホール５６，５７、及び有機絶縁膜５９上に、ＩＴＯ膜からなる透明導電膜を成膜し、フォトリソ工程により画素電極５４と共通電極５５、及び信号線端子部、走査線端子部上の接続電極（図示しない）を形成する。このとき、信号線層の画素電極５８に対応して、有機絶縁膜５９上に画素電極５４が位置し、信号線１１に対応して、有機絶縁膜５９上に共通電極５５が位置する（図１４参照）。
【００９２】
これにより、画素電極用のコンタクトスルーホール５６を介して、ソース電極２８に接続する画素電極５４が、共通電極用のコンタクトスルーホール５７を介して、共通配線５１に接続する共通電極５５が、また、信号線、走査線端子部用のコンタクトスルーホールを介して、信号線端子部、走査線端子部に接続する接続電極が、それぞれ接続される。
【００９３】
有機層間絶縁膜上にＩＴＯ膜からなる透明導電膜を成膜する際、第１の実施の形態と全く同様に、ＴＦＴ基板５０が約１００〜１７０℃となるようにＴＦＴ基板５０を加熱する。また、透明導電膜を成膜する際、非加熱で酸素流量比（Ｏ2／Ａｒ）を約１％以下、望ましくは０．５％以下、更に望ましくは０．２％以下として成膜する。更に、成膜後に、約２００〜２４０℃の温度でアニールを行う。
【００９４】
この後、第１の実施の形態と同様に、ＴＦＴ基板５０の表面に配向膜３５を形成して配向処理を行い、ブラックマトリクス１８とカラーフィルタ３１と配向膜３７が形成され配向処理をされた対向基板１７を、シール材２０と面内スペーサ３６を介して重ね合わせ、液晶Ｌを挟み込んで、広視野角、高開口率の液晶表示パネルが形成される。
【００９５】
第１の実施の形態及び第２の実施の形態において、上述したように、有機絶縁膜５９上にＩＴＯ膜からなる透明導電膜を成膜する際、加熱温度を約１００〜１７０℃とする、或いは非加熱で酸素流量比（Ｏ2 ／Ａｒ）を約１％以下、望ましくは０．５％以下、更に望ましくは０．２％以下として成膜し、更に、スパッタ後に、約２００〜２４０℃の温度でアニールを行うことが重要である。
【００９６】
上記条件を得る基になった、透明導電膜をスパッタした場合の縦筋ムラ発生率や層抵抗値の関係、或いはエッチング残渣や有機絶縁膜の色つきの関係等を、以下に示す。
【００９７】
図１５は、第１の実施の形態に示したＩＴＯスパッタ時の基板温度と縦筋ムラ発生率の関係の一例をグラフで示す説明図である。図１５に示すように、ＩＴＯスパッタ時にＴＦＴ基板１０を加熱して、基板温度を、常温から５０℃、１００℃、１５０℃、更に２００℃と高めていった場合、縦筋ムラの発生率は徐々に低下し、常温では約４０％だったのが、１００℃では約５％となり１５０℃ではほぼ０となった。
【００９８】
この際、基板加熱は、成膜室とは独立した加熱室で事前に行い、有機絶縁膜からのガス出しを十分に行うことが望ましい。この場合、成膜室で保温のための加熱を行うかどうかは、どちらでもよい。
【００９９】
図１６は、非加熱ＩＴＯスパッタ時の酸素流量比と層抵抗値の関係の一例をグラフで示す説明図である。図１６に示すように、ＩＴＯスパッタ時に酸素流量比（Ｏ2 ／Ａｒ）を、ほぼ０％からほぼ２．５％まで高めていった場合、層抵抗値は徐々に増加し、０．５％で約６５Ω／□、１％で約８０Ω／□、１．５％で約１１０Ω／□となり、同様に、層抵抗値のバラツキ３σも徐々に増加し、０．５％で約８Ω／□、１％で約２３Ω／□、１．５％で約３９Ω／□となった。
【０１００】
図１７は、非加熱ＩＴＯスパッタ後に２００℃でアニールした後の基板内層抵抗分布の様子の一例を示す説明図である。図１７に示すように、ＩＴＯスパッタ時の酸素流量比（Ｏ2 ／Ａｒ）を０．０５％、０．８％、２．１％へと高めていった場合、層抵抗値の増加に連れて基板内層抵抗値の分布状況も悪化した。
【０１０１】
図１８は、ＩＴＯスパッタ時の基板温度とエッチング残渣の関係を表で示す説明図である。ここで、ＩＴＯ膜のエッチングは、塩化第２鉄系及び王水系のエッチング液を用いて行った。図１８に示すように、基板温度が１００℃、１５０℃、１７０℃の場合、ＩＴＯのエッチング残渣は無く問題とならなかったが、２００℃の場合、ＩＴＯのエッチング残渣が多くエッチング不可能となる。
【０１０２】
これは、有機絶縁膜からの出ガスによりＩＴＯ膜が変質するためと思われる。従って、ＩＴＯスパッタ時の基板温度は、１７０℃以下にすることが望ましい。
【０１０３】
図１９は、非加熱ＩＴＯスパッタ後のアニール温度と基板内線幅均一性、有機絶縁膜の色つきの関係を表で示す説明図である。図１９に示すように、ＩＴＯ線幅均一性は、第２の実施の形態においてアニール温度が１５０℃のとき表示不良となり、有機絶縁膜の色つきは、アニール温度が２４０℃のとき許容範囲内であるが、２５０℃のとき透過率が大幅に低下する。
【０１０４】
これは、有機絶縁膜のレジスト材料が２４０℃以上で分解されるからである。従って、ＩＴＯスパッタ後のアニール温度は、２００〜２４０℃の範囲にすることが望ましく、更に望ましくは、２００〜２３０℃の範囲にするのがよい。
【０１０５】
図２０は、第１の実施の形態において、上下信号線端子部のコンタクト抵抗値差と縦筋ムラの関係を表で示す説明図である。図２０に示すように、上下信号線端子部のコンタクト抵抗値差が０Ω及び１０００Ωの場合、縦筋ムラは認められないが、コンタクト抵抗値差が１５００Ωのときは薄く縦筋ムラが認められ、３０００Ωの場合ははっきり縦筋ムラが認められる。従って、上下信号線端子部のコンタクト抵抗値差は、１５００Ω以下にすることが望ましく、更に望ましくは、１０００Ω以下にするのがよい。
【０１０６】
また、上記製造方法により製造された、画素電極が有機層間絶縁膜上に形成される液晶表示装置は、透明導電膜と下層金属膜との接続部において透明導電膜が結晶性を有することが望ましい。これは、透過型電子顕微鏡（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いた観察の結果から、下層金属膜に接する透明導電膜の部分に結晶性があると判断できる場合、不良とならないことが認められたことによる。
【０１０７】
図２１は、この発明に係る製造方法により製造された液晶表示装置の透明導電膜と下層金属膜の接続部を透過型電子顕微鏡により観察した結果の一例を概念的に示す説明図である。
【０１０８】
図２１に示すように、透明導電膜と下層金属膜との接続部に結晶格子が見える場合、即ち、原子配列が界面部分に到達している場合（（ａ）参照）は、ＩＴＯの格子がＣｒと繋がっており、このとき縦筋ムラは発生しない。一方、結晶格子が殆ど見えない場合（（ｂ）参照）は、ＩＴＯの格子がＣｒと繋がっておらず、このとき縦筋ムラが発生する。このように、ＩＴＯ／Ｃｒ界面の詳細構造に基づいて、良品か不良品かを判断することができる。
【０１０９】
従って、有機層間絶縁膜上に走査線及び信号線と分離された画素電極を有する液晶表示装置は、以下の各種条件により形成することが望ましい。
【０１１０】
１．透明導電膜のスパッタ時の基板温度を１００〜１７０℃で行う。
２．透明導電膜のスパッタ前に同一真空中で基板加熱を行った後に、スパッタエッチングを行う。つまり、基板を成膜チャンバへ入れる前に加熱チャンバで加熱することで、予めガスを出しておく。更に、スパッタエッチングにより、コンタクトスルーホール部において、下層金属膜表面の酸化物やフッ化物属を除去する。
３．透明導電膜のスパッタを非加熱で行い、酸素流量比を１％以下とし、且つ、スパッタ後アニールを行う。このとき、アニールを２００〜２４０℃の温度で行う。
【０１１１】
これらの条件は、透明導電膜をＩＴＯ膜とし、下層金属をＣｒ又はＣｒを主体とした場合に、特に顕著な効果がある。
【０１１２】
パッシベーション膜及びゲート絶縁膜に開口するコンタクトスルーホールのエッチングは、通常、ＣＦ4 やＣＦ6 等のガスを用いて行われるが、下層金属膜がＣｒ又はＣｒを主体とする合金の場合は、オーバーエッチング時にＣｒ又はＣｒを主体とする合金はエッチングされず、Ｆ元素が金属膜表面にノックオンされ、透明導電膜と下層金属膜との間のコンタクト抵抗値を上昇させるからである。
【０１１３】
このコンタクトスルーホールのエッチングは、エネルギの低いラジカルによるプラズマエッチングで行うことが望ましい。コンタクトスルーホールのエッチングで通常用いられるイオンによるリアクティブイオンエッチングは、エネルギが高く、ＩＴＯ／Ｃｒ界面分析の結果、Ｆ元素がＣｒ膜表面に多量にノックオンされることが分かった。
【０１１４】
以上のように、コンタクト抵抗値の増大を抑制する方法として、上記条件が効果のあることが、本発明者の実験で確認された。
【０１１５】
このように、この発明によれば、有機層間構造を有する高精細の液晶パネルやコモンストレージを採用した液晶パネルにおいて、画素電極を構成するＩＴＯ膜の成膜条件、例えば、加熱温度や酸素流量等を最適化する。
【０１１６】
つまり、予め、加熱室で基板を加熱してガスを出してしまった後に、成膜室に入れて、ＩＴＯスパッタ時の基板温度を７０℃〜１７０℃に制御したり、スパッタを非加熱で行い、酸素流量比を１％以下とし、且つ、スパッタ後に２００℃〜２４０℃のアニールを行うことにより、コンタクトスルーホール部の下層金属膜上のＩＴＯ膜に、全体的に結晶性を生じさせるようにした。
【０１１７】
これにより、有機層間膜からの出ガスの影響を無くして、ＩＴＯ膜の膜質が結晶性を有するように改善され、コンタクト抵抗値の上昇や基板面内での不均一性を招くことなく、ＩＴＯ膜と下層金属膜間のコンタクト抵抗を低減させ、且つ、均一に安定化させることができる。
【０１１８】
この結果、高精細パネルでの縦筋ムラを抑制することができ、また、コモンストレージ型のＴＮ、ＩＰＳパネルにおける横クロストークを低減することができる。
【０１１９】
なお、前述の実施の形態では、塗布系の絶縁膜として、感光性ノボラック系レジストのような有機絶縁膜を用いた例を示したが、勿論ポリイミド樹脂やアクリル樹脂を用いてもよいし、シリコン酸化膜やシリコン窒化膜等の無機系樹脂材料であってもよい。また、感光性でなく非感光性のものでもよい。この場合は、通常のフォトリソ工程と同様に、現像後にエッチング工程とレジスト剥離工程が必要になる。
【０１２０】
また、前述の実施の形態では、塗布系の絶縁膜の形成工程とパッシベーション膜の開口工程は、別々のフォトリソ工程である例を示したが、同一のフォトリソ工程で開口してもよい。
【０１２１】
また、前述の実施の形態では、逆スタガチャネルエッチ型ＴＦＴを有する液晶表示装置について述べたが、チャネル保護型や順スタガ型ＴＦＴでもよく、また、スタガード型ＴＦＴのみならず、コプレーナ型のＴＦＴについても適用できることは言うまでもない。また、ａ−ＳｉＴＦＴのみならず、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用できる。更に、スイッチング素子はＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）であってもよい。
【符号の説明】
【０１２２】
１０，５０ ＴＦＴ基板
１１ 信号線
１２ 走査線
１３ ＴＦＴ
１４ 信号線端子
１５ 走査線端子
１６ 液晶パネル
１７ 対向基板
１８ ブラックマトリクス
１８ａ 額縁ブラックマトリクス
１９，１９Ｒ，１９Ｇ，１９Ｂ 開口部
２０ シール材
２１ Ｈ側端子
２２ Ｖ側端子
２３ 注入口
２４ 封口材
２５ ゲート電極
２６ ゲート絶縁膜
２７ 半導体層
２８ ソース電極
２９ ドレイン電極
３０ パッシベーション膜
３１Ｒ，３１Ｂ，３１Ｇ カラーフィルタ
３２ オーバーコート膜
３３，５４，５８ 画素電極
３４，５６，５７ コンタクトスルーホール
３５，３７ 配向膜
３６ 面内スペーサ
３８ 透明共通電極
３９ ＴＦＴ側偏光板
４０ 対向側偏光板
５１ 共通配線
５２ 共通配線結束線
５３ 共通配線端子
５５ 共通電極
５９ 有機絶縁膜
Ｌ 液晶
【特許請求の範囲】
【請求項１】
基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置において、
前記層間絶縁膜上に成膜される透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴とする液晶表示装置。
【請求項２】
前記透明導電膜がＩＴＯであり、前記透明導電膜に接続する金属膜をクロムまたはクロムを主体とする合金であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、
前記層間絶縁膜上へ透明導電膜を成膜する際の前記基板の温度を１００℃〜１７０℃とすることにより、前記層間絶縁膜上に成膜される前記透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴とする液晶表示装置の製造方法。
【請求項４】
前記基板の加熱を行う処理と、次に、スパッタエッチを行う処理と、次に、前記透明導電膜を成膜する処理とを、大気に開放せず連続的に行うことを特徴とする請求項３に記載の液晶表示装置の製造方法。
【請求項５】
基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、
前記層間絶縁膜上へ透明導電膜を非加熱で成膜し、成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことにより、前記層間絶縁膜上に成膜される前記透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴とする液晶表示装置の製造方法。
【請求項６】
前記アニールを２００℃〜２４０℃で行うことを特徴とする請求項５に記載の液晶表示装置の製造方法。
【請求項１】
基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置において、
前記層間絶縁膜上に成膜される透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴とする液晶表示装置。
【請求項２】
前記透明導電膜がＩＴＯであり、前記透明導電膜に接続する金属膜をクロムまたはクロムを主体とする合金であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、
前記層間絶縁膜上へ透明導電膜を成膜する際の前記基板の温度を１００℃〜１７０℃とすることにより、前記層間絶縁膜上に成膜される前記透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴とする液晶表示装置の製造方法。
【請求項４】
前記基板の加熱を行う処理と、次に、スパッタエッチを行う処理と、次に、前記透明導電膜を成膜する処理とを、大気に開放せず連続的に行うことを特徴とする請求項３に記載の液晶表示装置の製造方法。
【請求項５】
基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、
前記層間絶縁膜上へ透明導電膜を非加熱で成膜し、成膜する際の酸素流量比を１％以下とし、且つ、成膜後アニールを行うことにより、前記層間絶縁膜上に成膜される前記透明導電膜が、接続する金属膜との接続部で結晶性を有することを特徴とする液晶表示装置の製造方法。
【請求項６】
前記アニールを２００℃〜２４０℃で行うことを特徴とする請求項５に記載の液晶表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図１７】
【公開番号】特開２０１１−２０３７６２（Ｐ２０１１−２０３７６２Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１１−１５５７６３（Ｐ２０１１−１５５７６３）
【出願日】平成２３年７月１４日（２０１１．７．１４）
【分割の表示】特願２００１−９６２６３（Ｐ２００１−９６２６３）の分割
【原出願日】平成１３年３月２９日（２００１．３．２９）
【出願人】（３０３０１８８２７）ＮＬＴテクノロジー株式会社 (547)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２３年７月１４日（２０１１．７．１４）
【分割の表示】特願２００１−９６２６３（Ｐ２００１−９６２６３）の分割
【原出願日】平成１３年３月２９日（２００１．３．２９）
【出願人】（３０３０１８８２７）ＮＬＴテクノロジー株式会社 (547)
【Ｆターム（参考）】
[ Back to top ]