画素回路、発光装置および電子機器
【課題】発光素子の輝度を指定する信号が単位回路に取り込まれる時間長を短縮すること
なく各発光素子の輝度の誤差を防止する。
【解決手段】ＯＬＥＤ素子８３は、駆動信号Ｓcのレベルが閾値Ｖthを越えることによっ
て発光する。駆動トランジスタ８１は、データ信号線Ｌdjから取り込まれたデータ信号Ｄ
jに応じた駆動信号Ｓcを生成する。キャパシタＣaは、ＯＬＥＤ素子８３に対して並列に
配置され、駆動トランジスタ８１からＯＬＥＤ素子８３に供給される駆動信号Ｓcの波形
を鈍らせる時定数回路として機能する。キャパシタＣaの静電容量は、駆動トランジスタ
８１によって生成される駆動信号Ｓcのうち所定の時間長よりも短い時間長にて閾値Ｖth
を越える区間が当該閾値Ｖthを下回るレベルに減衰されるように選定される。
なく各発光素子の輝度の誤差を防止する。
【解決手段】ＯＬＥＤ素子８３は、駆動信号Ｓcのレベルが閾値Ｖthを越えることによっ
て発光する。駆動トランジスタ８１は、データ信号線Ｌdjから取り込まれたデータ信号Ｄ
jに応じた駆動信号Ｓcを生成する。キャパシタＣaは、ＯＬＥＤ素子８３に対して並列に
配置され、駆動トランジスタ８１からＯＬＥＤ素子８３に供給される駆動信号Ｓcの波形
を鈍らせる時定数回路として機能する。キャパシタＣaの静電容量は、駆動トランジスタ
８１によって生成される駆動信号Ｓcのうち所定の時間長よりも短い時間長にて閾値Ｖth
を越える区間が当該閾値Ｖthを下回るレベルに減衰されるように選定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＬＥＤ（Organic Light Emitting Diode）素子などの発光素子を制御する
技術に関する。
【背景技術】
【０００２】
複数の発光素子を備えた発光装置が従来から提案されている。この種の発光装置におい
ては、発光素子の輝度を指定する信号（以下「データ信号」という）の遅延など種々の原
因によって発光素子の輝度に誤差が発生する場合がある。
【０００３】
例えば、各々が発光素子を含む複数の画素回路を共通の配線（以下「データ信号線」と
いう）に接続した構成の発光装置が従来から提案されている。この構成においては、各発
光素子の輝度を時分割にて指定するデータ信号が所定の期間（以下「サンプリング期間」
という）ごとにデータ信号線から各画素回路に順次に取り込まれ、このデータ信号に応じ
て生成された駆動信号の供給によって発光素子の輝度が制御される。この構成において、
データ信号がひとつの発光素子の輝度に応じたレベルを維持する期間と、このデータ信号
に対するサンプリング期間とが時間軸上において完全に合致していれば、各画素回路にデ
ータ信号の所期の区間を取り込んで発光素子の輝度を適正に制御することができる。しか
しながら、データ信号線を伝播するときの波形鈍りなど種々の原因によってデータ信号が
サンプリング期間に対して遅延する場合がある。この場合、ひとつのサンプリング期間内
にてデータ信号のレベルが変動することになるから、発光素子に対して所期の駆動信号を
供給することができず、この結果として発光素子の輝度に誤差が発生し得る。
【０００４】
この問題を解決するための技術として、例えば特許文献１や特許文献２には、図１６に
示されるように、相前後するサンプリング期間Ｐsに間隔Ｐdを介挿した構成が開示されて
いる。この構成によれば、各サンプリング期間Ｐsの終点からその直後のサンプリング期
間Ｐsの始点までの間隔Ｐdにおいてデータ信号Ｄは何れの画素回路にも取り込まれない。
したがって、図１６に「Ｄ（遅延あり）」として示されるようにデータ信号Ｄが時間長Δ
ｄだけ遅延したとしても、この遅延量Δｄが期間Ｐdの時間長の範囲内である限り、発光
素子の輝度に誤差は発生しない。
【特許文献１】特開平５−２４１５３６号公報（図１および図２）
【特許文献２】特開平９−２１２１３３号公報（図１および図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この技術においては、データ信号Ｄが各画素回路に取り込まれる時間長
（サンプリング期間Ｐs）を間隔Ｐdの分だけ短縮せざるを得ない。したがって、各画素回
路に対して短い周期にてデータ信号をサンプリングしなければならない場合（例えば、デ
ータ信号線に接続された画素回路の個数が多い場合）には、各画素回路に対してデータ信
号を充分に取り込むことができず、各発光素子の輝度の制御が却って困難になるという問
題がある。本発明は、このような事情に鑑みてなされたものであり、発光素子の輝度を指
定する信号が画素回路に取り込まれる時間長を短縮することなく各発光素子の輝度の誤差
を防止するという課題の解決を目的としている。
【課題を解決するための手段】
【０００６】
この課題を解決するために、本発明に係る画素回路は、駆動信号のレベルに応じた輝度
となる発光素子と、前記発光素子の輝度を指定する駆動信号をデータ信号に応じて生成す
る信号生成回路とを具備し、前記信号生成回路は、データ信号に応じた電位がゲート電極
に供給されることで駆動信号を生成する駆動トランジスタ（例えば図３における駆動トラ
ンジスタ８１や図９におけるインバータＣb1）と、前記駆動トランジスタから前記発光素
子に供給される駆動信号の波形を鈍らせる（すなわち駆動信号のレベルの単位時間当たり
の変動量を低減する）時定数回路とを含む。
この構成においては、信号生成回路から発光素子に供給される駆動信号の波形が時定数
回路によって鈍化される。したがって、遅延やノイズなど種々の原因によって駆動信号が
短期的に所期値とは相違するレベルに遷移した場合であっても発光素子の輝度に対する影
響は低減される。また、駆動信号の変動の影響が時定数回路によって低減されるため、発
光素子の輝度を指定する信号（データ信号）が画素回路に取り込まれる時間長を短縮する
必要はない。なお、本発明における発光素子とは、電気的な作用によって発光する素子で
ある。例えば、ＯＬＥＤ素子のほかに無機ＥＬダイオード素子や発光ダイオード素子など
種々の素子が本発明にいう発光素子の概念に含まれる。
【０００７】
駆動信号のレベルが所定の閾値を越えたときに発光する発光素子を備えた画素回路にお
いて、前記時定数回路は、前記信号生成回路に入力されるデータ信号のうち所定の時間長
よりも短い時間長で前記閾値を越える信号が前記信号生成回路に入力される場合に、当該
時定数回路から出力される信号が前記発光素子の前記閾値を下回るレベルに減衰されるよ
うに時定数が決定される。この態様によれば、駆動信号のレベルが短期的に発光素子の閾
値を越えたとしても、この区間のレベルは時定数回路によって当該閾値を下回るレベルに
減衰させられるから、この駆動信号の変動に起因した発光素子の輝度の誤差を確実に防止
することができる。もっとも、本発明において、駆動信号のうち所定値よりも短い時間長
にて閾値を越える総ての区間が当該閾値を下回るレベルに減衰される必要は必ずしもない
。すなわち、時定数回路によって波形が鈍化された後の駆動信号のレベルが閾値を越える
場合であっても、その閾値を越える区間（すなわち発光素子が誤発光する期間）が画素回
路の用途に対して特段の問題とならない程度の時間長となるように駆動信号の波形が鈍化
されていればよい。例えば、本発明の画素回路を利用した表示装置において、実際には駆
動信号の遅延などに起因して発光素子が誤発光したとしても、これが人間の視覚によって
は知覚され得ない程度の時間長であれば、本発明の所期の効果は確かに奏される。
【０００８】
本発明の好適な態様において、前記発光素子は第１電極と第２電極とを含み、前記駆動
トランジスタを介して前記第１電極に電気的に接続される電源線を具備し、前記時定数回
路は、前記電源線と前記第１電極との間に配置される。この態様によれば、発光素子の誤
発光を効果的に防止することができる。
【０００９】
また、本発明の他の態様においては、発光素子の輝度を指定するデータ信号をデータ信
号線からサンプリング期間にてサンプリングするサンプリング回路（例えば図３における
トランスミッションゲート７１）が設けられ、信号生成回路は、サンプリング回路がサン
プリングしたデータ信号に応じて駆動信号を生成する。この構成においては、信号生成回
路が生成した駆動信号のうち、サンプリング期間に対するデータ信号の遅延量よりも短い
時間長にて発光素子の閾値を越える区間が当該閾値を下回るレベルに減衰されるように、
時定数回路の時定数が決定される。ただし、データ信号のサンプリングを信号生成回路が
行なう構成としてもよい。すなわち、この構成における信号生成回路は、例えばデータ信
号線に接続されたスイッチング素子によって構成され、このデータ信号線に供給されるデ
ータ信号をサンプリングすることによって駆動信号として出力する。
【００１０】
本発明の望ましい態様において、前記時定数回路は、一方の電極が前記発光素子の一端
に接続されるとともに他方の電極に定電位が印加される容量素子（例えば図３や図１１に
示される容量Ｃa）を含む。この態様によれば、例えば発光素子の抵抗成分や配線抵抗と
当該容量とによってＲＣ時定数回路が構成される。この態様によれば、時定数回路の構成
を簡素化することができる。また、他の態様における時定数回路は、前記電源線と前記第
１電極との間に介在する抵抗を含む。この態様においては、容量（例えば発光素子の第１
電極に接続された容量素子や発光素子に付随する容量）と当該抵抗とによってＲＣ時定数
回路が構成される。
【００１１】
また、他の態様においては、前記駆動トランジスタは、相補型である第１トランジスタ
と第２トランジスタとからなる第１反転回路（例えば図９や図１２に示されるインバータ
Ｃb1）であり、前記時定数回路は、相補型である第３トランジスタと第４トランジスタと
からなる第２反転回路（例えば図９や図１２に示されるインバータＣb2）であり、データ
信号に応じた電位が前記第１反転回路の入力端に供給され、前記第１反転回路の出力端は
前記第２反転回路の入力端に接続され、前記第２反転回路の出力端は前記第１電極に接続
されている。なお、以上の態様における第１トランジスタおよび第２トランジスタは、例
えば図９や図１２のインバータＣb1におけるトランジスタＴr1およびＴr2にそれぞれ相当
する。また、第３トランジスタおよび第４トランジスタは、例えば図９や図１２のインバ
ータＣb2におけるトランジスタＴr1およびＴr2にそれぞれ相当する。
【００１２】
この態様においては、第１反転回路や第２反転回路を構成するトランジスタのゲート容
量や当該インバータの出力インピーダンスによってＲＣ時定数回路が構成される。また、
インバータの段数やこれを構成するトランジスタのサイズ（特にゲート長やゲート幅）を
適宜に選定することによって所望の時定数を持った時定数回路が構成される。もっとも、
時定数回路の構成は以上の例示に限定されない。例えば、信号生成回路をトランジスタに
よって構成した場合には、このトランジスタのゲート容量によって時定数回路を構成して
もよい。この構成においては、トランジスタのゲート幅やゲート長を適宜に選定すること
によって時定数回路の時定数を調整することができる。
【００１３】
また、本発明に係る画素回路は発光装置に利用される。この発光装置は、駆動信号のレ
ベルに応じた輝度となる発光素子を各々が含む複数の画素回路と、各発光素子の輝度を時
分割にて指定するデータ信号を伝送するデータ信号線とを具備し、前記複数の画素回路の
各々は、当該画素回路に対応したサンプリング期間にて前記データ信号線からサンプリン
グされるデータ信号に応じたレベルの駆動信号を生成する信号生成回路を含み、前記信号
生成回路は、データ信号に応じた電位がゲート電極に供給されることで駆動信号を生成す
る駆動トランジスタと、前記駆動トランジスタから前記発光素子に供給される駆動信号の
波形を鈍らせる時定数回路とを含む。この構成によれば、本発明に係る画素回路と同様の
作用により、データ信号が画素回路に取り込まれる期間（サンプリング期間）を短縮する
ことなく各発光素子の輝度の誤差を防止することができる。
【００１４】
本発明の望ましい態様に係る発光装置において、前記発光素子は、駆動信号のレベルが
閾値を越えることによって発光し、前記時定数回路は、前記信号生成回路に入力されるデ
ータ信号のうち所定の時間長よりも短い時間長で前記閾値を越える信号が前記信号生成回
路に入力される場合に、当該時定数回路から出力される信号が前記発光素子の前記閾値を
下回るレベルに減衰されるように時定数が決定される。この構成によれば、サンプリング
期間に対するデータ信号の遅延に起因した発光素子の輝度の誤差を確実に防止することが
できる。
【００１５】
ところで、データ信号線には配線抵抗や寄生容量が付随する。この抵抗や容量は、デー
タ信号の供給元（例えば図１に示される画像処理回路３０やこの画像処理回路３０から出
力されたデータ信号が入力される端子）から当該データ信号線に沿って離れるほど大きい
から、これらの抵抗や容量によって定まる時定数はデータ信号の供給元から離れるほど大
きい。したがって、総ての画素回路について時定数回路に等しい時定数を設定すれば、デ
ータ信号の供給元から離れた画素回路ほど大きい時定数のもとで駆動信号が減衰されるこ
とになり、この結果として各発光素子の挙動にばらつきが生じ得る。そこで、本発明の望
ましい態様において、各画素回路に含まれる時定数回路の時定数は、データ信号線のうち
当該画素回路が接続される地点に応じて決定される。例えば、第１の画素回路と、データ
信号線のうちデータ信号の供給元からの経路長が第１の画素回路よりも短い地点に接続さ
れた第２の画素回路とに着目すると、第１の画素回路に含まれる時定数回路の時定数は、
第２の画素回路に含まれる時定数回路の時定数よりも小さい。この構成によれば、データ
信号線に付随する抵抗や容量と時定数回路との双方を考慮した時定数を各画素回路にて均
等化することができるから、各発光素子の挙動のばらつきを抑制することができる。
【００１６】
より望ましい態様において、前記各画素回路に含まれる時定数回路の時定数は、前記デ
ータ信号線のうちデータ信号の供給元から当該画素回路が接続される地点までの配線抵抗
および寄生容量と当該画素回路の時定数回路とを含む部分の時定数が総ての画素回路につ
いて略同一となるように画素回路ごとに決定される。この構成によれば、データ信号線に
対する画素回路の位置に拘わらず総ての発光素子の挙動を精度よく一致させることができ
る。ただし、この構成においては、総ての画素回路の各々について時定数を別個に選定し
なければならないため構成が煩雑化する可能性もある。そこで、画素回路のグループごと
に時定数が選定された構成も採用される。すなわち、他の態様に係る発光装置において、
前記各画素回路に含まれる時定数回路の時定数は、前記複数の画素回路のうち第１のグル
ープに属する各画素回路の時定数回路の時定数が、前記データ信号線のうちデータ信号の
供給元からの経路長が前記第１のグループの各画素回路よりも短い地点に接続された第２
のグループに属する各画素回路の時定数回路の時定数よりも小さくなるように、画素回路
のグループごとに決定される。なお、ここでは第１および第２のグループのみが明示され
ているが、複数の画素回路が２つのグループにのみ区分された構成に本発明を限定する趣
旨ではない。複数の画素回路が３つ以上のグループに区分された構成においては、そのな
かから選択されたひとつのグループが本発明にいう第１のグループに該当し、他のひとつ
のグループが本発明にいう第２のグループに該当することになる。
【００１７】
本発明に係る発光装置は各種の電子機器に利用される。例えば、光線の照射によって画
像が形成される感光体を備えた画像形成装置において、感光体に光線を照射するヘッド部
（ラインヘッド）として利用される。このような画像形成装置としては、プリンタやコピ
ー機、あるいはこれらの機能を併せ持つ複合機がある。この種の画像形成装置には、複数
の発光素子を線状に配列した発光装置が特に好適である。また、本発明に係る発光装置は
、携帯電話機やパーソナルコンピュータといった各種の電子機器の表示デバイスとしても
利用される。これらの電子機器には、複数の発光素子が面状（マトリクス状）に配列され
た発光装置が特に好適である。すなわち、この発光装置は、複数のサンプリング信号線（
走査線）と複数のデータ信号線との各交差に対応して本発明の画素回路が配置され、複数
のサンプリング信号線の各々をサンプリング期間にて順次に選択する垂直走査回路（例え
ば図８に示されるシフトレジスタ）と、各データ信号線に沿って配列された各発光素子の
輝度を時分割にて指定するデータ信号を各データ信号線に出力する水平走査回路（例えば
図８に示される画像処理回路３０）とを具備する。
【発明を実施するための最良の形態】
【００１８】
＜Ａ−１：第１実施形態＞
まず、画像形成装置（例えばプリンタ）のヘッド部に採用される発光装置の形態を説明
する。図１は、この発光装置の構成を示すブロック図である。同図に示されるように、発
光装置は、画素部１０とその周辺回路とから構成される。画素部１０は、画像形成装置の
ヘッド部（ライン型の光ヘッド）として使用される部分である。この画素部１０は、Ｘ方
向に配列されたｍ個の単位回路群Ｇ（Ｇ1，Ｇ2，……，Ｇm）とその各々に対応するｍビ
ットのシフトレジスタ５０とを有する（ｍは自然数）。単位回路群Ｇ1ないしＧmの各々は
、Ｘ方向に配列されたｎ個の単位回路Ｐ（Ｐ1，Ｐ2，……，Ｐn）を含む。各単位回路Ｐ
は、発光素子たるＯＬＥＤ素子８３を有する（図３参照）。
【００１９】
一方、周辺回路は、制御回路２０と画像処理回路３０と電源回路４０とを含む。制御回
路２０は、開始パルス信号ＳＰとクロック信号ＣＬＫとを生成してシフトレジスタ５０に
出力する。図２に示されるように、開始パルス信号ＳＰは、主走査期間の始点にてアクテ
ィブレベルとなる信号である。一方、クロック信号ＣＬＫは、主走査の基準となる時間を
規定する信号である。図２に示されるように、シフトレジスタ５０は、開始パルス信号Ｓ
Ｐをクロック信号ＣＬＫに従って順次にシフトすることによってｍ系統のシフト信号ＳＲ
1ないしＳＲmを生成し、これらのシフト信号ＳＲ1ないしＳＲmに基づいてｍ系統のサンプ
リング信号ＳＭＰ1ないしＳＭＰmを出力する。各シフト信号ＳＲ（ＳＲ1、ＳＲ2、……、
ＳＲm）は、クロック信号ＣＬＫの１周期に相当する時間長だけアクティブレベル（ロー
レベル）となる信号である。また、図２に示されるように、各シフト信号ＳＲi（ｉは１
≦ｉ≦ｍを満たす整数）がアクティブレベルになる期間とその次のシフト信号ＳＲi+1が
アクティブレベルになる期間とは、クロック信号ＣＬＫの半周期に相当する時間長だけ重
複する。一方、各サンプリング信号ＳＭＰiは、第ｉ番目のシフト信号ＳＲiとその次のシ
フト信号ＳＲi+1との否定論理積に相当する信号である。したがって、サンプリング信号
ＳＭＰ1ないしＳＭＰmの各々は、クロック信号ＣＬＫの半周期に相当するサンプリング期
間Ｐs（Ｐs1，Ｐs2，……，Ｐsm）ごとに順番にアクティブレベル（ハイレベル）となる
。サンプリング信号ＳＭＰ1ないしＳＭＰmはそれぞれサンプリング信号線Ｌs1ないしＬsm
を介して各単位回路群Ｇ1ないしＧmの各単位回路Ｐに出力される。
【００２０】
図１に示される画像処理回路３０は、ひとつの単位回路群Ｇに含まれる単位回路Ｐの総
数に相当するｎ系統のデータ信号Ｄ1ないしＤnを生成する。各データ信号Ｄj（ｊは１≦
ｊ≦ｎを満たす自然数）は、ｍ個の単位回路群Ｇ1ないしＧmの各々に含まれる単位回路Ｐ
jのＯＬＥＤ素子８３の輝度を単位回路群Ｇ1ないしＧmの配列の順番に時分割にて指定す
る電圧信号である。本実施形態におけるデータ信号Ｄ1ないしＤnの各々は、サンプリング
期間Ｐsと等しい時間長の単位期間ごとにハイレベルおよびローレベルの何れかとなる。
ハイレベルのデータ信号ＤjはＯＬＥＤ素子８３の発光を指示する。ローレベルのデータ
信号ＤjはＯＬＥＤ素子８３の消灯を指示する。これらのデータ信号Ｄ1ないしＤnはデー
タ信号線Ｌd1ないしＬdnに出力される。データ信号線Ｌdjには、単位回路群Ｇ1ないしＧm
の各々に含まれる単位回路Ｐj（合計ｍ個）が共通に接続される。画像処理回路３０から
出力されたデータ信号Ｄjは、データ信号線Ｌdjを介して、各単位回路群Ｇ1ないしＧmの
第ｊ列目の各単位回路Ｐjに供給される。
【００２１】
図１に示される電源回路４０は、シフトレジスタ５０などの論理回路にて使用される電
源電位のほかに高位側電源電位ＶHHelとこれよりも低い低位側電源電位ＶLLelとを生成す
る。高位側電源電位ＶHHelは電源線Ｌaに供給され、低位側電源電位ＶLLelは電源線Ｌbに
供給される。総ての単位回路Ｐは電源線ＬaおよびＬbに対して共通に接続されており、こ
れらを介して高位側電源電位ＶHHelおよび低位側電源電位ＶLLelの給電を受ける。
【００２２】
次に、図３は、単位回路群Ｇiに属する単位回路Ｐjの構成を示す回路図である。同図に
示されるように、単位回路Ｐjはトランスミッションゲート７１を有する。総ての単位回
路群Ｇ1ないしＧmに含まれる第ｊ列目の単位回路Ｐjのトランスミッションゲート７１は
その入力端子がデータ信号線Ｌdjに対して共通に接続される。このトランスミッションゲ
ート７１は、シフトレジスタ５０からサンプリング信号線Ｌsiを介して供給されるサンプ
リング信号ＳＭＰiに基づいてデータ信号Ｄjをサンプリングするスイッチング素子である
。すなわち、トランスミッションゲート７１は、サンプリング信号ＳＭＰiとその論理レ
ベルをインバータ７２によって反転した信号とがアクティブレベルとなる期間にてオン状
態となってデータ信号Ｄjを単位回路Ｐjに取り込む。
【００２３】
トランスミッションゲート７１の出力端子にはラッチ回路７３が接続される。このラッ
チ回路７３は、出力端子がトランスミッションゲート７１に接続されたクロックドインバ
ータ７３１と、入力端子がクロックドインバータ７３１の出力端子に接続されるとともに
出力端子がクロックドインバータ７３１の入力端子に接続されたインバータ７３２とを有
する。クロックドインバータ７３１の各制御端子には、シフトレジスタ５０にて生成され
たシフト信号ＳＲiとその論理レベルをインバータ７４によって反転させた信号とが供給
される。このクロックドインバータ７３１は、シフト信号ＳＲiがアクティブレベル（ロ
ーレベル）を維持する期間にてハイインピーダンス状態となり、シフト信号ＳＲiが非ア
クティブレベル（ハイレベル）を維持する期間においてはインバータとして機能する。
【００２４】
ラッチ回路７３の出力端子（インバータ７３２の出力端子）にはインバータ７５の入力
端子が接続される。このインバータ７５の出力端子はノードＱを介して画素回路８aに接
続される。画素回路８aは、ｐチャネル型のトランジスタ（以下「駆動トランジスタ」と
いう）８１とＯＬＥＤ素子８３とキャパシタＣaとを含む。ＯＬＥＤ素子８３は、有機Ｅ
Ｌ（ElectroLuminescent）材料からなる発光層を陽極（第１電極）と陰極（第２電極）と
の間に介在させた発光素子である。
【００２５】
駆動トランジスタ８１のソース電極は高位側電源電位ＶHHelが供給される電源線Ｌaに
接続され、そのドレイン電極はＯＬＥＤ素子８３の陽極に接続される。ＯＬＥＤ素子８３
の陰極は低位側電源電位ＶLLelが供給される電源線Ｌbに接続される。一方、キャパシタ
ＣaはＯＬＥＤ素子８３に対して並列に配置される。すなわち、キャパシタＣaの一方の電
極ａはＯＬＥＤ素子８３の陽極に接続され、他方の電極ｂはＯＬＥＤ素子８３の陰極（あ
るいは電源線Ｌb）に接続される。
【００２６】
図４は、ＯＬＥＤ素子８３に印加される電圧とＯＬＥＤ素子８３に流れる電流との関係
を示すグラフであり、図５は、ＯＬＥＤ素子８３に流れる電流とＯＬＥＤ素子８３の輝度
（発光量）との関係を示すグラフである。図４および図５に示されるように、ＯＬＥＤ素
子８３に印加される電圧が閾値Ｖthを下回る場合には電流がゼロとなるからＯＬＥＤ素子
８３は消灯する（輝度がゼロとなる）。一方、電圧が閾値Ｖthを越えると、その電圧に応
じた電流がＯＬＥＤ素子８３に流れ、この結果としてＯＬＥＤ素子８３は電流に比例した
輝度にて発光する。図３に示される構成において、ノードＱがローレベルに維持されると
駆動トランジスタ８１がオン状態となるから、ＯＬＥＤ素子８３には閾値Ｖthを越える電
圧が印加されて発光する。一方、ノードＱがハイレベルに維持されると駆動トランジスタ
８１はオフ状態となるから、ＯＬＥＤ素子８３に印加される電圧は閾値Ｖthを下回り、こ
の結果としてＯＬＥＤ素子８３は消灯する。以下では、ＯＬＥＤ素子８３に印加される電
圧を表わす信号を「駆動信号Ｓc」と表記する。
【００２７】
次に、各単位回路Ｐの動作を説明する。なお、以下では単位回路群Ｇ1に属する単位回
路Ｐ1に特に着目して動作を説明し、その他の単位回路Ｐの動作の説明を兼ねるものとす
る。
【００２８】
まず、図２に示される時刻ｔ1から時刻ｔ2においては、シフト信号ＳＲ1がローレベル
を維持するため、クロックドインバータ７３１はハイインピーダンス状態となる。また、
サンプリング信号ＳＭＰ1はローレベルであるため、トランスミッションゲート７１はオ
フ状態となる。次に、時刻ｔ2から時刻ｔ3においては、シフト信号ＳＲ1がローレベルを
維持するとともにサンプリング信号ＳＭＰ1はハイレベルとなるから、クロックドインバ
ータ７３１はハイインピーダンス状態を維持する一方、トランスミッションゲート７１は
オン状態となる。したがって、その時点にてデータ信号線Ｌd1に供給されているデータ信
号Ｄ1がトランスミッションゲート７１を介して単位回路Ｐ1に取り込まれる。
【００２９】
次いで、時刻ｔ3以後においては、シフト信号ＳＲ1がハイレベルとなるからクロックド
インバータ７３１はインバータとして機能し始める。また、サンプリング信号ＳＭＰ1は
オフ状態となるからトランスミッションゲート７１はオフ状態に遷移する。したがって、
データ信号Ｄ1の取り込みは終了し、以後はデータ信号Ｄ1の次回の取り込みが開始される
までデータ信号Ｄ1の論理レベルがラッチ回路７３に保持される。
【００３０】
ここで、データ信号Ｄ1が所期のタイミングから遅延していないとすれば、図２に「Ｄ1
（遅延なし）」として示されるように、このデータ信号Ｄ1はサンプリング信号ＳＭＰ1な
いしＳＭＰmのレベルがアクティブレベルとなるサンプリング期間Ｐsの全区間にわたって
各ＯＬＥＤ素子８３の輝度に応じたレベルを維持する。しかしながら、図２に「Ｄ1（遅
延あり）」として示されるように、データ信号Ｄ1にはデータ信号線Ｌd1における電圧降
下や波形の鈍りといった種々の原因によって時間長Δｄの遅延が生じ得る。いま、単位回
路群Ｇ1および単位回路群Ｇ3の各々に属する単位回路Ｐ1のＯＬＥＤ素子８３を発光させ
、単位回路群Ｇ2に属する単位回路Ｐ1のＯＬＥＤ素子８３を消灯させる場合を想定すると
、データ信号Ｄ1の遅延に起因してノードＱの電圧は以下のように変動する。
【００３１】
まず、単位回路群Ｇ1の単位回路Ｐ1には、サンプリング期間Ｐs1にてデータ信号Ｄ1が
取り込まれる。このデータ信号Ｄ1は、サンプリング期間Ｐs1の始点から時間長Δｄだけ
遅延したタイミングにてローレベルに遷移するが、その論理レベルがラッチ回路７３に保
持されるサンプリング期間Ｐs1の終点においてもローレベルを維持するから、当該単位回
路Ｐ1のノードＱの電圧は、サンプリング期間Ｐs1の始点よりも時間長Δｄだけ遅れたタ
イミングからデータ信号Ｄ1が次回に取り込まれるまでローレベルを維持する。したがっ
て、単位回路群Ｇ1に属する単位回路Ｐ1のＯＬＥＤ素子８３は、データ信号Ｄ1によって
指定された通り、所期の時間長にわたって継続的に点灯する。単位回路群Ｇ3に属する第
１列目の単位回路Ｐ1についても同様である。
【００３２】
一方、単位回路群Ｇ2に属する単位回路Ｐ1には、サンプリング信号ＳＭＰ2がアクティ
ブレベルとなるサンプリング期間Ｐs2にてデータ信号Ｄ1が取り込まれる。データ信号Ｄ1
に遅延がないとすれば、サンプリング期間Ｐs2の全区間にわたって、データ信号Ｄ1はＯ
ＬＥＤ素子８３の消灯を指示するハイレベルを維持する。しかしながら、上述したように
データ信号Ｄ1は時間長Δｄだけ遅延しているから、サンプリング期間Ｐs2の始点から時
間長Δｄが経過するまでの期間Ｔdにおいて、データ信号Ｄ1はローレベル（すなわち単位
回路群Ｇ1に属する単位回路Ｐ1のＯＬＥＤ素子８３について点灯を指示するレベル）を維
持し、この期間Ｔdの経過後に本来のハイレベルに遷移する。サンプリング期間Ｐs2にお
いてはラッチ回路７３のクロックドインバータ７３１がインバータとして機能しているか
ら、期間ＴdにおいてノードＱはローレベルとなって画素回路８aの駆動トランジスタ８１
はオン状態となる。
【００３３】
ここで、キャパシタＣaが配置されていない従来の構成においては、期間Ｔdにおいて駆
動トランジスタ８１がオン状態に遷移すると、図６に示されるように駆動信号Ｓcの電圧
（すなわちＯＬＥＤ素子８３に印加される電圧）は閾値Ｖthを越えて高位側電源電位ＶHH
elに到達する。したがって、本来ならば消灯が維持されるべき単位回路群Ｇ2のＯＬＥＤ
素子８３は誤発光することになる。これに対し、本実施形態においては、ＯＬＥＤ素子８
３に並列に配置されたキャパシタＣaと当該ＯＬＥＤ素子８３の抵抗成分や配線抵抗とに
よってＲＣ時定数回路が構成される。したがって、図７に示されるように、期間Ｔdの始
点における駆動信号Ｓcの立ち上がりは鈍化される。さらに、期間Ｔdの終点においてノー
ドＱがローレベルに遷移することによって駆動トランジスタ８１はオフ状態となるから、
駆動信号Ｓcのレベルは閾値Ｖthに到達する前に期間Ｔdの終点にて低下し始める。したが
って、駆動信号Ｓcのレベルは期間Ｔdの全区間にわたって閾値Ｖthを越えず、この結果と
してＯＬＥＤ素子８３の誤発光は発生しない。このように、本実施形態におけるキャパシ
タＣaは、駆動信号Ｓcの波形を鈍らせてＯＬＥＤ素子８３の誤発光を防止するための時定
数回路として機能する。したがって、キャパシタＣaの静電容量は、データ信号Ｄ1の遅延
量Δｄの最大値に相当する期間Ｔdの全区間にわたって駆動信号ＳcのレベルがＯＬＥＤ素
子８３の閾値Ｖthを越えない程度に駆動信号Ｓcの波形が鈍化されるように選定されるこ
とが望ましい。
【００３４】
本実施形態によれば、駆動信号Ｓcの波形がキャパシタＣaによって鈍化されるから、デ
ータ信号Ｄ1の遅延を原因として駆動トランジスタ８１が一時的にオン状態となっても、
これに起因したＯＬＥＤ素子８３の誤発光は回避される。したがって、発光装置をヘッド
部に採用した画像形成装置においては、感光体に対する露光量を精度よく制御して高品位
の画像を形成することができる。また、相前後するサンプリング期間Ｐsに間隔を介挿す
る必要はないから、データ信号Ｄjをサンプリングする周期が短い場合であっても、各単
位回路Ｐjに対してデータ信号Ｄjを充分に取り込むことが可能となる。さらに、本実施形
態によれば、キャパシタＣaを配置するという極めて簡易な構成によってこれらの効果を
奏することができる。
【００３５】
以上に説明したように、本実施形態の画素回路８aは、ＯＬＥＤ素子８３（発光素子）
と、ＯＬＥＤ素子８３の陽極に電気的に接続される電源線Ｌaと、電源線Ｌaと陽極との間
に介在してＯＬＥＤ素子８３の駆動電流を制御するｐチャネル型の駆動トランジスタ８１
とを含む。一方、サンプリング信号線Ｌsiから駆動トランジスタ８１のゲート電極までの
各要素（トランスミッションゲート７１、インバータ７２、ラッチ回路７３およびインバ
ータ７５）はサンプリング回路として機能する。このサンプリング回路は、サンプリング
信号線Ｌsiを介して供給されるサンプリング信号ＳＭＰiに基づいてデータ信号線Ｌdjか
らデータ信号Ｄjをサンプリングし、駆動トランジスタ８１のゲート電極にデータ信号Ｄj
に応じた電位を供給する手段である。
【００３６】
本実施形態に例示したように、ＲＣ時定数回路は、電源線ＬaとＯＬＥＤ素子８３の陽
極（第１電極）との間に配置されることが望ましい。換言すると、サンプリング回路（特
に最後段に位置するインバータ７５）から駆動トランジスタ８１のゲート電極までの区間
にＲＣ時定数回路は介在しない。この構成によれば、例えばサンプリング回路と駆動トラ
ンジスタ８１との間にＲＣ時定数回路が介在する構成と比較して、各単位回路Ｐjに対し
て確実かつ充分にデータ信号Ｄjを取り込むことが可能となる。そして、本実施形態のよ
うにＲＣ時定数回路が電源線ＬaとＯＬＥＤ素子８３の陽極との間に介在する構成によれ
ば、以上に説明したように、データ信号Ｄjの遅延に起因して期間Ｔdで駆動トランジスタ
８１がオン状態に遷移したとしても、ＲＣ時定数回路によってＯＬＥＤ素子８３の誤発光
を未然に防止することができる。
【００３７】
＜Ｂ：第２実施形態＞
次に、図８を参照して、各種の電子機器の表示装置として採用される発光装置の形態を
説明する。なお、本実施形態のうち第１実施形態と同様の要素については共通の符号を付
してその説明を適宜に省略する。
【００３８】
同図に示されるように、この発光装置は、Ｘ方向に延在してシフトレジスタ５０の各出
力段に接続されたｍ本のサンプリング信号線（走査線）Ｌs1ないしＬsmと、Ｙ方向に延在
して画像処理回路３０の各出力段に接続されたｎ本のデータ信号線Ｌd1ないしＬdnとを有
する。サンプリング信号線Ｌs1ないしＬsmの各々とデータ信号線Ｌd1ないしＬdnの各々と
の交差には単位回路Ｐが配置される。したがって、これらの単位回路Ｐは、Ｘ方向および
Ｙ方向にわたってｍ行ｎ列のマトリクス状に配列される。各単位回路Ｐの構成や各周辺回
路の機能や作用は第１実施形態と同様である。
【００３９】
データ信号線Ｌd1ないしＬdnの各々に沿ってＹ方向に配列するｍ個の単位回路Ｐの各々
は、赤色、緑色および青色の何れかに発光するＯＬＥＤ素子８３を有する。例えば、第１
列目の各単位回路Ｐは赤色のＯＬＥＤ素子８３を備え、第２列目の各単位回路Ｐは緑色の
ＯＬＥＤ素子８３を備え、第３列目の各単位回路Ｐは青色のＯＬＥＤ素子８３を備えると
いった具合である。電源回路４０は、低位側電源電位ＶLLelのほかに、赤色に対応する列
の各単位回路Ｐに供給される高位側電源電位ＶHHel[R]と、緑色に対応する列の各単位回
路Ｐに供給される高位側電源電位ＶHHel[G]と、青色に対応する列の各単位回路Ｐに供給
される高位側電源電位ＶHHel[B]とを生成する。
【００４０】
以上の構成において、シフトレジスタ５０からサンプリング信号線Ｌsiに供給されるサ
ンプリング信号ＳＭＰiがサンプリング期間Ｐsiにてアクティブレベルに遷移すると、第
ｉ行目に属するｎ個の単位回路Ｐのトランスミッションゲート７１が一斉にオン状態とな
る。画像処理回路３０から各データ信号線Ｌd1ないしＬdnの各々に供給されるデータ信号
Ｄ1ないしＤnは、このサンプリング期間Ｐsiにてトランスミッションゲート７１から各単
位回路Ｐに取り込まれる。本実施形態の単位回路Ｐは、図３に例示したようにＯＬＥＤ素
子８３に対して並列に配置されたキャパシタＣaを含んでいるから、データ信号Ｄjがサン
プリング期間Ｐsiに対して遅延したとしても、この遅延に起因したＯＬＥＤ素子８３の誤
発光は防止される。したがって、各ＯＬＥＤ素子８３の輝度を高精度に制御して良好な表
示品位が実現される。なお、ここではＯＬＥＤ素子８３を制御するための駆動トランジス
タ８１が単位回路Ｐに配置されたアクティブマトリクス方式の発光装置を例示したが、こ
のようなスイッチング素子を持たないパッシブマトリクス方式の発光装置にも本発明は適
用される。
【００４１】
＜Ｃ：第３実施形態＞
次に、図９ないし図１２を参照して、単位回路Ｐの他の態様を例示する。なお、以下の
各態様のうち第１および第２実施形態と同様の要素については共通の符号を付してその説
明を適宜に省略する。
【００４２】
＜Ｃ−１：第１の態様＞
図９は、本実施形態の第１の態様に係る単位回路Ｐ（Ｐj）の構成を示す回路図である
。同図に示されるように、本態様に係る単位回路Ｐの画素回路８bは、図３に示した駆動
トランジスタ８１およびキャパシタＣaに代えて、２個のインバータＣb（Ｃb1およびＣb2
）を有する。各インバータＣbは、各々のドレイン電極が相互に接続されたｐチャネル型
のトランジスタＴr1とｎチャネル型のトランジスタＴr2とを含む。トランジスタＴr1のソ
ース電極は電源線Ｌaに接続され、トランジスタＴr2のソース電極は電源線Ｌbに接続され
る。また、インバータＣb1の入力端子はインバータ７５の出力端子に接続され、インバー
タＣb1の出力端子はインバータＣb2の入力端子に接続される。インバータＣb2の出力端子
はＯＬＥＤ素子８３の陽極に接続される。
【００４３】
本態様においては、トランジスタＴr1およびＴr2の各々のゲート容量と出力インピーダ
ンスとによって時定数回路が構成される。したがって、インバータＣb1とインバータＣb2
とは、データ信号Ｄjに応じた駆動信号Ｓcを生成する手段（第１実施形態や第２実施形態
における駆動トランジスタ８１）として機能するとともに、この駆動信号Ｓcの波形を鈍
化する時定数回路としても機能する。駆動信号ＳcとインバータＣb1およびＣb2との関係
を便宜的に区分すると、データ信号Ｄjに応じた駆動信号Ｓcを生成する機能がインバータ
Ｃb1（もしくはインバータＣb1の部分であるトランジスタＴr1またはＴr2）によって実現
され、この駆動信号Ｓcの波形を鈍化する機能がインバータＣb2（あるいはインバータＣb
1およびＣb2の双方）によって実現されるということができる。
【００４４】
図１０の部分（ａ）に示されるように、インバータＣb1の入力端子の電位は期間Ｔdに
おける立ち上がりおよび立ち下りが急峻な矩形波となるが、インバータＣb1から出力され
る駆動信号Ｓcは、図１０の部分（ｂ）に示されるように、論理レベルが反転するともに
波形が鈍化した波形となる。そして、インバータＣb2から出力される駆動信号Ｓcは、図
１０の部分（ｃ）に示されるように、さらに波形が鈍り、期間Ｔdの全区間にわたってＯ
ＬＥＤ素子８３の閾値Ｖthを下回る信号となる。したがって、データ信号Ｄjの遅延に起
因して期間ＴdにてノードＱがローレベルに遷移しても、第１実施形態と同様にＯＬＥＤ
素子８３の誤発光は回避される。このように、本態様においてはインバータＣb（特にイ
ンバータＣb2）が時定数回路として機能する。この時定数回路の時定数は、画素回路８b
におけるインバータＣbの総数や各インバータＣbにおけるトランジスタＴr1およびＴr2の
特性（ゲート長やゲート幅）を適宜に選定することによって調整される。
【００４５】
＜Ｃ−２：第２の態様＞
図１１は、本実施形態の第２の態様に係る単位回路Ｐ（単位回路群Ｇiに属する第ｊ列
目の単位回路Ｐj）の構成を示す回路図である。同図に示されるように、本態様に係る単
位回路Ｐは、図３と同様の画素回路８aに加えてトランジスタ７７と保持容量７８とを有
する。トランジスタ７７はｎチャネル型のトランジスタであり、ソース電極がデータ信号
線Ｌdjに接続されるとともにドレイン電極が画素回路８aの駆動トランジスタ８１のゲー
ト電極に接続される。このトランジスタ７７のゲート電極にはサンプリング信号線Ｌsiか
らサンプリング信号ＳＭＰiが供給される。一方、保持容量７８は、一端が駆動トランジ
スタ８１のゲート電極に接続されるとともに他端が電源線Ｌa（あるいは他の電源線）に
接続された容量である。画素回路８aは、図３の構成と同様に、ＯＬＥＤ素子８３に対し
て並列に配置されたキャパシタＣaを有する。
【００４６】
この構成において、サンプリング信号ＳＭＰiの供給によってトランジスタ７７がオン
状態に遷移すると、その時点にてデータ信号線Ｌdjに供給されているデータ信号Ｄjの論
理レベルが駆動トランジスタ８１のゲート電極に印加される。また、この論理レベルは保
持容量７８によって保持されるから、サンプリング信号ＳＭＰiが非アクティブレベルと
なってトランジスタ７７がオフ状態に遷移した後にも、駆動トランジスタ８１はその直前
のサンプリング期間Ｐsにて単位回路Ｐに取り込まれたデータ信号Ｄjに応じた状態に維持
される。本態様においても、第１実施形態と同様に、時定数回路として機能するキャパシ
タＣaが画素回路８aに設けられているから、データ信号Ｄjの遅延に起因したＯＬＥＤ素
子８３の誤発光は防止される。
【００４７】
＜Ｃ−３：第３の態様＞
図１２は、第３の態様に係る単位回路Ｐの構成を示す回路図である。同図に示されるよ
うに、本態様に係る単位回路Ｐは、キャパシタＣaを有する画素回路８a（図１１）の代わ
りに、２個のインバータＣb1およびＣb2を有する画素回路８b（図９）を含む。第１の態
様について説明したように、本態様によっても、データ信号Ｄjの遅延に起因したＯＬＥ
Ｄ素子８３の誤発光は防止される。
【００４８】
＜Ｃ−４：その他の態様＞
本発明に係る単位回路Ｐの構成（特に時定数回路の構成）は以上に例示したものに限ら
れない。例えば、以上に説明した各態様の時定数回路を適宜に組み合わせて採用してもよ
い。すなわち、例えばキャパシタＣaおよびインバータＣbの双方を単位回路Ｐに設けた構
成も採用される。また、駆動トランジスタ８１とＯＬＥＤ素子８３との間に抵抗が介挿さ
れた構成も採用される。この構成においては、駆動トランジスタ８１とＯＬＥＤ素子８３
との間に介在する抵抗と、ＯＬＥＤ素子８３の容量成分や配線の寄生容量とによって、駆
動信号Ｓcの波形を鈍らせる時定数回路が構成される。したがって、この抵抗の抵抗値は
、駆動信号Ｓcのレベルが期間ＴdにてＯＬＥＤ素子８３の閾値Ｖthを越えないように選定
される。また、単位回路Ｐの構成も任意に変更される。すなわち、データ信号線Ｌdjから
取り込まれたデータ信号Ｄjに応じた駆動信号ＳcがＯＬＥＤ素子８３に供給される構成で
あれば足り、その他の要素の構成の如何は不問である。
【００４９】
なお、以上の各形態においては、説明の便宜のために、画素回路８（８aまたは８b）と
データ信号線Ｌdjからデータ信号Ｄjを取り込む手段（図３のトランスミッションゲート
７１や図１１のトランジスタ７７）とデータ信号Ｄjを保持する手段（図３のラッチ回路
７３や図１１の保持容量７８）とを含む部分を併せて単位回路Ｐjと表記した。しかしな
がら、各形態の画素回路８（８aまたは８b）とデータ信号Ｄjを取り込む手段やこれを保
持する手段とを含む部分を本発明の画素回路と把握してもよい。
【００５０】
＜Ｄ：第４実施形態＞
次に、本発明の第４実施形態に係る発光装置の構成を説明する。なお、本実施形態のう
ち第１ないし第３実施形態と同様の要素については共通の符号を付してその説明を適宜に
省略する。
【００５１】
図１３は、各実施形態に係る発光装置のうち１本のデータ信号線Ｌdjとこれに共通に接
続されたｍ個の単位回路Ｐjとを抽出した図である。同図に示されるように、データ信号
線Ｌdjには、それ自身の配線抵抗Ｒが付随するとともに他の要素と容量的に結合して寄生
容量Ｃが付随する。これらの配線抵抗Ｒや寄生容量Ｃに起因した時定数は、データ信号Ｄ
jの供給元である画像処理回路３０から当該データ信号線Ｌdjに沿って遠ざかった位置ほ
ど大きい。したがって、総ての単位回路Ｐjの画素回路８（８aまたは８b）における時定
数回路（キャパシタＣaやインバータＣb）について等しい時定数を設定すれば、画像処理
回路３０から離間した単位回路Ｐjの駆動信号Ｓcほど時定数に起因した鈍りの程度が大き
くなり、この結果として各ＯＬＥＤ素子８３の輝度がデータ信号線Ｌdjに沿ってばらつく
という問題が生じ得る。そこで、本実施形態においては、データ信号線Ｌdjのうち画像処
理回路３０に近い位置に接続された単位回路Ｐj（画素回路８）における時定数回路の時
定数が、これよりも画像処理回路３０からみて遠い位置に接続された単位回路Ｐj（画素
回路８）の時定数回路の時定数よりも大きい数値に設定される。より具体的には、各単位
回路群Ｇiに属する単位回路Ｐjの時定数回路の時定数τiは、
τ1＞τ2＞……＞τm
という関係を満たすように選定される。時定数τiがキャパシタＣaの静電容量やインバ
ータＣbの総数（あるいはトランジスタＴr1およびＴr2の特性）によって決定されること
は上述したとおりである。この構成によれば、配線抵抗Ｒと寄生容量Ｃに起因した駆動信
号Ｓcの鈍りの程度と、単位回路Ｐの時定数回路による駆動信号Ｓcの鈍りの程度との総和
を、総ての単位回路Ｐjについて略同一に近づけることができるから、データ信号線Ｌdj
に沿った輝度のばらつきを抑制することができる。
【００５２】
なお、ここでは総ての単位回路Ｐjの各々について個別に時定数が選定された構成を例
示したが、単位回路Ｐjのグループごとに時定数が選定される構成としてもよい。例えば
、共通のデータ信号線Ｌdjに接続されたｍ個の単位回路ＰjをＸ方向の中央にて２つのグ
ループに区分し、このうち画像処理回路３０に近い側に位置するグループの各単位回路Ｐ
jの時定数τaと、これよりも遠い側に位置するグループの各単位回路Ｐjの時定数τbとが
、
τa＞τb
という関係を満たすように、各単位回路Ｐjにおける時定数回路の時定数がグループご
とに選定された構成としてもよい。なお、ここではｍ個の単位回路Ｐjを２つのグループ
に区分したが、グループの総数やその区分の仕方は任意である。例えば、ｍ個の単位回路
Ｐjを３つ以上のグループに区分し、画像処理回路３０に近いグループの単位回路Ｐjほど
時定数回路の時定数が小さくなるようにしてもよい。
【００５３】
＜Ｅ：その他の態様＞
図３および図１１においてはキャパシタＣaの電極ｂがＯＬＥＤ素子８３の陰極に接続
された構成を例示したが、この電極ｂの接続先は任意に変更される。すなわち、電極ｂに
略一定の電位が印加される構成であればよい。また、単位回路Ｐに含まれる駆動トランジ
スタ８１（あるいは図１１および図１２のトランジスタ７７）の導電型は任意に変更され
る。
【００５４】
各実施形態においてはＯＬＥＤ素子１５を利用した発光装置を例示したが、これ以外の
発光素子を利用した発光装置にも本発明は適用される。例えば、無機ＥＬ素子を利用した
発光装置、電界放出ディスプレイ（ＦＥＤ：Field Emission Display）、表面導電型電
子放出ディスプレイ（ＳＥＤ：Surface-conduction Electron-emitter Display）、弾
道電子放出ディスプレイ（ＢＳＤ：Ballistic electron Surface emitting Display
）、あるいは発光ダイオードを利用した表示装置など各種の発光装置にも本発明が適用さ
れる。
【００５５】
＜Ｆ：電子機器＞
各実施形態に例示した発光装置は各種の電子機器に使用される。本発明に係る電子機器
の一例である画像形成装置の構成を以下に説明する。
【００５６】
図１４は、各実施形態に係る発光装置を利用した画像形成装置の構成を示す縦断側面図
である。この画像形成装置は、同様な構成の４個の有機ＥＬアレイ露光ヘッド２０Ｋ、２
０Ｃ、２０Ｍ、２０Ｙを、対応する同様な構成である４個の感光体ドラム（像担持体）１
２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙの露光位置にそれぞれ配置したものであり、タン
デム方式の画像形成装置として構成されている。有機ＥＬアレイ露光ヘッド２０Ｋ、２０
Ｃ、２０Ｍ、２０Ｙは、各実施形態に係る発光装置の画素部１０によって構成される。
【００５７】
図１４に示すように、この画像形成装置は、駆動ローラ１２１と従動ローラ１３２が設
けられており、図示矢印方向へ循環駆動される中間転写ベルト１３０を備えている。この
中間転写ベルト１３０に対して所定間隔で配置された４個の像担持体としての外周面に感
光層を有する１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙが配置される。符号の後に付加さ
れたＫ、Ｃ、Ｍ、Ｙはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それぞれ黒、
シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても同様であ
る。感光体１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙは、中間転写ベルト１３０の駆動と
同期して回転駆動される。
【００５８】
各感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の周囲には、それぞれ感光体１２０（Ｋ、Ｃ、Ｍ、
Ｙ）の外周面を一様に帯電させる帯電手段（コロナ帯電器）２１１（Ｋ、Ｃ、Ｍ、Ｙ）と
、この帯電手段２１１（Ｋ、Ｃ、Ｍ、Ｙ）により一様に帯電させられた外周面を感光体１
２０（Ｋ、Ｃ、Ｍ、Ｙ）の回転に同期して順次ライン走査する本発明の上記のような有機
ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）が設けられている。
また、この有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）で形成された静電潜像に
現像剤であるトナーを付与して可視像（トナー像）とする現像装置２１４（Ｋ、Ｃ、Ｍ、
Ｙ）を有している。
【００５９】
ここで、各有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）は、有機ＥＬアレイ露光
ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）のアレイ方向が感光体ドラム１２０（Ｋ、Ｃ、Ｍ、Ｙ）の
母線に沿うように設置される。そして、各有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、
Ｙ）の発光エナルギーピーク波長と、感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の感度ピーク波長
とは略一致するように設定されている。
【００６０】
現像装置２１４（Ｋ、Ｃ、Ｍ、Ｙ）は、例えば、現像剤として非磁性一成分トナーを用
いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表
面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体１２０（Ｋ
、Ｃ、Ｍ、Ｙ）に接触あるいは押厚させることにより、感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）
の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである
。
【００６１】
このような４色の単色トナー像形成ステーションにより形成された黒、シアン、マゼン
タ、イエローの各トナー像は、中間転写ベルト１３０上に順次一次転写され、中間転写ベ
ルト１３０上で順次重ね合わされてフルカラーとなる。ピックアップローラ２０３によっ
て、給紙カセット２０１から１枚ずつ給送された記録媒体２０２は、二次転写ローラ１３
６に送られる。中間転写ベルト１３０上のトナー像は、二次転写ローラ１３６において用
紙等の記録媒体２０２に二次転写され、定着部である定着ローラ対１３７を通ることで記
録媒体２０２上に定着される。この後、記録媒体２０２は、排紙ローラ対１３８によって
、装置上部に形成された排紙トレイ上へ排出される。
このように、図１４の画像形成装置は、書き込み手段として有機ＥＬアレイを用いてい
るので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。
【００６２】
次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図１５は、画像形成装置の縦断側面図である。図１５において、画像形成装置には主要
構成部材として、ロータリ構成の現像装置１６１、像担持体として機能する感光体ドラム
１６５、有機ＥＬアレイが設けられている露光ヘッド１６７、中間転写ベルト１６９、用
紙搬送路１７４、定着器の加熱ローラ１７２、給紙トレイ１７８が設けられている。露光
ヘッド１６７は上述した各実施形態に係る発光装置の画素部１０によって構成されている
。
【００６３】
現像装置１６１は、現像ロータリ１６１ａが軸１６１ｂを中心として反時計回り方向に
回転する。現像ロータリ１６１ａの内部は４分割されており、それぞれイエロー（Ｙ）、
シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の４色の像形成ユニットが設けられてい
る。現像ローラ１６２ａ〜１６２ｄおよびトナー供給ローラ１６３ａ〜１６３ｄは、４色
の各像形成ユニットに各々配置されている。また、規制フレード１６４ａ〜１６４ｄによ
ってトナーは所定の厚さに規制される。
【００６４】
感光体ドラム１６５は、帯電器１６８によって帯電され、図示を省略した駆動モータ、
例えばステップモータにより現像ローラ１６２ａとは逆方向に駆動される。中間転写ベル
ト１６９は、従動ローラ１７０ｂと駆動ローラ１７０ａ間に張架されており、駆動ローラ
１７０ａが感光体ドラム１６５の駆動モータに連結されて、中間転写ベルトに動力を伝達
している。当該駆動モータの駆動により、中間転写ベルト１６９の駆動ローラ１７０ａは
感光体ドラム１６５とは逆方向に回動される。
【００６５】
用紙搬送路１７４には、複数の搬送ローラと排紙ローラ対１７６などが設けられており
、用紙を搬送する。中間転写ベルト１６９に担持されている片面の画像（トナー像）が、
二次転写ローラ１７１の位置で用紙の片面に転写される。二次転写ローラ１７１は、クラ
ッチにより中間転写ベルト１６９に離当接され、クラッチオンで中間転写ベルト１６９に
当接されて用紙に画像が転写される。
【００６６】
上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処
理がなされる。定着器には、加熱ローラ１７２、加圧ローラ１７３が設けられている。定
着処理後の用紙は、排紙ローラ対１７６に引き込まれて矢印Ｆ方向に進行する。この状態
から排紙ローラ対１７６が逆方向に回転すると、用紙は方向を反転して両面プリント用搬
送路１７５を矢印Ｇ方向に進行する。用紙は、給紙トレイ１７８から、ピックアップロー
ラ１７９によって１枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモ
ークが用いられる。また、中間転写ベルト１６９は色ずれ補正などが必要となるのでステ
ップモータが用いられている。これらの各モータは、図示を省略している制御手段からの
信号により制御される。
【００６７】
図の状態で、イエロー（Ｙ）の静電潜像が感光体ドラム１６５に形成され、現像ローラ
１６２ａに高電圧が印加されることにより、感光体ドラム１６５にはイエローの画像が形
成される。イエローの裏側および表側の画像がすべて中間転写ベルト１６９に担持される
と、現像ロータリ１６１ａが９０度回転する。
中間転写ベルト１６９は１回転して感光体ドラム１６５の位置に戻る。次にシアン（Ｃ
）の２面の画像が感光体ドラム１６５に形成され、この画像が中間転写ベルト１６９に担
持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ１６１
の９０度回転、中間転写ベルト１６９への画像担持後の１回転処理が繰り返される。
【００６８】
４色のカラー画像担持には中間転写ベルト１６９は４回転して、その後に更に回転位置
が制御されて二次転写ローラ１７１の位置で用紙に画像を転写する。給紙トレイ１７８か
ら給紙された用紙を搬送路１７４で搬送し、二次転写ローラ１７１の位置で用紙の片面に
カラー画像を転写する。片面に画像が転写された用紙はのように排紙ローラ対１７６で反
転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転写ローラ
１７１の位置に搬送されて、他面にカラー画像が転写される。ハウジング１８０には、排
気ファン１８１が設けられている。
【００６９】
ところで、以上の各態様に係る画像形成装置においては、ＯＬＥＤ素子８３から像担持
体（例えば図１４の感光体ドラム１２０（Ｋ、Ｃ、Ｍ、Ｙ）や図１５の感光体ドラム１６
５）に照射される光量が所定の閾値Ｌthを越えたときに感光して静電潜像が形成される。
ここで、像担持体に対して閾値Ｌthに相当する光量を照射するためにＯＬＥＤ素子８３に
印加されるべき電圧Ｖth1がＯＬＥＤ素子８３の閾値Ｖthよりも大きい場合には、データ
信号Ｄjの遅延に起因して駆動信号Ｓcのレベルが電圧Ｖthを超えることによりＯＬＥＤ素
子８３が発光したとしても、このレベルが電圧Ｖth1以下であれば（すなわち像担持体に
照射される光量が閾値Ｌthを下回る光量であれば）、像担持体に形成される静電潜像にデ
ータ線Ｄjの遅延の影響は現れない。したがって、本発明に係る発光装置を光書込み型の
画像形成装置に採用した場合には、期間Ｔdにおける駆動信号Ｓcのレベルが、像担持体を
感光させるための閾値Ｖth1を下回るレベル（閾値Ｖthを越えるレベルでもよい）に減衰
されるように時定数回路の時定数が選定された構成としてもよい。
【００７０】
また、上述した発光装置を画像読取装置に適用してもよい。この画像読取装置は、対象
物に光線を照射する発光部と、対象物によって反射された光線を読み取って画像信号を出
力する読み取り部とを備え、上述した発光装置を発光部に用いたことを特徴とする。ここ
で、発光部が移動して読み取り部が固定であってもよいし、発光部と読み取り部が一体と
なって移動するもであってもよい。後者の場合には、読み取り部をＴＦＴで構成し、読み
取り部と発光部を１枚の基板上に形成してもよい。このような画像読取装置としては、ス
キャナやバーコードリーダーが該当する。
【００７１】
なお、本発明に係る発光装置が適用される電子機器は画像形成装置や画像読取装置に限
定されない。例えば、各種の電子機器における表示デバイスとして各実施形態に係る発光
装置を利用してもよい。このような電子機器としては、パーソナルコンピュータ、携帯電
話機、携帯型情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメ
ラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパ
ー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ
、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
これらの電子機器には、第２実施形態として説明したように複数の単位回路Ｐを面状に配
列した発光装置が好適に採用される。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１実施形態に係る発光装置の構成を示すブロック図である。
【図２】発光装置の動作を説明するためのタイミングチャートである。
【図３】ひとつの単位回路の構成を示す回路図である。
【図４】従来の単位回路においてＯＬＥＤ素子が誤発光することを説明するための図である。
【図５】本実施形態の単位回路によって誤発光が防止されることを説明するための図である。
【図６】ＯＬＥＤ素子の電圧と電流との関係を示すグラフである。
【図７】ＯＬＥＤ素子の電流と輝度（発光量）との関係を示すグラフである。
【図８】本発明の第２実施形態に係る発光装置の構成を示すブロック図である。
【図９】本発明の第３実施形態に係る単位回路の構成を示す回路図である。
【図１０】駆動信号の変化の様子を示す図である。
【図１１】他の態様に係る単位回路の構成を示す回路図である。
【図１２】他の態様に係る単位回路の構成を示す回路図である。
【図１３】本発明の第４実施形態における各単位回路の時定数について説明するための図である。
【図１４】画像形成装置の構成を示す縦断側面図である。
【図１５】他の態様に係る画像形成装置の構成を示す縦断側面図である。
【図１６】従来の構成における問題点を説明するためのタイミングチャートである。
【符号の説明】
【００７３】
１０……画素部、２０……制御回路、３０……画像処理回路、４０……電源回路、５０…
…シフトレジスタ、Ｇ（Ｇ1，Ｇ2，……，Ｇm）……単位回路群、Ｐ（Ｐ1，Ｐ2，……，
Ｐn）……単位回路、７１……トランスミッションゲート、７３……ラッチ回路、８（８a
，８b）……画素回路、８１……トランジスタ、８３……ＯＬＥＤ素子、Ｃa……キャパシ
タ、Ｃb（Ｃb1，Ｃb2）……インバータ、Ｌd1，Ｌd2，……，Ｌdn……データ信号線、Ｌs
1，Ｌs2，……，Ｌsm……サンプリング信号線、Ｌa，Ｌb……電源線、ＳＲ（ＳＲ1，ＳＲ
2，……ＳＲm）……シフト信号、ＳＭＰ（ＳＭＰ1，ＳＭＰ2，……，ＳＭＰm）……サン
プリング信号、Ｄ（Ｄ1，Ｄ2，……，Ｄn）……データ信号、Ｓc……駆動信号。
【技術分野】
【０００１】
本発明は、ＯＬＥＤ（Organic Light Emitting Diode）素子などの発光素子を制御する
技術に関する。
【背景技術】
【０００２】
複数の発光素子を備えた発光装置が従来から提案されている。この種の発光装置におい
ては、発光素子の輝度を指定する信号（以下「データ信号」という）の遅延など種々の原
因によって発光素子の輝度に誤差が発生する場合がある。
【０００３】
例えば、各々が発光素子を含む複数の画素回路を共通の配線（以下「データ信号線」と
いう）に接続した構成の発光装置が従来から提案されている。この構成においては、各発
光素子の輝度を時分割にて指定するデータ信号が所定の期間（以下「サンプリング期間」
という）ごとにデータ信号線から各画素回路に順次に取り込まれ、このデータ信号に応じ
て生成された駆動信号の供給によって発光素子の輝度が制御される。この構成において、
データ信号がひとつの発光素子の輝度に応じたレベルを維持する期間と、このデータ信号
に対するサンプリング期間とが時間軸上において完全に合致していれば、各画素回路にデ
ータ信号の所期の区間を取り込んで発光素子の輝度を適正に制御することができる。しか
しながら、データ信号線を伝播するときの波形鈍りなど種々の原因によってデータ信号が
サンプリング期間に対して遅延する場合がある。この場合、ひとつのサンプリング期間内
にてデータ信号のレベルが変動することになるから、発光素子に対して所期の駆動信号を
供給することができず、この結果として発光素子の輝度に誤差が発生し得る。
【０００４】
この問題を解決するための技術として、例えば特許文献１や特許文献２には、図１６に
示されるように、相前後するサンプリング期間Ｐsに間隔Ｐdを介挿した構成が開示されて
いる。この構成によれば、各サンプリング期間Ｐsの終点からその直後のサンプリング期
間Ｐsの始点までの間隔Ｐdにおいてデータ信号Ｄは何れの画素回路にも取り込まれない。
したがって、図１６に「Ｄ（遅延あり）」として示されるようにデータ信号Ｄが時間長Δ
ｄだけ遅延したとしても、この遅延量Δｄが期間Ｐdの時間長の範囲内である限り、発光
素子の輝度に誤差は発生しない。
【特許文献１】特開平５−２４１５３６号公報（図１および図２）
【特許文献２】特開平９−２１２１３３号公報（図１および図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この技術においては、データ信号Ｄが各画素回路に取り込まれる時間長
（サンプリング期間Ｐs）を間隔Ｐdの分だけ短縮せざるを得ない。したがって、各画素回
路に対して短い周期にてデータ信号をサンプリングしなければならない場合（例えば、デ
ータ信号線に接続された画素回路の個数が多い場合）には、各画素回路に対してデータ信
号を充分に取り込むことができず、各発光素子の輝度の制御が却って困難になるという問
題がある。本発明は、このような事情に鑑みてなされたものであり、発光素子の輝度を指
定する信号が画素回路に取り込まれる時間長を短縮することなく各発光素子の輝度の誤差
を防止するという課題の解決を目的としている。
【課題を解決するための手段】
【０００６】
この課題を解決するために、本発明に係る画素回路は、駆動信号のレベルに応じた輝度
となる発光素子と、前記発光素子の輝度を指定する駆動信号をデータ信号に応じて生成す
る信号生成回路とを具備し、前記信号生成回路は、データ信号に応じた電位がゲート電極
に供給されることで駆動信号を生成する駆動トランジスタ（例えば図３における駆動トラ
ンジスタ８１や図９におけるインバータＣb1）と、前記駆動トランジスタから前記発光素
子に供給される駆動信号の波形を鈍らせる（すなわち駆動信号のレベルの単位時間当たり
の変動量を低減する）時定数回路とを含む。
この構成においては、信号生成回路から発光素子に供給される駆動信号の波形が時定数
回路によって鈍化される。したがって、遅延やノイズなど種々の原因によって駆動信号が
短期的に所期値とは相違するレベルに遷移した場合であっても発光素子の輝度に対する影
響は低減される。また、駆動信号の変動の影響が時定数回路によって低減されるため、発
光素子の輝度を指定する信号（データ信号）が画素回路に取り込まれる時間長を短縮する
必要はない。なお、本発明における発光素子とは、電気的な作用によって発光する素子で
ある。例えば、ＯＬＥＤ素子のほかに無機ＥＬダイオード素子や発光ダイオード素子など
種々の素子が本発明にいう発光素子の概念に含まれる。
【０００７】
駆動信号のレベルが所定の閾値を越えたときに発光する発光素子を備えた画素回路にお
いて、前記時定数回路は、前記信号生成回路に入力されるデータ信号のうち所定の時間長
よりも短い時間長で前記閾値を越える信号が前記信号生成回路に入力される場合に、当該
時定数回路から出力される信号が前記発光素子の前記閾値を下回るレベルに減衰されるよ
うに時定数が決定される。この態様によれば、駆動信号のレベルが短期的に発光素子の閾
値を越えたとしても、この区間のレベルは時定数回路によって当該閾値を下回るレベルに
減衰させられるから、この駆動信号の変動に起因した発光素子の輝度の誤差を確実に防止
することができる。もっとも、本発明において、駆動信号のうち所定値よりも短い時間長
にて閾値を越える総ての区間が当該閾値を下回るレベルに減衰される必要は必ずしもない
。すなわち、時定数回路によって波形が鈍化された後の駆動信号のレベルが閾値を越える
場合であっても、その閾値を越える区間（すなわち発光素子が誤発光する期間）が画素回
路の用途に対して特段の問題とならない程度の時間長となるように駆動信号の波形が鈍化
されていればよい。例えば、本発明の画素回路を利用した表示装置において、実際には駆
動信号の遅延などに起因して発光素子が誤発光したとしても、これが人間の視覚によって
は知覚され得ない程度の時間長であれば、本発明の所期の効果は確かに奏される。
【０００８】
本発明の好適な態様において、前記発光素子は第１電極と第２電極とを含み、前記駆動
トランジスタを介して前記第１電極に電気的に接続される電源線を具備し、前記時定数回
路は、前記電源線と前記第１電極との間に配置される。この態様によれば、発光素子の誤
発光を効果的に防止することができる。
【０００９】
また、本発明の他の態様においては、発光素子の輝度を指定するデータ信号をデータ信
号線からサンプリング期間にてサンプリングするサンプリング回路（例えば図３における
トランスミッションゲート７１）が設けられ、信号生成回路は、サンプリング回路がサン
プリングしたデータ信号に応じて駆動信号を生成する。この構成においては、信号生成回
路が生成した駆動信号のうち、サンプリング期間に対するデータ信号の遅延量よりも短い
時間長にて発光素子の閾値を越える区間が当該閾値を下回るレベルに減衰されるように、
時定数回路の時定数が決定される。ただし、データ信号のサンプリングを信号生成回路が
行なう構成としてもよい。すなわち、この構成における信号生成回路は、例えばデータ信
号線に接続されたスイッチング素子によって構成され、このデータ信号線に供給されるデ
ータ信号をサンプリングすることによって駆動信号として出力する。
【００１０】
本発明の望ましい態様において、前記時定数回路は、一方の電極が前記発光素子の一端
に接続されるとともに他方の電極に定電位が印加される容量素子（例えば図３や図１１に
示される容量Ｃa）を含む。この態様によれば、例えば発光素子の抵抗成分や配線抵抗と
当該容量とによってＲＣ時定数回路が構成される。この態様によれば、時定数回路の構成
を簡素化することができる。また、他の態様における時定数回路は、前記電源線と前記第
１電極との間に介在する抵抗を含む。この態様においては、容量（例えば発光素子の第１
電極に接続された容量素子や発光素子に付随する容量）と当該抵抗とによってＲＣ時定数
回路が構成される。
【００１１】
また、他の態様においては、前記駆動トランジスタは、相補型である第１トランジスタ
と第２トランジスタとからなる第１反転回路（例えば図９や図１２に示されるインバータ
Ｃb1）であり、前記時定数回路は、相補型である第３トランジスタと第４トランジスタと
からなる第２反転回路（例えば図９や図１２に示されるインバータＣb2）であり、データ
信号に応じた電位が前記第１反転回路の入力端に供給され、前記第１反転回路の出力端は
前記第２反転回路の入力端に接続され、前記第２反転回路の出力端は前記第１電極に接続
されている。なお、以上の態様における第１トランジスタおよび第２トランジスタは、例
えば図９や図１２のインバータＣb1におけるトランジスタＴr1およびＴr2にそれぞれ相当
する。また、第３トランジスタおよび第４トランジスタは、例えば図９や図１２のインバ
ータＣb2におけるトランジスタＴr1およびＴr2にそれぞれ相当する。
【００１２】
この態様においては、第１反転回路や第２反転回路を構成するトランジスタのゲート容
量や当該インバータの出力インピーダンスによってＲＣ時定数回路が構成される。また、
インバータの段数やこれを構成するトランジスタのサイズ（特にゲート長やゲート幅）を
適宜に選定することによって所望の時定数を持った時定数回路が構成される。もっとも、
時定数回路の構成は以上の例示に限定されない。例えば、信号生成回路をトランジスタに
よって構成した場合には、このトランジスタのゲート容量によって時定数回路を構成して
もよい。この構成においては、トランジスタのゲート幅やゲート長を適宜に選定すること
によって時定数回路の時定数を調整することができる。
【００１３】
また、本発明に係る画素回路は発光装置に利用される。この発光装置は、駆動信号のレ
ベルに応じた輝度となる発光素子を各々が含む複数の画素回路と、各発光素子の輝度を時
分割にて指定するデータ信号を伝送するデータ信号線とを具備し、前記複数の画素回路の
各々は、当該画素回路に対応したサンプリング期間にて前記データ信号線からサンプリン
グされるデータ信号に応じたレベルの駆動信号を生成する信号生成回路を含み、前記信号
生成回路は、データ信号に応じた電位がゲート電極に供給されることで駆動信号を生成す
る駆動トランジスタと、前記駆動トランジスタから前記発光素子に供給される駆動信号の
波形を鈍らせる時定数回路とを含む。この構成によれば、本発明に係る画素回路と同様の
作用により、データ信号が画素回路に取り込まれる期間（サンプリング期間）を短縮する
ことなく各発光素子の輝度の誤差を防止することができる。
【００１４】
本発明の望ましい態様に係る発光装置において、前記発光素子は、駆動信号のレベルが
閾値を越えることによって発光し、前記時定数回路は、前記信号生成回路に入力されるデ
ータ信号のうち所定の時間長よりも短い時間長で前記閾値を越える信号が前記信号生成回
路に入力される場合に、当該時定数回路から出力される信号が前記発光素子の前記閾値を
下回るレベルに減衰されるように時定数が決定される。この構成によれば、サンプリング
期間に対するデータ信号の遅延に起因した発光素子の輝度の誤差を確実に防止することが
できる。
【００１５】
ところで、データ信号線には配線抵抗や寄生容量が付随する。この抵抗や容量は、デー
タ信号の供給元（例えば図１に示される画像処理回路３０やこの画像処理回路３０から出
力されたデータ信号が入力される端子）から当該データ信号線に沿って離れるほど大きい
から、これらの抵抗や容量によって定まる時定数はデータ信号の供給元から離れるほど大
きい。したがって、総ての画素回路について時定数回路に等しい時定数を設定すれば、デ
ータ信号の供給元から離れた画素回路ほど大きい時定数のもとで駆動信号が減衰されるこ
とになり、この結果として各発光素子の挙動にばらつきが生じ得る。そこで、本発明の望
ましい態様において、各画素回路に含まれる時定数回路の時定数は、データ信号線のうち
当該画素回路が接続される地点に応じて決定される。例えば、第１の画素回路と、データ
信号線のうちデータ信号の供給元からの経路長が第１の画素回路よりも短い地点に接続さ
れた第２の画素回路とに着目すると、第１の画素回路に含まれる時定数回路の時定数は、
第２の画素回路に含まれる時定数回路の時定数よりも小さい。この構成によれば、データ
信号線に付随する抵抗や容量と時定数回路との双方を考慮した時定数を各画素回路にて均
等化することができるから、各発光素子の挙動のばらつきを抑制することができる。
【００１６】
より望ましい態様において、前記各画素回路に含まれる時定数回路の時定数は、前記デ
ータ信号線のうちデータ信号の供給元から当該画素回路が接続される地点までの配線抵抗
および寄生容量と当該画素回路の時定数回路とを含む部分の時定数が総ての画素回路につ
いて略同一となるように画素回路ごとに決定される。この構成によれば、データ信号線に
対する画素回路の位置に拘わらず総ての発光素子の挙動を精度よく一致させることができ
る。ただし、この構成においては、総ての画素回路の各々について時定数を別個に選定し
なければならないため構成が煩雑化する可能性もある。そこで、画素回路のグループごと
に時定数が選定された構成も採用される。すなわち、他の態様に係る発光装置において、
前記各画素回路に含まれる時定数回路の時定数は、前記複数の画素回路のうち第１のグル
ープに属する各画素回路の時定数回路の時定数が、前記データ信号線のうちデータ信号の
供給元からの経路長が前記第１のグループの各画素回路よりも短い地点に接続された第２
のグループに属する各画素回路の時定数回路の時定数よりも小さくなるように、画素回路
のグループごとに決定される。なお、ここでは第１および第２のグループのみが明示され
ているが、複数の画素回路が２つのグループにのみ区分された構成に本発明を限定する趣
旨ではない。複数の画素回路が３つ以上のグループに区分された構成においては、そのな
かから選択されたひとつのグループが本発明にいう第１のグループに該当し、他のひとつ
のグループが本発明にいう第２のグループに該当することになる。
【００１７】
本発明に係る発光装置は各種の電子機器に利用される。例えば、光線の照射によって画
像が形成される感光体を備えた画像形成装置において、感光体に光線を照射するヘッド部
（ラインヘッド）として利用される。このような画像形成装置としては、プリンタやコピ
ー機、あるいはこれらの機能を併せ持つ複合機がある。この種の画像形成装置には、複数
の発光素子を線状に配列した発光装置が特に好適である。また、本発明に係る発光装置は
、携帯電話機やパーソナルコンピュータといった各種の電子機器の表示デバイスとしても
利用される。これらの電子機器には、複数の発光素子が面状（マトリクス状）に配列され
た発光装置が特に好適である。すなわち、この発光装置は、複数のサンプリング信号線（
走査線）と複数のデータ信号線との各交差に対応して本発明の画素回路が配置され、複数
のサンプリング信号線の各々をサンプリング期間にて順次に選択する垂直走査回路（例え
ば図８に示されるシフトレジスタ）と、各データ信号線に沿って配列された各発光素子の
輝度を時分割にて指定するデータ信号を各データ信号線に出力する水平走査回路（例えば
図８に示される画像処理回路３０）とを具備する。
【発明を実施するための最良の形態】
【００１８】
＜Ａ−１：第１実施形態＞
まず、画像形成装置（例えばプリンタ）のヘッド部に採用される発光装置の形態を説明
する。図１は、この発光装置の構成を示すブロック図である。同図に示されるように、発
光装置は、画素部１０とその周辺回路とから構成される。画素部１０は、画像形成装置の
ヘッド部（ライン型の光ヘッド）として使用される部分である。この画素部１０は、Ｘ方
向に配列されたｍ個の単位回路群Ｇ（Ｇ1，Ｇ2，……，Ｇm）とその各々に対応するｍビ
ットのシフトレジスタ５０とを有する（ｍは自然数）。単位回路群Ｇ1ないしＧmの各々は
、Ｘ方向に配列されたｎ個の単位回路Ｐ（Ｐ1，Ｐ2，……，Ｐn）を含む。各単位回路Ｐ
は、発光素子たるＯＬＥＤ素子８３を有する（図３参照）。
【００１９】
一方、周辺回路は、制御回路２０と画像処理回路３０と電源回路４０とを含む。制御回
路２０は、開始パルス信号ＳＰとクロック信号ＣＬＫとを生成してシフトレジスタ５０に
出力する。図２に示されるように、開始パルス信号ＳＰは、主走査期間の始点にてアクテ
ィブレベルとなる信号である。一方、クロック信号ＣＬＫは、主走査の基準となる時間を
規定する信号である。図２に示されるように、シフトレジスタ５０は、開始パルス信号Ｓ
Ｐをクロック信号ＣＬＫに従って順次にシフトすることによってｍ系統のシフト信号ＳＲ
1ないしＳＲmを生成し、これらのシフト信号ＳＲ1ないしＳＲmに基づいてｍ系統のサンプ
リング信号ＳＭＰ1ないしＳＭＰmを出力する。各シフト信号ＳＲ（ＳＲ1、ＳＲ2、……、
ＳＲm）は、クロック信号ＣＬＫの１周期に相当する時間長だけアクティブレベル（ロー
レベル）となる信号である。また、図２に示されるように、各シフト信号ＳＲi（ｉは１
≦ｉ≦ｍを満たす整数）がアクティブレベルになる期間とその次のシフト信号ＳＲi+1が
アクティブレベルになる期間とは、クロック信号ＣＬＫの半周期に相当する時間長だけ重
複する。一方、各サンプリング信号ＳＭＰiは、第ｉ番目のシフト信号ＳＲiとその次のシ
フト信号ＳＲi+1との否定論理積に相当する信号である。したがって、サンプリング信号
ＳＭＰ1ないしＳＭＰmの各々は、クロック信号ＣＬＫの半周期に相当するサンプリング期
間Ｐs（Ｐs1，Ｐs2，……，Ｐsm）ごとに順番にアクティブレベル（ハイレベル）となる
。サンプリング信号ＳＭＰ1ないしＳＭＰmはそれぞれサンプリング信号線Ｌs1ないしＬsm
を介して各単位回路群Ｇ1ないしＧmの各単位回路Ｐに出力される。
【００２０】
図１に示される画像処理回路３０は、ひとつの単位回路群Ｇに含まれる単位回路Ｐの総
数に相当するｎ系統のデータ信号Ｄ1ないしＤnを生成する。各データ信号Ｄj（ｊは１≦
ｊ≦ｎを満たす自然数）は、ｍ個の単位回路群Ｇ1ないしＧmの各々に含まれる単位回路Ｐ
jのＯＬＥＤ素子８３の輝度を単位回路群Ｇ1ないしＧmの配列の順番に時分割にて指定す
る電圧信号である。本実施形態におけるデータ信号Ｄ1ないしＤnの各々は、サンプリング
期間Ｐsと等しい時間長の単位期間ごとにハイレベルおよびローレベルの何れかとなる。
ハイレベルのデータ信号ＤjはＯＬＥＤ素子８３の発光を指示する。ローレベルのデータ
信号ＤjはＯＬＥＤ素子８３の消灯を指示する。これらのデータ信号Ｄ1ないしＤnはデー
タ信号線Ｌd1ないしＬdnに出力される。データ信号線Ｌdjには、単位回路群Ｇ1ないしＧm
の各々に含まれる単位回路Ｐj（合計ｍ個）が共通に接続される。画像処理回路３０から
出力されたデータ信号Ｄjは、データ信号線Ｌdjを介して、各単位回路群Ｇ1ないしＧmの
第ｊ列目の各単位回路Ｐjに供給される。
【００２１】
図１に示される電源回路４０は、シフトレジスタ５０などの論理回路にて使用される電
源電位のほかに高位側電源電位ＶHHelとこれよりも低い低位側電源電位ＶLLelとを生成す
る。高位側電源電位ＶHHelは電源線Ｌaに供給され、低位側電源電位ＶLLelは電源線Ｌbに
供給される。総ての単位回路Ｐは電源線ＬaおよびＬbに対して共通に接続されており、こ
れらを介して高位側電源電位ＶHHelおよび低位側電源電位ＶLLelの給電を受ける。
【００２２】
次に、図３は、単位回路群Ｇiに属する単位回路Ｐjの構成を示す回路図である。同図に
示されるように、単位回路Ｐjはトランスミッションゲート７１を有する。総ての単位回
路群Ｇ1ないしＧmに含まれる第ｊ列目の単位回路Ｐjのトランスミッションゲート７１は
その入力端子がデータ信号線Ｌdjに対して共通に接続される。このトランスミッションゲ
ート７１は、シフトレジスタ５０からサンプリング信号線Ｌsiを介して供給されるサンプ
リング信号ＳＭＰiに基づいてデータ信号Ｄjをサンプリングするスイッチング素子である
。すなわち、トランスミッションゲート７１は、サンプリング信号ＳＭＰiとその論理レ
ベルをインバータ７２によって反転した信号とがアクティブレベルとなる期間にてオン状
態となってデータ信号Ｄjを単位回路Ｐjに取り込む。
【００２３】
トランスミッションゲート７１の出力端子にはラッチ回路７３が接続される。このラッ
チ回路７３は、出力端子がトランスミッションゲート７１に接続されたクロックドインバ
ータ７３１と、入力端子がクロックドインバータ７３１の出力端子に接続されるとともに
出力端子がクロックドインバータ７３１の入力端子に接続されたインバータ７３２とを有
する。クロックドインバータ７３１の各制御端子には、シフトレジスタ５０にて生成され
たシフト信号ＳＲiとその論理レベルをインバータ７４によって反転させた信号とが供給
される。このクロックドインバータ７３１は、シフト信号ＳＲiがアクティブレベル（ロ
ーレベル）を維持する期間にてハイインピーダンス状態となり、シフト信号ＳＲiが非ア
クティブレベル（ハイレベル）を維持する期間においてはインバータとして機能する。
【００２４】
ラッチ回路７３の出力端子（インバータ７３２の出力端子）にはインバータ７５の入力
端子が接続される。このインバータ７５の出力端子はノードＱを介して画素回路８aに接
続される。画素回路８aは、ｐチャネル型のトランジスタ（以下「駆動トランジスタ」と
いう）８１とＯＬＥＤ素子８３とキャパシタＣaとを含む。ＯＬＥＤ素子８３は、有機Ｅ
Ｌ（ElectroLuminescent）材料からなる発光層を陽極（第１電極）と陰極（第２電極）と
の間に介在させた発光素子である。
【００２５】
駆動トランジスタ８１のソース電極は高位側電源電位ＶHHelが供給される電源線Ｌaに
接続され、そのドレイン電極はＯＬＥＤ素子８３の陽極に接続される。ＯＬＥＤ素子８３
の陰極は低位側電源電位ＶLLelが供給される電源線Ｌbに接続される。一方、キャパシタ
ＣaはＯＬＥＤ素子８３に対して並列に配置される。すなわち、キャパシタＣaの一方の電
極ａはＯＬＥＤ素子８３の陽極に接続され、他方の電極ｂはＯＬＥＤ素子８３の陰極（あ
るいは電源線Ｌb）に接続される。
【００２６】
図４は、ＯＬＥＤ素子８３に印加される電圧とＯＬＥＤ素子８３に流れる電流との関係
を示すグラフであり、図５は、ＯＬＥＤ素子８３に流れる電流とＯＬＥＤ素子８３の輝度
（発光量）との関係を示すグラフである。図４および図５に示されるように、ＯＬＥＤ素
子８３に印加される電圧が閾値Ｖthを下回る場合には電流がゼロとなるからＯＬＥＤ素子
８３は消灯する（輝度がゼロとなる）。一方、電圧が閾値Ｖthを越えると、その電圧に応
じた電流がＯＬＥＤ素子８３に流れ、この結果としてＯＬＥＤ素子８３は電流に比例した
輝度にて発光する。図３に示される構成において、ノードＱがローレベルに維持されると
駆動トランジスタ８１がオン状態となるから、ＯＬＥＤ素子８３には閾値Ｖthを越える電
圧が印加されて発光する。一方、ノードＱがハイレベルに維持されると駆動トランジスタ
８１はオフ状態となるから、ＯＬＥＤ素子８３に印加される電圧は閾値Ｖthを下回り、こ
の結果としてＯＬＥＤ素子８３は消灯する。以下では、ＯＬＥＤ素子８３に印加される電
圧を表わす信号を「駆動信号Ｓc」と表記する。
【００２７】
次に、各単位回路Ｐの動作を説明する。なお、以下では単位回路群Ｇ1に属する単位回
路Ｐ1に特に着目して動作を説明し、その他の単位回路Ｐの動作の説明を兼ねるものとす
る。
【００２８】
まず、図２に示される時刻ｔ1から時刻ｔ2においては、シフト信号ＳＲ1がローレベル
を維持するため、クロックドインバータ７３１はハイインピーダンス状態となる。また、
サンプリング信号ＳＭＰ1はローレベルであるため、トランスミッションゲート７１はオ
フ状態となる。次に、時刻ｔ2から時刻ｔ3においては、シフト信号ＳＲ1がローレベルを
維持するとともにサンプリング信号ＳＭＰ1はハイレベルとなるから、クロックドインバ
ータ７３１はハイインピーダンス状態を維持する一方、トランスミッションゲート７１は
オン状態となる。したがって、その時点にてデータ信号線Ｌd1に供給されているデータ信
号Ｄ1がトランスミッションゲート７１を介して単位回路Ｐ1に取り込まれる。
【００２９】
次いで、時刻ｔ3以後においては、シフト信号ＳＲ1がハイレベルとなるからクロックド
インバータ７３１はインバータとして機能し始める。また、サンプリング信号ＳＭＰ1は
オフ状態となるからトランスミッションゲート７１はオフ状態に遷移する。したがって、
データ信号Ｄ1の取り込みは終了し、以後はデータ信号Ｄ1の次回の取り込みが開始される
までデータ信号Ｄ1の論理レベルがラッチ回路７３に保持される。
【００３０】
ここで、データ信号Ｄ1が所期のタイミングから遅延していないとすれば、図２に「Ｄ1
（遅延なし）」として示されるように、このデータ信号Ｄ1はサンプリング信号ＳＭＰ1な
いしＳＭＰmのレベルがアクティブレベルとなるサンプリング期間Ｐsの全区間にわたって
各ＯＬＥＤ素子８３の輝度に応じたレベルを維持する。しかしながら、図２に「Ｄ1（遅
延あり）」として示されるように、データ信号Ｄ1にはデータ信号線Ｌd1における電圧降
下や波形の鈍りといった種々の原因によって時間長Δｄの遅延が生じ得る。いま、単位回
路群Ｇ1および単位回路群Ｇ3の各々に属する単位回路Ｐ1のＯＬＥＤ素子８３を発光させ
、単位回路群Ｇ2に属する単位回路Ｐ1のＯＬＥＤ素子８３を消灯させる場合を想定すると
、データ信号Ｄ1の遅延に起因してノードＱの電圧は以下のように変動する。
【００３１】
まず、単位回路群Ｇ1の単位回路Ｐ1には、サンプリング期間Ｐs1にてデータ信号Ｄ1が
取り込まれる。このデータ信号Ｄ1は、サンプリング期間Ｐs1の始点から時間長Δｄだけ
遅延したタイミングにてローレベルに遷移するが、その論理レベルがラッチ回路７３に保
持されるサンプリング期間Ｐs1の終点においてもローレベルを維持するから、当該単位回
路Ｐ1のノードＱの電圧は、サンプリング期間Ｐs1の始点よりも時間長Δｄだけ遅れたタ
イミングからデータ信号Ｄ1が次回に取り込まれるまでローレベルを維持する。したがっ
て、単位回路群Ｇ1に属する単位回路Ｐ1のＯＬＥＤ素子８３は、データ信号Ｄ1によって
指定された通り、所期の時間長にわたって継続的に点灯する。単位回路群Ｇ3に属する第
１列目の単位回路Ｐ1についても同様である。
【００３２】
一方、単位回路群Ｇ2に属する単位回路Ｐ1には、サンプリング信号ＳＭＰ2がアクティ
ブレベルとなるサンプリング期間Ｐs2にてデータ信号Ｄ1が取り込まれる。データ信号Ｄ1
に遅延がないとすれば、サンプリング期間Ｐs2の全区間にわたって、データ信号Ｄ1はＯ
ＬＥＤ素子８３の消灯を指示するハイレベルを維持する。しかしながら、上述したように
データ信号Ｄ1は時間長Δｄだけ遅延しているから、サンプリング期間Ｐs2の始点から時
間長Δｄが経過するまでの期間Ｔdにおいて、データ信号Ｄ1はローレベル（すなわち単位
回路群Ｇ1に属する単位回路Ｐ1のＯＬＥＤ素子８３について点灯を指示するレベル）を維
持し、この期間Ｔdの経過後に本来のハイレベルに遷移する。サンプリング期間Ｐs2にお
いてはラッチ回路７３のクロックドインバータ７３１がインバータとして機能しているか
ら、期間ＴdにおいてノードＱはローレベルとなって画素回路８aの駆動トランジスタ８１
はオン状態となる。
【００３３】
ここで、キャパシタＣaが配置されていない従来の構成においては、期間Ｔdにおいて駆
動トランジスタ８１がオン状態に遷移すると、図６に示されるように駆動信号Ｓcの電圧
（すなわちＯＬＥＤ素子８３に印加される電圧）は閾値Ｖthを越えて高位側電源電位ＶHH
elに到達する。したがって、本来ならば消灯が維持されるべき単位回路群Ｇ2のＯＬＥＤ
素子８３は誤発光することになる。これに対し、本実施形態においては、ＯＬＥＤ素子８
３に並列に配置されたキャパシタＣaと当該ＯＬＥＤ素子８３の抵抗成分や配線抵抗とに
よってＲＣ時定数回路が構成される。したがって、図７に示されるように、期間Ｔdの始
点における駆動信号Ｓcの立ち上がりは鈍化される。さらに、期間Ｔdの終点においてノー
ドＱがローレベルに遷移することによって駆動トランジスタ８１はオフ状態となるから、
駆動信号Ｓcのレベルは閾値Ｖthに到達する前に期間Ｔdの終点にて低下し始める。したが
って、駆動信号Ｓcのレベルは期間Ｔdの全区間にわたって閾値Ｖthを越えず、この結果と
してＯＬＥＤ素子８３の誤発光は発生しない。このように、本実施形態におけるキャパシ
タＣaは、駆動信号Ｓcの波形を鈍らせてＯＬＥＤ素子８３の誤発光を防止するための時定
数回路として機能する。したがって、キャパシタＣaの静電容量は、データ信号Ｄ1の遅延
量Δｄの最大値に相当する期間Ｔdの全区間にわたって駆動信号ＳcのレベルがＯＬＥＤ素
子８３の閾値Ｖthを越えない程度に駆動信号Ｓcの波形が鈍化されるように選定されるこ
とが望ましい。
【００３４】
本実施形態によれば、駆動信号Ｓcの波形がキャパシタＣaによって鈍化されるから、デ
ータ信号Ｄ1の遅延を原因として駆動トランジスタ８１が一時的にオン状態となっても、
これに起因したＯＬＥＤ素子８３の誤発光は回避される。したがって、発光装置をヘッド
部に採用した画像形成装置においては、感光体に対する露光量を精度よく制御して高品位
の画像を形成することができる。また、相前後するサンプリング期間Ｐsに間隔を介挿す
る必要はないから、データ信号Ｄjをサンプリングする周期が短い場合であっても、各単
位回路Ｐjに対してデータ信号Ｄjを充分に取り込むことが可能となる。さらに、本実施形
態によれば、キャパシタＣaを配置するという極めて簡易な構成によってこれらの効果を
奏することができる。
【００３５】
以上に説明したように、本実施形態の画素回路８aは、ＯＬＥＤ素子８３（発光素子）
と、ＯＬＥＤ素子８３の陽極に電気的に接続される電源線Ｌaと、電源線Ｌaと陽極との間
に介在してＯＬＥＤ素子８３の駆動電流を制御するｐチャネル型の駆動トランジスタ８１
とを含む。一方、サンプリング信号線Ｌsiから駆動トランジスタ８１のゲート電極までの
各要素（トランスミッションゲート７１、インバータ７２、ラッチ回路７３およびインバ
ータ７５）はサンプリング回路として機能する。このサンプリング回路は、サンプリング
信号線Ｌsiを介して供給されるサンプリング信号ＳＭＰiに基づいてデータ信号線Ｌdjか
らデータ信号Ｄjをサンプリングし、駆動トランジスタ８１のゲート電極にデータ信号Ｄj
に応じた電位を供給する手段である。
【００３６】
本実施形態に例示したように、ＲＣ時定数回路は、電源線ＬaとＯＬＥＤ素子８３の陽
極（第１電極）との間に配置されることが望ましい。換言すると、サンプリング回路（特
に最後段に位置するインバータ７５）から駆動トランジスタ８１のゲート電極までの区間
にＲＣ時定数回路は介在しない。この構成によれば、例えばサンプリング回路と駆動トラ
ンジスタ８１との間にＲＣ時定数回路が介在する構成と比較して、各単位回路Ｐjに対し
て確実かつ充分にデータ信号Ｄjを取り込むことが可能となる。そして、本実施形態のよ
うにＲＣ時定数回路が電源線ＬaとＯＬＥＤ素子８３の陽極との間に介在する構成によれ
ば、以上に説明したように、データ信号Ｄjの遅延に起因して期間Ｔdで駆動トランジスタ
８１がオン状態に遷移したとしても、ＲＣ時定数回路によってＯＬＥＤ素子８３の誤発光
を未然に防止することができる。
【００３７】
＜Ｂ：第２実施形態＞
次に、図８を参照して、各種の電子機器の表示装置として採用される発光装置の形態を
説明する。なお、本実施形態のうち第１実施形態と同様の要素については共通の符号を付
してその説明を適宜に省略する。
【００３８】
同図に示されるように、この発光装置は、Ｘ方向に延在してシフトレジスタ５０の各出
力段に接続されたｍ本のサンプリング信号線（走査線）Ｌs1ないしＬsmと、Ｙ方向に延在
して画像処理回路３０の各出力段に接続されたｎ本のデータ信号線Ｌd1ないしＬdnとを有
する。サンプリング信号線Ｌs1ないしＬsmの各々とデータ信号線Ｌd1ないしＬdnの各々と
の交差には単位回路Ｐが配置される。したがって、これらの単位回路Ｐは、Ｘ方向および
Ｙ方向にわたってｍ行ｎ列のマトリクス状に配列される。各単位回路Ｐの構成や各周辺回
路の機能や作用は第１実施形態と同様である。
【００３９】
データ信号線Ｌd1ないしＬdnの各々に沿ってＹ方向に配列するｍ個の単位回路Ｐの各々
は、赤色、緑色および青色の何れかに発光するＯＬＥＤ素子８３を有する。例えば、第１
列目の各単位回路Ｐは赤色のＯＬＥＤ素子８３を備え、第２列目の各単位回路Ｐは緑色の
ＯＬＥＤ素子８３を備え、第３列目の各単位回路Ｐは青色のＯＬＥＤ素子８３を備えると
いった具合である。電源回路４０は、低位側電源電位ＶLLelのほかに、赤色に対応する列
の各単位回路Ｐに供給される高位側電源電位ＶHHel[R]と、緑色に対応する列の各単位回
路Ｐに供給される高位側電源電位ＶHHel[G]と、青色に対応する列の各単位回路Ｐに供給
される高位側電源電位ＶHHel[B]とを生成する。
【００４０】
以上の構成において、シフトレジスタ５０からサンプリング信号線Ｌsiに供給されるサ
ンプリング信号ＳＭＰiがサンプリング期間Ｐsiにてアクティブレベルに遷移すると、第
ｉ行目に属するｎ個の単位回路Ｐのトランスミッションゲート７１が一斉にオン状態とな
る。画像処理回路３０から各データ信号線Ｌd1ないしＬdnの各々に供給されるデータ信号
Ｄ1ないしＤnは、このサンプリング期間Ｐsiにてトランスミッションゲート７１から各単
位回路Ｐに取り込まれる。本実施形態の単位回路Ｐは、図３に例示したようにＯＬＥＤ素
子８３に対して並列に配置されたキャパシタＣaを含んでいるから、データ信号Ｄjがサン
プリング期間Ｐsiに対して遅延したとしても、この遅延に起因したＯＬＥＤ素子８３の誤
発光は防止される。したがって、各ＯＬＥＤ素子８３の輝度を高精度に制御して良好な表
示品位が実現される。なお、ここではＯＬＥＤ素子８３を制御するための駆動トランジス
タ８１が単位回路Ｐに配置されたアクティブマトリクス方式の発光装置を例示したが、こ
のようなスイッチング素子を持たないパッシブマトリクス方式の発光装置にも本発明は適
用される。
【００４１】
＜Ｃ：第３実施形態＞
次に、図９ないし図１２を参照して、単位回路Ｐの他の態様を例示する。なお、以下の
各態様のうち第１および第２実施形態と同様の要素については共通の符号を付してその説
明を適宜に省略する。
【００４２】
＜Ｃ−１：第１の態様＞
図９は、本実施形態の第１の態様に係る単位回路Ｐ（Ｐj）の構成を示す回路図である
。同図に示されるように、本態様に係る単位回路Ｐの画素回路８bは、図３に示した駆動
トランジスタ８１およびキャパシタＣaに代えて、２個のインバータＣb（Ｃb1およびＣb2
）を有する。各インバータＣbは、各々のドレイン電極が相互に接続されたｐチャネル型
のトランジスタＴr1とｎチャネル型のトランジスタＴr2とを含む。トランジスタＴr1のソ
ース電極は電源線Ｌaに接続され、トランジスタＴr2のソース電極は電源線Ｌbに接続され
る。また、インバータＣb1の入力端子はインバータ７５の出力端子に接続され、インバー
タＣb1の出力端子はインバータＣb2の入力端子に接続される。インバータＣb2の出力端子
はＯＬＥＤ素子８３の陽極に接続される。
【００４３】
本態様においては、トランジスタＴr1およびＴr2の各々のゲート容量と出力インピーダ
ンスとによって時定数回路が構成される。したがって、インバータＣb1とインバータＣb2
とは、データ信号Ｄjに応じた駆動信号Ｓcを生成する手段（第１実施形態や第２実施形態
における駆動トランジスタ８１）として機能するとともに、この駆動信号Ｓcの波形を鈍
化する時定数回路としても機能する。駆動信号ＳcとインバータＣb1およびＣb2との関係
を便宜的に区分すると、データ信号Ｄjに応じた駆動信号Ｓcを生成する機能がインバータ
Ｃb1（もしくはインバータＣb1の部分であるトランジスタＴr1またはＴr2）によって実現
され、この駆動信号Ｓcの波形を鈍化する機能がインバータＣb2（あるいはインバータＣb
1およびＣb2の双方）によって実現されるということができる。
【００４４】
図１０の部分（ａ）に示されるように、インバータＣb1の入力端子の電位は期間Ｔdに
おける立ち上がりおよび立ち下りが急峻な矩形波となるが、インバータＣb1から出力され
る駆動信号Ｓcは、図１０の部分（ｂ）に示されるように、論理レベルが反転するともに
波形が鈍化した波形となる。そして、インバータＣb2から出力される駆動信号Ｓcは、図
１０の部分（ｃ）に示されるように、さらに波形が鈍り、期間Ｔdの全区間にわたってＯ
ＬＥＤ素子８３の閾値Ｖthを下回る信号となる。したがって、データ信号Ｄjの遅延に起
因して期間ＴdにてノードＱがローレベルに遷移しても、第１実施形態と同様にＯＬＥＤ
素子８３の誤発光は回避される。このように、本態様においてはインバータＣb（特にイ
ンバータＣb2）が時定数回路として機能する。この時定数回路の時定数は、画素回路８b
におけるインバータＣbの総数や各インバータＣbにおけるトランジスタＴr1およびＴr2の
特性（ゲート長やゲート幅）を適宜に選定することによって調整される。
【００４５】
＜Ｃ−２：第２の態様＞
図１１は、本実施形態の第２の態様に係る単位回路Ｐ（単位回路群Ｇiに属する第ｊ列
目の単位回路Ｐj）の構成を示す回路図である。同図に示されるように、本態様に係る単
位回路Ｐは、図３と同様の画素回路８aに加えてトランジスタ７７と保持容量７８とを有
する。トランジスタ７７はｎチャネル型のトランジスタであり、ソース電極がデータ信号
線Ｌdjに接続されるとともにドレイン電極が画素回路８aの駆動トランジスタ８１のゲー
ト電極に接続される。このトランジスタ７７のゲート電極にはサンプリング信号線Ｌsiか
らサンプリング信号ＳＭＰiが供給される。一方、保持容量７８は、一端が駆動トランジ
スタ８１のゲート電極に接続されるとともに他端が電源線Ｌa（あるいは他の電源線）に
接続された容量である。画素回路８aは、図３の構成と同様に、ＯＬＥＤ素子８３に対し
て並列に配置されたキャパシタＣaを有する。
【００４６】
この構成において、サンプリング信号ＳＭＰiの供給によってトランジスタ７７がオン
状態に遷移すると、その時点にてデータ信号線Ｌdjに供給されているデータ信号Ｄjの論
理レベルが駆動トランジスタ８１のゲート電極に印加される。また、この論理レベルは保
持容量７８によって保持されるから、サンプリング信号ＳＭＰiが非アクティブレベルと
なってトランジスタ７７がオフ状態に遷移した後にも、駆動トランジスタ８１はその直前
のサンプリング期間Ｐsにて単位回路Ｐに取り込まれたデータ信号Ｄjに応じた状態に維持
される。本態様においても、第１実施形態と同様に、時定数回路として機能するキャパシ
タＣaが画素回路８aに設けられているから、データ信号Ｄjの遅延に起因したＯＬＥＤ素
子８３の誤発光は防止される。
【００４７】
＜Ｃ−３：第３の態様＞
図１２は、第３の態様に係る単位回路Ｐの構成を示す回路図である。同図に示されるよ
うに、本態様に係る単位回路Ｐは、キャパシタＣaを有する画素回路８a（図１１）の代わ
りに、２個のインバータＣb1およびＣb2を有する画素回路８b（図９）を含む。第１の態
様について説明したように、本態様によっても、データ信号Ｄjの遅延に起因したＯＬＥ
Ｄ素子８３の誤発光は防止される。
【００４８】
＜Ｃ−４：その他の態様＞
本発明に係る単位回路Ｐの構成（特に時定数回路の構成）は以上に例示したものに限ら
れない。例えば、以上に説明した各態様の時定数回路を適宜に組み合わせて採用してもよ
い。すなわち、例えばキャパシタＣaおよびインバータＣbの双方を単位回路Ｐに設けた構
成も採用される。また、駆動トランジスタ８１とＯＬＥＤ素子８３との間に抵抗が介挿さ
れた構成も採用される。この構成においては、駆動トランジスタ８１とＯＬＥＤ素子８３
との間に介在する抵抗と、ＯＬＥＤ素子８３の容量成分や配線の寄生容量とによって、駆
動信号Ｓcの波形を鈍らせる時定数回路が構成される。したがって、この抵抗の抵抗値は
、駆動信号Ｓcのレベルが期間ＴdにてＯＬＥＤ素子８３の閾値Ｖthを越えないように選定
される。また、単位回路Ｐの構成も任意に変更される。すなわち、データ信号線Ｌdjから
取り込まれたデータ信号Ｄjに応じた駆動信号ＳcがＯＬＥＤ素子８３に供給される構成で
あれば足り、その他の要素の構成の如何は不問である。
【００４９】
なお、以上の各形態においては、説明の便宜のために、画素回路８（８aまたは８b）と
データ信号線Ｌdjからデータ信号Ｄjを取り込む手段（図３のトランスミッションゲート
７１や図１１のトランジスタ７７）とデータ信号Ｄjを保持する手段（図３のラッチ回路
７３や図１１の保持容量７８）とを含む部分を併せて単位回路Ｐjと表記した。しかしな
がら、各形態の画素回路８（８aまたは８b）とデータ信号Ｄjを取り込む手段やこれを保
持する手段とを含む部分を本発明の画素回路と把握してもよい。
【００５０】
＜Ｄ：第４実施形態＞
次に、本発明の第４実施形態に係る発光装置の構成を説明する。なお、本実施形態のう
ち第１ないし第３実施形態と同様の要素については共通の符号を付してその説明を適宜に
省略する。
【００５１】
図１３は、各実施形態に係る発光装置のうち１本のデータ信号線Ｌdjとこれに共通に接
続されたｍ個の単位回路Ｐjとを抽出した図である。同図に示されるように、データ信号
線Ｌdjには、それ自身の配線抵抗Ｒが付随するとともに他の要素と容量的に結合して寄生
容量Ｃが付随する。これらの配線抵抗Ｒや寄生容量Ｃに起因した時定数は、データ信号Ｄ
jの供給元である画像処理回路３０から当該データ信号線Ｌdjに沿って遠ざかった位置ほ
ど大きい。したがって、総ての単位回路Ｐjの画素回路８（８aまたは８b）における時定
数回路（キャパシタＣaやインバータＣb）について等しい時定数を設定すれば、画像処理
回路３０から離間した単位回路Ｐjの駆動信号Ｓcほど時定数に起因した鈍りの程度が大き
くなり、この結果として各ＯＬＥＤ素子８３の輝度がデータ信号線Ｌdjに沿ってばらつく
という問題が生じ得る。そこで、本実施形態においては、データ信号線Ｌdjのうち画像処
理回路３０に近い位置に接続された単位回路Ｐj（画素回路８）における時定数回路の時
定数が、これよりも画像処理回路３０からみて遠い位置に接続された単位回路Ｐj（画素
回路８）の時定数回路の時定数よりも大きい数値に設定される。より具体的には、各単位
回路群Ｇiに属する単位回路Ｐjの時定数回路の時定数τiは、
τ1＞τ2＞……＞τm
という関係を満たすように選定される。時定数τiがキャパシタＣaの静電容量やインバ
ータＣbの総数（あるいはトランジスタＴr1およびＴr2の特性）によって決定されること
は上述したとおりである。この構成によれば、配線抵抗Ｒと寄生容量Ｃに起因した駆動信
号Ｓcの鈍りの程度と、単位回路Ｐの時定数回路による駆動信号Ｓcの鈍りの程度との総和
を、総ての単位回路Ｐjについて略同一に近づけることができるから、データ信号線Ｌdj
に沿った輝度のばらつきを抑制することができる。
【００５２】
なお、ここでは総ての単位回路Ｐjの各々について個別に時定数が選定された構成を例
示したが、単位回路Ｐjのグループごとに時定数が選定される構成としてもよい。例えば
、共通のデータ信号線Ｌdjに接続されたｍ個の単位回路ＰjをＸ方向の中央にて２つのグ
ループに区分し、このうち画像処理回路３０に近い側に位置するグループの各単位回路Ｐ
jの時定数τaと、これよりも遠い側に位置するグループの各単位回路Ｐjの時定数τbとが
、
τa＞τb
という関係を満たすように、各単位回路Ｐjにおける時定数回路の時定数がグループご
とに選定された構成としてもよい。なお、ここではｍ個の単位回路Ｐjを２つのグループ
に区分したが、グループの総数やその区分の仕方は任意である。例えば、ｍ個の単位回路
Ｐjを３つ以上のグループに区分し、画像処理回路３０に近いグループの単位回路Ｐjほど
時定数回路の時定数が小さくなるようにしてもよい。
【００５３】
＜Ｅ：その他の態様＞
図３および図１１においてはキャパシタＣaの電極ｂがＯＬＥＤ素子８３の陰極に接続
された構成を例示したが、この電極ｂの接続先は任意に変更される。すなわち、電極ｂに
略一定の電位が印加される構成であればよい。また、単位回路Ｐに含まれる駆動トランジ
スタ８１（あるいは図１１および図１２のトランジスタ７７）の導電型は任意に変更され
る。
【００５４】
各実施形態においてはＯＬＥＤ素子１５を利用した発光装置を例示したが、これ以外の
発光素子を利用した発光装置にも本発明は適用される。例えば、無機ＥＬ素子を利用した
発光装置、電界放出ディスプレイ（ＦＥＤ：Field Emission Display）、表面導電型電
子放出ディスプレイ（ＳＥＤ：Surface-conduction Electron-emitter Display）、弾
道電子放出ディスプレイ（ＢＳＤ：Ballistic electron Surface emitting Display
）、あるいは発光ダイオードを利用した表示装置など各種の発光装置にも本発明が適用さ
れる。
【００５５】
＜Ｆ：電子機器＞
各実施形態に例示した発光装置は各種の電子機器に使用される。本発明に係る電子機器
の一例である画像形成装置の構成を以下に説明する。
【００５６】
図１４は、各実施形態に係る発光装置を利用した画像形成装置の構成を示す縦断側面図
である。この画像形成装置は、同様な構成の４個の有機ＥＬアレイ露光ヘッド２０Ｋ、２
０Ｃ、２０Ｍ、２０Ｙを、対応する同様な構成である４個の感光体ドラム（像担持体）１
２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙの露光位置にそれぞれ配置したものであり、タン
デム方式の画像形成装置として構成されている。有機ＥＬアレイ露光ヘッド２０Ｋ、２０
Ｃ、２０Ｍ、２０Ｙは、各実施形態に係る発光装置の画素部１０によって構成される。
【００５７】
図１４に示すように、この画像形成装置は、駆動ローラ１２１と従動ローラ１３２が設
けられており、図示矢印方向へ循環駆動される中間転写ベルト１３０を備えている。この
中間転写ベルト１３０に対して所定間隔で配置された４個の像担持体としての外周面に感
光層を有する１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙが配置される。符号の後に付加さ
れたＫ、Ｃ、Ｍ、Ｙはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それぞれ黒、
シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても同様であ
る。感光体１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙは、中間転写ベルト１３０の駆動と
同期して回転駆動される。
【００５８】
各感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の周囲には、それぞれ感光体１２０（Ｋ、Ｃ、Ｍ、
Ｙ）の外周面を一様に帯電させる帯電手段（コロナ帯電器）２１１（Ｋ、Ｃ、Ｍ、Ｙ）と
、この帯電手段２１１（Ｋ、Ｃ、Ｍ、Ｙ）により一様に帯電させられた外周面を感光体１
２０（Ｋ、Ｃ、Ｍ、Ｙ）の回転に同期して順次ライン走査する本発明の上記のような有機
ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）が設けられている。
また、この有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）で形成された静電潜像に
現像剤であるトナーを付与して可視像（トナー像）とする現像装置２１４（Ｋ、Ｃ、Ｍ、
Ｙ）を有している。
【００５９】
ここで、各有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）は、有機ＥＬアレイ露光
ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）のアレイ方向が感光体ドラム１２０（Ｋ、Ｃ、Ｍ、Ｙ）の
母線に沿うように設置される。そして、各有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、
Ｙ）の発光エナルギーピーク波長と、感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の感度ピーク波長
とは略一致するように設定されている。
【００６０】
現像装置２１４（Ｋ、Ｃ、Ｍ、Ｙ）は、例えば、現像剤として非磁性一成分トナーを用
いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表
面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体１２０（Ｋ
、Ｃ、Ｍ、Ｙ）に接触あるいは押厚させることにより、感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）
の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである
。
【００６１】
このような４色の単色トナー像形成ステーションにより形成された黒、シアン、マゼン
タ、イエローの各トナー像は、中間転写ベルト１３０上に順次一次転写され、中間転写ベ
ルト１３０上で順次重ね合わされてフルカラーとなる。ピックアップローラ２０３によっ
て、給紙カセット２０１から１枚ずつ給送された記録媒体２０２は、二次転写ローラ１３
６に送られる。中間転写ベルト１３０上のトナー像は、二次転写ローラ１３６において用
紙等の記録媒体２０２に二次転写され、定着部である定着ローラ対１３７を通ることで記
録媒体２０２上に定着される。この後、記録媒体２０２は、排紙ローラ対１３８によって
、装置上部に形成された排紙トレイ上へ排出される。
このように、図１４の画像形成装置は、書き込み手段として有機ＥＬアレイを用いてい
るので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。
【００６２】
次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図１５は、画像形成装置の縦断側面図である。図１５において、画像形成装置には主要
構成部材として、ロータリ構成の現像装置１６１、像担持体として機能する感光体ドラム
１６５、有機ＥＬアレイが設けられている露光ヘッド１６７、中間転写ベルト１６９、用
紙搬送路１７４、定着器の加熱ローラ１７２、給紙トレイ１７８が設けられている。露光
ヘッド１６７は上述した各実施形態に係る発光装置の画素部１０によって構成されている
。
【００６３】
現像装置１６１は、現像ロータリ１６１ａが軸１６１ｂを中心として反時計回り方向に
回転する。現像ロータリ１６１ａの内部は４分割されており、それぞれイエロー（Ｙ）、
シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の４色の像形成ユニットが設けられてい
る。現像ローラ１６２ａ〜１６２ｄおよびトナー供給ローラ１６３ａ〜１６３ｄは、４色
の各像形成ユニットに各々配置されている。また、規制フレード１６４ａ〜１６４ｄによ
ってトナーは所定の厚さに規制される。
【００６４】
感光体ドラム１６５は、帯電器１６８によって帯電され、図示を省略した駆動モータ、
例えばステップモータにより現像ローラ１６２ａとは逆方向に駆動される。中間転写ベル
ト１６９は、従動ローラ１７０ｂと駆動ローラ１７０ａ間に張架されており、駆動ローラ
１７０ａが感光体ドラム１６５の駆動モータに連結されて、中間転写ベルトに動力を伝達
している。当該駆動モータの駆動により、中間転写ベルト１６９の駆動ローラ１７０ａは
感光体ドラム１６５とは逆方向に回動される。
【００６５】
用紙搬送路１７４には、複数の搬送ローラと排紙ローラ対１７６などが設けられており
、用紙を搬送する。中間転写ベルト１６９に担持されている片面の画像（トナー像）が、
二次転写ローラ１７１の位置で用紙の片面に転写される。二次転写ローラ１７１は、クラ
ッチにより中間転写ベルト１６９に離当接され、クラッチオンで中間転写ベルト１６９に
当接されて用紙に画像が転写される。
【００６６】
上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処
理がなされる。定着器には、加熱ローラ１７２、加圧ローラ１７３が設けられている。定
着処理後の用紙は、排紙ローラ対１７６に引き込まれて矢印Ｆ方向に進行する。この状態
から排紙ローラ対１７６が逆方向に回転すると、用紙は方向を反転して両面プリント用搬
送路１７５を矢印Ｇ方向に進行する。用紙は、給紙トレイ１７８から、ピックアップロー
ラ１７９によって１枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモ
ークが用いられる。また、中間転写ベルト１６９は色ずれ補正などが必要となるのでステ
ップモータが用いられている。これらの各モータは、図示を省略している制御手段からの
信号により制御される。
【００６７】
図の状態で、イエロー（Ｙ）の静電潜像が感光体ドラム１６５に形成され、現像ローラ
１６２ａに高電圧が印加されることにより、感光体ドラム１６５にはイエローの画像が形
成される。イエローの裏側および表側の画像がすべて中間転写ベルト１６９に担持される
と、現像ロータリ１６１ａが９０度回転する。
中間転写ベルト１６９は１回転して感光体ドラム１６５の位置に戻る。次にシアン（Ｃ
）の２面の画像が感光体ドラム１６５に形成され、この画像が中間転写ベルト１６９に担
持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ１６１
の９０度回転、中間転写ベルト１６９への画像担持後の１回転処理が繰り返される。
【００６８】
４色のカラー画像担持には中間転写ベルト１６９は４回転して、その後に更に回転位置
が制御されて二次転写ローラ１７１の位置で用紙に画像を転写する。給紙トレイ１７８か
ら給紙された用紙を搬送路１７４で搬送し、二次転写ローラ１７１の位置で用紙の片面に
カラー画像を転写する。片面に画像が転写された用紙はのように排紙ローラ対１７６で反
転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転写ローラ
１７１の位置に搬送されて、他面にカラー画像が転写される。ハウジング１８０には、排
気ファン１８１が設けられている。
【００６９】
ところで、以上の各態様に係る画像形成装置においては、ＯＬＥＤ素子８３から像担持
体（例えば図１４の感光体ドラム１２０（Ｋ、Ｃ、Ｍ、Ｙ）や図１５の感光体ドラム１６
５）に照射される光量が所定の閾値Ｌthを越えたときに感光して静電潜像が形成される。
ここで、像担持体に対して閾値Ｌthに相当する光量を照射するためにＯＬＥＤ素子８３に
印加されるべき電圧Ｖth1がＯＬＥＤ素子８３の閾値Ｖthよりも大きい場合には、データ
信号Ｄjの遅延に起因して駆動信号Ｓcのレベルが電圧Ｖthを超えることによりＯＬＥＤ素
子８３が発光したとしても、このレベルが電圧Ｖth1以下であれば（すなわち像担持体に
照射される光量が閾値Ｌthを下回る光量であれば）、像担持体に形成される静電潜像にデ
ータ線Ｄjの遅延の影響は現れない。したがって、本発明に係る発光装置を光書込み型の
画像形成装置に採用した場合には、期間Ｔdにおける駆動信号Ｓcのレベルが、像担持体を
感光させるための閾値Ｖth1を下回るレベル（閾値Ｖthを越えるレベルでもよい）に減衰
されるように時定数回路の時定数が選定された構成としてもよい。
【００７０】
また、上述した発光装置を画像読取装置に適用してもよい。この画像読取装置は、対象
物に光線を照射する発光部と、対象物によって反射された光線を読み取って画像信号を出
力する読み取り部とを備え、上述した発光装置を発光部に用いたことを特徴とする。ここ
で、発光部が移動して読み取り部が固定であってもよいし、発光部と読み取り部が一体と
なって移動するもであってもよい。後者の場合には、読み取り部をＴＦＴで構成し、読み
取り部と発光部を１枚の基板上に形成してもよい。このような画像読取装置としては、ス
キャナやバーコードリーダーが該当する。
【００７１】
なお、本発明に係る発光装置が適用される電子機器は画像形成装置や画像読取装置に限
定されない。例えば、各種の電子機器における表示デバイスとして各実施形態に係る発光
装置を利用してもよい。このような電子機器としては、パーソナルコンピュータ、携帯電
話機、携帯型情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメ
ラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパ
ー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ
、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
これらの電子機器には、第２実施形態として説明したように複数の単位回路Ｐを面状に配
列した発光装置が好適に採用される。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１実施形態に係る発光装置の構成を示すブロック図である。
【図２】発光装置の動作を説明するためのタイミングチャートである。
【図３】ひとつの単位回路の構成を示す回路図である。
【図４】従来の単位回路においてＯＬＥＤ素子が誤発光することを説明するための図である。
【図５】本実施形態の単位回路によって誤発光が防止されることを説明するための図である。
【図６】ＯＬＥＤ素子の電圧と電流との関係を示すグラフである。
【図７】ＯＬＥＤ素子の電流と輝度（発光量）との関係を示すグラフである。
【図８】本発明の第２実施形態に係る発光装置の構成を示すブロック図である。
【図９】本発明の第３実施形態に係る単位回路の構成を示す回路図である。
【図１０】駆動信号の変化の様子を示す図である。
【図１１】他の態様に係る単位回路の構成を示す回路図である。
【図１２】他の態様に係る単位回路の構成を示す回路図である。
【図１３】本発明の第４実施形態における各単位回路の時定数について説明するための図である。
【図１４】画像形成装置の構成を示す縦断側面図である。
【図１５】他の態様に係る画像形成装置の構成を示す縦断側面図である。
【図１６】従来の構成における問題点を説明するためのタイミングチャートである。
【符号の説明】
【００７３】
１０……画素部、２０……制御回路、３０……画像処理回路、４０……電源回路、５０…
…シフトレジスタ、Ｇ（Ｇ1，Ｇ2，……，Ｇm）……単位回路群、Ｐ（Ｐ1，Ｐ2，……，
Ｐn）……単位回路、７１……トランスミッションゲート、７３……ラッチ回路、８（８a
，８b）……画素回路、８１……トランジスタ、８３……ＯＬＥＤ素子、Ｃa……キャパシ
タ、Ｃb（Ｃb1，Ｃb2）……インバータ、Ｌd1，Ｌd2，……，Ｌdn……データ信号線、Ｌs
1，Ｌs2，……，Ｌsm……サンプリング信号線、Ｌa，Ｌb……電源線、ＳＲ（ＳＲ1，ＳＲ
2，……ＳＲm）……シフト信号、ＳＭＰ（ＳＭＰ1，ＳＭＰ2，……，ＳＭＰm）……サン
プリング信号、Ｄ（Ｄ1，Ｄ2，……，Ｄn）……データ信号、Ｓc……駆動信号。
【特許請求の範囲】
【請求項１】
駆動信号のレベルに応じた輝度となる発光素子と、
前記発光素子の輝度を指定する駆動信号をデータ信号に応じて生成する信号生成回路と
を具備し、
前記信号生成回路は、データ信号に応じた電位がゲート電極に供給されることで駆動信
号を生成する駆動トランジスタと、前記駆動トランジスタから前記発光素子に供給される
駆動信号の波形を鈍らせる時定数回路とを含む
ことを特徴とする画素回路。
【請求項２】
前記発光素子は、駆動信号のレベルが閾値を越えることによって発光し、
前記時定数回路は、前記信号生成回路に入力されるデータ信号のうち所定の時間長より
も短い時間長で前記閾値を越える信号が前記信号生成回路に入力される場合に、当該時定
数回路から出力される信号が前記発光素子の前記閾値を下回るレベルに減衰されるように
時定数が決定されている
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記発光素子は第１電極と第２電極とを含み、
前記駆動トランジスタを介して前記第１電極に電気的に接続される電源線を具備し、
前記時定数回路は、前記電源線と前記第１電極との間に配置される
ことを特徴とする請求項１に記載の画素回路。
【請求項４】
前記時定数回路は、一方の電極が前記発光素子の第１電極に接続されるとともに他方の
電極に略一定の電位が印加される容量素子を含む
ことを特徴とする請求項３に記載の画素回路。
【請求項５】
前記時定数回路は、前記電源線と前記第１電極との間に介在する抵抗を含む
ことを特徴とする請求項４に記載の画素回路。
【請求項６】
前記発光素子は第１電極と第２電極とを含み、
前記駆動トランジスタは、相補型である第１トランジスタと第２トランジスタとからな
る第１反転回路であり、
前記時定数回路は、相補型である第３トランジスタと第４トランジスタとからなる第２
反転回路であり、
データ信号に応じた電位が前記第１反転回路の入力端に供給され、前記第１反転回路の
出力端は前記第２反転回路の入力端に接続され、前記第２反転回路の出力端は前記第１電
極に接続されている
ことを特徴とする請求項１に記載の画素回路。
【請求項７】
駆動信号のレベルに応じた輝度となる発光素子を各々が含む複数の画素回路と、
各発光素子の輝度を時分割にて指定するデータ信号を伝送するデータ信号線とを具備し
、
前記複数の画素回路の各々は、
当該画素回路に対応したサンプリング期間にて前記データ信号線からサンプリングされ
るデータ信号に応じたレベルの駆動信号を生成する信号生成回路を含み、
前記信号生成回路は、データ信号に応じた電位がゲート電極に供給されることで駆動信
号を生成する駆動トランジスタと、前記駆動トランジスタから前記発光素子に供給される
駆動信号の波形を鈍らせる時定数回路とを含む
ことを特徴とする発光装置。
【請求項８】
前記発光素子は、駆動信号のレベルが閾値を越えることによって発光し、
前記時定数回路は、前記信号生成回路に入力されるデータ信号のうち所定の時間長より
も短い時間長で前記閾値を越える信号が前記信号生成回路に入力される場合に、当該時定
数回路から出力される信号が前記発光素子の前記閾値を下回るレベルに減衰されるように
時定数が決定されている
ことを特徴とする請求項７に記載の画素回路。
【請求項９】
前記複数の画素回路のうち第１の画素回路に含まれる時定数回路の時定数は、前記デー
タ信号線のうちデータ信号の供給元からの経路長が前記第１の画素回路よりも短い地点に
接続された第２の画素回路の時定数よりも小さい
ことを特徴とする請求項７に記載の発光装置。
【請求項１０】
前記各画素回路に含まれる時定数回路の時定数は、前記データ信号線のうちデータ信号
の供給元から当該画素回路が接続される地点までの配線抵抗および寄生容量と当該画素回
路の時定数回路とを含む部分の時定数が総ての画素回路について略同一となるように画素
回路ごとに決定されている
ことを特徴とする請求項９に記載の発光装置。
【請求項１１】
前記各画素回路に含まれる時定数回路の時定数は、前記複数の画素回路のうち第１のグ
ループに属する各画素回路の時定数回路の時定数が、前記データ信号線のうちデータ信号
の供給元からの経路長が前記第１のグループの各画素回路よりも短い地点に接続された第
２のグループに属する各画素回路の時定数回路の時定数よりも小さくなるように、画素回
路の各グループごとに決定されている
ことを特徴とする請求項９に記載の発光装置。
【請求項１２】
請求項７から請求項１１の何れか１項に記載の発光装置を具備する電子機器。
【請求項１】
駆動信号のレベルに応じた輝度となる発光素子と、
前記発光素子の輝度を指定する駆動信号をデータ信号に応じて生成する信号生成回路と
を具備し、
前記信号生成回路は、データ信号に応じた電位がゲート電極に供給されることで駆動信
号を生成する駆動トランジスタと、前記駆動トランジスタから前記発光素子に供給される
駆動信号の波形を鈍らせる時定数回路とを含む
ことを特徴とする画素回路。
【請求項２】
前記発光素子は、駆動信号のレベルが閾値を越えることによって発光し、
前記時定数回路は、前記信号生成回路に入力されるデータ信号のうち所定の時間長より
も短い時間長で前記閾値を越える信号が前記信号生成回路に入力される場合に、当該時定
数回路から出力される信号が前記発光素子の前記閾値を下回るレベルに減衰されるように
時定数が決定されている
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記発光素子は第１電極と第２電極とを含み、
前記駆動トランジスタを介して前記第１電極に電気的に接続される電源線を具備し、
前記時定数回路は、前記電源線と前記第１電極との間に配置される
ことを特徴とする請求項１に記載の画素回路。
【請求項４】
前記時定数回路は、一方の電極が前記発光素子の第１電極に接続されるとともに他方の
電極に略一定の電位が印加される容量素子を含む
ことを特徴とする請求項３に記載の画素回路。
【請求項５】
前記時定数回路は、前記電源線と前記第１電極との間に介在する抵抗を含む
ことを特徴とする請求項４に記載の画素回路。
【請求項６】
前記発光素子は第１電極と第２電極とを含み、
前記駆動トランジスタは、相補型である第１トランジスタと第２トランジスタとからな
る第１反転回路であり、
前記時定数回路は、相補型である第３トランジスタと第４トランジスタとからなる第２
反転回路であり、
データ信号に応じた電位が前記第１反転回路の入力端に供給され、前記第１反転回路の
出力端は前記第２反転回路の入力端に接続され、前記第２反転回路の出力端は前記第１電
極に接続されている
ことを特徴とする請求項１に記載の画素回路。
【請求項７】
駆動信号のレベルに応じた輝度となる発光素子を各々が含む複数の画素回路と、
各発光素子の輝度を時分割にて指定するデータ信号を伝送するデータ信号線とを具備し
、
前記複数の画素回路の各々は、
当該画素回路に対応したサンプリング期間にて前記データ信号線からサンプリングされ
るデータ信号に応じたレベルの駆動信号を生成する信号生成回路を含み、
前記信号生成回路は、データ信号に応じた電位がゲート電極に供給されることで駆動信
号を生成する駆動トランジスタと、前記駆動トランジスタから前記発光素子に供給される
駆動信号の波形を鈍らせる時定数回路とを含む
ことを特徴とする発光装置。
【請求項８】
前記発光素子は、駆動信号のレベルが閾値を越えることによって発光し、
前記時定数回路は、前記信号生成回路に入力されるデータ信号のうち所定の時間長より
も短い時間長で前記閾値を越える信号が前記信号生成回路に入力される場合に、当該時定
数回路から出力される信号が前記発光素子の前記閾値を下回るレベルに減衰されるように
時定数が決定されている
ことを特徴とする請求項７に記載の画素回路。
【請求項９】
前記複数の画素回路のうち第１の画素回路に含まれる時定数回路の時定数は、前記デー
タ信号線のうちデータ信号の供給元からの経路長が前記第１の画素回路よりも短い地点に
接続された第２の画素回路の時定数よりも小さい
ことを特徴とする請求項７に記載の発光装置。
【請求項１０】
前記各画素回路に含まれる時定数回路の時定数は、前記データ信号線のうちデータ信号
の供給元から当該画素回路が接続される地点までの配線抵抗および寄生容量と当該画素回
路の時定数回路とを含む部分の時定数が総ての画素回路について略同一となるように画素
回路ごとに決定されている
ことを特徴とする請求項９に記載の発光装置。
【請求項１１】
前記各画素回路に含まれる時定数回路の時定数は、前記複数の画素回路のうち第１のグ
ループに属する各画素回路の時定数回路の時定数が、前記データ信号線のうちデータ信号
の供給元からの経路長が前記第１のグループの各画素回路よりも短い地点に接続された第
２のグループに属する各画素回路の時定数回路の時定数よりも小さくなるように、画素回
路の各グループごとに決定されている
ことを特徴とする請求項９に記載の発光装置。
【請求項１２】
請求項７から請求項１１の何れか１項に記載の発光装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００６−２３１９１１（Ｐ２００６−２３１９１１Ａ）
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願番号】特願２００５−３４７５４５（Ｐ２００５−３４７５４５）
【出願日】平成１７年１２月１日（２００５．１２．１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願日】平成１７年１２月１日（２００５．１２．１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]