表示装置及び表示装置の製造方法
【課題】表示装置及び表示装置の製造方法を提供すること。
【解決手段】表示装置は下部基板、有機膜パターン、第１画素電極、誘電膜、及び第２画素電極を含む。下部基板はスイッチング素子を具備する。有機膜パターンは、前記下部基板上に配置され、画素領域に段差部を含む。第１画素電極は画素領域の有機膜パターン上に配置される。誘電膜は第１画素電極上に配置される。第２画素電極は誘電膜上で第１画素電極と部分的に重畳される。第１画素電極のモルフォロジーによって不均一な垂直電界発生が抑制されて表示装置、特に画素電極と共通電極との間に発生されたフリンジフィールドを使用するＰＬＳモード方式の液晶表示装置の輝度分布を改善することができる。
【解決手段】表示装置は下部基板、有機膜パターン、第１画素電極、誘電膜、及び第２画素電極を含む。下部基板はスイッチング素子を具備する。有機膜パターンは、前記下部基板上に配置され、画素領域に段差部を含む。第１画素電極は画素領域の有機膜パターン上に配置される。誘電膜は第１画素電極上に配置される。第２画素電極は誘電膜上で第１画素電極と部分的に重畳される。第１画素電極のモルフォロジーによって不均一な垂直電界発生が抑制されて表示装置、特に画素電極と共通電極との間に発生されたフリンジフィールドを使用するＰＬＳモード方式の液晶表示装置の輝度分布を改善することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその製造方法に関する。より詳細には、本発明は液晶表示装置及び液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は、下部基板、下部基板と対向する上部基板、前記下部基板と上部基板との間に掲載される液晶層などからなる。
【０００３】
前記下部基板上には縦横に配列されて複数の画素領域を定義する複数のデータライン及びゲートラインが配置される。前記データラインとゲートラインが交差する領域には薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）のようなスイッチング素子が配置され、前記画素領域には画素電極がそれぞれ位置する。
【０００４】
従来は、液晶表示装置の駆動方式でネマティック状態の液晶分子を基板に対して垂直方向に駆動させるＴＮ（ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）モードを主に使ったが、最近では光視野角確保のためにＰＬＳ（ｐｌａｎｅ ｔｏ ｌｉｎｅ ｓｗｉｔｃｈｉｎｇ）モードが利用されている。
【０００５】
前記ＰＬＳモードを使う液晶表示装置において、薄膜トランジスタ（ＴＦＴ）が配列された下部基板上に電界を生成するための画素電極及び共通電極を互いに絶縁させて配置させ、前記画素電極と共通電極との間に発生されたフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）により水平配向された液晶粒子で液晶層の光透過率を調節することによって、画像を表示することになる。
【０００６】
しかし、上述のＰＬＳモードを有する液晶表示装置において、画素及び共通電極の中央部で不均一な垂直電界が発生する問題がある。これを緩和するために、前記画素と共通電極との間に厚い絶縁膜を配置したり、または、前記電極をスリット（ｓｌｉｔ）パターンで形成する方法が提案されているが、前記電極の間の不均一な垂直電界を最小化するためのより根本的な代案が要求される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】大韓民国特許出願公開第２０１０−００７３５９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一目的は、輝度分布及び透過率を向上させることのできる表示装置を提供することにある。
【０００９】
本発明の他の目的は輝度分布及び透過率を向上させることのできる表示装置の製造方法を提供することにある。
【００１０】
ただし、本発明が解決しようとする課題は、上述の課題によって限定されるのではなく、本発明の思想及び領域から逸脱しない範囲内で多様に拡張されることができる。
【課題を解決するための手段】
【００１１】
上述の本発明の一目的を達成するための表示装置は、下部基板、有機膜パターン、第１画素電極、誘電膜、及び第２画素電極を含む。前記下部基板は、スイッチング素子を具備する。前記有機膜パターンは前記下部基板上に配置され、画素領域に段差部を含む。前記第１画素電極は、前記画素領域の有機膜パターン上に配置される。前記誘電膜は前記第１画素電極上に配置される。第２画素電極は前記誘電膜上で前記第１画素電極と部分的に重畳する。
【００１２】
例示的な実施形態によると、前記画素領域の有機膜パターンは、波形状または鋸刃状の構造を有することができる。
【００１３】
例示的な実施形態によると、前記画素領域の有機膜パターンは、リセスまたはデントを含むことができる。
【００１４】
例示的な実施形態によると、前記リセス（ｒｅｃｅｓｓ）またはデント（ｄｅｎｔ）はそれぞれラウンド状または傾斜した側壁を含むことができる。
【００１５】
例示的な実施形態によると、前記第１画素電極及び前記誘電膜は、それぞれリセスまたはデントを含むことができる。
【００１６】
例示的な実施形態によると、前記第２画素電極は、それぞれ前記誘電膜のリセスまたはデントに配置されることができる。
【００１７】
例示的な実施形態によると、前記第２画素電極の上面は、それぞれ前記第１画素電極の最上部の上面より低い位置に配置されることができる。
【００１８】
例示的な実施形態によると、前記第２画素電極は第１サブ電極及び第２サブ電極を含むことができる。前記第１サブ電極は、前記スイッチング素子に電気的に接続され、前記第２サブ電極は前記第１画素電極と部分的に重畳されることができる。
【００１９】
例示的な実施形態によると、前記第１サブ電極は、前記誘電膜及び前記有機膜パターンを貫通するコンタクトホールを介して前記スイッチング素子に接触することができる。
【００２０】
例示的な実施形態によると、前記第１画素電極は、前記スイッチング素子と電気的に接続されることができる。
【００２１】
例示的な実施形態によると、前記スイッチング素子は、前記下部基板上に形成されたゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を含むことができる。
【００２２】
例示的な実施形態によると、前記表示装置は、前記第２画素電極上に配置される液晶層、前記液晶層上に前記下部基板に対向して配置される上部基板をさらに含むことができる。
【００２３】
例示的な実施形態によると、前記下部基板は、データラインを含み、前記第１画素電極は前記データラインと重畳されることができる。
【００２４】
例示的な実施形態によると、前記第１画素電極と該第１画素電極に隣接する前記第２画素電極との間には前記下部基板に対して水平する電界が生成されることができる。
【００２５】
上述の本発明の他の目的を達成するための表示装置の製造方法において、下部基板上にスイッチング素子を形成する。前記下部基板上に、素子領域で前記スイッチング素子を覆って画素領域で段差部を有する有機膜パターンを形成する。前記画素領域の前記有機膜パターン上に第１画素電極を形成する。前記有機膜パターン上に前記第１画素電極を覆う誘電膜を形成する。前記誘電膜上に、前記第１画素電極と部分的に重畳される第２画素電極を含む第２画素電極を形成する。
【００２６】
例示的な実施形態によると、前記画素領域の有機膜パターンは波形状または鋸刃状の構造で形成されることができる。
【００２７】
例示的な実施形態によると、前記画素領域の有機膜パターンにはラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントが形成されることができる。
【００２８】
例示的な実施形態によると、前記第２画素電極はラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントに形成されることができる。
【００２９】
例示的な実施形態によると、前記有機膜パターンを形成することにおいて、前記下部基板上に前記スイッチング素子を覆う有機膜を形成する。前記有機膜を透過領域及び半透過領域を有するマスクを使って露光する。前記有機膜の露光された部分を部分的に除去する。
【００３０】
例示的な実施形態によると、前記有機膜パターンを形成することにおいて、前記下部基板上に前記スイッチング素子を覆う有機膜を形成する。乾式エッチング工程を通じて前記画素領域の有機膜を部分的にエッチングする。
【発明の効果】
【００３１】
上述のように、本発明に係る表示装置は、波形或いは鋸刃状の断面プロファイル（ｐｒｏｆｉｌｅ）を有する画素電極を含む。前記画素電極のモルフォロジー或いは幾何的な形態に起因して電極間の不均一な垂直電界が相殺され、水平電界を強化することができる。これによって、表示基板全体に渡って輝度分布が改善され、透過率を向上させることができる。付加的に前記画素電極のモルフォロジーを調節してデータラインとの寄生キャパシタンス（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化し広視野角を増加させることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の例示的な実施形態に係る表示装置を示す平面図である。
【図２】図１の「Ａ」部分を拡大した平面図である。
【図３】図２のＡ−Ａ’線に沿って切断した断面図である。
【図４】本発明の他の例示的な実施形態に係る表示装置を示す断面図である。
【図５】本発明のまた他の例示的な実施形態に係る表示装置を示す断面図である。
【図６】本発明のさらに他の例示的な実施形態に係る表示装置を示す断面図である。
【図７】従来のＰＬＳモードを有する液晶表示装置で形成されるフリンジフィールドを示すための断面図である。
【図８】図３の「Ｃ」部分を拡大した断面図である。
【図９】図４の「Ｄ」部分を拡大した断面図である。
【図１０】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１１】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１２】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１３】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１４】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１５】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１６】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１７】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１８】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１９】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２０】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２１】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２２】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２３】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２４】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２５】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２６】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２７】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２８】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２９】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図３０】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図３１】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図３２】従来のＰＬＳモードで駆動する表示装置で画素電極及び共通電極の間に発生する電界を説明するためのグラフである。
【図３３】本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【図３４】本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【図３５】本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【図３６】図３２〜図３５を参照して説明した表示装置の各々に対する透過率を示すグラフである。
【発明を実施するための形態】
【００３３】
本明細書に開示されている本発明の実施形態に対して、特定の構造的または機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物または代替物を含むと理解するべきである。
【００３４】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と命名することができ、類似に第２構成要素も第１構成要素と命名することができる。ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「すぐに〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。
【００３５】
また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３６】
以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、同一構成要素に対しての重複した説明は省略する。
【００３７】
図１は、本発明の例示的な実施形態に係る表示装置を示す平面図である。
【００３８】
図１を参照すると、表示装置１００は、下部基板１１０を含む。例示的な実施形態において、下部基板１１０は、表示領域ＤＡ、第１周辺領域ＰＡ１、第２周辺領域ＰＡ２、第３周辺領域ＰＡ３、及び第４周辺領域ＰＡ４を含むことができる。この場合、表示領域ＤＡは、下部基板１１０の中央部に位置することができ、第１周辺領域〜第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、それぞれ表示領域ＤＡを取り囲む下部基板１１０の周辺部に配置されることができる。
【００３９】
本発明の例示的な実施形態によると、表示装置１００の表示領域ＤＡには複数のゲートライン１１２及び複数のデータライン１１３が配置されることができる。ゲートライン１１２は、下部基板１１０上から第１方向に延びることができ、データライン１１３は下部基板１１０の上部から第２方向に沿って延びることができる。この時、前記第１方向は前記第２方向に対して実質的に直交することができる。即ち、データライン１１３はそれぞれのゲートライン１１２に対し実質的に直交する方向に沿って配列されることができる。
【００４０】
表示装置１００の第１周辺領域ＰＡ１にはゲートライン１１２の一側端部と連結されてゲート信号を提供する複数のゲートパッド１１４が配置されることができる。また、表示装置１００の第２周辺領域ＰＡ２にはデータライン１１３の一側端部に連結されてデータライン１１３に提供される画像信号を伝達する複数のデータパッド１１５が位置することができる。
【００４１】
上述のように、ゲートライン１１２及びデータライン１１３の交差により表示装置１００の画素（ｐｉｘｅｌ）が定義されることができる。表示装置１００の画素のうち、いずれかの画素（Ａ）を拡大して図２に図示する。
【００４２】
図２は図１の「Ａ」部分を拡大した平面図である。
【００４３】
図２に図示したように、各ゲートライン１１２及びデータライン１１３の交差領域にはスイッチング素子１２５が配置される。表示装置１００の各画素にはフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を発生させるための第１画素電極１４５及び第２画素電極１７０が配置される。第２画素電極１７０は第２サブ電極１６０ｂを含み、第２サブ電極１６０ｂはスリット（ｓｌｉｔ）構造またはグリッド（ｇｒｉｄ）構造を有することができる。例えば、表示装置１００は、所定の間隔で離隔されるライン（ｌｉｎｅ）状またはバー（ｂａｒ）状で配列される複数の第２サブ電極１６０ｂを含むことができる。
【００４４】
以下、スイッチング素子１２５が配置される領域を「素子領域」と称し、このような素子領域を除いた前記画素内の残り領域を「画素領域」と称する。
【００４５】
図３は図２のＡ−Ａ’ラインに沿って切断した断面図である。具体的に図３に図示した表示装置は、第１画素電極１４５が共通電極に提供されるＭｉｄｄｌｅ−Ｃｏｍ ＰＬＳ構造に該当することができる。
【００４６】
図１及び図３を参照すると、表示装置１００は下部基板１１０、下部基板１１０上に配置されたスイッチング素子１２５、第１画素電極１４５、及び第２画素電極１７０を含む。また、表示装置１００は実質的に互いに交差して画素領域を定義するゲートライン１１２及びデータライン１１３を含む。ゲートライン１１２は下部基板１１０上から第１方向に延びることができ、データライン１１３は下部基板１１０の上部から前記第１方向に対して実質的に直交する第２方向に沿って延びることができる。
【００４７】
スイッチング素子１２５は下部基板１１０上に順次に配置されたゲート電極１２１、ゲート絶縁膜１２０、活性層（ａｃｔｉｖｅ ｌａｙｅｒ）１２２、ソース電極１２３、及びドレイン電極１２４を含む。
【００４８】
ゲート電極１２１はゲートライン１１２と連結される。例示的な実施形態において、ゲート電極１２１は、ライン状またはバー状を有するゲートライン１１２から突出することができる。例えば、ゲート電極１２１は、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、銀（Ａｇ）、これらの合金などを含むことができる。これらは単独または互いに組み合わせて使うことができる。
【００４９】
ゲート絶縁膜１２０はゲートライン１１２及びゲート電極１２１を覆いながら下部基板１１０上に備わる。例えば、ゲート絶縁膜１２０は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）等のシリコン化合物を含むことができる。例示的な実施形態において、ゲート絶縁膜１２０は、単層構造または多層構造を有することができる。
【００５０】
活性層１２２はゲート絶縁膜１２０上に備わる。例示的な実施形態によると、活性層１２２はアモルファスシリコンを含有する半導体層１２２ａ及びｎ＋タイプでドーピングされたアモルファスシリコンを含む抵抗性接触層１２２ｂを含む多層構造を有することができる。他の例示的な実施形態によると、活性層１２２は不純物がドーピングされたシリコンからなる単層構造を有することもできる。
【００５１】
これとは異なり、活性層１２２は低温ポリシリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ；ＬＴＰＳ）薄膜構造を有することもできる。前記ＬＴＰＳ薄膜は、電子移動度が速くて高集積化が可能であるため、画素の大きさが小さい場合、特に有効である。前記ＬＴＰＳ薄膜はアモルファスシリコン層を蒸着した後、それをレーザーアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）工程等を通じて結晶化することによって形成することができる。
【００５２】
以下においては、活性層１２２がアモルファスシリコンを含有する半導体層１２２ａ及びｎ＋タイプでドーピングされたアモルファスシリコンを含む抵抗性接触層１２２ｂを具備する場合を例として説明する。
【００５３】
活性層１２２上にはソース電極１２３及びドレイン電極１２４が配置される。ソース電極１２３はデータライン１１３と接続される。例えば、ソース電極１２３は、ライン状またはバー状を有するデータライン１１３から突出することができる。ドレイン電極１２４はソース電極１２３から前記第１方向に沿って離隔されることができる。例示的な実施形態によると、ドレイン電極１２４は第１サブ電極１６０ａと電気的に接続される。ソース電極１２３及びドレイン電極１２４はそれぞれクロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀、これらの合金を含むことができる。これらは単独または互いに組み合わせて使うことができる。
【００５４】
下部基板１１０の上部にはゲート絶縁膜１２０、スイッチング素子１２５の一部、及びデータライン１１３をカバーし、前記画素領域に段差部を含む有機膜パターン１４０が配置される。例示的な実施形態において、有機膜パターン１４０のうち、表示装置１００の画素領域に位置する段差部を含む部分は、図３に図示されたように、実質的に波形（ｗａｖｅ）状を有することができる。即ち、前記画素領域に位置する有機膜パターン１４０には実質的にラウンド状（曲面状）のリセス（ｒｅｃｅｓｓ）またはデント（ｄｅｎｔ）が形成されることができる。このような有機膜パターン１４０は、エンボス（ｅｍｂｏｓｓｉｎｇ）工程を通じて形成されることができる。有機膜パターン１４０は、アクリル系（ａｃｒｙｌ ｂａｓｅｄ）樹脂、ポリイミド系（ｐｏｌｙｉｍｉｄｅ ｂａｓｅｄ）樹脂、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）等の透明絶縁物質を含むことができる。一方、有機膜パターン１４０は、素子領域でドレイン電極の一部を露出させるコンタクトホール１４０ａを定義する。例示的な実施形態によると、コンタクトホール１４０ａは、下部基板１１０に対して実質的に垂直する側壁を有することもでき、下部基板１１０に対して所定の角度に傾斜した側壁を有することもできる。
【００５５】
再び、図１及び図３を参照すると、第１画素電極１４５は表示装置１００の画素領域に位置する部分の有機膜パターン１４０上に備わる。例示的な実施形態において、第１画素電極１４５は有機膜パターン１４０の表面プロファイル（ｐｒｏｆｉｌｅ）に沿って配置されるために、有機膜パターン１４０の形状と実質的に同一であるか、または、実質的に類似する波形状を有することができる。即ち、第１画素電極１４５も複数の実質的にラウンド状のリセスまたはデントを含む構造を有することができる。例えば、第１画素電極１４５は、インジウム錫酸化物（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、亜鉛錫酸化物（ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ；ＺＴＯ）、インジウム亜鉛酸化物（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ；ＩＺＯ）、亜鉛酸化物（ＺｎＯｘ）等の透明導電性物質を含むことができる。例示的な実施形態によると、第１画素電極１４５は、上述の透明導電性物質で構成された単層構造または多層構造を有することができる。
【００５６】
第１画素電極１４５を覆う誘電膜１５０が画素領域に位置する有機膜パターン１４０上に備わる。誘電膜１５０は前記画素領域で第１画素電極１４５の表面プロファイルに沿って配置されることができるため、誘電膜１５０も有機膜パターン１４０の段差構造から由来する実質的に波形状を有することができる。即ち、誘電膜１５０も複数のラウンド状のリセスまたはデントを含むことができる。誘電膜１５０は透明絶縁性物質で構成されることができる。例えば、誘電膜１５０は透明樹脂、透明プラスチックなどを含むことができる。
【００５７】
第２画素電極１７０はコンタクトホール１４０ａの内壁及び誘電膜１５０上に配置される。第２画素電極１７０はコンタクトホール１４０ａの内壁上に位置してドレイン電極１２４に接触する第１サブ電極１６０ａ及び前記画素領域で第１画素電極１４５の一部と重畳するように配置される第２サブ電極１６０ｂを含む。
【００５８】
本発明の例示的な実施形態によると、第２画素電極１７０は複数の第２サブ電極１６０ｂを含むことができる。この場合、第２サブ電極１６０ｂは、波形状を有する誘電膜１５０の溝部分（即ち、凹んだ部分、リセス、またはデント）に各々配置されることができる。第２サブ電極１６０ｂは誘電膜１５０上から前記第２方向に沿って延びることができ、例えば、スリット構造またはグリッド構造を有することができる。第２画素電極１７０は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛錫酸化物（ＺＴＯ）、亜鉛酸化物などのような透明導電性物質を含むことができる。また、第２画素電極１７０は、このような透明導電性物質からなる単層構造または多層構造を有することができる。
【００５９】
一実施形態において、図３に図示したように、第２画素電極１７０の第２サブ電極１６０ｂの上面は第１画素電極１４５の最上部の上面より実質的に低く位置することができる。
【００６０】
図示はしていないが、例示的な実施形態に係る表示装置１００は第２画素電極１７０と有機膜パターン１４０上に配置される液晶分子、第１画素電極１４５及び第２画素電極１７０の上部に配置される上部基板を具備することができる。この場合、前記上部基板の底面または上面上に特定の色光を具現するためのカラーフィルタが追加的に配置されることができる。
【００６１】
図４は本発明の他の例示的な実施形態に係る表示装置を示す断面図である。
【００６２】
図１及び図４を参照すると、下部基板１１０の上部に配置される有機膜パターン１４１のうち、表示装置１００の画素領域に位置する部分は実質的に鋸刃状構造のような段差部を含むことができる。例えば、前記画素領域に位置する有機膜パターン１４１は、実質的に傾斜した側壁を有する複数のリセスまたはデントを含む構造を有することができる。これによって、第１画素電極１４６及び誘電膜１５１もそれぞれ有機膜パターン１４１の表面プロファイルに沿って実質的に傾斜した側壁を有するリセスまたはデントを含む鋸刃構造を有することができる。
【００６３】
一実施形態において、図４に図示したように、第２画素電極１７０の第２サブ電極１６０ｂの上面は第１画素電極１４６の最上部の上面より実質的に低く位置することができる。
【００６４】
図５は本発明のまた他の例示的な実施形態に係る表示装置を示す断面図である。具体的に、図５に図示した表示装置は第２画素電極１７１が共通電極に提供されるＴｏｐ−Ｃｏｍ ＰＬＳ構造に該当することができる。
【００６５】
図１及び図５を参照すると、有機膜パターン１４２は表示装置１００の画素領域で実質的にラウンド状のリセスまたはデントを含む波形状を有し、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４２ａを定義する。
【００６６】
第１画素電極１４７は、画素領域の有機膜パターン１４２及び素子領域のコンタクトホール１４２ａの底面上に形成されてドレイン電極１２４と接触する。第１画素電極１４７を覆う誘電膜１５２が有機膜パターン１４２上に備わる。前記画素領域位置で第１画素電極１４７及び誘電膜１５２は、有機膜パターン１４２の表面プロファイルに沿って形成されるので、有機膜パターン１４２の段差構造から由来する実質的に波動構造を有することができる。
【００６７】
第２画素電極１７１は、画素領域位置で実質的に波形状を有する誘電膜１５２の溝部分（即ち、リセスまたはデント）に配置されることができる。一実施形態において、第２画素電極１７１の上面は第１画素電極１４７の最上部の上面より実質的に低く位置することができる。
【００６８】
図６は本発明のさらに他の例示的な実施形態に係る表示装置を示す断面図である。
【００６９】
図１及び図６を参照すると、有機膜パターン１４３は、表示装置１００の画素領域で実質的に傾斜した側壁を有するリセスまたはデントを含む鋸刃状の形状を有し、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４３ａを定義する。
【００７０】
第１画素電極１４８は、画素領域の有機膜パターン１４３及び素子領域のコンタクトホール１４３ａの底面上に形成されてドレイン電極１２４と接触する。前記画素領域位置で第１画素電極１４８及び誘電膜１５３は、有機膜パターン１４３の表面プロファイルに沿って形成されるので有機膜パターン１４３の段差構造から由来する実質的に鋸刃状構造を有することができる。一実施形態において、第２画素電極１７１の上面は第１画素電極１４８の最上部の上面より実質的に低く位置することができる。
【００７１】
図７は従来のＰＬＳモードを有する表示装置に発生するフリンジフィールドを説明するための断面図である。図８及び図９は、本発明の例示的な実施形態によってそれぞれ図３の「Ｃ」部分及び図４の「Ｄ」部分から発生するフリンジフィールドを説明するための拡大断面図である。
【００７２】
図７に図示したように、従来のＰＬＳモードの表示装置では、平坦な表面を有する有機膜２４０上に第１画素電極２４５及び誘電膜２５０が次々と配置され、誘電膜２５０上にスリットパターン形態の第２画素電極２７０が備わる。図７を参照すると、第１画素電極２４５と第２画素電極２７０との間でフリンジフィールドが形成され、点線で示したように隣接する第２画素電極２７０の間で垂直電界が不均一に集中することができる。このような不均一な垂直電界集中現象によって第２画素電極２７０上に配置される液晶分子（図示せず）の配向の制御が難しくなり、結局、従来の表示装置によって表示される画像全体にかけて輝度分布の分散が大きくなるという問題が発生する。
【００７３】
図８及び図９を参照すると、本発明の例示的な実施形態に係る表示装置は有機膜パターン１４０、１４１、第１画素電極１４５、１４６及び誘電膜１５０、１５１が、リセスまたはデントを含む実質的に波形状または実質的に鋸刃形状などのような構造を有することができる。ここで、前記表示装置の第２画素電極１７０の第２サブ電極１６０ｂは、それぞれ誘電膜１５０、１５１の溝部分（リセスまたはデント）に配置されることができる。第２サブ電極１６０ｂと部分的に重畳される第１画素電極１４５、１４６のモルフォロジー（ｍｏｒｐｈｏｌｏｇｙ）或いは幾何学的形態に起因し、点線で図示したように隣接する第２サブ電極１６０ｂ間に、下部基板に対して部分的な水平電界が発生し、これによって、不均一な垂直電界が相殺される効果を得ることができる。
【００７４】
図８及び図９に図示したように、本発明の一実施形態によると、第２画素電極の１７０の第２サブ電極１６０ｂの上面がそれぞれ第１画素電極１４５、１４６の最上部の上面より実質的に低く位置することができる。この場合、ＰＬＳモード、及び、画素電極と共通電極が下部基板に対して並んで配置されるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈ）モードの効果を同時に有することができる。
【００７５】
具体的に、点線で図示したように、第２サブ電極１６０ｂの両側部に第１画素電極１４５、１４６が部分的に重畳されるということにより、第２サブ電極１６０ｂと第１画素電極１４５、１４６との間に発生する水平電界がより一層強化されることができる。従って、第１画素電極１４５、１４６と第２画素電極１７０との間に不均一に発生する垂直電界に対する相殺効果がより大きくなることができる。これによって、液晶テクスチャの制御を、より容易にすることができるので、前記表示装置が表示する画像の残像問題を防止することができる。
【００７６】
さらに、有機膜パターン１４０、１４１の段差と、リセスまたはデントの傾斜角度とを調整することによって有機膜パターン１４０、１４１が実質的にレンズの機能を遂行することができるので、このような有機膜パターン１４０、１４１を通じて液晶分子の光学的屈折及び回折を調節して前記表示装置の視野角特性を改善することができ、画像の色感を望む水準に制御することができる。
【００７７】
一方、本発明の例示的な実施形態によると、有機膜パターン１４０、１４１の段差を調節することによって、データライン１１３と第１画素電極１４５、１４６、及び／または、データライン１１３と第２サブ電極１６０ｂとの間の距離を調整することができる。これによって、データライン１１３と第１画素電極１４５、１４６、及び／または、データライン１１３と第２画素電極１７０との間の寄生キャパシタンスを最小化することによって第２画素電極１７０上に印加される電圧を最小化することができ、前記表示装置の消費電力を減少させることができる。
【００７８】
また、図８及び図９を参照すると、第１画素電極１４５、１４６はデータライン１１３の上部にも位置することができる。即ち、第１画素電極１４５、１４６が、前記表示装置の画素領域の最外郭部まで拡張されることによって、前記表示装置の開口率及び透過率をより向上させることができる。
【００７９】
図１０〜図２３は、本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【００８０】
図１０を参照すると、下部基板１１０上にゲート電極１２１及びゲートライン（図示せず）を形成する。下部基板１１０は透明絶縁基板を含むことができる。例えば、下部基板１１０はガラス基板、透明プラスチック基板、透明セラミック基板などから構成されることができる。例示的な実施形態において、下部基板１１０上に第１導電膜（図示せず）を形成した後、エッチング工程を通じて前記第１導電膜をパターニングし下部基板１１０上にゲート電極１２１と前記ゲートラインを形成することができる。前記第１導電膜はクロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀、これらの合金などを使うスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程（ＣＶＤ）、プリンティング（ｐｒｉｎｔｉｎｇ）工程等を通じて形成されることができる。この場合、前記第１導電膜は二種類以上の導電性物質を含む多層構造から形成されることもできる。
【００８１】
図１１を参照すると、ゲート電極１２１及び前記ゲートラインをカバーしながら、下部基板１１０上にゲート絶縁膜１２０を形成する。例えば、ゲート絶縁膜１２０は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）等を使用する化学気相蒸着法（ＣＶＤ）工程、プラズマ増大化学気相蒸着工程（ＰＥＣＶＤ）等を通じて形成されることができる。また、ゲート絶縁膜１２０は互いに異なる物質を含む多層構造で形成されることもできる。
【００８２】
図１２を参照すると、ゲート絶縁膜１２０上にアモルファス（ａｍｏｒｐｈｏｕｓ）シリコン膜１３１、ｎ＋タイプでドーピングされたアモルファスシリコン膜１３３及び第２導電膜１３６を順次に形成する。例示的な実施形態において、アモルファス（ａｍｏｒｐｈｏｕｓ）シリコン膜１３１とｎ＋タイプのアモルファスシリコン膜１３３は、それぞれ化学気相蒸着工程、プラズマ増大化学気相蒸着工程等を通じて形成されることができる。第２導電膜１３６はクロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀、これらの合金などを使用するスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程、プリンティング工程等を通じて形成されることができる。また、第２導電膜１３６は、二種類以上の導電性物質からなる多層構造で形成されることもできる。
【００８３】
図１３を参照すると、アモルファスシリコン膜１３１、ｎ＋タイプのアモルファスシリコン膜１３３、及び第２導電膜１３６をエッチングして、ゲート絶縁膜１２０上に、活性層１２２、ソース電極１２３、ドレイン電極１２４、及びデータライン１１３を形成する。例示的な実施形態において、第２導電膜１３６をエッチングしてソース電極１２３、ドレイン電極１２４、及びデータライン１１３を形成した後、アモルファス（ａｍｏｒｐｈｏｕｓ）シリコン膜１３１及びｎ＋タイプのアモルファスシリコン膜１３３を部分的にエッチングすることによって、前記表示装置の素子領域に活性層１２２を形成し、前記表示装置の画素領域に第１パターン１３４及び第２パターン１３５を形成することができる。前記素子領域の活性層１２２は、アモルファスシリコンを含む半導体層１２２ａ及びｎ＋タイプのアモルファスシリコンを含む抵抗性接触層１２２ｂで構成される。前記画素領域の第１パターン１３４及び第２パターン１３５は、データライン１１３と下部基板１１０との間に形成される。
【００８４】
本発明の例示的な実施形態によると、第２導電膜１３６、ｎ＋タイプのアモルファスシリコン膜１３３及びアモルファスシリコン膜１３１は２回以上のエッチング工程を遂行して順次にエッチングすることができる。これとは異なり、第２導電膜１３６、ｎ＋アモルファスシリコン膜１３３、及びアモルファスシリコン膜１３１は、ハーフトーン（ｈａｌｆｔｏｎｅ）マスクを使用して同時にエッチングされることもできる。
【００８５】
下部基板１１０上でデータライン１１３及び前記ゲートラインが交差する領域中、前記素子領域にゲート電極１２１、ゲート絶縁膜１２０、活性層１２２、ソース電極１２３、及びドレイン電極１２４を含むスイッチング素子１２５が形成される。
【００８６】
一方、図示はしていないが、活性層１２２は、アモルファスシリコン層を蒸着した後、それをレーザーアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）工程等を通じて結晶化することによってＬＴＰＳ薄膜構造を有するように形成することもできる。
【００８７】
図１４を参照すると、ゲート絶縁膜１２０上にスイッチング素子１２５の一部とデータライン１１３をカバーする有機膜パターン１４０を形成する。例示的な実施形態によると、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン（ＢＣＢ）等の透明絶縁性物質をスピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）工程、スリットコーティング（ｓｌｉｔ ｃｏａｔｉｎｇ）工程等を通じて下部基板１１０の全面上に結果物をカバーする有機膜（図示せず）を形成する。データライン１１３と前記ゲートラインが交差する領域中、前記画素領域に位置する前記有機膜の一部に対してエンボス工程を実施して有機膜パターン１４０を形成する。例えば、前記有機膜上部に遮光領域、半透過領域、透過領域などを含むハーフトーンマスク（図示せず）または、ハーフトーンスリットマスク（図示せず）を位置させた後、前記ハーフトーンマスクまたはハーフトーンスリットマスクを利用して前記有機膜を露光させる。前記有機膜の露光された部分を現像液で除去することによって下部基板１１０の上部に有機膜パターン１４０を形成する。有機膜パターン１４０が形成されながら、素子領域位置ではドレイン電極１２４の一部を露出させるコンタクトホール１４０ａが同時に形成される。コンタクトホール１４０ａはそれぞれ下部基板１１０に対して実質的に垂直する側壁を有することもできるが、下部基板１１０に対して所定の角度に傾斜するように形成されることもできる。
【００８８】
この場合、図１４に図示したように、有機膜パターン１４０は前記画素領域で実質的に波形状構造で形成されることができる。即ち、有機膜パターン１４０のうち、前記画素領域に位置する部分にラウンド状のリセス、ラウンド状のデントが形成されることができる。
【００８９】
本発明の他の例示的な実施形態によると、前記有機膜工程の工程条件を調節して図１５に図示したように有機膜パターン１４１が実質的に鋸刃状構造で形成されることもできる。この時、前記画素領域に位置する有機膜パターン１４１の一部に傾斜した側壁を有するリセス、傾斜した側壁を有するデントなどが形成されることができる。例えば、乾式エッチング工程を利用して前記画素領域の有機膜を部分的にエッチングすることによって、傾斜した側壁を有するリセス、傾斜した側壁をデントなどを含む有機膜パターン１４１を形成することができる。一方、素子領域の有機膜を部分的にエッチングすることによって、ドレイン電極１２４の一部を露出させるコンタクトホール１４１ａを同時に形成することができる。コンタクトホール１４１ａは、それぞれ下部基板１１０に対し実質的に垂直する側壁を有することもできるが、下部基板１１０に対して所定の角度に傾斜するように形成されることもできる。
【００９０】
図１６を参照すると、有機膜パターン１４０上に第１透明電極層（図示せず）を形成した後、前記第１透明電極層のうち、前記素子領域に位置する部分をエッチングして有機膜パターン１４０上に第１画素電極１４５を形成する。前記第１透明電極層はインジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、亜鉛錫酸化物などのような透明導電性物質を使用するスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程、プリンティング工程等を通じて形成することができる。
【００９１】
第１画素電極１４５は有機膜パターン１４０の構造と実質的に同一、または、実質的に類似する構造で形成されることができる。例えば、第１画素電極１４５はラウンド状のリセス、ラウンド状のデントを含む実質的に波形状構造で形成されることができる。
【００９２】
本発明の他の例示的な実施形態によると、図１７に図示したように、有機膜パターン１４１が実質的に鋸刃状構造を有する場合、第１画素電極１４６も実質的に鋸刃状構造で形成されることができる。例えば、第１画素電極１４６は、傾斜した側壁を有するリセス、傾斜した側壁を有するデントなどを含むことができる。
【００９３】
本発明の例示的な実施形態によると、第１画素電極１４５、１４６は、データライン１１３の上部、即ち、データライン１１３と重畳するように形成されることができ、これによって、前記表示装置の開口率及び透過率をより向上させることができる。
【００９４】
図１８を参照すると、第１画素電極１４５上に誘電膜１５０を形成する。誘電膜１５０は光を透過させることのできる絶縁物質を使用して形成されることができ、化学気相蒸着工程、プラズマ増大化学気相蒸着工程等を通じて第１画素電極１４５上に形成されることができる。ここで、誘電膜１５０は第１画素電極１４５のプロファイルに沿って形成されるので、有機膜パターン１４０の構造に起因する実質的に波形状構造で形成されることができる。
【００９５】
本発明の他の例示的な実施形態において、図１９に図示したように、有機膜パターン１４１が実質的に鋸刃状構造を有する場合には、前記画素領域に位置する第１画素電極１４６上で誘電膜１５１も実質的に鋸刃状構造で形成されることができる。
【００９６】
以下、実質的に波形状構造を有する誘電膜１５０と、実質的に鋸刃状構造を有する誘電膜１５１上に後続部材を形成する工程とに対して説明する。
【００９７】
図２０及び図２１を参照すると、誘電膜１５０、１５１及びコンタクトホール１４０ａ、１４１ａの内壁上に形成され、素子領域をカバーする第２透明電極層１６０、１６１を形成した後、第２透明電極層１６０、１６１上にフォトレジストパターン１６５を形成する。
【００９８】
本発明の例示的な実施形態において、第２透明電極層１６０、１６１は、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、亜鉛錫酸化物などの透明導電性物質を使用してスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程、プリンティング工程等を通じて形成されることができる。第２透明電極層１６０、１６１上にそれぞれフォトレジスト膜を形成した後、前記フォトレジスト膜をそれぞれ透過領域１０と遮光領域１２とを有するマスク１６７を利用して露光させる。このように露光されたフォトレジスト膜に対して現象工程を遂行して誘電膜１５０、１５１上にそれぞれフォトレジストパターン１６５を形成する。例えば、マスク１６７は、複数の遮光部１２を含み、遮光部１２の下に位置する前記フォトレジスト膜の部分は現象工程後、除去されず、第２透明電極１６０、１６１上にフォトレジストパターン１６５を形成することになる。
【００９９】
図２２及び図２３を参照すると、フォトレジストパターン１６５をエッチングマスクで使って、第２透明電極層１６０、１６１を部分的にエッチングすることによって、誘電膜１５０、１５１上にそれぞれ第２画素電極１７０を形成する。第２画素電極１７０の形成後、フォトレジストパターン１６５はアッシング（ａｓｈｉｎｇ）工程、及び／または、ストリップ（ｓｔｒｉｐ）工程を通じて除去されることができる。
【０１００】
本発明の例示的な実施形態において、第２画素電極１７０はそれぞれコンタクトホール１５５の内壁上に形成されてドレイン電極１２４と接触する第１サブ電極１６０ａと前記画素領域で第１画素電極１４５、１４６と対向する第２サブ電極１６０ｂとを含むことができる。例えば、図２２及び図２３に図示したように、第２サブ電極１６０ｂは実質的に波形状構造及び実質的に鋸刃状構造で形成された誘電膜１５０、１５１の溝部分（リセスまたはデント）に形成されることができる。これによって、上述のように、互いに対向する第２画素電極１７０の第２サブ電極１６０ｂと第１画素電極１４５、１４６との間で下部基板１１０に対して実質的に平行した方向にフリンジフィールドが生成されることができ、隣接する第２画素電極１７０間に生成される不均一な垂直電界を最小化することができる。
【０１０１】
一実施形態において、図８及び図９を参照して説明したように、第２画素電極１７０の第２サブ電極１６０ｂの上面が、それぞれ第１画素電極１４５、１４６の最上部の上面より低く位置するように形成されることもできる。
【０１０２】
図示はしていないが、下部基板１１０の周辺部にシーラント（ｓｅａｌａｎｔ）を配置した後、下部基板１１０と、第１及び第２画素電極１４５、１４６、１７０に対向する上部基板とを結合して表示装置を製造することができる。この場合、液晶分子は下部基板１１０と前記上部基板の結合前後に下部基板１１０と前記上部基板との間の空間に注入することができる。また、前記上部基板及び／または、下部基板１１０に、スイッチング素子１２５に対応するブラックマトリックス、カラー画像を具現するためのカラーフィルタなどが配置されることができる。
【０１０３】
本発明の例示的な実施形態に係る表示基板の製造方法において、上述した工程と異なる順序の工程を含むこともできる。また、上述のように、有機膜パターン、第１画素電極、誘電膜などが実質的に波形状構造、実質的に鋸刃状構造を有するものと説明したが、これらの部材がこのような構造に限定されるのではない。例えば、隣接する画素電極の間で水平電界を強化し、垂直電界を相殺させるために適切な構造で形成されることができる。
【０１０４】
図２４〜図３１は、本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。図１０及び図２３を参照しながら説明した工程と重複する部分に対する詳しい説明は省略する。
【０１０５】
図２４を参照すると、図１０〜図１４を参照しながら説明した工程と実質的に同一または類似の工程を遂行して、下部基板１１０上にゲート絶縁膜、スイッチング素子１２５、及びデータライン１１３を形成する。以後、ゲート絶縁膜１２０上にデータライン１１３をカバーする有機膜パターン１４２を形成する。
【０１０６】
有機膜パターン１４２は、図２４に図示したように、画素領域位置においては、ラウンド状のリセスまたはデントを含む実質的に波形状構造で形成されることができ、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４２ａが形成されることができる。
【０１０７】
他の実施形態において、図２５に図示したように、有機膜パターン１４３は画素領域で実質的に鋸刃状構造を有するように形成されることもできる。一方、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４３ａが有機膜パターン１４３と共に形成されることができる。
【０１０８】
図２６を参照すると、画素領域位置で有機膜パターン１４２上に形成され、コンタクトホール１４２ａの底面上でドレイン電極１２４の一部と接触する第１画素電極１４７を形成する。例示的な実施形態によると、有機膜パターン１４２及びコンタクトホール１４２ａの内壁上に第１透明電極層を形成する。前記第１透明電極層をフォトレジストパターンなどを使用した写真エッチング工程を通じて部分的にエッチングして、前記画素領域位置の有機膜パターン１４２上に備わり、ドレイン電極１２４の一部と接触する第１画素電極１４７を形成する。第１画素電極１４７は有機膜パターン１４２の形状により、ラウンド状のリセス或いはデントを含む実質的に波形状構造で形成されることができる。
【０１０９】
他の例示的な実施形態において、図２７に図示したように、有機膜パターン１４３が実質的に鋸刃状構造を有する場合、第１画素電極１４８も実質的に鋸刃状構造で形成されることができる。第１画素電極１４８はコンタクトホール１４３ａの底面上でドレイン電極１２４の一部と接触するように形成されることができる。
【０１１０】
図２８を参照すると、有機膜パターン１４２及び第１画素電極１４７上に誘電膜１５２を形成する。誘電膜１５２は画素領域では第１画素電極１４７のプロファイルに沿って形成されるので、有機膜パターン１４２の構造により実質的に波形状構造で形成されることができる。
【０１１１】
他の例示的な実施形態において、図２９に図示したように、有機膜パターン１４３が実質的に鋸刃状構造を有する場合、誘電膜１５３もやはり画素領域に位置する第１画素電極１４８上に実質的に鋸刃状構造で形成されることができる。
【０１１２】
図３０及び図３１を参照すると、図２０〜図２３を参照しながら説明した工程と実質的に類似する工程を遂行して、誘電膜１５２、１５３上に第２画素電極１７１を形成する。本発明の例示的な実施形態において、図３０及び図３１に図示したように第２画素電極１７１は実質的に波形状構造及び鋸刃状構造で形成された誘電膜１５２、１５３の溝部分（リセスまたはデント）上に形成されることができる。
【０１１３】
これに従って、第１画素電極１４７、１４８と、第２画素電極１７１との間で、下部基板１１０に対して実質的に平行したフリンジフィールドが生成されることができ、隣接する第２画素電極１７１の間に生成される不均一な垂直電界を最小化することができる。
【０１１４】
一実施形態において、有機膜パターン１４２、１４３の段差を調節して、第２画素電極１７１の上面が第１画素電極１４７、１４８の最上部の上面より低く位置するように形成されることもできる。
【０１１５】
図示はしていないが、下部基板１１０の周辺部にシーラント（ｓｅａｌａｎｔ）を配置した後、下部基板１１０と、第１及び第２画素電極１４７、１４８、１７１に対向する上部基板とを結合して表示装置を製造することができる。この場合、液晶分子は下部基板１１０と前記上部基板との間の空間に注入されることができる。前記上部基板、及び／または、下部基板１１０にスイッチング素子１２５に対応するブラックマトリックス、カラー画像を具現するためのカラーフィルタなどが配置されることができる。
【０１１６】
図３２は従来のＰＬＳモードの液晶表示装置で、画素電極と共通電極との間に発生する電界を説明するためのグラフである。図３３〜図３５は本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【０１１７】
図３２に図示したように、従来の液晶表示装置において、互いに水平するように配置された画素電極と共通電極との間では相対的に強い垂直電界が観察される。反面、図３３〜図３５に図示したように、本発明の例示的な実施形態に係る表示装置においては、隣接する画素電極の間で発生する垂直電界が顕著に弱まる反面、水平電界が相対的に強化されることが分かる。特に、前記表示装置の第１画素電極と第２画素電極との間の距離が減少するほど水平電界が増大する傾向を観察することができる。
【０１１８】
図３６は、図３２〜図３５を参照して説明した表示装置の各々に対する透過率を示すグラフである。
【０１１９】
図３６に図示したように、本発明の例示的な実施形態に係る図３３〜図３５の表示装置の場合、電圧が約４Ｖを越えると、従来のＰＬＳモードの液晶表示装置（図３２）より透過率が向上されることが分かる。
【０１２０】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１２１】
本発明の実施形態に係る表示装置は、画素電極と共通電極との間に発生されたたフリンジフィールドを使用するＰＬＳモード方式の液晶表示装置として活用することができる。例えば、前記表示装置は、実質的に波形状構造或いは実質的に鋸刃状構造のモルフォロジーを有する画素電極を具備することによって、隣接する画素電極の間で不均一な垂直電界を最小化して表示装置の輝度分布及び透過率を向上させることができる。
【符号の説明】
【０１２２】
１０ マスク
１２ 遮光部
１００ 表示基板
１１０ 下部基板
１１２ ゲートライン
１１３ データライン
１１４ ゲートパッド
１１５ データパッド
１２０ ゲート絶縁膜
１２１ ゲート電極
１２２ 活性層
１２２ａ 半導体層
１２２ｂ 抵抗性接触層
１２３ ソース電極
１２４ ドレイン電極
１２５ スイッチング素子
１３１ アモルファスシリコン膜
１３３ ｎ＋アモルファスシリコン膜
１４０、１４１、１４２、１４３ 有機膜パターン
１４０ａ、１４１ａ、１４２ａ、１４３ａ コンタクトホール
１４５、１４６、１４７、１４８ 第１画素電極
１５０、１５１、１５２、１５３ 誘電膜
１６０ 第２透明電極層
１６０ａ 第１サブ電極
１６０ｂ 第２サブ電極
１６５ フォトレジストパターン
１７０、１７１ 第２画素電極
【技術分野】
【０００１】
本発明は表示装置及びその製造方法に関する。より詳細には、本発明は液晶表示装置及び液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は、下部基板、下部基板と対向する上部基板、前記下部基板と上部基板との間に掲載される液晶層などからなる。
【０００３】
前記下部基板上には縦横に配列されて複数の画素領域を定義する複数のデータライン及びゲートラインが配置される。前記データラインとゲートラインが交差する領域には薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）のようなスイッチング素子が配置され、前記画素領域には画素電極がそれぞれ位置する。
【０００４】
従来は、液晶表示装置の駆動方式でネマティック状態の液晶分子を基板に対して垂直方向に駆動させるＴＮ（ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）モードを主に使ったが、最近では光視野角確保のためにＰＬＳ（ｐｌａｎｅ ｔｏ ｌｉｎｅ ｓｗｉｔｃｈｉｎｇ）モードが利用されている。
【０００５】
前記ＰＬＳモードを使う液晶表示装置において、薄膜トランジスタ（ＴＦＴ）が配列された下部基板上に電界を生成するための画素電極及び共通電極を互いに絶縁させて配置させ、前記画素電極と共通電極との間に発生されたフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）により水平配向された液晶粒子で液晶層の光透過率を調節することによって、画像を表示することになる。
【０００６】
しかし、上述のＰＬＳモードを有する液晶表示装置において、画素及び共通電極の中央部で不均一な垂直電界が発生する問題がある。これを緩和するために、前記画素と共通電極との間に厚い絶縁膜を配置したり、または、前記電極をスリット（ｓｌｉｔ）パターンで形成する方法が提案されているが、前記電極の間の不均一な垂直電界を最小化するためのより根本的な代案が要求される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】大韓民国特許出願公開第２０１０−００７３５９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一目的は、輝度分布及び透過率を向上させることのできる表示装置を提供することにある。
【０００９】
本発明の他の目的は輝度分布及び透過率を向上させることのできる表示装置の製造方法を提供することにある。
【００１０】
ただし、本発明が解決しようとする課題は、上述の課題によって限定されるのではなく、本発明の思想及び領域から逸脱しない範囲内で多様に拡張されることができる。
【課題を解決するための手段】
【００１１】
上述の本発明の一目的を達成するための表示装置は、下部基板、有機膜パターン、第１画素電極、誘電膜、及び第２画素電極を含む。前記下部基板は、スイッチング素子を具備する。前記有機膜パターンは前記下部基板上に配置され、画素領域に段差部を含む。前記第１画素電極は、前記画素領域の有機膜パターン上に配置される。前記誘電膜は前記第１画素電極上に配置される。第２画素電極は前記誘電膜上で前記第１画素電極と部分的に重畳する。
【００１２】
例示的な実施形態によると、前記画素領域の有機膜パターンは、波形状または鋸刃状の構造を有することができる。
【００１３】
例示的な実施形態によると、前記画素領域の有機膜パターンは、リセスまたはデントを含むことができる。
【００１４】
例示的な実施形態によると、前記リセス（ｒｅｃｅｓｓ）またはデント（ｄｅｎｔ）はそれぞれラウンド状または傾斜した側壁を含むことができる。
【００１５】
例示的な実施形態によると、前記第１画素電極及び前記誘電膜は、それぞれリセスまたはデントを含むことができる。
【００１６】
例示的な実施形態によると、前記第２画素電極は、それぞれ前記誘電膜のリセスまたはデントに配置されることができる。
【００１７】
例示的な実施形態によると、前記第２画素電極の上面は、それぞれ前記第１画素電極の最上部の上面より低い位置に配置されることができる。
【００１８】
例示的な実施形態によると、前記第２画素電極は第１サブ電極及び第２サブ電極を含むことができる。前記第１サブ電極は、前記スイッチング素子に電気的に接続され、前記第２サブ電極は前記第１画素電極と部分的に重畳されることができる。
【００１９】
例示的な実施形態によると、前記第１サブ電極は、前記誘電膜及び前記有機膜パターンを貫通するコンタクトホールを介して前記スイッチング素子に接触することができる。
【００２０】
例示的な実施形態によると、前記第１画素電極は、前記スイッチング素子と電気的に接続されることができる。
【００２１】
例示的な実施形態によると、前記スイッチング素子は、前記下部基板上に形成されたゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を含むことができる。
【００２２】
例示的な実施形態によると、前記表示装置は、前記第２画素電極上に配置される液晶層、前記液晶層上に前記下部基板に対向して配置される上部基板をさらに含むことができる。
【００２３】
例示的な実施形態によると、前記下部基板は、データラインを含み、前記第１画素電極は前記データラインと重畳されることができる。
【００２４】
例示的な実施形態によると、前記第１画素電極と該第１画素電極に隣接する前記第２画素電極との間には前記下部基板に対して水平する電界が生成されることができる。
【００２５】
上述の本発明の他の目的を達成するための表示装置の製造方法において、下部基板上にスイッチング素子を形成する。前記下部基板上に、素子領域で前記スイッチング素子を覆って画素領域で段差部を有する有機膜パターンを形成する。前記画素領域の前記有機膜パターン上に第１画素電極を形成する。前記有機膜パターン上に前記第１画素電極を覆う誘電膜を形成する。前記誘電膜上に、前記第１画素電極と部分的に重畳される第２画素電極を含む第２画素電極を形成する。
【００２６】
例示的な実施形態によると、前記画素領域の有機膜パターンは波形状または鋸刃状の構造で形成されることができる。
【００２７】
例示的な実施形態によると、前記画素領域の有機膜パターンにはラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントが形成されることができる。
【００２８】
例示的な実施形態によると、前記第２画素電極はラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントに形成されることができる。
【００２９】
例示的な実施形態によると、前記有機膜パターンを形成することにおいて、前記下部基板上に前記スイッチング素子を覆う有機膜を形成する。前記有機膜を透過領域及び半透過領域を有するマスクを使って露光する。前記有機膜の露光された部分を部分的に除去する。
【００３０】
例示的な実施形態によると、前記有機膜パターンを形成することにおいて、前記下部基板上に前記スイッチング素子を覆う有機膜を形成する。乾式エッチング工程を通じて前記画素領域の有機膜を部分的にエッチングする。
【発明の効果】
【００３１】
上述のように、本発明に係る表示装置は、波形或いは鋸刃状の断面プロファイル（ｐｒｏｆｉｌｅ）を有する画素電極を含む。前記画素電極のモルフォロジー或いは幾何的な形態に起因して電極間の不均一な垂直電界が相殺され、水平電界を強化することができる。これによって、表示基板全体に渡って輝度分布が改善され、透過率を向上させることができる。付加的に前記画素電極のモルフォロジーを調節してデータラインとの寄生キャパシタンス（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化し広視野角を増加させることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の例示的な実施形態に係る表示装置を示す平面図である。
【図２】図１の「Ａ」部分を拡大した平面図である。
【図３】図２のＡ−Ａ’線に沿って切断した断面図である。
【図４】本発明の他の例示的な実施形態に係る表示装置を示す断面図である。
【図５】本発明のまた他の例示的な実施形態に係る表示装置を示す断面図である。
【図６】本発明のさらに他の例示的な実施形態に係る表示装置を示す断面図である。
【図７】従来のＰＬＳモードを有する液晶表示装置で形成されるフリンジフィールドを示すための断面図である。
【図８】図３の「Ｃ」部分を拡大した断面図である。
【図９】図４の「Ｄ」部分を拡大した断面図である。
【図１０】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１１】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１２】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１３】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１４】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１５】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１６】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１７】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１８】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図１９】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２０】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２１】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２２】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２３】本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２４】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２５】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２６】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２７】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２８】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図２９】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図３０】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図３１】本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【図３２】従来のＰＬＳモードで駆動する表示装置で画素電極及び共通電極の間に発生する電界を説明するためのグラフである。
【図３３】本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【図３４】本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【図３５】本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【図３６】図３２〜図３５を参照して説明した表示装置の各々に対する透過率を示すグラフである。
【発明を実施するための形態】
【００３３】
本明細書に開示されている本発明の実施形態に対して、特定の構造的または機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物または代替物を含むと理解するべきである。
【００３４】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と命名することができ、類似に第２構成要素も第１構成要素と命名することができる。ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「すぐに〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。
【００３５】
また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３６】
以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、同一構成要素に対しての重複した説明は省略する。
【００３７】
図１は、本発明の例示的な実施形態に係る表示装置を示す平面図である。
【００３８】
図１を参照すると、表示装置１００は、下部基板１１０を含む。例示的な実施形態において、下部基板１１０は、表示領域ＤＡ、第１周辺領域ＰＡ１、第２周辺領域ＰＡ２、第３周辺領域ＰＡ３、及び第４周辺領域ＰＡ４を含むことができる。この場合、表示領域ＤＡは、下部基板１１０の中央部に位置することができ、第１周辺領域〜第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、それぞれ表示領域ＤＡを取り囲む下部基板１１０の周辺部に配置されることができる。
【００３９】
本発明の例示的な実施形態によると、表示装置１００の表示領域ＤＡには複数のゲートライン１１２及び複数のデータライン１１３が配置されることができる。ゲートライン１１２は、下部基板１１０上から第１方向に延びることができ、データライン１１３は下部基板１１０の上部から第２方向に沿って延びることができる。この時、前記第１方向は前記第２方向に対して実質的に直交することができる。即ち、データライン１１３はそれぞれのゲートライン１１２に対し実質的に直交する方向に沿って配列されることができる。
【００４０】
表示装置１００の第１周辺領域ＰＡ１にはゲートライン１１２の一側端部と連結されてゲート信号を提供する複数のゲートパッド１１４が配置されることができる。また、表示装置１００の第２周辺領域ＰＡ２にはデータライン１１３の一側端部に連結されてデータライン１１３に提供される画像信号を伝達する複数のデータパッド１１５が位置することができる。
【００４１】
上述のように、ゲートライン１１２及びデータライン１１３の交差により表示装置１００の画素（ｐｉｘｅｌ）が定義されることができる。表示装置１００の画素のうち、いずれかの画素（Ａ）を拡大して図２に図示する。
【００４２】
図２は図１の「Ａ」部分を拡大した平面図である。
【００４３】
図２に図示したように、各ゲートライン１１２及びデータライン１１３の交差領域にはスイッチング素子１２５が配置される。表示装置１００の各画素にはフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を発生させるための第１画素電極１４５及び第２画素電極１７０が配置される。第２画素電極１７０は第２サブ電極１６０ｂを含み、第２サブ電極１６０ｂはスリット（ｓｌｉｔ）構造またはグリッド（ｇｒｉｄ）構造を有することができる。例えば、表示装置１００は、所定の間隔で離隔されるライン（ｌｉｎｅ）状またはバー（ｂａｒ）状で配列される複数の第２サブ電極１６０ｂを含むことができる。
【００４４】
以下、スイッチング素子１２５が配置される領域を「素子領域」と称し、このような素子領域を除いた前記画素内の残り領域を「画素領域」と称する。
【００４５】
図３は図２のＡ−Ａ’ラインに沿って切断した断面図である。具体的に図３に図示した表示装置は、第１画素電極１４５が共通電極に提供されるＭｉｄｄｌｅ−Ｃｏｍ ＰＬＳ構造に該当することができる。
【００４６】
図１及び図３を参照すると、表示装置１００は下部基板１１０、下部基板１１０上に配置されたスイッチング素子１２５、第１画素電極１４５、及び第２画素電極１７０を含む。また、表示装置１００は実質的に互いに交差して画素領域を定義するゲートライン１１２及びデータライン１１３を含む。ゲートライン１１２は下部基板１１０上から第１方向に延びることができ、データライン１１３は下部基板１１０の上部から前記第１方向に対して実質的に直交する第２方向に沿って延びることができる。
【００４７】
スイッチング素子１２５は下部基板１１０上に順次に配置されたゲート電極１２１、ゲート絶縁膜１２０、活性層（ａｃｔｉｖｅ ｌａｙｅｒ）１２２、ソース電極１２３、及びドレイン電極１２４を含む。
【００４８】
ゲート電極１２１はゲートライン１１２と連結される。例示的な実施形態において、ゲート電極１２１は、ライン状またはバー状を有するゲートライン１１２から突出することができる。例えば、ゲート電極１２１は、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、銀（Ａｇ）、これらの合金などを含むことができる。これらは単独または互いに組み合わせて使うことができる。
【００４９】
ゲート絶縁膜１２０はゲートライン１１２及びゲート電極１２１を覆いながら下部基板１１０上に備わる。例えば、ゲート絶縁膜１２０は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）等のシリコン化合物を含むことができる。例示的な実施形態において、ゲート絶縁膜１２０は、単層構造または多層構造を有することができる。
【００５０】
活性層１２２はゲート絶縁膜１２０上に備わる。例示的な実施形態によると、活性層１２２はアモルファスシリコンを含有する半導体層１２２ａ及びｎ＋タイプでドーピングされたアモルファスシリコンを含む抵抗性接触層１２２ｂを含む多層構造を有することができる。他の例示的な実施形態によると、活性層１２２は不純物がドーピングされたシリコンからなる単層構造を有することもできる。
【００５１】
これとは異なり、活性層１２２は低温ポリシリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ；ＬＴＰＳ）薄膜構造を有することもできる。前記ＬＴＰＳ薄膜は、電子移動度が速くて高集積化が可能であるため、画素の大きさが小さい場合、特に有効である。前記ＬＴＰＳ薄膜はアモルファスシリコン層を蒸着した後、それをレーザーアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）工程等を通じて結晶化することによって形成することができる。
【００５２】
以下においては、活性層１２２がアモルファスシリコンを含有する半導体層１２２ａ及びｎ＋タイプでドーピングされたアモルファスシリコンを含む抵抗性接触層１２２ｂを具備する場合を例として説明する。
【００５３】
活性層１２２上にはソース電極１２３及びドレイン電極１２４が配置される。ソース電極１２３はデータライン１１３と接続される。例えば、ソース電極１２３は、ライン状またはバー状を有するデータライン１１３から突出することができる。ドレイン電極１２４はソース電極１２３から前記第１方向に沿って離隔されることができる。例示的な実施形態によると、ドレイン電極１２４は第１サブ電極１６０ａと電気的に接続される。ソース電極１２３及びドレイン電極１２４はそれぞれクロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀、これらの合金を含むことができる。これらは単独または互いに組み合わせて使うことができる。
【００５４】
下部基板１１０の上部にはゲート絶縁膜１２０、スイッチング素子１２５の一部、及びデータライン１１３をカバーし、前記画素領域に段差部を含む有機膜パターン１４０が配置される。例示的な実施形態において、有機膜パターン１４０のうち、表示装置１００の画素領域に位置する段差部を含む部分は、図３に図示されたように、実質的に波形（ｗａｖｅ）状を有することができる。即ち、前記画素領域に位置する有機膜パターン１４０には実質的にラウンド状（曲面状）のリセス（ｒｅｃｅｓｓ）またはデント（ｄｅｎｔ）が形成されることができる。このような有機膜パターン１４０は、エンボス（ｅｍｂｏｓｓｉｎｇ）工程を通じて形成されることができる。有機膜パターン１４０は、アクリル系（ａｃｒｙｌ ｂａｓｅｄ）樹脂、ポリイミド系（ｐｏｌｙｉｍｉｄｅ ｂａｓｅｄ）樹脂、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）等の透明絶縁物質を含むことができる。一方、有機膜パターン１４０は、素子領域でドレイン電極の一部を露出させるコンタクトホール１４０ａを定義する。例示的な実施形態によると、コンタクトホール１４０ａは、下部基板１１０に対して実質的に垂直する側壁を有することもでき、下部基板１１０に対して所定の角度に傾斜した側壁を有することもできる。
【００５５】
再び、図１及び図３を参照すると、第１画素電極１４５は表示装置１００の画素領域に位置する部分の有機膜パターン１４０上に備わる。例示的な実施形態において、第１画素電極１４５は有機膜パターン１４０の表面プロファイル（ｐｒｏｆｉｌｅ）に沿って配置されるために、有機膜パターン１４０の形状と実質的に同一であるか、または、実質的に類似する波形状を有することができる。即ち、第１画素電極１４５も複数の実質的にラウンド状のリセスまたはデントを含む構造を有することができる。例えば、第１画素電極１４５は、インジウム錫酸化物（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、亜鉛錫酸化物（ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ；ＺＴＯ）、インジウム亜鉛酸化物（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ；ＩＺＯ）、亜鉛酸化物（ＺｎＯｘ）等の透明導電性物質を含むことができる。例示的な実施形態によると、第１画素電極１４５は、上述の透明導電性物質で構成された単層構造または多層構造を有することができる。
【００５６】
第１画素電極１４５を覆う誘電膜１５０が画素領域に位置する有機膜パターン１４０上に備わる。誘電膜１５０は前記画素領域で第１画素電極１４５の表面プロファイルに沿って配置されることができるため、誘電膜１５０も有機膜パターン１４０の段差構造から由来する実質的に波形状を有することができる。即ち、誘電膜１５０も複数のラウンド状のリセスまたはデントを含むことができる。誘電膜１５０は透明絶縁性物質で構成されることができる。例えば、誘電膜１５０は透明樹脂、透明プラスチックなどを含むことができる。
【００５７】
第２画素電極１７０はコンタクトホール１４０ａの内壁及び誘電膜１５０上に配置される。第２画素電極１７０はコンタクトホール１４０ａの内壁上に位置してドレイン電極１２４に接触する第１サブ電極１６０ａ及び前記画素領域で第１画素電極１４５の一部と重畳するように配置される第２サブ電極１６０ｂを含む。
【００５８】
本発明の例示的な実施形態によると、第２画素電極１７０は複数の第２サブ電極１６０ｂを含むことができる。この場合、第２サブ電極１６０ｂは、波形状を有する誘電膜１５０の溝部分（即ち、凹んだ部分、リセス、またはデント）に各々配置されることができる。第２サブ電極１６０ｂは誘電膜１５０上から前記第２方向に沿って延びることができ、例えば、スリット構造またはグリッド構造を有することができる。第２画素電極１７０は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛錫酸化物（ＺＴＯ）、亜鉛酸化物などのような透明導電性物質を含むことができる。また、第２画素電極１７０は、このような透明導電性物質からなる単層構造または多層構造を有することができる。
【００５９】
一実施形態において、図３に図示したように、第２画素電極１７０の第２サブ電極１６０ｂの上面は第１画素電極１４５の最上部の上面より実質的に低く位置することができる。
【００６０】
図示はしていないが、例示的な実施形態に係る表示装置１００は第２画素電極１７０と有機膜パターン１４０上に配置される液晶分子、第１画素電極１４５及び第２画素電極１７０の上部に配置される上部基板を具備することができる。この場合、前記上部基板の底面または上面上に特定の色光を具現するためのカラーフィルタが追加的に配置されることができる。
【００６１】
図４は本発明の他の例示的な実施形態に係る表示装置を示す断面図である。
【００６２】
図１及び図４を参照すると、下部基板１１０の上部に配置される有機膜パターン１４１のうち、表示装置１００の画素領域に位置する部分は実質的に鋸刃状構造のような段差部を含むことができる。例えば、前記画素領域に位置する有機膜パターン１４１は、実質的に傾斜した側壁を有する複数のリセスまたはデントを含む構造を有することができる。これによって、第１画素電極１４６及び誘電膜１５１もそれぞれ有機膜パターン１４１の表面プロファイルに沿って実質的に傾斜した側壁を有するリセスまたはデントを含む鋸刃構造を有することができる。
【００６３】
一実施形態において、図４に図示したように、第２画素電極１７０の第２サブ電極１６０ｂの上面は第１画素電極１４６の最上部の上面より実質的に低く位置することができる。
【００６４】
図５は本発明のまた他の例示的な実施形態に係る表示装置を示す断面図である。具体的に、図５に図示した表示装置は第２画素電極１７１が共通電極に提供されるＴｏｐ−Ｃｏｍ ＰＬＳ構造に該当することができる。
【００６５】
図１及び図５を参照すると、有機膜パターン１４２は表示装置１００の画素領域で実質的にラウンド状のリセスまたはデントを含む波形状を有し、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４２ａを定義する。
【００６６】
第１画素電極１４７は、画素領域の有機膜パターン１４２及び素子領域のコンタクトホール１４２ａの底面上に形成されてドレイン電極１２４と接触する。第１画素電極１４７を覆う誘電膜１５２が有機膜パターン１４２上に備わる。前記画素領域位置で第１画素電極１４７及び誘電膜１５２は、有機膜パターン１４２の表面プロファイルに沿って形成されるので、有機膜パターン１４２の段差構造から由来する実質的に波動構造を有することができる。
【００６７】
第２画素電極１７１は、画素領域位置で実質的に波形状を有する誘電膜１５２の溝部分（即ち、リセスまたはデント）に配置されることができる。一実施形態において、第２画素電極１７１の上面は第１画素電極１４７の最上部の上面より実質的に低く位置することができる。
【００６８】
図６は本発明のさらに他の例示的な実施形態に係る表示装置を示す断面図である。
【００６９】
図１及び図６を参照すると、有機膜パターン１４３は、表示装置１００の画素領域で実質的に傾斜した側壁を有するリセスまたはデントを含む鋸刃状の形状を有し、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４３ａを定義する。
【００７０】
第１画素電極１４８は、画素領域の有機膜パターン１４３及び素子領域のコンタクトホール１４３ａの底面上に形成されてドレイン電極１２４と接触する。前記画素領域位置で第１画素電極１４８及び誘電膜１５３は、有機膜パターン１４３の表面プロファイルに沿って形成されるので有機膜パターン１４３の段差構造から由来する実質的に鋸刃状構造を有することができる。一実施形態において、第２画素電極１７１の上面は第１画素電極１４８の最上部の上面より実質的に低く位置することができる。
【００７１】
図７は従来のＰＬＳモードを有する表示装置に発生するフリンジフィールドを説明するための断面図である。図８及び図９は、本発明の例示的な実施形態によってそれぞれ図３の「Ｃ」部分及び図４の「Ｄ」部分から発生するフリンジフィールドを説明するための拡大断面図である。
【００７２】
図７に図示したように、従来のＰＬＳモードの表示装置では、平坦な表面を有する有機膜２４０上に第１画素電極２４５及び誘電膜２５０が次々と配置され、誘電膜２５０上にスリットパターン形態の第２画素電極２７０が備わる。図７を参照すると、第１画素電極２４５と第２画素電極２７０との間でフリンジフィールドが形成され、点線で示したように隣接する第２画素電極２７０の間で垂直電界が不均一に集中することができる。このような不均一な垂直電界集中現象によって第２画素電極２７０上に配置される液晶分子（図示せず）の配向の制御が難しくなり、結局、従来の表示装置によって表示される画像全体にかけて輝度分布の分散が大きくなるという問題が発生する。
【００７３】
図８及び図９を参照すると、本発明の例示的な実施形態に係る表示装置は有機膜パターン１４０、１４１、第１画素電極１４５、１４６及び誘電膜１５０、１５１が、リセスまたはデントを含む実質的に波形状または実質的に鋸刃形状などのような構造を有することができる。ここで、前記表示装置の第２画素電極１７０の第２サブ電極１６０ｂは、それぞれ誘電膜１５０、１５１の溝部分（リセスまたはデント）に配置されることができる。第２サブ電極１６０ｂと部分的に重畳される第１画素電極１４５、１４６のモルフォロジー（ｍｏｒｐｈｏｌｏｇｙ）或いは幾何学的形態に起因し、点線で図示したように隣接する第２サブ電極１６０ｂ間に、下部基板に対して部分的な水平電界が発生し、これによって、不均一な垂直電界が相殺される効果を得ることができる。
【００７４】
図８及び図９に図示したように、本発明の一実施形態によると、第２画素電極の１７０の第２サブ電極１６０ｂの上面がそれぞれ第１画素電極１４５、１４６の最上部の上面より実質的に低く位置することができる。この場合、ＰＬＳモード、及び、画素電極と共通電極が下部基板に対して並んで配置されるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈ）モードの効果を同時に有することができる。
【００７５】
具体的に、点線で図示したように、第２サブ電極１６０ｂの両側部に第１画素電極１４５、１４６が部分的に重畳されるということにより、第２サブ電極１６０ｂと第１画素電極１４５、１４６との間に発生する水平電界がより一層強化されることができる。従って、第１画素電極１４５、１４６と第２画素電極１７０との間に不均一に発生する垂直電界に対する相殺効果がより大きくなることができる。これによって、液晶テクスチャの制御を、より容易にすることができるので、前記表示装置が表示する画像の残像問題を防止することができる。
【００７６】
さらに、有機膜パターン１４０、１４１の段差と、リセスまたはデントの傾斜角度とを調整することによって有機膜パターン１４０、１４１が実質的にレンズの機能を遂行することができるので、このような有機膜パターン１４０、１４１を通じて液晶分子の光学的屈折及び回折を調節して前記表示装置の視野角特性を改善することができ、画像の色感を望む水準に制御することができる。
【００７７】
一方、本発明の例示的な実施形態によると、有機膜パターン１４０、１４１の段差を調節することによって、データライン１１３と第１画素電極１４５、１４６、及び／または、データライン１１３と第２サブ電極１６０ｂとの間の距離を調整することができる。これによって、データライン１１３と第１画素電極１４５、１４６、及び／または、データライン１１３と第２画素電極１７０との間の寄生キャパシタンスを最小化することによって第２画素電極１７０上に印加される電圧を最小化することができ、前記表示装置の消費電力を減少させることができる。
【００７８】
また、図８及び図９を参照すると、第１画素電極１４５、１４６はデータライン１１３の上部にも位置することができる。即ち、第１画素電極１４５、１４６が、前記表示装置の画素領域の最外郭部まで拡張されることによって、前記表示装置の開口率及び透過率をより向上させることができる。
【００７９】
図１０〜図２３は、本発明の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。
【００８０】
図１０を参照すると、下部基板１１０上にゲート電極１２１及びゲートライン（図示せず）を形成する。下部基板１１０は透明絶縁基板を含むことができる。例えば、下部基板１１０はガラス基板、透明プラスチック基板、透明セラミック基板などから構成されることができる。例示的な実施形態において、下部基板１１０上に第１導電膜（図示せず）を形成した後、エッチング工程を通じて前記第１導電膜をパターニングし下部基板１１０上にゲート電極１２１と前記ゲートラインを形成することができる。前記第１導電膜はクロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀、これらの合金などを使うスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程（ＣＶＤ）、プリンティング（ｐｒｉｎｔｉｎｇ）工程等を通じて形成されることができる。この場合、前記第１導電膜は二種類以上の導電性物質を含む多層構造から形成されることもできる。
【００８１】
図１１を参照すると、ゲート電極１２１及び前記ゲートラインをカバーしながら、下部基板１１０上にゲート絶縁膜１２０を形成する。例えば、ゲート絶縁膜１２０は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）等を使用する化学気相蒸着法（ＣＶＤ）工程、プラズマ増大化学気相蒸着工程（ＰＥＣＶＤ）等を通じて形成されることができる。また、ゲート絶縁膜１２０は互いに異なる物質を含む多層構造で形成されることもできる。
【００８２】
図１２を参照すると、ゲート絶縁膜１２０上にアモルファス（ａｍｏｒｐｈｏｕｓ）シリコン膜１３１、ｎ＋タイプでドーピングされたアモルファスシリコン膜１３３及び第２導電膜１３６を順次に形成する。例示的な実施形態において、アモルファス（ａｍｏｒｐｈｏｕｓ）シリコン膜１３１とｎ＋タイプのアモルファスシリコン膜１３３は、それぞれ化学気相蒸着工程、プラズマ増大化学気相蒸着工程等を通じて形成されることができる。第２導電膜１３６はクロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀、これらの合金などを使用するスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程、プリンティング工程等を通じて形成されることができる。また、第２導電膜１３６は、二種類以上の導電性物質からなる多層構造で形成されることもできる。
【００８３】
図１３を参照すると、アモルファスシリコン膜１３１、ｎ＋タイプのアモルファスシリコン膜１３３、及び第２導電膜１３６をエッチングして、ゲート絶縁膜１２０上に、活性層１２２、ソース電極１２３、ドレイン電極１２４、及びデータライン１１３を形成する。例示的な実施形態において、第２導電膜１３６をエッチングしてソース電極１２３、ドレイン電極１２４、及びデータライン１１３を形成した後、アモルファス（ａｍｏｒｐｈｏｕｓ）シリコン膜１３１及びｎ＋タイプのアモルファスシリコン膜１３３を部分的にエッチングすることによって、前記表示装置の素子領域に活性層１２２を形成し、前記表示装置の画素領域に第１パターン１３４及び第２パターン１３５を形成することができる。前記素子領域の活性層１２２は、アモルファスシリコンを含む半導体層１２２ａ及びｎ＋タイプのアモルファスシリコンを含む抵抗性接触層１２２ｂで構成される。前記画素領域の第１パターン１３４及び第２パターン１３５は、データライン１１３と下部基板１１０との間に形成される。
【００８４】
本発明の例示的な実施形態によると、第２導電膜１３６、ｎ＋タイプのアモルファスシリコン膜１３３及びアモルファスシリコン膜１３１は２回以上のエッチング工程を遂行して順次にエッチングすることができる。これとは異なり、第２導電膜１３６、ｎ＋アモルファスシリコン膜１３３、及びアモルファスシリコン膜１３１は、ハーフトーン（ｈａｌｆｔｏｎｅ）マスクを使用して同時にエッチングされることもできる。
【００８５】
下部基板１１０上でデータライン１１３及び前記ゲートラインが交差する領域中、前記素子領域にゲート電極１２１、ゲート絶縁膜１２０、活性層１２２、ソース電極１２３、及びドレイン電極１２４を含むスイッチング素子１２５が形成される。
【００８６】
一方、図示はしていないが、活性層１２２は、アモルファスシリコン層を蒸着した後、それをレーザーアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）工程等を通じて結晶化することによってＬＴＰＳ薄膜構造を有するように形成することもできる。
【００８７】
図１４を参照すると、ゲート絶縁膜１２０上にスイッチング素子１２５の一部とデータライン１１３をカバーする有機膜パターン１４０を形成する。例示的な実施形態によると、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン（ＢＣＢ）等の透明絶縁性物質をスピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）工程、スリットコーティング（ｓｌｉｔ ｃｏａｔｉｎｇ）工程等を通じて下部基板１１０の全面上に結果物をカバーする有機膜（図示せず）を形成する。データライン１１３と前記ゲートラインが交差する領域中、前記画素領域に位置する前記有機膜の一部に対してエンボス工程を実施して有機膜パターン１４０を形成する。例えば、前記有機膜上部に遮光領域、半透過領域、透過領域などを含むハーフトーンマスク（図示せず）または、ハーフトーンスリットマスク（図示せず）を位置させた後、前記ハーフトーンマスクまたはハーフトーンスリットマスクを利用して前記有機膜を露光させる。前記有機膜の露光された部分を現像液で除去することによって下部基板１１０の上部に有機膜パターン１４０を形成する。有機膜パターン１４０が形成されながら、素子領域位置ではドレイン電極１２４の一部を露出させるコンタクトホール１４０ａが同時に形成される。コンタクトホール１４０ａはそれぞれ下部基板１１０に対して実質的に垂直する側壁を有することもできるが、下部基板１１０に対して所定の角度に傾斜するように形成されることもできる。
【００８８】
この場合、図１４に図示したように、有機膜パターン１４０は前記画素領域で実質的に波形状構造で形成されることができる。即ち、有機膜パターン１４０のうち、前記画素領域に位置する部分にラウンド状のリセス、ラウンド状のデントが形成されることができる。
【００８９】
本発明の他の例示的な実施形態によると、前記有機膜工程の工程条件を調節して図１５に図示したように有機膜パターン１４１が実質的に鋸刃状構造で形成されることもできる。この時、前記画素領域に位置する有機膜パターン１４１の一部に傾斜した側壁を有するリセス、傾斜した側壁を有するデントなどが形成されることができる。例えば、乾式エッチング工程を利用して前記画素領域の有機膜を部分的にエッチングすることによって、傾斜した側壁を有するリセス、傾斜した側壁をデントなどを含む有機膜パターン１４１を形成することができる。一方、素子領域の有機膜を部分的にエッチングすることによって、ドレイン電極１２４の一部を露出させるコンタクトホール１４１ａを同時に形成することができる。コンタクトホール１４１ａは、それぞれ下部基板１１０に対し実質的に垂直する側壁を有することもできるが、下部基板１１０に対して所定の角度に傾斜するように形成されることもできる。
【００９０】
図１６を参照すると、有機膜パターン１４０上に第１透明電極層（図示せず）を形成した後、前記第１透明電極層のうち、前記素子領域に位置する部分をエッチングして有機膜パターン１４０上に第１画素電極１４５を形成する。前記第１透明電極層はインジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、亜鉛錫酸化物などのような透明導電性物質を使用するスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程、プリンティング工程等を通じて形成することができる。
【００９１】
第１画素電極１４５は有機膜パターン１４０の構造と実質的に同一、または、実質的に類似する構造で形成されることができる。例えば、第１画素電極１４５はラウンド状のリセス、ラウンド状のデントを含む実質的に波形状構造で形成されることができる。
【００９２】
本発明の他の例示的な実施形態によると、図１７に図示したように、有機膜パターン１４１が実質的に鋸刃状構造を有する場合、第１画素電極１４６も実質的に鋸刃状構造で形成されることができる。例えば、第１画素電極１４６は、傾斜した側壁を有するリセス、傾斜した側壁を有するデントなどを含むことができる。
【００９３】
本発明の例示的な実施形態によると、第１画素電極１４５、１４６は、データライン１１３の上部、即ち、データライン１１３と重畳するように形成されることができ、これによって、前記表示装置の開口率及び透過率をより向上させることができる。
【００９４】
図１８を参照すると、第１画素電極１４５上に誘電膜１５０を形成する。誘電膜１５０は光を透過させることのできる絶縁物質を使用して形成されることができ、化学気相蒸着工程、プラズマ増大化学気相蒸着工程等を通じて第１画素電極１４５上に形成されることができる。ここで、誘電膜１５０は第１画素電極１４５のプロファイルに沿って形成されるので、有機膜パターン１４０の構造に起因する実質的に波形状構造で形成されることができる。
【００９５】
本発明の他の例示的な実施形態において、図１９に図示したように、有機膜パターン１４１が実質的に鋸刃状構造を有する場合には、前記画素領域に位置する第１画素電極１４６上で誘電膜１５１も実質的に鋸刃状構造で形成されることができる。
【００９６】
以下、実質的に波形状構造を有する誘電膜１５０と、実質的に鋸刃状構造を有する誘電膜１５１上に後続部材を形成する工程とに対して説明する。
【００９７】
図２０及び図２１を参照すると、誘電膜１５０、１５１及びコンタクトホール１４０ａ、１４１ａの内壁上に形成され、素子領域をカバーする第２透明電極層１６０、１６１を形成した後、第２透明電極層１６０、１６１上にフォトレジストパターン１６５を形成する。
【００９８】
本発明の例示的な実施形態において、第２透明電極層１６０、１６１は、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、亜鉛錫酸化物などの透明導電性物質を使用してスパッタ法（ｓｐｕｔｔｅｒｉｎｇ）、化学気相蒸着工程、プリンティング工程等を通じて形成されることができる。第２透明電極層１６０、１６１上にそれぞれフォトレジスト膜を形成した後、前記フォトレジスト膜をそれぞれ透過領域１０と遮光領域１２とを有するマスク１６７を利用して露光させる。このように露光されたフォトレジスト膜に対して現象工程を遂行して誘電膜１５０、１５１上にそれぞれフォトレジストパターン１６５を形成する。例えば、マスク１６７は、複数の遮光部１２を含み、遮光部１２の下に位置する前記フォトレジスト膜の部分は現象工程後、除去されず、第２透明電極１６０、１６１上にフォトレジストパターン１６５を形成することになる。
【００９９】
図２２及び図２３を参照すると、フォトレジストパターン１６５をエッチングマスクで使って、第２透明電極層１６０、１６１を部分的にエッチングすることによって、誘電膜１５０、１５１上にそれぞれ第２画素電極１７０を形成する。第２画素電極１７０の形成後、フォトレジストパターン１６５はアッシング（ａｓｈｉｎｇ）工程、及び／または、ストリップ（ｓｔｒｉｐ）工程を通じて除去されることができる。
【０１００】
本発明の例示的な実施形態において、第２画素電極１７０はそれぞれコンタクトホール１５５の内壁上に形成されてドレイン電極１２４と接触する第１サブ電極１６０ａと前記画素領域で第１画素電極１４５、１４６と対向する第２サブ電極１６０ｂとを含むことができる。例えば、図２２及び図２３に図示したように、第２サブ電極１６０ｂは実質的に波形状構造及び実質的に鋸刃状構造で形成された誘電膜１５０、１５１の溝部分（リセスまたはデント）に形成されることができる。これによって、上述のように、互いに対向する第２画素電極１７０の第２サブ電極１６０ｂと第１画素電極１４５、１４６との間で下部基板１１０に対して実質的に平行した方向にフリンジフィールドが生成されることができ、隣接する第２画素電極１７０間に生成される不均一な垂直電界を最小化することができる。
【０１０１】
一実施形態において、図８及び図９を参照して説明したように、第２画素電極１７０の第２サブ電極１６０ｂの上面が、それぞれ第１画素電極１４５、１４６の最上部の上面より低く位置するように形成されることもできる。
【０１０２】
図示はしていないが、下部基板１１０の周辺部にシーラント（ｓｅａｌａｎｔ）を配置した後、下部基板１１０と、第１及び第２画素電極１４５、１４６、１７０に対向する上部基板とを結合して表示装置を製造することができる。この場合、液晶分子は下部基板１１０と前記上部基板の結合前後に下部基板１１０と前記上部基板との間の空間に注入することができる。また、前記上部基板及び／または、下部基板１１０に、スイッチング素子１２５に対応するブラックマトリックス、カラー画像を具現するためのカラーフィルタなどが配置されることができる。
【０１０３】
本発明の例示的な実施形態に係る表示基板の製造方法において、上述した工程と異なる順序の工程を含むこともできる。また、上述のように、有機膜パターン、第１画素電極、誘電膜などが実質的に波形状構造、実質的に鋸刃状構造を有するものと説明したが、これらの部材がこのような構造に限定されるのではない。例えば、隣接する画素電極の間で水平電界を強化し、垂直電界を相殺させるために適切な構造で形成されることができる。
【０１０４】
図２４〜図３１は、本発明の他の例示的な実施形態に係る表示装置の製造方法を説明するための断面図である。図１０及び図２３を参照しながら説明した工程と重複する部分に対する詳しい説明は省略する。
【０１０５】
図２４を参照すると、図１０〜図１４を参照しながら説明した工程と実質的に同一または類似の工程を遂行して、下部基板１１０上にゲート絶縁膜、スイッチング素子１２５、及びデータライン１１３を形成する。以後、ゲート絶縁膜１２０上にデータライン１１３をカバーする有機膜パターン１４２を形成する。
【０１０６】
有機膜パターン１４２は、図２４に図示したように、画素領域位置においては、ラウンド状のリセスまたはデントを含む実質的に波形状構造で形成されることができ、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４２ａが形成されることができる。
【０１０７】
他の実施形態において、図２５に図示したように、有機膜パターン１４３は画素領域で実質的に鋸刃状構造を有するように形成されることもできる。一方、素子領域ではドレイン電極１２４の一部を露出させるコンタクトホール１４３ａが有機膜パターン１４３と共に形成されることができる。
【０１０８】
図２６を参照すると、画素領域位置で有機膜パターン１４２上に形成され、コンタクトホール１４２ａの底面上でドレイン電極１２４の一部と接触する第１画素電極１４７を形成する。例示的な実施形態によると、有機膜パターン１４２及びコンタクトホール１４２ａの内壁上に第１透明電極層を形成する。前記第１透明電極層をフォトレジストパターンなどを使用した写真エッチング工程を通じて部分的にエッチングして、前記画素領域位置の有機膜パターン１４２上に備わり、ドレイン電極１２４の一部と接触する第１画素電極１４７を形成する。第１画素電極１４７は有機膜パターン１４２の形状により、ラウンド状のリセス或いはデントを含む実質的に波形状構造で形成されることができる。
【０１０９】
他の例示的な実施形態において、図２７に図示したように、有機膜パターン１４３が実質的に鋸刃状構造を有する場合、第１画素電極１４８も実質的に鋸刃状構造で形成されることができる。第１画素電極１４８はコンタクトホール１４３ａの底面上でドレイン電極１２４の一部と接触するように形成されることができる。
【０１１０】
図２８を参照すると、有機膜パターン１４２及び第１画素電極１４７上に誘電膜１５２を形成する。誘電膜１５２は画素領域では第１画素電極１４７のプロファイルに沿って形成されるので、有機膜パターン１４２の構造により実質的に波形状構造で形成されることができる。
【０１１１】
他の例示的な実施形態において、図２９に図示したように、有機膜パターン１４３が実質的に鋸刃状構造を有する場合、誘電膜１５３もやはり画素領域に位置する第１画素電極１４８上に実質的に鋸刃状構造で形成されることができる。
【０１１２】
図３０及び図３１を参照すると、図２０〜図２３を参照しながら説明した工程と実質的に類似する工程を遂行して、誘電膜１５２、１５３上に第２画素電極１７１を形成する。本発明の例示的な実施形態において、図３０及び図３１に図示したように第２画素電極１７１は実質的に波形状構造及び鋸刃状構造で形成された誘電膜１５２、１５３の溝部分（リセスまたはデント）上に形成されることができる。
【０１１３】
これに従って、第１画素電極１４７、１４８と、第２画素電極１７１との間で、下部基板１１０に対して実質的に平行したフリンジフィールドが生成されることができ、隣接する第２画素電極１７１の間に生成される不均一な垂直電界を最小化することができる。
【０１１４】
一実施形態において、有機膜パターン１４２、１４３の段差を調節して、第２画素電極１７１の上面が第１画素電極１４７、１４８の最上部の上面より低く位置するように形成されることもできる。
【０１１５】
図示はしていないが、下部基板１１０の周辺部にシーラント（ｓｅａｌａｎｔ）を配置した後、下部基板１１０と、第１及び第２画素電極１４７、１４８、１７１に対向する上部基板とを結合して表示装置を製造することができる。この場合、液晶分子は下部基板１１０と前記上部基板との間の空間に注入されることができる。前記上部基板、及び／または、下部基板１１０にスイッチング素子１２５に対応するブラックマトリックス、カラー画像を具現するためのカラーフィルタなどが配置されることができる。
【０１１６】
図３２は従来のＰＬＳモードの液晶表示装置で、画素電極と共通電極との間に発生する電界を説明するためのグラフである。図３３〜図３５は本発明の例示的な実施形態に係る表示装置の第１画素電極と第２画素電極との間で発生する電界を説明するためのグラフである。
【０１１７】
図３２に図示したように、従来の液晶表示装置において、互いに水平するように配置された画素電極と共通電極との間では相対的に強い垂直電界が観察される。反面、図３３〜図３５に図示したように、本発明の例示的な実施形態に係る表示装置においては、隣接する画素電極の間で発生する垂直電界が顕著に弱まる反面、水平電界が相対的に強化されることが分かる。特に、前記表示装置の第１画素電極と第２画素電極との間の距離が減少するほど水平電界が増大する傾向を観察することができる。
【０１１８】
図３６は、図３２〜図３５を参照して説明した表示装置の各々に対する透過率を示すグラフである。
【０１１９】
図３６に図示したように、本発明の例示的な実施形態に係る図３３〜図３５の表示装置の場合、電圧が約４Ｖを越えると、従来のＰＬＳモードの液晶表示装置（図３２）より透過率が向上されることが分かる。
【０１２０】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１２１】
本発明の実施形態に係る表示装置は、画素電極と共通電極との間に発生されたたフリンジフィールドを使用するＰＬＳモード方式の液晶表示装置として活用することができる。例えば、前記表示装置は、実質的に波形状構造或いは実質的に鋸刃状構造のモルフォロジーを有する画素電極を具備することによって、隣接する画素電極の間で不均一な垂直電界を最小化して表示装置の輝度分布及び透過率を向上させることができる。
【符号の説明】
【０１２２】
１０ マスク
１２ 遮光部
１００ 表示基板
１１０ 下部基板
１１２ ゲートライン
１１３ データライン
１１４ ゲートパッド
１１５ データパッド
１２０ ゲート絶縁膜
１２１ ゲート電極
１２２ 活性層
１２２ａ 半導体層
１２２ｂ 抵抗性接触層
１２３ ソース電極
１２４ ドレイン電極
１２５ スイッチング素子
１３１ アモルファスシリコン膜
１３３ ｎ＋アモルファスシリコン膜
１４０、１４１、１４２、１４３ 有機膜パターン
１４０ａ、１４１ａ、１４２ａ、１４３ａ コンタクトホール
１４５、１４６、１４７、１４８ 第１画素電極
１５０、１５１、１５２、１５３ 誘電膜
１６０ 第２透明電極層
１６０ａ 第１サブ電極
１６０ｂ 第２サブ電極
１６５ フォトレジストパターン
１７０、１７１ 第２画素電極
【特許請求の範囲】
【請求項１】
スイッチング素子を有する下部基板と、
前記下部基板上に配置され、画素領域に段差部を含む有機膜パターンと、
前記画素領域の有機膜パターン上に配置される第１画素電極と、
前記第１画素電極上に配置される誘電膜と、
前記誘電膜上で前記第１画素電極と部分的に重畳される第２画素電極と、
を備えることを特徴とする、表示装置。
【請求項２】
前記画素領域の有機膜パターンは、波形状または鋸刃状の構造を有することを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記画素領域の有機膜パターンは、リセスまたはデントを含むことを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記リセスまたはデントは、それぞれラウンド状または傾斜した側壁を含むことを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記第１画素電極及び前記誘電膜は、それぞれリセスまたはデントを含むことを特徴とする、請求項３に記載の表示装置。
【請求項６】
前記第２画素電極は、前記誘電膜のリセスまたはデントに配置されることを特徴とする、請求項５に記載の表示装置。
【請求項７】
前記第２画素電極の上面は、前記第１画素電極の最上部の上面より低い位置に配置されることを特徴とする、請求項６に記載の表示装置。
【請求項８】
前記第２画素電極は、第１サブ電極及び第２サブ電極を含み、
前記第１サブ電極は、前記スイッチング素子に電気的に接続され、前記第２サブ電極は前記第１画素電極と部分的に重畳されることを特徴とする請求項１〜７のいずれか１項に記載の表示装置。
【請求項９】
前記第１サブ電極は、前記誘電膜及び前記有機膜パターンを貫通するコンタクトホールを通じて前記スイッチング素子に接触することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記第１画素電極は前記スイッチング素子と電気的に接続されることを特徴とする請求項１〜９のいずれか１項に記載の表示装置。
【請求項１１】
前記スイッチング素子は、前記下部基板上に形成されたゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を含むことを特徴とする、請求項１〜１０のいずれか１項に記載の表示装置。
【請求項１２】
前記第２画素電極上に配置される液晶層と、
前記液晶層上に、前記下部基板に対向して配置される上部基板と、
をさらに含むことを特徴とする、請求項１〜１１のいずれか１項に記載の表示装置。
【請求項１３】
前記下部基板は、データラインを含み、
前記第１画素電極は、前記データラインと重畳されることを特徴とする、請求項１〜１２のいずれか１項に記載の表示装置。
【請求項１４】
前記第１画素電極と、該第１画素電極に隣接する前記第２画素電極との間には、前記下部基板に対して水平な電界が生成されることを特徴とする、請求項１〜１３のいずれか１項に記載の表示装置。
【請求項１５】
下部基板上にスイッチング素子を形成する段階と、
前記下部基板上に、素子領域で前記スイッチング素子を覆って画素領域で段差部を有する有機膜パターンを形成する段階と、
前記画素領域の前記有機膜パターン上に第１画素電極を形成する段階と、
前記有機膜パターン上に前記第１画素電極を覆う誘電膜を形成する段階と、
前記誘電膜上に前記第１画素電極と部分的に重畳される第２画素電極を形成する段階と、
を含む、表示装置の製造方法。
【請求項１６】
前記画素領域の有機膜パターンは、波形状または鋸刃状の構造で形成されることを特徴とする、請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記画素領域の有機膜パターンには、ラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントが形成されることを特徴とする、請求項１５または１６に記載の表示装置の製造方法。
【請求項１８】
前記第２画素電極は、前記ラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントに形成されることを特徴とする、請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記有機膜パターンを形成する段階は、
前記下部基板上に前記スイッチング素子を覆う有機膜を形成する段階と、
前記有機膜を透過領域及び半透過領域を有するマスクを使用して露光する段階と、
前記有機膜の露光された部分を部分的に除去する段階と、
を含むことを特徴とする、請求項１６〜１８のいずれか１項に記載の表示装置の製造方法。
【請求項２０】
前記有機膜パターンを形成する段階は、
前記下部基板上に前記スイッチング素子を覆う有機膜を形成する段階と、
乾式エッチング工程を通じて前記画素領域の有機膜を部分的にエッチングする段階と、
を含むことを特徴とする、請求項１６〜１９のいずれか１項に記載の表示装置の製造方法。
【請求項１】
スイッチング素子を有する下部基板と、
前記下部基板上に配置され、画素領域に段差部を含む有機膜パターンと、
前記画素領域の有機膜パターン上に配置される第１画素電極と、
前記第１画素電極上に配置される誘電膜と、
前記誘電膜上で前記第１画素電極と部分的に重畳される第２画素電極と、
を備えることを特徴とする、表示装置。
【請求項２】
前記画素領域の有機膜パターンは、波形状または鋸刃状の構造を有することを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記画素領域の有機膜パターンは、リセスまたはデントを含むことを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記リセスまたはデントは、それぞれラウンド状または傾斜した側壁を含むことを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記第１画素電極及び前記誘電膜は、それぞれリセスまたはデントを含むことを特徴とする、請求項３に記載の表示装置。
【請求項６】
前記第２画素電極は、前記誘電膜のリセスまたはデントに配置されることを特徴とする、請求項５に記載の表示装置。
【請求項７】
前記第２画素電極の上面は、前記第１画素電極の最上部の上面より低い位置に配置されることを特徴とする、請求項６に記載の表示装置。
【請求項８】
前記第２画素電極は、第１サブ電極及び第２サブ電極を含み、
前記第１サブ電極は、前記スイッチング素子に電気的に接続され、前記第２サブ電極は前記第１画素電極と部分的に重畳されることを特徴とする請求項１〜７のいずれか１項に記載の表示装置。
【請求項９】
前記第１サブ電極は、前記誘電膜及び前記有機膜パターンを貫通するコンタクトホールを通じて前記スイッチング素子に接触することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記第１画素電極は前記スイッチング素子と電気的に接続されることを特徴とする請求項１〜９のいずれか１項に記載の表示装置。
【請求項１１】
前記スイッチング素子は、前記下部基板上に形成されたゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を含むことを特徴とする、請求項１〜１０のいずれか１項に記載の表示装置。
【請求項１２】
前記第２画素電極上に配置される液晶層と、
前記液晶層上に、前記下部基板に対向して配置される上部基板と、
をさらに含むことを特徴とする、請求項１〜１１のいずれか１項に記載の表示装置。
【請求項１３】
前記下部基板は、データラインを含み、
前記第１画素電極は、前記データラインと重畳されることを特徴とする、請求項１〜１２のいずれか１項に記載の表示装置。
【請求項１４】
前記第１画素電極と、該第１画素電極に隣接する前記第２画素電極との間には、前記下部基板に対して水平な電界が生成されることを特徴とする、請求項１〜１３のいずれか１項に記載の表示装置。
【請求項１５】
下部基板上にスイッチング素子を形成する段階と、
前記下部基板上に、素子領域で前記スイッチング素子を覆って画素領域で段差部を有する有機膜パターンを形成する段階と、
前記画素領域の前記有機膜パターン上に第１画素電極を形成する段階と、
前記有機膜パターン上に前記第１画素電極を覆う誘電膜を形成する段階と、
前記誘電膜上に前記第１画素電極と部分的に重畳される第２画素電極を形成する段階と、
を含む、表示装置の製造方法。
【請求項１６】
前記画素領域の有機膜パターンは、波形状または鋸刃状の構造で形成されることを特徴とする、請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記画素領域の有機膜パターンには、ラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントが形成されることを特徴とする、請求項１５または１６に記載の表示装置の製造方法。
【請求項１８】
前記第２画素電極は、前記ラウンド状のリセス、ラウンド状のデント、傾斜した側壁を有するリセス、または傾斜した側壁を有するデントに形成されることを特徴とする、請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記有機膜パターンを形成する段階は、
前記下部基板上に前記スイッチング素子を覆う有機膜を形成する段階と、
前記有機膜を透過領域及び半透過領域を有するマスクを使用して露光する段階と、
前記有機膜の露光された部分を部分的に除去する段階と、
を含むことを特徴とする、請求項１６〜１８のいずれか１項に記載の表示装置の製造方法。
【請求項２０】
前記有機膜パターンを形成する段階は、
前記下部基板上に前記スイッチング素子を覆う有機膜を形成する段階と、
乾式エッチング工程を通じて前記画素領域の有機膜を部分的にエッチングする段階と、
を含むことを特徴とする、請求項１６〜１９のいずれか１項に記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３６】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３６】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１２−２３４１４０（Ｐ２０１２−２３４１４０Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１７７６７６（Ｐ２０１１−１７７６７６）
【出願日】平成２３年８月１５日（２０１１．８．１５）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年８月１５日（２０１１．８．１５）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]