遊技機
【課題】遊技機内部に配した基板間における情報の転送レートを維持しつつ、外来ノイズによる遊技機の誤動作を減少させる。
【解決手段】ワイヤードＯＲ接続によるデータライン及びクロック信号ラインを有し、送信手段（ＣＯＭ１）から所定ビットのデータを受信するとアクノリッジ信号を送信手段（ＣＯＭ１）に応答する受信手段（ＣＯＭ２）を有する通信インターフェースを用いる遊技機において、送信手段（ＣＯＭ１）側に、データライン及びクロック信号ラインの信号を光信号に変換して出力する光信号出力手段ＰＤ１、ＰＤ２と、クロック信号の計数値が所定ビット数に達すると計数完了信号（ＣａｒｒｙＯｕｔｐｕｔ）を出力するカウンタＣＴと、前記計数完了信号を用いてアクノリッジ信号を擬似的に生成して送信手段（ＣＯＭ１）に出力する擬似アクノリッジ信号生成手段３ＳＢとを備えた。
【解決手段】ワイヤードＯＲ接続によるデータライン及びクロック信号ラインを有し、送信手段（ＣＯＭ１）から所定ビットのデータを受信するとアクノリッジ信号を送信手段（ＣＯＭ１）に応答する受信手段（ＣＯＭ２）を有する通信インターフェースを用いる遊技機において、送信手段（ＣＯＭ１）側に、データライン及びクロック信号ラインの信号を光信号に変換して出力する光信号出力手段ＰＤ１、ＰＤ２と、クロック信号の計数値が所定ビット数に達すると計数完了信号（ＣａｒｒｙＯｕｔｐｕｔ）を出力するカウンタＣＴと、前記計数完了信号を用いてアクノリッジ信号を擬似的に生成して送信手段（ＣＯＭ１）に出力する擬似アクノリッジ信号生成手段３ＳＢとを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチスロ、パチンコその他の遊技機に関する。
【背景技術】
【０００２】
従来、パチスロやパチンコ等の遊技機においては、基本となる遊技状態の「一般遊技状態」と、所定の条件を満たしたこと又は抽籤結果等に基づいて遷移することにより遊技者にとって有利となる遊技を実行することが可能な複数種類の「特別遊技状態」とが設定されており、これらの種々の遊技状態に応じて、装飾ランプや液晶表示装置、又は音声発生装置等を用いた演出が実行されるように構成されている。
【０００３】
これらの各遊技状態の決定や、演出の実行を実現するために、遊技機の内部には、主に遊技処理動作を制御する主制御回路と、主制御回路から送信される制御信号に基づいて演出等を実行する副制御回路とが配されている。また、副制御回路には、光、映像又は音声による演出を実現するための、装飾ランプ、液晶表示装置、音声発生装置等の周辺装置が多数接続されている。
【０００４】
特に近年では、遊技中における多彩な演出を実現するために、７０以上の装飾ランプや液晶表示装置、５個以上のスピーカが配されている遊技機も存在する。
【０００５】
このうち、例えば、７０以上の装飾ランプの点灯及び消灯を制御するために、副制御回路にそれぞれの装飾ランプ点灯制御用のＩ／Ｏを設けて、それぞれの装飾ランプまで電線を配線すると、装飾ランプ点灯用の配線だけでも多量の電線が副制御回路に接続されることとなる。副制御回路に多量の電線を接続すると、遊技機の筐体内に配された副制御回路における発熱体の放熱効率が低下したり、遊技機の組立作業効率が低下したり、遊技機のメンテナンスが困難になったり、電線の断線や接続不良等による故障の発生率が上昇したり、遊技機の製造コストが上昇するなどの不具合が生ずる。
【０００６】
このように、多量の配線が存在することによる不具合を減少させるために、装飾ランプ、液晶表示装置、スピーカ等の周辺装置の近傍に、これらの周辺装置を制御する中継基板を設け、副制御回路と中継基板との間を双方向シリアル通信の配線で接続した発明が開示されている（例えば特許文献１参照。）。
【０００７】
特許文献１に記載されている発明によれば、副制御回路と中継基板との間の配線をシリアル通信化することによって、副制御回路に接続される電線の本数を減らすことで、組立の作業効率を高め、製造コストを削減し、ごみの発生量を減し、更にノイズの発生を低下させることができるとしている。
【０００８】
なお、副制御回路と中継基板との間をＩ2Ｃインターフェースを用いてシリアル通信化し、電線による通信ケーブルを用いて両基板間を通信接続する回路例を図７に示す。
【０００９】
図７に示すマスタ側の通信手段ＣＯＭ１は、副制御回路側に実装されているデバイスであり、スレーブ側の通信手段ＣＯＭ２は、中継基板側に実装されているデバイスである。図７に示すスレーブ側の中継基板は、例えば多数のランプの点消灯を制御する基板である。
【００１０】
図７に示す通信手段ＣＯＭ１は、近年多用されている汎用のＩ2Ｃデバイスであり、副制御回路のサブＣＰＵに接続されているデバイスである。通信手段ＣＯＭ１の電源には、通常のロジック用の電源（＋Ｖｃ）を用いているが、離れた場所に存在する中継基板と通信接続する際に、通信ケーブルを介してノイズを受けることによる誤動作の防止と、中継基板との間での電源に起因するアイソレーションを確実にするために、通信用の電源（＋Ｖｄｄ）を別途準備して用いている。
【００１１】
マスタ側の通信手段ＣＯＭ１のＳＤＡ（Ｉ2Ｃインターフェースにおけるデータラインを表す。）及びＳＣＬ（Ｉ2Ｃインターフェースにおけるクロックラインを表す。）は、ロジックレベルを変換するとともに長距離にわたって４００Ｋｂｉｔ／ｓの動作を可能にする双方向バッファＤＲ１と、通信ケーブルとを介して中継基板側に接続されている。
【００１２】
スレーブ側の通信手段ＣＯＭ２のＳＤＡ及びＳＣＬも同様に、プルアップ抵抗Ｒ９２及び双方向バッファＤＲ２と通信ケーブルとを介して副制御回路側に接続されている。
【００１３】
通信手段ＣＯＭ１及びＣＯＭ２のＳＤＡは、送受信するデータを伝送するデータラインである。また、通信手段ＣＯＭ１及びＣＯＭ２のＳＣＬは、送信するデータのサンプリングを行うためのクロック信号を伝送するクロックラインである。
【００１４】
図７に示すように、プルアップ抵抗Ｒ９２を用いたワイヤードＯＲ接続を用いて、副制御回路と中継基板との間で通信を行う場合において、双方向バッファＤＲ１及びＤＲ２を、通信手段ＣＯＭ１及び通信手段ＣＯＭ２の間に挿入することで、通信ケーブル（通信ハーネスとも呼ばれる。）が拾う外来ノイズをある程度減少させることができる。
【特許文献１】特開２００３−１６４５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載されている遊技機によれば、副制御回路に接続される電線の本数を減らすことができるものの、副制御回路と中継基板との間の距離が長くなると、電線間の容量により通信の伝送速度を低く抑えなければならなくなったり、耐ノイズ性を向上させるために、通信に使用する信号線の電圧を上げたり、電流を多く流すなどの工夫が別途必要となる。
【００１６】
また、副制御回路と中継基板との間の距離が長い場合には、Ｉ2Ｃなどに代表されるようなオンボード用の使いやすい通信インターフェースの仕様では適合が困難となり、外部出力用の負荷が大きな使いにくい通信インターフェースを用いなければならなくなる。
【００１７】
また、図７に示したように、副制御回路と中継基板との間における通信ラインに双方向バッファＤＲ１及びＤＲ２とを挿入した場合であっても、やはり通信ケーブルを介して外来ノイズを受けることとなる。
【００１８】
また、遊技者が遊技中にパチスロやパチンコの遊技機に対して電波を照射したり放電させたりすることにより、遊技機内において誤動作を誘発させたり、予め細工を加えた遊技機において不正なプログラムを起動させるなどの、不正なゴト行為を行う場合がある。主制御回路、副制御回路及び中継基板との間を長い電線で接続すると、これらのゴト行為による電磁波を受信して、副制御回路や主制御回路が誤動作しやすくなったり、不正なプログラムが起動しやすくなるなどの不具合を生ずる。
【００１９】
また、ゴト行為に限らず、遊技者の衣類等に静電気が帯電しており、遊技者が遊技機に触れた瞬間に静電気が遊技機に放電した場合や、遊技者が携行する携帯電話機が発する電磁波により、主制御回路、副制御回路及び中継基板との間を接続する電線に電流が流れ、主制御回路や副制御回路において誤動作を誘発する可能性もある。
【００２０】
本発明は、上記の課題に鑑みてなされたものであり、基板間の配線を減少させて筐体内における放熱効率を向上させ、電線の断線や接続不良等による故障の発生率を低下させ、遊技機のメンテナンスを容易にし、遊技機の製造コストを抑えるとともに、情報の転送レートを維持しつつ、外来ノイズによる主制御回路又は副制御回路の誤動作を減少させることが可能な遊技機を提供することを目的としている。
【課題を解決するための手段】
【００２１】
本発明に係る遊技機は、送信するデータ及び当該データのサンプリングを行うためのクロック信号を出力する送信手段と、前記送信手段から所定数量のデータを送信し終えると当該データの受信終了を確認するアクノリッジ信号の応答を出力する受信手段とを備え、前記送信手段は、前記受信手段からのアクノリッジ信号の応答を受信することで所定量のデータの送信終了を確認する通信インターフェースに用いられる送信装置を備えた遊技機であって、前記送信装置に、前記データ及びクロック信号を光データ信号及び光クロック信号に変換して出力する光信号出力手段と、前記クロック信号を計数し、当該計数値が前記所定数量に到達すると計数完了信号を出力するカウンタと、前記カウンタが出力した計数完了信号を用いて、前記アクノリッジ信号を擬似的に生成して前記送信手段に対して出力する擬似アクノリッジ信号生成手段とを備えたことを特徴とする。
【００２２】
本発明によれば、本来受信装置側で発するアクノリッジ信号を、擬似的に送信装置側にて生成して送信手段に出力するようにしたので、データ及びクロック信号のみを光信号に変換して他の基板間で光通信を行うことができる。基板間における情報の伝達に光通信を用いることによって、基板間の配線を減少させつつ基板間における電気的な繋がりを絶つことができる。
【００２３】
また、本発明によれば、データのサンプリングを行うためのクロック信号を計数して、その計数値が所定数量に到達した際に出力されるカウンタの計数完了信号を用いて、アクノリッジ信号を擬似的に生成して送信手段に出力するようにしたので、データの送信後、直ちにアクノリッジ信号の応答を行うことが可能となる。
【００２４】
また、本発明によれば、基板間における情報の伝達に通信を用いることで基板間の配線を減少させることが可能となり、筐体内における放熱効率を向上させ、電線の断線や接続不良等による故障の発生率を低下させ、遊技機のメンテナンスを容易にすることができる。また、光通信を行うことにより、情報の転送レートを維持しつつ、通信線や電源線等を経由して混入する外来ノイズによる誤動作を減少させることができる。
【００２５】
また、本来受信装置側で生成するアクノリッジ信号を、擬似的に送信装置側で生成して送信手段に出力するようにしたので、アクノリッジ信号の応答を受信するために必要となる光通信による受信データラインを省略することができる。
【００２６】
したがって、本発明によれば、光通信を行う際に基板間において必要となるアクノリッジ信号受信用の光ケーブルの配線が不要になるとともに、受信装置側の回路を簡単な構成にすることができる。これにより、製品のコストの低減と、開発期間の短縮化を図ることができる。
【００２７】
また、他の発明によれば、前記通信インターフェースとしてＩ2Ｃインターフェースを用い、前記光信号出力手段は、電気的にワイヤードＯＲ接続されるデータライン及びクロックラインを、光データ信号及び光クロック信号に変換して出力することを特徴とする。
【００２８】
本発明によれば、電気的にワイヤードＯＲ接続されているＩ2Ｃインターフェースのデータライン及びクロックラインのみを光信号に変換して情報を送信することが可能となるので、数多く提供されている、使い慣れたＩ2Ｃデバイスやプログラムモジュールをそのまま用いることが可能となり、通信に関するハードウェア並びにソフトウェア開発に必要な開発時間を大幅に短縮することができる。また、故障診断ツールやデバッグツールが数多く提供されているＩ2Ｃインターフェースを用いることにより、これらの汎用のツールを用いた基板間における故障診断やデバッグが容易となり、不良個所の究明時間を短縮することができる。
【００２９】
また、他の発明によれば、前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションを検出するスタート検出手段を備え、前記カウンタは、前記スタートコンディションを検出すると前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３０】
本発明によれば、Ｉ2Ｃインターフェースにおいて、スタートコンディションの検出に基づいてカウンタに所定数量の計数値を設定するので、スタートコンディションが終了してから所定数量のデータが送信された後に、アクノリッジ信号を送信手段に応答することができる。
【００３１】
また、他の発明によれば、前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションの開始を検出するスタート開始検出手段と、前記スタートコンディションの終了を検出するスタート終了検出手段と、を備え、前記カウンタは、前記スタートコンディションの開始により前記所定数量の計数値を取得する準備を行い、前記スタートコンディションの終了により、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３２】
本発明によれば、Ｉ2Ｃインターフェースにおけるスタートコンディションの終了時に、カウンタに対して所定数量の計数値を設定するので、スタートコンディションが終了してから所定数量のデータが送信された後に、アクノリッジ信号を送信手段に応答することができる。
【００３３】
また、他の発明では、アクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、前記カウンタは、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３４】
本発明によれば、Ｉ2Ｃインターフェースにおいて所定数量のデータが連続して送信される場合に、所定数量のデータが送信された後のアクノリッジビットの終了時において、カウンタに対して所定数量の計数値を設定するので、所定数量のデータが送信される毎に、アクノリッジ信号を送信手段に応答することができる。
【００３５】
また、他の発明では、前記送信手段が前記アクノリッジ信号の応答を受信するタイミング、及びアクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、前記カウンタは、当該カウンタが出力した計数完了信号を用いて前記所定数量の計数値を取得する準備を行い、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３６】
本発明によれば、Ｉ2Ｃインターフェースにおいて所定数量のデータが連続して送信される場合に、所定数量のデータが送信された後のアクノリッジビットの終了時において、カウンタに対して所定数量の計数値を設定するので、所定数量のデータが送信される毎に、アクノリッジ信号を送信手段に応答することができる。
【発明の効果】
【００３７】
本発明によれば、主制御回路、副制御回路及び中継基板との間を２線式の光通信にて接続して情報の伝達を行うことが可能となるので、基板間の配線を減少させて筐体内における放熱効率を向上させ、電線の断線や接続不良等による故障の発生率を低下させ、遊技機のメンテナンスを容易にし、遊技機の製造コストを抑えるとともに、情報の転送レートを維持しつつ、外来ノイズによる主制御回路又は副制御回路の誤動作を減少させることが可能となる。
【発明を実施するための最良の形態】
【００３８】
本発明をパチスロ１に適用した場合の実施の形態について、以下図面を参照しながら説明する。なお、本発明をパチンコ、その他の遊技機に適用することも可能である。
【００３９】
図１は、パチスロ１の外観斜視図であり、図２は、キャビネット２の前面に開閉可能に軸支されているフロントドア９を開いて、パチスロ１の内部を観察した斜視図である。
【００４０】
パチスロ１は、リール３や回路基板等を収容するキャビネット２と、キャビネット２に対して開閉可能に取り付けられるフロントドア９とを備える。キャビネット２の内部には、３つのリール３が横並びに設けられている。各リール３は、円筒状のフレームの周面に、複数の図柄（例えば２１個）が回転方向に沿って連続的に配された帯状のシートを貼り付けて構成されている。
【００４１】
フロントドア９の中央には、液晶表示装置５が設けられている。液晶表示装置５は、図柄表示領域を含む表示画面を備え、正面から見て３つのリール３に重畳する手前側に位置するように設けられている。図柄表示領域は、３つのリール３のそれぞれに対応して設けられており、その背後に設けられたリール３を透過することが可能な構成を備えている。
【００４２】
つまり、図柄表示領域は、表示窓４としての機能を果たすものであり、その背後に設けられたリール３の回転及びその停止の動作が遊技者側から視認可能となる。また、本実施の形態では、図柄表示領域を含めた表示画面の全体を使って、映像の表示が行われ、演出が実行される。
【００４３】
図柄表示領域（以下、表示窓４）は、その背後に設けられたリール３の回転が停止されたとき、リール３の表面に配された複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ１個の図柄（合計で３個）を表示する。また、各表示窓４が有する上段、中段及び下段からなる３つの領域のうち予め定められた何れかをそれぞれ組合せてなる擬似的なラインを、入賞か否かの判定を行う対象となるライン（入賞判定ライン８）として定義する。
【００４４】
本実施の形態では、各表示窓４の上段を組合せてなるトップライン、各表示窓４の中段を組合せてなるセンターライン、各表示窓４の下段を組合せてなるボトムライン、左表示窓の上段、中表示窓の中段及び右表示窓の下段を組合せてなるクロスダウンライン、左表示窓の下段、中表示窓の中段及び右表示窓の上段を組合せてなるクロスアップラインの５つを入賞判定ライン８として設けている。
【００４５】
フロントドア９には、遊技者による操作の対象となる各種装置が設けられている。台座部右側に配されているメダル投入口１５は、遊技者によって外部から投下されるメダルを受け入れるために設けられる。メダル投入口１５に受け入れられたメダルは、所定枚数（例えば３枚）を上限として１回の遊技に投入されることとなり、所定枚数を超えた分はパチスロ１内部に預けることが可能となる（いわゆるクレジット機能）。
【００４６】
台座部左側に配されているベットボタン１３は、パチスロ１内部に預けられているメダルから１回の遊技に投入する枚数を決定するために設けられる。精算ボタン１４は、パチスロ１内部に預けられているメダルを外部に引き出すために設けられる。
【００４７】
台座部左側に配されているスタートレバー６は、全てのリール３の回転を開始するために設けられる。ストップボタン７は、３つのリール３のそれぞれに対応づけられ、対応するリール３の回転を停止するために設けられる。
【００４８】
リール３の左側に配されている７セグ表示器１２は、７セグメントＬＥＤからなり、今回の遊技に投入されたメダルの枚数（以下、投入枚数）、特典として遊技者に対して払い出すメダルの枚数（以下、払出枚数）、パチスロ１内部に預けられているメダルの枚数（以下、クレジット枚数）等の情報を遊技者に対してデジタル表示する。
【００４９】
液晶表示装置５の側方及び上方には、多数のランプ２４（ＬＥＤ等）が配されており、演出内容に応じて、点灯状態の移動、点灯状態の回転、ストロボ状の発光、その他の点消灯のパターンにて発光する。液晶表示装置５の下方左右に配されている一対のスピーカ２１は、演出内容に応じた効果音や楽曲等の音を出力する。メダル払出口１６は、後述のメダル払出装置の駆動により排出されるメダルを外部に導く。メダル払出口１６から排出されたメダルは、メダル受皿１７に貯められる。
【００５０】
液晶表示装置５の下方かつ台座部の上方には、図柄組合せ及びメダルの配当枚数等を表示する配当パネル２３が配設されている。また、台座部の下方には、機械名称やキャラクタの図柄を表示する腰部パネル２５が設けられている。なお、腰部パネル２５下方のメダル受皿１７の奥にも、演出等の音響効果を高める一対のスピーカ２１が設けられている。
【００５１】
図２は、本実施の形態におけるパチスロ１の内部構造を示す図であり、フロントドア９が開放され、フロントドア９の裏面側の構造及びキャビネット２内部の構造が現れた状態が示されている。
【００５２】
キャビネット２内部の上方には、主制御回路５５を構成する基板（以下、主基板）が設けられている。主制御回路５５は、内部当籤役の決定、リール３の回転及び停止、入賞の有無の判定といった、パチスロ１における遊技の主な流れを制御する回路である。
【００５３】
キャビネット２内部の中央には、３つのリール３が設けられている。各リール３のそれぞれには、所定の減速比をもったギアを介してステッピングモータが接続されている。
【００５４】
キャビネット２内部の下方には、多量のメダルを収容可能で、それらを１枚ずつ排出可能な構造を有するメダル払出装置４３が設けられている。メダル払出装置４３の左側には、パチスロ１が有する各装置に対して必要な電力を供給するための電源装置５４が設けられている。
【００５５】
フロントドア９の裏側の上部には、副制御回路５６を構成する基板（以下、副基板）が設けられている。副制御回路５６は、ランプ２４の点消灯、音声の発生、映像の表示等による演出の実行を制御する回路である。副制御回路５６の具体的な構成は後述する。
【００５６】
フロントドア９の裏側の中央、表示窓４の下方には、セレクタ５１が設けられている。セレクタ５１は、材質や形状等が適正であるメダルか否かを選別する装置であり、メダル投入口１５に受け入れられた適正なメダルをメダル払出装置４３へ案内する。尚、セレクタ５１内においてメダルが通過する経路上には、後述のメダルセンサ５０（図３参照。）が設けられており、適正なメダルが通過したことを検出する。
【００５７】
パチスロ１の構造についての説明は以上である。次に、図３を参照して、本実施の形態におけるパチスロ１の、フロントドアブロック（フロントドア９の裏側）及びキャビネットブロック（キャビネット２の内部）に備える回路の構成について説明する。本実施の形態におけるパチスロ１は、主制御回路５５、副制御回路５６及びこれらと電気的に接続する中継基板、周辺装置を備える。
【００５８】
主制御回路５５は、回路基板上に設置されたマイクロコンピュータを主たる構成要素としている。マイクロコンピュータは、ＣＰＵ（以下、メインＣＰＵ）、ＲＯＭ（以下、メインＲＯＭ）、ＲＡＭ（以下、メインＲＡＭ）、Ｉ／Ｏ、通信回路等により構成される。
【００５９】
メインＲＯＭには、メインＣＰＵにより実行される制御プログラム、内部抽籤テーブル等のデータテーブル、副制御回路５６に対して各種制御指令（コマンド）を送信するためのデータ等が記憶されている。メインＲＡＭには、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。
【００６０】
主制御回路５５のメインＣＰＵには、クロックパルス発生回路、分周器、乱数発生器及びサンプリング回路等が接続されており、メインＣＰＵは、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器は、予め定められた範囲の乱数（例えば、０〜６５５３５）を発生し、サンプリング回路は、発生された乱数の中から１つの値を抽出して、遊技に関する抽籤処理を行う。
【００６１】
主制御回路５５の主基板は、電力を供給する電源装置５４、リール３の回転及び停止制御を行うリールモータ駆動回路３９、メダルの払い出し制御を行うメダル払出装置４３、遊技場のホストコンピュータ等と情報の送受信を行う外部集中端子板６３、ドア中継基板６２等の各中継基板と接続されている。
【００６２】
更に主制御回路５５は、演出用としてランプ２４や液晶表示装置５、又は音声発生装置等の制御を実行する副制御回路５６に対して、メダルの投入、スタートレバー６の操作、ストップボタン７の操作、内部当籤役、表示役、遊技状態等の各種の情報を送信する。そのために主制御回路５５の主基板は、副制御回路５６の副基板と通信により接続されている。
【００６３】
主制御回路５５に接続されているドア中継基板６２には、パチスロ１の操作部に配されている各種スイッチ等の配線が接続されている。ドア中継基板６２に接続されているメダルセンサ５０は、メダル投入口１５に受け入れられたメダルが前述のセレクタ５１内を通過したことを検出する。
【００６４】
ドア中継基板６２に接続されているベットスイッチ１３Ｓは、ベットボタン１３が遊技者により操作されたことを検出する。また、スタートスイッチ６Ｓは、スタートレバー６が遊技者により操作されたことを検出する。
【００６５】
また、ストップスイッチ４６は、３つのストップボタン７のそれぞれが遊技者により押されたことを検出する。これらのスイッチ等の入力情報は、ドア中継基板６２から主制御回路５５の主基板に対して伝達される。主制御回路５５は、これらの入力情報に基づいて遊技を進行させ、リールモータ駆動回路３９、メダル払出装置４３等の周辺装置の動作を制御する。
【００６６】
リールモータ駆動回路３９は、各リール３毎に配されたステッピングモータの駆動を制御する。各リール３にはリール位置検出回路が接続されており、このリール位置検出回路は、発光部と受光部とを有する光センサにより、リール３が一回転したことを示すリールインデックスを検出する。
【００６７】
各リール３を回転させるステッピングモータの駆動力は、所定の減速比をもったギアを介してリール３に伝達される。ステッピングモータに対して１回のパルスが出力されるごとに、リール３は一定の角度で回転する。
【００６８】
主制御回路５５のメインＣＰＵは、リールインデックスを検出してからステッピングモータに対してパルスを出力した回数をカウントすることによって、リール３の回転角度（主に、リール３が図柄何個分だけ回転したか）を管理し、リール３の表面に配された各図柄の位置を管理するようにしている。
【００６９】
メダル払出装置４３には、メダル検出部が配されており、払い出しを行うメダルの数量を検出して、メダル払出装置４３から外部に排出されたメダルが払出枚数に達したか否かをチェックすることができる。
【００７０】
次に、フロントドア９の裏側に配されている副制御回路５６の副基板と、それに接続されている周辺装置及び各種中継基板について説明する。
【００７１】
副制御回路５６は、主制御回路５５と通信により接続されており、主制御回路５５から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路５６は、基本的に、ＣＰＵ（以下、サブＣＰＵ）、ＲＯＭ（以下、サブＲＯＭ）、ＲＡＭ（以下、サブＲＡＭ）、レンダリングプロセッサ、描画用ＲＡＭ、ドライバ、ＤＳＰ（デジタルシグナルプロセッサ）、オーディオＲＡＭ及びＡ／Ｄ変換器及びアンプを含んで構成されている。
【００７２】
副制御回路５６のサブＣＰＵは、主制御回路５５から送信されたコマンドに応じて、サブＲＯＭに記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。サブＲＡＭは、決定された演出内容や演出データを登録する格納領域や、主制御回路５５から送信される内部当籤役等の各種データを格納する格納領域が設けられている。サブＲＯＭは、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。
【００７３】
プログラム記憶領域には、サブＣＰＵが実行する制御プログラムが記憶されている。例えば、制御プログラムには、主制御回路５５との通信を制御するための主基板通信タスクや、演出用乱数値を抽出し、演出内容（演出データ）の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて液晶表示装置５による映像の表示を制御する描画制御タスク、ランプ２４による光の出力を制御するランプ制御タスク、スピーカ２１による音の出力を制御する音声制御タスク等が含まれる。
【００７４】
副制御回路５６には、その動作が制御される周辺装置として、液晶表示装置５、スピーカ２１及びサウンド基板１１０、ランプ基板５８、下皿ＬＥＤ基板６１等が接続されている。
【００７５】
副制御回路５６のサブＣＰＵ、レンダリングプロセッサ、描画用ＲＡＭ（フレームバッファを含む）及びドライバは、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を液晶表示装置５に伝達して表示する。
【００７６】
また、副制御回路５６のサブＣＰＵ、ＤＳＰ、オーディオＲＡＭ、Ａ／Ｄ変換器及びアンプは、演出内容により指定されたサウンドデータに従ってＢＧＭ等の音を上部スピーカ２１により出力する。また、サブＣＰＵは、演出内容により指定された音声情報のコマンドをサウンド基板１１０に送信する。当該音声情報のコマンドを受信したサウンド基板１１０は、コマンドを解析して、ＤＳＰ、オーディオＲＡＭ、Ａ／Ｄ変換器及びアンプ等により音声信号を生成して、下部スピーカ２１及び背面スピーカ２１から音声を出力する。
【００７７】
また、副制御回路５６のサブＣＰＵは、演出内容により指定されたランプデータに従ってランプ２４の点灯及び消灯を行う。
【００７８】
ランプ基板５８は、副制御回路５６から受信した指令に基づいて、主に図１に示すパチスロ１の前面上部の液晶表示装置５の側方に配されている多数のランプ２４の点消灯のパターンを切り替えることができる。副制御回路５６は、ランプ２４の点消灯に関する演出内容に応じたコマンドをランプ基板５８に送信する。ランプ基板５８が当該コマンドを受信すると、ランプ基板５８では多数配置されているランプ２４の点灯及び消灯を個々に制御して、点灯状態の移動、点灯状態の回転、ストロボ状の発光、その他の点消灯のパターンにてそれぞれのランプ２４を発光させる。
【００７９】
ここで、副制御回路５６が直接多数のランプ２４の点消灯を制御することも可能であるが、直接多数のランプ２４の点消灯を制御するためには、副制御回路５６のサブＣＰＵがＩ／Ｏを介してランプ２４用のドライバを直接制御しなければならず、副制御回路５６の副基板に多量の電線を接続しなければならなくなる。
【００８０】
すると、配線の増加に伴って電線の断線や接続不良等による故障の発生率が増加したり、パチスロ１のメンテナンスが困難になったり、パチスロ１の価格が上昇するなどの不具合を生ずる。また、パチスロ１において複数種類の機種バリエーションを設ける場合、当然フロントドア９の外観や演出に用いるランプ２４の配置並びに点消灯状態も機種毎に変更することが好ましい。しかし、直接副制御回路５６が個々のランプ２４の点消灯を制御してしまうと、大幅に異なる演出用のプログラムを機種毎に準備しなければならず、膨大な開発期間が必要になったり、製品価格が上昇するなどの不具合を生ずることとなる。
【００８１】
そこで、副制御回路５６では点消灯状態のコマンドのみを生成して出力し、個々のランプ２４の消灯状態の制御をランプ基板５８側にて実行することで、開発期間を短縮し、製品価格の上昇を抑えることができる。
【００８２】
更に、副制御回路５６とランプ基板５８との間における通信手段として新たな通信規格を採用してしまうと、通信素子の開発やプロトコルの確立に多大な開発期間とコストとが必要となるが、使い慣れた汎用の通信規格を用いることで、短期間且つ安価にて確実な通信を実現することができる。特に、１つの筐体内において複数の基板間で通信を行うには、Ｉ2Ｃなどの簡易な通信規格が好都合である。
【００８３】
ところが、パチスロ１やパチンコなどの遊技機では、これらの遊技機に対して電波を照射したり放電させたりすることにより、遊技機内において誤動作を誘発させたり、予め細工を加えた遊技機において不正なプログラムを起動させるなどの、不正なゴト行為が必ず発生する。
【００８４】
したがって、これら遊技機を開発するに際しては、主制御回路５５のみならず副制御回路５６においても、これらのゴト行為に対して予め十分な対策を実施しておき、遊技場において新たな遊技機が入れ替えられた当初から、ゴト行為に対して潔癖な遊技機である旨をアピールすることで、ゴト行為の意欲を削いでおくことが重要となる。特に、遊技者と直接対峙する位置に存在するフロントドア９は、ゴト行為の対象となり易いので、十分な対策が必要とされる。
【００８５】
また、同様に、遊技者の衣類等に静電気が帯電しており、遊技者が遊技機に触れた瞬間に静電気が遊技機に放電した場合や、遊技者が携行する携帯電話機が発する電磁波により、主制御回路５５又は副制御回路５６において誤動作が発生しないことが好ましい。
【００８６】
しかし、Ｉ2Ｃなどの簡易な通信規格では、電線を用いて情報の送受信を行っているために、基板間を接続している通信ケーブルに含まれる通信線や電源線、アース線などが電磁波を拾い、ノイズとなってランプ基板５８、副制御回路５６、更には主制御回路５５にも伝達される可能性が生ずる。ランプ基板５８と副制御回路５６との間の通信線にノイズが乗ると、コマンドの再送などによる情報伝達の遅延が生じることでランプ２４の点消灯タイミングが遅れたり、誤動作を誘発する可能性を生ずる。
【００８７】
また、通信ケーブルに含まれる電源線やアース線などが強力な電磁波を拾うと、副制御回路５６や主制御回路５５において誤動作が誘発される可能性もある。なお、通信ケーブル自体に強力なシールド対策を実施する方策も考えられるが、通信線にシールド線を用いると多大な容量負荷が並列接続されることとなるので、通信速度を下げて使用しなければならなくなったり、屈曲性に劣る配線の取り回しが困難になるなどの不具合を生ずる。
【００８８】
そこで本発明では、通信ケーブルとして電線を用いる代わりに光通信用のケーブルを用いることで、所定の通信速度を維持しつつ、照射された電磁波によるノイズの発生を防止して、ランプ基板５８、副制御回路５６並びに主制御回路５５における誤動作を防止している。
【００８９】
なお、上述のようにランプ基板５８と副制御回路５６との間における情報の伝達に光通信を用いる他、副制御回路５６と液晶表示装置５との間、副制御回路５６とサウンド基板１１０との間、副制御回路５６と下皿ＬＥＤ基板６１との間、副制御回路５６と主制御回路５５との間、主制御回路５５とドア中継基板６２との間の通信にも、光通信を用いることができる。
【００９０】
次に図４に示すタイミングチャートを用いて、Ｉ2Ｃインターフェースに用いられる信号線のうち、ＳＤＡ（Ｉ2Ｃインターフェースにおけるデータラインを表す。）とＳＣＬ（Ｉ2Ｃインターフェースにおけるクロックラインを表す。）のタイミングについて説明する。なお、図４では、後段にて説明する図５に表記した各チェックポイント（ＣＰ１〜ＣＰ１０）における論理の変化を、ＳＤＡ及びＳＣＬと併せて表記してある。
【００９１】
本発明に係る光通信用の通信装置は、Ｉ2Ｃインターフェース用に限定するものではないが、実施の形態の一例としてＩ2Ｃインターフェースに適用した場合について説明する。
【００９２】
Ｉ2Ｃインターフェースは、オンボード内等の近距離間において、半二重でマルチノード指定のシリアル通信を行うことが可能な通信規格である。Ｉ2Ｃインターフェースの用途としては、マイクロコントローラ、ＰＬＬシンセサイザー、シリアルＲＯＭ、カラーデコーダ、サウンドデコーダ、オーディオプロセッサ、ビデオプロセッサ、画像処理装置、及びオンスクリーンディスプレイ等の各周辺機器間における各種の情報の送受信用に用いることができる。
【００９３】
電線を用いたＩ2Ｃインターフェースは、ＳＤＡ及びＳＣＬの２本のバスラインのみで構成され、マスタがデータ又はアドレスを送信する時には、それぞれＳＤＡ及びＳＣＬにデータ及びクロック信号を出力する。Ｉ2Ｃインターフェースバスに接続されている各デバイスは、それぞれ固有のアドレスを持ち、その固有のアドレスに基づいてソフトウェアによる各デバイスの制御が可能である。また、デバイス間にはマスタとスレーブという簡単な関係が常に成立しており、マスタ・トランスミッタ及びマスタ・レシーバとして機能することが可能となっている。
【００９４】
Ｉ2Ｃインターフェースにおける通信速度は、８ビットのシリアルデータを、標準で１００Ｋｂｉｔ／ｓ、ファースト・モードで４００Ｋｂｉｔ／ｓ、ハイスピードモードでは３．４ＭＫｂｉｔ／ｓの速度で伝送する規格が定められており、バスの静電容量が４００ｐＦ以下であれば、一つのバス上に複数のデバイスを接続することができる。
【００９５】
Ｉ2Ｃインターフェースでは、バス構成を用いているために、システム内における複数種類のデバイスの追加や削除が容易である。また、Ｉ2Ｃデバイスやプログラムモジュールが数多く提供されているために、通信に関するハードウェア並びにソフトウェア開発に必要な開発時間を大幅に短縮することが可能である。更に、Ｉ2Ｃインターフェースでは故障診断ツールやデバッグツールが数多く提供されており、これらの汎用のツールを用いることで故障診断やデバッグを容易に行うことができるので、不良個所の究明が大変容易であるなど、数多くの利点を備えている。この特徴により、一つの基本構成で複数種類の遊技機のバリエーションを容易に提供することが可能となる。
【００９６】
電線を用いたＩ2Ｃインターフェースでは、ＳＤＡ及びＳＣＬの信号線はオープンコレクタ出力で、それぞれプルアップされている。これにより、マスタとスレーブとの間ではワイヤードＯＲ接続が実現されている。したがって、マスタ及びスレーブの各Ｉ2Ｃデバイスにおいて、ＳＤＡ及びＳＣＬの信号線の論理をそれぞれモニタしておくことによって、マスタ及びスレーブの双方から互いに信号の送受信を行うとともに、ウエイトの設定などを行うことが可能となっている。
【００９７】
Ｉ2Ｃインターフェースでは、ＳＣＬの立ち上がりでＳＤＡのデータをサンプリングし、ＳＣＬがＬｏにある状態でのみＳＤＡのデータを変化させることが許されている。図４に示す例では、データは８ビット固定としている。また、無信号状態のバスフリーフェーズでは、何れのデバイスもＳＣＬ（図４及び図５では、ＣＰ１と記載したライン。）及びＳＤＡ（図４及び図５では、ＣＰ２と記載したライン。）の信号線を使用していない状態（プルアップされた状態）となっている。この状態からは、何れのデバイスもＩ2Ｃインターフェースバスに対して自由にアクセス可能となっている。
【００９８】
例えば、マスタが８ビット（所定数量）のデータを送信開始する場合には、ＳＣＬをＨｉにした状態でＳＤＡをＬｏに落とす。この状態がバススタートフェーズ（ＳｔａｒｔＣｏｎｄｉｔｉｏｎ）の開始状態となる。続いてＳＤＡをＬｏに落とすことで、スタートコンディションを終了し、所定数量のデータを送信する準備を行う。
【００９９】
データを送信する場合には、先ずＭＳＢのＤ７のデータ又はアドレスをセットした後に、ＳＣＬをＨｉに立ち上げる。このタイミングでスレーブはＤ７のデータをサンプリングして取得することになる。続いてマスタはＳＣＬをＬｏに落とし、順次Ｄ６、Ｄ５…Ｄ０のデータ又はアドレスを出力してゆく。
【０１００】
Ｉ2Ｃインターフェースでは、スレーブが８ビットのデータを受信し終えてＳＣＬをＬｏに落とすと、マスタはＳＤＡラインをＨｉ（ハイインピーダンス状態）にしてアクノリッジビット（ＡＣＫ応答フェーズとも呼ばれる。）に入り、マスタはアクノリッジ信号の応答を待つことになる。Ｉ2Ｃインターフェースでは、このアクノリッジビットにおいてＳＣＬがＨｉに立ち上がる時点で、ＳＤＡラインがＬｏとなっているように予めスレーブ側で落としておくことで、アクノリッジ信号（ＡＣＫ）をマスタに応答する仕様となっている。マスタはＳＤＡラインをモニタしており、ＳＣＬラインがＨｉに立ち上がったタイミングでＳＤＡがＬｏに落とされている場合に、アクノリッジ信号の応答を受信することになる。
【０１０１】
マスタがＳＤＡラインをモニタしてアクノリッジ信号の応答を受信すると、所定量のデータの送信終了を確認したものと判断して、アクノリッジビットにおけるＳＣＬの立ち下がり（アクノリッジビットの終了時と呼ぶ。）に続いて、連続して次の８ビットのデータの送信を開始する。
【０１０２】
マスタが一連のデータ送信を終了する場合には、アクノリッジビットの終了後にＳＤＡをＬｏに落とした後、一時的にＳＣＬ及びＳＤＡが共にＬｏとなる状態を作り出す。その後、ＳＣＬを先にＨｉにしてストップコンディションが開始され、その後ＳＤＡをＨｉにすることで、ストップコンディションを終了する。このストップコンディションの開始からストップコンディションの終了までをバス終了フェーズ（ＳｔｏｐＣｏｎｄｉｔｉｏｎ）と呼ぶことにする。
【０１０３】
ここで、マスタとスレーブとの間が、電線によりワイヤードＯＲ接続されている場合には、アクノリッジビットにおいてマスタがＨｉに設定したＳＤＡラインを、スレーブが強制的にＬｏに落とすことで、アクノリッジ信号の応答を送信している。しかし、このＳＤＡ及びＳＣＬの信号線を単純に光通信に置き換えると、光通信では容易にワイヤードＯＲ接続を実現することができないので、スレーブからマスタに対してアクノリッジ信号を応答することができなくなる。すると、マスタは次のデータを送信することができず、再度同一のデータを再送したり、所定時間が経過したことにより通信エラーのルーチンを実行することになる。
【０１０４】
本発明では、マスタとスレーブとの間の通信を光通信に変換するとともに、既存の通信に関するハードウェア並びにソフトウェアをそのまま流用可能とするために、マスタ側の通信装置において擬似アクノリッジ信号生成手段を設けている（後段にて説明する図５参照。）。光通信を行うと信号線にノイズが乗って、スレーブが誤った情報を受信するという不具合は発生しないので、スレーブ側からのアクノリッジ信号の応答を確認することなく、マスタ側の送信装置において擬似アクノリッジ信号を生成して通信を継続しても問題は発生しないことになる。
【０１０５】
次に、本発明に係るマスタ側の送信装置の回路図を図５に示すとともに、スレーブ側の受信装置の回路図を図６に示し、以下にその説明を記載する。
【０１０６】
図５に示すマスタ側の送信装置は、例えば副制御回路５６の副基板に実装されている回路であり、Ｉ2Ｃインターフェースを光通信インターフェースに変換するとともに、所定数量のデータを計数するカウンタＣＴと擬似アクノリッジ信号生成手段３ＳＢとを備えた送信装置の回路例である。
【０１０７】
また、図６に示すスレーブ側の受信装置は、例えばランプ基板５８に実装されている回路であり、光通信インターフェースをＩ2Ｃインターフェースに変換する受信装置の回路例である。
【０１０８】
図５に示す通信手段ＣＯＭ１（送信手段）は、例えば汎用のＩ2Ｃデバイスであり、副制御回路５６のサブＣＰＵに対して接続されているデバイスである。通信手段ＣＯＭ１には、通常のロジック用の電源を用いることができ、Ｉ2Ｃインターフェース用のデータラインＳＤＡの端子と、クロックラインＳＣＬの端子とが設けられている。
【０１０９】
図５に示す実施例では、送信装置側で擬似アクノリッジ信号を生成するために、Ｉ2Ｃインターフェースで用いられるオープンコレクタ出力のＳＤＡ及びＳＣＬの信号線から、ロジックレベル（例えばトーテムポール出力。）のＳＳＤＡ及びＳＳＣＬ等の信号線を生成している。すなわち、通信手段ＣＯＭ１のＳＤＡ及びＳＣＬの信号線に対して一旦ドライバＤＲ１を介した後に、波形成形用のシュミットトリガタイプのゲートＧ１に入力している。ＳＤＡ及びＳＣＬの信号がゲートＧ１を通過することにより、／ＳＳＤＡ及び／ＳＳＣＬのロジックレベルの信号が生成される。なお、／ＳＳＤＡはＳＳＤＡの逆論理であることを表している。
【０１１０】
更に、／ＳＳＤＡ及び／ＳＳＣＬの信号がゲートＧ２を通過することにより、ＳＳＤＡ及びＳＳＣＬのロジックレベルの信号が生成される。
【０１１１】
ドライバＤＲ１から出力されたＳＤＡ及びＳＣＬの信号は、更にドライバＤＲ２を介して、光通信用の光信号出力手段ＰＤ１及びＰＤ２（例えば、ＬＥＤ等の発光素子で構成される。）のカソードに伝達される。そして、負論理で点灯する変換後のＳＤＡ（光データ信号）及びＳＣＬ（光クロック信号）を、光ケーブルを介して出力する。なお、ドライバＤＲ２のアノードは、電流制限抵抗Ｒ１を介して＋Ｖｃの電源に接続されている。電流制限抵抗Ｒ１の近傍においてＧＮＤ（０Ｖ電位）と接続されているコンデンサＣ１は、間欠電流が流れる電流制限抵抗Ｒ１に対する平滑用及びノイズ低減用のコンデンサである。
【０１１２】
他方、図６に示すスレーブ側の受信装置は、光ケーブルにより伝送されてきたＳＤＡ（光データ信号）及びＳＣＬ（光クロック信号）を受光素子ＰＤ３及びＰＤ４で受光し、オープンコレクタ出力に変換して汎用のＩ2Ｃデバイスである通信手段ＣＯＭ２（受信手段）のＳＤＡ及びＳＣＬに入力する。
【０１１３】
次に、通信手段ＣＯＭ１が発するＳＣＬのクロックの立ち下がり（／ＳＳＣＬ）を用いて、８ビットのデータが送信されたことを計数するカウンタＣＴの動作について説明する。カウンタＣＴは４ビットのリップルキャリィ同期カウンタであり、例えば７４１６１等のロジック素子を用いることができる。
【０１１４】
図４及び図５に示す実施例では、スタートコンディションの開始時、ストップコンディションの終了時、及び当該カウンタＣＴが出力する桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ）発生時に、Ｈｉに接続してあるカウンタＣＴのプリセット値入力Ａ〜Ｃを有効にして、「７」の値をプリセットする準備を行っている。すなわち、送信するデータを所定数量計数する際の計数値を取得する準備を行っている。実際にカウンタＣＴに「７」の値をプリセットすることにより、８ビットの計数値を設定して計数可能な状態にするのは、次回／ＳＳＣＬが立ち上がった時点（すなわち、スタートコンディションの終了時、又はアクノリッジビットにおけるＳＣＬの立ち下がり時。）である。図５に示す実施例では、送信するデータの所定数量を計数する回路として汎用のカウンタＣＴを用いているために、計数値をプリセットする準備と設定とを別々のタイミングで行っているが、専用の回路を組むことで、計数値をプリセットする準備と設定とを同時に行うことも可能である。
【０１１５】
以降、／ＳＳＣＬが立ち上がりで順次／ＳＳＣＬを８回計数してゆき、カウンタＣＴの内部で記憶している値が「１５」となっているときに出力され続ける桁上げ信号（所謂ＣａｒｒｙＯｕｔｐｕｔ。図４及び図５では、ＣＰ９と記載したライン。）を用いて、通信手段ＣＯＭ１のＳＤＡ（図４及び図５では、ＣＰ１０と記載したライン。）を強制的にＬｏに落として擬似アクノリッジ信号を生成して、通信手段ＣＯＭ１に対してＡＣＫを認識させている。なお、図５に示す実施例では、カウンタＣＴの桁上げ信号を、８ビットデータの計数完了信号として用いている。
【０１１６】
カウンタＣＴの桁上げ信号出力端子（ＣａｒｒｙＯｕｔｐｕｔ端子）の後段に接続されている擬似アクノリッジ信号生成手段３ＳＢは、３ステートバッファである。カウンタＣＴのプリセット後、カウンタＣＴが８回目の／ＳＳＣＬ信号（８ビット目のＳＣＬの立ち下がり信号。）を入力すると、その直後に桁上げ信号としてＨｉの値がＣＰ９に出力される。
【０１１７】
カウンタＣＴの桁上げ信号がＨｉの間、擬似アクノリッジ信号生成手段３ＳＢの出力Ｙ（ＣＰ１０）には、入力Ａの値（Ｌｏ）が出力される。したがって、８ビット目のＳＣＬの信号が立ち下がると、直ちに通信手段ＣＯＭ１のＳＤＡ端子がＬｏに落ちて、擬似的にアクノレッジ信号が生成されることになる。
【０１１８】
このカウンタＣＴが出力する桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）は、アクノリッジビット終了時におけるＳＣＬ信号の立ち下がり後に同時にＬｏに落ちる（図４参照）。すると、擬似アクノリッジ信号生成手段３ＳＢの出力Ｙ（ＣＰ１０）は、ハイインピーダンス状態となるので、アクノリッジビットの終了とともに、擬似アクノリッジ信号の応答出力を終了する。
【０１１９】
なお、カウンタＣＴの桁上げ信号がＨｉになると、ゲートＧ５（インバータ）の出力（図４及び図５では、ＣＰ８と記載したライン。）がＬｏになり、ゲートＧ３（３入力ＡＮＤ）の出力（図４及び図５では、ＣＰ７と記載したライン。）がＬｏとなる。したがって、カウンタＣＴの／ＬＯＡＤ端子がＬｏに落ちるので、カウンタＣＴに「７」の値をプリセットする準備が整う。
【０１２０】
アクノレッジビットの終了時において／ＳＳＣＬが立ち上がると、カウンタＣＴの内部で記憶している値が「７」に再度プリセットされ、桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）もＬｏとなる。カウンタＣＴの桁上げ信号がＬｏの間は、擬似アクノリッジ信号生成手段３ＳＢの出力Ｙ（ＣＰ１０）はハイインピーダンス状態となるので、ＳＤＡの信号線には何ら影響を与えない状態となっている。
【０１２１】
次に、スタートコンディションにおけるカウンタＣＴのプリセットについて説明する。
【０１２２】
スタートコンディションの開始時において、ＳＣＬがＨｉの状態でＳＤＡを落とすと、図５に示すＤＦ２（スタート開始検出手段、スタート検出手段）がその状態を検出する。ＤＦ２は、Ｄ−フリップフロップであり、７４７４等のロジック素子を用いることができる。
【０１２３】
ＤＦ２が／ＳＳＤＡの立ち上がりでスタートコンディションの開始を検出すると、出力Ｑ（図４及び図５では、ＣＰ３と記載したライン。）がＨｉに設定され、出力／Ｑ（図４及び図５では、ＣＰ４と記載したライン。）がＬｏに設定される。
【０１２４】
ＤＦ２の出力／Ｑ（ＣＰ４＝Ｌｏ）は、ゲートＧ３に入力されるので、ゲートＧ３の出力（ＣＰ７）はＬｏとなり、カウンタＣＴには「７」の値をプリセットする準備がなされる。
【０１２５】
Ｉ2Ｃインターフェースでは、バススタートフェーズにおいてはＳＣＬをＨｉに設定しているが、データのサンプリングはＳＣＬの立ち上がりで読むために、データの送信とは別に一旦ＳＣＬをＬｏに落とす必要ある。本発明では、バススタートフェーズ後の第１回目のＳＣＬの立ち下がりを記憶するとともに、この第１回目のＳＣＬの立ち下がりで初めてカウンタＣＴに対して「７」の値をプリセットするようにしている。
【０１２６】
具体的には、スタートコンディションの開始を検出したＤＦ２を、スタートコンディションの終了時となるＳＣＬの立ち下がりでクリア（図４及び図５では、ＣＰ５と記載したライン。）する信号を出力するためのＤＦ３（スタート終了検出手段、スタート検出手段）を配置している。これにより、ＤＦ２の出力／Ｑ（ＣＰ４）を、カウンタＣＴのプリセット条件の一つとして用いることができる。そして、図４に示すように、ＤＦ２の出力Ｑ（ＣＰ３）及び／Ｑ（ＣＰ４）を、スタートコンディションの間のみで作動するように構成することができる。なお、ＤＦ２のクリア信号（ＣＰ５）は、最初のデータ（Ｄ７）送信後のＳＣＬの立ち下がりでＨｉに戻る。なお、ＤＦ３はＤ−フリップフロップであり、７４７４等のロジック素子を用いることができる。
【０１２７】
次に、データバイトの切れ目におけるカウンタＣＴのプリセットについて説明する。
【０１２８】
一般に通信では、データを連続して送信することで転送レートの損失を防止している。したがって、連続して送信されるそれぞれのデータに対して擬似アクノリッジ信号を生成する場合には、データの切れ目を検出してカウンタＣＴをプリセットする必要がある。本発明では、アクノリッジビットの生成に使用するカウンタＣＴの桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）を用いて、カウンタＣＴに対するプリセットの準備を行っている。
【０１２９】
具体的には、桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）をゲートＧ５を用いて反転（ＣＰ８）し、他のＣＰ４、ＣＰ６の条件とともにカウンタＣＴに対してプリセットの準備を指示している。そして、アクノリッジビット終了時におけるＳＣＬ信号の立ち下がりで、カウンタＣＴに対して「７」の値をプリセットするようにしている。
【０１３０】
次に、ストップコンディションにおけるカウンタＣＴのプリセットについて説明する。
【０１３１】
図４に示すように、ＳＣＬをＨｉに維持した状態からＳＤＡを立ち上げることで、ストップコンディションが生成される。図５に示す例では、ＤＦ１（ストップコンディション検出手段）がその状態を検出する。ＤＦ１は、Ｄ−フリップフロップであり、７４７４等のロジック素子を用いることができる。
【０１３２】
ＤＦ１がＳＳＤＡの立ち上がりでストップコンディションの終了を検出すると、ＤＦ１の出力／Ｑ（図４及び図５では、ＣＰ６と記載したライン。）がＬｏに設定される。
【０１３３】
ＤＦ１の出力／Ｑ（ＣＰ６＝Ｌｏ）は、ゲートＧ３に入力されるので、ゲートＧ３の出力（ＣＰ７）もＬｏとなり、カウンタＣＴには「７」の値をプリセットする準備がなされる。
【０１３４】
以上のように構成することにより、Ｉ2Ｃインターフェースを２本の光信号に変換して情報の伝達を行うことが可能となる。そして、基板間の通信における外来ノイズの影響を抑制することができ、電波を用いたゴト行為に対しても有利な効果を奏することとなる。
【図面の簡単な説明】
【０１３５】
【図１】パチスロの外観斜視図である。
【図２】パチスロのフロントドアを開いて、パチスロの内部を観察した斜視図である。
【図３】パチスロのフロントドアブロック及びキャビネットブロックに備える回路の構成について説明する図である。
【図４】Ｉ2Ｃインターフェースに用いられるＳＤＡ、ＳＣＬ、並びに図５に表記した各チェックポイントにおける論理の変化を表すタイミングチャートである。
【図５】Ｉ2Ｃインターフェースを光通信インターフェースに変換するとともに擬似アクノリッジ信号を生成する送信装置の回路例である。
【図６】光通信インターフェースをＩ2Ｃインターフェースに変換する受信装置の回路例である。
【図７】副制御回路と中継基板との間の通信に、双方向バッファを挿入したＩ2Ｃインターフェースを用いた従来例の回路図である。
【符号の説明】
【０１３６】
１…パチスロ
２…キャビネット
３…リール
４…表示窓
５…液晶表示装置
６…スタートレバー
６Ｓ…スタートスイッチ
７…ストップボタン
８…入賞判定ライン
９…フロントドア
１２…７セグ表示器
１３…ベットボタン
１３Ｓ…ベットスイッチ
１５…メダル投入口
１６…メダル払出口
１７…メダル受皿
２１…スピーカ
２３…配当パネル
２４…ランプ
２５…腰部パネル
３９…リールモータ駆動回路
４３…メダル払出装置
４６…ストップスイッチ
５０…メダルセンサ
５１…セレクタ
５４…電源装置
５５…主制御回路
５６…副制御回路
５８…ランプ基板
６１…下皿ＬＥＤ基板
６２…ドア中継基板
６３…外部集中端子盤
１１０…サウンド基板
３ＳＢ…擬似アクノリッジ信号生成手段
ＤＦ１…ストップコンディション検出手段（Ｄ−フリップフロップ）
ＤＦ２…スタート開始検出手段、スタート検出手段（Ｄ−フリップフロップ）
ＤＦ３…スタート終了検出手段、スタート検出手段（Ｄ−フリップフロップ）
ＤＲ１、ＤＲ２…ドライバ
Ｇ１、Ｇ２、Ｇ３、Ｇ５…ゲート
ＰＤ１、ＰＤ２…光信号出力手段
ＰＤ３、ＰＤ４…受光素子
【技術分野】
【０００１】
本発明は、パチスロ、パチンコその他の遊技機に関する。
【背景技術】
【０００２】
従来、パチスロやパチンコ等の遊技機においては、基本となる遊技状態の「一般遊技状態」と、所定の条件を満たしたこと又は抽籤結果等に基づいて遷移することにより遊技者にとって有利となる遊技を実行することが可能な複数種類の「特別遊技状態」とが設定されており、これらの種々の遊技状態に応じて、装飾ランプや液晶表示装置、又は音声発生装置等を用いた演出が実行されるように構成されている。
【０００３】
これらの各遊技状態の決定や、演出の実行を実現するために、遊技機の内部には、主に遊技処理動作を制御する主制御回路と、主制御回路から送信される制御信号に基づいて演出等を実行する副制御回路とが配されている。また、副制御回路には、光、映像又は音声による演出を実現するための、装飾ランプ、液晶表示装置、音声発生装置等の周辺装置が多数接続されている。
【０００４】
特に近年では、遊技中における多彩な演出を実現するために、７０以上の装飾ランプや液晶表示装置、５個以上のスピーカが配されている遊技機も存在する。
【０００５】
このうち、例えば、７０以上の装飾ランプの点灯及び消灯を制御するために、副制御回路にそれぞれの装飾ランプ点灯制御用のＩ／Ｏを設けて、それぞれの装飾ランプまで電線を配線すると、装飾ランプ点灯用の配線だけでも多量の電線が副制御回路に接続されることとなる。副制御回路に多量の電線を接続すると、遊技機の筐体内に配された副制御回路における発熱体の放熱効率が低下したり、遊技機の組立作業効率が低下したり、遊技機のメンテナンスが困難になったり、電線の断線や接続不良等による故障の発生率が上昇したり、遊技機の製造コストが上昇するなどの不具合が生ずる。
【０００６】
このように、多量の配線が存在することによる不具合を減少させるために、装飾ランプ、液晶表示装置、スピーカ等の周辺装置の近傍に、これらの周辺装置を制御する中継基板を設け、副制御回路と中継基板との間を双方向シリアル通信の配線で接続した発明が開示されている（例えば特許文献１参照。）。
【０００７】
特許文献１に記載されている発明によれば、副制御回路と中継基板との間の配線をシリアル通信化することによって、副制御回路に接続される電線の本数を減らすことで、組立の作業効率を高め、製造コストを削減し、ごみの発生量を減し、更にノイズの発生を低下させることができるとしている。
【０００８】
なお、副制御回路と中継基板との間をＩ2Ｃインターフェースを用いてシリアル通信化し、電線による通信ケーブルを用いて両基板間を通信接続する回路例を図７に示す。
【０００９】
図７に示すマスタ側の通信手段ＣＯＭ１は、副制御回路側に実装されているデバイスであり、スレーブ側の通信手段ＣＯＭ２は、中継基板側に実装されているデバイスである。図７に示すスレーブ側の中継基板は、例えば多数のランプの点消灯を制御する基板である。
【００１０】
図７に示す通信手段ＣＯＭ１は、近年多用されている汎用のＩ2Ｃデバイスであり、副制御回路のサブＣＰＵに接続されているデバイスである。通信手段ＣＯＭ１の電源には、通常のロジック用の電源（＋Ｖｃ）を用いているが、離れた場所に存在する中継基板と通信接続する際に、通信ケーブルを介してノイズを受けることによる誤動作の防止と、中継基板との間での電源に起因するアイソレーションを確実にするために、通信用の電源（＋Ｖｄｄ）を別途準備して用いている。
【００１１】
マスタ側の通信手段ＣＯＭ１のＳＤＡ（Ｉ2Ｃインターフェースにおけるデータラインを表す。）及びＳＣＬ（Ｉ2Ｃインターフェースにおけるクロックラインを表す。）は、ロジックレベルを変換するとともに長距離にわたって４００Ｋｂｉｔ／ｓの動作を可能にする双方向バッファＤＲ１と、通信ケーブルとを介して中継基板側に接続されている。
【００１２】
スレーブ側の通信手段ＣＯＭ２のＳＤＡ及びＳＣＬも同様に、プルアップ抵抗Ｒ９２及び双方向バッファＤＲ２と通信ケーブルとを介して副制御回路側に接続されている。
【００１３】
通信手段ＣＯＭ１及びＣＯＭ２のＳＤＡは、送受信するデータを伝送するデータラインである。また、通信手段ＣＯＭ１及びＣＯＭ２のＳＣＬは、送信するデータのサンプリングを行うためのクロック信号を伝送するクロックラインである。
【００１４】
図７に示すように、プルアップ抵抗Ｒ９２を用いたワイヤードＯＲ接続を用いて、副制御回路と中継基板との間で通信を行う場合において、双方向バッファＤＲ１及びＤＲ２を、通信手段ＣＯＭ１及び通信手段ＣＯＭ２の間に挿入することで、通信ケーブル（通信ハーネスとも呼ばれる。）が拾う外来ノイズをある程度減少させることができる。
【特許文献１】特開２００３−１６４５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載されている遊技機によれば、副制御回路に接続される電線の本数を減らすことができるものの、副制御回路と中継基板との間の距離が長くなると、電線間の容量により通信の伝送速度を低く抑えなければならなくなったり、耐ノイズ性を向上させるために、通信に使用する信号線の電圧を上げたり、電流を多く流すなどの工夫が別途必要となる。
【００１６】
また、副制御回路と中継基板との間の距離が長い場合には、Ｉ2Ｃなどに代表されるようなオンボード用の使いやすい通信インターフェースの仕様では適合が困難となり、外部出力用の負荷が大きな使いにくい通信インターフェースを用いなければならなくなる。
【００１７】
また、図７に示したように、副制御回路と中継基板との間における通信ラインに双方向バッファＤＲ１及びＤＲ２とを挿入した場合であっても、やはり通信ケーブルを介して外来ノイズを受けることとなる。
【００１８】
また、遊技者が遊技中にパチスロやパチンコの遊技機に対して電波を照射したり放電させたりすることにより、遊技機内において誤動作を誘発させたり、予め細工を加えた遊技機において不正なプログラムを起動させるなどの、不正なゴト行為を行う場合がある。主制御回路、副制御回路及び中継基板との間を長い電線で接続すると、これらのゴト行為による電磁波を受信して、副制御回路や主制御回路が誤動作しやすくなったり、不正なプログラムが起動しやすくなるなどの不具合を生ずる。
【００１９】
また、ゴト行為に限らず、遊技者の衣類等に静電気が帯電しており、遊技者が遊技機に触れた瞬間に静電気が遊技機に放電した場合や、遊技者が携行する携帯電話機が発する電磁波により、主制御回路、副制御回路及び中継基板との間を接続する電線に電流が流れ、主制御回路や副制御回路において誤動作を誘発する可能性もある。
【００２０】
本発明は、上記の課題に鑑みてなされたものであり、基板間の配線を減少させて筐体内における放熱効率を向上させ、電線の断線や接続不良等による故障の発生率を低下させ、遊技機のメンテナンスを容易にし、遊技機の製造コストを抑えるとともに、情報の転送レートを維持しつつ、外来ノイズによる主制御回路又は副制御回路の誤動作を減少させることが可能な遊技機を提供することを目的としている。
【課題を解決するための手段】
【００２１】
本発明に係る遊技機は、送信するデータ及び当該データのサンプリングを行うためのクロック信号を出力する送信手段と、前記送信手段から所定数量のデータを送信し終えると当該データの受信終了を確認するアクノリッジ信号の応答を出力する受信手段とを備え、前記送信手段は、前記受信手段からのアクノリッジ信号の応答を受信することで所定量のデータの送信終了を確認する通信インターフェースに用いられる送信装置を備えた遊技機であって、前記送信装置に、前記データ及びクロック信号を光データ信号及び光クロック信号に変換して出力する光信号出力手段と、前記クロック信号を計数し、当該計数値が前記所定数量に到達すると計数完了信号を出力するカウンタと、前記カウンタが出力した計数完了信号を用いて、前記アクノリッジ信号を擬似的に生成して前記送信手段に対して出力する擬似アクノリッジ信号生成手段とを備えたことを特徴とする。
【００２２】
本発明によれば、本来受信装置側で発するアクノリッジ信号を、擬似的に送信装置側にて生成して送信手段に出力するようにしたので、データ及びクロック信号のみを光信号に変換して他の基板間で光通信を行うことができる。基板間における情報の伝達に光通信を用いることによって、基板間の配線を減少させつつ基板間における電気的な繋がりを絶つことができる。
【００２３】
また、本発明によれば、データのサンプリングを行うためのクロック信号を計数して、その計数値が所定数量に到達した際に出力されるカウンタの計数完了信号を用いて、アクノリッジ信号を擬似的に生成して送信手段に出力するようにしたので、データの送信後、直ちにアクノリッジ信号の応答を行うことが可能となる。
【００２４】
また、本発明によれば、基板間における情報の伝達に通信を用いることで基板間の配線を減少させることが可能となり、筐体内における放熱効率を向上させ、電線の断線や接続不良等による故障の発生率を低下させ、遊技機のメンテナンスを容易にすることができる。また、光通信を行うことにより、情報の転送レートを維持しつつ、通信線や電源線等を経由して混入する外来ノイズによる誤動作を減少させることができる。
【００２５】
また、本来受信装置側で生成するアクノリッジ信号を、擬似的に送信装置側で生成して送信手段に出力するようにしたので、アクノリッジ信号の応答を受信するために必要となる光通信による受信データラインを省略することができる。
【００２６】
したがって、本発明によれば、光通信を行う際に基板間において必要となるアクノリッジ信号受信用の光ケーブルの配線が不要になるとともに、受信装置側の回路を簡単な構成にすることができる。これにより、製品のコストの低減と、開発期間の短縮化を図ることができる。
【００２７】
また、他の発明によれば、前記通信インターフェースとしてＩ2Ｃインターフェースを用い、前記光信号出力手段は、電気的にワイヤードＯＲ接続されるデータライン及びクロックラインを、光データ信号及び光クロック信号に変換して出力することを特徴とする。
【００２８】
本発明によれば、電気的にワイヤードＯＲ接続されているＩ2Ｃインターフェースのデータライン及びクロックラインのみを光信号に変換して情報を送信することが可能となるので、数多く提供されている、使い慣れたＩ2Ｃデバイスやプログラムモジュールをそのまま用いることが可能となり、通信に関するハードウェア並びにソフトウェア開発に必要な開発時間を大幅に短縮することができる。また、故障診断ツールやデバッグツールが数多く提供されているＩ2Ｃインターフェースを用いることにより、これらの汎用のツールを用いた基板間における故障診断やデバッグが容易となり、不良個所の究明時間を短縮することができる。
【００２９】
また、他の発明によれば、前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションを検出するスタート検出手段を備え、前記カウンタは、前記スタートコンディションを検出すると前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３０】
本発明によれば、Ｉ2Ｃインターフェースにおいて、スタートコンディションの検出に基づいてカウンタに所定数量の計数値を設定するので、スタートコンディションが終了してから所定数量のデータが送信された後に、アクノリッジ信号を送信手段に応答することができる。
【００３１】
また、他の発明によれば、前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションの開始を検出するスタート開始検出手段と、前記スタートコンディションの終了を検出するスタート終了検出手段と、を備え、前記カウンタは、前記スタートコンディションの開始により前記所定数量の計数値を取得する準備を行い、前記スタートコンディションの終了により、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３２】
本発明によれば、Ｉ2Ｃインターフェースにおけるスタートコンディションの終了時に、カウンタに対して所定数量の計数値を設定するので、スタートコンディションが終了してから所定数量のデータが送信された後に、アクノリッジ信号を送信手段に応答することができる。
【００３３】
また、他の発明では、アクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、前記カウンタは、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３４】
本発明によれば、Ｉ2Ｃインターフェースにおいて所定数量のデータが連続して送信される場合に、所定数量のデータが送信された後のアクノリッジビットの終了時において、カウンタに対して所定数量の計数値を設定するので、所定数量のデータが送信される毎に、アクノリッジ信号を送信手段に応答することができる。
【００３５】
また、他の発明では、前記送信手段が前記アクノリッジ信号の応答を受信するタイミング、及びアクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、前記カウンタは、当該カウンタが出力した計数完了信号を用いて前記所定数量の計数値を取得する準備を行い、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする。
【００３６】
本発明によれば、Ｉ2Ｃインターフェースにおいて所定数量のデータが連続して送信される場合に、所定数量のデータが送信された後のアクノリッジビットの終了時において、カウンタに対して所定数量の計数値を設定するので、所定数量のデータが送信される毎に、アクノリッジ信号を送信手段に応答することができる。
【発明の効果】
【００３７】
本発明によれば、主制御回路、副制御回路及び中継基板との間を２線式の光通信にて接続して情報の伝達を行うことが可能となるので、基板間の配線を減少させて筐体内における放熱効率を向上させ、電線の断線や接続不良等による故障の発生率を低下させ、遊技機のメンテナンスを容易にし、遊技機の製造コストを抑えるとともに、情報の転送レートを維持しつつ、外来ノイズによる主制御回路又は副制御回路の誤動作を減少させることが可能となる。
【発明を実施するための最良の形態】
【００３８】
本発明をパチスロ１に適用した場合の実施の形態について、以下図面を参照しながら説明する。なお、本発明をパチンコ、その他の遊技機に適用することも可能である。
【００３９】
図１は、パチスロ１の外観斜視図であり、図２は、キャビネット２の前面に開閉可能に軸支されているフロントドア９を開いて、パチスロ１の内部を観察した斜視図である。
【００４０】
パチスロ１は、リール３や回路基板等を収容するキャビネット２と、キャビネット２に対して開閉可能に取り付けられるフロントドア９とを備える。キャビネット２の内部には、３つのリール３が横並びに設けられている。各リール３は、円筒状のフレームの周面に、複数の図柄（例えば２１個）が回転方向に沿って連続的に配された帯状のシートを貼り付けて構成されている。
【００４１】
フロントドア９の中央には、液晶表示装置５が設けられている。液晶表示装置５は、図柄表示領域を含む表示画面を備え、正面から見て３つのリール３に重畳する手前側に位置するように設けられている。図柄表示領域は、３つのリール３のそれぞれに対応して設けられており、その背後に設けられたリール３を透過することが可能な構成を備えている。
【００４２】
つまり、図柄表示領域は、表示窓４としての機能を果たすものであり、その背後に設けられたリール３の回転及びその停止の動作が遊技者側から視認可能となる。また、本実施の形態では、図柄表示領域を含めた表示画面の全体を使って、映像の表示が行われ、演出が実行される。
【００４３】
図柄表示領域（以下、表示窓４）は、その背後に設けられたリール３の回転が停止されたとき、リール３の表面に配された複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ１個の図柄（合計で３個）を表示する。また、各表示窓４が有する上段、中段及び下段からなる３つの領域のうち予め定められた何れかをそれぞれ組合せてなる擬似的なラインを、入賞か否かの判定を行う対象となるライン（入賞判定ライン８）として定義する。
【００４４】
本実施の形態では、各表示窓４の上段を組合せてなるトップライン、各表示窓４の中段を組合せてなるセンターライン、各表示窓４の下段を組合せてなるボトムライン、左表示窓の上段、中表示窓の中段及び右表示窓の下段を組合せてなるクロスダウンライン、左表示窓の下段、中表示窓の中段及び右表示窓の上段を組合せてなるクロスアップラインの５つを入賞判定ライン８として設けている。
【００４５】
フロントドア９には、遊技者による操作の対象となる各種装置が設けられている。台座部右側に配されているメダル投入口１５は、遊技者によって外部から投下されるメダルを受け入れるために設けられる。メダル投入口１５に受け入れられたメダルは、所定枚数（例えば３枚）を上限として１回の遊技に投入されることとなり、所定枚数を超えた分はパチスロ１内部に預けることが可能となる（いわゆるクレジット機能）。
【００４６】
台座部左側に配されているベットボタン１３は、パチスロ１内部に預けられているメダルから１回の遊技に投入する枚数を決定するために設けられる。精算ボタン１４は、パチスロ１内部に預けられているメダルを外部に引き出すために設けられる。
【００４７】
台座部左側に配されているスタートレバー６は、全てのリール３の回転を開始するために設けられる。ストップボタン７は、３つのリール３のそれぞれに対応づけられ、対応するリール３の回転を停止するために設けられる。
【００４８】
リール３の左側に配されている７セグ表示器１２は、７セグメントＬＥＤからなり、今回の遊技に投入されたメダルの枚数（以下、投入枚数）、特典として遊技者に対して払い出すメダルの枚数（以下、払出枚数）、パチスロ１内部に預けられているメダルの枚数（以下、クレジット枚数）等の情報を遊技者に対してデジタル表示する。
【００４９】
液晶表示装置５の側方及び上方には、多数のランプ２４（ＬＥＤ等）が配されており、演出内容に応じて、点灯状態の移動、点灯状態の回転、ストロボ状の発光、その他の点消灯のパターンにて発光する。液晶表示装置５の下方左右に配されている一対のスピーカ２１は、演出内容に応じた効果音や楽曲等の音を出力する。メダル払出口１６は、後述のメダル払出装置の駆動により排出されるメダルを外部に導く。メダル払出口１６から排出されたメダルは、メダル受皿１７に貯められる。
【００５０】
液晶表示装置５の下方かつ台座部の上方には、図柄組合せ及びメダルの配当枚数等を表示する配当パネル２３が配設されている。また、台座部の下方には、機械名称やキャラクタの図柄を表示する腰部パネル２５が設けられている。なお、腰部パネル２５下方のメダル受皿１７の奥にも、演出等の音響効果を高める一対のスピーカ２１が設けられている。
【００５１】
図２は、本実施の形態におけるパチスロ１の内部構造を示す図であり、フロントドア９が開放され、フロントドア９の裏面側の構造及びキャビネット２内部の構造が現れた状態が示されている。
【００５２】
キャビネット２内部の上方には、主制御回路５５を構成する基板（以下、主基板）が設けられている。主制御回路５５は、内部当籤役の決定、リール３の回転及び停止、入賞の有無の判定といった、パチスロ１における遊技の主な流れを制御する回路である。
【００５３】
キャビネット２内部の中央には、３つのリール３が設けられている。各リール３のそれぞれには、所定の減速比をもったギアを介してステッピングモータが接続されている。
【００５４】
キャビネット２内部の下方には、多量のメダルを収容可能で、それらを１枚ずつ排出可能な構造を有するメダル払出装置４３が設けられている。メダル払出装置４３の左側には、パチスロ１が有する各装置に対して必要な電力を供給するための電源装置５４が設けられている。
【００５５】
フロントドア９の裏側の上部には、副制御回路５６を構成する基板（以下、副基板）が設けられている。副制御回路５６は、ランプ２４の点消灯、音声の発生、映像の表示等による演出の実行を制御する回路である。副制御回路５６の具体的な構成は後述する。
【００５６】
フロントドア９の裏側の中央、表示窓４の下方には、セレクタ５１が設けられている。セレクタ５１は、材質や形状等が適正であるメダルか否かを選別する装置であり、メダル投入口１５に受け入れられた適正なメダルをメダル払出装置４３へ案内する。尚、セレクタ５１内においてメダルが通過する経路上には、後述のメダルセンサ５０（図３参照。）が設けられており、適正なメダルが通過したことを検出する。
【００５７】
パチスロ１の構造についての説明は以上である。次に、図３を参照して、本実施の形態におけるパチスロ１の、フロントドアブロック（フロントドア９の裏側）及びキャビネットブロック（キャビネット２の内部）に備える回路の構成について説明する。本実施の形態におけるパチスロ１は、主制御回路５５、副制御回路５６及びこれらと電気的に接続する中継基板、周辺装置を備える。
【００５８】
主制御回路５５は、回路基板上に設置されたマイクロコンピュータを主たる構成要素としている。マイクロコンピュータは、ＣＰＵ（以下、メインＣＰＵ）、ＲＯＭ（以下、メインＲＯＭ）、ＲＡＭ（以下、メインＲＡＭ）、Ｉ／Ｏ、通信回路等により構成される。
【００５９】
メインＲＯＭには、メインＣＰＵにより実行される制御プログラム、内部抽籤テーブル等のデータテーブル、副制御回路５６に対して各種制御指令（コマンド）を送信するためのデータ等が記憶されている。メインＲＡＭには、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。
【００６０】
主制御回路５５のメインＣＰＵには、クロックパルス発生回路、分周器、乱数発生器及びサンプリング回路等が接続されており、メインＣＰＵは、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器は、予め定められた範囲の乱数（例えば、０〜６５５３５）を発生し、サンプリング回路は、発生された乱数の中から１つの値を抽出して、遊技に関する抽籤処理を行う。
【００６１】
主制御回路５５の主基板は、電力を供給する電源装置５４、リール３の回転及び停止制御を行うリールモータ駆動回路３９、メダルの払い出し制御を行うメダル払出装置４３、遊技場のホストコンピュータ等と情報の送受信を行う外部集中端子板６３、ドア中継基板６２等の各中継基板と接続されている。
【００６２】
更に主制御回路５５は、演出用としてランプ２４や液晶表示装置５、又は音声発生装置等の制御を実行する副制御回路５６に対して、メダルの投入、スタートレバー６の操作、ストップボタン７の操作、内部当籤役、表示役、遊技状態等の各種の情報を送信する。そのために主制御回路５５の主基板は、副制御回路５６の副基板と通信により接続されている。
【００６３】
主制御回路５５に接続されているドア中継基板６２には、パチスロ１の操作部に配されている各種スイッチ等の配線が接続されている。ドア中継基板６２に接続されているメダルセンサ５０は、メダル投入口１５に受け入れられたメダルが前述のセレクタ５１内を通過したことを検出する。
【００６４】
ドア中継基板６２に接続されているベットスイッチ１３Ｓは、ベットボタン１３が遊技者により操作されたことを検出する。また、スタートスイッチ６Ｓは、スタートレバー６が遊技者により操作されたことを検出する。
【００６５】
また、ストップスイッチ４６は、３つのストップボタン７のそれぞれが遊技者により押されたことを検出する。これらのスイッチ等の入力情報は、ドア中継基板６２から主制御回路５５の主基板に対して伝達される。主制御回路５５は、これらの入力情報に基づいて遊技を進行させ、リールモータ駆動回路３９、メダル払出装置４３等の周辺装置の動作を制御する。
【００６６】
リールモータ駆動回路３９は、各リール３毎に配されたステッピングモータの駆動を制御する。各リール３にはリール位置検出回路が接続されており、このリール位置検出回路は、発光部と受光部とを有する光センサにより、リール３が一回転したことを示すリールインデックスを検出する。
【００６７】
各リール３を回転させるステッピングモータの駆動力は、所定の減速比をもったギアを介してリール３に伝達される。ステッピングモータに対して１回のパルスが出力されるごとに、リール３は一定の角度で回転する。
【００６８】
主制御回路５５のメインＣＰＵは、リールインデックスを検出してからステッピングモータに対してパルスを出力した回数をカウントすることによって、リール３の回転角度（主に、リール３が図柄何個分だけ回転したか）を管理し、リール３の表面に配された各図柄の位置を管理するようにしている。
【００６９】
メダル払出装置４３には、メダル検出部が配されており、払い出しを行うメダルの数量を検出して、メダル払出装置４３から外部に排出されたメダルが払出枚数に達したか否かをチェックすることができる。
【００７０】
次に、フロントドア９の裏側に配されている副制御回路５６の副基板と、それに接続されている周辺装置及び各種中継基板について説明する。
【００７１】
副制御回路５６は、主制御回路５５と通信により接続されており、主制御回路５５から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路５６は、基本的に、ＣＰＵ（以下、サブＣＰＵ）、ＲＯＭ（以下、サブＲＯＭ）、ＲＡＭ（以下、サブＲＡＭ）、レンダリングプロセッサ、描画用ＲＡＭ、ドライバ、ＤＳＰ（デジタルシグナルプロセッサ）、オーディオＲＡＭ及びＡ／Ｄ変換器及びアンプを含んで構成されている。
【００７２】
副制御回路５６のサブＣＰＵは、主制御回路５５から送信されたコマンドに応じて、サブＲＯＭに記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。サブＲＡＭは、決定された演出内容や演出データを登録する格納領域や、主制御回路５５から送信される内部当籤役等の各種データを格納する格納領域が設けられている。サブＲＯＭは、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。
【００７３】
プログラム記憶領域には、サブＣＰＵが実行する制御プログラムが記憶されている。例えば、制御プログラムには、主制御回路５５との通信を制御するための主基板通信タスクや、演出用乱数値を抽出し、演出内容（演出データ）の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて液晶表示装置５による映像の表示を制御する描画制御タスク、ランプ２４による光の出力を制御するランプ制御タスク、スピーカ２１による音の出力を制御する音声制御タスク等が含まれる。
【００７４】
副制御回路５６には、その動作が制御される周辺装置として、液晶表示装置５、スピーカ２１及びサウンド基板１１０、ランプ基板５８、下皿ＬＥＤ基板６１等が接続されている。
【００７５】
副制御回路５６のサブＣＰＵ、レンダリングプロセッサ、描画用ＲＡＭ（フレームバッファを含む）及びドライバは、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を液晶表示装置５に伝達して表示する。
【００７６】
また、副制御回路５６のサブＣＰＵ、ＤＳＰ、オーディオＲＡＭ、Ａ／Ｄ変換器及びアンプは、演出内容により指定されたサウンドデータに従ってＢＧＭ等の音を上部スピーカ２１により出力する。また、サブＣＰＵは、演出内容により指定された音声情報のコマンドをサウンド基板１１０に送信する。当該音声情報のコマンドを受信したサウンド基板１１０は、コマンドを解析して、ＤＳＰ、オーディオＲＡＭ、Ａ／Ｄ変換器及びアンプ等により音声信号を生成して、下部スピーカ２１及び背面スピーカ２１から音声を出力する。
【００７７】
また、副制御回路５６のサブＣＰＵは、演出内容により指定されたランプデータに従ってランプ２４の点灯及び消灯を行う。
【００７８】
ランプ基板５８は、副制御回路５６から受信した指令に基づいて、主に図１に示すパチスロ１の前面上部の液晶表示装置５の側方に配されている多数のランプ２４の点消灯のパターンを切り替えることができる。副制御回路５６は、ランプ２４の点消灯に関する演出内容に応じたコマンドをランプ基板５８に送信する。ランプ基板５８が当該コマンドを受信すると、ランプ基板５８では多数配置されているランプ２４の点灯及び消灯を個々に制御して、点灯状態の移動、点灯状態の回転、ストロボ状の発光、その他の点消灯のパターンにてそれぞれのランプ２４を発光させる。
【００７９】
ここで、副制御回路５６が直接多数のランプ２４の点消灯を制御することも可能であるが、直接多数のランプ２４の点消灯を制御するためには、副制御回路５６のサブＣＰＵがＩ／Ｏを介してランプ２４用のドライバを直接制御しなければならず、副制御回路５６の副基板に多量の電線を接続しなければならなくなる。
【００８０】
すると、配線の増加に伴って電線の断線や接続不良等による故障の発生率が増加したり、パチスロ１のメンテナンスが困難になったり、パチスロ１の価格が上昇するなどの不具合を生ずる。また、パチスロ１において複数種類の機種バリエーションを設ける場合、当然フロントドア９の外観や演出に用いるランプ２４の配置並びに点消灯状態も機種毎に変更することが好ましい。しかし、直接副制御回路５６が個々のランプ２４の点消灯を制御してしまうと、大幅に異なる演出用のプログラムを機種毎に準備しなければならず、膨大な開発期間が必要になったり、製品価格が上昇するなどの不具合を生ずることとなる。
【００８１】
そこで、副制御回路５６では点消灯状態のコマンドのみを生成して出力し、個々のランプ２４の消灯状態の制御をランプ基板５８側にて実行することで、開発期間を短縮し、製品価格の上昇を抑えることができる。
【００８２】
更に、副制御回路５６とランプ基板５８との間における通信手段として新たな通信規格を採用してしまうと、通信素子の開発やプロトコルの確立に多大な開発期間とコストとが必要となるが、使い慣れた汎用の通信規格を用いることで、短期間且つ安価にて確実な通信を実現することができる。特に、１つの筐体内において複数の基板間で通信を行うには、Ｉ2Ｃなどの簡易な通信規格が好都合である。
【００８３】
ところが、パチスロ１やパチンコなどの遊技機では、これらの遊技機に対して電波を照射したり放電させたりすることにより、遊技機内において誤動作を誘発させたり、予め細工を加えた遊技機において不正なプログラムを起動させるなどの、不正なゴト行為が必ず発生する。
【００８４】
したがって、これら遊技機を開発するに際しては、主制御回路５５のみならず副制御回路５６においても、これらのゴト行為に対して予め十分な対策を実施しておき、遊技場において新たな遊技機が入れ替えられた当初から、ゴト行為に対して潔癖な遊技機である旨をアピールすることで、ゴト行為の意欲を削いでおくことが重要となる。特に、遊技者と直接対峙する位置に存在するフロントドア９は、ゴト行為の対象となり易いので、十分な対策が必要とされる。
【００８５】
また、同様に、遊技者の衣類等に静電気が帯電しており、遊技者が遊技機に触れた瞬間に静電気が遊技機に放電した場合や、遊技者が携行する携帯電話機が発する電磁波により、主制御回路５５又は副制御回路５６において誤動作が発生しないことが好ましい。
【００８６】
しかし、Ｉ2Ｃなどの簡易な通信規格では、電線を用いて情報の送受信を行っているために、基板間を接続している通信ケーブルに含まれる通信線や電源線、アース線などが電磁波を拾い、ノイズとなってランプ基板５８、副制御回路５６、更には主制御回路５５にも伝達される可能性が生ずる。ランプ基板５８と副制御回路５６との間の通信線にノイズが乗ると、コマンドの再送などによる情報伝達の遅延が生じることでランプ２４の点消灯タイミングが遅れたり、誤動作を誘発する可能性を生ずる。
【００８７】
また、通信ケーブルに含まれる電源線やアース線などが強力な電磁波を拾うと、副制御回路５６や主制御回路５５において誤動作が誘発される可能性もある。なお、通信ケーブル自体に強力なシールド対策を実施する方策も考えられるが、通信線にシールド線を用いると多大な容量負荷が並列接続されることとなるので、通信速度を下げて使用しなければならなくなったり、屈曲性に劣る配線の取り回しが困難になるなどの不具合を生ずる。
【００８８】
そこで本発明では、通信ケーブルとして電線を用いる代わりに光通信用のケーブルを用いることで、所定の通信速度を維持しつつ、照射された電磁波によるノイズの発生を防止して、ランプ基板５８、副制御回路５６並びに主制御回路５５における誤動作を防止している。
【００８９】
なお、上述のようにランプ基板５８と副制御回路５６との間における情報の伝達に光通信を用いる他、副制御回路５６と液晶表示装置５との間、副制御回路５６とサウンド基板１１０との間、副制御回路５６と下皿ＬＥＤ基板６１との間、副制御回路５６と主制御回路５５との間、主制御回路５５とドア中継基板６２との間の通信にも、光通信を用いることができる。
【００９０】
次に図４に示すタイミングチャートを用いて、Ｉ2Ｃインターフェースに用いられる信号線のうち、ＳＤＡ（Ｉ2Ｃインターフェースにおけるデータラインを表す。）とＳＣＬ（Ｉ2Ｃインターフェースにおけるクロックラインを表す。）のタイミングについて説明する。なお、図４では、後段にて説明する図５に表記した各チェックポイント（ＣＰ１〜ＣＰ１０）における論理の変化を、ＳＤＡ及びＳＣＬと併せて表記してある。
【００９１】
本発明に係る光通信用の通信装置は、Ｉ2Ｃインターフェース用に限定するものではないが、実施の形態の一例としてＩ2Ｃインターフェースに適用した場合について説明する。
【００９２】
Ｉ2Ｃインターフェースは、オンボード内等の近距離間において、半二重でマルチノード指定のシリアル通信を行うことが可能な通信規格である。Ｉ2Ｃインターフェースの用途としては、マイクロコントローラ、ＰＬＬシンセサイザー、シリアルＲＯＭ、カラーデコーダ、サウンドデコーダ、オーディオプロセッサ、ビデオプロセッサ、画像処理装置、及びオンスクリーンディスプレイ等の各周辺機器間における各種の情報の送受信用に用いることができる。
【００９３】
電線を用いたＩ2Ｃインターフェースは、ＳＤＡ及びＳＣＬの２本のバスラインのみで構成され、マスタがデータ又はアドレスを送信する時には、それぞれＳＤＡ及びＳＣＬにデータ及びクロック信号を出力する。Ｉ2Ｃインターフェースバスに接続されている各デバイスは、それぞれ固有のアドレスを持ち、その固有のアドレスに基づいてソフトウェアによる各デバイスの制御が可能である。また、デバイス間にはマスタとスレーブという簡単な関係が常に成立しており、マスタ・トランスミッタ及びマスタ・レシーバとして機能することが可能となっている。
【００９４】
Ｉ2Ｃインターフェースにおける通信速度は、８ビットのシリアルデータを、標準で１００Ｋｂｉｔ／ｓ、ファースト・モードで４００Ｋｂｉｔ／ｓ、ハイスピードモードでは３．４ＭＫｂｉｔ／ｓの速度で伝送する規格が定められており、バスの静電容量が４００ｐＦ以下であれば、一つのバス上に複数のデバイスを接続することができる。
【００９５】
Ｉ2Ｃインターフェースでは、バス構成を用いているために、システム内における複数種類のデバイスの追加や削除が容易である。また、Ｉ2Ｃデバイスやプログラムモジュールが数多く提供されているために、通信に関するハードウェア並びにソフトウェア開発に必要な開発時間を大幅に短縮することが可能である。更に、Ｉ2Ｃインターフェースでは故障診断ツールやデバッグツールが数多く提供されており、これらの汎用のツールを用いることで故障診断やデバッグを容易に行うことができるので、不良個所の究明が大変容易であるなど、数多くの利点を備えている。この特徴により、一つの基本構成で複数種類の遊技機のバリエーションを容易に提供することが可能となる。
【００９６】
電線を用いたＩ2Ｃインターフェースでは、ＳＤＡ及びＳＣＬの信号線はオープンコレクタ出力で、それぞれプルアップされている。これにより、マスタとスレーブとの間ではワイヤードＯＲ接続が実現されている。したがって、マスタ及びスレーブの各Ｉ2Ｃデバイスにおいて、ＳＤＡ及びＳＣＬの信号線の論理をそれぞれモニタしておくことによって、マスタ及びスレーブの双方から互いに信号の送受信を行うとともに、ウエイトの設定などを行うことが可能となっている。
【００９７】
Ｉ2Ｃインターフェースでは、ＳＣＬの立ち上がりでＳＤＡのデータをサンプリングし、ＳＣＬがＬｏにある状態でのみＳＤＡのデータを変化させることが許されている。図４に示す例では、データは８ビット固定としている。また、無信号状態のバスフリーフェーズでは、何れのデバイスもＳＣＬ（図４及び図５では、ＣＰ１と記載したライン。）及びＳＤＡ（図４及び図５では、ＣＰ２と記載したライン。）の信号線を使用していない状態（プルアップされた状態）となっている。この状態からは、何れのデバイスもＩ2Ｃインターフェースバスに対して自由にアクセス可能となっている。
【００９８】
例えば、マスタが８ビット（所定数量）のデータを送信開始する場合には、ＳＣＬをＨｉにした状態でＳＤＡをＬｏに落とす。この状態がバススタートフェーズ（ＳｔａｒｔＣｏｎｄｉｔｉｏｎ）の開始状態となる。続いてＳＤＡをＬｏに落とすことで、スタートコンディションを終了し、所定数量のデータを送信する準備を行う。
【００９９】
データを送信する場合には、先ずＭＳＢのＤ７のデータ又はアドレスをセットした後に、ＳＣＬをＨｉに立ち上げる。このタイミングでスレーブはＤ７のデータをサンプリングして取得することになる。続いてマスタはＳＣＬをＬｏに落とし、順次Ｄ６、Ｄ５…Ｄ０のデータ又はアドレスを出力してゆく。
【０１００】
Ｉ2Ｃインターフェースでは、スレーブが８ビットのデータを受信し終えてＳＣＬをＬｏに落とすと、マスタはＳＤＡラインをＨｉ（ハイインピーダンス状態）にしてアクノリッジビット（ＡＣＫ応答フェーズとも呼ばれる。）に入り、マスタはアクノリッジ信号の応答を待つことになる。Ｉ2Ｃインターフェースでは、このアクノリッジビットにおいてＳＣＬがＨｉに立ち上がる時点で、ＳＤＡラインがＬｏとなっているように予めスレーブ側で落としておくことで、アクノリッジ信号（ＡＣＫ）をマスタに応答する仕様となっている。マスタはＳＤＡラインをモニタしており、ＳＣＬラインがＨｉに立ち上がったタイミングでＳＤＡがＬｏに落とされている場合に、アクノリッジ信号の応答を受信することになる。
【０１０１】
マスタがＳＤＡラインをモニタしてアクノリッジ信号の応答を受信すると、所定量のデータの送信終了を確認したものと判断して、アクノリッジビットにおけるＳＣＬの立ち下がり（アクノリッジビットの終了時と呼ぶ。）に続いて、連続して次の８ビットのデータの送信を開始する。
【０１０２】
マスタが一連のデータ送信を終了する場合には、アクノリッジビットの終了後にＳＤＡをＬｏに落とした後、一時的にＳＣＬ及びＳＤＡが共にＬｏとなる状態を作り出す。その後、ＳＣＬを先にＨｉにしてストップコンディションが開始され、その後ＳＤＡをＨｉにすることで、ストップコンディションを終了する。このストップコンディションの開始からストップコンディションの終了までをバス終了フェーズ（ＳｔｏｐＣｏｎｄｉｔｉｏｎ）と呼ぶことにする。
【０１０３】
ここで、マスタとスレーブとの間が、電線によりワイヤードＯＲ接続されている場合には、アクノリッジビットにおいてマスタがＨｉに設定したＳＤＡラインを、スレーブが強制的にＬｏに落とすことで、アクノリッジ信号の応答を送信している。しかし、このＳＤＡ及びＳＣＬの信号線を単純に光通信に置き換えると、光通信では容易にワイヤードＯＲ接続を実現することができないので、スレーブからマスタに対してアクノリッジ信号を応答することができなくなる。すると、マスタは次のデータを送信することができず、再度同一のデータを再送したり、所定時間が経過したことにより通信エラーのルーチンを実行することになる。
【０１０４】
本発明では、マスタとスレーブとの間の通信を光通信に変換するとともに、既存の通信に関するハードウェア並びにソフトウェアをそのまま流用可能とするために、マスタ側の通信装置において擬似アクノリッジ信号生成手段を設けている（後段にて説明する図５参照。）。光通信を行うと信号線にノイズが乗って、スレーブが誤った情報を受信するという不具合は発生しないので、スレーブ側からのアクノリッジ信号の応答を確認することなく、マスタ側の送信装置において擬似アクノリッジ信号を生成して通信を継続しても問題は発生しないことになる。
【０１０５】
次に、本発明に係るマスタ側の送信装置の回路図を図５に示すとともに、スレーブ側の受信装置の回路図を図６に示し、以下にその説明を記載する。
【０１０６】
図５に示すマスタ側の送信装置は、例えば副制御回路５６の副基板に実装されている回路であり、Ｉ2Ｃインターフェースを光通信インターフェースに変換するとともに、所定数量のデータを計数するカウンタＣＴと擬似アクノリッジ信号生成手段３ＳＢとを備えた送信装置の回路例である。
【０１０７】
また、図６に示すスレーブ側の受信装置は、例えばランプ基板５８に実装されている回路であり、光通信インターフェースをＩ2Ｃインターフェースに変換する受信装置の回路例である。
【０１０８】
図５に示す通信手段ＣＯＭ１（送信手段）は、例えば汎用のＩ2Ｃデバイスであり、副制御回路５６のサブＣＰＵに対して接続されているデバイスである。通信手段ＣＯＭ１には、通常のロジック用の電源を用いることができ、Ｉ2Ｃインターフェース用のデータラインＳＤＡの端子と、クロックラインＳＣＬの端子とが設けられている。
【０１０９】
図５に示す実施例では、送信装置側で擬似アクノリッジ信号を生成するために、Ｉ2Ｃインターフェースで用いられるオープンコレクタ出力のＳＤＡ及びＳＣＬの信号線から、ロジックレベル（例えばトーテムポール出力。）のＳＳＤＡ及びＳＳＣＬ等の信号線を生成している。すなわち、通信手段ＣＯＭ１のＳＤＡ及びＳＣＬの信号線に対して一旦ドライバＤＲ１を介した後に、波形成形用のシュミットトリガタイプのゲートＧ１に入力している。ＳＤＡ及びＳＣＬの信号がゲートＧ１を通過することにより、／ＳＳＤＡ及び／ＳＳＣＬのロジックレベルの信号が生成される。なお、／ＳＳＤＡはＳＳＤＡの逆論理であることを表している。
【０１１０】
更に、／ＳＳＤＡ及び／ＳＳＣＬの信号がゲートＧ２を通過することにより、ＳＳＤＡ及びＳＳＣＬのロジックレベルの信号が生成される。
【０１１１】
ドライバＤＲ１から出力されたＳＤＡ及びＳＣＬの信号は、更にドライバＤＲ２を介して、光通信用の光信号出力手段ＰＤ１及びＰＤ２（例えば、ＬＥＤ等の発光素子で構成される。）のカソードに伝達される。そして、負論理で点灯する変換後のＳＤＡ（光データ信号）及びＳＣＬ（光クロック信号）を、光ケーブルを介して出力する。なお、ドライバＤＲ２のアノードは、電流制限抵抗Ｒ１を介して＋Ｖｃの電源に接続されている。電流制限抵抗Ｒ１の近傍においてＧＮＤ（０Ｖ電位）と接続されているコンデンサＣ１は、間欠電流が流れる電流制限抵抗Ｒ１に対する平滑用及びノイズ低減用のコンデンサである。
【０１１２】
他方、図６に示すスレーブ側の受信装置は、光ケーブルにより伝送されてきたＳＤＡ（光データ信号）及びＳＣＬ（光クロック信号）を受光素子ＰＤ３及びＰＤ４で受光し、オープンコレクタ出力に変換して汎用のＩ2Ｃデバイスである通信手段ＣＯＭ２（受信手段）のＳＤＡ及びＳＣＬに入力する。
【０１１３】
次に、通信手段ＣＯＭ１が発するＳＣＬのクロックの立ち下がり（／ＳＳＣＬ）を用いて、８ビットのデータが送信されたことを計数するカウンタＣＴの動作について説明する。カウンタＣＴは４ビットのリップルキャリィ同期カウンタであり、例えば７４１６１等のロジック素子を用いることができる。
【０１１４】
図４及び図５に示す実施例では、スタートコンディションの開始時、ストップコンディションの終了時、及び当該カウンタＣＴが出力する桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ）発生時に、Ｈｉに接続してあるカウンタＣＴのプリセット値入力Ａ〜Ｃを有効にして、「７」の値をプリセットする準備を行っている。すなわち、送信するデータを所定数量計数する際の計数値を取得する準備を行っている。実際にカウンタＣＴに「７」の値をプリセットすることにより、８ビットの計数値を設定して計数可能な状態にするのは、次回／ＳＳＣＬが立ち上がった時点（すなわち、スタートコンディションの終了時、又はアクノリッジビットにおけるＳＣＬの立ち下がり時。）である。図５に示す実施例では、送信するデータの所定数量を計数する回路として汎用のカウンタＣＴを用いているために、計数値をプリセットする準備と設定とを別々のタイミングで行っているが、専用の回路を組むことで、計数値をプリセットする準備と設定とを同時に行うことも可能である。
【０１１５】
以降、／ＳＳＣＬが立ち上がりで順次／ＳＳＣＬを８回計数してゆき、カウンタＣＴの内部で記憶している値が「１５」となっているときに出力され続ける桁上げ信号（所謂ＣａｒｒｙＯｕｔｐｕｔ。図４及び図５では、ＣＰ９と記載したライン。）を用いて、通信手段ＣＯＭ１のＳＤＡ（図４及び図５では、ＣＰ１０と記載したライン。）を強制的にＬｏに落として擬似アクノリッジ信号を生成して、通信手段ＣＯＭ１に対してＡＣＫを認識させている。なお、図５に示す実施例では、カウンタＣＴの桁上げ信号を、８ビットデータの計数完了信号として用いている。
【０１１６】
カウンタＣＴの桁上げ信号出力端子（ＣａｒｒｙＯｕｔｐｕｔ端子）の後段に接続されている擬似アクノリッジ信号生成手段３ＳＢは、３ステートバッファである。カウンタＣＴのプリセット後、カウンタＣＴが８回目の／ＳＳＣＬ信号（８ビット目のＳＣＬの立ち下がり信号。）を入力すると、その直後に桁上げ信号としてＨｉの値がＣＰ９に出力される。
【０１１７】
カウンタＣＴの桁上げ信号がＨｉの間、擬似アクノリッジ信号生成手段３ＳＢの出力Ｙ（ＣＰ１０）には、入力Ａの値（Ｌｏ）が出力される。したがって、８ビット目のＳＣＬの信号が立ち下がると、直ちに通信手段ＣＯＭ１のＳＤＡ端子がＬｏに落ちて、擬似的にアクノレッジ信号が生成されることになる。
【０１１８】
このカウンタＣＴが出力する桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）は、アクノリッジビット終了時におけるＳＣＬ信号の立ち下がり後に同時にＬｏに落ちる（図４参照）。すると、擬似アクノリッジ信号生成手段３ＳＢの出力Ｙ（ＣＰ１０）は、ハイインピーダンス状態となるので、アクノリッジビットの終了とともに、擬似アクノリッジ信号の応答出力を終了する。
【０１１９】
なお、カウンタＣＴの桁上げ信号がＨｉになると、ゲートＧ５（インバータ）の出力（図４及び図５では、ＣＰ８と記載したライン。）がＬｏになり、ゲートＧ３（３入力ＡＮＤ）の出力（図４及び図５では、ＣＰ７と記載したライン。）がＬｏとなる。したがって、カウンタＣＴの／ＬＯＡＤ端子がＬｏに落ちるので、カウンタＣＴに「７」の値をプリセットする準備が整う。
【０１２０】
アクノレッジビットの終了時において／ＳＳＣＬが立ち上がると、カウンタＣＴの内部で記憶している値が「７」に再度プリセットされ、桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）もＬｏとなる。カウンタＣＴの桁上げ信号がＬｏの間は、擬似アクノリッジ信号生成手段３ＳＢの出力Ｙ（ＣＰ１０）はハイインピーダンス状態となるので、ＳＤＡの信号線には何ら影響を与えない状態となっている。
【０１２１】
次に、スタートコンディションにおけるカウンタＣＴのプリセットについて説明する。
【０１２２】
スタートコンディションの開始時において、ＳＣＬがＨｉの状態でＳＤＡを落とすと、図５に示すＤＦ２（スタート開始検出手段、スタート検出手段）がその状態を検出する。ＤＦ２は、Ｄ−フリップフロップであり、７４７４等のロジック素子を用いることができる。
【０１２３】
ＤＦ２が／ＳＳＤＡの立ち上がりでスタートコンディションの開始を検出すると、出力Ｑ（図４及び図５では、ＣＰ３と記載したライン。）がＨｉに設定され、出力／Ｑ（図４及び図５では、ＣＰ４と記載したライン。）がＬｏに設定される。
【０１２４】
ＤＦ２の出力／Ｑ（ＣＰ４＝Ｌｏ）は、ゲートＧ３に入力されるので、ゲートＧ３の出力（ＣＰ７）はＬｏとなり、カウンタＣＴには「７」の値をプリセットする準備がなされる。
【０１２５】
Ｉ2Ｃインターフェースでは、バススタートフェーズにおいてはＳＣＬをＨｉに設定しているが、データのサンプリングはＳＣＬの立ち上がりで読むために、データの送信とは別に一旦ＳＣＬをＬｏに落とす必要ある。本発明では、バススタートフェーズ後の第１回目のＳＣＬの立ち下がりを記憶するとともに、この第１回目のＳＣＬの立ち下がりで初めてカウンタＣＴに対して「７」の値をプリセットするようにしている。
【０１２６】
具体的には、スタートコンディションの開始を検出したＤＦ２を、スタートコンディションの終了時となるＳＣＬの立ち下がりでクリア（図４及び図５では、ＣＰ５と記載したライン。）する信号を出力するためのＤＦ３（スタート終了検出手段、スタート検出手段）を配置している。これにより、ＤＦ２の出力／Ｑ（ＣＰ４）を、カウンタＣＴのプリセット条件の一つとして用いることができる。そして、図４に示すように、ＤＦ２の出力Ｑ（ＣＰ３）及び／Ｑ（ＣＰ４）を、スタートコンディションの間のみで作動するように構成することができる。なお、ＤＦ２のクリア信号（ＣＰ５）は、最初のデータ（Ｄ７）送信後のＳＣＬの立ち下がりでＨｉに戻る。なお、ＤＦ３はＤ−フリップフロップであり、７４７４等のロジック素子を用いることができる。
【０１２７】
次に、データバイトの切れ目におけるカウンタＣＴのプリセットについて説明する。
【０１２８】
一般に通信では、データを連続して送信することで転送レートの損失を防止している。したがって、連続して送信されるそれぞれのデータに対して擬似アクノリッジ信号を生成する場合には、データの切れ目を検出してカウンタＣＴをプリセットする必要がある。本発明では、アクノリッジビットの生成に使用するカウンタＣＴの桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）を用いて、カウンタＣＴに対するプリセットの準備を行っている。
【０１２９】
具体的には、桁上げ信号（ＣａｒｒｙＯｕｔｐｕｔ＝ＣＰ９）をゲートＧ５を用いて反転（ＣＰ８）し、他のＣＰ４、ＣＰ６の条件とともにカウンタＣＴに対してプリセットの準備を指示している。そして、アクノリッジビット終了時におけるＳＣＬ信号の立ち下がりで、カウンタＣＴに対して「７」の値をプリセットするようにしている。
【０１３０】
次に、ストップコンディションにおけるカウンタＣＴのプリセットについて説明する。
【０１３１】
図４に示すように、ＳＣＬをＨｉに維持した状態からＳＤＡを立ち上げることで、ストップコンディションが生成される。図５に示す例では、ＤＦ１（ストップコンディション検出手段）がその状態を検出する。ＤＦ１は、Ｄ−フリップフロップであり、７４７４等のロジック素子を用いることができる。
【０１３２】
ＤＦ１がＳＳＤＡの立ち上がりでストップコンディションの終了を検出すると、ＤＦ１の出力／Ｑ（図４及び図５では、ＣＰ６と記載したライン。）がＬｏに設定される。
【０１３３】
ＤＦ１の出力／Ｑ（ＣＰ６＝Ｌｏ）は、ゲートＧ３に入力されるので、ゲートＧ３の出力（ＣＰ７）もＬｏとなり、カウンタＣＴには「７」の値をプリセットする準備がなされる。
【０１３４】
以上のように構成することにより、Ｉ2Ｃインターフェースを２本の光信号に変換して情報の伝達を行うことが可能となる。そして、基板間の通信における外来ノイズの影響を抑制することができ、電波を用いたゴト行為に対しても有利な効果を奏することとなる。
【図面の簡単な説明】
【０１３５】
【図１】パチスロの外観斜視図である。
【図２】パチスロのフロントドアを開いて、パチスロの内部を観察した斜視図である。
【図３】パチスロのフロントドアブロック及びキャビネットブロックに備える回路の構成について説明する図である。
【図４】Ｉ2Ｃインターフェースに用いられるＳＤＡ、ＳＣＬ、並びに図５に表記した各チェックポイントにおける論理の変化を表すタイミングチャートである。
【図５】Ｉ2Ｃインターフェースを光通信インターフェースに変換するとともに擬似アクノリッジ信号を生成する送信装置の回路例である。
【図６】光通信インターフェースをＩ2Ｃインターフェースに変換する受信装置の回路例である。
【図７】副制御回路と中継基板との間の通信に、双方向バッファを挿入したＩ2Ｃインターフェースを用いた従来例の回路図である。
【符号の説明】
【０１３６】
１…パチスロ
２…キャビネット
３…リール
４…表示窓
５…液晶表示装置
６…スタートレバー
６Ｓ…スタートスイッチ
７…ストップボタン
８…入賞判定ライン
９…フロントドア
１２…７セグ表示器
１３…ベットボタン
１３Ｓ…ベットスイッチ
１５…メダル投入口
１６…メダル払出口
１７…メダル受皿
２１…スピーカ
２３…配当パネル
２４…ランプ
２５…腰部パネル
３９…リールモータ駆動回路
４３…メダル払出装置
４６…ストップスイッチ
５０…メダルセンサ
５１…セレクタ
５４…電源装置
５５…主制御回路
５６…副制御回路
５８…ランプ基板
６１…下皿ＬＥＤ基板
６２…ドア中継基板
６３…外部集中端子盤
１１０…サウンド基板
３ＳＢ…擬似アクノリッジ信号生成手段
ＤＦ１…ストップコンディション検出手段（Ｄ−フリップフロップ）
ＤＦ２…スタート開始検出手段、スタート検出手段（Ｄ−フリップフロップ）
ＤＦ３…スタート終了検出手段、スタート検出手段（Ｄ−フリップフロップ）
ＤＲ１、ＤＲ２…ドライバ
Ｇ１、Ｇ２、Ｇ３、Ｇ５…ゲート
ＰＤ１、ＰＤ２…光信号出力手段
ＰＤ３、ＰＤ４…受光素子
【特許請求の範囲】
【請求項１】
送信するデータ及び当該データのサンプリングを行うためのクロック信号を出力する送信手段と、前記送信手段から所定数量のデータを送信し終えると当該データの受信終了を確認するアクノリッジ信号の応答を出力する受信手段とを備え、前記送信手段は、前記受信手段からのアクノリッジ信号の応答を受信することで所定量のデータの送信終了を確認する通信インターフェースに用いられる送信装置を備えた遊技機であって、
前記送信装置に、
前記データ及びクロック信号を光データ信号及び光クロック信号に変換して出力する光信号出力手段と、
前記クロック信号を計数し、当該計数値が前記所定数量に到達すると計数完了信号を出力するカウンタと、
前記カウンタが出力した計数完了信号を用いて、前記アクノリッジ信号を擬似的に生成して前記送信手段に対して出力する擬似アクノリッジ信号生成手段と、
を備えたことを特徴とする遊技機。
【請求項２】
前記通信インターフェースとしてＩ2Ｃインターフェースを用い、
前記光信号出力手段は、電気的にワイヤードＯＲ接続されるデータライン及びクロックラインを、光データ信号及び光クロック信号に変換して出力することを特徴とする請求項１に記載の遊技機。
【請求項３】
前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションを検出するスタート検出手段を備え、
前記カウンタは、前記スタートコンディションを検出すると前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２に記載の遊技機。
【請求項４】
前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションの開始を検出するスタート開始検出手段と、
前記スタートコンディションの終了を検出するスタート終了検出手段と、
を備え、
前記カウンタは、前記スタートコンディションの開始により前記所定数量の計数値を取得する準備を行い、前記スタートコンディションの終了により、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２に記載の遊技機。
【請求項５】
アクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、
前記カウンタは、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２〜４のいずれかに記載の遊技機。
【請求項６】
前記送信手段が前記アクノリッジ信号の応答を受信するタイミング、及びアクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、
前記カウンタは、当該カウンタが出力した計数完了信号を用いて前記所定数量の計数値を取得する準備を行い、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２〜４のいずれかに記載の遊技機。
【請求項１】
送信するデータ及び当該データのサンプリングを行うためのクロック信号を出力する送信手段と、前記送信手段から所定数量のデータを送信し終えると当該データの受信終了を確認するアクノリッジ信号の応答を出力する受信手段とを備え、前記送信手段は、前記受信手段からのアクノリッジ信号の応答を受信することで所定量のデータの送信終了を確認する通信インターフェースに用いられる送信装置を備えた遊技機であって、
前記送信装置に、
前記データ及びクロック信号を光データ信号及び光クロック信号に変換して出力する光信号出力手段と、
前記クロック信号を計数し、当該計数値が前記所定数量に到達すると計数完了信号を出力するカウンタと、
前記カウンタが出力した計数完了信号を用いて、前記アクノリッジ信号を擬似的に生成して前記送信手段に対して出力する擬似アクノリッジ信号生成手段と、
を備えたことを特徴とする遊技機。
【請求項２】
前記通信インターフェースとしてＩ2Ｃインターフェースを用い、
前記光信号出力手段は、電気的にワイヤードＯＲ接続されるデータライン及びクロックラインを、光データ信号及び光クロック信号に変換して出力することを特徴とする請求項１に記載の遊技機。
【請求項３】
前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションを検出するスタート検出手段を備え、
前記カウンタは、前記スタートコンディションを検出すると前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２に記載の遊技機。
【請求項４】
前記データ及びクロック信号に基づいて前記所定数量のデータの送信開始を表すスタートコンディションの開始を検出するスタート開始検出手段と、
前記スタートコンディションの終了を検出するスタート終了検出手段と、
を備え、
前記カウンタは、前記スタートコンディションの開始により前記所定数量の計数値を取得する準備を行い、前記スタートコンディションの終了により、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２に記載の遊技機。
【請求項５】
アクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、
前記カウンタは、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２〜４のいずれかに記載の遊技機。
【請求項６】
前記送信手段が前記アクノリッジ信号の応答を受信するタイミング、及びアクノリッジ信号の応答終了のタイミングは、前記クロック信号により管理されており、
前記カウンタは、当該カウンタが出力した計数完了信号を用いて前記所定数量の計数値を取得する準備を行い、アクノリッジ信号の応答終了のクロック信号に基づいて、前記所定数量の計数値を設定して計数可能な状態にすることを特徴とする請求項２〜４のいずれかに記載の遊技機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２９７１６７（Ｐ２００９−２９７１６７Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００８−１５３３４３（Ｐ２００８−１５３３４３）
【出願日】平成２０年６月１１日（２００８．６．１１）
【出願人】（５９８０９８５２６）アルゼ株式会社 (7,628)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２０年６月１１日（２００８．６．１１）
【出願人】（５９８０９８５２６）アルゼ株式会社 (7,628)
【Ｆターム（参考）】
[ Back to top ]