配置配線装置
【課題】効率的にＩＲ−Ｄｒｏｐを防止することが可能な配置配線装置を提供すること。
【解決手段】複数のセルを配置した後、セル間の隙間が所定の大きさよりも小さい場合にはセル間の隙間が所定の大きさ以上となるようにセルの配置を変更する（Ｓ１７）。そして、配置された複数のセルの間に容量セルを挿入し（Ｓ１５）、配置された複数のセルの配線を行なう（Ｓ１４，Ｓ１６）。したがって、効率的にＩＲ−Ｄｒｏｐを防止することが可能となる。
【解決手段】複数のセルを配置した後、セル間の隙間が所定の大きさよりも小さい場合にはセル間の隙間が所定の大きさ以上となるようにセルの配置を変更する（Ｓ１７）。そして、配置された複数のセルの間に容量セルを挿入し（Ｓ１５）、配置された複数のセルの配線を行なう（Ｓ１４，Ｓ１６）。したがって、効率的にＩＲ−Ｄｒｏｐを防止することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の配置配線を行なう技術に関し、特に、デカップリング容量セルを効率的に配置する配置配線装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化が進んでおり、それに伴って半導体集積回路の配置配線を行なう配置配線装置にも様々な機能が搭載されてきている。たとえば、配置配線装置が配置配線を行なった後に、標準マクロセル（以下、単にマクロセルと呼ぶ。）の隙間にデカップリング容量Ｆｉｌｌｅｒセル（以下、Ｄｅｃａｐセルと呼ぶ。）が挿入される。このＤｅｃａｐセルの挿入量（容量）は、配置配線装置の配置配線、最適化の結果でほぼ決定される。これに関連する技術として、下記の特許文献１〜２に開示された発明がある。
【０００３】
特許文献１は、半導体集積回路装置全体の電源ノイズをより効果的に抑制することができるとともに半導体集積回路装置中央部の論理セルによって構成される集積回路の動作速度の低下を防止することを目的とする。半導体集積回路形成領域を電源主幹線および電源幹線を含むように複数のブロック領域に分割し、分割された各ブロック領域の電源主幹線の近傍に容量セルを配置する。その後に配置した容量セルより電源主幹線から離れた領域に複数の論理セルを配置する。また、ブロック領域に配置する容量セルの数量を分割したブロック領域毎の電源幹線の電圧降下値に応じて決定する。
【０００４】
特許文献２は、占有面積の増大を抑制しつつ、必要総容量の最適化をはかり、電源ノイズを抑えた半導体集積回路を設計する方法を提供することを目的とする。半導体集積回路の必要容量最適化に際し、セルの活性度を動的に考慮し、ＩＲドロップ（電圧降下）を最適化し、より高精度の容量最適化を測る。すなわち、電源の電圧変動を抑制するために挿入する電源容量の見積もりに際し、回路中のセル活性率を考慮して全体で必要な容量成分を削減したり、セル動作タイミングを見積もって電源変動の激しい時間的な箇所を補強するためのみ必要な容量にしたりすることにより、面積的なデメリットを削減することができる。また、容量見積もり時に配線負荷モデルを使用することにより、設計初期の段階にかつ短時間で処理が可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２９３３９号公報
【特許文献２】特開２００６−１８５３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、従来の配置配線装置において、Ｄｅｃａｐセルは、配置配線、タイミング最適化終了後に挿入され、挿入量は配置配線の結果でほぼ決定されていた。特に、タイミングクリティカルパスの配置領域は、タイミング最適化により自動配置セル間の配置間隔が狭くなる傾向にある。
【０００７】
また、挿入される１つ１つのＤｅｃａｐセルが小さくなることで容量値も少なくなり、ＩＲ−Ｄｒｏｐ削減効果が少なくなる傾向にある。また、チップ面積削減を同時に行なえば、さらにＤｅｃａｐセルはクリティカルパス領域から離れた場所にのみ挿入される可能性が高くなる。
【０００８】
従来の対策としては、配置前のフロアプラン作成時（自動配置前）に、予めＤｅｃａｐセルを等間隔に配置しておくなどの方法もあるが、タイミング最適化への妨げになる可能性が高くなり面積が大きくなるといった問題点がある。
【０００９】
また、ＥＤＡツールによって最大ＩＲ−Ｄｒｏｐ箇所を中心に自動でＤｅｃａｐセルを挿入する方法もあるが、ツール実行ＴＡＴが増加する上、面積あたりのＤｅｃａｐセル挿入量効果は少ない。
【００１０】
本発明は、上記問題点を解決するためになされたものであり、その目的は、効率的にＩＲ−Ｄｒｏｐを防止することが可能な配置配線装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一実施例によれば、デカップリング用の容量セルを挿入する配置配線装置が提供される。複数のセルを配置した後、セル間の隙間が所定の大きさよりも小さい場合にはセル間の隙間が所定の大きさ以上となるようにセルの配置を変更する。そして、配置された複数のセルの間に容量セルを挿入し、配置された複数のセルの配線を行なう。
【発明の効果】
【００１２】
本発明の一実施例によれば、セル間の隙間が所定の大きさよりも小さい場合にはセル間の隙間が所定の大きさ以上となるようにセルの配置を変更して容量セルを挿入するので、効率的にＩＲ−Ｄｒｏｐを防止することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態における配置配線装置のハードウェア構成例を示すブロック図である。
【図２】本発明の第１の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。
【図３】本発明の第１の実施に形態における配置配線装置による配置全体のイメージを示す図である。
【図４】（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。
【図５】サイズの違うＤｅｃａｐセルを配置したときの容量値を示す図である。
【図６】本発明の第２の実施に形態における配置配線装置による配置全体のイメージを示す図である。
【図７】本発明の第５の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。
【図８】本発明の第５の実施に形態における配置配線装置による配置全体のイメージを示す図である。
【図９】（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。
【発明を実施するための形態】
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における配置配線装置のハードウェア構成例を示すブロック図である。配置配線装置は、一般的なコンピュータによって実現され、コンピュータ本体１、ディスプレイ装置２、ＦＤ（Flexible Disk）４が装着されるＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ（Compact Disc-Read Only Memory）８が装着されるＣＤ−ＲＯＭ装置７、およびネットワーク通信装置９を含む。配置配線プログラムは、ＦＤ４またはＣＤ−ＲＯＭ８等の記録媒体によって供給される。配置配線プログラムがコンピュータ本体１によって実行されることにより、マクロセルの隙間にＤｅｃａｐセルが挿入される。また、配置配線プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体１に供給されてもよい。
【００１５】
また、コンピュータ本体１は、ＣＰＵ１０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random Access Memory）１２およびハードディスク１３を含む。ＣＰＵ１０は、ディスプレイ装置２、ＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ装置７、ネットワーク通信装置９、ＲＯＭ１１、ＲＡＭ１２またはハードディスク１３との間でデータを入出力しながら処理を行なう。ＦＤ４またはＣＤ−ＲＯＭ８に記録された配置配線プログラムは、ＣＰＵ１０によりＦＤドライブ３またはＣＤ−ＲＯＭ装置７を介してハードディスク１３に格納される。ＣＰＵ１０は、ハードディスク１３から適宜配置配線プログラムをＲＡＭ１２にロードして実行することによって、マクロセルの隙間にＤｅｃａｐセルが挿入される。
【００１６】
図２は、本発明の第１の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。まず、配置配線装置は、論理回路に基づいてセルを配置し（Ｓ１１）、ＣＴＳ（クロック・ツリー合成）を行なう（Ｓ１２）。このとき、並行して任意の大きさのＤｅｃａｐセルをボーナスセル扱いで挿入しておく（Ｓ２１）。Ｄｅｃａｐセルの大きさは可能な限り大きくするのが望ましいが、デザイン、セル占有率などの条件に合わせて適度な大きさとする。
【００１７】
そして、挿入したＤｅｃａｐセルを配線直前に削除しておく（Ｓ２２）。これによって、マクロセル間の間隔（隙間）が平均的に広くなるように配置することができる。
【００１８】
次に、Ｄｅｃａｐ対策を行なうか否かが判定される（Ｓ１３）。Ｄｅｃａｐ対策を行なわない場合は（Ｓ１３，１）、ステップＳ１４に処理が進む。また、Ｄｅｃａｐ対策を行なう場合は（Ｓ１３，２）、設計情報記述フォーマットＤＥＦ（Design Exchange Format）２１およびライブラリ記述フォーマットＬＥＦ（Library Exchange Format）２２に基づいてスクリプトを実行することにより、Ｄｅｃａｐセルの挿入領域を調整する（Ｓ１７）。
【００１９】
図３は、本発明の第１の実施に形態における配置配線装置による配置全体のイメージを示す図である。また、図４（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。図４（ａ）は、図３に示す配置全体３１の中の領域３２を拡大したものである。セル間の隙間は、２〜１１ＵＡとなっている。なお、ａ〜ｆは、それぞれセルを示している。
【００２０】
図４（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。図４（ｂ）に示すように、セル間の隙間が２〜１０ＵＡの場合は、セルの配置を調整してセル間の隙間が１１ＵＡとなるようにする。このセル間の隙間である１１ＵＡは、デザインごとに任意の値とする。これによって、特定の大きさのＤｅｃａｐセルをセルの隙間に挿入することができる。
【００２１】
次に、Ｄｅｃａｐセルの挿入領域を調整した後のＤＥＦ２３に基づいて配線を行ない（Ｓ１４）、Ｄｅｃａｐセルを挿入し（Ｓ１５）、ＥＣＯ配線を行なう（Ｓ１６）。
【００２２】
図５は、サイズの違うＤｅｃａｐセルを配置したときの容量値を示す図である。図５に示すように、セルの両サイドには隣接対策が必要であるため、小さいＤｅｃａｐセルを並べるよりも、大きなＤｅｃａｐセルを並べるほうがより大きな容量値を得ることができるようになる。
【００２３】
以上説明したように、本実施の形態における配置配線装置によれば、セル間の隙間を調整した後にＤｅｃａｐセルを挿入するようにしたので、面積あたりのＤｅｃａｐセルの容量値を大きくすることができ、効率的にＩＲ−Ｄｒｏｐを防止することが可能となった。
【００２４】
（第２の実施の形態）
第１の実施の形態においては、自動配置配線されるスタンダードセル（コア）領域全体のセルの隙間を調整するものであった。本発明の第２の実施の形態においては、最大ＩＲ−Ｄｒｏｐ領域のセルの隙間のみを調整するものである。
【００２５】
本発明の第２の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。
【００２６】
図６は、本発明の第２の実施に形態における配置配線装置による配置全体のイメージを示す図である。配置全体４１の中の最大ＩＲ−Ｄｒｏｐ領域４２に対してセル間の隙間の調整を行なう。
【００２７】
具体的には、図２に示すステップＳ２１で任意の大きさのＤｅｃａｐセルを挿入する際、およびステップＳ１７でＤｅｃａｐセルの挿入領域を調整する際に領域４２に限定してこれらの処理を行なう。これによって、最大ＩＲ−Ｄｒｏｐ領域に限定してＤｅｃａｐセルの容量値を増加させることができる。
【００２８】
以上説明したように、本実施の形態における配置配線装置によれば、最大ＩＲ−Ｄｒｏｐ領域に限定してＤｅｃａｐセルの挿入領域を調整するようにしたので、第１の実施の形態において説明した効果に加えて、トータルのＤｅｃａｐセルの挿入量を削減することができ、Ｄｅｃａｐセルのリーク電流値を削減することが可能となった。
【００２９】
（第３の実施の形態）
本発明の第３の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。
【００３０】
本実施の形態においては、図２に示すステップＳ１７でＤｅｃａｐセルの挿入領域を調整する際に、図６に示す領域４２以外の領域におけるセル間の隙間を任意のサイズに削減する。これによって、最大ＩＲ−Ｄｒｏｐ領域４２においてはＤｅｃａｐセルの容量値を増やしてＩＲ−Ｄｒｏｐを削減することができると共に、領域４２以外の領域においてはセル間の隙間を小さくすることができ、余分な配線を削減することができる。
【００３１】
以上説明したように、本実施の形態における配置配線装置によれば、最大ＩＲ−Ｄｒｏｐ領域４２以外の領域においてセル間の隙間を小さくするようにしたので、第２の実施の形態において説明した効果に加えて、余分な配線を削減することで配線容量を小さくして電力削減を図ることが可能となった。
【００３２】
（第４の実施の形態）
本発明の第４の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。
【００３３】
本実施の形態においては、図２に示すステップＳ２１で任意の大きさのＤｅｃａｐセルを挿入する際、およびステップＳ１７でＤｅｃａｐセルの挿入領域を調整する際に、電源供給元と動作率の高いモジュールとの間に集中的にＤｅｃａｐセルを挿入する。
【００３４】
以上説明したように、本実施の形態における配置配線装置によれば、電源供給元と動作率の高いモジュールとの間に集中的にＤｅｃａｐセルを挿入するようにしたので、第１の実施の形態において説明した効果に加えて、電源ライン（幹線、メッシュ）の動的なＩＲ−Ｄｒｏｐをさらに削減することが可能となった。
【００３５】
（第５の実施の形態）
本発明の第５の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および近状の詳細な説明は繰り返さない。
【００３６】
図７は、本発明の第５の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。まず、配置配線装置は、論理回路に基づいてセルを配置し（Ｓ３１）、ＣＴＳ（クロック・ツリー合成）を行ない（Ｓ３２）、配線を行なう（Ｓ３３）。
【００３７】
このとき、並行してクロックライン（ＣＬＫライン）上のセル（クロックバッファ、ＦＦ）を抽出し、それらの周辺の領域に対して、第１の実施の形態と同様に、マクロセル間の間隔（隙間）が平均的に広くなるように配置する（Ｓ４１）。そして、ＣＴＳ（クロック・ツリー合成）を行ない（Ｓ４２）、配線を行なってＤＥＦ２１を生成する（Ｓ４３）。
【００３８】
次に、ＤＥＦ２１およびＬＥＦ２２に基づいてスクリプトを実行することにより、Ｄｅｃａｐセルの挿入領域を調整して、Ｄｅｃａｐセル挿入領域調整後のＤＥＦ２３を生成する（Ｓ４５）。そして、ＤＥＦ２３に基づいてＤｅｃａｐセルを挿入し（Ｓ３４）、ＥＣＯ配線を行なう（Ｓ３５）。
【００３９】
図８は、本発明の第５の実施に形態における配置配線装置による配置全体のイメージを示す図である。配置全体５１の中にクロック・ツリー５２が配置されている。また、図９（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。図９（ａ）は、図８に示す配置全体５１の中の領域５３を拡大したものである。領域５３は、クロックラインの一部であるクロックバッファやＦＦを含む任意の領域を示している。セル間の隙間は、２〜１１ＵＡとなっている。なお、ａ〜ｆは、それぞれセルを示している。
【００４０】
図９（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。図９（ｂ）に示すように、クロックセル近辺のセル間の隙間が広がっている。なお、クロックセルは動かさないように設定しておき、クロック・ツリーのスキューを変えることなく、クロックセルを中心とした隙間に特定の大きなＤｅｃａｐセルを挿入することができる。
【００４１】
以上説明したように、本実施の形態における配置配線装置によれば、クロックセルを中心とした隙間に特定の大きなＤｅｃａｐセルを挿入することができるため、第１の実施の形態において説明した効果に加えて、動作率の高いクロックラインを中心に動的なＩＲ−Ｄｒｏｐの削減を図ることが可能となる。これによって、Ｄｅｃａｐセルの挿入量を削減できリーク電流を抑えることができると共に、さらに面積を削減することが可能となった。
【００４２】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４３】
１ コンピュータ本体、２ ディスプレイ装置、３ ＦＤドライブ、４ ＦＤ、５ キーボード、６ マウス、７ ＣＤ−ＲＯＭ装置、８ ＣＤ−ＲＯＭ装置、９ ネットワーク通信装置、２１，２３ ＤＥＦ、２２ ＬＥＦ。
【技術分野】
【０００１】
本発明は、半導体集積回路の配置配線を行なう技術に関し、特に、デカップリング容量セルを効率的に配置する配置配線装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化が進んでおり、それに伴って半導体集積回路の配置配線を行なう配置配線装置にも様々な機能が搭載されてきている。たとえば、配置配線装置が配置配線を行なった後に、標準マクロセル（以下、単にマクロセルと呼ぶ。）の隙間にデカップリング容量Ｆｉｌｌｅｒセル（以下、Ｄｅｃａｐセルと呼ぶ。）が挿入される。このＤｅｃａｐセルの挿入量（容量）は、配置配線装置の配置配線、最適化の結果でほぼ決定される。これに関連する技術として、下記の特許文献１〜２に開示された発明がある。
【０００３】
特許文献１は、半導体集積回路装置全体の電源ノイズをより効果的に抑制することができるとともに半導体集積回路装置中央部の論理セルによって構成される集積回路の動作速度の低下を防止することを目的とする。半導体集積回路形成領域を電源主幹線および電源幹線を含むように複数のブロック領域に分割し、分割された各ブロック領域の電源主幹線の近傍に容量セルを配置する。その後に配置した容量セルより電源主幹線から離れた領域に複数の論理セルを配置する。また、ブロック領域に配置する容量セルの数量を分割したブロック領域毎の電源幹線の電圧降下値に応じて決定する。
【０００４】
特許文献２は、占有面積の増大を抑制しつつ、必要総容量の最適化をはかり、電源ノイズを抑えた半導体集積回路を設計する方法を提供することを目的とする。半導体集積回路の必要容量最適化に際し、セルの活性度を動的に考慮し、ＩＲドロップ（電圧降下）を最適化し、より高精度の容量最適化を測る。すなわち、電源の電圧変動を抑制するために挿入する電源容量の見積もりに際し、回路中のセル活性率を考慮して全体で必要な容量成分を削減したり、セル動作タイミングを見積もって電源変動の激しい時間的な箇所を補強するためのみ必要な容量にしたりすることにより、面積的なデメリットを削減することができる。また、容量見積もり時に配線負荷モデルを使用することにより、設計初期の段階にかつ短時間で処理が可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２９３３９号公報
【特許文献２】特開２００６−１８５３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、従来の配置配線装置において、Ｄｅｃａｐセルは、配置配線、タイミング最適化終了後に挿入され、挿入量は配置配線の結果でほぼ決定されていた。特に、タイミングクリティカルパスの配置領域は、タイミング最適化により自動配置セル間の配置間隔が狭くなる傾向にある。
【０００７】
また、挿入される１つ１つのＤｅｃａｐセルが小さくなることで容量値も少なくなり、ＩＲ−Ｄｒｏｐ削減効果が少なくなる傾向にある。また、チップ面積削減を同時に行なえば、さらにＤｅｃａｐセルはクリティカルパス領域から離れた場所にのみ挿入される可能性が高くなる。
【０００８】
従来の対策としては、配置前のフロアプラン作成時（自動配置前）に、予めＤｅｃａｐセルを等間隔に配置しておくなどの方法もあるが、タイミング最適化への妨げになる可能性が高くなり面積が大きくなるといった問題点がある。
【０００９】
また、ＥＤＡツールによって最大ＩＲ−Ｄｒｏｐ箇所を中心に自動でＤｅｃａｐセルを挿入する方法もあるが、ツール実行ＴＡＴが増加する上、面積あたりのＤｅｃａｐセル挿入量効果は少ない。
【００１０】
本発明は、上記問題点を解決するためになされたものであり、その目的は、効率的にＩＲ−Ｄｒｏｐを防止することが可能な配置配線装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一実施例によれば、デカップリング用の容量セルを挿入する配置配線装置が提供される。複数のセルを配置した後、セル間の隙間が所定の大きさよりも小さい場合にはセル間の隙間が所定の大きさ以上となるようにセルの配置を変更する。そして、配置された複数のセルの間に容量セルを挿入し、配置された複数のセルの配線を行なう。
【発明の効果】
【００１２】
本発明の一実施例によれば、セル間の隙間が所定の大きさよりも小さい場合にはセル間の隙間が所定の大きさ以上となるようにセルの配置を変更して容量セルを挿入するので、効率的にＩＲ−Ｄｒｏｐを防止することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態における配置配線装置のハードウェア構成例を示すブロック図である。
【図２】本発明の第１の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。
【図３】本発明の第１の実施に形態における配置配線装置による配置全体のイメージを示す図である。
【図４】（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。
【図５】サイズの違うＤｅｃａｐセルを配置したときの容量値を示す図である。
【図６】本発明の第２の実施に形態における配置配線装置による配置全体のイメージを示す図である。
【図７】本発明の第５の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。
【図８】本発明の第５の実施に形態における配置配線装置による配置全体のイメージを示す図である。
【図９】（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。
【発明を実施するための形態】
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における配置配線装置のハードウェア構成例を示すブロック図である。配置配線装置は、一般的なコンピュータによって実現され、コンピュータ本体１、ディスプレイ装置２、ＦＤ（Flexible Disk）４が装着されるＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ（Compact Disc-Read Only Memory）８が装着されるＣＤ−ＲＯＭ装置７、およびネットワーク通信装置９を含む。配置配線プログラムは、ＦＤ４またはＣＤ−ＲＯＭ８等の記録媒体によって供給される。配置配線プログラムがコンピュータ本体１によって実行されることにより、マクロセルの隙間にＤｅｃａｐセルが挿入される。また、配置配線プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体１に供給されてもよい。
【００１５】
また、コンピュータ本体１は、ＣＰＵ１０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random Access Memory）１２およびハードディスク１３を含む。ＣＰＵ１０は、ディスプレイ装置２、ＦＤドライブ３、キーボード５、マウス６、ＣＤ−ＲＯＭ装置７、ネットワーク通信装置９、ＲＯＭ１１、ＲＡＭ１２またはハードディスク１３との間でデータを入出力しながら処理を行なう。ＦＤ４またはＣＤ−ＲＯＭ８に記録された配置配線プログラムは、ＣＰＵ１０によりＦＤドライブ３またはＣＤ−ＲＯＭ装置７を介してハードディスク１３に格納される。ＣＰＵ１０は、ハードディスク１３から適宜配置配線プログラムをＲＡＭ１２にロードして実行することによって、マクロセルの隙間にＤｅｃａｐセルが挿入される。
【００１６】
図２は、本発明の第１の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。まず、配置配線装置は、論理回路に基づいてセルを配置し（Ｓ１１）、ＣＴＳ（クロック・ツリー合成）を行なう（Ｓ１２）。このとき、並行して任意の大きさのＤｅｃａｐセルをボーナスセル扱いで挿入しておく（Ｓ２１）。Ｄｅｃａｐセルの大きさは可能な限り大きくするのが望ましいが、デザイン、セル占有率などの条件に合わせて適度な大きさとする。
【００１７】
そして、挿入したＤｅｃａｐセルを配線直前に削除しておく（Ｓ２２）。これによって、マクロセル間の間隔（隙間）が平均的に広くなるように配置することができる。
【００１８】
次に、Ｄｅｃａｐ対策を行なうか否かが判定される（Ｓ１３）。Ｄｅｃａｐ対策を行なわない場合は（Ｓ１３，１）、ステップＳ１４に処理が進む。また、Ｄｅｃａｐ対策を行なう場合は（Ｓ１３，２）、設計情報記述フォーマットＤＥＦ（Design Exchange Format）２１およびライブラリ記述フォーマットＬＥＦ（Library Exchange Format）２２に基づいてスクリプトを実行することにより、Ｄｅｃａｐセルの挿入領域を調整する（Ｓ１７）。
【００１９】
図３は、本発明の第１の実施に形態における配置配線装置による配置全体のイメージを示す図である。また、図４（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。図４（ａ）は、図３に示す配置全体３１の中の領域３２を拡大したものである。セル間の隙間は、２〜１１ＵＡとなっている。なお、ａ〜ｆは、それぞれセルを示している。
【００２０】
図４（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。図４（ｂ）に示すように、セル間の隙間が２〜１０ＵＡの場合は、セルの配置を調整してセル間の隙間が１１ＵＡとなるようにする。このセル間の隙間である１１ＵＡは、デザインごとに任意の値とする。これによって、特定の大きさのＤｅｃａｐセルをセルの隙間に挿入することができる。
【００２１】
次に、Ｄｅｃａｐセルの挿入領域を調整した後のＤＥＦ２３に基づいて配線を行ない（Ｓ１４）、Ｄｅｃａｐセルを挿入し（Ｓ１５）、ＥＣＯ配線を行なう（Ｓ１６）。
【００２２】
図５は、サイズの違うＤｅｃａｐセルを配置したときの容量値を示す図である。図５に示すように、セルの両サイドには隣接対策が必要であるため、小さいＤｅｃａｐセルを並べるよりも、大きなＤｅｃａｐセルを並べるほうがより大きな容量値を得ることができるようになる。
【００２３】
以上説明したように、本実施の形態における配置配線装置によれば、セル間の隙間を調整した後にＤｅｃａｐセルを挿入するようにしたので、面積あたりのＤｅｃａｐセルの容量値を大きくすることができ、効率的にＩＲ−Ｄｒｏｐを防止することが可能となった。
【００２４】
（第２の実施の形態）
第１の実施の形態においては、自動配置配線されるスタンダードセル（コア）領域全体のセルの隙間を調整するものであった。本発明の第２の実施の形態においては、最大ＩＲ−Ｄｒｏｐ領域のセルの隙間のみを調整するものである。
【００２５】
本発明の第２の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。
【００２６】
図６は、本発明の第２の実施に形態における配置配線装置による配置全体のイメージを示す図である。配置全体４１の中の最大ＩＲ−Ｄｒｏｐ領域４２に対してセル間の隙間の調整を行なう。
【００２７】
具体的には、図２に示すステップＳ２１で任意の大きさのＤｅｃａｐセルを挿入する際、およびステップＳ１７でＤｅｃａｐセルの挿入領域を調整する際に領域４２に限定してこれらの処理を行なう。これによって、最大ＩＲ−Ｄｒｏｐ領域に限定してＤｅｃａｐセルの容量値を増加させることができる。
【００２８】
以上説明したように、本実施の形態における配置配線装置によれば、最大ＩＲ−Ｄｒｏｐ領域に限定してＤｅｃａｐセルの挿入領域を調整するようにしたので、第１の実施の形態において説明した効果に加えて、トータルのＤｅｃａｐセルの挿入量を削減することができ、Ｄｅｃａｐセルのリーク電流値を削減することが可能となった。
【００２９】
（第３の実施の形態）
本発明の第３の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。
【００３０】
本実施の形態においては、図２に示すステップＳ１７でＤｅｃａｐセルの挿入領域を調整する際に、図６に示す領域４２以外の領域におけるセル間の隙間を任意のサイズに削減する。これによって、最大ＩＲ−Ｄｒｏｐ領域４２においてはＤｅｃａｐセルの容量値を増やしてＩＲ−Ｄｒｏｐを削減することができると共に、領域４２以外の領域においてはセル間の隙間を小さくすることができ、余分な配線を削減することができる。
【００３１】
以上説明したように、本実施の形態における配置配線装置によれば、最大ＩＲ−Ｄｒｏｐ領域４２以外の領域においてセル間の隙間を小さくするようにしたので、第２の実施の形態において説明した効果に加えて、余分な配線を削減することで配線容量を小さくして電力削減を図ることが可能となった。
【００３２】
（第４の実施の形態）
本発明の第４の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。
【００３３】
本実施の形態においては、図２に示すステップＳ２１で任意の大きさのＤｅｃａｐセルを挿入する際、およびステップＳ１７でＤｅｃａｐセルの挿入領域を調整する際に、電源供給元と動作率の高いモジュールとの間に集中的にＤｅｃａｐセルを挿入する。
【００３４】
以上説明したように、本実施の形態における配置配線装置によれば、電源供給元と動作率の高いモジュールとの間に集中的にＤｅｃａｐセルを挿入するようにしたので、第１の実施の形態において説明した効果に加えて、電源ライン（幹線、メッシュ）の動的なＩＲ−Ｄｒｏｐをさらに削減することが可能となった。
【００３５】
（第５の実施の形態）
本発明の第５の実施の形態における配置配線装置の構成は、図１に示す第１の実施の形態における配置配線装置の構成と同様である。したがって、重複する構成および近状の詳細な説明は繰り返さない。
【００３６】
図７は、本発明の第５の実施の形態における配置配線装置の処理手順を説明するためのフローチャートである。まず、配置配線装置は、論理回路に基づいてセルを配置し（Ｓ３１）、ＣＴＳ（クロック・ツリー合成）を行ない（Ｓ３２）、配線を行なう（Ｓ３３）。
【００３７】
このとき、並行してクロックライン（ＣＬＫライン）上のセル（クロックバッファ、ＦＦ）を抽出し、それらの周辺の領域に対して、第１の実施の形態と同様に、マクロセル間の間隔（隙間）が平均的に広くなるように配置する（Ｓ４１）。そして、ＣＴＳ（クロック・ツリー合成）を行ない（Ｓ４２）、配線を行なってＤＥＦ２１を生成する（Ｓ４３）。
【００３８】
次に、ＤＥＦ２１およびＬＥＦ２２に基づいてスクリプトを実行することにより、Ｄｅｃａｐセルの挿入領域を調整して、Ｄｅｃａｐセル挿入領域調整後のＤＥＦ２３を生成する（Ｓ４５）。そして、ＤＥＦ２３に基づいてＤｅｃａｐセルを挿入し（Ｓ３４）、ＥＣＯ配線を行なう（Ｓ３５）。
【００３９】
図８は、本発明の第５の実施に形態における配置配線装置による配置全体のイメージを示す図である。配置全体５１の中にクロック・ツリー５２が配置されている。また、図９（ａ）は、セル間の隙間調整を行なう前のセル配置を示す図である。図９（ａ）は、図８に示す配置全体５１の中の領域５３を拡大したものである。領域５３は、クロックラインの一部であるクロックバッファやＦＦを含む任意の領域を示している。セル間の隙間は、２〜１１ＵＡとなっている。なお、ａ〜ｆは、それぞれセルを示している。
【００４０】
図９（ｂ）は、セル間の隙間調整を行なった後のセル配置を示す図である。図９（ｂ）に示すように、クロックセル近辺のセル間の隙間が広がっている。なお、クロックセルは動かさないように設定しておき、クロック・ツリーのスキューを変えることなく、クロックセルを中心とした隙間に特定の大きなＤｅｃａｐセルを挿入することができる。
【００４１】
以上説明したように、本実施の形態における配置配線装置によれば、クロックセルを中心とした隙間に特定の大きなＤｅｃａｐセルを挿入することができるため、第１の実施の形態において説明した効果に加えて、動作率の高いクロックラインを中心に動的なＩＲ−Ｄｒｏｐの削減を図ることが可能となる。これによって、Ｄｅｃａｐセルの挿入量を削減できリーク電流を抑えることができると共に、さらに面積を削減することが可能となった。
【００４２】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４３】
１ コンピュータ本体、２ ディスプレイ装置、３ ＦＤドライブ、４ ＦＤ、５ キーボード、６ マウス、７ ＣＤ−ＲＯＭ装置、８ ＣＤ−ＲＯＭ装置、９ ネットワーク通信装置、２１，２３ ＤＥＦ、２２ ＬＥＦ。
【特許請求の範囲】
【請求項１】
デカップリング用の容量セルを挿入する配置配線装置であって、
複数のセルを配置した後、セル間の隙間が所定の大きさよりも小さい場合には前記セル間の隙間が前記所定の大きさ以上となるようにセルの配置を変更する配置手段と、
前記配置手段によって配置された前記複数のセルの間に前記容量セルを挿入する挿入手段と、
前記配置手段によって配置された前記複数のセルの配線を行なう配線手段とを含む、配置配線装置。
【請求項２】
前記配置手段は、動作率が高いセル領域を抽出し、該セル領域内のセル間の隙間が所定の大きさよりも小さい場合には前記セル間の隙間が前記所定の大きさ以上となるようにセルの配置を変更する、請求項１記載の配置配線装置。
【請求項３】
前記配置手段は、クロックライン上のセル領域を抽出し、該セル領域内のセル間の隙間が所定の大きさよりも小さい場合には前記セル間の隙間が前記所定の大きさ以上となるようにセルの配置を変更する、請求項１記載の配置配線装置。
【請求項１】
デカップリング用の容量セルを挿入する配置配線装置であって、
複数のセルを配置した後、セル間の隙間が所定の大きさよりも小さい場合には前記セル間の隙間が前記所定の大きさ以上となるようにセルの配置を変更する配置手段と、
前記配置手段によって配置された前記複数のセルの間に前記容量セルを挿入する挿入手段と、
前記配置手段によって配置された前記複数のセルの配線を行なう配線手段とを含む、配置配線装置。
【請求項２】
前記配置手段は、動作率が高いセル領域を抽出し、該セル領域内のセル間の隙間が所定の大きさよりも小さい場合には前記セル間の隙間が前記所定の大きさ以上となるようにセルの配置を変更する、請求項１記載の配置配線装置。
【請求項３】
前記配置手段は、クロックライン上のセル領域を抽出し、該セル領域内のセル間の隙間が所定の大きさよりも小さい場合には前記セル間の隙間が前記所定の大きさ以上となるようにセルの配置を変更する、請求項１記載の配置配線装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−４５３３９（Ｐ２０１３−４５３３９Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８３６２４（Ｐ２０１１−１８３６２４）
【出願日】平成２３年８月２５日（２０１１．８．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２５日（２０１１．８．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]