電子部品およびその製造方法
【課題】製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整する。
【解決手段】例えば積層セラミックコンデンサのような電子部品の内部電極1,2に少なくとも1本のスリット1a,1b,1c,2a,2b,2cを設ける。詳細には、電子部品全体の容量を増加させる場合に、スリット1a,1b,1c,2a,2b,2cの幅を内部電極1,2の厚さd1,d2のほぼ2倍より小さくする。電子部品全体の容量を減少させる場合に、スリット1a,1b,1c,2a,2b,2cの幅を内部電極1,2の厚さd1,d2のほぼ2倍より大きくする。
【解決手段】例えば積層セラミックコンデンサのような電子部品の内部電極1,2に少なくとも1本のスリット1a,1b,1c,2a,2b,2cを設ける。詳細には、電子部品全体の容量を増加させる場合に、スリット1a,1b,1c,2a,2b,2cの幅を内部電極1,2の厚さd1,d2のほぼ2倍より小さくする。電子部品全体の容量を減少させる場合に、スリット1a,1b,1c,2a,2b,2cの幅を内部電極1,2の厚さd1,d2のほぼ2倍より大きくする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、内部電極を具備する電子部品およびその製造方法に関し、特には、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる電子部品およびその製造方法に関する。
【0002】
詳細には、本発明は、例えばセラミックコンデンサ、インダクタ、チョークコイル、バリスタ、サーミスタ等のような電子部品およびその製造方法に関し、特には、電子部品全体の容量を大きくすることができ、電子部品全体の容量を高精度に調整することができる電子部品およびその製造方法に関する。
【背景技術】
【0003】
従来から、積層される層の数、内部電極の面積、隣接する内部電極の間の距離などを調整することによって、積層セラミックコンデンサ全体の容量が変化することが知られている。一方で、製品化される積層セラミックコンデンサには、品質上の制約などが存在するため、内部電極の面積あるいは隣接する内部電極の間の距離を調整することによって積層セラミックコンデンサ全体の容量を変更するのは、あまり好ましくないと言える。
【0004】
従って、従来においては、積層される層の数を増減することによって積層セラミックコンデンサ全体の容量を変更せざるを得なかった。ところが、積層される層の数を増減することによって積層セラミックコンデンサ全体の容量を変更する場合には、変更可能な積層セラミックコンデンサの容量の最小単位が、積層される層の1層分に相当する比較的大きい容量になってしまう。そのため、積層される層の数を増減することによっては、積層セラミックコンデンサ全体の容量を微調整して変更することができなかった。
【0005】
この課題を解決するために、特開2004−214257号公報に記載された積層セラミックコンデンサでは、ベタ電極の他に、格子状のグリッド電極が設けられている。つまり、特開2004−214257号公報に記載された積層セラミックコンデンサでは、ベタ電極が形成された誘電体層を積層する代わりに、格子状のグリッド電極が形成された誘電体層を積層することにより、積層セラミックコンデンサ全体の容量が、微調整して減少せしめられている。
【0006】
【特許文献1】特開2004−214257号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
ところが、特開2004−214257号公報に記載された積層セラミックコンデンサでは、積層セラミックコンデンサ全体の容量を微調整して変更することができるものの、ベタ電極の他に、格子状のグリッド電極を形成しなければならない。つまり、特開2004−214257号公報に記載された積層セラミックコンデンサを製造する場合には、ベタ電極を形成するための工程の他に、格子状のグリッド電極を形成するための工程を設けなければならない。その結果、特開2004−214257号公報に記載された積層セラミックコンデンサでは、格子状のグリッド電極を形成しなければならない分だけ製造コストが嵩んでしまう。
【0008】
詳細には、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極を形成しようとすると、格子状のグリッド電極を形成するための工程およびその準備をするための工程が増加してしまう。また、断線のおそれが比較的高い格子状のグリッド電極を検査するための工程が増加してしまう。つまり、特開2004−214257号公報に記載された積層セラミックコンデンサのように断線のおそれが比較的高い格子状のグリッド電極を形成すると、格子状のグリッド電極の断線に伴って品質・歩留まりが悪化し、生産性が低下するおそれが生じてしまう。
【課題を解決するための手段】
【0009】
本発明者等は上述した課題を解決するために鋭意研究を行った結果、製造コストの上昇を抑えつつ電子部品全体の容量を微調整するには、電子部品の内部電極にスリットを設けることが非常に有効であることを知見した。
【0010】
詳細には、内部電極に設けられたスリットの幅Δが、内部電極の厚さdの約2倍より小さくなるか、あるいは、大きくなるかによって、電子部品の物理的特性が変化する、つまり、電子部品全体の容量が増減することを知見した。
【0011】
具体的には、内部電極に設けられたスリットの幅Δが内部電極の厚さdの約2倍より小さい場合には、内部電極にスリットが設けられない場合、つまり、内部電極がベタ電極である場合よりも電子部品全体の容量が大きくなることを知見した。この理由としては、幅の狭いスリットを内部電極に形成することにより、内部電極全体の表面積が増加するためであると考えられる。
【0012】
一方、内部電極に設けられたスリットの幅Δが内部電極の厚さdの約2倍より大きい場合には、内部電極にスリットが設けられない場合よりも電子部品全体の容量が小さくなり、スリットの幅Δを大きくするに従って、電子部品全体の容量が小さくなることを知見した。この理由としては、幅の広いスリットを内部電極に形成することにより、内部電極全体の表面積が減少するためであると考えられる。
【0013】
つまり、内部電極がベタ電極である場合より電子部品全体の容量を大きくする場合には、内部電極に設けられるスリットの幅Δを内部電極の厚さdの約2倍より小さくすればよく、内部電極がベタ電極である場合より電子部品全体の容量を小さくする場合には、内部電極に設けられるスリットの幅Δを内部電極の厚さdの約2倍より大きくすればよいことを知見した。
【0014】
換言すれば、本発明は、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる電子部品およびその製造方法を提供することを目的とする。
【0015】
請求項1に記載の発明によれば、内部電極を具備する電子部品において、少なくとも1本のスリットを前記内部電極に設けたことを特徴とする電子部品が提供される。
【0016】
請求項2に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ2倍より小さくしたことを特徴とする請求項1に記載の電子部品が提供される。
【0017】
請求項3に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ2分の1にしたことを特徴とする請求項2に記載の電子部品が提供される。
【0018】
請求項4に記載の発明によれば、1個の内部電極に5本以上のスリットを形成したことを特徴とする請求項2又は3に記載の電子部品が提供される。
【0019】
請求項5に記載の発明によれば、半数以上の内部電極にスリットを形成したことを特徴とする請求項2〜4のいずれか一項に記載の電子部品が提供される。
【0020】
請求項6に記載の発明によれば、全部の内部電極にスリットを形成したことを特徴とする請求項5に記載の電子部品が提供される。
【0021】
請求項7に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ2倍より大きくしたことを特徴とする請求項1に記載の電子部品が提供される。
【0022】
請求項8に記載の発明によれば、前記内部電極が積層セラミックコンデンサの内部電極であることを特徴とする請求項1〜7のいずれか一項に記載の電子部品が提供される。
【0023】
請求項9に記載の発明によれば、ベタ電極を形成し、次いで、前記ベタ電極上に少なくとも1本のスリットを形成することにより、前記内部電極を形成することを特徴とする請求項1〜8のいずれか一項に記載の電子部品の製造方法が提供される。
【発明の効果】
【0024】
請求項1に記載の電子部品では、少なくとも1本のスリットが内部電極に設けられている。そのため、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる。
【0025】
詳細には、請求項1に記載の電子部品によれば、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも製造コストの上昇を抑えることができ、また、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成されるのに伴って、電極の品質上の信頼性が低下してしまうおそれを回避することができる。
【0026】
つまり、請求項1に記載の電子部品によれば、特開2004−214257号公報に記載された積層セラミックコンデンサを製造する場合のように工数が増加したり、作業性が悪化したりするのを回避することができる。また、請求項1に記載の電子部品によれば、内部電極にスリットを形成するという簡単な方法によって、電子部品全体の容量を増加させることができ、電子部品全体の容量を高精度に調整することができる。
【0027】
請求項2〜5に記載の電子部品では、スリットの幅が内部電極の厚さのほぼ2倍より小さくされている。好ましくは、スリットの幅が内部電極の厚さのほぼ2分の1にされている。更に好ましくは、1個の内部電極に5本以上のスリットが形成されている。また、好ましくは、半数以上の内部電極にスリットが形成されている。つまり、請求項2〜5に記載の電子部品では、内部電極の厚さのほぼ2倍より小さい幅のスリットを内部電極に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、電子部品全体の容量を増加させることができる。
【0028】
請求項6に記載の電子部品では、全部の内部電極にスリットが形成されている。そのため、半数の内部電極にスリットが形成されている場合よりも、電子部品全体の容量を増加させることができる。
【0029】
請求項7に記載の電子部品では、スリットの幅が内部電極の厚さのほぼ2倍より大きくされている。つまり、請求項7に記載の電子部品では、内部電極の厚さのほぼ2倍より大きい幅のスリットを内部電極に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、電子部品全体の容量を減少させることができる。
【0030】
請求項8に記載の電子部品では、少なくとも1本のスリットが積層セラミックコンデンサの内部電極に設けられている。そのため、積層セラミックコンデンサ全体の容量を容易に調整することができる。
【0031】
詳細には、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも、積層セラミックコンデンサ全体の容量を調整するのに要するコストの上昇を抑えることができ、また、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成されるのに伴って、電極の品質上の信頼性が低下してしまうおそれを回避することができる。
【0032】
請求項9に記載の電子部品の製造方法では、ベタ電極を形成し、次いで、そのベタ電極上に少なくとも1本のスリットを形成することにより、内部電極が形成される。そのため、例えばスリットの幅に相当する間隔をあけて複数の電極が印刷される場合よりも、幅の狭いスリットを高精度に形成することができる。
【0033】
電子部品全体の容量を増加させることができ、電子部品全体の容量を高精度に調整することができる請求項1〜9に記載された本発明は、特に積層セラミックコンデンサに適用されるのに適している。
【発明を実施するための最良の形態】
【0034】
以下、本発明の電子部品の第1の実施形態について説明する。図1は第1の実施形態の電子部品としての積層セラミックコンデンサを概略的に示した斜視図、図2は第1の実施形態の電子部品としての積層セラミックコンデンサを図1の前側から見た断面図、図3は第1の実施形態の電子部品としての積層セラミックコンデンサを図1の右側から見た断面図である。
【0035】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサは、内部電極1にスリット1a,1b,1cが形成され、内部電極2にスリット2a,2b,2cが形成される点を除き、例えば特開2004−214257号公報に記載された積層セラミックコンデンサの製造方法のような公知の製造方法と同様の製造方法によって製造される。
【0036】
図4は従来の積層セラミックコンデンサを概略的に示した斜視図、図5は従来の積層セラミックコンデンサを図4の前側から見た断面図、図6は従来の積層セラミックコンデンサを図4の右側から見た断面図である。
【0037】
図4〜図6に示す従来の積層セラミックコンデンサが製造される場合には、内部電極1’,2’の材料として例えば銅が用いられ、内部電極1’,2’を内装する例えばグリーンシートのような誘電体層7の材料として、例えばチタン酸バリウムが用いられる。同様に、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサが製造される場合にも、内部電極1,2の材料として例えば銅が用いられ、内部電極1,2を内装する例えばグリーンシートのような誘電体層7の材料として、例えばチタン酸バリウムが用いられる。詳細には、内部電極1,2を内装する誘電体層7の材料として、例えばεr=80,BaO−TiO2−(Sm2O3−La2O3−Nd2O3)−Bi2O3系のものが用いられる。
【0038】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサには、外部電極(図示せず)を形成することも可能である。好ましくは、例えばAg,Ag/Pd,Cu,Ni等の導電性金属を主成分とし、ガラスフリット、樹脂バインダおよび溶剤で調製した導電性ペースト、銀メッキ液等を使用して、外部電極(図示せず)が形成される。
【0039】
図4〜図6に示す従来の積層セラミックコンデンサが製造される場合、内部電極1’,2’は、例えばPdペーストをスクリーン印刷することにより、誘電体層7をほぼ覆うようにベタ電極として形成される。一方、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサが製造される場合、内部電極1,2は、まず最初に、図4〜図6に示す従来の積層セラミックコンデンサの場合と同様に、例えばPdペーストをスクリーン印刷することにより、誘電体層7をほぼ覆うようにベタ電極が形成される。次いで、例えばYAGレーザ等の赤外波長より短い発振波長を有するレーザ加工機により、1μmオーダの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを有するスリット1a,1b,1c,2a,2b,2cがベタ電極に形成され、縞状の内部電極1,2が完成する。
【0040】
詳細には、第1の実施形態の電子部品としての積層セラミックコンデンサでは、図1および図2に示すように、幅Δ1aを有するスリット1aと、幅Δ1bを有するスリット1bと、幅Δ1bを有するスリット1bとが、厚さd1の内部電極1に形成されている。スリット1a,1b,1cが内部電極1に形成されると、内部電極1の表面積は、スリット1a,1b,1cが形成される前に比べ、(2×Δ1a×L1)+(2×Δ1b×L1)+(2×Δ1c×L1)+(2×Δ1a×d1)+(2×Δ1b×d1)+(2×Δ1c×d1)だけ減少し、(6×d1×L1)だけ増加する。
【0041】
つまり、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが比較的大きく、内部電極1の厚さd1が比較的小さい場合には、スリット1a,1b,1cが内部電極1に形成されるのに伴って、内部電極1の表面積が減少する。一方、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが比較的小さく、内部電極1の厚さd1が比較的大きい場合には、スリット1a,1b,1cが内部電極1に形成されるのに伴って、内部電極1の表面積が増加する。
【0042】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示す従来の積層セラミックコンデンサよりも内部電極1の表面積を増加させるために、幅Δ1a,Δ1b,Δ1cが比較的小さいスリット1a,1b,1cが、内部電極1に形成されている。詳細には、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが、内部電極1の厚さd1のほぼ2倍より小さく設定されている。
【0043】
同様に、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示す従来の積層セラミックコンデンサよりも内部電極2の表面積を増加させるために、幅Δ2a,Δ2b,Δ2cが比較的小さいスリット2a,2b,2cが、内部電極2に形成されている。詳細には、スリット2a,2b,2cの幅Δ2a,Δ2b,Δ2cが、内部電極2の厚さd2のほぼ2倍より小さく設定されている。
【0044】
その結果、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示す従来の積層セラミックコンデンサよりも、積層セラミックコンデンサ全体の容量が増加せしめられている。
【0045】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサよりも積層セラミックコンデンサ全体の容量を増加させることが要求される場合には、例えばスリット1a,1b,1c,2a,2b,2c以外にもスリットを形成すること、スリット1a,1b,1c,2a,2b,2cの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを減少させることなどが行われる。
【0046】
一方、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサよりも積層セラミックコンデンサ全体の容量を減少させることが要求される場合には、例えばスリット1a,1b,1c,2a,2b,2cの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを増加させることなどが行われる。
【0047】
また、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサ全体の容量を微調整する場合には、例えばスリット1a,1b,1c,2a,2b,2cの数を増減させること、スリット1a,1b,1c,2a,2b,2cの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを増減させることなどが行われる。
【0048】
上述したように、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、3本のスリット1a,1b,1cが内部電極1に設けられ、3本のスリット2a,2b,2cが内部電極2に設けられている。そのため、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも製造コストの上昇を抑えつつ、積層セラミックコンデンサ全体の容量を容易に調整することができる。
【0049】
また、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが内部電極1の厚さd1のほぼ2倍より小さくされ、スリット2a,2b,2cの幅Δ2a,Δ2b,Δ2cが内部電極2の厚さd2のほぼ2倍より小さくされている。そのため、内部電極1,2の厚さd1、d2のほぼ2倍より小さい幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cのスリット1a,1b,1c,2a,2b,2cを内部電極1,2に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、積層セラミックコンデンサ全体の容量を増加させることができる。
【0050】
更に、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、全部の内部電極1,2にスリット1a,1b,1c,2a,2b,2cが形成されている。そのため、半数の内部電極にスリットが形成されている場合よりも、積層セラミックコンデンサ全体の容量を増加させることができる。
【0051】
また、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、まず最初に、ベタ電極を形成し、次いで、そのベタ電極上に3本のスリット1a,1b,1c,2a,2b,2cを形成することにより、内部電極1,2が形成される。そのため、例えばスリットの幅に相当する間隔をあけて複数の電極が印刷される場合よりも、幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cの狭いスリット1a,1b,1c,2a,2b,2cを高精度に形成することができる。
【0052】
以下、本発明の電子部品の第2の実施形態について説明する。図7は第2の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。第2の実施形態の電子部品としての積層セラミックコンデンサは、後述する点を除き、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様に構成されている。従って、第2の実施形態の電子部品としての積層セラミックコンデンサによれば、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様の効果を奏することができる。
【0053】
図1〜図3に示した第1の実施形態の電子部品としての積層セラミックコンデンサでは、2層の内部電極1,2が設けられているが、第2の実施形態の電子部品としての積層セラミックコンデンサでは、図7に示すように、6層の内部電極1,2,3,4,5,6が設けられている。
【0054】
また、図1〜図3に示した第1の実施形態の電子部品としての積層セラミックコンデンサでは、すべての内部電極1,2にスリット1a,1b,1c,2a,2b,2cが設けられているが、第2の実施形態の電子部品としての積層セラミックコンデンサでは、図7に示すように、6層の内部電極1,2,3,4,5,6のうちの半数の内部電極1,3,5にスリット1a,1b,1c,3a,3b,3c,5a,5b,5cが設けられており、半数の内部電極2,4,6はベタ電極として形成されている。
【0055】
以下、本発明の電子部品の第3の実施形態について説明する。図8は第3の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。第3の実施形態の電子部品としての積層セラミックコンデンサは、後述する点を除き、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様に構成されている。従って、第3の実施形態の電子部品としての積層セラミックコンデンサによれば、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様の効果を奏することができる。
【0056】
図1〜図3に示した第1の実施形態の電子部品としての積層セラミックコンデンサでは、2層の内部電極1,2が設けられているが、第3の実施形態の電子部品としての積層セラミックコンデンサでは、図8に示すように、6層の内部電極1,2,3,4,5,6が設けられている。
【0057】
また、第3の実施形態の電子部品としての積層セラミックコンデンサでは、図8に示すように、すべての内部電極1,2,3,4,5,6にスリット1a,1b,1c,2a,2b,2c,3a,3b,3c,4a,4b,4c,5a,5b,5c,6a,6b,6cが設けられている。
【0058】
第1から第3の実施形態の電子部品としての積層セラミックコンデンサでは、上述したようにレーザ加工機を用いてベタ電極にスリットを形成することによってスリット1a,1b,1c付きの内部電極1が形成されているが、内部電極の厚さが比較的厚く、内部電極のスリットの幅が比較的広い第4の実施形態の電子部品としての積層セラミックコンデンサでは、印刷機を用いて複数の縞状の内部電極を印刷することによって、スリット付きの内部電極を形成することも可能である。
【0059】
第5の実施形態の電子部品としての積層セラミックコンデンサでは、内部電極の層の数を変更したり、内部電極のスリットの幅を変更したりすることにより、積層セラミックコンデンサ全体の容量を任意の容量に変更することができる。
【0060】
第1から第5の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示したような従来の積層セラミックコンデンサのベタ電極としての内部電極1’,2’を形成するための工程、および、図4〜図6に示したような従来の積層セラミックコンデンサの積層工程をそのまま流用することができる。そのため、特開2004−214257号公報に記載された積層セラミックコンデンサの場合のように格子状のグリッド電極を形成するための工程を新たに追加する必要がない。つまり、第1から第5の実施形態の電子部品としての積層セラミックコンデンサによれば、例えば格子状のグリッド電極のような新たな内部電極を形成するための印刷パターンを追加する必要なく、積層セラミックコンデンサ全体の容量を高精度に調整することができる。
【実施例】
【0061】
【表1】
【0062】
表1は、比較例1、実施例1、実施例2、実施例3、実施例4および実施例5を比較して示した表である。
【0063】
〔比較例1〕
図9は比較例1の積層セラミックコンデンサを前側から見た図5と同様の断面図である。比較例1の積層セラミックコンデンサでは、ベタ電極としての内部電極1,2を形成した。また、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を1.7E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。更に、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。その結果、比較例1の積層セラミックコンデンサ全体の容量が1.0(pF)になった。
【0064】
〔実施例1〕
図10は実施例1の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例1の積層セラミックコンデンサでは、5本のスリット1a,1b,1c,1d,1eを有する内部電極1と、ベタ電極としての内部電極2とを形成した。また、スリット1a,1b,1c,1d,1eの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1eの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を1.9E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0065】
つまり、実施例1の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1eの幅を内部電極1の厚さの2倍より小さく設定した。詳細には、実施例1の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1eの幅を内部電極1の厚さの2分の1に設定した。その結果、実施例1の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例1の積層セラミックコンデンサ全体の容量が、比較例1の積層セラミックコンデンサ全体の容量より増加し、1.1(pF)になった。
【0066】
〔実施例2〕
図11は実施例2の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例2の積層セラミックコンデンサでは、10本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jを有する内部電極1と、ベタ電極としての内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を2.1E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0067】
つまり、実施例2の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの幅を内部電極1の厚さの2倍より小さく設定した。詳細には、実施例2の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの幅を内部電極1の厚さの2分の1に設定した。その結果、実施例2の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1および実施例1の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例2の積層セラミックコンデンサ全体の容量が、比較例1および実施例1の積層セラミックコンデンサ全体の容量より増加し、1.2(pF)になった。
【0068】
〔実施例3〕
図12は実施例3の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例3の積層セラミックコンデンサでは、10本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jを有する内部電極1と、10本のスリット2a,2b,2c,2d,2e,2f,2g,2h,2i,2jを有する内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を2.5E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0069】
つまり、実施例3の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの2倍より小さく設定した。詳細には、実施例3の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの2分の1に設定した。その結果、実施例3の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1、実施例1および実施例2の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例3の積層セラミックコンデンサ全体の容量が、比較例1、実施例1および実施例2の積層セラミックコンデンサ全体の容量より増加し、1.5(pF)になった。
【0070】
〔実施例4〕
図13は実施例4の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例4の積層セラミックコンデンサでは、20本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1tを有する内部電極1と、20本のスリット2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tを有する内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を3.3E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0071】
つまり、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの幅を内部電極1,2の厚さの2倍より小さく設定した。詳細には、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの幅を内部電極1,2の厚さの2分の1に設定した。その結果、実施例4の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1、実施例1、実施例2および実施例3の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例4の積層セラミックコンデンサ全体の容量が、比較例1、実施例1、実施例2および実施例3の積層セラミックコンデンサ全体の容量より増加し、2.0(pF)になった。
【0072】
〔実施例5〕
実施例5の積層セラミックコンデンサは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅および内部電極1,2の実効電極面積が異なる点を除き、図12に示した実施例3の積層セラミックコンデンサと同様に構成されている。
【0073】
詳細には、図12に示すように、実施例5の積層セラミックコンデンサでは、10本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jを有する内部電極1と、10本のスリット2a,2b,2c,2d,2e,2f,2g,2h,2i,2jを有する内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を3.5E−06(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を8.7E−09(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0074】
つまり、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの2倍より大きく設定した。詳細には、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの3.5倍に設定した。その結果、実施例4の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1の積層セラミックコンデンサの内部電極1,2の実効電極面積より小さくなり、それにより、実施例3の積層セラミックコンデンサ全体の容量が、比較例1の積層セラミックコンデンサ全体の容量より減少し、0.5(pF)になった。
【図面の簡単な説明】
【0075】
【図1】第1の実施形態の電子部品としての積層セラミックコンデンサを概略的に示した斜視図である。
【図2】第1の実施形態の電子部品としての積層セラミックコンデンサを図1の前側から見た断面図である。
【図3】第1の実施形態の電子部品としての積層セラミックコンデンサを図1の右側から見た断面図である。
【図4】従来の積層セラミックコンデンサを概略的に示した斜視図である。
【図5】従来の積層セラミックコンデンサを図4の前側から見た断面図である。
【図6】従来の積層セラミックコンデンサを図4の右側から見た断面図である。
【図7】第2の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図8】第3の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図9】比較例1の積層セラミックコンデンサを前側から見た図5と同様の断面図である。
【図10】実施例1の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図11】実施例2の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図12】実施例3の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図13】実施例4の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【符号の説明】
【0076】
1 内部電極
1a,1b,1c,1d,1e,1f,1g,1h,1i,1j スリット
1k,1l,1m,1n,1o,1p,1q,1r,1s,1t スリット
2 内部電極
2a,2b,2c,2d,2e,2f,2g,2h,2i,2j スリット
2k,2l,2m,2n,2o,2p,2q,2r,2s,2t スリット
7 誘電体層
【技術分野】
【0001】
本発明は、内部電極を具備する電子部品およびその製造方法に関し、特には、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる電子部品およびその製造方法に関する。
【0002】
詳細には、本発明は、例えばセラミックコンデンサ、インダクタ、チョークコイル、バリスタ、サーミスタ等のような電子部品およびその製造方法に関し、特には、電子部品全体の容量を大きくすることができ、電子部品全体の容量を高精度に調整することができる電子部品およびその製造方法に関する。
【背景技術】
【0003】
従来から、積層される層の数、内部電極の面積、隣接する内部電極の間の距離などを調整することによって、積層セラミックコンデンサ全体の容量が変化することが知られている。一方で、製品化される積層セラミックコンデンサには、品質上の制約などが存在するため、内部電極の面積あるいは隣接する内部電極の間の距離を調整することによって積層セラミックコンデンサ全体の容量を変更するのは、あまり好ましくないと言える。
【0004】
従って、従来においては、積層される層の数を増減することによって積層セラミックコンデンサ全体の容量を変更せざるを得なかった。ところが、積層される層の数を増減することによって積層セラミックコンデンサ全体の容量を変更する場合には、変更可能な積層セラミックコンデンサの容量の最小単位が、積層される層の1層分に相当する比較的大きい容量になってしまう。そのため、積層される層の数を増減することによっては、積層セラミックコンデンサ全体の容量を微調整して変更することができなかった。
【0005】
この課題を解決するために、特開2004−214257号公報に記載された積層セラミックコンデンサでは、ベタ電極の他に、格子状のグリッド電極が設けられている。つまり、特開2004−214257号公報に記載された積層セラミックコンデンサでは、ベタ電極が形成された誘電体層を積層する代わりに、格子状のグリッド電極が形成された誘電体層を積層することにより、積層セラミックコンデンサ全体の容量が、微調整して減少せしめられている。
【0006】
【特許文献1】特開2004−214257号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
ところが、特開2004−214257号公報に記載された積層セラミックコンデンサでは、積層セラミックコンデンサ全体の容量を微調整して変更することができるものの、ベタ電極の他に、格子状のグリッド電極を形成しなければならない。つまり、特開2004−214257号公報に記載された積層セラミックコンデンサを製造する場合には、ベタ電極を形成するための工程の他に、格子状のグリッド電極を形成するための工程を設けなければならない。その結果、特開2004−214257号公報に記載された積層セラミックコンデンサでは、格子状のグリッド電極を形成しなければならない分だけ製造コストが嵩んでしまう。
【0008】
詳細には、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極を形成しようとすると、格子状のグリッド電極を形成するための工程およびその準備をするための工程が増加してしまう。また、断線のおそれが比較的高い格子状のグリッド電極を検査するための工程が増加してしまう。つまり、特開2004−214257号公報に記載された積層セラミックコンデンサのように断線のおそれが比較的高い格子状のグリッド電極を形成すると、格子状のグリッド電極の断線に伴って品質・歩留まりが悪化し、生産性が低下するおそれが生じてしまう。
【課題を解決するための手段】
【0009】
本発明者等は上述した課題を解決するために鋭意研究を行った結果、製造コストの上昇を抑えつつ電子部品全体の容量を微調整するには、電子部品の内部電極にスリットを設けることが非常に有効であることを知見した。
【0010】
詳細には、内部電極に設けられたスリットの幅Δが、内部電極の厚さdの約2倍より小さくなるか、あるいは、大きくなるかによって、電子部品の物理的特性が変化する、つまり、電子部品全体の容量が増減することを知見した。
【0011】
具体的には、内部電極に設けられたスリットの幅Δが内部電極の厚さdの約2倍より小さい場合には、内部電極にスリットが設けられない場合、つまり、内部電極がベタ電極である場合よりも電子部品全体の容量が大きくなることを知見した。この理由としては、幅の狭いスリットを内部電極に形成することにより、内部電極全体の表面積が増加するためであると考えられる。
【0012】
一方、内部電極に設けられたスリットの幅Δが内部電極の厚さdの約2倍より大きい場合には、内部電極にスリットが設けられない場合よりも電子部品全体の容量が小さくなり、スリットの幅Δを大きくするに従って、電子部品全体の容量が小さくなることを知見した。この理由としては、幅の広いスリットを内部電極に形成することにより、内部電極全体の表面積が減少するためであると考えられる。
【0013】
つまり、内部電極がベタ電極である場合より電子部品全体の容量を大きくする場合には、内部電極に設けられるスリットの幅Δを内部電極の厚さdの約2倍より小さくすればよく、内部電極がベタ電極である場合より電子部品全体の容量を小さくする場合には、内部電極に設けられるスリットの幅Δを内部電極の厚さdの約2倍より大きくすればよいことを知見した。
【0014】
換言すれば、本発明は、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる電子部品およびその製造方法を提供することを目的とする。
【0015】
請求項1に記載の発明によれば、内部電極を具備する電子部品において、少なくとも1本のスリットを前記内部電極に設けたことを特徴とする電子部品が提供される。
【0016】
請求項2に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ2倍より小さくしたことを特徴とする請求項1に記載の電子部品が提供される。
【0017】
請求項3に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ2分の1にしたことを特徴とする請求項2に記載の電子部品が提供される。
【0018】
請求項4に記載の発明によれば、1個の内部電極に5本以上のスリットを形成したことを特徴とする請求項2又は3に記載の電子部品が提供される。
【0019】
請求項5に記載の発明によれば、半数以上の内部電極にスリットを形成したことを特徴とする請求項2〜4のいずれか一項に記載の電子部品が提供される。
【0020】
請求項6に記載の発明によれば、全部の内部電極にスリットを形成したことを特徴とする請求項5に記載の電子部品が提供される。
【0021】
請求項7に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ2倍より大きくしたことを特徴とする請求項1に記載の電子部品が提供される。
【0022】
請求項8に記載の発明によれば、前記内部電極が積層セラミックコンデンサの内部電極であることを特徴とする請求項1〜7のいずれか一項に記載の電子部品が提供される。
【0023】
請求項9に記載の発明によれば、ベタ電極を形成し、次いで、前記ベタ電極上に少なくとも1本のスリットを形成することにより、前記内部電極を形成することを特徴とする請求項1〜8のいずれか一項に記載の電子部品の製造方法が提供される。
【発明の効果】
【0024】
請求項1に記載の電子部品では、少なくとも1本のスリットが内部電極に設けられている。そのため、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる。
【0025】
詳細には、請求項1に記載の電子部品によれば、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも製造コストの上昇を抑えることができ、また、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成されるのに伴って、電極の品質上の信頼性が低下してしまうおそれを回避することができる。
【0026】
つまり、請求項1に記載の電子部品によれば、特開2004−214257号公報に記載された積層セラミックコンデンサを製造する場合のように工数が増加したり、作業性が悪化したりするのを回避することができる。また、請求項1に記載の電子部品によれば、内部電極にスリットを形成するという簡単な方法によって、電子部品全体の容量を増加させることができ、電子部品全体の容量を高精度に調整することができる。
【0027】
請求項2〜5に記載の電子部品では、スリットの幅が内部電極の厚さのほぼ2倍より小さくされている。好ましくは、スリットの幅が内部電極の厚さのほぼ2分の1にされている。更に好ましくは、1個の内部電極に5本以上のスリットが形成されている。また、好ましくは、半数以上の内部電極にスリットが形成されている。つまり、請求項2〜5に記載の電子部品では、内部電極の厚さのほぼ2倍より小さい幅のスリットを内部電極に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、電子部品全体の容量を増加させることができる。
【0028】
請求項6に記載の電子部品では、全部の内部電極にスリットが形成されている。そのため、半数の内部電極にスリットが形成されている場合よりも、電子部品全体の容量を増加させることができる。
【0029】
請求項7に記載の電子部品では、スリットの幅が内部電極の厚さのほぼ2倍より大きくされている。つまり、請求項7に記載の電子部品では、内部電極の厚さのほぼ2倍より大きい幅のスリットを内部電極に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、電子部品全体の容量を減少させることができる。
【0030】
請求項8に記載の電子部品では、少なくとも1本のスリットが積層セラミックコンデンサの内部電極に設けられている。そのため、積層セラミックコンデンサ全体の容量を容易に調整することができる。
【0031】
詳細には、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも、積層セラミックコンデンサ全体の容量を調整するのに要するコストの上昇を抑えることができ、また、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成されるのに伴って、電極の品質上の信頼性が低下してしまうおそれを回避することができる。
【0032】
請求項9に記載の電子部品の製造方法では、ベタ電極を形成し、次いで、そのベタ電極上に少なくとも1本のスリットを形成することにより、内部電極が形成される。そのため、例えばスリットの幅に相当する間隔をあけて複数の電極が印刷される場合よりも、幅の狭いスリットを高精度に形成することができる。
【0033】
電子部品全体の容量を増加させることができ、電子部品全体の容量を高精度に調整することができる請求項1〜9に記載された本発明は、特に積層セラミックコンデンサに適用されるのに適している。
【発明を実施するための最良の形態】
【0034】
以下、本発明の電子部品の第1の実施形態について説明する。図1は第1の実施形態の電子部品としての積層セラミックコンデンサを概略的に示した斜視図、図2は第1の実施形態の電子部品としての積層セラミックコンデンサを図1の前側から見た断面図、図3は第1の実施形態の電子部品としての積層セラミックコンデンサを図1の右側から見た断面図である。
【0035】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサは、内部電極1にスリット1a,1b,1cが形成され、内部電極2にスリット2a,2b,2cが形成される点を除き、例えば特開2004−214257号公報に記載された積層セラミックコンデンサの製造方法のような公知の製造方法と同様の製造方法によって製造される。
【0036】
図4は従来の積層セラミックコンデンサを概略的に示した斜視図、図5は従来の積層セラミックコンデンサを図4の前側から見た断面図、図6は従来の積層セラミックコンデンサを図4の右側から見た断面図である。
【0037】
図4〜図6に示す従来の積層セラミックコンデンサが製造される場合には、内部電極1’,2’の材料として例えば銅が用いられ、内部電極1’,2’を内装する例えばグリーンシートのような誘電体層7の材料として、例えばチタン酸バリウムが用いられる。同様に、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサが製造される場合にも、内部電極1,2の材料として例えば銅が用いられ、内部電極1,2を内装する例えばグリーンシートのような誘電体層7の材料として、例えばチタン酸バリウムが用いられる。詳細には、内部電極1,2を内装する誘電体層7の材料として、例えばεr=80,BaO−TiO2−(Sm2O3−La2O3−Nd2O3)−Bi2O3系のものが用いられる。
【0038】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサには、外部電極(図示せず)を形成することも可能である。好ましくは、例えばAg,Ag/Pd,Cu,Ni等の導電性金属を主成分とし、ガラスフリット、樹脂バインダおよび溶剤で調製した導電性ペースト、銀メッキ液等を使用して、外部電極(図示せず)が形成される。
【0039】
図4〜図6に示す従来の積層セラミックコンデンサが製造される場合、内部電極1’,2’は、例えばPdペーストをスクリーン印刷することにより、誘電体層7をほぼ覆うようにベタ電極として形成される。一方、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサが製造される場合、内部電極1,2は、まず最初に、図4〜図6に示す従来の積層セラミックコンデンサの場合と同様に、例えばPdペーストをスクリーン印刷することにより、誘電体層7をほぼ覆うようにベタ電極が形成される。次いで、例えばYAGレーザ等の赤外波長より短い発振波長を有するレーザ加工機により、1μmオーダの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを有するスリット1a,1b,1c,2a,2b,2cがベタ電極に形成され、縞状の内部電極1,2が完成する。
【0040】
詳細には、第1の実施形態の電子部品としての積層セラミックコンデンサでは、図1および図2に示すように、幅Δ1aを有するスリット1aと、幅Δ1bを有するスリット1bと、幅Δ1bを有するスリット1bとが、厚さd1の内部電極1に形成されている。スリット1a,1b,1cが内部電極1に形成されると、内部電極1の表面積は、スリット1a,1b,1cが形成される前に比べ、(2×Δ1a×L1)+(2×Δ1b×L1)+(2×Δ1c×L1)+(2×Δ1a×d1)+(2×Δ1b×d1)+(2×Δ1c×d1)だけ減少し、(6×d1×L1)だけ増加する。
【0041】
つまり、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが比較的大きく、内部電極1の厚さd1が比較的小さい場合には、スリット1a,1b,1cが内部電極1に形成されるのに伴って、内部電極1の表面積が減少する。一方、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが比較的小さく、内部電極1の厚さd1が比較的大きい場合には、スリット1a,1b,1cが内部電極1に形成されるのに伴って、内部電極1の表面積が増加する。
【0042】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示す従来の積層セラミックコンデンサよりも内部電極1の表面積を増加させるために、幅Δ1a,Δ1b,Δ1cが比較的小さいスリット1a,1b,1cが、内部電極1に形成されている。詳細には、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが、内部電極1の厚さd1のほぼ2倍より小さく設定されている。
【0043】
同様に、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示す従来の積層セラミックコンデンサよりも内部電極2の表面積を増加させるために、幅Δ2a,Δ2b,Δ2cが比較的小さいスリット2a,2b,2cが、内部電極2に形成されている。詳細には、スリット2a,2b,2cの幅Δ2a,Δ2b,Δ2cが、内部電極2の厚さd2のほぼ2倍より小さく設定されている。
【0044】
その結果、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示す従来の積層セラミックコンデンサよりも、積層セラミックコンデンサ全体の容量が増加せしめられている。
【0045】
図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサよりも積層セラミックコンデンサ全体の容量を増加させることが要求される場合には、例えばスリット1a,1b,1c,2a,2b,2c以外にもスリットを形成すること、スリット1a,1b,1c,2a,2b,2cの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを減少させることなどが行われる。
【0046】
一方、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサよりも積層セラミックコンデンサ全体の容量を減少させることが要求される場合には、例えばスリット1a,1b,1c,2a,2b,2cの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを増加させることなどが行われる。
【0047】
また、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサ全体の容量を微調整する場合には、例えばスリット1a,1b,1c,2a,2b,2cの数を増減させること、スリット1a,1b,1c,2a,2b,2cの幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cを増減させることなどが行われる。
【0048】
上述したように、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、3本のスリット1a,1b,1cが内部電極1に設けられ、3本のスリット2a,2b,2cが内部電極2に設けられている。そのため、特開2004−214257号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも製造コストの上昇を抑えつつ、積層セラミックコンデンサ全体の容量を容易に調整することができる。
【0049】
また、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、スリット1a,1b,1cの幅Δ1a,Δ1b,Δ1cが内部電極1の厚さd1のほぼ2倍より小さくされ、スリット2a,2b,2cの幅Δ2a,Δ2b,Δ2cが内部電極2の厚さd2のほぼ2倍より小さくされている。そのため、内部電極1,2の厚さd1、d2のほぼ2倍より小さい幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cのスリット1a,1b,1c,2a,2b,2cを内部電極1,2に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、積層セラミックコンデンサ全体の容量を増加させることができる。
【0050】
更に、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、全部の内部電極1,2にスリット1a,1b,1c,2a,2b,2cが形成されている。そのため、半数の内部電極にスリットが形成されている場合よりも、積層セラミックコンデンサ全体の容量を増加させることができる。
【0051】
また、図1〜図3に示す第1の実施形態の電子部品としての積層セラミックコンデンサでは、まず最初に、ベタ電極を形成し、次いで、そのベタ電極上に3本のスリット1a,1b,1c,2a,2b,2cを形成することにより、内部電極1,2が形成される。そのため、例えばスリットの幅に相当する間隔をあけて複数の電極が印刷される場合よりも、幅Δ1a,Δ1b,Δ1c,Δ2a,Δ2b,Δ2cの狭いスリット1a,1b,1c,2a,2b,2cを高精度に形成することができる。
【0052】
以下、本発明の電子部品の第2の実施形態について説明する。図7は第2の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。第2の実施形態の電子部品としての積層セラミックコンデンサは、後述する点を除き、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様に構成されている。従って、第2の実施形態の電子部品としての積層セラミックコンデンサによれば、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様の効果を奏することができる。
【0053】
図1〜図3に示した第1の実施形態の電子部品としての積層セラミックコンデンサでは、2層の内部電極1,2が設けられているが、第2の実施形態の電子部品としての積層セラミックコンデンサでは、図7に示すように、6層の内部電極1,2,3,4,5,6が設けられている。
【0054】
また、図1〜図3に示した第1の実施形態の電子部品としての積層セラミックコンデンサでは、すべての内部電極1,2にスリット1a,1b,1c,2a,2b,2cが設けられているが、第2の実施形態の電子部品としての積層セラミックコンデンサでは、図7に示すように、6層の内部電極1,2,3,4,5,6のうちの半数の内部電極1,3,5にスリット1a,1b,1c,3a,3b,3c,5a,5b,5cが設けられており、半数の内部電極2,4,6はベタ電極として形成されている。
【0055】
以下、本発明の電子部品の第3の実施形態について説明する。図8は第3の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。第3の実施形態の電子部品としての積層セラミックコンデンサは、後述する点を除き、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様に構成されている。従って、第3の実施形態の電子部品としての積層セラミックコンデンサによれば、上述した第1の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様の効果を奏することができる。
【0056】
図1〜図3に示した第1の実施形態の電子部品としての積層セラミックコンデンサでは、2層の内部電極1,2が設けられているが、第3の実施形態の電子部品としての積層セラミックコンデンサでは、図8に示すように、6層の内部電極1,2,3,4,5,6が設けられている。
【0057】
また、第3の実施形態の電子部品としての積層セラミックコンデンサでは、図8に示すように、すべての内部電極1,2,3,4,5,6にスリット1a,1b,1c,2a,2b,2c,3a,3b,3c,4a,4b,4c,5a,5b,5c,6a,6b,6cが設けられている。
【0058】
第1から第3の実施形態の電子部品としての積層セラミックコンデンサでは、上述したようにレーザ加工機を用いてベタ電極にスリットを形成することによってスリット1a,1b,1c付きの内部電極1が形成されているが、内部電極の厚さが比較的厚く、内部電極のスリットの幅が比較的広い第4の実施形態の電子部品としての積層セラミックコンデンサでは、印刷機を用いて複数の縞状の内部電極を印刷することによって、スリット付きの内部電極を形成することも可能である。
【0059】
第5の実施形態の電子部品としての積層セラミックコンデンサでは、内部電極の層の数を変更したり、内部電極のスリットの幅を変更したりすることにより、積層セラミックコンデンサ全体の容量を任意の容量に変更することができる。
【0060】
第1から第5の実施形態の電子部品としての積層セラミックコンデンサでは、図4〜図6に示したような従来の積層セラミックコンデンサのベタ電極としての内部電極1’,2’を形成するための工程、および、図4〜図6に示したような従来の積層セラミックコンデンサの積層工程をそのまま流用することができる。そのため、特開2004−214257号公報に記載された積層セラミックコンデンサの場合のように格子状のグリッド電極を形成するための工程を新たに追加する必要がない。つまり、第1から第5の実施形態の電子部品としての積層セラミックコンデンサによれば、例えば格子状のグリッド電極のような新たな内部電極を形成するための印刷パターンを追加する必要なく、積層セラミックコンデンサ全体の容量を高精度に調整することができる。
【実施例】
【0061】
【表1】
【0062】
表1は、比較例1、実施例1、実施例2、実施例3、実施例4および実施例5を比較して示した表である。
【0063】
〔比較例1〕
図9は比較例1の積層セラミックコンデンサを前側から見た図5と同様の断面図である。比較例1の積層セラミックコンデンサでは、ベタ電極としての内部電極1,2を形成した。また、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を1.7E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。更に、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。その結果、比較例1の積層セラミックコンデンサ全体の容量が1.0(pF)になった。
【0064】
〔実施例1〕
図10は実施例1の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例1の積層セラミックコンデンサでは、5本のスリット1a,1b,1c,1d,1eを有する内部電極1と、ベタ電極としての内部電極2とを形成した。また、スリット1a,1b,1c,1d,1eの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1eの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を1.9E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0065】
つまり、実施例1の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1eの幅を内部電極1の厚さの2倍より小さく設定した。詳細には、実施例1の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1eの幅を内部電極1の厚さの2分の1に設定した。その結果、実施例1の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例1の積層セラミックコンデンサ全体の容量が、比較例1の積層セラミックコンデンサ全体の容量より増加し、1.1(pF)になった。
【0066】
〔実施例2〕
図11は実施例2の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例2の積層セラミックコンデンサでは、10本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jを有する内部電極1と、ベタ電極としての内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を2.1E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0067】
つまり、実施例2の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの幅を内部電極1の厚さの2倍より小さく設定した。詳細には、実施例2の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jの幅を内部電極1の厚さの2分の1に設定した。その結果、実施例2の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1および実施例1の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例2の積層セラミックコンデンサ全体の容量が、比較例1および実施例1の積層セラミックコンデンサ全体の容量より増加し、1.2(pF)になった。
【0068】
〔実施例3〕
図12は実施例3の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例3の積層セラミックコンデンサでは、10本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jを有する内部電極1と、10本のスリット2a,2b,2c,2d,2e,2f,2g,2h,2i,2jを有する内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を2.5E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0069】
つまり、実施例3の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの2倍より小さく設定した。詳細には、実施例3の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの2分の1に設定した。その結果、実施例3の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1、実施例1および実施例2の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例3の積層セラミックコンデンサ全体の容量が、比較例1、実施例1および実施例2の積層セラミックコンデンサ全体の容量より増加し、1.5(pF)になった。
【0070】
〔実施例4〕
図13は実施例4の積層セラミックコンデンサを前側から見た図2と同様の断面図である。実施例4の積層セラミックコンデンサでは、20本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1tを有する内部電極1と、20本のスリット2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tを有する内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの幅を5.0E−07(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を3.3E−08(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0071】
つまり、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの幅を内部電極1,2の厚さの2倍より小さく設定した。詳細には、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,1k,1l,1m,1n,1o,1p,1q,1r,1s,1t,2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l,2m,2n,2o,2p,2q,2r,2s,2tの幅を内部電極1,2の厚さの2分の1に設定した。その結果、実施例4の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1、実施例1、実施例2および実施例3の積層セラミックコンデンサの内部電極1,2の実効電極面積より大きくなり、それにより、実施例4の積層セラミックコンデンサ全体の容量が、比較例1、実施例1、実施例2および実施例3の積層セラミックコンデンサ全体の容量より増加し、2.0(pF)になった。
【0072】
〔実施例5〕
実施例5の積層セラミックコンデンサは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅および内部電極1,2の実効電極面積が異なる点を除き、図12に示した実施例3の積層セラミックコンデンサと同様に構成されている。
【0073】
詳細には、図12に示すように、実施例5の積層セラミックコンデンサでは、10本のスリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1jを有する内部電極1と、10本のスリット2a,2b,2c,2d,2e,2f,2g,2h,2i,2jを有する内部電極2とを形成した。また、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を3.5E−06(m)に設定し、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの長さを2.8E−04(m)に設定した。更に、内部電極1,2の厚さを1.0E−06(m)に設定し、内部電極1,2の実効電極面積を8.7E−09(m2)に設定し、内部電極1と内部電極2との間の距離を1.2E−05(m)に設定した。また、比誘電率εr=80、真空誘電率ε0=8.9E−12、誘電率ε=7.1E−10に設定した。
【0074】
つまり、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの2倍より大きく設定した。詳細には、実施例4の積層セラミックコンデンサでは、スリット1a,1b,1c,1d,1e,1f,1g,1h,1i,1j,2a,2b,2c,2d,2e,2f,2g,2h,2i,2jの幅を内部電極1,2の厚さの3.5倍に設定した。その結果、実施例4の積層セラミックコンデンサの内部電極1,2の実効電極面積が、比較例1の積層セラミックコンデンサの内部電極1,2の実効電極面積より小さくなり、それにより、実施例3の積層セラミックコンデンサ全体の容量が、比較例1の積層セラミックコンデンサ全体の容量より減少し、0.5(pF)になった。
【図面の簡単な説明】
【0075】
【図1】第1の実施形態の電子部品としての積層セラミックコンデンサを概略的に示した斜視図である。
【図2】第1の実施形態の電子部品としての積層セラミックコンデンサを図1の前側から見た断面図である。
【図3】第1の実施形態の電子部品としての積層セラミックコンデンサを図1の右側から見た断面図である。
【図4】従来の積層セラミックコンデンサを概略的に示した斜視図である。
【図5】従来の積層セラミックコンデンサを図4の前側から見た断面図である。
【図6】従来の積層セラミックコンデンサを図4の右側から見た断面図である。
【図7】第2の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図8】第3の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図9】比較例1の積層セラミックコンデンサを前側から見た図5と同様の断面図である。
【図10】実施例1の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図11】実施例2の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図12】実施例3の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【図13】実施例4の積層セラミックコンデンサを前側から見た図2と同様の断面図である。
【符号の説明】
【0076】
1 内部電極
1a,1b,1c,1d,1e,1f,1g,1h,1i,1j スリット
1k,1l,1m,1n,1o,1p,1q,1r,1s,1t スリット
2 内部電極
2a,2b,2c,2d,2e,2f,2g,2h,2i,2j スリット
2k,2l,2m,2n,2o,2p,2q,2r,2s,2t スリット
7 誘電体層
【特許請求の範囲】
【請求項1】
内部電極を具備する電子部品において、少なくとも1本のスリットを前記内部電極に設けたことを特徴とする電子部品。
【請求項2】
スリットの幅を前記内部電極の厚さのほぼ2倍より小さくしたことを特徴とする請求項1に記載の電子部品。
【請求項3】
スリットの幅を前記内部電極の厚さのほぼ2分の1にしたことを特徴とする請求項2に記載の電子部品。
【請求項4】
1個の内部電極に5本以上のスリットを形成したことを特徴とする請求項2又は3に記載の電子部品。
【請求項5】
半数以上の内部電極にスリットを形成したことを特徴とする請求項2〜4のいずれか一項に記載の電子部品。
【請求項6】
全部の内部電極にスリットを形成したことを特徴とする請求項5に記載の電子部品。
【請求項7】
スリットの幅を前記内部電極の厚さのほぼ2倍より大きくしたことを特徴とする請求項1に記載の電子部品。
【請求項8】
前記内部電極が積層セラミックコンデンサの内部電極であることを特徴とする請求項1〜7のいずれか一項に記載の電子部品。
【請求項9】
ベタ電極を形成し、次いで、前記ベタ電極上に少なくとも1本のスリットを形成することにより、前記内部電極を形成することを特徴とする請求項1〜8のいずれか一項に記載の電子部品の製造方法。
【請求項1】
内部電極を具備する電子部品において、少なくとも1本のスリットを前記内部電極に設けたことを特徴とする電子部品。
【請求項2】
スリットの幅を前記内部電極の厚さのほぼ2倍より小さくしたことを特徴とする請求項1に記載の電子部品。
【請求項3】
スリットの幅を前記内部電極の厚さのほぼ2分の1にしたことを特徴とする請求項2に記載の電子部品。
【請求項4】
1個の内部電極に5本以上のスリットを形成したことを特徴とする請求項2又は3に記載の電子部品。
【請求項5】
半数以上の内部電極にスリットを形成したことを特徴とする請求項2〜4のいずれか一項に記載の電子部品。
【請求項6】
全部の内部電極にスリットを形成したことを特徴とする請求項5に記載の電子部品。
【請求項7】
スリットの幅を前記内部電極の厚さのほぼ2倍より大きくしたことを特徴とする請求項1に記載の電子部品。
【請求項8】
前記内部電極が積層セラミックコンデンサの内部電極であることを特徴とする請求項1〜7のいずれか一項に記載の電子部品。
【請求項9】
ベタ電極を形成し、次いで、前記ベタ電極上に少なくとも1本のスリットを形成することにより、前記内部電極を形成することを特徴とする請求項1〜8のいずれか一項に記載の電子部品の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2007−67185(P2007−67185A)
【公開日】平成19年3月15日(2007.3.15)
【国際特許分類】
【出願番号】特願2005−251548(P2005−251548)
【出願日】平成17年8月31日(2005.8.31)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】
【公開日】平成19年3月15日(2007.3.15)
【国際特許分類】
【出願日】平成17年8月31日(2005.8.31)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】
[ Back to top ]