電子部品を内蔵した積層プリント配線板及びその製造方法
【課題】複数の層に電子部品１２ａを内蔵させることを可能とする。
【解決手段】積層プリント配線板３ａは、第１配線板１１ａと、第１配線板１１ａに積層された第２配線板１１ｃと、第１配線板１１ａ及び第２配線板１１ｃの間に配置された電子部品１２ａと、電子部品１２ａの周囲に配置されたスペーサ１１ｂとを備える。スペーサ１１ｂとして、片方の面にのみ配線回路２３ｂが形成された、第１配線板１１ａ、第２配線板１１ｃと同様な片面基板を用いる。
【解決手段】積層プリント配線板３ａは、第１配線板１１ａと、第１配線板１１ａに積層された第２配線板１１ｃと、第１配線板１１ａ及び第２配線板１１ｃの間に配置された電子部品１２ａと、電子部品１２ａの周囲に配置されたスペーサ１１ｂとを備える。スペーサ１１ｂとして、片方の面にのみ配線回路２３ｂが形成された、第１配線板１１ａ、第２配線板１１ｃと同様な片面基板を用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を内蔵した積層プリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高機能化に伴って、機器に組み込まれる電子部品も小型化が進み、電子部品を実装するプリント配線板においても、高密度化、多層化が必要不可欠なものとなってきている。また、電子機器が扱う信号の周波数が高くなり、高密度化に加えて、高速伝送特性の向上が求められている。
【０００３】
これらの要求に応えるための技術として、ＥＷＬＰ（Embedded Wafer Level Package）というパッケージング技術がある（例えば、特許文献１参照）。ＥＷＬＰとは、ＷＬＣＳＰ（Wafer Level Chip Size Package）などの半導体構成体をプリント配線板に内蔵する技術である。ＥＷＬＰによれば、半導体素子の実装密度を大幅に向上させることができ、半導体素子間の配線長が短縮され、高速伝送特性を向上させることができる。しかし、ＥＷＬＰは、レジストマスクの作製及びめっき処理などの繰り返しによるビルドアップ工法を用いているため、製造工程の数が多く、製造時間が長くなり、製造コストが高くなる。更に、多層化の際に加熱プレス処理を要するために一部の絶縁樹脂層に複数回の熱履歴が加わり、樹脂が劣化しやすいという問題があった。
【０００４】
一方、ＷＬＣＳＰを複数のプリント配線板の層間に埋め込み、一括して加熱圧着処理を施すことにより半導体素子を内蔵した積層配線板を製造する技術が知られている（例えば、特許文献２参照）。特許文献２の一括積層工法を採用することにより、ＥＷＬＰに比べて製造工程の数を削減することが可能であり、絶縁樹脂層に対して加熱プレス処理を１回だけしか加えないので、樹脂の劣化を抑制することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−９５８３６号公報
【特許文献２】特開２００９−１４６９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献２に開示された積層配線板は、導体回路が外側に露出するように対向して配置された２つの片面の配線板と、この２つの配線板間に配された半導体素子と、この半導体素子の周囲に配されたスペーサとを有する。スペーサの両面には、配線回路が形成され、配線回路は貫通配線により導通されている。
【０００７】
このため、特許文献２に開示された複数の積層配線板を更に積層して、複数の半導体素子を複数の配線層に内蔵させることができない。なぜなら、複数の積層配線板を更に積層するには、積層配線板の露出した一方の導体回路と、異なる積層配線板の導体回路とを接合して積層することになるが、導体回路どうしを接合することができないからである。このように、複数の層に半導体素子を内蔵させることが困難であるという課題があった。
【０００８】
本発明は上記課題に鑑み、複数の層に電子部品を内蔵させることを可能とした積層プリント配線板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の第１の態様は、電子部品を内蔵した積層プリント配線板であって、第１絶縁層と、第１絶縁層の一面に形成された第１導体回路と、第１絶縁層を貫通して形成され、その一端が第１導体回路に接触し、その他端が第１絶縁層の一面に対向する他面から露出する第１層間導通部とを有する第１配線板と、第２絶縁層と、第２絶縁層の一面に形成された第２導体回路と、第２絶縁層を貫通して形成され、その一端が第２導体回路に接触し、その他端が第２絶縁層の一面に対向する他面から露出する第２層間導通部とを有する第２配線板と、第１配線板と第２配線板の間に配置され、且つ第１層間導通部の他端に接続された電極を有する電子部品と、電子部品の周囲に配置された第３絶縁層と、第３絶縁層の一面に形成され、第１層間導通部に接触する配線回路と、第３絶縁層を貫通して形成され、その一端が配線回路に接触し、その他端が第２導体回路に接触する第３層間導通部とを有するスペーサとを備えることを要旨とする。
【００１０】
本発明の第１の態様において、第２配線板は、第２絶縁層の他面に形成され、第２層間導通部の他端に接触する第３導体回路を更に備えていてもよい。第３導体回路をバンプなどの突起電極を接触させることにより、電子部品を内蔵した積層プリント配線板を、更に大きな配線基板の上に実装することができる。
【００１１】
本発明の第１の態様において、第１配線板と第２配線板の間には、電子部品及びスペーサの組み合わせが、異なる層において複数配置されていてもよい。片方の面のみに配線回路が形成されたスペーサを用いることにより、複数の電子部品を高密度に内蔵することができる。
【００１２】
本発明の第１の態様に係わる複数の積層プリント配線板を積層した積層プリント配線板であって、一方の積層プリント配線板が有する第２層間導通部の他端が、他方の積層プリント配線板が有する第１導体回路に接触するように、複数の積層プリント配線板を積層してもよい。
【００１３】
本発明の第２の態様は、第１の態様に係わる電子部品を内蔵した積層プリント配線板の製造方法であって、第１層間導通部に電子部品が有する電極が接触するように、第１配線板に電子部品を接続する第１の工程と、第１層間導通部に配線回路が接触し、第３層間導通部に第２導体回路が接触するように、第１配線板、スペーサ及び第２配線板の位置を合わせて接合する第２の工程とを備えることを要旨とする。
【００１４】
本発明の第３の態様は、第１の態様に係わる電子部品を内蔵した積層プリント配線板の製造方法であって、第２配線板に電子部品の電極が形成された一面に対向する他面を接続する第１の工程と、第１層間導通部に電極及び前記配線回路が接触し、第３層間導通部に第２導体回路が接触するように、第１配線板、スペーサ及び第２配線板の位置を合わせて接合する第２の工程とを備えることを要旨とする。
【発明の効果】
【００１５】
以上説明したように、本発明の電子部品を内蔵した積層プリント配線板及びその製造方法によれば、積層プリント配線板のいずれか一方の面に第２層間導通部が露出するので、導体回路どうしを接合すること無く、複数の積層プリント配線板を更に積層することができる。したがって、複数の層に電子部品を内蔵させることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に関わる電子部品１２ａを内蔵した積層プリント配線板３ａの全体構成を示す断面図である。
【図２】第１の実施の形態に関わる積層プリント配線板３ａによる効果を説明するための断面図である。
【図３】図３（ａ）は、電子部品１２ａがフリップチップボンディングされた状態の第１配線板を示す断面図であり、図３（ｂ）は、スペーサを示す断面図であり、図３（ｃ）は、第２配線板を示す断面図である。
【図４】図４（ａ）は、第１配線板を示す断面図であり、図４（ｂ）は、スペーサを示す断面図であり、図４（ｃ）は、電子部品がフェースアップボンディングされた状態の第２配線板を示す断面図である。
【図５】第２の実施の形態に関わる電子部品を内蔵した積層プリント配線板の全体構成を示す断面図である。
【図６】比較例に係わる電子部品を内蔵した積層プリント配線板の全体構成を示す断面図である。
【図７】図６の積層プリント配線板における問題点を説明するための断面図である。
【発明を実施するための形態】
【００１７】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
【００１８】
（第１の実施の形態）
先ず、図１を参照して、本発明の第１の実施の形態に関わる積層プリント配線板３ａの全体構成を説明する。
【００１９】
本発明の第１の実施の形態に関わる積層プリント配線板３ａは、第１配線板１１ａと、第１配線板１１ａに積層された第２配線板１１ｃと、第１配線板１１ａと第２配線板１１ｃの間に配置された電子部品１２ａと、電子部品１２ａの周囲に配置されたスペーサ１１ｂとを備える。
【００２０】
第１配線板１１ａは、第１絶縁層２１ａと、第１絶縁層２１ａの一面に形成された第１導体回路２３ａと、第１絶縁層２１ａの一面に対応する他面に形成された接着層２２ａと、第１絶縁層２１ａ及び接着層２２ａを貫通して形成された第１層間導通部２４ａとを有する。第１層間導通部２４ａの一端は第１導体回路２３ａに接触している。
【００２１】
第２配線板１１ｃは、第２絶縁層２１ｃと、第２絶縁層２１ｃの一面に形成された第２導体回路２３ｃ１と、第２絶縁層２１ｃの一面に対向する他面に形成された第３導体回路２３ｃ２と、第２絶縁層２１ｃを貫通して形成された第２層間導通部２４ｃとを有する。第２層間導通部２４ｃの一端は第２導体回路２３ｃ１に接触し、第２層間導通部２４ｃの他端は第３導体回路２３ｃ２に接触している。
【００２２】
電子部品１２ａは、第１配線板１１ａと第２配線板１１ｃの間に配置されている。電子部品１２ａは、第１層間導通部２４ａの他端に接続された電極２６を有する。ここで、「電子部品」１２ａとは、抵抗やコンデンサ等の受動部品、及びＩＣやダイオード或いはトランジスタ等の能動部品の両方を含む概念である。例えば、電子部品１２ａとして、半導体素子が形成された半導体（ベア）チップ、或いは半導体チップと同様な大きさでパッケージが施されたＷＬＣＳＰなどを用いることができる。さらに、電子部品１２ａとして、ＫＧＤ（Known Good Die）が可能なＷＬＣＳＰを用いることが品質向上の観点から望ましい。
【００２３】
スペーサ１１ｂは、電子部品１２ａの周囲に配置された第３絶縁層２１ｂと、第３絶縁層２１ｂの一面に形成された配線回路２３ｂと、第３絶縁層２１ｂの一面に対応する他面に形成された接着層２２ｂと、第３絶縁層２１ｂ及び接着層２２ｂを貫通して形成された第３層間導通部２４ｂとを有する。配線回路２３ｂは、第１層間導通部２４ａの他端に接触している。第３層間導通部２４ｂの一端は配線回路２３ｂに接触し、第３層間導通部２４ｂの他端は第２導体回路２３ｃ１に接触している。
【００２４】
第１絶縁層２１ａは、接着層２２ａによって電子部品１２ａ及び第３絶縁層２１ｂに接着している。第２絶縁層２１ｃは、接着層２２ｂによって第３絶縁層２１ｂに接着し、素子接着材２５ａによって電子部品１２ａに接着している。
【００２５】
このように、第１絶縁層２１ａの片面にのみ第１導体回路２３ａが形成されている。第２絶縁層２１ｃの両面に第２導体回路２３ｃ１及び第３導体回路２３ｃ２が形成されている。そして、第３絶縁層２１ｂの片面にのみ配線回路２３ｂが形成されている。また、第１導体回路２３ａが形成される第１絶縁層２１ａの一面の方向、第２導体回路２３ｃ１が形成される第２絶縁層２１ｃの一面の方向、及び配線回路２３ｂが形成される第３絶縁層２１ｂの一面の方向は、等しい。よって、導体回路２３ａ、２３ｃ１と配線回路２３ｂとは、互いに直接に接触することなく、第１層間導通部２４ａ、第３層間導通部２４ｂを介して接続させることができる。
【００２６】
第１の実施の形態では、第２配線板１１ｃが、第２絶縁層２１ｃの他面に形成された第３導体回路２３ｃ２を備える両面基板である場合について説明する。これにより、第３導体回路２３ｃ２をバンプなどの突起電極と接触させることにより、電子部品１２ａを内蔵した積層プリント配線板３ａを、更に大きな配線基板の上に実装することができる。
【００２７】
しかし、本発明はこれに限定されず、第２配線板１１ｃは第３導体回路２３ｃ２を備えていない片面基板であってもよい。この場合、積層プリント配線板３ａのいずれか一方の面に第２層間導通部２４ｃが露出する。よって、図２に示すように、導体回路どうしを接合すること無く、複数の積層プリント配線板３ａ、３ｂを更に積層することができる。したがって、複数の層に複数の電子部品１２ａ、１２ｂを内蔵させることが可能となる。
【００２８】
第１絶縁層２１ａ、第２絶縁層２１ｃ、第３絶縁層２１ｂの材料としては、プリント配線板などの製造分野において公知の各種絶縁材料の中から、製造する積層プリント配線板３ａの目的や用途に応じて適宜選択して使用することができる。例えば、フレキシブル積層プリント配線板を製造する場合には、薄いポリイミドシートなどの可撓性樹脂シートに銅箔を貼り合わせた構造を有する片面銅張積層板（片面ＣＣＬ）などを用いることができる。
【００２９】
接着層２２ａ、２２ｂの材料としては、プリント配線板の製造分野において公知の各種接着剤を用いることができる。例えば、ポリイミド系接着剤、エポキシ系接着剤などが挙げられる。また、素子接着材２５ａとしては、ＤＡＦ（Die Attached Film）のノリの部分を使用することができる。ＤＡＦが裏面に貼り付けられたウェハを個片化して、個片化された電子部品１２ａをＤＡＦから剥がし取る際に、電子部品１２ａの裏面にＤＡＦのノリの部分が付着する。このノリの部分が図１の素子接着材２５ａに相当する。
【００３０】
第１層間導通部２４ａ、第３層間導通部２４ｂ、第２層間導通部２４ｃは、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子を含む導電性ペーストを加熱して硬化させたものである。
【００３１】
第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂは、同じ金属成分を含有する。また、第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂに含有される金属成分は、銅、金、銀、錫から選択される少なくとも１種類の低電気抵抗金属である。第１導体回路２３ａと第１層間導通部２４ａの界面、第１層間導通部２４ａと配線回路２３ｂの界面、配線回路２３ｂと第３層間導通部２４ｂの界面、第３層間導通部２４ｂと第２導体回路２３ｃ１の界面、第２導体回路２３ｃ１と第２層間導通部２４ｃの界面、第２層間導通部２４ｃと第３導体回路２３ｃ２の界面には、それぞれ、導体回路２３ａ、２３ｃ１、２３ｃ２、配線回路２３ｂ中の低電気抵抗金属と導電性ペースト中の低融点金属との合金からなる合金層（図示せず）が形成されていてもよい。第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂは、異なる金属成分を含有していてもよい。
【００３２】
第１導体回路２３ａと第１絶縁層２１ａの間、第２導体回路２３ｃ１と第２絶縁層２１ｃの間、第３導体回路２３ｃ２と第２絶縁層２１ｃの間、及び配線回路２３ｂと第３絶縁層２１ｂの間に、それぞれ、シード層が配置されていてもよい。ここで、シード層の材料には、ニッケル、クロム、チタン、タングステン、チタンとタングステンの合金から選択される少なくとも１種類の金属が含まれる。シード層は、第１絶縁層２１ａ、第２絶縁層２１ｃ、及び第３絶縁層２１ｂの一面及びその他面の表面粗さを吸収する。これにより、第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂの平坦性が向上し、電気的特性が良くなる。また、複数の配線板１１ａ〜１１ｃを積層した際、更には複数の積層プリント配線板３ａを積層した際の平坦性も向上する。また、第１導体回路２３ａと第１絶縁層２１ａの間、第２導体回路２３ｃ１と第２絶縁層２１ｃの間、第３導体回路２３ｃ２と第２絶縁層２１ｃの間、及び配線回路２３ｂと第３絶縁層２１ｂの間の密着強度を高めることができる。
【００３３】
図１及び図２には図示しないが、第１導体回路２３ａと第１層間導通部２４ａの界面、配線回路２３ｂと第３層間導通部２４ｂの界面、第２導体回路２３ｃ１と第２層間導通部２４ｃの界面、及び第２層間導通部２４ｃと第３導体回路２３ｃ２の界面は、それぞれ凹凸形状を有していてもよい。具体的には、第１層間導通部２４ａ、第３層間導通部２４ｂ及び第２層間導通部２４ｃをビアホールに埋め込む前にビアホールの底面に表出した第１導体回路２３ａ、配線回路２３ｂ及び第２導体回路２３ｃ１に対して、レーザなどを照射してダメージを加える、等の粗化処理により形成される微細な凹凸形状である。例えば、ビアホールの底面の算術平均粗さＲａを０．１〜０．８μｍ、好ましくは０．１〜０．５μｍとすればよい。
【００３４】
図１に示す積層プリント配線板３ａは、第１導体回路２３ａ、配線回路２３ｂ、第２導体回路２３ｃ１及び第３導体回路２３ｃ２の形状を任意に設定したり、層間導通部２４ａ、２４ｂ、２４ｃを任意の位置に配置したりすることができる。よって、図１に示す積層プリント配線板３ａの構成は一例であって、第１導体回路２３ａ、配線回路２３ｂ、第２導体回路２３ｃ１及び第３導体回路２３ｃ２の形状や位置、及び層間導通部２４ａ、２４ｂ、２４ｃの位置を変更することができる。
【００３５】
図３（ａ）〜図３（ｃ）を参照して、フリップチップボンディングを用いて、図１に示す電子部品１２ａを内蔵した積層プリント配線板３ａを製造する方法の一例を説明する。図３（ａ）は、電子部品１２ａがフリップチップボンディングされた状態の第１配線板１１ａを示す断面図であり、図３（ｂ）は、スペーサ１１ｂを示す断面図であり、図３（ｃ）は、第２配線板１１ｃを示す断面図である。
【００３６】
先ず、電子部品１２ａがフリップチップボンディングされる前の図３（ａ）に示す第１配線板１１ａ、図３（ｂ）に示すスペーサ１１ｂ、及び図３（ｃ）に示す第２配線板１１ｃをそれぞれ製造する。
【００３７】
具体的には、先ず、可撓性を有する第１絶縁層２１ａの一面に、シード層及び第１導体回路２３ａの回路パターンを形成する。具体的には、例えばポリイミドフィルム等の可撓性の樹脂シートからなる第１絶縁層２１ａの一面に粗化処理を施した後、第１の主表面の全面に、例えばニッケルからなるシード層を無電解めっき或いはスパッタにより形成する。そして、第１導体回路２３ａを形成しない領域にレジストパターンを形成する。電解めっきにより、レジストパターンが形成されていないシード層の上に第１導体回路２３ａを形成する。その後、レジストパターン及びレジストパターンの下にあるシード層を選択的に除去する。これにより、図３（ａ）の第１導体回路２３ａの回路パターンが形成される。回路パターンの形成方法としては、これ以外にも、サブトラクティブ工法を用いた様々な製造方法を用いることができる。
【００３８】
成膜の厚さばらつきの抑制、及び微細な回路パターン形成を考慮すると、第１導体回路２３ａの膜厚は３〜２０μｍの範囲が望ましい。また、第１絶縁層２１ａとして、厚さが１２〜５０μｍのポリイミド樹脂、或いは液晶ポリマーなどのプラスチックフィルムを使用する。
【００３９】
次に、第１絶縁層２１ａの一面に対向する他面に、熱硬化性樹脂フィルムを加熱圧着により貼り付け、接着層２２ａを形成する。接着層２２ａの上に、熱硬化性樹脂フィルムを加熱圧着により貼り付け、樹脂フィルムを形成する。加熱圧着には、ラミネート装置、例えば真空ラミネータが用いられ、減圧雰囲気中において、熱硬化性樹脂フィルムの硬化温度以下の温度で押圧して貼り合わされる。
【００４０】
接着層２２ａの素材としては、エポキシ系の熱硬化性樹脂やアクリル系樹脂などの接着材、或いは熱可塑性ポリイミドに代表される熱可塑性接着材を使用することもできる。また、接着層２２ａは、フィルム状素材に代えて例えばワニス状の樹脂接着剤を第１絶縁層２１ａの他面に塗布して形成することもできる。
【００４１】
樹脂フィルムは、ポリイミド系のフィルム、ＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）などのプラスチックフィルムを使用してもよく、接着層２２ａの表面にＵＶ照射によって接着や剥離が可能なフィルムを被着形成してもよい。
【００４２】
第１絶縁層２１ａの他面からビアホールを形成して、ビアホールの底面にシード層を表出させる。具体的には、第１絶縁層２１ａ、接着層２２ａ、及び樹脂フィルムを貫通するビアホールを形成する。ビアホールは、第１絶縁層２１ａの他面側から、第１導体回路２３ａが形成された位置に形成される。よって、ビアホールの底面には、シード層が表出する。
【００４３】
具体的には、第１絶縁層２１ａ、接着層２２ａ、及び樹脂フィルムを他面側から貫通するようにＵＶ−ＹＡＧレーザで穿孔することによって、直径１００μｍのビアホールを形成する。その後、穴開け加工時に発生したスミアを除去するために、四フッ化炭素（ＣＦ４）及び酸素（Ｏ２）の混合ガスによるプラズマデスミア処理を施す。
【００４４】
ビアホールは、炭酸ガスレーザやエキシマレーザなどによるレーザ加工、或いはドリル加工や化学的エッチングによって形成することもできる。
【００４５】
また、プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、アルゴン（Ａｒ）などの他の不活性ガスを使用することもできるし、ドライ処理に代えて、薬液によるウェットデスミア処理を適用してもよい。
【００４６】
ビアホールの底面に表出したシード層を選択的に除去して、ビアホールの底面に第１導体回路２３ａを表出させる。具体的には、硝酸などの薬液によるウェットエッチングによってシード層を除去する。
【００４７】
底面に第１導体回路２３ａが表出したビアホールの中に導電性ペーストを充填する。具体的には、ビアホールに、スクリーン印刷法により導電性ペーストをそれぞれの空間を埋め尽くすまで充填する。導電性ペーストは、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成される。導電性ペーストは、接着層２２ａの硬化温度程度の低温で、金属粒子がその粒子同士で拡散接合したり、第１導体回路２３ａと拡散接合したりして合金化し易い金属組成を用いる。例えば、鉛フリーはんだ、異方性導電ペースト（ＡＣＦ）、銀ペースト、それらのペーストの混合材料や微量の異種金属を混合したペースト材料などが挙げられる。導電性ペーストの充填方法としては、印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びそれらを併用した工法などを用いることができる。
【００４８】
その後、樹脂フィルムを剥離する。その結果、印刷充填した導電性ペーストの先端（下面）の部分は、剥離した樹脂フィルムの厚さ寸法分の高さをもって接着層２２ａの下面側に突出した状態で露出される。このように、樹脂フィルムは、その厚さを適宜選定することによって、後に第１層間導通部２４ａとなる導電性ペーストの突出高さを調整する。以上の工程を経て、第１配線板１１ａが形成される。
【００４９】
前述したように、図３（ｂ）のスペーサ１１ｂの製造工程は、第１配線板１１ａと同一工程であるため、その説明は省略する。また、図３（ｃ）の第２配線板１１ｃの製造工程も、第１配線板１１ａとほぼ同一の工程であるため、説明を省略する。
【００５０】
次に、図３（ａ）に示すように、電極２６が形成された一面に対向する他面に素子接着材２５ａが接着された電子部品１２ａを用意する。そして、第１配線板１１ａが備える第１層間導通部２４ａに電子部品１２ａが有する電極２６が接触するように、フリップチップボンディング法を用いて第１配線板１１ａに電子部品１２ａを接続する。
【００５１】
次に、電子部品１２ａがフリップチップボンディングされた第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを重ね合わせる。具体的には、図３（ａ）〜図３（ｃ）に示すように、第１層間導通部２４ａが配線回路２３ｂに接触し、第３層間導通部２４ｂが第２導体回路２３ｃ１に接触するように、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを位置合わせした状態で重ね合わせる。そして、この状態で、接着層２２ａ、２２ｂ、及び導電性ペーストの硬化温度より低温で加熱して、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃの仮留めを行う。
【００５２】
仮留めで積層された第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを、真空キュアプレス装置を用いて、加熱温度１５０℃〜２００℃で、１ｋＰａ以下の減圧雰囲気中で一括して加熱圧着する。この方法を一括積層法という。加熱圧着の際に、接着層２２ａが熱硬化されて、第１絶縁層２１ａと第３絶縁層２１ｂが接合され、接着層２２ｂが熱硬化されて、第３絶縁層２１ｂと第２絶縁層２１ｃが接合される。素子接着材２５ａによって電子部品１２ａの他面が第２絶縁層２１ｃに接着される。また、導電性ペーストも熱硬化されて焼結体、すなわち第１層間導通部２４ａ、第２層間導通部２４ｃ、及び第３層間導通部２４ｂが形成される。このようにして、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃが接合される。
【００５３】
また、これと同時に、第１導体回路２３ａと第１層間導通部２４ａの界面、第１層間導通部２４ａと配線回路２３ｂの界面、配線回路２３ｂと第３層間導通部２４ｂの界面、第３層間導通部２４ｂと第２導体回路２３ｃ１の界面、第２導体回路２３ｃ１と第２層間導通部２４ｃの界面、及び第２層間導通部２４ｃと第３導体回路２３ｃ２の界面に、前記した合金層が形成される。このようにして、図１に示した積層プリント配線板３ａが完成する。
【００５４】
なお、図３のフリップチップボンディングを用いた場合、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃを接合する前に、予め、電子部品１２ａの電極２６と第１層間導通部２４ａとを位置合わせて接続した。しかし、これ以外の製造方法を用いて構わない。例えば、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃを接合すると同時に、電子部品１２ａの電極２６と第１層間導通部２４ａとを位置合わせて接続してもよい。
【００５５】
次に、図４（ａ）〜図４（ｃ）を参照して、フェースアップボンディングを用いて、図１に示す電子部品１２ａを内蔵した積層プリント配線板３ａを製造する方法の一例を説明する。図４（ａ）は、第１配線板１１ａを示す断面図であり、図４（ｂ）は、スペーサ１１ｂを示す断面図であり、図４（ｃ）は、電子部品１２ａがフェースアップボンディングされた状態の第２配線板１１ｃを示す断面図である。フェースアップボンディングを用いた場合と、フリップチップボンディングを用いた場合とでは、積層プリント配線板３ａの最終的な構造に違いはない。
【００５６】
先ず、図４（ａ）〜図４（ｃ）に示すように、第１配線板１１ａ、スペーサ１１ｂ、電子部品１２ａがフェースアップボンディングされる前の第２配線板１１ｃをそれぞれ製造する方法は、上記したフリップチップボンディングを用いた場合と同じであり、説明を省略する。
【００５７】
次に、図４（ｃ）に示すように、電極２６が形成された一面に対向する他面に素子接着材２５ａが接着された電子部品１２ａを用意する。そして、第２配線板１１ｃが備える第２絶縁層２１ｃの一面に素子接着材２５ａを介して電子部品１２ａの他面を接着させる。
【００５８】
次に、第１配線板１１ａ、スペーサ１１ｂ、及び電子部品１２ａが接着された第２配線板１１ｃを重ね合わせる。具体的には、図４（ａ）〜図４（ｃ）に示すように、第１層間導通部２４ａに電子部品１２ａが有する電極２６が接触し、第１層間導通部２４ａが配線回路２３ｂに接触し、第３層間導通部２４ｂが第２導体回路２３ｃ１に接触するように、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを位置合わせした状態で重ね合わせる。そして、この状態で、接着層２２ａ、２２ｂ及び導電性ペーストの硬化温度より低温で加熱して、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃの仮留めを行う。
【００５９】
仮留めで積層された第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを、上記した一括積層法により一括して加熱圧着する。このようにして、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃが接合される。
【００６０】
以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。
【００６１】
スペーサ１１ｂが有する第３層間導通部２４ｂの他端は、第２配線板１１ｃの第２導体回路２３ｃ１に接触している。つまり、スペーサ１１ｂは、片方の面のみに配線回路２３ｂが形成された片面の配線板である。よって、積層プリント配線板３ａの一方の面に第３層間導通部２４ｂが露出するので、導体回路どうしを接合すること無く、複数の積層プリント配線板３ａを更に積層することができる。したがって、複数の層に電子部品１２ａを内蔵させることが可能となる。なお、図１の例では、積層プリント配線板３ａの一方の面に第２層間導通部２４ｃは露出せずに、第３導体回路２３ｃ２に接続されているが、第３導体回路２３ｃ２は、後述するように、バンプなどを介して他基板へ実装する際において有用となり、積層プリント配線板３ａどうしを積層する際には不要となる部材である。
【００６２】
第２配線板１１ｃは、第２絶縁層２１ｃの他面に形成され、第２層間導通部２４ｃの他端に接触する第３導体回路２３ｃ２を更に備える。第３導体回路２３ｃ２にバンプなどの突起電極を形成することにより、電子部品１２ａを内蔵した積層プリント配線板３ａを、更に大きな配線基板の上に実装することができる。
【００６３】
図１に示した複数の積層プリント配線板３ａを積層することができる。一方の積層プリント配線板が有する第２層間導通部２４ｃの他端が、他方の積層プリント配線板が有する第１導体回路２３ａに接触するように、複数の積層プリント配線板を積層すればよい。但し、この場合、第３導体回路２３ｃ２は、不要である。
【００６４】
また、本発明の第１の実施の形態によれば、ＥＷＬＰと同様にして、半導体素子の実装密度を大幅に向上させることができ、半導体素子間の配線長が短縮され、高速伝送特性を向上させることができる。更に、前述したＥＷＬＰが抱える問題点を解消することができる。すなわち、レジストマスクの作製及びめっき処理などの繰り返しによるビルドアップ工法を用いず、一括積層法を用いる。よって、製造工程の数を減らし、製造時間を短くし、製造コストを低く抑えることができる。更に、多層化の際の加熱プレス処理は一回で済むため、絶縁樹脂層の劣化を抑制することができる。
【００６５】
図３（ａ）に示したように、第１配線板１１ａが備える第１層間導通部２４ａに電子部品１２ａが有する電極２６が接触するように、フリップチップボンディング法を用いて第１配線板１１ａに電子部品１２ａを接続する。これにより、電子部品１２ａの電極２６と第１層間導通部２４ａを接合する際の位置精度が高いため、電子部品１２ａと第１層間導通部２４ａの接続信頼性を高めることができる。
【００６６】
図４（ｃ）に示したように、第１配線板１１ａに電子部品１２ａを接続する前に、第２配線板１１ｃが備える第２絶縁層２１ｃの一面に素子接着材２５ａを介して電子部品１２ａの他面を接着させる。これにより、電子部品１２ａを実装する際に、第２絶縁層２１ｃと素子接着材２５ａを早く接合することができるため、熱プロセスや時間経過による素子接着材２５ａの接着力低下を防ぐことができる。
【００６７】
（第２の実施の形態）
第１の実施の形態では、１つの電子部品１２ａが内蔵された積層プリント配線板３ａを示し、積層プリント配線板３ａを複数積層することにより、複数の電子部品が複数の層に内蔵された積層プリント配線板を提供することができることを示した。本発明は、積層プリント配線板３ａを複数積層する以外の方法でも、複数の電子部品を複数の層に内蔵させることができる。
【００６８】
そこで、第２の実施の形態では、第１配線板と第２配線板の間で、電子部品及びスペーサの組み合わせが、異なる層において複数配置されている積層プリント配線板について説明する。図５を参照して、第２の実施の形態に関わる電子部品を内蔵した積層プリント配線板の全体構成を説明する。
【００６９】
図５に示すように、第２の実施の形態に関わる積層プリント配線板の最表面側に、第１配線板３１ａが配置され、最裏面側に第２配線板３１ｅが配置されている。第１配線板３１ａと第２配線板３１ｅの間には、電子部品３２ａ及びその周囲に配置された絶縁層４１ｂを有するスペーサ３１ｂが配置されている。更に、第１配線板３１ａと第２配線板３１ｅの間で、電子部品３２ａと異なる層において、電子部品３２ｂ及びその周囲に配置された絶縁層４１ｄを有するスペーサ３１ｄが配置されている。
【００７０】
更に、電子部品３２ａと電子部品３２ｂの間に、第３配線板３１ｃが配置されている。
【００７１】
第１配線板３１ａは、第１絶縁層４１ａと、第１導体回路４３ａと、第１層間導通部４４ａと、接着層４２ａとを有する。第２配線板３１ｅは、第２絶縁層４１ｅと、第２導体回路４３ｅ１及び第３導体回路４３ｅ２と、第２層間導通部４４ｅとを有する。スペーサ３１ｂは、絶縁層４１ｂと、配線回路４３ｂと、層間導通部４４ｂと、接着層４２ｂとを有する。スペーサ３１ｄは、絶縁層４１ｄと、配線回路４３ｄと、層間導通部４４ｄと、接着層４２ｄとを有する。第３配線板３１ｃは、絶縁層４１ｃと、導体回路４３ｃと、層間導通部４４ｃと、接着層４２ｃとを有する。電子部品３２ａは、素子接着材４５ａにより絶縁層４１ｃに接着されている。電子部品３２ｂは、素子接着材４５ｂにより第２絶縁層４１ｅに接着されている。
【００７２】
以上説明したように、第１配線板３１ａと第２配線板３１ｅの間に、電子部品３２ａ、３２ｂ及びスペーサ３１ｂ、３１ｄの組み合わせが、異なる層において複数（ここでは２つ）配置されている。このように、片方の面のみに配線回路４３ｂ、４３ｄが形成されたスペーサ３１ｂ、３１ｄを用いることにより、複数の電子部品３２ａ、３２ｂを高密度に内蔵することができる。
【００７３】
（比較例）
図６に示すように、比較例に関わる積層プリント配線板５３ａは、第１配線板６１ａと、第１配線板６１ａに積層された第２配線板６１ｃと、第１配線板６１ａと第２配線板６１ｃの間に配置された電子部品６２ａと、電子部品６２ａの周囲に配置されたスペーサ６１ｂとを備える。
【００７４】
第１配線板６１ａは、第１絶縁層７１ａと、第１絶縁層７１ａの一面に形成された第１導体回路７３ａと、第１絶縁層７１ａの一面に対応する他面に形成された接着層７２ａと、第１絶縁層７１ａ及び接着層７２ａを貫通して形成された第１層間導通部７４ａとを有する。第１層間導通部７４ａの一端は第１導体回路７３ａに接触している。
【００７５】
第２配線板６１ｃは、第２絶縁層７１ｃと、第２絶縁層７１ｃの一面に形成された第２導体回路７３ｃと、第２絶縁層７１ｃの一面に対応する他面に形成された接着層７２ｃと、第２絶縁層７１ｃ及び接着層７２ｃを貫通して形成された第２層間導通部７４ｃとを有する。第２層間導通部７４ｃの一端は第２導体回路７３ｃに接触している。
【００７６】
電子部品６２ａは、第１層間導通部７４ａの他端に接続された電極７６を有する。スペーサ６１ｂは、電子部品６２ａの周囲に配置された第３絶縁層７１ｂと、第３絶縁層７１ｂの一面及び一面に対向する他面に形成された配線回路７３ｂ１、７３ｂ２と、第３絶縁層７１ｂと電子部品６２ａとの間に形成された接着層７２ｂとを有する。配線回路７３ｂ１は、第１層間導通部７４ａに接触している。配線回路７３ｂ２は、第２層間導通部７４ｃに接触している。
【００７７】
このように、スペーサ６１ｂは、第３絶縁層７１ｂの両面に配線回路７３ｂ１、７３ｂ２が形成されている。このため、図７に示すように、複数の積層プリント配線板５３ａ、５３ｂを更に積層して、複数の電子部品６２ａ、６２ｂを複数の配線層に内蔵させることができない。なぜなら、複数の積層プリント配線板５３ａ、５３ｂを更に積層するには、一方の積層プリント配線板５３ａの露出した一方の導体回路と、異なる積層プリント配線板５３ｂの導体回路とを接合することができないからである。このように、比較例に係わる積層プリント配線板５３ａでは、複数の層に半導体素子を内蔵させることが困難である。
【００７８】
上記のように、本発明は、２つの実施形態及び比較例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【符号の説明】
【００７９】
３ａ…積層プリント配線板
１１ａ、３１ａ…第１配線板
１１ｂ、３１ｂ、３１ｄ…スペーサ
１１ｃ、３１ｅ…第２配線板
１２ａ、３２ａ、３２ｂ…電子部品
２１ａ、４１ａ…第１絶縁層
２１ｂ…第３絶縁層
２１ｃ、４１ｅ…第２絶縁層
２３ａ、４３ａ…第１導体回路
２３ｂ、４３ｂ、４３ｄ…配線回路
２３ｃ１、４３ｅ１…第２導体回路
２３ｃ２、４３ｅ２…第３導体回路
２４ａ、４４ａ…第１層間導通部
２４ｂ…第３層間導通部
２４ｃ、４４ｅ…第２層間導通部
【技術分野】
【０００１】
本発明は、電子部品を内蔵した積層プリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高機能化に伴って、機器に組み込まれる電子部品も小型化が進み、電子部品を実装するプリント配線板においても、高密度化、多層化が必要不可欠なものとなってきている。また、電子機器が扱う信号の周波数が高くなり、高密度化に加えて、高速伝送特性の向上が求められている。
【０００３】
これらの要求に応えるための技術として、ＥＷＬＰ（Embedded Wafer Level Package）というパッケージング技術がある（例えば、特許文献１参照）。ＥＷＬＰとは、ＷＬＣＳＰ（Wafer Level Chip Size Package）などの半導体構成体をプリント配線板に内蔵する技術である。ＥＷＬＰによれば、半導体素子の実装密度を大幅に向上させることができ、半導体素子間の配線長が短縮され、高速伝送特性を向上させることができる。しかし、ＥＷＬＰは、レジストマスクの作製及びめっき処理などの繰り返しによるビルドアップ工法を用いているため、製造工程の数が多く、製造時間が長くなり、製造コストが高くなる。更に、多層化の際に加熱プレス処理を要するために一部の絶縁樹脂層に複数回の熱履歴が加わり、樹脂が劣化しやすいという問題があった。
【０００４】
一方、ＷＬＣＳＰを複数のプリント配線板の層間に埋め込み、一括して加熱圧着処理を施すことにより半導体素子を内蔵した積層配線板を製造する技術が知られている（例えば、特許文献２参照）。特許文献２の一括積層工法を採用することにより、ＥＷＬＰに比べて製造工程の数を削減することが可能であり、絶縁樹脂層に対して加熱プレス処理を１回だけしか加えないので、樹脂の劣化を抑制することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−９５８３６号公報
【特許文献２】特開２００９−１４６９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献２に開示された積層配線板は、導体回路が外側に露出するように対向して配置された２つの片面の配線板と、この２つの配線板間に配された半導体素子と、この半導体素子の周囲に配されたスペーサとを有する。スペーサの両面には、配線回路が形成され、配線回路は貫通配線により導通されている。
【０００７】
このため、特許文献２に開示された複数の積層配線板を更に積層して、複数の半導体素子を複数の配線層に内蔵させることができない。なぜなら、複数の積層配線板を更に積層するには、積層配線板の露出した一方の導体回路と、異なる積層配線板の導体回路とを接合して積層することになるが、導体回路どうしを接合することができないからである。このように、複数の層に半導体素子を内蔵させることが困難であるという課題があった。
【０００８】
本発明は上記課題に鑑み、複数の層に電子部品を内蔵させることを可能とした積層プリント配線板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の第１の態様は、電子部品を内蔵した積層プリント配線板であって、第１絶縁層と、第１絶縁層の一面に形成された第１導体回路と、第１絶縁層を貫通して形成され、その一端が第１導体回路に接触し、その他端が第１絶縁層の一面に対向する他面から露出する第１層間導通部とを有する第１配線板と、第２絶縁層と、第２絶縁層の一面に形成された第２導体回路と、第２絶縁層を貫通して形成され、その一端が第２導体回路に接触し、その他端が第２絶縁層の一面に対向する他面から露出する第２層間導通部とを有する第２配線板と、第１配線板と第２配線板の間に配置され、且つ第１層間導通部の他端に接続された電極を有する電子部品と、電子部品の周囲に配置された第３絶縁層と、第３絶縁層の一面に形成され、第１層間導通部に接触する配線回路と、第３絶縁層を貫通して形成され、その一端が配線回路に接触し、その他端が第２導体回路に接触する第３層間導通部とを有するスペーサとを備えることを要旨とする。
【００１０】
本発明の第１の態様において、第２配線板は、第２絶縁層の他面に形成され、第２層間導通部の他端に接触する第３導体回路を更に備えていてもよい。第３導体回路をバンプなどの突起電極を接触させることにより、電子部品を内蔵した積層プリント配線板を、更に大きな配線基板の上に実装することができる。
【００１１】
本発明の第１の態様において、第１配線板と第２配線板の間には、電子部品及びスペーサの組み合わせが、異なる層において複数配置されていてもよい。片方の面のみに配線回路が形成されたスペーサを用いることにより、複数の電子部品を高密度に内蔵することができる。
【００１２】
本発明の第１の態様に係わる複数の積層プリント配線板を積層した積層プリント配線板であって、一方の積層プリント配線板が有する第２層間導通部の他端が、他方の積層プリント配線板が有する第１導体回路に接触するように、複数の積層プリント配線板を積層してもよい。
【００１３】
本発明の第２の態様は、第１の態様に係わる電子部品を内蔵した積層プリント配線板の製造方法であって、第１層間導通部に電子部品が有する電極が接触するように、第１配線板に電子部品を接続する第１の工程と、第１層間導通部に配線回路が接触し、第３層間導通部に第２導体回路が接触するように、第１配線板、スペーサ及び第２配線板の位置を合わせて接合する第２の工程とを備えることを要旨とする。
【００１４】
本発明の第３の態様は、第１の態様に係わる電子部品を内蔵した積層プリント配線板の製造方法であって、第２配線板に電子部品の電極が形成された一面に対向する他面を接続する第１の工程と、第１層間導通部に電極及び前記配線回路が接触し、第３層間導通部に第２導体回路が接触するように、第１配線板、スペーサ及び第２配線板の位置を合わせて接合する第２の工程とを備えることを要旨とする。
【発明の効果】
【００１５】
以上説明したように、本発明の電子部品を内蔵した積層プリント配線板及びその製造方法によれば、積層プリント配線板のいずれか一方の面に第２層間導通部が露出するので、導体回路どうしを接合すること無く、複数の積層プリント配線板を更に積層することができる。したがって、複数の層に電子部品を内蔵させることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に関わる電子部品１２ａを内蔵した積層プリント配線板３ａの全体構成を示す断面図である。
【図２】第１の実施の形態に関わる積層プリント配線板３ａによる効果を説明するための断面図である。
【図３】図３（ａ）は、電子部品１２ａがフリップチップボンディングされた状態の第１配線板を示す断面図であり、図３（ｂ）は、スペーサを示す断面図であり、図３（ｃ）は、第２配線板を示す断面図である。
【図４】図４（ａ）は、第１配線板を示す断面図であり、図４（ｂ）は、スペーサを示す断面図であり、図４（ｃ）は、電子部品がフェースアップボンディングされた状態の第２配線板を示す断面図である。
【図５】第２の実施の形態に関わる電子部品を内蔵した積層プリント配線板の全体構成を示す断面図である。
【図６】比較例に係わる電子部品を内蔵した積層プリント配線板の全体構成を示す断面図である。
【図７】図６の積層プリント配線板における問題点を説明するための断面図である。
【発明を実施するための形態】
【００１７】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
【００１８】
（第１の実施の形態）
先ず、図１を参照して、本発明の第１の実施の形態に関わる積層プリント配線板３ａの全体構成を説明する。
【００１９】
本発明の第１の実施の形態に関わる積層プリント配線板３ａは、第１配線板１１ａと、第１配線板１１ａに積層された第２配線板１１ｃと、第１配線板１１ａと第２配線板１１ｃの間に配置された電子部品１２ａと、電子部品１２ａの周囲に配置されたスペーサ１１ｂとを備える。
【００２０】
第１配線板１１ａは、第１絶縁層２１ａと、第１絶縁層２１ａの一面に形成された第１導体回路２３ａと、第１絶縁層２１ａの一面に対応する他面に形成された接着層２２ａと、第１絶縁層２１ａ及び接着層２２ａを貫通して形成された第１層間導通部２４ａとを有する。第１層間導通部２４ａの一端は第１導体回路２３ａに接触している。
【００２１】
第２配線板１１ｃは、第２絶縁層２１ｃと、第２絶縁層２１ｃの一面に形成された第２導体回路２３ｃ１と、第２絶縁層２１ｃの一面に対向する他面に形成された第３導体回路２３ｃ２と、第２絶縁層２１ｃを貫通して形成された第２層間導通部２４ｃとを有する。第２層間導通部２４ｃの一端は第２導体回路２３ｃ１に接触し、第２層間導通部２４ｃの他端は第３導体回路２３ｃ２に接触している。
【００２２】
電子部品１２ａは、第１配線板１１ａと第２配線板１１ｃの間に配置されている。電子部品１２ａは、第１層間導通部２４ａの他端に接続された電極２６を有する。ここで、「電子部品」１２ａとは、抵抗やコンデンサ等の受動部品、及びＩＣやダイオード或いはトランジスタ等の能動部品の両方を含む概念である。例えば、電子部品１２ａとして、半導体素子が形成された半導体（ベア）チップ、或いは半導体チップと同様な大きさでパッケージが施されたＷＬＣＳＰなどを用いることができる。さらに、電子部品１２ａとして、ＫＧＤ（Known Good Die）が可能なＷＬＣＳＰを用いることが品質向上の観点から望ましい。
【００２３】
スペーサ１１ｂは、電子部品１２ａの周囲に配置された第３絶縁層２１ｂと、第３絶縁層２１ｂの一面に形成された配線回路２３ｂと、第３絶縁層２１ｂの一面に対応する他面に形成された接着層２２ｂと、第３絶縁層２１ｂ及び接着層２２ｂを貫通して形成された第３層間導通部２４ｂとを有する。配線回路２３ｂは、第１層間導通部２４ａの他端に接触している。第３層間導通部２４ｂの一端は配線回路２３ｂに接触し、第３層間導通部２４ｂの他端は第２導体回路２３ｃ１に接触している。
【００２４】
第１絶縁層２１ａは、接着層２２ａによって電子部品１２ａ及び第３絶縁層２１ｂに接着している。第２絶縁層２１ｃは、接着層２２ｂによって第３絶縁層２１ｂに接着し、素子接着材２５ａによって電子部品１２ａに接着している。
【００２５】
このように、第１絶縁層２１ａの片面にのみ第１導体回路２３ａが形成されている。第２絶縁層２１ｃの両面に第２導体回路２３ｃ１及び第３導体回路２３ｃ２が形成されている。そして、第３絶縁層２１ｂの片面にのみ配線回路２３ｂが形成されている。また、第１導体回路２３ａが形成される第１絶縁層２１ａの一面の方向、第２導体回路２３ｃ１が形成される第２絶縁層２１ｃの一面の方向、及び配線回路２３ｂが形成される第３絶縁層２１ｂの一面の方向は、等しい。よって、導体回路２３ａ、２３ｃ１と配線回路２３ｂとは、互いに直接に接触することなく、第１層間導通部２４ａ、第３層間導通部２４ｂを介して接続させることができる。
【００２６】
第１の実施の形態では、第２配線板１１ｃが、第２絶縁層２１ｃの他面に形成された第３導体回路２３ｃ２を備える両面基板である場合について説明する。これにより、第３導体回路２３ｃ２をバンプなどの突起電極と接触させることにより、電子部品１２ａを内蔵した積層プリント配線板３ａを、更に大きな配線基板の上に実装することができる。
【００２７】
しかし、本発明はこれに限定されず、第２配線板１１ｃは第３導体回路２３ｃ２を備えていない片面基板であってもよい。この場合、積層プリント配線板３ａのいずれか一方の面に第２層間導通部２４ｃが露出する。よって、図２に示すように、導体回路どうしを接合すること無く、複数の積層プリント配線板３ａ、３ｂを更に積層することができる。したがって、複数の層に複数の電子部品１２ａ、１２ｂを内蔵させることが可能となる。
【００２８】
第１絶縁層２１ａ、第２絶縁層２１ｃ、第３絶縁層２１ｂの材料としては、プリント配線板などの製造分野において公知の各種絶縁材料の中から、製造する積層プリント配線板３ａの目的や用途に応じて適宜選択して使用することができる。例えば、フレキシブル積層プリント配線板を製造する場合には、薄いポリイミドシートなどの可撓性樹脂シートに銅箔を貼り合わせた構造を有する片面銅張積層板（片面ＣＣＬ）などを用いることができる。
【００２９】
接着層２２ａ、２２ｂの材料としては、プリント配線板の製造分野において公知の各種接着剤を用いることができる。例えば、ポリイミド系接着剤、エポキシ系接着剤などが挙げられる。また、素子接着材２５ａとしては、ＤＡＦ（Die Attached Film）のノリの部分を使用することができる。ＤＡＦが裏面に貼り付けられたウェハを個片化して、個片化された電子部品１２ａをＤＡＦから剥がし取る際に、電子部品１２ａの裏面にＤＡＦのノリの部分が付着する。このノリの部分が図１の素子接着材２５ａに相当する。
【００３０】
第１層間導通部２４ａ、第３層間導通部２４ｂ、第２層間導通部２４ｃは、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子を含む導電性ペーストを加熱して硬化させたものである。
【００３１】
第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂは、同じ金属成分を含有する。また、第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂに含有される金属成分は、銅、金、銀、錫から選択される少なくとも１種類の低電気抵抗金属である。第１導体回路２３ａと第１層間導通部２４ａの界面、第１層間導通部２４ａと配線回路２３ｂの界面、配線回路２３ｂと第３層間導通部２４ｂの界面、第３層間導通部２４ｂと第２導体回路２３ｃ１の界面、第２導体回路２３ｃ１と第２層間導通部２４ｃの界面、第２層間導通部２４ｃと第３導体回路２３ｃ２の界面には、それぞれ、導体回路２３ａ、２３ｃ１、２３ｃ２、配線回路２３ｂ中の低電気抵抗金属と導電性ペースト中の低融点金属との合金からなる合金層（図示せず）が形成されていてもよい。第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂは、異なる金属成分を含有していてもよい。
【００３２】
第１導体回路２３ａと第１絶縁層２１ａの間、第２導体回路２３ｃ１と第２絶縁層２１ｃの間、第３導体回路２３ｃ２と第２絶縁層２１ｃの間、及び配線回路２３ｂと第３絶縁層２１ｂの間に、それぞれ、シード層が配置されていてもよい。ここで、シード層の材料には、ニッケル、クロム、チタン、タングステン、チタンとタングステンの合金から選択される少なくとも１種類の金属が含まれる。シード層は、第１絶縁層２１ａ、第２絶縁層２１ｃ、及び第３絶縁層２１ｂの一面及びその他面の表面粗さを吸収する。これにより、第１導体回路２３ａ、第２導体回路２３ｃ１、第３導体回路２３ｃ２及び配線回路２３ｂの平坦性が向上し、電気的特性が良くなる。また、複数の配線板１１ａ〜１１ｃを積層した際、更には複数の積層プリント配線板３ａを積層した際の平坦性も向上する。また、第１導体回路２３ａと第１絶縁層２１ａの間、第２導体回路２３ｃ１と第２絶縁層２１ｃの間、第３導体回路２３ｃ２と第２絶縁層２１ｃの間、及び配線回路２３ｂと第３絶縁層２１ｂの間の密着強度を高めることができる。
【００３３】
図１及び図２には図示しないが、第１導体回路２３ａと第１層間導通部２４ａの界面、配線回路２３ｂと第３層間導通部２４ｂの界面、第２導体回路２３ｃ１と第２層間導通部２４ｃの界面、及び第２層間導通部２４ｃと第３導体回路２３ｃ２の界面は、それぞれ凹凸形状を有していてもよい。具体的には、第１層間導通部２４ａ、第３層間導通部２４ｂ及び第２層間導通部２４ｃをビアホールに埋め込む前にビアホールの底面に表出した第１導体回路２３ａ、配線回路２３ｂ及び第２導体回路２３ｃ１に対して、レーザなどを照射してダメージを加える、等の粗化処理により形成される微細な凹凸形状である。例えば、ビアホールの底面の算術平均粗さＲａを０．１〜０．８μｍ、好ましくは０．１〜０．５μｍとすればよい。
【００３４】
図１に示す積層プリント配線板３ａは、第１導体回路２３ａ、配線回路２３ｂ、第２導体回路２３ｃ１及び第３導体回路２３ｃ２の形状を任意に設定したり、層間導通部２４ａ、２４ｂ、２４ｃを任意の位置に配置したりすることができる。よって、図１に示す積層プリント配線板３ａの構成は一例であって、第１導体回路２３ａ、配線回路２３ｂ、第２導体回路２３ｃ１及び第３導体回路２３ｃ２の形状や位置、及び層間導通部２４ａ、２４ｂ、２４ｃの位置を変更することができる。
【００３５】
図３（ａ）〜図３（ｃ）を参照して、フリップチップボンディングを用いて、図１に示す電子部品１２ａを内蔵した積層プリント配線板３ａを製造する方法の一例を説明する。図３（ａ）は、電子部品１２ａがフリップチップボンディングされた状態の第１配線板１１ａを示す断面図であり、図３（ｂ）は、スペーサ１１ｂを示す断面図であり、図３（ｃ）は、第２配線板１１ｃを示す断面図である。
【００３６】
先ず、電子部品１２ａがフリップチップボンディングされる前の図３（ａ）に示す第１配線板１１ａ、図３（ｂ）に示すスペーサ１１ｂ、及び図３（ｃ）に示す第２配線板１１ｃをそれぞれ製造する。
【００３７】
具体的には、先ず、可撓性を有する第１絶縁層２１ａの一面に、シード層及び第１導体回路２３ａの回路パターンを形成する。具体的には、例えばポリイミドフィルム等の可撓性の樹脂シートからなる第１絶縁層２１ａの一面に粗化処理を施した後、第１の主表面の全面に、例えばニッケルからなるシード層を無電解めっき或いはスパッタにより形成する。そして、第１導体回路２３ａを形成しない領域にレジストパターンを形成する。電解めっきにより、レジストパターンが形成されていないシード層の上に第１導体回路２３ａを形成する。その後、レジストパターン及びレジストパターンの下にあるシード層を選択的に除去する。これにより、図３（ａ）の第１導体回路２３ａの回路パターンが形成される。回路パターンの形成方法としては、これ以外にも、サブトラクティブ工法を用いた様々な製造方法を用いることができる。
【００３８】
成膜の厚さばらつきの抑制、及び微細な回路パターン形成を考慮すると、第１導体回路２３ａの膜厚は３〜２０μｍの範囲が望ましい。また、第１絶縁層２１ａとして、厚さが１２〜５０μｍのポリイミド樹脂、或いは液晶ポリマーなどのプラスチックフィルムを使用する。
【００３９】
次に、第１絶縁層２１ａの一面に対向する他面に、熱硬化性樹脂フィルムを加熱圧着により貼り付け、接着層２２ａを形成する。接着層２２ａの上に、熱硬化性樹脂フィルムを加熱圧着により貼り付け、樹脂フィルムを形成する。加熱圧着には、ラミネート装置、例えば真空ラミネータが用いられ、減圧雰囲気中において、熱硬化性樹脂フィルムの硬化温度以下の温度で押圧して貼り合わされる。
【００４０】
接着層２２ａの素材としては、エポキシ系の熱硬化性樹脂やアクリル系樹脂などの接着材、或いは熱可塑性ポリイミドに代表される熱可塑性接着材を使用することもできる。また、接着層２２ａは、フィルム状素材に代えて例えばワニス状の樹脂接着剤を第１絶縁層２１ａの他面に塗布して形成することもできる。
【００４１】
樹脂フィルムは、ポリイミド系のフィルム、ＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）などのプラスチックフィルムを使用してもよく、接着層２２ａの表面にＵＶ照射によって接着や剥離が可能なフィルムを被着形成してもよい。
【００４２】
第１絶縁層２１ａの他面からビアホールを形成して、ビアホールの底面にシード層を表出させる。具体的には、第１絶縁層２１ａ、接着層２２ａ、及び樹脂フィルムを貫通するビアホールを形成する。ビアホールは、第１絶縁層２１ａの他面側から、第１導体回路２３ａが形成された位置に形成される。よって、ビアホールの底面には、シード層が表出する。
【００４３】
具体的には、第１絶縁層２１ａ、接着層２２ａ、及び樹脂フィルムを他面側から貫通するようにＵＶ−ＹＡＧレーザで穿孔することによって、直径１００μｍのビアホールを形成する。その後、穴開け加工時に発生したスミアを除去するために、四フッ化炭素（ＣＦ４）及び酸素（Ｏ２）の混合ガスによるプラズマデスミア処理を施す。
【００４４】
ビアホールは、炭酸ガスレーザやエキシマレーザなどによるレーザ加工、或いはドリル加工や化学的エッチングによって形成することもできる。
【００４５】
また、プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、アルゴン（Ａｒ）などの他の不活性ガスを使用することもできるし、ドライ処理に代えて、薬液によるウェットデスミア処理を適用してもよい。
【００４６】
ビアホールの底面に表出したシード層を選択的に除去して、ビアホールの底面に第１導体回路２３ａを表出させる。具体的には、硝酸などの薬液によるウェットエッチングによってシード層を除去する。
【００４７】
底面に第１導体回路２３ａが表出したビアホールの中に導電性ペーストを充填する。具体的には、ビアホールに、スクリーン印刷法により導電性ペーストをそれぞれの空間を埋め尽くすまで充填する。導電性ペーストは、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成される。導電性ペーストは、接着層２２ａの硬化温度程度の低温で、金属粒子がその粒子同士で拡散接合したり、第１導体回路２３ａと拡散接合したりして合金化し易い金属組成を用いる。例えば、鉛フリーはんだ、異方性導電ペースト（ＡＣＦ）、銀ペースト、それらのペーストの混合材料や微量の異種金属を混合したペースト材料などが挙げられる。導電性ペーストの充填方法としては、印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びそれらを併用した工法などを用いることができる。
【００４８】
その後、樹脂フィルムを剥離する。その結果、印刷充填した導電性ペーストの先端（下面）の部分は、剥離した樹脂フィルムの厚さ寸法分の高さをもって接着層２２ａの下面側に突出した状態で露出される。このように、樹脂フィルムは、その厚さを適宜選定することによって、後に第１層間導通部２４ａとなる導電性ペーストの突出高さを調整する。以上の工程を経て、第１配線板１１ａが形成される。
【００４９】
前述したように、図３（ｂ）のスペーサ１１ｂの製造工程は、第１配線板１１ａと同一工程であるため、その説明は省略する。また、図３（ｃ）の第２配線板１１ｃの製造工程も、第１配線板１１ａとほぼ同一の工程であるため、説明を省略する。
【００５０】
次に、図３（ａ）に示すように、電極２６が形成された一面に対向する他面に素子接着材２５ａが接着された電子部品１２ａを用意する。そして、第１配線板１１ａが備える第１層間導通部２４ａに電子部品１２ａが有する電極２６が接触するように、フリップチップボンディング法を用いて第１配線板１１ａに電子部品１２ａを接続する。
【００５１】
次に、電子部品１２ａがフリップチップボンディングされた第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを重ね合わせる。具体的には、図３（ａ）〜図３（ｃ）に示すように、第１層間導通部２４ａが配線回路２３ｂに接触し、第３層間導通部２４ｂが第２導体回路２３ｃ１に接触するように、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを位置合わせした状態で重ね合わせる。そして、この状態で、接着層２２ａ、２２ｂ、及び導電性ペーストの硬化温度より低温で加熱して、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃの仮留めを行う。
【００５２】
仮留めで積層された第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを、真空キュアプレス装置を用いて、加熱温度１５０℃〜２００℃で、１ｋＰａ以下の減圧雰囲気中で一括して加熱圧着する。この方法を一括積層法という。加熱圧着の際に、接着層２２ａが熱硬化されて、第１絶縁層２１ａと第３絶縁層２１ｂが接合され、接着層２２ｂが熱硬化されて、第３絶縁層２１ｂと第２絶縁層２１ｃが接合される。素子接着材２５ａによって電子部品１２ａの他面が第２絶縁層２１ｃに接着される。また、導電性ペーストも熱硬化されて焼結体、すなわち第１層間導通部２４ａ、第２層間導通部２４ｃ、及び第３層間導通部２４ｂが形成される。このようにして、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃが接合される。
【００５３】
また、これと同時に、第１導体回路２３ａと第１層間導通部２４ａの界面、第１層間導通部２４ａと配線回路２３ｂの界面、配線回路２３ｂと第３層間導通部２４ｂの界面、第３層間導通部２４ｂと第２導体回路２３ｃ１の界面、第２導体回路２３ｃ１と第２層間導通部２４ｃの界面、及び第２層間導通部２４ｃと第３導体回路２３ｃ２の界面に、前記した合金層が形成される。このようにして、図１に示した積層プリント配線板３ａが完成する。
【００５４】
なお、図３のフリップチップボンディングを用いた場合、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃを接合する前に、予め、電子部品１２ａの電極２６と第１層間導通部２４ａとを位置合わせて接続した。しかし、これ以外の製造方法を用いて構わない。例えば、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃを接合すると同時に、電子部品１２ａの電極２６と第１層間導通部２４ａとを位置合わせて接続してもよい。
【００５５】
次に、図４（ａ）〜図４（ｃ）を参照して、フェースアップボンディングを用いて、図１に示す電子部品１２ａを内蔵した積層プリント配線板３ａを製造する方法の一例を説明する。図４（ａ）は、第１配線板１１ａを示す断面図であり、図４（ｂ）は、スペーサ１１ｂを示す断面図であり、図４（ｃ）は、電子部品１２ａがフェースアップボンディングされた状態の第２配線板１１ｃを示す断面図である。フェースアップボンディングを用いた場合と、フリップチップボンディングを用いた場合とでは、積層プリント配線板３ａの最終的な構造に違いはない。
【００５６】
先ず、図４（ａ）〜図４（ｃ）に示すように、第１配線板１１ａ、スペーサ１１ｂ、電子部品１２ａがフェースアップボンディングされる前の第２配線板１１ｃをそれぞれ製造する方法は、上記したフリップチップボンディングを用いた場合と同じであり、説明を省略する。
【００５７】
次に、図４（ｃ）に示すように、電極２６が形成された一面に対向する他面に素子接着材２５ａが接着された電子部品１２ａを用意する。そして、第２配線板１１ｃが備える第２絶縁層２１ｃの一面に素子接着材２５ａを介して電子部品１２ａの他面を接着させる。
【００５８】
次に、第１配線板１１ａ、スペーサ１１ｂ、及び電子部品１２ａが接着された第２配線板１１ｃを重ね合わせる。具体的には、図４（ａ）〜図４（ｃ）に示すように、第１層間導通部２４ａに電子部品１２ａが有する電極２６が接触し、第１層間導通部２４ａが配線回路２３ｂに接触し、第３層間導通部２４ｂが第２導体回路２３ｃ１に接触するように、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを位置合わせした状態で重ね合わせる。そして、この状態で、接着層２２ａ、２２ｂ及び導電性ペーストの硬化温度より低温で加熱して、第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃの仮留めを行う。
【００５９】
仮留めで積層された第１配線板１１ａ、スペーサ１１ｂ、及び第２配線板１１ｃを、上記した一括積層法により一括して加熱圧着する。このようにして、第１配線板１１ａ、スペーサ１１ｂ及び第２配線板１１ｃが接合される。
【００６０】
以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。
【００６１】
スペーサ１１ｂが有する第３層間導通部２４ｂの他端は、第２配線板１１ｃの第２導体回路２３ｃ１に接触している。つまり、スペーサ１１ｂは、片方の面のみに配線回路２３ｂが形成された片面の配線板である。よって、積層プリント配線板３ａの一方の面に第３層間導通部２４ｂが露出するので、導体回路どうしを接合すること無く、複数の積層プリント配線板３ａを更に積層することができる。したがって、複数の層に電子部品１２ａを内蔵させることが可能となる。なお、図１の例では、積層プリント配線板３ａの一方の面に第２層間導通部２４ｃは露出せずに、第３導体回路２３ｃ２に接続されているが、第３導体回路２３ｃ２は、後述するように、バンプなどを介して他基板へ実装する際において有用となり、積層プリント配線板３ａどうしを積層する際には不要となる部材である。
【００６２】
第２配線板１１ｃは、第２絶縁層２１ｃの他面に形成され、第２層間導通部２４ｃの他端に接触する第３導体回路２３ｃ２を更に備える。第３導体回路２３ｃ２にバンプなどの突起電極を形成することにより、電子部品１２ａを内蔵した積層プリント配線板３ａを、更に大きな配線基板の上に実装することができる。
【００６３】
図１に示した複数の積層プリント配線板３ａを積層することができる。一方の積層プリント配線板が有する第２層間導通部２４ｃの他端が、他方の積層プリント配線板が有する第１導体回路２３ａに接触するように、複数の積層プリント配線板を積層すればよい。但し、この場合、第３導体回路２３ｃ２は、不要である。
【００６４】
また、本発明の第１の実施の形態によれば、ＥＷＬＰと同様にして、半導体素子の実装密度を大幅に向上させることができ、半導体素子間の配線長が短縮され、高速伝送特性を向上させることができる。更に、前述したＥＷＬＰが抱える問題点を解消することができる。すなわち、レジストマスクの作製及びめっき処理などの繰り返しによるビルドアップ工法を用いず、一括積層法を用いる。よって、製造工程の数を減らし、製造時間を短くし、製造コストを低く抑えることができる。更に、多層化の際の加熱プレス処理は一回で済むため、絶縁樹脂層の劣化を抑制することができる。
【００６５】
図３（ａ）に示したように、第１配線板１１ａが備える第１層間導通部２４ａに電子部品１２ａが有する電極２６が接触するように、フリップチップボンディング法を用いて第１配線板１１ａに電子部品１２ａを接続する。これにより、電子部品１２ａの電極２６と第１層間導通部２４ａを接合する際の位置精度が高いため、電子部品１２ａと第１層間導通部２４ａの接続信頼性を高めることができる。
【００６６】
図４（ｃ）に示したように、第１配線板１１ａに電子部品１２ａを接続する前に、第２配線板１１ｃが備える第２絶縁層２１ｃの一面に素子接着材２５ａを介して電子部品１２ａの他面を接着させる。これにより、電子部品１２ａを実装する際に、第２絶縁層２１ｃと素子接着材２５ａを早く接合することができるため、熱プロセスや時間経過による素子接着材２５ａの接着力低下を防ぐことができる。
【００６７】
（第２の実施の形態）
第１の実施の形態では、１つの電子部品１２ａが内蔵された積層プリント配線板３ａを示し、積層プリント配線板３ａを複数積層することにより、複数の電子部品が複数の層に内蔵された積層プリント配線板を提供することができることを示した。本発明は、積層プリント配線板３ａを複数積層する以外の方法でも、複数の電子部品を複数の層に内蔵させることができる。
【００６８】
そこで、第２の実施の形態では、第１配線板と第２配線板の間で、電子部品及びスペーサの組み合わせが、異なる層において複数配置されている積層プリント配線板について説明する。図５を参照して、第２の実施の形態に関わる電子部品を内蔵した積層プリント配線板の全体構成を説明する。
【００６９】
図５に示すように、第２の実施の形態に関わる積層プリント配線板の最表面側に、第１配線板３１ａが配置され、最裏面側に第２配線板３１ｅが配置されている。第１配線板３１ａと第２配線板３１ｅの間には、電子部品３２ａ及びその周囲に配置された絶縁層４１ｂを有するスペーサ３１ｂが配置されている。更に、第１配線板３１ａと第２配線板３１ｅの間で、電子部品３２ａと異なる層において、電子部品３２ｂ及びその周囲に配置された絶縁層４１ｄを有するスペーサ３１ｄが配置されている。
【００７０】
更に、電子部品３２ａと電子部品３２ｂの間に、第３配線板３１ｃが配置されている。
【００７１】
第１配線板３１ａは、第１絶縁層４１ａと、第１導体回路４３ａと、第１層間導通部４４ａと、接着層４２ａとを有する。第２配線板３１ｅは、第２絶縁層４１ｅと、第２導体回路４３ｅ１及び第３導体回路４３ｅ２と、第２層間導通部４４ｅとを有する。スペーサ３１ｂは、絶縁層４１ｂと、配線回路４３ｂと、層間導通部４４ｂと、接着層４２ｂとを有する。スペーサ３１ｄは、絶縁層４１ｄと、配線回路４３ｄと、層間導通部４４ｄと、接着層４２ｄとを有する。第３配線板３１ｃは、絶縁層４１ｃと、導体回路４３ｃと、層間導通部４４ｃと、接着層４２ｃとを有する。電子部品３２ａは、素子接着材４５ａにより絶縁層４１ｃに接着されている。電子部品３２ｂは、素子接着材４５ｂにより第２絶縁層４１ｅに接着されている。
【００７２】
以上説明したように、第１配線板３１ａと第２配線板３１ｅの間に、電子部品３２ａ、３２ｂ及びスペーサ３１ｂ、３１ｄの組み合わせが、異なる層において複数（ここでは２つ）配置されている。このように、片方の面のみに配線回路４３ｂ、４３ｄが形成されたスペーサ３１ｂ、３１ｄを用いることにより、複数の電子部品３２ａ、３２ｂを高密度に内蔵することができる。
【００７３】
（比較例）
図６に示すように、比較例に関わる積層プリント配線板５３ａは、第１配線板６１ａと、第１配線板６１ａに積層された第２配線板６１ｃと、第１配線板６１ａと第２配線板６１ｃの間に配置された電子部品６２ａと、電子部品６２ａの周囲に配置されたスペーサ６１ｂとを備える。
【００７４】
第１配線板６１ａは、第１絶縁層７１ａと、第１絶縁層７１ａの一面に形成された第１導体回路７３ａと、第１絶縁層７１ａの一面に対応する他面に形成された接着層７２ａと、第１絶縁層７１ａ及び接着層７２ａを貫通して形成された第１層間導通部７４ａとを有する。第１層間導通部７４ａの一端は第１導体回路７３ａに接触している。
【００７５】
第２配線板６１ｃは、第２絶縁層７１ｃと、第２絶縁層７１ｃの一面に形成された第２導体回路７３ｃと、第２絶縁層７１ｃの一面に対応する他面に形成された接着層７２ｃと、第２絶縁層７１ｃ及び接着層７２ｃを貫通して形成された第２層間導通部７４ｃとを有する。第２層間導通部７４ｃの一端は第２導体回路７３ｃに接触している。
【００７６】
電子部品６２ａは、第１層間導通部７４ａの他端に接続された電極７６を有する。スペーサ６１ｂは、電子部品６２ａの周囲に配置された第３絶縁層７１ｂと、第３絶縁層７１ｂの一面及び一面に対向する他面に形成された配線回路７３ｂ１、７３ｂ２と、第３絶縁層７１ｂと電子部品６２ａとの間に形成された接着層７２ｂとを有する。配線回路７３ｂ１は、第１層間導通部７４ａに接触している。配線回路７３ｂ２は、第２層間導通部７４ｃに接触している。
【００７７】
このように、スペーサ６１ｂは、第３絶縁層７１ｂの両面に配線回路７３ｂ１、７３ｂ２が形成されている。このため、図７に示すように、複数の積層プリント配線板５３ａ、５３ｂを更に積層して、複数の電子部品６２ａ、６２ｂを複数の配線層に内蔵させることができない。なぜなら、複数の積層プリント配線板５３ａ、５３ｂを更に積層するには、一方の積層プリント配線板５３ａの露出した一方の導体回路と、異なる積層プリント配線板５３ｂの導体回路とを接合することができないからである。このように、比較例に係わる積層プリント配線板５３ａでは、複数の層に半導体素子を内蔵させることが困難である。
【００７８】
上記のように、本発明は、２つの実施形態及び比較例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【符号の説明】
【００７９】
３ａ…積層プリント配線板
１１ａ、３１ａ…第１配線板
１１ｂ、３１ｂ、３１ｄ…スペーサ
１１ｃ、３１ｅ…第２配線板
１２ａ、３２ａ、３２ｂ…電子部品
２１ａ、４１ａ…第１絶縁層
２１ｂ…第３絶縁層
２１ｃ、４１ｅ…第２絶縁層
２３ａ、４３ａ…第１導体回路
２３ｂ、４３ｂ、４３ｄ…配線回路
２３ｃ１、４３ｅ１…第２導体回路
２３ｃ２、４３ｅ２…第３導体回路
２４ａ、４４ａ…第１層間導通部
２４ｂ…第３層間導通部
２４ｃ、４４ｅ…第２層間導通部
【特許請求の範囲】
【請求項１】
第１絶縁層と、前記第１絶縁層の一面に形成された第１導体回路と、前記第１絶縁層を貫通して形成され、その一端が第１導体回路に接触し、その他端が第１絶縁層の一面に対向する他面から露出する第１層間導通部とを有する第１配線板と、
第２絶縁層と、前記第２絶縁層の一面に形成された第２導体回路と、前記第２絶縁層を貫通して形成され、その一端が第２導体回路に接触し、その他端が第２絶縁層の一面に対向する他面から露出する第２層間導通部とを有する第２配線板と、
前記第１配線板と前記第２配線板の間に配置され、且つ前記第１層間導通部の他端に接続された電極を有する電子部品と、
前記電子部品の周囲に配置された第３絶縁層と、第３絶縁層の一面に形成され、第１層間導通部に接触する配線回路と、前記第３絶縁層を貫通して形成され、その一端が前記配線回路に接触し、その他端が前記第２導体回路に接触する第３層間導通部とを有するスペーサと、
を備えることを特徴とする電子部品を内蔵した積層プリント配線板。
【請求項２】
前記第２配線板は、前記第２絶縁層の他面に形成され、第２層間導通部の他端に接触する第３導体回路を更に備えることを特徴とする請求項１に記載の電子部品を内蔵した積層プリント配線板。
【請求項３】
前記第１配線板と前記第２配線板の間には、前記電子部品及び前記スペーサの組み合わせが、異なる層において複数配置されていることを特徴とする請求項１又は２に記載の電子部品を内蔵した積層プリント配線板。
【請求項４】
請求項１に記載の複数の積層プリント配線板を積層した積層プリント配線板であって、
一方の積層プリント配線板が有する第２層間導通部の他端が、他方の積層プリント配線板が有する第１導体回路に接触するように、複数の積層プリント配線板を積層したことを特徴とする電子部品を内蔵した積層プリント配線板。
【請求項５】
請求項１に記載の電子部品を内蔵した積層プリント配線板の製造方法であって、
前記第１層間導通部に前記電子部品が有する前記電極が接触するように、前記第１配線板に前記電子部品を接続する第１の工程と、
前記第１層間導通部に前記配線回路が接触し、前記第３層間導通部に前記第２導体回路が接触するように、前記第１配線板、前記スペーサ及び前記第２配線板の位置を合わせて接合する第２の工程と、
を備える電子部品を内蔵した積層プリント配線板の製造方法。
【請求項６】
請求項１に記載の電子部品を内蔵した積層プリント配線板の製造方法であって、
前記第２配線板に前記電子部品の電極が形成された一面に対向する他面を接続する第１の工程と、
前記第１層間導通部に前記電極及び前記配線回路が接触し、前記第３層間導通部に前記第２導体回路が接触するように、前記第１配線板、前記スペーサ及び前記第２配線板の位置を合わせて接合する第２の工程と、
を備える電子部品を内蔵した積層プリント配線板の製造方法。
【請求項１】
第１絶縁層と、前記第１絶縁層の一面に形成された第１導体回路と、前記第１絶縁層を貫通して形成され、その一端が第１導体回路に接触し、その他端が第１絶縁層の一面に対向する他面から露出する第１層間導通部とを有する第１配線板と、
第２絶縁層と、前記第２絶縁層の一面に形成された第２導体回路と、前記第２絶縁層を貫通して形成され、その一端が第２導体回路に接触し、その他端が第２絶縁層の一面に対向する他面から露出する第２層間導通部とを有する第２配線板と、
前記第１配線板と前記第２配線板の間に配置され、且つ前記第１層間導通部の他端に接続された電極を有する電子部品と、
前記電子部品の周囲に配置された第３絶縁層と、第３絶縁層の一面に形成され、第１層間導通部に接触する配線回路と、前記第３絶縁層を貫通して形成され、その一端が前記配線回路に接触し、その他端が前記第２導体回路に接触する第３層間導通部とを有するスペーサと、
を備えることを特徴とする電子部品を内蔵した積層プリント配線板。
【請求項２】
前記第２配線板は、前記第２絶縁層の他面に形成され、第２層間導通部の他端に接触する第３導体回路を更に備えることを特徴とする請求項１に記載の電子部品を内蔵した積層プリント配線板。
【請求項３】
前記第１配線板と前記第２配線板の間には、前記電子部品及び前記スペーサの組み合わせが、異なる層において複数配置されていることを特徴とする請求項１又は２に記載の電子部品を内蔵した積層プリント配線板。
【請求項４】
請求項１に記載の複数の積層プリント配線板を積層した積層プリント配線板であって、
一方の積層プリント配線板が有する第２層間導通部の他端が、他方の積層プリント配線板が有する第１導体回路に接触するように、複数の積層プリント配線板を積層したことを特徴とする電子部品を内蔵した積層プリント配線板。
【請求項５】
請求項１に記載の電子部品を内蔵した積層プリント配線板の製造方法であって、
前記第１層間導通部に前記電子部品が有する前記電極が接触するように、前記第１配線板に前記電子部品を接続する第１の工程と、
前記第１層間導通部に前記配線回路が接触し、前記第３層間導通部に前記第２導体回路が接触するように、前記第１配線板、前記スペーサ及び前記第２配線板の位置を合わせて接合する第２の工程と、
を備える電子部品を内蔵した積層プリント配線板の製造方法。
【請求項６】
請求項１に記載の電子部品を内蔵した積層プリント配線板の製造方法であって、
前記第２配線板に前記電子部品の電極が形成された一面に対向する他面を接続する第１の工程と、
前記第１層間導通部に前記電極及び前記配線回路が接触し、前記第３層間導通部に前記第２導体回路が接触するように、前記第１配線板、前記スペーサ及び前記第２配線板の位置を合わせて接合する第２の工程と、
を備える電子部品を内蔵した積層プリント配線板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１８６２７９（Ｐ２０１２−１８６２７９Ａ）
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願番号】特願２０１１−４７７２２（Ｐ２０１１−４７７２２）
【出願日】平成２３年３月４日（２０１１．３．４）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願日】平成２３年３月４日（２０１１．３．４）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
[ Back to top ]