静電結合を用いた高電圧パルスドライバ
高電圧システムに共通する、高電源リプルにおいて有用である静電結合を用いた高電圧ドライバである。それは、デューティサイクルの最大範囲を許容するが、変圧器の磁気の制限はなく、または、光学式の結合方法における複雑さの増加もない。それはまた、出力駆動ラインにアークする高電圧によって作成される過渡電圧においても、強固である。本発明はまた、特に例示的ディスプレイの応用における使用のために、低コストでの静電結合の使用を再構築するが、静電結合に特有の制限はない。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の参照）
本出願は、米国仮出願シリアル番号第６０／５１０，２８４号の優先権を主張する。
【０００２】
本発明は一般に、駆動回路に関する。より詳細には、ディスプレイ応用のための駆動回路に関する。
【背景技術】
【０００３】
図２、図３、図５、および図６の従来技術にて示されるように、高容量ラインのパルスドライバを形成するために、相補的なＮチャンネルおよびＰチャンネルパワーＦＥＴトランジスタを使用することは好都合である。そのようなドライバは、例えば、大スクリーンの冷陰極およびプラズマディスプレイのためのラインドライバとしての応用を見出す。
【０００４】
従来技術の例は図２に示されており、出力５６は、供給電圧５７と接地との間のギャップの関数である。ツェナーダイオード５３は、供給５７と接地との間の電圧差をブリッジし、信頼のおけるターンオン電圧をトランジスタ５４または５５に与えるために選択される。この例では、５３のツェナー電圧が、５４のターンオン電圧より低い、またはほぼ１０ボルトの供給電圧５７に選ばれ得る。
【０００５】
その設計が出力５６でのより高い電圧の使用を要求すると、従来技術が有するいくつかの問題が生じる。第１に、電圧５７が、設計によって意図的に変化した場合、ツェナーダイオード５３の値は、それを補うように調整されなければならない。
【０００６】
これを軽減するために、図３に図示される従来技術の回路は、ツェナーダイオード５３をコンデンサに取り替え、ツェナーダイオード５３などのような固定電圧のギャップを補うデバイスの制限なしに、供給電圧５７の任意の選択を許可する。
【０００７】
正入力パルス４１は、トランジスタ４２を駆動し、コンデンサ４４を介して電源４６の電圧ギャップをブリッジし、トランジスタ４３をオフにする。つまり、トランジスタ４２および４３のゲートは、結合コンデンサ４４のために、互いに正確に従い、それらは、例えば、４００ボルト離れ得る。パワーレール（ｐｏｗｅｒ ｒａｉｌ）４８上のノイズが２〜５ボルト存在する場合、トランジスタ４３は不適切にオンにされる。
【０００８】
単純な静電結合が有する第２の問題は、入力部４１における長い入力パルスは、抵抗４５およびコンデンサ４４のＲ−Ｃ時定数を介して微分され、トランジスタ４３における駆動信号の最終的な損失を生じさせてしまう。この効果は、静電結合を用いて得ることが可能なデューティサイクル（オン／オフの比率）を制限する。この問題は、本発明のシュミットトリガのメモリ特性によって訂正される。
【０００９】
静電結合における第３の問題は、ノイズの効果である。静電結合は、他の問題に対しては低コストになる傾向がある一方で、より高電圧での動作が考慮される場合、それは動作に異常をきたす。図４に示される領域Ａは、例示的な所望される供給電圧５７が、クリーンな変化していない値であることを示す。
【００１０】
領域Ｂは、典型的な電源上で見出されえるＡＣリプルを示し、領域Ｃは、そのような電源上に存在し得る一部の追加的なノイズを示す。現実的な電源は、通常、リプルおよびノイズが所望される供給電圧（この場合、２５０ボルト）の５％から１０％を超過しない。
【００１１】
推定上、クリーンな変化していない値が入力部４１に供給され、再びノイズなく、トランジスタ４３のゲートへ適切に転送される。レール４８に接続されるトランジスタ４３のソースはふらつき、そのレール上のノイズに従う。ノイズがトランジスタ４３のターンオンパラメータを超過するときはいつでも、そのトランジスタはオンになる。実際、そのレール上のノイズは通常、供給電圧の５％から１０％であり、このドライバは４０ボルト辺りより高い電圧では、正常に動作しない。本発明は、より高い電圧にて動作する場合に、この問題を回避する。
【００１２】
つまり、供給ライン５７上にある所望されない信号は、１２〜２５ボルトであり得る。これは、トランジスタ５４または４３をオン（またはオフ）にするために必要とされる電圧が十分に超過しており、より高い電圧におけるドライバの動作を信頼性のないものにしてしまう。供給電圧が増加すると、ノイズは、ＦＥＴトランジスタのターンオン電圧を最終的に超過し、簡素な静電結合とともに、不安定な動作にさせてしまう。電流源がレール・ツー・レール電圧差をブリッジするために使用される場合、供給電圧は直接に電力浪費を増加させる。
【００１３】
図５は、別の従来技術の例を示し、ツェナーダイオード５３を電流源２０〜２３の回路と置換させてある。これらの電流源２０〜２３は、バッテリー３０によって供給されるように、上部供給レール３３と下部供給レール３４との間の高電圧ギャップを補う。電界効果トランジスタ（ＦＥＴ）２６および２７は相補的な対を形成し、そのゲートは、電圧源３０のほぼ完全な供給電圧によって分離させる。定電流源２０および２１は、固定抵抗によって置き換えられ得る。入力パルス２５はＦＥＴ２６および２９に与えられ、それはＦＥＴ２８に対して反転され、出力３１をローにする。定電流源２２および２３からの電流における結果として生じる変化は、コンパレータ２４によって感知され、コンパレータ２４は上部ＦＥＴ２７をオフする。同様の方法にて、反転パルス２５は、定電流源２２および２３のバランスを反転させ、ＦＥＴ２６および２７を介する導電を反転させる。
【００１４】
定電流源２２および２３にわたってドロップされた電圧は、バッテリー３０によって供給された、ほぼレール・レール・ドロップである。それらのソースに浪費された電力は、その電流およびその電圧の積であり、電圧源３０が増加すると、浪費も増加する。いくつかのそのような定電流切り替え回路が、要求された浪費に抵抗するように設計され得るとき、高電圧プラズマ、またはカーボン・ナノチューブ、あるいは、相対的に高容量負荷の他の駆動形式においてなどのように、なん百というそのような回路が必要とされる場合、その事項は、すぐさま手に負えなくなる。Ｉ＊Ｖ積の合計は、そのアプローチを実際的でなくさせる。
【００１５】
さらに別の従来技術の例が図６に与えられ、それは、変圧器結合ドライバである。これは、静電結合の、ほとんどのノイズに関連する制限を克服するが、いくつかの別の制限がある。入力信号６１は６２によって増幅され、トランジスタ６５および６６のゲートに与えられる。この単純化された図式において、プラスのパルス６１は、トランジスタ６５をオンにし、トランジスタ６６をオフにし、または、その逆をし、振幅がパワーレール６７の振幅である出力パルス６８へ導く。例えば、２５０ボルトのレール６７は、変圧器６３および６４の別個の２次巻き線によって補われ、図３において図示された回路のノイズの問題の多くを解消する。というのは、２次巻き線が、トランジスタ６５および６６のゲートドライブ信号から、パワーレール６７のコモンモードのノイズを分離させるからである。
【００１６】
その変圧器の解決法は二つの問題を有する。それらは、その変換器が相対的に高価であり、パルス幅およびデューティサイクルが変圧器の磁気の特性によって制限されることである。入力部６１のパルス幅は、図３の静電結合回路のＲ−Ｃ時定数によって、および、図６の変圧器における鉄の保磁力によって、制限される。
【発明の開示】
【課題を解決するための手段】
【００１７】
本発明は、より高電圧における電流浪費またはノイズに関連した異常動作、およびドライバによって作成されたパルスのデューティサイクルにおける制限などの、従来技術の設計における問題を克服する。ヒステリシスを有するシュミットトリガはまた、パルスメモリおよび、電源ノイズからの大幅な分離の両方を提供する。それらは従来技術における追加的な問題である。
【発明を実施するための最良の形態】
【００１８】
本発明およびそれによる利点の、より完全な理解のために、添付された図面に関連された以下の記載への参照がここでなされる。
【００１９】
本発明の一実施形態を用いた正極のドライバの例示的な実施が図１に例示される。
本発明の特徴：
１．変更は、正および負のドライブシステム両方に対して可能である。
２．磁気に由来するデューティサイクルの制限を伴う、結合変圧器は必要とされない。
３．単純な静電結合は、高電圧のゲート・ツー・ゲートギャップを介して使用され得る。本発明は、高電圧供給ライン上で高周波数リプルのより広いレベルを許容し、それらのライン上で低周波数（例えば１２０Ｈｚ）リプルに対しては感知しない。
４．電流制限は、ハイ（ｈｉｇｈ）側およびロー（ｌｏｗ）側のドライバ両方に提供される。
５．定電流高電圧ギャップドライブにおけるように、定電力浪費は生じない。
６．短絡保護は、「遠隔の（ｒｅｍｏｔｅ）」高電圧ドライブ側に提供される。
７．ビルトインＦＥＴバック（ｂａｃｋ）ダイオード保護は、アーク誘導正スパイクに対して保護する。
８．電流制限およびアクティブシャットダウンは、アーク誘導負スパイクに対して保護する。
９．実際の信号エッジデータ遷移の間を除いて、最小の電力浪費のみが生じる。
【００２０】
本発明の利点：本発明は、変圧器、光学的および単純なコンデンサ結合などの、従来技術の方法に対して多くの利点を有する。
【００２１】
パルスの応用にとって、従来技術は通常、上部と下部のトランジスタゲートの間の、直流（ＤＣ）結合または容量性（ＡＣ）結合のいずれかを使用するが、これは、電源電圧が増加すると、実際的ではなくなってしまう。供給ライン上のリプルおよび過渡的なノイズは、通常、５％から１０％のＤＣレベルであり、直流および従来の容量性の結合の場合の両方において、誤ったトリガを生じさせる。これを克服するために、従来技術はしばしば、変圧器または電気光学手段の使用に取りかかり、効果的にこのコモンモードのノイズを除去してきた。これらのアプローチは機能するが、しばしば、複雑さの増加、または、特に磁気によって負わされるデューティサイクル制限のために、所望されていない。
【００２２】
本発明の利点の一部がここで与えられるが、このリストは、従来技術の方法を介して得られた利点を決して制限するわけではない：
１．静電結合の新しい変形は広い電源ボルト範囲を提供するが、ノイズに対する従来の感度の方法は伴わない。
２．結合コンデンサはそのいずれかの側で、低インピーダンスを認め、さらに、望まれないノイズ結合を最小化する。
３．短絡保護は、遠隔の高電圧側に提供され、両側は、アークやショートなどの短期間のサージから効果的に保護される。
４．回路は、低周波数（６０〜１００Ｈｚ）供給ラインリプル、および、適度に高周波数リプル成分に対しては無感知である。
５．ＡＣ結合が使用されるが、遠隔側のメモリは、極端に長いパルス幅の使用、および、駆動信号におけるデューティサイクルの極端な範囲の使用を許す。
６．回路は、非常な大きい電圧信号スイングを有する、適度に高容量負荷をドライブすることが可能である。
７．遅延を伴った内部電流制限回路は、熱的過負荷から短絡保護を提供する。
【００２３】
ここで記載された本発明は、高電圧システムに共通する、高電源リプルにおいて有用である静電結合の手段を教示する。それは、デューティサイクルの最大範囲を許容するが、変圧器の磁気の制限はなく、または、光学式の結合方法における複雑さの増加もない。それはまた、出力駆動ラインへの高電圧アークによって作成される過渡電圧においても、強固（ｒｏｂｕｓｔ）である。
【００２４】
負の（ｎｅｇａｔｉｖｅ−ｇｏｉｎｇ）高電圧ラインドライバが、本発明の一実施形態として、図７に図示される。（反転された）入力パルスがドライバ１０１に与えられ、１０１の出力にて、低電圧ＣＭＯＳレベルから１２ボルトのスイングへブーストされる。その出力はトランジスタ１０２のゲートに与えられ、オンになる。同時に、同じ１２ボルトパルスは、高電圧コンデンサ１０６を介して、シュミットトリガ１０７の入力部へ与えられる。１０７の出力はトランジスタ１０８のゲートに与えられ、それがオフされ、その結果、出力１０５がハイ（ｈｉｇｈ）になる。
【００２５】
同様に、ドライバ１０１上の入力がハイ（ｈｉｇｈ）になる場合、上記の全ての信号が反転され、出力１０５をロー（ｌｏｗ）にする。本発明によって提供されるノイズのマージン（ｍａｒｇｉｎ）は、抵抗の対１１３と１１４、およびシュミットトリガ１０７の正および負の遷移閾値によって、決定される。二つの抵抗１１３および１１４は、切り替え閾値の上および／または下にて、シュミットトリガ１０７の入力をもたらすために計算される。抵抗１１３を介した正のフィードバックは、通常、ほぼ１／３およびほぼ２／３の供給電圧であり得る入力の正および負の遷移の閾値における通常の差異を超えたマージンを広げる、追加的なヒステリシス動作を強いる。
【００２６】
ドライバ１０１は、シュミットトリガ１０７の複合のヒステリシスを克服するために十分な信号を供給しなければならない。例えば、ドライバ１０１に１２ボルトを供給することは、１２ボルトのドライブを生成し、その一方で、シュミットトリガ１０７の供給は、シュミットトリガ１０７の切り替えポイントを確立する。
【００２７】
１０６／１１３／１１４のＲ−Ｃの組み合わせの小さい時定数の使用は、非常に長いパルス幅にとってでさえも、許容可能である。それは、図７におけるドライバの下半分の感度を、図４の低周波数電源リプルへと、劇的に低減させる。供給レール１１２上の高周波数ノイズに対して低減された感度は、シュミットトリガ１０７のヒステリシスによって供給され、電源ノイズおよびリプルに対する十全なイミューニティを提供する。
【００２８】
センス抵抗１０３および１０９によって供給される短絡保護は、特に、プラズマパネルまたはＣＮＴディスプレイパネルの場合における中間電極アークの間に生じるような短期間の状況での電流制限を供給する。ドライバの隔離側（高電圧）の半分は、通常は、短絡またはアークによって無効にされ得る。
【００２９】
追加的な保護を提供するために、Ｒ−Ｃの組み合わせ１１１／１１２はパワートランジスタ１０８のソースにおいて、電流センス信号を積分し、シュミットトリガ１０７の出力を止めるために、トランジスタ１１０に転送され、その結果、コンデンサ１０６を介して、受信された信号を無効にする。
【００３０】
付け加えて、抵抗の対１１６／１１７は、出力ライン１０５を介して、回路にフィードバックされる、アーク誘導された過渡状態のための、「パラノイア保護（ｐａｒａｎｏｉａ ｐｒｏｔｅｃｔｉｏｎ）」を提供する。
【００３１】
上部のパワートランジスタ１０２にビルトインされたバックダイオードは、その部分における逆流のための保護を提供し、その一方で、抵抗１０３はその電流制限を提供する。
【００３２】
正極出力パルスと等価の回路は図１に図示され、そこでは、デバイス１〜１８が、図７のデバイス１０１〜１１８と同様に動作する。
【００３３】
本発明は、特に例示的ディスプレイの応用における使用のために、低コストでの静電結合の使用を再構築するが、静電結合に特有の制限はない。本発明の使用はディスプレイ製品に限定されるわけではなく、産業における高電圧パルスおよびラインドライブ回路、Ｒ＆Ｄ、および核分野などでの使用において幅広い応用を見出す。
【００３４】
本発明の応用：本発明は、低電圧論理レベルパルスが高電圧スパンを介して転送されなければならない場合、任意の応用において使用され得る。この応用に限定されない一方で、例示的な応用は、プラズマまたは電界放出デバイス（ＦＥＤ）ディスプレイにおける行および列ドライバである。図８において図示されるそのようなディスプレイにとって、３〜１２ボルトの範囲における低電圧信号は、１５０ボルトギャップを介して送られなければならない。
【００３５】
図８では、ディスプレイにおけるそれぞれの行ピクセルに対する一つの行ドライバ、およびディスプレイにおけるそれぞれの列に対する一つの列ドライバ、が存在する。例えば、１０２４×７６８のピクセル表示においては、７６８個の行ドライバおよび１０２４個の列ドライバが存在する。表示されたピクセルは、ピクセルの一つの行が任意の所定の瞬間にオンにされることで、一度に一つの行を順次表示される。行を介して迅速なシーケンスによって、見かけは連続した表示となる。
【００３６】
それぞれの行がオンにされると、今度は、全ての列ドライバは、その行における、現在の行選択されたピクセルの所望される輝度と比例するパルス幅を、独立して提供される。低電圧パルス幅変調（ＰＷＭ）信号は、それぞれの列ドライバに、独立して生成され、本発明の手段によって例えば、１５０ボルトのパルスへ増幅される（飽和状態の方法において）。
【００３７】
もちろん、代替的な構成がまた可能であり、列はスキャンされ、パルス幅変調はその代わりに、本発明の手段および意図を変更することなく、行ドライバに与えられる。
【００３８】
キロボルト範囲にまでおよぶ高電圧ドライバなど、多くの他の応用がまた本発明のために存在する。そのようなパルスドライバは、Ｒ＆Ｄ研究所、産業、および科学における利用を見出す。それぞれの場合において、従来の高電圧パルス分離（ｉｓｏｌａｔｉｏｎ））変圧器または光学式デバイスは、高電圧レールギャップを補うために、廉価なコンデンサと取り替えられる。
【００３９】
本発明およびその利点は詳細に記載されたが、様々な変化、置き換え、および変更が、添付された請求項によって定義される本発明の趣旨および範囲から逸脱することなく、ここでなされ得ることは理解されるべきである。
【図面の簡単な説明】
【００４０】
【図１】本発明のプラスのドライバの実施形態を図示する。
【図２】従来技術のドライバを図示する。
【図３】従来技術のドライバを図示する。
【図４】従来技術のドライバを図示する。
【図５】従来技術のドライバを図示する。
【図６】従来技術のドライバを図示する。
【図７】本発明のマイナスのドライバの実施形態を図示する。
【図８】本発明の実施形態に従って構成されたディスプレイを図示する。
【技術分野】
【０００１】
（関連出願の参照）
本出願は、米国仮出願シリアル番号第６０／５１０，２８４号の優先権を主張する。
【０００２】
本発明は一般に、駆動回路に関する。より詳細には、ディスプレイ応用のための駆動回路に関する。
【背景技術】
【０００３】
図２、図３、図５、および図６の従来技術にて示されるように、高容量ラインのパルスドライバを形成するために、相補的なＮチャンネルおよびＰチャンネルパワーＦＥＴトランジスタを使用することは好都合である。そのようなドライバは、例えば、大スクリーンの冷陰極およびプラズマディスプレイのためのラインドライバとしての応用を見出す。
【０００４】
従来技術の例は図２に示されており、出力５６は、供給電圧５７と接地との間のギャップの関数である。ツェナーダイオード５３は、供給５７と接地との間の電圧差をブリッジし、信頼のおけるターンオン電圧をトランジスタ５４または５５に与えるために選択される。この例では、５３のツェナー電圧が、５４のターンオン電圧より低い、またはほぼ１０ボルトの供給電圧５７に選ばれ得る。
【０００５】
その設計が出力５６でのより高い電圧の使用を要求すると、従来技術が有するいくつかの問題が生じる。第１に、電圧５７が、設計によって意図的に変化した場合、ツェナーダイオード５３の値は、それを補うように調整されなければならない。
【０００６】
これを軽減するために、図３に図示される従来技術の回路は、ツェナーダイオード５３をコンデンサに取り替え、ツェナーダイオード５３などのような固定電圧のギャップを補うデバイスの制限なしに、供給電圧５７の任意の選択を許可する。
【０００７】
正入力パルス４１は、トランジスタ４２を駆動し、コンデンサ４４を介して電源４６の電圧ギャップをブリッジし、トランジスタ４３をオフにする。つまり、トランジスタ４２および４３のゲートは、結合コンデンサ４４のために、互いに正確に従い、それらは、例えば、４００ボルト離れ得る。パワーレール（ｐｏｗｅｒ ｒａｉｌ）４８上のノイズが２〜５ボルト存在する場合、トランジスタ４３は不適切にオンにされる。
【０００８】
単純な静電結合が有する第２の問題は、入力部４１における長い入力パルスは、抵抗４５およびコンデンサ４４のＲ−Ｃ時定数を介して微分され、トランジスタ４３における駆動信号の最終的な損失を生じさせてしまう。この効果は、静電結合を用いて得ることが可能なデューティサイクル（オン／オフの比率）を制限する。この問題は、本発明のシュミットトリガのメモリ特性によって訂正される。
【０００９】
静電結合における第３の問題は、ノイズの効果である。静電結合は、他の問題に対しては低コストになる傾向がある一方で、より高電圧での動作が考慮される場合、それは動作に異常をきたす。図４に示される領域Ａは、例示的な所望される供給電圧５７が、クリーンな変化していない値であることを示す。
【００１０】
領域Ｂは、典型的な電源上で見出されえるＡＣリプルを示し、領域Ｃは、そのような電源上に存在し得る一部の追加的なノイズを示す。現実的な電源は、通常、リプルおよびノイズが所望される供給電圧（この場合、２５０ボルト）の５％から１０％を超過しない。
【００１１】
推定上、クリーンな変化していない値が入力部４１に供給され、再びノイズなく、トランジスタ４３のゲートへ適切に転送される。レール４８に接続されるトランジスタ４３のソースはふらつき、そのレール上のノイズに従う。ノイズがトランジスタ４３のターンオンパラメータを超過するときはいつでも、そのトランジスタはオンになる。実際、そのレール上のノイズは通常、供給電圧の５％から１０％であり、このドライバは４０ボルト辺りより高い電圧では、正常に動作しない。本発明は、より高い電圧にて動作する場合に、この問題を回避する。
【００１２】
つまり、供給ライン５７上にある所望されない信号は、１２〜２５ボルトであり得る。これは、トランジスタ５４または４３をオン（またはオフ）にするために必要とされる電圧が十分に超過しており、より高い電圧におけるドライバの動作を信頼性のないものにしてしまう。供給電圧が増加すると、ノイズは、ＦＥＴトランジスタのターンオン電圧を最終的に超過し、簡素な静電結合とともに、不安定な動作にさせてしまう。電流源がレール・ツー・レール電圧差をブリッジするために使用される場合、供給電圧は直接に電力浪費を増加させる。
【００１３】
図５は、別の従来技術の例を示し、ツェナーダイオード５３を電流源２０〜２３の回路と置換させてある。これらの電流源２０〜２３は、バッテリー３０によって供給されるように、上部供給レール３３と下部供給レール３４との間の高電圧ギャップを補う。電界効果トランジスタ（ＦＥＴ）２６および２７は相補的な対を形成し、そのゲートは、電圧源３０のほぼ完全な供給電圧によって分離させる。定電流源２０および２１は、固定抵抗によって置き換えられ得る。入力パルス２５はＦＥＴ２６および２９に与えられ、それはＦＥＴ２８に対して反転され、出力３１をローにする。定電流源２２および２３からの電流における結果として生じる変化は、コンパレータ２４によって感知され、コンパレータ２４は上部ＦＥＴ２７をオフする。同様の方法にて、反転パルス２５は、定電流源２２および２３のバランスを反転させ、ＦＥＴ２６および２７を介する導電を反転させる。
【００１４】
定電流源２２および２３にわたってドロップされた電圧は、バッテリー３０によって供給された、ほぼレール・レール・ドロップである。それらのソースに浪費された電力は、その電流およびその電圧の積であり、電圧源３０が増加すると、浪費も増加する。いくつかのそのような定電流切り替え回路が、要求された浪費に抵抗するように設計され得るとき、高電圧プラズマ、またはカーボン・ナノチューブ、あるいは、相対的に高容量負荷の他の駆動形式においてなどのように、なん百というそのような回路が必要とされる場合、その事項は、すぐさま手に負えなくなる。Ｉ＊Ｖ積の合計は、そのアプローチを実際的でなくさせる。
【００１５】
さらに別の従来技術の例が図６に与えられ、それは、変圧器結合ドライバである。これは、静電結合の、ほとんどのノイズに関連する制限を克服するが、いくつかの別の制限がある。入力信号６１は６２によって増幅され、トランジスタ６５および６６のゲートに与えられる。この単純化された図式において、プラスのパルス６１は、トランジスタ６５をオンにし、トランジスタ６６をオフにし、または、その逆をし、振幅がパワーレール６７の振幅である出力パルス６８へ導く。例えば、２５０ボルトのレール６７は、変圧器６３および６４の別個の２次巻き線によって補われ、図３において図示された回路のノイズの問題の多くを解消する。というのは、２次巻き線が、トランジスタ６５および６６のゲートドライブ信号から、パワーレール６７のコモンモードのノイズを分離させるからである。
【００１６】
その変圧器の解決法は二つの問題を有する。それらは、その変換器が相対的に高価であり、パルス幅およびデューティサイクルが変圧器の磁気の特性によって制限されることである。入力部６１のパルス幅は、図３の静電結合回路のＲ−Ｃ時定数によって、および、図６の変圧器における鉄の保磁力によって、制限される。
【発明の開示】
【課題を解決するための手段】
【００１７】
本発明は、より高電圧における電流浪費またはノイズに関連した異常動作、およびドライバによって作成されたパルスのデューティサイクルにおける制限などの、従来技術の設計における問題を克服する。ヒステリシスを有するシュミットトリガはまた、パルスメモリおよび、電源ノイズからの大幅な分離の両方を提供する。それらは従来技術における追加的な問題である。
【発明を実施するための最良の形態】
【００１８】
本発明およびそれによる利点の、より完全な理解のために、添付された図面に関連された以下の記載への参照がここでなされる。
【００１９】
本発明の一実施形態を用いた正極のドライバの例示的な実施が図１に例示される。
本発明の特徴：
１．変更は、正および負のドライブシステム両方に対して可能である。
２．磁気に由来するデューティサイクルの制限を伴う、結合変圧器は必要とされない。
３．単純な静電結合は、高電圧のゲート・ツー・ゲートギャップを介して使用され得る。本発明は、高電圧供給ライン上で高周波数リプルのより広いレベルを許容し、それらのライン上で低周波数（例えば１２０Ｈｚ）リプルに対しては感知しない。
４．電流制限は、ハイ（ｈｉｇｈ）側およびロー（ｌｏｗ）側のドライバ両方に提供される。
５．定電流高電圧ギャップドライブにおけるように、定電力浪費は生じない。
６．短絡保護は、「遠隔の（ｒｅｍｏｔｅ）」高電圧ドライブ側に提供される。
７．ビルトインＦＥＴバック（ｂａｃｋ）ダイオード保護は、アーク誘導正スパイクに対して保護する。
８．電流制限およびアクティブシャットダウンは、アーク誘導負スパイクに対して保護する。
９．実際の信号エッジデータ遷移の間を除いて、最小の電力浪費のみが生じる。
【００２０】
本発明の利点：本発明は、変圧器、光学的および単純なコンデンサ結合などの、従来技術の方法に対して多くの利点を有する。
【００２１】
パルスの応用にとって、従来技術は通常、上部と下部のトランジスタゲートの間の、直流（ＤＣ）結合または容量性（ＡＣ）結合のいずれかを使用するが、これは、電源電圧が増加すると、実際的ではなくなってしまう。供給ライン上のリプルおよび過渡的なノイズは、通常、５％から１０％のＤＣレベルであり、直流および従来の容量性の結合の場合の両方において、誤ったトリガを生じさせる。これを克服するために、従来技術はしばしば、変圧器または電気光学手段の使用に取りかかり、効果的にこのコモンモードのノイズを除去してきた。これらのアプローチは機能するが、しばしば、複雑さの増加、または、特に磁気によって負わされるデューティサイクル制限のために、所望されていない。
【００２２】
本発明の利点の一部がここで与えられるが、このリストは、従来技術の方法を介して得られた利点を決して制限するわけではない：
１．静電結合の新しい変形は広い電源ボルト範囲を提供するが、ノイズに対する従来の感度の方法は伴わない。
２．結合コンデンサはそのいずれかの側で、低インピーダンスを認め、さらに、望まれないノイズ結合を最小化する。
３．短絡保護は、遠隔の高電圧側に提供され、両側は、アークやショートなどの短期間のサージから効果的に保護される。
４．回路は、低周波数（６０〜１００Ｈｚ）供給ラインリプル、および、適度に高周波数リプル成分に対しては無感知である。
５．ＡＣ結合が使用されるが、遠隔側のメモリは、極端に長いパルス幅の使用、および、駆動信号におけるデューティサイクルの極端な範囲の使用を許す。
６．回路は、非常な大きい電圧信号スイングを有する、適度に高容量負荷をドライブすることが可能である。
７．遅延を伴った内部電流制限回路は、熱的過負荷から短絡保護を提供する。
【００２３】
ここで記載された本発明は、高電圧システムに共通する、高電源リプルにおいて有用である静電結合の手段を教示する。それは、デューティサイクルの最大範囲を許容するが、変圧器の磁気の制限はなく、または、光学式の結合方法における複雑さの増加もない。それはまた、出力駆動ラインへの高電圧アークによって作成される過渡電圧においても、強固（ｒｏｂｕｓｔ）である。
【００２４】
負の（ｎｅｇａｔｉｖｅ−ｇｏｉｎｇ）高電圧ラインドライバが、本発明の一実施形態として、図７に図示される。（反転された）入力パルスがドライバ１０１に与えられ、１０１の出力にて、低電圧ＣＭＯＳレベルから１２ボルトのスイングへブーストされる。その出力はトランジスタ１０２のゲートに与えられ、オンになる。同時に、同じ１２ボルトパルスは、高電圧コンデンサ１０６を介して、シュミットトリガ１０７の入力部へ与えられる。１０７の出力はトランジスタ１０８のゲートに与えられ、それがオフされ、その結果、出力１０５がハイ（ｈｉｇｈ）になる。
【００２５】
同様に、ドライバ１０１上の入力がハイ（ｈｉｇｈ）になる場合、上記の全ての信号が反転され、出力１０５をロー（ｌｏｗ）にする。本発明によって提供されるノイズのマージン（ｍａｒｇｉｎ）は、抵抗の対１１３と１１４、およびシュミットトリガ１０７の正および負の遷移閾値によって、決定される。二つの抵抗１１３および１１４は、切り替え閾値の上および／または下にて、シュミットトリガ１０７の入力をもたらすために計算される。抵抗１１３を介した正のフィードバックは、通常、ほぼ１／３およびほぼ２／３の供給電圧であり得る入力の正および負の遷移の閾値における通常の差異を超えたマージンを広げる、追加的なヒステリシス動作を強いる。
【００２６】
ドライバ１０１は、シュミットトリガ１０７の複合のヒステリシスを克服するために十分な信号を供給しなければならない。例えば、ドライバ１０１に１２ボルトを供給することは、１２ボルトのドライブを生成し、その一方で、シュミットトリガ１０７の供給は、シュミットトリガ１０７の切り替えポイントを確立する。
【００２７】
１０６／１１３／１１４のＲ−Ｃの組み合わせの小さい時定数の使用は、非常に長いパルス幅にとってでさえも、許容可能である。それは、図７におけるドライバの下半分の感度を、図４の低周波数電源リプルへと、劇的に低減させる。供給レール１１２上の高周波数ノイズに対して低減された感度は、シュミットトリガ１０７のヒステリシスによって供給され、電源ノイズおよびリプルに対する十全なイミューニティを提供する。
【００２８】
センス抵抗１０３および１０９によって供給される短絡保護は、特に、プラズマパネルまたはＣＮＴディスプレイパネルの場合における中間電極アークの間に生じるような短期間の状況での電流制限を供給する。ドライバの隔離側（高電圧）の半分は、通常は、短絡またはアークによって無効にされ得る。
【００２９】
追加的な保護を提供するために、Ｒ−Ｃの組み合わせ１１１／１１２はパワートランジスタ１０８のソースにおいて、電流センス信号を積分し、シュミットトリガ１０７の出力を止めるために、トランジスタ１１０に転送され、その結果、コンデンサ１０６を介して、受信された信号を無効にする。
【００３０】
付け加えて、抵抗の対１１６／１１７は、出力ライン１０５を介して、回路にフィードバックされる、アーク誘導された過渡状態のための、「パラノイア保護（ｐａｒａｎｏｉａ ｐｒｏｔｅｃｔｉｏｎ）」を提供する。
【００３１】
上部のパワートランジスタ１０２にビルトインされたバックダイオードは、その部分における逆流のための保護を提供し、その一方で、抵抗１０３はその電流制限を提供する。
【００３２】
正極出力パルスと等価の回路は図１に図示され、そこでは、デバイス１〜１８が、図７のデバイス１０１〜１１８と同様に動作する。
【００３３】
本発明は、特に例示的ディスプレイの応用における使用のために、低コストでの静電結合の使用を再構築するが、静電結合に特有の制限はない。本発明の使用はディスプレイ製品に限定されるわけではなく、産業における高電圧パルスおよびラインドライブ回路、Ｒ＆Ｄ、および核分野などでの使用において幅広い応用を見出す。
【００３４】
本発明の応用：本発明は、低電圧論理レベルパルスが高電圧スパンを介して転送されなければならない場合、任意の応用において使用され得る。この応用に限定されない一方で、例示的な応用は、プラズマまたは電界放出デバイス（ＦＥＤ）ディスプレイにおける行および列ドライバである。図８において図示されるそのようなディスプレイにとって、３〜１２ボルトの範囲における低電圧信号は、１５０ボルトギャップを介して送られなければならない。
【００３５】
図８では、ディスプレイにおけるそれぞれの行ピクセルに対する一つの行ドライバ、およびディスプレイにおけるそれぞれの列に対する一つの列ドライバ、が存在する。例えば、１０２４×７６８のピクセル表示においては、７６８個の行ドライバおよび１０２４個の列ドライバが存在する。表示されたピクセルは、ピクセルの一つの行が任意の所定の瞬間にオンにされることで、一度に一つの行を順次表示される。行を介して迅速なシーケンスによって、見かけは連続した表示となる。
【００３６】
それぞれの行がオンにされると、今度は、全ての列ドライバは、その行における、現在の行選択されたピクセルの所望される輝度と比例するパルス幅を、独立して提供される。低電圧パルス幅変調（ＰＷＭ）信号は、それぞれの列ドライバに、独立して生成され、本発明の手段によって例えば、１５０ボルトのパルスへ増幅される（飽和状態の方法において）。
【００３７】
もちろん、代替的な構成がまた可能であり、列はスキャンされ、パルス幅変調はその代わりに、本発明の手段および意図を変更することなく、行ドライバに与えられる。
【００３８】
キロボルト範囲にまでおよぶ高電圧ドライバなど、多くの他の応用がまた本発明のために存在する。そのようなパルスドライバは、Ｒ＆Ｄ研究所、産業、および科学における利用を見出す。それぞれの場合において、従来の高電圧パルス分離（ｉｓｏｌａｔｉｏｎ））変圧器または光学式デバイスは、高電圧レールギャップを補うために、廉価なコンデンサと取り替えられる。
【００３９】
本発明およびその利点は詳細に記載されたが、様々な変化、置き換え、および変更が、添付された請求項によって定義される本発明の趣旨および範囲から逸脱することなく、ここでなされ得ることは理解されるべきである。
【図面の簡単な説明】
【００４０】
【図１】本発明のプラスのドライバの実施形態を図示する。
【図２】従来技術のドライバを図示する。
【図３】従来技術のドライバを図示する。
【図４】従来技術のドライバを図示する。
【図５】従来技術のドライバを図示する。
【図６】従来技術のドライバを図示する。
【図７】本発明のマイナスのドライバの実施形態を図示する。
【図８】本発明の実施形態に従って構成されたディスプレイを図示する。
【特許請求の範囲】
【請求項１】
第１の電圧スイングを有する入力信号を受け取り、第２の電圧信号を有する増幅された信号を出力する増幅器と、
出力部と、
該増幅器と該出力部との間に結合された第１のスイッチであって、該増幅された信号によって制御される第１のスイッチと、
該増幅された信号を受け取り、第３の電圧信号を出力するシュミットトリガと、
該シュミットトリガと該出力部との間に結合された第２のスイッチであって、該第３の電圧信号によって制御される第２のスイッチと、
該増幅器の出力部と該シュミットトリガの入力部との間に結合された、第１のコンデンサおよび第１の抵抗と、
該シュミットトリガの入力部と該シュミットトリガの出力部との間に結合された第２の抵抗と
を備える、ドライバ。
【請求項２】
前記シュミットトリガの入力部と該シュミットトリガの出力部との間に結合された、第３のスイッチおよび第２の抵抗と、
該第３のスイッチと該第２の抵抗との間の接続に結合された第２のコンデンサと
をさらに備える、請求項１に記載のドライバ。
【請求項３】
前記入力信号におけるパルスに応答して、前記第１のスイッチがオンにされ、前記第２のスイッチがオフにされる、請求項１に記載のドライバ。
【請求項４】
前記入力信号が低電圧ＣＭＯＳ信号であり、他方、前記出力部の出力信号が、該入力信号よりも高電圧信号を備えた対応する信号を有する、請求項１に記載のドライバ。
【請求項５】
前記入力信号が低電圧ＣＭＯＳ信号であり、前記増幅器の出力信号が前記入力信号の電圧スイングよりも大きい第１の電圧信号スイングを有し、前記第１のスイッチが該増幅器の該出力信号を受け取るゲート電極を有する第１のトランジスタであり、該第１のトランジスタが、電源に結合された第１の電極、および前記出力部に結合される第２の電極を有し、前記第２のスイッチが前記シュミットトリガの出力を受け取るゲート電極を有する第２のトランジスタであり、該第２のトランジスタが、該出力部に結合される第１の電極、および該電源に結合された第２の電極を有する、請求項１に記載のドライバ。
【請求項６】
前記シュミットトリガの前記入力部と前記電源との間に結合された第３のトランジスタと、
前記第３のトランジスタのゲート電極と該電源との間に結合された第２のコンデンサと
をさらに備える、請求項５に記載のドライバ。
【請求項７】
ＣＭＯＳ入力部と、
該ＣＭＯＳ入力部に接続された入力部を有する増幅器であって、該ＣＭＯＳ入力部の電圧スイングより大きい第１の出力電圧スイングを有する、増幅器と、
シュミットトリガと、
高電圧出力部と、
該増幅器の出力部と該シュミットトリガの入力部との間で、直列に接続される第１のコンデンサおよび第１の抵抗と、
該増幅器の該出力部に接続されたゲート電極を有する第１のトランジスタと、
該第１のトランジスタの第１の電極と電位との間に接続された第２の抵抗と、
該第１のトランジスタの第２の電極と該高電圧出力との間に接続された第３の抵抗と、
該シュミットトリガの出力部に接続されたゲート電極を有する第２のトランジスタと、
該シュミットトリガの該入力部と該出力部との間に接続された第４の抵抗と、
該第２のトランジスタの第１の電極と該高電圧出力との間に接続された第５の抵抗と、
該第２のトランジスタの第２の電極と電位との間に接続された第６の抵抗と、
該シュミットトリガの該入力部に接続された第１の電極、および電位に接続された第２の電極を有する第３のトランジスタと、
該第３のトランジスタの該ゲート電極と該第２のトランジスタの該第２の電極との間に接続された第２のコンデンサと、
該第３のトランジスタの該ゲート電極と該第２のトランジスタの該第２の電極との間に接続された第７の抵抗と
を備える、ドライバ回路。
【請求項８】
マトリクスアドレス可能な方法においてドライブされる複数のピクセルを有するスクリーンと、
列および行ドライバと
を備えるディスプレイであって、
該行ドライバが、
第１の電圧スイングを有する入力信号を受け取り、第２の電圧信号を有する増幅された信号を出力する増幅器と、
出力部と、
該増幅器と該出力部との間に結合された第１のスイッチであって、該増幅された信号によって制御される第１のスイッチと、
該増幅された信号を受け取り、第３の電圧信号を出力するシュミットトリガと、
該シュミットトリガと該出力部との間に結合された第２のスイッチであって、該第３の電圧信号によって制御される第２のスイッチと
をさらに備える、ディスプレイ。
【請求項９】
前記行ドライバが、
前記増幅器の出力部と前記シュミットトリガの入力部との間に結合された、第１のコンデンサおよび第１の抵抗と、
該シュミットトリガの該入力部と該シュミットトリガの出力部との間に結合された第２の抵抗と
をさらに備える、請求項８に記載のディスプレイ。
【請求項１０】
前記シュミットトリガの入力部と該シュミットトリガの出力部との間に結合された、第３のスイッチおよび第１の抵抗と、
該第３のスイッチと該第１の抵抗との間の接続に結合された第１のコンデンサと
をさらに備える、請求項９に記載のディスプレイ。
【請求項１１】
前記入力信号におけるパルスに応答して、前記第１のスイッチがオンにされ、前記第２のスイッチがオフにされる、請求項８に記載のディスプレイ。
【請求項１２】
前記入力信号が低電圧ＣＭＯＳ信号であり、他方、前記出力部の出力信号が、該入力信号よりも高電圧信号を備えた対応する信号を有する、請求項８に記載のドライバ。
【請求項１３】
前記入力信号が低電圧ＣＭＯＳ信号であり、前記増幅器の出力信号が前記入力信号の電圧スイングよりも大きい第１の電圧信号スイングを有し、前記第１のスイッチが該増幅器の該出力信号を受け取るゲート電極を有する第１のトランジスタであり、該第１のトランジスタが、電源に結合された第１の電極、および前記出力部に結合された第２の電極を有し、前記第２のスイッチが前記シュミットトリガの出力を受け取るゲート電極を有する第２のトランジスタであり、該第２のトランジスタが、該出力部に結合された第１の電極、および該電源に結合された第２の電極を有し、該ドライバが、
該増幅器の出力部と該シュミットトリガの入力部との間に接続された第１のコンデンサおよび第１の抵抗
をさらに備える、請求項８に記載のドライバ。
【請求項１４】
前記シュミットトリガの前記入力部と出力部との間に結合された第２のレジスタと、
該シュミットトリガの該入力部と前記電源との間に接続された第３のトランジスタと、
該第３のトランジスタのゲート電極と該電源との間に結合された第２のコンデンサと
をさらに備える、請求項１３に記載のドライバ。
【請求項１】
第１の電圧スイングを有する入力信号を受け取り、第２の電圧信号を有する増幅された信号を出力する増幅器と、
出力部と、
該増幅器と該出力部との間に結合された第１のスイッチであって、該増幅された信号によって制御される第１のスイッチと、
該増幅された信号を受け取り、第３の電圧信号を出力するシュミットトリガと、
該シュミットトリガと該出力部との間に結合された第２のスイッチであって、該第３の電圧信号によって制御される第２のスイッチと、
該増幅器の出力部と該シュミットトリガの入力部との間に結合された、第１のコンデンサおよび第１の抵抗と、
該シュミットトリガの入力部と該シュミットトリガの出力部との間に結合された第２の抵抗と
を備える、ドライバ。
【請求項２】
前記シュミットトリガの入力部と該シュミットトリガの出力部との間に結合された、第３のスイッチおよび第２の抵抗と、
該第３のスイッチと該第２の抵抗との間の接続に結合された第２のコンデンサと
をさらに備える、請求項１に記載のドライバ。
【請求項３】
前記入力信号におけるパルスに応答して、前記第１のスイッチがオンにされ、前記第２のスイッチがオフにされる、請求項１に記載のドライバ。
【請求項４】
前記入力信号が低電圧ＣＭＯＳ信号であり、他方、前記出力部の出力信号が、該入力信号よりも高電圧信号を備えた対応する信号を有する、請求項１に記載のドライバ。
【請求項５】
前記入力信号が低電圧ＣＭＯＳ信号であり、前記増幅器の出力信号が前記入力信号の電圧スイングよりも大きい第１の電圧信号スイングを有し、前記第１のスイッチが該増幅器の該出力信号を受け取るゲート電極を有する第１のトランジスタであり、該第１のトランジスタが、電源に結合された第１の電極、および前記出力部に結合される第２の電極を有し、前記第２のスイッチが前記シュミットトリガの出力を受け取るゲート電極を有する第２のトランジスタであり、該第２のトランジスタが、該出力部に結合される第１の電極、および該電源に結合された第２の電極を有する、請求項１に記載のドライバ。
【請求項６】
前記シュミットトリガの前記入力部と前記電源との間に結合された第３のトランジスタと、
前記第３のトランジスタのゲート電極と該電源との間に結合された第２のコンデンサと
をさらに備える、請求項５に記載のドライバ。
【請求項７】
ＣＭＯＳ入力部と、
該ＣＭＯＳ入力部に接続された入力部を有する増幅器であって、該ＣＭＯＳ入力部の電圧スイングより大きい第１の出力電圧スイングを有する、増幅器と、
シュミットトリガと、
高電圧出力部と、
該増幅器の出力部と該シュミットトリガの入力部との間で、直列に接続される第１のコンデンサおよび第１の抵抗と、
該増幅器の該出力部に接続されたゲート電極を有する第１のトランジスタと、
該第１のトランジスタの第１の電極と電位との間に接続された第２の抵抗と、
該第１のトランジスタの第２の電極と該高電圧出力との間に接続された第３の抵抗と、
該シュミットトリガの出力部に接続されたゲート電極を有する第２のトランジスタと、
該シュミットトリガの該入力部と該出力部との間に接続された第４の抵抗と、
該第２のトランジスタの第１の電極と該高電圧出力との間に接続された第５の抵抗と、
該第２のトランジスタの第２の電極と電位との間に接続された第６の抵抗と、
該シュミットトリガの該入力部に接続された第１の電極、および電位に接続された第２の電極を有する第３のトランジスタと、
該第３のトランジスタの該ゲート電極と該第２のトランジスタの該第２の電極との間に接続された第２のコンデンサと、
該第３のトランジスタの該ゲート電極と該第２のトランジスタの該第２の電極との間に接続された第７の抵抗と
を備える、ドライバ回路。
【請求項８】
マトリクスアドレス可能な方法においてドライブされる複数のピクセルを有するスクリーンと、
列および行ドライバと
を備えるディスプレイであって、
該行ドライバが、
第１の電圧スイングを有する入力信号を受け取り、第２の電圧信号を有する増幅された信号を出力する増幅器と、
出力部と、
該増幅器と該出力部との間に結合された第１のスイッチであって、該増幅された信号によって制御される第１のスイッチと、
該増幅された信号を受け取り、第３の電圧信号を出力するシュミットトリガと、
該シュミットトリガと該出力部との間に結合された第２のスイッチであって、該第３の電圧信号によって制御される第２のスイッチと
をさらに備える、ディスプレイ。
【請求項９】
前記行ドライバが、
前記増幅器の出力部と前記シュミットトリガの入力部との間に結合された、第１のコンデンサおよび第１の抵抗と、
該シュミットトリガの該入力部と該シュミットトリガの出力部との間に結合された第２の抵抗と
をさらに備える、請求項８に記載のディスプレイ。
【請求項１０】
前記シュミットトリガの入力部と該シュミットトリガの出力部との間に結合された、第３のスイッチおよび第１の抵抗と、
該第３のスイッチと該第１の抵抗との間の接続に結合された第１のコンデンサと
をさらに備える、請求項９に記載のディスプレイ。
【請求項１１】
前記入力信号におけるパルスに応答して、前記第１のスイッチがオンにされ、前記第２のスイッチがオフにされる、請求項８に記載のディスプレイ。
【請求項１２】
前記入力信号が低電圧ＣＭＯＳ信号であり、他方、前記出力部の出力信号が、該入力信号よりも高電圧信号を備えた対応する信号を有する、請求項８に記載のドライバ。
【請求項１３】
前記入力信号が低電圧ＣＭＯＳ信号であり、前記増幅器の出力信号が前記入力信号の電圧スイングよりも大きい第１の電圧信号スイングを有し、前記第１のスイッチが該増幅器の該出力信号を受け取るゲート電極を有する第１のトランジスタであり、該第１のトランジスタが、電源に結合された第１の電極、および前記出力部に結合された第２の電極を有し、前記第２のスイッチが前記シュミットトリガの出力を受け取るゲート電極を有する第２のトランジスタであり、該第２のトランジスタが、該出力部に結合された第１の電極、および該電源に結合された第２の電極を有し、該ドライバが、
該増幅器の出力部と該シュミットトリガの入力部との間に接続された第１のコンデンサおよび第１の抵抗
をさらに備える、請求項８に記載のドライバ。
【請求項１４】
前記シュミットトリガの前記入力部と出力部との間に結合された第２のレジスタと、
該シュミットトリガの該入力部と前記電源との間に接続された第３のトランジスタと、
該第３のトランジスタのゲート電極と該電源との間に結合された第２のコンデンサと
をさらに備える、請求項１３に記載のドライバ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２００７−５２５８７５（Ｐ２００７−５２５８７５Ａ）
【公表日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願番号】特願２００６−５３４４０３（Ｐ２００６−５３４４０３）
【出願日】平成１６年１０月８日（２００４．１０．８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３３３１８
【国際公開番号】ＷＯ２００５／０３６７４６
【国際公開日】平成１７年４月２１日（２００５．４．２１）
【出願人】（５９８１３１３５１）ナノ−プロプライエタリー， インコーポレイテッド (3)
【Ｆターム（参考）】
【公表日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願日】平成１６年１０月８日（２００４．１０．８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３３３１８
【国際公開番号】ＷＯ２００５／０３６７４６
【国際公開日】平成１７年４月２１日（２００５．４．２１）
【出願人】（５９８１３１３５１）ナノ−プロプライエタリー， インコーポレイテッド (3)
【Ｆターム（参考）】
[ Back to top ]