高周波回路、高周波部品およびそれらを用いた通信装置
【課題】 ＮＦ（雑音指数）が小さく、受信感度の向上と、通過帯域外での高減衰量を得ながら、低消費電力の高周波回路を得る。
【解決手段】 増幅器の入力段に接続された第１の帯域通過フィルタと、増幅器の出力段に接続された第２の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する、誘導性の帯域通過フィルタである高周波回路。
【解決手段】 増幅器の入力段に接続された第１の帯域通過フィルタと、増幅器の出力段に接続された第２の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する、誘導性の帯域通過フィルタである高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話の通信システムやＧＰＳ、ブルートゥースや無線ＬＡＮ等の受信回路部に用いられる高周波回路、高周波部品およびそれらを用いた高周波部品に関する。
【背景技術】
【０００２】
従来、通信衛星や地上基地局からのマイクロ波帯、準マイクロ波帯等の電波を受信する場合の高周波回路部は、図２０に示す様に受信信号を増幅器ＬＮＡで増幅した後、帯域通過フィルタＢＰＦを通して通過帯域外の妨害波（受信信号以外の信号）を除去する様に構成されていた。受信信号は送信信号と比べて微弱であり、例えば通信衛星からの電波は−１００ｄＢｍ以下に過ぎない。この為、妨害波の強電界域では増幅器が飽和してしまい、受信信号が正しく増幅されない場合がある。また増幅器が飽和しないまでも、受信信号の抑圧レベルが大きく安定した受信が困難である場合があった。
【０００３】
そこで妨害波の強電界域においても安定した受信が可能となるように、増幅器の前段にも帯域通過フィルタを接続し、増幅器に入力される妨害波を減衰することが行なわれる。
帯域通過フィルタを増幅器の前段に接続した場合は、妨害波の減衰量を確保できるものの、一般的に帯域外の減衰量が大きい帯域通過フィルタは、挿入損失も大きくなる傾向があるため、この場合挿入損失が大きくなり受信感度が悪化するという問題があった。
【０００４】
そのような問題に対して本発明者は、特許文献１において、増幅器の前段に接続される第１の帯域通過フィルタとして、通過帯域における挿入損失が、増幅器の後段に接続される第２の帯域通過フィルタよりも小さいものを用い、前記第２の帯域通過フィルタは、通過帯域外の周波数における減衰量が前記第１の帯域通過フィルタの減衰量よりも大きいものを用いることで、受信感度の向上と、通過帯域外での高減衰量の両方を得ることを提案している。
【０００５】
【特許文献１】特開２０１０−１４７５８９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された高周波回路の場合には、挿入損失が小さい帯域通過フィルタでは、妨害波が十分に減衰されないまま増幅器に入力し、妨害波の強電界域において安定した受信が出来ないことが懸念された。また、増幅器の後段側に、相対的に挿入損失の大きな帯域通過フィルタを接続するため、所定の出力電力を得るには高いゲインとなる増幅器が必要であり、電力消費が増加するなどの問題もあった。
【０００７】
そこで本発明は、ＮＦ（雑音指数）が小さく、受信感度の向上と、通過帯域外での高減衰量を得ながら、増幅器の後段に接続される帯域通過フィルタとして挿入損失が小さい帯域通過フィルタを用いることが出来、もって低消費電力の高周波回路を得ることを第１の目的とする。
また、増幅器の前後に帯域通過フィルタを接続する高周波回路を構成する高周波部品を小型化するとともに、その構成に起因する電気的特性の劣化を抑制できるようにすることを第２の目的とする。
更に、前記高周波回路や前記高周波部品を用いて、電気的特性に優れ、低消費電力化が可能であり、小型の通信装置を提供することを第３の目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、増幅器と、前記増幅器の入力段に接続された第１の帯域通過フィルタと、前記増幅器の出力段に接続された第２の帯域通過フィルタとを備え、前記第１の帯域通過フィルタと前記第２の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタであることを特徴とする高周波回路である。
増幅器として低雑音増幅器を使用すれば、高周波回路の雑音指数を抑えることが出来るので好ましい。
【０００９】
容量性の帯域通過フィルタは、通過帯域の近傍において通過帯域外の低周波側が高周波側よりも減衰量を大きくすることができる。この為、通過帯域における帯域通過フィルタの挿入損失特性は、低周波側が高周波側よりも損失が大きくなる傾向にあるが、通過帯域の低周波数側と高周波数側のそれぞれにおいて減衰極が設けられ、もって帯域外減衰量が大きな帯域通過フィルタと比べて、損失を小さく構成することが出来る。
誘導性の帯域通過フィルタは通過帯域の近傍において、通過帯域外の高周波側が低周波側よりも減衰量を大きくすることができる。この為、通過帯域における帯域通過フィルタの挿入損失特性は、高周波側が低周波側よりも損失が大きくなる傾向にあるが、容量性の帯域通過フィルタと同様に、帯域外減衰量が大きな帯域通過フィルタと比べて、損失を小さく構成することが出来る。
【００１０】
この様な帯域通過フィルタを用いて構成された高周波回路は、大きな帯域外減衰量とともに、優れた受信感度が得られ、ＮＦが小さく、消費電力が抑えられたものとなる。通過帯域近傍の低周波側に高電界の妨害波がある場合には、第１の帯域通過フィルタとして容量性の帯域通過フィルタを用い、第２の帯域通過フィルタとして誘導性の帯域通過フィルタを用いれば良い。また、通過帯域近傍の高周波側に高電界の妨害波がある場合には、第１の帯域通過フィルタとして誘導性の帯域通過フィルタを用い、第２の帯域通過フィルタとしって容量性の帯域通過フィルタを用いる。
【００１１】
本発明においては、第１ポートと第２ポートを備える容量性の帯域通過フィルタを、第１ポート側の第１共振器と、第２ポート側の第３共振器と、それらの段間に配置された第２共振器とで、インターデジタル結合の共振器電極を有する３段の共振器で構成するのが好ましい。
また第１ポートと第２ポートを備える誘導性の帯域通過フィルタを、第１ポート側の第１共振器と、第２ポート側の第３共振器と、それらの段間に配置された第２共振器とでなる３段の共振器とし、前記第１共振器と前記第２共振器の共振器電極はインターデジタル結合し、前記第２共振器と前記第３共振器の共振器電極はコムライン結合する構成とするのが好ましい。
【００１２】
第２の発明は、第１の発明の高周波回路を基板に構成したことを特徴とする高周波部品である。
【００１３】
本発明においては前記基板を多層セラミック基板とするのが好ましい。
多層セラミック基板の内部には、異なる層に形成された複数のグランド電極と、前記グランド電極に挟まれた領域に、前記第１の帯域通過フィルタ及び前記第２の帯域通過フィルタを構成する共振器電極とコンデンサ電極のための電極パターンを有し、第１の帯域通過フィルタを構成する第１電極パターンと第２の帯域通過フィルタを構成する第２電極パターンとが積層方向に重なり合わない様に配置され、かつ異なるグランド電極を繋ぐ複数のビアホール群を介して異なる平面領域に形成されるのが好ましい。
【００１４】
第３の発明は、第１の発明の高周波回路を用いたことを特徴とする通信装置である。
【００１５】
第４の発明は、第２の発明の高周波部品を用いたことを特徴とする通信装置である。
【発明の効果】
【００１６】
本発明によれば、ＮＦ（雑音指数）が小さく、受信感度の向上と、通過帯域外での高減衰量を得ながら、増幅器の後段に接続される帯域通過フィルタとして挿入損失が小さい帯域通過フィルタを用いることが出来、もって低消費電力の高周波回路を得ることができる。
また、増幅器の前後に帯域通過フィルタを接続する高周波回路を構成する高周波部品を小型化するとともに、その構成に起因する電気的特性の劣化を抑制できるようにすることが出来る。
更に、前記高周波回路や前記高周波部品を用いて、電気的特性に優れ、低消費電力化が可能であり、小型の通信装置を提供することが出来る。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施態様に係る高周波回路の構成例を示す回路ブロック図である。
【図２】本発明の一実施態様に係る高周波回路に用いる帯域通過フィルタの減衰特性である。
【図３】本発明の一実施態様に係る高周波回路に用いる帯域通過フィルタの等価回路である。
【図４】本発明の一実施態様に係る高周波回路に用いる他の帯域通過フィルタの減衰特性である。
【図５】本発明の一実施態様に係る高周波回路に用いる他の帯域通過フィルタの等価回路である。
【図６】本発明の一実施態様に係る高周波回路の構成例を示す等価回路図である。
【図７】本発明の一実施態様に係る高周波部品の構成例を示す外観斜視図である。
【図８】本発明の一実施態様に係る高周波回路を用いて構成される無線通信装置の高周波回路部の構成例を示す回路ブロック図である。
【図９】本発明の一実施態様に係る高周波回路を用いて構成される無線通信装置の高周波回路部の他の構成例を示す回路ブロック図である。
【図１０】本発明の一実施態様に係る高周波回路を用いて構成された無線通信装置の高周波回路部の他の構成例を示す外観斜視図と底面図である。
【図１１】本発明の一実施態様に係る高周波回路を用いて構成された無線通信装置の高周波回路部の他の構成例を示す回路ブロック図である。
【図１２】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１３】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１４】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１５】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１６】本発明の一実施態様に係る高周回路部品に用いる帯域通過フィルタの減衰量の周波数特性図である。
【図１７】本発明の一実施態様に係る高周回路部品に用いる他の帯域通過フィルタの減衰量の周波数特性図である。
【図１８】本発明の一実施態様に係る高周回路部品の減衰量の周波数特性図である。
【図１９】本発明の一実施態様に係る高周回路部品のＮＦの周波数特性図である。
【図２０】従来の高周波回路部の一例を示す回路ブロック図である。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について図面を参照して詳細に説明する。
図１は本発明の一実施例に係る高周波回路の回路構成を示すブロック図である。この高周波回路は、増幅器の前段に通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタを接続し、後段に通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタを接続したものである。既に述べたが、増幅器の前段と後段にどの様な帯域通過フィルタを接続するかは、妨害波が通過帯域近傍の低周波側あるいは高周波側に有るのかによって設定され得る。
【００１９】
なお以下の説明を簡略なものとするため、通過周波数帯域ｆｂを２．３ＧＨｚ〜２．７ＧＨｚ（無線通信仕様のＷｉＢｒｏ；２．３ＧＨｚ〜２．４ＧＨｚ、ＷｉＭＡＸ；２．４９５ＧＨｚ〜２．６９０ＧＨｚを含む周波数帯）とし、高電界の妨害波を、ＧＳＭ１８００（１．７１ＧＨｚ〜１．８８ＧＨｚ）、ＧＳＭ１９００（１．８５ＧＨｚ〜１．９９ＧＨｚ）などの携帯電話の通信システムとして、妨害波が通過帯域近傍の低周波側に有る場合について説明するが、それに限定されることは無い。なお、ＷｉＢｒｏ、ＷｉＭＡＸ、ＧＳＭは商標あるいは登録商標である。
【００２０】
図２は、容量性の帯域通過フィルタとして構成された第１の帯域通過フィルタの減衰周波数特性図である。通過周波数帯域の低周波側の２．０５ＧＨｚ付近に、共振による減衰極Ａを有し、妨害波の周波数帯域を含む周波数で−２５ｄＢ以下の減衰を得て、妨害波による信号が増幅器へ入力するのを抑制する。
【００２１】
図３は、第１の帯域通過フィルタの構成例を示す等価回路図である。第１の帯域通過フィルタは、端子（第１ポート）Ｐａ１と、端子（第２ポート）Ｐａ２と、第１〜第３共振器と、コンデンサＣａ４とを備えている。
各共振器はインダクタとキャパシタで構成され、第１ポートＰａ１に接続する第１共振器は、インダクタＬａ１とキャパシタＣａ１とを有し、第２共振器は、インダクタＬａ２とキャパシタＣａ２とを有し、第２ポートＰａ２接続する第３共振器は、インダクタＬａ３とキャパシタＣａ３とを有している。第２共振器は、第１共振器と第３共振器との段間に配置され、それぞれインダクタが近接して配置されて誘導性結合している。図中、誘導性結合については曲線Ｍを付して表している。
【００２２】
各共振器のインダクタを構成する共振器電極において、隣り合う共振器電極の短絡側が異なる方向となる様に配置されている。この様な配置によって共振器電極はインターデジタル結合しており、短絡側を同じ方向に配置するコムライン構造よりも、共振器電極間での結合が強まる。前記結合は誘導性結合と静電結合を含み、通過周波数帯域付近の周波数において、共振器電極の短絡側で生じる誘導性結合よりも開放側で生じる静電結合が強くなり、第１の帯域通過フィルタの通過周波数帯域における結合は容量性が支配的となり、通過周波数帯域の低周波側には、結合に基づく減衰極が形成される。減衰極Ａの共振周波数は、誘導性結合Ｍと静電結合とキャパシタＣａ４とにより決定される。
【００２３】
図４は、誘導性の帯域通過フィルタとして構成された第２の帯域通過フィルタの減衰周波数特性図である。通過周波数帯域の高周波側の３．０２ＧＨｚ付近に、共振による減衰極Ｂを有し、ＷｉＭＡＸの他の周波数帯である３．３ＧＨｚ〜３．８ＧＨｚの周波数帯域を含む周波数で−２５ｄＢ以下の減衰を得て、不要な信号が増幅器へ入力するのを抑制する。
【００２４】
図５は、第２の帯域通過フィルタの構成例を示す等価回路図である。第２の帯域通過フィルタは、端子（第１ポート）Ｐｂ１と、端子（第２ポート）Ｐｂ２と、第１〜第３共振器と、コンデンサＣｂ４とを備えている。
各共振器はインダクタとキャパシタで構成され、第１ポートＰｂ１に接続する第１共振器は、インダクタＬｂ１キャパシタＣｂ１とを有し、第２共振器は、インダクタＬｂ２とキャパシタＣｂ２とを有し、第２ポートＰｂ２に接続する第３共振器は、インダクタＬｂ３キャパシタＣｂ３とを有している。
第２共振器は、第１共振器と第３共振器との段間に配置され、それぞれインダクタが近接して配置されて誘導性結合している。図中、第１の帯域通過フィルタの場合と同様に、誘導性結合については曲線Ｍを付して表している。
【００２５】
各共振器のインダクタを構成する共振器電極において、第１共振器の共振器電極と第２共振器の共振器電極とが、その共振器電極の短絡側が異なる方向となる様に配置されている。また、第２共振器の共振器電極と第３共振器の共振器電極とは、その共振器電極の短絡側が同じ方向となる様に配置されている。この様な配置によって、第１共振器と第２共振器の共振器電極がインターデジタル結合し、第２共振器と第３共振器の共振器電極がコムライン結合する。
この様な構成によって、通過周波数帯域付近の周波数において、共振器電極の短絡側で生じる誘導性結合を開放側で生じる静電結合よりも強くすることで、第２の帯域通過フィルタの通過周波数帯域における結合は誘導性が支配的となり、通過周波数帯域の高周波側には、結合に基づく減衰極が形成される。減衰極Ｂの共振周波数は、誘導性結合Ｍと静電結合とキャパシタＣｂ４とにより決定される。なお、第２共振器を挟む他の共振器の回路構成が非対称であるものの、入出力ポートを入れ替えても電気的特性は同じであり、他の回路との接続方向は限定されない。
【００２６】
この様な第１の帯域通過フィルタと第２の帯域通過フィルタを用いた高周波回路の構成例を、図６のブロック図に示す。入力ポートＰｒ１と増幅器１０との間には、第１の帯域通過フィルタ５０ａが接続され、出力ポートＰｒ２と増幅器１０との間には、第２の帯域通過フィルタ５０ｂが接続される。第１の帯域通過フィルタ５０ａの構成は、図３で示した容量性の帯域通過フィルタと同じであり、第２の帯域通過フィルタ５０ｂは、図５で示した誘導性の帯域通過フィルタと同じであり、その説明を省略する。
図中、増幅器と帯域通過フィルタ５０ａ、５０ｂとの間に接続されたインダクタ２１５は、整合回路を構成する。整合回路の構成によっては、当然にキャパシタを用いる場合もある。また、増幅器への電源経路や、そこに配置されるチョークコイル等は図示はぜずに、省略している。
【００２７】
この様な構成の高周波回路では、通過周波数帯域の挿入損失の増加を抑えながら、通過周波数帯域以外の信号を減衰することが出来る。このため、受信感度が向上し、ＮＦが小さく、低消費電力となる。
【００２８】
本発明の高周波回路は、絶縁体層と導体パターンとを含む積層体と、その表面に搭載された増幅器用半導体素子やチップ部品とで構成された高周波部品とするのが好ましい。
絶縁体層としては、誘電体セラミックス、樹脂、樹脂とセラミックとの複合材を用いることが可能である。積層体化は公知の工法を用いて行なわれ、例えば誘電体セラミックスを用いる場合にはＬＴＣＣ（低温同時焼成セラミック）技術や、ＨＴＣＣ（高温同時焼成セラミック）技術により、樹脂等ではビルドアップ技術による。
【００２９】
ＬＴＣＣ技術であれば、積層体は、例えば絶縁体層として、１０００℃以下の低温で焼結可能なセラミック誘電体からなり、ＡｇやＣｕ等の導電ペーストを印刷して所定の導体パターンを形成した厚さ１０〜２００μｍの複数のセラミックグリーンシートを用い、これを積層し、一体的に焼結することにより形成され、多層セラミック基板として構成される。
低温で焼結可能なセラミック誘電体としては、例えばＡｌ，Ｓｉ及びＳｒを主成分として、Ｔｉ，Ｂｉ，Ｃｕ，Ｍｎ，Ｎａ，Ｋ等を副成分とするセラミックス、Ａｌ，Ｍｇ，Ｓｉ及びＧｄを含むセラミックス、Ａｌ，Ｓｉ，Ｚｒ及びＭｇを含むセラミックスが挙げられる。
【００３０】
図７は高周波部品の構成例を示す外観斜視図である。積層体１００は、増幅器用半導体素子１０やチップ部品２１０を実装する上面と、端子電極等（図示せず）が形成された下面を有する。積層体１００の上面側の内層には、異なる層に形成された複数のグランド電極と、前記グランド電極に挟まれた領域に、前記第１の帯域通過フィルタ及び前記第２の帯域通過フィルタを構成する共振器電極とコンデンサ電極のための電極パターンが構成されるのが好ましい。そして、第１の帯域通過フィルタを構成する第１電極パターンと、第２の帯域通過フィルタを構成する第２電極パターンとが積層方向に重なり合わない様に配置され、かつ異なるグランド電極を繋ぐ複数のビアホール群を介して異なる平面領域に形成されるのが好ましい。
【００３１】
この様な高周波回路や高周波部品は、無線通信装置の高周波回路部に用いられる。図８及び図９は高周波回路部の構成例を示す回路ブロックである。
図８の高周波回路ブロックでは、高周波回路１の入力ポートＰｒ１に高周波スイッチ回路４０が接続される。図中、高周波スイッチ回路４０としてＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチを示すがこれに限定されない。ＳＰｎＴ（ｎは３以上の自然数）スイッチや、ＤＰ３Ｔ（Ｄｏｕｂｌｅ Ｐｏｌｅ Ｔｈｒｅｅ Ｔｈｒｏｗ）スイッチなどの多極多投のスイッチを用いる場合もある。
【００３２】
高周波回路部において、高周波スイッチ回路４０のポートＰｕ１側のポートＰｏ１にはアンテナが接続される。高周波回路１は高周波スイッチ回路４０ポートＰｕ２に接続される。高周波スイッチ回路４０のポートＰｕ３には送信回路や他の受信回路が接続される。
高周波回路部が受信動作する場合に、高周波スイッチ回路４０を通じて、アンテナに入射する妨害波を含む信号が高周波回路１の入力ポートＰｒ１に現れて高周波回路１に入力する。高周波回路１を通過して出力ポートＰｒ２に現れる信号は、通過周波数帯域外の信号が減衰され、通過周波数帯域内の信号が正しく増幅されたものとなる。出力ポートＰｒ２側には、ベースバンド部からの信号を送信信号へ変換し、受信信号をベースバンド部で処理できる周波数へと変換するＲＦＩＣ（Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が接続される。ＲＦＩＣに入力する信号は、通過周波数帯域外の信号が十分に減衰されたものであるので、ＲＦＩＣが誤動作するのを防ぐことが出来る。また、高周波回路１の挿入損失が小さいので、増幅に必要な電力消費を抑えることが出来、特には無線通信装置の動作電力をバッテリーで供給する場合には、バッテリー消費を抑えることが出来る。
高周波スイッチ回路４０に換えて、分波回路を用いることも可能である。
【００３３】
高周波回路１と並列にフィルタ回路９０を接続した高周波回路部を図９に示す。フィルタ回路９０は、高周波回路１の第１の帯域通過フィルタ５０ａとは、通過帯域が異なるフィルタであって、帯域通過フィルタ、高域通過フィルタ、低域通過フィルタのいずれかとするのが好ましい。この様な構成によれば、高周波スイッチ回路４０を用いる事無く、信号を分波することが出来る。
【実施例】
【００３４】
図１０は本発明の一実施例に係る高周波部品の斜視図である。この高周波部品は、ＷｉＭＡＸ用の無線通信装置の高周波回路部に用いられるものであり、複数のフィルタとバランを備えるとともに、高周波増幅器、ローノイズアンプ、高周波スイッチを多層セラミック基板に実装して一体化したものである。
【００３５】
図１１は高周波部品の回路構成を示すブロック図である。ＤＰ３Ｔの高周波スイッチ回路４０により第１の受信経路と第１のアンテナとの接続／切断、第２の受信経路と第２のアンテナとの接続／切断を行なうとともに、送信信号の経路と、第１のアンテナ及び第２のアンテナとの間の接続／切断を切替え、送信タイバーシチが可能な構成としている。
【００３６】
高周波スイッチ回路４０のポートＰｕ２ａと接続する受信信号の第１の経路には、第１の帯域通過フィルタ５０ａと、低雑音増幅器１０と、第２の帯域通過フィルタ５０ｂとでなる高周波回路１と、バラン６０を備える。ポートＰｕ２ｂと接続する受信信号の第２の経路には、第１の帯域通過フィルタ５５ａと、低雑音増幅器１５と、第２の帯域通過フィルタ５５ｂとでなる高周波回路１と、バラン６５を備える。ポートＰｕ３と接続する送信信号の経路には、低域通過フィルタ８０と、高周波増幅器２０と、バラン７０が設けられている。ポートＰｕ１ａはポートＡＮＴ１を介して第１のアンテナと接続し、ポートＰｕ１ｂはポートＡＮＴ２を介して第２のアンテナと接続する。
【００３７】
高周波スイッチ回路４０、高周波増幅器２０、低雑音増幅器１０、１５を構成するそれぞれの半導体素子や、ＤＣカットコンデンサや整合回路など一部の回路素子等のチップ部品が、多層セラミック基板１００上に実装され、ボンディングワイヤＢＷ等の接続手段で適宜接続された後、樹脂２００で封止されている。
【００３８】
高周波部品の底面には複数の端子電極が形成されている。下面中央の領域にはビアホールを通じて内層のグランド電極と繋がるグランド電極ＧＮＤ設けられ、安定したグランド電位を与えるとともに、回路基板との接続強度を向上している。
各端子電極は、グランド電極ＧＮＤの周囲であって各側面側に形成されており、第１側面側にはグランド端子Ｇ、第１のアンテナ端子ＡＮＴ１、第２のアンテナ端子ＡＮＴ２、電源端子Ｖ、非接続端子ＮＣが形成されている。第１側面と隣り合う図下側の第２側面側には、電源端子Ｖ、非接続端子ＮＣが形成され、第２側面と対向する図上側の第３側面側には電源端子Ｖが形成されている。第１側面とグランド電極ＧＮＤを介して対向する第４側面側には、バラン６０の出力平衡端子ＲＸ１−，ＲＸ１＋、バラン６５の出力平衡端子ＲＸ２−，ＲＸ２＋、バラン７０の入力平衡端子ＴＸ１−，ＴＸ１＋、グランド端子Ｇ、電源端子Ｖが形成されている。各端子電極に付与した符号の一部は図１１に示した回路ブロック図のポートと対応する。
図１１に示されない符号として非接続端子ＮＣと電源端子Ｖがある。非接続端子ＮＣとは、多層セラミック基板内の回路との接続を有さない浮き端子である。また電源端子Ｖには、高周波スイッチ回路、高周波増幅器、低雑音増幅器を動作させる為に電圧が与えられるが、図においては区別せずに示している。
【００３９】
図１２〜図１５は多層セラミック基板の一部についての内部構造を示す分解斜視図である。以下これらの図を用いて高周波部品の構造例を詳細に説明する。図示したのは受信信号の第１の経路に当たる部分であって、第１の帯域通過フィルタ５０ａの回路構成は図３で示したものと同じであり、第２の帯域通過フィルタ５０ｂの回路構成は図５で示したものと同じである。また、それらの電気的特性の特徴もまた同様のであるので、その説明を省く。
【００４０】
図１２〜図１５においてＳ１〜Ｓ１１は、チップ部品等が実装される上面から１層目から複数層の誘電体層の上面を示す。
なお図中、各層に形成された回路素子用の電極パターン間の電気的接続や、放熱に利用するためのビアホールを黒く示している。第１及び第２の帯域通過フィルタを構成する電極パターンに付した符号は等価回路と対応する。複数の層に亘って形成され接続されたビアホールには同じ符号を付している。また、各層の厚みは図面には反映されて無く、説明に必要としない層についもて一部省略している。
【００４１】
層Ｓ１の上面には、半導体素子やリアクタンス素子などのチップ部品が実装される実装電極やワイボンディングの為の電極が形成されている。端子Ｐｄ１には低雑音増幅器１０用の半導体素子が実装され、端子Ｐｄ２には高周波スイッチ回路４０用の半導体素子が実装され、端子Ｐｄ３には高周波増幅器２０用の半導体素子が実装される。
低雑音増幅器１０用の半導体素子のポートＰｕ２ａ（図示せず）はボンディングワイヤによって、電極パターンｌｐ１の一端側と接続され、他端側に形成されたＳｈ１と、更にその下層側に形成されたビアホールＳｈ１を介して層Ｓ９に形成されたキャパシタ用の電極パターンＣｉｎと接続する。電極パターンＣｉｎは、層Ｓ８に形成されたキャパシタ用の電極パターンＣａ１と層Ｓ１０に形成されたキャパシタ用の電極パターンＣａ１と対応して、信号経路に直列に接続した結合キャパシタを形成する。この結合キャパシタは、高周波スイッチ回路からのＤＣ電流を遮断するために用いられる。
【００４２】
電極パターンＣａ１と電極パターンＣａ１とは、ビアホールＳｈ２を介して接続されるとともに、層Ｓ７と層Ｓ１１に形成されたグランド電極ＧＮＤと対向してキャパシタＣａ１を形成する。各グランド電極ＧＮＤは、省略されている部分も含めて、略全面に形成されている。
【００４３】
層Ｓ８の電極パターンＣａ１は、ビアホールＳｈ３を介して層Ｓ９のキャパシタ用電極Ｃａ４と接続される。キャパシタ用電極Ｃａ４は、後述する層Ｓ８、Ｓ１０に形成されたキャパシタ用電極Ｃａ３と対向してキャパシタＣａ４を構成する。
更に上層のビアホールＳｈ４を介して、層Ｓ５、Ｓ６に形成され多層セラミック基板の一辺に沿って伸びる帯状の共振器電極Ｌａ１の一端側に接続する。共振器電極Ｌａ１の他端側は、ビアホールＳｈ５とその下層側のビアホールＳｈ５を介して層Ｓ７のグランド電極ＧＮＤと接続する。更に上層側のビアホールＳｈ５を介して、層Ｓ２のグランド電極ＧＮＤとも接続する。各共振器電極Ｌａ１は並列接続されてインダクタＬａ１を形成し、キャパシタＣａ１とで第１共振器を構成する。共振器電極を並列接続することで抵抗を減じて共振器の性能を向上させることが出来る。
【００４４】
インダクタＬａ１の共振器電極Ｌａ１と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌａ２が形成される。共振器電極Ｌａ２の一端は、ビアホールＳｈ４と隣り合うビアホールＳｈ６と、その上下に繋がるビアホールＳｈ６を介して、層Ｓ２及び層Ｓ７のグランド電極ＧＮＤと接続する。
共振器電極Ｌａ２の他端側はビアホールＳｈ７を介して、キャパシタ用電極Ｃａ２（層Ｓ８）、Ｃａ２（層Ｓ１０）と接続する。各キャパシタ用電極Ｃａ２は、層Ｓ７、Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣａ２を形成する。
共振器電極Ｌａ２で形成されたインダクタＬａ２とキャパシタＣａ２とで、第２共振器を構成する。
【００４５】
インダクタＬａ２の共振器電極と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌａ３が形成される。共振器電極Ｌａ３の一端は、ビアホールＳｈ６と隣り合うビアホールＳｈ８と、その下層側に繋がるビアホールＳｈ８を介して、キャパシタ用電極Ｃａ３（層Ｓ８）と接続する。キャパシタ用電極Ｃａ３はビアホールＳｈ９を介してキャパシタ用電極Ｃａ３（層Ｓ１０）と接続する。各キャパシタ用電極Ｃａ３は、層Ｓ７、Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣａ３を形成する。また、キャパシタ用電極Ｃａ３は、その上層のビアホールＳｈ１１を介して、層Ｓ１の上面に形成された端子Ｐｄ４と接続する。
共振器電極Ｌａ３の他端側はビアホールＳｈ１０と、その下に繋がるビアホールＳｈ１０を介して、層Ｓ２及び層Ｓ７のグランド電極ＧＮＤと接続する。
共振器電極Ｌａ３で形成されたインダクタＬａ３とキャパシタＣａ３とで、第３共振器を構成する。
【００４６】
隣り合う共振器電極の短絡側が逆方向となる様に配置される構成によって、第２共振器の共振用電極Ｌａ２は、第１共振器の共振用電極Ｌａ１と、第３共振器の共振用電極Ｌａ３とにインターデジタル結合する。
隣り合う共振用電極の間隔によって誘導性結合を調整することが出来る。また静電結合は共振用電極の開放端側の間隔によって調整することが出来る。
本実施例においては、第１共振器の共振用電極Ｌａ１と、第３共振器の共振用電極Ｌａ３の開放端側は、それぞれ層Ｓ８、Ｓ１０に形成されたキャパシタ電極Ｃａ１、Ｃａ３と接続する。キャパシタ電極Ｃａ１とＣａ３とが層Ｓ８上で近接して配置され、キャパシタ電極Ｃａ１とＣａ３とが層Ｓ１０上で近接して配置されて結合を強めている。
この様な構成によって、第１の帯域通過フィルタ５０ａは、共振器電極の短絡側で生じる誘導性結合よりも開放側で生じる静電結合が強くなり、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタとなる。
本実施例においては各共振器の共振器電極は略平行の関係に配置されるが、結合の調整やインピーダンスの調整のために平行としない場合もある。例えば開放端側の静電結合を強めようとすれば、開放端側の共振器電極間隔を狭く、短絡側を広く構成したり、共振器電極の幅を部分的に異ならせて調整したりすることも可能である。
【００４７】
層Ｓ１の端子Ｐｄ４に入力側の整合回路を構成するインダクタが接続される。そして、ボンディングワイヤを介して、端子Ｐｄ１に搭載された低雑音増幅器１０の入力ポートと接続される。低雑音増幅器１０の出力ポートは、ボンディングワイヤと入力側の整合回路を構成するインダクタを介して端子Ｐｄ５と接続される。
【００４８】
端子Ｐｄ５に形成されたビアホールＳｈ１２は、その下層側に形成されたビアホールＳｈ１３を介して層Ｓ８に形成されたキャパシタ用の電極パターンＣｂ１と接続する。電極パターンＣｂ１はビアホールＳｈ１４を通じて、層Ｓ９に形成されたキャパシタ用の電極パターンＣｂ４と層Ｓ１０に形成されたキャパシタ用の電極パターンＣｂ１と接続する。キャパシタ用の電極パターンＣｂ４は、後述する層Ｓ８に形成されたキャパシタ用の電極パターンＣｂ３と対向して、キャパシタＣｂ４を構成する。ここで、第１の帯域通過フィルタのキャパシタＣａ４に対して、第２の帯域通過フィルタのキャパシタＣｂ４の容量値が、相対的に小さくなる様に構成される。
層Ｓ８に形成された電極パターンＣｂ１は、層Ｓ７、Ｓ９に形成されたグランド電極ＧＮＤと対向し、層Ｓ１０に形成された電極パターンＣｂ１は、層Ｓ９、Ｓ１１に形成されたグランド電極ＧＮＤと対向してキャパシタＣｂ１を形成する。
【００４９】
層Ｓ８に形成された電極パターンＣｂ１と重なる上層に、ビアホールＳｈ１５が形成され、層Ｓ５、Ｓ６に形成され多層セラミック基板の一辺に沿って伸びる帯状の共振器電極Ｌｂ１の一端側に接続する。共振器電極Ｌｂ１の他端側は、ビアホールＳｈ１６とその下層側のビアホールＳｈ１６を介して、層Ｓ７、Ｓ９のキャパシタ用の電極パターンＧＮＤと接続する。更に上層側のビアホールＳｈ１６を介して、層Ｓ２のグランド電極ＧＮＤとも接続する。共振器電極Ｌｂ１は並列接続されてインダクタＬｂ１を形成し、キャパシタＣｂ１とで第１共振器を構成する。
【００５０】
インダクタＬｂ１の共振器電極Ｌｂ１と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌｂ２が形成される。共振器電極Ｌｂ２の一端は、ビアホールＳｈ１６と隣り合うビアホールＳｈ１８と、その下に繋がるビアホールＳｈ１８を介して、層Ｓ８のキャパシタ用の電極パターンＣｂ２と接続する。電極パターンＣｂ２はビアホールＳｈ２２を介して、層Ｓ１０のキャパシタ用の電極パターンＣｂ２と接続する。層Ｓ８に形成された電極パターンＣｂ２は層Ｓ７、Ｓ９のグランド電極ＧＮＤと、層Ｓ１０に形成された電極パターンＣｂ２は層Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣｂ２を構成する。
共振器電極Ｌｂ２の他端側はビアホールＳｈ１７を介して、キャパシタ層Ｓ２、Ｓ７のグランド電極と接続する。
共振器電極Ｌｂ２で形成されたインダクタＬｂ２とキャパシタＣｂ２とで、第２共振器を構成する。
【００５１】
インダクタＬｂ２の各共振器電極Ｌｂ２と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌｂ３が形成される。共振器電極Ｌｂ３の一端は、ビアホールＳｈ１８と隣り合うビアホールＳｈ２０と、その下層側に繋がるビアホールＳｈ２０を介して、キャパシタ用電極Ｃｂ３（層Ｓ８）と接続する。キャパシタ用電極Ｃｂ３はビアホールＳｈ２３を介してキャパシタ用電極Ｃｂ３（層Ｓ１０）と接続する。
各キャパシタ用電極Ｃｂ３は、層Ｓ７、Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣｂ３を形成する。また、キャパシタ用電極Ｃｂ３は、その上層のビアホールＳｈ２１を介して、層Ｓ３の上面に形成されたバラン６０用の電極パターンＢａ１と接続する。なお、電極パターンＢａ１、Ｂｂ１、Ｂｂ２はバラン６０用の電極パターンである。
共振器電極Ｌｂ３の他端側はビアホールＳｈ１９を介して、層Ｓ２及び層Ｓ７のグランド電極ＧＮＤと接続する。
共振器電極Ｌｂ３で形成されたインダクタＬｂ３とキャパシタＣｂ３とで、第３共振器を構成する。
【００５２】
第２の帯域通過フィルタ５０ｂは、第１共振器と、第２及び第３共振器とが、短絡方向において逆方向となる様に配置される構成となっている。なお第２及び第３共振器とは短絡方向が同方向となる構成である。
第１共振器の各共振用電極Ｌｂ１は、第２共振器の各共振用電極Ｌｂ２とインターデジタル結合し、第２共振器の各共振用電極Ｌｂ２は第３共振器の各共振用電極Ｌｂ３とコムライン結合する。
隣り合う共振用電極の間隔によって誘導性結合を調整することが出来る。また静電結合は共振用電極の開放端側の間隔によって調整することが出来る。本実施例においては各共振器の共振器電極は略平行の関係に配置されるが、各共振器電極の幅を異ならせ、その幅は第１共振器の共振器電極、第３共振器の共振器電極、第２共振器の共振器電極の順に広い。また、共振器電極間の間隔を第２共振器の共振器電極と第１共振器の共振器電極との間隔を、第２共振器の共振器電極と第３共振器の共振器電極との間隔よりも狭めている。
【００５３】
本実施例においては、第１共振器の共振用電極Ｌｂ１と、第３共振器の共振用電極Ｌｂ３の開放端側は、それぞれ層Ｓ８、Ｓ１０に形成されたキャパシタ電極Ｃｂ１、Ｃｂ３と接続する。キャパシタ電極Ｃｂ１とＣｂ３とは層Ｓ８上で近接して配置されるが、キャパシタ電極Ｃｂ１とＣｂ３とは層Ｓ１０上で離間して配置されており、第１の帯域通過フィルタ５０ａよりも、共振器電極の開放端側の静電結合を弱めている。また、第１〜第２共振器の共振器電極の結合をインターデジタル結合とコムライン結合の両方を利用する構成によって、第２の帯域通過フィルタ５０ｂは、共振器電極の短絡側で生じる誘導性結合が開放側で生じる静電結合よりも強くなり、通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタとなる。
【００５４】
多層セラミック基板には複数のグランド電極ＧＮＤが形成され、異なる層に形成されたグランド電極ＧＮＤの間は、複数のビアホールで接続されている。グランド電極ＧＮＤを繋ぐビアホールの一部は、縦列配置されたビアホールでなるビアホール群Ｓｈとして構成される。本実施例ではビアホール群Ｓｈを層Ｓ２〜Ｓ１０に形成する。ビアホール群Ｓｈは層Ｓ２〜Ｓ１０を縦貫するものや、グランド電極ＧＮＤが形成された層で位置を変えるものがある。各層に形成されるビアホール群Ｓｈを、それぞれ層Ｓ３、Ｓ８、Ｓ１０に破線で囲んで示した。なお符号ＳＢとしたビアホール群は送信信号の経路に配置された高周波増幅器のためのサーマルビアで有る。このサーマルビア群ＳＢもまた複数のグランド電極ＧＮＤを繋ぐものであるので、ビアホール群Ｓｈと同様の機能を発揮する。
【００５５】
ビアホール群Ｓｈは、各層に設けられた第１の帯域通過フィルタ、第２．の帯域通過フィルタ、バランを構成する電極パターンを異なる領域α、β、γ（層Ｓ３に例示）に分離する。また、少なくとも一対のグランド電極ＧＮＤに挟まれた層では、各回路の電極パターンが積層方向に重ならずに配置される。この様な構成によって、異なる回路間で電磁気的な結合を減じている。他の回路との干渉が減じられるので、第１の帯域通過フィルタ、第２の帯域通過フィルタは、その機能を減ずる事無く発揮することが出来る。
【００５６】
得られた高周波部品の電気的特性をネットワークアナライザやノイズソールを用いて評価を行った。
図１６はアンテナポートＡＮＴ１とローノイズアンプ１０の間に接続された帯域通過フィルタ５０ａの特性である。図１７はローノイズアンプ１０とバラン回路６０の間に接続された帯域通過フィルタ５０ｂの特性である。帯域通過フィルタ５０ａは通過帯域の低域側に減衰極があり、帯域通過フィルタ５０ｂでは通過帯域の高域側の減衰極を設けている。
帯域通過フィルタ５０ａは１ＧＨｚ付近で６０ｄＢ、２ＧＨｚ付近で４０ｄＢ程度の大きな減衰量を持つため、アンテナから入力されるＧＳＭ信号やＷＣＤＭＡ信号といった不要信号を大きく減衰させることができ、これら不要信号によるローノイズアンプの飽和を防ぐことが可能となる。
帯域通過フィルタ５０ｂは３．３ＧＨｚ付近で２５ｄＢ、４．６ＧＨｚで３５ｄＢ程度の大きな減衰量をもつため、ローノイズアンプ１０を通過した信号は、これらにより３．３ＧＨｚ帯の不要信号や、通過帯の２倍高調波信号を大きく減衰させることができ、ＲＦＩＣの誤動作を防ぐことができる。
【００５７】
図１８は、図１１で示された回路ブロックを有する高周波部品において、図１６と図１７の信号特性を持つ帯域通過フィルタを接続した場合のアンテナポートＡＮＴ１と受信ポートＲＸ１−、ＲＸ１＋間における信号特性である。通過帯域では１２ｄＢのゲインを確保し、かつ不要帯域では４０ｄＢ以上の大きな減衰量を確保している。
また図１９にはこの回路の雑音指数を示す。ゲインと減衰量を確保しつつ、雑音指数は３．５ｄＢ程度でありこの回路で構成された高周波部品を用いることにより、消費電力を抑えつつ高品質な通信をすることが可能である。
【産業上の利用可能性】
【００５８】
本発明によれば、通過帯域外での高減衰量を得ながら、ＮＦが小さく、低消費電力の高周波回路を得ることができる。さらに高周波回路を積層型の高周波部品として構成することで小型化するとともに、その構成に起因する電気的特性の劣化を抑制できるようにすることできる。更に、前記高周波回路や前記高周波部品を用いて、電気的特性に優れ、低消費電力化が可能であり、小型の通信機器を提供することが出来る。
【符号の説明】
【００５９】
１ 高周波回路
１０ 低雑音増幅器
４０ 高周波スイッチ回路
５０ａ 第１の帯域通過フィルタ
５０ｂ 第２の帯域通過フィルタ
６０ バラン
９０ フィルタ回路
１００ 多層セラミック基板
【技術分野】
【０００１】
本発明は、携帯電話の通信システムやＧＰＳ、ブルートゥースや無線ＬＡＮ等の受信回路部に用いられる高周波回路、高周波部品およびそれらを用いた高周波部品に関する。
【背景技術】
【０００２】
従来、通信衛星や地上基地局からのマイクロ波帯、準マイクロ波帯等の電波を受信する場合の高周波回路部は、図２０に示す様に受信信号を増幅器ＬＮＡで増幅した後、帯域通過フィルタＢＰＦを通して通過帯域外の妨害波（受信信号以外の信号）を除去する様に構成されていた。受信信号は送信信号と比べて微弱であり、例えば通信衛星からの電波は−１００ｄＢｍ以下に過ぎない。この為、妨害波の強電界域では増幅器が飽和してしまい、受信信号が正しく増幅されない場合がある。また増幅器が飽和しないまでも、受信信号の抑圧レベルが大きく安定した受信が困難である場合があった。
【０００３】
そこで妨害波の強電界域においても安定した受信が可能となるように、増幅器の前段にも帯域通過フィルタを接続し、増幅器に入力される妨害波を減衰することが行なわれる。
帯域通過フィルタを増幅器の前段に接続した場合は、妨害波の減衰量を確保できるものの、一般的に帯域外の減衰量が大きい帯域通過フィルタは、挿入損失も大きくなる傾向があるため、この場合挿入損失が大きくなり受信感度が悪化するという問題があった。
【０００４】
そのような問題に対して本発明者は、特許文献１において、増幅器の前段に接続される第１の帯域通過フィルタとして、通過帯域における挿入損失が、増幅器の後段に接続される第２の帯域通過フィルタよりも小さいものを用い、前記第２の帯域通過フィルタは、通過帯域外の周波数における減衰量が前記第１の帯域通過フィルタの減衰量よりも大きいものを用いることで、受信感度の向上と、通過帯域外での高減衰量の両方を得ることを提案している。
【０００５】
【特許文献１】特開２０１０−１４７５８９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された高周波回路の場合には、挿入損失が小さい帯域通過フィルタでは、妨害波が十分に減衰されないまま増幅器に入力し、妨害波の強電界域において安定した受信が出来ないことが懸念された。また、増幅器の後段側に、相対的に挿入損失の大きな帯域通過フィルタを接続するため、所定の出力電力を得るには高いゲインとなる増幅器が必要であり、電力消費が増加するなどの問題もあった。
【０００７】
そこで本発明は、ＮＦ（雑音指数）が小さく、受信感度の向上と、通過帯域外での高減衰量を得ながら、増幅器の後段に接続される帯域通過フィルタとして挿入損失が小さい帯域通過フィルタを用いることが出来、もって低消費電力の高周波回路を得ることを第１の目的とする。
また、増幅器の前後に帯域通過フィルタを接続する高周波回路を構成する高周波部品を小型化するとともに、その構成に起因する電気的特性の劣化を抑制できるようにすることを第２の目的とする。
更に、前記高周波回路や前記高周波部品を用いて、電気的特性に優れ、低消費電力化が可能であり、小型の通信装置を提供することを第３の目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、増幅器と、前記増幅器の入力段に接続された第１の帯域通過フィルタと、前記増幅器の出力段に接続された第２の帯域通過フィルタとを備え、前記第１の帯域通過フィルタと前記第２の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタであることを特徴とする高周波回路である。
増幅器として低雑音増幅器を使用すれば、高周波回路の雑音指数を抑えることが出来るので好ましい。
【０００９】
容量性の帯域通過フィルタは、通過帯域の近傍において通過帯域外の低周波側が高周波側よりも減衰量を大きくすることができる。この為、通過帯域における帯域通過フィルタの挿入損失特性は、低周波側が高周波側よりも損失が大きくなる傾向にあるが、通過帯域の低周波数側と高周波数側のそれぞれにおいて減衰極が設けられ、もって帯域外減衰量が大きな帯域通過フィルタと比べて、損失を小さく構成することが出来る。
誘導性の帯域通過フィルタは通過帯域の近傍において、通過帯域外の高周波側が低周波側よりも減衰量を大きくすることができる。この為、通過帯域における帯域通過フィルタの挿入損失特性は、高周波側が低周波側よりも損失が大きくなる傾向にあるが、容量性の帯域通過フィルタと同様に、帯域外減衰量が大きな帯域通過フィルタと比べて、損失を小さく構成することが出来る。
【００１０】
この様な帯域通過フィルタを用いて構成された高周波回路は、大きな帯域外減衰量とともに、優れた受信感度が得られ、ＮＦが小さく、消費電力が抑えられたものとなる。通過帯域近傍の低周波側に高電界の妨害波がある場合には、第１の帯域通過フィルタとして容量性の帯域通過フィルタを用い、第２の帯域通過フィルタとして誘導性の帯域通過フィルタを用いれば良い。また、通過帯域近傍の高周波側に高電界の妨害波がある場合には、第１の帯域通過フィルタとして誘導性の帯域通過フィルタを用い、第２の帯域通過フィルタとしって容量性の帯域通過フィルタを用いる。
【００１１】
本発明においては、第１ポートと第２ポートを備える容量性の帯域通過フィルタを、第１ポート側の第１共振器と、第２ポート側の第３共振器と、それらの段間に配置された第２共振器とで、インターデジタル結合の共振器電極を有する３段の共振器で構成するのが好ましい。
また第１ポートと第２ポートを備える誘導性の帯域通過フィルタを、第１ポート側の第１共振器と、第２ポート側の第３共振器と、それらの段間に配置された第２共振器とでなる３段の共振器とし、前記第１共振器と前記第２共振器の共振器電極はインターデジタル結合し、前記第２共振器と前記第３共振器の共振器電極はコムライン結合する構成とするのが好ましい。
【００１２】
第２の発明は、第１の発明の高周波回路を基板に構成したことを特徴とする高周波部品である。
【００１３】
本発明においては前記基板を多層セラミック基板とするのが好ましい。
多層セラミック基板の内部には、異なる層に形成された複数のグランド電極と、前記グランド電極に挟まれた領域に、前記第１の帯域通過フィルタ及び前記第２の帯域通過フィルタを構成する共振器電極とコンデンサ電極のための電極パターンを有し、第１の帯域通過フィルタを構成する第１電極パターンと第２の帯域通過フィルタを構成する第２電極パターンとが積層方向に重なり合わない様に配置され、かつ異なるグランド電極を繋ぐ複数のビアホール群を介して異なる平面領域に形成されるのが好ましい。
【００１４】
第３の発明は、第１の発明の高周波回路を用いたことを特徴とする通信装置である。
【００１５】
第４の発明は、第２の発明の高周波部品を用いたことを特徴とする通信装置である。
【発明の効果】
【００１６】
本発明によれば、ＮＦ（雑音指数）が小さく、受信感度の向上と、通過帯域外での高減衰量を得ながら、増幅器の後段に接続される帯域通過フィルタとして挿入損失が小さい帯域通過フィルタを用いることが出来、もって低消費電力の高周波回路を得ることができる。
また、増幅器の前後に帯域通過フィルタを接続する高周波回路を構成する高周波部品を小型化するとともに、その構成に起因する電気的特性の劣化を抑制できるようにすることが出来る。
更に、前記高周波回路や前記高周波部品を用いて、電気的特性に優れ、低消費電力化が可能であり、小型の通信装置を提供することが出来る。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施態様に係る高周波回路の構成例を示す回路ブロック図である。
【図２】本発明の一実施態様に係る高周波回路に用いる帯域通過フィルタの減衰特性である。
【図３】本発明の一実施態様に係る高周波回路に用いる帯域通過フィルタの等価回路である。
【図４】本発明の一実施態様に係る高周波回路に用いる他の帯域通過フィルタの減衰特性である。
【図５】本発明の一実施態様に係る高周波回路に用いる他の帯域通過フィルタの等価回路である。
【図６】本発明の一実施態様に係る高周波回路の構成例を示す等価回路図である。
【図７】本発明の一実施態様に係る高周波部品の構成例を示す外観斜視図である。
【図８】本発明の一実施態様に係る高周波回路を用いて構成される無線通信装置の高周波回路部の構成例を示す回路ブロック図である。
【図９】本発明の一実施態様に係る高周波回路を用いて構成される無線通信装置の高周波回路部の他の構成例を示す回路ブロック図である。
【図１０】本発明の一実施態様に係る高周波回路を用いて構成された無線通信装置の高周波回路部の他の構成例を示す外観斜視図と底面図である。
【図１１】本発明の一実施態様に係る高周波回路を用いて構成された無線通信装置の高周波回路部の他の構成例を示す回路ブロック図である。
【図１２】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１３】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１４】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１５】本発明の一実施態様に係る高周回路部品に用いる多層セラミック基板の内部構造を示す分解斜視図である。
【図１６】本発明の一実施態様に係る高周回路部品に用いる帯域通過フィルタの減衰量の周波数特性図である。
【図１７】本発明の一実施態様に係る高周回路部品に用いる他の帯域通過フィルタの減衰量の周波数特性図である。
【図１８】本発明の一実施態様に係る高周回路部品の減衰量の周波数特性図である。
【図１９】本発明の一実施態様に係る高周回路部品のＮＦの周波数特性図である。
【図２０】従来の高周波回路部の一例を示す回路ブロック図である。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について図面を参照して詳細に説明する。
図１は本発明の一実施例に係る高周波回路の回路構成を示すブロック図である。この高周波回路は、増幅器の前段に通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタを接続し、後段に通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタを接続したものである。既に述べたが、増幅器の前段と後段にどの様な帯域通過フィルタを接続するかは、妨害波が通過帯域近傍の低周波側あるいは高周波側に有るのかによって設定され得る。
【００１９】
なお以下の説明を簡略なものとするため、通過周波数帯域ｆｂを２．３ＧＨｚ〜２．７ＧＨｚ（無線通信仕様のＷｉＢｒｏ；２．３ＧＨｚ〜２．４ＧＨｚ、ＷｉＭＡＸ；２．４９５ＧＨｚ〜２．６９０ＧＨｚを含む周波数帯）とし、高電界の妨害波を、ＧＳＭ１８００（１．７１ＧＨｚ〜１．８８ＧＨｚ）、ＧＳＭ１９００（１．８５ＧＨｚ〜１．９９ＧＨｚ）などの携帯電話の通信システムとして、妨害波が通過帯域近傍の低周波側に有る場合について説明するが、それに限定されることは無い。なお、ＷｉＢｒｏ、ＷｉＭＡＸ、ＧＳＭは商標あるいは登録商標である。
【００２０】
図２は、容量性の帯域通過フィルタとして構成された第１の帯域通過フィルタの減衰周波数特性図である。通過周波数帯域の低周波側の２．０５ＧＨｚ付近に、共振による減衰極Ａを有し、妨害波の周波数帯域を含む周波数で−２５ｄＢ以下の減衰を得て、妨害波による信号が増幅器へ入力するのを抑制する。
【００２１】
図３は、第１の帯域通過フィルタの構成例を示す等価回路図である。第１の帯域通過フィルタは、端子（第１ポート）Ｐａ１と、端子（第２ポート）Ｐａ２と、第１〜第３共振器と、コンデンサＣａ４とを備えている。
各共振器はインダクタとキャパシタで構成され、第１ポートＰａ１に接続する第１共振器は、インダクタＬａ１とキャパシタＣａ１とを有し、第２共振器は、インダクタＬａ２とキャパシタＣａ２とを有し、第２ポートＰａ２接続する第３共振器は、インダクタＬａ３とキャパシタＣａ３とを有している。第２共振器は、第１共振器と第３共振器との段間に配置され、それぞれインダクタが近接して配置されて誘導性結合している。図中、誘導性結合については曲線Ｍを付して表している。
【００２２】
各共振器のインダクタを構成する共振器電極において、隣り合う共振器電極の短絡側が異なる方向となる様に配置されている。この様な配置によって共振器電極はインターデジタル結合しており、短絡側を同じ方向に配置するコムライン構造よりも、共振器電極間での結合が強まる。前記結合は誘導性結合と静電結合を含み、通過周波数帯域付近の周波数において、共振器電極の短絡側で生じる誘導性結合よりも開放側で生じる静電結合が強くなり、第１の帯域通過フィルタの通過周波数帯域における結合は容量性が支配的となり、通過周波数帯域の低周波側には、結合に基づく減衰極が形成される。減衰極Ａの共振周波数は、誘導性結合Ｍと静電結合とキャパシタＣａ４とにより決定される。
【００２３】
図４は、誘導性の帯域通過フィルタとして構成された第２の帯域通過フィルタの減衰周波数特性図である。通過周波数帯域の高周波側の３．０２ＧＨｚ付近に、共振による減衰極Ｂを有し、ＷｉＭＡＸの他の周波数帯である３．３ＧＨｚ〜３．８ＧＨｚの周波数帯域を含む周波数で−２５ｄＢ以下の減衰を得て、不要な信号が増幅器へ入力するのを抑制する。
【００２４】
図５は、第２の帯域通過フィルタの構成例を示す等価回路図である。第２の帯域通過フィルタは、端子（第１ポート）Ｐｂ１と、端子（第２ポート）Ｐｂ２と、第１〜第３共振器と、コンデンサＣｂ４とを備えている。
各共振器はインダクタとキャパシタで構成され、第１ポートＰｂ１に接続する第１共振器は、インダクタＬｂ１キャパシタＣｂ１とを有し、第２共振器は、インダクタＬｂ２とキャパシタＣｂ２とを有し、第２ポートＰｂ２に接続する第３共振器は、インダクタＬｂ３キャパシタＣｂ３とを有している。
第２共振器は、第１共振器と第３共振器との段間に配置され、それぞれインダクタが近接して配置されて誘導性結合している。図中、第１の帯域通過フィルタの場合と同様に、誘導性結合については曲線Ｍを付して表している。
【００２５】
各共振器のインダクタを構成する共振器電極において、第１共振器の共振器電極と第２共振器の共振器電極とが、その共振器電極の短絡側が異なる方向となる様に配置されている。また、第２共振器の共振器電極と第３共振器の共振器電極とは、その共振器電極の短絡側が同じ方向となる様に配置されている。この様な配置によって、第１共振器と第２共振器の共振器電極がインターデジタル結合し、第２共振器と第３共振器の共振器電極がコムライン結合する。
この様な構成によって、通過周波数帯域付近の周波数において、共振器電極の短絡側で生じる誘導性結合を開放側で生じる静電結合よりも強くすることで、第２の帯域通過フィルタの通過周波数帯域における結合は誘導性が支配的となり、通過周波数帯域の高周波側には、結合に基づく減衰極が形成される。減衰極Ｂの共振周波数は、誘導性結合Ｍと静電結合とキャパシタＣｂ４とにより決定される。なお、第２共振器を挟む他の共振器の回路構成が非対称であるものの、入出力ポートを入れ替えても電気的特性は同じであり、他の回路との接続方向は限定されない。
【００２６】
この様な第１の帯域通過フィルタと第２の帯域通過フィルタを用いた高周波回路の構成例を、図６のブロック図に示す。入力ポートＰｒ１と増幅器１０との間には、第１の帯域通過フィルタ５０ａが接続され、出力ポートＰｒ２と増幅器１０との間には、第２の帯域通過フィルタ５０ｂが接続される。第１の帯域通過フィルタ５０ａの構成は、図３で示した容量性の帯域通過フィルタと同じであり、第２の帯域通過フィルタ５０ｂは、図５で示した誘導性の帯域通過フィルタと同じであり、その説明を省略する。
図中、増幅器と帯域通過フィルタ５０ａ、５０ｂとの間に接続されたインダクタ２１５は、整合回路を構成する。整合回路の構成によっては、当然にキャパシタを用いる場合もある。また、増幅器への電源経路や、そこに配置されるチョークコイル等は図示はぜずに、省略している。
【００２７】
この様な構成の高周波回路では、通過周波数帯域の挿入損失の増加を抑えながら、通過周波数帯域以外の信号を減衰することが出来る。このため、受信感度が向上し、ＮＦが小さく、低消費電力となる。
【００２８】
本発明の高周波回路は、絶縁体層と導体パターンとを含む積層体と、その表面に搭載された増幅器用半導体素子やチップ部品とで構成された高周波部品とするのが好ましい。
絶縁体層としては、誘電体セラミックス、樹脂、樹脂とセラミックとの複合材を用いることが可能である。積層体化は公知の工法を用いて行なわれ、例えば誘電体セラミックスを用いる場合にはＬＴＣＣ（低温同時焼成セラミック）技術や、ＨＴＣＣ（高温同時焼成セラミック）技術により、樹脂等ではビルドアップ技術による。
【００２９】
ＬＴＣＣ技術であれば、積層体は、例えば絶縁体層として、１０００℃以下の低温で焼結可能なセラミック誘電体からなり、ＡｇやＣｕ等の導電ペーストを印刷して所定の導体パターンを形成した厚さ１０〜２００μｍの複数のセラミックグリーンシートを用い、これを積層し、一体的に焼結することにより形成され、多層セラミック基板として構成される。
低温で焼結可能なセラミック誘電体としては、例えばＡｌ，Ｓｉ及びＳｒを主成分として、Ｔｉ，Ｂｉ，Ｃｕ，Ｍｎ，Ｎａ，Ｋ等を副成分とするセラミックス、Ａｌ，Ｍｇ，Ｓｉ及びＧｄを含むセラミックス、Ａｌ，Ｓｉ，Ｚｒ及びＭｇを含むセラミックスが挙げられる。
【００３０】
図７は高周波部品の構成例を示す外観斜視図である。積層体１００は、増幅器用半導体素子１０やチップ部品２１０を実装する上面と、端子電極等（図示せず）が形成された下面を有する。積層体１００の上面側の内層には、異なる層に形成された複数のグランド電極と、前記グランド電極に挟まれた領域に、前記第１の帯域通過フィルタ及び前記第２の帯域通過フィルタを構成する共振器電極とコンデンサ電極のための電極パターンが構成されるのが好ましい。そして、第１の帯域通過フィルタを構成する第１電極パターンと、第２の帯域通過フィルタを構成する第２電極パターンとが積層方向に重なり合わない様に配置され、かつ異なるグランド電極を繋ぐ複数のビアホール群を介して異なる平面領域に形成されるのが好ましい。
【００３１】
この様な高周波回路や高周波部品は、無線通信装置の高周波回路部に用いられる。図８及び図９は高周波回路部の構成例を示す回路ブロックである。
図８の高周波回路ブロックでは、高周波回路１の入力ポートＰｒ１に高周波スイッチ回路４０が接続される。図中、高周波スイッチ回路４０としてＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチを示すがこれに限定されない。ＳＰｎＴ（ｎは３以上の自然数）スイッチや、ＤＰ３Ｔ（Ｄｏｕｂｌｅ Ｐｏｌｅ Ｔｈｒｅｅ Ｔｈｒｏｗ）スイッチなどの多極多投のスイッチを用いる場合もある。
【００３２】
高周波回路部において、高周波スイッチ回路４０のポートＰｕ１側のポートＰｏ１にはアンテナが接続される。高周波回路１は高周波スイッチ回路４０ポートＰｕ２に接続される。高周波スイッチ回路４０のポートＰｕ３には送信回路や他の受信回路が接続される。
高周波回路部が受信動作する場合に、高周波スイッチ回路４０を通じて、アンテナに入射する妨害波を含む信号が高周波回路１の入力ポートＰｒ１に現れて高周波回路１に入力する。高周波回路１を通過して出力ポートＰｒ２に現れる信号は、通過周波数帯域外の信号が減衰され、通過周波数帯域内の信号が正しく増幅されたものとなる。出力ポートＰｒ２側には、ベースバンド部からの信号を送信信号へ変換し、受信信号をベースバンド部で処理できる周波数へと変換するＲＦＩＣ（Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が接続される。ＲＦＩＣに入力する信号は、通過周波数帯域外の信号が十分に減衰されたものであるので、ＲＦＩＣが誤動作するのを防ぐことが出来る。また、高周波回路１の挿入損失が小さいので、増幅に必要な電力消費を抑えることが出来、特には無線通信装置の動作電力をバッテリーで供給する場合には、バッテリー消費を抑えることが出来る。
高周波スイッチ回路４０に換えて、分波回路を用いることも可能である。
【００３３】
高周波回路１と並列にフィルタ回路９０を接続した高周波回路部を図９に示す。フィルタ回路９０は、高周波回路１の第１の帯域通過フィルタ５０ａとは、通過帯域が異なるフィルタであって、帯域通過フィルタ、高域通過フィルタ、低域通過フィルタのいずれかとするのが好ましい。この様な構成によれば、高周波スイッチ回路４０を用いる事無く、信号を分波することが出来る。
【実施例】
【００３４】
図１０は本発明の一実施例に係る高周波部品の斜視図である。この高周波部品は、ＷｉＭＡＸ用の無線通信装置の高周波回路部に用いられるものであり、複数のフィルタとバランを備えるとともに、高周波増幅器、ローノイズアンプ、高周波スイッチを多層セラミック基板に実装して一体化したものである。
【００３５】
図１１は高周波部品の回路構成を示すブロック図である。ＤＰ３Ｔの高周波スイッチ回路４０により第１の受信経路と第１のアンテナとの接続／切断、第２の受信経路と第２のアンテナとの接続／切断を行なうとともに、送信信号の経路と、第１のアンテナ及び第２のアンテナとの間の接続／切断を切替え、送信タイバーシチが可能な構成としている。
【００３６】
高周波スイッチ回路４０のポートＰｕ２ａと接続する受信信号の第１の経路には、第１の帯域通過フィルタ５０ａと、低雑音増幅器１０と、第２の帯域通過フィルタ５０ｂとでなる高周波回路１と、バラン６０を備える。ポートＰｕ２ｂと接続する受信信号の第２の経路には、第１の帯域通過フィルタ５５ａと、低雑音増幅器１５と、第２の帯域通過フィルタ５５ｂとでなる高周波回路１と、バラン６５を備える。ポートＰｕ３と接続する送信信号の経路には、低域通過フィルタ８０と、高周波増幅器２０と、バラン７０が設けられている。ポートＰｕ１ａはポートＡＮＴ１を介して第１のアンテナと接続し、ポートＰｕ１ｂはポートＡＮＴ２を介して第２のアンテナと接続する。
【００３７】
高周波スイッチ回路４０、高周波増幅器２０、低雑音増幅器１０、１５を構成するそれぞれの半導体素子や、ＤＣカットコンデンサや整合回路など一部の回路素子等のチップ部品が、多層セラミック基板１００上に実装され、ボンディングワイヤＢＷ等の接続手段で適宜接続された後、樹脂２００で封止されている。
【００３８】
高周波部品の底面には複数の端子電極が形成されている。下面中央の領域にはビアホールを通じて内層のグランド電極と繋がるグランド電極ＧＮＤ設けられ、安定したグランド電位を与えるとともに、回路基板との接続強度を向上している。
各端子電極は、グランド電極ＧＮＤの周囲であって各側面側に形成されており、第１側面側にはグランド端子Ｇ、第１のアンテナ端子ＡＮＴ１、第２のアンテナ端子ＡＮＴ２、電源端子Ｖ、非接続端子ＮＣが形成されている。第１側面と隣り合う図下側の第２側面側には、電源端子Ｖ、非接続端子ＮＣが形成され、第２側面と対向する図上側の第３側面側には電源端子Ｖが形成されている。第１側面とグランド電極ＧＮＤを介して対向する第４側面側には、バラン６０の出力平衡端子ＲＸ１−，ＲＸ１＋、バラン６５の出力平衡端子ＲＸ２−，ＲＸ２＋、バラン７０の入力平衡端子ＴＸ１−，ＴＸ１＋、グランド端子Ｇ、電源端子Ｖが形成されている。各端子電極に付与した符号の一部は図１１に示した回路ブロック図のポートと対応する。
図１１に示されない符号として非接続端子ＮＣと電源端子Ｖがある。非接続端子ＮＣとは、多層セラミック基板内の回路との接続を有さない浮き端子である。また電源端子Ｖには、高周波スイッチ回路、高周波増幅器、低雑音増幅器を動作させる為に電圧が与えられるが、図においては区別せずに示している。
【００３９】
図１２〜図１５は多層セラミック基板の一部についての内部構造を示す分解斜視図である。以下これらの図を用いて高周波部品の構造例を詳細に説明する。図示したのは受信信号の第１の経路に当たる部分であって、第１の帯域通過フィルタ５０ａの回路構成は図３で示したものと同じであり、第２の帯域通過フィルタ５０ｂの回路構成は図５で示したものと同じである。また、それらの電気的特性の特徴もまた同様のであるので、その説明を省く。
【００４０】
図１２〜図１５においてＳ１〜Ｓ１１は、チップ部品等が実装される上面から１層目から複数層の誘電体層の上面を示す。
なお図中、各層に形成された回路素子用の電極パターン間の電気的接続や、放熱に利用するためのビアホールを黒く示している。第１及び第２の帯域通過フィルタを構成する電極パターンに付した符号は等価回路と対応する。複数の層に亘って形成され接続されたビアホールには同じ符号を付している。また、各層の厚みは図面には反映されて無く、説明に必要としない層についもて一部省略している。
【００４１】
層Ｓ１の上面には、半導体素子やリアクタンス素子などのチップ部品が実装される実装電極やワイボンディングの為の電極が形成されている。端子Ｐｄ１には低雑音増幅器１０用の半導体素子が実装され、端子Ｐｄ２には高周波スイッチ回路４０用の半導体素子が実装され、端子Ｐｄ３には高周波増幅器２０用の半導体素子が実装される。
低雑音増幅器１０用の半導体素子のポートＰｕ２ａ（図示せず）はボンディングワイヤによって、電極パターンｌｐ１の一端側と接続され、他端側に形成されたＳｈ１と、更にその下層側に形成されたビアホールＳｈ１を介して層Ｓ９に形成されたキャパシタ用の電極パターンＣｉｎと接続する。電極パターンＣｉｎは、層Ｓ８に形成されたキャパシタ用の電極パターンＣａ１と層Ｓ１０に形成されたキャパシタ用の電極パターンＣａ１と対応して、信号経路に直列に接続した結合キャパシタを形成する。この結合キャパシタは、高周波スイッチ回路からのＤＣ電流を遮断するために用いられる。
【００４２】
電極パターンＣａ１と電極パターンＣａ１とは、ビアホールＳｈ２を介して接続されるとともに、層Ｓ７と層Ｓ１１に形成されたグランド電極ＧＮＤと対向してキャパシタＣａ１を形成する。各グランド電極ＧＮＤは、省略されている部分も含めて、略全面に形成されている。
【００４３】
層Ｓ８の電極パターンＣａ１は、ビアホールＳｈ３を介して層Ｓ９のキャパシタ用電極Ｃａ４と接続される。キャパシタ用電極Ｃａ４は、後述する層Ｓ８、Ｓ１０に形成されたキャパシタ用電極Ｃａ３と対向してキャパシタＣａ４を構成する。
更に上層のビアホールＳｈ４を介して、層Ｓ５、Ｓ６に形成され多層セラミック基板の一辺に沿って伸びる帯状の共振器電極Ｌａ１の一端側に接続する。共振器電極Ｌａ１の他端側は、ビアホールＳｈ５とその下層側のビアホールＳｈ５を介して層Ｓ７のグランド電極ＧＮＤと接続する。更に上層側のビアホールＳｈ５を介して、層Ｓ２のグランド電極ＧＮＤとも接続する。各共振器電極Ｌａ１は並列接続されてインダクタＬａ１を形成し、キャパシタＣａ１とで第１共振器を構成する。共振器電極を並列接続することで抵抗を減じて共振器の性能を向上させることが出来る。
【００４４】
インダクタＬａ１の共振器電極Ｌａ１と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌａ２が形成される。共振器電極Ｌａ２の一端は、ビアホールＳｈ４と隣り合うビアホールＳｈ６と、その上下に繋がるビアホールＳｈ６を介して、層Ｓ２及び層Ｓ７のグランド電極ＧＮＤと接続する。
共振器電極Ｌａ２の他端側はビアホールＳｈ７を介して、キャパシタ用電極Ｃａ２（層Ｓ８）、Ｃａ２（層Ｓ１０）と接続する。各キャパシタ用電極Ｃａ２は、層Ｓ７、Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣａ２を形成する。
共振器電極Ｌａ２で形成されたインダクタＬａ２とキャパシタＣａ２とで、第２共振器を構成する。
【００４５】
インダクタＬａ２の共振器電極と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌａ３が形成される。共振器電極Ｌａ３の一端は、ビアホールＳｈ６と隣り合うビアホールＳｈ８と、その下層側に繋がるビアホールＳｈ８を介して、キャパシタ用電極Ｃａ３（層Ｓ８）と接続する。キャパシタ用電極Ｃａ３はビアホールＳｈ９を介してキャパシタ用電極Ｃａ３（層Ｓ１０）と接続する。各キャパシタ用電極Ｃａ３は、層Ｓ７、Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣａ３を形成する。また、キャパシタ用電極Ｃａ３は、その上層のビアホールＳｈ１１を介して、層Ｓ１の上面に形成された端子Ｐｄ４と接続する。
共振器電極Ｌａ３の他端側はビアホールＳｈ１０と、その下に繋がるビアホールＳｈ１０を介して、層Ｓ２及び層Ｓ７のグランド電極ＧＮＤと接続する。
共振器電極Ｌａ３で形成されたインダクタＬａ３とキャパシタＣａ３とで、第３共振器を構成する。
【００４６】
隣り合う共振器電極の短絡側が逆方向となる様に配置される構成によって、第２共振器の共振用電極Ｌａ２は、第１共振器の共振用電極Ｌａ１と、第３共振器の共振用電極Ｌａ３とにインターデジタル結合する。
隣り合う共振用電極の間隔によって誘導性結合を調整することが出来る。また静電結合は共振用電極の開放端側の間隔によって調整することが出来る。
本実施例においては、第１共振器の共振用電極Ｌａ１と、第３共振器の共振用電極Ｌａ３の開放端側は、それぞれ層Ｓ８、Ｓ１０に形成されたキャパシタ電極Ｃａ１、Ｃａ３と接続する。キャパシタ電極Ｃａ１とＣａ３とが層Ｓ８上で近接して配置され、キャパシタ電極Ｃａ１とＣａ３とが層Ｓ１０上で近接して配置されて結合を強めている。
この様な構成によって、第１の帯域通過フィルタ５０ａは、共振器電極の短絡側で生じる誘導性結合よりも開放側で生じる静電結合が強くなり、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタとなる。
本実施例においては各共振器の共振器電極は略平行の関係に配置されるが、結合の調整やインピーダンスの調整のために平行としない場合もある。例えば開放端側の静電結合を強めようとすれば、開放端側の共振器電極間隔を狭く、短絡側を広く構成したり、共振器電極の幅を部分的に異ならせて調整したりすることも可能である。
【００４７】
層Ｓ１の端子Ｐｄ４に入力側の整合回路を構成するインダクタが接続される。そして、ボンディングワイヤを介して、端子Ｐｄ１に搭載された低雑音増幅器１０の入力ポートと接続される。低雑音増幅器１０の出力ポートは、ボンディングワイヤと入力側の整合回路を構成するインダクタを介して端子Ｐｄ５と接続される。
【００４８】
端子Ｐｄ５に形成されたビアホールＳｈ１２は、その下層側に形成されたビアホールＳｈ１３を介して層Ｓ８に形成されたキャパシタ用の電極パターンＣｂ１と接続する。電極パターンＣｂ１はビアホールＳｈ１４を通じて、層Ｓ９に形成されたキャパシタ用の電極パターンＣｂ４と層Ｓ１０に形成されたキャパシタ用の電極パターンＣｂ１と接続する。キャパシタ用の電極パターンＣｂ４は、後述する層Ｓ８に形成されたキャパシタ用の電極パターンＣｂ３と対向して、キャパシタＣｂ４を構成する。ここで、第１の帯域通過フィルタのキャパシタＣａ４に対して、第２の帯域通過フィルタのキャパシタＣｂ４の容量値が、相対的に小さくなる様に構成される。
層Ｓ８に形成された電極パターンＣｂ１は、層Ｓ７、Ｓ９に形成されたグランド電極ＧＮＤと対向し、層Ｓ１０に形成された電極パターンＣｂ１は、層Ｓ９、Ｓ１１に形成されたグランド電極ＧＮＤと対向してキャパシタＣｂ１を形成する。
【００４９】
層Ｓ８に形成された電極パターンＣｂ１と重なる上層に、ビアホールＳｈ１５が形成され、層Ｓ５、Ｓ６に形成され多層セラミック基板の一辺に沿って伸びる帯状の共振器電極Ｌｂ１の一端側に接続する。共振器電極Ｌｂ１の他端側は、ビアホールＳｈ１６とその下層側のビアホールＳｈ１６を介して、層Ｓ７、Ｓ９のキャパシタ用の電極パターンＧＮＤと接続する。更に上層側のビアホールＳｈ１６を介して、層Ｓ２のグランド電極ＧＮＤとも接続する。共振器電極Ｌｂ１は並列接続されてインダクタＬｂ１を形成し、キャパシタＣｂ１とで第１共振器を構成する。
【００５０】
インダクタＬｂ１の共振器電極Ｌｂ１と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌｂ２が形成される。共振器電極Ｌｂ２の一端は、ビアホールＳｈ１６と隣り合うビアホールＳｈ１８と、その下に繋がるビアホールＳｈ１８を介して、層Ｓ８のキャパシタ用の電極パターンＣｂ２と接続する。電極パターンＣｂ２はビアホールＳｈ２２を介して、層Ｓ１０のキャパシタ用の電極パターンＣｂ２と接続する。層Ｓ８に形成された電極パターンＣｂ２は層Ｓ７、Ｓ９のグランド電極ＧＮＤと、層Ｓ１０に形成された電極パターンＣｂ２は層Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣｂ２を構成する。
共振器電極Ｌｂ２の他端側はビアホールＳｈ１７を介して、キャパシタ層Ｓ２、Ｓ７のグランド電極と接続する。
共振器電極Ｌｂ２で形成されたインダクタＬｂ２とキャパシタＣｂ２とで、第２共振器を構成する。
【００５１】
インダクタＬｂ２の各共振器電極Ｌｂ２と同じ層上に、それぞれと隣り合って並んで位置する共振器電極Ｌｂ３が形成される。共振器電極Ｌｂ３の一端は、ビアホールＳｈ１８と隣り合うビアホールＳｈ２０と、その下層側に繋がるビアホールＳｈ２０を介して、キャパシタ用電極Ｃｂ３（層Ｓ８）と接続する。キャパシタ用電極Ｃｂ３はビアホールＳｈ２３を介してキャパシタ用電極Ｃｂ３（層Ｓ１０）と接続する。
各キャパシタ用電極Ｃｂ３は、層Ｓ７、Ｓ９、Ｓ１１のグランド電極ＧＮＤと対向して、キャパシタＣｂ３を形成する。また、キャパシタ用電極Ｃｂ３は、その上層のビアホールＳｈ２１を介して、層Ｓ３の上面に形成されたバラン６０用の電極パターンＢａ１と接続する。なお、電極パターンＢａ１、Ｂｂ１、Ｂｂ２はバラン６０用の電極パターンである。
共振器電極Ｌｂ３の他端側はビアホールＳｈ１９を介して、層Ｓ２及び層Ｓ７のグランド電極ＧＮＤと接続する。
共振器電極Ｌｂ３で形成されたインダクタＬｂ３とキャパシタＣｂ３とで、第３共振器を構成する。
【００５２】
第２の帯域通過フィルタ５０ｂは、第１共振器と、第２及び第３共振器とが、短絡方向において逆方向となる様に配置される構成となっている。なお第２及び第３共振器とは短絡方向が同方向となる構成である。
第１共振器の各共振用電極Ｌｂ１は、第２共振器の各共振用電極Ｌｂ２とインターデジタル結合し、第２共振器の各共振用電極Ｌｂ２は第３共振器の各共振用電極Ｌｂ３とコムライン結合する。
隣り合う共振用電極の間隔によって誘導性結合を調整することが出来る。また静電結合は共振用電極の開放端側の間隔によって調整することが出来る。本実施例においては各共振器の共振器電極は略平行の関係に配置されるが、各共振器電極の幅を異ならせ、その幅は第１共振器の共振器電極、第３共振器の共振器電極、第２共振器の共振器電極の順に広い。また、共振器電極間の間隔を第２共振器の共振器電極と第１共振器の共振器電極との間隔を、第２共振器の共振器電極と第３共振器の共振器電極との間隔よりも狭めている。
【００５３】
本実施例においては、第１共振器の共振用電極Ｌｂ１と、第３共振器の共振用電極Ｌｂ３の開放端側は、それぞれ層Ｓ８、Ｓ１０に形成されたキャパシタ電極Ｃｂ１、Ｃｂ３と接続する。キャパシタ電極Ｃｂ１とＣｂ３とは層Ｓ８上で近接して配置されるが、キャパシタ電極Ｃｂ１とＣｂ３とは層Ｓ１０上で離間して配置されており、第１の帯域通過フィルタ５０ａよりも、共振器電極の開放端側の静電結合を弱めている。また、第１〜第２共振器の共振器電極の結合をインターデジタル結合とコムライン結合の両方を利用する構成によって、第２の帯域通過フィルタ５０ｂは、共振器電極の短絡側で生じる誘導性結合が開放側で生じる静電結合よりも強くなり、通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタとなる。
【００５４】
多層セラミック基板には複数のグランド電極ＧＮＤが形成され、異なる層に形成されたグランド電極ＧＮＤの間は、複数のビアホールで接続されている。グランド電極ＧＮＤを繋ぐビアホールの一部は、縦列配置されたビアホールでなるビアホール群Ｓｈとして構成される。本実施例ではビアホール群Ｓｈを層Ｓ２〜Ｓ１０に形成する。ビアホール群Ｓｈは層Ｓ２〜Ｓ１０を縦貫するものや、グランド電極ＧＮＤが形成された層で位置を変えるものがある。各層に形成されるビアホール群Ｓｈを、それぞれ層Ｓ３、Ｓ８、Ｓ１０に破線で囲んで示した。なお符号ＳＢとしたビアホール群は送信信号の経路に配置された高周波増幅器のためのサーマルビアで有る。このサーマルビア群ＳＢもまた複数のグランド電極ＧＮＤを繋ぐものであるので、ビアホール群Ｓｈと同様の機能を発揮する。
【００５５】
ビアホール群Ｓｈは、各層に設けられた第１の帯域通過フィルタ、第２．の帯域通過フィルタ、バランを構成する電極パターンを異なる領域α、β、γ（層Ｓ３に例示）に分離する。また、少なくとも一対のグランド電極ＧＮＤに挟まれた層では、各回路の電極パターンが積層方向に重ならずに配置される。この様な構成によって、異なる回路間で電磁気的な結合を減じている。他の回路との干渉が減じられるので、第１の帯域通過フィルタ、第２の帯域通過フィルタは、その機能を減ずる事無く発揮することが出来る。
【００５６】
得られた高周波部品の電気的特性をネットワークアナライザやノイズソールを用いて評価を行った。
図１６はアンテナポートＡＮＴ１とローノイズアンプ１０の間に接続された帯域通過フィルタ５０ａの特性である。図１７はローノイズアンプ１０とバラン回路６０の間に接続された帯域通過フィルタ５０ｂの特性である。帯域通過フィルタ５０ａは通過帯域の低域側に減衰極があり、帯域通過フィルタ５０ｂでは通過帯域の高域側の減衰極を設けている。
帯域通過フィルタ５０ａは１ＧＨｚ付近で６０ｄＢ、２ＧＨｚ付近で４０ｄＢ程度の大きな減衰量を持つため、アンテナから入力されるＧＳＭ信号やＷＣＤＭＡ信号といった不要信号を大きく減衰させることができ、これら不要信号によるローノイズアンプの飽和を防ぐことが可能となる。
帯域通過フィルタ５０ｂは３．３ＧＨｚ付近で２５ｄＢ、４．６ＧＨｚで３５ｄＢ程度の大きな減衰量をもつため、ローノイズアンプ１０を通過した信号は、これらにより３．３ＧＨｚ帯の不要信号や、通過帯の２倍高調波信号を大きく減衰させることができ、ＲＦＩＣの誤動作を防ぐことができる。
【００５７】
図１８は、図１１で示された回路ブロックを有する高周波部品において、図１６と図１７の信号特性を持つ帯域通過フィルタを接続した場合のアンテナポートＡＮＴ１と受信ポートＲＸ１−、ＲＸ１＋間における信号特性である。通過帯域では１２ｄＢのゲインを確保し、かつ不要帯域では４０ｄＢ以上の大きな減衰量を確保している。
また図１９にはこの回路の雑音指数を示す。ゲインと減衰量を確保しつつ、雑音指数は３．５ｄＢ程度でありこの回路で構成された高周波部品を用いることにより、消費電力を抑えつつ高品質な通信をすることが可能である。
【産業上の利用可能性】
【００５８】
本発明によれば、通過帯域外での高減衰量を得ながら、ＮＦが小さく、低消費電力の高周波回路を得ることができる。さらに高周波回路を積層型の高周波部品として構成することで小型化するとともに、その構成に起因する電気的特性の劣化を抑制できるようにすることできる。更に、前記高周波回路や前記高周波部品を用いて、電気的特性に優れ、低消費電力化が可能であり、小型の通信機器を提供することが出来る。
【符号の説明】
【００５９】
１ 高周波回路
１０ 低雑音増幅器
４０ 高周波スイッチ回路
５０ａ 第１の帯域通過フィルタ
５０ｂ 第２の帯域通過フィルタ
６０ バラン
９０ フィルタ回路
１００ 多層セラミック基板
【特許請求の範囲】
【請求項１】
増幅器と、前記増幅器の入力段に接続された第１の帯域通過フィルタと、前記増幅器の出力段に接続された第２の帯域通過フィルタとを備え、
前記第１の帯域通過フィルタと前記第２の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタであることを特徴とする高周波回路。
【請求項２】
前記容量性の帯域通過フィルタは第１ポートと第２ポートを有し、前記第１ポート側の第１共振器と、前記第２ポート側の第３共振器と、それらの段間に配置された第２共振器とで、インターデジタル結合の共振器電極を有する３段の共振器で構成され、
前記誘導性の帯域通過フィルタは第１ポートと第２ポートを有し、第１ポート側の第１共振器と、第２ポート側の第３共振器と、それらの段間に配置された第３共振器とで３段の共振器で構成され、前記第４共振器と前記第５共振器の共振器電極はインターデジタル結合し、前記第２共振器と前記第３共振器の共振器電極はコムライン結合することを特徴とする請求項１に記載の高周波回路。
【請求項３】
請求項１又は２に記載の高周波回路を基板に構成したことを特徴とする高周波部品。
【請求項４】
前記基板が多層セラミック基板であって、その内部の異なる層に形成された複数のグランド電極と、前記グランド電極に挟まれた領域に、前記第１の帯域通過フィルタ及び前記第２の帯域通過フィルタを構成する共振器電極とコンデンサ電極のための電極パターンが配置され、第１の帯域通過フィルタを構成する第１電極パターンと第２の帯域通過フィルタを構成する第２電極パターンとは積層方向に重なり合わず、かつ前記グランド電極の間を繋ぐ複数のビアホール群を介して異なる平面領域に形成されたことを特徴とする請求項３に記載の高周波部品。
【請求項５】
請求項１又は２に記載の高周波回路を用いたことを特徴とする通信装置。
【請求項６】
請求項３又は４に記載の高周波部品を用いたことを特徴とする通信装置。
【請求項１】
増幅器と、前記増幅器の入力段に接続された第１の帯域通過フィルタと、前記増幅器の出力段に接続された第２の帯域通過フィルタとを備え、
前記第１の帯域通過フィルタと前記第２の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する誘導性の帯域通過フィルタであることを特徴とする高周波回路。
【請求項２】
前記容量性の帯域通過フィルタは第１ポートと第２ポートを有し、前記第１ポート側の第１共振器と、前記第２ポート側の第３共振器と、それらの段間に配置された第２共振器とで、インターデジタル結合の共振器電極を有する３段の共振器で構成され、
前記誘導性の帯域通過フィルタは第１ポートと第２ポートを有し、第１ポート側の第１共振器と、第２ポート側の第３共振器と、それらの段間に配置された第３共振器とで３段の共振器で構成され、前記第４共振器と前記第５共振器の共振器電極はインターデジタル結合し、前記第２共振器と前記第３共振器の共振器電極はコムライン結合することを特徴とする請求項１に記載の高周波回路。
【請求項３】
請求項１又は２に記載の高周波回路を基板に構成したことを特徴とする高周波部品。
【請求項４】
前記基板が多層セラミック基板であって、その内部の異なる層に形成された複数のグランド電極と、前記グランド電極に挟まれた領域に、前記第１の帯域通過フィルタ及び前記第２の帯域通過フィルタを構成する共振器電極とコンデンサ電極のための電極パターンが配置され、第１の帯域通過フィルタを構成する第１電極パターンと第２の帯域通過フィルタを構成する第２電極パターンとは積層方向に重なり合わず、かつ前記グランド電極の間を繋ぐ複数のビアホール群を介して異なる平面領域に形成されたことを特徴とする請求項３に記載の高周波部品。
【請求項５】
請求項１又は２に記載の高周波回路を用いたことを特徴とする通信装置。
【請求項６】
請求項３又は４に記載の高周波部品を用いたことを特徴とする通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−２０５２０７（Ｐ２０１２−２０５２０７Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６９９０３（Ｐ２０１１−６９９０３）
【出願日】平成２３年３月２８日（２０１１．３．２８）
【出願人】（０００００５０８３）日立金属株式会社 (2,051)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２８日（２０１１．３．２８）
【出願人】（０００００５０８３）日立金属株式会社 (2,051)
【Ｆターム（参考）】
[ Back to top ]