高速の位相周波数検出装置
本発明は、ランダムデータ用のタイミング情報を回復する回復回路用の検出装置およびチャージポンプ回路に関する。検出装置は、基準信号の直交成分を、入力信号に基づいてサンプリングし、第1のバイナリ信号を生成するための、第1のラッチ手段と、基準信号の同相成分を、入力信号に基づいてサンプリングし、第2のバイナリ信号を生成するための、第2のラッチ手段と、第1のバイナリ信号を、第2のバイナリ信号に基づいてサンプリングし、周波数誤差信号を生成するための、第3のラッチ手段と、を備える。よって、簡潔で速い検出回路が、デジタル実施に基づいて達成される。さらに、チャージポンプ回路は、差動入力回路と、差動入力回路のテール電流を、周波数検出装置の周波数ロック状態に応じて制御するための制御手段とを備える。これは、チャージポンプ回路の挙動が、検出装置によって生成される余分なリップルを低減できる、という利点を提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力信号と基準信号の間の周波数誤差を検出するための検出装置と、そのような周波数検出装置で使用するためのチャージポンプ回路とに関する。さらに、本発明は、周波数誤差検出方法およびチャージポンプ制御方法、ならびに検出装置とチャージポンプ回路とを備える、ランダムデータからタイミング情報を回復するための回復回路に関する。
【背景技術】
【0002】
近年、通信用の高速電子部品の分野において、多大な研究努力がなされている。光ファイバのブロードバンド性能の利点を最大限に利用するために、高速の電子構成要素、特に集積化解決策が、費用を節減し信頼性を向上させるために必要とされている。一般に、長距離を伴う場合、信号転送におけるファイバ不良によりデータが歪められるため、データの再生成が必須となる。良く知られているファイバ不良、ファイバ散乱は、パルス幅歪みに変化する。適度なビット誤り率(BER:Bit Error Rate)でのデータ回復を保証するために、信号は、通常、特定の距離の後(例えば、SONETでは約500kmごと、10Gbitのイーサネット(登録商標)では、約10〜40kmごと)に再生成され、信号対雑音比(SNR:Signal-to-noise ratio)の劣化を防止する。再生成は、通常、光トランシーバにおいて行なわれる。
【0003】
図1は、光トランシーバの構造の概略ブロック図を示している。受信および送信ブロックは、いくつかのアナログおよびデジタル集積回路で構成されている。レシーバ側では、光信号が電気信号に変換され、データ信号が再生成され、最後に、シリアル−パラレルコンバータが、リタイムされた(retimed)シリアル信号をより低いレートに多重分離(demultiplex)し、このレートで、この信号をCMOS(Complementary Metal Oxide Semiconductor)回路などのデジタル回路によって処理することができる。トランスミッタ側では、NRZ(Non Return to Zero)データストリームをリタイミングするための低ジッタ(jitter)のクロックをPLL(Phase Locked Loop)回路が生成する、パラレル−シリアルコンバータが、パラレルデータを高レートのシリアルデータに多重化し、最終的に、シリアルデータ信号を光パルスに変換し返すことができる。ここでは概略的に、用語“ジッタ”は、何らかの種類のランダムおよび/または望まれない位相変動を表すために用いられる。
【0004】
光ファイバを介して送信されるデータは、NRZフォーマットで符号化されており、このことは、信号が、それぞれの正または負のビット値の後にゼロレベルまで戻らないため、クロック信号の情報をストリームから直接抽出できないことを意味する。遷移のない長いデータシーケンスが発生すると、レシーバ側での同期が非常に困難となる。これは、ビットレートの整数倍である周波数においてスペクトルがヌルを有する、NRZデータの特性による。このため、ビットストリームからクロックスペクトル成分を回復するための非線形回路が必要である。
【0005】
図1によると、送信側は、データプロセッサ10からデータを受信し、PLL回路22を用いたマルチプレキサ20において、シリアルデータストリームを生成する。データストリームは、レーザドライバ30に供給され、レーザドライバ30は、レーザデバイス40を駆動し、光信号を光ファイバに結合する。光レシーバの機能は、入力される光NRZ信号の検出、および送信データの再生成すなわち回復である。光検出器50と、後続のトランスインピーダンス増幅器(transimpedance amplifier)60との組み合わせは、“フロントエンド”部分として知られている。光検出器50は、PINフォトダイオードまたはアバランシェ光検出器としてもよく、これらは、光ファイバを介して受信された光信号を、電気信号に変換する。光検出器50によって生成されたローレベル信号は、トランスインピーダンス増幅器60によって増幅され、この増幅器は、自動利得制御を有する制限増幅器70が後に続く、低雑音の前置増幅器であってもよい。クロック抽出およびデータ再生成回路(DCRまたはCDR)80は、ランダムデータからタイミング情報を回復し、適切な時点またはタイミングでデータストリームをサンプリングする。最後に、シリアル−パラレルコンバータすなわちデマルチプレキサ90が、リタイムされたシリアルデータを、より低いレートに多重分離し、ここでシリアルデータは、データプロセッサ10のデジタル回路によって処理できるようになる。デマルチプレキサ90において、同期を目的としたフレーム整列ユニット92を配置してもよい。ランダムデータのリタイミングおよび多重分離などの同期動作を行なうためには、高速レシーバが、クロックを生成しなければならない。これを達成するために、クロック回復回路が、データを検知し、周期的なクロックを生成する。データは、回復されたクロックによりDフリップフロップすなわちDラッチでリタイムすることができ、すなわち、雑音のあるデータをサンプリングし、ジッタの少ない出力を生成する。このようなフリップフロップすなわちラッチ回路は、時には、決定回路と呼ばれる。回復されたクロックは、データレートと等しい周波数を有することが好ましく、これにより、例えば、10Gb/sのデータレートが、100psの期間を有する10GHzのクロック周波数に変化する。さらに、回復されたクロックは、クロックによってビットの最適なサンプリングを可能とする、データに対する特定の位相関係を持つ必要がある。クロックの立ち上がりエッジが、各ビットの中心点と一致する場合、サンプリングは、前および後のデータ遷移から最も遠くで発生し、ジッタおよび他のタイミング不確定性に対する最大のマージンを提供する。最終的に、回復されたクロックは、小さなジッタを示すはずであり、それは、回復されたクロックが、リタイムされたデータジッタの主原因だからである。クロック波形を生成するために、電圧制御発振器(VCO:Voltage Controlled Oscillator)が採用され、これは、例えば位相検出器として動作するフリップフロップすなわちラッチ回路を用いて入力データに位相ロックされる。ローパスフィルタが、発振器制御ライン上のリップルを抑制する。また、データをリタイムするために、他のフリップフロップすなわちラッチ回路を加えてもよく、これはVCO出力によってクロックされる。よって、回復されたクロックは、位相検出器の入力およびリタイマ(retimer)のクロック入力を駆動する。
【0006】
図24は、図1のCDR回路の従来の実施の概略ブロック図を示している。図24によると、入力データDinが、クロック信号として、位相検出器として動作する第1のDフリップフロップすなわちラッチ回路802と、リタイマ回路として動作し、回復された出力データDoutを生成する第2のDフリップフロップすなわちラッチ回路808とに供給される。第1のDフリップフロップ802の出力は、ローパスフィルタ804を介して、VCO806に供給され、VCO806は、回復されたクロック信号CKoutを生成する。回復されたクロックCKoutは、入力信号として、第1のフリップフロップ回路802に供給され、クロック信号として、第2のフリップフロップ回路808に供給される。この既知のCDR回路は、次のように動作する。オンとなると、第1のフリップフロップ回路802は、エッジ検出された入力データDinを、VCO806の出力クロックで乗算し、VCO周波数を入力ビットレートに向けて駆動するビート(beat)を生成する。VCO周波数とデータレートの初期の差が、十分に小さいと、ループがロックし、入力データDinと回復された出力クロックCKoutの間に、良く定義された位相関係を確立する。実際に、位相検出器としての第1のフリップフロップ回路802によって提供されるこのようなバンバン(bang-bang)特性により、データエッジは、クロックのゼロ交差点の周りで安定する。わずかな位相誤差でも、第1のフリップフロップ回路802は、大きな出力を生成し、ループをロッキング状態に向けて駆動する。
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、図24の既知のCDR回路は、いくつかの欠点を有する。第1に、第1のフリップフロップ回路802は、2以上のランレングスに対して完全なデジタル出力を生成することがあり、これにより、VCO806の制御電圧に大きなリップルを生じ、出力にジッタを生じさせる。第2に、第1のフリップフロップ回路802は、データによってクロックをサンプリングし、これに対して第2のフリップフロップ回路808は、クロックによってデータをサンプリングするため、データのリタイミングは、高速において著しい位相オフセットを示す。典型的には、フリップフロップは、D入力から出力へ、およびクロック入力から出力への等しくない遅延を表す。従って、例えば、CK−Q遅延が、D−Q遅延よりもΔTだけ長い場合、第1のフリップフロップ802はロックし、これにより、データが、ΔTによってクロックを導き、データが第1のフリップフロップ回路802の内在的な遅延を受けた後に、ゼロ交差に近いクロックをサンプリングする。
【0008】
VCO806の出力は、第2のフリップフロップ回路808を通じて伝播するため、より大きな遅延を受け、いくつかの信号期間の重ね合わせによって生成される目の中心から遠くで、データをサンプリングする。換言すれば、CK−KおよびD−Q遅延の間の差がΔTに等しい場合、リタイミングは、2ΔTのスキュー(skew)すなわち遅延を受ける。第3に、図24の簡素なCDR構造が、フリップフロップ回路802,808の両方を通じたVCO出力への、データのフィードスルーに関係する。出力位相は、各データ伝送の到着の際に分散され、VCO806に、大きな逆の隔離を提供するバッファステージが続くことが必要となる。
【0009】
一般に、NRZデータ用のCDRは、開ループおよび閉ループ回路に分けることができる。クロック回復回路は、マルチギガビット/秒の集積化光ファイバレシーバの、取得可能なデータレートを制限する。これは、断然、トランシーバの最も複雑な構成要素であり、設計が最も困難である。
【0010】
図25は、2つの個別ループと、ランダム入力データDinにおける自律的な周波数ロッキングとを有する従来のCDR回路の概略ブロック図を示している。2つのループの存在は、ループを様々なやり方でサイズ決定すること、およびCDRの2つの反対の要件、すなわち速い周波数の獲得と、ロック状態での低ジッタとを分離する(decoupling)ことで仕様を達成すること、の可能性を提供する。周波数ループ(FL)は、速い周波数の獲得用にサイズ決定され、一方で位相ループ(PL)は、可能な最も低いジッタピーキングのためにサイズ決定される。データ遷移が存在する場合、周波数検出器811は、正しい周波数を取得し、ゼロDC信号を、コアース信号(coarse signal)VCOとして、VCO817のコアース入力に与え、これは、回復クロック信号CKoutを生成し、これは、周波数検出器817および位相ループの位相検出器822にもフィードバックされる。位相誤差信号は、ファイン信号(fine signal)Vfiとして、同様のチャージポンプおよびローパスフィルタ回路823,825を介して、VCO817のファイン入力に供給される。ランダム入力データDinは、周波数検出器811および位相検出器822に、リミッタ回路819を介して供給され、リミッタ回路819は、ランダム入力データの振幅への制限動作を提供する。位相検出器822は、バンバン(bang-bang)位相検出器であってもよい。
【0011】
コアース−ファインループの概念では、ファインループは位相向けであり、他方のコアースループは周波数向けである。周波数差が大きい場合、位相ループは、その利得が非常に小さいので、オープンとみなすことができる。周波数ループ利得は、ジッタの増加なしにプルイン範囲を大きくできるように、ジッタから独立して増加させることができる。しかしながら、2つのループが常にアクティブであることから、問題が生じる。これにより、周波数検出器811は、周波数ロック状態が到達された後に、余分なジッタを加えることがある。
【0012】
ランダムな高速NRZデータ用の位相検出器および周波数検出器は、データのランダム遷移において動作するという困難なタスクを有する。遷移の間に、位相および周波数の検出は、遷移が欠落している場合にVCOがロック状態から引き離されないように、位相および周波数情報を維持する必要がある。周波数検出器のデジタル装置用の既知の解決策では、ローパスフィルタを用いて、ロック状態においてほぼゼロのDC入力を得ることができるが、周波数検出器のバンバン性質が、VCOにより生成されるジッタを増大させ、これらを、低ジッタシステム用としては非現実的なものにする。
【0013】
従って、本発明の目的は、高周波数で動作する低ジッタシステムで用いることができる、改善された検出回路を提供することである。
【課題を解決するための手段】
【0014】
この目的は、請求項1に記載の検出装置、請求項9に記載のチャージポンプ回路、請求項14に記載の検出方法、および請求項15に記載の制御方法によって達成される。
【0015】
従って、特許請求されるラッチ手段の組み合わせは、入力信号と基準信号の位相差を、正または負のバイナリ信号に変換する。信号が正の場合、基準信号、例えばクロック信号は、その位相を増加させ、負の信号に対しては、基準信号は、その位相を減少させる。2つのバイナリ直交信号は、第3のラッチ手段において、周波数誤差信号を生成するために使用される。ひとたび周波数ロック状態が得られると、周波数検出器の出力は、後続のVCOが周波数情報を維持するように、出力においてゼロDC信号を供給する。この簡潔さのために、この原理を、光通信システムなどの、高速クロックおよびデータ回復システムで使用することができる。
【0016】
さらに、提案される差動チャージポンプ装置は、電源ラインおよび基板からのコモンモード雑音への感度が低いという利点を提供する。チャージポンプのテール電流を制御する原理は、検出装置からの周波数誤差を処理する必要がある場合においてのみ、チャージポンプがアクティブとなるという利点を提供する。よって、チャージポンプ回路は、ロック状態で完全にスイッチオフされ、これは、回復システムにおけるジッタの減少をもたらす。
【0017】
さらに、第1のバイナリ信号が供給されるチャージポンプ回路の動作を、第2のバイナリ信号から得られる制御信号に応じて選択的に抑制するための制御手段を、検出装置に設けてもよい。
【0018】
検出装置の第1および第2のラッチ手段は、それぞれ、ダブルエッジトリガ型のフリップフロップ装置を備えてもよい。例として、ダブルエッジトリガ型のフリップフロップ回路は、入力信号を受信し、基準信号の各成分の直接バージョンおよび反転バージョンによってそれぞれ制御される、第1および第2のDラッチ回路と、各成分の反転バージョンによって制御されるマルチプレキサ回路と、を備えてもよい。このダブルエッジ型の検出装置は、よって、ランダム入力データ信号の両方の遷移においてクロックされ、ここで、同相成分および直交位相成分は、2つのフルスピードクロック信号である。マルチプレキサ回路の出力は、よって、入力信号の遷移によってのみ、更新することができる。次のデータ遷移が到着する前に、マルチプレキサ回路の出力が、その前の値に維持される。第3のラッチ手段は、第1のバイナリ信号を受信し、第2のバイナリ信号によって制御される、Dラッチ回路を備えてもよい。このような装置を用いて、同相ベクトルの正から負への遷移を監視することができ、周波数誤差信号を、直交ベクトルから生成することができる。
【0019】
第1および第2のバイナリ信号は、少なくとも1つの各増幅器およびレベルシフタ回路を介して、チャージポンプ回路に供給されてもよい。特に、増幅回路は、それぞれ、フィードバック増幅器とフィードフォワード増幅器の組み合わせを備えてもよい。これにより、信号品質を向上することができ、信号スイングおよび/またはコモンモードレベルを、次の回路ステージ、例えばチャージポンプ回路の要求に合うよう適合することができる。フィードバック増幅器とフィードフォワード増幅器の組み合わせは、利得効果を重ね合わせる利点を提供し、一方で、出力インピーダンスを減らすことができ、利得を、フィードバック増幅器のフィードバック比率によって、うまく制御することができる。
【0020】
チャージポンプ回路は、第1および第2の差動分岐にそれぞれ設けられ、一方の差動分岐の変調電流を、それぞれの他方の差動分岐にコピーするように構成されている、第1および第2の電流ミラー回路を備えてもよい。これにより、電流と変調が、それぞれの他方の分岐にコピーされ、チャージポンプ回路のフィルタに供給される出力電流を2倍にすることにより、2重の出力変化を、各分岐に対して達成することができる。
【0021】
さらに、チャージポンプ回路の出力におけるコモンモード電圧を、基準電圧と比較し、第1および第2の電流源を、比較結果に基づいて制御するための、コモンモード除去手段を設けてもよい。これは、チャージポンプ回路の出力におけるコモンモードレベルが、温度および供給の変化にかかわらず一定となり、回復ループにおけるVCOの振動周波数の安定性の向上を達成することができる、という利点を提供する。
【0022】
チャージポンプ回路の制御手段は、周波数ロック状態を示す制御信号に応じて、テール電流をスイッチングするためのスイッチング手段を備えてもよい。これにより、テール電流は、完全にシャットダウンすることができ、その結果、例えば、それぞれの検出装置を有するチャージポンプ回路が用いられるコアースループからのジッタ寄与がなくなる。
【発明を実施するための最良の形態】
【0023】
本発明を、これより、好適な実施形態に基づき、添付の図面を参照して、より詳細に説明する。
【0024】
好適な実施形態を、これより、4相関回路(quadricorrelator circuit)に基づくフルレートの位相周波数検出器を基として説明する。
【0025】
4相関回路に基づく周波数弁別器が、例えば、H.ランシン(Ransijn)およびP.オコナー(O’Connor)、“PLLベースの2.5Gb/s GaAsクロックおよびデータ再生成器IC(A PLL-based 2.5-Gb/s GaAs clock and data regenerator IC)”、固体素子回路に関するIEEEジャーナル(IEEE J. Solid-State Circuits)vol.26(10)、1345〜1353頁、1991年10月、およびR.R.コーデルら、“50MHz位相および周波数ロックループ(A 50 MHz phase and frequency-locked loop)”、固体素子回路に関するIEEEジャーナル(IEEE J. Solid-State Circuits)vol.14(6)、1345〜1353頁、1991年10月、ならびにB.ラザビ(Razavi)およびJ.ソン(Sung)、“2.5Gb/s 15mW BiCMOSクロック回復回路(A 2,5 Gb/s 15-mW BiCMOS Clock Recovery Circuit)”、VLSI回路に関するシンポジウム技術論文ダイジェスト(Symposium on VLSI Circ. Dig. Of Tech. Papers)、83〜85頁、1995年、に記載されている。さらに、サンプルおよびホールド回路に基づく4相関器の概念のアナログ実施が、A.ポットバッカー(Pottbacker)ら、“クロック抽出のための8Gb/s Siバイポーラ位相および周波数検出器IC(A 8Gb/s Si bipolar phase and frequency detector IC for clock extraction)”、ISSCC技術論文ダイジェスト(ISSCC Dig. Tech. Papers)、162〜163頁、サンフランシスコ、カリフォルニア、1992年2月、に記載されている。
【0026】
本発明の好適な実施形態によると、4相関器概念のデジタル実施に基づくデジタル検出装置が提供される。
【0027】
図2は、好適な実施形態が基とする、4相関器のデジタル実施の概略回路図を示している。このデジタル実施は、2つのDラッチおよび1つのマルチプレキサから成る3つのラッチマルチプレキサ(latch-multiplexer)構成を備える。各ラッチマルチプレキサ構成は、機能的に、ダブルエッジ型のフリップフロップ回路に対応しており、このようなフリップフロップ回路で置き換えることができる。このダブルエッジ型のフリップフロップ回路は、入力データ信号DATAの両方の遷移においてクロックされる。2つのフルスピードクロック信号CKIおよびCKQは、互いに直交しており、よって、同相のクロック成分CKIおよび直交するクロック成分CKQとみなすことができる。用語“フルスピード”は、クロック信号の1期間が、入力データ信号のビット長Tbに一致することを示す。
【0028】
ダブルエッジ型のフリップフロップ機能は、クロック成分CKIおよびCKQの両方を、入力データ信号の遷移においてサンプリングするよう作用し、2つの直交信号PT_QおよびPT_Iを供給する。マルチプレキサMUXの出力は、よって、入力データ信号DATAの遷移においてのみ更新される。次のデータ遷移が到着する前に、マルチプレキサMUXの出力は、その前の値に維持される。入力データ信号DATAとクロック成分CKQおよびCKIとの位相差は、それぞれ、正または負の量子化すなわちバイナリ信号に変換される。この信号が正であれば、クロックはその位相を増加させ、この信号が負であれば、クロックはその位相を減少させる。
【0029】
以下では、簡略化のために、2つの直交出力PD_QおよびPD_Iを、それぞれQおよびIとして示す。第3のラッチマルチプレキサ構成は、第3のダブルエッジ型のフリップフロップ回路として機能し、この回路は、出力信号すなわちベクトルQを、出力信号すなわちベクトルIの遷移においてサンプリングする。よって、周波数誤差は、第3のラッチマルチプレキサ構成の出力において得ることができる。この周波数誤差も、量子化すなわちバイナリの形で得られる。従って、位相ロックの状況では、出力周波数誤差信号が、入力データ信号のビット期間Tbおよび50%衝撃計数に対応する期間において、正および負の値の間でリップルする。
【0030】
DラッチL5およびL6を備える第3のラッチマルチプレキサ構成においては、符号の反転が、上側のDラッチL5の出力において導入され、これは、Iベクトルの正の値において、Qベクトルの反転をもたらすことに留意すべきである。この反転は、アナログ4相関器の微分器機能を実施するために必要であり、この機能は、立ち上がりエッジにおいて正の値を、立ち下がりエッジにおいて負の値を提供する。
【0031】
ベクトルIおよびQの平衡すなわち均衡位置は、図6に示すように、ベクトル図において回転車輪の譬えで表すことができる。図6によると、ベクトルIは、正、安定であり、“+1”に等しく、一方でベクトルQは、回路のバンバン特性(bang-bang characteristic)により、周期的に正から負の四分円にバウンドする。この周波数誤差の生成は、回転車輪の譬えを用いて、以下のように説明できる。クロックが遅すぎる場合、2つの直交ベクトルIおよびQのペアは、周波数差Δωに等しい角周波数で反時計回りに回転し、ベクトルIの導関数(derivative)が、ベクトルQの前で下がり、誤差信号を生成する。他方で、クロックが速すぎると、2つの直交ベクトルIおよびQのペアが、周波数差Δωに等しい角周波数で時計回りに回転し、ベクトルIの導関数が、180°の位相差でベクトルQの前で下がり、誤差信号を生成する。
【0032】
図3は、第1の好適な実施形態に係るチャージポンプ回路を有する検出装置の概略ブロック図を示している。この検出装置は、バンバン原理に基づいており、互いに直交する2つのクロック成分CKQおよびCKIによりフルレートで動作する。入力データ信号DATAにおけるランダム遷移を用いて、クロックがサンプリングされ、位相誤差信号を生成する。2つの直交位相誤差信号PD_IおよびPD_Qが、同時に生成される。2つの直交位相誤差信号PD_QおよびPD_Iは、従って、周波数誤差信号FDを生成するために使用される。ひとたび周波数ロック状態が得られると、周波数検出器は、後続のVCOが周波数情報を維持するように、出力においてゼロDC電圧を供給する。この簡潔さのために、この原理を、例えば光通信システムなどでの、高速クロックおよびデータ回復で使用することができる。
【0033】
特に、図3の検出装置は、2つのバンバン位相検出器を備え、これらの出力信号は、互いに直交関係にあり、それぞれPD_QおよびPD_Iと呼ばれる。
【0034】
自律的なロッキングの場合、周波数情報は、入力データ信号DATAの遷移から回復する必要がある。この場合、トライステート(tri-state)出力を有するフルレート周波数検出器、またはトライステート出力を有するハーフレート周波数検出器を、用いることができる。両方の場合で、バンバン位相検出器出力として余分な出力が得られる。図3は、フルレート周波数検出器を示しており、この検出器は、フルスピード、すなわちfclk=1/Tbitの、2つの直交クロック入力信号CKQおよびCKIを有し、フルスピードとは、クロック周波数fclkが、入力データ信号DATAの最大ビットレートに対応することを意味する。
【0035】
図3の位相周波数検出装置の動作を理解するために、ダブルエッジトリガ型のフリップフロップ機能を有するラッチマルチプレキサの組み合わせを、より詳細に説明する。ラッチ回路L1〜L4は、各クロック信号を、入力データ信号DATAによって、入力データ信号DATAの立ち上がりおよび立ち下がりエッジの両方においてサンプリングする。上側のラッチ回路L1,L3は、入力データ信号DATAがハイである際、各クロック入力に対して透明である。下側のラッチ回路L2,L4は、入力データ信号DATAがローである際、各クロック入力に対して透明である。このダブルエッジ型のラッチマルチプレキサ構成の動作速度は高く、これは、2つの上側および下側のラッチすなわちサンプリング回路が、インターリーブ動作するためである。上側のラッチ回路が、クロック信号をサンプリングすると、下側のラッチ回路がその出力を供給し、下側のラッチ回路がクロック信号をサンプリングすると、上側のラッチ回路がその出力を供給する。マルチプレキサMUXの出力は、データ遷移においてのみ更新され、一方でデータ遷移の間、出力値は一定に保たれる。結果として、ダブルエッジトリガ型のラッチマルチプレキサ構成は、クロック信号のサンプルバージョンを提供する。データ遷移において、ラッチマルチプレキサ構成の出力は、クロック遷移に従う。従って、ダブルエッジトリガされるラッチマルチプレキサ構成は、位相検出器として使用することができ、この検出器では、入力データ信号DATAとクロック成分CKQおよびCKIの位相差が、各量子化すなわちバイナリ信号に変換される。
【0036】
図4Aおよび図4Bは、ダブルエッジ型のラッチマルチプレキサ構成に関る波形を示しており、図4Aは、クロック信号が早い、すなわち入力データ信号を進める場合に関し、図4Bは、クロック信号が遅い、すなわち入力データ信号に続く場合に関する。ラッチマルチプレキサ構成の各出力電圧V_OUTが、正である場合、各クロック信号は早く、位相を下げる必要がある。各出力電圧V_OUTが負である場合、クロック信号は遅く、位相を上げる必要がある。図4Aおよび図4Bから分かるように、ラッチマルチプレキサ構成のそれぞれは、バンバン特性を有しており、すなわち、出力電圧V_OUTが、各クロック信号が早いか遅いかに応じて、正または負のいずれかである。
【0037】
周波数情報が、入力データ信号DATAの遷移から要求されるため、より多くのフルレートのクロック位相が必要であり、2つのダブルエッジ型のラッチマルチプレキサ構成を用いて、2つの直交位相誤差信号PD_QおよびPD_Iを生成する。
【0038】
図5は、直交する2つのクロック信号すなわちクロック成分CKIおよびCKQに基づいて、2つの直交信号ViおよびVqを生成するための、このようなダブルエッジ型のラッチマルチプレキサ構成を示しており、これらは、入力データ信号DATAによってサンプリングされる。これら2つの直交位相誤差信号ViおよびVqから、周波数誤差信号を以下のように抽出できる。
【0039】
データ遷移は、2つのフルスピードの直交クロック成分CKIおよびCKQをサンプリングする。図3において、位相検出出力PD_QおよびPD_Iは、2つの位相検出器の出力に対応し、かつ互いに直交しており、これは、これらが90°の位相差を有することを意味する。以下では再び、2つの直交位相出力PD_QおよびPD_Iを、それぞれQおよびI出力として示す。
【0040】
既に説明したように、図6は、対応するベクトルIおよびQの平衡位置を、回転車輪の譬えで示している。ロック位相状態では、ベクトルIは、正、安定であり、“+1”に等しく、一方でベクトルQは、周期的に正から負の四分円にバウンドする。ベクトルIの正から負への遷移を監視することにより、周波数誤差を、以下のアルゴリズムに基づいて得ることができる。
1.ベクトルIが、ベクトル図において負から正の四分円に変化することを意味する、負から正への遷移を有する場合、周波数は、周波数検出器の出力においてゼロ信号を生成することによって、維持されなければならない。
2.ベクトルIが、負の四分円から正の四分円に変化することを意味する、負から正への遷移を、負のベクトルQに対して有する場合、周波数は、ゼロ信号を生成することによって、周波数検出器の出力において維持されなければならない。
3.ベクトルIが、正から負への遷移を有し、ベクトルQが正である場合、周波数を、周波数誤差信号FD=+1を生成することにより上げる必要がある。
4.ベクトルIが、正から負への遷移を有し、ベクトルQが負である場合、周波数を、周波数誤差信号FD=−1を生成することにより下げる必要がある。
【0041】
図7は、上の4つのケースを示す異なるベクトル図に基づく、このアルゴリズムの視覚化を示している。動作において、4つの可能なケースのそれぞれが、図6に示されている平衡位置にまとまる。以下の表では、4つのケースすなわち状況が示されており、これらを使用して、周波数検出器のロジックを構築することができる。
【表1】
【0042】
図3に示されるように、ベクトルIを用いて、ベクトルQをサンプリングするラッチ回路L5(位相検出出力PD_Qに対応)がクロックされる。さらに、図3に示されるように、他の位相検出出力PD_Iおよびその逆出力が、符号反転(SI:sign-inverted)され、チャージポンプ回路82を制御する差動トライステート制御回路TSの各トランジスタM1およびM2に供給される。ベクトルI(位相検出出力PD_I)の値に基づいて、差動制御回路のテール電流Ibiasが、他の差動ペアM3,M4のソースを流れるか、または所定の電流I_3Stateに、ダンプすなわち強制することができる。ベクトルQおよびIは、量子化位相誤差に対応し、ベクトルIは、ラッチ回路L5によりベクトルQをサンプリングするために用いられる。ベクトルIが正である場合、ラッチ回路L5は、ベクトルQに対して透明であるが、トライステート制御回路TSは、ラッチL5の出力信号FDに対して透明でない。これは、ベクトルIが正である場合、周波数誤差が生成されないことを意味する。ベクトルIが正から負の値へと変化した場合のみ、トライステート制御回路TSは、ラッチ回路L5の出力に対して透明となり始め、この瞬間に、ラッチ回路L5は、最後のサンプル値、すなわち、ベクトルQの最新の値をラッチする。平衡において、ベクトルIが正かつ“+1”である場合、他の差動ペアM3,M4は、もはやアクティブではなく、周波数検出器VFDの差動出力は、ゼロである。トランジスタM2からのダンプ電流I_3Stateを用いて、チャージポンプ回路82をスイッチオフすることができる。
【0043】
この実施の利点は、大きな周波数誤差によるプルインの可能性が、その簡潔さおよび周波数誤差の検出能力により改善された周波数検出装置をもたらすことにある。しかしながら、位相検出装置が、位相誤差の量子化バージョンを生成することにより、余分なリップルが、VCOのファイン入力において、位相ロック状態で生成される。それでもなお、この余分なリップルは、適度に小さくすることができる。その量は、時間単位ごとのデータ遷移の量に依存する。より多くのデータ遷移は、周波数検出器が、より多くの情報を有しすることを意味し、よって、VCO周波数は、ロック周波数から大きくずれることがない。しかしながら、トライステートチャージポンプ回路の使用は、後述するように、この余分なリップルを低減することができる。
【0044】
以下、ラッチ回路L1〜L5およびマルチプレキサ回路MUXの実践的な実施形態を、より詳細に説明する。
【0045】
図8は、ラッチ回路L1〜L5として使用可能なソース結合ロジック(SCL:Source Coupled Logic)におけるDラッチ回路の概略回路図を示している。このDラッチ回路は、CMOS(Complementary Metal Oxide Semiconductor)カレントモードロジック(CML:Current Mode Logic)に基づいており、これは、バイポーラエミッタ結合論理(ECL:Emitter Coupled Logic)のCMOS実施である。ECLと同様に、この技術によって、信号のスイングを小さくすることができる。バイアス電流Ibiasは、クロック信号CLKの極性に依存して、CMOSトランジスタM5,M6またはM3,M4のソースを流れる。さらに、データ信号Dの極性は、データ信号Dが負の場合に、出力Qへの電流経路を選択し、データ信号Dが正の場合に、出力/Qへの電流経路を選択する。これにより、ラッチ回路L1〜L5の機能を、得ることができる。
【0046】
図9は、SCLにおけるマルチプレキサ回路MUXの実施例を示している。図8と同様に、バイアス電流Ibiasは、選択信号Sの極性に依存して、CMOSトランジスタM5,M6またはM3,M4のソースを流れる。極性は、信号Ch1,Ch2のものであり、電流の経路を選択する。選択信号Sが正である場合、バイアス電流は、CMOSトランジスタM3およびM4のソースを流れる。選択信号Sが正であり、チャンネル信号Ch1が正である場合、出力Qは正であり、バイアス電流は、抵抗器R1およびトランジスタM3を流れる。選択信号Sが正であり、チャンネル信号Ch1が負である場合、出力Qは負であり、バイアス電流は、他の抵抗器R0およびトランジスタM4を流れる。よって、選択信号Sが正である場合、マルチプレキサ回路は、チャンネル信号Ch1に対して透明であり、これは、マルチプレキサの出力が、チャンネル信号Ch1に等しいことを意味する。同様に、選択信号Sが負である場合、バイアス電流は、トランジスタM5およびM6のソースを流れる。よって、マルチプレキサ回路は、第2のチャンネル信号Ch2に対して透明であり、これは、マルチプレキサ回路の出力が、チャンネル信号Ch2と等しいことを意味する。
【0047】
以下では、平衡状態におけるリップルの減少という利点を提供する、トライステートチャージポンプ回路を、より詳細に説明する。特に、このトライステートチャージポンプ回路は、図3のチャージポンプ回路82として使用することができる。
【0048】
高速での位相または周波数比較は、位相/周波数検出装置の出力においてスプリアス信号をフィルタリングするための速いチャージポンプ回路を必要とする。クロックおよびデータ回復において、入力データ信号DATAの遷移とクロック遷移の比較は、フルスピードで行なわれ、これは、入力データ信号DATAのランダム特性により周波数分割器を用いることができないためである。
【0049】
従って、高速の位相/周波数検出器に使用できる差動チャージポンプ回路が提案される。差動チャージポンプは、電源ラインおよび基板からのコモンモード雑音に対する感度が低いという利点を有する。一般に、チャージポンプ回路は、図25に示される周波数および位相ループ内のフィルタを充電/放電する電流源である。チャージポンプ回路の入力は、速い一連のパルスとなる場合があり、よって、両方の状態の速いスイッチング、および、ループフィルタのキャパシタにおける充電の形態での位相誤差の線形表現が得られること、を保証する必要がある。この原理の最も簡素な実施は、一定の充電または放電電流をキャパシタに供給する2つのスイッチを駆動する2つのデジタル入力ラインを有する回路である。次いで、キャパシタにおける出力電圧は、各スイッチを駆動するバイナリ信号の積分に対応する。両方のスイッチが開くと、キャパシタの電圧は、同じままとなる。キャパシタの電圧を維持することは、VCOの出力において同一の周波数を維持することに等しい。
【0050】
しかしながら、上述したように、差動回路は、コモンモード雑音を強力に除去するため、供給および基板雑音に対してより良い耐性を有する。また、シングルエンドの解決法でのキャパシタの実践的な実施は、フィルタのキャパシタに平行する余分な寄生キャパシタンスを与える。差動モードにおいて、しかしながら、フィルタのキャパシタは、回路ラインおよび回路素子によって得られる寄生キャパシタンスが、差動フィルタの一部とならないようにレイアウトすることができる。
【0051】
図10は、第1の好適な実施形態に基づき提案される、差動チャージポンプ回路の概略ブロック図を示している。基本的な概念は、チャージポンプ回路に対し、周波数検出器の出力における周波数誤差信号FDが処理される必要がある場合にのみアクティブとなるようなやり方の制御を、持つことである。これは、差動チャージポンプ回路のテール電流を制御することによって実現することができる。周波数情報は、チャージポンプ回路の出力フィルタに、差動的にポンプすることが可能である。
【0052】
図10によると、差動回路の両方の分岐において電流源I0を変調するように、差動入力信号Δxを適合することができる。二重の出力変動を達成するために、各分岐に対して、DC電流および変調が、1:1のミラー比率を有する2つの各電流ミラー回路CMを介して、他方の分岐の上側の部分にコピーされる。
【0053】
このチャージポンプ回路は、従来の差動チャージポンプと比べて、二重の出力電流がフィルタFに供給され、オンオフ制御を、チャージポンプ回路のテール電流を制御することにより達成できるという利点をもたらす。
【0054】
さらに、供給ラインおよび基板からのコモンモード信号の除去は、差動実施によって改善される。コモンモードレベルが、後続のVCOの振動周波数に影響するため、チャージポンプ回路のコモンモードレベルの制御の強化が必要となる場合がある。これを達成するために、コモンモード除去回路を用いて、チャージポンプ回路の出力におけるコモンモードレベルを制御することができ、よって、出力コモンモードは、温度および供給の変化にかかわらず一定となる。
【0055】
図11は、追加のコモンモード除去回路を有するチャージポンプ回路の改善された実施例を示している。特に、出力におけるコモンモードは、出力におけるコモンモード電圧をバンドギャップ基準電圧VCMと比較する負のフィードバック回路Cにより除去される。このコモンモード除去回路Cは、比較で得られたものと同一の電流を、両方の電流源に対して加算/減算する。
【0056】
図12は、図10に示されるチャージポンプ回路のトランジスタレベルの実施を示している。入力電流I0+ΔxおよびI0−Δxは、DC電流I0と、変調パルス電流Δxとを備える。これらの入力電流は、電流ミラートランジスタM5およびM8において、それぞれクロスミラーされる。このようにして、信号Δxは、2つの直列キャパシタ2Cから成るフィルタFにおいて2倍される。信号電流2Δxが、出力フィルタFを流れ、ここでキャパシタCは、2つのキャパシタ2Cの直列接続として表される。最大の寄生を有するキャパシタ2Cのプレートは、2つのキャパシタのコモンモード入力に接続される。このようにして、寄生キャパシタンスは、フィルタの一部ではなくなる。
【0057】
図13は、コモンモード検知回路の実施を示している。チャージポンプ回路の出力、例えば図12における出力ノードOUT+およびOUT−におけるコモンモードは、図13のトランジスタM3およびM4により測定することができ、これは、三極方式(triode regime)の制御抵抗器として動作する。DC電流4I0は、トランジスタM1およびM2から成る、ソースが縮退された(source degenerated)ミラー回路に押しやられる。制御トランジスタM5およびM6は、ゲートがバンドギャップ基準電圧VCMに接続される。よって、トランジスタM2の出力におけるミラー比率は、トランジスタM1およびM2のソースに存在するMOS抵抗器の比率に依存する。MOS組み合わせの抵抗は、バンドギャップ基準電圧VCMがトランジスタのしきい値電圧よりも大きい限り、コモンモード電圧に依存する。トランジスタM2およびM3の出力におけるDC電流を減算することにより、誤差信号±ΔIのみが、検知回路の出力において送信される。誤差信号は、よって、出力でのコモンモード電圧とバンドギャップ基準電圧VCMの差の測定値である。平衡状態において、ノードすなわち端子OUT−およびOUT+での電圧の合計は、バンドギャップ基準電圧VCMの値の2倍である。
【0058】
図14は、上に説明したようなコモンモード制御を有するチャージポンプ回路のトランジスタレベルの概略回路図を示している。この回路の特性は、I0DCコモンモード電流を補正するために、信号が、コモンモード誤差信号と共にミラーされることからなる。上述のように、チャージポンプ回路は、周波数を補正するためにコアースループで使用することができる。ロック状態が到達されると、このチャージポンプ回路は、完全にシャットダウンし、その結果、図25に示されるようなコアースループからのジッタ寄与がなくなる。これは、図3の中間トライステート制御回路TSを用いて、チャージポンプ回路のテール電流を制御することにより達成される。しかしながら、トライステート制御回路TSを用いてチャージポンプ回路をスイッチするために、ダンプ電流I_3Stateとチャージポンプ回路82のテール電流との間に、インターフェイス回路が必要である。
【0059】
図15は、図3のダンプ電流I_3Stateに対応するインターフェイスを有する図14に係るチャージポンプ回路の概略回路図を示している。
【0060】
ダンプ電流I_3Stateは、周波数がロック状態である、すなわち位相検出信号PD_Iが値“+1”を有する場合に存在する、すなわちアクティブである。この場合、バイアス電流4I0は、トランジスタM3*を流れる。トランジスタM4*は、ブロックされる。よって、チャージポンプ回路のテールにコピーされる電流がなく、チャージポンプ回路はスイッチオフされている。周波数誤差が起こり、位相検出信号PD_Iが値“−1”に変わるとすぐに、ダンプ電流I_3Stateが、図3のトライステート制御回路によってゼロにスイッチされ、バイアス電流4I0が、トランジスタM4*を流れる。次いで、トランジスタM3*がブロックされる。同一のバイアス電流4I0が、チャージポンプ回路のテールにコピーされ、回路がスイッチオンされる。
【0061】
例として、バンドギャップ基準電圧VCMの値を、チャージポンプ回路の出力コモンモードに基づき、約1.25Vに設定してもよい。
【0062】
上述のように、チャージポンプ回路の出力におけるコモンモードは、出力におけるコモンモード電圧をこのバンドギャップ基準電圧VCMと比較する負のフィードバック回路によって除去される。
【0063】
図16は、第2の好適な実施形態に係るチャージポンプ回路を有する検出装置を示している。
【0064】
第2の好適な実施形態において、増幅回路84が、図3の第1の好適な実施形態に加えられ、ダブルエッジ型のラッチマルチプレキサ構成からの信号を増幅する。さらに、レベルシフト回路86が導入され、データ入力Dにおけるコモンモードレベルおよびラッチ回路L5のクロックド入力CKを適合させる。これにより、構成要素の間の改善されたイン/アウト互換性を達成することができ、これにより信号品質を向上させ、信号スイングおよび/またはコモンモードレベルを、次の回路ステージでの要求に合うよう適合させる。
【0065】
例えばCMOS18技術により構築されたバンバン位相検出器の出力で、要求される増幅を得ることは困難である。ラッチ回路L1〜L4は、入力信号の振幅を完全に回復しない。減衰した位相検出出力PD_IおよびPD_Qは、よって、続くステージでの信号の処理において難点をもたらす。ラッチ回路L5を用いて、直交位相検出出力PD_Q、同相検出出力PD_Iをサンプリングする。同相検出出力PD_Iのスイングすなわちレベルが、十分に大きくない場合、図3および図16でのトライステート制御回路の2つのトランジスタM1およびM2は、完全に不均衡になることができない場合がある。従って、十分な利得を得るために、追加の増幅回路84が、同相検出出力PD_Iとラッチ回路L5の間に必要である。同様の増幅器84を、直交検出出力PD_Qとラッチ回路L5の間に加えて、より大きなスイングだけでなく、より良い遅延の一致も達成することができる。
【0066】
図17は、増幅器84の概略回路図を示している。特に、増幅器84は、抵抗器R1およびR2と、差動トランジスタペアM2およびM3とを有するフィードバック増幅器から成る。さらに、レジスタR1と、差動トランジスタペアM1およびM4と、負荷Rと、トランジスタM6およびM7とから成るフィードフォワード増幅器が、備えられている。フィードフォワード増幅器は、トランジスタM1およびM4のゲートで信号を増幅し、トランジスタM6およびM7の出力を通して、より多くの信号をクロス出力(cross-injecting)する。出力電流は、フィードフォワード増幅器とフィードバック増幅器の両方によって供給される。
【0067】
図18Aおよび図18Bは、フィードバック増幅器とフィードフォワード増幅器のAC信号のための同等回路を、それぞれ示している。フィードバックおよびフィードフォワード増幅器の同等回路の出力電圧Voutは、重ね合わせ(superposition)を適用することによって推定することができる。
【0068】
図18Aのフィードバック増幅器の出力電圧Vout1は、およそ次のように計算できる。
【数1】
ここで、Vidは、差動入力電圧を示す。
【0069】
トランジスタのトランスコンダクタンスgmに基づいて、図18Bのフィードフォワード増幅回路の出力電圧Vout2は、およそ以下のように計算できる。
【数2】
【0070】
重ね合わせ原理によると、図17の出力電圧Voutは、Vout1およびVout2の合計に対応する。図17における出力電圧が、グランドに対してシングルサイドで得られると、増幅回路の出力電圧は、差動出力電圧Voutの半分に対応し、これは、次のようにおおよそ計算できる。
【0071】
gmおよびR>>1と仮定して、図17の増幅回路84の電圧利得は、次のように表すことができる。
【数3】
【0072】
フィードバック増幅部を加えることによって、出力インピーダンスが減少し、増幅器の出力が、より高いキャパシタンス負荷に適合する。この場合では、このキャパシタンス負荷は、次のステージのゲート−ソースキャパシタンスによって生成される。さらに、フィードバック抵抗器ネットワークによって、利得を、レジスタ比率に応じてより良く制御することができる。
【0073】
図16の周波数検出器の構造を考慮すると、ダブルエッジ型のラッチマルチプレキサ構成からの、両方の位相検出出力PD_IおよびPD_Qのコモンモードは、約1.6Vと推定できる。よって、ダブルエッジ出力が、レベルシフト回路86に直接接続される場合、トライステート制御回路のトランジスタM1およびM2は、それらの直線領域に押し込まれる。レベルシフト回路86のための正しい入力コモンモードを得るために、ダブルエッジ型のラッチマルチプレキサ構成の出力コモンモードは、約1.2Vにシフトされるべきである。よって、増幅回路84は、ダブルエッジ型のラッチマルチプレキサ構成の出力の直線的な増幅を達成し、また、レベルシフト回路86によって必要とされるコモンモードレベルを約1.2Vにシフトするように、設計すべきである。これにより、利得を向上させて十分なスイングを達成することができ、よって、トライステート制御回路TSにおいて、完全な不均衡を保証することができる。さらに、次のステージ、すなわちレベルシフト回路86に必要なコモンモードレベルシフトを、達成することができる。
【0074】
図19Aおよび図19Bは、PD_IアームおよびPD_Qアームにおけるレベルシフト回路86の概略回路図をそれぞれ示している。ラッチ回路L5において、クロック信号のコモンモードは、約1.1Vとなるべきである。ラッチ回路L5向けに、またトライステート制御回路TS向けに、適切なコモンモードを得るために、レベルシフト回路86が導入される。下側のシフト回路86は、PD_Iアームにおいて、ラッチ回路L5向けの適切なクロックコモンモードを達成するために必要となる。上側のPD_Qアームにおけるレベルシフト回路86は、良い一致を維持するために導入される。2つの異なるコモンモード電圧を出力において生成するために、2つのレベルシフト回路86が、わずかに異なって構成されている。図19Aおよび図19Bから分かるように、PD_Iアームにおけるコモンモードは、PD_Qアームにおけるコモンモードよりも低くシフトされる。これは、図19Aの追加の抵抗器R2により明らかである。さらに、図19Aおよび図19Bのレベルシフト回路は、位相検出出力PD_IおよびPD_Qのスイングが強化されるような著しい利得を導入する。
【0075】
図20は、増幅回路84の入力、レベルシフト回路86の入力、およびラッチ回路L5の入力における各信号を示す波形図を示している。図20から分かるように、位相検出出力PD_IおよびPD_Qのスイングは、まず、増幅回路84によって増加され、次いで、レベルシフタ回路86によって再び増加される。図19Aおよび図19Bに示される変更によると、2つのレベルシフタ回路86は、出力において異なるコモンモードレベルを有するが、差動装置に対して全く同じ利得を有する。
【0076】
図21は、図3および図16のトライステート制御回路TSの回路図を示している。ラッチ回路L5の周波数検出出力が、周波数ロック状態にある場合、直交位相検出出力PD_Qは、50%の衝撃計数によりアクティブとなり、この信号は、周波数誤差として見られる。従って、トライステート制御回路TSを導入して、コアース周波数検出ループの完全な抑制を維持し、コアースループからの寄与がないようにする。トライステート制御回路は、同相検出出力PD_Iによって制御され、周波数がロック状態にある際に、チャージポンプ回路82の動作を抑制する。特に、周波数ロック状態では、PD_I信号は正であり、トランジスタM1およびM2は、完全に不均衡となる。全てのバイアス電流は、トランジスタM2を流れ、ダンプ電流I_3Stateに対応する。よって、I_3State電流すなわち信号を用いて、先に説明したように、チャージポンプを抑制することができる。このチャージポンプ回路82の動作の抑制は、そのテール電流の抑制に基づくことができる。
【0077】
図22は、検出装置の位相検出特性を、ロック状態での10Gb/sの入力データレートおよび10GHzのクロック周波数のシミュレーション結果として示している。図22からわかるように、内在的な誤差のために、位相検出出力はゼロではない。図22のシミュレーション結果から、位相検出装置は、明らかなバンバン特性を有し、予期されるように周期的な特性により動作することが分かる。
【0078】
図23は、10GHzの入力クロック信号、および6Gb/sから16Gb/sに変化する入力データビットレートを有する検出装置の位相検出特性を示している。よって、図23において、水平軸は、データビットレートに対応しており、図22において、水平軸は、時間軸を示している。クロック周波数とビットレートの差は、−4GHzと+6GHzの間の周波数差として解釈される。
【0079】
図23から分かるように、位相検出装置は、+/−3GHzのクロックデータ周波数差に、正しく反応することができる。よって、位相検出装置の動作周波数範囲は、−3.5GHzから+3.5GHzの範囲に限定されるべきである。しかしながら、正の側で、動作範囲は、約6GHzまで単調に継続する。
【0080】
概略的に、提案された位相周波数検出装置は、−3.5GHzから+3.5GHzまでの周波数差で使用できることが、上の説明から理解できる。この実施の利点は、大きな周波数誤差をプルインできる可能性にある。また、回路の簡潔さ、および比較的低い供給電力も、低い電力消費および低い製造コストに寄与する。利点として、周波数検出器は、ゼロ出力を、周波数ロック状態のチャージポンプ回路に与える。よって、周波数変化はゼロとなり、周波数検出器からチャージポンプ回路への雑音寄与は、大幅に削減することができる。
【0081】
本発明は、上述の好適な実施形態に限定されず、バンバン特性を有するどのような周波数および/または位相検出装置にも使用できることに留意されたい。好適な実施形態は、よって、添付の特許請求の範囲内で変更することが可能である。
【図面の簡単な説明】
【0082】
【図1】図1は、本発明を実施することが可能な光トランシーバの概略ブロック図を示している。
【図2】図2は、好適な実施形態に係る検出装置が基とする、4相関器のデジタル実施を示している。
【図3】図3は、第1の好適な実施形態に係る組み合わされたチャージポンプ回路を有する周波数検出装置を示している。
【図4A】図4Aは、ダブルエッジ型ラッチマルチプレキサ構成の波形を、早いクロック信号および遅いクロック信号についてそれぞれ示している。
【図4B】図4Bは、ダブルエッジ型ラッチマルチプレキサ構成の波形を、早いクロック信号および遅いクロック信号についてそれぞれ示している。
【図5】図5は、2つの直交信号をフルレートで生成するための概略ブロック図を示している。
【図6】図6は、位相ロック状態におけるIおよびQベクトルの平衡位置のベクトル表現を示している。
【図7】図7は、好適な実施形態に係る周波数検出アルゴリズムを視覚化するためのベクトル図を示している。
【図8】図8は、ソース結合ロジックにおけるDラッチ回路を示している。
【図9】図9は、ソース結合ロジックにおけるマルチプレキサ回路を示している。
【図10】図10は、第1の好適な実施形態に係る差動チャージポンプ回路の原理を示す概略ブロック図を示している。
【図11】図11は、好適な実施形態に係るチャージポンプ回路で使用可能な、コモンモード除去原理を示す概略ブロック図を示している。
【図12】図12は、好適な実施形態に係る差動チャージポンプ回路の実施の概略回路図を示している。
【図13】図13は、好適な実施形態に係る差動チャージポンプ回路で使用可能な、コモンモード検知回路の概略回路図を示している。
【図14】図14は、好適な実施形態に係るコモンモード回路を有する差動チャージポンプ回路の概略回路図を示している。
【図15】図15は、好適な実施形態に係るトライステート制御回路を有するチャージポンプ回路の概略回路図を示している。
【図16】図16は、第2の好適な実施形態に係るチャージポンプ回路を有する検出装置の概略ブロック図を示している。
【図17】図17は、第2の好適な実施形態に係るレベルシフト機能を有する増幅回路の概略回路図を示している。
【図18】図18Aおよび図18Bは、図17の増幅回路のフィードバック増幅器およびフィードフォワード増幅器の同等回路のそれぞれの概略回路図を示している。
【図19】図19Aおよび図19Bは、第2の好適な実施形態の同相アームおよび直交アーム向けのレベルシフタ回路の概略回路図を示している。
【図20】図20は、第2の好適な実施形態の位相検出特性を示す波形図を示している。
【図21】図21は、好適な実施形態のトライステート回路の概略回路図を示している。
【図22】図22は、好適な実施形態に係る位相検出特性を示す波形図を示している。
【図23】図23は、第2の好適な実施形態の周波数検出特性を示す波形図を示している。
【図24】図24は、既知のクロック抽出およびデータ再生成回路の概略ブロック図を示している。
【図25】図25は、2つのループと自律的な周波数ロッキングとを有する既知のクロック抽出およびデータ再生成回路の概略ブロック図を示している。
【技術分野】
【0001】
本発明は、入力信号と基準信号の間の周波数誤差を検出するための検出装置と、そのような周波数検出装置で使用するためのチャージポンプ回路とに関する。さらに、本発明は、周波数誤差検出方法およびチャージポンプ制御方法、ならびに検出装置とチャージポンプ回路とを備える、ランダムデータからタイミング情報を回復するための回復回路に関する。
【背景技術】
【0002】
近年、通信用の高速電子部品の分野において、多大な研究努力がなされている。光ファイバのブロードバンド性能の利点を最大限に利用するために、高速の電子構成要素、特に集積化解決策が、費用を節減し信頼性を向上させるために必要とされている。一般に、長距離を伴う場合、信号転送におけるファイバ不良によりデータが歪められるため、データの再生成が必須となる。良く知られているファイバ不良、ファイバ散乱は、パルス幅歪みに変化する。適度なビット誤り率(BER:Bit Error Rate)でのデータ回復を保証するために、信号は、通常、特定の距離の後(例えば、SONETでは約500kmごと、10Gbitのイーサネット(登録商標)では、約10〜40kmごと)に再生成され、信号対雑音比(SNR:Signal-to-noise ratio)の劣化を防止する。再生成は、通常、光トランシーバにおいて行なわれる。
【0003】
図1は、光トランシーバの構造の概略ブロック図を示している。受信および送信ブロックは、いくつかのアナログおよびデジタル集積回路で構成されている。レシーバ側では、光信号が電気信号に変換され、データ信号が再生成され、最後に、シリアル−パラレルコンバータが、リタイムされた(retimed)シリアル信号をより低いレートに多重分離(demultiplex)し、このレートで、この信号をCMOS(Complementary Metal Oxide Semiconductor)回路などのデジタル回路によって処理することができる。トランスミッタ側では、NRZ(Non Return to Zero)データストリームをリタイミングするための低ジッタ(jitter)のクロックをPLL(Phase Locked Loop)回路が生成する、パラレル−シリアルコンバータが、パラレルデータを高レートのシリアルデータに多重化し、最終的に、シリアルデータ信号を光パルスに変換し返すことができる。ここでは概略的に、用語“ジッタ”は、何らかの種類のランダムおよび/または望まれない位相変動を表すために用いられる。
【0004】
光ファイバを介して送信されるデータは、NRZフォーマットで符号化されており、このことは、信号が、それぞれの正または負のビット値の後にゼロレベルまで戻らないため、クロック信号の情報をストリームから直接抽出できないことを意味する。遷移のない長いデータシーケンスが発生すると、レシーバ側での同期が非常に困難となる。これは、ビットレートの整数倍である周波数においてスペクトルがヌルを有する、NRZデータの特性による。このため、ビットストリームからクロックスペクトル成分を回復するための非線形回路が必要である。
【0005】
図1によると、送信側は、データプロセッサ10からデータを受信し、PLL回路22を用いたマルチプレキサ20において、シリアルデータストリームを生成する。データストリームは、レーザドライバ30に供給され、レーザドライバ30は、レーザデバイス40を駆動し、光信号を光ファイバに結合する。光レシーバの機能は、入力される光NRZ信号の検出、および送信データの再生成すなわち回復である。光検出器50と、後続のトランスインピーダンス増幅器(transimpedance amplifier)60との組み合わせは、“フロントエンド”部分として知られている。光検出器50は、PINフォトダイオードまたはアバランシェ光検出器としてもよく、これらは、光ファイバを介して受信された光信号を、電気信号に変換する。光検出器50によって生成されたローレベル信号は、トランスインピーダンス増幅器60によって増幅され、この増幅器は、自動利得制御を有する制限増幅器70が後に続く、低雑音の前置増幅器であってもよい。クロック抽出およびデータ再生成回路(DCRまたはCDR)80は、ランダムデータからタイミング情報を回復し、適切な時点またはタイミングでデータストリームをサンプリングする。最後に、シリアル−パラレルコンバータすなわちデマルチプレキサ90が、リタイムされたシリアルデータを、より低いレートに多重分離し、ここでシリアルデータは、データプロセッサ10のデジタル回路によって処理できるようになる。デマルチプレキサ90において、同期を目的としたフレーム整列ユニット92を配置してもよい。ランダムデータのリタイミングおよび多重分離などの同期動作を行なうためには、高速レシーバが、クロックを生成しなければならない。これを達成するために、クロック回復回路が、データを検知し、周期的なクロックを生成する。データは、回復されたクロックによりDフリップフロップすなわちDラッチでリタイムすることができ、すなわち、雑音のあるデータをサンプリングし、ジッタの少ない出力を生成する。このようなフリップフロップすなわちラッチ回路は、時には、決定回路と呼ばれる。回復されたクロックは、データレートと等しい周波数を有することが好ましく、これにより、例えば、10Gb/sのデータレートが、100psの期間を有する10GHzのクロック周波数に変化する。さらに、回復されたクロックは、クロックによってビットの最適なサンプリングを可能とする、データに対する特定の位相関係を持つ必要がある。クロックの立ち上がりエッジが、各ビットの中心点と一致する場合、サンプリングは、前および後のデータ遷移から最も遠くで発生し、ジッタおよび他のタイミング不確定性に対する最大のマージンを提供する。最終的に、回復されたクロックは、小さなジッタを示すはずであり、それは、回復されたクロックが、リタイムされたデータジッタの主原因だからである。クロック波形を生成するために、電圧制御発振器(VCO:Voltage Controlled Oscillator)が採用され、これは、例えば位相検出器として動作するフリップフロップすなわちラッチ回路を用いて入力データに位相ロックされる。ローパスフィルタが、発振器制御ライン上のリップルを抑制する。また、データをリタイムするために、他のフリップフロップすなわちラッチ回路を加えてもよく、これはVCO出力によってクロックされる。よって、回復されたクロックは、位相検出器の入力およびリタイマ(retimer)のクロック入力を駆動する。
【0006】
図24は、図1のCDR回路の従来の実施の概略ブロック図を示している。図24によると、入力データDinが、クロック信号として、位相検出器として動作する第1のDフリップフロップすなわちラッチ回路802と、リタイマ回路として動作し、回復された出力データDoutを生成する第2のDフリップフロップすなわちラッチ回路808とに供給される。第1のDフリップフロップ802の出力は、ローパスフィルタ804を介して、VCO806に供給され、VCO806は、回復されたクロック信号CKoutを生成する。回復されたクロックCKoutは、入力信号として、第1のフリップフロップ回路802に供給され、クロック信号として、第2のフリップフロップ回路808に供給される。この既知のCDR回路は、次のように動作する。オンとなると、第1のフリップフロップ回路802は、エッジ検出された入力データDinを、VCO806の出力クロックで乗算し、VCO周波数を入力ビットレートに向けて駆動するビート(beat)を生成する。VCO周波数とデータレートの初期の差が、十分に小さいと、ループがロックし、入力データDinと回復された出力クロックCKoutの間に、良く定義された位相関係を確立する。実際に、位相検出器としての第1のフリップフロップ回路802によって提供されるこのようなバンバン(bang-bang)特性により、データエッジは、クロックのゼロ交差点の周りで安定する。わずかな位相誤差でも、第1のフリップフロップ回路802は、大きな出力を生成し、ループをロッキング状態に向けて駆動する。
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、図24の既知のCDR回路は、いくつかの欠点を有する。第1に、第1のフリップフロップ回路802は、2以上のランレングスに対して完全なデジタル出力を生成することがあり、これにより、VCO806の制御電圧に大きなリップルを生じ、出力にジッタを生じさせる。第2に、第1のフリップフロップ回路802は、データによってクロックをサンプリングし、これに対して第2のフリップフロップ回路808は、クロックによってデータをサンプリングするため、データのリタイミングは、高速において著しい位相オフセットを示す。典型的には、フリップフロップは、D入力から出力へ、およびクロック入力から出力への等しくない遅延を表す。従って、例えば、CK−Q遅延が、D−Q遅延よりもΔTだけ長い場合、第1のフリップフロップ802はロックし、これにより、データが、ΔTによってクロックを導き、データが第1のフリップフロップ回路802の内在的な遅延を受けた後に、ゼロ交差に近いクロックをサンプリングする。
【0008】
VCO806の出力は、第2のフリップフロップ回路808を通じて伝播するため、より大きな遅延を受け、いくつかの信号期間の重ね合わせによって生成される目の中心から遠くで、データをサンプリングする。換言すれば、CK−KおよびD−Q遅延の間の差がΔTに等しい場合、リタイミングは、2ΔTのスキュー(skew)すなわち遅延を受ける。第3に、図24の簡素なCDR構造が、フリップフロップ回路802,808の両方を通じたVCO出力への、データのフィードスルーに関係する。出力位相は、各データ伝送の到着の際に分散され、VCO806に、大きな逆の隔離を提供するバッファステージが続くことが必要となる。
【0009】
一般に、NRZデータ用のCDRは、開ループおよび閉ループ回路に分けることができる。クロック回復回路は、マルチギガビット/秒の集積化光ファイバレシーバの、取得可能なデータレートを制限する。これは、断然、トランシーバの最も複雑な構成要素であり、設計が最も困難である。
【0010】
図25は、2つの個別ループと、ランダム入力データDinにおける自律的な周波数ロッキングとを有する従来のCDR回路の概略ブロック図を示している。2つのループの存在は、ループを様々なやり方でサイズ決定すること、およびCDRの2つの反対の要件、すなわち速い周波数の獲得と、ロック状態での低ジッタとを分離する(decoupling)ことで仕様を達成すること、の可能性を提供する。周波数ループ(FL)は、速い周波数の獲得用にサイズ決定され、一方で位相ループ(PL)は、可能な最も低いジッタピーキングのためにサイズ決定される。データ遷移が存在する場合、周波数検出器811は、正しい周波数を取得し、ゼロDC信号を、コアース信号(coarse signal)VCOとして、VCO817のコアース入力に与え、これは、回復クロック信号CKoutを生成し、これは、周波数検出器817および位相ループの位相検出器822にもフィードバックされる。位相誤差信号は、ファイン信号(fine signal)Vfiとして、同様のチャージポンプおよびローパスフィルタ回路823,825を介して、VCO817のファイン入力に供給される。ランダム入力データDinは、周波数検出器811および位相検出器822に、リミッタ回路819を介して供給され、リミッタ回路819は、ランダム入力データの振幅への制限動作を提供する。位相検出器822は、バンバン(bang-bang)位相検出器であってもよい。
【0011】
コアース−ファインループの概念では、ファインループは位相向けであり、他方のコアースループは周波数向けである。周波数差が大きい場合、位相ループは、その利得が非常に小さいので、オープンとみなすことができる。周波数ループ利得は、ジッタの増加なしにプルイン範囲を大きくできるように、ジッタから独立して増加させることができる。しかしながら、2つのループが常にアクティブであることから、問題が生じる。これにより、周波数検出器811は、周波数ロック状態が到達された後に、余分なジッタを加えることがある。
【0012】
ランダムな高速NRZデータ用の位相検出器および周波数検出器は、データのランダム遷移において動作するという困難なタスクを有する。遷移の間に、位相および周波数の検出は、遷移が欠落している場合にVCOがロック状態から引き離されないように、位相および周波数情報を維持する必要がある。周波数検出器のデジタル装置用の既知の解決策では、ローパスフィルタを用いて、ロック状態においてほぼゼロのDC入力を得ることができるが、周波数検出器のバンバン性質が、VCOにより生成されるジッタを増大させ、これらを、低ジッタシステム用としては非現実的なものにする。
【0013】
従って、本発明の目的は、高周波数で動作する低ジッタシステムで用いることができる、改善された検出回路を提供することである。
【課題を解決するための手段】
【0014】
この目的は、請求項1に記載の検出装置、請求項9に記載のチャージポンプ回路、請求項14に記載の検出方法、および請求項15に記載の制御方法によって達成される。
【0015】
従って、特許請求されるラッチ手段の組み合わせは、入力信号と基準信号の位相差を、正または負のバイナリ信号に変換する。信号が正の場合、基準信号、例えばクロック信号は、その位相を増加させ、負の信号に対しては、基準信号は、その位相を減少させる。2つのバイナリ直交信号は、第3のラッチ手段において、周波数誤差信号を生成するために使用される。ひとたび周波数ロック状態が得られると、周波数検出器の出力は、後続のVCOが周波数情報を維持するように、出力においてゼロDC信号を供給する。この簡潔さのために、この原理を、光通信システムなどの、高速クロックおよびデータ回復システムで使用することができる。
【0016】
さらに、提案される差動チャージポンプ装置は、電源ラインおよび基板からのコモンモード雑音への感度が低いという利点を提供する。チャージポンプのテール電流を制御する原理は、検出装置からの周波数誤差を処理する必要がある場合においてのみ、チャージポンプがアクティブとなるという利点を提供する。よって、チャージポンプ回路は、ロック状態で完全にスイッチオフされ、これは、回復システムにおけるジッタの減少をもたらす。
【0017】
さらに、第1のバイナリ信号が供給されるチャージポンプ回路の動作を、第2のバイナリ信号から得られる制御信号に応じて選択的に抑制するための制御手段を、検出装置に設けてもよい。
【0018】
検出装置の第1および第2のラッチ手段は、それぞれ、ダブルエッジトリガ型のフリップフロップ装置を備えてもよい。例として、ダブルエッジトリガ型のフリップフロップ回路は、入力信号を受信し、基準信号の各成分の直接バージョンおよび反転バージョンによってそれぞれ制御される、第1および第2のDラッチ回路と、各成分の反転バージョンによって制御されるマルチプレキサ回路と、を備えてもよい。このダブルエッジ型の検出装置は、よって、ランダム入力データ信号の両方の遷移においてクロックされ、ここで、同相成分および直交位相成分は、2つのフルスピードクロック信号である。マルチプレキサ回路の出力は、よって、入力信号の遷移によってのみ、更新することができる。次のデータ遷移が到着する前に、マルチプレキサ回路の出力が、その前の値に維持される。第3のラッチ手段は、第1のバイナリ信号を受信し、第2のバイナリ信号によって制御される、Dラッチ回路を備えてもよい。このような装置を用いて、同相ベクトルの正から負への遷移を監視することができ、周波数誤差信号を、直交ベクトルから生成することができる。
【0019】
第1および第2のバイナリ信号は、少なくとも1つの各増幅器およびレベルシフタ回路を介して、チャージポンプ回路に供給されてもよい。特に、増幅回路は、それぞれ、フィードバック増幅器とフィードフォワード増幅器の組み合わせを備えてもよい。これにより、信号品質を向上することができ、信号スイングおよび/またはコモンモードレベルを、次の回路ステージ、例えばチャージポンプ回路の要求に合うよう適合することができる。フィードバック増幅器とフィードフォワード増幅器の組み合わせは、利得効果を重ね合わせる利点を提供し、一方で、出力インピーダンスを減らすことができ、利得を、フィードバック増幅器のフィードバック比率によって、うまく制御することができる。
【0020】
チャージポンプ回路は、第1および第2の差動分岐にそれぞれ設けられ、一方の差動分岐の変調電流を、それぞれの他方の差動分岐にコピーするように構成されている、第1および第2の電流ミラー回路を備えてもよい。これにより、電流と変調が、それぞれの他方の分岐にコピーされ、チャージポンプ回路のフィルタに供給される出力電流を2倍にすることにより、2重の出力変化を、各分岐に対して達成することができる。
【0021】
さらに、チャージポンプ回路の出力におけるコモンモード電圧を、基準電圧と比較し、第1および第2の電流源を、比較結果に基づいて制御するための、コモンモード除去手段を設けてもよい。これは、チャージポンプ回路の出力におけるコモンモードレベルが、温度および供給の変化にかかわらず一定となり、回復ループにおけるVCOの振動周波数の安定性の向上を達成することができる、という利点を提供する。
【0022】
チャージポンプ回路の制御手段は、周波数ロック状態を示す制御信号に応じて、テール電流をスイッチングするためのスイッチング手段を備えてもよい。これにより、テール電流は、完全にシャットダウンすることができ、その結果、例えば、それぞれの検出装置を有するチャージポンプ回路が用いられるコアースループからのジッタ寄与がなくなる。
【発明を実施するための最良の形態】
【0023】
本発明を、これより、好適な実施形態に基づき、添付の図面を参照して、より詳細に説明する。
【0024】
好適な実施形態を、これより、4相関回路(quadricorrelator circuit)に基づくフルレートの位相周波数検出器を基として説明する。
【0025】
4相関回路に基づく周波数弁別器が、例えば、H.ランシン(Ransijn)およびP.オコナー(O’Connor)、“PLLベースの2.5Gb/s GaAsクロックおよびデータ再生成器IC(A PLL-based 2.5-Gb/s GaAs clock and data regenerator IC)”、固体素子回路に関するIEEEジャーナル(IEEE J. Solid-State Circuits)vol.26(10)、1345〜1353頁、1991年10月、およびR.R.コーデルら、“50MHz位相および周波数ロックループ(A 50 MHz phase and frequency-locked loop)”、固体素子回路に関するIEEEジャーナル(IEEE J. Solid-State Circuits)vol.14(6)、1345〜1353頁、1991年10月、ならびにB.ラザビ(Razavi)およびJ.ソン(Sung)、“2.5Gb/s 15mW BiCMOSクロック回復回路(A 2,5 Gb/s 15-mW BiCMOS Clock Recovery Circuit)”、VLSI回路に関するシンポジウム技術論文ダイジェスト(Symposium on VLSI Circ. Dig. Of Tech. Papers)、83〜85頁、1995年、に記載されている。さらに、サンプルおよびホールド回路に基づく4相関器の概念のアナログ実施が、A.ポットバッカー(Pottbacker)ら、“クロック抽出のための8Gb/s Siバイポーラ位相および周波数検出器IC(A 8Gb/s Si bipolar phase and frequency detector IC for clock extraction)”、ISSCC技術論文ダイジェスト(ISSCC Dig. Tech. Papers)、162〜163頁、サンフランシスコ、カリフォルニア、1992年2月、に記載されている。
【0026】
本発明の好適な実施形態によると、4相関器概念のデジタル実施に基づくデジタル検出装置が提供される。
【0027】
図2は、好適な実施形態が基とする、4相関器のデジタル実施の概略回路図を示している。このデジタル実施は、2つのDラッチおよび1つのマルチプレキサから成る3つのラッチマルチプレキサ(latch-multiplexer)構成を備える。各ラッチマルチプレキサ構成は、機能的に、ダブルエッジ型のフリップフロップ回路に対応しており、このようなフリップフロップ回路で置き換えることができる。このダブルエッジ型のフリップフロップ回路は、入力データ信号DATAの両方の遷移においてクロックされる。2つのフルスピードクロック信号CKIおよびCKQは、互いに直交しており、よって、同相のクロック成分CKIおよび直交するクロック成分CKQとみなすことができる。用語“フルスピード”は、クロック信号の1期間が、入力データ信号のビット長Tbに一致することを示す。
【0028】
ダブルエッジ型のフリップフロップ機能は、クロック成分CKIおよびCKQの両方を、入力データ信号の遷移においてサンプリングするよう作用し、2つの直交信号PT_QおよびPT_Iを供給する。マルチプレキサMUXの出力は、よって、入力データ信号DATAの遷移においてのみ更新される。次のデータ遷移が到着する前に、マルチプレキサMUXの出力は、その前の値に維持される。入力データ信号DATAとクロック成分CKQおよびCKIとの位相差は、それぞれ、正または負の量子化すなわちバイナリ信号に変換される。この信号が正であれば、クロックはその位相を増加させ、この信号が負であれば、クロックはその位相を減少させる。
【0029】
以下では、簡略化のために、2つの直交出力PD_QおよびPD_Iを、それぞれQおよびIとして示す。第3のラッチマルチプレキサ構成は、第3のダブルエッジ型のフリップフロップ回路として機能し、この回路は、出力信号すなわちベクトルQを、出力信号すなわちベクトルIの遷移においてサンプリングする。よって、周波数誤差は、第3のラッチマルチプレキサ構成の出力において得ることができる。この周波数誤差も、量子化すなわちバイナリの形で得られる。従って、位相ロックの状況では、出力周波数誤差信号が、入力データ信号のビット期間Tbおよび50%衝撃計数に対応する期間において、正および負の値の間でリップルする。
【0030】
DラッチL5およびL6を備える第3のラッチマルチプレキサ構成においては、符号の反転が、上側のDラッチL5の出力において導入され、これは、Iベクトルの正の値において、Qベクトルの反転をもたらすことに留意すべきである。この反転は、アナログ4相関器の微分器機能を実施するために必要であり、この機能は、立ち上がりエッジにおいて正の値を、立ち下がりエッジにおいて負の値を提供する。
【0031】
ベクトルIおよびQの平衡すなわち均衡位置は、図6に示すように、ベクトル図において回転車輪の譬えで表すことができる。図6によると、ベクトルIは、正、安定であり、“+1”に等しく、一方でベクトルQは、回路のバンバン特性(bang-bang characteristic)により、周期的に正から負の四分円にバウンドする。この周波数誤差の生成は、回転車輪の譬えを用いて、以下のように説明できる。クロックが遅すぎる場合、2つの直交ベクトルIおよびQのペアは、周波数差Δωに等しい角周波数で反時計回りに回転し、ベクトルIの導関数(derivative)が、ベクトルQの前で下がり、誤差信号を生成する。他方で、クロックが速すぎると、2つの直交ベクトルIおよびQのペアが、周波数差Δωに等しい角周波数で時計回りに回転し、ベクトルIの導関数が、180°の位相差でベクトルQの前で下がり、誤差信号を生成する。
【0032】
図3は、第1の好適な実施形態に係るチャージポンプ回路を有する検出装置の概略ブロック図を示している。この検出装置は、バンバン原理に基づいており、互いに直交する2つのクロック成分CKQおよびCKIによりフルレートで動作する。入力データ信号DATAにおけるランダム遷移を用いて、クロックがサンプリングされ、位相誤差信号を生成する。2つの直交位相誤差信号PD_IおよびPD_Qが、同時に生成される。2つの直交位相誤差信号PD_QおよびPD_Iは、従って、周波数誤差信号FDを生成するために使用される。ひとたび周波数ロック状態が得られると、周波数検出器は、後続のVCOが周波数情報を維持するように、出力においてゼロDC電圧を供給する。この簡潔さのために、この原理を、例えば光通信システムなどでの、高速クロックおよびデータ回復で使用することができる。
【0033】
特に、図3の検出装置は、2つのバンバン位相検出器を備え、これらの出力信号は、互いに直交関係にあり、それぞれPD_QおよびPD_Iと呼ばれる。
【0034】
自律的なロッキングの場合、周波数情報は、入力データ信号DATAの遷移から回復する必要がある。この場合、トライステート(tri-state)出力を有するフルレート周波数検出器、またはトライステート出力を有するハーフレート周波数検出器を、用いることができる。両方の場合で、バンバン位相検出器出力として余分な出力が得られる。図3は、フルレート周波数検出器を示しており、この検出器は、フルスピード、すなわちfclk=1/Tbitの、2つの直交クロック入力信号CKQおよびCKIを有し、フルスピードとは、クロック周波数fclkが、入力データ信号DATAの最大ビットレートに対応することを意味する。
【0035】
図3の位相周波数検出装置の動作を理解するために、ダブルエッジトリガ型のフリップフロップ機能を有するラッチマルチプレキサの組み合わせを、より詳細に説明する。ラッチ回路L1〜L4は、各クロック信号を、入力データ信号DATAによって、入力データ信号DATAの立ち上がりおよび立ち下がりエッジの両方においてサンプリングする。上側のラッチ回路L1,L3は、入力データ信号DATAがハイである際、各クロック入力に対して透明である。下側のラッチ回路L2,L4は、入力データ信号DATAがローである際、各クロック入力に対して透明である。このダブルエッジ型のラッチマルチプレキサ構成の動作速度は高く、これは、2つの上側および下側のラッチすなわちサンプリング回路が、インターリーブ動作するためである。上側のラッチ回路が、クロック信号をサンプリングすると、下側のラッチ回路がその出力を供給し、下側のラッチ回路がクロック信号をサンプリングすると、上側のラッチ回路がその出力を供給する。マルチプレキサMUXの出力は、データ遷移においてのみ更新され、一方でデータ遷移の間、出力値は一定に保たれる。結果として、ダブルエッジトリガ型のラッチマルチプレキサ構成は、クロック信号のサンプルバージョンを提供する。データ遷移において、ラッチマルチプレキサ構成の出力は、クロック遷移に従う。従って、ダブルエッジトリガされるラッチマルチプレキサ構成は、位相検出器として使用することができ、この検出器では、入力データ信号DATAとクロック成分CKQおよびCKIの位相差が、各量子化すなわちバイナリ信号に変換される。
【0036】
図4Aおよび図4Bは、ダブルエッジ型のラッチマルチプレキサ構成に関る波形を示しており、図4Aは、クロック信号が早い、すなわち入力データ信号を進める場合に関し、図4Bは、クロック信号が遅い、すなわち入力データ信号に続く場合に関する。ラッチマルチプレキサ構成の各出力電圧V_OUTが、正である場合、各クロック信号は早く、位相を下げる必要がある。各出力電圧V_OUTが負である場合、クロック信号は遅く、位相を上げる必要がある。図4Aおよび図4Bから分かるように、ラッチマルチプレキサ構成のそれぞれは、バンバン特性を有しており、すなわち、出力電圧V_OUTが、各クロック信号が早いか遅いかに応じて、正または負のいずれかである。
【0037】
周波数情報が、入力データ信号DATAの遷移から要求されるため、より多くのフルレートのクロック位相が必要であり、2つのダブルエッジ型のラッチマルチプレキサ構成を用いて、2つの直交位相誤差信号PD_QおよびPD_Iを生成する。
【0038】
図5は、直交する2つのクロック信号すなわちクロック成分CKIおよびCKQに基づいて、2つの直交信号ViおよびVqを生成するための、このようなダブルエッジ型のラッチマルチプレキサ構成を示しており、これらは、入力データ信号DATAによってサンプリングされる。これら2つの直交位相誤差信号ViおよびVqから、周波数誤差信号を以下のように抽出できる。
【0039】
データ遷移は、2つのフルスピードの直交クロック成分CKIおよびCKQをサンプリングする。図3において、位相検出出力PD_QおよびPD_Iは、2つの位相検出器の出力に対応し、かつ互いに直交しており、これは、これらが90°の位相差を有することを意味する。以下では再び、2つの直交位相出力PD_QおよびPD_Iを、それぞれQおよびI出力として示す。
【0040】
既に説明したように、図6は、対応するベクトルIおよびQの平衡位置を、回転車輪の譬えで示している。ロック位相状態では、ベクトルIは、正、安定であり、“+1”に等しく、一方でベクトルQは、周期的に正から負の四分円にバウンドする。ベクトルIの正から負への遷移を監視することにより、周波数誤差を、以下のアルゴリズムに基づいて得ることができる。
1.ベクトルIが、ベクトル図において負から正の四分円に変化することを意味する、負から正への遷移を有する場合、周波数は、周波数検出器の出力においてゼロ信号を生成することによって、維持されなければならない。
2.ベクトルIが、負の四分円から正の四分円に変化することを意味する、負から正への遷移を、負のベクトルQに対して有する場合、周波数は、ゼロ信号を生成することによって、周波数検出器の出力において維持されなければならない。
3.ベクトルIが、正から負への遷移を有し、ベクトルQが正である場合、周波数を、周波数誤差信号FD=+1を生成することにより上げる必要がある。
4.ベクトルIが、正から負への遷移を有し、ベクトルQが負である場合、周波数を、周波数誤差信号FD=−1を生成することにより下げる必要がある。
【0041】
図7は、上の4つのケースを示す異なるベクトル図に基づく、このアルゴリズムの視覚化を示している。動作において、4つの可能なケースのそれぞれが、図6に示されている平衡位置にまとまる。以下の表では、4つのケースすなわち状況が示されており、これらを使用して、周波数検出器のロジックを構築することができる。
【表1】
【0042】
図3に示されるように、ベクトルIを用いて、ベクトルQをサンプリングするラッチ回路L5(位相検出出力PD_Qに対応)がクロックされる。さらに、図3に示されるように、他の位相検出出力PD_Iおよびその逆出力が、符号反転(SI:sign-inverted)され、チャージポンプ回路82を制御する差動トライステート制御回路TSの各トランジスタM1およびM2に供給される。ベクトルI(位相検出出力PD_I)の値に基づいて、差動制御回路のテール電流Ibiasが、他の差動ペアM3,M4のソースを流れるか、または所定の電流I_3Stateに、ダンプすなわち強制することができる。ベクトルQおよびIは、量子化位相誤差に対応し、ベクトルIは、ラッチ回路L5によりベクトルQをサンプリングするために用いられる。ベクトルIが正である場合、ラッチ回路L5は、ベクトルQに対して透明であるが、トライステート制御回路TSは、ラッチL5の出力信号FDに対して透明でない。これは、ベクトルIが正である場合、周波数誤差が生成されないことを意味する。ベクトルIが正から負の値へと変化した場合のみ、トライステート制御回路TSは、ラッチ回路L5の出力に対して透明となり始め、この瞬間に、ラッチ回路L5は、最後のサンプル値、すなわち、ベクトルQの最新の値をラッチする。平衡において、ベクトルIが正かつ“+1”である場合、他の差動ペアM3,M4は、もはやアクティブではなく、周波数検出器VFDの差動出力は、ゼロである。トランジスタM2からのダンプ電流I_3Stateを用いて、チャージポンプ回路82をスイッチオフすることができる。
【0043】
この実施の利点は、大きな周波数誤差によるプルインの可能性が、その簡潔さおよび周波数誤差の検出能力により改善された周波数検出装置をもたらすことにある。しかしながら、位相検出装置が、位相誤差の量子化バージョンを生成することにより、余分なリップルが、VCOのファイン入力において、位相ロック状態で生成される。それでもなお、この余分なリップルは、適度に小さくすることができる。その量は、時間単位ごとのデータ遷移の量に依存する。より多くのデータ遷移は、周波数検出器が、より多くの情報を有しすることを意味し、よって、VCO周波数は、ロック周波数から大きくずれることがない。しかしながら、トライステートチャージポンプ回路の使用は、後述するように、この余分なリップルを低減することができる。
【0044】
以下、ラッチ回路L1〜L5およびマルチプレキサ回路MUXの実践的な実施形態を、より詳細に説明する。
【0045】
図8は、ラッチ回路L1〜L5として使用可能なソース結合ロジック(SCL:Source Coupled Logic)におけるDラッチ回路の概略回路図を示している。このDラッチ回路は、CMOS(Complementary Metal Oxide Semiconductor)カレントモードロジック(CML:Current Mode Logic)に基づいており、これは、バイポーラエミッタ結合論理(ECL:Emitter Coupled Logic)のCMOS実施である。ECLと同様に、この技術によって、信号のスイングを小さくすることができる。バイアス電流Ibiasは、クロック信号CLKの極性に依存して、CMOSトランジスタM5,M6またはM3,M4のソースを流れる。さらに、データ信号Dの極性は、データ信号Dが負の場合に、出力Qへの電流経路を選択し、データ信号Dが正の場合に、出力/Qへの電流経路を選択する。これにより、ラッチ回路L1〜L5の機能を、得ることができる。
【0046】
図9は、SCLにおけるマルチプレキサ回路MUXの実施例を示している。図8と同様に、バイアス電流Ibiasは、選択信号Sの極性に依存して、CMOSトランジスタM5,M6またはM3,M4のソースを流れる。極性は、信号Ch1,Ch2のものであり、電流の経路を選択する。選択信号Sが正である場合、バイアス電流は、CMOSトランジスタM3およびM4のソースを流れる。選択信号Sが正であり、チャンネル信号Ch1が正である場合、出力Qは正であり、バイアス電流は、抵抗器R1およびトランジスタM3を流れる。選択信号Sが正であり、チャンネル信号Ch1が負である場合、出力Qは負であり、バイアス電流は、他の抵抗器R0およびトランジスタM4を流れる。よって、選択信号Sが正である場合、マルチプレキサ回路は、チャンネル信号Ch1に対して透明であり、これは、マルチプレキサの出力が、チャンネル信号Ch1に等しいことを意味する。同様に、選択信号Sが負である場合、バイアス電流は、トランジスタM5およびM6のソースを流れる。よって、マルチプレキサ回路は、第2のチャンネル信号Ch2に対して透明であり、これは、マルチプレキサ回路の出力が、チャンネル信号Ch2と等しいことを意味する。
【0047】
以下では、平衡状態におけるリップルの減少という利点を提供する、トライステートチャージポンプ回路を、より詳細に説明する。特に、このトライステートチャージポンプ回路は、図3のチャージポンプ回路82として使用することができる。
【0048】
高速での位相または周波数比較は、位相/周波数検出装置の出力においてスプリアス信号をフィルタリングするための速いチャージポンプ回路を必要とする。クロックおよびデータ回復において、入力データ信号DATAの遷移とクロック遷移の比較は、フルスピードで行なわれ、これは、入力データ信号DATAのランダム特性により周波数分割器を用いることができないためである。
【0049】
従って、高速の位相/周波数検出器に使用できる差動チャージポンプ回路が提案される。差動チャージポンプは、電源ラインおよび基板からのコモンモード雑音に対する感度が低いという利点を有する。一般に、チャージポンプ回路は、図25に示される周波数および位相ループ内のフィルタを充電/放電する電流源である。チャージポンプ回路の入力は、速い一連のパルスとなる場合があり、よって、両方の状態の速いスイッチング、および、ループフィルタのキャパシタにおける充電の形態での位相誤差の線形表現が得られること、を保証する必要がある。この原理の最も簡素な実施は、一定の充電または放電電流をキャパシタに供給する2つのスイッチを駆動する2つのデジタル入力ラインを有する回路である。次いで、キャパシタにおける出力電圧は、各スイッチを駆動するバイナリ信号の積分に対応する。両方のスイッチが開くと、キャパシタの電圧は、同じままとなる。キャパシタの電圧を維持することは、VCOの出力において同一の周波数を維持することに等しい。
【0050】
しかしながら、上述したように、差動回路は、コモンモード雑音を強力に除去するため、供給および基板雑音に対してより良い耐性を有する。また、シングルエンドの解決法でのキャパシタの実践的な実施は、フィルタのキャパシタに平行する余分な寄生キャパシタンスを与える。差動モードにおいて、しかしながら、フィルタのキャパシタは、回路ラインおよび回路素子によって得られる寄生キャパシタンスが、差動フィルタの一部とならないようにレイアウトすることができる。
【0051】
図10は、第1の好適な実施形態に基づき提案される、差動チャージポンプ回路の概略ブロック図を示している。基本的な概念は、チャージポンプ回路に対し、周波数検出器の出力における周波数誤差信号FDが処理される必要がある場合にのみアクティブとなるようなやり方の制御を、持つことである。これは、差動チャージポンプ回路のテール電流を制御することによって実現することができる。周波数情報は、チャージポンプ回路の出力フィルタに、差動的にポンプすることが可能である。
【0052】
図10によると、差動回路の両方の分岐において電流源I0を変調するように、差動入力信号Δxを適合することができる。二重の出力変動を達成するために、各分岐に対して、DC電流および変調が、1:1のミラー比率を有する2つの各電流ミラー回路CMを介して、他方の分岐の上側の部分にコピーされる。
【0053】
このチャージポンプ回路は、従来の差動チャージポンプと比べて、二重の出力電流がフィルタFに供給され、オンオフ制御を、チャージポンプ回路のテール電流を制御することにより達成できるという利点をもたらす。
【0054】
さらに、供給ラインおよび基板からのコモンモード信号の除去は、差動実施によって改善される。コモンモードレベルが、後続のVCOの振動周波数に影響するため、チャージポンプ回路のコモンモードレベルの制御の強化が必要となる場合がある。これを達成するために、コモンモード除去回路を用いて、チャージポンプ回路の出力におけるコモンモードレベルを制御することができ、よって、出力コモンモードは、温度および供給の変化にかかわらず一定となる。
【0055】
図11は、追加のコモンモード除去回路を有するチャージポンプ回路の改善された実施例を示している。特に、出力におけるコモンモードは、出力におけるコモンモード電圧をバンドギャップ基準電圧VCMと比較する負のフィードバック回路Cにより除去される。このコモンモード除去回路Cは、比較で得られたものと同一の電流を、両方の電流源に対して加算/減算する。
【0056】
図12は、図10に示されるチャージポンプ回路のトランジスタレベルの実施を示している。入力電流I0+ΔxおよびI0−Δxは、DC電流I0と、変調パルス電流Δxとを備える。これらの入力電流は、電流ミラートランジスタM5およびM8において、それぞれクロスミラーされる。このようにして、信号Δxは、2つの直列キャパシタ2Cから成るフィルタFにおいて2倍される。信号電流2Δxが、出力フィルタFを流れ、ここでキャパシタCは、2つのキャパシタ2Cの直列接続として表される。最大の寄生を有するキャパシタ2Cのプレートは、2つのキャパシタのコモンモード入力に接続される。このようにして、寄生キャパシタンスは、フィルタの一部ではなくなる。
【0057】
図13は、コモンモード検知回路の実施を示している。チャージポンプ回路の出力、例えば図12における出力ノードOUT+およびOUT−におけるコモンモードは、図13のトランジスタM3およびM4により測定することができ、これは、三極方式(triode regime)の制御抵抗器として動作する。DC電流4I0は、トランジスタM1およびM2から成る、ソースが縮退された(source degenerated)ミラー回路に押しやられる。制御トランジスタM5およびM6は、ゲートがバンドギャップ基準電圧VCMに接続される。よって、トランジスタM2の出力におけるミラー比率は、トランジスタM1およびM2のソースに存在するMOS抵抗器の比率に依存する。MOS組み合わせの抵抗は、バンドギャップ基準電圧VCMがトランジスタのしきい値電圧よりも大きい限り、コモンモード電圧に依存する。トランジスタM2およびM3の出力におけるDC電流を減算することにより、誤差信号±ΔIのみが、検知回路の出力において送信される。誤差信号は、よって、出力でのコモンモード電圧とバンドギャップ基準電圧VCMの差の測定値である。平衡状態において、ノードすなわち端子OUT−およびOUT+での電圧の合計は、バンドギャップ基準電圧VCMの値の2倍である。
【0058】
図14は、上に説明したようなコモンモード制御を有するチャージポンプ回路のトランジスタレベルの概略回路図を示している。この回路の特性は、I0DCコモンモード電流を補正するために、信号が、コモンモード誤差信号と共にミラーされることからなる。上述のように、チャージポンプ回路は、周波数を補正するためにコアースループで使用することができる。ロック状態が到達されると、このチャージポンプ回路は、完全にシャットダウンし、その結果、図25に示されるようなコアースループからのジッタ寄与がなくなる。これは、図3の中間トライステート制御回路TSを用いて、チャージポンプ回路のテール電流を制御することにより達成される。しかしながら、トライステート制御回路TSを用いてチャージポンプ回路をスイッチするために、ダンプ電流I_3Stateとチャージポンプ回路82のテール電流との間に、インターフェイス回路が必要である。
【0059】
図15は、図3のダンプ電流I_3Stateに対応するインターフェイスを有する図14に係るチャージポンプ回路の概略回路図を示している。
【0060】
ダンプ電流I_3Stateは、周波数がロック状態である、すなわち位相検出信号PD_Iが値“+1”を有する場合に存在する、すなわちアクティブである。この場合、バイアス電流4I0は、トランジスタM3*を流れる。トランジスタM4*は、ブロックされる。よって、チャージポンプ回路のテールにコピーされる電流がなく、チャージポンプ回路はスイッチオフされている。周波数誤差が起こり、位相検出信号PD_Iが値“−1”に変わるとすぐに、ダンプ電流I_3Stateが、図3のトライステート制御回路によってゼロにスイッチされ、バイアス電流4I0が、トランジスタM4*を流れる。次いで、トランジスタM3*がブロックされる。同一のバイアス電流4I0が、チャージポンプ回路のテールにコピーされ、回路がスイッチオンされる。
【0061】
例として、バンドギャップ基準電圧VCMの値を、チャージポンプ回路の出力コモンモードに基づき、約1.25Vに設定してもよい。
【0062】
上述のように、チャージポンプ回路の出力におけるコモンモードは、出力におけるコモンモード電圧をこのバンドギャップ基準電圧VCMと比較する負のフィードバック回路によって除去される。
【0063】
図16は、第2の好適な実施形態に係るチャージポンプ回路を有する検出装置を示している。
【0064】
第2の好適な実施形態において、増幅回路84が、図3の第1の好適な実施形態に加えられ、ダブルエッジ型のラッチマルチプレキサ構成からの信号を増幅する。さらに、レベルシフト回路86が導入され、データ入力Dにおけるコモンモードレベルおよびラッチ回路L5のクロックド入力CKを適合させる。これにより、構成要素の間の改善されたイン/アウト互換性を達成することができ、これにより信号品質を向上させ、信号スイングおよび/またはコモンモードレベルを、次の回路ステージでの要求に合うよう適合させる。
【0065】
例えばCMOS18技術により構築されたバンバン位相検出器の出力で、要求される増幅を得ることは困難である。ラッチ回路L1〜L4は、入力信号の振幅を完全に回復しない。減衰した位相検出出力PD_IおよびPD_Qは、よって、続くステージでの信号の処理において難点をもたらす。ラッチ回路L5を用いて、直交位相検出出力PD_Q、同相検出出力PD_Iをサンプリングする。同相検出出力PD_Iのスイングすなわちレベルが、十分に大きくない場合、図3および図16でのトライステート制御回路の2つのトランジスタM1およびM2は、完全に不均衡になることができない場合がある。従って、十分な利得を得るために、追加の増幅回路84が、同相検出出力PD_Iとラッチ回路L5の間に必要である。同様の増幅器84を、直交検出出力PD_Qとラッチ回路L5の間に加えて、より大きなスイングだけでなく、より良い遅延の一致も達成することができる。
【0066】
図17は、増幅器84の概略回路図を示している。特に、増幅器84は、抵抗器R1およびR2と、差動トランジスタペアM2およびM3とを有するフィードバック増幅器から成る。さらに、レジスタR1と、差動トランジスタペアM1およびM4と、負荷Rと、トランジスタM6およびM7とから成るフィードフォワード増幅器が、備えられている。フィードフォワード増幅器は、トランジスタM1およびM4のゲートで信号を増幅し、トランジスタM6およびM7の出力を通して、より多くの信号をクロス出力(cross-injecting)する。出力電流は、フィードフォワード増幅器とフィードバック増幅器の両方によって供給される。
【0067】
図18Aおよび図18Bは、フィードバック増幅器とフィードフォワード増幅器のAC信号のための同等回路を、それぞれ示している。フィードバックおよびフィードフォワード増幅器の同等回路の出力電圧Voutは、重ね合わせ(superposition)を適用することによって推定することができる。
【0068】
図18Aのフィードバック増幅器の出力電圧Vout1は、およそ次のように計算できる。
【数1】
ここで、Vidは、差動入力電圧を示す。
【0069】
トランジスタのトランスコンダクタンスgmに基づいて、図18Bのフィードフォワード増幅回路の出力電圧Vout2は、およそ以下のように計算できる。
【数2】
【0070】
重ね合わせ原理によると、図17の出力電圧Voutは、Vout1およびVout2の合計に対応する。図17における出力電圧が、グランドに対してシングルサイドで得られると、増幅回路の出力電圧は、差動出力電圧Voutの半分に対応し、これは、次のようにおおよそ計算できる。
【0071】
gmおよびR>>1と仮定して、図17の増幅回路84の電圧利得は、次のように表すことができる。
【数3】
【0072】
フィードバック増幅部を加えることによって、出力インピーダンスが減少し、増幅器の出力が、より高いキャパシタンス負荷に適合する。この場合では、このキャパシタンス負荷は、次のステージのゲート−ソースキャパシタンスによって生成される。さらに、フィードバック抵抗器ネットワークによって、利得を、レジスタ比率に応じてより良く制御することができる。
【0073】
図16の周波数検出器の構造を考慮すると、ダブルエッジ型のラッチマルチプレキサ構成からの、両方の位相検出出力PD_IおよびPD_Qのコモンモードは、約1.6Vと推定できる。よって、ダブルエッジ出力が、レベルシフト回路86に直接接続される場合、トライステート制御回路のトランジスタM1およびM2は、それらの直線領域に押し込まれる。レベルシフト回路86のための正しい入力コモンモードを得るために、ダブルエッジ型のラッチマルチプレキサ構成の出力コモンモードは、約1.2Vにシフトされるべきである。よって、増幅回路84は、ダブルエッジ型のラッチマルチプレキサ構成の出力の直線的な増幅を達成し、また、レベルシフト回路86によって必要とされるコモンモードレベルを約1.2Vにシフトするように、設計すべきである。これにより、利得を向上させて十分なスイングを達成することができ、よって、トライステート制御回路TSにおいて、完全な不均衡を保証することができる。さらに、次のステージ、すなわちレベルシフト回路86に必要なコモンモードレベルシフトを、達成することができる。
【0074】
図19Aおよび図19Bは、PD_IアームおよびPD_Qアームにおけるレベルシフト回路86の概略回路図をそれぞれ示している。ラッチ回路L5において、クロック信号のコモンモードは、約1.1Vとなるべきである。ラッチ回路L5向けに、またトライステート制御回路TS向けに、適切なコモンモードを得るために、レベルシフト回路86が導入される。下側のシフト回路86は、PD_Iアームにおいて、ラッチ回路L5向けの適切なクロックコモンモードを達成するために必要となる。上側のPD_Qアームにおけるレベルシフト回路86は、良い一致を維持するために導入される。2つの異なるコモンモード電圧を出力において生成するために、2つのレベルシフト回路86が、わずかに異なって構成されている。図19Aおよび図19Bから分かるように、PD_Iアームにおけるコモンモードは、PD_Qアームにおけるコモンモードよりも低くシフトされる。これは、図19Aの追加の抵抗器R2により明らかである。さらに、図19Aおよび図19Bのレベルシフト回路は、位相検出出力PD_IおよびPD_Qのスイングが強化されるような著しい利得を導入する。
【0075】
図20は、増幅回路84の入力、レベルシフト回路86の入力、およびラッチ回路L5の入力における各信号を示す波形図を示している。図20から分かるように、位相検出出力PD_IおよびPD_Qのスイングは、まず、増幅回路84によって増加され、次いで、レベルシフタ回路86によって再び増加される。図19Aおよび図19Bに示される変更によると、2つのレベルシフタ回路86は、出力において異なるコモンモードレベルを有するが、差動装置に対して全く同じ利得を有する。
【0076】
図21は、図3および図16のトライステート制御回路TSの回路図を示している。ラッチ回路L5の周波数検出出力が、周波数ロック状態にある場合、直交位相検出出力PD_Qは、50%の衝撃計数によりアクティブとなり、この信号は、周波数誤差として見られる。従って、トライステート制御回路TSを導入して、コアース周波数検出ループの完全な抑制を維持し、コアースループからの寄与がないようにする。トライステート制御回路は、同相検出出力PD_Iによって制御され、周波数がロック状態にある際に、チャージポンプ回路82の動作を抑制する。特に、周波数ロック状態では、PD_I信号は正であり、トランジスタM1およびM2は、完全に不均衡となる。全てのバイアス電流は、トランジスタM2を流れ、ダンプ電流I_3Stateに対応する。よって、I_3State電流すなわち信号を用いて、先に説明したように、チャージポンプを抑制することができる。このチャージポンプ回路82の動作の抑制は、そのテール電流の抑制に基づくことができる。
【0077】
図22は、検出装置の位相検出特性を、ロック状態での10Gb/sの入力データレートおよび10GHzのクロック周波数のシミュレーション結果として示している。図22からわかるように、内在的な誤差のために、位相検出出力はゼロではない。図22のシミュレーション結果から、位相検出装置は、明らかなバンバン特性を有し、予期されるように周期的な特性により動作することが分かる。
【0078】
図23は、10GHzの入力クロック信号、および6Gb/sから16Gb/sに変化する入力データビットレートを有する検出装置の位相検出特性を示している。よって、図23において、水平軸は、データビットレートに対応しており、図22において、水平軸は、時間軸を示している。クロック周波数とビットレートの差は、−4GHzと+6GHzの間の周波数差として解釈される。
【0079】
図23から分かるように、位相検出装置は、+/−3GHzのクロックデータ周波数差に、正しく反応することができる。よって、位相検出装置の動作周波数範囲は、−3.5GHzから+3.5GHzの範囲に限定されるべきである。しかしながら、正の側で、動作範囲は、約6GHzまで単調に継続する。
【0080】
概略的に、提案された位相周波数検出装置は、−3.5GHzから+3.5GHzまでの周波数差で使用できることが、上の説明から理解できる。この実施の利点は、大きな周波数誤差をプルインできる可能性にある。また、回路の簡潔さ、および比較的低い供給電力も、低い電力消費および低い製造コストに寄与する。利点として、周波数検出器は、ゼロ出力を、周波数ロック状態のチャージポンプ回路に与える。よって、周波数変化はゼロとなり、周波数検出器からチャージポンプ回路への雑音寄与は、大幅に削減することができる。
【0081】
本発明は、上述の好適な実施形態に限定されず、バンバン特性を有するどのような周波数および/または位相検出装置にも使用できることに留意されたい。好適な実施形態は、よって、添付の特許請求の範囲内で変更することが可能である。
【図面の簡単な説明】
【0082】
【図1】図1は、本発明を実施することが可能な光トランシーバの概略ブロック図を示している。
【図2】図2は、好適な実施形態に係る検出装置が基とする、4相関器のデジタル実施を示している。
【図3】図3は、第1の好適な実施形態に係る組み合わされたチャージポンプ回路を有する周波数検出装置を示している。
【図4A】図4Aは、ダブルエッジ型ラッチマルチプレキサ構成の波形を、早いクロック信号および遅いクロック信号についてそれぞれ示している。
【図4B】図4Bは、ダブルエッジ型ラッチマルチプレキサ構成の波形を、早いクロック信号および遅いクロック信号についてそれぞれ示している。
【図5】図5は、2つの直交信号をフルレートで生成するための概略ブロック図を示している。
【図6】図6は、位相ロック状態におけるIおよびQベクトルの平衡位置のベクトル表現を示している。
【図7】図7は、好適な実施形態に係る周波数検出アルゴリズムを視覚化するためのベクトル図を示している。
【図8】図8は、ソース結合ロジックにおけるDラッチ回路を示している。
【図9】図9は、ソース結合ロジックにおけるマルチプレキサ回路を示している。
【図10】図10は、第1の好適な実施形態に係る差動チャージポンプ回路の原理を示す概略ブロック図を示している。
【図11】図11は、好適な実施形態に係るチャージポンプ回路で使用可能な、コモンモード除去原理を示す概略ブロック図を示している。
【図12】図12は、好適な実施形態に係る差動チャージポンプ回路の実施の概略回路図を示している。
【図13】図13は、好適な実施形態に係る差動チャージポンプ回路で使用可能な、コモンモード検知回路の概略回路図を示している。
【図14】図14は、好適な実施形態に係るコモンモード回路を有する差動チャージポンプ回路の概略回路図を示している。
【図15】図15は、好適な実施形態に係るトライステート制御回路を有するチャージポンプ回路の概略回路図を示している。
【図16】図16は、第2の好適な実施形態に係るチャージポンプ回路を有する検出装置の概略ブロック図を示している。
【図17】図17は、第2の好適な実施形態に係るレベルシフト機能を有する増幅回路の概略回路図を示している。
【図18】図18Aおよび図18Bは、図17の増幅回路のフィードバック増幅器およびフィードフォワード増幅器の同等回路のそれぞれの概略回路図を示している。
【図19】図19Aおよび図19Bは、第2の好適な実施形態の同相アームおよび直交アーム向けのレベルシフタ回路の概略回路図を示している。
【図20】図20は、第2の好適な実施形態の位相検出特性を示す波形図を示している。
【図21】図21は、好適な実施形態のトライステート回路の概略回路図を示している。
【図22】図22は、好適な実施形態に係る位相検出特性を示す波形図を示している。
【図23】図23は、第2の好適な実施形態の周波数検出特性を示す波形図を示している。
【図24】図24は、既知のクロック抽出およびデータ再生成回路の概略ブロック図を示している。
【図25】図25は、2つのループと自律的な周波数ロッキングとを有する既知のクロック抽出およびデータ再生成回路の概略ブロック図を示している。
【特許請求の範囲】
【請求項1】
入力信号と基準信号との間の周波数誤差を検出するための検出装置であって、
a)前記基準信号の直交成分を、前記入力信号に基づいてサンプリングし、第1のバイナリ信号を生成するための、第1のラッチ手段と、
b)前記基準信号の同相成分を、前記入力信号に基づいてサンプリングし、第2のバイナリ信号を生成するための、第2のラッチ手段と、
c)前記第1のバイナリ信号を、前記第2のバイナリ信号に基づいてサンプリングし、周波数誤差信号を生成するための、第3のラッチ手段と、
を備えることを特徴とする検出装置。
【請求項2】
前記第1のバイナリ信号が供給されるチャージポンプ回路の動作を、前記第2のバイナリ信号から得られる制御信号に応じて、選択的に抑制するための制御手段をさらに備える、ことを特徴とする請求項1に記載の検出装置。
【請求項3】
前記第1および第2のラッチ手段は、それぞれ、ダブルエッジトリガ型フリップフロップ装置を備える、ことを特徴とする請求項1または請求項2に記載の検出装置。
【請求項4】
前記ダブルエッジトリガ型のフリップフロップ装置は、前記入力信号を受信し、前記基準信号の各成分の直接バージョンおよび反転バージョンによってそれぞれ制御される、第1および第2のDラッチ回路と、前記各成分の前記反転バージョンによって制御されるマルチプレキサ回路と、を備える、ことを特徴とする請求項3に記載の検出装置。
【請求項5】
前記第3のラッチ手段は、前記第1のバイナリ信号を受信し、前記第2のバイナリ信号によって制御される、Dラッチ回路を備える、ことを特徴とする請求項1乃至請求項4のいずれかに記載の検出装置。
【請求項6】
前記基準信号は、前記入力信号から回復されるクロック信号である、ことを特徴とする請求項1乃至請求項5のいずれかに記載の検出装置。
【請求項7】
前記第1および第2のバイナリ信号は、少なくとも1つの各増幅器およびレベルシフタ回路を介して、前記チャージポンプ回路に供給される、ことを特徴とする請求項2に記載の検出装置。
【請求項8】
前記増幅回路は、それぞれ、フィードバック増幅器とフィードフォワード増幅器の組み合わせを備える、ことを特徴とする請求項7に記載の検出装置。
【請求項9】
周波数検出装置で使用するためのチャージポンプ回路であって、
a)第1および第2の差動分岐を有する差動入力回路と、
b)前記第1および第2の差動分岐にそれぞれ配置される第1および第2の電流源を変調するための変調手段と、
c)前記差動入力回路のテール電流を、前記周波数検出装置の周波数ロック状態に応じて、制御するための制御手段と、
を備えることを特徴とするチャージポンプ回路
【請求項10】
前記第1および第2の差動分岐にそれぞれ設けられ、一方の前記差動分岐の変調電流を、それぞれの他方の前記差動分岐にコピーするように構成されている、第1および第2の電流ミラー回路をさらに備える、ことを特徴とする請求項9に記載のチャージポンプ回路。
【請求項11】
前記チャージポンプ回路の出力におけるコモンモード電圧を、基準電圧と比較し、前記第1および第2の電流源を、比較結果に基づいて制御するための、コモンモード除去手段をさらに備える、ことを特徴とする請求項9または請求項10に記載のチャージポンプ回路。
【請求項12】
前記制御手段は、前記周波数ロック状態を示す制御信号に応じて、前記テール電流をスイッチングするためのスイッチング手段を備える、ことを特徴とする請求項9乃至請求項11のいずれかに記載のチャージポンプ回路。
【請求項13】
ランダムデータ用のタイミング情報を回復するための回復回路であって、
請求項1乃至請求項8のいずれかに記載の検出装置と、請求項9乃至請求項12のいずれかに記載のチャージポンプ回路と、を備え、
前記検出装置によって生成される前記周波数誤差信号が、前記チャージポンプ回路に供給され、
前記周波数ロック状態は、前記検出装置によって生成される第2のバイナリ信号を用いて示される、
ことを特徴とする回復回路。
【請求項14】
入力信号と基準信号との間の周波数誤差を検出する方法であって、
a)前記基準信号の直交成分を、前記入力信号に基づいてサンプリングし、第1のバイナリ信号を生成するステップと、
b)前記基準信号の同相成分を、前記入力信号に基づいてサンプリングし、第2のバイナリ信号を生成するステップと、
c)前記第1のバイナリ信号を、前記第2のバイナリ信号に基づいてサンプリングし、周波数誤差信号を生成するステップと、
を備えることを特徴とする方法。
【請求項15】
周波数検出装置で使用されるチャージポンプ回路を制御する方法であって、
a)前記チャージポンプ回路の差動入力回路の第1および第2の差動分岐にそれぞれ配置される第1および第2の電流源を、変調するステップと、
b)前記差動入力回路のテール電流を、前記周波数検出装置の周波数ロック状態に応じて制御するステップと、
を備えることを特徴とする方法。
【請求項1】
入力信号と基準信号との間の周波数誤差を検出するための検出装置であって、
a)前記基準信号の直交成分を、前記入力信号に基づいてサンプリングし、第1のバイナリ信号を生成するための、第1のラッチ手段と、
b)前記基準信号の同相成分を、前記入力信号に基づいてサンプリングし、第2のバイナリ信号を生成するための、第2のラッチ手段と、
c)前記第1のバイナリ信号を、前記第2のバイナリ信号に基づいてサンプリングし、周波数誤差信号を生成するための、第3のラッチ手段と、
を備えることを特徴とする検出装置。
【請求項2】
前記第1のバイナリ信号が供給されるチャージポンプ回路の動作を、前記第2のバイナリ信号から得られる制御信号に応じて、選択的に抑制するための制御手段をさらに備える、ことを特徴とする請求項1に記載の検出装置。
【請求項3】
前記第1および第2のラッチ手段は、それぞれ、ダブルエッジトリガ型フリップフロップ装置を備える、ことを特徴とする請求項1または請求項2に記載の検出装置。
【請求項4】
前記ダブルエッジトリガ型のフリップフロップ装置は、前記入力信号を受信し、前記基準信号の各成分の直接バージョンおよび反転バージョンによってそれぞれ制御される、第1および第2のDラッチ回路と、前記各成分の前記反転バージョンによって制御されるマルチプレキサ回路と、を備える、ことを特徴とする請求項3に記載の検出装置。
【請求項5】
前記第3のラッチ手段は、前記第1のバイナリ信号を受信し、前記第2のバイナリ信号によって制御される、Dラッチ回路を備える、ことを特徴とする請求項1乃至請求項4のいずれかに記載の検出装置。
【請求項6】
前記基準信号は、前記入力信号から回復されるクロック信号である、ことを特徴とする請求項1乃至請求項5のいずれかに記載の検出装置。
【請求項7】
前記第1および第2のバイナリ信号は、少なくとも1つの各増幅器およびレベルシフタ回路を介して、前記チャージポンプ回路に供給される、ことを特徴とする請求項2に記載の検出装置。
【請求項8】
前記増幅回路は、それぞれ、フィードバック増幅器とフィードフォワード増幅器の組み合わせを備える、ことを特徴とする請求項7に記載の検出装置。
【請求項9】
周波数検出装置で使用するためのチャージポンプ回路であって、
a)第1および第2の差動分岐を有する差動入力回路と、
b)前記第1および第2の差動分岐にそれぞれ配置される第1および第2の電流源を変調するための変調手段と、
c)前記差動入力回路のテール電流を、前記周波数検出装置の周波数ロック状態に応じて、制御するための制御手段と、
を備えることを特徴とするチャージポンプ回路
【請求項10】
前記第1および第2の差動分岐にそれぞれ設けられ、一方の前記差動分岐の変調電流を、それぞれの他方の前記差動分岐にコピーするように構成されている、第1および第2の電流ミラー回路をさらに備える、ことを特徴とする請求項9に記載のチャージポンプ回路。
【請求項11】
前記チャージポンプ回路の出力におけるコモンモード電圧を、基準電圧と比較し、前記第1および第2の電流源を、比較結果に基づいて制御するための、コモンモード除去手段をさらに備える、ことを特徴とする請求項9または請求項10に記載のチャージポンプ回路。
【請求項12】
前記制御手段は、前記周波数ロック状態を示す制御信号に応じて、前記テール電流をスイッチングするためのスイッチング手段を備える、ことを特徴とする請求項9乃至請求項11のいずれかに記載のチャージポンプ回路。
【請求項13】
ランダムデータ用のタイミング情報を回復するための回復回路であって、
請求項1乃至請求項8のいずれかに記載の検出装置と、請求項9乃至請求項12のいずれかに記載のチャージポンプ回路と、を備え、
前記検出装置によって生成される前記周波数誤差信号が、前記チャージポンプ回路に供給され、
前記周波数ロック状態は、前記検出装置によって生成される第2のバイナリ信号を用いて示される、
ことを特徴とする回復回路。
【請求項14】
入力信号と基準信号との間の周波数誤差を検出する方法であって、
a)前記基準信号の直交成分を、前記入力信号に基づいてサンプリングし、第1のバイナリ信号を生成するステップと、
b)前記基準信号の同相成分を、前記入力信号に基づいてサンプリングし、第2のバイナリ信号を生成するステップと、
c)前記第1のバイナリ信号を、前記第2のバイナリ信号に基づいてサンプリングし、周波数誤差信号を生成するステップと、
を備えることを特徴とする方法。
【請求項15】
周波数検出装置で使用されるチャージポンプ回路を制御する方法であって、
a)前記チャージポンプ回路の差動入力回路の第1および第2の差動分岐にそれぞれ配置される第1および第2の電流源を、変調するステップと、
b)前記差動入力回路のテール電流を、前記周波数検出装置の周波数ロック状態に応じて制御するステップと、
を備えることを特徴とする方法。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公表番号】特表2007−531443(P2007−531443A)
【公表日】平成19年11月1日(2007.11.1)
【国際特許分類】
【出願番号】特願2007−505678(P2007−505678)
【出願日】平成17年3月16日(2005.3.16)
【国際出願番号】PCT/IB2005/050924
【国際公開番号】WO2005/093955
【国際公開日】平成17年10月6日(2005.10.6)
【出願人】(590000248)コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Fターム(参考)】
【公表日】平成19年11月1日(2007.11.1)
【国際特許分類】
【出願日】平成17年3月16日(2005.3.16)
【国際出願番号】PCT/IB2005/050924
【国際公開番号】WO2005/093955
【国際公開日】平成17年10月6日(2005.10.6)
【出願人】(590000248)コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Fターム(参考)】
[ Back to top ]