2層式トランス
【課題】それぞれ少なくとも2つの巻数からなる2つのコイルを備え、2つの導電層に実現可能であって、これによりコイルの端子がこの構造の反対側に配置される、対称型トランスのための構造を提供する。
【解決手段】積層コイル構造を持つ対称型トランスは、それぞれ少なくとも2つの巻線を有する2つのコイルを備える。該構造は、4つの同じ基本エレメントを備え、各基本エレメントは、前記コイルの一部のための導電経路を提供するものである。トランスの端子は、該構造の反対側に配置されており、構造はチェーン式に容易に接続できる。本発明はまた、こうした構造を備えた半導体デバイスに関する。
【解決手段】積層コイル構造を持つ対称型トランスは、それぞれ少なくとも2つの巻線を有する2つのコイルを備える。該構造は、4つの同じ基本エレメントを備え、各基本エレメントは、前記コイルの一部のための導電経路を提供するものである。トランスの端子は、該構造の反対側に配置されており、構造はチェーン式に容易に接続できる。本発明はまた、こうした構造を備えた半導体デバイスに関する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、1次コイルと2次コイルを含み、各コイルが少なくとも2つの巻線を有する積層(stacked)コイル構造を備えた対称型トランスに関するもので、1次および2次コイルは、中間絶縁(dielectric)層によって互いに電気絶縁された第1および第2導電プレーン内に配置され、1次および2次コイルは、第1請求項の前文に従って、両者間で磁気結合が生ずるように配置される。また本発明は、こうした構造を備えた半導体デバイスに関する。
【背景技術】
【0002】
トランスはこの分野で知られており、異なるタイプの回路で使用される。小型化により、これらのトランスをオンチップで集積化することが可能になった。こうした集積トランスは、典型的にはRF回路の入力で用いられ、そこではアンテナから到来する非平衡(single ended)信号を、差動増幅器に入る前に差動信号に変換するバラン(balanced-unbalanced)として用いられる。差動信号を用いる場合、対応するコイルは、典型的にはグラウンドに接続される中間タップを有し、コイルの一方の端子は正の信号を供給し、他方の端子は負の信号を供給する。
【0003】
理想的には、これらの端子での信号は、対象の周波数範囲に渡って互いに全く反対であり、これらの振幅は同一であり、これらの位相差は全体の周波数範囲に渡って180°であることを意味する。実際には、これは必ずしもそうでないが、通常、より幾何学的対称性を備えた構造がより良好な電気的対称性を提供する。
【0004】
集積トランスは、典型的にはRF回路の出力でも用いられ、そこでは電力増幅器から到来する差動信号を、アンテナに印加される非平衡信号に変換するためのバランとして用いられる。トランスはまた、第1非平衡信号を、コイルの巻数に応じて同じ電圧または異なる電圧の第2非平衡信号に変換するためにも用いられる。トランスはまた、第1回路の差動出力を次の回路の差動入力と直流分離で接続する完全差動モードでも用いられる。
【0005】
ミリ波の周波数では、こうした集積トランスは、典型的には2つの層の1ターントランスを用いて実用化される。残念ながら、この構造は、一定のインダクタンスを得るには比較的大型にならざるを得ない。インダクタンスを増加させるには、面積または巻数あるいは両方の組合せを増加させることができる。巻数の増加は、通常、層数の増加を意味する。しかしながら、オンチップトランス、特にRF応用では、層数の実用的な限界は、通常2つに制限される。
【0006】
幾つかのトランス構造がこの分野で提案されている。米国特許第6870457号は、絶縁性の非導電層によって分離された複数の導電層を備え、分離層上の導体は、絶縁層を通るビアを用いて相互接続されている対称な積層インダクタを記載している。米国特許第6870457号に記載された構造の欠点は、2ターントランスを作成するために少なくとも3つの金属層が必要とされる点である。
【0007】
米国特許第7482904号は、オンチップトランスバランの入力端子としての1次巻線と、オンチップトランスバランの出力端子としての2次巻線とを含むオンチップトランスバランを記載している。この構造の欠点は、2×2ターンを有する提案した構造は、各巻線構造がオーバーパスまたはアンダーパスを必要とするため、2つの導電層では実現できない点である。
【0008】
米国公開第20030137381号は、構造が対称であって、任意の巻数を有することができるトランスバランを記載している。この構造の欠点は、各コイルが、必要な金属ブリッジのために2つの層を必要とするため、2×2のコイルを有するトランスが2つの導電層では実現できない点である。
【0009】
欧州特許第EP0902443号は、2つの磁気結合したコイルのプレーナ型コイル配置を記載しており、各コイルは2つの巻線を有し、配置は2つの導電プレーン内に実現される。しかしながら、このコイル構造の欠点は、2つのコイルの端子は、構造の同じ側に配置され、チェーン(chain)式に接続することが困難である点である。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】米国特許第6870457号
【特許文献2】米国特許第7482904号
【特許文献3】米国公開第20030137381号
【特許文献4】欧州特許第EP0902443号
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の目的は、それぞれ少なくとも2つの巻数からなる2つのコイルを備え、2つの導電層に実現可能であって、これによりコイルの端子がこの構造の反対側に配置される、対称型トランスのための構造を提供することである。
【課題を解決するための手段】
【0012】
この目的は、請求項1に係る対称型トランスによる本発明に従って達成される。
【0013】
さらに、本発明に係る対称型トランスは、1次および2次コイルを含み、各コイルが少なくとも2つの巻線を有し、1次および2次コイルは中間絶縁層によって互いに電気絶縁された第1および第2導電プレーン内に配置され、1次および2次コイルは互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・該構造は、4つの同じ基本エレメントを備え、各基本エレメントは、前記コイルの一部のための導電経路を提供するものであり、
・第1導電プレーンは、互いに電気絶縁された、前記基本エレメントの第1エレメントおよび前記基本エレメントの第2エレメントを備え、第1エレメントは、第1コイルの巻線の半分および第1端子を提供し、第2エレメントは、第2コイルの巻線の半分および第2端子を提供し、第1コイルの第1端子および第2コイルの第2端子は、該構造の反対側に配置されており、
・第2導電プレーンは、互いに電気絶縁された、前記基本エレメントの第3エレメントおよび前記基本エレメントの第4エレメントを備え、第3エレメントは、第2コイルの巻線の半分および第3端子を提供し、第4エレメントは、第1コイルの巻線の半分および第4端子を提供し、第1コイルの第4端子および第2コイルの第3端子は、該構造の反対側に配置されており、
・前記第1コイルの第1端子および第4端子は、該構造の同じ側に配置されており、
・前記第2コイルの第2端子および第3端子は、該構造の同じ側に配置されており、
・第1基本エレメントの端部は、絶縁層を通る第1接続部によって第4基本エレメントの端部と電気接続されており、
・第2基本エレメントの端部は、絶縁層を通る第2接続部によって第3基本エレメントの端部と電気接続されている。
【0014】
上述のように2つの導電層に配置されて相互接続された4つの同じ基本エレメントを備えた構造を設けることによって、それぞれ少なくとも2つの巻線からなる2つのコイルを備え、コイルの端子が該構造の反対側に配置された対称型トランスのための構造が提供される。
【0015】
4つの同じ基本エレメントを用いることによって、トランスのレイアウトが簡略化でき、より電気的かつ幾何学的な対称性を備えた構造を達成できる。
【0016】
各基本エレメントがコイルの巻線の半分を提供し、各コイルが、直列接続された2つの基本エレメントを備えているため、各コイルの電気的かつ幾何学的な中間点が明確に規定される。
【0017】
本発明の構造において、各コイルは、2つの導電プレーンを分離する絶縁層を通る1つだけの相互接続を有しており、これにより、より大きな内部エリアを持つコイルおよび、より良好な電気特性を持つ構造をもたらす。
【0018】
さらに、本構造の幾何形状は、巻数を、利用可能な空間だけで制限される任意の実用的な数に増加させるように容易に適合できる。
【0019】
好ましい実施形態において、本発明の構造は、構造の中心を通過する、互いに垂直な3つの軸の周りに幾何学的に対称である。第1の可能な対称軸は、導電プレーンに対して垂直である。第2の可能な対称軸は、絶縁層内に配置され、第1および第2接続部を通過する。第3の可能な対称軸は、絶縁層内に配置され、第1および第2接続部の間の中間を通過する。構造の中心を通過する3つの対称軸を持つことは、構造の幾何学的な対称性がより高くなり、電気的な対称性も高くなるという利点を有する。
【0020】
好ましい実施形態において、本発明の対称型トランスの第1コイルは、第1接続部に配置された第1中間タップを含み、第1コイルの端子を差動ポートとして使用することが可能になる。本発明の対称型トランスの第2コイルは、第2接続部に配置された第2中間タップを含み、第2コイルの端子を差動ポートとして使用することが可能になる。
【0021】
第1および第2コイルの中間が明確に規定されるため、各コイルの中間タップの位置も明確になる。1つ又は両方の中間タップをコモンモード電圧に接続することによって、対応するポートの端子が差動信号のために使用できる。
【0022】
本発明はまた、上述のような集積対称型トランスを備える半導体デバイスに関するものであり、デバイスの金属プレーンがトランスの導電プレーンとして用いられる。
【0023】
本発明のトランスは、2つの導電プレーンだけに配置されるため、2つの金属プレーンだけを用いてトランスのオンチップ集積化が実現できる。高品質のトランスでは、コイル導体の抵抗は可能な限り低くすべきである。金属プレーンは、これによく適している。
【0024】
好ましい実施形態において、半導体デバイスはCMOS技術で実現され、電源プレーン及び/又はグラウンドプレーンは、金属プレーンとして用いられる。標準のCMOS技術における電源プレーン及び/又はグラウンドプレーンは、他の金属プレーンより厚いため、所定幅のトラックはこれらのより厚いプレーン内で抵抗が小さく、より良好な電気特性が得られる。このことは、異なる厚さの金属層を有する他の技術について当てはまる。
【0025】
好ましい実施形態において、半導体デバイスは薄膜技術で実現され、電源プレーン及び/又はグラウンドプレーンは、金属プレーンとして用いられる。
【図面の簡単な説明】
【0026】
本発明は、下記の説明および添付図面を用いてさらに説明する。
【図1A】それぞれ2ターンの2つのコイルを有する、本発明に係るトランスの好ましい実施形態の斜視図である。
【図1B】図1Aのトランスで用いられる基本エレメントの幾何形状を示す。
【図1C】図1Bの2つの基本エレメントが、どのように2つの層に位置決めされ、端部で相互接続されて、2つの巻線および2つの端子を有するコイルを形成するかを示す。
【図1D】図1Aのトランスの一方の金属層を示す。それは、2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図1E】図1Aのトランスの他方の金属層を示す。それは、他の2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図2A】それぞれ4ターンの2つのコイルを有する、本発明に係るトランスの好ましい実施形態の斜視図である。
【図2B】図2Aのトランスで用いられる基本エレメントの幾何形状を示す。
【図2C】図2Aのトランスの一方の金属層を示す。それは、2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図2D】図2Aのトランスの他方の金属層を示す。それは、他の2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図3A】本発明に係る、2つの巻線からなる2つのコイルを有するトランスのためのシミュレーション構造を示す。
【図3B】先行技術の構造に係る、2つの巻線からなる2つのコイルを有するトランスのためのシミュレーション構造を示す。
【図4A】バラン構成での図3Aのトランス構造についてのSパラメータを示す。
【図4B】バラン構成での図3Aのトランス構造についてのSパラメータを示す。
【図4C】図4C〜図4Hは、図3Aと図3Bの構造についてのRFおよび電気的シミュレーション結果を示し、図4Cは振幅の不平衡(imbalance)を示す。
【図4D】位相の不平衡(imbalance)を示す。
【図4E】図3Aと図3Bのシミュレーション構造のコイルのインダクタンスを示す。
【図4F】図3Aと図3Bのシミュレーション構造のコイルの相互インダクタンスを示す。
【図4G】図3Aと図3Bのシミュレーション構造のコイルの結合係数kを示す。
【図4H】図3Aと図3Bのシミュレーション構造のトランス構成(差動信号)での構造の挿入損失を示す。
【図5】典型的なCMOS金属層の積層構造を示す。
【発明を実施するための形態】
【0027】
本発明は、特定の実施形態について一定の図面を参照して詳細に説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本発明の実際の具体化に必ずしも対応していない。
【0028】
さらに、説明および請求項での用語「第1」「第2」「第3」などは、類似の要素を区別するための使用しており、必ずしも連続した順または時間順を記述するためではない。こうした用語は、適切な状況下で交換可能であり、本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。
【0029】
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
【0030】
請求項で用いた用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。そして「手段A,Bを備えるデバイス」という表現の範囲は、構成要素A,Bだけからなるデバイスに限定すべきでない。本発明に関して、デバイスの関連した構成要素だけがA,Bであることを意味する。
【0031】
本発明は、オーバーパスの下方の第3の層を必要としない、2つの導電プレーン内に実現可能なオンチップトランスの構造1に関する。図1Aは、それぞれ2ターンの2つのコイルS1,S2を有する、本発明に係るトランスの好ましい実施形態の斜視図である。トランスは、中間絶縁層によって互いに電気絶縁された第1および第2導電プレーン内に配置された1次および2次コイルS1,S2を備え、1次および2次コイルS1,S2は互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・構造1は、図1Bに示すように、4つの同じ基本エレメントB1,B2,B3,B4を備え、各基本エレメントは、前記コイルS1,S2の一部のための導電経路を提供するものであり、
・第1導電プレーンは、図1Dに示すように、互いに電気絶縁された、前記基本エレメントの第1エレメントB1および前記基本エレメントの第2エレメントB2を備え、第1エレメントB1は、第1コイルS1の巻線の半分および第1端子T1を提供し、第2エレメントB2は、第2コイルS2の巻線の半分および第2端子T2を提供し、第1コイルの第1端子T1および第2コイルの第2端子T2は、構造1の反対側に配置されており、
・第2導電プレーンは、図1Eに示すように、互いに電気絶縁された、前記基本エレメントの第3エレメントB3および前記基本エレメントの第4エレメントB4を備え、第3エレメントB3は、第2コイルS2の巻線の半分および第3端子T3を提供し、第4エレメントB4は、第1コイルS1の巻線の半分および第4端子T4を提供し、第1コイルの第4端子T4および第2コイルの第3端子T3は、構造1の反対側に配置されており、
・前記第1コイルの第1端子T1および第4端子T4は、構造1の同じ側に配置されており、
・前記第2コイルの第2端子T2および第3端子T3は、構造1の同じ側に配置されており、
・第1基本エレメントB1の端部E1は、絶縁層を通る第1接続部M1によって第4基本エレメントB4の端部E4と電気接続されており、
・第2基本エレメントB2の端部E2は、絶縁層を通る第2接続部M2によって第3基本エレメントB3の端部E3と電気接続されている。
【0032】
コイルによって囲まれた内部エリアおよび図1Aの構造の外部エリアは、本質的に正方形であるが、該構造は他の形状、例えば、長方形、円形、六角形、八角形、または当業者に知られた他の形状、に容易に変更できる。
【0033】
この積層コイル構造の利点は、2つのコイルの端子(S1のT1,T4、S2のT2,T3)が構造の反対側に配置され、トランスをチェーン(chain)式に接続することが容易になる点である。こうしたチェーンの例は、次の3つの要素を含むであろう。1)第1トランスが第1バランとして機能し、到来する非平衡アンテナ信号を差動信号に変換する。2)信号処理回路が差動信号を入力として用いて、差動出力信号を発生する。3)第2トランスが第2バランとして機能し、差動出力信号をアンテナ用の非平衡出力信号に変換する。
【0034】
図1Bは、図1Aのトランス構造で用いられる基本エレメントB1,B2,B3,B4の幾何形状を示す。各基本エレメントは、トランス構造1の1つの端子を提供する。
【0035】
図1Cは、図1Bの2つの基本エレメントB2,B3が、どのように2つの層に位置決めされ、導電層間の絶縁層を通って端部E2,E3で相互接続されて、相互接続はM2で表され、2つの巻線および2つの端子T2,T3を有するコイルS2を形成し、1つが各導電プレーン内にあるかを示す。端部E2,E3の間の相互接続は、例えば、絶縁層を通る導電ビアを用いて実現できる。コイルごとに必要な相互接続箇所M2が1つだけ存在し、コイル及び/又は構造のより良好な電気特性をもたらすことに留意する。
【0036】
端子T2,T3を別々のプレーンに配置することは、この構造を他の回路と相互接続する問題を形成しない。
【0037】
図1Aと図1Cを比較すると、図1Aのトランス構造1は、実際、図1Cに示す2つのインターリーブ配列のコイル構造を含むが、垂直軸Zの周りに180°回転していることが判る。
【0038】
図1Dと図1Eは、図1Aのトランスの1つの導電層をそれぞれ示しており、この場合、図1Dは下側層として用い、図1Eは上側層として用いている。しかし、その代替構成も可能である。各導電層は、2つの基本エレメントB1,B2とB3,B4を有し、各コイルS1,S2につき1つであることが判る。
【0039】
図2Aは、各コイルS1,S2が4ターンを有する、本発明に係るトランス構造1を示す。この例は、本発明のトランス構造1の幾何形状は、巻数を増加させるのに容易に適合できることを示す。2または4とは別の巻数、例えば、3,5,6またはこれより多い巻数も可能である。
【0040】
本発明に係る、2ターンより多いトランス構造1についての基本形状B1,B2,B3,B4を生成する実際の方法は、図1DのポイントT1,T2からスタートして、各導電層が巻数の半分を提供することを念頭において所望の巻数に到達するまで、構造の周りに追加の導電経路を配置する。これは、図1Dの基本形状の両方について同時に行う必要がある。両方のコイルについての経路がインターリーブ配列され、上方交差または下方交差を回避しているためである。
【0041】
図2Cと図2Dは、その結果が、それぞれ4ターンのコイルS1,S2のための2つの基本形状B1,B2とB3,B4についてどのように見えるかを示す。図2Aは、構造1に対応する3次元斜視図を示し、図2Bは、この構造についての単一の基本エレメントB1,B2,B3,B4の形状を示す。インダクタンスがコイル巻数の2乗に比例して増加するため、この構造のコイルS1,S2は、極めて高いQ値(Q factor)を有することができる。
【0042】
図1Aの構造は、構造1の中心Cを通過し、互いに垂直な3つの軸X,Y,Zの周りに幾何学的に対称であることが判る。第1の可能な対称軸Zは、導電プレーンに対して垂直である。第2の可能な対称軸Xは、絶縁層内に配置され、第1および第2接続部M1,M2を通過する。第3の可能な対称軸Yは、絶縁層内に配置され、第1および第2接続部M1,M2の間の中間を通過する。
【0043】
図1Aは、構造1の中心Cを通過するこれらの対称軸を示す。構造1をこれらの対称軸のいずれかについて180°回転した場合、同一の構造が得られる。YZ面、XZ面またはXY面についてこの構造を鏡に映した(mirroring)場合、本質的に同じ電気特性を持つ構造が得られるが、端子は他の面に配置されるであろう。
【0044】
図1Aは、本発明の対称型トランス1の第1コイルS1は、第1接続部M1に配置された第1中間タップを含み、第1コイルS1の端子T1,T4が差動ポートとして使用できることを示す。同様に、トランスの第2コイルS2も第2接続部M2に配置された第2中間タップを含み、第2コイルS2の端子T2,T3が差動ポートとして使用できることを示す。
【0045】
コイルの中間タップが、コモンモード電圧、例えば、グラウンドの電源に接続された場合、端子での信号は差動信号として使用可能であり、一方の端子が正の信号を供給し、他方の端子が負の信号を供給することを意味する。コイルの2つの端子の組合せは、ポートと称される。この構造の一方のポートが差動モードで用いられ、他方のポートが非平衡モードで用いられた場合、この構造はバラン(balanced-unbalanced)と称される。本発明の構造は、コモンモード電圧に接続される中間タップが無いもの、1つの中間タップが接続されるもの、または両方の中間タップが接続されるもので使用可能であり、これによりコモンモード電圧は、各中間タップごとに別々にできる。一例として、両方の中間タップがビアを介してグラウンド、実際には、例えば、トランス構造の下方に位置するアルミニウムプレーンまたは銅プレーンに接続される。
【0046】
本発明はまた、上述のような集積対称型トランスを備える半導体デバイスに関するものであり、デバイスの金属プレーンがトランスの導電プレーンとして用いられる。
【0047】
本発明のトランスは、2つの導電層内だけに配置されるため、2つの金属プレーンだけを用いてトランスのオンチップ集積化が実現できる。高品質のトランスでは、コイル導体の抵抗は可能な限り低くすべきである。高い導電率を有する金属プレーンは、これによく適している。
【0048】
好ましい実施形態において、半導体デバイスはCMOS技術で実現され、いわゆる「電源プレーン及び/又はグラウンドプレーン」は、トランスのコイル用の導電プレーンとして用いられる。図5は、典型的な最新のデジタルCMOS層の積層構造を示し、基板層32、例えば、シリコンを有し、その上方には、基板から電気絶縁され、絶縁層によって互いに電気絶縁された、例えば、T2=0.30μm厚の5つの金属層31を有し、その上部には、絶縁層によって分離された、例えば、T2=0.9μm厚の2つの追加の金属層30を有する。これらの層30は、典型的には、デジタル回路のGNDプレーンおよびVDDプレーンとして用いられる。従って、ここで説明するように、これらが異なる目的で用いられる場合であっても、通常は「電源プレーン及び/又はグラウンドプレーン」と称される。
【0049】
本発明に係る内蔵トランスを有するRFICにおいて、トランス構造は、これらのより厚い金属層30に配置するのが最善である。厚さがより大きくなると、所定幅のトラックがこれらの層30で小さな抵抗を有するようになり、より良好なコイルQ値と少ない抵抗損失をもたらす。換言すると、これらのより厚いプレーンで実現されるトランスは、他の金属層31で実現される同じ幾何形状のトランスよりも良好な電気特性を有するようになる。
【0050】
これは、たとえは、薄膜技術のような、異なる厚さの金属層が用いられる他の半導体技術にも当てはまり、より厚い金属プレーンにトランスを埋め込むことが有利である。
【0051】
図3Aは、2つの巻線からなる2つのコイルを有する、本発明に係る構造を示すもので、CMOS技術における実際の60GHzRFチップ応用では下記の寸法を有する。
・外部正方形の寸法:25μm×25μm
・内部正方形の寸法:15μm×15μm
・導体幅:2μm
・導体間隔:1μm
・金属層の厚さT1(図5):0.9μm
・金属層の間隔:0.6μm
【0052】
しかしながら、当業者は、これらのパラメータを、使用する技術によって許容される任意の寸法に変更することが可能であり、このシミュレーションで用いた数字より小さくまたは大きくすることができる。
【0053】
ミリ波の応用では、外部正方形の寸法は、例えば、50μm×50μmになる。この構造をPCBレイアウトで実現した場合、金属層間の距離は、例えば、100μmになる。
【0054】
図3Aの構造の電気的性能についてシミュレーションを行い、その結果を、それぞれ2つの巻線を持つ2つのコイルを有する、同等なサイズの先行技術の構造の性能のシミュレーションと比較する。図3Bは、欧州特許第EP0902443号の図7に係る先行技術の構造のシミュレーション構造を示す。異なるトポロジーを要求する異なる構造に起因して、内部エリアが長方形であって、僅かに小さい15μm×12μmである点を除いて、全てのパラメータを図3Aの構造と等しくなるように選定している。
【0055】
シミュレーション結果は、図4A〜図4Hに示している。バランのパラメータは、主要なバラン製造者の応用ノートおよびルール(AN20-001 from Mini-Circuits - http://www.minicircuits.com/pages/pdfs/howxfmerwork.pdf)に従って評価ており、これは参照によりここに組み込まれる。
【0056】
パラメータ抽出(インダクタンス、カップリング)は、文献(Vaesen, K.; Carchon, G.; de Raedt, W.; Beyne, E., "Area Optimized Thin Film Coupled Inductor Band Pass Filters with Integrated Baluns," Electronics Packaging Technology Conference, 2008. EPTC 2008. 10th , vol., no., pp.260-264, 9-12 Dec. 2008 URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=4763444&isnumber=4763398)に従って行っており、これは参照によりここに組み込まれる。寸法、ライン幅、ライン間隔、金属厚さ、材料パラメータは、両方の場合で同一であった。
【0057】
金属層No.6〜7(図5中の符号30)での絶縁層はε=4.2であり、金属層No.1〜5(図5中の符号31)での絶縁層はε=2.5である。
【0058】
電気的シミュレーションは、工業標準ソフトウエア(ADS of Agilent (version 2008u2))で行った。トランスパラメータ(インダクタンス、カップリング、挿入損失)は、非接続(フローティング)の中間タップを持つ完全差動トランスをシミュレーションして導出した。中間タップのグラウンド接続は、シミュレーション結果を変化させない。平衡パラメータ(振幅および位相)は、一方の入力端子がグラウンドに接続され、中間タップもグラウンドに接続されたバラン構成で抽出した。シミュレーション結果を図4C〜図4Hに示す。
【0059】
図4Aと図4Bは、バラン構成での図3Aの構造についてのSパラメータを示す。カーブ10は、dB(S(3,1))を示し、カーブ11は、dB(S(2,1))を示し、カーブ12は、位相(S(3,1))を示し、カーブ13は、位相(S(2,1))を示す。グラフに示すように、正の信号および負の信号についての振幅カーブはほぼ同一であり、位相カーブは180°シフトに極めて接近している。これは構造の電気的対称性を示している。
【0060】
図4C〜図4Hにおいて、実線は、図3Aに係る本発明の構造についてのカーブであり、破線は、図3Bに係る先行技術の構造についてのカーブである。シミュレーション結果は、本発明に係る構造の性能は、先行技術の構造の性能と少なくとも同程度に良好であることを示しているが、端子が構造の反対側に配置されるという利点を追加している。
【0061】
図4Cと図4Dは、完全な幾何学的構造について予想されるように、極めて低い振幅および位相の不平衡を示す。小さな不平衡は、構造自体に起因するものでなく、例えば、基板および金属層など、構造の環境との寄生結合によって生ずる寄生効果に起因している。図4C中のカーブの比較は、60Hzにおいて、本発明の構造の振幅不平衡は、先行技術の構造よりかなり低いことを示しており、これは好ましいものである。図4Eは、本発明の構造のコイルのインダクタンスは、60GHzにおいて、先行技術の構造より高いことを示しており、所定のインダクタンス値に関して、本発明の構造の寸法は先行技術の構造より僅かに小さく、本発明の構造を用いることによってスペースが節約できたことを意味する。
【技術分野】
【0001】
本発明は、1次コイルと2次コイルを含み、各コイルが少なくとも2つの巻線を有する積層(stacked)コイル構造を備えた対称型トランスに関するもので、1次および2次コイルは、中間絶縁(dielectric)層によって互いに電気絶縁された第1および第2導電プレーン内に配置され、1次および2次コイルは、第1請求項の前文に従って、両者間で磁気結合が生ずるように配置される。また本発明は、こうした構造を備えた半導体デバイスに関する。
【背景技術】
【0002】
トランスはこの分野で知られており、異なるタイプの回路で使用される。小型化により、これらのトランスをオンチップで集積化することが可能になった。こうした集積トランスは、典型的にはRF回路の入力で用いられ、そこではアンテナから到来する非平衡(single ended)信号を、差動増幅器に入る前に差動信号に変換するバラン(balanced-unbalanced)として用いられる。差動信号を用いる場合、対応するコイルは、典型的にはグラウンドに接続される中間タップを有し、コイルの一方の端子は正の信号を供給し、他方の端子は負の信号を供給する。
【0003】
理想的には、これらの端子での信号は、対象の周波数範囲に渡って互いに全く反対であり、これらの振幅は同一であり、これらの位相差は全体の周波数範囲に渡って180°であることを意味する。実際には、これは必ずしもそうでないが、通常、より幾何学的対称性を備えた構造がより良好な電気的対称性を提供する。
【0004】
集積トランスは、典型的にはRF回路の出力でも用いられ、そこでは電力増幅器から到来する差動信号を、アンテナに印加される非平衡信号に変換するためのバランとして用いられる。トランスはまた、第1非平衡信号を、コイルの巻数に応じて同じ電圧または異なる電圧の第2非平衡信号に変換するためにも用いられる。トランスはまた、第1回路の差動出力を次の回路の差動入力と直流分離で接続する完全差動モードでも用いられる。
【0005】
ミリ波の周波数では、こうした集積トランスは、典型的には2つの層の1ターントランスを用いて実用化される。残念ながら、この構造は、一定のインダクタンスを得るには比較的大型にならざるを得ない。インダクタンスを増加させるには、面積または巻数あるいは両方の組合せを増加させることができる。巻数の増加は、通常、層数の増加を意味する。しかしながら、オンチップトランス、特にRF応用では、層数の実用的な限界は、通常2つに制限される。
【0006】
幾つかのトランス構造がこの分野で提案されている。米国特許第6870457号は、絶縁性の非導電層によって分離された複数の導電層を備え、分離層上の導体は、絶縁層を通るビアを用いて相互接続されている対称な積層インダクタを記載している。米国特許第6870457号に記載された構造の欠点は、2ターントランスを作成するために少なくとも3つの金属層が必要とされる点である。
【0007】
米国特許第7482904号は、オンチップトランスバランの入力端子としての1次巻線と、オンチップトランスバランの出力端子としての2次巻線とを含むオンチップトランスバランを記載している。この構造の欠点は、2×2ターンを有する提案した構造は、各巻線構造がオーバーパスまたはアンダーパスを必要とするため、2つの導電層では実現できない点である。
【0008】
米国公開第20030137381号は、構造が対称であって、任意の巻数を有することができるトランスバランを記載している。この構造の欠点は、各コイルが、必要な金属ブリッジのために2つの層を必要とするため、2×2のコイルを有するトランスが2つの導電層では実現できない点である。
【0009】
欧州特許第EP0902443号は、2つの磁気結合したコイルのプレーナ型コイル配置を記載しており、各コイルは2つの巻線を有し、配置は2つの導電プレーン内に実現される。しかしながら、このコイル構造の欠点は、2つのコイルの端子は、構造の同じ側に配置され、チェーン(chain)式に接続することが困難である点である。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】米国特許第6870457号
【特許文献2】米国特許第7482904号
【特許文献3】米国公開第20030137381号
【特許文献4】欧州特許第EP0902443号
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の目的は、それぞれ少なくとも2つの巻数からなる2つのコイルを備え、2つの導電層に実現可能であって、これによりコイルの端子がこの構造の反対側に配置される、対称型トランスのための構造を提供することである。
【課題を解決するための手段】
【0012】
この目的は、請求項1に係る対称型トランスによる本発明に従って達成される。
【0013】
さらに、本発明に係る対称型トランスは、1次および2次コイルを含み、各コイルが少なくとも2つの巻線を有し、1次および2次コイルは中間絶縁層によって互いに電気絶縁された第1および第2導電プレーン内に配置され、1次および2次コイルは互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・該構造は、4つの同じ基本エレメントを備え、各基本エレメントは、前記コイルの一部のための導電経路を提供するものであり、
・第1導電プレーンは、互いに電気絶縁された、前記基本エレメントの第1エレメントおよび前記基本エレメントの第2エレメントを備え、第1エレメントは、第1コイルの巻線の半分および第1端子を提供し、第2エレメントは、第2コイルの巻線の半分および第2端子を提供し、第1コイルの第1端子および第2コイルの第2端子は、該構造の反対側に配置されており、
・第2導電プレーンは、互いに電気絶縁された、前記基本エレメントの第3エレメントおよび前記基本エレメントの第4エレメントを備え、第3エレメントは、第2コイルの巻線の半分および第3端子を提供し、第4エレメントは、第1コイルの巻線の半分および第4端子を提供し、第1コイルの第4端子および第2コイルの第3端子は、該構造の反対側に配置されており、
・前記第1コイルの第1端子および第4端子は、該構造の同じ側に配置されており、
・前記第2コイルの第2端子および第3端子は、該構造の同じ側に配置されており、
・第1基本エレメントの端部は、絶縁層を通る第1接続部によって第4基本エレメントの端部と電気接続されており、
・第2基本エレメントの端部は、絶縁層を通る第2接続部によって第3基本エレメントの端部と電気接続されている。
【0014】
上述のように2つの導電層に配置されて相互接続された4つの同じ基本エレメントを備えた構造を設けることによって、それぞれ少なくとも2つの巻線からなる2つのコイルを備え、コイルの端子が該構造の反対側に配置された対称型トランスのための構造が提供される。
【0015】
4つの同じ基本エレメントを用いることによって、トランスのレイアウトが簡略化でき、より電気的かつ幾何学的な対称性を備えた構造を達成できる。
【0016】
各基本エレメントがコイルの巻線の半分を提供し、各コイルが、直列接続された2つの基本エレメントを備えているため、各コイルの電気的かつ幾何学的な中間点が明確に規定される。
【0017】
本発明の構造において、各コイルは、2つの導電プレーンを分離する絶縁層を通る1つだけの相互接続を有しており、これにより、より大きな内部エリアを持つコイルおよび、より良好な電気特性を持つ構造をもたらす。
【0018】
さらに、本構造の幾何形状は、巻数を、利用可能な空間だけで制限される任意の実用的な数に増加させるように容易に適合できる。
【0019】
好ましい実施形態において、本発明の構造は、構造の中心を通過する、互いに垂直な3つの軸の周りに幾何学的に対称である。第1の可能な対称軸は、導電プレーンに対して垂直である。第2の可能な対称軸は、絶縁層内に配置され、第1および第2接続部を通過する。第3の可能な対称軸は、絶縁層内に配置され、第1および第2接続部の間の中間を通過する。構造の中心を通過する3つの対称軸を持つことは、構造の幾何学的な対称性がより高くなり、電気的な対称性も高くなるという利点を有する。
【0020】
好ましい実施形態において、本発明の対称型トランスの第1コイルは、第1接続部に配置された第1中間タップを含み、第1コイルの端子を差動ポートとして使用することが可能になる。本発明の対称型トランスの第2コイルは、第2接続部に配置された第2中間タップを含み、第2コイルの端子を差動ポートとして使用することが可能になる。
【0021】
第1および第2コイルの中間が明確に規定されるため、各コイルの中間タップの位置も明確になる。1つ又は両方の中間タップをコモンモード電圧に接続することによって、対応するポートの端子が差動信号のために使用できる。
【0022】
本発明はまた、上述のような集積対称型トランスを備える半導体デバイスに関するものであり、デバイスの金属プレーンがトランスの導電プレーンとして用いられる。
【0023】
本発明のトランスは、2つの導電プレーンだけに配置されるため、2つの金属プレーンだけを用いてトランスのオンチップ集積化が実現できる。高品質のトランスでは、コイル導体の抵抗は可能な限り低くすべきである。金属プレーンは、これによく適している。
【0024】
好ましい実施形態において、半導体デバイスはCMOS技術で実現され、電源プレーン及び/又はグラウンドプレーンは、金属プレーンとして用いられる。標準のCMOS技術における電源プレーン及び/又はグラウンドプレーンは、他の金属プレーンより厚いため、所定幅のトラックはこれらのより厚いプレーン内で抵抗が小さく、より良好な電気特性が得られる。このことは、異なる厚さの金属層を有する他の技術について当てはまる。
【0025】
好ましい実施形態において、半導体デバイスは薄膜技術で実現され、電源プレーン及び/又はグラウンドプレーンは、金属プレーンとして用いられる。
【図面の簡単な説明】
【0026】
本発明は、下記の説明および添付図面を用いてさらに説明する。
【図1A】それぞれ2ターンの2つのコイルを有する、本発明に係るトランスの好ましい実施形態の斜視図である。
【図1B】図1Aのトランスで用いられる基本エレメントの幾何形状を示す。
【図1C】図1Bの2つの基本エレメントが、どのように2つの層に位置決めされ、端部で相互接続されて、2つの巻線および2つの端子を有するコイルを形成するかを示す。
【図1D】図1Aのトランスの一方の金属層を示す。それは、2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図1E】図1Aのトランスの他方の金属層を示す。それは、他の2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図2A】それぞれ4ターンの2つのコイルを有する、本発明に係るトランスの好ましい実施形態の斜視図である。
【図2B】図2Aのトランスで用いられる基本エレメントの幾何形状を示す。
【図2C】図2Aのトランスの一方の金属層を示す。それは、2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図2D】図2Aのトランスの他方の金属層を示す。それは、他の2つの基本エレメントを備え、各コイルにつき1つであることが判る。
【図3A】本発明に係る、2つの巻線からなる2つのコイルを有するトランスのためのシミュレーション構造を示す。
【図3B】先行技術の構造に係る、2つの巻線からなる2つのコイルを有するトランスのためのシミュレーション構造を示す。
【図4A】バラン構成での図3Aのトランス構造についてのSパラメータを示す。
【図4B】バラン構成での図3Aのトランス構造についてのSパラメータを示す。
【図4C】図4C〜図4Hは、図3Aと図3Bの構造についてのRFおよび電気的シミュレーション結果を示し、図4Cは振幅の不平衡(imbalance)を示す。
【図4D】位相の不平衡(imbalance)を示す。
【図4E】図3Aと図3Bのシミュレーション構造のコイルのインダクタンスを示す。
【図4F】図3Aと図3Bのシミュレーション構造のコイルの相互インダクタンスを示す。
【図4G】図3Aと図3Bのシミュレーション構造のコイルの結合係数kを示す。
【図4H】図3Aと図3Bのシミュレーション構造のトランス構成(差動信号)での構造の挿入損失を示す。
【図5】典型的なCMOS金属層の積層構造を示す。
【発明を実施するための形態】
【0027】
本発明は、特定の実施形態について一定の図面を参照して詳細に説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本発明の実際の具体化に必ずしも対応していない。
【0028】
さらに、説明および請求項での用語「第1」「第2」「第3」などは、類似の要素を区別するための使用しており、必ずしも連続した順または時間順を記述するためではない。こうした用語は、適切な状況下で交換可能であり、本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。
【0029】
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
【0030】
請求項で用いた用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。そして「手段A,Bを備えるデバイス」という表現の範囲は、構成要素A,Bだけからなるデバイスに限定すべきでない。本発明に関して、デバイスの関連した構成要素だけがA,Bであることを意味する。
【0031】
本発明は、オーバーパスの下方の第3の層を必要としない、2つの導電プレーン内に実現可能なオンチップトランスの構造1に関する。図1Aは、それぞれ2ターンの2つのコイルS1,S2を有する、本発明に係るトランスの好ましい実施形態の斜視図である。トランスは、中間絶縁層によって互いに電気絶縁された第1および第2導電プレーン内に配置された1次および2次コイルS1,S2を備え、1次および2次コイルS1,S2は互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・構造1は、図1Bに示すように、4つの同じ基本エレメントB1,B2,B3,B4を備え、各基本エレメントは、前記コイルS1,S2の一部のための導電経路を提供するものであり、
・第1導電プレーンは、図1Dに示すように、互いに電気絶縁された、前記基本エレメントの第1エレメントB1および前記基本エレメントの第2エレメントB2を備え、第1エレメントB1は、第1コイルS1の巻線の半分および第1端子T1を提供し、第2エレメントB2は、第2コイルS2の巻線の半分および第2端子T2を提供し、第1コイルの第1端子T1および第2コイルの第2端子T2は、構造1の反対側に配置されており、
・第2導電プレーンは、図1Eに示すように、互いに電気絶縁された、前記基本エレメントの第3エレメントB3および前記基本エレメントの第4エレメントB4を備え、第3エレメントB3は、第2コイルS2の巻線の半分および第3端子T3を提供し、第4エレメントB4は、第1コイルS1の巻線の半分および第4端子T4を提供し、第1コイルの第4端子T4および第2コイルの第3端子T3は、構造1の反対側に配置されており、
・前記第1コイルの第1端子T1および第4端子T4は、構造1の同じ側に配置されており、
・前記第2コイルの第2端子T2および第3端子T3は、構造1の同じ側に配置されており、
・第1基本エレメントB1の端部E1は、絶縁層を通る第1接続部M1によって第4基本エレメントB4の端部E4と電気接続されており、
・第2基本エレメントB2の端部E2は、絶縁層を通る第2接続部M2によって第3基本エレメントB3の端部E3と電気接続されている。
【0032】
コイルによって囲まれた内部エリアおよび図1Aの構造の外部エリアは、本質的に正方形であるが、該構造は他の形状、例えば、長方形、円形、六角形、八角形、または当業者に知られた他の形状、に容易に変更できる。
【0033】
この積層コイル構造の利点は、2つのコイルの端子(S1のT1,T4、S2のT2,T3)が構造の反対側に配置され、トランスをチェーン(chain)式に接続することが容易になる点である。こうしたチェーンの例は、次の3つの要素を含むであろう。1)第1トランスが第1バランとして機能し、到来する非平衡アンテナ信号を差動信号に変換する。2)信号処理回路が差動信号を入力として用いて、差動出力信号を発生する。3)第2トランスが第2バランとして機能し、差動出力信号をアンテナ用の非平衡出力信号に変換する。
【0034】
図1Bは、図1Aのトランス構造で用いられる基本エレメントB1,B2,B3,B4の幾何形状を示す。各基本エレメントは、トランス構造1の1つの端子を提供する。
【0035】
図1Cは、図1Bの2つの基本エレメントB2,B3が、どのように2つの層に位置決めされ、導電層間の絶縁層を通って端部E2,E3で相互接続されて、相互接続はM2で表され、2つの巻線および2つの端子T2,T3を有するコイルS2を形成し、1つが各導電プレーン内にあるかを示す。端部E2,E3の間の相互接続は、例えば、絶縁層を通る導電ビアを用いて実現できる。コイルごとに必要な相互接続箇所M2が1つだけ存在し、コイル及び/又は構造のより良好な電気特性をもたらすことに留意する。
【0036】
端子T2,T3を別々のプレーンに配置することは、この構造を他の回路と相互接続する問題を形成しない。
【0037】
図1Aと図1Cを比較すると、図1Aのトランス構造1は、実際、図1Cに示す2つのインターリーブ配列のコイル構造を含むが、垂直軸Zの周りに180°回転していることが判る。
【0038】
図1Dと図1Eは、図1Aのトランスの1つの導電層をそれぞれ示しており、この場合、図1Dは下側層として用い、図1Eは上側層として用いている。しかし、その代替構成も可能である。各導電層は、2つの基本エレメントB1,B2とB3,B4を有し、各コイルS1,S2につき1つであることが判る。
【0039】
図2Aは、各コイルS1,S2が4ターンを有する、本発明に係るトランス構造1を示す。この例は、本発明のトランス構造1の幾何形状は、巻数を増加させるのに容易に適合できることを示す。2または4とは別の巻数、例えば、3,5,6またはこれより多い巻数も可能である。
【0040】
本発明に係る、2ターンより多いトランス構造1についての基本形状B1,B2,B3,B4を生成する実際の方法は、図1DのポイントT1,T2からスタートして、各導電層が巻数の半分を提供することを念頭において所望の巻数に到達するまで、構造の周りに追加の導電経路を配置する。これは、図1Dの基本形状の両方について同時に行う必要がある。両方のコイルについての経路がインターリーブ配列され、上方交差または下方交差を回避しているためである。
【0041】
図2Cと図2Dは、その結果が、それぞれ4ターンのコイルS1,S2のための2つの基本形状B1,B2とB3,B4についてどのように見えるかを示す。図2Aは、構造1に対応する3次元斜視図を示し、図2Bは、この構造についての単一の基本エレメントB1,B2,B3,B4の形状を示す。インダクタンスがコイル巻数の2乗に比例して増加するため、この構造のコイルS1,S2は、極めて高いQ値(Q factor)を有することができる。
【0042】
図1Aの構造は、構造1の中心Cを通過し、互いに垂直な3つの軸X,Y,Zの周りに幾何学的に対称であることが判る。第1の可能な対称軸Zは、導電プレーンに対して垂直である。第2の可能な対称軸Xは、絶縁層内に配置され、第1および第2接続部M1,M2を通過する。第3の可能な対称軸Yは、絶縁層内に配置され、第1および第2接続部M1,M2の間の中間を通過する。
【0043】
図1Aは、構造1の中心Cを通過するこれらの対称軸を示す。構造1をこれらの対称軸のいずれかについて180°回転した場合、同一の構造が得られる。YZ面、XZ面またはXY面についてこの構造を鏡に映した(mirroring)場合、本質的に同じ電気特性を持つ構造が得られるが、端子は他の面に配置されるであろう。
【0044】
図1Aは、本発明の対称型トランス1の第1コイルS1は、第1接続部M1に配置された第1中間タップを含み、第1コイルS1の端子T1,T4が差動ポートとして使用できることを示す。同様に、トランスの第2コイルS2も第2接続部M2に配置された第2中間タップを含み、第2コイルS2の端子T2,T3が差動ポートとして使用できることを示す。
【0045】
コイルの中間タップが、コモンモード電圧、例えば、グラウンドの電源に接続された場合、端子での信号は差動信号として使用可能であり、一方の端子が正の信号を供給し、他方の端子が負の信号を供給することを意味する。コイルの2つの端子の組合せは、ポートと称される。この構造の一方のポートが差動モードで用いられ、他方のポートが非平衡モードで用いられた場合、この構造はバラン(balanced-unbalanced)と称される。本発明の構造は、コモンモード電圧に接続される中間タップが無いもの、1つの中間タップが接続されるもの、または両方の中間タップが接続されるもので使用可能であり、これによりコモンモード電圧は、各中間タップごとに別々にできる。一例として、両方の中間タップがビアを介してグラウンド、実際には、例えば、トランス構造の下方に位置するアルミニウムプレーンまたは銅プレーンに接続される。
【0046】
本発明はまた、上述のような集積対称型トランスを備える半導体デバイスに関するものであり、デバイスの金属プレーンがトランスの導電プレーンとして用いられる。
【0047】
本発明のトランスは、2つの導電層内だけに配置されるため、2つの金属プレーンだけを用いてトランスのオンチップ集積化が実現できる。高品質のトランスでは、コイル導体の抵抗は可能な限り低くすべきである。高い導電率を有する金属プレーンは、これによく適している。
【0048】
好ましい実施形態において、半導体デバイスはCMOS技術で実現され、いわゆる「電源プレーン及び/又はグラウンドプレーン」は、トランスのコイル用の導電プレーンとして用いられる。図5は、典型的な最新のデジタルCMOS層の積層構造を示し、基板層32、例えば、シリコンを有し、その上方には、基板から電気絶縁され、絶縁層によって互いに電気絶縁された、例えば、T2=0.30μm厚の5つの金属層31を有し、その上部には、絶縁層によって分離された、例えば、T2=0.9μm厚の2つの追加の金属層30を有する。これらの層30は、典型的には、デジタル回路のGNDプレーンおよびVDDプレーンとして用いられる。従って、ここで説明するように、これらが異なる目的で用いられる場合であっても、通常は「電源プレーン及び/又はグラウンドプレーン」と称される。
【0049】
本発明に係る内蔵トランスを有するRFICにおいて、トランス構造は、これらのより厚い金属層30に配置するのが最善である。厚さがより大きくなると、所定幅のトラックがこれらの層30で小さな抵抗を有するようになり、より良好なコイルQ値と少ない抵抗損失をもたらす。換言すると、これらのより厚いプレーンで実現されるトランスは、他の金属層31で実現される同じ幾何形状のトランスよりも良好な電気特性を有するようになる。
【0050】
これは、たとえは、薄膜技術のような、異なる厚さの金属層が用いられる他の半導体技術にも当てはまり、より厚い金属プレーンにトランスを埋め込むことが有利である。
【0051】
図3Aは、2つの巻線からなる2つのコイルを有する、本発明に係る構造を示すもので、CMOS技術における実際の60GHzRFチップ応用では下記の寸法を有する。
・外部正方形の寸法:25μm×25μm
・内部正方形の寸法:15μm×15μm
・導体幅:2μm
・導体間隔:1μm
・金属層の厚さT1(図5):0.9μm
・金属層の間隔:0.6μm
【0052】
しかしながら、当業者は、これらのパラメータを、使用する技術によって許容される任意の寸法に変更することが可能であり、このシミュレーションで用いた数字より小さくまたは大きくすることができる。
【0053】
ミリ波の応用では、外部正方形の寸法は、例えば、50μm×50μmになる。この構造をPCBレイアウトで実現した場合、金属層間の距離は、例えば、100μmになる。
【0054】
図3Aの構造の電気的性能についてシミュレーションを行い、その結果を、それぞれ2つの巻線を持つ2つのコイルを有する、同等なサイズの先行技術の構造の性能のシミュレーションと比較する。図3Bは、欧州特許第EP0902443号の図7に係る先行技術の構造のシミュレーション構造を示す。異なるトポロジーを要求する異なる構造に起因して、内部エリアが長方形であって、僅かに小さい15μm×12μmである点を除いて、全てのパラメータを図3Aの構造と等しくなるように選定している。
【0055】
シミュレーション結果は、図4A〜図4Hに示している。バランのパラメータは、主要なバラン製造者の応用ノートおよびルール(AN20-001 from Mini-Circuits - http://www.minicircuits.com/pages/pdfs/howxfmerwork.pdf)に従って評価ており、これは参照によりここに組み込まれる。
【0056】
パラメータ抽出(インダクタンス、カップリング)は、文献(Vaesen, K.; Carchon, G.; de Raedt, W.; Beyne, E., "Area Optimized Thin Film Coupled Inductor Band Pass Filters with Integrated Baluns," Electronics Packaging Technology Conference, 2008. EPTC 2008. 10th , vol., no., pp.260-264, 9-12 Dec. 2008 URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=4763444&isnumber=4763398)に従って行っており、これは参照によりここに組み込まれる。寸法、ライン幅、ライン間隔、金属厚さ、材料パラメータは、両方の場合で同一であった。
【0057】
金属層No.6〜7(図5中の符号30)での絶縁層はε=4.2であり、金属層No.1〜5(図5中の符号31)での絶縁層はε=2.5である。
【0058】
電気的シミュレーションは、工業標準ソフトウエア(ADS of Agilent (version 2008u2))で行った。トランスパラメータ(インダクタンス、カップリング、挿入損失)は、非接続(フローティング)の中間タップを持つ完全差動トランスをシミュレーションして導出した。中間タップのグラウンド接続は、シミュレーション結果を変化させない。平衡パラメータ(振幅および位相)は、一方の入力端子がグラウンドに接続され、中間タップもグラウンドに接続されたバラン構成で抽出した。シミュレーション結果を図4C〜図4Hに示す。
【0059】
図4Aと図4Bは、バラン構成での図3Aの構造についてのSパラメータを示す。カーブ10は、dB(S(3,1))を示し、カーブ11は、dB(S(2,1))を示し、カーブ12は、位相(S(3,1))を示し、カーブ13は、位相(S(2,1))を示す。グラフに示すように、正の信号および負の信号についての振幅カーブはほぼ同一であり、位相カーブは180°シフトに極めて接近している。これは構造の電気的対称性を示している。
【0060】
図4C〜図4Hにおいて、実線は、図3Aに係る本発明の構造についてのカーブであり、破線は、図3Bに係る先行技術の構造についてのカーブである。シミュレーション結果は、本発明に係る構造の性能は、先行技術の構造の性能と少なくとも同程度に良好であることを示しているが、端子が構造の反対側に配置されるという利点を追加している。
【0061】
図4Cと図4Dは、完全な幾何学的構造について予想されるように、極めて低い振幅および位相の不平衡を示す。小さな不平衡は、構造自体に起因するものでなく、例えば、基板および金属層など、構造の環境との寄生結合によって生ずる寄生効果に起因している。図4C中のカーブの比較は、60Hzにおいて、本発明の構造の振幅不平衡は、先行技術の構造よりかなり低いことを示しており、これは好ましいものである。図4Eは、本発明の構造のコイルのインダクタンスは、60GHzにおいて、先行技術の構造より高いことを示しており、所定のインダクタンス値に関して、本発明の構造の寸法は先行技術の構造より僅かに小さく、本発明の構造を用いることによってスペースが節約できたことを意味する。
【特許請求の範囲】
【請求項1】
積層コイル構造(1)を持つ対称型トランスであって、
それぞれ少なくとも2つの巻線を有する1次および2次コイル(S1,S2)を備え、
1次および2次コイル(S1,S2)は、中間絶縁層によって互いに電気絶縁された第1および第2導電プレーン内に配置され、
1次および2次コイル(S1,S2)は、互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・構造(1)は、4つの同じ基本エレメント(B1,B2,B3,B4)を備え、各基本エレメントは、前記コイル(S1,S2)の一部のための導電経路を提供するものであり、
・第1導電プレーンは、互いに電気絶縁された、前記基本エレメントの第1エレメント(B1)および前記基本エレメントの第2エレメント(B2)を備え、第1エレメント(B1)は、第1コイル(S1)の巻線の半分および第1端子(T1)を提供し、第2エレメント(B2)は、第2コイル(S2)の巻線の半分および第2端子(T2)を提供し、第1コイルの第1端子(T1)および第2コイルの第2端子(T2)は、構造(1)の反対側に配置されており、
・第2導電プレーンは、互いに電気絶縁された、前記基本エレメントの第3エレメント(B3)および前記基本エレメントの第4エレメント(B4)を備え、第3エレメント(B3)は、第2コイル(S2)の巻線の半分および第3端子(T3)を提供し、第4エレメント(B4)は、第1コイル(S1)の巻線の半分および第4端子(T4)を提供し、第1コイルの第4端子(T4)および第2コイルの第3端子(T3)は、構造(1)の反対側に配置されており、
・前記第1コイルの第1端子(T1)および第4端子(T4)は、構造(1)の同じ側に配置されており、
・前記第2コイルの第2端子(T2)および第3端子(T3)は、構造(1)の同じ側に配置されており、
・第1基本エレメント(B1)の端部(E1)は、絶縁層を通る第1接続部(M1)によって第4基本エレメント(B4)の端部(E4)と電気接続されており、
・第2基本エレメント(B2)の端部(E2)は、絶縁層を通る第2接続部(M2)によって第3基本エレメント(B3)の端部(E3)と電気接続されている、対称型トランス。
【請求項2】
構造(1)は、構造の中心(C)を通過し、導電プレーンに対して垂直な仮想軸(Z)の周りに対称である請求項1記載の対称型トランス。
【請求項3】
構造は、絶縁層内に位置して、構造(1)の中心(C)を通過し、第1および第2接続部(M1,M2)を通過する仮想軸(X)の周りに対称である請求項1記載の対称型トランス。
【請求項4】
構造は、絶縁層内に位置して、構造(1)の中心(C)を通過し、第1および第2接続部(M1,M2)の間の中間を通過する仮想軸(Y)の周りに対称である請求項1記載の対称型トランス。
【請求項5】
第1コイル(S1)は、第1接続部(M1)に配置された第1中間タップを含み、第1コイルの端子(T1,T4)が差動ポートとして使用できるようにした請求項1記載の対称型トランス。
【請求項6】
第2コイル(S2)は、第2接続部(M2)に配置された第2中間タップを含み、第2コイルの端子(T2,T3)が差動ポートとして使用できるようにした請求項5記載の対称型トランス。
【請求項7】
請求項1記載の集積対称型トランスを備え、
導電プレーンは、金属プレーンである半導体デバイス。
【請求項8】
デバイスはCMOS技術で実現されており、
金属プレーンは、CMOS基板の電源プレーン及び/又はグラウンドプレーンである請求項7記載の半導体デバイス。
【請求項9】
デバイスは薄膜技術で実現されており、
金属プレーンは、薄膜基板の電源プレーン及び/又はグラウンドプレーンである請求項7記載の半導体デバイス。
【請求項1】
積層コイル構造(1)を持つ対称型トランスであって、
それぞれ少なくとも2つの巻線を有する1次および2次コイル(S1,S2)を備え、
1次および2次コイル(S1,S2)は、中間絶縁層によって互いに電気絶縁された第1および第2導電プレーン内に配置され、
1次および2次コイル(S1,S2)は、互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・構造(1)は、4つの同じ基本エレメント(B1,B2,B3,B4)を備え、各基本エレメントは、前記コイル(S1,S2)の一部のための導電経路を提供するものであり、
・第1導電プレーンは、互いに電気絶縁された、前記基本エレメントの第1エレメント(B1)および前記基本エレメントの第2エレメント(B2)を備え、第1エレメント(B1)は、第1コイル(S1)の巻線の半分および第1端子(T1)を提供し、第2エレメント(B2)は、第2コイル(S2)の巻線の半分および第2端子(T2)を提供し、第1コイルの第1端子(T1)および第2コイルの第2端子(T2)は、構造(1)の反対側に配置されており、
・第2導電プレーンは、互いに電気絶縁された、前記基本エレメントの第3エレメント(B3)および前記基本エレメントの第4エレメント(B4)を備え、第3エレメント(B3)は、第2コイル(S2)の巻線の半分および第3端子(T3)を提供し、第4エレメント(B4)は、第1コイル(S1)の巻線の半分および第4端子(T4)を提供し、第1コイルの第4端子(T4)および第2コイルの第3端子(T3)は、構造(1)の反対側に配置されており、
・前記第1コイルの第1端子(T1)および第4端子(T4)は、構造(1)の同じ側に配置されており、
・前記第2コイルの第2端子(T2)および第3端子(T3)は、構造(1)の同じ側に配置されており、
・第1基本エレメント(B1)の端部(E1)は、絶縁層を通る第1接続部(M1)によって第4基本エレメント(B4)の端部(E4)と電気接続されており、
・第2基本エレメント(B2)の端部(E2)は、絶縁層を通る第2接続部(M2)によって第3基本エレメント(B3)の端部(E3)と電気接続されている、対称型トランス。
【請求項2】
構造(1)は、構造の中心(C)を通過し、導電プレーンに対して垂直な仮想軸(Z)の周りに対称である請求項1記載の対称型トランス。
【請求項3】
構造は、絶縁層内に位置して、構造(1)の中心(C)を通過し、第1および第2接続部(M1,M2)を通過する仮想軸(X)の周りに対称である請求項1記載の対称型トランス。
【請求項4】
構造は、絶縁層内に位置して、構造(1)の中心(C)を通過し、第1および第2接続部(M1,M2)の間の中間を通過する仮想軸(Y)の周りに対称である請求項1記載の対称型トランス。
【請求項5】
第1コイル(S1)は、第1接続部(M1)に配置された第1中間タップを含み、第1コイルの端子(T1,T4)が差動ポートとして使用できるようにした請求項1記載の対称型トランス。
【請求項6】
第2コイル(S2)は、第2接続部(M2)に配置された第2中間タップを含み、第2コイルの端子(T2,T3)が差動ポートとして使用できるようにした請求項5記載の対称型トランス。
【請求項7】
請求項1記載の集積対称型トランスを備え、
導電プレーンは、金属プレーンである半導体デバイス。
【請求項8】
デバイスはCMOS技術で実現されており、
金属プレーンは、CMOS基板の電源プレーン及び/又はグラウンドプレーンである請求項7記載の半導体デバイス。
【請求項9】
デバイスは薄膜技術で実現されており、
金属プレーンは、薄膜基板の電源プレーン及び/又はグラウンドプレーンである請求項7記載の半導体デバイス。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図5】
【図1B】
【図1C】
【図1D】
【図1E】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図5】
【公開番号】特開2011−40509(P2011−40509A)
【公開日】平成23年2月24日(2011.2.24)
【国際特許分類】
【外国語出願】
【出願番号】特願2009−185299(P2009−185299)
【出願日】平成21年8月7日(2009.8.7)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 平成21年2月8日発行の「2009 IEEE International SolidーState Circuits Conference DIGEST OF TECHNICAL PAPERS」に発表
【出願人】(591060898)アイメック (302)
【氏名又は名称原語表記】IMEC
【出願人】(599098493)カー・イュー・ルーベン・リサーチ・アンド・ディベロップメント (83)
【氏名又は名称原語表記】K.U.LEUVEN RESEARCH & DEVELOPMENT
【Fターム(参考)】
【公開日】平成23年2月24日(2011.2.24)
【国際特許分類】
【出願番号】特願2009−185299(P2009−185299)
【出願日】平成21年8月7日(2009.8.7)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 平成21年2月8日発行の「2009 IEEE International SolidーState Circuits Conference DIGEST OF TECHNICAL PAPERS」に発表
【出願人】(591060898)アイメック (302)
【氏名又は名称原語表記】IMEC
【出願人】(599098493)カー・イュー・ルーベン・リサーチ・アンド・ディベロップメント (83)
【氏名又は名称原語表記】K.U.LEUVEN RESEARCH & DEVELOPMENT
【Fターム(参考)】
[ Back to top ]