ＥＬ表示装置
【課題】アクティブマトリクス型ＥＬ表示装置において、ＥＬ材料を成膜する前にＴＦＴ基板の動作の確認をおこない、最終製品の良品率を向上させ、原価を低減すること。
【解決手段】各画素に、駆動用ＴＦＴのドレイン領域に電気的に接続し、さらにＥＬ素子と電気的に並列接続している容量を設け、容量の充放電を確認することによって、駆動用ＴＦＴが正常に動作するかどうかの判断をおこなう。こうして、不良品をＥＬ材料の成膜前に除去可能であり、製造費用の削減がはかれる。
【解決手段】各画素に、駆動用ＴＦＴのドレイン領域に電気的に接続し、さらにＥＬ素子と電気的に並列接続している容量を設け、容量の充放電を確認することによって、駆動用ＴＦＴが正常に動作するかどうかの判断をおこなう。こうして、不良品をＥＬ材料の成膜前に除去可能であり、製造費用の削減がはかれる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子ディスプレイ（電気光学装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を用いた表示装置に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。また、ＥＬ表示装置の検査方法に関する。
【０００２】
なお、本明細書中において、ＥＬ素子とは、一重項励起子からの発光（蛍光）
を利用するものと、三重項励起子からの発光（燐光）を利用するものの両方を示すものとする。
【背景技術】
【０００３】
近年、基板上に薄膜トランジスタ（以下、ＴＦＴと表記する）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００４】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００５】
そしてさらに、自発光型素子としてＥＬ素子を有した、アクティブマトリクス型のＥＬ表示装置の研究が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００６】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は、一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置は、ほとんどこの構造を採用している。
【０００７】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００８】
本明細書において、陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００９】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００１０】
ＥＬ表示装置の駆動方法として、アナログ方式の駆動方法（アナログ駆動）が挙げられる。ＥＬ表示装置のアナログ駆動について、図１０及び図１１を用いて説明する。
【００１１】
図１０にアナログ駆動のＥＬ表示装置の画素部の構造を示す。ゲート信号線駆動回路からの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ１８０１のゲート電極に接続されている。また各画素の有するスイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有するコンデンサ１８０８にそれぞれ接続されている。
【００１２】
各画素が有する駆動用ＴＦＴ１８０４のソース領域とドレイン領域は、一方は電源供給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に接続されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有するコンデンサ１８０８に接続されている。
【００１３】
ＥＬ素子１８０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が対向電極、陰極が画素電極となる。
【００１４】
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ層にかかる。
【００１５】
図１０で示したＥＬ表示装置を、アナログ方式で駆動させた場合のタイミングチャートを図１１に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。図１０のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１６】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１７】
まず電源供給線（Ｖ１〜Ｖｘ）は一定の電源電位に保たれている。そして対向電極の電位である対向電位も一定の電位に保たれている。対向電位は、ＥＬ素子１８０６が発光する程度に電源電位との間に電位差を有している。
【００１８】
第１のライン期間（Ｌ１）において、ゲート信号線Ｇ１にはゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１８０１はオンの状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴ１８０１を介して駆動用ＴＦＴ１８０４のゲート電極に入力される。
【００１９】
ここでは、スイッチング用ＴＦＴ１８０１及び駆動用ＴＦＴ１８０４は、どちらもｎチャネル型ＴＦＴを用いた場合のタイミングチャートを例に説明するが、スイッチング用ＴＦＴ及び駆動用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでもよい。
【００２０】
なお、本明細書中において、ＴＦＴがオンの状態になるとは、ＴＦＴのゲート電圧が変化し、そのソース・ドレイン間が導通する状態を示すものとする。
【００２１】
駆動用ＴＦＴ１８０４のチャネル形成領域を流れる電流の量は、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、ＥＬ素子１８０６の画素電極にかかる電位は、駆動用ＴＦＴ１８０４のゲート電極に入力されたアナログのビデオ信号の電位の高さによって決まる。そしてＥＬ素子１８０６はアナログのビデオ信号の電位に制御されて発光を行う。
【００２２】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２３】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお、全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２４】
以上のように、アナログのビデオ信号によってＥＬ素子１８０６の発光量が制御され、その発光量の制御によって階調表示がなされる。この方式はいわゆるアナログ階調と呼ばれる駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【発明の概要】
【発明が解決しようとする課題】
【００２５】
従来のＥＬ表示装置は、図１０に示すように、画素部の駆動用ＴＦＴ１８０４のドレイン領域は、ＥＬ素子１８０６に接続されているのみであった。
【００２６】
ここで、画素ＴＦＴ（スイッチング用ＴＦＴ及び駆動用ＴＦＴ）や、駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）を構成するＴＦＴが、絶縁表面を有する基板上に形成され、その後、ＥＬ材料を成膜して、駆動用ＴＦＴとＥＬ素子とが電気的に接続される。本明細書中では、このＥＬ材料を成膜する前までの工程を、ＴＦＴ工程と呼ぶことにする。
【００２７】
よって、従来の表示装置においては、ＥＬ材料を成膜する前において、駆動用ＴＦＴのドレイン領域は回路上、オープン状態となっている。画素ＴＦＴが正常に動作するかどうかは、ＥＬ材料を成膜し、表示装置を完成させ、点灯検査を行うことによって初めて判断することが可能となる。そのため、画素ＴＦＴに異常があり、正常な表示ができないようなものが発生したとしても、最終工程までは検出ができずに、工程の無駄を発生させていた。
【００２８】
以上に述べたように、従来のＥＬ表示装置では、ＥＬ材料成膜の前工程において、画素ＴＦＴの動作確認ができず、不要な製造コストを発生させていた。
【００２９】
本発明は、上記問題点を鑑みてなされたものであり、ＥＬ材料の成膜前に画素ＴＦＴの動作確認ができるようなアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。
【課題を解決するための手段】
【００３０】
本発明者は、以上のような問題点を解決するため、ＥＬ材料を成膜する前に、駆動用ＴＦＴ、スイッチング用ＴＦＴに問題が無いかどうかを検査し、問題のあったＴＦＴを有する基板（以下、不良品と表記する）が、ＥＬ材料成膜工程に進まないようにして、製造ラインの無駄を削減することを考えた。
【００３１】
以下に、本発明のＥＬ表示装置の構成について記載する。
【００３２】
本発明によって、 絶縁基板上に、複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数のスイッチング用薄膜トランジスタと、複数の駆動用薄膜トランジスタとを有するＥＬ表示装置において、 一端を前記駆動用薄膜トランジスタのドレイン領域に接続し、他の一端を前記ゲート信号線に接続した検査容量を有し、 前記電源供給線はスイッチを介して、前記絶縁基板の外部に引き出していることを特徴とするＥＬ表示装置が提供される。
【００３３】
前記スイッチは、前記複数の電源供給線毎に配置され、 前記スイッチを順次駆動する駆動回路を、前記絶縁基板上に有することを特徴とするＥＬ表示装置であってもよい。
【００３４】
前記スイッチを順次駆動する前記駆動回路は、前記ソース信号線駆動回路と一部を共有していることを特徴としたＥＬ表示装置であってもよい。
【００３５】
前記検査容量は、０．０５ｐＦ〜１ｐＦの値をとることを特徴とするＥＬ表示装置であってもよい。
【００３６】
本発明によって、 絶縁基板上に、複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数のスイッチング用薄膜トランジスタと、複数の駆動用薄膜トランジスタと、前記駆動用薄膜トランジスタのドレイン領域に接続した検査容量とを有するＥＬ表示装置の検査方法において、 前記駆動用薄膜トランジスタを動作させ、前記検査容量を一定電位に充電する手順と、 前記駆動用薄膜トランジスタをオフさせた後、前記電源供給線の電位を前記検査容量とは異なる電位に設定する手順と、 前記検査容量に充電された電荷を、画素毎に、前記電源供給線を介して外部に引き出し、電位変動を検出する手順とを有するＥＬ表示装置の検査方法が提供される。
【００３７】
前記表示装置を用いることを特徴とするコンピュータ、ビデオカメラ、ヘッドマウントディスプレイ、画像再生装置、携帯情報端末であってもよい。
【発明の効果】
【００３８】
上記構成によって、ＥＬ層を成膜するまえに画素部ＴＦＴの検査が可能な表示装置を提供することができる。これにより、不良品をＥＬ材料成膜まえに除去可能であり、製造費用の削減を図ることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の表示装置の画素部の回路構成を示す図。
【図２】本発明の表示装置のブロック図。
【図３】本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図４】本発明の表示装置の検査用駆動回路の実施例を示す図。
【図５】本発明の表示装置の外付け検査回路の実施例を示す図。
【図６】本発明の表示装置の上面図及び断面図。
【図７】本発明で表示装置のソース信号側駆動回路の回路図。
【図８】本発明で表示装置のラッチの上面図。
【図９】本発明の表示装置を用いた電子機器を示す図。
【図１０】従来の表示装置の画素部の回路図。
【図１１】表示装置のアナログ駆動方法を示すタイミングチャートを示す図。
【図１２】本発明を用いた携帯電話を示す図。
【図１３】本発明を用いた携帯電話の使用法を示す図。
【発明を実施するための形態】
【００４０】
以下に、本発明のＥＬ表示装置の構造及びその検査方法について説明する。
【００４１】
図１に、本発明の第一の実施形態を示す。図１は、本発明の表示装置の画素部の構成図である。
【００４２】
電源供給線Ｖ１〜Ｖｘ、ソース信号線Ｓ１〜Ｓｘ、ゲート信号線Ｇ１〜Ｇｙ、スイッチング用ＴＦＴ９１０２、駆動用ＴＦＴ９１０６、保持容量９１０７、ＥＬ素子９１０５、検査容量９１０８によって構成されている。
【００４３】
なお、スイッチング用ＴＦＴ９１０２は、ダブルゲート構造で示しているが、本発明の表示装置の画素のスイッチング用ＴＦＴは、ダブルゲート構造に限らず、シングルゲート構造でも良いし、ダブルゲート以上のマルチゲート構造でも良い。
【００４４】
また、駆動用ＴＦＴ９１０６は、シングルゲート構造で示しているが、本発明の表示装置の画素の駆動用ＴＦＴは、ダブルゲート構造でも良いし、マルチゲート構造でも良い。
【００４５】
ここで、駆動用ＴＦＴ９１０６のドレイン領域は、ＥＬ素子９１０５だけでなく検査容量９１０８にも接続されている。この例では、検査容量９１０８は、駆動用ＴＦＴ９１０６のドレイン領域とゲート信号線との間に挿入されているが、本発明の構成はこれに限定されない。前記ドレイン領域と、別の個別配線との間であっても良い。
【００４６】
図２は、本発明の表示装置のブロック図である。
【００４７】
ソース信号線駆動回路９２０１、ゲート信号線駆動回路９２０２、９２０３、検査用駆動回路９２０４、スイッチ９２０５、９２０６、ソース信号線９２０７〜９２０９、ゲート信号線９２１０〜９２１２、画素部電源供給線９２１３、９２１４、電源供給線引出し端子９２１５、外付け検査回路９２１６より構成されている。
【００４８】
なお、図２においては、ソース信号線、ゲート信号線、電源供給線及びスイッチは、その一部を代表で示している。実際には、これらは、表示装置を構成する画素に対応する分、形成されている。
【００４９】
従来と異なり、検査用駆動回路９２０４が追加されている。また、検査用駆動回路９２０４によって制御されているスイッチ９２０５、９２０６が、画素部電源供給線９２１３、９２１４と、電源供給線引出し端子９２１５との間に、画素部電源供給線ごとに挿入されている。電源供給線引出し端子は、外付け検査回路９２１６に接続されている。
【００５０】
検査用駆動回路９２０４は、図２において、独立に配置されているが、ソース信号線駆動回路がアナログ方式の場合、両者を兼用することも可能である。（図示せず）
【００５１】
次に、本発明で用いる検査方法について、説明する。
【００５２】
なお説明では、図１及び図２を参照する。
【００５３】
ここでは、ＴＦＴ工程が終了した後の、ＥＬ材料成膜前の段階の基板の検査を想定するが、表示装置を構成するＴＦＴ同士、容量（保持容量、検査容量等）及び抵抗等との結線が終了していれば、この工程の段階に限定されない。
【００５４】
ここで、図１においては、ＥＬ素子９１０５を示しているが、以下の検査を行う段階では、まだＥＬ材料は成膜されておらず、ＥＬ素子９１０５は形成されていない。
【００５５】
まず、第一の手順として、電源供給線に「Ｈｉ」の信号に対応する電圧、例えば１０Ｖを加える。次に、各駆動回路（ソース信号線駆動回路９２０１及びゲート信号線駆動回路９２０２、９２０３）を順次走査し、各画素において、駆動用ＴＦＴ９１０６をオンさせて、電源供給線Ｖ１〜Ｖｘの電圧１０Ｖを各検査容量９１０８に書き込む。
【００５６】
なお、検査容量は、０．０５ｐＦ〜１ｐＦの値をとるとする。
【００５７】
第二の手順として、以下のことを行う。ソース信号線駆動回路９２０１、ゲート信号線駆動回路９２０２、９２０３を動作させ、画素部の駆動用ＴＦＴ９１０６をすべてオフにする。次に電源供給線Ｖ１〜Ｖｘの電位を「Ｌｏ」の信号に対応する電圧に、例えば０Ｖに設定する。このときスイッチ９２０５，９２０６はオンしたままである。
【００５８】
これによって画素部の電源供給線Ｖ１〜Ｖｘは０Ｖになる。
【００５９】
第三の手順として、以下のことを行う。
【００６０】
図３の示すようなタイミングで、画素のひとつひとつの駆動用ＴＦＴ９１０６を動作させていく。
【００６１】
図３のタイミングチャートにおいては、スイッチング用ＴＦＴをｎチャネル型ＴＦＴとし、駆動用ＴＦＴをｐチャネル型ＴＦＴとした場合を示しているが、スイッチング用ＴＦＴ及び駆動用ＴＦＴは、ｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでもどちらでも良い。
【００６２】
ソース信号線Ｓ１〜Ｓｘを順に操作する。なお、ここでは、２本のソース信号線Ｓ１及びＳ２に対する操作を代表して図示し説明するが、全てのソース信号線Ｓ１〜Ｓｘに対して同様の操作を行う。
【００６３】
ソース信号線に「Ｌｏ」の信号が入力された画素において、ゲート信号線Ｇ１〜Ｇｙに順に「Ｈｉ」の信号が入力されると、駆動用ＴＦＴ９１０６がオンになる。
【００６４】
また、すべての電源供給線Ｖ１〜Ｖｘがつながっていると、配線容量が大きすぎ、電圧の検出が困難になる。そのため、電源供給線につながるスイッチは、画素１列ごと個別に、画素ＴＦＴの動作をチェックするために必要である。
【００６５】
ここで、画素１列とは、同じソース信号線に接続されたスイッチング用ＴＦＴを有する画素を示すものとする。
【００６６】
ソース信号線Ｓ１が選択されている間、ソース信号線Ｓ１にそのソース領域が接続されたスイッチング用ＴＦＴを有する画素に、電源を供給する電源供給線Ｖ１につながるスイッチは、オンの状態となる。なお、その他の画素に対応する電源供給線Ｖ２〜Ｖｘにつながるスイッチは、全てオフの状態にある。
【００６７】
次に、ソース信号線Ｓ２が選択されている間、ソース信号線Ｓ２にそのソース領域が接続されたスイッチング用ＴＦＴを有する画素に、電源を供給する電源供給線Ｖ２につながるスイッチは、オンの状態となる。なお、その他の画素に対応する電源供給線Ｖ１、Ｖ３〜Ｖｘにつながるスイッチは、全てオフの状態にある。
【００６８】
ここで、図３において、Ｔ１及びＴ２は、それぞれ電源供給線Ｖ１につながるスイッチ、電源供給線Ｖ２につながるスイッチを、オンもしくはオフさせる信号を示す。
【００６９】
本実施例では、Ｔ１及びＴ２は、「Ｈｉ」の信号が入力されている場合、その電源供給線につながるスイッチはオンの状態となり、「Ｌｏ」の信号が入力されている場合は、そのスイッチは、オフの状態となる場合を示している。
【００７０】
画素において、駆動用ＴＦＴ９１０６がオンすると、検査容量９１０８に保持されていた電荷は電源供給線Ｖ１〜Ｖｘに放電される。この放電によって、電源供給線Ｖ１〜Ｖｘには電圧が発生する。
【００７１】
この電圧は以下のように与えられる。画素部の電源供給線の配線容量値をＣ1、電源供給線引出し端子９２１５までの容量をＣ２、検査容量をＣ３とすると、発生する電圧Ｖoutは、式１で与えられる。
【００７２】
（式１） Ｖout＝１０ ｘ Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）
【００７３】
Ｃ１＝Ｃ２＝１０ｐＦ、Ｃ３＝０．１ｐＦとすると、電圧Ｖoutは０．０５Ｖとなる。
【００７４】
この電圧Ｖoutは小さいので、電源線供給線引出し端子９２１５に、外付けの検査回路９２１６をつけて検出を行う。
【００７５】
画素ＴＦＴに不良があれば、充電または放電ができないので、電圧Ｖoutは発生しない。
【００７６】
図３に示すタイミングチャートにおいて、電源供給線引き出し端子９２１５には、電圧Ｖoutが画素を選択するごとに発生するが、画素ＴＦＴに異常があれば９３０１のように電圧信号の欠落がみられ、欠陥が発生しているのがわかる。
【００７７】
このようにして、すべての画素を順次選択することによって、画素ＴＦＴの検査が可能となる。
【００７８】
以下に、本発明の実施例を説明する。
【実施例１】
【００７９】
本実施例では、本発明の表示装置の検査用駆動回路の構成例を示す。
【００８０】
図４において、検査用駆動回路は、ＤＦＦ９４０１から構成されるシフトレジスタ９４０２と、ＮＡＮＤ回路９４０３、９４０４、９４０５、インバータより構成されるバッファ回路９４０６、９４０７、９４０８より成り立っている。
【００８１】
なお、図４では、検査用駆動回路の３本の電源供給線に対応する部分のみを示しているが、実際には、検査用駆動回路は、全ての電源供給線に対応する回路によって構成されてる。
【００８２】
バッファ回路路９４０６、９４０７、９４０８の出力９４０９、９４１０、９４１１には、図２に示したスイッチ９２０５、９２０６等が接続され、画素部電源供給線と、電源供給線引出し端子を接続する。
【００８３】
シフトレジスタ９４０２の入力端子９４００に「Ｈｉ」の電圧を入力すれば、端子９４０９〜９４１１の出力は全て「Ｈｉ」に対応する信号になり、すべてのスイッチをオンとすることができる。
【実施例２】
【００８４】
本実施例では、本発明の表示装置の外付け検査回路の構成例を示す。
【００８５】
図５において、外付け検査回路９５０１は、接続を切り換えるスイッチ９５０２、信号検出を行うアンプ９５０５、電圧源９５０３、抵抗９５０４等によって、構成されている。
【００８６】
スイッチ９５０２において、「Ｈｉ」の信号に対応する電圧、１０Ｖの電圧源９５０３もしくは、「Ｌｏ」の信号に対応する電圧、０Ｖの電圧源９５０８もしくは、信号を増幅するアンプ９５０５との、３つの入力端子の接続が選択される。
【００８７】
なお、電圧源９５０３、９５０８の電圧は、上記の値に限定されず、必要に応じて最適化を図ることは可能である。
【００８８】
検査を行う表示装置の基板の電源供給線引き出し端子を、入力９５０７に接続し、実施の形態において示した手順によって検査を行う。検査の判断はアンプ９５０５の出力９５０６をモニターして行う。
【００８９】
ここで用いるアンプ９５０５は、１０倍から１０００倍程度の電圧利得を持ち、電源供給線に発生する検出信号を増幅して検知する。アンプの利得は１００倍程度が望ましい。
【００９０】
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
【実施例３】
【００９１】
本発明において、駆動用ＴＦＴ１０８はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１１０の陽極が画素電極で陰極が対向電極の場合、駆動用ＴＦＴ１０８はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１１０の陽極が対向電極で陰極が画素電極の場合、駆動用ＴＦＴ１０８はｎチャネル型ＴＦＴであることが好ましい。
【００９２】
本実施例は、実施例１〜実施例２のいずれともと自由に組み合わせて実施することが可能である。
【実施例４】
【００９３】
本実施例では、本発明を用いてＥＬ表示装置を作製した例について説明する。
【００９４】
図６（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図６（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース信号線駆動回路、４０１３ａ、４０１３ｂはゲート信号線駆動回路であり、それぞれの駆動回路は配線４０１４ａ、４０１４ｂ、４０１５、４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【００９５】
なお、本実施例では、検査用駆動回路をソース信号線駆動回路４０１２で兼用している例を示すが、本発明はこの構成に限定されない。検査用駆動回路をソース信号線駆動回路とは別に設けても良い。
【００９６】
ここで、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【００９７】
また、図６（Ｂ）は、本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御する駆動用ＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【００９８】
なお、図６（Ｂ）においては、駆動用ＴＦＴのドレイン電極に接続された検査容量等も図示していない。
【００９９】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１００】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には、低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１０１】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層４０２９を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１０２】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０３】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１０４】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８に、コンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０５】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１０６】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１０７】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１０８】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１０９】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１１０】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１１１】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１１２】
また、配線４０１６は、シーリング材７０００および密封材７００１と基板４０１０との隙間を通って、ＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にして、シーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。
【０１１３】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１１４】
本実施例は、実施例１〜実施例３のいずれとも自由に組み合わせて実施することが可能である。
【実施例５】
【０１１５】
本実施例では、駆動を、従来例において説明したアナログ階調ではなく、デジタル時間階調にしたときの、ソース信号側駆動回路の構成について説明する。
【０１１６】
図７に本実施例で用いられるソース信号側駆動回路の一例を回路図で示す。
【０１１７】
なお、本発明においては、駆動方法は、アナログ階調、デジタル時間階調、デジタル面積階調などいずれにおいても適応が可能である。また、それらの階調方式を組み合わせた方式についても可能である。
【０１１８】
図７において、シフトレジスタ８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示すように配置されている。
【０１１９】
なお本実施例では、１組のラッチ（Ａ）（８０２）と１組のラッチ（Ｂ）（８０３）が、４本のソース信号線Ｓ＿ａ〜Ｓ＿ｄへの出力に対応している。そのため、外部より入力されるデジタル映像信号の入力線ＶＤは４本あり、ソース信号線Ｓ＿ａ〜Ｓ＿ｄに入力される信号がそれぞれ入力されている。
【０１２０】
また本実施例では、信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【０１２１】
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０１２２】
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は、２つのクロックドインバータと、２つのインバータとを有している。
【０１２３】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図８に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０１２４】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０１２５】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。
【０１２６】
本実施例は、実施例１〜実施例４のいずれとも自由に組み合わせて実施することが可能である。
【実施例６】
【０１２７】
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０１２８】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０１２９】
本実施例は、実施例１〜実施例５のいずれとも自由に組み合わせて実施することが可能である。
【実施例７】
【０１３０】
本発明を用いて形成された電子ディスプレイ、特にＥＬ表示装置は様々な電子機器に用いることができる。以下に、本発明を用いて形成された電子ディスプレイを表示媒体として組み込んだ電子機器について説明する。
【０１３１】
その様な電子機器としては、ビデオカメラ、テレビ受像機、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、電話機、カーナビゲーション、パーソナルコンピュータ、画像再生装置、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９に示す。
【０１３２】
図９（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬ表示装置はパーソナルコンピュータの表示部２００３に用いることができる。
【０１３３】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置はビデオカメラの表示部２１０２に用いることができる。
【０１３４】
図９（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬ表示装置はヘッドマウントディスプレイの表示部２３０６に用いることができる。
【０１３５】
図９（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置は記録媒体を備えた画像再生装置の表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１３６】
図９（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ表示装置は携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
【０１３７】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１３８】
本実施例の電子機器は、実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【実施例８】
【０１３９】
図１２は携帯電話にＥＬ表示装置を使用した例である。
【０１４０】
携帯電話は、筐体Ａ１２０１と筐体Ｂ１２０２とアンテナ１２０５とによって構成され、筐体Ａ１２０１の表面Ａ１２０３には、表示部１２００とマイク１２０９が形成され、筐体Ｂ１２０２の表面Ｂ１２０４には、スピーカー１２０６と操作キー１２０７と電源スイッチ１２０８等が形成されている。
【０１４１】
本発明のＥＬ表示装置は、携帯電話の表示部１２００に用いることができる。
【０１４２】
なお、スピーカー１２０６、操作キー１２０７、表示部１２００、マイク１２０９、電源スイッチ１２０８は、上記配置に限らず、筐体Ａ１２０１、筐体Ｂ１２０２のいずれの部分にも形成することができる。
【０１４３】
図１２では、携帯電話を、２つの筐体部分（筐体Ａ１２０１及び筐体Ｂ１２０２）より構成し、その一辺をちょうつがい（図示せず）にて接続している。このちょうつがいを閉じることによって、筐体Ａ１２０１の表面Ａ１２０３と、筐体Ｂ１２０２の表面Ｂ１２０４とを重ねることができる。なお、筐体Ａ１２０１の表面Ａ１２０３と筐体Ｂ１２０２の表面Ｂ１２０４とを重ねることを、二つ折りにするということにする。
【０１４４】
また、この携帯電話の例では、図１３に示すような使用法が可能である。すなわち、スピーカー１２０６とマイク１２０９を別の筐体部分に配置し、その表面Ａ１２０３と表面Ｂ１２０４との角度を変更することによって、耳１２１１の近くにスピーカー１２０６を置き、口元１２１２にマイク１２０９を置くことが可能となる。このような構成にすることによって、他人に通話中の口元１２１２を見られないという利点がある。また、口元１２１２とマイク１２０９が近くになるため、雑音の影響が少なくなり、良好な通話が可能となる、さらには、電話機内のノイズフィルタを削減できるなどの効果がある。また、操作キー１２０７の数を増やせば、携帯情報端末としても使用できる。
【０１４５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【技術分野】
【０００１】
本発明は、ＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子ディスプレイ（電気光学装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を用いた表示装置に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。また、ＥＬ表示装置の検査方法に関する。
【０００２】
なお、本明細書中において、ＥＬ素子とは、一重項励起子からの発光（蛍光）
を利用するものと、三重項励起子からの発光（燐光）を利用するものの両方を示すものとする。
【背景技術】
【０００３】
近年、基板上に薄膜トランジスタ（以下、ＴＦＴと表記する）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００４】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００５】
そしてさらに、自発光型素子としてＥＬ素子を有した、アクティブマトリクス型のＥＬ表示装置の研究が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００６】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は、一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置は、ほとんどこの構造を採用している。
【０００７】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００８】
本明細書において、陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００９】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００１０】
ＥＬ表示装置の駆動方法として、アナログ方式の駆動方法（アナログ駆動）が挙げられる。ＥＬ表示装置のアナログ駆動について、図１０及び図１１を用いて説明する。
【００１１】
図１０にアナログ駆動のＥＬ表示装置の画素部の構造を示す。ゲート信号線駆動回路からの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ１８０１のゲート電極に接続されている。また各画素の有するスイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有するコンデンサ１８０８にそれぞれ接続されている。
【００１２】
各画素が有する駆動用ＴＦＴ１８０４のソース領域とドレイン領域は、一方は電源供給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に接続されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有するコンデンサ１８０８に接続されている。
【００１３】
ＥＬ素子１８０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続している場合、ＥＬ素子１８０６の陽極が対向電極、陰極が画素電極となる。
【００１４】
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ層にかかる。
【００１５】
図１０で示したＥＬ表示装置を、アナログ方式で駆動させた場合のタイミングチャートを図１１に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。図１０のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１６】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１７】
まず電源供給線（Ｖ１〜Ｖｘ）は一定の電源電位に保たれている。そして対向電極の電位である対向電位も一定の電位に保たれている。対向電位は、ＥＬ素子１８０６が発光する程度に電源電位との間に電位差を有している。
【００１８】
第１のライン期間（Ｌ１）において、ゲート信号線Ｇ１にはゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１８０１はオンの状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴ１８０１を介して駆動用ＴＦＴ１８０４のゲート電極に入力される。
【００１９】
ここでは、スイッチング用ＴＦＴ１８０１及び駆動用ＴＦＴ１８０４は、どちらもｎチャネル型ＴＦＴを用いた場合のタイミングチャートを例に説明するが、スイッチング用ＴＦＴ及び駆動用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでもよい。
【００２０】
なお、本明細書中において、ＴＦＴがオンの状態になるとは、ＴＦＴのゲート電圧が変化し、そのソース・ドレイン間が導通する状態を示すものとする。
【００２１】
駆動用ＴＦＴ１８０４のチャネル形成領域を流れる電流の量は、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、ＥＬ素子１８０６の画素電極にかかる電位は、駆動用ＴＦＴ１８０４のゲート電極に入力されたアナログのビデオ信号の電位の高さによって決まる。そしてＥＬ素子１８０６はアナログのビデオ信号の電位に制御されて発光を行う。
【００２２】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２３】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお、全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２４】
以上のように、アナログのビデオ信号によってＥＬ素子１８０６の発光量が制御され、その発光量の制御によって階調表示がなされる。この方式はいわゆるアナログ階調と呼ばれる駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【発明の概要】
【発明が解決しようとする課題】
【００２５】
従来のＥＬ表示装置は、図１０に示すように、画素部の駆動用ＴＦＴ１８０４のドレイン領域は、ＥＬ素子１８０６に接続されているのみであった。
【００２６】
ここで、画素ＴＦＴ（スイッチング用ＴＦＴ及び駆動用ＴＦＴ）や、駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）を構成するＴＦＴが、絶縁表面を有する基板上に形成され、その後、ＥＬ材料を成膜して、駆動用ＴＦＴとＥＬ素子とが電気的に接続される。本明細書中では、このＥＬ材料を成膜する前までの工程を、ＴＦＴ工程と呼ぶことにする。
【００２７】
よって、従来の表示装置においては、ＥＬ材料を成膜する前において、駆動用ＴＦＴのドレイン領域は回路上、オープン状態となっている。画素ＴＦＴが正常に動作するかどうかは、ＥＬ材料を成膜し、表示装置を完成させ、点灯検査を行うことによって初めて判断することが可能となる。そのため、画素ＴＦＴに異常があり、正常な表示ができないようなものが発生したとしても、最終工程までは検出ができずに、工程の無駄を発生させていた。
【００２８】
以上に述べたように、従来のＥＬ表示装置では、ＥＬ材料成膜の前工程において、画素ＴＦＴの動作確認ができず、不要な製造コストを発生させていた。
【００２９】
本発明は、上記問題点を鑑みてなされたものであり、ＥＬ材料の成膜前に画素ＴＦＴの動作確認ができるようなアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。
【課題を解決するための手段】
【００３０】
本発明者は、以上のような問題点を解決するため、ＥＬ材料を成膜する前に、駆動用ＴＦＴ、スイッチング用ＴＦＴに問題が無いかどうかを検査し、問題のあったＴＦＴを有する基板（以下、不良品と表記する）が、ＥＬ材料成膜工程に進まないようにして、製造ラインの無駄を削減することを考えた。
【００３１】
以下に、本発明のＥＬ表示装置の構成について記載する。
【００３２】
本発明によって、 絶縁基板上に、複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数のスイッチング用薄膜トランジスタと、複数の駆動用薄膜トランジスタとを有するＥＬ表示装置において、 一端を前記駆動用薄膜トランジスタのドレイン領域に接続し、他の一端を前記ゲート信号線に接続した検査容量を有し、 前記電源供給線はスイッチを介して、前記絶縁基板の外部に引き出していることを特徴とするＥＬ表示装置が提供される。
【００３３】
前記スイッチは、前記複数の電源供給線毎に配置され、 前記スイッチを順次駆動する駆動回路を、前記絶縁基板上に有することを特徴とするＥＬ表示装置であってもよい。
【００３４】
前記スイッチを順次駆動する前記駆動回路は、前記ソース信号線駆動回路と一部を共有していることを特徴としたＥＬ表示装置であってもよい。
【００３５】
前記検査容量は、０．０５ｐＦ〜１ｐＦの値をとることを特徴とするＥＬ表示装置であってもよい。
【００３６】
本発明によって、 絶縁基板上に、複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数のスイッチング用薄膜トランジスタと、複数の駆動用薄膜トランジスタと、前記駆動用薄膜トランジスタのドレイン領域に接続した検査容量とを有するＥＬ表示装置の検査方法において、 前記駆動用薄膜トランジスタを動作させ、前記検査容量を一定電位に充電する手順と、 前記駆動用薄膜トランジスタをオフさせた後、前記電源供給線の電位を前記検査容量とは異なる電位に設定する手順と、 前記検査容量に充電された電荷を、画素毎に、前記電源供給線を介して外部に引き出し、電位変動を検出する手順とを有するＥＬ表示装置の検査方法が提供される。
【００３７】
前記表示装置を用いることを特徴とするコンピュータ、ビデオカメラ、ヘッドマウントディスプレイ、画像再生装置、携帯情報端末であってもよい。
【発明の効果】
【００３８】
上記構成によって、ＥＬ層を成膜するまえに画素部ＴＦＴの検査が可能な表示装置を提供することができる。これにより、不良品をＥＬ材料成膜まえに除去可能であり、製造費用の削減を図ることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の表示装置の画素部の回路構成を示す図。
【図２】本発明の表示装置のブロック図。
【図３】本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図４】本発明の表示装置の検査用駆動回路の実施例を示す図。
【図５】本発明の表示装置の外付け検査回路の実施例を示す図。
【図６】本発明の表示装置の上面図及び断面図。
【図７】本発明で表示装置のソース信号側駆動回路の回路図。
【図８】本発明で表示装置のラッチの上面図。
【図９】本発明の表示装置を用いた電子機器を示す図。
【図１０】従来の表示装置の画素部の回路図。
【図１１】表示装置のアナログ駆動方法を示すタイミングチャートを示す図。
【図１２】本発明を用いた携帯電話を示す図。
【図１３】本発明を用いた携帯電話の使用法を示す図。
【発明を実施するための形態】
【００４０】
以下に、本発明のＥＬ表示装置の構造及びその検査方法について説明する。
【００４１】
図１に、本発明の第一の実施形態を示す。図１は、本発明の表示装置の画素部の構成図である。
【００４２】
電源供給線Ｖ１〜Ｖｘ、ソース信号線Ｓ１〜Ｓｘ、ゲート信号線Ｇ１〜Ｇｙ、スイッチング用ＴＦＴ９１０２、駆動用ＴＦＴ９１０６、保持容量９１０７、ＥＬ素子９１０５、検査容量９１０８によって構成されている。
【００４３】
なお、スイッチング用ＴＦＴ９１０２は、ダブルゲート構造で示しているが、本発明の表示装置の画素のスイッチング用ＴＦＴは、ダブルゲート構造に限らず、シングルゲート構造でも良いし、ダブルゲート以上のマルチゲート構造でも良い。
【００４４】
また、駆動用ＴＦＴ９１０６は、シングルゲート構造で示しているが、本発明の表示装置の画素の駆動用ＴＦＴは、ダブルゲート構造でも良いし、マルチゲート構造でも良い。
【００４５】
ここで、駆動用ＴＦＴ９１０６のドレイン領域は、ＥＬ素子９１０５だけでなく検査容量９１０８にも接続されている。この例では、検査容量９１０８は、駆動用ＴＦＴ９１０６のドレイン領域とゲート信号線との間に挿入されているが、本発明の構成はこれに限定されない。前記ドレイン領域と、別の個別配線との間であっても良い。
【００４６】
図２は、本発明の表示装置のブロック図である。
【００４７】
ソース信号線駆動回路９２０１、ゲート信号線駆動回路９２０２、９２０３、検査用駆動回路９２０４、スイッチ９２０５、９２０６、ソース信号線９２０７〜９２０９、ゲート信号線９２１０〜９２１２、画素部電源供給線９２１３、９２１４、電源供給線引出し端子９２１５、外付け検査回路９２１６より構成されている。
【００４８】
なお、図２においては、ソース信号線、ゲート信号線、電源供給線及びスイッチは、その一部を代表で示している。実際には、これらは、表示装置を構成する画素に対応する分、形成されている。
【００４９】
従来と異なり、検査用駆動回路９２０４が追加されている。また、検査用駆動回路９２０４によって制御されているスイッチ９２０５、９２０６が、画素部電源供給線９２１３、９２１４と、電源供給線引出し端子９２１５との間に、画素部電源供給線ごとに挿入されている。電源供給線引出し端子は、外付け検査回路９２１６に接続されている。
【００５０】
検査用駆動回路９２０４は、図２において、独立に配置されているが、ソース信号線駆動回路がアナログ方式の場合、両者を兼用することも可能である。（図示せず）
【００５１】
次に、本発明で用いる検査方法について、説明する。
【００５２】
なお説明では、図１及び図２を参照する。
【００５３】
ここでは、ＴＦＴ工程が終了した後の、ＥＬ材料成膜前の段階の基板の検査を想定するが、表示装置を構成するＴＦＴ同士、容量（保持容量、検査容量等）及び抵抗等との結線が終了していれば、この工程の段階に限定されない。
【００５４】
ここで、図１においては、ＥＬ素子９１０５を示しているが、以下の検査を行う段階では、まだＥＬ材料は成膜されておらず、ＥＬ素子９１０５は形成されていない。
【００５５】
まず、第一の手順として、電源供給線に「Ｈｉ」の信号に対応する電圧、例えば１０Ｖを加える。次に、各駆動回路（ソース信号線駆動回路９２０１及びゲート信号線駆動回路９２０２、９２０３）を順次走査し、各画素において、駆動用ＴＦＴ９１０６をオンさせて、電源供給線Ｖ１〜Ｖｘの電圧１０Ｖを各検査容量９１０８に書き込む。
【００５６】
なお、検査容量は、０．０５ｐＦ〜１ｐＦの値をとるとする。
【００５７】
第二の手順として、以下のことを行う。ソース信号線駆動回路９２０１、ゲート信号線駆動回路９２０２、９２０３を動作させ、画素部の駆動用ＴＦＴ９１０６をすべてオフにする。次に電源供給線Ｖ１〜Ｖｘの電位を「Ｌｏ」の信号に対応する電圧に、例えば０Ｖに設定する。このときスイッチ９２０５，９２０６はオンしたままである。
【００５８】
これによって画素部の電源供給線Ｖ１〜Ｖｘは０Ｖになる。
【００５９】
第三の手順として、以下のことを行う。
【００６０】
図３の示すようなタイミングで、画素のひとつひとつの駆動用ＴＦＴ９１０６を動作させていく。
【００６１】
図３のタイミングチャートにおいては、スイッチング用ＴＦＴをｎチャネル型ＴＦＴとし、駆動用ＴＦＴをｐチャネル型ＴＦＴとした場合を示しているが、スイッチング用ＴＦＴ及び駆動用ＴＦＴは、ｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでもどちらでも良い。
【００６２】
ソース信号線Ｓ１〜Ｓｘを順に操作する。なお、ここでは、２本のソース信号線Ｓ１及びＳ２に対する操作を代表して図示し説明するが、全てのソース信号線Ｓ１〜Ｓｘに対して同様の操作を行う。
【００６３】
ソース信号線に「Ｌｏ」の信号が入力された画素において、ゲート信号線Ｇ１〜Ｇｙに順に「Ｈｉ」の信号が入力されると、駆動用ＴＦＴ９１０６がオンになる。
【００６４】
また、すべての電源供給線Ｖ１〜Ｖｘがつながっていると、配線容量が大きすぎ、電圧の検出が困難になる。そのため、電源供給線につながるスイッチは、画素１列ごと個別に、画素ＴＦＴの動作をチェックするために必要である。
【００６５】
ここで、画素１列とは、同じソース信号線に接続されたスイッチング用ＴＦＴを有する画素を示すものとする。
【００６６】
ソース信号線Ｓ１が選択されている間、ソース信号線Ｓ１にそのソース領域が接続されたスイッチング用ＴＦＴを有する画素に、電源を供給する電源供給線Ｖ１につながるスイッチは、オンの状態となる。なお、その他の画素に対応する電源供給線Ｖ２〜Ｖｘにつながるスイッチは、全てオフの状態にある。
【００６７】
次に、ソース信号線Ｓ２が選択されている間、ソース信号線Ｓ２にそのソース領域が接続されたスイッチング用ＴＦＴを有する画素に、電源を供給する電源供給線Ｖ２につながるスイッチは、オンの状態となる。なお、その他の画素に対応する電源供給線Ｖ１、Ｖ３〜Ｖｘにつながるスイッチは、全てオフの状態にある。
【００６８】
ここで、図３において、Ｔ１及びＴ２は、それぞれ電源供給線Ｖ１につながるスイッチ、電源供給線Ｖ２につながるスイッチを、オンもしくはオフさせる信号を示す。
【００６９】
本実施例では、Ｔ１及びＴ２は、「Ｈｉ」の信号が入力されている場合、その電源供給線につながるスイッチはオンの状態となり、「Ｌｏ」の信号が入力されている場合は、そのスイッチは、オフの状態となる場合を示している。
【００７０】
画素において、駆動用ＴＦＴ９１０６がオンすると、検査容量９１０８に保持されていた電荷は電源供給線Ｖ１〜Ｖｘに放電される。この放電によって、電源供給線Ｖ１〜Ｖｘには電圧が発生する。
【００７１】
この電圧は以下のように与えられる。画素部の電源供給線の配線容量値をＣ1、電源供給線引出し端子９２１５までの容量をＣ２、検査容量をＣ３とすると、発生する電圧Ｖoutは、式１で与えられる。
【００７２】
（式１） Ｖout＝１０ ｘ Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）
【００７３】
Ｃ１＝Ｃ２＝１０ｐＦ、Ｃ３＝０．１ｐＦとすると、電圧Ｖoutは０．０５Ｖとなる。
【００７４】
この電圧Ｖoutは小さいので、電源線供給線引出し端子９２１５に、外付けの検査回路９２１６をつけて検出を行う。
【００７５】
画素ＴＦＴに不良があれば、充電または放電ができないので、電圧Ｖoutは発生しない。
【００７６】
図３に示すタイミングチャートにおいて、電源供給線引き出し端子９２１５には、電圧Ｖoutが画素を選択するごとに発生するが、画素ＴＦＴに異常があれば９３０１のように電圧信号の欠落がみられ、欠陥が発生しているのがわかる。
【００７７】
このようにして、すべての画素を順次選択することによって、画素ＴＦＴの検査が可能となる。
【００７８】
以下に、本発明の実施例を説明する。
【実施例１】
【００７９】
本実施例では、本発明の表示装置の検査用駆動回路の構成例を示す。
【００８０】
図４において、検査用駆動回路は、ＤＦＦ９４０１から構成されるシフトレジスタ９４０２と、ＮＡＮＤ回路９４０３、９４０４、９４０５、インバータより構成されるバッファ回路９４０６、９４０７、９４０８より成り立っている。
【００８１】
なお、図４では、検査用駆動回路の３本の電源供給線に対応する部分のみを示しているが、実際には、検査用駆動回路は、全ての電源供給線に対応する回路によって構成されてる。
【００８２】
バッファ回路路９４０６、９４０７、９４０８の出力９４０９、９４１０、９４１１には、図２に示したスイッチ９２０５、９２０６等が接続され、画素部電源供給線と、電源供給線引出し端子を接続する。
【００８３】
シフトレジスタ９４０２の入力端子９４００に「Ｈｉ」の電圧を入力すれば、端子９４０９〜９４１１の出力は全て「Ｈｉ」に対応する信号になり、すべてのスイッチをオンとすることができる。
【実施例２】
【００８４】
本実施例では、本発明の表示装置の外付け検査回路の構成例を示す。
【００８５】
図５において、外付け検査回路９５０１は、接続を切り換えるスイッチ９５０２、信号検出を行うアンプ９５０５、電圧源９５０３、抵抗９５０４等によって、構成されている。
【００８６】
スイッチ９５０２において、「Ｈｉ」の信号に対応する電圧、１０Ｖの電圧源９５０３もしくは、「Ｌｏ」の信号に対応する電圧、０Ｖの電圧源９５０８もしくは、信号を増幅するアンプ９５０５との、３つの入力端子の接続が選択される。
【００８７】
なお、電圧源９５０３、９５０８の電圧は、上記の値に限定されず、必要に応じて最適化を図ることは可能である。
【００８８】
検査を行う表示装置の基板の電源供給線引き出し端子を、入力９５０７に接続し、実施の形態において示した手順によって検査を行う。検査の判断はアンプ９５０５の出力９５０６をモニターして行う。
【００８９】
ここで用いるアンプ９５０５は、１０倍から１０００倍程度の電圧利得を持ち、電源供給線に発生する検出信号を増幅して検知する。アンプの利得は１００倍程度が望ましい。
【００９０】
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
【実施例３】
【００９１】
本発明において、駆動用ＴＦＴ１０８はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１１０の陽極が画素電極で陰極が対向電極の場合、駆動用ＴＦＴ１０８はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１１０の陽極が対向電極で陰極が画素電極の場合、駆動用ＴＦＴ１０８はｎチャネル型ＴＦＴであることが好ましい。
【００９２】
本実施例は、実施例１〜実施例２のいずれともと自由に組み合わせて実施することが可能である。
【実施例４】
【００９３】
本実施例では、本発明を用いてＥＬ表示装置を作製した例について説明する。
【００９４】
図６（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図６（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース信号線駆動回路、４０１３ａ、４０１３ｂはゲート信号線駆動回路であり、それぞれの駆動回路は配線４０１４ａ、４０１４ｂ、４０１５、４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【００９５】
なお、本実施例では、検査用駆動回路をソース信号線駆動回路４０１２で兼用している例を示すが、本発明はこの構成に限定されない。検査用駆動回路をソース信号線駆動回路とは別に設けても良い。
【００９６】
ここで、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【００９７】
また、図６（Ｂ）は、本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御する駆動用ＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【００９８】
なお、図６（Ｂ）においては、駆動用ＴＦＴのドレイン電極に接続された検査容量等も図示していない。
【００９９】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１００】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には、低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１０１】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層４０２９を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１０２】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０３】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１０４】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８に、コンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０５】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１０６】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１０７】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１０８】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１０９】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１１０】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１１１】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１１２】
また、配線４０１６は、シーリング材７０００および密封材７００１と基板４０１０との隙間を通って、ＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にして、シーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。
【０１１３】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１１４】
本実施例は、実施例１〜実施例３のいずれとも自由に組み合わせて実施することが可能である。
【実施例５】
【０１１５】
本実施例では、駆動を、従来例において説明したアナログ階調ではなく、デジタル時間階調にしたときの、ソース信号側駆動回路の構成について説明する。
【０１１６】
図７に本実施例で用いられるソース信号側駆動回路の一例を回路図で示す。
【０１１７】
なお、本発明においては、駆動方法は、アナログ階調、デジタル時間階調、デジタル面積階調などいずれにおいても適応が可能である。また、それらの階調方式を組み合わせた方式についても可能である。
【０１１８】
図７において、シフトレジスタ８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示すように配置されている。
【０１１９】
なお本実施例では、１組のラッチ（Ａ）（８０２）と１組のラッチ（Ｂ）（８０３）が、４本のソース信号線Ｓ＿ａ〜Ｓ＿ｄへの出力に対応している。そのため、外部より入力されるデジタル映像信号の入力線ＶＤは４本あり、ソース信号線Ｓ＿ａ〜Ｓ＿ｄに入力される信号がそれぞれ入力されている。
【０１２０】
また本実施例では、信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【０１２１】
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０１２２】
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は、２つのクロックドインバータと、２つのインバータとを有している。
【０１２３】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図８に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０１２４】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０１２５】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。
【０１２６】
本実施例は、実施例１〜実施例４のいずれとも自由に組み合わせて実施することが可能である。
【実施例６】
【０１２７】
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０１２８】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０１２９】
本実施例は、実施例１〜実施例５のいずれとも自由に組み合わせて実施することが可能である。
【実施例７】
【０１３０】
本発明を用いて形成された電子ディスプレイ、特にＥＬ表示装置は様々な電子機器に用いることができる。以下に、本発明を用いて形成された電子ディスプレイを表示媒体として組み込んだ電子機器について説明する。
【０１３１】
その様な電子機器としては、ビデオカメラ、テレビ受像機、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、電話機、カーナビゲーション、パーソナルコンピュータ、画像再生装置、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９に示す。
【０１３２】
図９（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬ表示装置はパーソナルコンピュータの表示部２００３に用いることができる。
【０１３３】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置はビデオカメラの表示部２１０２に用いることができる。
【０１３４】
図９（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬ表示装置はヘッドマウントディスプレイの表示部２３０６に用いることができる。
【０１３５】
図９（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置は記録媒体を備えた画像再生装置の表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１３６】
図９（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ表示装置は携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
【０１３７】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１３８】
本実施例の電子機器は、実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【実施例８】
【０１３９】
図１２は携帯電話にＥＬ表示装置を使用した例である。
【０１４０】
携帯電話は、筐体Ａ１２０１と筐体Ｂ１２０２とアンテナ１２０５とによって構成され、筐体Ａ１２０１の表面Ａ１２０３には、表示部１２００とマイク１２０９が形成され、筐体Ｂ１２０２の表面Ｂ１２０４には、スピーカー１２０６と操作キー１２０７と電源スイッチ１２０８等が形成されている。
【０１４１】
本発明のＥＬ表示装置は、携帯電話の表示部１２００に用いることができる。
【０１４２】
なお、スピーカー１２０６、操作キー１２０７、表示部１２００、マイク１２０９、電源スイッチ１２０８は、上記配置に限らず、筐体Ａ１２０１、筐体Ｂ１２０２のいずれの部分にも形成することができる。
【０１４３】
図１２では、携帯電話を、２つの筐体部分（筐体Ａ１２０１及び筐体Ｂ１２０２）より構成し、その一辺をちょうつがい（図示せず）にて接続している。このちょうつがいを閉じることによって、筐体Ａ１２０１の表面Ａ１２０３と、筐体Ｂ１２０２の表面Ｂ１２０４とを重ねることができる。なお、筐体Ａ１２０１の表面Ａ１２０３と筐体Ｂ１２０２の表面Ｂ１２０４とを重ねることを、二つ折りにするということにする。
【０１４４】
また、この携帯電話の例では、図１３に示すような使用法が可能である。すなわち、スピーカー１２０６とマイク１２０９を別の筐体部分に配置し、その表面Ａ１２０３と表面Ｂ１２０４との角度を変更することによって、耳１２１１の近くにスピーカー１２０６を置き、口元１２１２にマイク１２０９を置くことが可能となる。このような構成にすることによって、他人に通話中の口元１２１２を見られないという利点がある。また、口元１２１２とマイク１２０９が近くになるため、雑音の影響が少なくなり、良好な通話が可能となる、さらには、電話機内のノイズフィルタを削減できるなどの効果がある。また、操作キー１２０７の数を増やせば、携帯情報端末としても使用できる。
【０１４５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【特許請求の範囲】
【請求項１】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極に電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の一端は、前記第２のトランジスタのソース又はドレインの前記一方と電気的に接続され、他端は第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続されることを特徴とするＥＬ表示装置。
【請求項２】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極と前記第１の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の他端は、第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続されることを特徴とするＥＬ表示装置。
【請求項３】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極と前記第１の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の他端は、前記第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続され、
前記第１のトランジスタはダブルゲート構造であることを特徴とするＥＬ表示装置。
【請求項４】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極と前記第１の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の他端は、第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続され、
前記第１のトランジスタはマルチゲート構造であることを特徴とするＥＬ表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタはｎチャネル型ＴＦＴであり、前記第２のトランジスタはｐチャネル型ＴＦＴであることを特徴とするＥＬ表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタはｎチャネル型ＴＦＴであり、前記第２のトランジスタはｎチャネル型ＴＦＴであることを特徴とするＥＬ表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記各画素は第２の容量を有し、前記第２の容量の一端は前記第２のトランジスタのゲートと電気的に接続されることを特徴とするＥＬ表示装置。
【請求項１】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極に電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の一端は、前記第２のトランジスタのソース又はドレインの前記一方と電気的に接続され、他端は第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続されることを特徴とするＥＬ表示装置。
【請求項２】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極と前記第１の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の他端は、第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続されることを特徴とするＥＬ表示装置。
【請求項３】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極と前記第１の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の他端は、前記第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続され、
前記第１のトランジスタはダブルゲート構造であることを特徴とするＥＬ表示装置。
【請求項４】
第１のトランジスタ、第２のトランジスタ、ＥＬ素子及び第１の容量を各画素に有し、
前記第１のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタにおいて、ソース又はドレインの一方は前記ＥＬ素子の第１の電極と前記第１の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第１の容量の他端は、第１の配線に電気的に接続され、
前記ＥＬ素子は、前記第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれたＥＬ層とを有し、
前記第１の電極上には、前記第１の電極上に開口部を有する絶縁膜が設けられ、
前記開口部には、前記第１の電極と接する前記ＥＬ層が設けられ、
前記ＥＬ層上には、前記ＥＬ層に接する前記第２の電極が設けられ、
前記第２の電極は、第２の配線を介してＦＰＣと電気的に接続され、
前記第１のトランジスタはマルチゲート構造であることを特徴とするＥＬ表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタはｎチャネル型ＴＦＴであり、前記第２のトランジスタはｐチャネル型ＴＦＴであることを特徴とするＥＬ表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタはｎチャネル型ＴＦＴであり、前記第２のトランジスタはｎチャネル型ＴＦＴであることを特徴とするＥＬ表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記各画素は第２の容量を有し、前記第２の容量の一端は前記第２のトランジスタのゲートと電気的に接続されることを特徴とするＥＬ表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−２１５６３８（Ｐ２０１１−２１５６３８Ａ）
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願番号】特願２０１１−１５５４４０（Ｐ２０１１−１５５４４０）
【出願日】平成２３年７月１４日（２０１１．７．１４）
【分割の表示】特願２００１−１４０３３３（Ｐ２００１−１４０３３３）の分割
【原出願日】平成１３年５月１０日（２００１．５．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願日】平成２３年７月１４日（２０１１．７．１４）
【分割の表示】特願２００１−１４０３３３（Ｐ２００１−１４０３３３）の分割
【原出願日】平成１３年５月１０日（２００１．５．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]