ＰＬＬロック検出回路、及びＰＬＬロック検出回路を有するＰＬＬシンセサイザ回路
【課題】適切にＰＬＬ回路ロックがなされているか否かを検出する。
【解決手段】ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路を構築する。ここにおいて、そのＰＬＬロック検出回路は、基準発振器から供給される基準発振周波数を示す基準発振周波数信号と、前記基準発振周波数を分周して得られたリファレンス周波数を示し位相比較器に供給されるリファレンス周波数信号と、ＶＣＯから供給される電圧制御発振周波数を分周して得られた比較周波数を示し前記位相比較器に供給される比較周波数信号とを受ける、そして、前記リファレンス周波数信号と前記比較周波数信号とに基づいて、前記ＰＬＬ回路ロックを示すロック検出信号を出力する。
【解決手段】ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路を構築する。ここにおいて、そのＰＬＬロック検出回路は、基準発振器から供給される基準発振周波数を示す基準発振周波数信号と、前記基準発振周波数を分周して得られたリファレンス周波数を示し位相比較器に供給されるリファレンス周波数信号と、ＶＣＯから供給される電圧制御発振周波数を分周して得られた比較周波数を示し前記位相比較器に供給される比較周波数信号とを受ける、そして、前記リファレンス周波数信号と前記比較周波数信号とに基づいて、前記ＰＬＬ回路ロックを示すロック検出信号を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬのＬｏｃｋ状態をモニタするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）ロック検出回路、及びそのＰＬＬロック検出回路を有するＰＬＬシンセサイザ回路に関する。
【背景技術】
【０００２】
現在普及している携帯電話やパーソナルコンピュータなどの電子機器には、高周波半導体装置が搭載されている。その高周波半導体装置の多くは、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）シンセサイザ回路を備えている。そのＰＬＬシンセサイザ回路は、ＶＣＯ（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）を備え、そのＶＣＯを所望する任意の周波数に固定している。
【０００３】
上述のような電子機器の安定的な動作を実現するために、そのＶＣＯが、所望する任意の周波数で安定しているかを判断する回路（以下、ＰＬＬロック検出回路と記載する。）を備えたＰＬＬシンセサイザ回路に関する語術が知られている（例えば、特許文献１参照）。その結果を出力するための外部出力が備えられている。
【０００４】
図１は、特許文献１（特開平１１−２０５１３４号公報）に記載のＰＬＬ回路１４０の構成を例示するブロック図である。図２は、特許文献１に記載されたロック検出回路の構成を示す回路図である。図１を参照すると、ＰＬＬ回路１４０は、基準分周カウンタ１１１と、比較分周カウンタ１１２と、位相比較器１１３と、チャージポンプ１１４と、ローパスフィルタ（以下、ＬＰＦという）１１５と、電圧制御発振器（以下、ＶＣＯという）１１６と、ロック検出回路１４１を備えている。
【０００５】
基準分周カウンタ１１１は、水晶振動器１１８の発振に基づく固有周波数の水晶発振信号ｆｏを分周した参照信号ｆｒを位相比較器１１３に出力する。比較分周カウンタ１１２は、ＶＣＯ１１６の出力信号ｆｖを分周した比較信号ｆｐを位相比較器１１３に出力する。
【０００６】
位相比較器１１３は、参照信号ｆｒと比較信号ｆｐとの位相を比較し、その比較結果に基づいて第１の位相差信号ΦＲ、及び第２の位相差信号ΦＰをチャージポンプ１１４に出力する。チャージポンプ１１４は、第１位相差信号ΦＲと第２位相差信号ΦＰに基づいた電圧信号ＤｏをＬＰＦ１１５に出力する。
【０００７】
ＬＰＦ１１５は、チャージポンプ１１４の電圧信号Ｄｏを平滑することにより、高周波成分を除去したＶＣＯ制御電圧ＶＴをＶＣＯ１１６に出力する。ＶＣＯ１１６は、ＶＣＯ制御電圧ＶＴの電圧値に応じた周波数の出力信号ｆｖを外部回路に出力する。この出力信号ｆｖは、比較分周カウンタ１１２に帰還される。
【０００８】
出力信号ｆｖの周波数が所望の周波数より低くなったとき、比較信号ｆｐの周波数が参照信号ｆｒの周波数より低くなり、その参照信号ｆｒと比較信号ｆｐの位相に差が生じる。位相比較器１１３は、その参照信号ｆｒと比較信号ｆｐの位相差に応じたパルス幅の第１位相差信号ΦＲと第２位相差信号ΦＰとを出力する。チャージポンプ１１４は、第１位相差信号ΦＲと第２位相差信号ΦＰのパルス幅に応じた電圧信号Ｄｏを、ＬＰＦ１１５に出力し、ＬＰＦ１１５は、電圧信号Ｄｏに基づいてＶＣＯ制御電圧ＶＴの電圧値を変更、例えば、高い電圧値のＶＣＯ制御電圧ＶＴを出力する。ＶＣＯ１１６は、ＶＣＯ制御電圧ＶＴに基づいて高い周波数の出力信号ｆｖを出力する。
【０００９】
逆に、出力信号ｆｖの周波数が所望の周波数より高くなったとき、比較信号ｆｐの周波数が参照信号ｆｒの周波数より高くなり、参照信号ｆｒと比較信号ｆｐの位相に差が生じる。位相比較器１１３は、参照信号ｆｒと比較信号ｆｐの位相差に応じたパルス幅の第１位相差信号ΦＲと第２位相差信号ΦＰを出力する。チャージポンプ１１４は、第１位相差信号ΦＲと第２位相差信号ΦＰのパルス幅に応じた電圧信号Ｄｏを、ＬＰＦ１１５に出力し、ＬＰＦ１１５は、電圧信号Ｄｏに基づいて低い電圧値のＶＣＯ制御電圧ＶＴを出力する。ＶＣＯ１１６は、ＶＣＯ制御電圧ＶＴに基づいて低い周波数の出力信号ｆｖを出力する。
【００１０】
ＰＬＬ回路１４０は、上記の動作を繰り返し実行し、ＶＣＯ１１６から出力する出力信号ｆｖの周波数を所望の周波数にロックする。ロック検出回路１４１は、位相比較器１１３から第１位相差信号ΦＲと第２位相差信号ΦＰが入力される。ロック検出回路１４１は、その第１位相差信号ΦＲと第２位相差信号ΦＰのみに基づいて、出力信号ｆｖがロック状態か否かを検出し、その検出結果に応じたレベルのロック検出信号ＬＤを出力する。
【００１１】
図２は、ロック検出回路１４１の構成を示すブロック図である。図２に示されているように、ロック検出回路１４１は、クロック発生部１４３を備えている。クロック発生部１４３は、位相比較器１１３より出力される参照信号ｆｒから見た比較信号ｆｐの位相差（第１位相差信号ΦＲ）と、比較信号ｆｐから見た参照信号ｆｒの位相差（第２位相差信号ΦＰ）を入力として受け取り、このＮＯＲを取り、第１位相差信号ΦＲと第２位相差信号ΦＰに同期したＣｌｏｃｋ信号Ｘ２を生成する。このタイミングの関係は、図３、図４のタイミングチャートによる。
【００１２】
また、ロック検出回路１４１は、状態検出部１４４とロックカウンタ１４５とを含むロック検出ユニットを備えている。状態検出部１４４は、第１位相差信号ΦＲと第２位相差信号ΦＰとのＮＡＮＤ出力に、内部信号Ｘ２に対して非常に小さい値、かつ使用するフリップフロップのｓｅｔｕｐ／ｈｏｌｄの規格を満足する遅延量を与えた信号ＤＸ１を生成する。状態検出部１４４は、その信号ＤＸ１を、内部信号Ｘ２をクロックとしたフリップフロップでサンプリングすることにより、検出信号Ｘ３を生成する。
【００１３】
ロックカウンタ１４５は、検出信号Ｘ３を複数回連続で検出した場合に、ロック検出信号ＬＤをＨｉｇｈにすることにより、Ｌｏｃｋした状態であるとした判定信号となるロック検出信号ＬＤを出力する。また、ロックカウンタ１４５は、その連続がとぎれた場合、ロック検出信号ＬＤをＬｏｗにすることにより、ＵｎＬｏｃｋした状態であるとした判定信号となるロック検出信号ＬＤを出力する。
【００１４】
図３は、Ｌｏｃｋ検出状態からＵｎＬｏｃｋ検出し再びＬｏｃｋ検出するときの動作を示すタイミングチャートである。また、図４は、特許文献１に記載の技術において、ＵｎＬｏｃｋ検出状態からＬｏｃｋカウントをし、検出カウント数に至らずＵｎＬｏｃｋ状態を維持しているときの動作を示すタイミングチャートである。この回路動作により従来のロック検出回路に対し、高いリファレンス周波数信号の場合でもロック検出動作が可能になりリファレンス周波数信号の周波数に依存しないロック検出が可能になる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平１１−２０５１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１に記載の技術では、位相比較器１１３の出力信号（第１位相差信号ΦＲ、第２位相差信号ΦＰ）が、図３、図４の第１位相差信号ΦＲ、第２位相差信号ΦＰの関係を満足するように回路を構成しなければならない。したがって、ロック検出回路１４１の回路構成が限定されるという問題がある。
【００１７】
また、物理的な回路レイアウト上の回路ブロックの配置位置により、信号の遅延量の差が生じることがある。そのため、第１位相差信号ΦＲがロック検出回路１４１に到達する時間と、第２位相差信号ΦＰがロック検出回路１４１に到達する時間に差が生じるような回路レイアウトであった場合、正しいロック検出動作を得ることができない問題がある。正しいロック検出動作を得るために、位相比較器１１３を配置する位置に制約が生じてしまう。
【００１８】
また、ロック検出した状態をカウンタで連続しているかどうかの判断しかしていない。ＶＣＯが期待する周波数に対してどの程度の誤差にまで収束、安定しているか判断できない。そのため、ロック検出自体が不確定な判断回路を有していることになり、精度を要求されるＰＬＬシンセサイザ回路に利用するには不適当であることがある。
【課題を解決するための手段】
【００１９】
上記のような課題を解決するために、ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路を構築する。ここにおいて、そのＰＬＬロック検出回路は、基準発振器から供給される基準発振周波数を示す基準発振周波数信号と、前記基準発振周波数を分周して得られたリファレンス周波数を示し位相比較器に供給されるリファレンス周波数信号と、ＶＣＯから供給される電圧制御発振周波数を分周して得られた比較周波数を示し前記位相比較器に供給される比較周波数信号とを受ける、そして、前記リファレンス周波数信号と前記比較周波数信号とに基づいて、前記ＰＬＬ回路ロックを示すロック検出信号を出力する。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、本発明のＰＬＬロック検出回路は、物理的な回路レイアウトに依存することなくＰＬＬのロック状態を検出することができる。
【００２１】
また、本発明のＰＬＬロック検出回路は、ＰＬＬのロック状態を、周波数精度を特定して判定することできる。そのため、その周波数精度を切り替える機能を有することにより、ユーザが所望する周波数精度でのロック検出回路を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は、従来のＰＬＬシンセサイザ回路の構成を示すブロック図である。
【図２】図２は、従来のロック検出回路の構成を示すブロック図である。
【図３】図３は、従来のロック検出回路のＵＮＬＯＣＫ検出動作を示すタイミングチャートである。
【図４】図４は、従来のロック検出回路のＬＯＣＫ検出動作を示すタイミングチャートである。
【図５】図５は、本実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。
【図６】図６は、基準信号ＳＩＧ＿Ｘとリファレンス周波数信号ＳＩＧ＿Ｒの関係を例示するタイミングチャートである。
【図７】図７は、ＶＣＯ発振信号ＳＩＧ＿ＶＣＯと比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。
【図８】図８は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの変移と、ＶＣＯ制御電圧ＶＴの変移を示すタイミングチャートである。
【図９】図９は、本実施形態のロック検出回路９の動作原理を例示するタイミングチャートである。
【図１０】図１０は、本実施形態のロック検出回路９における、リファレンス周波数信号ＳＩＧ＿Ｒの１周期に対しての比較周波数信号ＳＩＧ＿Ｎのサンプリング範囲を示すタイミングチャートである。
【図１１】図１１は、比較周波数信号ＳＩＧ＿Ｎの周波数が一定の場合の、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。
【図１２Ａ】図１２Ａは、本実施形態のロック検出回路９の詳細な構成を例示するブロック図である。
【図１２Ｂ】図１２Ｂは、本実施形態のロック検出回路９の詳細な構成を例示するブロック図である。
【図１３】図１３は、本実施形態のＬｏｃｋ検出パラメータ決定回路１１の構成を例示するブロック図である。
【図１４】図１４は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の具体的な回路の構成を例示するブロック図である。
【図１５】図１５は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の動作を例示するタイミングチャートである。
【図１６】図１６は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の具体的な構成を例示するブロック図である。
【図１７】図１７は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の動作を例示するタイミングチャートである。
【図１８】図１８は、本実施形態の同期測定カウンタ１５の具体的な構成を例示するブロック図である。
【図１９】図１９は、本実施形態の同期測定カウンタ１５の動作を例示するタイミングチャートである。
【図２０】図２０は、本実施形態の第１カウンタ値保持回路１６の具体的な構成を例示するブロック図である。
【図２１】図２１は、本実施形態の第１カウンタ値保持回路１６の動作を例示するタイミングチャートである。
【図２２】図２２は、本実施形態の第２カウンタ値保持回路１７の構成を例示するブロック図である。
【図２３】図２３は、第２カウンタ値保持回路１７に備えられている１ｂｉｔ分の保持回路の構成を例示するブロック図である。
【図２４】図２４は、本実施形態の第２カウンタ値保持回路１７の動作を例示するタイミングチャートである。
【図２５】、図２５は、本実施形態の第２カウンタ値保持回路１７の動作を例示するタイミングチャートである。
【図２６】図２６は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の構成を例示するブロック図である。
【図２７】図２７は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の動作を例示するタイミングチャートである。
【図２８】図２８は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の動作を例示するタイミングチャートである。
【図２９】図２９は、第２実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。
【図３０Ａ】図３０Ａは、第２実施形態のロック検出回路９の構成を例示するブロック図である。
【図３０Ｂ】図３０Ｂは、第２実施形態のロック検出回路９の構成を例示するブロック図である。
【図３１】図３１は、第２実施形態の第１Ｋ分周回路１２（または第２Ｋ分周回路１３）の構成を例示するブロック図である。
【発明を実施するための形態】
【００２３】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
図５は、本実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。本実施形態のＰＬＬシンセサイザ回路１は、そのＰＬＬシンセサイザ回路１の外部に設けられたＯＳＣ（Ｏｓｃｉｌｌａｔｏｒ）２に接続されている。また、そのＯＳＣ２は、ＰＬＬシンセサイザ回路１の内部に備えられていても良い。ＯＳＣ２は、水晶発振子等を用いた周波数が安定した発振回路である。本実施形態においては、そのＯＳＣ２の出力信号を、基準信号ＳＩＧ＿Ｘと称す。
【００２５】
図５を参照すると、ＰＬＬシンセサイザ回路１は、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３と、プログラマブルディバイダ４と、リファレンスディバイダ５と、位相比較器６と、チャージポンプ７と、ＬＰＦ８と、ロック検出回路９とを備えている。
【００２６】
ＶＣＯ３は、印加電圧（以下、ＶＣＯ制御電圧ＶＴと記載する。）を制御して所望の発振周波数の信号の出力を得る発振回路である。本実施形態においては、ＶＣＯ３の出力信号をＶＣＯ発振信号ＳＩＧ＿ＶＣＯと称す。プログラマブルディバイダ４は、ＶＣＯ３で発生させたＶＣＯ発振信号ＳＩＧ＿ＶＣＯを、１／Ｎ分周した信号を生成する。本実施形態においては、この１／Ｎ分周した信号を、比較周波数信号ＳＩＧ＿Ｎと称す。リファレンスディバイダ５は、基準信号ＳＩＧ＿Ｘを入力とし、その基準信号ＳＩＧ＿Ｘを１／Ｒ分周（Ｒ＝１，２，３・・・）で分周した信号を生成する。本実施形態においては、この１／Ｒ分周した信号を、リファレンス周波数信号ＳＩＧ＿Ｒと称す。
【００２７】
位相比較器６は、リファレンス周波数信号ＳＩＧ＿Ｒからの比較周波数信号ＳＩＧ＿Ｎの位相差（以下、第１位相差信号ΦＲと記載する。）を検出する。また、位相比較器６は、比較周波数信号ＳＩＧ＿Ｎからのリファレンス周波数信号ＳＩＧ＿Ｒの位相差（以下、第２位相差信号ΦＰと記載する。）を検出する。位相比較器６は、その第１位相差信号ΦＲと第２位相差信号ΦＰの情報をチャージポンプ７に伝える。チャージポンプ７とＬＰＦ（）８は、その第１位相差信号ΦＲと第２位相差信号ΦＰとに基づいて、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの位相の差が少なくなる方向のＶＣＯ制御電圧ＶＴの電圧を発生させＶＣＯブロックに印加する。
【００２８】
ロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎを入力として受け取り、そのリファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎとに基づいて、ロック検出信号ＬＤを出力する。図５に示されているように、ロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒ、比較周波数信号ＳＩＧ＿Ｎ、及び基準信号ＳＩＧ＿Ｘを用いて、周波数精度選択信号に応答してロック検出の周波数精度を選択する機能を有している。
【００２９】
ロック検出回路９の入出力信号に関して、ＯＳＣ２からロック検出回路９に供給される基準信号ＳＩＧ＿Ｘは、そのロック検出回路９のサンプリング用クロックとして使用される。リファレンスディバイダ５からロック検出回路９に供給されるリファレンス周波数分周値Ｒは、そのリファレンスディバイダ５が基準信号ＳＩＧ＿Ｘを分周するときの分周値である。リファレンス周波数分周値Ｒは、所望するＶＣＯ３の発振周波数を得るとき、１発振周波数に対しては、固定値である。ロック検出回路９では、ロック検出動作でＯＳＣ２の収束精度を決めるパラメータとして使用される。リファレンスディバイダ５からロック検出回路９に供給されるリファレンス周波数信号ＳＩＧ＿Ｒは、ＯＳＣ２から出力された基準信号ＳＩＧ＿Ｘをリファレンス周波数分周値Ｒに示される値で分周した信号である。
【００３０】
図６は、ＯＳＣ２の出力信号である基準信号ＳＩＧ＿Ｘと、リファレンスディバイダ５の出力信号であるリファレンス周波数信号ＳＩＧ＿Ｒの関係を例示するタイミングチャートである。基準信号ＳＩＧ＿Ｘの１周期を１とするとき、リファレンスディバイダ５は、その基準信号ＳＩＧ＿Ｘを内部でＲ分周して出力する。このとき、分周信号のＨｉｇｈである期間ａ１、Ｌｏｗである期間ａ２は、１：１の比である必要はなく、ＯＳＣ２の位相比較器６で位相比較ができる任意の比である。
【００３１】
図７は、ＶＣＯ３の出力信号であるＶＣＯ発振信号ＳＩＧ＿ＶＣＯと、プログラマブルディバイダ４の出力信号である比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。プログラマブルディバイダ４からロック検出回路９に供給される比較周波数信号ＳＩＧ＿Ｎは、ＶＣＯ３から出力されるＶＣＯ発振信号ＳＩＧ＿ＶＣＯをＮの分周値で分周した信号である。ＶＣＯ発振信号ＳＩＧ＿ＶＣＯの１周期を１とするとき、プログラマブルディバイダ４は、そのＶＣＯ発振信号ＳＩＧ＿ＶＣＯを内部でＮ分周して出力する。このとき、分周信号のＨｉｇｈである期間ｂ１、Ｌｏｗである期間ｂ２は、１：１の比である必要はなく、ＰＬＬシンセサイザ回路１の位相比較器６で位相比較ができる任意の比である。
【００３２】
図８は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの変移と、ＶＣＯ制御電圧ＶＴの変移を示すタイミングチャートである。ＰＬＬシンセサイザ回路１は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの位相差を検出し、その位相差量Δｔ（ｍ） ［ｍ＝１，２，３，・・・，ｎ］に応じてＶＣＯ３の出力周波数を制御するＶＣＯ制御電圧ＶＴを生成する。リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎは、
Δｔ（ｍ）＝０
になるように変移していく。ＰＬＬシンセサイザ回路１は、上述の動作に応答して所望のＶＣＯ発振周波数を得るループ回路を構成している。このときの位相差は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの立下りエッジを基準とするか、立ち上がりエッジを基準とするかは設計依存である。本実施形態においては、図８に示されているように、立下りエッジを基準とする場合を例示している。
【００３３】
本実施形態のロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの位相差を判定するのではなく、同期状態を検出し、その同期状態に基づいてロック判定を行っている。以下に、本実施形態のロック検出回路９の動作原理について説明を行う。
図９は、本実施形態のロック検出回路９の動作原理を例示するタイミングチャートである。図９のタイミングチャートは、任意の信号（以下、第１入力信号ＳＩＧ＿Ａと記載する。）と、他の任意の信号（以下、第２入力信号ＳＩＧ＿Ｂと記載する。）をロック検出回路９の入力としたとき、その第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂと間の同期状態を判定する動作を例示している。
【００３４】
図９を参照すると、ロック検出回路９は、第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂの同期状態をモニタしている。このとき、各々の信号の特定の変化点間の時間差が安定して一定であれば、第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂの位相が異なっていても周期が同じであることがいえる。そのため、周波数が同じであることが判定できる。
【００３５】
第１入力信号ＳＩＧ＿Ａが、リファレンス周波数信号ＳＩＧ＿Ｒを分周した信号（ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫ）であり、第２入力信号ＳＩＧ＿Ｂが、比較周波数信号ＳＩＧ＿Ｎを分周した信号（リタイミング信号ＳＩＧ＿ＮＫＳ）であるときも、各々の信号の特定の変化点間の時間差が安定して一定であれば、位相が異なっていても周期が同じであることがいえる。そのため、周波数が同じであることが判定できる。このことから、期待する周波数精度を得ることが可能となる。
【００３６】
また、第１入力信号ＳＩＧ＿Ａ、第２入力信号ＳＩＧ＿Ｂが、ロック検出回路９に到達する時間に差があっても、この遅延時間を考慮した遅延素子を使用する回路毎のレイアウトに合わせて入れる必要がなくなる。
【００３７】
また、図９に示されているように、第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂの立下りエッジをイベントとし、第１入力信号ＳＩＧ＿Ａの立下りエッジから、第２入力信号ＳＩＧ＿Ｂの立下りエッジまでの時間を、
Δｔ（ｍ） （ｍ＝１，２，３，・・・，ｎ）
としている。このとき、第１入力信号ＳＩＧ＿Ａの立下りエッジから次の第１入力信号ＳＩＧ＿Ａの立下りエッジまでに、複数の第２入力信号ＳＩＧ＿Ｂの立下りエッジがあった場合は、最初の第２入力信号ＳＩＧ＿Ｂの立下りエッジのみを判定対象とする。そして、それ以降の第１入力信号ＳＩＧ＿Ａの立下りエッジまでに存在する複数の第２入力信号ＳＩＧ＿Ｂの立下りエッジは、判定対象外とする。さらに、その状態から抜けた１回目の第１入力信号ＳＩＧ＿Ａの立下りエッジから、第２入力信号ＳＩＧ＿Ｂの立下りエッジ間の判定も行わないこととする。これによって、周波数の整数倍による誤判定を避けることが可能となる。
【００３８】
図９では、Δｔ（ｎ−３）とΔｔ（ｎ−２）が、指定する誤差内で同じである場合を例示している。ロック検出回路９は、この状態になった以降のΔｔ（ｍ）を、Δｔ（ｎ−３）との比較判定を行う。その比較判定の結果、Δｔ（ｎ−３）と同じΔｔ（ｍ）が、指定回数以上存在するとき、同期状態が安定し所望する周波数精度で安定したと判断でき、ロック検出したと判定する。
【００３９】
このときの指定回数と周波数精度は、ロック検出回路９で使用するサンプリング用クロック（基準信号ＳＩＧ＿Ｘ）の周波数と、リファレンス周波数信号ＳＩＧ＿Ｒの周波数と、所望するＶＣＯ３の発振周波数より算出する。
【００４０】
図１０は、本実施形態のロック検出回路９における、リファレンス周波数信号ＳＩＧ＿Ｒの１周期に対しての比較周波数信号ＳＩＧ＿Ｎのサンプリング範囲を示すタイミングチャートである。リファレンス周波数信号ＳＩＧ＿Ｒは、基準周波数ＳＩＧ＿Ｘを分周して生成している。したがって、リファレンス周波数信号ＳＩＧ＿Ｒは、基準信号ＳＩＧ＿Ｘに同期した信号となる。
【００４１】
図１０では、リファレンス周波数信号ＳＩＧ＿Ｒは、時刻ｔ２、時刻ｔ５において、基準信号ＳＩＧ＿Ｘの立ち上がりエッジに同期したタイミングをとる。（時刻ｔ５−時刻ｔ２）は、リファレンス周波数信号ＳＩＧ＿Ｒの１周期とする。時刻ｔ１は、時刻ｔ２に対して基準信号ＳＩＧ＿Ｘで１周期前の時刻であり、時刻ｔ３は、時刻ｔ２に対して基準信号ＳＩＧ＿Ｘで１周期後の時刻であるという関係を持つ。また、時刻ｔ４は、時刻ｔ５に対して基準信号ＳＩＧ＿Ｘで１周期前の時刻であり、時刻ｔ６は、時刻ｔ５に対して基準信号ＳＩＧ＿Ｘで１周期後の時刻であるという関係を持つ。
【００４２】
第１比較周波数信号ＳＩＧ＿Ｎ１と、第２比較周波数信号ＳＩＧ＿Ｎ２は、ＶＣＯ発振信号ＳＩＧ＿ＶＣＯを分周した信号である。したがって、第１比較周波数信号ＳＩＧ＿Ｎ１と、第２比較周波数信号ＳＩＧ＿Ｎ２は、通常は基準信号ＳＩＧ＿Ｘに対して非同期である。
【００４３】
本実施形態のロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒの１周期に対して、基準信号ＳＩＧ＿Ｘの±２周期内に、比較周波数信号ＳＩＧ＿Ｎの１周期が入っている回数をカウントすることより周波数精度を算出する。
【００４４】
まず、リファレンス周波数信号ＳＩＧ＿Ｒの１周期で考える。リファレンス周波数信号ＳＩＧ＿Ｒに対し、基準信号ＳＩＧ＿Ｘの±２周期をサンプリング範囲とする。そのサンプリング範囲内でサンプリングできる比較周波数信号ＳＩＧ＿Ｎの周期の最大をＴｃｏｍｐ＿ｍａｘとするとき、そのＴｃｏｍｐ＿ｍａｘは、リファレンス周波数信号ＳＩＧ＿Ｒの周波数をｆｔａｒｇｅｔとし、リファレンス周波数の分周値をＲとして、（１）式で表される値になる。
【数１】
【００４５】
このｆｔａｒｇｅｔを、ＶＣＯ３に対する期待周波数に置き換えた場合、Ｔｃｏｍｐ＿ｍａｘは、ＶＣＯ３の期待周波数に対しての最大周期となる。ここで、置き換えた各変数名を、ｆｖｃｏ＿ｔａｒｇｅｔ、Ｔｖｃｏ＿ｃｏｍｐ＿ｍａｘとする。このことより、リファレンス周波数信号ＳＩＧ＿Ｒに対し、上述のサンプリング範囲内でサンプリングできる比較周波数信号ＳＩＧ＿Ｎの、ＶＣＯ３に対しての最低周波数ｆｖｃｏ＿ｃｏｍｐ＿ｍｉｎは、（２）式で表される値となる。
【数２】
【００４６】
同様に、リファレンス周波数信号ＳＩＧ＿Ｒに対し、基準信号ＳＩＧ＿Ｘの±２周期内でサンプリングできる比較周波数信号ＳＩＧ＿Ｎの周期の最小をＴｃｏｍｐ＿ｍｉｎとするとき、そのＴｃｏｍｐ＿ｍｉｎは、（３）式で表される値となる。
【数３】
【００４７】
さらに、サンプリングできる比較周波数信号ＳＩＧ＿Ｎの周期の、ＶＣＯに対しての最高周波数ｆｖｃｏ＿ｃｏｍｐ＿ｍａｘは、（４）式で表される値となる。
【数４】
【００４８】
この周期比較を任意の回数繰り返したとき、その差分は、累積されていくことになる。図１１は、比較周波数信号ＳＩＧ＿Ｎの周波数が一定の場合の、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。図１１は、
【００４９】
リファレンス周波数信号の周波数 ＜ 比較周波数信号の周波数
の場合の関係を例示している。この図１１には、Ｌｏｃｋ検出用リファレンス周波数信号、およびＬｏｃｋ検出用比較周波数信号という用語を用いている。リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿ＮとをＫ分周（Ｋ＝１，２，３・・・）したときの二つの信号の関係は、Ｋ分周しない場合と同様である。後述する基本動作では、Ｋ分周した信号を用いてＬｏｃｋ検出を行う動作について説明を行う。したがって、以下の説明において、本願発明に対する理解を容易にするために、Ｋ分周したときの二つの信号を示す場合、それぞれＬｏｃｋ検出用リファレンス周波数信号、Ｌｏｃｋ検出用比較周波数信号という用語を用いることとする。
【００５０】
リファレンス周波数信号の周波数 ＝ 比較周波数信号の周波数
であるとき、ｔ１＝ｔ２＝ｔ３・・・となり、リファレンス周波数信号ＳＩＧ＿Ｒの周波数と比較周波数信号ＳＩＧ＿Ｎの周波数は同じであり、このときＰＬＬはＬｏｃｋしているといえる。
リファレンス周波数信号の周波数 ＞ 比較周波数信号の周波数
であるとき、
Δｔ（１−２）＝ｔ１−ｔ２、Δｔ（２−３）＝ｔ２−ｔ３
としたとき
Δｔ（１−２）＝Δｔ（２−３）
であり
ｔ１−ｔ３＝２×Δｔ（１−２）
となる。
【００５１】
このようにΔｔ３、Δｔ４、Δｔ５・・・と順にｔ１との差を求めていった場合、平均周期差Δｔ（ｍ） （ｍ＝２，３，４・・・）は、（ｍ−１）×Δｔ（１−２）となる。これより、ｍ番目のところでのＬｏｃｋ検出開始時の周期からの平均周期差Δｔ（ｍ）は、（５）式で表される値をとる。
【数５】
【００５２】
この周期差がＬｏｃｋ検出できる周波数精度の最大もしくは最小の範囲であったとすると、Ｌｏｃｋ検出範囲の周期最大の精度は、（６）式、（７）式より、（８）式で表される値となる。
【数６】
【数７】
【数８】
【００５３】
同様に周波数軸から見ると、Ｌｏｃｋ検出範囲の最低周波数は、（９）式で表される値となる。
【数９】
【００５４】
ここで分周値Ｋは、リファレンス周波数信号ＳＩＧ＿Ｒ、及び比較周波数信号ＳＩＧ＿Ｎを、ロック検出回路９の入力端で分周するときの分周値を示すものとする。また、リファレンス周波数分周値Ｒは、ＯＳＣ２からリファレンス周波数信号ＳＩＧ＿Ｒを生成するときの分周値である。（９）式のｍ−１を、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔに置き換えることにより、（１０）式が得られる。
【数１０】
【００５５】
また同様に、Ｌｏｃｋ検出範囲の最高周波数は、（１１）式で表される値となる。
【数１１】
【００５６】
このｆｔａｒｇｅｔを、ｆｖｃｏ＿ｔａｒｇｅｔと置き換えることにより、ロック検出回路９の周波数精度が得られる。
【００５７】
図１２Ａ、図１２Ｂは、本実施形態のロック検出回路９の詳細な構成を例示するブロック図であり、（１０）式、（１１）式を満足するロック検出回路９の具体的な回路構成を例示している。そのロック検出回路９は、Ｌｏｃｋ検出パラメータ決定回路１１と、第１Ｋ分周回路１２と、第２Ｋ分周回路１３と、サンプリングＣｌｏｃｋ同期回路１４と、同期測定カウンタ１５と、第１カウンタ値保持回路１６と、第２カウンタ値保持回路１７と、比較回路１８と、連続回数カウント回路１９と、回数比較判定回路２０とを含んでいる。
【００５８】
Ｌｏｃｋ検出パラメータ決定回路１１は、リファレンス周波数分周値Ｒ、及び周波数精度選択信号を与えることにより、分周値Ｋ、及びＬｏｃｋ検出回数判定値ＬｏｃｋＣｏｕｎｔを決定する。
【００５９】
第１Ｋ分周回路１２は、Ｌｏｃｋ検出パラメータ決定回路１１から出力される分周値Ｋに基づいて、リファレンス周波数信号ＳＩＧ＿Ｒを分周してロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫを生成する。
【００６０】
第２Ｋ分周回路１３は、Ｌｏｃｋ検出パラメータ決定回路１１から出力される分周値Ｋに基づいて、比較周波数信号ＳＩＧ＿Ｎを分周してロック検出用比較周波数信号ＳＩＧ＿ＮＫを生成する。
【００６１】
サンプリングＣｌｏｃｋ同期回路１４は、Ｋ分周した比較周波数信号（ロック検出用比較周波数信号ＳＩＧ＿ＮＫ）を、基準信号ＳＩＧ＿Ｘでリタイミングし、リタイミング信号ＳＩＧ＿ＮＫＳを生成する。
【００６２】
同期測定カウンタ１５は、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの信号の立下りから、リタイミング信号ＳＩＧ＿ＮＫＳの信号の立下りまでの期間を、基準信号ＳＩＧ＿Ｘをサンプリングクロックとしてカウントし、カウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎを生成する。
【００６３】
第１カウンタ値保持回路１６は、カウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎの値を、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの毎周期ごとに、その次の周期まで保持し、その保持値を保持カウント値ＳＩＧ＿ＣＮＴ＿ＮＯＷとして出力する。
【００６４】
第２カウンタ値保持回路１７は、保持カウント値ＳＩＧ＿ＣＮＴ＿ＮＯＷの値を保持し、後述する比較回路１８から供給されるイネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢが無効なときに、その値を開始時カウント値ＳＩＧ＿ＣＮＴ＿１ＳＴとして出力する。
【００６５】
比較回路１８は、開始時カウント値ＳＩＧ＿ＣＮＴ＿１ＳＴの値と、保持カウント値ＳＩＧ＿ＣＮＴ＿ＮＯＷの値の差が、±１以内であるかを判定し、その判定結果に基づいてイネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢを生成する。
【００６６】
連続回数カウント回路１９は、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢが連続で有効になっている回数を、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫと同じ時間の周期でカウントし、そのカウント結果をカウント結果ＳＩＧ＿ＬＤ＿ＣＮＴとして出力する。
【００６７】
回数比較判定回路２０は、カウント結果ＳＩＧ＿ＬＤ＿ＣＮＴの値が、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔの値と同じになったらＬｏｃｋ検出したと判定し、ロック検出信号ＬＤを有効とした出力を行う。
【００６８】
図１３は、本実施形態のＬｏｃｋ検出パラメータ決定回路１１の具体的な構成を例示するブロック図である。Ｌｏｃｋ検出パラメータ決定回路１１は、上述の第１Ｋ分周回路１２に供給する分周値Ｋと、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔを決定する。図１３に示されているように。Ｌｏｃｋ検出パラメータ決定回路１１は、リファレンス周波数分周値Ｒと、ユーザが選択する２ｂｉｔに割り振った周波数精度選択信号を用いて、分周値Ｋと、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔを決定する。Ｌｏｃｋ検出パラメータ決定回路１１は、組合せ回路で構成され、タイミング依存のない回路となることが好ましい。
【００６９】
図１４は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の具体的な回路の構成を例示するブロック図である。本実施形態において、第１Ｋ分周回路１２は、リファレンス周波数信号ＳＩＧ＿Ｒを入力とする回路である。また、第２Ｋ分周回路１３は、比較周波数信号ＳＩＧ＿Ｎを入力とする回路である。この２つの回路（第１Ｋ分周回路１２、第２Ｋ分周回路１３）は、内部の構成が概ね同様である。したがって、以下では、本実施形態の理解を容易にするために、リファレンス周波数信号ＳＩＧ＿Ｒを入力とする第１Ｋ分周回路１２に関して説明を行う。図１４に示されているように、第１Ｋ分周回路１２は、３ＢＩＴカウンタ２１と、選択回路２２とを備えている。その４入力１出力選択回路２２は、分周値Ｋに応答して動作する、４入力１出力のセレクタである。
【００７０】
図１５は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の動作を例示するタイミングチャートである。図１５のタイミングチャートを参照すると、３ＢＩＴカウンタ２１は、リファレンス周波数信号ＳＩＧ＿Ｒの２分周信号をＢＩＴ０として出力する。また３ＢＩＴカウンタ２１は、リファレンス周波数信号ＳＩＧ＿Ｒの４分周信号をＢＩＴ１として出力する。また３ＢＩＴカウンタ２１は、リファレンス周波数信号ＳＩＧ＿Ｒの８分周信号をＢＩＴ２として出力する。４入力１出力選択回路２２は、２ｂｉｔのＫ分周値（分周値Ｋ）に基づいて、リファリンス周波数信号ＳＩＧ＿Ｒ、ＢＩＴ０、ＢＩＴ１、およびＢＩＴ２から１つの信号を選択する。
【００７１】
図１６は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の具体的な構成を例示するブロック図である。図１６に示されているように、サンプリングＣｌｏｃｋ同期回路１４は、同期回路第１フリップフロップ２３と同期回路第２フリップフロップ２４とを含む２段のフリップフロップを備えている。サンプリングＣｌｏｃｋ同期回路１４は、比較周波数信号ＳＩＧ＿Ｎを元に分周され、分周値Ｋに基づいて選択された信号（ロック検出用比較周波数信号ＳＩＧ＿ＮＫ）を受け取る。サンプリングＣｌｏｃｋ同期回路１４は、そのロック検出用比較周波数信号ＳＩＧ＿ＮＫを、基準信号ＳＩＧ＿Ｘに同期した信号（以下、リタイミング信号ＳＩＧ＿ＮＫＳと記載する）に変換する。
【００７２】
第２Ｋ分周回路１３で生成された信号ＳＩＧ＿ＮＫは、基準信号ＳＩＧ＿Ｘに対し非同期である。そのため、そのまま使用すると後段の順序回路で使用するとき不定状態が発生する場合があり正しい判定ができなくなる。そこで、サンプリングＣｌｏｃｋ同期回路１４に設けられた２段のフリップフロップは、ロック検出用比較周波数信号ＳＩＧ＿ＮＫを基準信号ＳＩＧ＿Ｘに同期させる。
【００７３】
図１７は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の動作を例示するタイミングチャートである。図１７のタイミングチャートを参照すると、ロック検出用比較周波数信号ＳＩＧ＿ＮＫを、基準信号ＳＩＧ＿Ｘをクロックとした同期回路第１フリップフロップ２３に入力する。同期回路第１フリップフロップ２３の出力は、信号ＳＩＧ＿ＮＫ１Ｔのように、Ｔ１、Ｔ２のタイミングで不定状態になり、ｍｅｔａ−ｓｔａｂｌｅ状態を発生する。これを同期回路第２フリップフロップ２４で再度リタイミングすることで、安定した同期状態をもった信号を生成させる。このときタイミングによって（第１状態）と（第２状態）の信号が生成されることになる。ず１７に示されているように、どちらの状態も、出力信号（リタイミング信号ＳＩＧ＿ＮＫＳ）は、基準信号ＳＩＧ＿Ｘに同期している。
【００７４】
図１８は、本実施形態の同期測定カウンタ１５の具体的な構成を例示するブロック図である。図１８を参照すると、同期測定カウンタ１５は、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの立下りからリタイミング信号ＳＩＧ＿ＮＫＳの立下りの期間でＨｉｇｈレベルになる信号を生成する順序組合せ回路と、そのＨｉｇｈレベルの時間を、基準信号ＳＩＧ＿Ｘをクロックとしてカウントする９ＢＩＴカウンタとを備えている。
【００７５】
図１９は、本実施形態の同期測定カウンタ１５の動作を例示するタイミングチャートである。図１９のタイミングチャートを参照すると、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの立下り検出信号を第１信号ＳＩＧ１、リタイミング信号ＳＩＧ＿ＮＫＳの立下り検出信号を第２信号ＳＩＧ２とする。第１信号ＳＩＧ１と第２信号ＳＩＧ２のＮＯＲをとった信号を第４信号ＳＩＧ４とし、その第４信号ＳＩＧ４を、Ｈｉｇｈ区間を保持するフリップフロップのイネーブル信号とする。
【００７６】
Ｈｉｇｈの保持開始を示す信号は、第１信号ＳＩＧ１のままだと第４信号ＳＩＧ４、及び後述の１６」の保持タイミングとぶつかる。したがって、第１信号ＳＩＧ１をフリップフロップ１段でリタイミングしずらした信号を第３信号ＳＩＧ３とし、その第３信号ＳＩＧ３を用いてＨｉｇｈの保持開始信号とする。これらの信号を用いてＨｉｇｈ区間の保持信号である第５信号ＳＩＧ５を生成する。第５信号ＳＩＧ５を９ｂｉｔカウンタのイネーブル信号として、初期値１からカウントを開始する。
【００７７】
そのカウント結果を示す９ｂｉｔの信号を、カウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎとして出力する。このカウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎは、リファレンス周波数信号ＳＩＧ＿Ｒと、比較周波数信号ＳＩＧ＿Ｎとを、各々分周した信号の同期状態を判断するときに、基準信号ＳＩＧ＿Ｘでサンプリングした回数の値となる。
【００７８】
図２０は、本実施形態の第１カウンタ値保持回路１６の具体的な構成を例示するブロック図である。図２０を参照すると、本実施形態の第１カウンタ値保持回路１６は、９個のフリップフロップを備えている。第１カウンタ値保持回路１６は、第３信号ＳＩＧ３をクロックとした９ｂｉｔ信号保持回路として機能している。
【００７９】
図２１は、本実施形態の第１カウンタ値保持回路１６の動作を例示するタイミングチャートである。図２１を参照すると、第１カウンタ値保持回路１６は、同期測定カウンタ１５より出力されたカウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎの最大値を保持するため、第３信号ＳＩＧ３をクロックとし、その立ち上がりタイミングで９ｂｉｔの信号を保持、更新する。
【００８０】
図２２は、本実施形態の第２カウンタ値保持回路１７の構成を例示するブロック図である。第２カウンタ値保持回路１７は、ＵｎＬｏｃｋ状態になった後、Ｌｏｃｋ検出動作開始時に、第１カウンタ値保持回路１６の出力（第６信号ＳＩＧ６）を保持する機能を備えている。このため、第２カウンタ値保持回路１７に備えられている複数の保持回路の各々は、イネーブル信号がＨｉｇｈのときのみ更新する保持回路であることが好ましい。
【００８１】
図２３は、第２カウンタ値保持回路１７に備えられている１ｂｉｔ分の保持回路の構成を例示するブロック図である。図２３に示されているように、ＤＡＴＡ−ＨＯＬＤフリップフロップ（第２カウンタ値保持回路１７に備えられている１ｂｉｔ分の保持回路）は、ＣＬＫの立ち上がりタイミングでＥＮがＨｉｇｈのとき（イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＬｏｗのとき）のみ、保持している信号を更新する機能を有する。そのＤＡＴＡ−ＨＯＬＤフリップフロップは、ＥＮがＬｏｗのとき（イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＨｉｇｈのとき）には、Ｄの値によらないで常にＤＡＴＡ−ＨＯＬＤフリップフロップの値を保持する。
【００８２】
第２カウンタ値保持回路１７は、図２３に示されているＤＡＴＡ−ＨＯＬＤフリップフロップを９個有し、イネーブル（イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢ）を入力端で反転させた回路構成をとる。また、ＣＬＫは、後段のタイミング調整のためＳＩＧ３を基準信号ＳＩＧ＿Ｘで２回リタイミングするものとする。
【００８３】
図２４、図２５は、本実施形態の第２カウンタ値保持回路１７の動作を例示するタイミングチャートである。第２カウンタ値保持回路１７は、ＣＬＫ（信号ＳＩＧ３＿２Ｔ）の立ち上がりタイミングで、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＬｏｗのとき（フリップフロップのＥＮがＨｉｇｈのとき）のみ、保持している信号を更新する機能を有する。その第２カウンタ値保持回路１７は、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＨｉｇｈのとき（フリップフロップのＥＮがＬｏｗのとき）には、Ｄの値によらないで常にフリップフロップの値を保持する。
【００８４】
図２６は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の構成を例示するブロック図である。比較回路１８は、２値の一方の値Ａが、もう一方の値Ｂに対し±１の値の中に入っているかを判定する機能を有する。比較回路１８は、Ｂの値が、指定の最大値と同じ場合、Ａの値は、最大値−１、最大値、最大値＋１の３値のうちどれかと一致すれば、±１内に入っているとする。本実施形態においては、比較回路１８を組合せ回路で構成し、順序回路を使用しない場合を例示している。また、この比較回路１８の出力である判定信号を、次段の連続回数カウント回路１９のイネーブル信号として使用する。また、この判定信号を、前段の第２カウンタ値保持回路１７のイネーブル信号の非論理を示す信号として使用する。
【００８５】
連続回数カウント回路１９の前段の比較回路１８の判定結果において、入力信号Ａが入力信号Ｂに対して±１である場合に、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＨｉｇｈレベルになる。連続回数カウント回路１９は、その信号を基準信号ＳＩＧ＿Ｘでリタイミングし、カウントのタイミングを調整する。
【００８６】
回数比較判定回路２０は、Ｌｏｃｋ検出回数判定値ＬｏｃｋＣｏｕｎｔと、Ｌｏｃｋ検出カウント数とを比較し、一致すればＨｉｇｈになる組合せ回路のみのコンパレータである。
【００８７】
図２７、図２８は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の動作を例示するタイミングチャートである。図２７は、Ｌｏｃｋ検出信号ＳＩＧ＿ＬＤがＬｏｃｋ検出状態（Ｈｉｇｈ）からＵｎＬｏｃｋ検出状態（Ｌｏｗ）に変化するタイミングを示し、図２８は、ＵｎＬｏｃｋ検出状態（Ｌｏｗ）からＬｏｃｋ検出状態（Ｈｉｇｈ）に変化するタイミングを示す。
【００８８】
上述したように、本実施形態のＰＬＬシンセサイザ回路１に備えられたロック検出回路９は、リファレンスディバイダ５から供給されるリファレンス周波数信号ＳＩＧ＿Ｒと、プログラマブルディバイダ４から供給される比較周波数信号ＳＩＧ＿Ｎとが、同じ周期であればＬｏｃｋ状態であると判定する機能を備えている。
【００８９】
上述した図１２Ａ、図１２Ｂを参照すると、ロック検出回路９は、Ｌｏｃｋ検出精度を決めるために、そのロック検出回路９の外部より入力されるリファリンス周波数分周値と周波数精度選択信号とを受け取る。ロック検出回路９は、そのリファリンス周波数分周値と周波数精度選択信号とに基づいて、Ｌｏｃｋ検出パラメータ決定回路１１にてＬｏｃｋを検出する周波数精度に沿ったＫ分周値の選択とＬｏｃｋ検出回数の判定値を決定する。
【００９０】
Ｌｏｃｋ検出動作として、ロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎを入力として受け取る。そして、ロック検出回路９は、第１Ｋ分周回路１２と第２Ｋ分周回路１３にて、Ｋ分周した信号を各々ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫ、ロック検出用比較周波数信号ＳＩＧ＿ＮＫとして出力する。
【００９１】
このとき、ロック検出用比較周波数信号ＳＩＧ＿ＮＫは、基準信号ＳＩＧ＿Ｘに対して非同期である。そのため、この非同期の状態の信号を使って基準信号ＳＩＧ＿Ｘに同期した信号で期間のカウント、データ保持に使用すると、不定状態が発生し、順序回路を含んだ論理回路では不定伝播が発生し、正しく動作しない場合がある。
【００９２】
このため、サンプリングＣｌｏｃｋ同期回路１４で基準信号ＳＩＧ＿Ｘをクロックとして２回フリップフロップでリタイミングすることにより、基準信号ＳＩＧ＿Ｘに同期した信号（リタイミング信号ＳＩＧ＿ＮＫＳ）を生成する。
【００９３】
ロック検出回路９は、このロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫとリタイミング信号ＳＩＧ＿ＮＫＳに対し、同期測定カウンタ１５にて、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの立下りを基点として、リタイミング信号ＳＩＧ＿ＮＫＳの立下りを、基準信号ＳＩＧ＿Ｘをクロックとしてカウントする。
【００９４】
第１カウンタ値保持回路１６は、一旦、カウント値を保持し、このときのカウント値が回路動作開始後、または、ＵｎＬｏｃｋ検出後のＬｏｃｋ検出開始のタイミングであれば、第２カウンタ値保持回路１７で、カウント値の保持を行なう。
【００９５】
この第１カウンタ値保持回路１６と第２カウンタ値保持回路１７との値を、比較回路１８で比較し、±１の間にあれば、Ｈｉｇｈレベルの信号（ＳＩＧ＿ＳＥＬ＿ＥＮＢ）を出力し、それ以外は、Ｌｏｗレベルの信号（ＳＩＧ＿ＳＥＬ＿ＥＮＢ）を出力する。
【００９６】
このＨｉｇｈ区間を、連続回数カウント回路１９で、ＳＩＧ＿ＲＫの周期と同じ周期であるＳＩＧ３ＲＴをクロックとしてカウントし、回数比較判定回路２０にて、Ｌｏｃｋ検出カウント数ＬｏｃｋＣｏｕｎｔと、連続回数カウント回路１９のカウント値が一致すれば、Ｈｉｇｈを出力しＬｏｃｋ検出したと判断し、カウンタのカウントアップ動作を停止させロック検出信号ＬＤをＨｉｇｈとしてＬｏｃｋ状態を示す信号として出力する。
【００９７】
また、ＵｎＬｏｃｋ状態の場合、比較回路１８にて±１以上の差が発生し、連続回数カウント回路１９のカウント値を０ロードすることにより、ロック検出信号ＬＤはＬｏｗになる。この動作によって、ロック検出信号ＬＤとして、ＵｎＬｏｃｋした状態を示すＬｏｗを出力する。またこのとき第２カウンタ値保持回路１７は、次に第１カウンタ値保持回路１６から供給される新しいカウント値を保持し、Ｌｏｃｋ判定動作を再開する。
【００９８】
上述のように、本実施形態のＰＬＬシンセサイザ回路１は、Ｌｏｃｋ検出をリファレンス周波数信号ＳＩＧ＿Ｒと、比較周波数信号ＳＩＧ＿Ｎとの同期状態を検出する方式をとっている。そのためリファレンス周波数信号ＳＩＧ＿Ｒ、もしくは比較周波数信号ＳＩＧ＿Ｎがどのように遅れようとも、Ｌｏｃｋ検出の精度に差がでてくることがない。
【００９９】
また、本実施形態のＰＬＬシンセサイザ回路１は、周波数精度をＬｏｃｋ検出パラメータ決定回路１１で切り替えることにより、所望の周波数精度を得ることができる。これにより、従来にロック検出回路に対し、周波数精度を正確に判定することが可能となる。
【０１００】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。図２９は、第２実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。図２９に示されているように、第２実施形態のＰＬＬシンセサイザ回路１は、第１実施形態のＰＬＬシンセサイザ回路１に、さらに、エッジ選択信号に対応したロック検出回路９を備えている。
【０１０１】
図３０Ａ、図３０Ｂは、第２実施形態のロック検出回路９の構成を例示するブロック図である。図３０Ａ、図３０Ｂに示されているように、エッジ選択信号は、ロック検出回路９のＫ分周回路（第１Ｋ分周回路１２、第２Ｋ分周回路１３）に入力されている。
【０１０２】
図３１は、第２実施形態の第１Ｋ分周回路１２（または第２Ｋ分周回路１３）の構成を例示するブロック図である。図３１に示されているように、第１Ｋ分周回路１２（または第２Ｋ分周回路１３）は、エッジ選択信号に応答して、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの各々の、立下がりエッジ、または立上りエッジで同期判定を実行する。
【０１０３】
第２実施形態のロック検出回路９は、第１実施形態のロック検出回路９と同様に、Ｌｏｃｋ検出をリファレンス周波数信号ＳＩＧ＿Ｒと、比較周波数信号ＳＩＧ＿Ｎとの同期状態を検出する方式をとっている。そのためリファレンス周波数信号ＳＩＧ＿Ｒ、もしくは比較周波数信号ＳＩＧ＿Ｎがどのように遅れようとも、Ｌｏｃｋ検出の精度に差がでてくることがない。
【０１０４】
また、第１実施形態のＰＬＬシンセサイザ回路１では、リファレンス周波数信号ＳＩＧ＿Ｒ、および比較周波数信号ＳＩＧ＿Ｎの立下りエッジでの同期状態の判定をおこなう方式をとっている。第２実施形態のＰＬＬシンセサイザ回路１を構成することによって、リファレンス周波数信号ＳＩＧ＿Ｒ、および比較周波数信号ＳＩＧ＿Ｎの、立上りエッジでの同期状態の判定をおこなう方式にも切り替えることが可能となり、立上りエッジ、立下りエッジでのＰＬＬともに変更しないで本実施形態のＰＬＬシンセサイザ回路１を使用することが可能になる。
【０１０５】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【０１０６】
１…ＰＬＬシンセサイザ回路
２…ＯＳＣ
３…ＶＣＯ
４…プログラマブルディバイダ
５…リファレンスディバイダ
６…位相比較器
７…チャージポンプ
８…ＬＰＦ
９…ロック検出回路
１１…Ｌｏｃｋ検出パラメータ決定回路
１２…第１Ｋ分周回路
１３…第２Ｋ分周回路
１４…サンプリングＣｌｏｃｋ同期回路
１５…同期測定カウンタ
１６…第１カウンタ値保持回路
１７…第２カウンタ値保持回路
１８…比較回路
１９…連続回数カウント回路
２０…回数比較判定回路
２１…３ＢＩＴカウンタ
２２…４入力１出力選択回路
２３…同期回路第１フリップフロップ
２４…同期回路第２フリップフロップ
ΦＲ…第１位相差信号
ΦＰ…第２位相差信号
ＬＤ…ロック検出信号
ＶＴ…ＶＣＯ制御電圧
Ｋ…分周値
Ｒ…リファレンス周波数分周値
ＳＩＧ＿Ｘ…基準信号
ＳＩＧ＿ＶＣＯ…ＶＣＯ発振信号
ＳＩＧ＿Ｒ…リファレンス周波数信号
ＳＩＧ＿Ｎ…比較周波数信号
ＬｏｃｋＣｏｕｎｔ…Ｌｏｃｋ検出判定値
ＳＩＧ＿ＲＫ…ロック検出用リファレンス周波数信号
ＳＩＧ＿ＮＫ…ロック検出用比較周波数信号
ＳＩＧ＿ＮＫＳ…リタイミング信号
ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎ…カウント値
ＳＩＧ＿ＣＮＴ＿ＮＯＷ…保持カウント値
ＳＩＧ＿ＣＮＴ＿１ＳＴ…開始時カウント値
ＳＩＧ＿ＳＥＬ＿ＥＮＢ…イネーブル信号
ＳＩＧ＿ＬＤ＿ＣＮＴ…カウント結果
ＳＩＧ１…第１信号
ＳＩＧ２…第２信号
ＳＩＧ３…第３信号
ＳＩＧ４…第４信号
ＳＩＧ５…第５信号
ＳＩＧ６…第６信号
ＳＩＧ＿ＮＫ１Ｔ…信号
ＳＩＧ３＿２Ｔ…信号
ＳＩＧ＿Ａ…第１入力信号
ＳＩＧ＿Ｂ…第２入力信号
１１１…基準分周カウンタ
１１２…比較分周カウンタ
１１３…位相比較器
１１４…チャージポンプ
１１５…ＬＰＦ
１１６…ＶＣＯ
１１８…水晶振動器
１４０…ＰＬＬ回路
１４１…ロック検出回路
１４２…位相差検出部
１４３…クロック発生部
１４４…状態検出部
１４５…ロックカウンタ
ｆｏ…水晶発振信号
ｆｒ…参照信号
ｆｐ…比較信号
ｆｖ…出力信号
Ｘ１…内部信号
Ｘ２…内部信号
Ｘ３…内部信号
【技術分野】
【０００１】
本発明は、ＰＬＬのＬｏｃｋ状態をモニタするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）ロック検出回路、及びそのＰＬＬロック検出回路を有するＰＬＬシンセサイザ回路に関する。
【背景技術】
【０００２】
現在普及している携帯電話やパーソナルコンピュータなどの電子機器には、高周波半導体装置が搭載されている。その高周波半導体装置の多くは、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）シンセサイザ回路を備えている。そのＰＬＬシンセサイザ回路は、ＶＣＯ（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）を備え、そのＶＣＯを所望する任意の周波数に固定している。
【０００３】
上述のような電子機器の安定的な動作を実現するために、そのＶＣＯが、所望する任意の周波数で安定しているかを判断する回路（以下、ＰＬＬロック検出回路と記載する。）を備えたＰＬＬシンセサイザ回路に関する語術が知られている（例えば、特許文献１参照）。その結果を出力するための外部出力が備えられている。
【０００４】
図１は、特許文献１（特開平１１−２０５１３４号公報）に記載のＰＬＬ回路１４０の構成を例示するブロック図である。図２は、特許文献１に記載されたロック検出回路の構成を示す回路図である。図１を参照すると、ＰＬＬ回路１４０は、基準分周カウンタ１１１と、比較分周カウンタ１１２と、位相比較器１１３と、チャージポンプ１１４と、ローパスフィルタ（以下、ＬＰＦという）１１５と、電圧制御発振器（以下、ＶＣＯという）１１６と、ロック検出回路１４１を備えている。
【０００５】
基準分周カウンタ１１１は、水晶振動器１１８の発振に基づく固有周波数の水晶発振信号ｆｏを分周した参照信号ｆｒを位相比較器１１３に出力する。比較分周カウンタ１１２は、ＶＣＯ１１６の出力信号ｆｖを分周した比較信号ｆｐを位相比較器１１３に出力する。
【０００６】
位相比較器１１３は、参照信号ｆｒと比較信号ｆｐとの位相を比較し、その比較結果に基づいて第１の位相差信号ΦＲ、及び第２の位相差信号ΦＰをチャージポンプ１１４に出力する。チャージポンプ１１４は、第１位相差信号ΦＲと第２位相差信号ΦＰに基づいた電圧信号ＤｏをＬＰＦ１１５に出力する。
【０００７】
ＬＰＦ１１５は、チャージポンプ１１４の電圧信号Ｄｏを平滑することにより、高周波成分を除去したＶＣＯ制御電圧ＶＴをＶＣＯ１１６に出力する。ＶＣＯ１１６は、ＶＣＯ制御電圧ＶＴの電圧値に応じた周波数の出力信号ｆｖを外部回路に出力する。この出力信号ｆｖは、比較分周カウンタ１１２に帰還される。
【０００８】
出力信号ｆｖの周波数が所望の周波数より低くなったとき、比較信号ｆｐの周波数が参照信号ｆｒの周波数より低くなり、その参照信号ｆｒと比較信号ｆｐの位相に差が生じる。位相比較器１１３は、その参照信号ｆｒと比較信号ｆｐの位相差に応じたパルス幅の第１位相差信号ΦＲと第２位相差信号ΦＰとを出力する。チャージポンプ１１４は、第１位相差信号ΦＲと第２位相差信号ΦＰのパルス幅に応じた電圧信号Ｄｏを、ＬＰＦ１１５に出力し、ＬＰＦ１１５は、電圧信号Ｄｏに基づいてＶＣＯ制御電圧ＶＴの電圧値を変更、例えば、高い電圧値のＶＣＯ制御電圧ＶＴを出力する。ＶＣＯ１１６は、ＶＣＯ制御電圧ＶＴに基づいて高い周波数の出力信号ｆｖを出力する。
【０００９】
逆に、出力信号ｆｖの周波数が所望の周波数より高くなったとき、比較信号ｆｐの周波数が参照信号ｆｒの周波数より高くなり、参照信号ｆｒと比較信号ｆｐの位相に差が生じる。位相比較器１１３は、参照信号ｆｒと比較信号ｆｐの位相差に応じたパルス幅の第１位相差信号ΦＲと第２位相差信号ΦＰを出力する。チャージポンプ１１４は、第１位相差信号ΦＲと第２位相差信号ΦＰのパルス幅に応じた電圧信号Ｄｏを、ＬＰＦ１１５に出力し、ＬＰＦ１１５は、電圧信号Ｄｏに基づいて低い電圧値のＶＣＯ制御電圧ＶＴを出力する。ＶＣＯ１１６は、ＶＣＯ制御電圧ＶＴに基づいて低い周波数の出力信号ｆｖを出力する。
【００１０】
ＰＬＬ回路１４０は、上記の動作を繰り返し実行し、ＶＣＯ１１６から出力する出力信号ｆｖの周波数を所望の周波数にロックする。ロック検出回路１４１は、位相比較器１１３から第１位相差信号ΦＲと第２位相差信号ΦＰが入力される。ロック検出回路１４１は、その第１位相差信号ΦＲと第２位相差信号ΦＰのみに基づいて、出力信号ｆｖがロック状態か否かを検出し、その検出結果に応じたレベルのロック検出信号ＬＤを出力する。
【００１１】
図２は、ロック検出回路１４１の構成を示すブロック図である。図２に示されているように、ロック検出回路１４１は、クロック発生部１４３を備えている。クロック発生部１４３は、位相比較器１１３より出力される参照信号ｆｒから見た比較信号ｆｐの位相差（第１位相差信号ΦＲ）と、比較信号ｆｐから見た参照信号ｆｒの位相差（第２位相差信号ΦＰ）を入力として受け取り、このＮＯＲを取り、第１位相差信号ΦＲと第２位相差信号ΦＰに同期したＣｌｏｃｋ信号Ｘ２を生成する。このタイミングの関係は、図３、図４のタイミングチャートによる。
【００１２】
また、ロック検出回路１４１は、状態検出部１４４とロックカウンタ１４５とを含むロック検出ユニットを備えている。状態検出部１４４は、第１位相差信号ΦＲと第２位相差信号ΦＰとのＮＡＮＤ出力に、内部信号Ｘ２に対して非常に小さい値、かつ使用するフリップフロップのｓｅｔｕｐ／ｈｏｌｄの規格を満足する遅延量を与えた信号ＤＸ１を生成する。状態検出部１４４は、その信号ＤＸ１を、内部信号Ｘ２をクロックとしたフリップフロップでサンプリングすることにより、検出信号Ｘ３を生成する。
【００１３】
ロックカウンタ１４５は、検出信号Ｘ３を複数回連続で検出した場合に、ロック検出信号ＬＤをＨｉｇｈにすることにより、Ｌｏｃｋした状態であるとした判定信号となるロック検出信号ＬＤを出力する。また、ロックカウンタ１４５は、その連続がとぎれた場合、ロック検出信号ＬＤをＬｏｗにすることにより、ＵｎＬｏｃｋした状態であるとした判定信号となるロック検出信号ＬＤを出力する。
【００１４】
図３は、Ｌｏｃｋ検出状態からＵｎＬｏｃｋ検出し再びＬｏｃｋ検出するときの動作を示すタイミングチャートである。また、図４は、特許文献１に記載の技術において、ＵｎＬｏｃｋ検出状態からＬｏｃｋカウントをし、検出カウント数に至らずＵｎＬｏｃｋ状態を維持しているときの動作を示すタイミングチャートである。この回路動作により従来のロック検出回路に対し、高いリファレンス周波数信号の場合でもロック検出動作が可能になりリファレンス周波数信号の周波数に依存しないロック検出が可能になる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平１１−２０５１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１に記載の技術では、位相比較器１１３の出力信号（第１位相差信号ΦＲ、第２位相差信号ΦＰ）が、図３、図４の第１位相差信号ΦＲ、第２位相差信号ΦＰの関係を満足するように回路を構成しなければならない。したがって、ロック検出回路１４１の回路構成が限定されるという問題がある。
【００１７】
また、物理的な回路レイアウト上の回路ブロックの配置位置により、信号の遅延量の差が生じることがある。そのため、第１位相差信号ΦＲがロック検出回路１４１に到達する時間と、第２位相差信号ΦＰがロック検出回路１４１に到達する時間に差が生じるような回路レイアウトであった場合、正しいロック検出動作を得ることができない問題がある。正しいロック検出動作を得るために、位相比較器１１３を配置する位置に制約が生じてしまう。
【００１８】
また、ロック検出した状態をカウンタで連続しているかどうかの判断しかしていない。ＶＣＯが期待する周波数に対してどの程度の誤差にまで収束、安定しているか判断できない。そのため、ロック検出自体が不確定な判断回路を有していることになり、精度を要求されるＰＬＬシンセサイザ回路に利用するには不適当であることがある。
【課題を解決するための手段】
【００１９】
上記のような課題を解決するために、ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路を構築する。ここにおいて、そのＰＬＬロック検出回路は、基準発振器から供給される基準発振周波数を示す基準発振周波数信号と、前記基準発振周波数を分周して得られたリファレンス周波数を示し位相比較器に供給されるリファレンス周波数信号と、ＶＣＯから供給される電圧制御発振周波数を分周して得られた比較周波数を示し前記位相比較器に供給される比較周波数信号とを受ける、そして、前記リファレンス周波数信号と前記比較周波数信号とに基づいて、前記ＰＬＬ回路ロックを示すロック検出信号を出力する。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、本発明のＰＬＬロック検出回路は、物理的な回路レイアウトに依存することなくＰＬＬのロック状態を検出することができる。
【００２１】
また、本発明のＰＬＬロック検出回路は、ＰＬＬのロック状態を、周波数精度を特定して判定することできる。そのため、その周波数精度を切り替える機能を有することにより、ユーザが所望する周波数精度でのロック検出回路を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は、従来のＰＬＬシンセサイザ回路の構成を示すブロック図である。
【図２】図２は、従来のロック検出回路の構成を示すブロック図である。
【図３】図３は、従来のロック検出回路のＵＮＬＯＣＫ検出動作を示すタイミングチャートである。
【図４】図４は、従来のロック検出回路のＬＯＣＫ検出動作を示すタイミングチャートである。
【図５】図５は、本実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。
【図６】図６は、基準信号ＳＩＧ＿Ｘとリファレンス周波数信号ＳＩＧ＿Ｒの関係を例示するタイミングチャートである。
【図７】図７は、ＶＣＯ発振信号ＳＩＧ＿ＶＣＯと比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。
【図８】図８は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの変移と、ＶＣＯ制御電圧ＶＴの変移を示すタイミングチャートである。
【図９】図９は、本実施形態のロック検出回路９の動作原理を例示するタイミングチャートである。
【図１０】図１０は、本実施形態のロック検出回路９における、リファレンス周波数信号ＳＩＧ＿Ｒの１周期に対しての比較周波数信号ＳＩＧ＿Ｎのサンプリング範囲を示すタイミングチャートである。
【図１１】図１１は、比較周波数信号ＳＩＧ＿Ｎの周波数が一定の場合の、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。
【図１２Ａ】図１２Ａは、本実施形態のロック検出回路９の詳細な構成を例示するブロック図である。
【図１２Ｂ】図１２Ｂは、本実施形態のロック検出回路９の詳細な構成を例示するブロック図である。
【図１３】図１３は、本実施形態のＬｏｃｋ検出パラメータ決定回路１１の構成を例示するブロック図である。
【図１４】図１４は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の具体的な回路の構成を例示するブロック図である。
【図１５】図１５は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の動作を例示するタイミングチャートである。
【図１６】図１６は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の具体的な構成を例示するブロック図である。
【図１７】図１７は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の動作を例示するタイミングチャートである。
【図１８】図１８は、本実施形態の同期測定カウンタ１５の具体的な構成を例示するブロック図である。
【図１９】図１９は、本実施形態の同期測定カウンタ１５の動作を例示するタイミングチャートである。
【図２０】図２０は、本実施形態の第１カウンタ値保持回路１６の具体的な構成を例示するブロック図である。
【図２１】図２１は、本実施形態の第１カウンタ値保持回路１６の動作を例示するタイミングチャートである。
【図２２】図２２は、本実施形態の第２カウンタ値保持回路１７の構成を例示するブロック図である。
【図２３】図２３は、第２カウンタ値保持回路１７に備えられている１ｂｉｔ分の保持回路の構成を例示するブロック図である。
【図２４】図２４は、本実施形態の第２カウンタ値保持回路１７の動作を例示するタイミングチャートである。
【図２５】、図２５は、本実施形態の第２カウンタ値保持回路１７の動作を例示するタイミングチャートである。
【図２６】図２６は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の構成を例示するブロック図である。
【図２７】図２７は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の動作を例示するタイミングチャートである。
【図２８】図２８は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の動作を例示するタイミングチャートである。
【図２９】図２９は、第２実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。
【図３０Ａ】図３０Ａは、第２実施形態のロック検出回路９の構成を例示するブロック図である。
【図３０Ｂ】図３０Ｂは、第２実施形態のロック検出回路９の構成を例示するブロック図である。
【図３１】図３１は、第２実施形態の第１Ｋ分周回路１２（または第２Ｋ分周回路１３）の構成を例示するブロック図である。
【発明を実施するための形態】
【００２３】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
図５は、本実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。本実施形態のＰＬＬシンセサイザ回路１は、そのＰＬＬシンセサイザ回路１の外部に設けられたＯＳＣ（Ｏｓｃｉｌｌａｔｏｒ）２に接続されている。また、そのＯＳＣ２は、ＰＬＬシンセサイザ回路１の内部に備えられていても良い。ＯＳＣ２は、水晶発振子等を用いた周波数が安定した発振回路である。本実施形態においては、そのＯＳＣ２の出力信号を、基準信号ＳＩＧ＿Ｘと称す。
【００２５】
図５を参照すると、ＰＬＬシンセサイザ回路１は、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３と、プログラマブルディバイダ４と、リファレンスディバイダ５と、位相比較器６と、チャージポンプ７と、ＬＰＦ８と、ロック検出回路９とを備えている。
【００２６】
ＶＣＯ３は、印加電圧（以下、ＶＣＯ制御電圧ＶＴと記載する。）を制御して所望の発振周波数の信号の出力を得る発振回路である。本実施形態においては、ＶＣＯ３の出力信号をＶＣＯ発振信号ＳＩＧ＿ＶＣＯと称す。プログラマブルディバイダ４は、ＶＣＯ３で発生させたＶＣＯ発振信号ＳＩＧ＿ＶＣＯを、１／Ｎ分周した信号を生成する。本実施形態においては、この１／Ｎ分周した信号を、比較周波数信号ＳＩＧ＿Ｎと称す。リファレンスディバイダ５は、基準信号ＳＩＧ＿Ｘを入力とし、その基準信号ＳＩＧ＿Ｘを１／Ｒ分周（Ｒ＝１，２，３・・・）で分周した信号を生成する。本実施形態においては、この１／Ｒ分周した信号を、リファレンス周波数信号ＳＩＧ＿Ｒと称す。
【００２７】
位相比較器６は、リファレンス周波数信号ＳＩＧ＿Ｒからの比較周波数信号ＳＩＧ＿Ｎの位相差（以下、第１位相差信号ΦＲと記載する。）を検出する。また、位相比較器６は、比較周波数信号ＳＩＧ＿Ｎからのリファレンス周波数信号ＳＩＧ＿Ｒの位相差（以下、第２位相差信号ΦＰと記載する。）を検出する。位相比較器６は、その第１位相差信号ΦＲと第２位相差信号ΦＰの情報をチャージポンプ７に伝える。チャージポンプ７とＬＰＦ（）８は、その第１位相差信号ΦＲと第２位相差信号ΦＰとに基づいて、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの位相の差が少なくなる方向のＶＣＯ制御電圧ＶＴの電圧を発生させＶＣＯブロックに印加する。
【００２８】
ロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎを入力として受け取り、そのリファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎとに基づいて、ロック検出信号ＬＤを出力する。図５に示されているように、ロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒ、比較周波数信号ＳＩＧ＿Ｎ、及び基準信号ＳＩＧ＿Ｘを用いて、周波数精度選択信号に応答してロック検出の周波数精度を選択する機能を有している。
【００２９】
ロック検出回路９の入出力信号に関して、ＯＳＣ２からロック検出回路９に供給される基準信号ＳＩＧ＿Ｘは、そのロック検出回路９のサンプリング用クロックとして使用される。リファレンスディバイダ５からロック検出回路９に供給されるリファレンス周波数分周値Ｒは、そのリファレンスディバイダ５が基準信号ＳＩＧ＿Ｘを分周するときの分周値である。リファレンス周波数分周値Ｒは、所望するＶＣＯ３の発振周波数を得るとき、１発振周波数に対しては、固定値である。ロック検出回路９では、ロック検出動作でＯＳＣ２の収束精度を決めるパラメータとして使用される。リファレンスディバイダ５からロック検出回路９に供給されるリファレンス周波数信号ＳＩＧ＿Ｒは、ＯＳＣ２から出力された基準信号ＳＩＧ＿Ｘをリファレンス周波数分周値Ｒに示される値で分周した信号である。
【００３０】
図６は、ＯＳＣ２の出力信号である基準信号ＳＩＧ＿Ｘと、リファレンスディバイダ５の出力信号であるリファレンス周波数信号ＳＩＧ＿Ｒの関係を例示するタイミングチャートである。基準信号ＳＩＧ＿Ｘの１周期を１とするとき、リファレンスディバイダ５は、その基準信号ＳＩＧ＿Ｘを内部でＲ分周して出力する。このとき、分周信号のＨｉｇｈである期間ａ１、Ｌｏｗである期間ａ２は、１：１の比である必要はなく、ＯＳＣ２の位相比較器６で位相比較ができる任意の比である。
【００３１】
図７は、ＶＣＯ３の出力信号であるＶＣＯ発振信号ＳＩＧ＿ＶＣＯと、プログラマブルディバイダ４の出力信号である比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。プログラマブルディバイダ４からロック検出回路９に供給される比較周波数信号ＳＩＧ＿Ｎは、ＶＣＯ３から出力されるＶＣＯ発振信号ＳＩＧ＿ＶＣＯをＮの分周値で分周した信号である。ＶＣＯ発振信号ＳＩＧ＿ＶＣＯの１周期を１とするとき、プログラマブルディバイダ４は、そのＶＣＯ発振信号ＳＩＧ＿ＶＣＯを内部でＮ分周して出力する。このとき、分周信号のＨｉｇｈである期間ｂ１、Ｌｏｗである期間ｂ２は、１：１の比である必要はなく、ＰＬＬシンセサイザ回路１の位相比較器６で位相比較ができる任意の比である。
【００３２】
図８は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの変移と、ＶＣＯ制御電圧ＶＴの変移を示すタイミングチャートである。ＰＬＬシンセサイザ回路１は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの位相差を検出し、その位相差量Δｔ（ｍ） ［ｍ＝１，２，３，・・・，ｎ］に応じてＶＣＯ３の出力周波数を制御するＶＣＯ制御電圧ＶＴを生成する。リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎは、
Δｔ（ｍ）＝０
になるように変移していく。ＰＬＬシンセサイザ回路１は、上述の動作に応答して所望のＶＣＯ発振周波数を得るループ回路を構成している。このときの位相差は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの立下りエッジを基準とするか、立ち上がりエッジを基準とするかは設計依存である。本実施形態においては、図８に示されているように、立下りエッジを基準とする場合を例示している。
【００３３】
本実施形態のロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの位相差を判定するのではなく、同期状態を検出し、その同期状態に基づいてロック判定を行っている。以下に、本実施形態のロック検出回路９の動作原理について説明を行う。
図９は、本実施形態のロック検出回路９の動作原理を例示するタイミングチャートである。図９のタイミングチャートは、任意の信号（以下、第１入力信号ＳＩＧ＿Ａと記載する。）と、他の任意の信号（以下、第２入力信号ＳＩＧ＿Ｂと記載する。）をロック検出回路９の入力としたとき、その第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂと間の同期状態を判定する動作を例示している。
【００３４】
図９を参照すると、ロック検出回路９は、第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂの同期状態をモニタしている。このとき、各々の信号の特定の変化点間の時間差が安定して一定であれば、第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂの位相が異なっていても周期が同じであることがいえる。そのため、周波数が同じであることが判定できる。
【００３５】
第１入力信号ＳＩＧ＿Ａが、リファレンス周波数信号ＳＩＧ＿Ｒを分周した信号（ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫ）であり、第２入力信号ＳＩＧ＿Ｂが、比較周波数信号ＳＩＧ＿Ｎを分周した信号（リタイミング信号ＳＩＧ＿ＮＫＳ）であるときも、各々の信号の特定の変化点間の時間差が安定して一定であれば、位相が異なっていても周期が同じであることがいえる。そのため、周波数が同じであることが判定できる。このことから、期待する周波数精度を得ることが可能となる。
【００３６】
また、第１入力信号ＳＩＧ＿Ａ、第２入力信号ＳＩＧ＿Ｂが、ロック検出回路９に到達する時間に差があっても、この遅延時間を考慮した遅延素子を使用する回路毎のレイアウトに合わせて入れる必要がなくなる。
【００３７】
また、図９に示されているように、第１入力信号ＳＩＧ＿Ａと第２入力信号ＳＩＧ＿Ｂの立下りエッジをイベントとし、第１入力信号ＳＩＧ＿Ａの立下りエッジから、第２入力信号ＳＩＧ＿Ｂの立下りエッジまでの時間を、
Δｔ（ｍ） （ｍ＝１，２，３，・・・，ｎ）
としている。このとき、第１入力信号ＳＩＧ＿Ａの立下りエッジから次の第１入力信号ＳＩＧ＿Ａの立下りエッジまでに、複数の第２入力信号ＳＩＧ＿Ｂの立下りエッジがあった場合は、最初の第２入力信号ＳＩＧ＿Ｂの立下りエッジのみを判定対象とする。そして、それ以降の第１入力信号ＳＩＧ＿Ａの立下りエッジまでに存在する複数の第２入力信号ＳＩＧ＿Ｂの立下りエッジは、判定対象外とする。さらに、その状態から抜けた１回目の第１入力信号ＳＩＧ＿Ａの立下りエッジから、第２入力信号ＳＩＧ＿Ｂの立下りエッジ間の判定も行わないこととする。これによって、周波数の整数倍による誤判定を避けることが可能となる。
【００３８】
図９では、Δｔ（ｎ−３）とΔｔ（ｎ−２）が、指定する誤差内で同じである場合を例示している。ロック検出回路９は、この状態になった以降のΔｔ（ｍ）を、Δｔ（ｎ−３）との比較判定を行う。その比較判定の結果、Δｔ（ｎ−３）と同じΔｔ（ｍ）が、指定回数以上存在するとき、同期状態が安定し所望する周波数精度で安定したと判断でき、ロック検出したと判定する。
【００３９】
このときの指定回数と周波数精度は、ロック検出回路９で使用するサンプリング用クロック（基準信号ＳＩＧ＿Ｘ）の周波数と、リファレンス周波数信号ＳＩＧ＿Ｒの周波数と、所望するＶＣＯ３の発振周波数より算出する。
【００４０】
図１０は、本実施形態のロック検出回路９における、リファレンス周波数信号ＳＩＧ＿Ｒの１周期に対しての比較周波数信号ＳＩＧ＿Ｎのサンプリング範囲を示すタイミングチャートである。リファレンス周波数信号ＳＩＧ＿Ｒは、基準周波数ＳＩＧ＿Ｘを分周して生成している。したがって、リファレンス周波数信号ＳＩＧ＿Ｒは、基準信号ＳＩＧ＿Ｘに同期した信号となる。
【００４１】
図１０では、リファレンス周波数信号ＳＩＧ＿Ｒは、時刻ｔ２、時刻ｔ５において、基準信号ＳＩＧ＿Ｘの立ち上がりエッジに同期したタイミングをとる。（時刻ｔ５−時刻ｔ２）は、リファレンス周波数信号ＳＩＧ＿Ｒの１周期とする。時刻ｔ１は、時刻ｔ２に対して基準信号ＳＩＧ＿Ｘで１周期前の時刻であり、時刻ｔ３は、時刻ｔ２に対して基準信号ＳＩＧ＿Ｘで１周期後の時刻であるという関係を持つ。また、時刻ｔ４は、時刻ｔ５に対して基準信号ＳＩＧ＿Ｘで１周期前の時刻であり、時刻ｔ６は、時刻ｔ５に対して基準信号ＳＩＧ＿Ｘで１周期後の時刻であるという関係を持つ。
【００４２】
第１比較周波数信号ＳＩＧ＿Ｎ１と、第２比較周波数信号ＳＩＧ＿Ｎ２は、ＶＣＯ発振信号ＳＩＧ＿ＶＣＯを分周した信号である。したがって、第１比較周波数信号ＳＩＧ＿Ｎ１と、第２比較周波数信号ＳＩＧ＿Ｎ２は、通常は基準信号ＳＩＧ＿Ｘに対して非同期である。
【００４３】
本実施形態のロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒの１周期に対して、基準信号ＳＩＧ＿Ｘの±２周期内に、比較周波数信号ＳＩＧ＿Ｎの１周期が入っている回数をカウントすることより周波数精度を算出する。
【００４４】
まず、リファレンス周波数信号ＳＩＧ＿Ｒの１周期で考える。リファレンス周波数信号ＳＩＧ＿Ｒに対し、基準信号ＳＩＧ＿Ｘの±２周期をサンプリング範囲とする。そのサンプリング範囲内でサンプリングできる比較周波数信号ＳＩＧ＿Ｎの周期の最大をＴｃｏｍｐ＿ｍａｘとするとき、そのＴｃｏｍｐ＿ｍａｘは、リファレンス周波数信号ＳＩＧ＿Ｒの周波数をｆｔａｒｇｅｔとし、リファレンス周波数の分周値をＲとして、（１）式で表される値になる。
【数１】
【００４５】
このｆｔａｒｇｅｔを、ＶＣＯ３に対する期待周波数に置き換えた場合、Ｔｃｏｍｐ＿ｍａｘは、ＶＣＯ３の期待周波数に対しての最大周期となる。ここで、置き換えた各変数名を、ｆｖｃｏ＿ｔａｒｇｅｔ、Ｔｖｃｏ＿ｃｏｍｐ＿ｍａｘとする。このことより、リファレンス周波数信号ＳＩＧ＿Ｒに対し、上述のサンプリング範囲内でサンプリングできる比較周波数信号ＳＩＧ＿Ｎの、ＶＣＯ３に対しての最低周波数ｆｖｃｏ＿ｃｏｍｐ＿ｍｉｎは、（２）式で表される値となる。
【数２】
【００４６】
同様に、リファレンス周波数信号ＳＩＧ＿Ｒに対し、基準信号ＳＩＧ＿Ｘの±２周期内でサンプリングできる比較周波数信号ＳＩＧ＿Ｎの周期の最小をＴｃｏｍｐ＿ｍｉｎとするとき、そのＴｃｏｍｐ＿ｍｉｎは、（３）式で表される値となる。
【数３】
【００４７】
さらに、サンプリングできる比較周波数信号ＳＩＧ＿Ｎの周期の、ＶＣＯに対しての最高周波数ｆｖｃｏ＿ｃｏｍｐ＿ｍａｘは、（４）式で表される値となる。
【数４】
【００４８】
この周期比較を任意の回数繰り返したとき、その差分は、累積されていくことになる。図１１は、比較周波数信号ＳＩＧ＿Ｎの周波数が一定の場合の、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの関係を例示するタイミングチャートである。図１１は、
【００４９】
リファレンス周波数信号の周波数 ＜ 比較周波数信号の周波数
の場合の関係を例示している。この図１１には、Ｌｏｃｋ検出用リファレンス周波数信号、およびＬｏｃｋ検出用比較周波数信号という用語を用いている。リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿ＮとをＫ分周（Ｋ＝１，２，３・・・）したときの二つの信号の関係は、Ｋ分周しない場合と同様である。後述する基本動作では、Ｋ分周した信号を用いてＬｏｃｋ検出を行う動作について説明を行う。したがって、以下の説明において、本願発明に対する理解を容易にするために、Ｋ分周したときの二つの信号を示す場合、それぞれＬｏｃｋ検出用リファレンス周波数信号、Ｌｏｃｋ検出用比較周波数信号という用語を用いることとする。
【００５０】
リファレンス周波数信号の周波数 ＝ 比較周波数信号の周波数
であるとき、ｔ１＝ｔ２＝ｔ３・・・となり、リファレンス周波数信号ＳＩＧ＿Ｒの周波数と比較周波数信号ＳＩＧ＿Ｎの周波数は同じであり、このときＰＬＬはＬｏｃｋしているといえる。
リファレンス周波数信号の周波数 ＞ 比較周波数信号の周波数
であるとき、
Δｔ（１−２）＝ｔ１−ｔ２、Δｔ（２−３）＝ｔ２−ｔ３
としたとき
Δｔ（１−２）＝Δｔ（２−３）
であり
ｔ１−ｔ３＝２×Δｔ（１−２）
となる。
【００５１】
このようにΔｔ３、Δｔ４、Δｔ５・・・と順にｔ１との差を求めていった場合、平均周期差Δｔ（ｍ） （ｍ＝２，３，４・・・）は、（ｍ−１）×Δｔ（１−２）となる。これより、ｍ番目のところでのＬｏｃｋ検出開始時の周期からの平均周期差Δｔ（ｍ）は、（５）式で表される値をとる。
【数５】
【００５２】
この周期差がＬｏｃｋ検出できる周波数精度の最大もしくは最小の範囲であったとすると、Ｌｏｃｋ検出範囲の周期最大の精度は、（６）式、（７）式より、（８）式で表される値となる。
【数６】
【数７】
【数８】
【００５３】
同様に周波数軸から見ると、Ｌｏｃｋ検出範囲の最低周波数は、（９）式で表される値となる。
【数９】
【００５４】
ここで分周値Ｋは、リファレンス周波数信号ＳＩＧ＿Ｒ、及び比較周波数信号ＳＩＧ＿Ｎを、ロック検出回路９の入力端で分周するときの分周値を示すものとする。また、リファレンス周波数分周値Ｒは、ＯＳＣ２からリファレンス周波数信号ＳＩＧ＿Ｒを生成するときの分周値である。（９）式のｍ−１を、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔに置き換えることにより、（１０）式が得られる。
【数１０】
【００５５】
また同様に、Ｌｏｃｋ検出範囲の最高周波数は、（１１）式で表される値となる。
【数１１】
【００５６】
このｆｔａｒｇｅｔを、ｆｖｃｏ＿ｔａｒｇｅｔと置き換えることにより、ロック検出回路９の周波数精度が得られる。
【００５７】
図１２Ａ、図１２Ｂは、本実施形態のロック検出回路９の詳細な構成を例示するブロック図であり、（１０）式、（１１）式を満足するロック検出回路９の具体的な回路構成を例示している。そのロック検出回路９は、Ｌｏｃｋ検出パラメータ決定回路１１と、第１Ｋ分周回路１２と、第２Ｋ分周回路１３と、サンプリングＣｌｏｃｋ同期回路１４と、同期測定カウンタ１５と、第１カウンタ値保持回路１６と、第２カウンタ値保持回路１７と、比較回路１８と、連続回数カウント回路１９と、回数比較判定回路２０とを含んでいる。
【００５８】
Ｌｏｃｋ検出パラメータ決定回路１１は、リファレンス周波数分周値Ｒ、及び周波数精度選択信号を与えることにより、分周値Ｋ、及びＬｏｃｋ検出回数判定値ＬｏｃｋＣｏｕｎｔを決定する。
【００５９】
第１Ｋ分周回路１２は、Ｌｏｃｋ検出パラメータ決定回路１１から出力される分周値Ｋに基づいて、リファレンス周波数信号ＳＩＧ＿Ｒを分周してロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫを生成する。
【００６０】
第２Ｋ分周回路１３は、Ｌｏｃｋ検出パラメータ決定回路１１から出力される分周値Ｋに基づいて、比較周波数信号ＳＩＧ＿Ｎを分周してロック検出用比較周波数信号ＳＩＧ＿ＮＫを生成する。
【００６１】
サンプリングＣｌｏｃｋ同期回路１４は、Ｋ分周した比較周波数信号（ロック検出用比較周波数信号ＳＩＧ＿ＮＫ）を、基準信号ＳＩＧ＿Ｘでリタイミングし、リタイミング信号ＳＩＧ＿ＮＫＳを生成する。
【００６２】
同期測定カウンタ１５は、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの信号の立下りから、リタイミング信号ＳＩＧ＿ＮＫＳの信号の立下りまでの期間を、基準信号ＳＩＧ＿Ｘをサンプリングクロックとしてカウントし、カウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎを生成する。
【００６３】
第１カウンタ値保持回路１６は、カウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎの値を、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの毎周期ごとに、その次の周期まで保持し、その保持値を保持カウント値ＳＩＧ＿ＣＮＴ＿ＮＯＷとして出力する。
【００６４】
第２カウンタ値保持回路１７は、保持カウント値ＳＩＧ＿ＣＮＴ＿ＮＯＷの値を保持し、後述する比較回路１８から供給されるイネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢが無効なときに、その値を開始時カウント値ＳＩＧ＿ＣＮＴ＿１ＳＴとして出力する。
【００６５】
比較回路１８は、開始時カウント値ＳＩＧ＿ＣＮＴ＿１ＳＴの値と、保持カウント値ＳＩＧ＿ＣＮＴ＿ＮＯＷの値の差が、±１以内であるかを判定し、その判定結果に基づいてイネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢを生成する。
【００６６】
連続回数カウント回路１９は、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢが連続で有効になっている回数を、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫと同じ時間の周期でカウントし、そのカウント結果をカウント結果ＳＩＧ＿ＬＤ＿ＣＮＴとして出力する。
【００６７】
回数比較判定回路２０は、カウント結果ＳＩＧ＿ＬＤ＿ＣＮＴの値が、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔの値と同じになったらＬｏｃｋ検出したと判定し、ロック検出信号ＬＤを有効とした出力を行う。
【００６８】
図１３は、本実施形態のＬｏｃｋ検出パラメータ決定回路１１の具体的な構成を例示するブロック図である。Ｌｏｃｋ検出パラメータ決定回路１１は、上述の第１Ｋ分周回路１２に供給する分周値Ｋと、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔを決定する。図１３に示されているように。Ｌｏｃｋ検出パラメータ決定回路１１は、リファレンス周波数分周値Ｒと、ユーザが選択する２ｂｉｔに割り振った周波数精度選択信号を用いて、分周値Ｋと、Ｌｏｃｋ検出判定値ＬｏｃｋＣｏｕｎｔを決定する。Ｌｏｃｋ検出パラメータ決定回路１１は、組合せ回路で構成され、タイミング依存のない回路となることが好ましい。
【００６９】
図１４は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の具体的な回路の構成を例示するブロック図である。本実施形態において、第１Ｋ分周回路１２は、リファレンス周波数信号ＳＩＧ＿Ｒを入力とする回路である。また、第２Ｋ分周回路１３は、比較周波数信号ＳＩＧ＿Ｎを入力とする回路である。この２つの回路（第１Ｋ分周回路１２、第２Ｋ分周回路１３）は、内部の構成が概ね同様である。したがって、以下では、本実施形態の理解を容易にするために、リファレンス周波数信号ＳＩＧ＿Ｒを入力とする第１Ｋ分周回路１２に関して説明を行う。図１４に示されているように、第１Ｋ分周回路１２は、３ＢＩＴカウンタ２１と、選択回路２２とを備えている。その４入力１出力選択回路２２は、分周値Ｋに応答して動作する、４入力１出力のセレクタである。
【００７０】
図１５は、本実施形態の第１Ｋ分周回路１２と第２Ｋ分周回路１３の動作を例示するタイミングチャートである。図１５のタイミングチャートを参照すると、３ＢＩＴカウンタ２１は、リファレンス周波数信号ＳＩＧ＿Ｒの２分周信号をＢＩＴ０として出力する。また３ＢＩＴカウンタ２１は、リファレンス周波数信号ＳＩＧ＿Ｒの４分周信号をＢＩＴ１として出力する。また３ＢＩＴカウンタ２１は、リファレンス周波数信号ＳＩＧ＿Ｒの８分周信号をＢＩＴ２として出力する。４入力１出力選択回路２２は、２ｂｉｔのＫ分周値（分周値Ｋ）に基づいて、リファリンス周波数信号ＳＩＧ＿Ｒ、ＢＩＴ０、ＢＩＴ１、およびＢＩＴ２から１つの信号を選択する。
【００７１】
図１６は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の具体的な構成を例示するブロック図である。図１６に示されているように、サンプリングＣｌｏｃｋ同期回路１４は、同期回路第１フリップフロップ２３と同期回路第２フリップフロップ２４とを含む２段のフリップフロップを備えている。サンプリングＣｌｏｃｋ同期回路１４は、比較周波数信号ＳＩＧ＿Ｎを元に分周され、分周値Ｋに基づいて選択された信号（ロック検出用比較周波数信号ＳＩＧ＿ＮＫ）を受け取る。サンプリングＣｌｏｃｋ同期回路１４は、そのロック検出用比較周波数信号ＳＩＧ＿ＮＫを、基準信号ＳＩＧ＿Ｘに同期した信号（以下、リタイミング信号ＳＩＧ＿ＮＫＳと記載する）に変換する。
【００７２】
第２Ｋ分周回路１３で生成された信号ＳＩＧ＿ＮＫは、基準信号ＳＩＧ＿Ｘに対し非同期である。そのため、そのまま使用すると後段の順序回路で使用するとき不定状態が発生する場合があり正しい判定ができなくなる。そこで、サンプリングＣｌｏｃｋ同期回路１４に設けられた２段のフリップフロップは、ロック検出用比較周波数信号ＳＩＧ＿ＮＫを基準信号ＳＩＧ＿Ｘに同期させる。
【００７３】
図１７は、本実施形態のサンプリングＣｌｏｃｋ同期回路１４の動作を例示するタイミングチャートである。図１７のタイミングチャートを参照すると、ロック検出用比較周波数信号ＳＩＧ＿ＮＫを、基準信号ＳＩＧ＿Ｘをクロックとした同期回路第１フリップフロップ２３に入力する。同期回路第１フリップフロップ２３の出力は、信号ＳＩＧ＿ＮＫ１Ｔのように、Ｔ１、Ｔ２のタイミングで不定状態になり、ｍｅｔａ−ｓｔａｂｌｅ状態を発生する。これを同期回路第２フリップフロップ２４で再度リタイミングすることで、安定した同期状態をもった信号を生成させる。このときタイミングによって（第１状態）と（第２状態）の信号が生成されることになる。ず１７に示されているように、どちらの状態も、出力信号（リタイミング信号ＳＩＧ＿ＮＫＳ）は、基準信号ＳＩＧ＿Ｘに同期している。
【００７４】
図１８は、本実施形態の同期測定カウンタ１５の具体的な構成を例示するブロック図である。図１８を参照すると、同期測定カウンタ１５は、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの立下りからリタイミング信号ＳＩＧ＿ＮＫＳの立下りの期間でＨｉｇｈレベルになる信号を生成する順序組合せ回路と、そのＨｉｇｈレベルの時間を、基準信号ＳＩＧ＿Ｘをクロックとしてカウントする９ＢＩＴカウンタとを備えている。
【００７５】
図１９は、本実施形態の同期測定カウンタ１５の動作を例示するタイミングチャートである。図１９のタイミングチャートを参照すると、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの立下り検出信号を第１信号ＳＩＧ１、リタイミング信号ＳＩＧ＿ＮＫＳの立下り検出信号を第２信号ＳＩＧ２とする。第１信号ＳＩＧ１と第２信号ＳＩＧ２のＮＯＲをとった信号を第４信号ＳＩＧ４とし、その第４信号ＳＩＧ４を、Ｈｉｇｈ区間を保持するフリップフロップのイネーブル信号とする。
【００７６】
Ｈｉｇｈの保持開始を示す信号は、第１信号ＳＩＧ１のままだと第４信号ＳＩＧ４、及び後述の１６」の保持タイミングとぶつかる。したがって、第１信号ＳＩＧ１をフリップフロップ１段でリタイミングしずらした信号を第３信号ＳＩＧ３とし、その第３信号ＳＩＧ３を用いてＨｉｇｈの保持開始信号とする。これらの信号を用いてＨｉｇｈ区間の保持信号である第５信号ＳＩＧ５を生成する。第５信号ＳＩＧ５を９ｂｉｔカウンタのイネーブル信号として、初期値１からカウントを開始する。
【００７７】
そのカウント結果を示す９ｂｉｔの信号を、カウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎとして出力する。このカウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎは、リファレンス周波数信号ＳＩＧ＿Ｒと、比較周波数信号ＳＩＧ＿Ｎとを、各々分周した信号の同期状態を判断するときに、基準信号ＳＩＧ＿Ｘでサンプリングした回数の値となる。
【００７８】
図２０は、本実施形態の第１カウンタ値保持回路１６の具体的な構成を例示するブロック図である。図２０を参照すると、本実施形態の第１カウンタ値保持回路１６は、９個のフリップフロップを備えている。第１カウンタ値保持回路１６は、第３信号ＳＩＧ３をクロックとした９ｂｉｔ信号保持回路として機能している。
【００７９】
図２１は、本実施形態の第１カウンタ値保持回路１６の動作を例示するタイミングチャートである。図２１を参照すると、第１カウンタ値保持回路１６は、同期測定カウンタ１５より出力されたカウント値ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎの最大値を保持するため、第３信号ＳＩＧ３をクロックとし、その立ち上がりタイミングで９ｂｉｔの信号を保持、更新する。
【００８０】
図２２は、本実施形態の第２カウンタ値保持回路１７の構成を例示するブロック図である。第２カウンタ値保持回路１７は、ＵｎＬｏｃｋ状態になった後、Ｌｏｃｋ検出動作開始時に、第１カウンタ値保持回路１６の出力（第６信号ＳＩＧ６）を保持する機能を備えている。このため、第２カウンタ値保持回路１７に備えられている複数の保持回路の各々は、イネーブル信号がＨｉｇｈのときのみ更新する保持回路であることが好ましい。
【００８１】
図２３は、第２カウンタ値保持回路１７に備えられている１ｂｉｔ分の保持回路の構成を例示するブロック図である。図２３に示されているように、ＤＡＴＡ−ＨＯＬＤフリップフロップ（第２カウンタ値保持回路１７に備えられている１ｂｉｔ分の保持回路）は、ＣＬＫの立ち上がりタイミングでＥＮがＨｉｇｈのとき（イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＬｏｗのとき）のみ、保持している信号を更新する機能を有する。そのＤＡＴＡ−ＨＯＬＤフリップフロップは、ＥＮがＬｏｗのとき（イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＨｉｇｈのとき）には、Ｄの値によらないで常にＤＡＴＡ−ＨＯＬＤフリップフロップの値を保持する。
【００８２】
第２カウンタ値保持回路１７は、図２３に示されているＤＡＴＡ−ＨＯＬＤフリップフロップを９個有し、イネーブル（イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢ）を入力端で反転させた回路構成をとる。また、ＣＬＫは、後段のタイミング調整のためＳＩＧ３を基準信号ＳＩＧ＿Ｘで２回リタイミングするものとする。
【００８３】
図２４、図２５は、本実施形態の第２カウンタ値保持回路１７の動作を例示するタイミングチャートである。第２カウンタ値保持回路１７は、ＣＬＫ（信号ＳＩＧ３＿２Ｔ）の立ち上がりタイミングで、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＬｏｗのとき（フリップフロップのＥＮがＨｉｇｈのとき）のみ、保持している信号を更新する機能を有する。その第２カウンタ値保持回路１７は、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＨｉｇｈのとき（フリップフロップのＥＮがＬｏｗのとき）には、Ｄの値によらないで常にフリップフロップの値を保持する。
【００８４】
図２６は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の構成を例示するブロック図である。比較回路１８は、２値の一方の値Ａが、もう一方の値Ｂに対し±１の値の中に入っているかを判定する機能を有する。比較回路１８は、Ｂの値が、指定の最大値と同じ場合、Ａの値は、最大値−１、最大値、最大値＋１の３値のうちどれかと一致すれば、±１内に入っているとする。本実施形態においては、比較回路１８を組合せ回路で構成し、順序回路を使用しない場合を例示している。また、この比較回路１８の出力である判定信号を、次段の連続回数カウント回路１９のイネーブル信号として使用する。また、この判定信号を、前段の第２カウンタ値保持回路１７のイネーブル信号の非論理を示す信号として使用する。
【００８５】
連続回数カウント回路１９の前段の比較回路１８の判定結果において、入力信号Ａが入力信号Ｂに対して±１である場合に、イネーブル信号ＳＩＧ＿ＳＥＬ＿ＥＮＢがＨｉｇｈレベルになる。連続回数カウント回路１９は、その信号を基準信号ＳＩＧ＿Ｘでリタイミングし、カウントのタイミングを調整する。
【００８６】
回数比較判定回路２０は、Ｌｏｃｋ検出回数判定値ＬｏｃｋＣｏｕｎｔと、Ｌｏｃｋ検出カウント数とを比較し、一致すればＨｉｇｈになる組合せ回路のみのコンパレータである。
【００８７】
図２７、図２８は、第２カウンタ値保持回路１７の後段に設けられた比較回路１８、連続回数カウント回路１９および回数比較判定回路２０の動作を例示するタイミングチャートである。図２７は、Ｌｏｃｋ検出信号ＳＩＧ＿ＬＤがＬｏｃｋ検出状態（Ｈｉｇｈ）からＵｎＬｏｃｋ検出状態（Ｌｏｗ）に変化するタイミングを示し、図２８は、ＵｎＬｏｃｋ検出状態（Ｌｏｗ）からＬｏｃｋ検出状態（Ｈｉｇｈ）に変化するタイミングを示す。
【００８８】
上述したように、本実施形態のＰＬＬシンセサイザ回路１に備えられたロック検出回路９は、リファレンスディバイダ５から供給されるリファレンス周波数信号ＳＩＧ＿Ｒと、プログラマブルディバイダ４から供給される比較周波数信号ＳＩＧ＿Ｎとが、同じ周期であればＬｏｃｋ状態であると判定する機能を備えている。
【００８９】
上述した図１２Ａ、図１２Ｂを参照すると、ロック検出回路９は、Ｌｏｃｋ検出精度を決めるために、そのロック検出回路９の外部より入力されるリファリンス周波数分周値と周波数精度選択信号とを受け取る。ロック検出回路９は、そのリファリンス周波数分周値と周波数精度選択信号とに基づいて、Ｌｏｃｋ検出パラメータ決定回路１１にてＬｏｃｋを検出する周波数精度に沿ったＫ分周値の選択とＬｏｃｋ検出回数の判定値を決定する。
【００９０】
Ｌｏｃｋ検出動作として、ロック検出回路９は、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎを入力として受け取る。そして、ロック検出回路９は、第１Ｋ分周回路１２と第２Ｋ分周回路１３にて、Ｋ分周した信号を各々ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫ、ロック検出用比較周波数信号ＳＩＧ＿ＮＫとして出力する。
【００９１】
このとき、ロック検出用比較周波数信号ＳＩＧ＿ＮＫは、基準信号ＳＩＧ＿Ｘに対して非同期である。そのため、この非同期の状態の信号を使って基準信号ＳＩＧ＿Ｘに同期した信号で期間のカウント、データ保持に使用すると、不定状態が発生し、順序回路を含んだ論理回路では不定伝播が発生し、正しく動作しない場合がある。
【００９２】
このため、サンプリングＣｌｏｃｋ同期回路１４で基準信号ＳＩＧ＿Ｘをクロックとして２回フリップフロップでリタイミングすることにより、基準信号ＳＩＧ＿Ｘに同期した信号（リタイミング信号ＳＩＧ＿ＮＫＳ）を生成する。
【００９３】
ロック検出回路９は、このロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫとリタイミング信号ＳＩＧ＿ＮＫＳに対し、同期測定カウンタ１５にて、ロック検出用リファレンス周波数信号ＳＩＧ＿ＲＫの立下りを基点として、リタイミング信号ＳＩＧ＿ＮＫＳの立下りを、基準信号ＳＩＧ＿Ｘをクロックとしてカウントする。
【００９４】
第１カウンタ値保持回路１６は、一旦、カウント値を保持し、このときのカウント値が回路動作開始後、または、ＵｎＬｏｃｋ検出後のＬｏｃｋ検出開始のタイミングであれば、第２カウンタ値保持回路１７で、カウント値の保持を行なう。
【００９５】
この第１カウンタ値保持回路１６と第２カウンタ値保持回路１７との値を、比較回路１８で比較し、±１の間にあれば、Ｈｉｇｈレベルの信号（ＳＩＧ＿ＳＥＬ＿ＥＮＢ）を出力し、それ以外は、Ｌｏｗレベルの信号（ＳＩＧ＿ＳＥＬ＿ＥＮＢ）を出力する。
【００９６】
このＨｉｇｈ区間を、連続回数カウント回路１９で、ＳＩＧ＿ＲＫの周期と同じ周期であるＳＩＧ３ＲＴをクロックとしてカウントし、回数比較判定回路２０にて、Ｌｏｃｋ検出カウント数ＬｏｃｋＣｏｕｎｔと、連続回数カウント回路１９のカウント値が一致すれば、Ｈｉｇｈを出力しＬｏｃｋ検出したと判断し、カウンタのカウントアップ動作を停止させロック検出信号ＬＤをＨｉｇｈとしてＬｏｃｋ状態を示す信号として出力する。
【００９７】
また、ＵｎＬｏｃｋ状態の場合、比較回路１８にて±１以上の差が発生し、連続回数カウント回路１９のカウント値を０ロードすることにより、ロック検出信号ＬＤはＬｏｗになる。この動作によって、ロック検出信号ＬＤとして、ＵｎＬｏｃｋした状態を示すＬｏｗを出力する。またこのとき第２カウンタ値保持回路１７は、次に第１カウンタ値保持回路１６から供給される新しいカウント値を保持し、Ｌｏｃｋ判定動作を再開する。
【００９８】
上述のように、本実施形態のＰＬＬシンセサイザ回路１は、Ｌｏｃｋ検出をリファレンス周波数信号ＳＩＧ＿Ｒと、比較周波数信号ＳＩＧ＿Ｎとの同期状態を検出する方式をとっている。そのためリファレンス周波数信号ＳＩＧ＿Ｒ、もしくは比較周波数信号ＳＩＧ＿Ｎがどのように遅れようとも、Ｌｏｃｋ検出の精度に差がでてくることがない。
【００９９】
また、本実施形態のＰＬＬシンセサイザ回路１は、周波数精度をＬｏｃｋ検出パラメータ決定回路１１で切り替えることにより、所望の周波数精度を得ることができる。これにより、従来にロック検出回路に対し、周波数精度を正確に判定することが可能となる。
【０１００】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。図２９は、第２実施形態のＰＬＬシンセサイザ回路１の構成を例示するブロック図である。図２９に示されているように、第２実施形態のＰＬＬシンセサイザ回路１は、第１実施形態のＰＬＬシンセサイザ回路１に、さらに、エッジ選択信号に対応したロック検出回路９を備えている。
【０１０１】
図３０Ａ、図３０Ｂは、第２実施形態のロック検出回路９の構成を例示するブロック図である。図３０Ａ、図３０Ｂに示されているように、エッジ選択信号は、ロック検出回路９のＫ分周回路（第１Ｋ分周回路１２、第２Ｋ分周回路１３）に入力されている。
【０１０２】
図３１は、第２実施形態の第１Ｋ分周回路１２（または第２Ｋ分周回路１３）の構成を例示するブロック図である。図３１に示されているように、第１Ｋ分周回路１２（または第２Ｋ分周回路１３）は、エッジ選択信号に応答して、リファレンス周波数信号ＳＩＧ＿Ｒと比較周波数信号ＳＩＧ＿Ｎの各々の、立下がりエッジ、または立上りエッジで同期判定を実行する。
【０１０３】
第２実施形態のロック検出回路９は、第１実施形態のロック検出回路９と同様に、Ｌｏｃｋ検出をリファレンス周波数信号ＳＩＧ＿Ｒと、比較周波数信号ＳＩＧ＿Ｎとの同期状態を検出する方式をとっている。そのためリファレンス周波数信号ＳＩＧ＿Ｒ、もしくは比較周波数信号ＳＩＧ＿Ｎがどのように遅れようとも、Ｌｏｃｋ検出の精度に差がでてくることがない。
【０１０４】
また、第１実施形態のＰＬＬシンセサイザ回路１では、リファレンス周波数信号ＳＩＧ＿Ｒ、および比較周波数信号ＳＩＧ＿Ｎの立下りエッジでの同期状態の判定をおこなう方式をとっている。第２実施形態のＰＬＬシンセサイザ回路１を構成することによって、リファレンス周波数信号ＳＩＧ＿Ｒ、および比較周波数信号ＳＩＧ＿Ｎの、立上りエッジでの同期状態の判定をおこなう方式にも切り替えることが可能となり、立上りエッジ、立下りエッジでのＰＬＬともに変更しないで本実施形態のＰＬＬシンセサイザ回路１を使用することが可能になる。
【０１０５】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【０１０６】
１…ＰＬＬシンセサイザ回路
２…ＯＳＣ
３…ＶＣＯ
４…プログラマブルディバイダ
５…リファレンスディバイダ
６…位相比較器
７…チャージポンプ
８…ＬＰＦ
９…ロック検出回路
１１…Ｌｏｃｋ検出パラメータ決定回路
１２…第１Ｋ分周回路
１３…第２Ｋ分周回路
１４…サンプリングＣｌｏｃｋ同期回路
１５…同期測定カウンタ
１６…第１カウンタ値保持回路
１７…第２カウンタ値保持回路
１８…比較回路
１９…連続回数カウント回路
２０…回数比較判定回路
２１…３ＢＩＴカウンタ
２２…４入力１出力選択回路
２３…同期回路第１フリップフロップ
２４…同期回路第２フリップフロップ
ΦＲ…第１位相差信号
ΦＰ…第２位相差信号
ＬＤ…ロック検出信号
ＶＴ…ＶＣＯ制御電圧
Ｋ…分周値
Ｒ…リファレンス周波数分周値
ＳＩＧ＿Ｘ…基準信号
ＳＩＧ＿ＶＣＯ…ＶＣＯ発振信号
ＳＩＧ＿Ｒ…リファレンス周波数信号
ＳＩＧ＿Ｎ…比較周波数信号
ＬｏｃｋＣｏｕｎｔ…Ｌｏｃｋ検出判定値
ＳＩＧ＿ＲＫ…ロック検出用リファレンス周波数信号
ＳＩＧ＿ＮＫ…ロック検出用比較周波数信号
ＳＩＧ＿ＮＫＳ…リタイミング信号
ＳＩＧ＿ＣＮＴ＿Ｒ２Ｎ…カウント値
ＳＩＧ＿ＣＮＴ＿ＮＯＷ…保持カウント値
ＳＩＧ＿ＣＮＴ＿１ＳＴ…開始時カウント値
ＳＩＧ＿ＳＥＬ＿ＥＮＢ…イネーブル信号
ＳＩＧ＿ＬＤ＿ＣＮＴ…カウント結果
ＳＩＧ１…第１信号
ＳＩＧ２…第２信号
ＳＩＧ３…第３信号
ＳＩＧ４…第４信号
ＳＩＧ５…第５信号
ＳＩＧ６…第６信号
ＳＩＧ＿ＮＫ１Ｔ…信号
ＳＩＧ３＿２Ｔ…信号
ＳＩＧ＿Ａ…第１入力信号
ＳＩＧ＿Ｂ…第２入力信号
１１１…基準分周カウンタ
１１２…比較分周カウンタ
１１３…位相比較器
１１４…チャージポンプ
１１５…ＬＰＦ
１１６…ＶＣＯ
１１８…水晶振動器
１４０…ＰＬＬ回路
１４１…ロック検出回路
１４２…位相差検出部
１４３…クロック発生部
１４４…状態検出部
１４５…ロックカウンタ
ｆｏ…水晶発振信号
ｆｒ…参照信号
ｆｐ…比較信号
ｆｖ…出力信号
Ｘ１…内部信号
Ｘ２…内部信号
Ｘ３…内部信号
【特許請求の範囲】
【請求項１】
ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路であって、
基準発振器から供給される基準発振周波数を示す基準発振周波数信号と、
前記基準発振周波数を分周して得られたリファレンス周波数を示し、位相比較器に供給されるリファレンス周波数信号と、
ＶＣＯから供給される電圧制御発振周波数を分周して得られた比較周波数を示し、前記位相比較器に供給される比較周波数信号と
を受け、
前記リファレンス周波数信号と前記比較周波数信号とに基づいて、前記ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬロック検出回路。
【請求項２】
請求項１に記載のＰＬＬロック検出回路において、
前記リファレンス周波数と前記比較周波数とが同じ周期のとき、前記ロック検出信号を出力する
ＰＬＬロック検出回路。
【請求項３】
請求項２に記載のＰＬＬロック検出回路において、
前記リファレンス周波数信号と前記比較周波数信号との位相差に依存することなく前記ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬロック検出回路。
【請求項４】
請求項３に記載のＰＬＬロック検出回路において、
前記リファレンス周波数信号の動作タイミングと、前記比較周波数信号の動作タイミングとに基づいて、前記リファレンス周波数信号と前記比較周波数信号との各々の状態を示す動作状態信号を出力するタイミング取得ブロックと、
前記動作状態信号を受け取り、前記動作状態信号と過去の動作状態信号とを比較した比較結果に基づいて、前記ロック検出信号を生成するロック判定機能ブロックと
を具備する
ＰＬＬロック検出回路。
【請求項５】
請求項４に記載のＰＬＬロック検出回路において、
前記タイミング取得ブロックは、
前記リファレンス周波数信号と前記比較周波数信号の同期状態を、前記基準発振周波数信号でサンプリングすることにより、定量的な周波数精度をもって判定する同期測定カウンタ回路と、
リファレンス周波数信号と比較周波数信号それぞれを分周する分周回路と
を備え、
前記分周回路は、
所望する周波数精度を得るため量子化精度を変更する
ＰＬＬロック検出回路。
【請求項６】
請求項５に記載のＰＬＬロック検出回路において、
前記タイミング取得ブロックは、
前記同期測定カウンタでカウントするため、前記比較周波数信号の分周信号ＳＩＧ＿ＮＫを、前記基準発振周波数信号と同期させるサンプリングＣｌｏｃｋ同期回路を備え、
前記ロック判定機能ブロックは、
前記同期測定カウンタの出力結果をリファレンス周波数信号の分周した信号ＳＩＧ＿ＲＫと同じ周期長さで保持する現在カウンタ値保持回路と、
前記保持回路の値をロック検出動作開始時とＵｎＬｏｃｋ時に保持する検出開始時カウンタ値保持回路と、
前記現在カウンタ値保持回路の出力と前記検出開始時カウンタ値保持回路の出力が±１の差にあるかを判定する比較回路と、
±１の差内である場合を連続状態でカウントする連続回数カウント回路と、
前記連続回数カウント回路のカウント値がＬｏｃｋ検出回数判定値に達するかを判定する回数比較判定回路と
を備える
ＰＬＬロック検出回路。
【請求項７】
請求項６に記載のＰＬＬロック検出回路において、
前記タイミング取得ブロックは、
所望するロック検出する周波数精度の選択により、ロック検出回路内の分周値、ロック検出カウンタのカウント値と比較するＬｏｃｋ検出回数判定値を決定するＬｏｃｋ検出パラメータ決定回路を備える
ＰＬＬロック検出回路。
【請求項８】
請求項１から７のいずれか１項に記載のＰＬＬロック検出回路を搭載した
ＰＬＬシンセサイザ回路。
【請求項９】
電圧制御発振周波数を生成するＶＣＯと、
基準発振器から供給される基準発振周波数を分周して得られたリファレンス周波数信号を生成するリファレンスディバイダと、
前記電圧制御発振周波数を分周して得られた比較周波数信号を生成するプログラマブルディバイダと、
前記リファレンス周波数信号と前記比較周波数信号との位相差を比較する位相比較器と、
前記位相比較器から供給される比較結果を受け取って、前記比較結果を示す信号に応じた電流を供給するチャージポンプと、
前記電流に応答してＶＣＯを制御するための制御電圧を生成するループフィルタと、
ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路と
を具備し、
前記ＰＬＬロック検出回路は、
前記リファレンス周波数信号と、前記比較周波数信号とを受け、
前記リファレンス周波数信号の周波数と前記比較周波数信号の周波数が同じか否かを判定し、前記リファレンス周波数信号の周波数と前記比較周波数信号の周波数が同じとき、ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬシンセサイザ回路。
【請求項１０】
請求項９に記載のＰＬＬシンセサイザ回路において、
前記ＰＬＬロック検出回路は、
前記リファレンス周波数信号と前記比較周波数信号との位相差に依存することなく前記ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬシンセサイザ回路。
【請求項１】
ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路であって、
基準発振器から供給される基準発振周波数を示す基準発振周波数信号と、
前記基準発振周波数を分周して得られたリファレンス周波数を示し、位相比較器に供給されるリファレンス周波数信号と、
ＶＣＯから供給される電圧制御発振周波数を分周して得られた比較周波数を示し、前記位相比較器に供給される比較周波数信号と
を受け、
前記リファレンス周波数信号と前記比較周波数信号とに基づいて、前記ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬロック検出回路。
【請求項２】
請求項１に記載のＰＬＬロック検出回路において、
前記リファレンス周波数と前記比較周波数とが同じ周期のとき、前記ロック検出信号を出力する
ＰＬＬロック検出回路。
【請求項３】
請求項２に記載のＰＬＬロック検出回路において、
前記リファレンス周波数信号と前記比較周波数信号との位相差に依存することなく前記ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬロック検出回路。
【請求項４】
請求項３に記載のＰＬＬロック検出回路において、
前記リファレンス周波数信号の動作タイミングと、前記比較周波数信号の動作タイミングとに基づいて、前記リファレンス周波数信号と前記比較周波数信号との各々の状態を示す動作状態信号を出力するタイミング取得ブロックと、
前記動作状態信号を受け取り、前記動作状態信号と過去の動作状態信号とを比較した比較結果に基づいて、前記ロック検出信号を生成するロック判定機能ブロックと
を具備する
ＰＬＬロック検出回路。
【請求項５】
請求項４に記載のＰＬＬロック検出回路において、
前記タイミング取得ブロックは、
前記リファレンス周波数信号と前記比較周波数信号の同期状態を、前記基準発振周波数信号でサンプリングすることにより、定量的な周波数精度をもって判定する同期測定カウンタ回路と、
リファレンス周波数信号と比較周波数信号それぞれを分周する分周回路と
を備え、
前記分周回路は、
所望する周波数精度を得るため量子化精度を変更する
ＰＬＬロック検出回路。
【請求項６】
請求項５に記載のＰＬＬロック検出回路において、
前記タイミング取得ブロックは、
前記同期測定カウンタでカウントするため、前記比較周波数信号の分周信号ＳＩＧ＿ＮＫを、前記基準発振周波数信号と同期させるサンプリングＣｌｏｃｋ同期回路を備え、
前記ロック判定機能ブロックは、
前記同期測定カウンタの出力結果をリファレンス周波数信号の分周した信号ＳＩＧ＿ＲＫと同じ周期長さで保持する現在カウンタ値保持回路と、
前記保持回路の値をロック検出動作開始時とＵｎＬｏｃｋ時に保持する検出開始時カウンタ値保持回路と、
前記現在カウンタ値保持回路の出力と前記検出開始時カウンタ値保持回路の出力が±１の差にあるかを判定する比較回路と、
±１の差内である場合を連続状態でカウントする連続回数カウント回路と、
前記連続回数カウント回路のカウント値がＬｏｃｋ検出回数判定値に達するかを判定する回数比較判定回路と
を備える
ＰＬＬロック検出回路。
【請求項７】
請求項６に記載のＰＬＬロック検出回路において、
前記タイミング取得ブロックは、
所望するロック検出する周波数精度の選択により、ロック検出回路内の分周値、ロック検出カウンタのカウント値と比較するＬｏｃｋ検出回数判定値を決定するＬｏｃｋ検出パラメータ決定回路を備える
ＰＬＬロック検出回路。
【請求項８】
請求項１から７のいずれか１項に記載のＰＬＬロック検出回路を搭載した
ＰＬＬシンセサイザ回路。
【請求項９】
電圧制御発振周波数を生成するＶＣＯと、
基準発振器から供給される基準発振周波数を分周して得られたリファレンス周波数信号を生成するリファレンスディバイダと、
前記電圧制御発振周波数を分周して得られた比較周波数信号を生成するプログラマブルディバイダと、
前記リファレンス周波数信号と前記比較周波数信号との位相差を比較する位相比較器と、
前記位相比較器から供給される比較結果を受け取って、前記比較結果を示す信号に応じた電流を供給するチャージポンプと、
前記電流に応答してＶＣＯを制御するための制御電圧を生成するループフィルタと、
ＰＬＬ回路ロックがなされているか否かを検出するＰＬＬロック検出回路と
を具備し、
前記ＰＬＬロック検出回路は、
前記リファレンス周波数信号と、前記比較周波数信号とを受け、
前記リファレンス周波数信号の周波数と前記比較周波数信号の周波数が同じか否かを判定し、前記リファレンス周波数信号の周波数と前記比較周波数信号の周波数が同じとき、ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬシンセサイザ回路。
【請求項１０】
請求項９に記載のＰＬＬシンセサイザ回路において、
前記ＰＬＬロック検出回路は、
前記リファレンス周波数信号と前記比較周波数信号との位相差に依存することなく前記ＰＬＬ回路ロックを示すロック検出信号を出力する
ＰＬＬシンセサイザ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０Ａ】
【図３０Ｂ】
【図３１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０Ａ】
【図３０Ｂ】
【図３１】
【公開番号】特開２０１１−１６０３５５（Ｐ２０１１−１６０３５５Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１０−２２４３７（Ｐ２０１０−２２４３７）
【出願日】平成２２年２月３日（２０１０．２．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２２年２月３日（２０１０．２．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]