【課題】サイドエッチ発生の可能性を軽減させた半導体基板の製造方法を提供する。
【解決手段】絶縁膜の形成後、シード膜の形成の前に配線パターンの形成を行う。次いで、シード膜の形成後、配線パターン用レジストの剥離を行う。次いで、メッキマスクレジストの形成を行なったのち、半導体基板の表面からのメッキ電流により、ウエットエッチング工法を行うこと無く、配線パターンの形成を行う。 （もっと読む）

【課題】有機半導体層の上面の層の形状不良を抑えることが可能な半導体素子およびこれを備えた電子機器を提供する。
【解決手段】有機半導体層と、有機半導体層の上面に設けられた層とを有し、この層の外形線は、有機半導体層の外形線よりも内側にある半導体素子。この半導体素子を備えた電子機器。 （もっと読む）

【課題】前面電流トラックを形成したドープ半導体ウェハの銅めっきに関する改善された銅めっき方法を提供する。
【解決手段】前面、裏面およびＰＮ接合を含む半導体を提供し、下層を含む導電トラックのパターンを前記前面が含み、かつ前記裏面が金属接点を含んでおり；前記半導体を一価銅めっき組成物と接触させ；並びに導電トラックの下層上に銅をめっきする。 （もっと読む）

【課題】ウェハの周縁部で膜を正常に成長させることができるめっき装置を提供する。
【解決手段】めっき槽2内部に取り付けられた第１電極６と、めっき槽2の側壁5cにおいて、環状のフランジ7cを介してめっき槽2の内から外に向けて直径の小さい順に隣接する環状の第１、第２の開口部7a,7bと、第２の開口部7b内でフランジ7cの上に取り付けられるシールパッキン8と、シールパッキン8の上に、第２の開口部7bの内壁から離れて取り付けられる環状の第２の電極9と、第２の電極9に対向する位置に周縁を有するウェハ保持領域11xを有する第２の開口部7bよりも大きなウェハステージ11と、ウェハステージ11のウェハ保持領域11xの周囲の領域に形成され、シールパッキン8に一端が向けられる加圧用ホール11iと、ウェハステージ11を移動してめっき槽2の側壁5cに押し当てて前記第２の開口部7bを閉塞させる駆動部13とを有する。 （もっと読む）

【課題】めっき後に細線乃至小ドットの金属パターンを高解像度で形成できる金属パターン材料及び金属パターン材料の製造方法の提供。
【解決手段】特定のめっき形成用光感応材料を６μｍ未満のピッチで露光する際に、６μｍピッチ露光時の最適パワーに対し、１００％未満であり、かつ〔（ピッチ（μｍ）×７５／６＋２５）−３０〕〜〔（ピッチ（μｍ）×７５／６＋２５）＋１５〕％のレーザーパワーで露光する露光工程と、露光後のめっき形成用光感応材料を現像液で現像する現像工程と、現像後のパターンが形成されためっき形成用光感応材料を、めっき浴比が１０未満でめっきを行うめっき工程とを含む金属パターン材料の製造方法である。 （もっと読む）

【課題】２種類以上のめっきを同一の感光性材料を用いて選択的に成膜する場合、クラックの発生を抑制する。
【解決手段】この製造装置は、表面に絶縁膜３３０が形成された半導体ウェハ２００表面
を第１のめっき液を用いてめっき処理する第１のめっき処理槽と、半導体ウェハ２００表
面を第２のめっき液を用いてめっき処理する第２のめっき処理槽と、を備える。第１のめ
っき処理槽には、半導体ウェハ２００の表面と重なる部分の長さがｄ_１であり、かつ絶縁
膜３３０との接触幅がｗ_１の第１のシール３２０が設けられ、第２のめっき処理槽には半
導体ウェハ２００の表面と重なる部分の長さがｄ_２であり、かつ絶縁膜３３０との接触幅
がｗ_２の第２のシール３４０が設けられ、第１のシール３２０と第２のシール３４０の間
には、ｄ_２＜ｄ_１−ｗ_１の関係が成り立っている。 （もっと読む）

【課題】半導体基板の一表面上に絶縁膜を介して形成された導電層と、半導体基板の他面上に形成されたバンプ部と、導電層とバンプ部とを接続する半導体基板を貫通する貫通電極部とを有する半導体装置を提供する。
【解決手段】半導体基板の他面側から導電層に接続する貫通孔を形成し、貫通孔及び他面上にメタル膜（バリアメタル及びシードメタル）６を形成し、その上にフォトレジスト１０を形成し、貫通孔より大きなパターンに加工してメッキマスク層を形成し、電解メッキ法により銅からなる第１メッキ膜７を形成して、貫通電極部と第１バンプ部を形成し、第１バンプ部上に第２バンプ部となる第２メッキ膜８を形成する。 （もっと読む）

【課題】基板に定形された形態部の内部に、表面が平坦化された導電性材料を形成する方法を提供する。
【解決手段】平坦化表面を形成する方法であって、狭小形態部と幅広形態部が形成された基板上に、第１のプロセスでは電気めっき法により狭小形態部および幅広形態部の少なくとも一部を充填し、第１の層を形成し、第２のプロセスでは無電解めっき法により幅広形態部のに対応する第１の層中の孔および第１の層上に第２の層を充填形成し、表面が平坦な上層部１１０を形成する。 （もっと読む）

【課題】貫通ビア電極を形成する際に処理温度が高くなく且つ低コストで、バリア層を均一に、且つ高い密着強度で製造する。
【解決手段】シリコン基板１０の厚さ方向に形成された高アスペクト比の、貫通ビア電極形成用の孔１２の内周面に、自己組織化単分子膜２４を形成し、これに、金属ナノ粒子１４を、高密度で吸着させて、この金属ナノ粒子１４を触媒として、バリア層を無電解めっきにより形成し、バリア層の上にシード層を無電解めっきにより形成し、次に、貫通ビア電極材を電解めっきにより堆積して、孔１２を埋めて、貫通ビア電極を形成する。 （もっと読む）

【課題】配線信頼性が向上される。
【解決手段】半導体基板上に配線層１１と層間絶縁膜１２とが順に形成され、層間絶縁膜１２にトレンチ溝１３とトレンチ溝１３中に配線層１１に達するビア孔１４とが形成され、トレンチ溝１３内、ビア孔１４内および層間絶縁膜１２上に、チタン、ジルコニウムおよびマンガンのうちのいずれか、もしくはこれらの合金である金属膜１５が成膜され、スパッタ法を用いて、ビア孔１４の底部の金属膜１５をエッチングするとともに、トレンチ溝１３の底部および側壁とビア孔１４の側壁に、タンタル、タングステンのいずれか、もしくはこれらの合金である金属膜１６が成膜されて、さらに、ビア孔１４の側壁にそれぞれの金属によって新たな金属膜が生成され、ビア孔１４とトレンチ溝１３とを導電性材料１７ａで埋め込んだ配線層が形成されるようになる。 （もっと読む）

【課題】めっき膜の成膜が進んでも、被めっき面の表面電位と所望する表面電位との誤差が生じることを抑制できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、半導体基板１に形成されたシード膜２０を、めっき液３２に接触させる工程と、シード膜２０にカソード電極５４を接続し、シード膜２０とめっき液３２中のアノード電極４０との間で電流を流すことにより、シード膜２０上にめっき膜２２を形成する工程と、を備え、めっき膜２２を形成する工程において、めっき液２０中に挿入された参照電極３４とカソード電極５４との間の電位差、またはカソード電極５４とアノード電極４０の電位差を、時間の経過と共に徐々に下げる工程を有する。 （もっと読む）

【課題】電気的接続の信頼性を損なうことなく電気抵抗率を従来よりも低減できる埋め込み配線を有する半導体装置用基板および半導体装置を提供する。
【解決手段】本発明は、上記目的を達成するため、埋め込み配線を有する半導体装置用基板であって、前記埋め込み配線は、金属多結晶体からなり、平均結晶粒径が異なる少なくとも２層の領域を前記基板の厚さ方向に有し、前記埋め込み配線の開口面を含む層の平均結晶粒径が、前記埋め込み配線の他の層の平均結晶粒径よりも小さいことを特徴とする半導体装置用基板を提供する。また、本発明は、上記半導体装置用基板を用いたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】製造工程の増大を抑制し、コンタクト抵抗および界面抵抗の増大を防止する。
【解決手段】実施形態において、シリコン層は、ゲートラストスキームを用いた機能的ゲート電極の製造後に、形成される。初期的な半導体構造物は、半導体基板上に形成された少なくとも一つの不純物領域、不純物領域の上に形成された犠牲膜、犠牲膜の上に形成された絶縁層、絶縁層の上に形成された絶縁層を備える。ビアは、初期の半導体構造物の絶縁層へ、および、コンタクト開口部が絶縁層に形成されるように絶縁層の厚さを通り抜けて、パターン化される。次に、絶縁層の下にある犠牲膜は、絶縁層の下に空隙を残して除去される。次に、金属シリサイド前駆体は、空隙スペースに配置され、金属シリサイド前駆体は、アニールプロセスを通じてシリサイド層に変換される。 （もっと読む）

【課題】被処理基板を加熱してトレンチやホールの間口部のオーバーハングを抑制しつつ金属膜を成膜するとともに、成膜後に速やかに被処理基板の温度を低下させることができる成膜方法を提供すること。
【解決手段】載置台を低温に保持して、載置台上に被処理基板を吸着させずに載置する工程と、プラズマ生成ガスのプラズマを生成し、載置台に高周波バイアスを印加した状態で、被処理基板にプラズマ生成ガスのイオンを引きこんで被処理基板を予備加熱する工程と、ターゲットに電圧を印加して金属粒子を放出させ、プラズマ生成ガスのイオンとともにイオン化した金属イオンを被処理基板に引きこんで金属膜を形成する工程と、被処理基板を低温に保持された載置台に吸着させ、載置台と被処理基板との間に伝熱ガスを供給して被処理基板を冷却する工程とを有する。 （もっと読む）

【課題】微細化が容易で、短チャネル効果が生じにくい半導体装置を提供する。
【解決手段】トランジスタのチャネル長方向の断面形状において、アスペクト比の大きいゲート電極上に半導体層を形成することで、トランジスタを微細化しても短チャネル効果が生じにくいチャネル長を確保できる。また、半導体層と重畳し、ゲート電極より下層に絶縁層を介して下部電極を設ける。下部電極と重畳する半導体層は、下部電極の電位（電界）により導電型が付与され、ソース領域及びドレイン領域が形成される。半導体層の、ゲート絶縁層を介してゲート電極と対向する領域は、ゲート電極がシールドとして機能し、下部電極の電界の影響を受けない。すなわち、不純物導入工程を用いることなく、自己整合によりチャネル形成領域、ソース領域及びドレイン領域を形成することができる。これにより、微細化が容易で、短チャネル効果が生じにくい半導体装置が実現できる。 （もっと読む）

【課題】電解めっき工程において、めっき膜の膜厚均一性を向上させる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、集積回路が形成された第１の領域と、前記第１の領域を囲む第２の領域と、を有する半導体ウエハーの、前記第１の領域及び前記第２の領域に第１の導電層を形成する工程と、前記第１の導電層の上にレジスト層を形成する工程と、前記第２の領域の前記第１の導電層の第１の部分の上の第１レジスト層を残し、前記第２の領域の前記第１の導電層の第２の部分の上の第２レジスト層を除去するパターニング工程と、電極と、前記電極の電気的接続部に連続し、前記電極に電流を供給する配線と、を有する治具を、前記電気的接続部が前記第１レジスト層と接するように配置する工程と、前記電極に前記電流を供給して、電解めっきにより前記第１の導電層の上に第２の導電層を形成する工程と、を有する。 （もっと読む）

【課題】配線溝へのめっきの埋め込み性を安定させることができる半導体装置の製造方法等を提供すること。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、めっき処理によって金属膜を埋め込んで検査パターン１０を形成する形成工程と、検査パターン１０の特性を検出する検出工程と、検出工程によって検出された検査パターン１０の特性に基づいて、前記めっき処理の条件を調整する調整工程とを含む。前記形成工程は、３層以上の配線層１１〜１３に亘って形成され、かつ中間層にスタックドビア２２を有するパターンを、前記検査パターン１０として形成する。 （もっと読む）

【課題】電極材料が拡散するのを抑制し、特性の向上を実現する。
【解決手段】半導体装置を、ゲート電極３とゲート絶縁膜２との間、Ａｌ含有オーミック電極４、５とＡｕ配線９との間、及び、ゲート電極３の下方及びＡｌ含有オーミック電極４、５の上方、のいずれかに設けられ、第１ＴａＮ層６Ａ、Ｔａ層６Ｂ、第２ＴａＮ層６Ｃを順に積層した構造を有する電極材料拡散抑制層６を備えるものとする。 （もっと読む）

【課題】高縦横比のビアホールを埋め込むのに好適な銅めっき溶液および銅めっき方法を提供する。
【解決手段】シード層を有する基板を浸漬し、水、銅供給源、電解物質、塩素イオン、第１添加剤、第２添加剤、および第３添加剤を含み、前記第１添加剤は、化学式１に示す化合物である銅めっき溶液を用いて銅めっきを行う。


（式中、Ｒは、水素原子または炭素原子数１〜６のアルキル基であり、ｍは、平均重合度であり６〜１４の実数である。） （もっと読む）

【課題】成膜原料としてコバルトカルボニルを用いてＣｏ膜を成膜する場合に、段差被覆性が良好でかつ再現性高くＣｏ膜を成膜することができる成膜方法を提供すること。
【解決手段】処理容器１内に単一原料として気体状のＣｏ_４（ＣＯ）_１２を供給し、基板Ｗ上でＣｏ_４（ＣＯ）_１２を熱分解させて基板Ｗ上にＣｏ膜を成膜する。このとき、成膜原料として固体原料であるＣｏ_２（ＣＯ）_８を用い、これをＣｏ_２（ＣＯ）_８の分解開始温度未満の温度で気化させ、これにより生成された気体状のＣｏ_２（ＣＯ）_８をＣｏ_４（ＣＯ）_１２が安定に存在する温度にして気体状のＣｏ_４（ＣＯ）_１２に変化させ、処理容器１内に供給する。または、成膜原料として固体原料であるＣｏ_４（ＣＯ）_１２を用い、これを気化させて処理容器１内に供給する。 （もっと読む）