【課題】本発明の課題は、液状樹脂組成物を用いて半導体チップ、特に回路面にはんだ電極を有する半導体チップを封止する半導体装置及び表示素子の製造方法において、良好なはんだ接続性と高信頼性を同時に満足する半導体装置及び表示素子を得ることである。
【解決手段】 常温で液状であり、１分子中にエポキシ基を２個以上含むエポキシ樹脂（Ａ）、１分子中に少なくとも２個のフェノール性水酸基と少なくとも１個の芳香族カルボキシル基を有する硬化剤（Ｂ）、及びフェノール性水酸基を１分子あたり3個以上有する硬化剤（Ｃ）を含むことを特徴とするエポキシ樹脂組成物を用いる。 （もっと読む）

活性半田合金、電子装置を基板に結合する前記活性半田合金を含有する電子装置パッケージ及び前記半田合金を用いる半田付けによって高強度接合部を形成する方法。前記合金は、約１０重量％までのチタン、ジルコニウム、ハフニウム、バナジウム、ニオブ及びタンタルから成る群から選択される元素または元素混合物；約０．１‐５重量％のランタノイド元素（希土類元素）の群から選択される元素または元素混合物；約０．０１‐１重量％のガリウム；約１０重量％までの銀；約２重量％までのマグネシウム；及び錫、ビスマス、インジウム、カドミウム、またはこれらの元素の２種以上の混合物から成る残余を含有する。前記合金は、比較的狭い溶融範囲（約１０℃未満）内で低温（約１８０℃未満）半田付けを可能とする。
（もっと読む）

はんだ組成物が、熱力学的に準安定な合金の粒子を有する。前記合金の元素の１つは、金属表面と共に金属間化合物を形成する。前記はんだ組成物は、半導体デバイスのバンピングにおける使用に特に適している。
（もっと読む）

【解決手段】熱効率のよい超高真空管を形成するために、半導体ダイとともに使用する、新規な結合および相互接続の技術に関するもので、形成された超高真空管もまた新規である。
（もっと読む）

本発明は、チップスケールパッケージ集積回路（ＣＳＰ）を積み重ねてＰＷＢ他のボードの表面積を一定に保つモジュールにする。発明の好ましい実施の形態において、１つ以上のＣＳＰに関連する型台は、標準的な接続可能な屈曲回路デザインを用いると共に、ＣＳＰパッケージの幅の広いファミリーにおいて見られる多くの異なるパッケージサイズを使用可能にする。好ましい実施の形態において、下側ＣＳＰのコンタクトは、屈曲回路がＣＳＰと型台との組合せに取り付けられる前に圧縮され、ＣＳＰと屈曲回路の間のロープロファイルコンタクトを形成する。
（もっと読む）

光感知素子用電子パッケージが提供される。パッケージは、所定の波長周囲内の光に対して実質的に透明な物質の基板を含むように形成される。また、パッケージは、その前面側上に定義された光感知領域を有する1つ以上の光感知台を含むように形成される。該光感知台は、光感知領域の周囲に配置された複数の配線接合によって前記基板に実装され、それによって前記光感知台の前記前面側は、前記基板の前記前面の表面から間隙を置いて離隔される。密封構造が光感知台と基板との間で実質的に密封された方式で内部の空洞を連続的に捕獲するように、密封構造が形成されてその周囲の間隙の一部を満たすように配線接合の周囲から延長される。この内部の空洞は、光感知台の光感知領域と通じる。 （もっと読む）

配線基板の半田接続用の端子である銅のランド部（４ｂ）上に、無電解Ｎｉ−Ｐめっき層（１３ａ）を形成し、その上に無電解Ｐｄめっき層（１３ｂ）を形成し、その上に無電解Ａｕめっき層を形成する。無電解Ｎｉ−Ｐめっき層（１３ａ）上に無電解Ｐｄめっき層（１３ｂ）を形成する工程では、下地の無電解Ｎｉ−Ｐめっき層（１３ａ）から無電解Ｐｄめっき液中へのニッケルの溶出量が５×１０^−６ｋｇ／ｍ^２以下となるようにする。無電解Ｎｉ−Ｐめっき層（１３ａ）と無電解Ｐｄめっき層（１３ｂ）の界面には、１０ｎｍ以上のボイドは形成されない。その後、配線基板に半導体チップを搭載し、ワイヤボンディングを行い、樹脂封止し、配線基板のランド部（４ｂ）に半田ボールを接続して、半導体装置を製造する。 （もっと読む）

垂直方向ダイ・チップオンボードセンサーパッケージのための方法と装置が提供されている。そのような垂直方向ダイ・チップオンボードセンサーパッケージは、第１面、第２面、底縁部、上縁部、２つの側縁部、底縁部近くに配置されている入／出力（Ｉ／Ｏ）パッド、及び少なくとも１つの感受方向を備えた垂直方向センサー回路構成要素を備えている。そのような垂直方向ダイ・チップオンボードセンサーパッケージは、更に、上面、印刷回路板（ＰＣＢ）取り付け面、垂直方向センサー回路構成要素境界縁部、２つ又はそれ以上の他の縁部、及び１つ又は複数の感受方向を備えた１つ又は複数の水平方向センサー回路構成要素を備えており、垂直方向センサー回路構成要素境界縁部は、垂直方向センサー回路構成要素をＺ軸に沿って支持し、垂直方向センサー回路構成要素に導電的又は非導電的に接続されている。
（もっと読む）

【課題】第１の回路基板と第２の回路基板に配線された差動伝送路が、第１の基板の少なくとも一方の面に設けられたパッドと、それに対向する第２の回路基板の面に設けられたパッドと、そのパッド間に挿入された導体バンプによって接続する回路基板の実装構造において、半導体装置と回路基板、或いは回路基板同士で高周波信号の差動伝送をする際に生じる反射を低減し、高密度接続の容易性を損なうことなく、信号信頼度の高い回路基板の実装構造を提供する。
【解決手段】第１の回路基板の信号用の前記パッドに対面する位置における第１の回路基板のグランドプレーンは排除され、信号用の前記パッドに近接するグランドプレーンの排除された輪郭の一部が、対応するパッド形状の相似形であることを特徴とする回路基板の実装構造。 （もっと読む）

半導体チップ・パッケージは集積回路チップと基板を含む。チップ・コンタクト・パッドがチップの第１面上に形成される。スタッドがワイヤ・ボンド機を使用してワイヤからチップ・コンタクト・パッド上に形成される。スタッドはチップ・コンタクト・パッドに接着された部分的に押しつぶされたボール部分を有する。スタッドはまた部分的に押しつぶされたボール部分から延びる延長部分を有する。絶縁材の第１層が基板の第１面上にある。底部付きのウェルが第１層に形成され基板の第１面に開口する。第１導電材は少なくとも部分的にウェルを充填する。第１導電材は基板の少なくとも１つのトレース線路に電気的に接続される。スタッドは第１導電材に部分的に埋め込まれてチップと基板との間の電気的接続を形成する。
（もっと読む）

支持体に直接的に接続させる半導体チップの例示的な態様を示す。チップは、チップの上表面に被着されている金属層と、この金属層状に被着されている保護層であって、保護層の複数の部分が選択的に除去されて１つ以上の開口（「結合パッド」）が形成され、金属層の複数の部分が露出するようになっている、保護層と、１つ以上の開口のそれぞれの上に形成されている１つ以上のはんだ付け可能な金属接触領域とを備えている。チップを支持体上に下向きに配置し、はんだの薄層を設け、加熱すると、はんだ付け可能な金属接触領域が支持体に電気的に接続される。 （もっと読む）

【課題】超小型電子チップ・アセンブリ、特に集積回路にアンダフィルを塗布する方法及び材料の提供。
【解決手段】大きなウェーハ又は集積回路チップの活性面の塗布される１００％非揮発性、一液型液体アンダフィル封入剤が開示される。塗布時に、その封入剤は放射線、特にＵＶ、可視及び赤外線に暴露することによって液化可能、不粘着性固体に転化される。アンダフィルを被覆したウェ−ハは硬化の進行なしに顕著な保存寿命を示す。大きなウェーハは小さいウェーハ切片に単数化されて数ヶ月貯蔵され、その後、半田リフロー中にウェーハ連結アセンブリは固定され、アンダフィルは液化し、すみ肉に流出し、そして熱活性化架橋時に熱硬化へ転化する。 （もっと読む）

【課題】基板上のトレースのより効率的なルーティングをもたらし、特に、基板の単一金属層において完全にシグナルルーティングを形成し得るバンプ−オン−リードフリップチップ相互接続を提供する。
【解決手段】フリップチップ相互接続は、キャプチャパッド上にというよりも、リード(114)上に相互接続バンプ(104)を直接結合することによって形成される。また、フリップチップパッケージは、アクティブ面の相互接続パッドに取付けられたはんだバンプ(104)を有するダイ(102)と、ダイ取付面(113)に導電性トレース(114)を有する基板(112)とを備え、前記バンプ(104)はトレース(114)上に直接結合される。また、相互接続は、はんだマスク(86)を使用せずに形成される。更に、硬化性接着剤(122)は、ダイ(102)のバンプ(104)上にまたは基板(112)のトレース(114)上に分配され；接着剤(122)は、結合工程の間に部分的に硬化処理され、部分的に硬化処理された接着剤は、リフロー工程の間溶融はんだを閉じ込めるのに役立つ。 （もっと読む）

電子部品において平坦な上面を有するパッドを作製する方法であって、ａ）第一電子基板上に硬化性シリコーン組成物の平坦な上面を有する堆積物をステンシル印刷する過程であって、第一電子基板が半導体ダイ又は半導体ダイ取り付け部材から選択され、平坦な上面を有する堆積物のステンシル印刷がダウンステップステンシルを通したスクイジーにより行われる、堆積物をステンシル印刷する過程と、ｂ）平坦な上面を有する堆積物を硬化させる過程であって、それにより、平坦な上面を有するパッドを形成する、堆積物を硬化させる過程と、任意にｃ）平坦な上面を有するパッドの上面に第二電子基板を接着する過程であって、第二電子基板は半導体ダイ又は半導体ダイ取り付け部材から選択される、第二電子基板を接着する過程、並びに、任意にｄ）過程ａ）、ｂ）及びｃ）を反復する過程を包含する、パッドを作製する方法。

（もっと読む）

【課題】 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法を提供すること。
【解決手段】 半導体デバイスと、マザーボードに接続するためのコネクタとを含む集積構造を形成するための方法が説明される。第１の層（２６）が除去用放射線を通すプレート（２３）上に形成され、第２の層（３２）が半導体デバイス（３１）上に形成される。第１の層は、マザーボードへの接続に必要とされる間隔に応じた第１の間隔距離だけ離されたボンディング・パッド（２７ｐ）に接続される導体の第１の組（２７）を有する。第２の層は、半導体デバイスに接続される導体の第２の組（３３）を有する。第１の層及び第２の層は、ボンディング・パッドの間隔より短い間隔を有するスタッド／バイア・コネクタ（２９、３６）を用いて接続される。このようにして、半導体デバイスが第１の層に取り付けられ、導体の第１の組と第２の組とがスタッドを通して接続される。第１の層とプレートとの間の界面が、該プレートを透過する除去用放射線（４５）によって除去され、それによって該プレートが分離される。次いで、コネクタ構造（４７、４８、４９）がボンディング・パッドに取り付けられる。本方法は、低コストで、高密度にパッケージされたデバイスを製造することを可能にする。 （もっと読む）

ハンダバンプと、熱可塑性樹脂とフラックスであるアンダーフィルとを有するフリップチップ、及びそのデバイスを製造する方法並びに材料を提供する。得られるデバイスは、プリント回路板に対する簡単なワンステップ適用に適し、フリップチップの製造方法を簡単にすることができる。
（もっと読む）

半導体パッケージについて開示する。ある実施例では、ダイパッケージは第１表面と第２表面を有する半導体ダイと、ダイ接合領域とダイ接合領域から伸長している複数のリードをもつリードフレーム構造を有している。ダイ接合領域は１つ又は複数の開口部を含んでいる。モールド材は少なくともリードフレームのダイ接合領域と半導体ダイの周囲を囲んでいる。モールド材は１つ又は複数の開口部の内部にも存在する。
（もっと読む）

【課題】半導体チップを封止する樹脂の収縮による半導体チップの撓み及びクラックを防止し、高い充填率で封止樹脂を充填することができ、高信頼性を有する半導体装置を製造することができる半導体装置の製造方法及び半導体装置、並びに当該半導体装置を備える電子機器を提供する。
【解決手段】接続電極４２が形成されたインターポーザ４０上に、積層する半導体チップＣ１との間隔と同程度の径であり電気的絶縁性を有する支持球４６を搭載し、この支持球４６が搭載された面上に半導体チップＣ１を積層する。半導体チップＣ１上に他の半導体チップを積層する場合も同様に、半導体チップＣ１と他の半導体チップとの間隔と同程度の径であり電気的絶縁性を有する支持球４８を搭載し、この支持球４８が搭載された面上に他の半導体チップを積層する。 （もっと読む）

【課題】 リフロー過程における接合不良を防止することができる電子部品実装システムおよび電子部品実装方法を提供することを目的とする。
【解決手段】 基板３に電子部品１５を半田接合により実装して実装基板を製造する電子部品実装において、基板３に搭載された電子部品１５の上にこの電子部品１５を自重により基板に対して押し付ける押付部材１６を載置する。この状態で基板３をリフローに送り、加熱することにより電子部品１５の半田バンプ１５ａを溶融させて基板３の回路電極３ａと半田接合する。これにより、半田溶融時に電子部品１５を押付部材１６の押し付け力によって適正に沈み込ませることができ、接合不良を防止することができる。 （もっと読む）

【課題】 半導体デバイスや半導体モジュールの誤実装を低減する。
【解決手段】 半導体デバイス１０の半導体パッケージ１１の裏面に配設された各接続電極１２に融点の異なる第１の半田ボール１３及び第２の半田ボール１４を接合し、融点の低い第１の半田ボール１３を半導体デバイス１０の外周側に配設し、融点の高い第２の半田ボール１４を内周側に配設する。そして、ベース基板２１上に接点２２を配設し、この接点２２上に半田ペースト２３が印刷された実装基板２０上に半導体デバイス１０を配置し、第１の半田ボール１３が溶融する第１の温度まで加熱し、次に第２の半田ボール１４及び半田ペースト２３が溶融する第２の温度まで加熱するリフロー半田付けを行う。 （もっと読む）