インダクタ負荷ドライブ回路の逆起電力吸収回路
【課題】実装面積が小さいサージ吸収保護回路の提供。
【解決手段】インダクタ負荷ＲＬは導線１０１に接続され、他端は導線１０２により電界効果トランジスタＦＥＴのドレインＤに接続され、電界効果トランジスタに対して双方向ツェナーダイオードＺＤと第一抵抗ＲＧＳを導線１０４により並列に設け、電界効果トランジスタのソースＳより導線１０３をアースし、第一抵抗ＲＧＳの他端側は導線１０５により前記導線１０３に接続し、双方向ツェナーダイオードと第一抵抗ＲＧＳ間の導線１０４に電界効果トランジスタのゲートＧに接続する導線１０６を分岐させ、この導線１０６の他端に第二抵抗Ｒ２を設けたインダクタ負荷ドライブ回路の逆起電力吸収回路１００。
【解決手段】インダクタ負荷ＲＬは導線１０１に接続され、他端は導線１０２により電界効果トランジスタＦＥＴのドレインＤに接続され、電界効果トランジスタに対して双方向ツェナーダイオードＺＤと第一抵抗ＲＧＳを導線１０４により並列に設け、電界効果トランジスタのソースＳより導線１０３をアースし、第一抵抗ＲＧＳの他端側は導線１０５により前記導線１０３に接続し、双方向ツェナーダイオードと第一抵抗ＲＧＳ間の導線１０４に電界効果トランジスタのゲートＧに接続する導線１０６を分岐させ、この導線１０６の他端に第二抵抗Ｒ２を設けたインダクタ負荷ドライブ回路の逆起電力吸収回路１００。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子への電源供給回路やＤＣ−ＤＣコンバータなどの電源回路、もしくはソレノイドに電気信号を伝えるインダクタ負荷ドライブ回路において、インダクタ（コイル）の負荷を駆動した場合に発生するサージのクランプ電圧を抑制する保護回路に関するものである。本発明は、特に、Field effect transistor（電界効果トランジスタ：以下、「ＦＥＴ」と記載する。ＰチャンネルＭＯＳＦＥＴ、ＮチャンネルＭＯＳＦＥＴも含む。）と双方向ツェナーダイオードを用い、ドライブ・トランジスターにサージエネルギーを吸収させるインダクタ負荷ドライブ回路の逆起電力吸収回路に関する。
【背景技術】
【０００２】
インダクタ負荷駆動ｏｆｆに際し、逆起電力吸収素子としてサージキラーが設けられている。かかる逆起電力吸収素子としてバリスタやＣＲ、フライホイールダイオードまたはパワー・ツェナーダイオードなどが使用されている。
【０００３】
例えば、図２に示すように、インダクタを持つ負荷ＲＬを駆動する第１のスイッチング素子（バイポーラトランジスタまたは、ＭＯＳトランジスタ）と、駆動回路と、スイッチング素子の出力端とグランド間に設けられた分圧抵抗と、分圧抵抗の分圧点に入力端が接続される第２のスイッチング素子と、第２のスイッチング素子と第１のスイッチング素子の入力端間に接続される定電圧素子（ツェナーダイオード）を持つサージ吸収回路が提案されている（例えば、特許文献１参照。）。
【０００４】
図２の回路において、ドライブ回路１が通電信号（すなわＨＩレベル）を出すと抵抗Ｒ３を通してＴＲ１（ＦＥＴ）はＯＮする。このためＴＲ１のドレイン電圧Ｅ１はＬＯとなる。次にドライブ回路１が非通電信号（すなわちＬＯレベル）を出すとＴＲ１はＯＦＦしようとする。ところがＲＬはインダクタを持っているので逆起電圧によりサージ電圧が発生し電圧Ｅ１は上昇する。この時、抵抗Ｒ１と抵抗Ｒ２の分圧点の電圧も上昇する。ＴＲ１がＯＮを開始する電圧をＶＴＨ，ＺＤの発生する電圧をＶＺ，ＴＲ２のベース−エミッタ間電圧をＶＢＥとする。
【０００５】
分圧点の電圧がＶＴＨ＋ＶＺ＋ＶＢＥを越えたとき、ＴＲ１はＯＮを始める。そのためＲＬにながれ電流が増加するので電圧Ｅ１は低下する。すると、抵抗Ｒ１と抵抗Ｒ２の分圧点の電圧も低下しＶＴＨ＋ＶＺ＋ＶＢＥを下回りＴＲ１はＯＦＦ方向になる。以上を繰り返し電圧Ｅ１は一定に保たれる。
【０００６】
また、図３に示す電解効果トランジスタＱを用いた駆動回路において、電解効果トランジスタＱのゲートＧとソースＳとの間にツェナーダイオードＺＤ１１、ＺＤ１２〜ＺＤｎ１、ＺＤｎ２を複数並列に設け、ｎチャネル電解効果トランジスタのソースと接地側との間またはｐチャネル電界効果トランジスタのソースと電源側との間にインダクタンス負荷（電動パワーステアリング装置の補助トルク電動機の電機子コイル）を接続し、このインダクタンス負荷に流れる電流を前記電解効果トランジスタＱで制御する駆動回路も提案されている（例えば、特許文献２参照。）。
【０００７】
更に、図４に示すように、インダクタンス性の負荷（例えばモータ）１１と、負荷１１への通電状態を制御するＮチャンネルＭＯＳＦＥＴ（トランジスタ）１３と、ＭＯＳＦＥＴ１３を駆動する駆動回路１５とを備えている保護回路１０であって、負荷１１とＭＯＳＦＥＴ１３とは、ＭＯＳＦＥＴ１３の方が電源電流の通流方向上流側となるように、通電路１７に直列に介装され、通電路１７は電源ライン１９とグランドとの間に介装され、駆動回路１５とＭＯＳＦＥＴ１３のゲートとの間には、抵抗２１が介装され、通電路１７には、ＭＯＳＦＥＴ１３と並列になるようにダイオード２３が接続され、ダイオード２３は、その順方向が電源ライン１９から通電路１７に供給される電源電流の通流方向と逆向きになるように接続されている保護回路が提案されている（例えば、特許文献３参照。）。
【０００８】
この保護回路１０は、ダイオード３１とツェナーダイオード３３とを備えている。ダイオード３１とツェナーダイオード３３とは、負荷１１と並列になるように通電路１７に接続された導電路３５に直列に介装されている。ダイオード３１は、その順方向が前記電源電流の通流方向と逆方向になるように接続されており、ツェナーダイオード３３はその順方向が前記電源電流の通流方向が一致するように接続されている。ツェナーダイオード３３の逆降伏電圧は、電源ライン１９によって印加される電圧よりも所定レベルだけ高い値に設定される。このような保護回路１０の構成により、回路構造（通電路１７）が電源ライン１９に適切な向きで接続されている場合においては、負荷１１の電源オフ時にツェナーダイオード３３の逆降伏電圧を上回るサージ電圧が負荷１１によって発生された場合には、ツェナーダイオード３３およびダイオード３１を介して負荷１１の両端子間が導通状態となり、ＭＯＳＦＥＴ１３にサージ電流が流れるのを防止することができる。
【０００９】
また、回路構造が電源ライン１９に正負逆向きに誤って接続された場合には、ツェナーダイオード３３によって、電源ライン１９からの逆向きの電源電流がダイオード３１を介してＭＯＳＦＥＴ１３に流れるのを阻止することができ、ＭＯＳＦＥＴ１３に過電流が流れるのを防止することができる。本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図りつつ、回路構造が電源に正負逆向きに誤って接続された場合に、トランジスタに過電流が流れるのを防止することができる保護回路を提供する。
【００１０】
更にまた、図５に示すように、電源から与えられる電源電流が通流される通電路に介装されたインダクタンス性の負荷１１と、前記通電路に介装され、前記電源電流の前記負荷への通電状態を制御するトランジスタ１３とを備える回路構造に対して設けられる保護回路１０であって、前記通電路における前記トランジスタの前記電源電流の通流方向上流側の部分とグランドとを接続する導電路に、グランド側から前記通電路側に向けて順方向になるように介装されたツェナーダイオード３１と、前記導電路における前記ツェナーダイオード３１とグランドとの間の部分に接続され、前記ツェナーダイオードがオンするのに伴ってオンし、前記トランジスタに対して所定電圧を出力して前記トランジスタをオンさせる駆動回路１５とを備える保護回路１０も提案されている（例えば、特許文献４参照。）。
【００１１】
この保護回路１０では、負荷１１の電源オフによってサージ電圧が発生した場合には、ツェナーダイオード３１がｏｎし、これに伴ってチャージポンプ回路１５がｏｎし、そのチャージポンプ回路１５からの所定電圧の出力電圧によってＭＯＳＦＥＴ１３がｏｎされる。これにより、サージ電圧発生時にＭＯＳＦＥＴ１３にかかる電圧を抑制することができ、ＭＯＳＦＥＴ１３の大型化を抑制することができる。
【００１２】
これら特許文献に示されるように、ツェナーダイオードを利用する保護回路においては、（１）入力電圧Ｖｉｎが大きく変化しないものを使用する、又は、（２）入力電圧Ｖｉｎが大きく変化してもツェナーダイオードに加わる電圧変化を小さくする保護回路を挿入する必要がある。
【００１３】
また、コイルＯＦＦ時に発生するサージ電圧を吸収する逆起電力吸収素子としてバリスタやＣＲは、コイルサージ吸収ユニット（例えば、富士電機テクニカ株式会社製ＳＺ−Ｚシリーズ(商品名)）は、電磁接触器、補助継電器のコイル端子に接続端子を共締めするだけで簡単に取り付けられる利点を有するが、ピーク電圧値にバラツキが多く、サージ電圧を低く抑制することが困難であり、さらに、インダクタ負荷をドライブする素子の最大電圧、許容損失等の選定に注意を払わなければならない。その他、バリスタ、ＣＲ、フライホイールダイオードまたはパワー・ツェナーダイオードによるサージ吸収素子はサージ電流・電圧とその消費電力を満足する定規格が必要で、外形寸法が大きく、値段も高価であった（例えば、非特許文献１参照。）。
【００１４】
【特許文献１】特開平６−８９９７２号公報
【特許文献２】特開２００３−２９９３４５号公報
【特許文献３】特開２００３−４７２８７号公報
【特許文献４】特開２００４−２０８４６９号公報
【非特許文献１】富士電機テクニカ（株）、“電磁開閉器用コイルサージ吸収ユニットＳＺ−Ｚ形”、｛online｝、｛平成１９年１０月２６日検索｝、インターネット＜URL:http://www.fe-technica.co.jp/html/shohin/41/SZ-Z.html>
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、低いサージ電流・電圧で使用できるインダクタ負荷ドライブ回路の逆起電力吸収回路を提供するものである。
【課題を解決するための手段】
【００１６】
請求項１の発明は、インダクタ負荷（ＲＬ）を駆動する電界効果トランジスタ（ＦＥＴ）のインダクタ負荷ドライブ回路の逆起電力吸収回路（１００）において、前記インダクタ負荷（ＲＬ）は導線（１０１）に接続され、他端は導線（１０２）により前記電界効果トランジスタ（ＦＥＴ）のドレイン（Ｄ）に接続され、前記電界効果トランジスタ（ＦＥＴ）に対して双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）を導線（１０４）により並列に設け、前記電界効果トランジスタ（ＦＥＴ）のソース（Ｓ）より導線（１０３）をアース（ＧＮＤ）し、前記第一抵抗（ＲＧＳ）の他端側は導線（１０５）により前記導線（１０３）に接続し、前記双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）間の導線（１０４）に前記電界効果トランジスタ（ＦＥＴ）のゲート（
Ｇ）に接続する導線（１０６）を分岐させ、この導線（１０６）の他端に第二抵抗（Ｒ２）を設けたことを特徴とする、インダクタ負荷ドライブ回路の逆起電力吸収回路（１００）を提供するものである。
【発明の効果】
【００１７】
インダクタ（Ｌ）ｏｎ時には、電流（ＩＬ）が実線で示される矢印ａの方向に流れている。
【００１８】
インダクタ（Ｌ）ｏｆｆ時にＩＬをピークとする電流（ＩＬＰ）が流れようとする（矢印ｂ参照）が、ＦＥＴはｏｆｆ状態なので電圧ＶＤＳが上昇する。
【００１９】
電圧ＶＤＳがＶｚ＋ＶＦを越えたあたりから電流ＩＢ（矢印ｃ参照）が流れ始めるがゲート・ソース間電圧ＶＧＳが能動状態の閾値に達しないためＦＥＴはｏｆｆの状態のまま保たてられる。
【００２０】
ゲート・ソース間電圧ＶＤＳがＶｚ＋ＶＦ＋ＶＧＳ（電圧ＶＧＳがＦＥＴ能動状態の閾値）まで上昇すると、ＦＥＴがｏｎし、電流ＩＬＰが流れる。
【００２１】
ＦＥＴのＤ−Ｇ間に接続されている双方向ツェナーダイオードは、ＦＥＴに対してＮＦＢ（ネガティブ・フィードバック）が掛けられた状態と考えられ、インダクタ（Ｌ）がエネルギーを放出している間のドレイン・ソース間電圧ＶＤＳは（Ｖｚ＋ＶＦ＋ＶＧＳ）でほぼ一定値（例えば３０ボルト）となる。
【００２２】
すなわち、双方向ツェナーダイオードに流れる電流ＩＢは小電流のため小信号用のものが使用でき、インダクタ負荷ドライブ回路の逆起電力吸収回路のコストが低減でき、また、寸法も小さい。サージ電圧はＶＺでほぼ決定され、バラツキが小さい故に選定が容易である。
【発明を実施するための最良の形態】
【００２３】
以下、図１を用いて本発明をさらに詳細に説明する。図１はドライブ駆動するインダクタ負荷ＲＬに発生するサージを吸収するインダクタ負荷ドライブ回路の逆起電力吸収回路の図である。
【００２４】
図１にインダクタ負荷ドライブ回路の逆起電力吸収回路１００において、このサージ吸収回路は、主としてインダクタＬ、第１スイッチの役目をなすＭＯＳＦＥＴ、サージキラーとしての双方向ツェナーダイオード（ＺＤ）、インダクタ負荷（ＲＬ）の抵抗の他に、ゲート・ソース間第一抵抗器（ＲＧＳ）および第二抵抗器（Ｒ２）を備える。
【００２５】
このインダクタ負荷（ＲＬ）を駆動する電界効果トランジスタ（ＦＥＴ）のインダクタ負荷ドライブ回路の逆起電力吸収回路（１００）において、前記インダクタ負荷（ＲＬ）は導線（１０１）に接続され、他端は導線（１０２）により前記電界効果トランジスタ（ＭＯＳＦＥＴ）のドレイン（Ｄ）に接続され、前記電界効果トランジスタ（ＭＯＳＦＥＴ）に対して双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）を導線（１０４）により並列に設け、前記電界効果トランジスタ（ＭＯＳＦＥＴ）のソース（Ｓ）より導線（１０３）をアース（ＧＮＤ）し、前記第一抵抗（ＲＧＳ）の他端側は導線（１０５）により前記導線（１０３）に接続し、前記双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）間の導線（１０４）に前記電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート（Ｇ）に接続する導線（１０６）を分岐させ、この導線（１０６）の他端に第二抵抗（Ｒ２）が設けられている。第二抵抗（Ｒ２）の導線先には図示されていないが駆動回路が結線される。
【００２６】
電界効果トランジスタ（ＦＥＴ）としては、パワーＭＯＳＦＥＴを用いる。
【００２７】
双方向ツェナーダイオードは、第二スイッチ的役目をなすもので、逆起電圧吸収時においては僅かな電流しか流れないため、小信号のもので、そのツェナー電圧は、パワーＭＯＳＦＥＴの許容電圧ＶＤＳより安全なレベルで低く且つ、インダクタ（コイル）駆動電圧よりも高いものを使用する。双方向ツェナーダイオードは双方のツェナーダイオードが同能力であっても、パワーＭＯＳＦＥＴのドレイン側に接続されているツェナーダイオードが小信号のものであってもよい。この小信号ツェナーダイオードが必要な理由は、パワーＭＯＳＦＥＴのＤ−Ｓ間をｏｎさせるための信号が第二抵抗Ｒ２を介してＧ−Ｓ間に電圧ＶＧＳが印加され、パワーＭＯＳＦＥＴのＤ−Ｓ間がｏｎしたときにツェナーダイオードの順方向特性により第一抵抗ＲＧＳに流れている電流がドレインへ流出してしまい、ＶＧＳ低下によりＶＤＳが上昇してしまうのを防ぐためである。
【００２８】
前記のようなインダクタ負荷ドライブ回路の逆起電力吸収回路１００とすることにより、１）インダクタ（Ｌ）ｏｎ時には、電流（ＩＬ）が実線で示される矢印ａの方向に流れている。２）インダクタ（Ｌ）ｏｆｆ時にＩＬをピークとする電流（ＩＬＰ）が流れようとする（矢印ｂ参照）が、ＦＥＴはｏｆｆ状態なので電圧ＶＤＳが上昇する。３）電圧ＶＤＳがＶｚ＋ＶＦを越えたあたりから電流ＩＢ（矢印ｃ参照）が流れ始めるがゲート・ソース間電圧ＶＧＳが能動状態の閾値に達しないためＦＥＴはｏｆｆの状態のまま保たてられる。４）ゲート・ソース間電圧ＶＤＳがＶｚ＋ＶＦ＋ＶＧＳ（電圧ＶＧＳがＦＥＴ能動状態のしきい値）まで上昇すると、ＦＥＴがｏｎし、電流ＩＬＰが流れる。５）ＦＥＴのＤ−Ｇ間に接続されている双方向ツェナーダイオードは、ＦＥＴに対してＮＦＢが掛けられた状態と考えられ、インダクタ（Ｌ）がエネルギーを放出している間のゲート・ソース間電圧ＶＤＳは（Ｖｚ＋ＶＦ＋ＶＧＳ）でほぼ一定値となる。
【産業上の利用可能性】
【００２９】
本発明のインダクタ負荷ドライブ回路の逆起電力吸収回路１００は、実装面積が小さく、通常負荷に並列に実装する逆起電力吸収素子が不要となる利点を有する。
【図面の簡単な説明】
【００３０】
【図１】インダクタ負荷ドライブ回路の逆起電力吸収回路の図である。
【図２】サージ吸収回路の図である。（公知）
【図３】駆動回路の図である。（公知）
【図４】別態様のサージ吸収回路の図である。（公知）
【図５】別態様のサージ吸収回路の図である。（公知）
【符号の説明】
【００３１】
１００ インダクタ負荷ドライブ回路の逆起電力吸収回路 ＦＥＴ 電界効果トランジスタ Ｌ インダクタ（コイル） ＺＤ 双方向ツェナーダイオード ＧＮＤ アース
【技術分野】
【０００１】
本発明は、半導体素子への電源供給回路やＤＣ−ＤＣコンバータなどの電源回路、もしくはソレノイドに電気信号を伝えるインダクタ負荷ドライブ回路において、インダクタ（コイル）の負荷を駆動した場合に発生するサージのクランプ電圧を抑制する保護回路に関するものである。本発明は、特に、Field effect transistor（電界効果トランジスタ：以下、「ＦＥＴ」と記載する。ＰチャンネルＭＯＳＦＥＴ、ＮチャンネルＭＯＳＦＥＴも含む。）と双方向ツェナーダイオードを用い、ドライブ・トランジスターにサージエネルギーを吸収させるインダクタ負荷ドライブ回路の逆起電力吸収回路に関する。
【背景技術】
【０００２】
インダクタ負荷駆動ｏｆｆに際し、逆起電力吸収素子としてサージキラーが設けられている。かかる逆起電力吸収素子としてバリスタやＣＲ、フライホイールダイオードまたはパワー・ツェナーダイオードなどが使用されている。
【０００３】
例えば、図２に示すように、インダクタを持つ負荷ＲＬを駆動する第１のスイッチング素子（バイポーラトランジスタまたは、ＭＯＳトランジスタ）と、駆動回路と、スイッチング素子の出力端とグランド間に設けられた分圧抵抗と、分圧抵抗の分圧点に入力端が接続される第２のスイッチング素子と、第２のスイッチング素子と第１のスイッチング素子の入力端間に接続される定電圧素子（ツェナーダイオード）を持つサージ吸収回路が提案されている（例えば、特許文献１参照。）。
【０００４】
図２の回路において、ドライブ回路１が通電信号（すなわＨＩレベル）を出すと抵抗Ｒ３を通してＴＲ１（ＦＥＴ）はＯＮする。このためＴＲ１のドレイン電圧Ｅ１はＬＯとなる。次にドライブ回路１が非通電信号（すなわちＬＯレベル）を出すとＴＲ１はＯＦＦしようとする。ところがＲＬはインダクタを持っているので逆起電圧によりサージ電圧が発生し電圧Ｅ１は上昇する。この時、抵抗Ｒ１と抵抗Ｒ２の分圧点の電圧も上昇する。ＴＲ１がＯＮを開始する電圧をＶＴＨ，ＺＤの発生する電圧をＶＺ，ＴＲ２のベース−エミッタ間電圧をＶＢＥとする。
【０００５】
分圧点の電圧がＶＴＨ＋ＶＺ＋ＶＢＥを越えたとき、ＴＲ１はＯＮを始める。そのためＲＬにながれ電流が増加するので電圧Ｅ１は低下する。すると、抵抗Ｒ１と抵抗Ｒ２の分圧点の電圧も低下しＶＴＨ＋ＶＺ＋ＶＢＥを下回りＴＲ１はＯＦＦ方向になる。以上を繰り返し電圧Ｅ１は一定に保たれる。
【０００６】
また、図３に示す電解効果トランジスタＱを用いた駆動回路において、電解効果トランジスタＱのゲートＧとソースＳとの間にツェナーダイオードＺＤ１１、ＺＤ１２〜ＺＤｎ１、ＺＤｎ２を複数並列に設け、ｎチャネル電解効果トランジスタのソースと接地側との間またはｐチャネル電界効果トランジスタのソースと電源側との間にインダクタンス負荷（電動パワーステアリング装置の補助トルク電動機の電機子コイル）を接続し、このインダクタンス負荷に流れる電流を前記電解効果トランジスタＱで制御する駆動回路も提案されている（例えば、特許文献２参照。）。
【０００７】
更に、図４に示すように、インダクタンス性の負荷（例えばモータ）１１と、負荷１１への通電状態を制御するＮチャンネルＭＯＳＦＥＴ（トランジスタ）１３と、ＭＯＳＦＥＴ１３を駆動する駆動回路１５とを備えている保護回路１０であって、負荷１１とＭＯＳＦＥＴ１３とは、ＭＯＳＦＥＴ１３の方が電源電流の通流方向上流側となるように、通電路１７に直列に介装され、通電路１７は電源ライン１９とグランドとの間に介装され、駆動回路１５とＭＯＳＦＥＴ１３のゲートとの間には、抵抗２１が介装され、通電路１７には、ＭＯＳＦＥＴ１３と並列になるようにダイオード２３が接続され、ダイオード２３は、その順方向が電源ライン１９から通電路１７に供給される電源電流の通流方向と逆向きになるように接続されている保護回路が提案されている（例えば、特許文献３参照。）。
【０００８】
この保護回路１０は、ダイオード３１とツェナーダイオード３３とを備えている。ダイオード３１とツェナーダイオード３３とは、負荷１１と並列になるように通電路１７に接続された導電路３５に直列に介装されている。ダイオード３１は、その順方向が前記電源電流の通流方向と逆方向になるように接続されており、ツェナーダイオード３３はその順方向が前記電源電流の通流方向が一致するように接続されている。ツェナーダイオード３３の逆降伏電圧は、電源ライン１９によって印加される電圧よりも所定レベルだけ高い値に設定される。このような保護回路１０の構成により、回路構造（通電路１７）が電源ライン１９に適切な向きで接続されている場合においては、負荷１１の電源オフ時にツェナーダイオード３３の逆降伏電圧を上回るサージ電圧が負荷１１によって発生された場合には、ツェナーダイオード３３およびダイオード３１を介して負荷１１の両端子間が導通状態となり、ＭＯＳＦＥＴ１３にサージ電流が流れるのを防止することができる。
【０００９】
また、回路構造が電源ライン１９に正負逆向きに誤って接続された場合には、ツェナーダイオード３３によって、電源ライン１９からの逆向きの電源電流がダイオード３１を介してＭＯＳＦＥＴ１３に流れるのを阻止することができ、ＭＯＳＦＥＴ１３に過電流が流れるのを防止することができる。本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図りつつ、回路構造が電源に正負逆向きに誤って接続された場合に、トランジスタに過電流が流れるのを防止することができる保護回路を提供する。
【００１０】
更にまた、図５に示すように、電源から与えられる電源電流が通流される通電路に介装されたインダクタンス性の負荷１１と、前記通電路に介装され、前記電源電流の前記負荷への通電状態を制御するトランジスタ１３とを備える回路構造に対して設けられる保護回路１０であって、前記通電路における前記トランジスタの前記電源電流の通流方向上流側の部分とグランドとを接続する導電路に、グランド側から前記通電路側に向けて順方向になるように介装されたツェナーダイオード３１と、前記導電路における前記ツェナーダイオード３１とグランドとの間の部分に接続され、前記ツェナーダイオードがオンするのに伴ってオンし、前記トランジスタに対して所定電圧を出力して前記トランジスタをオンさせる駆動回路１５とを備える保護回路１０も提案されている（例えば、特許文献４参照。）。
【００１１】
この保護回路１０では、負荷１１の電源オフによってサージ電圧が発生した場合には、ツェナーダイオード３１がｏｎし、これに伴ってチャージポンプ回路１５がｏｎし、そのチャージポンプ回路１５からの所定電圧の出力電圧によってＭＯＳＦＥＴ１３がｏｎされる。これにより、サージ電圧発生時にＭＯＳＦＥＴ１３にかかる電圧を抑制することができ、ＭＯＳＦＥＴ１３の大型化を抑制することができる。
【００１２】
これら特許文献に示されるように、ツェナーダイオードを利用する保護回路においては、（１）入力電圧Ｖｉｎが大きく変化しないものを使用する、又は、（２）入力電圧Ｖｉｎが大きく変化してもツェナーダイオードに加わる電圧変化を小さくする保護回路を挿入する必要がある。
【００１３】
また、コイルＯＦＦ時に発生するサージ電圧を吸収する逆起電力吸収素子としてバリスタやＣＲは、コイルサージ吸収ユニット（例えば、富士電機テクニカ株式会社製ＳＺ−Ｚシリーズ(商品名)）は、電磁接触器、補助継電器のコイル端子に接続端子を共締めするだけで簡単に取り付けられる利点を有するが、ピーク電圧値にバラツキが多く、サージ電圧を低く抑制することが困難であり、さらに、インダクタ負荷をドライブする素子の最大電圧、許容損失等の選定に注意を払わなければならない。その他、バリスタ、ＣＲ、フライホイールダイオードまたはパワー・ツェナーダイオードによるサージ吸収素子はサージ電流・電圧とその消費電力を満足する定規格が必要で、外形寸法が大きく、値段も高価であった（例えば、非特許文献１参照。）。
【００１４】
【特許文献１】特開平６−８９９７２号公報
【特許文献２】特開２００３−２９９３４５号公報
【特許文献３】特開２００３−４７２８７号公報
【特許文献４】特開２００４−２０８４６９号公報
【非特許文献１】富士電機テクニカ（株）、“電磁開閉器用コイルサージ吸収ユニットＳＺ−Ｚ形”、｛online｝、｛平成１９年１０月２６日検索｝、インターネット＜URL:http://www.fe-technica.co.jp/html/shohin/41/SZ-Z.html>
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、低いサージ電流・電圧で使用できるインダクタ負荷ドライブ回路の逆起電力吸収回路を提供するものである。
【課題を解決するための手段】
【００１６】
請求項１の発明は、インダクタ負荷（ＲＬ）を駆動する電界効果トランジスタ（ＦＥＴ）のインダクタ負荷ドライブ回路の逆起電力吸収回路（１００）において、前記インダクタ負荷（ＲＬ）は導線（１０１）に接続され、他端は導線（１０２）により前記電界効果トランジスタ（ＦＥＴ）のドレイン（Ｄ）に接続され、前記電界効果トランジスタ（ＦＥＴ）に対して双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）を導線（１０４）により並列に設け、前記電界効果トランジスタ（ＦＥＴ）のソース（Ｓ）より導線（１０３）をアース（ＧＮＤ）し、前記第一抵抗（ＲＧＳ）の他端側は導線（１０５）により前記導線（１０３）に接続し、前記双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）間の導線（１０４）に前記電界効果トランジスタ（ＦＥＴ）のゲート（
Ｇ）に接続する導線（１０６）を分岐させ、この導線（１０６）の他端に第二抵抗（Ｒ２）を設けたことを特徴とする、インダクタ負荷ドライブ回路の逆起電力吸収回路（１００）を提供するものである。
【発明の効果】
【００１７】
インダクタ（Ｌ）ｏｎ時には、電流（ＩＬ）が実線で示される矢印ａの方向に流れている。
【００１８】
インダクタ（Ｌ）ｏｆｆ時にＩＬをピークとする電流（ＩＬＰ）が流れようとする（矢印ｂ参照）が、ＦＥＴはｏｆｆ状態なので電圧ＶＤＳが上昇する。
【００１９】
電圧ＶＤＳがＶｚ＋ＶＦを越えたあたりから電流ＩＢ（矢印ｃ参照）が流れ始めるがゲート・ソース間電圧ＶＧＳが能動状態の閾値に達しないためＦＥＴはｏｆｆの状態のまま保たてられる。
【００２０】
ゲート・ソース間電圧ＶＤＳがＶｚ＋ＶＦ＋ＶＧＳ（電圧ＶＧＳがＦＥＴ能動状態の閾値）まで上昇すると、ＦＥＴがｏｎし、電流ＩＬＰが流れる。
【００２１】
ＦＥＴのＤ−Ｇ間に接続されている双方向ツェナーダイオードは、ＦＥＴに対してＮＦＢ（ネガティブ・フィードバック）が掛けられた状態と考えられ、インダクタ（Ｌ）がエネルギーを放出している間のドレイン・ソース間電圧ＶＤＳは（Ｖｚ＋ＶＦ＋ＶＧＳ）でほぼ一定値（例えば３０ボルト）となる。
【００２２】
すなわち、双方向ツェナーダイオードに流れる電流ＩＢは小電流のため小信号用のものが使用でき、インダクタ負荷ドライブ回路の逆起電力吸収回路のコストが低減でき、また、寸法も小さい。サージ電圧はＶＺでほぼ決定され、バラツキが小さい故に選定が容易である。
【発明を実施するための最良の形態】
【００２３】
以下、図１を用いて本発明をさらに詳細に説明する。図１はドライブ駆動するインダクタ負荷ＲＬに発生するサージを吸収するインダクタ負荷ドライブ回路の逆起電力吸収回路の図である。
【００２４】
図１にインダクタ負荷ドライブ回路の逆起電力吸収回路１００において、このサージ吸収回路は、主としてインダクタＬ、第１スイッチの役目をなすＭＯＳＦＥＴ、サージキラーとしての双方向ツェナーダイオード（ＺＤ）、インダクタ負荷（ＲＬ）の抵抗の他に、ゲート・ソース間第一抵抗器（ＲＧＳ）および第二抵抗器（Ｒ２）を備える。
【００２５】
このインダクタ負荷（ＲＬ）を駆動する電界効果トランジスタ（ＦＥＴ）のインダクタ負荷ドライブ回路の逆起電力吸収回路（１００）において、前記インダクタ負荷（ＲＬ）は導線（１０１）に接続され、他端は導線（１０２）により前記電界効果トランジスタ（ＭＯＳＦＥＴ）のドレイン（Ｄ）に接続され、前記電界効果トランジスタ（ＭＯＳＦＥＴ）に対して双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）を導線（１０４）により並列に設け、前記電界効果トランジスタ（ＭＯＳＦＥＴ）のソース（Ｓ）より導線（１０３）をアース（ＧＮＤ）し、前記第一抵抗（ＲＧＳ）の他端側は導線（１０５）により前記導線（１０３）に接続し、前記双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）間の導線（１０４）に前記電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート（Ｇ）に接続する導線（１０６）を分岐させ、この導線（１０６）の他端に第二抵抗（Ｒ２）が設けられている。第二抵抗（Ｒ２）の導線先には図示されていないが駆動回路が結線される。
【００２６】
電界効果トランジスタ（ＦＥＴ）としては、パワーＭＯＳＦＥＴを用いる。
【００２７】
双方向ツェナーダイオードは、第二スイッチ的役目をなすもので、逆起電圧吸収時においては僅かな電流しか流れないため、小信号のもので、そのツェナー電圧は、パワーＭＯＳＦＥＴの許容電圧ＶＤＳより安全なレベルで低く且つ、インダクタ（コイル）駆動電圧よりも高いものを使用する。双方向ツェナーダイオードは双方のツェナーダイオードが同能力であっても、パワーＭＯＳＦＥＴのドレイン側に接続されているツェナーダイオードが小信号のものであってもよい。この小信号ツェナーダイオードが必要な理由は、パワーＭＯＳＦＥＴのＤ−Ｓ間をｏｎさせるための信号が第二抵抗Ｒ２を介してＧ−Ｓ間に電圧ＶＧＳが印加され、パワーＭＯＳＦＥＴのＤ−Ｓ間がｏｎしたときにツェナーダイオードの順方向特性により第一抵抗ＲＧＳに流れている電流がドレインへ流出してしまい、ＶＧＳ低下によりＶＤＳが上昇してしまうのを防ぐためである。
【００２８】
前記のようなインダクタ負荷ドライブ回路の逆起電力吸収回路１００とすることにより、１）インダクタ（Ｌ）ｏｎ時には、電流（ＩＬ）が実線で示される矢印ａの方向に流れている。２）インダクタ（Ｌ）ｏｆｆ時にＩＬをピークとする電流（ＩＬＰ）が流れようとする（矢印ｂ参照）が、ＦＥＴはｏｆｆ状態なので電圧ＶＤＳが上昇する。３）電圧ＶＤＳがＶｚ＋ＶＦを越えたあたりから電流ＩＢ（矢印ｃ参照）が流れ始めるがゲート・ソース間電圧ＶＧＳが能動状態の閾値に達しないためＦＥＴはｏｆｆの状態のまま保たてられる。４）ゲート・ソース間電圧ＶＤＳがＶｚ＋ＶＦ＋ＶＧＳ（電圧ＶＧＳがＦＥＴ能動状態のしきい値）まで上昇すると、ＦＥＴがｏｎし、電流ＩＬＰが流れる。５）ＦＥＴのＤ−Ｇ間に接続されている双方向ツェナーダイオードは、ＦＥＴに対してＮＦＢが掛けられた状態と考えられ、インダクタ（Ｌ）がエネルギーを放出している間のゲート・ソース間電圧ＶＤＳは（Ｖｚ＋ＶＦ＋ＶＧＳ）でほぼ一定値となる。
【産業上の利用可能性】
【００２９】
本発明のインダクタ負荷ドライブ回路の逆起電力吸収回路１００は、実装面積が小さく、通常負荷に並列に実装する逆起電力吸収素子が不要となる利点を有する。
【図面の簡単な説明】
【００３０】
【図１】インダクタ負荷ドライブ回路の逆起電力吸収回路の図である。
【図２】サージ吸収回路の図である。（公知）
【図３】駆動回路の図である。（公知）
【図４】別態様のサージ吸収回路の図である。（公知）
【図５】別態様のサージ吸収回路の図である。（公知）
【符号の説明】
【００３１】
１００ インダクタ負荷ドライブ回路の逆起電力吸収回路 ＦＥＴ 電界効果トランジスタ Ｌ インダクタ（コイル） ＺＤ 双方向ツェナーダイオード ＧＮＤ アース
【特許請求の範囲】
【請求項１】
インダクタ負荷（ＲＬ）を駆動する電界効果トランジスタ（ＦＥＴ）のインダクタ負荷ドライブ回路の逆起電力吸収回路（１００）において、前記インダクタ負荷（ＲＬ）は導線（１０１）に接続され、他端は導線（１０２）により前記電界効果トランジスタ（ＦＥＴ）のドレイン（Ｄ）に接続され、前記電界効果トランジスタ（ＦＥＴ）に対して双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）を導線（１０４）により並列に設け、前記電界効果トランジスタ（ＦＥＴ）のソース（Ｓ）より導線（１０３）をアース（ＧＮＤ）し、前記第一抵抗（ＲＧＳ）の他端側は導線（１０５）により前記導線（１０３）に接続し、前記双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）間の導線（１０４）に前記電界効果トランジスタ（ＦＥＴ）のゲート（Ｇ）に接続する導線（１０６）を分岐させ、この導線（１０６）の他端に第二抵抗（Ｒ２）を設けたことを特徴とする、インダクタ負荷ドライブ回路の逆起電力吸収回路（１００）。
【請求項１】
インダクタ負荷（ＲＬ）を駆動する電界効果トランジスタ（ＦＥＴ）のインダクタ負荷ドライブ回路の逆起電力吸収回路（１００）において、前記インダクタ負荷（ＲＬ）は導線（１０１）に接続され、他端は導線（１０２）により前記電界効果トランジスタ（ＦＥＴ）のドレイン（Ｄ）に接続され、前記電界効果トランジスタ（ＦＥＴ）に対して双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）を導線（１０４）により並列に設け、前記電界効果トランジスタ（ＦＥＴ）のソース（Ｓ）より導線（１０３）をアース（ＧＮＤ）し、前記第一抵抗（ＲＧＳ）の他端側は導線（１０５）により前記導線（１０３）に接続し、前記双方向ツェナーダイオード（ＺＤ）と第一抵抗（ＲＧＳ）間の導線（１０４）に前記電界効果トランジスタ（ＦＥＴ）のゲート（Ｇ）に接続する導線（１０６）を分岐させ、この導線（１０６）の他端に第二抵抗（Ｒ２）を設けたことを特徴とする、インダクタ負荷ドライブ回路の逆起電力吸収回路（１００）。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−１１８６２０（Ｐ２００９−１１８６２０Ａ）
【公開日】平成２１年５月２８日（２００９．５．２８）
【国際特許分類】
【出願番号】特願２００７−２８８０３７（Ｐ２００７−２８８０３７）
【出願日】平成１９年１１月６日（２００７．１１．６）
【出願人】（３９１０１１１０２）株式会社岡本工作機械製作所 (161)
【Ｆターム（参考）】
【公開日】平成２１年５月２８日（２００９．５．２８）
【国際特許分類】
【出願日】平成１９年１１月６日（２００７．１１．６）
【出願人】（３９１０１１１０２）株式会社岡本工作機械製作所 (161)
【Ｆターム（参考）】
[ Back to top ]