スイッチングシステム及びスイッチング方法
本発明は無線周波数システム及び方法に関する。無線周波数（ＲＦ）システムは、バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチを具備する。少なくとも１つのフィルタが、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成される。トランジスタスイッチ素子の線形性を改善するために、フィルタと協働するように構成された結合キャパシタも提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体及びＲＦシステムの分野に関する。特に、本発明は、ＲＦスイッチ及び集積回路内の無線周波数（ＲＦ）信号のスイッチングに関する。
【背景技術】
【０００２】
ＲＦスイッチは、無線システムにおける主要なビルディングブロックであり、携帯電話及び無線ＬＡＮなどの用途で多く使用されている。集積回路の中で無線周波数信号をスイッチングする行為は、ＲＦスイッチ回路によって実行される。集積されたＲＦスイッチ回路の設計のために、多くの技術が存在する。
【０００３】
一般に、ＲＦスイッチシステムは、単独のＲＦスイッチング回路からなるわけではなく、デジタル論理回路を使用して制御する必要があるのが典型的である。また、スイッチの性能を最適化するために、マイナス及びプラスの電圧レベルが両方必要とされる。したがって、スイッチシステムの一部分としてマイナス電圧発生器も必要とされることがある。スイッチは、複数のスイッチング素子を有することができるが、特定の用途の様々な箇所間のＲＦ電力の流れを制御する任意数のスイッチング素子からなり得る。ＲＦ設計技術のスイッチング素子として、ＭＯＳＦＥＴのスイッチが使用されることが多い。
【０００４】
ＲＦスイッチの設計では、低い挿入損失、高い線形性、高度な絶縁性及び電力処理性などの性能メトリックが重要である。しかし、ＲＦスイッチの性能は、基板と回路の相互作用によって制限され、この相互作用が、回路自体の非線形性ばかりでなく主要な性能メトリックもすべて劣化させる。ＳＯＩ基板に切り換えると、基板の損失が改善すると証明されているが、線形性を改善するのにシリコン基板のさらなる処理が必要とされる。これは、プロセスにおいて酸化物の下のシリコン面の電荷蓄積を防ぐ注入ステップを用いて達成されている。しかし、これらのステップは、無線技術の厳格な要求を満たすのにはまだ十分ではなく、より広範な無線市場部門に役立つために、さらなる技法が必要とされる。
【０００５】
Ｂｏｔｕｌａ Ａらによる「Ａ Ｔｈｉｎ Ｆｉｌｍ ＳＯＩ １９０ｎｍ ＣＭＯＳ ＲＦ Ｓｗｉｔｃｈ Ｔｅｃｈｎｏｌｏｇｙ」という名称の出版物、ＩＥＥＥ、米国ニュージャージー州ピスカタウェイ、２００９年１月１９日、ＸＰ０３１４１５５６９は、ＲＦスイッチ用途向けに開発された薄膜ＳＯＩ技術を開示しており、ＲＦ信号から回路を保護するためのバッファを提供する。他の出版物には、Ｓｋｙｗｏｒｋｓ Ｓｏｌｕｔｉｏｎｓ社に譲渡された国際公開第２００８／０５７５２４号パンフレット、Ｂｕｒｇｅｎｅｒらの米国特許出願公開第２００３／０９０３１３号、及びＯｋｉｈａｒａ Ｍａｓａｏの米国特許出願公開第２００５／１７６１８４号などがある。しかし、これらの出版物で開示されたＲＦ設計には、ＲＦ信号を直流及び低周波数のアナログブロックに注入することによる、又はＩＣチップ上のワイヤの直接結合による、ＲＦ信号及び／又は直流信号（若しくは制御信号）の意図しない相互作用の問題の存在に取り組んでいるものはない。直流のバイアス信号にＲＦ信号の一部分が意図せず重畳すると、回路は、線形性が劣化して、低い高調波歪みを要求する無線用途に適さなくなる。
【０００６】
基板の相互作用問題の解決策の１つには、サファイアなどの代替基板材料を使用することが含まれる。しかし、これによって製造原価がかなり増加し、ＲＦ信号と直流信号の相互作用を完全には解決できない。別の解決策には、ＧａＡｓなどのＩＩＩ〜Ｖ族の技術の使用が含まれるが、これも原価が増加し、集積化のレベルが低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、前述の問題を解消するＲＦスイッチのシステム、方法及びアーキテクチャを提供する必要がある。
【課題を解決するための手段】
【０００８】
本発明によれば、添付の特許請求の範囲で詳述されるように、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチを具備するＲＦシステム及び方法であって、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタによって特徴づけられるＲＦシステム及び方法が提供される。
【０００９】
本発明の利点は、近隣のバイアスライン又は基板への結合のあらゆる可能性が、このフィルタによって解消することであり、ＲＦスイッチの優れた線形性をもたらすことになり、従来技術のＲＦスイッチに関連したあらゆるＲＦ振幅を低減する。このシステムにより、バイアスラインどうしを遠ざけるか又は互いからシールドするといった予防措置を講じなくても、引き続きバイアスライン間の絶縁を実現することができるので、ＩＣチップ上のバイアスラインのルーティングに融通性がもたらされ、また、より大きなスイッチのダイ領域を節約することができる。
【００１０】
一実施形態では、トランジスタスイッチ素子の線形性を改善するために、前記少なくとも１つのフィルタと協働するように構成された結合キャパシタが提供される。
【００１１】
一実施形態では、少なくとも１つのフィルタは、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスラインに結合される。
【００１２】
一実施形態では、バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層が提供される。
【００１３】
一実施形態では、少なくとも１つのフィルタは、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスライン及び本体バイアスラインに結合される。
【００１４】
一実施形態では、ゲートバイアス信号及び本体バイアス信号の両方がフィルタに接続され、フィルタは、バイアス抵抗器に接続され、また、キャパシタを介してスイッチトランジスタのソース又はドレインに接続される。これは、バイアス抵抗器の外部の制御ラインからのｒｆ信号をフィルタリングする効果があり、ｒｆ信号の、基板及び近隣の信号への結合を防ぐ一方で、スイッチトランジスタのゲート及び本体に対する局所的結合を可能にして、スイッチトランジスタの線形性を改善する。
【００１５】
一実施形態では、フィルタが、マイナス電圧発生器及びデジタル制御ブロックに近接して配置され、ＲＦ信号がトランジスタのバイアス信号からこれらの回路に注入されて非線形性をもたらすのを防ぐ。
【００１６】
一実施形態では、スイッチアームでフィルタリングが直接生じるように、フィルタが、スイッチとともにＲＦシステムにわたって諸直流電源に分配され、このことにより、ＲＦシステムにわたってＲＦ電力が重畳したバス制御信号が基板にＲＦ電力を注入するのを防ぐとともに制御ライン間の結合も防ぐことの必要性が解消され、線形性が向上することになる。
【００１７】
別の実施形態では、少なくとも１つのトランジスタにおいて部分的フィルタリングが局所的に生じ、デジタルブロック及びマイナス電圧発生器の回路ブロックでさらなるフィルタリングが生じる。
【００１８】
別の実施形態では、スイッチアームの最初と最後のトランジスタの幅が、結合キャパシタのない同一のスイッチ領域に結合キャパシタを入れるために縮小される。
【００１９】
さらなる実施形態では、本発明は、基板の電荷蓄積の問題を緩和する半導体基板のトレンチ注入物層を利用する。一実施形態では、このトレンチ層は、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉するための手段を備える。このトレンチ層は、一般に製造プロセス中に注入される。この注入されたトレンチ層が、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉して、弱い逆転層を生成する電荷蓄積を止める。これによって、ＲＦスイッチの挿入損失性能が改善され、高調波積の生成も低減される。
【００２０】
一実施形態では、トレンチ注入物層が、トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む。
【００２１】
一実施形態では、少なくとも１つのトランジスタは、ＲＦシステムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備える。ＲＦスイッチにトレンチ注入物を使用すると、スイッチ性能が、挿入損失及び線形性に関して改善される。ＲＦスイッチ部分は、ドレイン−ソース抵抗を利用するトランジスタからなる。ドレイン−ソース抵抗は、回路の線形性を向上することによってＲＦスイッチの性能を改善する。
【００２２】
一実施形態では、複数のトランジスタが、スタッキングの構成に配置される。
【００２３】
一実施形態では、少なくとも１つのトランジスタ素子が、ビア（ｖｉａｓ）を使用して、ソース領域とドレイン領域の間に金属接触層を備える。
【００２４】
一実施形態では、この金属が、第１のトランジスタのドレインを、直列に配置された次のトランジスタのソースに接続するために相互に接続する。
【００２５】
一実施形態では、金属接触層の下にトレンチ層が配置される、及び／又は金属がＲＦシステムのトラックを相互に接続する。
【００２６】
一実施形態では、前記システムは、デジタル制御ブロック及びマイナス電圧発生器を備える。
【００２７】
一実施形態では、フィルタは、ＲＦシステムに存在する大電力の高周波信号からデジタル制御ブロック及びマイナス電圧発生器を保護する手段を備える。
【００２８】
一実施形態では、マイナス電圧発生器は、発振器回路、クロックジェネレータ回路及び電荷ポンプを備える。
【００２９】
一実施形態では、デジタル論理ブロックは、ＲＦシステムのトランジスタ素子のオンオフ状態を制御する手段を備える。
【００３０】
本発明のさらなる実施形態では、
シリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるＲＦスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器とを具備する無線周波数（ＲＦ）システムであって、
ＳＯＩの層が、望ましくない基板電荷蓄積を防ぐためのトレンチ注入物層を備えるＲＦシステムが提供される。
【００３１】
本発明のさらなる実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された複数のトランジスタスイッチング素子を配置するステップと、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを配置するステップとを含む、ＲＦシステムを製造する方法が提供される。
【００３２】
さらなる実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるスイッチを具備するシステムであって、
トレンチ注入物層に、バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段が備わっているシステムが提供される。
【００３３】
別の実施形態では、
シリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器とを具備するシステムであって、
少なくとも１つのトランジスタが、システムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備えるシステムが提供される。
【００３４】
別の実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器であって、
バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層と、
基板、デジタル制御ブロック及び／又はマイナス電圧発生器からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタとによって特徴づけられたマイナス電圧発生器とを具備する無線周波数（ＲＦ）システムが提供される。
【００３５】
別の実施形態では、少なくとも１つ又は複数のＲＦ信号をスイッチングするために半導体基板上に実装された複数のトランジスタスイッチング素子を備えるＲＦスイッチであって、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタによって特徴づけられるＲＦスイッチが提供される。半導体基板は、任意のタイプの材料であり得るが、好ましくはＳＯＩ材料を備える。
【００３６】
本発明は、添付図面を参照しながら単なる実例として示される実施形態の以下の説明から、より明確に理解されるであろう。
【図面の簡単な説明】
【００３７】
【図１】一般的なＳＯＩプロセスの断面図である。
【図２】ＲＦスイッチシステムの主要な要素を示すブロック図である。
【図３】２つの直列アーム及び２つの分流アームを含むＲＦスイッチの実装形態を示す図である。
【図４】標準的なＳＯＩプロセスで実装された単一のＮＭＯＳトランジスタの断面図である。
【図５】本発明の好ましい一実施形態による、フィルタと、ｒｆバイアス抵抗器とスイッチすなわち分流トランジスタとの組合せを示す図である。
【図６】本発明の別の実施形態による、スイッチすなわち分流トランジスタのゲート及び本体の両方にあるフィルタ及びバイアス抵抗器を示す図である。
【図７】ゲートからドレイン、ゲートからソース、本体からドレイン、及び本体からソースの諸端子に、バイアス抵抗器及び結合キャパシタを有するフィルタを示す図である。
【図８】デジタル論理ブロック及びプラスとマイナスの電源にＲＦ信号が到達するのを阻止するフィルタを示す図である。
【図９】本発明の別の態様による集中化されたフィルタバンクの実施形態を示す図である。
【図１０】本発明の一実施形態による、１つのスイッチごとの局所的フィルタの概念を示す図である。
【図１１】基板においてバルク基板と埋設酸化物の間の境界面に生じる電荷蓄積を示す断面図である。
【図１２】本発明の一態様による、ＲＦシステムの基板の電荷蓄積を解消するために使用されるトレンチ注入物を示す断面図である。
【図１３】複数のトランジスタが、互いに直列及び並列に接続されたスイッチアームの回路レベル実装形態を示す図である。
【図１４】トレンチ層の注入物の位置が示されていることを除けば、図１３のスイッチアームと同一のトランジスタレベルの実装形態を示す図である。
【図１５】一般的なスイッチアームのレイアウトを示す図である。
【図１６】図１５のスイッチ実装形態を示す断面図である。
【図１７】マイナス電圧発生器ブロックの基本要素を示すブロック図である。
【図１８】デジタル制御ブロックの基本要素を示すブロック図である。
【発明を実施するための形態】
【００３８】
図１は、一般的なＳＯＩプロセスの基本要素の断面を示す。ＳＯＩプロセスでは、絶縁層の上に設けた薄いシリコン活性化領域を備える。絶縁層は、シリコン基板の頂部に位置する。絶縁層用の一般的な材料は、二酸化シリコンである。一般に、ＳＯＩ技術では、バルク基板１、埋設酸化物層２及び別の薄い活性化シリコン層３からなる。バルク基板１は、一般に抵抗率の高い基板である。バルク基板１は、Ｐ型又はＮ型であり得る。バルク基板の一般的な厚さは２５０μｍである。埋設酸化物層２は、インシュレータ層（絶縁層）であり、一般に二酸化シリコンである。埋設酸化物層２の一般的な厚さは１μｍである。埋設酸化物の上のシリコン層３は、０．２μｍ程度の薄い層である。図２は、ＲＦスイッチシステムの基本要素のブロック図を示す。スイッチシステムは、ＲＦスイッチ部分１０、デジタル論理部分１１及びマイナス電圧発生器部分１２からなる。示されたＲＦスイッチ１０は、単極双投（ＳＰ２Ｔ）スイッチである。このスイッチは、４つのスイッチング素子を有する。各スイッチング素子は、オン又はオフにすることができる。理想的には、スイッチ１０は、オンのとき短絡回路として作用し、オフのとき開いた回路として作用する。各スイッチング素子のオン／オフ状態は、デジタル論理制御ブロックからの直流電圧によって制御される。各スイッチング素子にどの制御電圧を与えるかということを制御するために、論理入力が用いられる。ＲＦスイッチ設計における必要な性能レベルを満たすために、スイッチング素子のオフ状態を制御するのにマイナス電圧が必要である。このマイナス電圧は、マイナス電圧発生器１２によって供給される。マイナス電圧発生器１２は、一定のマイナスの直流電圧をデジタル制御ブロックに供給する。次いで、このマイナスの直流電圧が、プラスの供給電圧とともに、デジタル制御ブロック１１によってスイッチング素子を制御するのに用いられる。
【００３９】
ＲＦスイッチ部分の代表例が、図３に示されている。この図は単極双投スイッチを示す。単極双投スイッチは、２つの直列アーム２０、２１及び２つの分流アーム２２、２３を含む。直列アーム２０、２１は、ＲＦシステムの別々のポイント間のＲＦ信号の流れを制御するのに用いられる。分流デバイス２２、２３は、絶縁性を向上することによって回路のＲＦ性能を改善するのに用いられる。単極双投スイッチは、直列アーム２０がオンのとき、直列アーム２１がオフになり、分流アーム２２がオフになって、分流アーム２３がオンになるように機能する。各アームのオン／オフ状態は、デジタル制御ブロックからのプラス電圧及びマイナス電圧によって制御される。プラス及びマイナスの制御電圧は、大きな抵抗器（Ｒｇ）を介して各アームのトランジスタのゲートに与えられる。本発明の重要な態様の１つに、スイッチ回路の各トランジスタに対して使用されるドレイン−ソース間のＲｄｓ抵抗２４を設けることがある。これらのＲｄｓ抵抗２４は、スイッチ回路の線形性能を改善するのに使用される。
【００４０】
図３に示されるように、スイッチ回路の各スイッチング素子は、直列に接続されている５つのトランジスタからなる。トランジスタのこの直列接続は、「スタッキング（ｓｔａｃｋｉｎｇ）」として知られている。高電圧下で動作することができるスイッチを設計するために、複数のトランジスタが、この仕方でスタッキングされる。スタッキングされたトランジスタを使用することの背景にあるこの考えは、スイッチの単一のトランジスタを、一連の２つ以上のトランジスタで置換することである。結果として、ｍ個のトランジスタがスタックで使用されると、各トランジスタのソースとドレインの間に見られる電圧は、均一に分配され、係数ｍだけ低下することになる。
【００４１】
しかし、このシステムは、本発明の範囲を逸脱することなく、任意数のトランジスタを含むことができる。アームは、特定のアームのトランジスタのゲート抵抗Ｒｇに、プラス電圧を印加することによってオンにされる。直列アーム２０の場合、プラス電圧を印加すると、ノード１とノード２の間に低抵抗の経路が生じる。この経路の抵抗が小さければ小さいほど、信号がノード１からノード２まで伝わるときのＲＦ電力損失がより少ない。ノード１とノード２の間で失われる信号電力なる量は、スイッチの挿入損失として知られている。
【００４２】
図４に示されるように、トランジスタは、プロセスの薄い活性層で作製される。トランジスタは、ドレイン領域、ソース領域、ゲート領域、ゲート誘電体及びチャンネル領域からなる。ソース領域及びドレイン領域は、適切な高濃度ドーパントを使用して、この薄いシリコン層に生成される。チャンネル領域は、ソースとドレインの間の活性化シリコンの領域である。チャンネル領域の上に、ゲート誘電体が形成される。未使用の活性化シリコン領域に、絶縁注入物を注入することもできる。ソース領域及びドレイン領域への接触は、プロセスの金属層に接続するビア（ｖｉａｓ）を使用することによって可能になる。
【００４３】
図５は、本発明の好ましい一実施形態による、フィルタ６０の設置を示し、このフィルタ６０は、図３に示されたアームのうち１つの複数のトランジスタ６２のゲートにおける複数のバイアス抵抗器６１の前に置かれている。バイアス抵抗器６１は、一般に約５０〜１００ｋオームの大きな値であるが、どれくらい大きくできるかということは、スイッチのスイッチング時間の要件によって制限される。この制限の結果として、いくらかのＲＦ電力が、抵抗を介してゲートバイアスラインへ漏れることになる。このＲＦ電力は、ゲートバイアスラインから基板又はチップ上の別のバイアスラインに結合して、スイッチ挙動の非線形性をもたらす可能性がある。フィルタ６０は、このＲＦ電力／電圧を減衰させて、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁する。図６は、ゲートばかりでなく本体接触にもフィルタが設置されていることを除けば、図５に類似のものである。追加の本体接触によってトランジスタの線形性が改善されるが、フィルタが存在しないと、この利益が失われる可能性がある。
【００４４】
図７は、スイッチアームの各終端における、トランジスタ６２への結合キャパシタ６４の付加を示す。図７は、ゲートからドレイン、ゲートからソース、本体からドレイン、及び本体からソースの諸端子に、バイアス抵抗器及び結合キャパシタを有するフィルタを示す。キャパシタ６４は、トランジスタのゲート及び本体に、より多くのＲＦ電圧を供給することになる。これは、入来ＲＦ電力を伴うバイアスの変化が、トランジスタ上の電圧差を低減し、且つトランジスタの応答がより線形になるのを助長するので、トランジスタにとって有利である。しかし、フィルタ６０がないと、より多くのＲＦ電力も、バイアスラインに結合され、直流及びアナログの回路のどこか他のところに非線形性が付加され、又はバイアスラインを介した基板への結合によって結合されることになる。
【００４５】
図８は、図７に類似であるが、フィルタが、デジタル及び低周波数のアナログの回路６５及び６６をＲＦ電力から絶縁する様子を示しており、これによって線形性が向上することになる。図８は、ＲＦ信号がデジタル論理ブロック６５並びにプラス及びマイナスの電源６６に到達するのを阻止するフィルタ６０を示す。
【００４６】
図９は、デジタル及び低周波数のアナログの回路６５に近接して共に配置された複数のフィルタ６０の、１つの可能な実装形態を示す。図９は、一実施形態に従って、バイアスライン７０が、チップのまわりを通って結合をもたらすことができる様子を示す。バイアスライン７０は、約１ミリメートルの長さにわたってチップのまわりを通ることができるように、比較的長く設計される。ＲＦフィルタ７０がないと、バイアスライン上にかなりのｒｆ電圧が存在して他のバイアスライン又は基板へ結合することになり、スイッチ特性の非線形性をもたらすことになる。フィルタ６０の設計により、バイアスライン７０上の電圧振幅がかなり低減する。
【００４７】
図１０は、フィルタ６０ａ、６０ｂ、６０ｃ及び６０ｄ（及び関連する回路）が、各スイッチに対して局所的に設置される別の実装形態を示す。図１０は、一実施形態に従って、局所的フィルタ構成によって長いバイアスラインが解消される様子を示す。図１０は、局所的フィルタが、バイアスライン上のあらゆるｒｆ電圧を低減するのに使用される様子を示すが、より重要なのは、バイアスライン自体の長さが劇的に縮小され、したがって近隣のバイアスライン又は基板へのあらゆる結合の可能性が解消することであり、これが、スイッチの優れた線形性をもたらすことになる。この局所的フィルタの構成により、ＩＣチップ上の長いバイアスラインがなくなり、バイアスラインの相互のｒｆ結合又はバイアスラインから基板へのｒｆ結合のあらゆる可能性が解消する。
【００４８】
図１１は、参照符号３０によって全体的に示された、ＳＯＩプロセスで電荷蓄積電荷蓄積が生じ得る領域を示す。バルク基板の自由キャリアによって、バルク基板１と埋設酸化物層２の間の境界面に弱い逆転層３０が形成される。この弱い逆転層３０は、スイッチ回路のＲＦ性能に悪影響を及ぼす。弱い逆転層３０は、ＲＦサイクルにわたって変化する寄生容量をもたらし、これによって、望ましくない高調波積が生じてスイッチ回路の挿入損失が増加する。これは、ＲＦスイッチの設計に関するプロセスとしてのＳＯＩの有用性に、深刻な影響を及ぼす。しかし、本発明の重要な態様により、トレンチ注入物層３１を使用して、この逆転層の影響を低減することができる。これは図１２に示されている。トレンチ層３１は、一般に製造プロセス中に注入され、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉するための手段を有して、弱い逆転層３０を生成する電荷蓄積を止める。これによって、ＲＦスイッチの挿入損失性能が改善され、高調波積の生成も低減される。トレンチ注入物層のプロセスは、基板回路の相互作用に起因する高調波歪みを低減するために開発された。トランジスタが形成された後にトレンチが構築される。これは、能動デバイスが存在しない基板までエッチングし、その基板に注入して、基板境界面の動きやすい電子の形成を抑止することになる傷を与えることにより達成される。
【００４９】
図３に示されるように、一般的なＲＦスイッチの用途は、直列に接続された複数のトランジスタを利用する。これは、スイッチ回路が高電圧の条件下で動作することができるように行なわれる。一般的なスイッチ設計は、並列に接続された複数のトランジスタも利用する。図１３は、スイッチ回路の単一アームの一般的な実装形態を示す。示されるように、直列に接続された、すなわちスタッキングされたＭ個のトランジスタがある。Ｍは、特定の設計要件次第で、任意の数であり得る。Ｍ個のトランジスタのスタックにおける各直列トランジスタは、それ自体が、並列接続されたＮ個のトランジスタで構成され得る。Ｎは、特定の設計要件次第で、任意の数であり得る。しかし、弱い逆転層３０がトランジスタのＲＦ性能に悪影響を及ぼし、上記で概説されたように、ＲＦサイクルにわたって変化する寄生容量をもたらし、スイッチ回路の望ましくない高調波積が生じて挿入損失が増加する。
【００５０】
図１４は、トレンチ注入物層３１が利用されていることを除けば、図１５と同一の実装形態を示す。見られるように、トレンチ層３１が、１からＮまでの並列トランジスタのそれぞれ及び１からＭまでのスタッキングされたセルのそれぞれを取り囲む。このトレンチ層が、ＲＦスイッチの挿入損失性能を改善し、高調波積の生成も低減する。
【００５１】
図１５は、図４の、Ｍ個の直列トランジスタのうちの３つ及びＮ個の並列トランジスタのうちの２つのレイアウト図を示す。見られるように、各トランジスタは、トレンチ注入物層３１によって完全に取り囲まれている。図１６は、図１５の断面を示す。各トランジスタのドレインを次の直列トランジスタのソースに接続するのに、金属の相互接続が使用される。これらの金属相互接続のそれぞれの下、及びスタックの各トランジスタの間に、トレンチ注入物が用いられる。ＲＦスイッチレイアウトの基本的技術の熟練者なら、ここで説明された本発明から著しく逸脱することなく、多くの類似のレイアウトの実装形態が可能であることを理解するであろう。
【００５２】
図２に示されたように、ＲＦスイッチ自体も、デジタルブロック及びマイナス電圧発生器ブロック１２からなる完全なスイッチシステムである。図１７は、マイナス電圧発生器の基本要素のブロック図を示す。マイナス電圧発生器１２は、発振器回路４０、クロックジェネレータ回路４１及び電荷ポンプ４２を含む。既に述べられたように、ＲＦスイッチのアームは、様々な時間にオンオフする必要がある。多くの用途に関して、トランジスタアームをオフにするのにマイナス電圧が必要とされる。これは、特定の用途の高出力性及び満たさなければならない厳密な線形性要件によるものである。
【００５３】
図１８は、デジタル制御ブロック１１の基本要素のブロック図を示す。最も簡単な形式のデジタル論理ブロックは、デコーダ回路５０、レベルシフタ５１、及び上記で説明されたフィルタ６０と同様に機能するフィルタ５２から成る。レベルシフタ５１は、マイナス電圧発生器で生成されたマイナス電圧を入力の１つとして取り入れる。フィルタ５２は、ＲＦスイッチからの望ましくない高出力ＲＦ信号が、デジタル論理ブロック及びマイナス電圧発生器ブロックに被害を与えるのを防止する。デジタル論理ブロックの機能は、ＲＦスイッチのトランジスタアームのオンオフ状態を制御することである。ＲＦトランジスタは、高出力の条件下で動作する。特定の動作条件下では、レベルシフタは、これらの高出力ＲＦ信号に晒すことができる。フィルタ５２は、レベルシフタ出力とＲＦトランジスタのゲート抵抗の間に配置される。フィルタ５２は、あらゆるＲＦ信号がレベルシフタに到達するのを阻止することにより、回路を被害から保護するように機能する。
【００５４】
本発明の状況では、ＳＯＩは、本発明を実施するのに好ましい基板であるが、説明及び／又は図に関して上記で述べられたようなＲＦスイッチシステムを作製するのに適切な任意のタイプの半導体基板を使用することができるように意図されていることが理解されよう。
【００５５】
本明細書では、用語「備える（comprise）、備える（comprises）、備えた（comprised）、備えている（comprising）」又はそれらのあらゆる変形、及び用語「含む（include）、含む（includes）、含んでいた（included）、含んでいる（including）」又はそれらのいかなる変形も、全体として完全に互換性があると考えられ、すべてが、できるだけ広い解釈を与えられるべきであり、逆の場合も同様である。
【００５６】
本発明は、以上に説明された実施形態に限定されず、構造及び詳細の両方で変化し得る。
【技術分野】
【０００１】
本発明は、一般に半導体及びＲＦシステムの分野に関する。特に、本発明は、ＲＦスイッチ及び集積回路内の無線周波数（ＲＦ）信号のスイッチングに関する。
【背景技術】
【０００２】
ＲＦスイッチは、無線システムにおける主要なビルディングブロックであり、携帯電話及び無線ＬＡＮなどの用途で多く使用されている。集積回路の中で無線周波数信号をスイッチングする行為は、ＲＦスイッチ回路によって実行される。集積されたＲＦスイッチ回路の設計のために、多くの技術が存在する。
【０００３】
一般に、ＲＦスイッチシステムは、単独のＲＦスイッチング回路からなるわけではなく、デジタル論理回路を使用して制御する必要があるのが典型的である。また、スイッチの性能を最適化するために、マイナス及びプラスの電圧レベルが両方必要とされる。したがって、スイッチシステムの一部分としてマイナス電圧発生器も必要とされることがある。スイッチは、複数のスイッチング素子を有することができるが、特定の用途の様々な箇所間のＲＦ電力の流れを制御する任意数のスイッチング素子からなり得る。ＲＦ設計技術のスイッチング素子として、ＭＯＳＦＥＴのスイッチが使用されることが多い。
【０００４】
ＲＦスイッチの設計では、低い挿入損失、高い線形性、高度な絶縁性及び電力処理性などの性能メトリックが重要である。しかし、ＲＦスイッチの性能は、基板と回路の相互作用によって制限され、この相互作用が、回路自体の非線形性ばかりでなく主要な性能メトリックもすべて劣化させる。ＳＯＩ基板に切り換えると、基板の損失が改善すると証明されているが、線形性を改善するのにシリコン基板のさらなる処理が必要とされる。これは、プロセスにおいて酸化物の下のシリコン面の電荷蓄積を防ぐ注入ステップを用いて達成されている。しかし、これらのステップは、無線技術の厳格な要求を満たすのにはまだ十分ではなく、より広範な無線市場部門に役立つために、さらなる技法が必要とされる。
【０００５】
Ｂｏｔｕｌａ Ａらによる「Ａ Ｔｈｉｎ Ｆｉｌｍ ＳＯＩ １９０ｎｍ ＣＭＯＳ ＲＦ Ｓｗｉｔｃｈ Ｔｅｃｈｎｏｌｏｇｙ」という名称の出版物、ＩＥＥＥ、米国ニュージャージー州ピスカタウェイ、２００９年１月１９日、ＸＰ０３１４１５５６９は、ＲＦスイッチ用途向けに開発された薄膜ＳＯＩ技術を開示しており、ＲＦ信号から回路を保護するためのバッファを提供する。他の出版物には、Ｓｋｙｗｏｒｋｓ Ｓｏｌｕｔｉｏｎｓ社に譲渡された国際公開第２００８／０５７５２４号パンフレット、Ｂｕｒｇｅｎｅｒらの米国特許出願公開第２００３／０９０３１３号、及びＯｋｉｈａｒａ Ｍａｓａｏの米国特許出願公開第２００５／１７６１８４号などがある。しかし、これらの出版物で開示されたＲＦ設計には、ＲＦ信号を直流及び低周波数のアナログブロックに注入することによる、又はＩＣチップ上のワイヤの直接結合による、ＲＦ信号及び／又は直流信号（若しくは制御信号）の意図しない相互作用の問題の存在に取り組んでいるものはない。直流のバイアス信号にＲＦ信号の一部分が意図せず重畳すると、回路は、線形性が劣化して、低い高調波歪みを要求する無線用途に適さなくなる。
【０００６】
基板の相互作用問題の解決策の１つには、サファイアなどの代替基板材料を使用することが含まれる。しかし、これによって製造原価がかなり増加し、ＲＦ信号と直流信号の相互作用を完全には解決できない。別の解決策には、ＧａＡｓなどのＩＩＩ〜Ｖ族の技術の使用が含まれるが、これも原価が増加し、集積化のレベルが低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、前述の問題を解消するＲＦスイッチのシステム、方法及びアーキテクチャを提供する必要がある。
【課題を解決するための手段】
【０００８】
本発明によれば、添付の特許請求の範囲で詳述されるように、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチを具備するＲＦシステム及び方法であって、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタによって特徴づけられるＲＦシステム及び方法が提供される。
【０００９】
本発明の利点は、近隣のバイアスライン又は基板への結合のあらゆる可能性が、このフィルタによって解消することであり、ＲＦスイッチの優れた線形性をもたらすことになり、従来技術のＲＦスイッチに関連したあらゆるＲＦ振幅を低減する。このシステムにより、バイアスラインどうしを遠ざけるか又は互いからシールドするといった予防措置を講じなくても、引き続きバイアスライン間の絶縁を実現することができるので、ＩＣチップ上のバイアスラインのルーティングに融通性がもたらされ、また、より大きなスイッチのダイ領域を節約することができる。
【００１０】
一実施形態では、トランジスタスイッチ素子の線形性を改善するために、前記少なくとも１つのフィルタと協働するように構成された結合キャパシタが提供される。
【００１１】
一実施形態では、少なくとも１つのフィルタは、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスラインに結合される。
【００１２】
一実施形態では、バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層が提供される。
【００１３】
一実施形態では、少なくとも１つのフィルタは、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスライン及び本体バイアスラインに結合される。
【００１４】
一実施形態では、ゲートバイアス信号及び本体バイアス信号の両方がフィルタに接続され、フィルタは、バイアス抵抗器に接続され、また、キャパシタを介してスイッチトランジスタのソース又はドレインに接続される。これは、バイアス抵抗器の外部の制御ラインからのｒｆ信号をフィルタリングする効果があり、ｒｆ信号の、基板及び近隣の信号への結合を防ぐ一方で、スイッチトランジスタのゲート及び本体に対する局所的結合を可能にして、スイッチトランジスタの線形性を改善する。
【００１５】
一実施形態では、フィルタが、マイナス電圧発生器及びデジタル制御ブロックに近接して配置され、ＲＦ信号がトランジスタのバイアス信号からこれらの回路に注入されて非線形性をもたらすのを防ぐ。
【００１６】
一実施形態では、スイッチアームでフィルタリングが直接生じるように、フィルタが、スイッチとともにＲＦシステムにわたって諸直流電源に分配され、このことにより、ＲＦシステムにわたってＲＦ電力が重畳したバス制御信号が基板にＲＦ電力を注入するのを防ぐとともに制御ライン間の結合も防ぐことの必要性が解消され、線形性が向上することになる。
【００１７】
別の実施形態では、少なくとも１つのトランジスタにおいて部分的フィルタリングが局所的に生じ、デジタルブロック及びマイナス電圧発生器の回路ブロックでさらなるフィルタリングが生じる。
【００１８】
別の実施形態では、スイッチアームの最初と最後のトランジスタの幅が、結合キャパシタのない同一のスイッチ領域に結合キャパシタを入れるために縮小される。
【００１９】
さらなる実施形態では、本発明は、基板の電荷蓄積の問題を緩和する半導体基板のトレンチ注入物層を利用する。一実施形態では、このトレンチ層は、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉するための手段を備える。このトレンチ層は、一般に製造プロセス中に注入される。この注入されたトレンチ層が、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉して、弱い逆転層を生成する電荷蓄積を止める。これによって、ＲＦスイッチの挿入損失性能が改善され、高調波積の生成も低減される。
【００２０】
一実施形態では、トレンチ注入物層が、トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む。
【００２１】
一実施形態では、少なくとも１つのトランジスタは、ＲＦシステムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備える。ＲＦスイッチにトレンチ注入物を使用すると、スイッチ性能が、挿入損失及び線形性に関して改善される。ＲＦスイッチ部分は、ドレイン−ソース抵抗を利用するトランジスタからなる。ドレイン−ソース抵抗は、回路の線形性を向上することによってＲＦスイッチの性能を改善する。
【００２２】
一実施形態では、複数のトランジスタが、スタッキングの構成に配置される。
【００２３】
一実施形態では、少なくとも１つのトランジスタ素子が、ビア（ｖｉａｓ）を使用して、ソース領域とドレイン領域の間に金属接触層を備える。
【００２４】
一実施形態では、この金属が、第１のトランジスタのドレインを、直列に配置された次のトランジスタのソースに接続するために相互に接続する。
【００２５】
一実施形態では、金属接触層の下にトレンチ層が配置される、及び／又は金属がＲＦシステムのトラックを相互に接続する。
【００２６】
一実施形態では、前記システムは、デジタル制御ブロック及びマイナス電圧発生器を備える。
【００２７】
一実施形態では、フィルタは、ＲＦシステムに存在する大電力の高周波信号からデジタル制御ブロック及びマイナス電圧発生器を保護する手段を備える。
【００２８】
一実施形態では、マイナス電圧発生器は、発振器回路、クロックジェネレータ回路及び電荷ポンプを備える。
【００２９】
一実施形態では、デジタル論理ブロックは、ＲＦシステムのトランジスタ素子のオンオフ状態を制御する手段を備える。
【００３０】
本発明のさらなる実施形態では、
シリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるＲＦスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器とを具備する無線周波数（ＲＦ）システムであって、
ＳＯＩの層が、望ましくない基板電荷蓄積を防ぐためのトレンチ注入物層を備えるＲＦシステムが提供される。
【００３１】
本発明のさらなる実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された複数のトランジスタスイッチング素子を配置するステップと、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを配置するステップとを含む、ＲＦシステムを製造する方法が提供される。
【００３２】
さらなる実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるスイッチを具備するシステムであって、
トレンチ注入物層に、バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段が備わっているシステムが提供される。
【００３３】
別の実施形態では、
シリコンオンインシュレータ（ＳＯＩ）の層上に実装された複数のトランジスタスイッチング素子を備えるスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器とを具備するシステムであって、
少なくとも１つのトランジスタが、システムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備えるシステムが提供される。
【００３４】
別の実施形態では、
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備えるＲＦスイッチと、
デジタル制御ブロックと、
マイナス電圧発生器であって、
バルク基板領域と埋設酸化物領域の間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層と、
基板、デジタル制御ブロック及び／又はマイナス電圧発生器からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタとによって特徴づけられたマイナス電圧発生器とを具備する無線周波数（ＲＦ）システムが提供される。
【００３５】
別の実施形態では、少なくとも１つ又は複数のＲＦ信号をスイッチングするために半導体基板上に実装された複数のトランジスタスイッチング素子を備えるＲＦスイッチであって、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタによって特徴づけられるＲＦスイッチが提供される。半導体基板は、任意のタイプの材料であり得るが、好ましくはＳＯＩ材料を備える。
【００３６】
本発明は、添付図面を参照しながら単なる実例として示される実施形態の以下の説明から、より明確に理解されるであろう。
【図面の簡単な説明】
【００３７】
【図１】一般的なＳＯＩプロセスの断面図である。
【図２】ＲＦスイッチシステムの主要な要素を示すブロック図である。
【図３】２つの直列アーム及び２つの分流アームを含むＲＦスイッチの実装形態を示す図である。
【図４】標準的なＳＯＩプロセスで実装された単一のＮＭＯＳトランジスタの断面図である。
【図５】本発明の好ましい一実施形態による、フィルタと、ｒｆバイアス抵抗器とスイッチすなわち分流トランジスタとの組合せを示す図である。
【図６】本発明の別の実施形態による、スイッチすなわち分流トランジスタのゲート及び本体の両方にあるフィルタ及びバイアス抵抗器を示す図である。
【図７】ゲートからドレイン、ゲートからソース、本体からドレイン、及び本体からソースの諸端子に、バイアス抵抗器及び結合キャパシタを有するフィルタを示す図である。
【図８】デジタル論理ブロック及びプラスとマイナスの電源にＲＦ信号が到達するのを阻止するフィルタを示す図である。
【図９】本発明の別の態様による集中化されたフィルタバンクの実施形態を示す図である。
【図１０】本発明の一実施形態による、１つのスイッチごとの局所的フィルタの概念を示す図である。
【図１１】基板においてバルク基板と埋設酸化物の間の境界面に生じる電荷蓄積を示す断面図である。
【図１２】本発明の一態様による、ＲＦシステムの基板の電荷蓄積を解消するために使用されるトレンチ注入物を示す断面図である。
【図１３】複数のトランジスタが、互いに直列及び並列に接続されたスイッチアームの回路レベル実装形態を示す図である。
【図１４】トレンチ層の注入物の位置が示されていることを除けば、図１３のスイッチアームと同一のトランジスタレベルの実装形態を示す図である。
【図１５】一般的なスイッチアームのレイアウトを示す図である。
【図１６】図１５のスイッチ実装形態を示す断面図である。
【図１７】マイナス電圧発生器ブロックの基本要素を示すブロック図である。
【図１８】デジタル制御ブロックの基本要素を示すブロック図である。
【発明を実施するための形態】
【００３８】
図１は、一般的なＳＯＩプロセスの基本要素の断面を示す。ＳＯＩプロセスでは、絶縁層の上に設けた薄いシリコン活性化領域を備える。絶縁層は、シリコン基板の頂部に位置する。絶縁層用の一般的な材料は、二酸化シリコンである。一般に、ＳＯＩ技術では、バルク基板１、埋設酸化物層２及び別の薄い活性化シリコン層３からなる。バルク基板１は、一般に抵抗率の高い基板である。バルク基板１は、Ｐ型又はＮ型であり得る。バルク基板の一般的な厚さは２５０μｍである。埋設酸化物層２は、インシュレータ層（絶縁層）であり、一般に二酸化シリコンである。埋設酸化物層２の一般的な厚さは１μｍである。埋設酸化物の上のシリコン層３は、０．２μｍ程度の薄い層である。図２は、ＲＦスイッチシステムの基本要素のブロック図を示す。スイッチシステムは、ＲＦスイッチ部分１０、デジタル論理部分１１及びマイナス電圧発生器部分１２からなる。示されたＲＦスイッチ１０は、単極双投（ＳＰ２Ｔ）スイッチである。このスイッチは、４つのスイッチング素子を有する。各スイッチング素子は、オン又はオフにすることができる。理想的には、スイッチ１０は、オンのとき短絡回路として作用し、オフのとき開いた回路として作用する。各スイッチング素子のオン／オフ状態は、デジタル論理制御ブロックからの直流電圧によって制御される。各スイッチング素子にどの制御電圧を与えるかということを制御するために、論理入力が用いられる。ＲＦスイッチ設計における必要な性能レベルを満たすために、スイッチング素子のオフ状態を制御するのにマイナス電圧が必要である。このマイナス電圧は、マイナス電圧発生器１２によって供給される。マイナス電圧発生器１２は、一定のマイナスの直流電圧をデジタル制御ブロックに供給する。次いで、このマイナスの直流電圧が、プラスの供給電圧とともに、デジタル制御ブロック１１によってスイッチング素子を制御するのに用いられる。
【００３９】
ＲＦスイッチ部分の代表例が、図３に示されている。この図は単極双投スイッチを示す。単極双投スイッチは、２つの直列アーム２０、２１及び２つの分流アーム２２、２３を含む。直列アーム２０、２１は、ＲＦシステムの別々のポイント間のＲＦ信号の流れを制御するのに用いられる。分流デバイス２２、２３は、絶縁性を向上することによって回路のＲＦ性能を改善するのに用いられる。単極双投スイッチは、直列アーム２０がオンのとき、直列アーム２１がオフになり、分流アーム２２がオフになって、分流アーム２３がオンになるように機能する。各アームのオン／オフ状態は、デジタル制御ブロックからのプラス電圧及びマイナス電圧によって制御される。プラス及びマイナスの制御電圧は、大きな抵抗器（Ｒｇ）を介して各アームのトランジスタのゲートに与えられる。本発明の重要な態様の１つに、スイッチ回路の各トランジスタに対して使用されるドレイン−ソース間のＲｄｓ抵抗２４を設けることがある。これらのＲｄｓ抵抗２４は、スイッチ回路の線形性能を改善するのに使用される。
【００４０】
図３に示されるように、スイッチ回路の各スイッチング素子は、直列に接続されている５つのトランジスタからなる。トランジスタのこの直列接続は、「スタッキング（ｓｔａｃｋｉｎｇ）」として知られている。高電圧下で動作することができるスイッチを設計するために、複数のトランジスタが、この仕方でスタッキングされる。スタッキングされたトランジスタを使用することの背景にあるこの考えは、スイッチの単一のトランジスタを、一連の２つ以上のトランジスタで置換することである。結果として、ｍ個のトランジスタがスタックで使用されると、各トランジスタのソースとドレインの間に見られる電圧は、均一に分配され、係数ｍだけ低下することになる。
【００４１】
しかし、このシステムは、本発明の範囲を逸脱することなく、任意数のトランジスタを含むことができる。アームは、特定のアームのトランジスタのゲート抵抗Ｒｇに、プラス電圧を印加することによってオンにされる。直列アーム２０の場合、プラス電圧を印加すると、ノード１とノード２の間に低抵抗の経路が生じる。この経路の抵抗が小さければ小さいほど、信号がノード１からノード２まで伝わるときのＲＦ電力損失がより少ない。ノード１とノード２の間で失われる信号電力なる量は、スイッチの挿入損失として知られている。
【００４２】
図４に示されるように、トランジスタは、プロセスの薄い活性層で作製される。トランジスタは、ドレイン領域、ソース領域、ゲート領域、ゲート誘電体及びチャンネル領域からなる。ソース領域及びドレイン領域は、適切な高濃度ドーパントを使用して、この薄いシリコン層に生成される。チャンネル領域は、ソースとドレインの間の活性化シリコンの領域である。チャンネル領域の上に、ゲート誘電体が形成される。未使用の活性化シリコン領域に、絶縁注入物を注入することもできる。ソース領域及びドレイン領域への接触は、プロセスの金属層に接続するビア（ｖｉａｓ）を使用することによって可能になる。
【００４３】
図５は、本発明の好ましい一実施形態による、フィルタ６０の設置を示し、このフィルタ６０は、図３に示されたアームのうち１つの複数のトランジスタ６２のゲートにおける複数のバイアス抵抗器６１の前に置かれている。バイアス抵抗器６１は、一般に約５０〜１００ｋオームの大きな値であるが、どれくらい大きくできるかということは、スイッチのスイッチング時間の要件によって制限される。この制限の結果として、いくらかのＲＦ電力が、抵抗を介してゲートバイアスラインへ漏れることになる。このＲＦ電力は、ゲートバイアスラインから基板又はチップ上の別のバイアスラインに結合して、スイッチ挙動の非線形性をもたらす可能性がある。フィルタ６０は、このＲＦ電力／電圧を減衰させて、基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁する。図６は、ゲートばかりでなく本体接触にもフィルタが設置されていることを除けば、図５に類似のものである。追加の本体接触によってトランジスタの線形性が改善されるが、フィルタが存在しないと、この利益が失われる可能性がある。
【００４４】
図７は、スイッチアームの各終端における、トランジスタ６２への結合キャパシタ６４の付加を示す。図７は、ゲートからドレイン、ゲートからソース、本体からドレイン、及び本体からソースの諸端子に、バイアス抵抗器及び結合キャパシタを有するフィルタを示す。キャパシタ６４は、トランジスタのゲート及び本体に、より多くのＲＦ電圧を供給することになる。これは、入来ＲＦ電力を伴うバイアスの変化が、トランジスタ上の電圧差を低減し、且つトランジスタの応答がより線形になるのを助長するので、トランジスタにとって有利である。しかし、フィルタ６０がないと、より多くのＲＦ電力も、バイアスラインに結合され、直流及びアナログの回路のどこか他のところに非線形性が付加され、又はバイアスラインを介した基板への結合によって結合されることになる。
【００４５】
図８は、図７に類似であるが、フィルタが、デジタル及び低周波数のアナログの回路６５及び６６をＲＦ電力から絶縁する様子を示しており、これによって線形性が向上することになる。図８は、ＲＦ信号がデジタル論理ブロック６５並びにプラス及びマイナスの電源６６に到達するのを阻止するフィルタ６０を示す。
【００４６】
図９は、デジタル及び低周波数のアナログの回路６５に近接して共に配置された複数のフィルタ６０の、１つの可能な実装形態を示す。図９は、一実施形態に従って、バイアスライン７０が、チップのまわりを通って結合をもたらすことができる様子を示す。バイアスライン７０は、約１ミリメートルの長さにわたってチップのまわりを通ることができるように、比較的長く設計される。ＲＦフィルタ７０がないと、バイアスライン上にかなりのｒｆ電圧が存在して他のバイアスライン又は基板へ結合することになり、スイッチ特性の非線形性をもたらすことになる。フィルタ６０の設計により、バイアスライン７０上の電圧振幅がかなり低減する。
【００４７】
図１０は、フィルタ６０ａ、６０ｂ、６０ｃ及び６０ｄ（及び関連する回路）が、各スイッチに対して局所的に設置される別の実装形態を示す。図１０は、一実施形態に従って、局所的フィルタ構成によって長いバイアスラインが解消される様子を示す。図１０は、局所的フィルタが、バイアスライン上のあらゆるｒｆ電圧を低減するのに使用される様子を示すが、より重要なのは、バイアスライン自体の長さが劇的に縮小され、したがって近隣のバイアスライン又は基板へのあらゆる結合の可能性が解消することであり、これが、スイッチの優れた線形性をもたらすことになる。この局所的フィルタの構成により、ＩＣチップ上の長いバイアスラインがなくなり、バイアスラインの相互のｒｆ結合又はバイアスラインから基板へのｒｆ結合のあらゆる可能性が解消する。
【００４８】
図１１は、参照符号３０によって全体的に示された、ＳＯＩプロセスで電荷蓄積電荷蓄積が生じ得る領域を示す。バルク基板の自由キャリアによって、バルク基板１と埋設酸化物層２の間の境界面に弱い逆転層３０が形成される。この弱い逆転層３０は、スイッチ回路のＲＦ性能に悪影響を及ぼす。弱い逆転層３０は、ＲＦサイクルにわたって変化する寄生容量をもたらし、これによって、望ましくない高調波積が生じてスイッチ回路の挿入損失が増加する。これは、ＲＦスイッチの設計に関するプロセスとしてのＳＯＩの有用性に、深刻な影響を及ぼす。しかし、本発明の重要な態様により、トレンチ注入物層３１を使用して、この逆転層の影響を低減することができる。これは図１２に示されている。トレンチ層３１は、一般に製造プロセス中に注入され、バルク基板／埋設酸化物の境界面で自由キャリアを捕捉するための手段を有して、弱い逆転層３０を生成する電荷蓄積を止める。これによって、ＲＦスイッチの挿入損失性能が改善され、高調波積の生成も低減される。トレンチ注入物層のプロセスは、基板回路の相互作用に起因する高調波歪みを低減するために開発された。トランジスタが形成された後にトレンチが構築される。これは、能動デバイスが存在しない基板までエッチングし、その基板に注入して、基板境界面の動きやすい電子の形成を抑止することになる傷を与えることにより達成される。
【００４９】
図３に示されるように、一般的なＲＦスイッチの用途は、直列に接続された複数のトランジスタを利用する。これは、スイッチ回路が高電圧の条件下で動作することができるように行なわれる。一般的なスイッチ設計は、並列に接続された複数のトランジスタも利用する。図１３は、スイッチ回路の単一アームの一般的な実装形態を示す。示されるように、直列に接続された、すなわちスタッキングされたＭ個のトランジスタがある。Ｍは、特定の設計要件次第で、任意の数であり得る。Ｍ個のトランジスタのスタックにおける各直列トランジスタは、それ自体が、並列接続されたＮ個のトランジスタで構成され得る。Ｎは、特定の設計要件次第で、任意の数であり得る。しかし、弱い逆転層３０がトランジスタのＲＦ性能に悪影響を及ぼし、上記で概説されたように、ＲＦサイクルにわたって変化する寄生容量をもたらし、スイッチ回路の望ましくない高調波積が生じて挿入損失が増加する。
【００５０】
図１４は、トレンチ注入物層３１が利用されていることを除けば、図１５と同一の実装形態を示す。見られるように、トレンチ層３１が、１からＮまでの並列トランジスタのそれぞれ及び１からＭまでのスタッキングされたセルのそれぞれを取り囲む。このトレンチ層が、ＲＦスイッチの挿入損失性能を改善し、高調波積の生成も低減する。
【００５１】
図１５は、図４の、Ｍ個の直列トランジスタのうちの３つ及びＮ個の並列トランジスタのうちの２つのレイアウト図を示す。見られるように、各トランジスタは、トレンチ注入物層３１によって完全に取り囲まれている。図１６は、図１５の断面を示す。各トランジスタのドレインを次の直列トランジスタのソースに接続するのに、金属の相互接続が使用される。これらの金属相互接続のそれぞれの下、及びスタックの各トランジスタの間に、トレンチ注入物が用いられる。ＲＦスイッチレイアウトの基本的技術の熟練者なら、ここで説明された本発明から著しく逸脱することなく、多くの類似のレイアウトの実装形態が可能であることを理解するであろう。
【００５２】
図２に示されたように、ＲＦスイッチ自体も、デジタルブロック及びマイナス電圧発生器ブロック１２からなる完全なスイッチシステムである。図１７は、マイナス電圧発生器の基本要素のブロック図を示す。マイナス電圧発生器１２は、発振器回路４０、クロックジェネレータ回路４１及び電荷ポンプ４２を含む。既に述べられたように、ＲＦスイッチのアームは、様々な時間にオンオフする必要がある。多くの用途に関して、トランジスタアームをオフにするのにマイナス電圧が必要とされる。これは、特定の用途の高出力性及び満たさなければならない厳密な線形性要件によるものである。
【００５３】
図１８は、デジタル制御ブロック１１の基本要素のブロック図を示す。最も簡単な形式のデジタル論理ブロックは、デコーダ回路５０、レベルシフタ５１、及び上記で説明されたフィルタ６０と同様に機能するフィルタ５２から成る。レベルシフタ５１は、マイナス電圧発生器で生成されたマイナス電圧を入力の１つとして取り入れる。フィルタ５２は、ＲＦスイッチからの望ましくない高出力ＲＦ信号が、デジタル論理ブロック及びマイナス電圧発生器ブロックに被害を与えるのを防止する。デジタル論理ブロックの機能は、ＲＦスイッチのトランジスタアームのオンオフ状態を制御することである。ＲＦトランジスタは、高出力の条件下で動作する。特定の動作条件下では、レベルシフタは、これらの高出力ＲＦ信号に晒すことができる。フィルタ５２は、レベルシフタ出力とＲＦトランジスタのゲート抵抗の間に配置される。フィルタ５２は、あらゆるＲＦ信号がレベルシフタに到達するのを阻止することにより、回路を被害から保護するように機能する。
【００５４】
本発明の状況では、ＳＯＩは、本発明を実施するのに好ましい基板であるが、説明及び／又は図に関して上記で述べられたようなＲＦスイッチシステムを作製するのに適切な任意のタイプの半導体基板を使用することができるように意図されていることが理解されよう。
【００５５】
本明細書では、用語「備える（comprise）、備える（comprises）、備えた（comprised）、備えている（comprising）」又はそれらのあらゆる変形、及び用語「含む（include）、含む（includes）、含んでいた（included）、含んでいる（including）」又はそれらのいかなる変形も、全体として完全に互換性があると考えられ、すべてが、できるだけ広い解釈を与えられるべきであり、逆の場合も同様である。
【００５６】
本発明は、以上に説明された実施形態に限定されず、構造及び詳細の両方で変化し得る。
【特許請求の範囲】
【請求項１】
無線周波数（ＲＦ）スイッチを具備するＲＦシステムであって、前記ＲＦスイッチが、バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）基板上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備える、ＲＦシステムにおいて、
前記基板及び／又は当該ＲＦシステムに存在する他の高周波信号若しくは制御信号から前記ＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを備えることを特徴とする、ＲＦシステム。
【請求項２】
結合キャパシタが、前記トランジスタスイッチ素子の線形性を改善するために、前記少なくとも１つのフィルタと協働するように構成される、請求項１に記載のＲＦシステム。
【請求項３】
前記バルク基板領域と前記埋設酸化物領域との間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層を備える、請求項１又は２に記載のＲＦシステム。
【請求項４】
前記少なくとも１つのフィルタが、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスラインに結合される、請求項１〜３のいずれか一項に記載のＲＦシステム。
【請求項５】
前記少なくとも１つのフィルタが、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスライン及び本体バイアスラインに結合される、請求項１〜４のいずれか一項に記載のＲＦシステム。
【請求項６】
バイアス抵抗器に接続され、且つキャパシタを介して前記スイッチトランジスタの前記ソース又はドレインに接続されている少なくとも１つのフィルタに、ゲートのバイアス信号及び本体のバイアス信号が接続される、請求項１〜５のいずれか一項に記載のＲＦシステム。
【請求項７】
少なくとも１つのトランジスタにおいて、部分的フィルタリングが局所的に生じ、前記デジタルブロック及びマイナス電圧発生器の回路ブロックでさらなるフィルタリングが生じる、請求項１〜６のいずれか一項に記載のＲＦシステム。
【請求項８】
前記スイッチの最初と最後のトランジスタの幅が、前記結合キャパシタのない前記同一のスイッチ領域に前記結合キャパシタを入れるために縮小される、請求項１〜７のいずれか一項に記載のＲＦシステム。
【請求項９】
前記トレンチ注入物層が、前記トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む、請求項１〜８のいずれか一項に記載のＲＦシステム。
【請求項１０】
少なくとも１つのトランジスタが、当該ＲＦシステムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備える、請求項１〜９のいずれか一項に記載のＲＦシステム。
【請求項１１】
前記複数のトランジスタが、スタッキング構成で配置される、請求項１〜１０のいずれか一項に記載のＲＦシステム。
【請求項１２】
第１のトランジスタのドレインを、直列に配置された次のトランジスタのソースに接続するために相互に接続する金属を備える、請求項１〜１１のいずれか一項に記載のＲＦシステム。
【請求項１３】
前記金属接触層の下にトレンチ層が配置される、及び／又は、金属が当該ＲＦシステムのトラックを相互に接続する、請求項１２に記載のＲＦシステム。
【請求項１４】
デジタル制御ブロック及びマイナス電圧発生器を備える、請求項１〜１３のいずれか一項に記載のＲＦシステム。
【請求項１５】
前記少なくとも１つのフィルタが、当該ＲＦシステムに存在する大電力の高周波信号から前記デジタル制御ブロック及び前記マイナス電圧発生器を絶縁する手段を備える、請求項１４に記載のＲＦシステム。
【請求項１６】
前記マイナス電圧発生器が、発振器回路、クロックジェネレータ回路及び電荷ポンプを備える、請求項１４又は１５に記載のＲＦシステム。
【請求項１７】
前記デジタル論理ブロックが、当該ＲＦシステムの前記トランジスタ素子のオンオフ状態を制御する手段を備える、請求項１４〜１６のいずれか一項に記載のＲＦシステム。
【請求項１８】
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された複数のトランジスタスイッチング素子を配置するステップと、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを配置するステップと
を含む、ＲＦシステムを製造する方法。
【請求項１９】
前記バルク基板領域と前記埋設酸化物領域との間の境界面の自由キャリアを捕捉するために、前記基板と前記埋設酸化物層の間にトレンチ注入物層を注入するステップを含む、請求項１８に記載の方法。
【請求項２０】
前記トレンチ注入物層が、前記トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む、請求項１９に記載の方法。
【請求項１】
無線周波数（ＲＦ）スイッチを具備するＲＦシステムであって、前記ＲＦスイッチが、バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）基板上に実装された、少なくとも１つ又は複数のＲＦ信号をスイッチングするための複数のトランジスタスイッチング素子を備える、ＲＦシステムにおいて、
前記基板及び／又は当該ＲＦシステムに存在する他の高周波信号若しくは制御信号から前記ＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを備えることを特徴とする、ＲＦシステム。
【請求項２】
結合キャパシタが、前記トランジスタスイッチ素子の線形性を改善するために、前記少なくとも１つのフィルタと協働するように構成される、請求項１に記載のＲＦシステム。
【請求項３】
前記バルク基板領域と前記埋設酸化物領域との間の境界面の自由キャリアを捕捉するための手段を用いて適合されたトレンチ注入物層を備える、請求項１又は２に記載のＲＦシステム。
【請求項４】
前記少なくとも１つのフィルタが、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスラインに結合される、請求項１〜３のいずれか一項に記載のＲＦシステム。
【請求項５】
前記少なくとも１つのフィルタが、前記トランジスタスイッチング素子のうち少なくとも１つのゲートバイアスライン及び本体バイアスラインに結合される、請求項１〜４のいずれか一項に記載のＲＦシステム。
【請求項６】
バイアス抵抗器に接続され、且つキャパシタを介して前記スイッチトランジスタの前記ソース又はドレインに接続されている少なくとも１つのフィルタに、ゲートのバイアス信号及び本体のバイアス信号が接続される、請求項１〜５のいずれか一項に記載のＲＦシステム。
【請求項７】
少なくとも１つのトランジスタにおいて、部分的フィルタリングが局所的に生じ、前記デジタルブロック及びマイナス電圧発生器の回路ブロックでさらなるフィルタリングが生じる、請求項１〜６のいずれか一項に記載のＲＦシステム。
【請求項８】
前記スイッチの最初と最後のトランジスタの幅が、前記結合キャパシタのない前記同一のスイッチ領域に前記結合キャパシタを入れるために縮小される、請求項１〜７のいずれか一項に記載のＲＦシステム。
【請求項９】
前記トレンチ注入物層が、前記トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む、請求項１〜８のいずれか一項に記載のＲＦシステム。
【請求項１０】
少なくとも１つのトランジスタが、当該ＲＦシステムの線形性能を改善するために、接続されたドレイン−ソース抵抗Ｒｄｓを備える、請求項１〜９のいずれか一項に記載のＲＦシステム。
【請求項１１】
前記複数のトランジスタが、スタッキング構成で配置される、請求項１〜１０のいずれか一項に記載のＲＦシステム。
【請求項１２】
第１のトランジスタのドレインを、直列に配置された次のトランジスタのソースに接続するために相互に接続する金属を備える、請求項１〜１１のいずれか一項に記載のＲＦシステム。
【請求項１３】
前記金属接触層の下にトレンチ層が配置される、及び／又は、金属が当該ＲＦシステムのトラックを相互に接続する、請求項１２に記載のＲＦシステム。
【請求項１４】
デジタル制御ブロック及びマイナス電圧発生器を備える、請求項１〜１３のいずれか一項に記載のＲＦシステム。
【請求項１５】
前記少なくとも１つのフィルタが、当該ＲＦシステムに存在する大電力の高周波信号から前記デジタル制御ブロック及び前記マイナス電圧発生器を絶縁する手段を備える、請求項１４に記載のＲＦシステム。
【請求項１６】
前記マイナス電圧発生器が、発振器回路、クロックジェネレータ回路及び電荷ポンプを備える、請求項１４又は１５に記載のＲＦシステム。
【請求項１７】
前記デジタル論理ブロックが、当該ＲＦシステムの前記トランジスタ素子のオンオフ状態を制御する手段を備える、請求項１４〜１６のいずれか一項に記載のＲＦシステム。
【請求項１８】
バルク基板領域及び埋設酸化物領域を備えるシリコンオンインシュレータ（ＳＯＩ）上に実装された複数のトランジスタスイッチング素子を配置するステップと、
基板及び／又はＲＦシステムに存在する他の高周波信号若しくは制御信号からＲＦ信号を絶縁するように構成された少なくとも１つのフィルタを配置するステップと
を含む、ＲＦシステムを製造する方法。
【請求項１９】
前記バルク基板領域と前記埋設酸化物領域との間の境界面の自由キャリアを捕捉するために、前記基板と前記埋設酸化物層の間にトレンチ注入物層を注入するステップを含む、請求項１８に記載の方法。
【請求項２０】
前記トレンチ注入物層が、前記トランジスタスイッチング素子の少なくとも１つを実質的に取り囲む、請求項１９に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公表番号】特表２０１３−５０７８７３（Ｐ２０１３−５０７８７３Ａ）
【公表日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１２−５３３６５５（Ｐ２０１２−５３３６５５）
【出願日】平成２２年１０月１８日（２０１０．１０．１８）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０６５６５３
【国際公開番号】ＷＯ２０１１／０４５４４２
【国際公開日】平成２３年４月２１日（２０１１．４．２１）
【出願人】（５１２０９８２４５）ファーフィクス リミテッド (1)
【Ｆターム（参考）】
【公表日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２２年１０月１８日（２０１０．１０．１８）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０６５６５３
【国際公開番号】ＷＯ２０１１／０４５４４２
【国際公開日】平成２３年４月２１日（２０１１．４．２１）
【出願人】（５１２０９８２４５）ファーフィクス リミテッド (1)
【Ｆターム（参考）】
[ Back to top ]