トランジスタ、半導体装置及びトランジスタの製造方法
【課題】トランジスタ素子内の電界を十分に緩和する。
【解決手段】表面に凸部１２Ａを有する半導体基板１２と、凸部１２Ａの側壁部を構成し、凸部１２Ａの麓から頂上に向かって傾斜する傾斜部１２Ｃと、凸部１２Ａの頂上にゲート絶縁膜１４を介して形成されたゲート電極１６と、凸部１２Ａの頂上で、ゲート電極１６及び前記ゲート絶縁膜１４の両側壁に形成されたサイドウォール１８と、低濃度領域２０Ａ，２２Ａ及び高濃度領域２０Ｂ，２２Ｂをそれぞれ含むソース２０及びドレイン２２と、を有する。
【解決手段】表面に凸部１２Ａを有する半導体基板１２と、凸部１２Ａの側壁部を構成し、凸部１２Ａの麓から頂上に向かって傾斜する傾斜部１２Ｃと、凸部１２Ａの頂上にゲート絶縁膜１４を介して形成されたゲート電極１６と、凸部１２Ａの頂上で、ゲート電極１６及び前記ゲート絶縁膜１４の両側壁に形成されたサイドウォール１８と、低濃度領域２０Ａ，２２Ａ及び高濃度領域２０Ｂ，２２Ｂをそれぞれ含むソース２０及びドレイン２２と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、半導体装置及びトランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化に伴い、トランジスタ等の素子構造の微細化が進展している。特にＭＯＳトランジスタ等のトランジスタでは、微細化によって、ゲート長が短くなると、ゲート電極の端部（ゲートエッジ）等で電界が集中して、短チャネル効果等が顕著となり、オフ電流の増加や、耐圧の低下に影響を及ぼす原因となる。
【０００３】
このため、トランジスタの構造として、チャンネルと隣接するドレイン端部（ゲート電極の側方）に低濃度領域を有するＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）構造を採用することによって、上記電界集中を緩和している。
【０００４】
しかしながら、従来のＬＤＤ構造では、上記低濃度領域の形成範囲が、ゲート電極の高さや、サイドウォールの幅で制限される。また、低濃度領域を形成するためのイオン注入は、ゲート電極を突き抜けない程度のエネルギーとする必要がある事から、ゲート電極の薄膜化により、注入エネルギーも低エネルギー化の傾向がある。したがって、今後さらに素子構造の微細化が進んだ場合には、上記ＬＤＤ構造のトランジスタでは、十分にゲート電極の端部内側下方まで低濃度領域を形成する事ができず、素子内の電界を十分に緩和することが困難になってきている。
【０００５】
そこで、特許文献１には、ゲート電極の下方にある半導体基板に凸部を形成し、この凸部に上斜め方向から不純物イオンを注入して、ゲート電極の端部内側下方にあるソース及びドレイン形成予定領域に低濃度領域を形成するＭＯＳトランジスタの製造方法が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−８４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の構成では、ゲート電極の端部の下方にある半導体基板の凸部の角に電界が集中してしまう。また、仮に、低濃度領域を形成する前に、ゲート電極及びゲート酸化膜の側壁にサイドウォールを形成する場合、このサイドウォールの幅によって、低濃度領域の形成範囲が制限されてしまう。
【０００８】
本発明は上記事実を考慮し、素子内の電界を十分に緩和することができるトランジスタ、半導体装置及びトランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１態様に係るトランジスタは、表面に凸部を有する半導体基板と、前記凸部の側壁部を構成し、前記凸部の麓から頂上に向かって傾斜する傾斜部と、前記凸部の頂上にゲート絶縁膜を介して形成されたゲート電極と、前記凸部の頂上で、前記ゲート電極及び前記ゲート絶縁膜の両側壁に形成されたサイドウォールと、前記サイドウォールの下方と前記ゲート電極の両端部内側下方にある前記凸部内に形成されたソース及びドレインの低濃度領域と、前記低濃度領域と隣接し、前記凸部の両側方にある前記半導体基板内に形成され、前記低濃度領域よりも拡散濃度が高いソース及びドレインの高濃度領域と、を有する。
この構成によれば、ゲート電極の両端部内側下方にまで低濃度領域が形成されているため、トランジスタの微細化によって、ゲート長が短くなって、ゲート電極の端部（ゲートエッジ）等で電界が集中することを防止することができる。
また、半導体基板の凸部の側壁部を構成し、頂上にゲート絶縁膜を介してゲート電極が形成された凸部の麓から当該頂上に向かって傾斜する傾斜部を有しているため、凸部の頂上の両端の角が従来（半導体基板に対して直角）に比べて緩やかとなり、当該凸部の角に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタを提供することができる。
【００１０】
本発明の第２態様に係るトランジスタは、前記傾斜部は、凹状の丸みを有している。
この構成によれば、凸部と当該凸部の両側方にある半導体基板表面との境界に角がなくなり、当該境界に電界が集中することを抑制することができる。
【００１１】
本発明の第３態様に係る半導体装置は、前記トランジスタを含む半導体集積回路を有する。
このように、上述のトランジスタは、半導体集積回路を有する半導体装置に適用することができる。
【００１２】
本発明の第４態様に係るトランジスタの製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極及び前記ゲート絶縁膜の側壁にサイドウォールを形成する工程と、前記半導体基板内のソース及びドレイン形成予定領域の前記サイドウォールから露出する上面部を酸化して、前記上面部に酸化膜を形成する工程と、前記酸化膜を除去することにより、前記ゲート電極の下方に前記半導体基板の凸部を形成すると共に前記サイドウォールを後退させる工程と、前記凸部に上斜め方向から第１不純物イオンを注入し熱拡散して、前記ゲート電極の両端部内側下方にある前記ソース及びドレイン形成予定領域に低濃度領域を形成する工程と、前記凸部の両側方に第２不純物イオンを注入し熱拡散して、前記凸部の両側方にある前記ソース及びドレイン形成予定領域に、前記低濃度領域よりも拡散濃度が高い高濃度領域を形成する工程と、を有する。
この製造方法によれば、ゲート電極の下方に半導体基板の凸部を形成し、この凸部に上斜め方向から第１不純物イオンを注入するので、凸部と凸部の両側方にある半導体基板の段差分、ゲート電極の両端部内側下方にあるソース及びドレイン形成予定領域に第１不純物イオンを注入し易くすることができる。
また、半導体基板のソース及びドレイン形成予定領域の上面部の酸化膜を除去する際に、サイドウォールの一部も除去されて、サイドウォールが後退、すなわちサイドウォールの幅が狭められる。このようにサイドウォールの幅が狭まると、上斜め方向から第１不純物イオンを注入する際に、凸部に注入される第１不純物イオンの量が増大するため、ゲート電極の両端部内側下方にあるソース及びドレイン形成予定領域に低濃度領域を広く形成することができ、素子内の電界を十分に緩和することができる。
また、単に、半導体基板内のソース及びドレイン形成予定領域のサイドウォールから露出する上面部を除去する場合と比較して、当該上面部を一旦酸化して除去する工程を採用することにより、凸部の両側壁部が傾斜し、かつ、凹状の丸みを有することとなる。この結果、凸部の頂上の両端の角が従来（半導体基板に対して直角）に比べて緩やかとなり、また凸部と当該凸部の両側方にある半導体基板表面との境界に角がなくなり、当該凸部の角や当該境界に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタを提供することができる。
【００１３】
本発明の第５態様に係るトランジスタの製造方法は、前記ゲート電極を形成する工程の後で、かつ前記サイドウォールを形成する工程の前に、前記ゲート電極をマスクとして、前記第１不純物イオンと同一の不純物イオンを前記ソース及びドレイン形成予定領域に注入する工程を有する。
この製造方法によれば、予めサイドウォールを形成する前に、低濃度領域を形成する際に注入する第１不純物イオンと同一の不純物イオンをソース及びドレイン形成予定領域に注入するので、サイドウォールの影響を受けることなく、後に形成されるサイドウォール下方にあるソース及びドレイン形成予定領域に予め低濃度領域を形成することができ、低濃度領域と高濃度領域を確実に隣接させることができる。
【発明の効果】
【００１４】
本発明は、上記構成としたので、素子内の電界を十分に緩和するトランジスタ、半導体装置及びトランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係るトランジスタの概略構成を示す図である。
【図２−１】本発明の実施形態に係るトランジスタの製造方法の製造手順を示す図である。
【図２−２】図２−１の製造手順の続きを示す図である。
【図３】比較例に係るトランジスタの概略構成を示す図である。
【発明を実施するための形態】
【００１６】
（構成）
まず、本発明の実施形態に係るトランジスタの構成について説明する。
【００１７】
図１は、本発明の実施形態に係るトランジスタの概略構成を示す図である。
本発明の実施形態に係るトランジスタ１０は、ＭＯＳ（金属酸化膜半導体）トランジスタであり、例えばｐ型Ｓｉ等からなる半導体基板１２を備えている。
【００１８】
半導体基板１２には、表面に凸部１２Ａが形成されており、その両側壁部は、凸部１２Ａの麓から頂上に向かって傾斜する傾斜部１２Ｃで構成される。なお、全図面においてこの傾斜部１２Ｃは、直線状に傾斜しているが、凹状の丸みを有していることが好ましい。
当該凸部１２Ａの頂上には、シリコン酸化膜等からなるゲート絶縁膜１４が形成されている。そして、ゲート絶縁膜１４上には、ゲート電極１６が形成されている。
【００１９】
凸部１２Ａ上で、ゲート電極１６及びゲート絶縁膜１４の側壁には、例えば窒化膜等からなるサイドウォール１８が形成されている。
【００２０】
半導体基板１２の凸部１２Ａの両側壁部（傾斜部１２Ｃ）から、凸部１２Ａの両側方にある凹部１２Ｂにかけての半導体基板１２表面には、ソース２０とドレイン２２とが形成されている。
ソース２０とドレイン２２は、低濃度領域２０Ａ，２２Ａと、低濃度領域２０Ａ，２２Ａよりも不純物の拡散濃度が高い高濃度領域２０Ｂ，２２Ｂとで構成される。
【００２１】
低濃度領域２０Ａ，２２Ａは、サイドウォール１８の下方とゲート電極１６の両端部内側下方にある凸部１２Ａ内に、凸部１２Ａ内の中央部にあるチャネルを挟んでそれぞれ配置されている。この低濃度領域２０Ａ，２２Ａのドーズ量は、例えば１×１０１３ｃｍ−２等である。
【００２２】
高濃度領域２０Ｂ，２２Ｂは、低濃度領域２０Ａ、２２Ａの端部にそれぞれ隣接し、凸部１２Ａの両側方にある凹部１２Ｂの半導体基板１２内に配置されている。この高濃度領域２０Ｂ，２２Ｂのドーズ量は、例えば１×１０１５ｃｍ−２等である。
【００２３】
高濃度領域２０Ｂ、２２Ｂの外側（高濃度領域２０Ｂ，２２Ｂの間を内側とする）には、素子分離領域としてのＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）２４が形成されている。
【００２４】
（製造方法）
次に、本発明の実施形態に係るトランジスタ１０の製造方法について説明する。
【００２５】
図２−１は、本発明の実施形態に係るトランジスタ１０の製造方法の製造手順を示す図である。図２−２は、図２−１の製造手順の続きを示す図である。
【００２６】
まず、図２−１（ａ）に示すように、Ｓｉ等からなる半導体基板１２を用意し、半導体基板１２内にＳＴＩ２４を形成する。ＳＴＩ２４の形成後、半導体基板１２にｐ型の不純物として例えばホウ素を注入する。そして、半導体基板１２上に、シリコン酸化膜等からなる絶縁膜とポリシリコン等からなる電極膜を順次積層し、レジストパターンによるエッチングで、ＳＴＩ２４に挟まれる半導体基板１２上にゲート絶縁膜１４とゲート電極１６を形成する。
次に、ゲート電極１６をマスクとして、後述する低濃度領域２０Ａ，２２Ａを形成する際に注入する不純物イオン（例えばリン）と同一の不純物イオンを、露出する半導体基板１２に注入する。具体的には、半導体基板１２内のソース及びドレイン形成予定領域２６，２８に注入する。そして、このソース及びドレイン形成予定領域２６，２８の端部上で、かつゲート電極１６及びゲート絶縁膜１４の側壁に窒化膜等からなるサイドウォール１８を形成する。
【００２７】
次に、図２−１（ｂ）に示すように、ゲート電極１６及びサイドウォール１８をマスクとして、半導体基板１２を酸化、すなわち半導体基板１２のソース及びドレイン形成予定領域２６，２８のサイドウォール１８から露出する上面部を酸化して、この上面部に酸化膜３０を形成する。なお、この際、ゲート電極１６の上面部にも酸化膜１６Ａが形成される。
酸化の方法は、特に限定されないが、例えば図２−１（ａ）に示す半導体基板１２を電気炉内に入れて、当該電気炉内に酸素を流しながら熱酸化する方法等が挙げられる。
【００２８】
次に、図２−１（ｃ）に示すように、形成した酸化膜３０をウェットエッチングにより除去し、ゲート電極１６の下方に半導体基板１２の凸部１２Ａを形成する。このウェットエッチングの際、酸化膜３０だけでなく、サイドウォール１８の一部も除去され、サイドウォール１８が後退する（サイドウォール１８の幅が狭まる）。また、ゲート電極１６の上面部に形成された酸化膜１６Ａも除去される。また、この凸部１２Ａの両側壁部は、酸化膜３０を除去したことにより、凸部１２Ａの麓から頂上に向かって傾斜することとなる。このような凸部１２Ａの両側壁部を傾斜部１２Ｃと称す。この傾斜部１２Ｃは、凹状の丸みを有している。
そして、ゲート電極１６をマスクとし、半導体基板１２基板を回転させながら、半導体基板１２の凸部１２Ａに上斜め方向からリン等のｎ型不純物イオン３２を注入する。なお、このｎ型不純物イオン３２の注入は、ゲート電極１６を突き抜けない程度の高エネルギーで行う。
【００２９】
次に、図２−２（ｄ）に示すように、注入したｎ型不純物イオン３２を熱拡散して、ソース及びドレイン形成予定領域２６，２８を広げ、ゲート電極１６の両端部内側下方にまで拡がったソース及びドレイン形成予定領域２６，２８に低濃度領域２０Ａ，２２Ａを形成する。
【００３０】
次に、図２−２（ｅ）に示すように、半導体基板１２に対してほぼ０度の入射角度から、半導体基板１２に不純物イオン４０を注入する。具体的には、凸部１２Ａの両側方に、例えば低濃度領域２０Ａ，２２Ａを形成する際に注入した不純物イオン３２と同型のｎ型不純物イオン４０を注入する。ｎ型不純物イオン４０としては、例えばヒ素イオンが挙げられる。
【００３１】
最後に、図２−２（ｆ）に示すように、注入したｎ型不純物イオン４０を熱拡散して、凸部１２Ａの両側方の凹部１２Ｂにあるソース及びドレイン形成予定領域２６，２８に、上述の低濃度領域２０Ａ，２２Ａよりも拡散濃度が高い高濃度領域２０Ｂ，２２Ｂを形成する。
【００３２】
以上の製造手順を経ることにより、図１に示すような本発明の実施形態に係るトランジスタ１０を得ることができる。
【００３３】
（効果）
ここで、比較例に係るトランジスタ５００を説明する。図３は、比較例に係るトランジスタ５００の構成を示す図である。
比較例に係るトランジスタ５００は、表面が平らでｐ型の半導体基板５０２上にゲート絶縁膜５０４を介して形成されたゲート電極５０６を有している。また、半導体基板５０２上には、ゲート電極５０６及びゲート絶縁膜５０４の両側壁にサイドウォール５０８が形成されている。このサイドウォール５０８の下方にある半導体基板５０２内には、ソース５１０及びドレイン５１２の低濃度領域５１０Ａ，５１２Ａが形成されており、サイドウォール５０８の側方の下方にある半導体基板１２内には、低濃度領域５１０Ａ，５１２Ａと隣接し、低濃度領域５１０Ａ，５１２Ａよりも拡散濃度が高いソース５１０及びドレイン５１２の高濃度領域５１０Ｂ，５１２Ｂが形成されている。また、高濃度領域５１０Ｂ，５１２Ｂの外側には、素子分離領域としてのＳＴＩ５１４が形成されている。
このような構成は、例えば、サイドウォール５０８を形成する前に、上斜め方向からｎ型不純物イオンを注入して低濃度領域５１０Ａ，５１２Ａを形成し、サイドウォール５０８を形成した後に、半導体基板５０２に対してほぼ０度の入射角度から、半導体基板１２にｎ型不純物イオンを注入して、製造される。
【００３４】
一方、本発明の実施形態に係るトランジスタ１０によれば、比較例に比べて、ゲート電極１６の両端部内側下方にまで低濃度領域２０Ａ、２２Ａが形成されているため、半導体装置１２の高集積化に伴うトランジスタ１０の微細化によって、ゲート長が短くなって、ゲート電極１６の端部（ゲートエッジ）等で電界が集中することを防止することができる。
また、比較例に比べて、半導体基板１２の凸部１２Ａの側壁部を構成し、頂上にゲート絶縁膜１４を介してゲート電極１６が形成された凸部１２Ａの麓から当該頂上に向かって傾斜する傾斜部１２Ｃを有しているため、凸部１２Ａの頂上の両端の角が比較例（半導体基板１２に対して直角）に比べて緩やかとなり、当該凸部１２Ａの角に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタを提供することができる。
また、この傾斜部１２Ｃが凹状の丸みを有していると、凸部１２Ａと当該凸部１２Ａの両側方にある半導体基板１２表面との境界に角がなくなり、当該境界に電界が集中することを抑制することができる。
【００３５】
また、本発明の実施形態に係るトランジスタ１０の製造方法によれば、ゲート電極１６の下方に半導体基板１２の凸部１２Ａを形成し、この凸部１２Ａに上斜め方向から第１不純物イオン３２を注入するので、比較例に比べて、凸部１２Ａと凸部１２Ａの両側方にある半導体基板１２の段差分、ゲート電極１６の両端部内側下方にあるソース及びドレイン形成予定領域２６，２８に第１不純物イオン３２を注入し易くすることができる。
また、半導体基板１２のソース及びドレイン形成予定領域２６，２８の上面部の酸化膜３０を除去する際に、サイドウォール１８の一部も除去されて、サイドウォール１８が後退、すなわちサイドウォール１８の幅が狭められる。このようにサイドウォール１８の幅が狭まると、上斜め方向から第１不純物イオン３２を注入する際に、凸部１２Ａに注入される第１不純物イオン３２の量が増大するため、ゲート電極１６の両端部内側下方にあるソース及びドレイン形成予定領域２６，２８に低濃度領域２０Ａ，２２Ａを広く形成することができ、素子内の電界を十分に緩和することができる。
また、単に、半導体基板１２内のソース及びドレイン形成予定領域２６，２８のサイドウォール１８から露出する上面部を除去する場合と比較して、当該上面部を一旦酸化して除去する工程を採用することにより、凸部１２Ａの両側壁部が傾斜し、かつ、凹状の丸みを有することとなる。この結果、凸部１２Ａの頂上の両端の角が比較例（半導体基板に対して直角）に比べて緩やかとなり、また凸部１２Ａと当該凸部１２Ａの両側方にある半導体基板１２表面との境界に角がなくなり、当該凸部１２Ａの角や当該境界に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタ１０を提供することができる。
また、予めサイドウォール１８を形成する前に、低濃度領域２０Ａ，２２Ａを形成する際に注入する不純物イオン３２と同一の不純物イオンをソース及びドレイン形成予定領域２６，２８に注入するので、サイドウォール１８の影響を受けることなく、後に形成されるサイドウォール１８下方にあるソース及びドレイン形成予定領域２６，２８に予め低濃度領域を形成することができ、後に形成する低濃度領域２０Ａ，２２Ａと高濃度領域２０Ｂ，２２Ｂを確実に隣接させることができる。
【００３６】
（変形例）
本発明は、上記の実施形態に限るものではなく、種々の変形、変更、改良が可能である。
例えば、実施形態に係るトランジスタ１０の製造方法では、ゲート電極１６を形成する工程の後で、かつサイドウォール１８を形成する工程の前に、ゲート電極１６をマスクとして、低濃度領域２０Ａ，２２Ａを形成する際に注入する不純物イオン３２と同一の不純物イオンをソース及びドレイン形成予定領域２６，２８に注入する工程を有する場合を説明したが、この工程は省略することも可能である。
【００３７】
また、実施形態に係るトランジスタ１０は、半導体集積回路の高集積化を図る半導体装置に適用する場合に特に有用となる。
【００３８】
また、ＳＴＩ２４は、トランジスタ１０を半導体装置に適用する場合に、素子間の分離を目的としたものであるが、本発明では必須の構成となるものではない。
【００３９】
また、実施形態に係るトランジスタ１０は、ｐ型チャネルのトランジスタである場合を説明したが、ｎ型チャネルのトランジスタであってもよく、また、ＭＯＳトランジスタである場合を説明したが、他の材料や構成からなるトランジスタにも適用が可能である。
【符号の説明】
【００４０】
１０ トランジスタ
１２Ａ 凸部
１２ 半導体基板
１４ ゲート絶縁膜
１６ ゲート電極
１８ サイドウォール
２０ ソース
２０Ａ，２２Ａ 低濃度領域
２０Ｂ，２２Ｂ 高濃度領域
２２ ドレイン
２６，２８ ソース及びドレイン形成予定領域
３０ 酸化膜
３２ ｎ型不純物イオン（第１不純物イオン）
４０ ｎ型不純物イオン（第２不純物イオン）
【技術分野】
【０００１】
本発明は、トランジスタ、半導体装置及びトランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化に伴い、トランジスタ等の素子構造の微細化が進展している。特にＭＯＳトランジスタ等のトランジスタでは、微細化によって、ゲート長が短くなると、ゲート電極の端部（ゲートエッジ）等で電界が集中して、短チャネル効果等が顕著となり、オフ電流の増加や、耐圧の低下に影響を及ぼす原因となる。
【０００３】
このため、トランジスタの構造として、チャンネルと隣接するドレイン端部（ゲート電極の側方）に低濃度領域を有するＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）構造を採用することによって、上記電界集中を緩和している。
【０００４】
しかしながら、従来のＬＤＤ構造では、上記低濃度領域の形成範囲が、ゲート電極の高さや、サイドウォールの幅で制限される。また、低濃度領域を形成するためのイオン注入は、ゲート電極を突き抜けない程度のエネルギーとする必要がある事から、ゲート電極の薄膜化により、注入エネルギーも低エネルギー化の傾向がある。したがって、今後さらに素子構造の微細化が進んだ場合には、上記ＬＤＤ構造のトランジスタでは、十分にゲート電極の端部内側下方まで低濃度領域を形成する事ができず、素子内の電界を十分に緩和することが困難になってきている。
【０００５】
そこで、特許文献１には、ゲート電極の下方にある半導体基板に凸部を形成し、この凸部に上斜め方向から不純物イオンを注入して、ゲート電極の端部内側下方にあるソース及びドレイン形成予定領域に低濃度領域を形成するＭＯＳトランジスタの製造方法が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−８４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の構成では、ゲート電極の端部の下方にある半導体基板の凸部の角に電界が集中してしまう。また、仮に、低濃度領域を形成する前に、ゲート電極及びゲート酸化膜の側壁にサイドウォールを形成する場合、このサイドウォールの幅によって、低濃度領域の形成範囲が制限されてしまう。
【０００８】
本発明は上記事実を考慮し、素子内の電界を十分に緩和することができるトランジスタ、半導体装置及びトランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１態様に係るトランジスタは、表面に凸部を有する半導体基板と、前記凸部の側壁部を構成し、前記凸部の麓から頂上に向かって傾斜する傾斜部と、前記凸部の頂上にゲート絶縁膜を介して形成されたゲート電極と、前記凸部の頂上で、前記ゲート電極及び前記ゲート絶縁膜の両側壁に形成されたサイドウォールと、前記サイドウォールの下方と前記ゲート電極の両端部内側下方にある前記凸部内に形成されたソース及びドレインの低濃度領域と、前記低濃度領域と隣接し、前記凸部の両側方にある前記半導体基板内に形成され、前記低濃度領域よりも拡散濃度が高いソース及びドレインの高濃度領域と、を有する。
この構成によれば、ゲート電極の両端部内側下方にまで低濃度領域が形成されているため、トランジスタの微細化によって、ゲート長が短くなって、ゲート電極の端部（ゲートエッジ）等で電界が集中することを防止することができる。
また、半導体基板の凸部の側壁部を構成し、頂上にゲート絶縁膜を介してゲート電極が形成された凸部の麓から当該頂上に向かって傾斜する傾斜部を有しているため、凸部の頂上の両端の角が従来（半導体基板に対して直角）に比べて緩やかとなり、当該凸部の角に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタを提供することができる。
【００１０】
本発明の第２態様に係るトランジスタは、前記傾斜部は、凹状の丸みを有している。
この構成によれば、凸部と当該凸部の両側方にある半導体基板表面との境界に角がなくなり、当該境界に電界が集中することを抑制することができる。
【００１１】
本発明の第３態様に係る半導体装置は、前記トランジスタを含む半導体集積回路を有する。
このように、上述のトランジスタは、半導体集積回路を有する半導体装置に適用することができる。
【００１２】
本発明の第４態様に係るトランジスタの製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極及び前記ゲート絶縁膜の側壁にサイドウォールを形成する工程と、前記半導体基板内のソース及びドレイン形成予定領域の前記サイドウォールから露出する上面部を酸化して、前記上面部に酸化膜を形成する工程と、前記酸化膜を除去することにより、前記ゲート電極の下方に前記半導体基板の凸部を形成すると共に前記サイドウォールを後退させる工程と、前記凸部に上斜め方向から第１不純物イオンを注入し熱拡散して、前記ゲート電極の両端部内側下方にある前記ソース及びドレイン形成予定領域に低濃度領域を形成する工程と、前記凸部の両側方に第２不純物イオンを注入し熱拡散して、前記凸部の両側方にある前記ソース及びドレイン形成予定領域に、前記低濃度領域よりも拡散濃度が高い高濃度領域を形成する工程と、を有する。
この製造方法によれば、ゲート電極の下方に半導体基板の凸部を形成し、この凸部に上斜め方向から第１不純物イオンを注入するので、凸部と凸部の両側方にある半導体基板の段差分、ゲート電極の両端部内側下方にあるソース及びドレイン形成予定領域に第１不純物イオンを注入し易くすることができる。
また、半導体基板のソース及びドレイン形成予定領域の上面部の酸化膜を除去する際に、サイドウォールの一部も除去されて、サイドウォールが後退、すなわちサイドウォールの幅が狭められる。このようにサイドウォールの幅が狭まると、上斜め方向から第１不純物イオンを注入する際に、凸部に注入される第１不純物イオンの量が増大するため、ゲート電極の両端部内側下方にあるソース及びドレイン形成予定領域に低濃度領域を広く形成することができ、素子内の電界を十分に緩和することができる。
また、単に、半導体基板内のソース及びドレイン形成予定領域のサイドウォールから露出する上面部を除去する場合と比較して、当該上面部を一旦酸化して除去する工程を採用することにより、凸部の両側壁部が傾斜し、かつ、凹状の丸みを有することとなる。この結果、凸部の頂上の両端の角が従来（半導体基板に対して直角）に比べて緩やかとなり、また凸部と当該凸部の両側方にある半導体基板表面との境界に角がなくなり、当該凸部の角や当該境界に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタを提供することができる。
【００１３】
本発明の第５態様に係るトランジスタの製造方法は、前記ゲート電極を形成する工程の後で、かつ前記サイドウォールを形成する工程の前に、前記ゲート電極をマスクとして、前記第１不純物イオンと同一の不純物イオンを前記ソース及びドレイン形成予定領域に注入する工程を有する。
この製造方法によれば、予めサイドウォールを形成する前に、低濃度領域を形成する際に注入する第１不純物イオンと同一の不純物イオンをソース及びドレイン形成予定領域に注入するので、サイドウォールの影響を受けることなく、後に形成されるサイドウォール下方にあるソース及びドレイン形成予定領域に予め低濃度領域を形成することができ、低濃度領域と高濃度領域を確実に隣接させることができる。
【発明の効果】
【００１４】
本発明は、上記構成としたので、素子内の電界を十分に緩和するトランジスタ、半導体装置及びトランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係るトランジスタの概略構成を示す図である。
【図２−１】本発明の実施形態に係るトランジスタの製造方法の製造手順を示す図である。
【図２−２】図２−１の製造手順の続きを示す図である。
【図３】比較例に係るトランジスタの概略構成を示す図である。
【発明を実施するための形態】
【００１６】
（構成）
まず、本発明の実施形態に係るトランジスタの構成について説明する。
【００１７】
図１は、本発明の実施形態に係るトランジスタの概略構成を示す図である。
本発明の実施形態に係るトランジスタ１０は、ＭＯＳ（金属酸化膜半導体）トランジスタであり、例えばｐ型Ｓｉ等からなる半導体基板１２を備えている。
【００１８】
半導体基板１２には、表面に凸部１２Ａが形成されており、その両側壁部は、凸部１２Ａの麓から頂上に向かって傾斜する傾斜部１２Ｃで構成される。なお、全図面においてこの傾斜部１２Ｃは、直線状に傾斜しているが、凹状の丸みを有していることが好ましい。
当該凸部１２Ａの頂上には、シリコン酸化膜等からなるゲート絶縁膜１４が形成されている。そして、ゲート絶縁膜１４上には、ゲート電極１６が形成されている。
【００１９】
凸部１２Ａ上で、ゲート電極１６及びゲート絶縁膜１４の側壁には、例えば窒化膜等からなるサイドウォール１８が形成されている。
【００２０】
半導体基板１２の凸部１２Ａの両側壁部（傾斜部１２Ｃ）から、凸部１２Ａの両側方にある凹部１２Ｂにかけての半導体基板１２表面には、ソース２０とドレイン２２とが形成されている。
ソース２０とドレイン２２は、低濃度領域２０Ａ，２２Ａと、低濃度領域２０Ａ，２２Ａよりも不純物の拡散濃度が高い高濃度領域２０Ｂ，２２Ｂとで構成される。
【００２１】
低濃度領域２０Ａ，２２Ａは、サイドウォール１８の下方とゲート電極１６の両端部内側下方にある凸部１２Ａ内に、凸部１２Ａ内の中央部にあるチャネルを挟んでそれぞれ配置されている。この低濃度領域２０Ａ，２２Ａのドーズ量は、例えば１×１０１３ｃｍ−２等である。
【００２２】
高濃度領域２０Ｂ，２２Ｂは、低濃度領域２０Ａ、２２Ａの端部にそれぞれ隣接し、凸部１２Ａの両側方にある凹部１２Ｂの半導体基板１２内に配置されている。この高濃度領域２０Ｂ，２２Ｂのドーズ量は、例えば１×１０１５ｃｍ−２等である。
【００２３】
高濃度領域２０Ｂ、２２Ｂの外側（高濃度領域２０Ｂ，２２Ｂの間を内側とする）には、素子分離領域としてのＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）２４が形成されている。
【００２４】
（製造方法）
次に、本発明の実施形態に係るトランジスタ１０の製造方法について説明する。
【００２５】
図２−１は、本発明の実施形態に係るトランジスタ１０の製造方法の製造手順を示す図である。図２−２は、図２−１の製造手順の続きを示す図である。
【００２６】
まず、図２−１（ａ）に示すように、Ｓｉ等からなる半導体基板１２を用意し、半導体基板１２内にＳＴＩ２４を形成する。ＳＴＩ２４の形成後、半導体基板１２にｐ型の不純物として例えばホウ素を注入する。そして、半導体基板１２上に、シリコン酸化膜等からなる絶縁膜とポリシリコン等からなる電極膜を順次積層し、レジストパターンによるエッチングで、ＳＴＩ２４に挟まれる半導体基板１２上にゲート絶縁膜１４とゲート電極１６を形成する。
次に、ゲート電極１６をマスクとして、後述する低濃度領域２０Ａ，２２Ａを形成する際に注入する不純物イオン（例えばリン）と同一の不純物イオンを、露出する半導体基板１２に注入する。具体的には、半導体基板１２内のソース及びドレイン形成予定領域２６，２８に注入する。そして、このソース及びドレイン形成予定領域２６，２８の端部上で、かつゲート電極１６及びゲート絶縁膜１４の側壁に窒化膜等からなるサイドウォール１８を形成する。
【００２７】
次に、図２−１（ｂ）に示すように、ゲート電極１６及びサイドウォール１８をマスクとして、半導体基板１２を酸化、すなわち半導体基板１２のソース及びドレイン形成予定領域２６，２８のサイドウォール１８から露出する上面部を酸化して、この上面部に酸化膜３０を形成する。なお、この際、ゲート電極１６の上面部にも酸化膜１６Ａが形成される。
酸化の方法は、特に限定されないが、例えば図２−１（ａ）に示す半導体基板１２を電気炉内に入れて、当該電気炉内に酸素を流しながら熱酸化する方法等が挙げられる。
【００２８】
次に、図２−１（ｃ）に示すように、形成した酸化膜３０をウェットエッチングにより除去し、ゲート電極１６の下方に半導体基板１２の凸部１２Ａを形成する。このウェットエッチングの際、酸化膜３０だけでなく、サイドウォール１８の一部も除去され、サイドウォール１８が後退する（サイドウォール１８の幅が狭まる）。また、ゲート電極１６の上面部に形成された酸化膜１６Ａも除去される。また、この凸部１２Ａの両側壁部は、酸化膜３０を除去したことにより、凸部１２Ａの麓から頂上に向かって傾斜することとなる。このような凸部１２Ａの両側壁部を傾斜部１２Ｃと称す。この傾斜部１２Ｃは、凹状の丸みを有している。
そして、ゲート電極１６をマスクとし、半導体基板１２基板を回転させながら、半導体基板１２の凸部１２Ａに上斜め方向からリン等のｎ型不純物イオン３２を注入する。なお、このｎ型不純物イオン３２の注入は、ゲート電極１６を突き抜けない程度の高エネルギーで行う。
【００２９】
次に、図２−２（ｄ）に示すように、注入したｎ型不純物イオン３２を熱拡散して、ソース及びドレイン形成予定領域２６，２８を広げ、ゲート電極１６の両端部内側下方にまで拡がったソース及びドレイン形成予定領域２６，２８に低濃度領域２０Ａ，２２Ａを形成する。
【００３０】
次に、図２−２（ｅ）に示すように、半導体基板１２に対してほぼ０度の入射角度から、半導体基板１２に不純物イオン４０を注入する。具体的には、凸部１２Ａの両側方に、例えば低濃度領域２０Ａ，２２Ａを形成する際に注入した不純物イオン３２と同型のｎ型不純物イオン４０を注入する。ｎ型不純物イオン４０としては、例えばヒ素イオンが挙げられる。
【００３１】
最後に、図２−２（ｆ）に示すように、注入したｎ型不純物イオン４０を熱拡散して、凸部１２Ａの両側方の凹部１２Ｂにあるソース及びドレイン形成予定領域２６，２８に、上述の低濃度領域２０Ａ，２２Ａよりも拡散濃度が高い高濃度領域２０Ｂ，２２Ｂを形成する。
【００３２】
以上の製造手順を経ることにより、図１に示すような本発明の実施形態に係るトランジスタ１０を得ることができる。
【００３３】
（効果）
ここで、比較例に係るトランジスタ５００を説明する。図３は、比較例に係るトランジスタ５００の構成を示す図である。
比較例に係るトランジスタ５００は、表面が平らでｐ型の半導体基板５０２上にゲート絶縁膜５０４を介して形成されたゲート電極５０６を有している。また、半導体基板５０２上には、ゲート電極５０６及びゲート絶縁膜５０４の両側壁にサイドウォール５０８が形成されている。このサイドウォール５０８の下方にある半導体基板５０２内には、ソース５１０及びドレイン５１２の低濃度領域５１０Ａ，５１２Ａが形成されており、サイドウォール５０８の側方の下方にある半導体基板１２内には、低濃度領域５１０Ａ，５１２Ａと隣接し、低濃度領域５１０Ａ，５１２Ａよりも拡散濃度が高いソース５１０及びドレイン５１２の高濃度領域５１０Ｂ，５１２Ｂが形成されている。また、高濃度領域５１０Ｂ，５１２Ｂの外側には、素子分離領域としてのＳＴＩ５１４が形成されている。
このような構成は、例えば、サイドウォール５０８を形成する前に、上斜め方向からｎ型不純物イオンを注入して低濃度領域５１０Ａ，５１２Ａを形成し、サイドウォール５０８を形成した後に、半導体基板５０２に対してほぼ０度の入射角度から、半導体基板１２にｎ型不純物イオンを注入して、製造される。
【００３４】
一方、本発明の実施形態に係るトランジスタ１０によれば、比較例に比べて、ゲート電極１６の両端部内側下方にまで低濃度領域２０Ａ、２２Ａが形成されているため、半導体装置１２の高集積化に伴うトランジスタ１０の微細化によって、ゲート長が短くなって、ゲート電極１６の端部（ゲートエッジ）等で電界が集中することを防止することができる。
また、比較例に比べて、半導体基板１２の凸部１２Ａの側壁部を構成し、頂上にゲート絶縁膜１４を介してゲート電極１６が形成された凸部１２Ａの麓から当該頂上に向かって傾斜する傾斜部１２Ｃを有しているため、凸部１２Ａの頂上の両端の角が比較例（半導体基板１２に対して直角）に比べて緩やかとなり、当該凸部１２Ａの角に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタを提供することができる。
また、この傾斜部１２Ｃが凹状の丸みを有していると、凸部１２Ａと当該凸部１２Ａの両側方にある半導体基板１２表面との境界に角がなくなり、当該境界に電界が集中することを抑制することができる。
【００３５】
また、本発明の実施形態に係るトランジスタ１０の製造方法によれば、ゲート電極１６の下方に半導体基板１２の凸部１２Ａを形成し、この凸部１２Ａに上斜め方向から第１不純物イオン３２を注入するので、比較例に比べて、凸部１２Ａと凸部１２Ａの両側方にある半導体基板１２の段差分、ゲート電極１６の両端部内側下方にあるソース及びドレイン形成予定領域２６，２８に第１不純物イオン３２を注入し易くすることができる。
また、半導体基板１２のソース及びドレイン形成予定領域２６，２８の上面部の酸化膜３０を除去する際に、サイドウォール１８の一部も除去されて、サイドウォール１８が後退、すなわちサイドウォール１８の幅が狭められる。このようにサイドウォール１８の幅が狭まると、上斜め方向から第１不純物イオン３２を注入する際に、凸部１２Ａに注入される第１不純物イオン３２の量が増大するため、ゲート電極１６の両端部内側下方にあるソース及びドレイン形成予定領域２６，２８に低濃度領域２０Ａ，２２Ａを広く形成することができ、素子内の電界を十分に緩和することができる。
また、単に、半導体基板１２内のソース及びドレイン形成予定領域２６，２８のサイドウォール１８から露出する上面部を除去する場合と比較して、当該上面部を一旦酸化して除去する工程を採用することにより、凸部１２Ａの両側壁部が傾斜し、かつ、凹状の丸みを有することとなる。この結果、凸部１２Ａの頂上の両端の角が比較例（半導体基板に対して直角）に比べて緩やかとなり、また凸部１２Ａと当該凸部１２Ａの両側方にある半導体基板１２表面との境界に角がなくなり、当該凸部１２Ａの角や当該境界に電界が集中することを抑制し、もって素子内の電界を十分に緩和することができるトランジスタ１０を提供することができる。
また、予めサイドウォール１８を形成する前に、低濃度領域２０Ａ，２２Ａを形成する際に注入する不純物イオン３２と同一の不純物イオンをソース及びドレイン形成予定領域２６，２８に注入するので、サイドウォール１８の影響を受けることなく、後に形成されるサイドウォール１８下方にあるソース及びドレイン形成予定領域２６，２８に予め低濃度領域を形成することができ、後に形成する低濃度領域２０Ａ，２２Ａと高濃度領域２０Ｂ，２２Ｂを確実に隣接させることができる。
【００３６】
（変形例）
本発明は、上記の実施形態に限るものではなく、種々の変形、変更、改良が可能である。
例えば、実施形態に係るトランジスタ１０の製造方法では、ゲート電極１６を形成する工程の後で、かつサイドウォール１８を形成する工程の前に、ゲート電極１６をマスクとして、低濃度領域２０Ａ，２２Ａを形成する際に注入する不純物イオン３２と同一の不純物イオンをソース及びドレイン形成予定領域２６，２８に注入する工程を有する場合を説明したが、この工程は省略することも可能である。
【００３７】
また、実施形態に係るトランジスタ１０は、半導体集積回路の高集積化を図る半導体装置に適用する場合に特に有用となる。
【００３８】
また、ＳＴＩ２４は、トランジスタ１０を半導体装置に適用する場合に、素子間の分離を目的としたものであるが、本発明では必須の構成となるものではない。
【００３９】
また、実施形態に係るトランジスタ１０は、ｐ型チャネルのトランジスタである場合を説明したが、ｎ型チャネルのトランジスタであってもよく、また、ＭＯＳトランジスタである場合を説明したが、他の材料や構成からなるトランジスタにも適用が可能である。
【符号の説明】
【００４０】
１０ トランジスタ
１２Ａ 凸部
１２ 半導体基板
１４ ゲート絶縁膜
１６ ゲート電極
１８ サイドウォール
２０ ソース
２０Ａ，２２Ａ 低濃度領域
２０Ｂ，２２Ｂ 高濃度領域
２２ ドレイン
２６，２８ ソース及びドレイン形成予定領域
３０ 酸化膜
３２ ｎ型不純物イオン（第１不純物イオン）
４０ ｎ型不純物イオン（第２不純物イオン）
【特許請求の範囲】
【請求項１】
表面に凸部を有する半導体基板と、
前記凸部の側壁部を構成し、前記凸部の麓から頂上に向かって傾斜する傾斜部と、
前記凸部の頂上にゲート絶縁膜を介して形成されたゲート電極と、
前記凸部の頂上で、前記ゲート電極及び前記ゲート絶縁膜の両側壁に形成されたサイドウォールと、
前記サイドウォールの下方と前記ゲート電極の両端部内側下方にある前記凸部内に形成されたソース及びドレインの低濃度領域と、
前記低濃度領域と隣接し、前記凸部の両側方にある前記半導体基板内に形成され、前記低濃度領域よりも拡散濃度が高いソース及びドレインの高濃度領域と、
を有するトランジスタ。
【請求項２】
前記傾斜部は、凹状の丸みを有している請求項１に記載のトランジスタ。
【請求項３】
請求項１又は請求項２に記載のトランジスタを含む半導体集積回路を有する半導体装置。
【請求項４】
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極及び前記ゲート絶縁膜の側壁にサイドウォールを形成する工程と、
前記半導体基板内のソース及びドレイン形成予定領域の前記サイドウォールから露出する上面部を酸化して、前記上面部に酸化膜を形成する工程と、
前記酸化膜を除去することにより、前記ゲート電極の下方に前記半導体基板の凸部を形成すると共に前記サイドウォールを後退させる工程と、
前記凸部に上斜め方向から第１不純物イオンを注入し熱拡散して、前記ゲート電極の両端部内側下方にある前記ソース及びドレイン形成予定領域に低濃度領域を形成する工程と、
前記凸部の両側方に第２不純物イオンを注入し熱拡散して、前記凸部の両側方にある前記ソース及びドレイン形成予定領域に、前記低濃度領域よりも拡散濃度が高い高濃度領域を形成する工程と、
を有するトランジスタの製造方法。
【請求項５】
前記ゲート電極を形成する工程の後で、かつ前記サイドウォールを形成する工程の前に、 前記ゲート電極をマスクとして、前記第１不純物イオンと同一の不純物イオンを前記ソース及びドレイン形成予定領域に注入する工程を有する、
請求項４に記載のトランジスタの製造方法。
【請求項１】
表面に凸部を有する半導体基板と、
前記凸部の側壁部を構成し、前記凸部の麓から頂上に向かって傾斜する傾斜部と、
前記凸部の頂上にゲート絶縁膜を介して形成されたゲート電極と、
前記凸部の頂上で、前記ゲート電極及び前記ゲート絶縁膜の両側壁に形成されたサイドウォールと、
前記サイドウォールの下方と前記ゲート電極の両端部内側下方にある前記凸部内に形成されたソース及びドレインの低濃度領域と、
前記低濃度領域と隣接し、前記凸部の両側方にある前記半導体基板内に形成され、前記低濃度領域よりも拡散濃度が高いソース及びドレインの高濃度領域と、
を有するトランジスタ。
【請求項２】
前記傾斜部は、凹状の丸みを有している請求項１に記載のトランジスタ。
【請求項３】
請求項１又は請求項２に記載のトランジスタを含む半導体集積回路を有する半導体装置。
【請求項４】
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極及び前記ゲート絶縁膜の側壁にサイドウォールを形成する工程と、
前記半導体基板内のソース及びドレイン形成予定領域の前記サイドウォールから露出する上面部を酸化して、前記上面部に酸化膜を形成する工程と、
前記酸化膜を除去することにより、前記ゲート電極の下方に前記半導体基板の凸部を形成すると共に前記サイドウォールを後退させる工程と、
前記凸部に上斜め方向から第１不純物イオンを注入し熱拡散して、前記ゲート電極の両端部内側下方にある前記ソース及びドレイン形成予定領域に低濃度領域を形成する工程と、
前記凸部の両側方に第２不純物イオンを注入し熱拡散して、前記凸部の両側方にある前記ソース及びドレイン形成予定領域に、前記低濃度領域よりも拡散濃度が高い高濃度領域を形成する工程と、
を有するトランジスタの製造方法。
【請求項５】
前記ゲート電極を形成する工程の後で、かつ前記サイドウォールを形成する工程の前に、 前記ゲート電極をマスクとして、前記第１不純物イオンと同一の不純物イオンを前記ソース及びドレイン形成予定領域に注入する工程を有する、
請求項４に記載のトランジスタの製造方法。
【図１】
【図２−１】
【図２−２】
【図３】
【図２−１】
【図２−２】
【図３】
【公開番号】特開２０１１−２１１０８９（Ｐ２０１１−２１１０８９Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７９４６５（Ｐ２０１０−７９４６５）
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]