共振クロック分配ネットワークの周波数スケール調整された作動のためのアーキテクチャ
共振クロック分配ネットワークのためのアーキテクチャが提示される。このアーキテクチャにより、選択的にイネーブルされるフリップフロップの導入によって、複数のクロック周波数での共振クロック分配ネットワークのエネルギ効率の良い作動が可能になる。提示されたアーキテクチャは、主として一体化インダクタを有する共振クロックネットワーク設計を目的としており、インダクタのオーバヘッドが出現しない。このようなアーキテクチャは一般に、複数のクロック周波数を有しマイクロプロセッサ、ＡＳＩＣ、及びＳＯＣ等の高性能かつ低電力のクロッキング要件の半導体デバイスに適用可能である。更に、達成可能な性能レベルの応じた半導体デバイスのビニングに適用可能である。
【発明の詳細な説明】
【関連出願】
【０００１】
本特許出願は、２００９年１１月１２日出願の米国仮出願番号６１／２５０，８３０「共振クロック集積回路」の優先権を主張するものであり、その全ての開示内容は本明細書に組み込まれている。本特許出願は、以下の特許及び出願に記載された技術に関連し、その全ての開示内容は本明細書に組み込まれている。
２００７年５月２３日出願の米国仮出願番号６０／９３１，５８２「プログラム可能な論理デバイスのための共振クロック及び相互接続アーキテクチャ」の優先権を主張する、２００９年１１月１２日出願の米国特許出願番号１２／１２５，００９「複数のクロックネットワークを備えるデジタルデバイスのための共振クロック及び相互接続用のアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１５４「プログラム可能な駆動回路を備えた共振クロック分配ネットワークアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１５８「クロック特性を制御するためのアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１６３「インダクタオーバーヘッドなしで共振クロック分配ネットワークの固有周波数を選択する方法」、
本出願と同時出願の米国特許出願番号１２／９０３，１６６「共振クロック分配ネットワークの固有周波数を調整するためのアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１７２「共振クロック分配ネットワークのシングルステッピングのためのアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１７４「共振クロックネットワークを従来モードで作動させるアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１８８「従来のクロック分配ネットワークのパラメータ変動を追跡するための共振クロック分配ネットワークアーキテクチャ」。
【技術分野】
【０００２】
本開示は、全体的には、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、及びシステムオンチップ（ＳＯＣ）デバイス等の複数のクロックネットワーク及び様々なクロック周波数を有するデジタルデバイスのためのクロック分配ネットワークアーキテクチャに関する。
【背景技術】
【０００３】
同期デジタルシステムにおけるクロック信号のエネルギ効率の良い分配のために共振クロック分配ネットワークが提案されている。このネットワークでは、クロック分配ネットワークの寄生容量と共振させるための１つ又はそれ以上のインダクタを使用してエネルギ効率の良い作動が達成される。極端にジッターの少ないクロック分配は、クロックバッファ数の低減により達成される。更に、極端に少ないスキューは、比較的対称的な全メタル分配ネットワーク設計による分配クロック信号の間で達成される。ネットワーク全体の性能は、動作速度及びネットワークの全インダクタンス、抵抗、サイズ、及びトポロジーで決まり、低抵抗の対称ネットワークでは、適切なインダクタンスで設計される場合、結果的にジッター、スキュー、及びエネルギ消費が低減する。
【０００４】
実際には、デジタルデバイスは、複数のクロック周波数で作動するように指定及び設計される場合が多い。例えば、高性能マイクロプロセッサは、１００ＭＨｚから３ＧＨｚの範囲の複数のクロック周波数で作動するように設計できる。経時的に異なるクロック周波数のクロック信号で作動する技術は一般に周波数スケーリングと呼ばれており、半導体デバイスの消費電力を低減する必要性が動機になっている。デジタル半導体デバイスの消費電力は、各デバイスが各デジタル値の間で切り替わる速度に比例して増大する。性能要件が低くなると、クロック信号の周波数を低下させてこの速度を低下させることができるので、消費電力が低減する。
【０００５】
また、単一の周波数以上でのクロック信号の作動は、デバイス・ビニングとの関連において起こり、換言すれば、製造のばらつきにより同一設計及び機能の他のデバイスよりも高いピーククロック周波数で作動できるプレミアム付きのデバイスの販売である。例えば、「高速の」半導体製造コーナーで作られたマイクロプロセッサ群は、最大３ＧＨｚのクロック周波数で作動可能なマイクロプロセッサを含むことができるが、「標準的な」半導体製造コーナーで作られた同一設計のマイクロプロセッサ群は、最大２ＧＨｚのクロック周波数で作動可能なマイクロプロセッサを含むことができる。同一の設計ではあるが、最初の「高速」群のマイクロプロセッサは高性能なのでかなり高額で販売できる。
【０００６】
複周波数作動に関連する共振クロック分配ネットワーク配置の課題は、一般、これらのネットワークが、共振ネットワークの固有周波数近くを中心にした比較的狭い範囲のクロック周波数に対してその最大効率を達成することである。この狭い範囲外のクロック周波数ではエネルギ効率は著しく低下し、ある程度、共振クロッキングの固有エネルギメリットを上回る場合もある。例えば、目標周波数３ＧＨｚで設計されているマイクロプロセッサを検討すると、このデジタル論理は製造後にピーククロック速度２ＧＨｚを達成できるのみである。マイクロプロセッサの非共振クロックの実施において、クロックネットワークは２ＧＨｚで作動可能であり、消費電力は２ＧＨｚ作動周波数に比例する。しかしながら、共振クロック設計において、共振クロックネットワークが固有周波数３ＧＨｚの代わりに２ＧＨｚで作動する場合、電力消費は、２ＧＨｚの非共振設計の電力消費をはるかに超える場合がある。
【０００７】
過度の電力消費に加えて、共振クロックネットワークがその固有周波数から離れて作動する場合、固有周波数と作動周波数との間の不整合が非常に大きくなるに従って、クロック波形の形状は大きく変形される。極端な場合、製造後のピーククロック周波数が共振クロックネットワークの固有周波数から大きく離れる場合があり、ピーククロック周波数のクロック波形は、クロック素子の作動が不正確になりデバイス全体が不正確になる程度に変形される。
【０００８】
いくつかの直接的ではあるが非現実的な手法で前述の課題を解決することは可能である。１つの方法は、共振クロックネットワークに容量を選択的に導入することで、固有周波数を調整可能にすることである。共振クロックネットワークのエネルギ効率は容量が大きくなるにつれて低減するので、容量の導入により固有周波数を調整すると、低い作動周波数では電力節減が損なわれる。更に、予備容量の面積オーバヘッドは非常に大きい。
【０００９】
固有周波数調整の他の手法は、選択的に結合できる複数の別個のインダクタを直列的又は並列的に組み合わせて配置することである。しかしながら、一般に、複数の別個のインダクタを使用すると、潜在的に面積オーバヘッドが非常に大きくなる。
【００１０】
前述の課題を解決する別の手法は、共振クロック駆動回路を従来（つまり、非共振）モードでも作動可能に設計することである。この手法において、共振クロックネットワークは、従来モードで任意のクロック周波数にて作動できる。しかしながら、これらの駆動回路は一般に、インダクタ及びクロック負荷に対して直列に、スイッチを導入することに依存するので、共振クロックネットワーク全体の抵抗が大きくなり共振モードで作動する場合にはエネルギ効率が低下する。
【００１１】
共振クロック分配ネットワークのためのアーキテクチャは、いくつかの論文に説明され、実験的に評価されてきた。この論文としては、Ｚｉｅｓｌｅｒ Ｃ．他の２００３年８月「２２５ＭＨｚ共振クロックＡＳＩＣチップ」低電力電子回路設計の国際シンポジウム、Ｃｏｏｋｅ Ｍ．他の２００３年８月「エネルギリカバリクロックスキーム及び超低エネルギ用途のフリップフロップ」低電力電子回路設計の国際シンポジウム、Ｄｒａｋｅ Ａ．他の２００４年９月「分配寄生容量を使用した共振クロック」半導体回路ジャーナル、Ｖｏｌ．３９、Ｎｏ．９、Ｃｈｕｅｈ Ｊ．−Ｙ．他の２００６年９月「プログラム可能な駆動回路及び負荷を備える９００ＭＨｚから１．２ＧＨｚの二相共振クロックネットワーク」ＩＥＥＥ２００６カスタム集積回路会議、Ｓａｔｈｅ Ｖ．他の２００７年９月「０．８−１．２ＧＨｚ周波数の調整可能な単相共振クロックＦＩＲフィルタ」ＩＥＥＥ２００７カスタム集積回路会議、Ｃｈａｎ Ｓ．他の２００９年１月「セルブロードバンドエンジンプロセッサ用の共振グローバルクロック分配」ＩＥＥＥ 半導体回路ジャーナル、Ｖｏｌ．４４、Ｎｏ．１を挙げることができる。これら全ての論文において、共振クロック分配ネットワークは単一の固有周波数に限定されている。前述の課題を解決する方法で、共振クロックネットワークを作動させる試みは成されておらず、その方法も提示されていない。
【００１２】
全体としては、本明細書のいくつかの従来又は関連システムの実施例、及びその関連の限定事項は例示的であり排他的でないことが意図されている。既存又は従来システムの他の限定事項は当業者には以下の詳細な説明を読むことで理解できる。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Ｚｉｅｓｌｅｒ Ｃ．他の２００３年８月「２２５ＭＨｚ共振クロックＡＳＩＣチップ」低電力電子回路設計の国際シンポジウム
【非特許文献２】Ｃｏｏｋｅ Ｍ．他の２００３年８月「エネルギリカバリクロックスキーム及び超低エネルギ用途のフリップフロップ」低電力電子回路設計の国際シンポジウム
【非特許文献３】Ｄｒａｋｅ Ａ．他の２００４年９月「分配寄生容量を使用した共振クロック」半導体回路ジャーナル、Ｖｏｌ．３９、Ｎｏ．９
【非特許文献４】Ｃｈｕｅｈ Ｊ．−Ｙ．他の２００６年９月「プログラム可能な駆動回路及び負荷を備える９００ＭＨｚから１．２ＧＨｚの二相共振クロックネットワーク」ＩＥＥＥ２００６カスタム集積回路会議
【非特許文献５】Ｓａｔｈｅ Ｖ．他の２００７年９月「０．８−１．２ＧＨｚ周波数の調整可能な単相共振クロックＦＩＲフィルタ」ＩＥＥＥ２００７カスタム集積回路会議
【非特許文献６】Ｃｈａｎ Ｓ．他の２００９年１月「セルブロードバンドエンジンプロセッサ用の共振グローバルクロック分配」ＩＥＥＥ 半導体回路ジャーナル、Ｖｏｌ．４４、Ｎｏ．１
【発明の概要】
【課題を解決するための手段】
【００１４】
共振クロック分配ネットワークのためのアーキテクチャが提示される。このアーキテクチャにより、選択的にイネーブルされるフリップフロップの導入によって、複数のクロック周波数での共振クロック分配ネットワークのエネルギ効率の良い作動が可能になる。提示されたアーキテクチャは、主として一体化インダクタを有する共振クロックネットワーク設計を目的としており、インダクタのオーバヘッドが出現しない。このようなアーキテクチャは一般に、複数のクロック周波数を有しマイクロプロセッサ、ＡＳＩＣ、及びＳＯＣ等の高性能かつ低電力のクロッキング要件の半導体デバイスに適用可能である。更に、達成可能な性能レベルの応じた半導体デバイスのビニングに適用可能である。
【００１５】
共振モード又は非共振モードで選択的に作動可能なクロック駆動回路が開示され、クロック駆動回路は、クロック駆動回路のクロックノードに電気的に接続され、クロック駆動回路が共振モードで作動することを可能にするように構成された共振素子と、クロックノードに電気的に接続され、基準クロックと制御信号の論理結合である論理入力信号に基づいて、クロック分配ネットワークの基準クロックを受信して伝搬するように構成され、制御信号がアクティブ状態の場合に作動可能である駆動素子と、クロックノードに電気的に接続され、ゲート信号によりゲート制御されるクロッキング素子と、を備え、前記クロック駆動回路は、制御信号及びゲート信号の値に基づいて共振モード又は非共振モードで選択的に作動し、前記クロック駆動回路は、制御信号がアクティブ状態でゲート信号が非アクティブ状態の場合に共振モードで作動し、クロック駆動回路は、共振素子の固有共振周波数に関連する周波数で作動し、クロック駆動回路は、制御信号が非アクティブ状態でゲート信号がアクティブ状態の場合に非共振モードで作動し、クロック駆動回路は、ゲート信号のゲート周波数に関連する周波数で作動する。
【００１６】
上記本発明の概要は、以下の詳細な説明に更に詳細に説明される概念の中から選択された内容を紹介するものである。この概要は、請求項に記載された主題の重要な特徴又は本質的な特徴を特定するようには意図されておらず、又は請求項に記載の主題の範囲を限定することは意図されていない。他の利点及び特徴点は、以下の記載及び請求項から明らかになるはずである。本明細書及び特定の実施例は例示目的に過ぎず本発明の範囲を限定することを意図していないことを理解されたい。
【００１７】
本発明の種々の目的、特徴、及び特性は、当業者であれば全て本明細書の一部である以下の詳細な説明を添付図面及び請求項と併せて検討することで理解できるはずである。
【図面の簡単な説明】
【００１８】
【図１】一般的な共振クロック分配ネットワークのアーキテクチャを示す。
【図２】一般的な集中キャパシタとしてモデル化したクロック負荷を備える共振クロッキングの駆動回路設計を示す。
【図３】クロック負荷に並列に容量を選択的に導入することで固有周波数を調整する手法を示す。
【図４】元のインダクタに対して並列にインダクタンスを選択的に導入することで固有周波数を調整する手法を示す。
【図５】共振クロックネットワークの誘導素子に対して直列にスイッチを導入することで、複数のクロック周波数での作動をサポートする手法を示す。
【図６】複数のクロック周波数での作動のための、提示された共振クロック駆動回路の実施形態を示す。
【図７】複数のクロック周波数での作動のための、提示された共振クロック駆動回路の別の実施形態を示す。
【図８】複数のクロック周波数のための、提示されたクロックゲートの実施形態を示す。
【図９】複数のクロック周波数のための、提示されたフリップフロップの実施形態を示す。
【発明を実施するための形態】
【００１９】
本明細書の表題は便宜上であり、必然的に請求項に記載の発明に影響を与えるものではない。
図面において、同じ参照符号及び何らかの頭文字は、同一の又は類似の構造又は機能をもつ構成要素又は作動を特定して理解及び便宜を容易にするためのものである。
【００２０】
本発明の様々な実施例を以下に説明する。以下の説明は、本実施例を完全に理解するために具体的説明を行う。しかしながら、当業者であれば、本発明は、これらの詳細の大部分がなくても実施できることを理解できるはずである。同様に、当業者であれば、本発明は、本明細書では詳細に記載されていない他の多数の自明な特徴を含み得ることを理解できるはずである。更に、関連のある説明が不必要に曖昧になるのを避ける目的で、特定の公知の構造又は機能は以下には詳細に示されていないし、また説明されていない。
【００２１】
以下に使用される用語は、本発明の特定の実施例の詳細な説明に関連して使用されるとしても、妥当な方法で最大限広く解釈されるべきである。実際には、特定の用語はまさにそのように以下に強調されるが、何らかの制限方法で解釈されることが意図される特定の用語は、詳細な説明の部分ではそのように明白に及び明確に定義されるであろう。
【００２２】
図１は、一般的な半導体デバイスのための共振クロック分配ネットワークアーキテクチャを示す。このネットワークにおいて、バッファ付き分配ネットワークは、基準クロック信号を複数の共振クロック駆動回路へ分配するために使用され、基準クロック信号は、次に全メタルクロック分配ネットワークを横切ってクロック信号を駆動するために使用される。一般に、この全メタルネットワークは、ほぼ対称な接続形態であり、クロック信号を半導体デバイスのクロック素子（例えば、フリップフロップ及びクロックゲート）へ非常に歪みの少ない状態で供給する。各々の共振クロック駆動回路は、駆動回路に現れる負荷の寄生容量と共振させることで、低エネルギ消費で付加的な駆動強度を与えるために使用されるインダクタを含む。
【００２３】
図２は、一般的な共振クロック駆動回路設計を示し、共振クロック駆動回路がサービスする全クロック分配ネットワークの一部が、集中抵抗Ｒに直列に接続された集中キャパシタＣとしてモデル化されている。この駆動回路は、クロック分配ネットワークを駆動するためのプルアップＰＭＯＳ及びプルダウンＮＭＯＳデバイスを備える。ＰＭＯＳデバイスは、クロックノードと電源供給端子との間に接続される。ＮＭＯＳデバイスは、クロックノードとアース端子との間に接続される。両デバイスは基準クロック信号で駆動される。インダクタＬは、クロックノードとクロック信号振幅のほぼ中点での電圧をもつ供給ノードとの間に接続される。例えば、クロック信号が０Ｖと１Ｖとの間を振動する場合、中点供給電圧は約０．５Ｖである。図２の駆動回路において、中点は２つのキャパシタＣｄｄ及びＣｓｓを用いて実現される。キャパシタＣｄｄは、中点と電源供給端子との間に接続される。キャパシタＣｓｓは、中点とアース端子との間に接続される。エネルギ節約を最大にするために、インダクタの値は、おおよそクロックのインダクタ及び寄生容量によって設定されるＬＣタンクが基準クロック信号の周波数にほぼ等しい固有周波数をもつように選択される。
【００２４】
共振クロック駆動回路のエネルギ効率は、様々な設計及び作動パラメータで決まる。共振システムの品質ファクタＱはエネルギ効率の指標である。この係数は、（Ｌ／Ｃ）1/2／Ｒに比例する。一般に、抵抗Ｒを通って寄生クロック負荷Ｃを充放電する電流Ｉに関連するＩ2Ｒ損失により、エネルギ効率はクロック分配ネットワークの抵抗Ｒが大きくなるほど低下する。また、固定の固有周波数に関して、エネルギ効率は容量Ｃが大きくなると抵抗Ｒを流れる電流が増えるので低下する。
【００２５】
共振ＬＣタンクシステムの固有周波数と基準クロック信号の周波数との間の不整合は、共振クロックネットワークのエネルギ効率に影響を与える他の重要な要因である。共振クロック駆動回路を駆動する基準クロックの周波数が共振クロック駆動回路のＬＣタンクの固有周波数から大きく離れると、エネルギ効率は低下する。２つの周波数間の不整合が非常に大きくなる場合、共振クロック駆動回路のエネルギ消費が、過度に非現実的に大きくなる。更に、クロック波形の形状は大きく変形されるので、フリップフロップ又は他のクロック素子をクロック制御するために信頼性をもって使用できない。結果的に、共振クロック駆動回路が効率的に作動するロック周波数範囲は、周波数スケーリングを使用する半導体デバイスが一般にサポートするクロック周波数範囲より狭くなる傾向がある。実際には、周波数スケール調整された半導体デバイスがたまに使用する、広い範囲の作動周波数をサポートするために、共振クロックネットワークは１つ以上の周波数で作動できることが望ましい。
【００２６】
図３は、クロック負荷に並列に容量を選択的に導入して第２の固有周波数をサポートすることで、共振クロックネットワークの作動周波数の範囲を拡大する手法を示す。スイッチＰは、クロックネットワークの寄生容量Ｃに並列にキャパシタＣｐを選択的に接続するために使用される。制御信号ＥＮＰによりスイッチＰがオフになると、クロックノードに現れる全容量はＣであり、共振クロックネットワークの固有周波数ｆ１は１／（ＬＣ）1/2に比例する。スイッチＰがオンになるとクロックノードに現れる全容量はＣ＋Ｃｐに増大し、１／（Ｌ（Ｃ＋Ｃｐ））1/2に比例する低い固有周波数ｆ２がもたらされる。この手法の主な欠点は、付加容量Ｃｐ及びスイッチＰがもたらす抵抗により、ｆ２で作動するとｆ１の場合よりもＱファクタが低下し、結果的に相対的なエネルギ節約が低下する。本手法の別の欠点は、一体化キャパシタを使用して容量Ｃｐを導入するとかなりの面積オーバヘッドにつながる点である。例えば、ｆ２＝ｆ１1/2を得るためには、容量Ｃｐはクロック分配ネットワークの容量Ｃにほぼ等しいことが必要である。
【００２７】
図４は、第２の固有周波数をサポートすることで、共振クロックネットワークの作動周波数の範囲を拡大する別の手法を示す。本手法により、一対のスイッチＰ１及びＰ２を用いて共振クロック駆動回路の元のＬに並列にインダクタＬｐを選択的に導入する。２つのスイッチがオフになると、共振クロックネットワークの全インダクタンスはＬであり、共振クロックネットワークの固有周波数ｆ１は１／（ＬＣ）1/2に比例する。２つのスイッチがオンになると、全インダクタンスはＬＬｐ／（Ｌ＋Ｌｐ）に低下し、１／（（Ｌ＋Ｌｐ）Ｃ）1/2に比例する高い固有周波数ｆ２が生じる。本手法の主たる欠点は、全インダクタンスの低減及びスイッチＰ１及びＰ２により導入される付加的な抵抗により、ｆ２での作動はｆ１の場合に比べてＱファクタが低下し、結果的に相対的なエネルギ節約が低下する。ＧＨｚ周波数で作動するクロックネットワークにおいて、高い作動周波数ｆ２での全抵抗は表皮効果によりｆ１の場合よりも高くなる可能性があることから、このエネルギ節約の低下は悪影響を及ぼす。本手法の別の欠点は、インダクタを使用してインダクタンスＬｐをＬに並行に導入する必要がある点であり、かなりの面積オーバヘッドにつながる。例えば、ｆ２＝ｆ１1/2を得るためには、インダクタンスＬｐは共振クロック駆動回路の元のインダクタンスＬにほぼ等しいことが必要である。
【００２８】
図５は、複数のクロック周波数での作動をサポートする別の手法を示す。この場合、スイッチＴは、共振クロックネットワークの誘導素子に直列に導入される。スイッチＴは、中点供給からインダクタを選択的に切り離すために使用でき、従来（つまり、非共振）モードでクロックネットワークを駆動する選択肢を与える。制御信号ＥＮがスイッチをオンにすると駆動回路は共振モードで作動する。スイッチがオフになると、駆動回路は基準クロックの周波数で従来モードにて作動する。このモードにおいて、クロックネットワークの容量は共振しないので、クロックネットワークは、基準クロックの周波数とＬＣタンクの固有周波数との不整合に関係なく、基準クロックの周波数で作動できる。図５において、スイッチは単一のＮＭＯＳトランジスタとして概念的に示されている。一般に、このスイッチは、ＮＭＯＳ及びＰＭＯＳトランジスタを含む伝送ゲートとして導入できる。
【００２９】
図５に示す手法の主たる利点は、基準クロック信号の周波数で定まる任意の周波数で作動できる点である。しかしながら、この手法の欠点は、スイッチＴが共振クロックネットワークの誘導素子に直列に接続して全抵抗を増加させるので、共振モードで作動する場合、クロックネットワークのエネルギ効率が著しく低下する。
【００３０】
図６は、複数のクロック周波数での共振クロックネットワークの作動を可能にする、提示された手法の実施形態を示す。本実施形態において、制御信号Ｓは、図２の基本共振クロック駆動回路に導入され、基準クロック信号に無関係にクロックノードを選択的にＨＩＧＨレベルに引き上げる。図６において、この機能は、ＡＮＤゲートにより制御信号Ｓと基準クロック信号を結合させることで達成できる。ＡＮＤゲートの出力は共振クロック駆動回路のＮＭＯＳ及びＰＭＯＳデバイスを駆動する。同じ機能をもたらす別の実施形態も可能である。
【００３１】
提示された実施形態は、信号Ｓに加えて、ゲート信号を用いて選択的に無効にできるフリップフロップ構成を含む。図６は、このような代表的なフリップフロップを示し、信号ｇｊでゲート制御される。ゲート信号が非アクティブである限り提示されたフリップフロップは有効であり、この状態はクロック入力の立ち上がり毎に最新の状態にされる。ゲート信号がアクティブである限り提示されたフリップフロップの状態は変わらないままである。また、提示されたフリップフロップの状態は、クロックがＬＯＷの場合は変わらないままである。しかしながら、クロックがＨＩＧＨの場合、提示されたフリップフロップの状態は、ゲート信号がアクティブから非アクティブに遷移したときはすぐに最新の状態にされる。この特性は、複数のクロック周波数で共振クロックネットワークを作動するための提示された手法との関連において、提示されたフリップフロップの作動に重要である。
【００３２】
図６の実施形態では、共振クロックネットワークは固有周波数で共振モードにおいて作動可能である。また、任意の他の周波数で従来モードにおいても作動できる。この特定の実施形態において、信号ＳがＨＩＧＨに設定されゲート信号が非アクティブの場合、共振クロックネットワークは共振モードで作動できる。この場合、高いエネルギ効率及び仕様に適合する大きなクロック波形を得るために、基準クロックの周波数はＬＣタンクシステムの固有周波数に比較的近いことが必要である。
【００３３】
従来モードでは他のクロック周波数で作動する。特に、共振モードから従来モードに遷移する間に、ゲート信号はフリップフロップに記憶されるデータの完全性を保証するために最初にアクティブにされる。その後、信号ＳがＨＩＧＨからＬＯＷに遷移して、クロックノードを供給電圧Ｖｄｄに引き上げる。Ｖｄｄのクロックノードにより、ゲート信号は、アクティブから非アクティブへ、及び元のアクティブへ目標作動周波数で周期的に作動される。アクティブから非アクティブへの各々の遷移に関し、フリップフロップは自身の状態を最新の状態にする。ゲート信号の遷移は、ゲート信号のネットワークは本来クロックネットワークとして作動するので、比較的相対歪みの少ない状態で行う必要がある。一般に、ゲート信号の歪みは、目標クロック周波数での正確な作動を保証するために十分に少ないことが必要である。一般に、ゲート信号は共振クロックネットワークの固有周波数よりも低いクロック周波数で作動するので、ゲート信号上の歪み要件は、共振クロックネットワーク上での要件ほどは厳しくないであろう。
【００３４】
図７は、提示された手法の別の実施形態を示す。本実施形態において、ＮＭＯＳデバイスは、ＰＭＯＳデバイスからの別の基準クロックで駆動できる。更に、ＮＭＯＳ及びＰＭＯＳデバイスのサブセットは、制御信号ＥＮ１、・・・、ＥＮｎを用いて選択的にアクティブにできる。全てのＮＭＯＳ及びＰＭＯＳデバイスは、基準クロック信号とは無関係にクロックノードを供給電圧Ｖｄｄに引き上げるために使用できる信号Ｓで制御される。
【００３５】
図６及び７に示す共振クロック駆動回路の別の実施形態において、制御信号Ｓは、ＯＲゲートを使用して基準クロックと結合できる。この場合、信号ＳがＨＩＧＨに設定されると、クロックノードはＬＯＷに駆動される。この実施形態はフリップフロップの実施形態と組み合わせる必要がある。クロックがＨＩＧＨの場合、状態は変わらないままであるが、クロックがＬＯＷの場合、提示されたフリップフロップの状態は、ゲート信号がアクティブから非アクティブに遷移するとすぐに最新の状態にされる。
【００３６】
図８は、提示された手法で使用可能なクロックゲートデバイスの実施形態を示す。本実施形態において、ゲート信号ｇｊがアクティブ（つまり、ＬＯＷ電圧レベル）の場合、共振クロック信号はクロックゲートデバイス出力に伝搬されず、この場合、出力ポートクロックは共振クロック信号のレベルに無関係にＬＯＷ電圧を示す。ゲート信号ｇｉが非アクティブ（つまり、ＨＩＧＨ電圧レベル）の場合、共振クロックはクロックゲート出力に伝搬され、ゲート信号ｇｊが下降／上昇遷移を行うとすぐにポートクロックをＬＯＷ／ＨＩＧＨに駆動する。共振クロックがＬＯＷ電圧レベルである限り、クロックゲート信号ｇｊのレベルに無関係に、クロックゲート出力はＬＯＷのままである。しかしながら、共振クロックがＨＩＧＨ電圧レベルである限り、ゲート信号ｇｊが下降／上昇遷移を行うとすぐにポートクロックはＬＯＷ／ＨＩＧＨに駆動される。従って、共振クロック信号がＨＩＧＨの場合、クロックゲート信号ｇｊは代替えのクロック信号として使用できる。
【００３７】
図９は、提示された手法で使用可能なフリップフロップデバイスの実施形態を示す。本フリップフロップは、ゲート信号ｇｊを含むように拡張されてきたセット−リセット・トポロジーの適応である。このフリップフロップがゲート制御（つまり、信号ｇｊがＬＯＷ、信号ＥＮがＨＩＧＨ）の場合、クロック信号ＲＣの立ち上がりエッジで自身の状態を最新の状態にする。フリップフロップの状態はクロスカップルを用いた一対のＮＡＮＤゲートに記憶される。詳細には、クロック信号ＲＣがＬＯＷである限り、内部ノードＸＴ及びＸＦはＰＭＯＳデバイスＰ３及びＰ４を介して供給電圧レベルＶｄｄにチャージされる。ＸＴ及びＸＦの両者がＨＩＧＨ電圧レベルの場合、ＮＡＮＤゲートにおいて高い入力値は非結合なので、クロスカップルを用いた一対のＮＡＮＤゲートが記憶する値は影響を及ぼさない。クロック信号ＲＣの立ち上がりエッジにおいて、データ入力値ＤＴに応じて内部ノードＸＴ及びＸＦの一方はＬＯＷ電圧に駆動される。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＸＴはＬＯＷ／ＨＩＧＨに、ＸＦはＨＩＧＨ／ＬＯＷに設定される）。ノードＸＴ及びＸＦの対の逆の値は、出力ＱＴ及びＱＦでの対の逆の値をもたらす。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＱＴはＨＩＧＨ／ＬＯＷ、ＸＦはＬＯＷ／ＨＩＧＨに設定される）。この対の出力値は、クロスカップルトポロジーによって安定様式で一対のＮＡＮＤゲートに記憶される。このフリップフロップがゲート制御（つまり、信号ｇｊはＨＩＧＨ、信号ＥＮはＬＯＷ）される場合、ＰＭＯＳデバイスＰ１及びＰ２は、クロック信号ＲＣのレベルに無関係に、内部ノードＸＴ及びＸＦを供給電圧レベルＶｄｄに保持する。
【００３８】
一般に、共振クロックネットワークが共振モードで作動してクロック信号ＲＣが全てのクロックサイクルでＨＩＧＨからＬＯＷレベルに変化する場合、図９のフリップフロップはイネーブル状態になる（つまり、ゲート信号ｇｊがＬＯＷの場合に）。しかしながら、このフリップフロップは、共振クロックネットワークの固有周波数以外の周波数で作動可能にする別の方式でも作動可能である。この別の手法において、クロック信号ＲＣは安定のままであるが、ゲート信号ｇｊは、フリップフロップの状態を最新の状態にするために使用される。従って、信号ｇｊは、本来、任意の目標クロック周波数で作動可能なクロック信号として使用される。特に、クロック信号ＲＣをＨＩＧＨ電圧レベルに保持することで、内部ノードＸＴ及びＸＦは、ゲート信号ｇｊをＨＩＧＨで駆動してチャージできる。クロック信号ＲＣは、共振クロック駆動回路の制御信号ＳをＬＯＷで駆動することでＨＩＧＨ駆動できる。共振クロック駆動回路の例示的実施形態は、図６及び７に示されている。信号ｇｊがＬＯＷ駆動される場合、データ入力値ＤＴに応じて２つのノードＸＴ及びＸＦの一方はＬＯＷ駆動される。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＸＴはＬＯＷ／ＨＩＧＨに、ＸＦはＨＩＧＨ／ＬＯＷに設定される）。ノードＸＴ及びＸＦの対の逆の値は、出力ＱＴ及びＱＦの対の逆の値をもたらす。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＱＴはＨＩＧＨ／ＬＯＷに、ＸＦはＬＯＷ／ＨＩＧＨに設定される）。この対の出力値は、クロスカップルトポロジーによって安定様式で一対のＮＡＮＤゲートに記憶される。
【００３９】
図９のフリップフロップの別の実施形態も可能である。例えば、このフリップフロップは、スキャン及びセット／リセット機能を含むように直接的な方法で拡張できる。
【００４０】
最も一般的な別の実施形態において、図９のフリップフロップは、ゲート信号ｇｊ及びクロック入力ＲＣを含むことができる。クロック入力ＲＣがいくつかの所定の固定値（ＨＩＧＨ又はＬＯＷ）のままの場合、ゲート信号ｇｊの予め定められた遷移（ＨＩＧＨからＬＯＷ、又はＬＯＷからＨＩＧＨ）を行うことでフリップフロップの状態を最新の状態にできる。
【００４１】
文脈が明白に別の解釈を要求しない場合、明細書及び請求項全体もわたって、単語「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」等は、排他的又は網羅的意味とは対照的に、包括的な意味と解釈すべきである（つまり、言うまでもなく、「含むが限定しない」）。本明細書で使用する場合、用語「接続する（ｃｏｎｎｅｃｔｅｄ）」、「結合する（ｃｏｕｐｌｅｄ）」、又はその何らかの変形は、２つ又はそれ以上の構成要素間の直接的又は間接的な何らかの接続又は結合を意味する。このような構成要素間の接続又は結合は、物理的、倫理的、又はこれらの組み合わせとすることができる。更に、用語「この中の（ｈｅｒｅｉｎ）」、（以上の（ａｂｏｖｅ）」、「以下の（ｂｅｌｏｗ）」、及び同趣旨の単語は、本出願で使用する場合、本出願の一部の特定の箇所ではなく本出願全体を参照する。文脈が許す場合、前述の詳細な説明の単数又は複数を使用する単語は、同様に複数又は単数をそれぞれ含む。２つ又はそれ以上の要素リストに関して、単語「又は（ｏｒ）」は、以下の単語の解釈をカバーする。つまり、リスト中の任意の要素、リスト中の全ての要素、及びリスト中の要素の任意の組み合わせである。
【００４２】
前述の本発明の実施例の詳細な説明は、網羅的であること又は発明を前述の明確な形式に限定することが意図されていない。本発明の特定の実施例が例示目的で説明されるが、当業者であれば理解できるように、本発明の範疇で様々の均等な変更形態が可能である。本出願ではプロセス又はブロックは所定の順番で示されているが、別の実施例では異なる順番のステップを有するルーチンを実行でき、又は異なる順番のブロックを有するシステムを用いることができる。一部のプロセス又はブロックを削除、移動、追加、細分、結合、及び／又は変更して、代替手段又は準結合手段を提供することができる。また、プロセス又はブロックは、時には順番に実行されるように示されるが、これらのプロセス又はブロックは、並列に実行又は実施されること又は別の時間に実行されることが意図されている。更に、本明細書で言及する何らかの特定の数は例示である。別の実施例では別の値又は範囲が可能であることを理解されたい。
【００４３】
また、本明細書の様々な説明及び教示は、前述のシステム以外のシステムにも適用可能である。前述の様々な実施例の構成要素及び作動は、組み合わせて本発明の別の実施例を提供できる。
【００４４】
添付の出願書類に記載したものを含む前述の任意の特許及び出願、及び他の参考文献は、参照により本明細書に組み込まれている。
【００４５】
前述の及び他の変更は、本発明に対して前述の詳細な説明を考慮して行うことができる。前述の詳細な説明は、本発明の特定の実施例及び意図された最良の形態を説明するが、いかに詳細にテキストに記載されようが、本発明は多くの方法で実施できる。システムの詳細は、特定の実施ではかなり変わり得るが、依然として本明細書に開示される発明に包含される。前述のように、本発明の特定の特徴又は態様を説明する際に用いる特定の技術用語は、技術用語が本明細書において、技術用語が関連する本発明の何らかの特性、特徴、態様に対して限定的であると再定義されることを暗示すると考えてはいけない。一般に、添付の請求項に使用する用語は、前述の詳細な説明でこの用語が明確に定義されない限り、本発明を本明細書の特定の実施例に限定すると解釈すべきではない。従って、本発明の実際の範囲は、開示された実施例だけでなく、各請求項の下で本発明を実施又は実行する均等な全てのやり方を包含する。
【００４６】
本発明の特定の態様は特定の請求様式に示されるが、本出願は、本発明のあらゆる請求様式の様々な態様を意図している。例えば、本発明の１つの態様だけが米国特許法（３５．Ｕ．Ｓ．Ｃ．）第１１２条の第６パラグラフの「機能的クレーム（ｍｅａｎｓ−ｐｌｕｓ−ｆｕｎｃｔｉｏｎ ｃｌａｉｍ）」で記載されるが、他の態様が「機能的クレーム」又は、コンピュータ読み取り可能媒体等で具体化される他の様式で記載される。（米国特許法（３５．Ｕ．Ｓ．Ｃ．）第１１２条の第６パラグラフの下で論じられることが意図される任意の請求項は、用語「する手段（ｍｅａｎｓ ｆｏｒ）」で始まる）。従って、本出願は、本発明の他の態様のこのような追加の請求様式を追求するために、出願後に追加の請求項を追加する権利を有するものである。
【関連出願】
【０００１】
本特許出願は、２００９年１１月１２日出願の米国仮出願番号６１／２５０，８３０「共振クロック集積回路」の優先権を主張するものであり、その全ての開示内容は本明細書に組み込まれている。本特許出願は、以下の特許及び出願に記載された技術に関連し、その全ての開示内容は本明細書に組み込まれている。
２００７年５月２３日出願の米国仮出願番号６０／９３１，５８２「プログラム可能な論理デバイスのための共振クロック及び相互接続アーキテクチャ」の優先権を主張する、２００９年１１月１２日出願の米国特許出願番号１２／１２５，００９「複数のクロックネットワークを備えるデジタルデバイスのための共振クロック及び相互接続用のアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１５４「プログラム可能な駆動回路を備えた共振クロック分配ネットワークアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１５８「クロック特性を制御するためのアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１６３「インダクタオーバーヘッドなしで共振クロック分配ネットワークの固有周波数を選択する方法」、
本出願と同時出願の米国特許出願番号１２／９０３，１６６「共振クロック分配ネットワークの固有周波数を調整するためのアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１７２「共振クロック分配ネットワークのシングルステッピングのためのアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１７４「共振クロックネットワークを従来モードで作動させるアーキテクチャ」、
本出願と同時出願の米国特許出願番号１２／９０３，１８８「従来のクロック分配ネットワークのパラメータ変動を追跡するための共振クロック分配ネットワークアーキテクチャ」。
【技術分野】
【０００２】
本開示は、全体的には、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、及びシステムオンチップ（ＳＯＣ）デバイス等の複数のクロックネットワーク及び様々なクロック周波数を有するデジタルデバイスのためのクロック分配ネットワークアーキテクチャに関する。
【背景技術】
【０００３】
同期デジタルシステムにおけるクロック信号のエネルギ効率の良い分配のために共振クロック分配ネットワークが提案されている。このネットワークでは、クロック分配ネットワークの寄生容量と共振させるための１つ又はそれ以上のインダクタを使用してエネルギ効率の良い作動が達成される。極端にジッターの少ないクロック分配は、クロックバッファ数の低減により達成される。更に、極端に少ないスキューは、比較的対称的な全メタル分配ネットワーク設計による分配クロック信号の間で達成される。ネットワーク全体の性能は、動作速度及びネットワークの全インダクタンス、抵抗、サイズ、及びトポロジーで決まり、低抵抗の対称ネットワークでは、適切なインダクタンスで設計される場合、結果的にジッター、スキュー、及びエネルギ消費が低減する。
【０００４】
実際には、デジタルデバイスは、複数のクロック周波数で作動するように指定及び設計される場合が多い。例えば、高性能マイクロプロセッサは、１００ＭＨｚから３ＧＨｚの範囲の複数のクロック周波数で作動するように設計できる。経時的に異なるクロック周波数のクロック信号で作動する技術は一般に周波数スケーリングと呼ばれており、半導体デバイスの消費電力を低減する必要性が動機になっている。デジタル半導体デバイスの消費電力は、各デバイスが各デジタル値の間で切り替わる速度に比例して増大する。性能要件が低くなると、クロック信号の周波数を低下させてこの速度を低下させることができるので、消費電力が低減する。
【０００５】
また、単一の周波数以上でのクロック信号の作動は、デバイス・ビニングとの関連において起こり、換言すれば、製造のばらつきにより同一設計及び機能の他のデバイスよりも高いピーククロック周波数で作動できるプレミアム付きのデバイスの販売である。例えば、「高速の」半導体製造コーナーで作られたマイクロプロセッサ群は、最大３ＧＨｚのクロック周波数で作動可能なマイクロプロセッサを含むことができるが、「標準的な」半導体製造コーナーで作られた同一設計のマイクロプロセッサ群は、最大２ＧＨｚのクロック周波数で作動可能なマイクロプロセッサを含むことができる。同一の設計ではあるが、最初の「高速」群のマイクロプロセッサは高性能なのでかなり高額で販売できる。
【０００６】
複周波数作動に関連する共振クロック分配ネットワーク配置の課題は、一般、これらのネットワークが、共振ネットワークの固有周波数近くを中心にした比較的狭い範囲のクロック周波数に対してその最大効率を達成することである。この狭い範囲外のクロック周波数ではエネルギ効率は著しく低下し、ある程度、共振クロッキングの固有エネルギメリットを上回る場合もある。例えば、目標周波数３ＧＨｚで設計されているマイクロプロセッサを検討すると、このデジタル論理は製造後にピーククロック速度２ＧＨｚを達成できるのみである。マイクロプロセッサの非共振クロックの実施において、クロックネットワークは２ＧＨｚで作動可能であり、消費電力は２ＧＨｚ作動周波数に比例する。しかしながら、共振クロック設計において、共振クロックネットワークが固有周波数３ＧＨｚの代わりに２ＧＨｚで作動する場合、電力消費は、２ＧＨｚの非共振設計の電力消費をはるかに超える場合がある。
【０００７】
過度の電力消費に加えて、共振クロックネットワークがその固有周波数から離れて作動する場合、固有周波数と作動周波数との間の不整合が非常に大きくなるに従って、クロック波形の形状は大きく変形される。極端な場合、製造後のピーククロック周波数が共振クロックネットワークの固有周波数から大きく離れる場合があり、ピーククロック周波数のクロック波形は、クロック素子の作動が不正確になりデバイス全体が不正確になる程度に変形される。
【０００８】
いくつかの直接的ではあるが非現実的な手法で前述の課題を解決することは可能である。１つの方法は、共振クロックネットワークに容量を選択的に導入することで、固有周波数を調整可能にすることである。共振クロックネットワークのエネルギ効率は容量が大きくなるにつれて低減するので、容量の導入により固有周波数を調整すると、低い作動周波数では電力節減が損なわれる。更に、予備容量の面積オーバヘッドは非常に大きい。
【０００９】
固有周波数調整の他の手法は、選択的に結合できる複数の別個のインダクタを直列的又は並列的に組み合わせて配置することである。しかしながら、一般に、複数の別個のインダクタを使用すると、潜在的に面積オーバヘッドが非常に大きくなる。
【００１０】
前述の課題を解決する別の手法は、共振クロック駆動回路を従来（つまり、非共振）モードでも作動可能に設計することである。この手法において、共振クロックネットワークは、従来モードで任意のクロック周波数にて作動できる。しかしながら、これらの駆動回路は一般に、インダクタ及びクロック負荷に対して直列に、スイッチを導入することに依存するので、共振クロックネットワーク全体の抵抗が大きくなり共振モードで作動する場合にはエネルギ効率が低下する。
【００１１】
共振クロック分配ネットワークのためのアーキテクチャは、いくつかの論文に説明され、実験的に評価されてきた。この論文としては、Ｚｉｅｓｌｅｒ Ｃ．他の２００３年８月「２２５ＭＨｚ共振クロックＡＳＩＣチップ」低電力電子回路設計の国際シンポジウム、Ｃｏｏｋｅ Ｍ．他の２００３年８月「エネルギリカバリクロックスキーム及び超低エネルギ用途のフリップフロップ」低電力電子回路設計の国際シンポジウム、Ｄｒａｋｅ Ａ．他の２００４年９月「分配寄生容量を使用した共振クロック」半導体回路ジャーナル、Ｖｏｌ．３９、Ｎｏ．９、Ｃｈｕｅｈ Ｊ．−Ｙ．他の２００６年９月「プログラム可能な駆動回路及び負荷を備える９００ＭＨｚから１．２ＧＨｚの二相共振クロックネットワーク」ＩＥＥＥ２００６カスタム集積回路会議、Ｓａｔｈｅ Ｖ．他の２００７年９月「０．８−１．２ＧＨｚ周波数の調整可能な単相共振クロックＦＩＲフィルタ」ＩＥＥＥ２００７カスタム集積回路会議、Ｃｈａｎ Ｓ．他の２００９年１月「セルブロードバンドエンジンプロセッサ用の共振グローバルクロック分配」ＩＥＥＥ 半導体回路ジャーナル、Ｖｏｌ．４４、Ｎｏ．１を挙げることができる。これら全ての論文において、共振クロック分配ネットワークは単一の固有周波数に限定されている。前述の課題を解決する方法で、共振クロックネットワークを作動させる試みは成されておらず、その方法も提示されていない。
【００１２】
全体としては、本明細書のいくつかの従来又は関連システムの実施例、及びその関連の限定事項は例示的であり排他的でないことが意図されている。既存又は従来システムの他の限定事項は当業者には以下の詳細な説明を読むことで理解できる。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Ｚｉｅｓｌｅｒ Ｃ．他の２００３年８月「２２５ＭＨｚ共振クロックＡＳＩＣチップ」低電力電子回路設計の国際シンポジウム
【非特許文献２】Ｃｏｏｋｅ Ｍ．他の２００３年８月「エネルギリカバリクロックスキーム及び超低エネルギ用途のフリップフロップ」低電力電子回路設計の国際シンポジウム
【非特許文献３】Ｄｒａｋｅ Ａ．他の２００４年９月「分配寄生容量を使用した共振クロック」半導体回路ジャーナル、Ｖｏｌ．３９、Ｎｏ．９
【非特許文献４】Ｃｈｕｅｈ Ｊ．−Ｙ．他の２００６年９月「プログラム可能な駆動回路及び負荷を備える９００ＭＨｚから１．２ＧＨｚの二相共振クロックネットワーク」ＩＥＥＥ２００６カスタム集積回路会議
【非特許文献５】Ｓａｔｈｅ Ｖ．他の２００７年９月「０．８−１．２ＧＨｚ周波数の調整可能な単相共振クロックＦＩＲフィルタ」ＩＥＥＥ２００７カスタム集積回路会議
【非特許文献６】Ｃｈａｎ Ｓ．他の２００９年１月「セルブロードバンドエンジンプロセッサ用の共振グローバルクロック分配」ＩＥＥＥ 半導体回路ジャーナル、Ｖｏｌ．４４、Ｎｏ．１
【発明の概要】
【課題を解決するための手段】
【００１４】
共振クロック分配ネットワークのためのアーキテクチャが提示される。このアーキテクチャにより、選択的にイネーブルされるフリップフロップの導入によって、複数のクロック周波数での共振クロック分配ネットワークのエネルギ効率の良い作動が可能になる。提示されたアーキテクチャは、主として一体化インダクタを有する共振クロックネットワーク設計を目的としており、インダクタのオーバヘッドが出現しない。このようなアーキテクチャは一般に、複数のクロック周波数を有しマイクロプロセッサ、ＡＳＩＣ、及びＳＯＣ等の高性能かつ低電力のクロッキング要件の半導体デバイスに適用可能である。更に、達成可能な性能レベルの応じた半導体デバイスのビニングに適用可能である。
【００１５】
共振モード又は非共振モードで選択的に作動可能なクロック駆動回路が開示され、クロック駆動回路は、クロック駆動回路のクロックノードに電気的に接続され、クロック駆動回路が共振モードで作動することを可能にするように構成された共振素子と、クロックノードに電気的に接続され、基準クロックと制御信号の論理結合である論理入力信号に基づいて、クロック分配ネットワークの基準クロックを受信して伝搬するように構成され、制御信号がアクティブ状態の場合に作動可能である駆動素子と、クロックノードに電気的に接続され、ゲート信号によりゲート制御されるクロッキング素子と、を備え、前記クロック駆動回路は、制御信号及びゲート信号の値に基づいて共振モード又は非共振モードで選択的に作動し、前記クロック駆動回路は、制御信号がアクティブ状態でゲート信号が非アクティブ状態の場合に共振モードで作動し、クロック駆動回路は、共振素子の固有共振周波数に関連する周波数で作動し、クロック駆動回路は、制御信号が非アクティブ状態でゲート信号がアクティブ状態の場合に非共振モードで作動し、クロック駆動回路は、ゲート信号のゲート周波数に関連する周波数で作動する。
【００１６】
上記本発明の概要は、以下の詳細な説明に更に詳細に説明される概念の中から選択された内容を紹介するものである。この概要は、請求項に記載された主題の重要な特徴又は本質的な特徴を特定するようには意図されておらず、又は請求項に記載の主題の範囲を限定することは意図されていない。他の利点及び特徴点は、以下の記載及び請求項から明らかになるはずである。本明細書及び特定の実施例は例示目的に過ぎず本発明の範囲を限定することを意図していないことを理解されたい。
【００１７】
本発明の種々の目的、特徴、及び特性は、当業者であれば全て本明細書の一部である以下の詳細な説明を添付図面及び請求項と併せて検討することで理解できるはずである。
【図面の簡単な説明】
【００１８】
【図１】一般的な共振クロック分配ネットワークのアーキテクチャを示す。
【図２】一般的な集中キャパシタとしてモデル化したクロック負荷を備える共振クロッキングの駆動回路設計を示す。
【図３】クロック負荷に並列に容量を選択的に導入することで固有周波数を調整する手法を示す。
【図４】元のインダクタに対して並列にインダクタンスを選択的に導入することで固有周波数を調整する手法を示す。
【図５】共振クロックネットワークの誘導素子に対して直列にスイッチを導入することで、複数のクロック周波数での作動をサポートする手法を示す。
【図６】複数のクロック周波数での作動のための、提示された共振クロック駆動回路の実施形態を示す。
【図７】複数のクロック周波数での作動のための、提示された共振クロック駆動回路の別の実施形態を示す。
【図８】複数のクロック周波数のための、提示されたクロックゲートの実施形態を示す。
【図９】複数のクロック周波数のための、提示されたフリップフロップの実施形態を示す。
【発明を実施するための形態】
【００１９】
本明細書の表題は便宜上であり、必然的に請求項に記載の発明に影響を与えるものではない。
図面において、同じ参照符号及び何らかの頭文字は、同一の又は類似の構造又は機能をもつ構成要素又は作動を特定して理解及び便宜を容易にするためのものである。
【００２０】
本発明の様々な実施例を以下に説明する。以下の説明は、本実施例を完全に理解するために具体的説明を行う。しかしながら、当業者であれば、本発明は、これらの詳細の大部分がなくても実施できることを理解できるはずである。同様に、当業者であれば、本発明は、本明細書では詳細に記載されていない他の多数の自明な特徴を含み得ることを理解できるはずである。更に、関連のある説明が不必要に曖昧になるのを避ける目的で、特定の公知の構造又は機能は以下には詳細に示されていないし、また説明されていない。
【００２１】
以下に使用される用語は、本発明の特定の実施例の詳細な説明に関連して使用されるとしても、妥当な方法で最大限広く解釈されるべきである。実際には、特定の用語はまさにそのように以下に強調されるが、何らかの制限方法で解釈されることが意図される特定の用語は、詳細な説明の部分ではそのように明白に及び明確に定義されるであろう。
【００２２】
図１は、一般的な半導体デバイスのための共振クロック分配ネットワークアーキテクチャを示す。このネットワークにおいて、バッファ付き分配ネットワークは、基準クロック信号を複数の共振クロック駆動回路へ分配するために使用され、基準クロック信号は、次に全メタルクロック分配ネットワークを横切ってクロック信号を駆動するために使用される。一般に、この全メタルネットワークは、ほぼ対称な接続形態であり、クロック信号を半導体デバイスのクロック素子（例えば、フリップフロップ及びクロックゲート）へ非常に歪みの少ない状態で供給する。各々の共振クロック駆動回路は、駆動回路に現れる負荷の寄生容量と共振させることで、低エネルギ消費で付加的な駆動強度を与えるために使用されるインダクタを含む。
【００２３】
図２は、一般的な共振クロック駆動回路設計を示し、共振クロック駆動回路がサービスする全クロック分配ネットワークの一部が、集中抵抗Ｒに直列に接続された集中キャパシタＣとしてモデル化されている。この駆動回路は、クロック分配ネットワークを駆動するためのプルアップＰＭＯＳ及びプルダウンＮＭＯＳデバイスを備える。ＰＭＯＳデバイスは、クロックノードと電源供給端子との間に接続される。ＮＭＯＳデバイスは、クロックノードとアース端子との間に接続される。両デバイスは基準クロック信号で駆動される。インダクタＬは、クロックノードとクロック信号振幅のほぼ中点での電圧をもつ供給ノードとの間に接続される。例えば、クロック信号が０Ｖと１Ｖとの間を振動する場合、中点供給電圧は約０．５Ｖである。図２の駆動回路において、中点は２つのキャパシタＣｄｄ及びＣｓｓを用いて実現される。キャパシタＣｄｄは、中点と電源供給端子との間に接続される。キャパシタＣｓｓは、中点とアース端子との間に接続される。エネルギ節約を最大にするために、インダクタの値は、おおよそクロックのインダクタ及び寄生容量によって設定されるＬＣタンクが基準クロック信号の周波数にほぼ等しい固有周波数をもつように選択される。
【００２４】
共振クロック駆動回路のエネルギ効率は、様々な設計及び作動パラメータで決まる。共振システムの品質ファクタＱはエネルギ効率の指標である。この係数は、（Ｌ／Ｃ）1/2／Ｒに比例する。一般に、抵抗Ｒを通って寄生クロック負荷Ｃを充放電する電流Ｉに関連するＩ2Ｒ損失により、エネルギ効率はクロック分配ネットワークの抵抗Ｒが大きくなるほど低下する。また、固定の固有周波数に関して、エネルギ効率は容量Ｃが大きくなると抵抗Ｒを流れる電流が増えるので低下する。
【００２５】
共振ＬＣタンクシステムの固有周波数と基準クロック信号の周波数との間の不整合は、共振クロックネットワークのエネルギ効率に影響を与える他の重要な要因である。共振クロック駆動回路を駆動する基準クロックの周波数が共振クロック駆動回路のＬＣタンクの固有周波数から大きく離れると、エネルギ効率は低下する。２つの周波数間の不整合が非常に大きくなる場合、共振クロック駆動回路のエネルギ消費が、過度に非現実的に大きくなる。更に、クロック波形の形状は大きく変形されるので、フリップフロップ又は他のクロック素子をクロック制御するために信頼性をもって使用できない。結果的に、共振クロック駆動回路が効率的に作動するロック周波数範囲は、周波数スケーリングを使用する半導体デバイスが一般にサポートするクロック周波数範囲より狭くなる傾向がある。実際には、周波数スケール調整された半導体デバイスがたまに使用する、広い範囲の作動周波数をサポートするために、共振クロックネットワークは１つ以上の周波数で作動できることが望ましい。
【００２６】
図３は、クロック負荷に並列に容量を選択的に導入して第２の固有周波数をサポートすることで、共振クロックネットワークの作動周波数の範囲を拡大する手法を示す。スイッチＰは、クロックネットワークの寄生容量Ｃに並列にキャパシタＣｐを選択的に接続するために使用される。制御信号ＥＮＰによりスイッチＰがオフになると、クロックノードに現れる全容量はＣであり、共振クロックネットワークの固有周波数ｆ１は１／（ＬＣ）1/2に比例する。スイッチＰがオンになるとクロックノードに現れる全容量はＣ＋Ｃｐに増大し、１／（Ｌ（Ｃ＋Ｃｐ））1/2に比例する低い固有周波数ｆ２がもたらされる。この手法の主な欠点は、付加容量Ｃｐ及びスイッチＰがもたらす抵抗により、ｆ２で作動するとｆ１の場合よりもＱファクタが低下し、結果的に相対的なエネルギ節約が低下する。本手法の別の欠点は、一体化キャパシタを使用して容量Ｃｐを導入するとかなりの面積オーバヘッドにつながる点である。例えば、ｆ２＝ｆ１1/2を得るためには、容量Ｃｐはクロック分配ネットワークの容量Ｃにほぼ等しいことが必要である。
【００２７】
図４は、第２の固有周波数をサポートすることで、共振クロックネットワークの作動周波数の範囲を拡大する別の手法を示す。本手法により、一対のスイッチＰ１及びＰ２を用いて共振クロック駆動回路の元のＬに並列にインダクタＬｐを選択的に導入する。２つのスイッチがオフになると、共振クロックネットワークの全インダクタンスはＬであり、共振クロックネットワークの固有周波数ｆ１は１／（ＬＣ）1/2に比例する。２つのスイッチがオンになると、全インダクタンスはＬＬｐ／（Ｌ＋Ｌｐ）に低下し、１／（（Ｌ＋Ｌｐ）Ｃ）1/2に比例する高い固有周波数ｆ２が生じる。本手法の主たる欠点は、全インダクタンスの低減及びスイッチＰ１及びＰ２により導入される付加的な抵抗により、ｆ２での作動はｆ１の場合に比べてＱファクタが低下し、結果的に相対的なエネルギ節約が低下する。ＧＨｚ周波数で作動するクロックネットワークにおいて、高い作動周波数ｆ２での全抵抗は表皮効果によりｆ１の場合よりも高くなる可能性があることから、このエネルギ節約の低下は悪影響を及ぼす。本手法の別の欠点は、インダクタを使用してインダクタンスＬｐをＬに並行に導入する必要がある点であり、かなりの面積オーバヘッドにつながる。例えば、ｆ２＝ｆ１1/2を得るためには、インダクタンスＬｐは共振クロック駆動回路の元のインダクタンスＬにほぼ等しいことが必要である。
【００２８】
図５は、複数のクロック周波数での作動をサポートする別の手法を示す。この場合、スイッチＴは、共振クロックネットワークの誘導素子に直列に導入される。スイッチＴは、中点供給からインダクタを選択的に切り離すために使用でき、従来（つまり、非共振）モードでクロックネットワークを駆動する選択肢を与える。制御信号ＥＮがスイッチをオンにすると駆動回路は共振モードで作動する。スイッチがオフになると、駆動回路は基準クロックの周波数で従来モードにて作動する。このモードにおいて、クロックネットワークの容量は共振しないので、クロックネットワークは、基準クロックの周波数とＬＣタンクの固有周波数との不整合に関係なく、基準クロックの周波数で作動できる。図５において、スイッチは単一のＮＭＯＳトランジスタとして概念的に示されている。一般に、このスイッチは、ＮＭＯＳ及びＰＭＯＳトランジスタを含む伝送ゲートとして導入できる。
【００２９】
図５に示す手法の主たる利点は、基準クロック信号の周波数で定まる任意の周波数で作動できる点である。しかしながら、この手法の欠点は、スイッチＴが共振クロックネットワークの誘導素子に直列に接続して全抵抗を増加させるので、共振モードで作動する場合、クロックネットワークのエネルギ効率が著しく低下する。
【００３０】
図６は、複数のクロック周波数での共振クロックネットワークの作動を可能にする、提示された手法の実施形態を示す。本実施形態において、制御信号Ｓは、図２の基本共振クロック駆動回路に導入され、基準クロック信号に無関係にクロックノードを選択的にＨＩＧＨレベルに引き上げる。図６において、この機能は、ＡＮＤゲートにより制御信号Ｓと基準クロック信号を結合させることで達成できる。ＡＮＤゲートの出力は共振クロック駆動回路のＮＭＯＳ及びＰＭＯＳデバイスを駆動する。同じ機能をもたらす別の実施形態も可能である。
【００３１】
提示された実施形態は、信号Ｓに加えて、ゲート信号を用いて選択的に無効にできるフリップフロップ構成を含む。図６は、このような代表的なフリップフロップを示し、信号ｇｊでゲート制御される。ゲート信号が非アクティブである限り提示されたフリップフロップは有効であり、この状態はクロック入力の立ち上がり毎に最新の状態にされる。ゲート信号がアクティブである限り提示されたフリップフロップの状態は変わらないままである。また、提示されたフリップフロップの状態は、クロックがＬＯＷの場合は変わらないままである。しかしながら、クロックがＨＩＧＨの場合、提示されたフリップフロップの状態は、ゲート信号がアクティブから非アクティブに遷移したときはすぐに最新の状態にされる。この特性は、複数のクロック周波数で共振クロックネットワークを作動するための提示された手法との関連において、提示されたフリップフロップの作動に重要である。
【００３２】
図６の実施形態では、共振クロックネットワークは固有周波数で共振モードにおいて作動可能である。また、任意の他の周波数で従来モードにおいても作動できる。この特定の実施形態において、信号ＳがＨＩＧＨに設定されゲート信号が非アクティブの場合、共振クロックネットワークは共振モードで作動できる。この場合、高いエネルギ効率及び仕様に適合する大きなクロック波形を得るために、基準クロックの周波数はＬＣタンクシステムの固有周波数に比較的近いことが必要である。
【００３３】
従来モードでは他のクロック周波数で作動する。特に、共振モードから従来モードに遷移する間に、ゲート信号はフリップフロップに記憶されるデータの完全性を保証するために最初にアクティブにされる。その後、信号ＳがＨＩＧＨからＬＯＷに遷移して、クロックノードを供給電圧Ｖｄｄに引き上げる。Ｖｄｄのクロックノードにより、ゲート信号は、アクティブから非アクティブへ、及び元のアクティブへ目標作動周波数で周期的に作動される。アクティブから非アクティブへの各々の遷移に関し、フリップフロップは自身の状態を最新の状態にする。ゲート信号の遷移は、ゲート信号のネットワークは本来クロックネットワークとして作動するので、比較的相対歪みの少ない状態で行う必要がある。一般に、ゲート信号の歪みは、目標クロック周波数での正確な作動を保証するために十分に少ないことが必要である。一般に、ゲート信号は共振クロックネットワークの固有周波数よりも低いクロック周波数で作動するので、ゲート信号上の歪み要件は、共振クロックネットワーク上での要件ほどは厳しくないであろう。
【００３４】
図７は、提示された手法の別の実施形態を示す。本実施形態において、ＮＭＯＳデバイスは、ＰＭＯＳデバイスからの別の基準クロックで駆動できる。更に、ＮＭＯＳ及びＰＭＯＳデバイスのサブセットは、制御信号ＥＮ１、・・・、ＥＮｎを用いて選択的にアクティブにできる。全てのＮＭＯＳ及びＰＭＯＳデバイスは、基準クロック信号とは無関係にクロックノードを供給電圧Ｖｄｄに引き上げるために使用できる信号Ｓで制御される。
【００３５】
図６及び７に示す共振クロック駆動回路の別の実施形態において、制御信号Ｓは、ＯＲゲートを使用して基準クロックと結合できる。この場合、信号ＳがＨＩＧＨに設定されると、クロックノードはＬＯＷに駆動される。この実施形態はフリップフロップの実施形態と組み合わせる必要がある。クロックがＨＩＧＨの場合、状態は変わらないままであるが、クロックがＬＯＷの場合、提示されたフリップフロップの状態は、ゲート信号がアクティブから非アクティブに遷移するとすぐに最新の状態にされる。
【００３６】
図８は、提示された手法で使用可能なクロックゲートデバイスの実施形態を示す。本実施形態において、ゲート信号ｇｊがアクティブ（つまり、ＬＯＷ電圧レベル）の場合、共振クロック信号はクロックゲートデバイス出力に伝搬されず、この場合、出力ポートクロックは共振クロック信号のレベルに無関係にＬＯＷ電圧を示す。ゲート信号ｇｉが非アクティブ（つまり、ＨＩＧＨ電圧レベル）の場合、共振クロックはクロックゲート出力に伝搬され、ゲート信号ｇｊが下降／上昇遷移を行うとすぐにポートクロックをＬＯＷ／ＨＩＧＨに駆動する。共振クロックがＬＯＷ電圧レベルである限り、クロックゲート信号ｇｊのレベルに無関係に、クロックゲート出力はＬＯＷのままである。しかしながら、共振クロックがＨＩＧＨ電圧レベルである限り、ゲート信号ｇｊが下降／上昇遷移を行うとすぐにポートクロックはＬＯＷ／ＨＩＧＨに駆動される。従って、共振クロック信号がＨＩＧＨの場合、クロックゲート信号ｇｊは代替えのクロック信号として使用できる。
【００３７】
図９は、提示された手法で使用可能なフリップフロップデバイスの実施形態を示す。本フリップフロップは、ゲート信号ｇｊを含むように拡張されてきたセット−リセット・トポロジーの適応である。このフリップフロップがゲート制御（つまり、信号ｇｊがＬＯＷ、信号ＥＮがＨＩＧＨ）の場合、クロック信号ＲＣの立ち上がりエッジで自身の状態を最新の状態にする。フリップフロップの状態はクロスカップルを用いた一対のＮＡＮＤゲートに記憶される。詳細には、クロック信号ＲＣがＬＯＷである限り、内部ノードＸＴ及びＸＦはＰＭＯＳデバイスＰ３及びＰ４を介して供給電圧レベルＶｄｄにチャージされる。ＸＴ及びＸＦの両者がＨＩＧＨ電圧レベルの場合、ＮＡＮＤゲートにおいて高い入力値は非結合なので、クロスカップルを用いた一対のＮＡＮＤゲートが記憶する値は影響を及ぼさない。クロック信号ＲＣの立ち上がりエッジにおいて、データ入力値ＤＴに応じて内部ノードＸＴ及びＸＦの一方はＬＯＷ電圧に駆動される。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＸＴはＬＯＷ／ＨＩＧＨに、ＸＦはＨＩＧＨ／ＬＯＷに設定される）。ノードＸＴ及びＸＦの対の逆の値は、出力ＱＴ及びＱＦでの対の逆の値をもたらす。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＱＴはＨＩＧＨ／ＬＯＷ、ＸＦはＬＯＷ／ＨＩＧＨに設定される）。この対の出力値は、クロスカップルトポロジーによって安定様式で一対のＮＡＮＤゲートに記憶される。このフリップフロップがゲート制御（つまり、信号ｇｊはＨＩＧＨ、信号ＥＮはＬＯＷ）される場合、ＰＭＯＳデバイスＰ１及びＰ２は、クロック信号ＲＣのレベルに無関係に、内部ノードＸＴ及びＸＦを供給電圧レベルＶｄｄに保持する。
【００３８】
一般に、共振クロックネットワークが共振モードで作動してクロック信号ＲＣが全てのクロックサイクルでＨＩＧＨからＬＯＷレベルに変化する場合、図９のフリップフロップはイネーブル状態になる（つまり、ゲート信号ｇｊがＬＯＷの場合に）。しかしながら、このフリップフロップは、共振クロックネットワークの固有周波数以外の周波数で作動可能にする別の方式でも作動可能である。この別の手法において、クロック信号ＲＣは安定のままであるが、ゲート信号ｇｊは、フリップフロップの状態を最新の状態にするために使用される。従って、信号ｇｊは、本来、任意の目標クロック周波数で作動可能なクロック信号として使用される。特に、クロック信号ＲＣをＨＩＧＨ電圧レベルに保持することで、内部ノードＸＴ及びＸＦは、ゲート信号ｇｊをＨＩＧＨで駆動してチャージできる。クロック信号ＲＣは、共振クロック駆動回路の制御信号ＳをＬＯＷで駆動することでＨＩＧＨ駆動できる。共振クロック駆動回路の例示的実施形態は、図６及び７に示されている。信号ｇｊがＬＯＷ駆動される場合、データ入力値ＤＴに応じて２つのノードＸＴ及びＸＦの一方はＬＯＷ駆動される。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＸＴはＬＯＷ／ＨＩＧＨに、ＸＦはＨＩＧＨ／ＬＯＷに設定される）。ノードＸＴ及びＸＦの対の逆の値は、出力ＱＴ及びＱＦの対の逆の値をもたらす。（ＤＴがＨＩＧＨ／ＬＯＷの場合、ＱＴはＨＩＧＨ／ＬＯＷに、ＸＦはＬＯＷ／ＨＩＧＨに設定される）。この対の出力値は、クロスカップルトポロジーによって安定様式で一対のＮＡＮＤゲートに記憶される。
【００３９】
図９のフリップフロップの別の実施形態も可能である。例えば、このフリップフロップは、スキャン及びセット／リセット機能を含むように直接的な方法で拡張できる。
【００４０】
最も一般的な別の実施形態において、図９のフリップフロップは、ゲート信号ｇｊ及びクロック入力ＲＣを含むことができる。クロック入力ＲＣがいくつかの所定の固定値（ＨＩＧＨ又はＬＯＷ）のままの場合、ゲート信号ｇｊの予め定められた遷移（ＨＩＧＨからＬＯＷ、又はＬＯＷからＨＩＧＨ）を行うことでフリップフロップの状態を最新の状態にできる。
【００４１】
文脈が明白に別の解釈を要求しない場合、明細書及び請求項全体もわたって、単語「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」等は、排他的又は網羅的意味とは対照的に、包括的な意味と解釈すべきである（つまり、言うまでもなく、「含むが限定しない」）。本明細書で使用する場合、用語「接続する（ｃｏｎｎｅｃｔｅｄ）」、「結合する（ｃｏｕｐｌｅｄ）」、又はその何らかの変形は、２つ又はそれ以上の構成要素間の直接的又は間接的な何らかの接続又は結合を意味する。このような構成要素間の接続又は結合は、物理的、倫理的、又はこれらの組み合わせとすることができる。更に、用語「この中の（ｈｅｒｅｉｎ）」、（以上の（ａｂｏｖｅ）」、「以下の（ｂｅｌｏｗ）」、及び同趣旨の単語は、本出願で使用する場合、本出願の一部の特定の箇所ではなく本出願全体を参照する。文脈が許す場合、前述の詳細な説明の単数又は複数を使用する単語は、同様に複数又は単数をそれぞれ含む。２つ又はそれ以上の要素リストに関して、単語「又は（ｏｒ）」は、以下の単語の解釈をカバーする。つまり、リスト中の任意の要素、リスト中の全ての要素、及びリスト中の要素の任意の組み合わせである。
【００４２】
前述の本発明の実施例の詳細な説明は、網羅的であること又は発明を前述の明確な形式に限定することが意図されていない。本発明の特定の実施例が例示目的で説明されるが、当業者であれば理解できるように、本発明の範疇で様々の均等な変更形態が可能である。本出願ではプロセス又はブロックは所定の順番で示されているが、別の実施例では異なる順番のステップを有するルーチンを実行でき、又は異なる順番のブロックを有するシステムを用いることができる。一部のプロセス又はブロックを削除、移動、追加、細分、結合、及び／又は変更して、代替手段又は準結合手段を提供することができる。また、プロセス又はブロックは、時には順番に実行されるように示されるが、これらのプロセス又はブロックは、並列に実行又は実施されること又は別の時間に実行されることが意図されている。更に、本明細書で言及する何らかの特定の数は例示である。別の実施例では別の値又は範囲が可能であることを理解されたい。
【００４３】
また、本明細書の様々な説明及び教示は、前述のシステム以外のシステムにも適用可能である。前述の様々な実施例の構成要素及び作動は、組み合わせて本発明の別の実施例を提供できる。
【００４４】
添付の出願書類に記載したものを含む前述の任意の特許及び出願、及び他の参考文献は、参照により本明細書に組み込まれている。
【００４５】
前述の及び他の変更は、本発明に対して前述の詳細な説明を考慮して行うことができる。前述の詳細な説明は、本発明の特定の実施例及び意図された最良の形態を説明するが、いかに詳細にテキストに記載されようが、本発明は多くの方法で実施できる。システムの詳細は、特定の実施ではかなり変わり得るが、依然として本明細書に開示される発明に包含される。前述のように、本発明の特定の特徴又は態様を説明する際に用いる特定の技術用語は、技術用語が本明細書において、技術用語が関連する本発明の何らかの特性、特徴、態様に対して限定的であると再定義されることを暗示すると考えてはいけない。一般に、添付の請求項に使用する用語は、前述の詳細な説明でこの用語が明確に定義されない限り、本発明を本明細書の特定の実施例に限定すると解釈すべきではない。従って、本発明の実際の範囲は、開示された実施例だけでなく、各請求項の下で本発明を実施又は実行する均等な全てのやり方を包含する。
【００４６】
本発明の特定の態様は特定の請求様式に示されるが、本出願は、本発明のあらゆる請求様式の様々な態様を意図している。例えば、本発明の１つの態様だけが米国特許法（３５．Ｕ．Ｓ．Ｃ．）第１１２条の第６パラグラフの「機能的クレーム（ｍｅａｎｓ−ｐｌｕｓ−ｆｕｎｃｔｉｏｎ ｃｌａｉｍ）」で記載されるが、他の態様が「機能的クレーム」又は、コンピュータ読み取り可能媒体等で具体化される他の様式で記載される。（米国特許法（３５．Ｕ．Ｓ．Ｃ．）第１１２条の第６パラグラフの下で論じられることが意図される任意の請求項は、用語「する手段（ｍｅａｎｓ ｆｏｒ）」で始まる）。従って、本出願は、本発明の他の態様のこのような追加の請求様式を追求するために、出願後に追加の請求項を追加する権利を有するものである。
【特許請求の範囲】
【請求項１】
共振モード又は非共振モードで選択的に作動可能なクロック駆動回路において、
前記クロック駆動回路のクロックノードに電気的に接続され、前記クロック駆動回路が共振モードで作動することを可能にするように構成された共振素子と、
前記クロックノードに電気的に接続され、基準クロックと制御信号の論理結合である論理入力信号に基づいて、クロック分配ネットワークの基準クロックを受信して伝搬するように構成され、制御信号がアクティブ状態の場合に作動可能である駆動素子と、
前記クロックノードに電気的に接続され、ゲート信号によりゲート制御されるクロッキング素子と、
を備え、
前記クロック駆動回路は、制御信号及びゲート信号の値に基づいて共振モード又は非共振モードで選択的に作動し、
前記クロック駆動回路は、前記制御信号がアクティブ状態で前記ゲート信号が非アクティブ状態の場合に共振モードで作動し、前記クロック駆動回路は、共振素子の固有共振周波数に関連する周波数で作動し、
前記クロック駆動回路は、前記制御信号が非アクティブ状態で前記ゲート信号がアクティブ状態の場合に非共振モードで作動し、前記クロック駆動回路は、前記ゲート信号のゲート周波数に関連する周波数で作動する、
ようになったクロック駆動回路。
【請求項１】
共振モード又は非共振モードで選択的に作動可能なクロック駆動回路において、
前記クロック駆動回路のクロックノードに電気的に接続され、前記クロック駆動回路が共振モードで作動することを可能にするように構成された共振素子と、
前記クロックノードに電気的に接続され、基準クロックと制御信号の論理結合である論理入力信号に基づいて、クロック分配ネットワークの基準クロックを受信して伝搬するように構成され、制御信号がアクティブ状態の場合に作動可能である駆動素子と、
前記クロックノードに電気的に接続され、ゲート信号によりゲート制御されるクロッキング素子と、
を備え、
前記クロック駆動回路は、制御信号及びゲート信号の値に基づいて共振モード又は非共振モードで選択的に作動し、
前記クロック駆動回路は、前記制御信号がアクティブ状態で前記ゲート信号が非アクティブ状態の場合に共振モードで作動し、前記クロック駆動回路は、共振素子の固有共振周波数に関連する周波数で作動し、
前記クロック駆動回路は、前記制御信号が非アクティブ状態で前記ゲート信号がアクティブ状態の場合に非共振モードで作動し、前記クロック駆動回路は、前記ゲート信号のゲート周波数に関連する周波数で作動する、
ようになったクロック駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２０１３−５０７８８７（Ｐ２０１３−５０７８８７Ａ）
【公表日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１２−５３４３０５（Ｐ２０１２−５３４３０５）
【出願日】平成２２年１０月１２日（２０１０．１０．１２）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５２３９７
【国際公開番号】ＷＯ２０１１／０４６９８１
【国際公開日】平成２３年４月２１日（２０１１．４．２１）
【出願人】（５０９３２３１６３）サイクロス セミコンダクター， インコーポレイテッド (5)
【氏名又は名称原語表記】ＣＹＣＬＯＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ， ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２２年１０月１２日（２０１０．１０．１２）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５２３９７
【国際公開番号】ＷＯ２０１１／０４６９８１
【国際公開日】平成２３年４月２１日（２０１１．４．２１）
【出願人】（５０９３２３１６３）サイクロス セミコンダクター， インコーポレイテッド (5)
【氏名又は名称原語表記】ＣＹＣＬＯＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]