半導体デバイスのための反射防止コーティング及びそのための方法
本発明の一実施例に従って、半導体デバイス（２００）は、半導体デバイスの基板（２２６）の上側表面上に配置される誘電性材料の第１の層（２０８）、及び誘電性材料の上側表面上に配置される金属の第１の非導電性層（２０６）を含む。誘電性材料の第１の層と金属の第１の非導電性層は、金属の第１の非導電性層が受ける電磁放射に対する光学トラップとして機能する。特定の実施例において、半導体デバイスは更に、金属の第１の非導電性層の上側表面上に配置される誘電性材料の第２の層、及び誘電性材料の第２の層の上側表面上に配置される金属の第２の非導電性層を含み得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的に半導体デバイスに関し、更に特定して言えば、半導体デバイスのための反射防止コーティング及びそのための方法に関連する。
【背景技術】
【０００２】
（背景）
半導体デバイスは、デバイスの特定の領域に入射する電磁放射と相互作用するように設計され得る。このような半導体デバイスの１つは空間光変調器であり、これは、反射、屈折、又は回折など、一般に認められている１つ又はそれ以上の光学原理の作用により、入射する放射の経路を変更する（ｒｅｄｉｒｅｃｔ）ように機能する。残念なことに、そのようなデバイスの多くにおいて、物理的ギャップ、望ましくない回折、散乱効果、又は他の現象により、入射する放射の幾らかが、所望の方式で経路変更されないことがある。このような放射は「迷放射（ｓｔｒａｙ ｒａｄｉａｔｉｏｎ）」であると考えられる。この迷放射は、この放射を吸収するメカニズムが存在しない場合、システム全体の性能を低下させ得る。
【０００３】
迷放射によって性能が低下し得る空間光変調器の一例は、デジタル・マイクロミラー・デバイス（ＤＭＤ）である。種々の光通信及び／又は投射ディスプレイ・システムにおいて用いられ得るＤＭＤは、マイクロミラーのアレイを含み、マイクロミラーは、アクティブ「オン」状態と「オフ」状態との間で旋回（ｐｉｖｏｔ）することにより、光学信号又は光ビームの少なくとも一部を選択的に通信させる。マイクロミラーを旋回させるため、各マイクロミラーは、マイクロミラーの動きを制御するＣＭＯＳ基板にヒンジ接続されるように取り付けられる。困ったことに、マイクロミラーが「オフ」状態にあるとき、光学的に反射性であり得るＣＭＯＳ基板は露出される。光がＤＭＤのマイクロミラー間を通過すると、その光は基板の表面によって反射され得、そのＤＭＤに基づくディスプレイ・システムにおいて達成され得るコントラスト比を制限する迷放射となる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＤＭＤ及び他の空間光変調器の構造を構成するＣＭＯＳ基板の反射性を低減させる試みで、種々の方法が用いられてきている。これまでに用いられているこのような方法の１つは、経路変更作用に関与する表面とは異なる面上に物理的に位置する、半導体デバイスの或る領域に、反射防止及び／又は吸収性コーティングを付けることである。しかし、これらのコーティングは、複雑な材料を必要とする可能性があり、実現し得る最も良好なシステム性能を提供するための、対象の周波数範囲内で充分に吸収しない可能性があるという点で制約がある。また、これらのコーティングには、光学又は電気的性能の問題のため、基板上方のパターニングを必要とするものがある。
【課題を解決するための手段】
【０００５】
（概要）
本発明の一実施例に従って、半導体デバイスは、半導体デバイスの基板の上側表面上に配置される、誘電性材料の第１の層と、誘電性材料の上側表面上に配置される、金属の第１の非導電性層とを含む。誘電性材料の第１の層と金属の第１の非導電性層は、金属の第１の非導電性層に入射する電磁放射に対する光学トラップ（ｔｒａｐ）として機能する。特定の実施例において、半導体デバイスは、金属の第１の非導電性層の上側表面上に配置される、誘電性材料の第２の層と、誘電性材料の第２の層の上側表面上に配置される、金属の第２の非導電性層を更に含み得る。
【０００６】
本発明の幾つかの実施例の技術的利点は、下にある層から反射される電磁放射のレベルが一層低い、半導体デバイスを含む。このように構成された空間光変調器は、従来の半導体デバイスを用いて作られたシステムと比較して、改良されたコントラスト比を有するシステムとなり得る。従来の半導体デバイスとは異なり、本発明の一実施例に従った半導体デバイスは、デバイスの基板の反射性を低減させるため、誘電性材料の薄い層と金属の非常に薄い層とを含む光学トラップを用いる。このため、電磁放射がデバイスの基板によって受信されるとき、この放射は、そのデバイスによって生成される光学信号又は光ビームにおいて可視となり得る望ましくない反射となるのではなく、金属及び誘電性材料の薄い層によって少なくとも部分的に捕捉される。
【０００７】
本発明の幾つかの実施例の別の技術的利点は、通常の半導体製造材料及び手法を用いて適用され得る、半導体デバイスのための反射防止コーティングを含む。これらの材料は、特殊な取扱い方式を殆ど必要とせず、その結果の半導体デバイスのコストを低減させるのに役立つ。特定の実施例において、誘電体及び薄い金属膜は、誘電体と薄い金属との組み合わせのためにパターニングを必要とすることなく蒸着される場合もある。これらの材料は環境の問題を生じさせることもない。また、これらの材料は当業界で周知であり、結果として生じるデバイスにおけるこれらの材料の性質はよく理解されている。
【０００８】
本発明の幾つかの実施例の更に別の技術的利点は、異なる領域の電磁スペクトルに対する、本発明の反射防止コーティングの応答性を調整する能力を含む。或る対象の電磁周波数範囲を与えられたとすると、特定の実施例は、一貫した、反復光学干渉モデルを用いて所望の周波数範囲を選択的に吸収するため、誘電体及び薄い金属膜の膜厚を最適化することができる。
【０００９】
本発明の他の技術的利点は、以下の図面、明細書、及び特許請求の範囲から当業者には直ちに明らかとなるであろう。また、特定の利点をこれまで列挙してきたが、様々な実施例が、列挙した利点の全て、幾つかを含んでいてもよく、或いは全く含んでいなくてもよい。
【実施例】
【００１０】
（実施例の詳細な説明）
本発明に従って、半導体デバイスに用いるための反射防止コーティング及びそのための方法が提供される。通常、反射防止コーティングは、基板の上側表面上に配置される誘電性材料の第１の層、及び誘電性材料の上側表面上に配置される金属の第１の非導電性層を含む。誘電性材料の第１の層と金属の第１の非導電性層は、デバイスに入射する電磁放射に対する光学トラップとして機能する。このような反射防止コーティングは、デバイスの性能に対する迷放射の影響を低減させるため、空間光変調器、可変回折格子、液晶光バルブ、デジタル・マイクロミラー・デバイス又は他の半導体デバイスなどの半導体デバイスにおいて用いられ得る。このようなデバイスの一例は、図１に図示するデジタル・マイクロミラー・デバイス（ＤＭＤ）１００である。
【００１１】
本発明の特定の実施例に従って、図１は、デジタル・マイクロミラー・デバイス１００の一部の斜視図を図示する。ＤＭＤ１００は、下にある基板の反射性を低減させ、ＤＭＤのコントラストを改善するため、ＤＭＤの基板の上に極薄金属コーティングを用いる。特定の実施例において、この極薄金属コーティングは、アルミニウム又はアルミニウム酸化物を含む。
【００１２】
図１に図示するように、ＤＭＤ１００は、傾斜する数十万個のアレイのマイクロミラー１０４を含む微小電気機械スイッチング（ＭＥＭＳ）デバイスを含む。この例では、各マイクロミラー１０４は、ほぼ１３．７ミクロン四方の寸法であり、隣接するマイクロミラー間にほぼ１ミクロンの間隙を有する。幾つかの例において、各マイクロミラーは、１３ミクロン四方より小さな寸法であってもよい。他の例において、各マイクロミラーは、ほぼ１７ミクロン四方の寸法であってもよい。また、各マイクロミラー１０４は、プラス又はマイナス１０度まで傾斜して、アクティブ「オン」状態又はアクティブ「オフ」状態を生成することができる。他の例では、各マイクロミラー１０４は、アクティブ「オン」状態又は「オフ」状態のために、プラス又はマイナス１２度傾斜してもよい。
【００１３】
本実施例において、各マイクロミラー１０４は、アクティブ「オン」状態と「オフ」状態との間で遷移して、光学信号又は光ビームの少なくとも一部を選択的に伝達する。マイクロミラー１０４を傾斜させるため、各マイクロミラー１０４は、ヒンジ・ポスト１０８上に搭載される１つ又はそれ以上のヒンジ１１６に取り付けられ、相補型金属酸化物半導体（ＣＭＯＳ）基板１０２上方のエア・ギャップによって間隔が空けられる。この例では、マイクロミラー１０４は、ヨーク１０６が導電性コンジット（ｃｏｎｄｕｉｔｓ）１１０に接触するまで、正又は負の方向に傾斜する。この例ではヨーク１０６を含むが、他の例ではヨーク１０６を省いてもよい。そのような例では、マイクロミラー１０４は、マイクロミラー１０４がミラー・ストップ（明示せず）に接触するまで、正又は負の方向に傾斜する。
【００１４】
この特定の例において、電極１１２及び導電性コンジット１１０は、酸化物層１０３から外側に配置される導電性層１２０内に形成される。導電性層１２０は、例えば、アルミニウム合金又は他の適切な導電性材料を含み得る。酸化物層１０３は、ＣＭＯＳ基板１０２を電極１１２及び導電性コンジット１１０から絶縁するように機能する。
【００１５】
導電性層１２０はバイアス電圧を受け、バイアス電圧は、電極１１２、マイクロミラー１０４、及び／又はヨーク１０６間に形成される静電力の生成に少なくとも部分的に貢献する。この特定の例において、このバイアス電圧は定常状態電圧を含む。つまり、導電性層１２０に印加されるバイアス電圧は、ＤＭＤ１００が動作する間、実質的に一定のままである。この例において、このバイアス電圧は約２６ボルトを含む。この例では２６ボルトのバイアス電圧を用いるが、この開示の範囲から逸脱することなく、他のバイアス電圧を用いることもできる。
【００１６】
この特定の例において、ＣＭＯＳ基板１０２は、ＤＭＤ１００に関連する制御回路を含む。この制御回路は、電極１１２、マイクロミラー１０４、及び／又はヨーク１０６間の静電力の生成に少なくとも部分的に貢献することが可能な、任意のハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせを含み得る。ＣＭＯＳ基板１０２に関連する制御回路は、プロセッサ（明示せず）から受けたデータに少なくとも部分的に基づいて、マイクロミラー１０４を「オン」状態と「オフ」状態との間で選択的に遷移させるように機能する。
【００１７】
この特定の例において、マイクロミラー１０４ａは、アクティブ「オン」状態に位置し、一方、マイクロミラー１０４ｂは、アクティブ「オフ」状態に位置する。制御回路は、特定のマイクロミラー１０４に関連する電極１１２の少なくとも１つに制御電圧を選択的に印加することによって、マイクロミラー１０４を「オン」状態と「オフ」状態との間で遷移させる。例えば、マイクロミラー１０４ｂをアクティブ「オン」状態に遷移させるには、制御回路は、電極１１２ｂから制御電圧を取り除き、電極１１２ａに制御電圧を印加する。図１は、特定のＤＭＤデバイスを図示しているが、図１及びそれに関連する記載は、単に例示の目的で提供されているのであって、決して本開示の範囲を制限すると解釈すべきではない。むしろ、本発明の教示は、ＤＭＤ基板又は任意の他の半導体デバイスで反射される光の量を低減させるために用いることができることを理解されたい。
【００１８】
上述のように、マイクロミラー１０４が「オフ」状態にあるとき、ミラーの傾斜によりマイクロミラーの下のＣＭＯＳ基板１０２の覆いがなくなるため、ＣＭＯＳ基板１０２は露出され得る。従来のＤＭＤでは、これは、ＤＭＤによって生成される光学信号又は画像の画素間に見える望ましくない反射となり得る。しかし、ＤＭＤ１００は、ＣＭＯＳ基板１０２からの望ましくない迷光反射を低減させるため、ＣＭＯＳ基板１０２の上側表面上に薄膜構造（明示せず）を含む光学トラップを特徴として備えている。この薄膜光学トラップは、図２を参照することによって、さらによく理解されるであろう。
【００１９】
図２は、本発明の特定の実施例に従ったＤＭＤ２００の一部の断面図を図示する。図２に示すように、ＤＭＤ２００は、マイクロミラー２０２、ヒンジ２０４、及びＣＭＯＳ基板２２６を含む。これまでに説明した実施例と同様に、各マイクロミラー２０２は、アクティブ「オン」状態と「オフ」状態との間で遷移して、光学信号又は光ビームの少なくとも一部を選択的に伝達する。マイクロミラー２０２を傾斜させるため、各マイクロミラー２０２は、基板２２６上にエア・ギャップによって間隔が空けられて搭載される、１つ又はそれ以上のヒンジ２０４に取り付けられる。
【００２０】
全般的に、基板２２６は、ＤＭＤ２００に関連する制御回路を含む、金属及び誘電性材料の多数の層を含む。この制御回路は、プロセッサ（明示せず）から受けたデータに少なくとも部分的に基づいて、マイクロミラー２０２を「オン」状態と「オフ」状態との間で選択的に遷移させるために用いられる静電力の生成に少なくとも部分的に貢献することが可能な、任意のハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせを含み得る。
【００２１】
図２に図示するように、基板２２６は、それぞれ「金属２」及び「金属３」としても知られる、金属層２２２及び２１２を含む。図２には図示していないが、これらの層の下は付加的な金属層「金属１」である。金属層２２２及び２１２の各々は、Ｔｉ／ＴｉＮの下部層とＡｒｃ−ＴｉＮと呼ぶＴｉＮの上部層とに結合される。そのため、金属層２２２はＴｉ／ＴｉＮ層２２４とＡｒｃ−ＴｉＮ層２２０の間に積層され、金属層２１２はＴｉ／ＴｉＮ層２１４とＡｒｃ−ＴｉＮ層２１０の間に積層される。「金属２」と「金属３」及びそれらの関連するＴｉ／ＴｉＮ及びＡｒｃ−ＴｉＮ構造の間は、それぞれ、「金属２」及び「金属３」を互いに電気的に絶縁させるように機能するＴＥＯＳ酸化物及びＨＤＰ酸化物を含む、誘電体層２１６及び２１８である。もちろん、この特定の構造的配置及びこれらの特定の材料は、単に例示の目的で提示されている。当業者であれば理解されるであろうが、デジタル・マイクロミラー・デバイスの基板は、本発明の教示から逸脱することなく他の構造又は構成材料を含み得る。
【００２２】
ＤＭＤのＣＭＯＳ基板の表面は、ＤＭＤのＣＭＯＳ基板の一部を含む高反射性金属及び誘電性材料の多数の層を有するため、典型的に光学的に反射性を有する。この反射性の低減を促進するため、基板２２６は、薄い金属層２０６及び誘電体層２０８を更に含み、これらは共に、ＣＭＯＳ基板２２６の上側表面上の光学トラップとして機能する。マイクロミラー２０２が「オフ」状態に傾斜するとき、可視光などの電磁放射はこれらのミラー間を通過し得る。この放射は、マイクロミラー２０２間を薄い金属層２０６及び誘電体層２０８を介して通過し、その後、Ａｒｃ−ＴｉＮ層２１０の上側表面で反射される。層２０６及び２０８がない従来のＤＭＤデバイスでは、この迷放射は、その後マイクロミラー２０２間に反射して戻る、望ましくない可視アーティファクトを生成する。しかし、本発明の教示に従ったＤＭＤ（又は他の半導体デバイス）では、本明細書に記載の付加的な層の存在により、薄膜構造の境界内及び境界での破壊的光学干渉が提供される。前記破壊的干渉は、前記層を有さないデバイスに比べ、基板によって反射される光の強度を弱めるように機能する。本発明の特定の実施例は、薄い金属層２０６の最上面上に、制御されたキャップ酸化物層を更に含んでいてもよい。
【００２３】
全般的に、半導体製造に用いるのに適する任意の金属は、本発明の薄い金属層（又は膜）に用いられ得る。当業者であれば既知であるように、このような薄い金属膜は、標準の室温環境に晒されると、自動酸化のため酸素及び他の元素を取り込み得る。従って、薄い金属層は、純金属、又は１つ又はそれ以上の自身の酸化物と混合された金属を含み得る。他の金属（又は金属／金属酸化物混合物）も本発明に用いるのに適しているが、特定の実施例では、薄い金属層は、アルミニウム又はアルミニウム酸化物を含む。本発明の金属薄膜は、これらに限定されないが、スパッタリング、蒸着、陰極アーク蒸着、及びプラズマ化学気相成長を含む、任意の適切な物理又は化学気相成長手法によって蒸着され得る。
【００２４】
本発明の誘電性材料は、半導体製造に用いるのに適する任意の誘電性材料を含み得る。本発明の特定の実施例は、向上した反射防止特性のため、酸化物など、ダーク暗誘電体（ｄａｒｋ ｄｉｅｌｅｃｔｒｉｃｓ）を用い得る。適切な誘電体の一例は二酸化シリコンである。誘電性材料は、任意の適切な誘電体蒸着手法を用いて蒸着され得る。このような適切な蒸着手法は、これらに限らないが、スパッタリング、化学気相成長、プラズマ化学気相成長、及びスピン・コーティングを含む。
【００２５】
超薄金属膜の核生成及び成長は、かなり長い間、研究対象の領域となっている。当業者であれば理解されるであろうが、金属膜の光学的及び電気的特性は、パーコレーション閾値として知られる或る膜厚までその金属膜が成長するまでバルク金属の特性を達成しない。パーコレーション閾値より下で、金属膜は、酸化剤への露出によって対応する金属酸化物に変換され得る隔離された金属のアイランドを含む。当業者であれば理解されるように、非常に似通った光学特性を有する膜は、蒸着条件を制御することによって安定して生成され得る。スパッタリング・システムなどにおいて、パーコレーション閾値を下回る膜厚を維持するために特に重要なことは、蒸着時間が非常に短いことである。
【００２６】
金属及び誘電体層の最適な膜厚は、選択された誘電性材料及び金属の光学特性に依存する。一般に、これらの層の最適な膜厚は薄膜の光学干渉モデルを用いて決定され得、この光学干渉モデルでは、一貫した、膜厚の反復最適化が、最適化までの対象の入射角及び電磁周波数に対して成される。ネブラスカ州リンカンのＪ．Ａ．Ｗｏｏｌｌａｍ Ｃｏｍｐａｎｙ，Ｉｎｃによって公開されたＷＶＡＳＥ３２ソフトウェアを含む、当業界で通常既知である種々のコンピュータ・モデリング・プログラムが、このような最適化を行うために用いられ得る。他の実施例では他の入射角が対象となり得るが、特定の実施例において、最適化までの対象の入射角は２６度である。これも当業者であれば理解されるであろうが、誘電性材料の最適な膜厚は、選択された誘電性材料の誘電率によって更に制約され得る。
【００２７】
この情報を念頭において、本発明の薄膜は、全般的に、金属の連続的な薄膜にわたってゼロとパーコレーション閾値との間の任意の適切な厚みを有する。例えば、本発明の特定の実施例では、金属第１の薄い層は約５オングストロームから約１２０オングストロームの厚みを有し得、誘電性材料の第１の層は約１５０オングストロームから約１０００オングストロームの厚みを有し得る。
【００２８】
本発明の特定の実施例において、誘電性材料及び金属の付加的な層（図示せず）が、誘電体層２０８及び薄い金属層２０６の最上面上に更に蒸着されてもよい。その結果、金属及び誘電性材料の交互の層の薄膜積層となり、これは、その結果のＤＭＤベースのディスプレイ・システムのコントラストを更に改善し得る。金属及び誘電性材料のこれらの任意の付加的な層がある場合、これらは金属の第１の層及び誘電体の第１の層と同等の厚みを有し得る。
【００２９】
上述の厚みは、バルク材料の導電性及び光学的性質に要求される厚みよりも実質的に薄い。実際、これらの厚みとして、金属／金属酸化物膜の導電率は、典型的にバルク金属の導電率の最大でも０．０００１倍である。このため、本発明の薄い金属膜は、基板の上側表面全面を覆う場合でも、半導体又は他のデバイスの電気的性能を損なう（例えば、基板の表面上で短絡を引き起こす）ことなく、半導体又は他のデバイスに用いられ得る。また、特定の実施例において、本発明の光学トラップは、豊富で、容易に入手でき、当業者であれば周知である特性を有する、半導体製造において既に用いられている材料を用いて製造され得る。さらに、特定の実施例において、薄膜構造の多数の層は、単一のフォトリソグラフィ工程においてパターニングされてもよく、これにより製造プロセスが簡素化される。
【００３０】
本発明の教示に従って半導体デバイスを製造する方法のフローチャートを図３に図示する。図３に示すように、フローチャート３００はブロック３０１で開始する。ブロック３０２で、半導体デバイスのＣＭＯＳ基板が形成される。製造される半導体デバイスに因って、ＣＭＯＳ基板は、種々の異なる構造内に配置される種々の異なる材料を含み得、これらはすべて本発明の教示の範囲に含まれる。ブロック３０２でＣＭＯＳ基板が形成された後、ブロック３０３で誘電性材料の第１の層が基板の上側表面上に蒸着される。上述のように、これは、酸化物に限らないが、酸化物を含む、半導体製造に用いるのに適する任意の誘電性材料を含み得る。その後、ブロック３０４で、アルミニウムなどの第１の薄い金属層が、スパッタリング又は何からの他の物理気相成長又は化学気相成長手法を介して、誘電性材料の第１の層の最上面上に蒸着される。
【００３１】
本発明の特定の実施例において、反射性を更に低減させるため、金属及び誘電性材料の付加的な層がＣＭＯＳ基板の上に蒸着されてもよい。このため、ブロック３０５で、既に蒸着されたものの最上面上に付加的な金属及び誘電体層を蒸着するかどうかについて決定が成される。付加的な層が所望される場合、ブロック３０６で前の金属の薄い層の上に付加的な誘電性材料の層が蒸着され、ブロック３０７の付加的な金属の薄い層が続く。この工程は、所望の数の層がＣＭＯＳ基板上に蒸着されるまで繰り返される。
【００３２】
最終的に、所望の数の金属層及び誘電体層がＣＭＯＳ基板上に蒸着されると、ブロック３０８で、光学的に制御されたキャップ酸化物層が金属の最後の薄い層の上側表面上に蒸着され、その後、ブロック３０９でプロセスが終了する。
【００３３】
上述の例では、デジタル・マイクロミラー・デバイスにおける反射防止コーティングの利用を説明したが、本発明の反射防止コーティングは、デジタル・マイクロミラー・デバイスに限定されないことを理解されたい。むしろ、本発明の反射防止コーティングは、特に、空間光変調器、可変回折格子、液晶光バルブ、及びデジタル・マイクロミラー・デバイスを含む、迷放射の影響を低減することが望ましい任意の半導体デバイスにおいて用いるのに適している。
【００３４】
同様に、本発明の方法及び装置の特定の実施例を、添付の図面に図示し、前述の詳細な説明において説明してきたが、本発明は、開示した実施例に限定されず、本発明の範囲から逸脱することなく、種々の再配置、変更、及び置換が可能であることを理解されたい。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の特定の実施例に従った、例示の半導体デバイスの一部の斜視図を図示する。
【図２】図２は、本発明の特定の実施例に従った、図１の半導体デバイスの一部の断面図を図示する。
【図３】図３は、本発明の特定の実施例に従って、半導体デバイス基板を形成する方法のフローチャートを図示する。
【技術分野】
【０００１】
本発明は、全般的に半導体デバイスに関し、更に特定して言えば、半導体デバイスのための反射防止コーティング及びそのための方法に関連する。
【背景技術】
【０００２】
（背景）
半導体デバイスは、デバイスの特定の領域に入射する電磁放射と相互作用するように設計され得る。このような半導体デバイスの１つは空間光変調器であり、これは、反射、屈折、又は回折など、一般に認められている１つ又はそれ以上の光学原理の作用により、入射する放射の経路を変更する（ｒｅｄｉｒｅｃｔ）ように機能する。残念なことに、そのようなデバイスの多くにおいて、物理的ギャップ、望ましくない回折、散乱効果、又は他の現象により、入射する放射の幾らかが、所望の方式で経路変更されないことがある。このような放射は「迷放射（ｓｔｒａｙ ｒａｄｉａｔｉｏｎ）」であると考えられる。この迷放射は、この放射を吸収するメカニズムが存在しない場合、システム全体の性能を低下させ得る。
【０００３】
迷放射によって性能が低下し得る空間光変調器の一例は、デジタル・マイクロミラー・デバイス（ＤＭＤ）である。種々の光通信及び／又は投射ディスプレイ・システムにおいて用いられ得るＤＭＤは、マイクロミラーのアレイを含み、マイクロミラーは、アクティブ「オン」状態と「オフ」状態との間で旋回（ｐｉｖｏｔ）することにより、光学信号又は光ビームの少なくとも一部を選択的に通信させる。マイクロミラーを旋回させるため、各マイクロミラーは、マイクロミラーの動きを制御するＣＭＯＳ基板にヒンジ接続されるように取り付けられる。困ったことに、マイクロミラーが「オフ」状態にあるとき、光学的に反射性であり得るＣＭＯＳ基板は露出される。光がＤＭＤのマイクロミラー間を通過すると、その光は基板の表面によって反射され得、そのＤＭＤに基づくディスプレイ・システムにおいて達成され得るコントラスト比を制限する迷放射となる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＤＭＤ及び他の空間光変調器の構造を構成するＣＭＯＳ基板の反射性を低減させる試みで、種々の方法が用いられてきている。これまでに用いられているこのような方法の１つは、経路変更作用に関与する表面とは異なる面上に物理的に位置する、半導体デバイスの或る領域に、反射防止及び／又は吸収性コーティングを付けることである。しかし、これらのコーティングは、複雑な材料を必要とする可能性があり、実現し得る最も良好なシステム性能を提供するための、対象の周波数範囲内で充分に吸収しない可能性があるという点で制約がある。また、これらのコーティングには、光学又は電気的性能の問題のため、基板上方のパターニングを必要とするものがある。
【課題を解決するための手段】
【０００５】
（概要）
本発明の一実施例に従って、半導体デバイスは、半導体デバイスの基板の上側表面上に配置される、誘電性材料の第１の層と、誘電性材料の上側表面上に配置される、金属の第１の非導電性層とを含む。誘電性材料の第１の層と金属の第１の非導電性層は、金属の第１の非導電性層に入射する電磁放射に対する光学トラップ（ｔｒａｐ）として機能する。特定の実施例において、半導体デバイスは、金属の第１の非導電性層の上側表面上に配置される、誘電性材料の第２の層と、誘電性材料の第２の層の上側表面上に配置される、金属の第２の非導電性層を更に含み得る。
【０００６】
本発明の幾つかの実施例の技術的利点は、下にある層から反射される電磁放射のレベルが一層低い、半導体デバイスを含む。このように構成された空間光変調器は、従来の半導体デバイスを用いて作られたシステムと比較して、改良されたコントラスト比を有するシステムとなり得る。従来の半導体デバイスとは異なり、本発明の一実施例に従った半導体デバイスは、デバイスの基板の反射性を低減させるため、誘電性材料の薄い層と金属の非常に薄い層とを含む光学トラップを用いる。このため、電磁放射がデバイスの基板によって受信されるとき、この放射は、そのデバイスによって生成される光学信号又は光ビームにおいて可視となり得る望ましくない反射となるのではなく、金属及び誘電性材料の薄い層によって少なくとも部分的に捕捉される。
【０００７】
本発明の幾つかの実施例の別の技術的利点は、通常の半導体製造材料及び手法を用いて適用され得る、半導体デバイスのための反射防止コーティングを含む。これらの材料は、特殊な取扱い方式を殆ど必要とせず、その結果の半導体デバイスのコストを低減させるのに役立つ。特定の実施例において、誘電体及び薄い金属膜は、誘電体と薄い金属との組み合わせのためにパターニングを必要とすることなく蒸着される場合もある。これらの材料は環境の問題を生じさせることもない。また、これらの材料は当業界で周知であり、結果として生じるデバイスにおけるこれらの材料の性質はよく理解されている。
【０００８】
本発明の幾つかの実施例の更に別の技術的利点は、異なる領域の電磁スペクトルに対する、本発明の反射防止コーティングの応答性を調整する能力を含む。或る対象の電磁周波数範囲を与えられたとすると、特定の実施例は、一貫した、反復光学干渉モデルを用いて所望の周波数範囲を選択的に吸収するため、誘電体及び薄い金属膜の膜厚を最適化することができる。
【０００９】
本発明の他の技術的利点は、以下の図面、明細書、及び特許請求の範囲から当業者には直ちに明らかとなるであろう。また、特定の利点をこれまで列挙してきたが、様々な実施例が、列挙した利点の全て、幾つかを含んでいてもよく、或いは全く含んでいなくてもよい。
【実施例】
【００１０】
（実施例の詳細な説明）
本発明に従って、半導体デバイスに用いるための反射防止コーティング及びそのための方法が提供される。通常、反射防止コーティングは、基板の上側表面上に配置される誘電性材料の第１の層、及び誘電性材料の上側表面上に配置される金属の第１の非導電性層を含む。誘電性材料の第１の層と金属の第１の非導電性層は、デバイスに入射する電磁放射に対する光学トラップとして機能する。このような反射防止コーティングは、デバイスの性能に対する迷放射の影響を低減させるため、空間光変調器、可変回折格子、液晶光バルブ、デジタル・マイクロミラー・デバイス又は他の半導体デバイスなどの半導体デバイスにおいて用いられ得る。このようなデバイスの一例は、図１に図示するデジタル・マイクロミラー・デバイス（ＤＭＤ）１００である。
【００１１】
本発明の特定の実施例に従って、図１は、デジタル・マイクロミラー・デバイス１００の一部の斜視図を図示する。ＤＭＤ１００は、下にある基板の反射性を低減させ、ＤＭＤのコントラストを改善するため、ＤＭＤの基板の上に極薄金属コーティングを用いる。特定の実施例において、この極薄金属コーティングは、アルミニウム又はアルミニウム酸化物を含む。
【００１２】
図１に図示するように、ＤＭＤ１００は、傾斜する数十万個のアレイのマイクロミラー１０４を含む微小電気機械スイッチング（ＭＥＭＳ）デバイスを含む。この例では、各マイクロミラー１０４は、ほぼ１３．７ミクロン四方の寸法であり、隣接するマイクロミラー間にほぼ１ミクロンの間隙を有する。幾つかの例において、各マイクロミラーは、１３ミクロン四方より小さな寸法であってもよい。他の例において、各マイクロミラーは、ほぼ１７ミクロン四方の寸法であってもよい。また、各マイクロミラー１０４は、プラス又はマイナス１０度まで傾斜して、アクティブ「オン」状態又はアクティブ「オフ」状態を生成することができる。他の例では、各マイクロミラー１０４は、アクティブ「オン」状態又は「オフ」状態のために、プラス又はマイナス１２度傾斜してもよい。
【００１３】
本実施例において、各マイクロミラー１０４は、アクティブ「オン」状態と「オフ」状態との間で遷移して、光学信号又は光ビームの少なくとも一部を選択的に伝達する。マイクロミラー１０４を傾斜させるため、各マイクロミラー１０４は、ヒンジ・ポスト１０８上に搭載される１つ又はそれ以上のヒンジ１１６に取り付けられ、相補型金属酸化物半導体（ＣＭＯＳ）基板１０２上方のエア・ギャップによって間隔が空けられる。この例では、マイクロミラー１０４は、ヨーク１０６が導電性コンジット（ｃｏｎｄｕｉｔｓ）１１０に接触するまで、正又は負の方向に傾斜する。この例ではヨーク１０６を含むが、他の例ではヨーク１０６を省いてもよい。そのような例では、マイクロミラー１０４は、マイクロミラー１０４がミラー・ストップ（明示せず）に接触するまで、正又は負の方向に傾斜する。
【００１４】
この特定の例において、電極１１２及び導電性コンジット１１０は、酸化物層１０３から外側に配置される導電性層１２０内に形成される。導電性層１２０は、例えば、アルミニウム合金又は他の適切な導電性材料を含み得る。酸化物層１０３は、ＣＭＯＳ基板１０２を電極１１２及び導電性コンジット１１０から絶縁するように機能する。
【００１５】
導電性層１２０はバイアス電圧を受け、バイアス電圧は、電極１１２、マイクロミラー１０４、及び／又はヨーク１０６間に形成される静電力の生成に少なくとも部分的に貢献する。この特定の例において、このバイアス電圧は定常状態電圧を含む。つまり、導電性層１２０に印加されるバイアス電圧は、ＤＭＤ１００が動作する間、実質的に一定のままである。この例において、このバイアス電圧は約２６ボルトを含む。この例では２６ボルトのバイアス電圧を用いるが、この開示の範囲から逸脱することなく、他のバイアス電圧を用いることもできる。
【００１６】
この特定の例において、ＣＭＯＳ基板１０２は、ＤＭＤ１００に関連する制御回路を含む。この制御回路は、電極１１２、マイクロミラー１０４、及び／又はヨーク１０６間の静電力の生成に少なくとも部分的に貢献することが可能な、任意のハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせを含み得る。ＣＭＯＳ基板１０２に関連する制御回路は、プロセッサ（明示せず）から受けたデータに少なくとも部分的に基づいて、マイクロミラー１０４を「オン」状態と「オフ」状態との間で選択的に遷移させるように機能する。
【００１７】
この特定の例において、マイクロミラー１０４ａは、アクティブ「オン」状態に位置し、一方、マイクロミラー１０４ｂは、アクティブ「オフ」状態に位置する。制御回路は、特定のマイクロミラー１０４に関連する電極１１２の少なくとも１つに制御電圧を選択的に印加することによって、マイクロミラー１０４を「オン」状態と「オフ」状態との間で遷移させる。例えば、マイクロミラー１０４ｂをアクティブ「オン」状態に遷移させるには、制御回路は、電極１１２ｂから制御電圧を取り除き、電極１１２ａに制御電圧を印加する。図１は、特定のＤＭＤデバイスを図示しているが、図１及びそれに関連する記載は、単に例示の目的で提供されているのであって、決して本開示の範囲を制限すると解釈すべきではない。むしろ、本発明の教示は、ＤＭＤ基板又は任意の他の半導体デバイスで反射される光の量を低減させるために用いることができることを理解されたい。
【００１８】
上述のように、マイクロミラー１０４が「オフ」状態にあるとき、ミラーの傾斜によりマイクロミラーの下のＣＭＯＳ基板１０２の覆いがなくなるため、ＣＭＯＳ基板１０２は露出され得る。従来のＤＭＤでは、これは、ＤＭＤによって生成される光学信号又は画像の画素間に見える望ましくない反射となり得る。しかし、ＤＭＤ１００は、ＣＭＯＳ基板１０２からの望ましくない迷光反射を低減させるため、ＣＭＯＳ基板１０２の上側表面上に薄膜構造（明示せず）を含む光学トラップを特徴として備えている。この薄膜光学トラップは、図２を参照することによって、さらによく理解されるであろう。
【００１９】
図２は、本発明の特定の実施例に従ったＤＭＤ２００の一部の断面図を図示する。図２に示すように、ＤＭＤ２００は、マイクロミラー２０２、ヒンジ２０４、及びＣＭＯＳ基板２２６を含む。これまでに説明した実施例と同様に、各マイクロミラー２０２は、アクティブ「オン」状態と「オフ」状態との間で遷移して、光学信号又は光ビームの少なくとも一部を選択的に伝達する。マイクロミラー２０２を傾斜させるため、各マイクロミラー２０２は、基板２２６上にエア・ギャップによって間隔が空けられて搭載される、１つ又はそれ以上のヒンジ２０４に取り付けられる。
【００２０】
全般的に、基板２２６は、ＤＭＤ２００に関連する制御回路を含む、金属及び誘電性材料の多数の層を含む。この制御回路は、プロセッサ（明示せず）から受けたデータに少なくとも部分的に基づいて、マイクロミラー２０２を「オン」状態と「オフ」状態との間で選択的に遷移させるために用いられる静電力の生成に少なくとも部分的に貢献することが可能な、任意のハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせを含み得る。
【００２１】
図２に図示するように、基板２２６は、それぞれ「金属２」及び「金属３」としても知られる、金属層２２２及び２１２を含む。図２には図示していないが、これらの層の下は付加的な金属層「金属１」である。金属層２２２及び２１２の各々は、Ｔｉ／ＴｉＮの下部層とＡｒｃ−ＴｉＮと呼ぶＴｉＮの上部層とに結合される。そのため、金属層２２２はＴｉ／ＴｉＮ層２２４とＡｒｃ−ＴｉＮ層２２０の間に積層され、金属層２１２はＴｉ／ＴｉＮ層２１４とＡｒｃ−ＴｉＮ層２１０の間に積層される。「金属２」と「金属３」及びそれらの関連するＴｉ／ＴｉＮ及びＡｒｃ−ＴｉＮ構造の間は、それぞれ、「金属２」及び「金属３」を互いに電気的に絶縁させるように機能するＴＥＯＳ酸化物及びＨＤＰ酸化物を含む、誘電体層２１６及び２１８である。もちろん、この特定の構造的配置及びこれらの特定の材料は、単に例示の目的で提示されている。当業者であれば理解されるであろうが、デジタル・マイクロミラー・デバイスの基板は、本発明の教示から逸脱することなく他の構造又は構成材料を含み得る。
【００２２】
ＤＭＤのＣＭＯＳ基板の表面は、ＤＭＤのＣＭＯＳ基板の一部を含む高反射性金属及び誘電性材料の多数の層を有するため、典型的に光学的に反射性を有する。この反射性の低減を促進するため、基板２２６は、薄い金属層２０６及び誘電体層２０８を更に含み、これらは共に、ＣＭＯＳ基板２２６の上側表面上の光学トラップとして機能する。マイクロミラー２０２が「オフ」状態に傾斜するとき、可視光などの電磁放射はこれらのミラー間を通過し得る。この放射は、マイクロミラー２０２間を薄い金属層２０６及び誘電体層２０８を介して通過し、その後、Ａｒｃ−ＴｉＮ層２１０の上側表面で反射される。層２０６及び２０８がない従来のＤＭＤデバイスでは、この迷放射は、その後マイクロミラー２０２間に反射して戻る、望ましくない可視アーティファクトを生成する。しかし、本発明の教示に従ったＤＭＤ（又は他の半導体デバイス）では、本明細書に記載の付加的な層の存在により、薄膜構造の境界内及び境界での破壊的光学干渉が提供される。前記破壊的干渉は、前記層を有さないデバイスに比べ、基板によって反射される光の強度を弱めるように機能する。本発明の特定の実施例は、薄い金属層２０６の最上面上に、制御されたキャップ酸化物層を更に含んでいてもよい。
【００２３】
全般的に、半導体製造に用いるのに適する任意の金属は、本発明の薄い金属層（又は膜）に用いられ得る。当業者であれば既知であるように、このような薄い金属膜は、標準の室温環境に晒されると、自動酸化のため酸素及び他の元素を取り込み得る。従って、薄い金属層は、純金属、又は１つ又はそれ以上の自身の酸化物と混合された金属を含み得る。他の金属（又は金属／金属酸化物混合物）も本発明に用いるのに適しているが、特定の実施例では、薄い金属層は、アルミニウム又はアルミニウム酸化物を含む。本発明の金属薄膜は、これらに限定されないが、スパッタリング、蒸着、陰極アーク蒸着、及びプラズマ化学気相成長を含む、任意の適切な物理又は化学気相成長手法によって蒸着され得る。
【００２４】
本発明の誘電性材料は、半導体製造に用いるのに適する任意の誘電性材料を含み得る。本発明の特定の実施例は、向上した反射防止特性のため、酸化物など、ダーク暗誘電体（ｄａｒｋ ｄｉｅｌｅｃｔｒｉｃｓ）を用い得る。適切な誘電体の一例は二酸化シリコンである。誘電性材料は、任意の適切な誘電体蒸着手法を用いて蒸着され得る。このような適切な蒸着手法は、これらに限らないが、スパッタリング、化学気相成長、プラズマ化学気相成長、及びスピン・コーティングを含む。
【００２５】
超薄金属膜の核生成及び成長は、かなり長い間、研究対象の領域となっている。当業者であれば理解されるであろうが、金属膜の光学的及び電気的特性は、パーコレーション閾値として知られる或る膜厚までその金属膜が成長するまでバルク金属の特性を達成しない。パーコレーション閾値より下で、金属膜は、酸化剤への露出によって対応する金属酸化物に変換され得る隔離された金属のアイランドを含む。当業者であれば理解されるように、非常に似通った光学特性を有する膜は、蒸着条件を制御することによって安定して生成され得る。スパッタリング・システムなどにおいて、パーコレーション閾値を下回る膜厚を維持するために特に重要なことは、蒸着時間が非常に短いことである。
【００２６】
金属及び誘電体層の最適な膜厚は、選択された誘電性材料及び金属の光学特性に依存する。一般に、これらの層の最適な膜厚は薄膜の光学干渉モデルを用いて決定され得、この光学干渉モデルでは、一貫した、膜厚の反復最適化が、最適化までの対象の入射角及び電磁周波数に対して成される。ネブラスカ州リンカンのＪ．Ａ．Ｗｏｏｌｌａｍ Ｃｏｍｐａｎｙ，Ｉｎｃによって公開されたＷＶＡＳＥ３２ソフトウェアを含む、当業界で通常既知である種々のコンピュータ・モデリング・プログラムが、このような最適化を行うために用いられ得る。他の実施例では他の入射角が対象となり得るが、特定の実施例において、最適化までの対象の入射角は２６度である。これも当業者であれば理解されるであろうが、誘電性材料の最適な膜厚は、選択された誘電性材料の誘電率によって更に制約され得る。
【００２７】
この情報を念頭において、本発明の薄膜は、全般的に、金属の連続的な薄膜にわたってゼロとパーコレーション閾値との間の任意の適切な厚みを有する。例えば、本発明の特定の実施例では、金属第１の薄い層は約５オングストロームから約１２０オングストロームの厚みを有し得、誘電性材料の第１の層は約１５０オングストロームから約１０００オングストロームの厚みを有し得る。
【００２８】
本発明の特定の実施例において、誘電性材料及び金属の付加的な層（図示せず）が、誘電体層２０８及び薄い金属層２０６の最上面上に更に蒸着されてもよい。その結果、金属及び誘電性材料の交互の層の薄膜積層となり、これは、その結果のＤＭＤベースのディスプレイ・システムのコントラストを更に改善し得る。金属及び誘電性材料のこれらの任意の付加的な層がある場合、これらは金属の第１の層及び誘電体の第１の層と同等の厚みを有し得る。
【００２９】
上述の厚みは、バルク材料の導電性及び光学的性質に要求される厚みよりも実質的に薄い。実際、これらの厚みとして、金属／金属酸化物膜の導電率は、典型的にバルク金属の導電率の最大でも０．０００１倍である。このため、本発明の薄い金属膜は、基板の上側表面全面を覆う場合でも、半導体又は他のデバイスの電気的性能を損なう（例えば、基板の表面上で短絡を引き起こす）ことなく、半導体又は他のデバイスに用いられ得る。また、特定の実施例において、本発明の光学トラップは、豊富で、容易に入手でき、当業者であれば周知である特性を有する、半導体製造において既に用いられている材料を用いて製造され得る。さらに、特定の実施例において、薄膜構造の多数の層は、単一のフォトリソグラフィ工程においてパターニングされてもよく、これにより製造プロセスが簡素化される。
【００３０】
本発明の教示に従って半導体デバイスを製造する方法のフローチャートを図３に図示する。図３に示すように、フローチャート３００はブロック３０１で開始する。ブロック３０２で、半導体デバイスのＣＭＯＳ基板が形成される。製造される半導体デバイスに因って、ＣＭＯＳ基板は、種々の異なる構造内に配置される種々の異なる材料を含み得、これらはすべて本発明の教示の範囲に含まれる。ブロック３０２でＣＭＯＳ基板が形成された後、ブロック３０３で誘電性材料の第１の層が基板の上側表面上に蒸着される。上述のように、これは、酸化物に限らないが、酸化物を含む、半導体製造に用いるのに適する任意の誘電性材料を含み得る。その後、ブロック３０４で、アルミニウムなどの第１の薄い金属層が、スパッタリング又は何からの他の物理気相成長又は化学気相成長手法を介して、誘電性材料の第１の層の最上面上に蒸着される。
【００３１】
本発明の特定の実施例において、反射性を更に低減させるため、金属及び誘電性材料の付加的な層がＣＭＯＳ基板の上に蒸着されてもよい。このため、ブロック３０５で、既に蒸着されたものの最上面上に付加的な金属及び誘電体層を蒸着するかどうかについて決定が成される。付加的な層が所望される場合、ブロック３０６で前の金属の薄い層の上に付加的な誘電性材料の層が蒸着され、ブロック３０７の付加的な金属の薄い層が続く。この工程は、所望の数の層がＣＭＯＳ基板上に蒸着されるまで繰り返される。
【００３２】
最終的に、所望の数の金属層及び誘電体層がＣＭＯＳ基板上に蒸着されると、ブロック３０８で、光学的に制御されたキャップ酸化物層が金属の最後の薄い層の上側表面上に蒸着され、その後、ブロック３０９でプロセスが終了する。
【００３３】
上述の例では、デジタル・マイクロミラー・デバイスにおける反射防止コーティングの利用を説明したが、本発明の反射防止コーティングは、デジタル・マイクロミラー・デバイスに限定されないことを理解されたい。むしろ、本発明の反射防止コーティングは、特に、空間光変調器、可変回折格子、液晶光バルブ、及びデジタル・マイクロミラー・デバイスを含む、迷放射の影響を低減することが望ましい任意の半導体デバイスにおいて用いるのに適している。
【００３４】
同様に、本発明の方法及び装置の特定の実施例を、添付の図面に図示し、前述の詳細な説明において説明してきたが、本発明は、開示した実施例に限定されず、本発明の範囲から逸脱することなく、種々の再配置、変更、及び置換が可能であることを理解されたい。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の特定の実施例に従った、例示の半導体デバイスの一部の斜視図を図示する。
【図２】図２は、本発明の特定の実施例に従った、図１の半導体デバイスの一部の断面図を図示する。
【図３】図３は、本発明の特定の実施例に従って、半導体デバイス基板を形成する方法のフローチャートを図示する。
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
半導体デバイスの基板の上側表面上に配置される誘電性材料の第１の層、及び
誘電性材料の上側表面上に配置される金属の第１の非導電性層を含み、
誘電性材料の第１の層と金属の第１の非導電性層が、金属の第１の非導電性層に入射する電磁放射に対する光学トラップ（ｔｒａｐ）として機能する、半導体デバイス。
【請求項２】
低反射性基板を有するデジタル・マイクロミラー・デバイスの形式の、請求項１に記載のデバイスであって、基板の上方にアパーチャーを形成する第１及び第２のマイクロミラーを更に含み、
前記誘電性材料の第１の層は、基板の上側表面上に配置される酸化物の層を含み、
前記金属の第１の非導電性層は、前記酸化物の上側表面上に配置されるアルミニウムの非導電性層を含み、
該酸化物の層及びアルミニウムの非導電性層が、アパーチャーを介して前記金属の非導電性層が受ける電磁放射に対する光学トラップとして機能する、デバイス。
【請求項３】
請求項２に記載のデバイスであって、前記酸化物の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、アルミニウムの層が約５オングストロームから約１２０オングストロームの厚みを有する、デバイス。
【請求項４】
請求項１に記載のデバイスであって、前記金属の第１の非導電性層が、その金属の薄膜のパーコレーション閾値より薄い厚みを有する、デバイス。
【請求項５】
請求項１から４のいずれかに記載のデバイスであって、
前記金属の第１の非導電性層の上側表面上に配置される誘電性材料の第２の層、及び
該第２の層又は誘電性材料の上側表面上に配置される金属の第２の非導電性層を更に有する、デバイス。
【請求項６】
請求項５に記載のデバイスであって、前記誘電性材料の第２の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、前記金属の第２の非導電性層が約５オングストロームから約１２０オングストロームの厚みを有する、デバイス。
【請求項７】
半導体デバイス内の迷放射（ｓｔｒａｙ ｒａｄｉａｔｉｏｎ）を低減させるための方法であって、
誘電性材料の第１の層の上側表面上に配置される金属の第１の非導電層を介して電磁放射を通過させ、誘電性材料の第１の層は、半導体デバイスの基板の上側表面上に配置されており、
前記誘電性材料の第１の層を介して電磁放射を通過させ、
基板の上側表面で電磁放射を反射させ、更に
前記金属の第１の非導電層から戻って通過させられる電磁放射の量を少なくとも部分的に低減させる
ことを含む方法。
【請求項８】
請求項７に記載の方法であって、半導体デバイスはデジタル・マイクロミラー・デバイスを含み、前記誘電性材料は酸化物を含み、前記金属はアルミニウム又はアルミニウム酸化物を含み、更に、半導体デバイスの基板の上方に位置する第１のマイクロミラー及び第２のマイクロミラーによって形成されるアパーチャーを介して、電磁放射を通過させることを含む、方法。
【請求項９】
請求項８に記載の方法であって、前記誘電性材料の第１の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、前記金属の第１の非導電層が約５オングストロームから約１２０オングストロームの厚みを有する、方法。
【請求項１０】
請求項７から９のいずれかに記載の方法であって、半導体デバイスが、前記金属の第１の非導電層の上側表面上の誘電性材料の第２の層、及び該誘電性材料の第２の層の上側表面上の金属の第２の非導電層を更に含み、更に、
該金属の第２の非導電層を介して電磁放射を通過させ、
前記誘電性材料の第２の層を介して電磁放射を通過させ、更に
前記金属の第２の非導電層から戻って通過させられる電磁放射の量を少なくとも部分的に低減させる
ことを含む方法。
【請求項１１】
請求項１０に記載の方法であって、前記誘電性材料の第２の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、
前記金属の第２の非導電層が約５オングストロームから約１２０オングストロームの厚みを有する、方法。
【請求項１】
半導体デバイスであって、
半導体デバイスの基板の上側表面上に配置される誘電性材料の第１の層、及び
誘電性材料の上側表面上に配置される金属の第１の非導電性層を含み、
誘電性材料の第１の層と金属の第１の非導電性層が、金属の第１の非導電性層に入射する電磁放射に対する光学トラップ（ｔｒａｐ）として機能する、半導体デバイス。
【請求項２】
低反射性基板を有するデジタル・マイクロミラー・デバイスの形式の、請求項１に記載のデバイスであって、基板の上方にアパーチャーを形成する第１及び第２のマイクロミラーを更に含み、
前記誘電性材料の第１の層は、基板の上側表面上に配置される酸化物の層を含み、
前記金属の第１の非導電性層は、前記酸化物の上側表面上に配置されるアルミニウムの非導電性層を含み、
該酸化物の層及びアルミニウムの非導電性層が、アパーチャーを介して前記金属の非導電性層が受ける電磁放射に対する光学トラップとして機能する、デバイス。
【請求項３】
請求項２に記載のデバイスであって、前記酸化物の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、アルミニウムの層が約５オングストロームから約１２０オングストロームの厚みを有する、デバイス。
【請求項４】
請求項１に記載のデバイスであって、前記金属の第１の非導電性層が、その金属の薄膜のパーコレーション閾値より薄い厚みを有する、デバイス。
【請求項５】
請求項１から４のいずれかに記載のデバイスであって、
前記金属の第１の非導電性層の上側表面上に配置される誘電性材料の第２の層、及び
該第２の層又は誘電性材料の上側表面上に配置される金属の第２の非導電性層を更に有する、デバイス。
【請求項６】
請求項５に記載のデバイスであって、前記誘電性材料の第２の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、前記金属の第２の非導電性層が約５オングストロームから約１２０オングストロームの厚みを有する、デバイス。
【請求項７】
半導体デバイス内の迷放射（ｓｔｒａｙ ｒａｄｉａｔｉｏｎ）を低減させるための方法であって、
誘電性材料の第１の層の上側表面上に配置される金属の第１の非導電層を介して電磁放射を通過させ、誘電性材料の第１の層は、半導体デバイスの基板の上側表面上に配置されており、
前記誘電性材料の第１の層を介して電磁放射を通過させ、
基板の上側表面で電磁放射を反射させ、更に
前記金属の第１の非導電層から戻って通過させられる電磁放射の量を少なくとも部分的に低減させる
ことを含む方法。
【請求項８】
請求項７に記載の方法であって、半導体デバイスはデジタル・マイクロミラー・デバイスを含み、前記誘電性材料は酸化物を含み、前記金属はアルミニウム又はアルミニウム酸化物を含み、更に、半導体デバイスの基板の上方に位置する第１のマイクロミラー及び第２のマイクロミラーによって形成されるアパーチャーを介して、電磁放射を通過させることを含む、方法。
【請求項９】
請求項８に記載の方法であって、前記誘電性材料の第１の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、前記金属の第１の非導電層が約５オングストロームから約１２０オングストロームの厚みを有する、方法。
【請求項１０】
請求項７から９のいずれかに記載の方法であって、半導体デバイスが、前記金属の第１の非導電層の上側表面上の誘電性材料の第２の層、及び該誘電性材料の第２の層の上側表面上の金属の第２の非導電層を更に含み、更に、
該金属の第２の非導電層を介して電磁放射を通過させ、
前記誘電性材料の第２の層を介して電磁放射を通過させ、更に
前記金属の第２の非導電層から戻って通過させられる電磁放射の量を少なくとも部分的に低減させる
ことを含む方法。
【請求項１１】
請求項１０に記載の方法であって、前記誘電性材料の第２の層が約１５０オングストロームから約１０００オングストロームの厚みを有し、
前記金属の第２の非導電層が約５オングストロームから約１２０オングストロームの厚みを有する、方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公表番号】特表２００８−５３６１６２（Ｐ２００８−５３６１６２Ａ）
【公表日】平成２０年９月４日（２００８．９．４）
【国際特許分類】
【出願番号】特願２００８−５０２０２６（Ｐ２００８−５０２０２６）
【出願日】平成１８年３月１５日（２００６．３．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００６／００９４１６
【国際公開番号】ＷＯ２００６／０９９５１２
【国際公開日】平成１８年９月２１日（２００６．９．２１）
【出願人】（５０１２２９５２８）テキサス インスツルメンツ インコーポレイテッド (111)
【Ｆターム（参考）】
【公表日】平成２０年９月４日（２００８．９．４）
【国際特許分類】
【出願日】平成１８年３月１５日（２００６．３．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００６／００９４１６
【国際公開番号】ＷＯ２００６／０９９５１２
【国際公開日】平成１８年９月２１日（２００６．９．２１）
【出願人】（５０１２２９５２８）テキサス インスツルメンツ インコーポレイテッド (111)
【Ｆターム（参考）】
[ Back to top ]