半導体装置およびその製造方法
【課題】成膜工程における半導体ウェハの反り量を低減し、搬送ミスやウェハ割れを低減することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造法は、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１を準備する工程と、基板１の一方表面１ａおよび他方表面１ｂにめっき法により導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成する工程とを備えている。
【解決手段】半導体装置の製造法は、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１を準備する工程と、基板１の一方表面１ａおよび他方表面１ｂにめっき法により導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成する工程とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にめっき法により導電層が形成された半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子の裏面電極は、半導体ウェハ全面に形成されている。また、裏面電極は、複数の電極材料からなる多層構造になっている。たとえば、ＩＧＢＴの場合、裏面電極には接続に必要なはんだ付け性を満足するために、一般的にＡｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｕ（金）からなる多層構造の表面処理が施されている。
【０００３】
近年、ＩＧＢＴなどのパワー半導体素子においては、電力損失を低減させるため、基板厚さが薄厚化されている。これにより電気的な特性の向上が図られている。基板厚さは、１００μｍ以下にまで薄厚化する方向で技術開発が進んでいる。しかし、裏面電極は、一般的に高温で金属膜を形成する乾式成膜法で形成されているため、裏面電極と基板との線膨張係数の差による半導体ウェハ（基板）の反りが問題となる。半導体ウェハの反り量は、基板厚さが薄厚化するにつれて顕著となる。半導体ウェハの反りは、搬送ミスやウェハ割れを誘発する。また、半導体ウェハの反りは、テバイス特性を低下させる。
【０００４】
たとえば特開２００６−５９９２９号公報（特許文献１）には、基板厚さが１００μｍ程度の半導体ウェハの反りを抑制する半導体装置の製造方法が記載されている。この公報には、スパッタ法で裏面電極を形成する際にウェハ温度を１１０℃〜１５０℃に保持することでウェハ反り量を４ｍｍ以内にすることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５９９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特開２００６−５９９２９号公報の製造方法では、ウェハ温度が１１０℃〜１５０℃の範囲において適用できる半導体ウェハの厚さは９０μｍから１１０μｍであり、半導体ウェハのＮｉ膜の膜厚は０．６μｍから０．８μｍである。さらに、スパッタ法は蒸着法に比べ成膜の際の温度が低いためウェハ反りを大幅に低減できるが、半導体ウェハが４ｍｍ程度は反ってしまうため搬送ミスやウェハ割れが発生する懸念がある。
【０００７】
本発明は、上記課題を鑑みてなされたものであり、その目的は、成膜工程における半導体ウェハの反り量を低減し、搬送ミスやウェハ割れを低減することができる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造法は、互いに対向する一方表面および他方表面を有する基板を準備する工程と、基板の一方表面および他方表面にめっき法により導電層を形成する工程とを備えている。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、基板の一方表面および他方表面にめっき法により導電層を形成するので、一方表面および他方表面で反りが相殺されるためウェハ反りを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図６】本発明の実施の形態２における半導体装置の製造方法の一工程を示す概略断面図である。
【図７】本発明の実施の形態３における半導体装置の製造方法の一工程を示す概略断面図である。
【図８】比較例の半導体装置の製造方法の一工程を示す概略断面図である。
【図９】本発明の実施の形態１における半導体装置の半導体チップの概略断面図である。
【図１０】本発明の実施の形態１における半導体装置の概略断面図である。
【図１１】本発明の実施の形態２および３における半導体装置の概略断面図である。
【図１２】本発明の実施の形態１における半導体装置に形成された半導体素子の概略断面図である。
【図１３】本発明の実施の形態２および３における半導体装置に形成された半導体素子の概略断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に、本発明の実施の形態１の半導体装置の製造方法について説明する。
【００１２】
図１を参照して、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１は、Ｓｉ（シリコン）を主原料とした半導体ウェハから準備される。基板１の他方表面１ｂ側には図１２に示す半導体素子（たとえばＩＧＢＴ）が形成される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。金属層２は電極および配線となる。なお、金属層２は、ＡｌまたはＣｕを主成分として形成されてもよい。
【００１３】
次に、基板１の他方表面１ｂにマスキングが行われる。マスキング方法としては、たとえば、マスキングテープ、あるいはフォトレジストによる方法が用いられる。本実施の形態では、基板１の他方表面１ｂ側の金属層２上にレジスト３が形成されてマスキングが行われる。なお、基板１の他方表面１ｂの端部１ｄ（端辺から内側に１〜２ｍｍの領域）上の金属層２にはマスキングが行われない。
【００１４】
次に、めっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去される。これにより、金属層２の液ぬれ性が確保される。
【００１５】
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃの保護を可能にするため、エッチング液にはＳｉ酸化膜の除去が可能なフッ酸、酸性フッ化アンモンなどのフッ素系の液が使用される。たとえば、２質量％で酸性フッ化アンモンを含むエッチング液が使用される場合、液温２０℃、処理時間１分でのエッチング処理により、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化皮膜および基板１の側面１ｃに形成されたＳｉ酸化皮膜が効果的に除去される。
【００１６】
次に、図２を参照して、ジンケート処理が行われる。ジンケート処理は、エッチング処理により清浄化されたＡｌまたはＡｌ−Ｓｉ合金の酸化を抑制するため、Ｚｎ（亜鉛）などを含むアルカリ性のジンケート処理液に浸漬することにより、ＡｌまたはＡｌ−Ｓｉ合金にＺｎを付与する処理である。このジンケート処理により、基板１の一方表面１ａおよび他方表面１ｂの端部１ｄに形成された金属層２上にＺｎめっき膜４が形成される。
【００１７】
次に、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行なわれる。一般的に無電解Ｎｉめっきでは、前工程でＡｌまたはＡｌ−Ｓｉ合金上に付与されたＺｎが溶出し、同時にＮｉが還元析出することでＺｎがＮｉに置換される。その後、Ｎｉが自己触媒析出する。本実施の形態では、図３に示すようにＡｌまたはＡｌ―Ｓｉ合金からなる金属層２上に付与されたＺｎめっき膜４との酸化還元反応により無電解Ｎｉめっき膜７が基板１の一方表面１ａおよび他方表面１ｂの端部１ｄに形成された金属層２上に一括して形成される。
【００１８】
また、無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上にも析出される。つまり、図３に示すように基板１の側面１ｃのＳｉ上にＮｉ核６が析出する。ひきつづきＮｉめっきが行なわれることにより、Ｎｉ核６が自己触媒反応により成長する。また無電解Ｎｉめっきの沿面成長性が利用されて、図４に示すように無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上に析出される。これにより、基板１の側面１ｃがＮｉめっき膜７により覆われて保護される。以下に無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上に析出される様子を詳しく説明する。
【００１９】
無電解Ｎｉめっき液中において、Ｓｉ酸化皮膜上にはＮｉ核６は析出しない。そのため、Ｎｉ核６を基板１の側面１ｃのＳｉ上に析出させるためには、まず上記のエッチングによるＳｉ酸化皮膜の除去が必要である。
【００２０】
そしてＳｉ酸化皮膜が除去された基板１の側面１ｃのＳｉ上にＮｉ核６が形成される。Ｎｉの標準酸化還元電位は−０．２５（Ｖ ｖｓ．ＮＨＥ）であり、Ｓｉの標準酸化還元電位は−０．８６（Ｖ ｖｓ．ＮＨＥ）であるため、無電解Ｎｉめっき液中において、清浄なＳｉ上にはＮｉ核６が析出する。つまり、Ｎｉ2+イオンは、Ｓｉに比べ高い酸化還元電位を持つため、Ｓｉ表面から電子を引き抜いて還元され、Ｎｉ核６となってＳｉ表面に付着する。なお、Ｎｉ核６下のＳｉはＮｉの付着量に見合う電子を供給し、自らは酸化されてＳｉＯ2となる。そして、Ｎｉ核６の析出後、無電解Ｎｉめっきの特徴である自己触媒反応性、沿面成長性が利用されて、Ｓｉ上、つまり基板１の側面１ｃがＮｉめっき膜７で覆われる。
【００２１】
無電解ニッケルめっき液としては、従来から用いられているめっき液が使用され得るが、Ｎｉめっき膜７のＰ（リン）含有量が５〜９質量％となるめっき液（以下、中Ｐタイプのめっき液と称する）または１０質量％以上となるめっき液（以下、高Ｐタイプのめっき液）が好ましい。これは析出したＮｉめっき膜７自体が圧縮応力を示すためである。つまり、中Ｐタイプのめっき液や高Ｐタイプのめっき液を使用するとＮｉめっき膜７自体が圧縮応力となるため、衝撃に対する耐性が向上する。一方、低Ｐタイプのめっき液（Ｎｉめっき膜７のＰ含有量が１〜３質量％程度であるめっき液）を使用した場合は析出したＮｉめっき膜７自体が引っ張り応力を示すため、基板１の側面１ｃを保護する効果が少ない。
【００２２】
使用される無電解Ｎｉめっき液は、たとえば、金属塩として硫酸ニッケル、還元剤として次亜リン酸ナトリウム、錯化剤として乳酸もしくはプロピオン酸、トリエタノールアミンなどを含みｐＨが４．５に調整された中Ｐタイプのめっき液などである。
【００２３】
基板１の無電解Ｎｉめっき液への浸漬時間および無電解Ｎｉめっき液の液温は、所望の膜厚のＮｉめっき膜７を得ることができるように適宜設定され得る。たとえば、液温８０℃、めっき時間２０分と設定することにより、４μｍ程度のＮｉめっき膜７が得られ得る。
【００２４】
次に、図５に示すように無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。置換型無電解Ａｕめっき液は、従来から用いられているシアン系や亜硫酸金系のＡｕめっき液が使用され得る。シアン系の置換型無電解Ａｕめっき液としては、たとえばシアン化金カリウムやシアン化ナトリウムなどを含み、ｐＨが６．８に調整された液が使用され得る。亜硫酸金系のめっき液としては、亜硫酸金ナトリウムなどを含み、ｐＨが７．０に調整された液が使用され得る。
【００２５】
基板１の置換型無電解Ａｕめっき液への浸漬時間および置換型無電解Ａｕめっき液の液温は、所望の膜厚の置換Ａｕめっき膜を得ることができるように適宜設定され得る。たとえば、シアン系の置換型無電解Ａｕめっき液が使用された場合、液温９０℃、めっき時間１０分と設定することにより、０．０５μｍの置換型Ａｕめっき膜８が得られ得る。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
【００２６】
このようにして、図５に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。図９を参照して、この半導体チップ１６は、基板１および金属層２を有する基板部材１０と、基板１の一方表面１ａ側に形成されたＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１とを有している。
【００２７】
上記において製造された半導体チップ１６がブロック１４にはんだ１３によりはんだ付けされる。この際、半導体チップ１６のめっき膜１１がブロック１４にはんだ１３を介在して接合される。そして、基板部材１０の他方表面１ｂ側にはボンディングワイヤ１５がボンディングされる。このようにして、図１０に示す半導体装置が完成する。
【００２８】
次に、本実施の形態の半導体装置の構成について説明する。
まず、図５を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
【００２９】
次に図１０を参照して、半導体装置の構成を説明する。図５に示す半導体ウェハがダイシングされて基板部材１０が形成されている。基板１の他方表面１ｂ側の基板部材１０にボンディングワイヤ１５がボンディングされている。基板１の一方表面１ａ側のめっき膜１１にはんだ１３を介してブロック１４が取り付けられている。Ｐ１部を拡大した図が図１２である。
【００３０】
図１２を参照して、半導体チップ１６には、たとえばＩＧＢＴが形成されている。このＩＧＢＴには、Ｎ−型ドリフト領域２０と、Ｐ型ベース領域２１と、Ｎ＋型エミッタ領域２２と、Ｎ＋型バッファ層２６と、Ｐ＋型コレクタ層２７と、ゲート電極２４と、エミッタ電極である金属層２と、コレクタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８とを有している。
【００３１】
Ｐ＋型コレクタ層２７上に、Ｎ＋型バッファ層２６と、Ｎ−型のドリフト領域２０とが順に形成されている。これらＮ型の半導体層の表面には、Ｐ型ベース領域２１が形成されており、更に、このＰ型ベース領域２１の表面には、Ｎ＋型エミッタ領域２２が形成されている。
【００３２】
また、Ｎ＋型エミッタ領域２２の表面からドリフト領域２０に達する部位にトレンチが形成されており、トレンチ内に絶縁膜２３を介してゲート電極２４が埋め込まれている。
【００３３】
また、ゲート電極２４上を覆うように層間絶縁膜２５が形成されている。そして、Ｎ＋型エミッタ領域２２の表面の一部とＰ型ベース領域２１の表面の一部に接続するようにエミッタ電極である金属層２が形成されている。
【００３４】
またＰ＋型コレクタ層２７に接続するように、金属層２、Ｎｉめっき膜７およびＡｕめっき膜８よりなるコレクタ電極が形成されている。
【００３５】
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、基板１の一方表面１ａ側と他方表面１ｂ側の端部１ｄ上に形成された金属層２上に一括して導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成することができる。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
【００３６】
また、基板１の側面１ｃにＮｉめっき膜７およびＡｕめっき膜８を形成することができるので、側面１ｃを保護することができる。また、側面１ｃ方向の衝撃に対する耐性を向上することができる。したがって、側面１ｃを起点としたウェハ割れやウェハチッピングの抑制が可能となる。よって、歩留りを向上させることができる。
【００３７】
また、めっき法により基板１の一方表面１ａ側、他方表面１ｂ側の端部１ｄおよび側面１ｃにＮｉめっき膜７およびＡｕめっき膜８が形成されるので、成膜温度が１００℃以下と低温であるため、熱応力によるウェハ反りを抑制することができる。
【００３８】
また、蒸着法やスパッタ法では成膜が困難な基板１の側面１ｃに容易にＮｉめっき膜７およびＡｕめっき膜８を形成することができる。
【００３９】
また、めっき法による成膜は蒸着、スパッタ法に比べ工数が少なく、材料歩留りも向上することができるため、成膜コストの削減が可能となる。
【００４０】
本発明の実施の形態１の半導体装置によれば、基板１の一方表面１ａと側面１ｃとに形成された導電層であるＮｉめっき膜７およびＡｕめっき膜８とを備えている。これにより、側面１ｃを起点としたウェハ割れやウェハチッピングの抑制が可能となる。よって、歩留りを向上させることができる。
【００４１】
また、導電層であるＮｉめっき膜７およびＡｕめっき膜８が基板１の他方表面１ｂにも形成されている。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
【００４２】
（実施の形態２）
本発明の実施の形態２の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の側面にめっき膜を形成しない点が主に異なっている。
【００４３】
最初に本発明の実施の形態２の半導体装置の製造方法について説明する。
図６は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図６を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
【００４４】
次に、基板１の他方表面１ｂに形成された金属層２上にレジスト３が形成されてマスキングが行なわれる。本実施の形態では、基板１の他方表面１ｂの端部１ｄ上の金属層２にもレジスト３などの有機保護膜で覆われてマスキングが行われる。
【００４５】
次に、一方表面１ａおよび他方表面１ｂに一括してめっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去され、液ぬれ性が確保される。
【００４６】
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃにはめっきが行われない。そのためエッチング液にはＳｉ酸化膜が除去されない水酸化ナトリウムなどが用いられたアルカリ性の液が使用される。アルカリ性のエッチング液のため、基板１の側面１ｃのＳｉ酸化膜を残したまま、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化膜だけが効果的に除去される。
【００４７】
次に、ジンケート処理が行われる。ジンケート処理は、めっき膜の密着性と外観性を向上させるため、付与されたＺｎが硝酸浸漬により剥離され、再度ジンケート処理液に浸漬されてＺｎが付与されるダブルジンケート処理が行われてもよい。ジンケート処理後、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行われる。次に無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
【００４８】
このようにして、図６に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。この半導体チップでは、図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１が形成されている。
【００４９】
上記において製造された半導体チップ１６がブロック１４にはんだ１３によりはんだ付けされる。この際、半導体チップ１６のめっき膜１１がブロック１４にはんだ１３を介在して接合される。そして、基板部材１０の他方表面１ｂ側にはリード１２がはんだ１３を介在して接合される。またボンディングワイヤ１５が基板部材１０の他方表面１ｂ側にボンディングされる。このようにして、図１１に示す半導体装置が完成する。
【００５０】
次に、本実施の形態の半導体装置の構成について説明する。
まず、図６を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
【００５１】
次に図１１を参照して、半導体装置の構成を説明する。図６に示す半導体ウェハがダイシングされて基板部材１０が形成されている。基板１の他方表面１ｂ側の基板部材１０上にはめっき膜１１が形成されている。当該めっき膜１１にボンディングワイヤ１５がボンディングされており、またはんだ１３を介してリード１２が取り付けられている。基板１の一方表面１ａ側の基板部材１０上にはめっき膜１１が形成されている。当該めっき膜１１にはんだ１３を介してブロック１４が取り付けられている。Ｐ２部を拡大した図が図１３である。
【００５２】
図１３を参照して、半導体チップ１６には、たとえばＩＧＢＴが形成されている。このＩＧＢＴには、Ｎ−型ドリフト領域２０と、Ｐ型ベース領域２１と、Ｎ＋型エミッタ領域２２と、Ｎ＋型バッファ層２６とＰ＋型コレクタ層２７と、ゲート電極２４と、エミッタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８と、コレクタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８とを有している。
【００５３】
つまり、本実施の形態では図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８が形成されている。そして金属層２、Ｎｉめっき膜７およびＡｕめっき膜８がエミッタ電極を構成している。
【００５４】
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
【００５５】
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、基板１の一方表面１ａ側および他方表面１ｂ側に一括して同じ膜厚のＮｉめっき膜７およびＡｕめっき膜８が形成されるため、基板１の一方表面１ａおよび他方表面１ｂの間でより内部応力を相殺することができる。これにより、ウェハ反り量を低減させることができる。
【００５６】
また、めっき法により基板１の一方表面１ａ側および他方表面１ｂ側にＮｉめっき膜７およびＡｕめっき膜８を形成するので、成膜温度が１００℃以下と低温であるため、熱応力によるウェハ反りを抑制することができる。
【００５７】
また、めっき法による成膜は蒸着、スパッタ法に比べ工数が少なく、材料歩留りも向上することができるため、成膜コストの削減が可能となる。
【００５８】
本発明の実施の形態２の半導体装置によれば、導電層であるＮｉめっき膜７およびＡｕめっき膜８が基板１の他方表面１ｂ側にも形成されている。これにより、一方表面１ａと他方表面１ｂとの間で内部応力をより相殺することができる。これにより、ウェハ反り量を低減させることができる。
【００５９】
（実施の形態３）
本発明の実施の形態３の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の他方表面の中央部にめっき膜を形成する点が主に異なっている。
【００６０】
最初に本発明の実施の形態３の半導体装置の製造方法について説明する。
図７は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図７を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
【００６１】
次に、基板１の他方表面１ｂに形成された金属層２上にレジスト３が形成されてマスキングが行なわれる。本実施の形態では、基板１の他方表面１ｂの端部１ｄ上の金属層２は、レジスト３などの有機保護膜で覆われていない。
【００６２】
次に、一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄに一括してめっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去され、液ぬれ性が確保される。
【００６３】
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃの保護を可能にするため、エッチング液にはＳｉ酸化膜の除去が可能なフッ酸、酸性フッ化アンモンなどのフッ素系の液が使用される。これにより、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化皮膜および基板１の側面１ｃに形成されたＳｉ酸化皮膜が効果的に除去される。
【００６４】
次に、ジンケート処理が行われる。基板１の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＺｎめっき膜が形成される。
【００６５】
次に、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行なわれる。本実施の形態では、ＡｌまたはＡｌ―Ｓｉ合金からなる金属層２上に付与したＺｎめっき膜との酸化還元反応により無電解Ｎｉめっき膜７が基板１の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上に一括して形成される。また無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上にも析出される。
【００６６】
次に、図７に示すように無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
【００６７】
このようにして、図７に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。この半導体チップは、実施の形態２と同様に、図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１が形成されている。
【００６８】
本実施の形態の半導体装置は、実施の形態２の半導体装置と同様に構成されている。
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
【００６９】
次に、本実施の形態の作用効果について説明する。
以上により、本実施の形態３の半導体装置の製造方法および半導体装置によれば、実施の形態１および２と同様の作用効果を有する。
【００７０】
また、本実施の形態によれば、Ｎｉめっき膜７およびＡｕめっき膜８が基板１の一方表面１ａ、側面１ｃおよび他方表面１ｂの中央部上の金属層２上に形成されているので、衝撃に対する耐性をより向上させることができる。ウェハの厚さ方向に対する耐性だけでなく、ウェハの側面方向に対する耐性を向上させることができる。これにより、ウェハ割れ、ウェハチッピングをより抑制することができる。よって歩留りをより向上させることができる。
【実施例】
【００７１】
以下、本発明の実施例について詳細に述べる。
（実施例１）
本発明の実施例１について説明する。
【００７２】
ウェハサイズ６インチ、基板厚さ１００ｕｍの基板１を準備した。基板１の一方表面１ａおよび他方表面１ｂ上にはＡｌ−Ｓｉ合金からなる金属層２が形成されている。金属層２の他方表面１ｂには開口電極が形成されている。
【００７３】
上記基板１に実施の形態１で説明した成膜方法に従い、一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上の金属層２上に厚さ４ｕｍの無電解Ｎｉめっき膜７を形成した。そして水洗処理を１分間行った。その後、実施の形態１で説明した方法に従い、厚さ０．０５ｕｍの無電解Ａｕめっき膜８を形成した。このようにして、図５に示す半導体ウェハを製造した。
【００７４】
（実施例２）
本発明の実施例２について説明する。
【００７５】
実施例２では、上記基板１に実施の形態２で説明した成膜方法に従い、一方表面１ａおよび他方表面１ｂの中央部上の金属層２上に無電解Ｎｉめっき膜７および無電解Ａｕめっき膜８を形成した。その他は実施例１と同様の条件で試験を行った。このようにして、図６に示す半導体ウェハを製造した。
【００７６】
（実施例３）
本発明の実施例３について説明する。
【００７７】
実施例３では、上記基板１に実施の形態３で説明した成膜方法に従い、一方表面１ａ、側面１ｃおよび他方表面１ｂの中央部上の金属層２上に無電解Ｎｉめっき膜７および無電解Ａｕめっき膜８を形成した。その他は実施例１と同様の条件で試験を行った。このようにして、図７に示す半導体ウェハを製造した。
【００７８】
（比較例）
比較例１について説明する。
【００７９】
実施例１〜３と同様にウェハサイズ６インチ、基板厚１００ｕｍの基板１を準備した。基板１の一方表面１ａおよび他方表面１ｂ上にはＡｌ−Ｓｉ合金からなる金属層２が形成されている。金属層２の他方表面１ｂには開口電極が形成されている。
【００８０】
図８に示すように基板１の一方表面１ａにスパッタ法により実施例１〜３と同様にＮｉ膜９１（膜厚４μｍ）とＡｕ膜９２（膜厚０．０５μｍ）を形成した。
【００８１】
実施例との相違点はＮｉ膜９１およびＡｕ膜９２の成膜をスパッタ法で行い、側面１ｃにはＮｉ膜９１およびＡｕ膜９２が形成されていないことである。
【００８２】
表１に本発明の実施例１〜３および比較例について、ウェハ反り量およびウェハチッピング枚数を示す。ウェハ反り量については、実施例１〜３および比較例のそれぞれの半導体ウェハについて、めっき処理後の半導体ウェハの反り量をレーザ変位計で測定した。ウェハチッピング枚数については、実施例１〜３および比較例のそれぞれの半導体ウェハについて、３００ｍｍウェハ出荷容器（信越ポリマー製）に半導体ウェハを５枚投入し、５００ｍｍの高さから当該出荷容器をコンクリート面に５回落下させて、チッピングまたは割れが発生したウェハ枚数を測定した。
【００８３】
【表１】
【００８４】
表１に示すように、比較例では本発明の実施例１〜３よりもウェハ反り量が大きくなった。また実施例１〜３よりもウェハのチッピングまたは割れが多く発生した。
【００８５】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【００８６】
本発明は、めっき法により導電層が形成された半導体装置およびその製造方法に特に有利に適用され得る。
【符号の説明】
【００８７】
１ 基板、２ 金属層、３ レジスト、４ Ｚｎめっき膜、６ Ｎｉ核、７ Ｎｉめっき膜、８ Ａｕめっき膜、１０ 半導体ウェハ、１１ めっき膜、１２ リード、１３ はんだ、１４ ブロック、１５ ボンディングワイヤ、１６ 半導体チップ。
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にめっき法により導電層が形成された半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子の裏面電極は、半導体ウェハ全面に形成されている。また、裏面電極は、複数の電極材料からなる多層構造になっている。たとえば、ＩＧＢＴの場合、裏面電極には接続に必要なはんだ付け性を満足するために、一般的にＡｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｕ（金）からなる多層構造の表面処理が施されている。
【０００３】
近年、ＩＧＢＴなどのパワー半導体素子においては、電力損失を低減させるため、基板厚さが薄厚化されている。これにより電気的な特性の向上が図られている。基板厚さは、１００μｍ以下にまで薄厚化する方向で技術開発が進んでいる。しかし、裏面電極は、一般的に高温で金属膜を形成する乾式成膜法で形成されているため、裏面電極と基板との線膨張係数の差による半導体ウェハ（基板）の反りが問題となる。半導体ウェハの反り量は、基板厚さが薄厚化するにつれて顕著となる。半導体ウェハの反りは、搬送ミスやウェハ割れを誘発する。また、半導体ウェハの反りは、テバイス特性を低下させる。
【０００４】
たとえば特開２００６−５９９２９号公報（特許文献１）には、基板厚さが１００μｍ程度の半導体ウェハの反りを抑制する半導体装置の製造方法が記載されている。この公報には、スパッタ法で裏面電極を形成する際にウェハ温度を１１０℃〜１５０℃に保持することでウェハ反り量を４ｍｍ以内にすることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５９９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特開２００６−５９９２９号公報の製造方法では、ウェハ温度が１１０℃〜１５０℃の範囲において適用できる半導体ウェハの厚さは９０μｍから１１０μｍであり、半導体ウェハのＮｉ膜の膜厚は０．６μｍから０．８μｍである。さらに、スパッタ法は蒸着法に比べ成膜の際の温度が低いためウェハ反りを大幅に低減できるが、半導体ウェハが４ｍｍ程度は反ってしまうため搬送ミスやウェハ割れが発生する懸念がある。
【０００７】
本発明は、上記課題を鑑みてなされたものであり、その目的は、成膜工程における半導体ウェハの反り量を低減し、搬送ミスやウェハ割れを低減することができる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造法は、互いに対向する一方表面および他方表面を有する基板を準備する工程と、基板の一方表面および他方表面にめっき法により導電層を形成する工程とを備えている。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、基板の一方表面および他方表面にめっき法により導電層を形成するので、一方表面および他方表面で反りが相殺されるためウェハ反りを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図６】本発明の実施の形態２における半導体装置の製造方法の一工程を示す概略断面図である。
【図７】本発明の実施の形態３における半導体装置の製造方法の一工程を示す概略断面図である。
【図８】比較例の半導体装置の製造方法の一工程を示す概略断面図である。
【図９】本発明の実施の形態１における半導体装置の半導体チップの概略断面図である。
【図１０】本発明の実施の形態１における半導体装置の概略断面図である。
【図１１】本発明の実施の形態２および３における半導体装置の概略断面図である。
【図１２】本発明の実施の形態１における半導体装置に形成された半導体素子の概略断面図である。
【図１３】本発明の実施の形態２および３における半導体装置に形成された半導体素子の概略断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に、本発明の実施の形態１の半導体装置の製造方法について説明する。
【００１２】
図１を参照して、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１は、Ｓｉ（シリコン）を主原料とした半導体ウェハから準備される。基板１の他方表面１ｂ側には図１２に示す半導体素子（たとえばＩＧＢＴ）が形成される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。金属層２は電極および配線となる。なお、金属層２は、ＡｌまたはＣｕを主成分として形成されてもよい。
【００１３】
次に、基板１の他方表面１ｂにマスキングが行われる。マスキング方法としては、たとえば、マスキングテープ、あるいはフォトレジストによる方法が用いられる。本実施の形態では、基板１の他方表面１ｂ側の金属層２上にレジスト３が形成されてマスキングが行われる。なお、基板１の他方表面１ｂの端部１ｄ（端辺から内側に１〜２ｍｍの領域）上の金属層２にはマスキングが行われない。
【００１４】
次に、めっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去される。これにより、金属層２の液ぬれ性が確保される。
【００１５】
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃの保護を可能にするため、エッチング液にはＳｉ酸化膜の除去が可能なフッ酸、酸性フッ化アンモンなどのフッ素系の液が使用される。たとえば、２質量％で酸性フッ化アンモンを含むエッチング液が使用される場合、液温２０℃、処理時間１分でのエッチング処理により、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化皮膜および基板１の側面１ｃに形成されたＳｉ酸化皮膜が効果的に除去される。
【００１６】
次に、図２を参照して、ジンケート処理が行われる。ジンケート処理は、エッチング処理により清浄化されたＡｌまたはＡｌ−Ｓｉ合金の酸化を抑制するため、Ｚｎ（亜鉛）などを含むアルカリ性のジンケート処理液に浸漬することにより、ＡｌまたはＡｌ−Ｓｉ合金にＺｎを付与する処理である。このジンケート処理により、基板１の一方表面１ａおよび他方表面１ｂの端部１ｄに形成された金属層２上にＺｎめっき膜４が形成される。
【００１７】
次に、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行なわれる。一般的に無電解Ｎｉめっきでは、前工程でＡｌまたはＡｌ−Ｓｉ合金上に付与されたＺｎが溶出し、同時にＮｉが還元析出することでＺｎがＮｉに置換される。その後、Ｎｉが自己触媒析出する。本実施の形態では、図３に示すようにＡｌまたはＡｌ―Ｓｉ合金からなる金属層２上に付与されたＺｎめっき膜４との酸化還元反応により無電解Ｎｉめっき膜７が基板１の一方表面１ａおよび他方表面１ｂの端部１ｄに形成された金属層２上に一括して形成される。
【００１８】
また、無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上にも析出される。つまり、図３に示すように基板１の側面１ｃのＳｉ上にＮｉ核６が析出する。ひきつづきＮｉめっきが行なわれることにより、Ｎｉ核６が自己触媒反応により成長する。また無電解Ｎｉめっきの沿面成長性が利用されて、図４に示すように無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上に析出される。これにより、基板１の側面１ｃがＮｉめっき膜７により覆われて保護される。以下に無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上に析出される様子を詳しく説明する。
【００１９】
無電解Ｎｉめっき液中において、Ｓｉ酸化皮膜上にはＮｉ核６は析出しない。そのため、Ｎｉ核６を基板１の側面１ｃのＳｉ上に析出させるためには、まず上記のエッチングによるＳｉ酸化皮膜の除去が必要である。
【００２０】
そしてＳｉ酸化皮膜が除去された基板１の側面１ｃのＳｉ上にＮｉ核６が形成される。Ｎｉの標準酸化還元電位は−０．２５（Ｖ ｖｓ．ＮＨＥ）であり、Ｓｉの標準酸化還元電位は−０．８６（Ｖ ｖｓ．ＮＨＥ）であるため、無電解Ｎｉめっき液中において、清浄なＳｉ上にはＮｉ核６が析出する。つまり、Ｎｉ2+イオンは、Ｓｉに比べ高い酸化還元電位を持つため、Ｓｉ表面から電子を引き抜いて還元され、Ｎｉ核６となってＳｉ表面に付着する。なお、Ｎｉ核６下のＳｉはＮｉの付着量に見合う電子を供給し、自らは酸化されてＳｉＯ2となる。そして、Ｎｉ核６の析出後、無電解Ｎｉめっきの特徴である自己触媒反応性、沿面成長性が利用されて、Ｓｉ上、つまり基板１の側面１ｃがＮｉめっき膜７で覆われる。
【００２１】
無電解ニッケルめっき液としては、従来から用いられているめっき液が使用され得るが、Ｎｉめっき膜７のＰ（リン）含有量が５〜９質量％となるめっき液（以下、中Ｐタイプのめっき液と称する）または１０質量％以上となるめっき液（以下、高Ｐタイプのめっき液）が好ましい。これは析出したＮｉめっき膜７自体が圧縮応力を示すためである。つまり、中Ｐタイプのめっき液や高Ｐタイプのめっき液を使用するとＮｉめっき膜７自体が圧縮応力となるため、衝撃に対する耐性が向上する。一方、低Ｐタイプのめっき液（Ｎｉめっき膜７のＰ含有量が１〜３質量％程度であるめっき液）を使用した場合は析出したＮｉめっき膜７自体が引っ張り応力を示すため、基板１の側面１ｃを保護する効果が少ない。
【００２２】
使用される無電解Ｎｉめっき液は、たとえば、金属塩として硫酸ニッケル、還元剤として次亜リン酸ナトリウム、錯化剤として乳酸もしくはプロピオン酸、トリエタノールアミンなどを含みｐＨが４．５に調整された中Ｐタイプのめっき液などである。
【００２３】
基板１の無電解Ｎｉめっき液への浸漬時間および無電解Ｎｉめっき液の液温は、所望の膜厚のＮｉめっき膜７を得ることができるように適宜設定され得る。たとえば、液温８０℃、めっき時間２０分と設定することにより、４μｍ程度のＮｉめっき膜７が得られ得る。
【００２４】
次に、図５に示すように無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。置換型無電解Ａｕめっき液は、従来から用いられているシアン系や亜硫酸金系のＡｕめっき液が使用され得る。シアン系の置換型無電解Ａｕめっき液としては、たとえばシアン化金カリウムやシアン化ナトリウムなどを含み、ｐＨが６．８に調整された液が使用され得る。亜硫酸金系のめっき液としては、亜硫酸金ナトリウムなどを含み、ｐＨが７．０に調整された液が使用され得る。
【００２５】
基板１の置換型無電解Ａｕめっき液への浸漬時間および置換型無電解Ａｕめっき液の液温は、所望の膜厚の置換Ａｕめっき膜を得ることができるように適宜設定され得る。たとえば、シアン系の置換型無電解Ａｕめっき液が使用された場合、液温９０℃、めっき時間１０分と設定することにより、０．０５μｍの置換型Ａｕめっき膜８が得られ得る。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
【００２６】
このようにして、図５に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。図９を参照して、この半導体チップ１６は、基板１および金属層２を有する基板部材１０と、基板１の一方表面１ａ側に形成されたＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１とを有している。
【００２７】
上記において製造された半導体チップ１６がブロック１４にはんだ１３によりはんだ付けされる。この際、半導体チップ１６のめっき膜１１がブロック１４にはんだ１３を介在して接合される。そして、基板部材１０の他方表面１ｂ側にはボンディングワイヤ１５がボンディングされる。このようにして、図１０に示す半導体装置が完成する。
【００２８】
次に、本実施の形態の半導体装置の構成について説明する。
まず、図５を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
【００２９】
次に図１０を参照して、半導体装置の構成を説明する。図５に示す半導体ウェハがダイシングされて基板部材１０が形成されている。基板１の他方表面１ｂ側の基板部材１０にボンディングワイヤ１５がボンディングされている。基板１の一方表面１ａ側のめっき膜１１にはんだ１３を介してブロック１４が取り付けられている。Ｐ１部を拡大した図が図１２である。
【００３０】
図１２を参照して、半導体チップ１６には、たとえばＩＧＢＴが形成されている。このＩＧＢＴには、Ｎ−型ドリフト領域２０と、Ｐ型ベース領域２１と、Ｎ＋型エミッタ領域２２と、Ｎ＋型バッファ層２６と、Ｐ＋型コレクタ層２７と、ゲート電極２４と、エミッタ電極である金属層２と、コレクタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８とを有している。
【００３１】
Ｐ＋型コレクタ層２７上に、Ｎ＋型バッファ層２６と、Ｎ−型のドリフト領域２０とが順に形成されている。これらＮ型の半導体層の表面には、Ｐ型ベース領域２１が形成されており、更に、このＰ型ベース領域２１の表面には、Ｎ＋型エミッタ領域２２が形成されている。
【００３２】
また、Ｎ＋型エミッタ領域２２の表面からドリフト領域２０に達する部位にトレンチが形成されており、トレンチ内に絶縁膜２３を介してゲート電極２４が埋め込まれている。
【００３３】
また、ゲート電極２４上を覆うように層間絶縁膜２５が形成されている。そして、Ｎ＋型エミッタ領域２２の表面の一部とＰ型ベース領域２１の表面の一部に接続するようにエミッタ電極である金属層２が形成されている。
【００３４】
またＰ＋型コレクタ層２７に接続するように、金属層２、Ｎｉめっき膜７およびＡｕめっき膜８よりなるコレクタ電極が形成されている。
【００３５】
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、基板１の一方表面１ａ側と他方表面１ｂ側の端部１ｄ上に形成された金属層２上に一括して導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成することができる。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
【００３６】
また、基板１の側面１ｃにＮｉめっき膜７およびＡｕめっき膜８を形成することができるので、側面１ｃを保護することができる。また、側面１ｃ方向の衝撃に対する耐性を向上することができる。したがって、側面１ｃを起点としたウェハ割れやウェハチッピングの抑制が可能となる。よって、歩留りを向上させることができる。
【００３７】
また、めっき法により基板１の一方表面１ａ側、他方表面１ｂ側の端部１ｄおよび側面１ｃにＮｉめっき膜７およびＡｕめっき膜８が形成されるので、成膜温度が１００℃以下と低温であるため、熱応力によるウェハ反りを抑制することができる。
【００３８】
また、蒸着法やスパッタ法では成膜が困難な基板１の側面１ｃに容易にＮｉめっき膜７およびＡｕめっき膜８を形成することができる。
【００３９】
また、めっき法による成膜は蒸着、スパッタ法に比べ工数が少なく、材料歩留りも向上することができるため、成膜コストの削減が可能となる。
【００４０】
本発明の実施の形態１の半導体装置によれば、基板１の一方表面１ａと側面１ｃとに形成された導電層であるＮｉめっき膜７およびＡｕめっき膜８とを備えている。これにより、側面１ｃを起点としたウェハ割れやウェハチッピングの抑制が可能となる。よって、歩留りを向上させることができる。
【００４１】
また、導電層であるＮｉめっき膜７およびＡｕめっき膜８が基板１の他方表面１ｂにも形成されている。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
【００４２】
（実施の形態２）
本発明の実施の形態２の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の側面にめっき膜を形成しない点が主に異なっている。
【００４３】
最初に本発明の実施の形態２の半導体装置の製造方法について説明する。
図６は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図６を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
【００４４】
次に、基板１の他方表面１ｂに形成された金属層２上にレジスト３が形成されてマスキングが行なわれる。本実施の形態では、基板１の他方表面１ｂの端部１ｄ上の金属層２にもレジスト３などの有機保護膜で覆われてマスキングが行われる。
【００４５】
次に、一方表面１ａおよび他方表面１ｂに一括してめっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去され、液ぬれ性が確保される。
【００４６】
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃにはめっきが行われない。そのためエッチング液にはＳｉ酸化膜が除去されない水酸化ナトリウムなどが用いられたアルカリ性の液が使用される。アルカリ性のエッチング液のため、基板１の側面１ｃのＳｉ酸化膜を残したまま、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化膜だけが効果的に除去される。
【００４７】
次に、ジンケート処理が行われる。ジンケート処理は、めっき膜の密着性と外観性を向上させるため、付与されたＺｎが硝酸浸漬により剥離され、再度ジンケート処理液に浸漬されてＺｎが付与されるダブルジンケート処理が行われてもよい。ジンケート処理後、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行われる。次に無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
【００４８】
このようにして、図６に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。この半導体チップでは、図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１が形成されている。
【００４９】
上記において製造された半導体チップ１６がブロック１４にはんだ１３によりはんだ付けされる。この際、半導体チップ１６のめっき膜１１がブロック１４にはんだ１３を介在して接合される。そして、基板部材１０の他方表面１ｂ側にはリード１２がはんだ１３を介在して接合される。またボンディングワイヤ１５が基板部材１０の他方表面１ｂ側にボンディングされる。このようにして、図１１に示す半導体装置が完成する。
【００５０】
次に、本実施の形態の半導体装置の構成について説明する。
まず、図６を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
【００５１】
次に図１１を参照して、半導体装置の構成を説明する。図６に示す半導体ウェハがダイシングされて基板部材１０が形成されている。基板１の他方表面１ｂ側の基板部材１０上にはめっき膜１１が形成されている。当該めっき膜１１にボンディングワイヤ１５がボンディングされており、またはんだ１３を介してリード１２が取り付けられている。基板１の一方表面１ａ側の基板部材１０上にはめっき膜１１が形成されている。当該めっき膜１１にはんだ１３を介してブロック１４が取り付けられている。Ｐ２部を拡大した図が図１３である。
【００５２】
図１３を参照して、半導体チップ１６には、たとえばＩＧＢＴが形成されている。このＩＧＢＴには、Ｎ−型ドリフト領域２０と、Ｐ型ベース領域２１と、Ｎ＋型エミッタ領域２２と、Ｎ＋型バッファ層２６とＰ＋型コレクタ層２７と、ゲート電極２４と、エミッタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８と、コレクタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８とを有している。
【００５３】
つまり、本実施の形態では図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８が形成されている。そして金属層２、Ｎｉめっき膜７およびＡｕめっき膜８がエミッタ電極を構成している。
【００５４】
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
【００５５】
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、基板１の一方表面１ａ側および他方表面１ｂ側に一括して同じ膜厚のＮｉめっき膜７およびＡｕめっき膜８が形成されるため、基板１の一方表面１ａおよび他方表面１ｂの間でより内部応力を相殺することができる。これにより、ウェハ反り量を低減させることができる。
【００５６】
また、めっき法により基板１の一方表面１ａ側および他方表面１ｂ側にＮｉめっき膜７およびＡｕめっき膜８を形成するので、成膜温度が１００℃以下と低温であるため、熱応力によるウェハ反りを抑制することができる。
【００５７】
また、めっき法による成膜は蒸着、スパッタ法に比べ工数が少なく、材料歩留りも向上することができるため、成膜コストの削減が可能となる。
【００５８】
本発明の実施の形態２の半導体装置によれば、導電層であるＮｉめっき膜７およびＡｕめっき膜８が基板１の他方表面１ｂ側にも形成されている。これにより、一方表面１ａと他方表面１ｂとの間で内部応力をより相殺することができる。これにより、ウェハ反り量を低減させることができる。
【００５９】
（実施の形態３）
本発明の実施の形態３の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の他方表面の中央部にめっき膜を形成する点が主に異なっている。
【００６０】
最初に本発明の実施の形態３の半導体装置の製造方法について説明する。
図７は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図７を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
【００６１】
次に、基板１の他方表面１ｂに形成された金属層２上にレジスト３が形成されてマスキングが行なわれる。本実施の形態では、基板１の他方表面１ｂの端部１ｄ上の金属層２は、レジスト３などの有機保護膜で覆われていない。
【００６２】
次に、一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄに一括してめっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去され、液ぬれ性が確保される。
【００６３】
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃの保護を可能にするため、エッチング液にはＳｉ酸化膜の除去が可能なフッ酸、酸性フッ化アンモンなどのフッ素系の液が使用される。これにより、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化皮膜および基板１の側面１ｃに形成されたＳｉ酸化皮膜が効果的に除去される。
【００６４】
次に、ジンケート処理が行われる。基板１の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＺｎめっき膜が形成される。
【００６５】
次に、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行なわれる。本実施の形態では、ＡｌまたはＡｌ―Ｓｉ合金からなる金属層２上に付与したＺｎめっき膜との酸化還元反応により無電解Ｎｉめっき膜７が基板１の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上に一括して形成される。また無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上にも析出される。
【００６６】
次に、図７に示すように無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
【００６７】
このようにして、図７に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。この半導体チップは、実施の形態２と同様に、図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１が形成されている。
【００６８】
本実施の形態の半導体装置は、実施の形態２の半導体装置と同様に構成されている。
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
【００６９】
次に、本実施の形態の作用効果について説明する。
以上により、本実施の形態３の半導体装置の製造方法および半導体装置によれば、実施の形態１および２と同様の作用効果を有する。
【００７０】
また、本実施の形態によれば、Ｎｉめっき膜７およびＡｕめっき膜８が基板１の一方表面１ａ、側面１ｃおよび他方表面１ｂの中央部上の金属層２上に形成されているので、衝撃に対する耐性をより向上させることができる。ウェハの厚さ方向に対する耐性だけでなく、ウェハの側面方向に対する耐性を向上させることができる。これにより、ウェハ割れ、ウェハチッピングをより抑制することができる。よって歩留りをより向上させることができる。
【実施例】
【００７１】
以下、本発明の実施例について詳細に述べる。
（実施例１）
本発明の実施例１について説明する。
【００７２】
ウェハサイズ６インチ、基板厚さ１００ｕｍの基板１を準備した。基板１の一方表面１ａおよび他方表面１ｂ上にはＡｌ−Ｓｉ合金からなる金属層２が形成されている。金属層２の他方表面１ｂには開口電極が形成されている。
【００７３】
上記基板１に実施の形態１で説明した成膜方法に従い、一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上の金属層２上に厚さ４ｕｍの無電解Ｎｉめっき膜７を形成した。そして水洗処理を１分間行った。その後、実施の形態１で説明した方法に従い、厚さ０．０５ｕｍの無電解Ａｕめっき膜８を形成した。このようにして、図５に示す半導体ウェハを製造した。
【００７４】
（実施例２）
本発明の実施例２について説明する。
【００７５】
実施例２では、上記基板１に実施の形態２で説明した成膜方法に従い、一方表面１ａおよび他方表面１ｂの中央部上の金属層２上に無電解Ｎｉめっき膜７および無電解Ａｕめっき膜８を形成した。その他は実施例１と同様の条件で試験を行った。このようにして、図６に示す半導体ウェハを製造した。
【００７６】
（実施例３）
本発明の実施例３について説明する。
【００７７】
実施例３では、上記基板１に実施の形態３で説明した成膜方法に従い、一方表面１ａ、側面１ｃおよび他方表面１ｂの中央部上の金属層２上に無電解Ｎｉめっき膜７および無電解Ａｕめっき膜８を形成した。その他は実施例１と同様の条件で試験を行った。このようにして、図７に示す半導体ウェハを製造した。
【００７８】
（比較例）
比較例１について説明する。
【００７９】
実施例１〜３と同様にウェハサイズ６インチ、基板厚１００ｕｍの基板１を準備した。基板１の一方表面１ａおよび他方表面１ｂ上にはＡｌ−Ｓｉ合金からなる金属層２が形成されている。金属層２の他方表面１ｂには開口電極が形成されている。
【００８０】
図８に示すように基板１の一方表面１ａにスパッタ法により実施例１〜３と同様にＮｉ膜９１（膜厚４μｍ）とＡｕ膜９２（膜厚０．０５μｍ）を形成した。
【００８１】
実施例との相違点はＮｉ膜９１およびＡｕ膜９２の成膜をスパッタ法で行い、側面１ｃにはＮｉ膜９１およびＡｕ膜９２が形成されていないことである。
【００８２】
表１に本発明の実施例１〜３および比較例について、ウェハ反り量およびウェハチッピング枚数を示す。ウェハ反り量については、実施例１〜３および比較例のそれぞれの半導体ウェハについて、めっき処理後の半導体ウェハの反り量をレーザ変位計で測定した。ウェハチッピング枚数については、実施例１〜３および比較例のそれぞれの半導体ウェハについて、３００ｍｍウェハ出荷容器（信越ポリマー製）に半導体ウェハを５枚投入し、５００ｍｍの高さから当該出荷容器をコンクリート面に５回落下させて、チッピングまたは割れが発生したウェハ枚数を測定した。
【００８３】
【表１】
【００８４】
表１に示すように、比較例では本発明の実施例１〜３よりもウェハ反り量が大きくなった。また実施例１〜３よりもウェハのチッピングまたは割れが多く発生した。
【００８５】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【００８６】
本発明は、めっき法により導電層が形成された半導体装置およびその製造方法に特に有利に適用され得る。
【符号の説明】
【００８７】
１ 基板、２ 金属層、３ レジスト、４ Ｚｎめっき膜、６ Ｎｉ核、７ Ｎｉめっき膜、８ Ａｕめっき膜、１０ 半導体ウェハ、１１ めっき膜、１２ リード、１３ はんだ、１４ ブロック、１５ ボンディングワイヤ、１６ 半導体チップ。
【特許請求の範囲】
【請求項１】
互いに対向する一方表面および他方表面を有する基板を準備する工程と、
前記基板の前記一方表面および前記他方表面にめっき法により導電層を形成する工程とを備えた、半導体装置の製造方法。
【請求項２】
前記導電層は前記基板の側面にも形成される、請求項１に記載の半導体装置の製造方法。
【請求項３】
側面と互いに対向する一方表面および他方表面とを有する基板を準備する工程と、
前記基板の前記一方表面および前記側面にめっき法により導電層を形成する工程とを備えた、半導体装置の製造方法。
【請求項４】
側面と互いに対向する一方表面および他方表面とを有する基板と、
前記基板の前記一方表面と前記側面とに形成された導電層とを備えた、半導体装置。
【請求項５】
前記導電層が前記基板の前記他方表面にも形成されている、請求項４に記載の半導体装置。
【請求項１】
互いに対向する一方表面および他方表面を有する基板を準備する工程と、
前記基板の前記一方表面および前記他方表面にめっき法により導電層を形成する工程とを備えた、半導体装置の製造方法。
【請求項２】
前記導電層は前記基板の側面にも形成される、請求項１に記載の半導体装置の製造方法。
【請求項３】
側面と互いに対向する一方表面および他方表面とを有する基板を準備する工程と、
前記基板の前記一方表面および前記側面にめっき法により導電層を形成する工程とを備えた、半導体装置の製造方法。
【請求項４】
側面と互いに対向する一方表面および他方表面とを有する基板と、
前記基板の前記一方表面と前記側面とに形成された導電層とを備えた、半導体装置。
【請求項５】
前記導電層が前記基板の前記他方表面にも形成されている、請求項４に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−２０５９９１（Ｐ２０１０−２０５９９１Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−５０７６０（Ｐ２００９−５０７６０）
【出願日】平成２１年３月４日（２００９．３．４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月４日（２００９．３．４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]