半導体装置の製造方法、半導体装置、露光マスクおよび露光装置
【課題】基板周辺部における少なくとも第２絶縁膜に複数の凹部を形成するすることで、配線を形成する研磨時の絶縁膜剥がれを防止することを可能とする。
【解決手段】基板１１上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、配線層を形成する配線は、基板１１上に設けられた絶縁膜に配線用凹部（図示せず）を形成して配線用凹部内に導電膜４１を埋め込むように絶縁膜上に導電膜４１を形成する工程と、導電膜４１を研磨して配線用凹部内に導電膜４１を残すことで配線を形成する工程とにより形成される半導体装置の製造方法であって、絶縁膜は、第１絶縁膜２１と第２絶縁膜２２とを積層したものからなり、絶縁膜上に導電膜４１を形成する前に、基板周辺部における少なくとも第２絶縁膜２２に複数の凹部３１を形成する工程を備えている。
【解決手段】基板１１上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、配線層を形成する配線は、基板１１上に設けられた絶縁膜に配線用凹部（図示せず）を形成して配線用凹部内に導電膜４１を埋め込むように絶縁膜上に導電膜４１を形成する工程と、導電膜４１を研磨して配線用凹部内に導電膜４１を残すことで配線を形成する工程とにより形成される半導体装置の製造方法であって、絶縁膜は、第１絶縁膜２１と第２絶縁膜２２とを積層したものからなり、絶縁膜上に導電膜４１を形成する前に、基板周辺部における少なくとも第２絶縁膜２２に複数の凹部３１を形成する工程を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜に形成された溝内に導電膜を埋め込んだ後、絶縁膜上の余剰な導電膜を研磨によって除去し、溝内のみに銅系金属を残して溝配線を形成する際に、配線間の絶縁膜の剥がれを抑制することが容易な半導体装置の製造方法および半導体装置に関するものであり、また上記絶縁膜の剥がれを抑制する製造工程を用いる露光マスクおよび露光装置に関するものである。
【背景技術】
【０００２】
多層配線構造の半導体装置の製造方法では、配線間を電気的に絶縁する絶縁膜を２種類以上の絶縁膜を積層した構造に形成している。特に、絶縁膜の誘電率（ｋ）の値を小さくするために、従来から使用されていた酸化シリコン膜や窒化シリコン膜に比べ、密着性の弱い種々の絶縁膜が使われている。
【０００３】
上記多層配線構造を製造する技術としては、絶縁層に形成した溝および穴に導電材料となる銅を埋め込んで形成する、いわゆるデュアルダマシン方法について開示されている（例えば、特許文献１参照。）。この特許文献１に開示されている絶縁層は積層構造であり、特許文献１の図３および段落番号００３２に「誘電絶縁層２、３および４を付着させて高導電率の相互接続を形成するプロセスを開始する。１対の絶縁層はＥＣＲ、スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコーティング、またはこれらの方法の任意の組み合わせによって付着させることができる。たとえば、これらの絶縁層はポリイミド、窒化シリコン、アルミナ、二酸化シリコン、リンケイ酸ガラス、酸化イットリウム、酸化マグネシウム、エアロゲル、またはこれらの材料の任意の組み合わせで作ることができる。」ことが記載されている。
【０００４】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、ビア層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜であり、配線層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜である半導体装置が開示されている（例えば、非特許文献１参照。）。
【０００５】
このような絶縁膜の低誘電率化に伴い、積層構造の絶縁膜を用いた場合、特に絶縁膜の誘電率ｋが２．６以下のものを用いると、研磨工程における絶縁膜界面での剥がれが問題となっている。この絶縁膜が剥がれる現象は、いわゆる銅ダマシン法によって銅配線を形成する際に用いる化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）工程において特に顕著に現れる。
【０００６】
そこで剥がれを回避するために広い絶縁膜部に銅のダミーパターンを形成することが提案されている。しかしながら、スクライブラインへのダミーパターンの形成は技術的に困難であった。この困難でるという理由は、パッケージングを行う際のスクライブ工程にて、ダイサーの目詰まりやメタルの飛散が問題となるためである。また、スクライブパターンには位置合わせのためのマーク等が存在し、ダミーパターンを形成することが不可能な領域もあるためである。さらに、スクライブラインだけでなく、有効領域内でもダミーパターンを形成することが禁止されている領域があるため、ウエハ全面へのダミーパターンの挿入は困難であった。このため、ダミーパターンを挿入できない部分において、ＣＭＰでの剥がれが発生するという問題があった。この剥がれは、ウエハエッジ近傍の周辺露光部において、絶縁膜の段差が発生するために、この部分を起点として発生していた。
【０００７】
従来の剥がれ防止技術としては、素子取りのできないウエハ周辺部分に所定のパターンを有するマスクで露光を行い、所定形状のダミーパターンを形成し、そこに銅を埋め込むことで、剥がれの発生を防止できるとしたものである（例えば、特許文献２参照。）。
【０００８】
しかしながら、特許文献２に開示された方法を、実際の半導体装置の製造に採用した場合には、上記説明したように、スクライブラインへのダミーパターンの挿入が困難であることから、スクライブラインにおいて、周辺露光部から剥がれが発生するという問題があった。また、従来技術では、１ショットで露光される２０ｍｍ四方乃至３０ｍｍ四方程度の領域中に、複数の半導体装置製品を形成することも広く行なわれているが、特許文献２に記載された方法では、ダミーマスクを用いた露光部に、ウエハエッジからかなり内側の領域が含まれているため、この部分での半導体装置の形成はできない、すなわち、１ウエハ当たり形成可能な半導体装置数を低下させてしまう問題もあった。
【０００９】
【特許文献１】特許第３０５７０５４号公報
【特許文献２】特開２０００−２５２２８１号公報
【非特許文献１】西岡康隆著 「ＣＤ制御に基づいた有機Ｌｏｗ−ｋ／Ｃｕインテグレーション技術」、グローバルネット株式会社主催“ｋ＜２．５に向けたＬｏｗ−ｋ膜ダマシンプロセスの基礎理論と配線応用技術”p．４-１-１〜４-１-８、２００２年２月２０日
【発明の開示】
【発明が解決しようとする課題】
【００１０】
解決しようとする問題点は、配線溝等に埋め込みを行った導電膜の余剰部分のＣＭＰ工程で絶縁膜が剥がれる点である。特に、ＣＭＰ時に圧力が集中するウエハのエッジ近傍または絶縁膜のエッジ近傍での絶縁膜の剥がれを防止することが難しい点である。
【課題を解決するための手段】
【００１１】
本発明の半導体装置の製造方法は、基板上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、前記配線層を形成する配線は、前記基板上に設けられた絶縁膜に配線用凹部を形成して該配線用凹部内に導電膜を埋め込むように該絶縁膜上に該導電膜を形成する工程と、前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで前記配線を形成する工程とにより形成される半導体装置の製造方法であって、前記絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、前記絶縁膜上に前記導電膜を形成する前に、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程を備えたことを最も主要な特徴とする。
【００１２】
本発明の半導体装置は、基板上に少なくとも２層以上の配線層を備えたもので、前記配線層を形成する配線は、前記基板上に設けられた絶縁膜に形成された配線用凹部内に導電膜を埋め込み、その後に絶縁膜上の余剰な前記導電膜を研磨により除去して、前記配線用凹部内のみに残した前記導電膜で形成されたものからなる半導体装置であって、前記絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、前記配線用凹部内に前記導電膜を埋め込む前に、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部が形成されていることを最も主要な特徴とする。
【００１３】
本発明の露光マスクは、基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、露光により露光マスクに形成されたパターンが転写され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングして前記複数の凹部を形成する工程を有する半導体装置の製造方法で用いられる前記露光マスクであって、前記露光マスクは、透光性を有するマスク基板と、前記マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンを有することを最も主要な特徴とする。
【００１４】
本発明の露光装置は、基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、前記複数の凹部を形成する工程は、露光により露光マスクに形成されたパターンが転写され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングして前記複数の凹部を形成する工程を有する半導体装置の製造方法で用いられる前記露光マスクが装着された露光装置であって、前記露光マスクは、前記露光マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記露光マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンを有することを最も主要な特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置の製造方法は、絶縁膜上に導電膜を形成する前に、基板周辺部における少なくとも第２絶縁膜に複数の凹部を形成する工程を備えたため、絶縁膜上に導電膜を形成した際に凹部内にも導電膜が埋め込まれるので、凹部内に埋め込まれた導電膜が絶縁膜を接着する機能を果たすことができる。このため、導電膜を研磨して配線用凹部内に導電膜を残す工程で絶縁膜が剥がれるという問題が解決され、絶縁膜の剥がれの無い研磨を行うことができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、半導体装置を高い歩留りで製造することができるようになる。さらに、スクライブライン上に複数の凹部は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板面内の余裕スペースに形成される位置合わせマークにも影響を及ぼすことはない。
【００１６】
本発明の半導体装置は、配線用凹部内に導電膜を埋め込む前に、基板周辺部における少なくとも第２絶縁膜に複数の凹部が形成されているため、絶縁膜上に導電膜を形成した際に凹部内にも導電膜が埋め込まれるので、凹部内に埋め込まれた導電膜が絶縁膜を接着する機能を果たすことができる。このため、導電膜を研磨して配線用凹部内に導電膜を残して配線を形成する際に絶縁膜が剥がれるという問題が解決され、絶縁膜の剥がれの無い半導体装置を提供することができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、歩留りの高い半導体装置となる。さらに、スクライブライン上に複数の凹部は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板面内の余裕スペースに形成される位置合わせマークにも影響を及ぼすことはない。
【００１７】
本発明の露光マスクは、上記説明した本発明の半導体装置の製造方法において、複数の凹部を形成する際に、感光性レジスト膜を露光、現像してエッチングマスクを形成する際の露光マスクとして用いることができる。すなわち、本発明の露光マスクは、マスク基板における複数の凹部に対応した位置に形成された遮光パターンを有するものでは、感光性レジスト膜にネガ型レジストを用い、マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンを有するものでは、感光性レジスト膜にポジ型レジストを用いることで、基板周辺部における感光性レジスト膜に、所望の凹部を形成するためのパターンを形成することができる。したがって、本発明の半導体装置の製造方法において、少なくとも第２絶縁膜に複数の凹部を形成するためのエッチングマスクとなる感光性レジスト膜を露光することができるので、少なくとも第２絶縁膜に複数の凹部を形成することができるようになる。それによって導電膜を研磨して配線用凹部内に導電膜を残して配線を形成する際に絶縁膜が剥がれるという問題を解決するプロセスを提供することができ、絶縁膜の剥がれの無い半導体装置を提供することができるという利点が得られる。
【００１８】
本発明の露光装置は、本発明の露光マスクが装着された露光装置であるから、上記説明した本発明の露光マスクにより得られる利点と同様なる利点を得ることができる。
【発明を実施するための最良の形態】
【００１９】
埋め込み配線用の銅膜を研磨する際に、絶縁膜が剥がれるのを防止して品質および歩留りの向上を図るという目的を、溝配線を形成するための銅膜を成膜する前に、基板周辺における絶縁膜に複数の凹部を形成しておくことで実現した。すなわち、基板上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、配線層を形成する配線は、基板上に設けられた絶縁膜に配線用凹部を形成して該配線用凹部内に導電膜を埋め込むように該絶縁膜上に該導電膜を形成する工程と、導電膜を研磨して配線用凹部内に導電膜を残すことで配線を形成する工程とにより形成される半導体装置の製造方法であって、配線間に形成される絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、絶縁膜上に導電膜を形成する前に、基板周辺部における少なくとも第２絶縁膜に複数の凹部を形成する工程を備えている。また、上記複数の凹部を形成するために用いる露光マスクおよび露光装置を提供する。
【実施例１】
【００２０】
本発明の半導体装置に係る一実施例を、図１の概略構成断面図によって説明する。
【００２１】
図１に示すように、本発明の半導体装置１は以下のような構成を成す。例えば素子（例えばトランジスタ等）、配線等（図示せず）が形成された基板（ウエハ）１１上に絶縁膜１２が形成されている。また、絶縁膜１２には、図示はしないが、配線、上層の配線との接続部や電極等が形成されていてもよい。上記基板１１には例えばシリコン基板が用いられている。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。
【００２２】
上記絶縁膜１２上にはビアが形成される第１絶縁膜（ビア層絶縁膜）２１が形成されている。ここでは第１絶縁膜２１は例えば炭化酸化シリコン（ＳｉＯＣ）系の膜で形成する。上記第１絶縁膜２１は、例えばプラズマＣＶＤ法により２００ｎｍの厚さに成膜されているものである。上記絶縁膜１２および第１絶縁膜２１の成膜の具体例としては、平行平板型プラズマＣＶＤ装置を用い、その際使用する原料ガスのうちシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。
【００２３】
さらに、第１絶縁膜２１上には、配線が形成される第２絶縁膜（配線層絶縁膜）２２が形成されている。この第２絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜が用いられている。この酸化シリコン膜は、例えばプラズマＣＶＤ法により成膜される。上記第２絶縁膜２２の膜厚は、例えば３００ｎｍとした。
【００２４】
上記絶縁膜１２のエッジ位置に対して上記第１絶縁膜２１および第２絶縁膜２２のエッジ位置は内側に形成されている。すなわち、第１絶縁膜２１および第２絶縁膜２２の最外周部は除去されている。それによって、上記第１絶縁膜２１および第２絶縁膜２２のエッジ位置は基板１１周端から例えば１．５ｍｍ内側に形成されている。以下、第１、第２絶縁膜２１、２２の最外周部の除去された領域を絶縁膜除去領域Ｒとする。
【００２５】
さらに、基板１１の周辺部における上記少なくとも第２絶縁膜２２（図面では第２絶縁膜２２と第１絶縁膜２１）には、複数の凹部３１（図面では３本の凹部３１１、３１２、３１３）が形成されている。上記凹部３１は、それぞれが例えば環状に形成され、かつ同心円状に配置されている。そして各凹部３１は、その幅が例えば２０μｍに形成されており、各凹部３１間の間隔が例えば２０μｍとなるように配置されている。そして、各凹部３１は、基板１１周端から１．５ｍｍ〜２ｍｍの範囲内に形成されている。以下、第１、第２絶縁膜２１、２２において複数の凹部３１が環状に形成されている領域を環状領域Ｓとする。
【００２６】
また、図示はしないが、上記第２絶縁膜２２には溝配線を形成するための配線用凹部（配線用溝）が形成され、上記第１絶縁膜２１には、上記第２絶縁膜２２に形成される配線と下層の配線、電極、接続部等とを接続するビアコンタクト部が形成されるビアホールが形成されている。そして、上記各凹部３１、配線用凹部（図示せず）、ビアホール（図示せず）等を埋め込むように導電膜４１が上記第２絶縁膜２２上に形成されている。この導電膜４１は、例えば、密着膜（バリアメタル膜も兼ねても良い）と配線、ビアコンタクト部等を形成する配線形成膜（ビアコンタクト部を形成する膜も含む）とからなっている。例えば密着膜にはタンタル（Ｔａ）膜が用いられ、配線形成膜には銅膜が用いられる。図面では、第２絶縁膜２２上の余剰な銅膜および密着膜を化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）により除去した後の状態を示した。したがって、上記各凹部３１、配線用凹部（図示せず）、ビアホール（図示せず）には、密着膜を介して銅が埋め込まれた状態となっている。また、第１絶縁膜２１および第２絶縁膜２２の最外周部の絶縁膜１２上の一部にも密着膜を介して導電膜４１が残される。
【００２７】
上記凹部３１は、上記説明した形状、配置位置に限定されることはない。その他の形状例、配置例については、後に詳細に説明する。
【００２８】
本発明の半導体装置１は、配線用凹部内に導電膜４１を埋め込む前に、基板１１周辺部における少なくとも第２絶縁膜２２に複数の凹部３１が形成されているため、第２絶縁膜２２上に導電膜４１を形成した際に凹部３１内にも導電膜４１が埋め込まれるので、凹部３１内に埋め込まれた導電膜４１が第１、第２絶縁膜２１、２２と接着する機能を果たすことができる。このため、基板１１周辺部における第１、第２絶縁膜２１、２２の膜剥がれ耐性が高められるので、導電膜４１を研磨して配線用凹部内に導電膜４１を残して配線を形成する際の第１、第２絶縁膜２１、２２が剥がれるという問題を解決することができ、絶縁膜の剥がれの無い半導体装置１を提供することができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、歩留りの向上が図れるとともに、絶縁膜の信頼性の向上が図れる。さらに、基板１１に形成されるチップ間を分離するスクライブライン上に複数の凹部３１は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板１１面内の余裕スペースに形成される位置合わせマーク（図示せず）にも影響を及ぼすことはない。よって、信頼性の高い多層配線構造が構成された半導体装置１となる。
【実施例２】
【００２９】
次に、本発明の半導体装置の製造方法に係る一実施例を、図２〜図７の概略構成斜視図および概略構成断面図によって説明する。図２〜図５では、（１）に概略構成斜視図を示し、（２）に基板直径方向の概略構成断面図を示し、図６〜図７では、概略構成断面図を示した。なお、概略構成断面図は分かり易くするため、厚さ方向に拡大されている。また、図中の基板上に描かれている矢印は基板の回転方向の一例を示すもので、この回転方向は逆方向であってもよい。
【００３０】
図２に示すように、基板１１上に絶縁膜１２を形成する。上記基板１１には、例えばシリコン基板が用いられ、図示しない半導体素子、配線等が形成されていてもよい。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１２上に第１絶縁膜（例えばビアコンタクトが形成される絶縁膜：ビア層絶縁膜）２１を形成する。ここでは第１絶縁膜２１はＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等である。上記第１絶縁膜２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。以下、各種絶縁膜形成した基板１１をウエハという。
【００３１】
次に、図３に示すように、上記第１絶縁膜２１上に第２絶縁膜（例えば配線層が形成される絶縁膜：配線層絶縁膜）２２を成膜する。この第２絶縁膜２２には、酸化シリコン（ＳｉＯ2）膜を用いた。この酸化シリコン膜は、例えばプラズマＣＶＤ法によって成膜することができ、例えば３００ｎｍの厚さに成膜した。
【００３２】
次に、図４に示すように、塗布法によって、上記第２絶縁膜２２上に感光性レジスト膜５１を形成する。ここでは、上記感光性レジスト膜５１を感光した部分が現像工程で溶出するポジ型レジストで形成した。そして、基板１１を例えば矢印ア方向に回動させながら、露光マスク７１を用いて露光Ｌを感光性レジスト膜５１に照射する。その際、感光領域は、ウエハ端部から内側方向に例えば１．５ｍｍの範囲における上記感光性レジスト膜５１のエッジ領域、およびさらにウエハ端部から内側方向に、例えば１．５ｍｍから２ｍｍの範囲において２０μｍ間隔にかつ同心円状になる２０μｍ幅の環状領域となるようにした。ここで用いる露光マスク７１および露光装置については、後に説明する。なお、斜視図において、露光領域は梨地模様で示した。
【００３３】
その後、露光された上記感光性レジスト膜５１に対して、通常の現像工程を行い、レジストからなるエッチングマスクを形成する。
【００３４】
次に、このエッチングマスクを用いて、上記第２絶縁膜２２および第１絶縁膜２１をエッチング除去する。この結果、図５に示すように、基板１１の周辺部における上記第１、第２絶縁膜２１、２２に、環状に複数の凹部３１（３１１、３１２、３１３）が形成された。これとともに、第１、第２絶縁膜２１、２２の最外周部分もエッチング除去された。詳しく説明すれば、第１、第２絶縁膜２１、２２の最外周部の全周にわたって幅１．５ｍｍの領域（絶縁膜除去領域Ｒ）が除去され、その内側の第１、第２絶縁膜２１、２２には、幅２０μｍの環状の溝からなる複数の凹部３１が２０μｍの間隔をおいて、同心円状に形成された。この領域を環状領域Ｓとする。
【００３５】
その後、感光性レジスト膜５１からなるエッチングマスクも除去する。上記図５では、感光性レジスト膜５１を除去した後の状態を示した。
【００３６】
上記複数の凹部３１を形成する工程（第１、第２絶縁膜２１、２２のエッジ除去工程も含む）は、第１、第２絶縁膜２１、２２に配線用凹部（図示せず）を形成する工程と一緒、もしくは前後等に行うことができる。この配線用凹部とは、溝配線を形成するための配線溝、上層配線と下層配線、下層の接続部、下層の電極等を繋ぐビアホールをいう。
【００３７】
例えば、上記第１絶縁膜２１を形成した後に第１絶縁膜２１にビアホール（図示せず）を形成する。その後、第１絶縁膜２１上に上記第２絶縁膜２２を形成した後、配線溝（図示せず）と先に第１絶縁膜２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行ってもよい。
【００３８】
または、上記第１絶縁膜２１を形成した後に第１絶縁膜２１にビアホール（図示せず）を形成する。その後、第１絶縁膜２１上に上記第２絶縁膜２２を形成した後、配線溝（図示せず）と先に第１絶縁膜２１に形成したビアホール（図示せず）を再度開口する工程を行う。その際、配線溝と同時に上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行ってもよい。
【００３９】
または、上記第１絶縁膜２１を形成した後に第１絶縁膜２１にビアホール（図示せず）を形成する。次に、上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行う。その後、第１絶縁膜２１上に上記第２絶縁膜２２を形成した後、配線溝（図示せず）と先に第１絶縁膜２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行ってもよい。
【００４０】
このように、複数の凹部３１の形成工程は、配線溝およびビアホールを同時形成する、いわゆるデュアルダマシンプロセスに適用することが可能である。このデュアルダマシンプロセスに関しては、種々の方法（例えば特開２００１−４４１８９号公報、特許第３０５７０５４号公報等に記載されているようなプロセス）が開示されており、ビアホールが形成される第１絶縁膜２１と配線が形成される第２絶縁膜２２とが積層される構成であり、配線溝、ビアホール等に銅を埋め込んだ後、その銅を研磨工程によって除去するプロセスが採用されるものであれば、本発明に係わる複数の凹部３１を形成することができる。
【００４１】
次に、図６に示すように、配線用凹部（図示せず）および複数の凹部３１内を埋め込むようにして、上記第２絶縁膜２２上に導電膜４１を形成する。この導電膜４１は、下層に密着膜（図示せず）が形成され、その上層に銅が堆積されたものである。上記密着膜は、上記第２、第１絶縁膜２２、２１、さらに下層の絶縁膜１２と銅の密着性を確保しつつ、銅の不要な拡散を防止するものであればよく、例えばタンタル（Ｔａ）膜で形成されている。もしくは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層膜等で形成されている。ここでは、一例として、スパッタリング法によって、２０ｎｍの厚さにタンタル（Ｔａ）膜を形成して密着層とした後、めっきシード層となる銅膜を１００ｎｍの厚さに成膜する。その後、めっき法によって、１μｍの厚さに銅膜を形成することで、上記導電膜４１を構成した。
【００４２】
次に、ＣＭＰによって、上記第２絶縁膜２２上の余剰な上記導電膜４１を研磨する。その結果、図７に示すように、配線用凹部（図示せず）および環状領域Ｓの複数の凹部３１内に導電膜４１が埋め込まれる。また、第１、第２絶縁膜２１、２２の最外周部を除去した絶縁膜除去領域Ｒにも一部、導電膜４１が残される。
【００４３】
上記ＣＭＰ条件は、一例として、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ７３０１がある。上記研磨液の供給流量は例えば２００ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば１２０ｓｅｃとした。これにより、第２絶縁膜２２上の銅膜が除去され、タンタル膜表面が露出された。
【００４４】
さらに、第２絶縁膜２２上の余剰な密着層をＣＭＰした。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば６０ｓｅｃとした。これにより、第２絶縁膜２２上の密着膜を完全に除去され、酸化シリコンからなる第２絶縁膜２２の表層もおよそ５０ｎｍの厚さだけ除去された。
【００４５】
上記製造方法では、第２絶縁膜２２、第１絶縁膜２１の順でエッチングを行い、絶縁膜のエッジを除去した。ここでは、第２絶縁膜２２、第１絶縁膜２１ともにエッチングしたが、これはどちらを選択することも可能である。第２絶縁膜２２、第１絶縁膜２１ともにをエッチングする場合には、凹部３１を形成したことによる密着性改善効果を高めることができるが、第２絶縁膜２２のみをエッチングして形成した凹部であっても、密着性改善効果は得られる。
【００４６】
本発明の半導体装置の製造方法は、第２絶縁膜２２上に導電膜４１を形成する前に、基板１１周辺部における少なくとも第２絶縁膜２２に複数の凹部３１を形成する工程を備えたため、第２絶縁膜２２上に導電膜４１を形成した際に凹部３１内にも導電膜４１が埋め込まれるので、凹部３１内に埋め込まれた導電膜４１が第１、第２絶縁膜２１、２２を接着する機能を果たすことができる。このため、導電膜４１を研磨して配線用凹部内に導電膜４１を残す工程で第２、第１絶縁膜２２、２１が剥がれるという問題が解決され、絶縁膜の剥がれの無い研磨を行うことができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、半導体装置１を高い歩留りで製造することができるようになる。さらに、スクライブライン上に複数の凹部は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板面内の余裕スペースに形成される位置合わせマークにも影響を及ぼすことはない。よって、信頼性の高い多層配線構造が構成された半導体装置１を製造することができる。
【００４７】
次に、本発明の半導体装置およびその製造方法に係る上記複数の凹部３１の形状例、サイズ例、配置例について、図８〜図１３によって詳細に説明する。図８〜図１３では、（１）に平面図を示し、（２）にＡ部拡大図を示す。
【００４８】
図８に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に形成される。例えば、各凹部３１は３つの同心円状に配置される。同心円状に配置される個数は３つに限定されることはなく、所定の範囲内に入れば２つもしくは４つ以上であってもよい。この構成は、前記図５によって説明した構成と同様である。この構成では、凹部３１は環状の溝に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００４９】
図９に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は溝形状を成し、その溝形状の凹部３１が間隔を置いて例えば３つの環状に配置され、さらに、３つの環状は、例えば同心円状に配置されている。この構成では、凹部３１は溝に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とし、溝の長さは特に規定されない。また凹部３１間の幅方向の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５０】
図１０に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば３つの環状に配置され、さらに、３つの環状に配置された凹部３１は、例えば同心円状に配置されている。この構成では、凹部３１は例えば矩形（例えば、図面では正方形であるが、長方形、ひし形、平行四辺形等であってもよい）の穴に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の幅方向の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５１】
図１１に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば３つの環状に配置され、さらに、３つの環状は、例えば同心円状に配置されている。この構成では、凹部３１は例えば円形（例えば、図面では円形であるが、長円形、楕円形等であってもよい）の穴に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の幅方向の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５２】
図１２に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば所定の幅の環状領域に配置されている。この構成では凹部３１は、例えば矩形（例えば、図面では正方形であるが、長方形、ひし形、平行四辺形等であってもよい）の穴に形成され、もしくは、図示はしていないが円形（例えば、真円形、長円形、楕円形等）の穴に形成され、ウエハ半径方向における凹部３１の幅ｗは、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の幅方向の間隔ｄは、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５３】
図１３に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は十字形状の穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば所定の幅の環状領域に配置されている。この構成では凹部３１は、ウエハ半径方向における凹部３１の幅は１μｍ以上１５０μｍ以下とする。また凹部３１間の幅方向の間隔は０．３μｍ以上１５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５４】
そして、図１４に示すように、上記各凹部３１が配置される環状領域Ｓは、基板１１周縁から基板１１の中心方向に向かって０．３ｍｍ以上５ｍｍ以内の幅Ｗｓを有する環状の領域であり、より好ましくは、基板１１周縁から基板１１の中心方向に向かって０．５ｍｍ以上５ｍｍ以内の幅Ｗｓを有する環状の領域である。また、上記環状領域Ｓの外側の領域は第１、第２絶縁膜２１、２２を除去した絶縁膜除去領域Ｒとなっている。この絶縁膜除去領域Ｒの除去幅Ｗｒは、基板１１周縁から内側に、例えば少なくとも１０．０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とした。
【００５５】
次に、上記各数値の根拠を得るために、以下のような複数種のサンプルを作成し、研磨実験を行った結果について説明する。
【００５６】
サンプルＡは、前記図２〜図５によって説明したように、前記説明した本発明の半導体装置の製造方法によって、基板１１上に絶縁膜１２を形成し、この絶縁膜１２上に第1絶縁膜２１、第２絶縁膜２２を積層して形成した後、第２、第１絶縁膜２２、２１の周辺部を除去するとともに、その除去領域より内側に複数の凹部３１を形成したものである。ここでは、前記図８に示したように、３本の環状の溝を同心円状に配置した構成の複数の凹部３１を形成した。
【００５７】
前記図１４に示すように、サンプルＡでは、絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。また、環状領域Ｓの幅Ｗｓ、凹部の幅、凹部間の幅をそれぞれパラメータとした。すなわち、環状領域Ｓの幅Ｗｓは、０．１ｍｍ〜１．０ｍｍまで０．１ｍｍ刻みに設定するとともに、１．０ｍｍ〜５．０ｍｍまで０．５ｍｍ刻みに設定した。また、環状領域Ｓに形成される「環状の凹部３１の幅」／「凹部３１の幅方向の間隔」は、０．１μｍ／０．１μｍ〜０．５μｍ／０．５μｍまでは０．１μｍ刻みに設定し、１μｍ以上では、１μｍ／１μｍ、２μｍ／２μｍ、５μｍ／５μｍ、１０μｍ／１０μｍ、５０μｍ／５０μｍ、５０μｍ／１００μｍ、１００μｍ／５０μｍ、１００μｍ／１００μｍ、１５０μｍ／１５０μｍ、２００μｍ／２００μｍに設定した。なお、図１４では凹部３１の図示は省略した。
【００５８】
なお、上記サンプルＡは、第１、第２絶縁膜２１、２２には配線溝、ビアホール等のいわゆる実パターンは形成せず、いわゆるベタ膜の第１、第２絶縁膜２１、２２に上記複数の凹部３１を形成したものである。通常、研磨工程での膜剥がれは、実パターンが形成された膜よりもベタ膜のほうが剥がれ易いことは当業者間では周知の事実となっている。したがって、上記サンプルＡで膜剥がれが起こらなければ実パターンが形成された絶縁膜では膜剥がれが起こらないといえる。
【００５９】
そして、前記図６、図７によって説明したように、スパッタリング法によって、第２絶縁膜２２上に上記複数の凹部３１内を埋め込むように密着層となるタンタル（Ｔａ）膜を２０ｎｍの厚さに形成した後、スパッタリング法によって、めっきシード層となる銅膜を例えば１００ｎｍの厚さに形成する。その後、めっき法によって、銅膜を例えば１μｍの厚さに堆積した後、第２絶縁膜２２上の余剰な銅膜を研磨（ＣＭＰ）除去する。
【００６０】
上記銅膜のＣＭＰ条件は、前記説明したのと同様である。このＣＭＰによって、第２絶縁膜２２上の銅膜が除去され、タンタル膜の表面が露出された。
【００６１】
上記サンプルＡは、同一条件で処理したものを３枚作製した。そして、各サンプルＡに対して、顕微鏡を用いて膜剥がれ状態の目視検査を行った。その結果を表１〜表３に示す。
【００６２】
なお、剥がれの判定は以下のように規定した。剥がれが複数の凹部が形成されている環状領域Ｓを超えて内側に発生したものに関しては、平均の剥がれ幅を測定した。したがって、表では数値で表した。一方、剥がれの幅が複数の凹部が形成されている環状領域Ｓに収まったものに関しては、全周にわたって剥がれ無いものは◎で表し、複数の凹部が形成されている環状領域Ｓ内に数箇所の剥がれが存在するものは○で表し、複数の凹部が形成されている環状領域Ｓ内の全周にわたって剥がれが発生したものは△で表し、複数の凹部が形成されている環状領域Ｓの内側に１０ｍｍ以上の剥がれが発生したものは×とする。また、データを採取していないものには−で表した。このように、剥がれの発生状態を４段階に分類した。なお、実験では×に相当する状態は観察されなかった。
【００６３】
【表１】
【００６４】
【表２】
【００６５】
【表３】
【００６６】
上記表１〜表３から判るように、複数の凹部３１が形成された環状領域Ｓの幅Ｗｓが０．３ｍｍ以上のものでは、環状領域Ｓを超える剥がれが２ｍｍ以下に抑えられており、理収領域確保の観点から十分な効果が得られる。さらに、環状領域Ｓの幅Ｗｓが０．５ｍｍ以上のものでは、ダミー周辺露光領域を超える剥がれが全く発生せず、より良好な理収領域を確保できるとともに、ＣＭＰ時の剥がれ発生によるウエハ面へのスクラッチを効果的に抑制できることがわかった。環状領域Ｓの幅Ｗｓが５ｍｍまでは同様に環状領域Ｓを超える剥がれは発生しなかったが、理収確保の観点からは、環状領域Ｓの幅Ｗｓを５ｍｍ以下にすることが望ましい。環状の凹部３１の幅が２００μｍであっても、比較例に比べて顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは銅研磨時のディッシングが大きくなるために、複数の凹部３１の効果が低減したものと考えられる。凹部３１の幅方向の間隔が２００μｍであっても、比較例（比較例については後に説明する）に比べて顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは、凹部３１が形成されない絶縁膜部の幅が広くなるために、凹部３１の効果が低減したものと考えられる。環状の凹部３１の幅、凹部３１の幅方向の間隔ともに１５０μｍ以下では、剥がれ領域が環状領域Ｓの一部になり、５０μｍ以下では全く剥がれが発生しなかった。したがって、本発明の有効性が実証された。
【００６７】
また、上記サンプルＡとは別の構成のサンプルを作製した。このサンプルをサンプルＢとする。
【００６８】
サンプルＢは、前記図２〜図５によって説明したように、前記説明した本発明の半導体装置の製造方法によって、基板１１上に絶縁膜１２を形成し、この絶縁膜１２上に第1絶縁膜２１、第２絶縁膜２２を積層して形成した後、第２、第１絶縁膜２２、２１の周辺部を除去するとともに、その除去領域より内側に複数の凹部３１を形成したものである。ここでは、前記図１０に示したように、複数の凹部３１は正方形の穴形状を成し、その凹部３１が間隔を置いて例えば３つの環状に配置され、その３つの環状は例えば同心円状に配置されている。このような構成の複数の凹部３１を第１、第２絶縁膜２１、２２に形成した。
【００６９】
前記図１４に示すように、サンプルＢでは、絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。また、環状領域Ｓの幅Ｗｓ、凹部の幅、凹部間の幅をそれぞれパラメータとした。すなわち、環状領域Ｓの幅Ｗｓは、０．１ｍｍ〜１．０ｍｍまで０．１ｍｍ刻みに設定するとともに、１．０ｍｍ〜５．０ｍｍまで０．５ｍｍ刻みに設定した。また、環状領域Ｓに形成される「環状の凹部３１の幅」／「凹部３１の幅方向の間隔」は、０．１μｍ／０．１μｍ〜０．５μｍ／０．５μｍまでは０．１μｍ刻みに設定し、１μｍ以上では、１μｍ／１μｍ、２μｍ／２μｍ、５μｍ／５μｍ、１０μｍ／１０μｍ、５０μｍ／５０μｍ、５０μｍ／１００μｍ、１００μｍ／５０μｍ、１００μｍ／１００μｍ、１５０μｍ／１５０μｍ、２００μｍ／２００μｍに設定した。
【００７０】
なお、上記サンプルＢは、前記サンプルＡと同様に、第１、第２絶縁膜２１、２２には配線溝、ビアホール等のいわゆる実パターンは形成せず、いわゆるベタ膜の第１、第２絶縁膜２１、２２に上記複数の凹部３１を形成したものである。したがって、上記サンプルＢで膜剥がれが起こらなければ実パターンが形成された絶縁膜では膜剥がれが起こらないといえる。
【００７１】
そして、前記図６、図７によって説明したように、スパッタリング法によって、第２絶縁膜２２上に上記複数の凹部３１内を埋め込むように密着層となるタンタル（Ｔａ）膜を２０ｎｍの厚さに形成した後、スパッタリング法によって、めっきシード層となる銅膜を例えば１００ｎｍの厚さに形成する。その後、めっき法によって、銅膜を例えば１μｍの厚さに堆積した後、第２絶縁膜２２上の余剰な銅膜を研磨（ＣＭＰ）除去する。
【００７２】
上記銅膜のＣＭＰ条件は、前記説明したのと同様である。このＣＭＰによって、第２絶縁膜２２上の銅膜が除去され、タンタル膜の表面が露出された。
【００７３】
上記サンプルＢは、同一条件で処理したものを３枚作製した。そして、各サンプルＢに対して、顕微鏡を用いて膜剥がれ状態の目視検査を行った。その結果を表４〜表６に示す。剥がれの判定基準は、前記サンプルＡと同様である。
【００７４】
【表４】
【００７５】
【表５】
【００７６】
【表６】
【００７７】
上記表４〜表６から判るように、複数の凹部３１が形成された環状領域Ｓの幅Ｗｓが０．３ｍｍ以上のものでは、環状領域Ｓを超える剥がれが２ｍｍ以下に抑えられており、理収領域確保の観点から十分な効果が得られる。さらに、環状領域Ｓの幅Ｗｓが０．５ｍｍ以上のものでは、環状領域Ｓを超える剥がれが全く発生せず、より良好な理収領域を確保できるとともに、ＣＭＰ時の剥がれ発生によるウエハ面へのスクラッチを効果的に抑制できることがわかった。環状領域Ｓの幅Ｗｓが５ｍｍまでは同様に環状領域Ｓを超える剥がれは発生しなかったが、理収確保の観点からは、環状領域Ｓの幅Ｗｓを５ｍｍ以下にすることが望ましい。環状の凹部３１の幅が２００μｍであっても、比較例と比べれば顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは銅研磨時のディッシングが大きくなるために、複数の凹部３１を形成した効果が低減したものと考えられる。また凹部３１の幅方向の間隔が２００μｍであっても、比較例に比べて顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは、凹部３１が形成されない絶縁膜部の幅が広くなるために、凹部３１の効果が低減したものと考えられる。環状の凹部３１の幅、凹部３１の幅方向の間隔ともに１５０μｍ以下では、剥がれ領域が環状領域Ｓの一部になり、５０μｍ以下では全く剥がれが発生しなかった。このように、サンプルＢにおいてもサンプルＡと同様なる結果が得られ、本発明の有効性が実証された。このことは、凹部の形状によらず、所定の環状領域Ｓの幅Ｗｓと、凹部の幅が０．１μｍ以上１５０μｍ以下であり、凹部間の間隔が０．１μｍ以上１５０μｍ以下であればよいことを示している。
【００７８】
次に、比較例として、本発明に係わる複数の凹部を形成しないサンプルＣを作製した。 図１５に示すように、サンプルＣでは、前記サンプルＡ、Ｂのように環状領域Ｓは形成せずに、絶縁膜の最外周部のみを除去した。その絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。
【００７９】
次に、サンプルＣの作製方法の一例を図１６〜図２１の概略構成斜視図および概略構成断面図によって説明する。図１６〜図１９では、（１）に概略構成斜視図を示し、（２）に基板直径方向の概略構成断面図を示し、図２０〜図２１では、概略構成断面図を示した。なお、概略構成断面図は分かり易くするため、厚さ方向に拡大されている。また、図中の基板上に描かれている矢印は基板の回転方向の一例を示すもので、この回転方向は逆方向であってもよい。
【００８０】
図１６に示すように、基板１１１上に絶縁膜１１２を形成する。上記基板１１１には、例えばシリコン基板が用いられ、図示しない半導体素子、配線等が形成されていてもよい。また上記絶縁膜１１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１１２上に第１絶縁膜（例えばビアコンタクトが形成される絶縁膜：ビア層絶縁膜）１２１を形成する。ここでは第１絶縁膜１２１はＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等である。上記第１絶縁膜１２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。以下、各種絶縁膜形成した基板１１１をウエハという。
【００８１】
次に、図１７に示すように、上記第１絶縁膜１２１上に第２絶縁膜（例えば配線層が形成される絶縁膜：配線層絶縁膜）１２２を成膜する。この第２絶縁膜１２２には、酸化シリコン（ＳｉＯ2）膜を用いた。この酸化シリコン膜は、例えばプラズマＣＶＤ法によって成膜することができ、例えば３００ｎｍの厚さに成膜した。
【００８２】
次に、図１８に示すように、塗布法によって、上記第２絶縁膜１２２上に感光性レジスト膜１５１を形成する。ここでは、上記感光性レジスト膜１５１を感光した部分が現像工程で溶出するポジ型レジストで形成した。そして、基板１１１を例えば矢印ア方向に回動させながら、露光マスク（図示せず）を用いて露光Ｌを感光性レジスト膜１５１に照射する。その際、感光領域は、ウエハ端部から内側方向に例えば１．５ｍｍの範囲における上記感光性レジスト膜１５１のエッジ領域となるようにした。なお、斜視図において、露光領域は梨地模様で示した。
【００８３】
その後、露光された上記感光性レジスト膜１５１に対して、通常の現像工程を行い、レジストからなるエッチングマスクを形成する。
【００８４】
次に、このエッチングマスクを用いて、上記第２絶縁膜１２２および第１絶縁膜１２１をエッチングする。この結果、図１９に示すように、基板１１１の周辺部上における上記第１、第２絶縁膜１２１、１２２の最外周部の全周にわたって幅１．５ｍｍの領域（絶縁膜除去領域Ｒ）が除去された。
【００８５】
その後、感光性レジスト膜１５１からなるエッチングマスクも除去する。上記図１９では、感光性レジスト膜１５１を除去した後の状態を示した。
【００８６】
上記第１第２絶縁膜のエッジを除去する工程は、第１、第２絶縁膜１２１、１２２に配線用凹部（図示せず）を形成する工程と一緒、もしくは前後等に行うことができる。この配線用凹部とは、溝配線を形成するための配線溝、上層配線と下層配線、下層の接続部、下層の電極等を繋ぐビアホールをいう。
【００８７】
例えば、上記第１絶縁膜１２１を形成した後に第１絶縁膜１２１にビアホール（図示せず）を形成する。その後、第１絶縁膜１２１上に上記第２絶縁膜１２２を形成した後、配線溝（図示せず）と先に第１絶縁膜１２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、第１、第２絶縁膜１２１、１２２にエッジ領域の除去を行ってもよい。
【００８８】
または、上記第１絶縁膜１２１を形成した後に第１絶縁膜１２１にビアホール（図示せず）を形成する。その後、第１絶縁膜１２１上に上記第２絶縁膜１２２を形成した後、配線溝（図示せず）と先に第１絶縁膜１２１に形成したビアホール（図示せず）を再度開口する工程を行う。その際、配線溝と同時に第１、第２絶縁膜１２１、１２２のエッジ領域の除去を行ってもよい。
【００８９】
または、上記第１絶縁膜１２１を形成した後に第１絶縁膜１２１にビアホール（図示せず）を形成する。次に、第１、第２絶縁膜１２１、１２２のエッジ領域の除去を行う。その後、第１絶縁膜１２１上に上記第２絶縁膜１２２を形成した後、配線溝（図示せず）と先に第１絶縁膜１２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、上記エッジ領域の除去を行ってもよい。
【００９０】
次に、図２０に示すように、配線用凹部（図示せず）内を埋め込むようにして、上記第２絶縁膜１２２上に導電膜１４１を形成する。この導電膜１４１は、下層に密着膜（図示せず）が形成され、その上層に銅が堆積されたものである。上記密着膜は、上記第２、第１絶縁膜１２２、１２１、さらに下層の絶縁膜１１２と銅の密着性を確保しつつ、銅の不要な拡散を防止するものであればよく、例えばタンタル（Ｔａ）膜で形成されている。もしくは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層膜等で形成されている。ここでは、一例として、スパッタリング法によって、２０ｎｍの厚さにタンタル（Ｔａ）膜を形成して密着層とした後、めっきシード層となる銅膜を１００ｎｍの厚さに成膜する。その後、めっき法によって、１μｍの厚さに銅膜を形成することで、上記導電膜１４１を構成した。
【００９１】
次に、ＣＭＰによって、上記第２絶縁膜１２２上の余剰な上記導電膜１４１を研磨する。その結果、図２１に示すように、配線用凹部（図示せず）内に導電膜１４１が埋め込まれる。また、第１、第２絶縁膜１２１、１２２の最外周部を除去した絶縁膜除去領域Ｒにも導電膜１４１の一部が残される。
【００９２】
上記ＣＭＰ条件は、一例として、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ７３０１がある。上記研磨液の供給流量は例えば２００ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば１２０ｓｅｃとした。これにより、第２絶縁膜１２２上の銅膜が除去され、タンタル膜表面が露出された。
【００９３】
さらに、第２絶縁膜１２２上の余剰な密着層をＣＭＰした。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば６０ｓｅｃとした。これにより、第２絶縁膜１２２上の密着膜を完全に除去され、酸化シリコンからなる第２絶縁膜１２２の表層もおよそ５０ｎｍの厚さだけ除去された。
【００９４】
上記サンプルＣでは、絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。また、サンプルＣは、上記サンプルＡ，Ｂと同様に３枚作製した。
【００９５】
上記サンプルＣでは、平均して基板１１の周縁（ウエハエッジ）からおよそ１０ｍｍ〜１５ｍｍの幅の領域で、幅広くはがれが観察された。
【００９６】
以上、説明したように、上記サンプルＡ、Ｂでは、剥がれの発生が抑制されていることがわかった。これは本来密着性が弱いサンプルであったが、エッジ近傍の剥がれが複数の凹部３１が形成された環状領域Ｓによって抑制されたために、剥がれの起点が発生せず、結果として剥がれが生じなかったと考えられる。よって、本発明の有効性が実証された。
【００９７】
また、本発明の半導体装置の製造方法では、理収の観点からも有効である。図２２に示すように、通常、半導体装置の露光工程ではステッパーが用いられるため、ウエハ面内の全域を露光するには複数回の露光が必要である。通常、１ショット内の露光領域ＳＬには、一般的に複数（例えば、４個、６個、…等）のチップ（図面では一例として４個のチップＣ１、Ｃ２、Ｃ３、Ｃ４を取る場合を示した）が採られる。したがって、最外周のショットでは、１ショットの露光領域ＳＬ内の一部が良品のチップとなるので、前記特開２０００−２５２２８１号公報に開示されたように、１ショットの全域をダミーパターンとする場合と比較して、チップ取りの理収は良くなる。また、１ショットで１個のチップしか取らない場合であっても、環状領域Ｓ内には絶縁膜の剥がれが発生しないため、環状領域Ｓにぎりぎりの位置にあるショットのチップであっても良品とすることができる。
【００９８】
一方、上記比較例の場合には、図２３に示すように、最外周のショット内の露光領域ＳＬには、一般的に複数（例えば、４個、６個、…等）のチップ（図面では一例として４個のチップＣ１、Ｃ２、Ｃ３、Ｃ４を取る場合を示した）が採られる。しかしながら、最外周のショット内のチップは銅膜のＣＭＰ時に発生する絶縁膜の剥がれの影響を受けることになる。したがって、最外周のショット内のチップが良品として採れるチップであっても膜剥がれによって不良品となる可能性が高い。また、１ショットで１個のチップしか取らない場合では、最外周部の絶縁膜除去領域Ｒに対してぎりぎりの位置にあるショットのチップの場合には、絶縁膜の剥がれが生じ、不良品となる。このため、比較例では、本発明よりもチップ取りの理収が悪化することになる。
【実施例３】
【００９９】
次に、本発明の半導体装置の製造方法および半導体装置に係る別の実施例を説明する。
【０１００】
この実施例では、前記実施例１および実施例２で用いた第１絶縁膜２１（ビア層の絶縁膜）には、窒化炭化シリコン（ＳｉＣＮ）膜を例えば３５ｎｍの厚さに形成した後、その上に炭化酸化シリコン（ＳｉＯＣ）膜を例えば２００ｎｍの厚さに形成したものを用いた。上記炭化酸化シリコン（ＳｉＯＣ）としては、例えばブラックダイヤモンド（ＢＤ）と呼ばれるものがある。さらに前記実施例１および実施例２で用いた第２絶縁膜２２（配線層の絶縁膜）には、例えばポリアリールエーテル膜（例えばＳｉＬＫと呼ばれる膜）を１００ｎｍの厚さに成膜した後、その上に酸化シリコン（ＳｉＯ2）膜を例えば２００ｎｍの厚さに成膜したものを用いた（なお、酸化シリコン膜は、後のＣＭＰ工程で表面が研磨され、最終的には約１５０ｎｍの厚さとなる。）。また、絶縁膜除去領域の除去幅Ｗｒを約２ｍｍ、複数の凹部３１が形成される環状領域Ｓの幅Ｗｓを２ｍｍ〜３ｍｍとし、導電膜（銅膜）のエッジカット幅を１．５ｍｍとして積層し、５層積層構造を形成した。すなわち、第１絶縁膜２１、第２絶縁膜２２、導電膜４１のエッジの構成を除いて、前記実施例２と同様の構成とした。そして、前記実施例２で説明したのと同様に、導電膜４１を研磨（ＣＭＰ）して配線およびビアコンタクトを形成した結果、第１、第２絶縁膜２１、２２の剥がれを発生させること無く半導体装置が形成することができた。
【実施例４】
【０１０１】
次に、上記半導体装置の製造方法および半導体装置を実現するための露光マスクについて説明する。
【０１０２】
露光マスクは、上記説明した本発明の半導体装置の製造方法および半導体装置を実現するための環状領域が構成される複数の凹部を形成する際のリソグラフィー工程の露光工程で用いるものである。すなわち、露光マスクは、上記リソグラフィー工程で用いる感光性レジスト膜がポジ型かネガ型かによって、遮光パターンが異なる。例えば、上記第２実施例で説明した感光性レジスト膜がポジ型レジストに用いる露光マスクでは、複数の凹部に対応した位置における、透光性の露光マスク基板の全面に形成された遮光膜に開口パターンが形成される。または上記第２実施例で説明した感光性レジスト膜にネガ型レジストを用いる露光マスクでは、複数の凹部に対応した位置における透光性の露光マスク基板に遮光パターンが形成される。
【０１０３】
また、露光光源は移動させず、基板を回転させることで基板周辺を露光する周辺露光装置に用いる露光マスクの場合には、基板（ウエハ）の一半径方向に複数の凹部に対応する開口部が形成されていればよい。この場合、基板（ウエハ）を一回転する間中、露光することによって、前記図８のような環状の凹部３１を得るための露光パターンが得られる。また間欠に露光することによって、前記図９、図１０のような点状の凹部３１を得るための露光パターンが得られる。
【０１０４】
また、プロジェクションアライナーの露光マスクでは、環状の凹部に対応する位置に露光装置の縮小率に対応したマスクパターンを形成すればよい。
【０１０５】
また、実施例２で記載した感光性レジスト膜にネガ型レジストを用いた場合に用いる露光マスクは、上記ポジ型レジスト用の露光マスクの遮光パターンを反転した遮光パターンを形成した露光マスクとすればよい。すなわち、透過性を有する露光マスク基板に、ポジ型レジスト用の露光マスクの遮光部を開口部とし、開口部を遮光部とする遮光パターンを形成すればよい。
【実施例５】
【０１０６】
次に、上記半導体装置の製造方法および半導体装置を実現するため露光装置について説明する。
【０１０７】
上記露光装置は、例えば、ウエハを回転させながらマスクを透過した露光の光をウエハ周辺に照射するウエハ回転型の周辺露光装置であって、本発明の露光マスクを搭載したものである。ウエハ回転型の露光装置としては、例えば特開平９-１８６０６６号公報に開示されている周辺露光装置がある。このような周辺露光装置に上記実施例３で説明した露光マスクを搭載する。
【０１０８】
また、プロジェクションアライナーに上記実施例３で説明した露光マスクを搭載したものである。
【産業上の利用可能性】
【０１０９】
本発明の半導体装置の製造方法、半導体装置、露光マスクおよび露光装置は、基板（ウエハ）上に複数層の絶縁膜が形成され、さらにその絶縁膜上に形成された金属膜を研磨によって除去するという用途にも適用できる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の半導体装置に係る一実施例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図４】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図６】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図７】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図８】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図９】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１０】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１１】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１２】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１３】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１４】凹部が配置される環状領域Ｓと絶縁膜除去領域Ｒの位置関係を示した平面図である。
【図１５】比較例における絶縁膜除去領域Ｒの位置関係を示した平面図である。
【図１６】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図１７】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図１８】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図１９】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図２０】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図２１】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図２２】本発明の半導体装置の製造方法および半導体装置に係る１枚のウエハから取れるチップの理収を説明する平面図である。
【図２３】比較例に係る１枚のウエハから取れるチップの理収を説明する平面図である。
【符号の説明】
【０１１１】
１１…基板、２１…第１絶縁膜、２２…第２絶縁膜、３１…凹部、４１…導電膜
【技術分野】
【０００１】
本発明は、絶縁膜に形成された溝内に導電膜を埋め込んだ後、絶縁膜上の余剰な導電膜を研磨によって除去し、溝内のみに銅系金属を残して溝配線を形成する際に、配線間の絶縁膜の剥がれを抑制することが容易な半導体装置の製造方法および半導体装置に関するものであり、また上記絶縁膜の剥がれを抑制する製造工程を用いる露光マスクおよび露光装置に関するものである。
【背景技術】
【０００２】
多層配線構造の半導体装置の製造方法では、配線間を電気的に絶縁する絶縁膜を２種類以上の絶縁膜を積層した構造に形成している。特に、絶縁膜の誘電率（ｋ）の値を小さくするために、従来から使用されていた酸化シリコン膜や窒化シリコン膜に比べ、密着性の弱い種々の絶縁膜が使われている。
【０００３】
上記多層配線構造を製造する技術としては、絶縁層に形成した溝および穴に導電材料となる銅を埋め込んで形成する、いわゆるデュアルダマシン方法について開示されている（例えば、特許文献１参照。）。この特許文献１に開示されている絶縁層は積層構造であり、特許文献１の図３および段落番号００３２に「誘電絶縁層２、３および４を付着させて高導電率の相互接続を形成するプロセスを開始する。１対の絶縁層はＥＣＲ、スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコーティング、またはこれらの方法の任意の組み合わせによって付着させることができる。たとえば、これらの絶縁層はポリイミド、窒化シリコン、アルミナ、二酸化シリコン、リンケイ酸ガラス、酸化イットリウム、酸化マグネシウム、エアロゲル、またはこれらの材料の任意の組み合わせで作ることができる。」ことが記載されている。
【０００４】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、ビア層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜であり、配線層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜である半導体装置が開示されている（例えば、非特許文献１参照。）。
【０００５】
このような絶縁膜の低誘電率化に伴い、積層構造の絶縁膜を用いた場合、特に絶縁膜の誘電率ｋが２．６以下のものを用いると、研磨工程における絶縁膜界面での剥がれが問題となっている。この絶縁膜が剥がれる現象は、いわゆる銅ダマシン法によって銅配線を形成する際に用いる化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）工程において特に顕著に現れる。
【０００６】
そこで剥がれを回避するために広い絶縁膜部に銅のダミーパターンを形成することが提案されている。しかしながら、スクライブラインへのダミーパターンの形成は技術的に困難であった。この困難でるという理由は、パッケージングを行う際のスクライブ工程にて、ダイサーの目詰まりやメタルの飛散が問題となるためである。また、スクライブパターンには位置合わせのためのマーク等が存在し、ダミーパターンを形成することが不可能な領域もあるためである。さらに、スクライブラインだけでなく、有効領域内でもダミーパターンを形成することが禁止されている領域があるため、ウエハ全面へのダミーパターンの挿入は困難であった。このため、ダミーパターンを挿入できない部分において、ＣＭＰでの剥がれが発生するという問題があった。この剥がれは、ウエハエッジ近傍の周辺露光部において、絶縁膜の段差が発生するために、この部分を起点として発生していた。
【０００７】
従来の剥がれ防止技術としては、素子取りのできないウエハ周辺部分に所定のパターンを有するマスクで露光を行い、所定形状のダミーパターンを形成し、そこに銅を埋め込むことで、剥がれの発生を防止できるとしたものである（例えば、特許文献２参照。）。
【０００８】
しかしながら、特許文献２に開示された方法を、実際の半導体装置の製造に採用した場合には、上記説明したように、スクライブラインへのダミーパターンの挿入が困難であることから、スクライブラインにおいて、周辺露光部から剥がれが発生するという問題があった。また、従来技術では、１ショットで露光される２０ｍｍ四方乃至３０ｍｍ四方程度の領域中に、複数の半導体装置製品を形成することも広く行なわれているが、特許文献２に記載された方法では、ダミーマスクを用いた露光部に、ウエハエッジからかなり内側の領域が含まれているため、この部分での半導体装置の形成はできない、すなわち、１ウエハ当たり形成可能な半導体装置数を低下させてしまう問題もあった。
【０００９】
【特許文献１】特許第３０５７０５４号公報
【特許文献２】特開２０００−２５２２８１号公報
【非特許文献１】西岡康隆著 「ＣＤ制御に基づいた有機Ｌｏｗ−ｋ／Ｃｕインテグレーション技術」、グローバルネット株式会社主催“ｋ＜２．５に向けたＬｏｗ−ｋ膜ダマシンプロセスの基礎理論と配線応用技術”p．４-１-１〜４-１-８、２００２年２月２０日
【発明の開示】
【発明が解決しようとする課題】
【００１０】
解決しようとする問題点は、配線溝等に埋め込みを行った導電膜の余剰部分のＣＭＰ工程で絶縁膜が剥がれる点である。特に、ＣＭＰ時に圧力が集中するウエハのエッジ近傍または絶縁膜のエッジ近傍での絶縁膜の剥がれを防止することが難しい点である。
【課題を解決するための手段】
【００１１】
本発明の半導体装置の製造方法は、基板上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、前記配線層を形成する配線は、前記基板上に設けられた絶縁膜に配線用凹部を形成して該配線用凹部内に導電膜を埋め込むように該絶縁膜上に該導電膜を形成する工程と、前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで前記配線を形成する工程とにより形成される半導体装置の製造方法であって、前記絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、前記絶縁膜上に前記導電膜を形成する前に、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程を備えたことを最も主要な特徴とする。
【００１２】
本発明の半導体装置は、基板上に少なくとも２層以上の配線層を備えたもので、前記配線層を形成する配線は、前記基板上に設けられた絶縁膜に形成された配線用凹部内に導電膜を埋め込み、その後に絶縁膜上の余剰な前記導電膜を研磨により除去して、前記配線用凹部内のみに残した前記導電膜で形成されたものからなる半導体装置であって、前記絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、前記配線用凹部内に前記導電膜を埋め込む前に、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部が形成されていることを最も主要な特徴とする。
【００１３】
本発明の露光マスクは、基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、露光により露光マスクに形成されたパターンが転写され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングして前記複数の凹部を形成する工程を有する半導体装置の製造方法で用いられる前記露光マスクであって、前記露光マスクは、透光性を有するマスク基板と、前記マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンを有することを最も主要な特徴とする。
【００１４】
本発明の露光装置は、基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、前記複数の凹部を形成する工程は、露光により露光マスクに形成されたパターンが転写され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングして前記複数の凹部を形成する工程を有する半導体装置の製造方法で用いられる前記露光マスクが装着された露光装置であって、前記露光マスクは、前記露光マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記露光マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンを有することを最も主要な特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置の製造方法は、絶縁膜上に導電膜を形成する前に、基板周辺部における少なくとも第２絶縁膜に複数の凹部を形成する工程を備えたため、絶縁膜上に導電膜を形成した際に凹部内にも導電膜が埋め込まれるので、凹部内に埋め込まれた導電膜が絶縁膜を接着する機能を果たすことができる。このため、導電膜を研磨して配線用凹部内に導電膜を残す工程で絶縁膜が剥がれるという問題が解決され、絶縁膜の剥がれの無い研磨を行うことができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、半導体装置を高い歩留りで製造することができるようになる。さらに、スクライブライン上に複数の凹部は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板面内の余裕スペースに形成される位置合わせマークにも影響を及ぼすことはない。
【００１６】
本発明の半導体装置は、配線用凹部内に導電膜を埋め込む前に、基板周辺部における少なくとも第２絶縁膜に複数の凹部が形成されているため、絶縁膜上に導電膜を形成した際に凹部内にも導電膜が埋め込まれるので、凹部内に埋め込まれた導電膜が絶縁膜を接着する機能を果たすことができる。このため、導電膜を研磨して配線用凹部内に導電膜を残して配線を形成する際に絶縁膜が剥がれるという問題が解決され、絶縁膜の剥がれの無い半導体装置を提供することができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、歩留りの高い半導体装置となる。さらに、スクライブライン上に複数の凹部は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板面内の余裕スペースに形成される位置合わせマークにも影響を及ぼすことはない。
【００１７】
本発明の露光マスクは、上記説明した本発明の半導体装置の製造方法において、複数の凹部を形成する際に、感光性レジスト膜を露光、現像してエッチングマスクを形成する際の露光マスクとして用いることができる。すなわち、本発明の露光マスクは、マスク基板における複数の凹部に対応した位置に形成された遮光パターンを有するものでは、感光性レジスト膜にネガ型レジストを用い、マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンを有するものでは、感光性レジスト膜にポジ型レジストを用いることで、基板周辺部における感光性レジスト膜に、所望の凹部を形成するためのパターンを形成することができる。したがって、本発明の半導体装置の製造方法において、少なくとも第２絶縁膜に複数の凹部を形成するためのエッチングマスクとなる感光性レジスト膜を露光することができるので、少なくとも第２絶縁膜に複数の凹部を形成することができるようになる。それによって導電膜を研磨して配線用凹部内に導電膜を残して配線を形成する際に絶縁膜が剥がれるという問題を解決するプロセスを提供することができ、絶縁膜の剥がれの無い半導体装置を提供することができるという利点が得られる。
【００１８】
本発明の露光装置は、本発明の露光マスクが装着された露光装置であるから、上記説明した本発明の露光マスクにより得られる利点と同様なる利点を得ることができる。
【発明を実施するための最良の形態】
【００１９】
埋め込み配線用の銅膜を研磨する際に、絶縁膜が剥がれるのを防止して品質および歩留りの向上を図るという目的を、溝配線を形成するための銅膜を成膜する前に、基板周辺における絶縁膜に複数の凹部を形成しておくことで実現した。すなわち、基板上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、配線層を形成する配線は、基板上に設けられた絶縁膜に配線用凹部を形成して該配線用凹部内に導電膜を埋め込むように該絶縁膜上に該導電膜を形成する工程と、導電膜を研磨して配線用凹部内に導電膜を残すことで配線を形成する工程とにより形成される半導体装置の製造方法であって、配線間に形成される絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、絶縁膜上に導電膜を形成する前に、基板周辺部における少なくとも第２絶縁膜に複数の凹部を形成する工程を備えている。また、上記複数の凹部を形成するために用いる露光マスクおよび露光装置を提供する。
【実施例１】
【００２０】
本発明の半導体装置に係る一実施例を、図１の概略構成断面図によって説明する。
【００２１】
図１に示すように、本発明の半導体装置１は以下のような構成を成す。例えば素子（例えばトランジスタ等）、配線等（図示せず）が形成された基板（ウエハ）１１上に絶縁膜１２が形成されている。また、絶縁膜１２には、図示はしないが、配線、上層の配線との接続部や電極等が形成されていてもよい。上記基板１１には例えばシリコン基板が用いられている。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。
【００２２】
上記絶縁膜１２上にはビアが形成される第１絶縁膜（ビア層絶縁膜）２１が形成されている。ここでは第１絶縁膜２１は例えば炭化酸化シリコン（ＳｉＯＣ）系の膜で形成する。上記第１絶縁膜２１は、例えばプラズマＣＶＤ法により２００ｎｍの厚さに成膜されているものである。上記絶縁膜１２および第１絶縁膜２１の成膜の具体例としては、平行平板型プラズマＣＶＤ装置を用い、その際使用する原料ガスのうちシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。
【００２３】
さらに、第１絶縁膜２１上には、配線が形成される第２絶縁膜（配線層絶縁膜）２２が形成されている。この第２絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜が用いられている。この酸化シリコン膜は、例えばプラズマＣＶＤ法により成膜される。上記第２絶縁膜２２の膜厚は、例えば３００ｎｍとした。
【００２４】
上記絶縁膜１２のエッジ位置に対して上記第１絶縁膜２１および第２絶縁膜２２のエッジ位置は内側に形成されている。すなわち、第１絶縁膜２１および第２絶縁膜２２の最外周部は除去されている。それによって、上記第１絶縁膜２１および第２絶縁膜２２のエッジ位置は基板１１周端から例えば１．５ｍｍ内側に形成されている。以下、第１、第２絶縁膜２１、２２の最外周部の除去された領域を絶縁膜除去領域Ｒとする。
【００２５】
さらに、基板１１の周辺部における上記少なくとも第２絶縁膜２２（図面では第２絶縁膜２２と第１絶縁膜２１）には、複数の凹部３１（図面では３本の凹部３１１、３１２、３１３）が形成されている。上記凹部３１は、それぞれが例えば環状に形成され、かつ同心円状に配置されている。そして各凹部３１は、その幅が例えば２０μｍに形成されており、各凹部３１間の間隔が例えば２０μｍとなるように配置されている。そして、各凹部３１は、基板１１周端から１．５ｍｍ〜２ｍｍの範囲内に形成されている。以下、第１、第２絶縁膜２１、２２において複数の凹部３１が環状に形成されている領域を環状領域Ｓとする。
【００２６】
また、図示はしないが、上記第２絶縁膜２２には溝配線を形成するための配線用凹部（配線用溝）が形成され、上記第１絶縁膜２１には、上記第２絶縁膜２２に形成される配線と下層の配線、電極、接続部等とを接続するビアコンタクト部が形成されるビアホールが形成されている。そして、上記各凹部３１、配線用凹部（図示せず）、ビアホール（図示せず）等を埋め込むように導電膜４１が上記第２絶縁膜２２上に形成されている。この導電膜４１は、例えば、密着膜（バリアメタル膜も兼ねても良い）と配線、ビアコンタクト部等を形成する配線形成膜（ビアコンタクト部を形成する膜も含む）とからなっている。例えば密着膜にはタンタル（Ｔａ）膜が用いられ、配線形成膜には銅膜が用いられる。図面では、第２絶縁膜２２上の余剰な銅膜および密着膜を化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）により除去した後の状態を示した。したがって、上記各凹部３１、配線用凹部（図示せず）、ビアホール（図示せず）には、密着膜を介して銅が埋め込まれた状態となっている。また、第１絶縁膜２１および第２絶縁膜２２の最外周部の絶縁膜１２上の一部にも密着膜を介して導電膜４１が残される。
【００２７】
上記凹部３１は、上記説明した形状、配置位置に限定されることはない。その他の形状例、配置例については、後に詳細に説明する。
【００２８】
本発明の半導体装置１は、配線用凹部内に導電膜４１を埋め込む前に、基板１１周辺部における少なくとも第２絶縁膜２２に複数の凹部３１が形成されているため、第２絶縁膜２２上に導電膜４１を形成した際に凹部３１内にも導電膜４１が埋め込まれるので、凹部３１内に埋め込まれた導電膜４１が第１、第２絶縁膜２１、２２と接着する機能を果たすことができる。このため、基板１１周辺部における第１、第２絶縁膜２１、２２の膜剥がれ耐性が高められるので、導電膜４１を研磨して配線用凹部内に導電膜４１を残して配線を形成する際の第１、第２絶縁膜２１、２２が剥がれるという問題を解決することができ、絶縁膜の剥がれの無い半導体装置１を提供することができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、歩留りの向上が図れるとともに、絶縁膜の信頼性の向上が図れる。さらに、基板１１に形成されるチップ間を分離するスクライブライン上に複数の凹部３１は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板１１面内の余裕スペースに形成される位置合わせマーク（図示せず）にも影響を及ぼすことはない。よって、信頼性の高い多層配線構造が構成された半導体装置１となる。
【実施例２】
【００２９】
次に、本発明の半導体装置の製造方法に係る一実施例を、図２〜図７の概略構成斜視図および概略構成断面図によって説明する。図２〜図５では、（１）に概略構成斜視図を示し、（２）に基板直径方向の概略構成断面図を示し、図６〜図７では、概略構成断面図を示した。なお、概略構成断面図は分かり易くするため、厚さ方向に拡大されている。また、図中の基板上に描かれている矢印は基板の回転方向の一例を示すもので、この回転方向は逆方向であってもよい。
【００３０】
図２に示すように、基板１１上に絶縁膜１２を形成する。上記基板１１には、例えばシリコン基板が用いられ、図示しない半導体素子、配線等が形成されていてもよい。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１２上に第１絶縁膜（例えばビアコンタクトが形成される絶縁膜：ビア層絶縁膜）２１を形成する。ここでは第１絶縁膜２１はＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等である。上記第１絶縁膜２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。以下、各種絶縁膜形成した基板１１をウエハという。
【００３１】
次に、図３に示すように、上記第１絶縁膜２１上に第２絶縁膜（例えば配線層が形成される絶縁膜：配線層絶縁膜）２２を成膜する。この第２絶縁膜２２には、酸化シリコン（ＳｉＯ2）膜を用いた。この酸化シリコン膜は、例えばプラズマＣＶＤ法によって成膜することができ、例えば３００ｎｍの厚さに成膜した。
【００３２】
次に、図４に示すように、塗布法によって、上記第２絶縁膜２２上に感光性レジスト膜５１を形成する。ここでは、上記感光性レジスト膜５１を感光した部分が現像工程で溶出するポジ型レジストで形成した。そして、基板１１を例えば矢印ア方向に回動させながら、露光マスク７１を用いて露光Ｌを感光性レジスト膜５１に照射する。その際、感光領域は、ウエハ端部から内側方向に例えば１．５ｍｍの範囲における上記感光性レジスト膜５１のエッジ領域、およびさらにウエハ端部から内側方向に、例えば１．５ｍｍから２ｍｍの範囲において２０μｍ間隔にかつ同心円状になる２０μｍ幅の環状領域となるようにした。ここで用いる露光マスク７１および露光装置については、後に説明する。なお、斜視図において、露光領域は梨地模様で示した。
【００３３】
その後、露光された上記感光性レジスト膜５１に対して、通常の現像工程を行い、レジストからなるエッチングマスクを形成する。
【００３４】
次に、このエッチングマスクを用いて、上記第２絶縁膜２２および第１絶縁膜２１をエッチング除去する。この結果、図５に示すように、基板１１の周辺部における上記第１、第２絶縁膜２１、２２に、環状に複数の凹部３１（３１１、３１２、３１３）が形成された。これとともに、第１、第２絶縁膜２１、２２の最外周部分もエッチング除去された。詳しく説明すれば、第１、第２絶縁膜２１、２２の最外周部の全周にわたって幅１．５ｍｍの領域（絶縁膜除去領域Ｒ）が除去され、その内側の第１、第２絶縁膜２１、２２には、幅２０μｍの環状の溝からなる複数の凹部３１が２０μｍの間隔をおいて、同心円状に形成された。この領域を環状領域Ｓとする。
【００３５】
その後、感光性レジスト膜５１からなるエッチングマスクも除去する。上記図５では、感光性レジスト膜５１を除去した後の状態を示した。
【００３６】
上記複数の凹部３１を形成する工程（第１、第２絶縁膜２１、２２のエッジ除去工程も含む）は、第１、第２絶縁膜２１、２２に配線用凹部（図示せず）を形成する工程と一緒、もしくは前後等に行うことができる。この配線用凹部とは、溝配線を形成するための配線溝、上層配線と下層配線、下層の接続部、下層の電極等を繋ぐビアホールをいう。
【００３７】
例えば、上記第１絶縁膜２１を形成した後に第１絶縁膜２１にビアホール（図示せず）を形成する。その後、第１絶縁膜２１上に上記第２絶縁膜２２を形成した後、配線溝（図示せず）と先に第１絶縁膜２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行ってもよい。
【００３８】
または、上記第１絶縁膜２１を形成した後に第１絶縁膜２１にビアホール（図示せず）を形成する。その後、第１絶縁膜２１上に上記第２絶縁膜２２を形成した後、配線溝（図示せず）と先に第１絶縁膜２１に形成したビアホール（図示せず）を再度開口する工程を行う。その際、配線溝と同時に上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行ってもよい。
【００３９】
または、上記第１絶縁膜２１を形成した後に第１絶縁膜２１にビアホール（図示せず）を形成する。次に、上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行う。その後、第１絶縁膜２１上に上記第２絶縁膜２２を形成した後、配線溝（図示せず）と先に第１絶縁膜２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、上記複数の凹部３１の形成および第１、第２絶縁膜２１、２２のエッジ領域の除去を行ってもよい。
【００４０】
このように、複数の凹部３１の形成工程は、配線溝およびビアホールを同時形成する、いわゆるデュアルダマシンプロセスに適用することが可能である。このデュアルダマシンプロセスに関しては、種々の方法（例えば特開２００１−４４１８９号公報、特許第３０５７０５４号公報等に記載されているようなプロセス）が開示されており、ビアホールが形成される第１絶縁膜２１と配線が形成される第２絶縁膜２２とが積層される構成であり、配線溝、ビアホール等に銅を埋め込んだ後、その銅を研磨工程によって除去するプロセスが採用されるものであれば、本発明に係わる複数の凹部３１を形成することができる。
【００４１】
次に、図６に示すように、配線用凹部（図示せず）および複数の凹部３１内を埋め込むようにして、上記第２絶縁膜２２上に導電膜４１を形成する。この導電膜４１は、下層に密着膜（図示せず）が形成され、その上層に銅が堆積されたものである。上記密着膜は、上記第２、第１絶縁膜２２、２１、さらに下層の絶縁膜１２と銅の密着性を確保しつつ、銅の不要な拡散を防止するものであればよく、例えばタンタル（Ｔａ）膜で形成されている。もしくは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層膜等で形成されている。ここでは、一例として、スパッタリング法によって、２０ｎｍの厚さにタンタル（Ｔａ）膜を形成して密着層とした後、めっきシード層となる銅膜を１００ｎｍの厚さに成膜する。その後、めっき法によって、１μｍの厚さに銅膜を形成することで、上記導電膜４１を構成した。
【００４２】
次に、ＣＭＰによって、上記第２絶縁膜２２上の余剰な上記導電膜４１を研磨する。その結果、図７に示すように、配線用凹部（図示せず）および環状領域Ｓの複数の凹部３１内に導電膜４１が埋め込まれる。また、第１、第２絶縁膜２１、２２の最外周部を除去した絶縁膜除去領域Ｒにも一部、導電膜４１が残される。
【００４３】
上記ＣＭＰ条件は、一例として、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ７３０１がある。上記研磨液の供給流量は例えば２００ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば１２０ｓｅｃとした。これにより、第２絶縁膜２２上の銅膜が除去され、タンタル膜表面が露出された。
【００４４】
さらに、第２絶縁膜２２上の余剰な密着層をＣＭＰした。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば６０ｓｅｃとした。これにより、第２絶縁膜２２上の密着膜を完全に除去され、酸化シリコンからなる第２絶縁膜２２の表層もおよそ５０ｎｍの厚さだけ除去された。
【００４５】
上記製造方法では、第２絶縁膜２２、第１絶縁膜２１の順でエッチングを行い、絶縁膜のエッジを除去した。ここでは、第２絶縁膜２２、第１絶縁膜２１ともにエッチングしたが、これはどちらを選択することも可能である。第２絶縁膜２２、第１絶縁膜２１ともにをエッチングする場合には、凹部３１を形成したことによる密着性改善効果を高めることができるが、第２絶縁膜２２のみをエッチングして形成した凹部であっても、密着性改善効果は得られる。
【００４６】
本発明の半導体装置の製造方法は、第２絶縁膜２２上に導電膜４１を形成する前に、基板１１周辺部における少なくとも第２絶縁膜２２に複数の凹部３１を形成する工程を備えたため、第２絶縁膜２２上に導電膜４１を形成した際に凹部３１内にも導電膜４１が埋め込まれるので、凹部３１内に埋め込まれた導電膜４１が第１、第２絶縁膜２１、２２を接着する機能を果たすことができる。このため、導電膜４１を研磨して配線用凹部内に導電膜４１を残す工程で第２、第１絶縁膜２２、２１が剥がれるという問題が解決され、絶縁膜の剥がれの無い研磨を行うことができるという利点がある。特に、比誘電率ｋ＝２．６以下、ヤング率が５ＧＰａ以下の低誘電率膜を含む絶縁膜に対して、研磨時における絶縁膜の剥がれの発生を抑えるのに効果的である。よって、半導体装置１を高い歩留りで製造することができるようになる。さらに、スクライブライン上に複数の凹部は形成されないので、パッケージング工程で目詰まり等の問題も生じない。さらにまた、基板面内の余裕スペースに形成される位置合わせマークにも影響を及ぼすことはない。よって、信頼性の高い多層配線構造が構成された半導体装置１を製造することができる。
【００４７】
次に、本発明の半導体装置およびその製造方法に係る上記複数の凹部３１の形状例、サイズ例、配置例について、図８〜図１３によって詳細に説明する。図８〜図１３では、（１）に平面図を示し、（２）にＡ部拡大図を示す。
【００４８】
図８に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に形成される。例えば、各凹部３１は３つの同心円状に配置される。同心円状に配置される個数は３つに限定されることはなく、所定の範囲内に入れば２つもしくは４つ以上であってもよい。この構成は、前記図５によって説明した構成と同様である。この構成では、凹部３１は環状の溝に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００４９】
図９に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は溝形状を成し、その溝形状の凹部３１が間隔を置いて例えば３つの環状に配置され、さらに、３つの環状は、例えば同心円状に配置されている。この構成では、凹部３１は溝に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とし、溝の長さは特に規定されない。また凹部３１間の幅方向の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５０】
図１０に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば３つの環状に配置され、さらに、３つの環状に配置された凹部３１は、例えば同心円状に配置されている。この構成では、凹部３１は例えば矩形（例えば、図面では正方形であるが、長方形、ひし形、平行四辺形等であってもよい）の穴に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の幅方向の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５１】
図１１に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば３つの環状に配置され、さらに、３つの環状は、例えば同心円状に配置されている。この構成では、凹部３１は例えば円形（例えば、図面では円形であるが、長円形、楕円形等であってもよい）の穴に形成され、ウエハ半径方向における凹部３１の幅は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の幅方向の間隔は、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５２】
図１２に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば所定の幅の環状領域に配置されている。この構成では凹部３１は、例えば矩形（例えば、図面では正方形であるが、長方形、ひし形、平行四辺形等であってもよい）の穴に形成され、もしくは、図示はしていないが円形（例えば、真円形、長円形、楕円形等）の穴に形成され、ウエハ半径方向における凹部３１の幅ｗは、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。また凹部３１間の幅方向の間隔ｄは、０．１μｍ以上１５０μｍ以下とし、より好ましくは０．１μｍ以上５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５３】
図１３に示すように、絶縁膜の最外周部が除去された絶縁膜除去領域Ｒの内側に環状領域Ｓが形成される。この環状領域Ｓには、上記複数の凹部３１が環状に配置される。例えば、各凹部３１は十字形状の穴形状を成し、その穴形状の凹部３１が間隔を置いて例えば所定の幅の環状領域に配置されている。この構成では凹部３１は、ウエハ半径方向における凹部３１の幅は１μｍ以上１５０μｍ以下とする。また凹部３１間の幅方向の間隔は０．３μｍ以上１５０μｍ以下とする。さらに、絶縁膜除去領域Ｒの幅Ｗｒは、基板１１の端部から例えば少なくとも１０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とする。
【００５４】
そして、図１４に示すように、上記各凹部３１が配置される環状領域Ｓは、基板１１周縁から基板１１の中心方向に向かって０．３ｍｍ以上５ｍｍ以内の幅Ｗｓを有する環状の領域であり、より好ましくは、基板１１周縁から基板１１の中心方向に向かって０．５ｍｍ以上５ｍｍ以内の幅Ｗｓを有する環状の領域である。また、上記環状領域Ｓの外側の領域は第１、第２絶縁膜２１、２２を除去した絶縁膜除去領域Ｒとなっている。この絶縁膜除去領域Ｒの除去幅Ｗｒは、基板１１周縁から内側に、例えば少なくとも１０．０ｍｍ以内、好ましくは１．０ｍｍ以上５．０ｍｍ以内とした。
【００５５】
次に、上記各数値の根拠を得るために、以下のような複数種のサンプルを作成し、研磨実験を行った結果について説明する。
【００５６】
サンプルＡは、前記図２〜図５によって説明したように、前記説明した本発明の半導体装置の製造方法によって、基板１１上に絶縁膜１２を形成し、この絶縁膜１２上に第1絶縁膜２１、第２絶縁膜２２を積層して形成した後、第２、第１絶縁膜２２、２１の周辺部を除去するとともに、その除去領域より内側に複数の凹部３１を形成したものである。ここでは、前記図８に示したように、３本の環状の溝を同心円状に配置した構成の複数の凹部３１を形成した。
【００５７】
前記図１４に示すように、サンプルＡでは、絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。また、環状領域Ｓの幅Ｗｓ、凹部の幅、凹部間の幅をそれぞれパラメータとした。すなわち、環状領域Ｓの幅Ｗｓは、０．１ｍｍ〜１．０ｍｍまで０．１ｍｍ刻みに設定するとともに、１．０ｍｍ〜５．０ｍｍまで０．５ｍｍ刻みに設定した。また、環状領域Ｓに形成される「環状の凹部３１の幅」／「凹部３１の幅方向の間隔」は、０．１μｍ／０．１μｍ〜０．５μｍ／０．５μｍまでは０．１μｍ刻みに設定し、１μｍ以上では、１μｍ／１μｍ、２μｍ／２μｍ、５μｍ／５μｍ、１０μｍ／１０μｍ、５０μｍ／５０μｍ、５０μｍ／１００μｍ、１００μｍ／５０μｍ、１００μｍ／１００μｍ、１５０μｍ／１５０μｍ、２００μｍ／２００μｍに設定した。なお、図１４では凹部３１の図示は省略した。
【００５８】
なお、上記サンプルＡは、第１、第２絶縁膜２１、２２には配線溝、ビアホール等のいわゆる実パターンは形成せず、いわゆるベタ膜の第１、第２絶縁膜２１、２２に上記複数の凹部３１を形成したものである。通常、研磨工程での膜剥がれは、実パターンが形成された膜よりもベタ膜のほうが剥がれ易いことは当業者間では周知の事実となっている。したがって、上記サンプルＡで膜剥がれが起こらなければ実パターンが形成された絶縁膜では膜剥がれが起こらないといえる。
【００５９】
そして、前記図６、図７によって説明したように、スパッタリング法によって、第２絶縁膜２２上に上記複数の凹部３１内を埋め込むように密着層となるタンタル（Ｔａ）膜を２０ｎｍの厚さに形成した後、スパッタリング法によって、めっきシード層となる銅膜を例えば１００ｎｍの厚さに形成する。その後、めっき法によって、銅膜を例えば１μｍの厚さに堆積した後、第２絶縁膜２２上の余剰な銅膜を研磨（ＣＭＰ）除去する。
【００６０】
上記銅膜のＣＭＰ条件は、前記説明したのと同様である。このＣＭＰによって、第２絶縁膜２２上の銅膜が除去され、タンタル膜の表面が露出された。
【００６１】
上記サンプルＡは、同一条件で処理したものを３枚作製した。そして、各サンプルＡに対して、顕微鏡を用いて膜剥がれ状態の目視検査を行った。その結果を表１〜表３に示す。
【００６２】
なお、剥がれの判定は以下のように規定した。剥がれが複数の凹部が形成されている環状領域Ｓを超えて内側に発生したものに関しては、平均の剥がれ幅を測定した。したがって、表では数値で表した。一方、剥がれの幅が複数の凹部が形成されている環状領域Ｓに収まったものに関しては、全周にわたって剥がれ無いものは◎で表し、複数の凹部が形成されている環状領域Ｓ内に数箇所の剥がれが存在するものは○で表し、複数の凹部が形成されている環状領域Ｓ内の全周にわたって剥がれが発生したものは△で表し、複数の凹部が形成されている環状領域Ｓの内側に１０ｍｍ以上の剥がれが発生したものは×とする。また、データを採取していないものには−で表した。このように、剥がれの発生状態を４段階に分類した。なお、実験では×に相当する状態は観察されなかった。
【００６３】
【表１】
【００６４】
【表２】
【００６５】
【表３】
【００６６】
上記表１〜表３から判るように、複数の凹部３１が形成された環状領域Ｓの幅Ｗｓが０．３ｍｍ以上のものでは、環状領域Ｓを超える剥がれが２ｍｍ以下に抑えられており、理収領域確保の観点から十分な効果が得られる。さらに、環状領域Ｓの幅Ｗｓが０．５ｍｍ以上のものでは、ダミー周辺露光領域を超える剥がれが全く発生せず、より良好な理収領域を確保できるとともに、ＣＭＰ時の剥がれ発生によるウエハ面へのスクラッチを効果的に抑制できることがわかった。環状領域Ｓの幅Ｗｓが５ｍｍまでは同様に環状領域Ｓを超える剥がれは発生しなかったが、理収確保の観点からは、環状領域Ｓの幅Ｗｓを５ｍｍ以下にすることが望ましい。環状の凹部３１の幅が２００μｍであっても、比較例に比べて顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは銅研磨時のディッシングが大きくなるために、複数の凹部３１の効果が低減したものと考えられる。凹部３１の幅方向の間隔が２００μｍであっても、比較例（比較例については後に説明する）に比べて顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは、凹部３１が形成されない絶縁膜部の幅が広くなるために、凹部３１の効果が低減したものと考えられる。環状の凹部３１の幅、凹部３１の幅方向の間隔ともに１５０μｍ以下では、剥がれ領域が環状領域Ｓの一部になり、５０μｍ以下では全く剥がれが発生しなかった。したがって、本発明の有効性が実証された。
【００６７】
また、上記サンプルＡとは別の構成のサンプルを作製した。このサンプルをサンプルＢとする。
【００６８】
サンプルＢは、前記図２〜図５によって説明したように、前記説明した本発明の半導体装置の製造方法によって、基板１１上に絶縁膜１２を形成し、この絶縁膜１２上に第1絶縁膜２１、第２絶縁膜２２を積層して形成した後、第２、第１絶縁膜２２、２１の周辺部を除去するとともに、その除去領域より内側に複数の凹部３１を形成したものである。ここでは、前記図１０に示したように、複数の凹部３１は正方形の穴形状を成し、その凹部３１が間隔を置いて例えば３つの環状に配置され、その３つの環状は例えば同心円状に配置されている。このような構成の複数の凹部３１を第１、第２絶縁膜２１、２２に形成した。
【００６９】
前記図１４に示すように、サンプルＢでは、絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。また、環状領域Ｓの幅Ｗｓ、凹部の幅、凹部間の幅をそれぞれパラメータとした。すなわち、環状領域Ｓの幅Ｗｓは、０．１ｍｍ〜１．０ｍｍまで０．１ｍｍ刻みに設定するとともに、１．０ｍｍ〜５．０ｍｍまで０．５ｍｍ刻みに設定した。また、環状領域Ｓに形成される「環状の凹部３１の幅」／「凹部３１の幅方向の間隔」は、０．１μｍ／０．１μｍ〜０．５μｍ／０．５μｍまでは０．１μｍ刻みに設定し、１μｍ以上では、１μｍ／１μｍ、２μｍ／２μｍ、５μｍ／５μｍ、１０μｍ／１０μｍ、５０μｍ／５０μｍ、５０μｍ／１００μｍ、１００μｍ／５０μｍ、１００μｍ／１００μｍ、１５０μｍ／１５０μｍ、２００μｍ／２００μｍに設定した。
【００７０】
なお、上記サンプルＢは、前記サンプルＡと同様に、第１、第２絶縁膜２１、２２には配線溝、ビアホール等のいわゆる実パターンは形成せず、いわゆるベタ膜の第１、第２絶縁膜２１、２２に上記複数の凹部３１を形成したものである。したがって、上記サンプルＢで膜剥がれが起こらなければ実パターンが形成された絶縁膜では膜剥がれが起こらないといえる。
【００７１】
そして、前記図６、図７によって説明したように、スパッタリング法によって、第２絶縁膜２２上に上記複数の凹部３１内を埋め込むように密着層となるタンタル（Ｔａ）膜を２０ｎｍの厚さに形成した後、スパッタリング法によって、めっきシード層となる銅膜を例えば１００ｎｍの厚さに形成する。その後、めっき法によって、銅膜を例えば１μｍの厚さに堆積した後、第２絶縁膜２２上の余剰な銅膜を研磨（ＣＭＰ）除去する。
【００７２】
上記銅膜のＣＭＰ条件は、前記説明したのと同様である。このＣＭＰによって、第２絶縁膜２２上の銅膜が除去され、タンタル膜の表面が露出された。
【００７３】
上記サンプルＢは、同一条件で処理したものを３枚作製した。そして、各サンプルＢに対して、顕微鏡を用いて膜剥がれ状態の目視検査を行った。その結果を表４〜表６に示す。剥がれの判定基準は、前記サンプルＡと同様である。
【００７４】
【表４】
【００７５】
【表５】
【００７６】
【表６】
【００７７】
上記表４〜表６から判るように、複数の凹部３１が形成された環状領域Ｓの幅Ｗｓが０．３ｍｍ以上のものでは、環状領域Ｓを超える剥がれが２ｍｍ以下に抑えられており、理収領域確保の観点から十分な効果が得られる。さらに、環状領域Ｓの幅Ｗｓが０．５ｍｍ以上のものでは、環状領域Ｓを超える剥がれが全く発生せず、より良好な理収領域を確保できるとともに、ＣＭＰ時の剥がれ発生によるウエハ面へのスクラッチを効果的に抑制できることがわかった。環状領域Ｓの幅Ｗｓが５ｍｍまでは同様に環状領域Ｓを超える剥がれは発生しなかったが、理収確保の観点からは、環状領域Ｓの幅Ｗｓを５ｍｍ以下にすることが望ましい。環状の凹部３１の幅が２００μｍであっても、比較例と比べれば顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは銅研磨時のディッシングが大きくなるために、複数の凹部３１を形成した効果が低減したものと考えられる。また凹部３１の幅方向の間隔が２００μｍであっても、比較例に比べて顕著な効果があるものの、環状領域Ｓ内の全周にわたって剥がれが発生した。これは、凹部３１が形成されない絶縁膜部の幅が広くなるために、凹部３１の効果が低減したものと考えられる。環状の凹部３１の幅、凹部３１の幅方向の間隔ともに１５０μｍ以下では、剥がれ領域が環状領域Ｓの一部になり、５０μｍ以下では全く剥がれが発生しなかった。このように、サンプルＢにおいてもサンプルＡと同様なる結果が得られ、本発明の有効性が実証された。このことは、凹部の形状によらず、所定の環状領域Ｓの幅Ｗｓと、凹部の幅が０．１μｍ以上１５０μｍ以下であり、凹部間の間隔が０．１μｍ以上１５０μｍ以下であればよいことを示している。
【００７８】
次に、比較例として、本発明に係わる複数の凹部を形成しないサンプルＣを作製した。 図１５に示すように、サンプルＣでは、前記サンプルＡ、Ｂのように環状領域Ｓは形成せずに、絶縁膜の最外周部のみを除去した。その絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。
【００７９】
次に、サンプルＣの作製方法の一例を図１６〜図２１の概略構成斜視図および概略構成断面図によって説明する。図１６〜図１９では、（１）に概略構成斜視図を示し、（２）に基板直径方向の概略構成断面図を示し、図２０〜図２１では、概略構成断面図を示した。なお、概略構成断面図は分かり易くするため、厚さ方向に拡大されている。また、図中の基板上に描かれている矢印は基板の回転方向の一例を示すもので、この回転方向は逆方向であってもよい。
【００８０】
図１６に示すように、基板１１１上に絶縁膜１１２を形成する。上記基板１１１には、例えばシリコン基板が用いられ、図示しない半導体素子、配線等が形成されていてもよい。また上記絶縁膜１１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１１２上に第１絶縁膜（例えばビアコンタクトが形成される絶縁膜：ビア層絶縁膜）１２１を形成する。ここでは第１絶縁膜１２１はＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等である。上記第１絶縁膜１２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。以下、各種絶縁膜形成した基板１１１をウエハという。
【００８１】
次に、図１７に示すように、上記第１絶縁膜１２１上に第２絶縁膜（例えば配線層が形成される絶縁膜：配線層絶縁膜）１２２を成膜する。この第２絶縁膜１２２には、酸化シリコン（ＳｉＯ2）膜を用いた。この酸化シリコン膜は、例えばプラズマＣＶＤ法によって成膜することができ、例えば３００ｎｍの厚さに成膜した。
【００８２】
次に、図１８に示すように、塗布法によって、上記第２絶縁膜１２２上に感光性レジスト膜１５１を形成する。ここでは、上記感光性レジスト膜１５１を感光した部分が現像工程で溶出するポジ型レジストで形成した。そして、基板１１１を例えば矢印ア方向に回動させながら、露光マスク（図示せず）を用いて露光Ｌを感光性レジスト膜１５１に照射する。その際、感光領域は、ウエハ端部から内側方向に例えば１．５ｍｍの範囲における上記感光性レジスト膜１５１のエッジ領域となるようにした。なお、斜視図において、露光領域は梨地模様で示した。
【００８３】
その後、露光された上記感光性レジスト膜１５１に対して、通常の現像工程を行い、レジストからなるエッチングマスクを形成する。
【００８４】
次に、このエッチングマスクを用いて、上記第２絶縁膜１２２および第１絶縁膜１２１をエッチングする。この結果、図１９に示すように、基板１１１の周辺部上における上記第１、第２絶縁膜１２１、１２２の最外周部の全周にわたって幅１．５ｍｍの領域（絶縁膜除去領域Ｒ）が除去された。
【００８５】
その後、感光性レジスト膜１５１からなるエッチングマスクも除去する。上記図１９では、感光性レジスト膜１５１を除去した後の状態を示した。
【００８６】
上記第１第２絶縁膜のエッジを除去する工程は、第１、第２絶縁膜１２１、１２２に配線用凹部（図示せず）を形成する工程と一緒、もしくは前後等に行うことができる。この配線用凹部とは、溝配線を形成するための配線溝、上層配線と下層配線、下層の接続部、下層の電極等を繋ぐビアホールをいう。
【００８７】
例えば、上記第１絶縁膜１２１を形成した後に第１絶縁膜１２１にビアホール（図示せず）を形成する。その後、第１絶縁膜１２１上に上記第２絶縁膜１２２を形成した後、配線溝（図示せず）と先に第１絶縁膜１２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、第１、第２絶縁膜１２１、１２２にエッジ領域の除去を行ってもよい。
【００８８】
または、上記第１絶縁膜１２１を形成した後に第１絶縁膜１２１にビアホール（図示せず）を形成する。その後、第１絶縁膜１２１上に上記第２絶縁膜１２２を形成した後、配線溝（図示せず）と先に第１絶縁膜１２１に形成したビアホール（図示せず）を再度開口する工程を行う。その際、配線溝と同時に第１、第２絶縁膜１２１、１２２のエッジ領域の除去を行ってもよい。
【００８９】
または、上記第１絶縁膜１２１を形成した後に第１絶縁膜１２１にビアホール（図示せず）を形成する。次に、第１、第２絶縁膜１２１、１２２のエッジ領域の除去を行う。その後、第１絶縁膜１２１上に上記第２絶縁膜１２２を形成した後、配線溝（図示せず）と先に第１絶縁膜１２１に形成したビアホール（図示せず）を再度開口する工程を行うことによって、溝配線を形成するための配線溝とこの配線溝と下層の配線、接続部、電極等に通じるビアホール（図示せず）を開口する工程を行い、その後、上記エッジ領域の除去を行ってもよい。
【００９０】
次に、図２０に示すように、配線用凹部（図示せず）内を埋め込むようにして、上記第２絶縁膜１２２上に導電膜１４１を形成する。この導電膜１４１は、下層に密着膜（図示せず）が形成され、その上層に銅が堆積されたものである。上記密着膜は、上記第２、第１絶縁膜１２２、１２１、さらに下層の絶縁膜１１２と銅の密着性を確保しつつ、銅の不要な拡散を防止するものであればよく、例えばタンタル（Ｔａ）膜で形成されている。もしくは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層膜等で形成されている。ここでは、一例として、スパッタリング法によって、２０ｎｍの厚さにタンタル（Ｔａ）膜を形成して密着層とした後、めっきシード層となる銅膜を１００ｎｍの厚さに成膜する。その後、めっき法によって、１μｍの厚さに銅膜を形成することで、上記導電膜１４１を構成した。
【００９１】
次に、ＣＭＰによって、上記第２絶縁膜１２２上の余剰な上記導電膜１４１を研磨する。その結果、図２１に示すように、配線用凹部（図示せず）内に導電膜１４１が埋め込まれる。また、第１、第２絶縁膜１２１、１２２の最外周部を除去した絶縁膜除去領域Ｒにも導電膜１４１の一部が残される。
【００９２】
上記ＣＭＰ条件は、一例として、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ７３０１がある。上記研磨液の供給流量は例えば２００ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば１２０ｓｅｃとした。これにより、第２絶縁膜１２２上の銅膜が除去され、タンタル膜表面が露出された。
【００９３】
さらに、第２絶縁膜１２２上の余剰な密着層をＣＭＰした。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば６０ｓｅｃとした。これにより、第２絶縁膜１２２上の密着膜を完全に除去され、酸化シリコンからなる第２絶縁膜１２２の表層もおよそ５０ｎｍの厚さだけ除去された。
【００９４】
上記サンプルＣでは、絶縁膜除去領域Ｒの除去幅Ｗｒは１．５ｍｍとした。また、サンプルＣは、上記サンプルＡ，Ｂと同様に３枚作製した。
【００９５】
上記サンプルＣでは、平均して基板１１の周縁（ウエハエッジ）からおよそ１０ｍｍ〜１５ｍｍの幅の領域で、幅広くはがれが観察された。
【００９６】
以上、説明したように、上記サンプルＡ、Ｂでは、剥がれの発生が抑制されていることがわかった。これは本来密着性が弱いサンプルであったが、エッジ近傍の剥がれが複数の凹部３１が形成された環状領域Ｓによって抑制されたために、剥がれの起点が発生せず、結果として剥がれが生じなかったと考えられる。よって、本発明の有効性が実証された。
【００９７】
また、本発明の半導体装置の製造方法では、理収の観点からも有効である。図２２に示すように、通常、半導体装置の露光工程ではステッパーが用いられるため、ウエハ面内の全域を露光するには複数回の露光が必要である。通常、１ショット内の露光領域ＳＬには、一般的に複数（例えば、４個、６個、…等）のチップ（図面では一例として４個のチップＣ１、Ｃ２、Ｃ３、Ｃ４を取る場合を示した）が採られる。したがって、最外周のショットでは、１ショットの露光領域ＳＬ内の一部が良品のチップとなるので、前記特開２０００−２５２２８１号公報に開示されたように、１ショットの全域をダミーパターンとする場合と比較して、チップ取りの理収は良くなる。また、１ショットで１個のチップしか取らない場合であっても、環状領域Ｓ内には絶縁膜の剥がれが発生しないため、環状領域Ｓにぎりぎりの位置にあるショットのチップであっても良品とすることができる。
【００９８】
一方、上記比較例の場合には、図２３に示すように、最外周のショット内の露光領域ＳＬには、一般的に複数（例えば、４個、６個、…等）のチップ（図面では一例として４個のチップＣ１、Ｃ２、Ｃ３、Ｃ４を取る場合を示した）が採られる。しかしながら、最外周のショット内のチップは銅膜のＣＭＰ時に発生する絶縁膜の剥がれの影響を受けることになる。したがって、最外周のショット内のチップが良品として採れるチップであっても膜剥がれによって不良品となる可能性が高い。また、１ショットで１個のチップしか取らない場合では、最外周部の絶縁膜除去領域Ｒに対してぎりぎりの位置にあるショットのチップの場合には、絶縁膜の剥がれが生じ、不良品となる。このため、比較例では、本発明よりもチップ取りの理収が悪化することになる。
【実施例３】
【００９９】
次に、本発明の半導体装置の製造方法および半導体装置に係る別の実施例を説明する。
【０１００】
この実施例では、前記実施例１および実施例２で用いた第１絶縁膜２１（ビア層の絶縁膜）には、窒化炭化シリコン（ＳｉＣＮ）膜を例えば３５ｎｍの厚さに形成した後、その上に炭化酸化シリコン（ＳｉＯＣ）膜を例えば２００ｎｍの厚さに形成したものを用いた。上記炭化酸化シリコン（ＳｉＯＣ）としては、例えばブラックダイヤモンド（ＢＤ）と呼ばれるものがある。さらに前記実施例１および実施例２で用いた第２絶縁膜２２（配線層の絶縁膜）には、例えばポリアリールエーテル膜（例えばＳｉＬＫと呼ばれる膜）を１００ｎｍの厚さに成膜した後、その上に酸化シリコン（ＳｉＯ2）膜を例えば２００ｎｍの厚さに成膜したものを用いた（なお、酸化シリコン膜は、後のＣＭＰ工程で表面が研磨され、最終的には約１５０ｎｍの厚さとなる。）。また、絶縁膜除去領域の除去幅Ｗｒを約２ｍｍ、複数の凹部３１が形成される環状領域Ｓの幅Ｗｓを２ｍｍ〜３ｍｍとし、導電膜（銅膜）のエッジカット幅を１．５ｍｍとして積層し、５層積層構造を形成した。すなわち、第１絶縁膜２１、第２絶縁膜２２、導電膜４１のエッジの構成を除いて、前記実施例２と同様の構成とした。そして、前記実施例２で説明したのと同様に、導電膜４１を研磨（ＣＭＰ）して配線およびビアコンタクトを形成した結果、第１、第２絶縁膜２１、２２の剥がれを発生させること無く半導体装置が形成することができた。
【実施例４】
【０１０１】
次に、上記半導体装置の製造方法および半導体装置を実現するための露光マスクについて説明する。
【０１０２】
露光マスクは、上記説明した本発明の半導体装置の製造方法および半導体装置を実現するための環状領域が構成される複数の凹部を形成する際のリソグラフィー工程の露光工程で用いるものである。すなわち、露光マスクは、上記リソグラフィー工程で用いる感光性レジスト膜がポジ型かネガ型かによって、遮光パターンが異なる。例えば、上記第２実施例で説明した感光性レジスト膜がポジ型レジストに用いる露光マスクでは、複数の凹部に対応した位置における、透光性の露光マスク基板の全面に形成された遮光膜に開口パターンが形成される。または上記第２実施例で説明した感光性レジスト膜にネガ型レジストを用いる露光マスクでは、複数の凹部に対応した位置における透光性の露光マスク基板に遮光パターンが形成される。
【０１０３】
また、露光光源は移動させず、基板を回転させることで基板周辺を露光する周辺露光装置に用いる露光マスクの場合には、基板（ウエハ）の一半径方向に複数の凹部に対応する開口部が形成されていればよい。この場合、基板（ウエハ）を一回転する間中、露光することによって、前記図８のような環状の凹部３１を得るための露光パターンが得られる。また間欠に露光することによって、前記図９、図１０のような点状の凹部３１を得るための露光パターンが得られる。
【０１０４】
また、プロジェクションアライナーの露光マスクでは、環状の凹部に対応する位置に露光装置の縮小率に対応したマスクパターンを形成すればよい。
【０１０５】
また、実施例２で記載した感光性レジスト膜にネガ型レジストを用いた場合に用いる露光マスクは、上記ポジ型レジスト用の露光マスクの遮光パターンを反転した遮光パターンを形成した露光マスクとすればよい。すなわち、透過性を有する露光マスク基板に、ポジ型レジスト用の露光マスクの遮光部を開口部とし、開口部を遮光部とする遮光パターンを形成すればよい。
【実施例５】
【０１０６】
次に、上記半導体装置の製造方法および半導体装置を実現するため露光装置について説明する。
【０１０７】
上記露光装置は、例えば、ウエハを回転させながらマスクを透過した露光の光をウエハ周辺に照射するウエハ回転型の周辺露光装置であって、本発明の露光マスクを搭載したものである。ウエハ回転型の露光装置としては、例えば特開平９-１８６０６６号公報に開示されている周辺露光装置がある。このような周辺露光装置に上記実施例３で説明した露光マスクを搭載する。
【０１０８】
また、プロジェクションアライナーに上記実施例３で説明した露光マスクを搭載したものである。
【産業上の利用可能性】
【０１０９】
本発明の半導体装置の製造方法、半導体装置、露光マスクおよび露光装置は、基板（ウエハ）上に複数層の絶縁膜が形成され、さらにその絶縁膜上に形成された金属膜を研磨によって除去するという用途にも適用できる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の半導体装置に係る一実施例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図４】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図６】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図７】本発明の半導体装置の製造方法に係る一実施例の一工程を示した概略構成斜視図および概略構成断面図である。
【図８】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図９】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１０】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１１】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１２】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１３】本発明の半導体装置およびその製造方法に係る複数の凹部の形状例、サイズ例、配置例について示した図面であり、（１）は平面図であり、（２）はＡ部拡大図である。
【図１４】凹部が配置される環状領域Ｓと絶縁膜除去領域Ｒの位置関係を示した平面図である。
【図１５】比較例における絶縁膜除去領域Ｒの位置関係を示した平面図である。
【図１６】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図１７】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図１８】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図１９】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図２０】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図２１】比較例の製造方法の一工程を示した概略構成斜視図および概略構成断面図である。
【図２２】本発明の半導体装置の製造方法および半導体装置に係る１枚のウエハから取れるチップの理収を説明する平面図である。
【図２３】比較例に係る１枚のウエハから取れるチップの理収を説明する平面図である。
【符号の説明】
【０１１１】
１１…基板、２１…第１絶縁膜、２２…第２絶縁膜、３１…凹部、４１…導電膜
【特許請求の範囲】
【請求項１】
基板上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、
前記配線層を形成する配線は、
前記基板上に設けられた絶縁膜に配線用凹部を形成して該配線用凹部内に導電膜を埋め込むように該絶縁膜上に該導電膜を形成する工程と、
前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで前記配線を形成する工程と
により形成される半導体装置の製造方法であって、
前記絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、
前記絶縁膜上に前記導電膜を形成する前に、
前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の凹部を形成する工程は、
前記絶縁膜上にリソグラフィー用のレジストを塗布してレジスト膜を形成する工程と、
前記レジスト膜に前記基板周辺部の全周にわたって、複数のパターンを露光し、現像を行って、レジスト膜からなるエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記絶縁膜をエッチング加工することにより、前記基板の周辺部の少なくとも前記第２絶縁膜の全周にわたって凹部を形成する工程と
を備えたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記複数の凹部は、前記基板周辺部にそって、それぞれ環状に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記複数の環状に形成された凹部は、同心円状に配置される
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記複数の凹部は、溝形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置される
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記複数の凹部は、穴形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記穴形状の凹部は、矩形状の穴で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記穴形状の凹部は、円形状の穴で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】
前記穴形状の凹部は、十字形状の穴で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１２】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．３ｍｍ以上５ｍｍ以内の領域に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１３】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．５ｍｍ以上５ｍｍ以内の領域に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１４】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１５】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１６】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１７】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１８】
前記十字形状の凹部は、前記基板の半径方向における凹部の幅が１μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１９】
前記十字形状の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．３μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項２０】
前記絶縁膜に前記凹部を形成する際に、前記絶縁膜の少なくとも第２絶縁膜の最外周部を除去する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項２１】
基板上に少なくとも２層以上の配線層を備えたもので、
前記配線層を形成する配線は、前記基板上に設けられた絶縁膜に形成された配線用凹部内に導電膜を埋め込み、その後に絶縁膜上の余剰な前記導電膜を研磨により除去して、前記配線用凹部内のみに残した前記導電膜で形成されたものからなる半導体装置であって、
前記絶縁膜は第１絶縁膜と第２絶縁膜とを積層したものからなり、
前記配線用凹部内に前記導電膜を埋め込む前に、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部が形成されている
ことを特徴とする半導体装置。
【請求項２２】
前記複数の凹部は、
前記絶縁膜上にリソグラフィー用のレジストを塗布してレジスト膜を形成する工程と、
前記レジスト膜に前記基板周辺部の全周にわたって、複数のパターンを露光し、現像を行って、レジスト膜からなるエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記絶縁膜をエッチング加工することにより、前記基板の周辺部の少なくとも前記第２絶縁膜の全周にわたって凹部を形成する工程とにより形成されたものからなる
ことを特徴とする請求項２１記載の半導体装置。
【請求項２３】
前記複数の凹部は、前記基板周辺部にそって、それぞれ環状に形成されている
ことを特徴とする請求項２２記載の半導体装置。
【請求項２４】
前記複数の環状に形成された凹部は、同心円状に配置されている
ことを特徴とする請求項２３記載の半導体装置。
【請求項２５】
前記複数の凹部は、溝形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項２６】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置されている
ことを特徴とする請求項２５記載の半導体装置。
【請求項２７】
前記複数の凹部は、穴形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置される
ことを特徴とする請求項２１記載の半導体装置。
【請求項２８】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置される
ことを特徴とする請求項２７記載の半導体装置。
【請求項２９】
前記穴形状の凹部は、矩形状の穴で形成される
ことを特徴とする請求項２７記載の半導体装置。
【請求項３０】
前記穴形状の凹部は、円形状の穴で形成される
ことを特徴とする請求項２７記載の半導体装置。
【請求項３１】
前記穴形状の凹部は、十字形状の穴で形成される
ことを特徴とする請求項２７記載の半導体装置。
【請求項３２】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．３ｍｍ以上５ｍｍ以内の領域に配置されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３３】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．５ｍｍ以上５ｍｍ以内の領域に配置されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３４】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３５】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３６】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３７】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３８】
前記十字形状の凹部は、前記基板の半径方向における凹部の幅が１μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項３１記載の半導体装置。
【請求項３９】
前記十字形状の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．３μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項３１記載の半導体装置。
【請求項４０】
前記絶縁膜の少なくとも第２絶縁膜の最外周部が除去されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項４１】
基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、
前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、
前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、
露光により露光マスクに形成されたパターンが転写され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングして前記複数の凹部を形成する工程を有する
半導体装置の製造方法で用いられる前記露光マスクであって、
前記露光マスクは、透光性を有するマスク基板と、前記マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンとを有する
ことを特徴とする露光マスク。
【請求項４２】
基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、
前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、
前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、
前記複数の凹部を形成する工程は、露光マスクを用いて露光され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングする工程からなる半導体装置の製造方法で用いられる前記露光マスクが装着された露光装置であって、
前記露光マスクは、透光性を有するマスク基板と、前記マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンとを有する
ことを特徴とする露光装置。
【請求項１】
基板上に少なくとも２層以上の配線層を備えた多層配線を形成する工程を備え、
前記配線層を形成する配線は、
前記基板上に設けられた絶縁膜に配線用凹部を形成して該配線用凹部内に導電膜を埋め込むように該絶縁膜上に該導電膜を形成する工程と、
前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで前記配線を形成する工程と
により形成される半導体装置の製造方法であって、
前記絶縁膜は、第１絶縁膜と第２絶縁膜とを積層したものからなり、
前記絶縁膜上に前記導電膜を形成する前に、
前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の凹部を形成する工程は、
前記絶縁膜上にリソグラフィー用のレジストを塗布してレジスト膜を形成する工程と、
前記レジスト膜に前記基板周辺部の全周にわたって、複数のパターンを露光し、現像を行って、レジスト膜からなるエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記絶縁膜をエッチング加工することにより、前記基板の周辺部の少なくとも前記第２絶縁膜の全周にわたって凹部を形成する工程と
を備えたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記複数の凹部は、前記基板周辺部にそって、それぞれ環状に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記複数の環状に形成された凹部は、同心円状に配置される
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記複数の凹部は、溝形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置される
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記複数の凹部は、穴形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記穴形状の凹部は、矩形状の穴で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記穴形状の凹部は、円形状の穴で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】
前記穴形状の凹部は、十字形状の穴で形成される
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１２】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．３ｍｍ以上５ｍｍ以内の領域に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１３】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．５ｍｍ以上５ｍｍ以内の領域に配置される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１４】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１５】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１６】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１７】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上５０μｍ以下に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１８】
前記十字形状の凹部は、前記基板の半径方向における凹部の幅が１μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１９】
前記十字形状の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．３μｍ以上１５０μｍ以下に形成される
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項２０】
前記絶縁膜に前記凹部を形成する際に、前記絶縁膜の少なくとも第２絶縁膜の最外周部を除去する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項２１】
基板上に少なくとも２層以上の配線層を備えたもので、
前記配線層を形成する配線は、前記基板上に設けられた絶縁膜に形成された配線用凹部内に導電膜を埋め込み、その後に絶縁膜上の余剰な前記導電膜を研磨により除去して、前記配線用凹部内のみに残した前記導電膜で形成されたものからなる半導体装置であって、
前記絶縁膜は第１絶縁膜と第２絶縁膜とを積層したものからなり、
前記配線用凹部内に前記導電膜を埋め込む前に、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部が形成されている
ことを特徴とする半導体装置。
【請求項２２】
前記複数の凹部は、
前記絶縁膜上にリソグラフィー用のレジストを塗布してレジスト膜を形成する工程と、
前記レジスト膜に前記基板周辺部の全周にわたって、複数のパターンを露光し、現像を行って、レジスト膜からなるエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記絶縁膜をエッチング加工することにより、前記基板の周辺部の少なくとも前記第２絶縁膜の全周にわたって凹部を形成する工程とにより形成されたものからなる
ことを特徴とする請求項２１記載の半導体装置。
【請求項２３】
前記複数の凹部は、前記基板周辺部にそって、それぞれ環状に形成されている
ことを特徴とする請求項２２記載の半導体装置。
【請求項２４】
前記複数の環状に形成された凹部は、同心円状に配置されている
ことを特徴とする請求項２３記載の半導体装置。
【請求項２５】
前記複数の凹部は、溝形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項２６】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置されている
ことを特徴とする請求項２５記載の半導体装置。
【請求項２７】
前記複数の凹部は、穴形状を成し、前記基板周辺部にそって、間隔を置いて環状に配置される
ことを特徴とする請求項２１記載の半導体装置。
【請求項２８】
前記環状に配置された複数の凹部は、複数の環状体を構成し、それぞれの環状体は同心円状に配置される
ことを特徴とする請求項２７記載の半導体装置。
【請求項２９】
前記穴形状の凹部は、矩形状の穴で形成される
ことを特徴とする請求項２７記載の半導体装置。
【請求項３０】
前記穴形状の凹部は、円形状の穴で形成される
ことを特徴とする請求項２７記載の半導体装置。
【請求項３１】
前記穴形状の凹部は、十字形状の穴で形成される
ことを特徴とする請求項２７記載の半導体装置。
【請求項３２】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．３ｍｍ以上５ｍｍ以内の領域に配置されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３３】
前記凹部は、前記基板周縁から前記基板の中心方向に向かって０．５ｍｍ以上５ｍｍ以内の領域に配置されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３４】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３５】
前記複数の凹部は、前記基板の半径方向における凹部の幅が０．１μｍ以上５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３６】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３７】
前記複数の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．１μｍ以上５０μｍ以下に形成されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項３８】
前記十字形状の凹部は、前記基板の半径方向における凹部の幅が１μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項３１記載の半導体装置。
【請求項３９】
前記十字形状の凹部は、前記基板の半径方向における隣接する凹部間の間隔が０．３μｍ以上１５０μｍ以下に形成されている
ことを特徴とする請求項３１記載の半導体装置。
【請求項４０】
前記絶縁膜の少なくとも第２絶縁膜の最外周部が除去されている
ことを特徴とする請求項２１記載の半導体装置。
【請求項４１】
基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、
前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、
前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、
露光により露光マスクに形成されたパターンが転写され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングして前記複数の凹部を形成する工程を有する
半導体装置の製造方法で用いられる前記露光マスクであって、
前記露光マスクは、透光性を有するマスク基板と、前記マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンとを有する
ことを特徴とする露光マスク。
【請求項４２】
基板上に設けられた第１絶縁膜と第２絶縁膜とを積層した絶縁膜に配線用凹部を形成するとともに、前記基板周辺部における少なくとも前記第２絶縁膜に複数の凹部を形成する工程と、
前記配線用凹部内および前記複数の凹部内に導電膜を埋め込むように前記絶縁膜上に前記導電膜を形成する工程と、
前記導電膜を研磨して前記配線用凹部内に前記導電膜を残すことで配線を形成する工程とを備え、
前記複数の凹部を形成する工程は、露光マスクを用いて露光され、かつ現像処理された感光性レジスト膜をエッチングマスクに用いて少なくとも前記第２絶縁膜をエッチングする工程からなる半導体装置の製造方法で用いられる前記露光マスクが装着された露光装置であって、
前記露光マスクは、透光性を有するマスク基板と、前記マスク基板における前記複数の凹部に対応した位置に形成された遮光パターン、もしくは前記マスク基板の全面に形成された遮光膜における前記複数の凹部に対応した位置に形成された開口パターンとを有する
ことを特徴とする露光装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２００６−２４８１０（Ｐ２００６−２４８１０Ａ）
【公開日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願番号】特願２００４−２０２６９９（Ｐ２００４−２０２６９９）
【出願日】平成１６年７月９日（２００４．７．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願日】平成１６年７月９日（２００４．７．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]