半導体装置の製造方法
【課題】信頼性の高い半導体装置を提供する。
【解決手段】基板上に設けられた層間絶縁膜４０に開口部４８を形成する工程と、開口部４８の側面上および底面上、ならびに層間絶縁膜４０上に第１金属材料からなる第１膜１０を形成する工程と、第１膜１０上であって、開口部４８内および層間絶縁膜４０上に、第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜２０を形成する工程と、第２膜２０上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜３０を形成する工程と、熱処理する工程と、開口部４８外に位置する第１膜１０および第２膜２０、ならびに第３膜３０を研磨によって除去する工程と、を備える。
【解決手段】基板上に設けられた層間絶縁膜４０に開口部４８を形成する工程と、開口部４８の側面上および底面上、ならびに層間絶縁膜４０上に第１金属材料からなる第１膜１０を形成する工程と、第１膜１０上であって、開口部４８内および層間絶縁膜４０上に、第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜２０を形成する工程と、第２膜２０上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜３０を形成する工程と、熱処理する工程と、開口部４８外に位置する第１膜１０および第２膜２０、ならびに第３膜３０を研磨によって除去する工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する配線パターンには、バリアメタル膜が設けられている場合がある。バリアメタル膜に関する技術としては様々なものが検討されており、例えば非特許文献１に記載のものが開示されている。非特許文献１に記載の技術は、非晶質Ｒｕと多結晶Ｒｕを順に積層したバリアメタル膜上にＣｕ配線を形成するというものである。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】"Amorphous Ru / Polycrystalline Ru Highly Reliable Stacked Layer Barrier Technology" S. Ogawa et al., Proceedings of IITC 2008, p102-104
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者は、非特許文献１に記載の技術において、以下の課題があることを見出した。
すなわち、バリアメタル膜を構成するＲｕは、配線膜を構成するＣｕよりも電気陰性度が大きい。このため、配線形成プロセス中においてバリアメタル膜に酸素が取り込まれる、あるいはバリアメタル膜が酸化した場合には、バリアメタル膜中の酸素は配線中へ取り込まれてしまう。配線中に酸素が取り込まれると、配線の信頼性は低下する。
従って、配線膜を構成する金属材料よりも電気陰性度が大きい金属材料によってバリアメタル膜が構成される場合において、配線の信頼性が低下してしまうことを抑制し、信頼性の高い半導体装置を提供することが求められている。
【課題を解決するための手段】
【０００５】
本発明によれば、基板上に設けられた絶縁膜に開口部を形成する工程と、
前記開口部の側面上および底面上、ならびに前記絶縁膜上に第１金属材料からなる第１膜を形成する工程と、
前記第１膜上であって、前記開口部内および前記絶縁膜上に、前記第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜を形成する工程と、
前記第２膜上に、前記第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜を形成する工程と、
熱処理する工程と、
前記開口部外に位置する前記第１膜および前記第２膜、ならびに前記第３膜を研磨によって除去する工程と、
を備える半導体装置の製造方法が提供される。
【０００６】
本発明によれば、まず、第１膜上に、第１膜を構成する第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜を形成する。次いで、第２膜上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜を形成する。次いで、熱処理をする。そして第３膜を除去する。このため、第１膜から第２膜へ取り込まれた酸素は、最終的に除去される第３膜中へ取り込まれることとなる。すなわち、第２膜中の酸素を低減することができる。従って、信頼性の高い半導体装置を提供することが可能となる。
【発明の効果】
【０００７】
本発明によれば、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】図１および図２に示す半導体装置の製造方法を示すフロー図である。
【図４】比較例に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
図１および図２は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。また、図３は、図１および図２に示す半導体装置の製造方法を示すフロー図である。本実施形態に係る半導体装置の製造方法は、図３に示す工程を含むものである。すなわち、基板上に設けられた層間絶縁膜４０に開口部４８を形成する工程（Ｓ０１）、開口部４８の側面上および底面上、ならびに層間絶縁膜４０上に第１膜１０を形成する工程（Ｓ０２）、第１膜１０上であって、開口部４８内および層間絶縁膜４０上に、第２膜２０を形成する工程（Ｓ０３）、第２膜２０上に第３膜３０を形成する工程（Ｓ０４）、熱処理する工程（Ｓ０５）、開口部４８外に位置する第１膜１０および第２膜２０、ならびに第３膜を研磨によって除去する工程（Ｓ０６）を含む。
【００１１】
第１膜１０は、第１金属材料からなる。第２膜２０は、第１金属材料よりも電気陰性度が小さい第２金属材料からなる。第３膜３０は、第２金属材料よりも電気陰性度が小さい第３金属材料からなる。以下、本実施形態に係る半導体装置の製造方法について、詳細に説明する。
【００１２】
図２（ａ）に示すように、まず、基板上に設けられた層間絶縁膜４０に開口部４８を形成する（Ｓ０１）。層間絶縁膜４０は、例えば基板上に設けられた層間絶縁膜５０上に設けられている。図示していないが、基板は、例えばシリコン基板である。シリコン基板上部には、トランジスタ等の素子（図示せず）が形成された構成とすることができる。層間絶縁膜４０の膜厚は、例えば２５ｎｍ以上３００ｎｍ以下である。
【００１３】
層間絶縁膜４０は、例えばＳｉＯ２膜４２、低誘電率絶縁膜４４、ＳｉＯ２膜４６を順に積層した積層構造を有している。このとき、ＳｉＯ２膜４２の膜厚は、例えば２５ｎｍである。また、低誘電率絶縁膜４４の膜厚は、例えば１５０ｎｍである。また、ＳｉＯ２膜４６の膜厚は、例えば６０ｎｍである。
【００１４】
開口部４８は、リソグラフィ法やエッチングによって層間絶縁膜４０中に形成される。本実施形態において、開口部４８は、配線溝を構成する。また、開口部４８は、例えばコンタクトホールやビアホール等を含んでいてもよい。
【００１５】
次に、図２（ａ）に示すように、開口部４８の側面上および底面上、ならびに層間絶縁膜４０上に、第１金属材料からなる第１膜１０を形成する（Ｓ０２）。第１膜１０は、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。また、第１膜１０は、例えば１０ｎｍの膜厚を有する。第１金属材料は、例えばＲｕである。
【００１６】
次に、第１膜１０上であって、開口部４８内および層間絶縁膜４０上に、第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜２０を形成する（Ｓ０３）。
第２膜２０の形成は、例えば次のように行われる。まず、第１膜１０が形成された基板を、同一装置内の別チャンバーに搬送する。次いで、図２（ａ）に示すように、第１膜１０上に第２金属材料からなるシード膜２２を形成する。シード膜２２は、例えばＰＶＤ法によって形成される。シード膜２２の膜厚は、例えば３０ｎｍである。
【００１７】
次いで、図２（ｂ）に示すように、めっき装置を用いて、シード膜２２をシードとしためっき法により、第１膜１０上に第２金属材料を堆積する。第２金属材料は、開口部４８内を埋め込むように堆積される。これにより、第２膜２０が形成される。第２膜２０の膜厚は、例えば５００ｎｍである。第２金属材料は、例えばＣｕである。
【００１８】
次に、図２（ｃ）に示すように、第２膜２０上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜３０を形成する（Ｓ０４）。第３膜３０は、例えばＰＶＤ法によって形成される。第３膜３０の膜厚は、例えば５０ｎｍである。
第３金属材料としては、第２金属材料よりも電気陰性度が小さい材料が用いられ、例えばＴｉ、Ｚｒ、Ｖ、Ｃｒ、Ｍｎ、Ｙ、ＡｌまたはＴａが用いられる。
【００１９】
次に、図１（ａ）に示すように、熱処理を行う（Ｓ０５）。この熱処理によって、第２膜２０および第３膜３０が熱処理される。なお、図１（ａ）中の矢印は、酸素の動きを示している。
熱処理は、例えば１５０℃以上４００℃以下の温度で行われる。具体的には、例えば基板に対し、常圧のＮ２雰囲気にて、２００℃、３０分間の熱処理を実施する。
【００２０】
第３膜３０は、第２膜２０よりも電気陰性度の小さい材料からなるため、第２膜２０中の酸素をゲッタリングする機能を有する。このため、第２膜２０および第３膜３０を熱処理することにより、第２膜２０中の酸素は、図１（ａ）中の矢印に示すように、第３膜３０中に取り込まれることとなる。第２膜２０中の酸素とは、例えば第１膜１０から第２膜２０中に取り込まれた酸素や、めっき膜中に存在した酸素等である。
【００２１】
次に、図１（ｂ）に示すように、開口部４８外に位置する第１膜１０および第２膜２０、ならびに第３膜３０を研磨によって除去する（Ｓ０６）。当該研磨工程は、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって行われる。当該研磨工程によって、第３膜３０が除去され、また開口部４８外に位置する第１膜１０および第２膜２０が除去される。これにより、開口部４８内には、第１金属材料からなるバリアメタル膜１２と、第２金属材料からなる配線膜２４が形成されることとなる。
【００２２】
次に、本実施形態に係る半導体装置の製造方法の作用および効果を説明する。
図４は、比較例に係る半導体装置の製造方法を示す断面図である。比較例に係る半導体装置の製造方法は、図４に示すように、第３膜３０を形成する工程と、熱処理する工程を含まない点を除いて、本実施形態に係る半導体装置の製造方法と同様である。
比較例に係る半導体装置の製造方法によれば、配線形成プロセス中において第１膜１０から第２膜２０へ取り込まれてしまった酸素は、第２膜２０中に保持される。このため、第２膜２０によって構成される配線膜２４は酸素を保持することとなり、配線の信頼性を低下させてしまう。これにより、半導体装置の信頼性は低下する。
【００２３】
本実施形態に係る半導体装置の製造方法は次のように行われる。まず、第１膜１０上に、第１膜１０を構成する金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜２０を形成する。次いで、第２膜２０上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜３０を形成する。次いで、熱処理する。そして、第３膜３０を除去する。
本実施形態に係る半導体装置の製造方法によれば、配線形成プロセス中において第１膜１０から第２膜２０へ取り込まれてしまった酸素は、最終的に除去される第３膜３０中へ取り込まれることとなる。すなわち、第２膜２０中の酸素を低減することができる。このため、第２膜２０によって構成される配線膜２４中の酸素を低減し、配線の信頼性が低下してしまうことを抑制することができる。従って、信頼性の高い半導体装置を提供することが可能となる。
【００２４】
また、第１金属材料としてＲｕを用いた場合、Ｃｕめっきの埋め込み性能を向上させることができる。これにより、微細なＣｕ配線を実現することが可能となる。さらに、バリアメタル膜としてＲｕを用いることで、配線の信頼性を向上することもできる。
【００２５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００２６】
１０ 第１膜
１２ バリアメタル膜
２０ 第２膜
２２ シード膜
２４ 配線膜
３０ 第３膜
４０ 層間絶縁膜
４２ ＳｉＯ２膜
４４ 低誘電率絶縁膜
４６ ＳｉＯ２膜
４８ 開口部
５０ 層間絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する配線パターンには、バリアメタル膜が設けられている場合がある。バリアメタル膜に関する技術としては様々なものが検討されており、例えば非特許文献１に記載のものが開示されている。非特許文献１に記載の技術は、非晶質Ｒｕと多結晶Ｒｕを順に積層したバリアメタル膜上にＣｕ配線を形成するというものである。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】"Amorphous Ru / Polycrystalline Ru Highly Reliable Stacked Layer Barrier Technology" S. Ogawa et al., Proceedings of IITC 2008, p102-104
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者は、非特許文献１に記載の技術において、以下の課題があることを見出した。
すなわち、バリアメタル膜を構成するＲｕは、配線膜を構成するＣｕよりも電気陰性度が大きい。このため、配線形成プロセス中においてバリアメタル膜に酸素が取り込まれる、あるいはバリアメタル膜が酸化した場合には、バリアメタル膜中の酸素は配線中へ取り込まれてしまう。配線中に酸素が取り込まれると、配線の信頼性は低下する。
従って、配線膜を構成する金属材料よりも電気陰性度が大きい金属材料によってバリアメタル膜が構成される場合において、配線の信頼性が低下してしまうことを抑制し、信頼性の高い半導体装置を提供することが求められている。
【課題を解決するための手段】
【０００５】
本発明によれば、基板上に設けられた絶縁膜に開口部を形成する工程と、
前記開口部の側面上および底面上、ならびに前記絶縁膜上に第１金属材料からなる第１膜を形成する工程と、
前記第１膜上であって、前記開口部内および前記絶縁膜上に、前記第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜を形成する工程と、
前記第２膜上に、前記第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜を形成する工程と、
熱処理する工程と、
前記開口部外に位置する前記第１膜および前記第２膜、ならびに前記第３膜を研磨によって除去する工程と、
を備える半導体装置の製造方法が提供される。
【０００６】
本発明によれば、まず、第１膜上に、第１膜を構成する第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜を形成する。次いで、第２膜上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜を形成する。次いで、熱処理をする。そして第３膜を除去する。このため、第１膜から第２膜へ取り込まれた酸素は、最終的に除去される第３膜中へ取り込まれることとなる。すなわち、第２膜中の酸素を低減することができる。従って、信頼性の高い半導体装置を提供することが可能となる。
【発明の効果】
【０００７】
本発明によれば、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】図１および図２に示す半導体装置の製造方法を示すフロー図である。
【図４】比較例に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
図１および図２は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。また、図３は、図１および図２に示す半導体装置の製造方法を示すフロー図である。本実施形態に係る半導体装置の製造方法は、図３に示す工程を含むものである。すなわち、基板上に設けられた層間絶縁膜４０に開口部４８を形成する工程（Ｓ０１）、開口部４８の側面上および底面上、ならびに層間絶縁膜４０上に第１膜１０を形成する工程（Ｓ０２）、第１膜１０上であって、開口部４８内および層間絶縁膜４０上に、第２膜２０を形成する工程（Ｓ０３）、第２膜２０上に第３膜３０を形成する工程（Ｓ０４）、熱処理する工程（Ｓ０５）、開口部４８外に位置する第１膜１０および第２膜２０、ならびに第３膜を研磨によって除去する工程（Ｓ０６）を含む。
【００１１】
第１膜１０は、第１金属材料からなる。第２膜２０は、第１金属材料よりも電気陰性度が小さい第２金属材料からなる。第３膜３０は、第２金属材料よりも電気陰性度が小さい第３金属材料からなる。以下、本実施形態に係る半導体装置の製造方法について、詳細に説明する。
【００１２】
図２（ａ）に示すように、まず、基板上に設けられた層間絶縁膜４０に開口部４８を形成する（Ｓ０１）。層間絶縁膜４０は、例えば基板上に設けられた層間絶縁膜５０上に設けられている。図示していないが、基板は、例えばシリコン基板である。シリコン基板上部には、トランジスタ等の素子（図示せず）が形成された構成とすることができる。層間絶縁膜４０の膜厚は、例えば２５ｎｍ以上３００ｎｍ以下である。
【００１３】
層間絶縁膜４０は、例えばＳｉＯ２膜４２、低誘電率絶縁膜４４、ＳｉＯ２膜４６を順に積層した積層構造を有している。このとき、ＳｉＯ２膜４２の膜厚は、例えば２５ｎｍである。また、低誘電率絶縁膜４４の膜厚は、例えば１５０ｎｍである。また、ＳｉＯ２膜４６の膜厚は、例えば６０ｎｍである。
【００１４】
開口部４８は、リソグラフィ法やエッチングによって層間絶縁膜４０中に形成される。本実施形態において、開口部４８は、配線溝を構成する。また、開口部４８は、例えばコンタクトホールやビアホール等を含んでいてもよい。
【００１５】
次に、図２（ａ）に示すように、開口部４８の側面上および底面上、ならびに層間絶縁膜４０上に、第１金属材料からなる第１膜１０を形成する（Ｓ０２）。第１膜１０は、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。また、第１膜１０は、例えば１０ｎｍの膜厚を有する。第１金属材料は、例えばＲｕである。
【００１６】
次に、第１膜１０上であって、開口部４８内および層間絶縁膜４０上に、第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜２０を形成する（Ｓ０３）。
第２膜２０の形成は、例えば次のように行われる。まず、第１膜１０が形成された基板を、同一装置内の別チャンバーに搬送する。次いで、図２（ａ）に示すように、第１膜１０上に第２金属材料からなるシード膜２２を形成する。シード膜２２は、例えばＰＶＤ法によって形成される。シード膜２２の膜厚は、例えば３０ｎｍである。
【００１７】
次いで、図２（ｂ）に示すように、めっき装置を用いて、シード膜２２をシードとしためっき法により、第１膜１０上に第２金属材料を堆積する。第２金属材料は、開口部４８内を埋め込むように堆積される。これにより、第２膜２０が形成される。第２膜２０の膜厚は、例えば５００ｎｍである。第２金属材料は、例えばＣｕである。
【００１８】
次に、図２（ｃ）に示すように、第２膜２０上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜３０を形成する（Ｓ０４）。第３膜３０は、例えばＰＶＤ法によって形成される。第３膜３０の膜厚は、例えば５０ｎｍである。
第３金属材料としては、第２金属材料よりも電気陰性度が小さい材料が用いられ、例えばＴｉ、Ｚｒ、Ｖ、Ｃｒ、Ｍｎ、Ｙ、ＡｌまたはＴａが用いられる。
【００１９】
次に、図１（ａ）に示すように、熱処理を行う（Ｓ０５）。この熱処理によって、第２膜２０および第３膜３０が熱処理される。なお、図１（ａ）中の矢印は、酸素の動きを示している。
熱処理は、例えば１５０℃以上４００℃以下の温度で行われる。具体的には、例えば基板に対し、常圧のＮ２雰囲気にて、２００℃、３０分間の熱処理を実施する。
【００２０】
第３膜３０は、第２膜２０よりも電気陰性度の小さい材料からなるため、第２膜２０中の酸素をゲッタリングする機能を有する。このため、第２膜２０および第３膜３０を熱処理することにより、第２膜２０中の酸素は、図１（ａ）中の矢印に示すように、第３膜３０中に取り込まれることとなる。第２膜２０中の酸素とは、例えば第１膜１０から第２膜２０中に取り込まれた酸素や、めっき膜中に存在した酸素等である。
【００２１】
次に、図１（ｂ）に示すように、開口部４８外に位置する第１膜１０および第２膜２０、ならびに第３膜３０を研磨によって除去する（Ｓ０６）。当該研磨工程は、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって行われる。当該研磨工程によって、第３膜３０が除去され、また開口部４８外に位置する第１膜１０および第２膜２０が除去される。これにより、開口部４８内には、第１金属材料からなるバリアメタル膜１２と、第２金属材料からなる配線膜２４が形成されることとなる。
【００２２】
次に、本実施形態に係る半導体装置の製造方法の作用および効果を説明する。
図４は、比較例に係る半導体装置の製造方法を示す断面図である。比較例に係る半導体装置の製造方法は、図４に示すように、第３膜３０を形成する工程と、熱処理する工程を含まない点を除いて、本実施形態に係る半導体装置の製造方法と同様である。
比較例に係る半導体装置の製造方法によれば、配線形成プロセス中において第１膜１０から第２膜２０へ取り込まれてしまった酸素は、第２膜２０中に保持される。このため、第２膜２０によって構成される配線膜２４は酸素を保持することとなり、配線の信頼性を低下させてしまう。これにより、半導体装置の信頼性は低下する。
【００２３】
本実施形態に係る半導体装置の製造方法は次のように行われる。まず、第１膜１０上に、第１膜１０を構成する金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜２０を形成する。次いで、第２膜２０上に、第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜３０を形成する。次いで、熱処理する。そして、第３膜３０を除去する。
本実施形態に係る半導体装置の製造方法によれば、配線形成プロセス中において第１膜１０から第２膜２０へ取り込まれてしまった酸素は、最終的に除去される第３膜３０中へ取り込まれることとなる。すなわち、第２膜２０中の酸素を低減することができる。このため、第２膜２０によって構成される配線膜２４中の酸素を低減し、配線の信頼性が低下してしまうことを抑制することができる。従って、信頼性の高い半導体装置を提供することが可能となる。
【００２４】
また、第１金属材料としてＲｕを用いた場合、Ｃｕめっきの埋め込み性能を向上させることができる。これにより、微細なＣｕ配線を実現することが可能となる。さらに、バリアメタル膜としてＲｕを用いることで、配線の信頼性を向上することもできる。
【００２５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００２６】
１０ 第１膜
１２ バリアメタル膜
２０ 第２膜
２２ シード膜
２４ 配線膜
３０ 第３膜
４０ 層間絶縁膜
４２ ＳｉＯ２膜
４４ 低誘電率絶縁膜
４６ ＳｉＯ２膜
４８ 開口部
５０ 層間絶縁膜
【特許請求の範囲】
【請求項１】
基板上に設けられた絶縁膜に開口部を形成する工程と、
前記開口部の側面上および底面上、ならびに前記絶縁膜上に第１金属材料からなる第１膜を形成する工程と、
前記第１膜上であって、前記開口部内および前記絶縁膜上に、前記第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜を形成する工程と、
前記第２膜上に、前記第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜を形成する工程と、
熱処理する工程と、
前記開口部外に位置する前記第１膜および前記第２膜、ならびに前記第３膜を研磨によって除去する工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１金属材料は、Ｒｕである半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記第２金属材料は、Ｃｕである半導体装置の製造方法。
【請求項４】
請求項１ないし３いずれか１項に記載の半導体装置の製造方法であって、
前記第３金属材料は、Ｔｉ、Ｚｒ、Ｖ、Ｃｒ、Ｍｎ、Ｙ、ＡｌまたはＴａである半導体装置の製造方法。
【請求項５】
請求項１ないし４いずれか１項に記載の半導体装置の製造方法であって、
前記第２膜を形成する工程において、前記第２膜の形成は、前記第１膜上へ前記第２金属材料からなるシード膜を形成し、前記シード膜をシードとしためっき法により前記第１膜上に前記第２金属材料を堆積することによって行われる半導体装置の製造方法。
【請求項６】
請求項１ないし５いずれか１項に記載の半導体装置の製造方法であって、
前記熱処理は、１５０℃以上４００℃以下の温度で行われる半導体装置の製造方法。
【請求項１】
基板上に設けられた絶縁膜に開口部を形成する工程と、
前記開口部の側面上および底面上、ならびに前記絶縁膜上に第１金属材料からなる第１膜を形成する工程と、
前記第１膜上であって、前記開口部内および前記絶縁膜上に、前記第１金属材料よりも電気陰性度が小さい第２金属材料からなる第２膜を形成する工程と、
前記第２膜上に、前記第２金属材料よりも電気陰性度が小さい第３金属材料からなる第３膜を形成する工程と、
熱処理する工程と、
前記開口部外に位置する前記第１膜および前記第２膜、ならびに前記第３膜を研磨によって除去する工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１金属材料は、Ｒｕである半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記第２金属材料は、Ｃｕである半導体装置の製造方法。
【請求項４】
請求項１ないし３いずれか１項に記載の半導体装置の製造方法であって、
前記第３金属材料は、Ｔｉ、Ｚｒ、Ｖ、Ｃｒ、Ｍｎ、Ｙ、ＡｌまたはＴａである半導体装置の製造方法。
【請求項５】
請求項１ないし４いずれか１項に記載の半導体装置の製造方法であって、
前記第２膜を形成する工程において、前記第２膜の形成は、前記第１膜上へ前記第２金属材料からなるシード膜を形成し、前記シード膜をシードとしためっき法により前記第１膜上に前記第２金属材料を堆積することによって行われる半導体装置の製造方法。
【請求項６】
請求項１ないし５いずれか１項に記載の半導体装置の製造方法であって、
前記熱処理は、１５０℃以上４００℃以下の温度で行われる半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２０４５８５（Ｐ２０１２−２０４５８５Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６７５５７（Ｐ２０１１−６７５５７）
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]