半導体装置及びその製造方法
【課題】Ｃｕを含有する配線層及びＡｌを含有するビアプラグ層を備える半導体装置に関し、配線層及びビアプラグ層の信頼性を向上させること。
【解決手段】Ｃｕを含有する配線層と、前記配線層上に形成された層間絶縁膜と、前記配線層上の前記層間絶縁膜内に形成されたビアホールと、前記ビアホール内における前記配線層上に形成された第１のバリア層と、前記第１のバリア層上及び前記ビアホールの側壁に形成された第２のバリア層と、前記第２のバリア層上に形成され、Ａｌを含有する導電層と、を備えることを特徴とする半導体装置。
【解決手段】Ｃｕを含有する配線層と、前記配線層上に形成された層間絶縁膜と、前記配線層上の前記層間絶縁膜内に形成されたビアホールと、前記ビアホール内における前記配線層上に形成された第１のバリア層と、前記第１のバリア層上及び前記ビアホールの側壁に形成された第２のバリア層と、前記第２のバリア層上に形成され、Ａｌを含有する導電層と、を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の多層配線は、高集積化及び低抵抗化が強く求められている。従来、半導体装置の配線層としては、Ａｌ（アルミニウム）配線層が採用される事が多かった。しかし近年、配線加工に関するマージンの向上及び配線の更なる低抵抗化のため、半導体装置の配線層として、Ｃｕ（銅）配線層が採用される事が多くなった。
【０００３】
この場合、コスト削減の観点から、Ｃｕ配線層とＡｌビアプラグ層との組合せが有効であると考えられる。しかし、Ｃｕ配線層とＡｌビアプラグ層との組合せには、次のような問題がある。
【０００４】
第１に、スパッタ法で形成され、Ｃｕ配線層とＡｌビアプラグ層との間に介在するバリアメタル層のバリア崩れ（バリアメタル層が形成されないこと）が問題となる。このバリア崩れは、ビアホールの底面と側面とのエッジ付近で起こりやすく、特にウエーハの周辺部において起こりやすい。ビアホールのエッジ付近は一般に、バリアメタル層のカバレッジが悪いからである。Ｃｕ配線層とＡｌビアプラグ層とを採用する場合にバリア崩れが起こると、Ｃｕ配線層のＣｕがＡｌビアプラグ層に拡散してしまう。このような拡散が生じると、Ｃｕ配線層にボイドが生じ、Ｃｕ配線層とＡｌビアプラグ層との間に接続不良が生じてしまう。
【０００５】
第２に、Ａｌビアプラグ層の埋め込み不良（充填不良）が問題となる。Ａｌビアプラグ層の埋め込み不良は、ビアホールのアスペクト比が大きくなると起こりやすくなる。
【０００６】
バリア崩れの抑制と埋め込み不良の抑制は、両立が難しい。バリア崩れを抑制するためには、バリアメタル層を厚くすればよい。しかし、バリアメタル層を厚くすると、ビアプラグの開口部においてバリアメタル層のオーバーハングが大きくなり、Ａｌビアプラグ層の埋め込み不良が起こりやすくなる。だからといって、バリアメタル層を薄くすると、ビアホールのエッジ付近のカバレッジが悪くなり、バリア崩れが起こりやすくなる。バリア崩れの抑制と埋め込み不良の抑制は、ビアホールのアスペクト比が２以上になると、両立が大変困難になる。例えば、ビア高さが３００ｎｍの場合には、ビア径が１５０ｎｍ以下になると、バリア崩れの抑制と埋め込み不良の抑制との両立が大変困難になる。
【０００７】
特許文献１には、Ｃｕ配線層とＣｕビアプラグ層との間に、ＣｏＷＰキャップメタル層とキャップメタル窒化層とＴａを含有するバリアメタル層とが介在する半導体装置が開示されている。特許文献２には、Ｃｕ配線層とＡｌビアプラグ層との間に、Ｔｉを含有するバリアメタル層が介在する半導体装置が開示されている。
【特許文献１】特開２００６−２５３６６６号公報
【特許文献２】特開２００７−４２６６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、Ｃｕを含有する配線層及びＡｌを含有するビアプラグ層を備える半導体装置に関し、配線層及びビアプラグ層の信頼性を向上させることを課題とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態は例えば、Ｃｕ（銅）を含有する配線層と、前記配線層上に形成された層間絶縁膜と、前記配線層上の前記層間絶縁膜内に形成されたビアホールと、前記ビアホール内における前記配線層上に形成された第１のバリア層と、前記第１のバリア層上及び前記ビアホールの側壁に形成された第２のバリア層と、前記第２のバリア層上に形成され、Ａｌ（アルミニウム）を含有する導電層と、を備えることを特徴とする半導体装置である。
【００１０】
本発明の実施形態は例えば、Ｃｕ（銅）を含有する配線層を形成し、前記配線層上に第１のバリア層を形成し、前記第１のバリア層の形成後に前記配線層上に層間絶縁膜を形成し、前記配線層上の前記層間絶縁膜内に、前記第１のバリア層の上面が露出するようなビアホールを形成し、前記第１のバリア層上及び前記ビアホールの側壁に第２のバリア層を形成し、前記第２のバリア層上に、Ａｌ（アルミニウム）を含有する導電層を形成する、ことを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１１】
本発明は、Ｃｕを含有する配線層及びＡｌを含有するビアプラグ層を備える半導体装置に関し、配線層及びビアプラグ層の信頼性を向上させることを可能にする。
【発明を実施するための最良の形態】
【００１２】
（第１実施例）
図１は、第１実施例の半導体装置１０１の側方断面図である。該半導体装置１０１は、基板１１１と、バリアメタル層１２１と、Ｃｕ配線層１２２と、保護膜１２３と、第１の層間絶縁膜１３１と、第１のバリアメタル層１４１と、第２のバリアメタル層１４２と、Ａｌ導電層１４３と、第２の層間絶縁膜１５１とを具備する。Ｃｕ配線層１２２は、Ｃｕ配線層である第１の配線層２０１を構成している。第１のバリアメタル層１４１と第２のバリアメタル層１４２とＡｌ導電層（Ａｌビアプラグ層）１４３は、ビアプラグ２０２を構成している。Ａｌ導電層１４３はさらに、Ａｌ配線層である第２の配線層２０３を構成している。第１の配線層２０１と第２の配線層２０３は、ビアプラグ２０２により電気的に接続されている。第１の配線層２０１はビアプラグ２０２の下部配線層に相当し、第２の配線層２０３はビアプラグ２０２の上部配線層に相当する。
【００１３】
基板１１１はここでは、Ｓｉ（シリコン）基板である。基板１１１は、半導体基板でもＳＯＩ（Silicon On Insulator）基板でもよい。基板１１１上には例えば、トランジスタやキャパシタ等の半導体素子が形成されている。
【００１４】
バリアメタル層１２１は、基板１１１の上方に形成されている。バリアメタル層１２１はここでは、Ｔａ（タンタル）原子を含有するＴａ層である。該Ｔａ層には、Ｃｕ配線層１２２内のＣｕ原子の拡散を防止する作用がある。バリアメタル層１２１は例えば、Ｔｉ（チタン）原子を含有するＴｉ層でもよい。バリアメタル層１２１は例えば、Ｔａ原子及びＴｉ原子を含有する合金膜でもよい。バリアメタル層１２１は、１つの層を含む単層膜でも２つ以上の層を含む積層膜でもよい。
【００１５】
Ｃｕ配線層１２２は、シード層を介してバリアメタル層１２１上に形成されている。Ｃｕ配線層１２２はここでは、Ｃｕ（銅）原子を含有するＣｕ層であり、電解めっき法で形成される。Ｃｕ配線層１２２はここでは、ダマシン配線層である。Ｃｕ配線層１２２は、シングルダマシン配線層でもデュアルダマシン配線層でもよい。
【００１６】
保護膜１２３は、少なくともＣｕ配線層１２２上に形成されている。保護膜１２３は、Ｃｕ配線層１２２を保護する膜であり、少なくともＣｕ配線層１２２の上面を覆っている。保護膜１２３はここでは、Ｃｕ配線層１２２内のＣｕ原子の酸化を抑制する作用のあるＣｏＷＢ（Cobalt Tungsten Boron）膜である。ＣｏＷＢ膜は、Ｃｕ配線層１２２上に選択的に成膜する事ができ、且つ、Ｃｕ配線層１２２の酸化ダメージを抑制する事ができる。保護膜１２３は例えば、Ｃｏ膜、ＣｏＷ膜、ＣｏＰ膜、ＣｏＷＰ膜、ＣｏＳｎＰ膜、ＣｏＭｏＰ膜でもよい（Ｃｏ：コバルト、Ｗ：タングステン、Ｐ：リン、Ｓｎ：スズ、Ｍｏ：モリブテン）。保護膜１２３は、１つの膜を含む単層膜でも２つ以上の膜を含む積層膜でもよい。
【００１７】
第１の層間絶縁膜１３１は、基板１１１の上方に形成されており、第１の配線層２０１を支持する土台となっている。第１の層間絶縁膜１３１はここでは、ＴＥＯＳ膜である。第１の層間絶縁膜１３１は例えば、ＳｉＯ２（二酸化シリコン）膜や低誘電率膜（Ｌｏｗ−Ｋ膜）でもよい。当該低誘電率膜は、無機膜でも有機膜でもよい。
【００１８】
第１のバリアメタル層１４１は、ビアプラグ２０２用のビアホールＨの形成前に保護膜１２３上に形成される。従って、第１のバリアメタル層１４１は、保護膜１２３の上面とＡｌ導電層１４３の下面との間には介在しているが、ビアホールＨの側面とＡｌ導電層１４３の側面との間には介在していない。第１のバリアメタル層１４１はここでは、２つの層を含む積層膜であり、Ｔｉ（チタン）原子を含有するＴｉ層ＢＭ１と、Ｔｉ（チタン）原子及びＮ（窒素）原子を含有するＴｉＮ層ＢＭ２とを含んでいる。ＴｉＮ層ＢＭ２には、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散を防止する作用がある。Ｔｉ層ＢＭ１とＴｉＮ層ＢＭ２との間に、Ｔｉ（チタン）原子及びＯ（酸素）原子を含有するＴｉＯ層を設けてもよい。該ＴｉＯ層により、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散を防止する効果がさらに高まる。第１のバリアメタル層１４１は、１つの層を含む単層膜でも２つ以上の層を含む積層膜でもよい。
【００１９】
第２のバリアメタル層１４２は、ビアプラグ２０２用のビアホールＨの形成後に第１のバリアメタル層１４１上に形成される。従って、第２のバリアメタル層１４１は、保護膜１２３の上面とＡｌ導電層１４３の下面との間と、ビアホールＨの側面とＡｌ導電層１４３の側面との間とに介在している。第２のバリアメタル層１４２はここでは、１つの層を含む単層膜であり、Ｔｉ（チタン）原子を含有するＴｉ層ＢＭ３を含んでいる。Ｔｉ層ＢＭ３には、Ａｌの濡れ性を向上させる作用がある。第２のバリアメタル層１４２は、１つの層を含む単層膜でも２つ以上の層を含む積層膜でもよい。
【００２０】
Ａｌ導電層１４３は、ビアプラグ２０２の本体となる層であり、ビアプラグ２０２用のビアホールＨの形成後に第２のバリアメタル層１４２上に形成される。Ａｌ導電層１４３はここでは、Ａｌ（アルミニウム）原子を含有するＡｌ層である。Ａｌ導電層１４３は、Ａｌ原子のみを含有していてもよいし、Ａｌ原子及びその他の原子（例えばＣｕ原子）を含有していてもよい。Ａｌ導電層１４３はここでは、Ａｌビアプラグ層とＡｌ配線層とを兼ねている。
【００２１】
第２の層間絶縁膜１５１は、第１の層間絶縁膜１３１上に形成されており、第２の配線層２０３を支持する土台となっている。第２の層間絶縁膜１５１はここでは、ＴＥＯＳ膜である。第２の層間絶縁膜１５１は例えば、ＳｉＯ２（二酸化シリコン）膜や低誘電率膜（Ｌｏｗ−Ｋ膜）でもよい。当該低誘電率膜は、無機膜でも有機膜でもよい。図１のように、第２の層間絶縁膜１５１及び第１のバリアメタル層１４１はここでは、保護膜１２３を介してＣｕ配線層１２２上に形成されている。保護膜１２３はここでは、第２の層間絶縁膜１５１及び第１のバリアメタル層１４１とＣｕ配線層１２２との間に介在している。ビアホールＨは、Ｃｕ配線層１２２上の第２の層間絶縁膜１５１内に形成されている。第１のバリアメタル層１４１は、ビアホールＨ内におけるＣｕ配線層１２２上に形成されている。
【００２２】
図２Ａ乃至Ｈは、図１の半導体装置１０１の製造工程図である。
【００２３】
先ず、図２Ａのように、ＣＶＤにより、基板１１１の上方に第１の層間絶縁膜１３１を堆積する。基板１１１はここでは、シリコン基板である。第１の層間絶縁膜１３１はここでは、ＴＥＯＳ膜である。基板１１１上には、トランジスタやキャパシタ等の半導体素子が形成されているとする。次に、リソグラフィ及びエッチングにより、基板１１１の表面に配線溝Ｔを形成する。
【００２４】
次に、図２Ｂのように、スパッタ法により、第１の層間絶縁膜１３１上にＴａ層１２１を堆積する。これにより、配線溝Ｔの底面及び側面にＴａ層（バリアメタル層）１２１が形成される。次に、スパッタ法により、Ｔａ層１２１上にＣｕシード層を堆積し、めっき法等により、Ｃｕシード層上にＣｕ層を堆積する。これにより、配線溝Ｔ内にＣｕ配線層１２２が形成される。次に、ＣＭＰにより、Ｃｕ配線層１２２を平坦化する。こうして、配線溝Ｔ内に埋め込まれた第１の配線層２０１が形成される。次に、めっき法又は選択ＣＶＤにより、Ｃｕ配線層１２２上にＣｏＷＢ膜１２３を選択的に堆積する。これにより、少なくともＣｕ配線層１２２の上面にＣｏＷＢ膜（保護膜）１２３が形成される。次に、スパッタ法により、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１上にＴｉ層ＢＭ１を堆積し、スパッタ法により、Ｔｉ層ＢＭ１上にＴｉＮ層ＢＭ２を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成前に、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１の上面に、第１のバリアメタル層１４１（Ｔｉ層ＢＭ１及びＴｉＮ層ＢＭ２）が形成される。第１のバリアメタル層１４１は、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。
【００２５】
次に、塗布法によって、第１のバリアメタル層１４１上にマスク材３０１を堆積する。マスク材３０１は、第１のバリアメタル層１４１及び第１の層間絶縁膜１３１を選択的に剥離できるようなマスク材とし、ここではＳｉＬＫ（登録商標）等の有機ポリフェニレンとする。マスク材３０１は、ＳｉＮ（窒化シリコン）膜でもよい。次に、摂氏１００乃至４００度にて基板１１１の熱処理を行う。次に、リソグラフィにより、マスク材３０１上にレジストパターンを形成する。該リソグラフィでは、ビアホールパターンの反転マスクが使用される。次に、図２Ｃのように、ＲＩＥ法により、マスク材３０１のエッチングを行う。該エッチングでは例えば、Ｏ２及びＣＨ４ガス又はＮ２及びＨ２ガスが使用される。
【００２６】
次に、図２Ｄのように、第１のバリアメタル層１４１のエッチングを行い、更に、アッシング処理を行う。該エッチングは、第１のバリアメタル１４１とＣｏＷＢ膜１２３とのエッチング選択比を十分に取りながら行われる。該アッシング処理は、Ｏ２雰囲気中で、摂氏２００乃至４００度の温度にて行われる。こうして、第１のバリアメタル層１４１が除去され、ビアホールＨの形成予定領域に第１のバリアメタル層１４１が残る。ＣｏＷＢ膜１２３はここでは主に、Ｃｕ配線層１２２へのＲＩＥダメージの抑制、及びアッシング処理によるＣｕ配線層１２２の酸化防止のために設けられている。このＣｏＷＢ膜１２３には更に、配線間容量の低減、及びＣｕのエレクトロマイグレーション不良の抑制の効果もある。次に、マスク材３０１、第１のバリアメタル層１４１、及びＣｏＷＢ膜１２３のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００２７】
次に、図２Ｅのように、ＣＶＤにより、基板１１１の上方に第２の層間絶縁膜１５１を堆積する。これにより、第１の層間絶縁膜１３１及びマスク材３０１上に第２の層間絶縁膜１５１が形成される。第２の層間絶縁膜１５１はここでは、ＴＥＯＳ膜である。第２の層間絶縁膜１５１は、第１のバリアメタル層１４１の形成後に、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。次に、エッチングにより、第２の層間絶縁膜１５１を平坦化する。第２の層間絶縁膜１５１は、マスク材３０１の上面が露出するまで平坦化される。
【００２８】
次に、図２Ｆのように、アッシングにより、マスク材３０１を除去する。これにより、第１のバリアメタル層１４１（ＴｉＮ層ＢＭ２）の上面が露出するようなビアホールＨが形成される。該アッシングは、０．１乃至５００Ｐａの圧力下で、摂氏２００乃至４００度の温度にて行われる。該ビアホールＨは、Ｃｕ配線層１２２上の第２の層間絶縁膜１５１内に形成され、該ビアホールＨの側壁は、第２の層間絶縁膜１５１により構成される。次に、マスク材３０１及び第２の層間絶縁膜１５１のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００２９】
次に、図２Ｇのように、スパッタ法により、第２の層間絶縁膜１５１上にＴｉ層ＢＭ３を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成後に、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）及びビアホールＨの側壁上に、第２のバリアメタル層１４２（Ｔｉ層ＢＭ３）が形成される。Ｔｉ層ＢＭ３には第１に、ビアホールＨの表面とＡｌとの間の濡れ性を向上させる作用がある。Ｔｉ層ＢＭ３により、ビアホールＨの表面とＡｌとの間の界面エネルギーが低下し、Ａｌの凝集が抑制される。Ｔｉ層ＢＭ３には第２に、Ａｌ導電層１４３の白濁を抑制する作用がある。これは、Ｔｉ層ＢＭ３の作用によって、Ａｌ導電層１４３の上面が（１１１）面になることに起因する。なお、Ｔｉ層に代わり例えばＴａ層を採用した場合には、ビアホールＨの表面とＡｌとの間の濡れ性が悪くなると共に、Ａｌ導電層１４３に白濁が生じてしまう。次に、加熱スパッタ法により、第２のバリアメタル層１４２上にＡｌ導電層１４３を堆積する。こうして、ビアホールＨ内にＡｌ導電層１４３が形成される。該加熱スパッタは例えば、摂氏４００度程度の温度にて行われる。
【００３０】
次に、図２Ｈのように、リソグラフィ及びＲＩＥにより、Ａｌ導電層１４３及び第２のバリアメタル層１４２のパターニングを行う。こうして、ビアホールＨ内に埋め込まれたビアプラグ２０２が形成されると共に、該ビアプラグ２０２と一体化された第２の配線層２０３が形成される。
【００３１】
こうして、図１の半導体装置１０１が製造される。本実施例において、保護膜１２３の上面とＡｌ導電層１４３の下面との間には、第１のバリアメタル層１４１と第２のバリアメタル層１４２とが介在している。一方、本実施例において、ビアホールＨの側面とＡｌ導電層１４３の側面との間には、第２のバリアメタル層１４２は介在しているが、第１のバリアメタル層１４１は介在していない。そのため、本実施例では、ビアプラグ２０２の底面のバリアメタル層（１４１，１４２）を相対的に厚くし、ビアプラグ２０２の側面のバリアメタル層（１４１）を相対的に薄くする事ができる。これにより、本実施例では、バリアメタル層のバリア崩れの抑制とビアプラグ層の埋め込み不良の抑制とを比較的容易に両立する事ができる。これにより、Ｃｌ配線層１２２及びＡｌ導電層１４３の信頼性を向上させる事ができる。
【００３２】
本実施例では、Ｃｕ配線層１２２の上面にＣｏＷＢ膜１２３が形成されている。これにより、Ｃｕ配線層１２２内のＣｕ原子の酸化が抑制され、Ｃｕ配線層１２２の信頼性が更に向上する。なお、本実施例では、図４のように、Ｃｕ配線層１２２の上面にＣｏＷＢ膜１２３を形成しなくてもよい。この場合、図２Ｂにおいて、ＣｏＷＢ膜１２３を堆積する工程は不要である。また、図２Ｂにおいて、第１のバリアメタル層１４１（Ｔｉ層ＢＭ１）はＣｕ配線層１２２及び第１の層間絶縁膜１４１上に堆積される。第１及び第２のバリアメタル層１４１及び１４２は、Ｃｕ配線層１２２の上面とＡｌ導電層１４３の下面との間に介在する。第２の層間絶縁膜１５１及び第１のバリアメタル層１４１は、直接Ｃｕ配線層１２２上に形成される。なお、図４の場合には、Ｃｕ原子が第２の層間絶縁膜１５１中に拡散するのを防止すべく、Ｃｕ配線層１２２の上面をシリサイド化する事が望ましい。
【００３３】
本実施例では、第２のバリアメタル層１４２がＴｉ層を含んでいる。これにより、ビアホールの表面とＡｌとの間の濡れ性が向上されている。本実施例では更に、第１のバリアメタル層１４１がＴｉＮ層を含んでいる。これにより、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散が抑制されている。本実施例では、第１のバリアメタル層１４１の膜厚が、ウエーハ面内で均一になる。なお、本実施例では、図５のように、第１のバリアメタル層１４１のＴｉ層ＢＭ１とＴｉＮ層ＢＭ２との間にＴｉＯ層ＢＭＸを形成してもよい。これにより、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散が更に抑制される。この場合、図２Ｂにおいて、Ｔｉ層ＢＭ１の堆積後に、大気開放又は強制酸化により、Ｔｉ層ＢＭ１上にＴｉＯ層ＢＭＸを堆積する。続いて、図２Ｂにおいて、ＴｉＯ層ＢＭＸ上にＴｉＮ層ＢＭ２を堆積する。
【００３４】
本実施例では、Ａｌ導電層１４３は、ビアプラグ２０２を構成していると共に、第２の配線層２０３を構成している。これにより、第２の配線層２０３の形成材料をビアプラグ２０２の形成材料と別に堆積する必要がなくなり、半導体装置１０１の製造コストが削減される。なお、本実施例では、図６のように、ビアプラグ２０２と別に第２の配線層２０３を形成してもよい。この場合、図２Ｈでは第２の配線層２０３は形成せずに、図２Ｈの後に第２の配線層２０３を形成する。
【００３５】
以下、第２実施例の半導体装置１０１及びその製造方法について説明する。第２実施例は第１実施例の変形例であり、第２実施例については第１実施例との相違点を中心に説明する。
【００３６】
（第２実施例）
第２実施例の半導体装置１０１の側方断面図を、図１に示す。第２実施例の半導体装置１０１は、基板１１１と、バリアメタル層１２１と、Ｃｕ配線層１２２と、保護膜１２３と、第１の層間絶縁膜１３１と、第１のバリアメタル層１４１と、第２のバリアメタル層１４２と、Ａｌ導電層１４３と、第２の層間絶縁膜１５１とを具備する。Ｃｕ配線層１２２は、Ｃｕ配線層である第１の配線層２０１を構成している。第１のバリアメタル層１４１と第２のバリアメタル層１４２とＡｌ導電層（Ａｌビアプラグ層）１４３は、ビアプラグ２０２を構成している。Ａｌ導電層１４３はさらに、Ａｌ配線層である第２の配線層２０３を構成している。第１の配線層２０１と第２の配線層２０３は、ビアプラグ２０２により電気的に接続されている。第１の配線層２０１はビアプラグ２０２の下部配線層に相当し、第２の配線層２０３はビアプラグ２０２の上部配線層に相当する。
【００３７】
図３Ａ乃至Ｊは、図１に示す第２実施例の半導体装置１０１の製造工程図である。
【００３８】
先ず、図３Ａのように、ＣＶＤにより、基板１１１の上方に第１の層間絶縁膜１３１を堆積する。基板１１１はここでは、シリコン基板である。第１の層間絶縁膜１３１はここでは、ＴＥＯＳ膜である。基板１１１上には、トランジスタやキャパシタ等の半導体素子が形成されているとする。次に、リソグラフィ及びエッチングにより、基板１１１の表面に配線溝Ｔを形成する。
【００３９】
次に、図３Ｂのように、スパッタ法により、第１の層間絶縁膜１３１上にＴａ層１２１を堆積する。これにより、配線溝Ｔの底面及び側面にＴａ層（バリアメタル層）１２１が形成される。次に、スパッタ法により、Ｔａ層１２１上にＣｕシード層を堆積し、めっき法等により、Ｃｕシード層上にＣｕ層を堆積する。これにより、配線溝Ｔ内にＣｕ配線層１２２が形成される。次に、ＣＭＰにより、Ｃｕ配線層１２２を平坦化する。こうして、配線溝Ｔ内に埋め込まれた第１の配線層２０１が形成される。次に、めっき法又は選択ＣＶＤにより、Ｃｕ配線層１２２上にＣｏＷＢ膜１２３を選択的に堆積する。これにより、少なくともＣｕ配線層１２２の上面にＣｏＷＢ膜（保護膜）１２３が形成される。次に、スパッタ法により、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１上にＴｉ層ＢＭ１を堆積し、スパッタ法により、Ｔｉ層ＢＭ１上にＴｉＮ層ＢＭ２を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成前に、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１の上面に、第１のバリアメタル層１４１（Ｔｉ層ＢＭ１及びＴｉＮ層ＢＭ２）が形成される。第１のバリアメタル層１４１は、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。
【００４０】
次に、塗布法によって、第１のバリアメタル層１４１上にマスク材３０１を堆積する。マスク材３０１は、第１のバリアメタル層１４１及び第１の層間絶縁膜１３１を選択的に剥離できるようなマスク材とし、ここではＳｉＮ（窒化シリコン）膜とする。マスク材３０１は、ＳｉＬＫ（登録商標）等の有機ポリフェニレンでもよい。次に、摂氏１００乃至４００度にて基板１１１の熱処理を行う。次に、リソグラフィにより、マスク材３０１上にレジストパターンを形成する。該リソグラフィでは、ビアホールパターンの反転マスクが使用される。次に、図３Ｃのように、ＲＩＥ法により、マスク材３０１のエッチングを行う。
【００４１】
次に、図３Ｄのように、第１のバリアメタル層１４１のエッチングを行い、更に、アッシング処理を行う。該エッチングは、第１のバリアメタル１４１とＣｏＷＢ膜１２３とのエッチング選択比を十分に取りながら行われる。該アッシング処理は、Ｏ２雰囲気中で、摂氏２００乃至４００度の温度にて行われる。こうして、第１のバリアメタル層１４１が除去され、ビアホールＨの形成予定領域に第１のバリアメタル層１４１が残る。ＣｏＷＢ膜１２３はここでは主に、Ｃｕ配線層１２２へのＲＩＥダメージの抑制、及びアッシング処理によるＣｕ配線層１２２の酸化防止のために設けられている。このＣｏＷＢ膜１２３には更に、配線間容量の低減、及びＣｕのエレクトロマイグレーション不良の抑制の効果もある。次に、マスク材３０１、第１のバリアメタル層１４１、及びＣｏＷＢ膜１２３のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００４２】
次に、図３Ｅのように、マスク材３０１のＲＩＥ処理を行い、更に、アッシング処理を行う。こうして、マスク材３０１が除去され、第１のバリアメタル１４１の上面（ＴｉＮ層ＢＭ２の上面）が露出する。
【００４３】
次に、図３Ｆのように、ＣＶＤにより、基板１１１の上方に第２の層間絶縁膜１５１を堆積する。これにより、第１の層間絶縁膜１３１及び第１のバリアメタル１４１上に第２の層間絶縁膜１５１が形成される。第２の層間絶縁膜１５１はここでは、ＴＥＯＳ膜である。第２の層間絶縁膜１５１は、第１のバリアメタル層１４１の形成後に、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。次に、エッチングにより、第２の層間絶縁膜１５１を平坦化する。
【００４４】
次に、第２の層間絶縁膜１５１上に反射防止膜４０１を堆積する。次に、リソグラフィにより、反射防止膜４０１上にレジストパターンを形成する。該リソグラフィでは、ビアホールパターンのマスクが使用される。次に、図３Ｇのように、反射防止膜４０１のエッチングを行う。
【００４５】
次に、図３Ｈのように、ＲＩＥ及びアッシングにより、第２の層間絶縁膜１５１を除去する。これにより、第１のバリアメタル層１４１（ＴｉＮ層ＢＭ２）の上面が露出するようなビアホールＨが形成される。該ビアホールＨは、Ｃｕ配線層１２２上の第２の層間絶縁膜１５１内に形成され、該ビアホールＨの側壁は、第２の層間絶縁膜１５１により構成される。次に、第２の層間絶縁膜１５１のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００４６】
次に、図３Ｉのように、スパッタ法により、第２の層間絶縁膜１５１上にＴｉ層ＢＭ３を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成後に、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）及びビアホールＨの側壁上に、第２のバリアメタル層１４２（Ｔｉ層ＢＭ３）が形成される。Ｔｉ層ＢＭ３には第１に、ビアホールＨの表面とＡｌとの間の濡れ性を向上させる作用がある。Ｔｉ層ＢＭ３により、ビアホールＨの表面とＡｌとの間の界面エネルギーが低下し、Ａｌの凝集が抑制される。Ｔｉ層ＢＭ３には第２に、Ａｌ導電層１４３の白濁を抑制する作用がある。これは、Ｔｉ層ＢＭ３の作用によって、Ａｌ導電層１４３の上面が（１１１）面になることに起因する。なお、Ｔｉ層に代わり例えばＴａ層を採用した場合には、ビアホールＨの表面とＡｌとの間の濡れ性が悪くなると共に、Ａｌ導電層１４３に白濁が生じてしまう。次に、加熱スパッタ法により、第２のバリアメタル層１４２上にＡｌ導電層１４３を堆積する。こうして、ビアホールＨ内にＡｌ導電層１４３が形成される。該加熱スパッタは例えば、摂氏４００度程度の温度にて行われる。
【００４７】
次に、図３Ｊのように、リソグラフィ及びＲＩＥにより、Ａｌ導電層１４３及び第２のバリアメタル層１４２のパターニングを行う。こうして、ビアホールＨ内に埋め込まれたビアプラグ２０２が形成されると共に、該ビアプラグ２０２と一体化された第２の配線層２０３が形成される。
【００４８】
第１実施例と第２実施例とを比較する。
【００４９】
第１実施例では、図２Ｅにて、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）にマスク材３０１が存在する状態で、第２層間絶縁膜１５１が形成される。第１実施例では更に、第２の層間絶縁膜１５１の形成後に、図２Ｆにて、マスク材３０１が除去される。こうして、ビアホールＨが形成される。
【００５０】
第２実施例では、図３Ｆにて、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）が露出した状態で、第２の層間絶縁膜１５１が形成される。第２実施例では更に、第２の層間絶縁膜１５１の形成後に、図３Ｈにて、第２の層間絶縁膜１５１にビアホールＨが開口される。こうして、ビアホールＨが形成される。
【００５１】
なお、図１の半導体装置１０１は、図２の製造方法で製造しても図３の製造方法で製造しても構わない。ただし、製造工程数は通常、図２の製造方法の方が図３の製造方法よりも少なくて済む。
【図面の簡単な説明】
【００５２】
【図１】第１実施例の半導体装置の側方断面図である。
【図２Ａ】第１実施例の半導体装置の製造工程図（１／８）である。
【図２Ｂ】第１実施例の半導体装置の製造工程図（２／８）である。
【図２Ｃ】第１実施例の半導体装置の製造工程図（３／８）である。
【図２Ｄ】第１実施例の半導体装置の製造工程図（４／８）である。
【図２Ｅ】第１実施例の半導体装置の製造工程図（５／８）である。
【図２Ｆ】第１実施例の半導体装置の製造工程図（６／８）である。
【図２Ｇ】第１実施例の半導体装置の製造工程図（７／８）である。
【図２Ｈ】第１実施例の半導体装置の製造工程図（８／８）である。
【図３Ａ】第２実施例の半導体装置の製造工程図（１／１０）である。
【図３Ｂ】第２実施例の半導体装置の製造工程図（２／１０）である。
【図３Ｃ】第２実施例の半導体装置の製造工程図（３／１０）である。
【図３Ｄ】第２実施例の半導体装置の製造工程図（４／１０）である。
【図３Ｅ】第２実施例の半導体装置の製造工程図（５／１０）である。
【図３Ｆ】第２実施例の半導体装置の製造工程図（６／１０）である。
【図３Ｇ】第２実施例の半導体装置の製造工程図（７／１０）である。
【図３Ｈ】第２実施例の半導体装置の製造工程図（８／１０）である。
【図３Ｉ】第２実施例の半導体装置の製造工程図（９／１０）である。
【図３Ｊ】第２実施例の半導体装置の製造工程図（１０／１０）である。
【図４】第１実施例の第１変形例の半導体装置の側方断面図である。
【図５】第１実施例の第２変形例の半導体装置の側方断面図である。
【図６】第１実施例の第３変形例の半導体装置の側方断面図である。
【符号の説明】
【００５３】
１０１ 半導体装置
１１１ 基板
１２１ バリアメタル層
１２２ Ｃｕ配線層
１２３ 保護膜
１３１ 第１の層間絶縁膜
１４１ 第１のバリアメタル層
１４２ 第２のバリアメタル層
１４３ Ａｌ導電層
１５１ 第２の層間絶縁膜
２０１ 第１の配線層
２０２ ビアプラグ
２０３ 第２の配線層
３０１ マスク材
４０１ 反射防止膜
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の多層配線は、高集積化及び低抵抗化が強く求められている。従来、半導体装置の配線層としては、Ａｌ（アルミニウム）配線層が採用される事が多かった。しかし近年、配線加工に関するマージンの向上及び配線の更なる低抵抗化のため、半導体装置の配線層として、Ｃｕ（銅）配線層が採用される事が多くなった。
【０００３】
この場合、コスト削減の観点から、Ｃｕ配線層とＡｌビアプラグ層との組合せが有効であると考えられる。しかし、Ｃｕ配線層とＡｌビアプラグ層との組合せには、次のような問題がある。
【０００４】
第１に、スパッタ法で形成され、Ｃｕ配線層とＡｌビアプラグ層との間に介在するバリアメタル層のバリア崩れ（バリアメタル層が形成されないこと）が問題となる。このバリア崩れは、ビアホールの底面と側面とのエッジ付近で起こりやすく、特にウエーハの周辺部において起こりやすい。ビアホールのエッジ付近は一般に、バリアメタル層のカバレッジが悪いからである。Ｃｕ配線層とＡｌビアプラグ層とを採用する場合にバリア崩れが起こると、Ｃｕ配線層のＣｕがＡｌビアプラグ層に拡散してしまう。このような拡散が生じると、Ｃｕ配線層にボイドが生じ、Ｃｕ配線層とＡｌビアプラグ層との間に接続不良が生じてしまう。
【０００５】
第２に、Ａｌビアプラグ層の埋め込み不良（充填不良）が問題となる。Ａｌビアプラグ層の埋め込み不良は、ビアホールのアスペクト比が大きくなると起こりやすくなる。
【０００６】
バリア崩れの抑制と埋め込み不良の抑制は、両立が難しい。バリア崩れを抑制するためには、バリアメタル層を厚くすればよい。しかし、バリアメタル層を厚くすると、ビアプラグの開口部においてバリアメタル層のオーバーハングが大きくなり、Ａｌビアプラグ層の埋め込み不良が起こりやすくなる。だからといって、バリアメタル層を薄くすると、ビアホールのエッジ付近のカバレッジが悪くなり、バリア崩れが起こりやすくなる。バリア崩れの抑制と埋め込み不良の抑制は、ビアホールのアスペクト比が２以上になると、両立が大変困難になる。例えば、ビア高さが３００ｎｍの場合には、ビア径が１５０ｎｍ以下になると、バリア崩れの抑制と埋め込み不良の抑制との両立が大変困難になる。
【０００７】
特許文献１には、Ｃｕ配線層とＣｕビアプラグ層との間に、ＣｏＷＰキャップメタル層とキャップメタル窒化層とＴａを含有するバリアメタル層とが介在する半導体装置が開示されている。特許文献２には、Ｃｕ配線層とＡｌビアプラグ層との間に、Ｔｉを含有するバリアメタル層が介在する半導体装置が開示されている。
【特許文献１】特開２００６−２５３６６６号公報
【特許文献２】特開２００７−４２６６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、Ｃｕを含有する配線層及びＡｌを含有するビアプラグ層を備える半導体装置に関し、配線層及びビアプラグ層の信頼性を向上させることを課題とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態は例えば、Ｃｕ（銅）を含有する配線層と、前記配線層上に形成された層間絶縁膜と、前記配線層上の前記層間絶縁膜内に形成されたビアホールと、前記ビアホール内における前記配線層上に形成された第１のバリア層と、前記第１のバリア層上及び前記ビアホールの側壁に形成された第２のバリア層と、前記第２のバリア層上に形成され、Ａｌ（アルミニウム）を含有する導電層と、を備えることを特徴とする半導体装置である。
【００１０】
本発明の実施形態は例えば、Ｃｕ（銅）を含有する配線層を形成し、前記配線層上に第１のバリア層を形成し、前記第１のバリア層の形成後に前記配線層上に層間絶縁膜を形成し、前記配線層上の前記層間絶縁膜内に、前記第１のバリア層の上面が露出するようなビアホールを形成し、前記第１のバリア層上及び前記ビアホールの側壁に第２のバリア層を形成し、前記第２のバリア層上に、Ａｌ（アルミニウム）を含有する導電層を形成する、ことを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１１】
本発明は、Ｃｕを含有する配線層及びＡｌを含有するビアプラグ層を備える半導体装置に関し、配線層及びビアプラグ層の信頼性を向上させることを可能にする。
【発明を実施するための最良の形態】
【００１２】
（第１実施例）
図１は、第１実施例の半導体装置１０１の側方断面図である。該半導体装置１０１は、基板１１１と、バリアメタル層１２１と、Ｃｕ配線層１２２と、保護膜１２３と、第１の層間絶縁膜１３１と、第１のバリアメタル層１４１と、第２のバリアメタル層１４２と、Ａｌ導電層１４３と、第２の層間絶縁膜１５１とを具備する。Ｃｕ配線層１２２は、Ｃｕ配線層である第１の配線層２０１を構成している。第１のバリアメタル層１４１と第２のバリアメタル層１４２とＡｌ導電層（Ａｌビアプラグ層）１４３は、ビアプラグ２０２を構成している。Ａｌ導電層１４３はさらに、Ａｌ配線層である第２の配線層２０３を構成している。第１の配線層２０１と第２の配線層２０３は、ビアプラグ２０２により電気的に接続されている。第１の配線層２０１はビアプラグ２０２の下部配線層に相当し、第２の配線層２０３はビアプラグ２０２の上部配線層に相当する。
【００１３】
基板１１１はここでは、Ｓｉ（シリコン）基板である。基板１１１は、半導体基板でもＳＯＩ（Silicon On Insulator）基板でもよい。基板１１１上には例えば、トランジスタやキャパシタ等の半導体素子が形成されている。
【００１４】
バリアメタル層１２１は、基板１１１の上方に形成されている。バリアメタル層１２１はここでは、Ｔａ（タンタル）原子を含有するＴａ層である。該Ｔａ層には、Ｃｕ配線層１２２内のＣｕ原子の拡散を防止する作用がある。バリアメタル層１２１は例えば、Ｔｉ（チタン）原子を含有するＴｉ層でもよい。バリアメタル層１２１は例えば、Ｔａ原子及びＴｉ原子を含有する合金膜でもよい。バリアメタル層１２１は、１つの層を含む単層膜でも２つ以上の層を含む積層膜でもよい。
【００１５】
Ｃｕ配線層１２２は、シード層を介してバリアメタル層１２１上に形成されている。Ｃｕ配線層１２２はここでは、Ｃｕ（銅）原子を含有するＣｕ層であり、電解めっき法で形成される。Ｃｕ配線層１２２はここでは、ダマシン配線層である。Ｃｕ配線層１２２は、シングルダマシン配線層でもデュアルダマシン配線層でもよい。
【００１６】
保護膜１２３は、少なくともＣｕ配線層１２２上に形成されている。保護膜１２３は、Ｃｕ配線層１２２を保護する膜であり、少なくともＣｕ配線層１２２の上面を覆っている。保護膜１２３はここでは、Ｃｕ配線層１２２内のＣｕ原子の酸化を抑制する作用のあるＣｏＷＢ（Cobalt Tungsten Boron）膜である。ＣｏＷＢ膜は、Ｃｕ配線層１２２上に選択的に成膜する事ができ、且つ、Ｃｕ配線層１２２の酸化ダメージを抑制する事ができる。保護膜１２３は例えば、Ｃｏ膜、ＣｏＷ膜、ＣｏＰ膜、ＣｏＷＰ膜、ＣｏＳｎＰ膜、ＣｏＭｏＰ膜でもよい（Ｃｏ：コバルト、Ｗ：タングステン、Ｐ：リン、Ｓｎ：スズ、Ｍｏ：モリブテン）。保護膜１２３は、１つの膜を含む単層膜でも２つ以上の膜を含む積層膜でもよい。
【００１７】
第１の層間絶縁膜１３１は、基板１１１の上方に形成されており、第１の配線層２０１を支持する土台となっている。第１の層間絶縁膜１３１はここでは、ＴＥＯＳ膜である。第１の層間絶縁膜１３１は例えば、ＳｉＯ２（二酸化シリコン）膜や低誘電率膜（Ｌｏｗ−Ｋ膜）でもよい。当該低誘電率膜は、無機膜でも有機膜でもよい。
【００１８】
第１のバリアメタル層１４１は、ビアプラグ２０２用のビアホールＨの形成前に保護膜１２３上に形成される。従って、第１のバリアメタル層１４１は、保護膜１２３の上面とＡｌ導電層１４３の下面との間には介在しているが、ビアホールＨの側面とＡｌ導電層１４３の側面との間には介在していない。第１のバリアメタル層１４１はここでは、２つの層を含む積層膜であり、Ｔｉ（チタン）原子を含有するＴｉ層ＢＭ１と、Ｔｉ（チタン）原子及びＮ（窒素）原子を含有するＴｉＮ層ＢＭ２とを含んでいる。ＴｉＮ層ＢＭ２には、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散を防止する作用がある。Ｔｉ層ＢＭ１とＴｉＮ層ＢＭ２との間に、Ｔｉ（チタン）原子及びＯ（酸素）原子を含有するＴｉＯ層を設けてもよい。該ＴｉＯ層により、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散を防止する効果がさらに高まる。第１のバリアメタル層１４１は、１つの層を含む単層膜でも２つ以上の層を含む積層膜でもよい。
【００１９】
第２のバリアメタル層１４２は、ビアプラグ２０２用のビアホールＨの形成後に第１のバリアメタル層１４１上に形成される。従って、第２のバリアメタル層１４１は、保護膜１２３の上面とＡｌ導電層１４３の下面との間と、ビアホールＨの側面とＡｌ導電層１４３の側面との間とに介在している。第２のバリアメタル層１４２はここでは、１つの層を含む単層膜であり、Ｔｉ（チタン）原子を含有するＴｉ層ＢＭ３を含んでいる。Ｔｉ層ＢＭ３には、Ａｌの濡れ性を向上させる作用がある。第２のバリアメタル層１４２は、１つの層を含む単層膜でも２つ以上の層を含む積層膜でもよい。
【００２０】
Ａｌ導電層１４３は、ビアプラグ２０２の本体となる層であり、ビアプラグ２０２用のビアホールＨの形成後に第２のバリアメタル層１４２上に形成される。Ａｌ導電層１４３はここでは、Ａｌ（アルミニウム）原子を含有するＡｌ層である。Ａｌ導電層１４３は、Ａｌ原子のみを含有していてもよいし、Ａｌ原子及びその他の原子（例えばＣｕ原子）を含有していてもよい。Ａｌ導電層１４３はここでは、Ａｌビアプラグ層とＡｌ配線層とを兼ねている。
【００２１】
第２の層間絶縁膜１５１は、第１の層間絶縁膜１３１上に形成されており、第２の配線層２０３を支持する土台となっている。第２の層間絶縁膜１５１はここでは、ＴＥＯＳ膜である。第２の層間絶縁膜１５１は例えば、ＳｉＯ２（二酸化シリコン）膜や低誘電率膜（Ｌｏｗ−Ｋ膜）でもよい。当該低誘電率膜は、無機膜でも有機膜でもよい。図１のように、第２の層間絶縁膜１５１及び第１のバリアメタル層１４１はここでは、保護膜１２３を介してＣｕ配線層１２２上に形成されている。保護膜１２３はここでは、第２の層間絶縁膜１５１及び第１のバリアメタル層１４１とＣｕ配線層１２２との間に介在している。ビアホールＨは、Ｃｕ配線層１２２上の第２の層間絶縁膜１５１内に形成されている。第１のバリアメタル層１４１は、ビアホールＨ内におけるＣｕ配線層１２２上に形成されている。
【００２２】
図２Ａ乃至Ｈは、図１の半導体装置１０１の製造工程図である。
【００２３】
先ず、図２Ａのように、ＣＶＤにより、基板１１１の上方に第１の層間絶縁膜１３１を堆積する。基板１１１はここでは、シリコン基板である。第１の層間絶縁膜１３１はここでは、ＴＥＯＳ膜である。基板１１１上には、トランジスタやキャパシタ等の半導体素子が形成されているとする。次に、リソグラフィ及びエッチングにより、基板１１１の表面に配線溝Ｔを形成する。
【００２４】
次に、図２Ｂのように、スパッタ法により、第１の層間絶縁膜１３１上にＴａ層１２１を堆積する。これにより、配線溝Ｔの底面及び側面にＴａ層（バリアメタル層）１２１が形成される。次に、スパッタ法により、Ｔａ層１２１上にＣｕシード層を堆積し、めっき法等により、Ｃｕシード層上にＣｕ層を堆積する。これにより、配線溝Ｔ内にＣｕ配線層１２２が形成される。次に、ＣＭＰにより、Ｃｕ配線層１２２を平坦化する。こうして、配線溝Ｔ内に埋め込まれた第１の配線層２０１が形成される。次に、めっき法又は選択ＣＶＤにより、Ｃｕ配線層１２２上にＣｏＷＢ膜１２３を選択的に堆積する。これにより、少なくともＣｕ配線層１２２の上面にＣｏＷＢ膜（保護膜）１２３が形成される。次に、スパッタ法により、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１上にＴｉ層ＢＭ１を堆積し、スパッタ法により、Ｔｉ層ＢＭ１上にＴｉＮ層ＢＭ２を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成前に、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１の上面に、第１のバリアメタル層１４１（Ｔｉ層ＢＭ１及びＴｉＮ層ＢＭ２）が形成される。第１のバリアメタル層１４１は、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。
【００２５】
次に、塗布法によって、第１のバリアメタル層１４１上にマスク材３０１を堆積する。マスク材３０１は、第１のバリアメタル層１４１及び第１の層間絶縁膜１３１を選択的に剥離できるようなマスク材とし、ここではＳｉＬＫ（登録商標）等の有機ポリフェニレンとする。マスク材３０１は、ＳｉＮ（窒化シリコン）膜でもよい。次に、摂氏１００乃至４００度にて基板１１１の熱処理を行う。次に、リソグラフィにより、マスク材３０１上にレジストパターンを形成する。該リソグラフィでは、ビアホールパターンの反転マスクが使用される。次に、図２Ｃのように、ＲＩＥ法により、マスク材３０１のエッチングを行う。該エッチングでは例えば、Ｏ２及びＣＨ４ガス又はＮ２及びＨ２ガスが使用される。
【００２６】
次に、図２Ｄのように、第１のバリアメタル層１４１のエッチングを行い、更に、アッシング処理を行う。該エッチングは、第１のバリアメタル１４１とＣｏＷＢ膜１２３とのエッチング選択比を十分に取りながら行われる。該アッシング処理は、Ｏ２雰囲気中で、摂氏２００乃至４００度の温度にて行われる。こうして、第１のバリアメタル層１４１が除去され、ビアホールＨの形成予定領域に第１のバリアメタル層１４１が残る。ＣｏＷＢ膜１２３はここでは主に、Ｃｕ配線層１２２へのＲＩＥダメージの抑制、及びアッシング処理によるＣｕ配線層１２２の酸化防止のために設けられている。このＣｏＷＢ膜１２３には更に、配線間容量の低減、及びＣｕのエレクトロマイグレーション不良の抑制の効果もある。次に、マスク材３０１、第１のバリアメタル層１４１、及びＣｏＷＢ膜１２３のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００２７】
次に、図２Ｅのように、ＣＶＤにより、基板１１１の上方に第２の層間絶縁膜１５１を堆積する。これにより、第１の層間絶縁膜１３１及びマスク材３０１上に第２の層間絶縁膜１５１が形成される。第２の層間絶縁膜１５１はここでは、ＴＥＯＳ膜である。第２の層間絶縁膜１５１は、第１のバリアメタル層１４１の形成後に、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。次に、エッチングにより、第２の層間絶縁膜１５１を平坦化する。第２の層間絶縁膜１５１は、マスク材３０１の上面が露出するまで平坦化される。
【００２８】
次に、図２Ｆのように、アッシングにより、マスク材３０１を除去する。これにより、第１のバリアメタル層１４１（ＴｉＮ層ＢＭ２）の上面が露出するようなビアホールＨが形成される。該アッシングは、０．１乃至５００Ｐａの圧力下で、摂氏２００乃至４００度の温度にて行われる。該ビアホールＨは、Ｃｕ配線層１２２上の第２の層間絶縁膜１５１内に形成され、該ビアホールＨの側壁は、第２の層間絶縁膜１５１により構成される。次に、マスク材３０１及び第２の層間絶縁膜１５１のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００２９】
次に、図２Ｇのように、スパッタ法により、第２の層間絶縁膜１５１上にＴｉ層ＢＭ３を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成後に、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）及びビアホールＨの側壁上に、第２のバリアメタル層１４２（Ｔｉ層ＢＭ３）が形成される。Ｔｉ層ＢＭ３には第１に、ビアホールＨの表面とＡｌとの間の濡れ性を向上させる作用がある。Ｔｉ層ＢＭ３により、ビアホールＨの表面とＡｌとの間の界面エネルギーが低下し、Ａｌの凝集が抑制される。Ｔｉ層ＢＭ３には第２に、Ａｌ導電層１４３の白濁を抑制する作用がある。これは、Ｔｉ層ＢＭ３の作用によって、Ａｌ導電層１４３の上面が（１１１）面になることに起因する。なお、Ｔｉ層に代わり例えばＴａ層を採用した場合には、ビアホールＨの表面とＡｌとの間の濡れ性が悪くなると共に、Ａｌ導電層１４３に白濁が生じてしまう。次に、加熱スパッタ法により、第２のバリアメタル層１４２上にＡｌ導電層１４３を堆積する。こうして、ビアホールＨ内にＡｌ導電層１４３が形成される。該加熱スパッタは例えば、摂氏４００度程度の温度にて行われる。
【００３０】
次に、図２Ｈのように、リソグラフィ及びＲＩＥにより、Ａｌ導電層１４３及び第２のバリアメタル層１４２のパターニングを行う。こうして、ビアホールＨ内に埋め込まれたビアプラグ２０２が形成されると共に、該ビアプラグ２０２と一体化された第２の配線層２０３が形成される。
【００３１】
こうして、図１の半導体装置１０１が製造される。本実施例において、保護膜１２３の上面とＡｌ導電層１４３の下面との間には、第１のバリアメタル層１４１と第２のバリアメタル層１４２とが介在している。一方、本実施例において、ビアホールＨの側面とＡｌ導電層１４３の側面との間には、第２のバリアメタル層１４２は介在しているが、第１のバリアメタル層１４１は介在していない。そのため、本実施例では、ビアプラグ２０２の底面のバリアメタル層（１４１，１４２）を相対的に厚くし、ビアプラグ２０２の側面のバリアメタル層（１４１）を相対的に薄くする事ができる。これにより、本実施例では、バリアメタル層のバリア崩れの抑制とビアプラグ層の埋め込み不良の抑制とを比較的容易に両立する事ができる。これにより、Ｃｌ配線層１２２及びＡｌ導電層１４３の信頼性を向上させる事ができる。
【００３２】
本実施例では、Ｃｕ配線層１２２の上面にＣｏＷＢ膜１２３が形成されている。これにより、Ｃｕ配線層１２２内のＣｕ原子の酸化が抑制され、Ｃｕ配線層１２２の信頼性が更に向上する。なお、本実施例では、図４のように、Ｃｕ配線層１２２の上面にＣｏＷＢ膜１２３を形成しなくてもよい。この場合、図２Ｂにおいて、ＣｏＷＢ膜１２３を堆積する工程は不要である。また、図２Ｂにおいて、第１のバリアメタル層１４１（Ｔｉ層ＢＭ１）はＣｕ配線層１２２及び第１の層間絶縁膜１４１上に堆積される。第１及び第２のバリアメタル層１４１及び１４２は、Ｃｕ配線層１２２の上面とＡｌ導電層１４３の下面との間に介在する。第２の層間絶縁膜１５１及び第１のバリアメタル層１４１は、直接Ｃｕ配線層１２２上に形成される。なお、図４の場合には、Ｃｕ原子が第２の層間絶縁膜１５１中に拡散するのを防止すべく、Ｃｕ配線層１２２の上面をシリサイド化する事が望ましい。
【００３３】
本実施例では、第２のバリアメタル層１４２がＴｉ層を含んでいる。これにより、ビアホールの表面とＡｌとの間の濡れ性が向上されている。本実施例では更に、第１のバリアメタル層１４１がＴｉＮ層を含んでいる。これにより、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散が抑制されている。本実施例では、第１のバリアメタル層１４１の膜厚が、ウエーハ面内で均一になる。なお、本実施例では、図５のように、第１のバリアメタル層１４１のＴｉ層ＢＭ１とＴｉＮ層ＢＭ２との間にＴｉＯ層ＢＭＸを形成してもよい。これにより、Ｃｕ配線層１２２内のＣｕ原子及びＡｌ導電層１４３内のＡｌ原子の拡散が更に抑制される。この場合、図２Ｂにおいて、Ｔｉ層ＢＭ１の堆積後に、大気開放又は強制酸化により、Ｔｉ層ＢＭ１上にＴｉＯ層ＢＭＸを堆積する。続いて、図２Ｂにおいて、ＴｉＯ層ＢＭＸ上にＴｉＮ層ＢＭ２を堆積する。
【００３４】
本実施例では、Ａｌ導電層１４３は、ビアプラグ２０２を構成していると共に、第２の配線層２０３を構成している。これにより、第２の配線層２０３の形成材料をビアプラグ２０２の形成材料と別に堆積する必要がなくなり、半導体装置１０１の製造コストが削減される。なお、本実施例では、図６のように、ビアプラグ２０２と別に第２の配線層２０３を形成してもよい。この場合、図２Ｈでは第２の配線層２０３は形成せずに、図２Ｈの後に第２の配線層２０３を形成する。
【００３５】
以下、第２実施例の半導体装置１０１及びその製造方法について説明する。第２実施例は第１実施例の変形例であり、第２実施例については第１実施例との相違点を中心に説明する。
【００３６】
（第２実施例）
第２実施例の半導体装置１０１の側方断面図を、図１に示す。第２実施例の半導体装置１０１は、基板１１１と、バリアメタル層１２１と、Ｃｕ配線層１２２と、保護膜１２３と、第１の層間絶縁膜１３１と、第１のバリアメタル層１４１と、第２のバリアメタル層１４２と、Ａｌ導電層１４３と、第２の層間絶縁膜１５１とを具備する。Ｃｕ配線層１２２は、Ｃｕ配線層である第１の配線層２０１を構成している。第１のバリアメタル層１４１と第２のバリアメタル層１４２とＡｌ導電層（Ａｌビアプラグ層）１４３は、ビアプラグ２０２を構成している。Ａｌ導電層１４３はさらに、Ａｌ配線層である第２の配線層２０３を構成している。第１の配線層２０１と第２の配線層２０３は、ビアプラグ２０２により電気的に接続されている。第１の配線層２０１はビアプラグ２０２の下部配線層に相当し、第２の配線層２０３はビアプラグ２０２の上部配線層に相当する。
【００３７】
図３Ａ乃至Ｊは、図１に示す第２実施例の半導体装置１０１の製造工程図である。
【００３８】
先ず、図３Ａのように、ＣＶＤにより、基板１１１の上方に第１の層間絶縁膜１３１を堆積する。基板１１１はここでは、シリコン基板である。第１の層間絶縁膜１３１はここでは、ＴＥＯＳ膜である。基板１１１上には、トランジスタやキャパシタ等の半導体素子が形成されているとする。次に、リソグラフィ及びエッチングにより、基板１１１の表面に配線溝Ｔを形成する。
【００３９】
次に、図３Ｂのように、スパッタ法により、第１の層間絶縁膜１３１上にＴａ層１２１を堆積する。これにより、配線溝Ｔの底面及び側面にＴａ層（バリアメタル層）１２１が形成される。次に、スパッタ法により、Ｔａ層１２１上にＣｕシード層を堆積し、めっき法等により、Ｃｕシード層上にＣｕ層を堆積する。これにより、配線溝Ｔ内にＣｕ配線層１２２が形成される。次に、ＣＭＰにより、Ｃｕ配線層１２２を平坦化する。こうして、配線溝Ｔ内に埋め込まれた第１の配線層２０１が形成される。次に、めっき法又は選択ＣＶＤにより、Ｃｕ配線層１２２上にＣｏＷＢ膜１２３を選択的に堆積する。これにより、少なくともＣｕ配線層１２２の上面にＣｏＷＢ膜（保護膜）１２３が形成される。次に、スパッタ法により、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１上にＴｉ層ＢＭ１を堆積し、スパッタ法により、Ｔｉ層ＢＭ１上にＴｉＮ層ＢＭ２を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成前に、ＣｏＷＢ膜１２３及び第１の層間絶縁膜１３１の上面に、第１のバリアメタル層１４１（Ｔｉ層ＢＭ１及びＴｉＮ層ＢＭ２）が形成される。第１のバリアメタル層１４１は、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。
【００４０】
次に、塗布法によって、第１のバリアメタル層１４１上にマスク材３０１を堆積する。マスク材３０１は、第１のバリアメタル層１４１及び第１の層間絶縁膜１３１を選択的に剥離できるようなマスク材とし、ここではＳｉＮ（窒化シリコン）膜とする。マスク材３０１は、ＳｉＬＫ（登録商標）等の有機ポリフェニレンでもよい。次に、摂氏１００乃至４００度にて基板１１１の熱処理を行う。次に、リソグラフィにより、マスク材３０１上にレジストパターンを形成する。該リソグラフィでは、ビアホールパターンの反転マスクが使用される。次に、図３Ｃのように、ＲＩＥ法により、マスク材３０１のエッチングを行う。
【００４１】
次に、図３Ｄのように、第１のバリアメタル層１４１のエッチングを行い、更に、アッシング処理を行う。該エッチングは、第１のバリアメタル１４１とＣｏＷＢ膜１２３とのエッチング選択比を十分に取りながら行われる。該アッシング処理は、Ｏ２雰囲気中で、摂氏２００乃至４００度の温度にて行われる。こうして、第１のバリアメタル層１４１が除去され、ビアホールＨの形成予定領域に第１のバリアメタル層１４１が残る。ＣｏＷＢ膜１２３はここでは主に、Ｃｕ配線層１２２へのＲＩＥダメージの抑制、及びアッシング処理によるＣｕ配線層１２２の酸化防止のために設けられている。このＣｏＷＢ膜１２３には更に、配線間容量の低減、及びＣｕのエレクトロマイグレーション不良の抑制の効果もある。次に、マスク材３０１、第１のバリアメタル層１４１、及びＣｏＷＢ膜１２３のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００４２】
次に、図３Ｅのように、マスク材３０１のＲＩＥ処理を行い、更に、アッシング処理を行う。こうして、マスク材３０１が除去され、第１のバリアメタル１４１の上面（ＴｉＮ層ＢＭ２の上面）が露出する。
【００４３】
次に、図３Ｆのように、ＣＶＤにより、基板１１１の上方に第２の層間絶縁膜１５１を堆積する。これにより、第１の層間絶縁膜１３１及び第１のバリアメタル１４１上に第２の層間絶縁膜１５１が形成される。第２の層間絶縁膜１５１はここでは、ＴＥＯＳ膜である。第２の層間絶縁膜１５１は、第１のバリアメタル層１４１の形成後に、ＣｏＷＢ膜１２３を介してＣｕ配線層１２２上に形成される。次に、エッチングにより、第２の層間絶縁膜１５１を平坦化する。
【００４４】
次に、第２の層間絶縁膜１５１上に反射防止膜４０１を堆積する。次に、リソグラフィにより、反射防止膜４０１上にレジストパターンを形成する。該リソグラフィでは、ビアホールパターンのマスクが使用される。次に、図３Ｇのように、反射防止膜４０１のエッチングを行う。
【００４５】
次に、図３Ｈのように、ＲＩＥ及びアッシングにより、第２の層間絶縁膜１５１を除去する。これにより、第１のバリアメタル層１４１（ＴｉＮ層ＢＭ２）の上面が露出するようなビアホールＨが形成される。該ビアホールＨは、Ｃｕ配線層１２２上の第２の層間絶縁膜１５１内に形成され、該ビアホールＨの側壁は、第２の層間絶縁膜１５１により構成される。次に、第２の層間絶縁膜１５１のエッチング反応性生成物（残渣）を、無機系又は有機系の薬液で除去する。
【００４６】
次に、図３Ｉのように、スパッタ法により、第２の層間絶縁膜１５１上にＴｉ層ＢＭ３を堆積する。こうして、ビアプラグ２０２用のビアホールＨの形成後に、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）及びビアホールＨの側壁上に、第２のバリアメタル層１４２（Ｔｉ層ＢＭ３）が形成される。Ｔｉ層ＢＭ３には第１に、ビアホールＨの表面とＡｌとの間の濡れ性を向上させる作用がある。Ｔｉ層ＢＭ３により、ビアホールＨの表面とＡｌとの間の界面エネルギーが低下し、Ａｌの凝集が抑制される。Ｔｉ層ＢＭ３には第２に、Ａｌ導電層１４３の白濁を抑制する作用がある。これは、Ｔｉ層ＢＭ３の作用によって、Ａｌ導電層１４３の上面が（１１１）面になることに起因する。なお、Ｔｉ層に代わり例えばＴａ層を採用した場合には、ビアホールＨの表面とＡｌとの間の濡れ性が悪くなると共に、Ａｌ導電層１４３に白濁が生じてしまう。次に、加熱スパッタ法により、第２のバリアメタル層１４２上にＡｌ導電層１４３を堆積する。こうして、ビアホールＨ内にＡｌ導電層１４３が形成される。該加熱スパッタは例えば、摂氏４００度程度の温度にて行われる。
【００４７】
次に、図３Ｊのように、リソグラフィ及びＲＩＥにより、Ａｌ導電層１４３及び第２のバリアメタル層１４２のパターニングを行う。こうして、ビアホールＨ内に埋め込まれたビアプラグ２０２が形成されると共に、該ビアプラグ２０２と一体化された第２の配線層２０３が形成される。
【００４８】
第１実施例と第２実施例とを比較する。
【００４９】
第１実施例では、図２Ｅにて、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）にマスク材３０１が存在する状態で、第２層間絶縁膜１５１が形成される。第１実施例では更に、第２の層間絶縁膜１５１の形成後に、図２Ｆにて、マスク材３０１が除去される。こうして、ビアホールＨが形成される。
【００５０】
第２実施例では、図３Ｆにて、第１のバリアメタル層１４１の上面（ＴｉＮ層ＢＭ２の上面）が露出した状態で、第２の層間絶縁膜１５１が形成される。第２実施例では更に、第２の層間絶縁膜１５１の形成後に、図３Ｈにて、第２の層間絶縁膜１５１にビアホールＨが開口される。こうして、ビアホールＨが形成される。
【００５１】
なお、図１の半導体装置１０１は、図２の製造方法で製造しても図３の製造方法で製造しても構わない。ただし、製造工程数は通常、図２の製造方法の方が図３の製造方法よりも少なくて済む。
【図面の簡単な説明】
【００５２】
【図１】第１実施例の半導体装置の側方断面図である。
【図２Ａ】第１実施例の半導体装置の製造工程図（１／８）である。
【図２Ｂ】第１実施例の半導体装置の製造工程図（２／８）である。
【図２Ｃ】第１実施例の半導体装置の製造工程図（３／８）である。
【図２Ｄ】第１実施例の半導体装置の製造工程図（４／８）である。
【図２Ｅ】第１実施例の半導体装置の製造工程図（５／８）である。
【図２Ｆ】第１実施例の半導体装置の製造工程図（６／８）である。
【図２Ｇ】第１実施例の半導体装置の製造工程図（７／８）である。
【図２Ｈ】第１実施例の半導体装置の製造工程図（８／８）である。
【図３Ａ】第２実施例の半導体装置の製造工程図（１／１０）である。
【図３Ｂ】第２実施例の半導体装置の製造工程図（２／１０）である。
【図３Ｃ】第２実施例の半導体装置の製造工程図（３／１０）である。
【図３Ｄ】第２実施例の半導体装置の製造工程図（４／１０）である。
【図３Ｅ】第２実施例の半導体装置の製造工程図（５／１０）である。
【図３Ｆ】第２実施例の半導体装置の製造工程図（６／１０）である。
【図３Ｇ】第２実施例の半導体装置の製造工程図（７／１０）である。
【図３Ｈ】第２実施例の半導体装置の製造工程図（８／１０）である。
【図３Ｉ】第２実施例の半導体装置の製造工程図（９／１０）である。
【図３Ｊ】第２実施例の半導体装置の製造工程図（１０／１０）である。
【図４】第１実施例の第１変形例の半導体装置の側方断面図である。
【図５】第１実施例の第２変形例の半導体装置の側方断面図である。
【図６】第１実施例の第３変形例の半導体装置の側方断面図である。
【符号の説明】
【００５３】
１０１ 半導体装置
１１１ 基板
１２１ バリアメタル層
１２２ Ｃｕ配線層
１２３ 保護膜
１３１ 第１の層間絶縁膜
１４１ 第１のバリアメタル層
１４２ 第２のバリアメタル層
１４３ Ａｌ導電層
１５１ 第２の層間絶縁膜
２０１ 第１の配線層
２０２ ビアプラグ
２０３ 第２の配線層
３０１ マスク材
４０１ 反射防止膜
【特許請求の範囲】
【請求項１】
Ｃｕ（銅）を含有する配線層と、
前記配線層上に形成された層間絶縁膜と、
前記配線層上の前記層間絶縁膜内に形成されたビアホールと、
前記ビアホール内における前記配線層上に形成された第１のバリア層と、
前記第１のバリア層上及び前記ビアホールの側壁に形成された第２のバリア層と、
前記第２のバリア層上に形成され、Ａｌ（アルミニウム）を含有する導電層と、
を備えることを特徴とする半導体装置。
【請求項２】
前記配線層と前記第１のバリア層との間に、少なくとも前記配線層の上面を覆う保護膜を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１及び第２のバリア層の各々は、Ｔｉ（チタン）を含有する層を含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
Ｃｕ（銅）を含有する配線層を形成し、
前記配線層上に第１のバリア層を形成し、
前記第１のバリア層の形成後に前記配線層上に層間絶縁膜を形成し、
前記配線層上の前記層間絶縁膜内に、前記第１のバリア層の上面が露出するようなビアホールを形成し、
前記第１のバリア層上及び前記ビアホールの側壁に第２のバリア層を形成し、
前記第２のバリア層上に、Ａｌ（アルミニウム）を含有する導電層を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記ビアホールは、
前記第１のバリア層の上面にマスク材が存在する状態で前記層間絶縁膜を形成し、
前記層間絶縁膜の形成後に前記マスク材を除去する、
ことで形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ビアホールは、
前記第１のバリア層の上面が露出した状態で前記層間絶縁膜を形成し、
前記層間絶縁膜の形成後に前記層間絶縁膜に前記ビアホールを開口する、
ことで形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項１】
Ｃｕ（銅）を含有する配線層と、
前記配線層上に形成された層間絶縁膜と、
前記配線層上の前記層間絶縁膜内に形成されたビアホールと、
前記ビアホール内における前記配線層上に形成された第１のバリア層と、
前記第１のバリア層上及び前記ビアホールの側壁に形成された第２のバリア層と、
前記第２のバリア層上に形成され、Ａｌ（アルミニウム）を含有する導電層と、
を備えることを特徴とする半導体装置。
【請求項２】
前記配線層と前記第１のバリア層との間に、少なくとも前記配線層の上面を覆う保護膜を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１及び第２のバリア層の各々は、Ｔｉ（チタン）を含有する層を含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
Ｃｕ（銅）を含有する配線層を形成し、
前記配線層上に第１のバリア層を形成し、
前記第１のバリア層の形成後に前記配線層上に層間絶縁膜を形成し、
前記配線層上の前記層間絶縁膜内に、前記第１のバリア層の上面が露出するようなビアホールを形成し、
前記第１のバリア層上及び前記ビアホールの側壁に第２のバリア層を形成し、
前記第２のバリア層上に、Ａｌ（アルミニウム）を含有する導電層を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記ビアホールは、
前記第１のバリア層の上面にマスク材が存在する状態で前記層間絶縁膜を形成し、
前記層間絶縁膜の形成後に前記マスク材を除去する、
ことで形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ビアホールは、
前記第１のバリア層の上面が露出した状態で前記層間絶縁膜を形成し、
前記層間絶縁膜の形成後に前記層間絶縁膜に前記ビアホールを開口する、
ことで形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図３Ｉ】
【図３Ｊ】
【図４】
【図５】
【図６】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図３Ｉ】
【図３Ｊ】
【図４】
【図５】
【図６】
【公開番号】特開２００８−２９４２１１（Ｐ２００８−２９４２１１Ａ）
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願番号】特願２００７−１３７９１０（Ｐ２００７−１３７９１０）
【出願日】平成１９年５月２４日（２００７．５．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願日】平成１９年５月２４日（２００７．５．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]