半導体装置
【課題】バックゲート型のフィンFETを使いながらも十分なSNMを得ることのできるSRAMセルを有する半導体装置を提供する。
【解決手段】複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるSRAMセルを有する半導体装置による。
【解決手段】複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるSRAMセルを有する半導体装置による。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フィンフィールドエフェクトトランジスタで構成されるスタティックランダムアクセスメモリセルを有する半導体装置に関する。
【背景技術】
【0002】
近年、LSI等の半導体装置は、用いられる素子の微細化によって高性能化が達成されてきている。素子の微細化では、半導体装置内の論理回路やスタティックランダムアクセスメモリ(SRAM)などの記憶部に用いられる金属・酸化物・半導体電界効果トランジスタ(MOSFET)において、いわゆるスケーリング則に基づいてゲート長が縮小されたり、ゲート絶縁膜が薄膜化されたりしている。
【0003】
そして、ゲート長LがL < 30 nmであるトランジスタで発生する短チャネル効果によって低下するカットオフ特性を改善するために、ダブルゲート型の完全空乏化シリコンオンインシュレータによる金属酸化物半導体の電界効果トランジスタ(Fully Depleted-SOI MOSFET)であるフィンFET(FinFET)が提案されている(例えば、特許文献1参照。)。 フィンFETは、3次元構造金属絶縁物半導体(MIS)型半導体装置の一種であり、SOI基板のシリコン(Si)層を短冊状に細く切り出した突起状のフィン(Fin)を形成し、このフィンにゲート電極を立体交差させることで、フィンの2面の側面にチャネルを形成することができる。このフィンFETは、フィン全体が完全に空乏化されるので、ゲート電極に一般的なポリシリコンを用いると閾値電圧を高電流駆動力を目指した低い閾値電圧(例えば絶対値で0.2V以下)に設定することが難しかった。
【0004】
このようなフィンFETを用いてスタティックランダムアクセスメモリセル(SRAM Cell)の回路を構成しようとすると、閾値が適正にコントロールできないこと、ならびに、チャネル幅を任意に設定できないことなどの理由で各フィンFETの電流比を適正な値に設定することが難しいという問題があった。その結果として、SRAM セルは、十分なスタティックノイズマージン(Static Noise Margin:SNM)を得ることが難しく(例えば、非特許文献1参照)、動作点が不安定になる場合があり、かつ、ソフトエラー(soft error)などにも弱くなってしまう場合があった。
また、フィンFETで高電流駆動力を目指した低い閾値電圧を得るために、チャネル領域のポテンシャルを制御する試みもなされている(例えば、非特許文献2参照。)。このフィンFETはバックゲート型MOSFETと呼ばれ、チャネル領域のポテンシャルの制御のための配線が新たに必要になるため、バックゲート型のフィンFETを組み込んだレイアウトのSRAMセルは作製されていなかった。
【特許文献1】特開平2−263473号公報
【非特許文献1】イー、ジェイ、ノーク(E.J.Nowak) 外7名著 「ファンクショナル フィンFET−DGCMOS SRAM セル(A Functional FinFET-DGCMOS SRAM Cell)」IEDM Tech. Dig.、IEEE、2002年、p.411-414
【非特許文献2】ワイ、エックス、リュウ(Y.X.Liu) 外7名著 「独立したダブルゲートと長方形断面のフィンチャネルを有するフレキシブル閾値電圧フィンFET(Flexible Threshold Voltage FinFETs with Independent Double Gates and an Ideal Rectangular Cross-Section Si-Fin Channel)」IEDM Tech. Dig.、IEEE、2003年、p.986-989
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、バックゲート型のフィンFETを使いながらも十分なSNMを得ることのできるSRAMセルを有する半導体装置を提供する。
【課題を解決するための手段】
【0006】
本願発明の一態様によれば、複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるスタティックランダムアクセスメモリセルを有することを特徴とする半導体装置が提供される。
【発明の効果】
【0007】
本発明の一態様に係る半導体装置によれば、バックゲート型のフィンFETを使いながらも十分なSNMを得ることのできるSRAMセルを有する半導体装置を提供できる。
【発明を実施するための最良の形態】
【0008】
次に、図面を参照して、本発明の実施の形態について説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、図解のためだけであり、本発明はそれらの図面に限定されるものではない。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
【実施例1】
【0009】
実施例1に係る半導体装置は、図1に示すような、スタティックランダムアクセスメモリ(SRAM)セル(Cell)を有している。SRAMセルは、6個のトランジスタTr.1乃至Tr.6を有している。
【0010】
トランジスタTr.5は、ビットライン(bitline)BLTに繋がり、nチャネルフィールドエフェクトトランジスタ(FET)であり、トランスファトランジスタTransfer Tr.,もしくはパスゲートトランジスタ(Pass gate Tr.)と呼ばれる。また、トランジスタTr.5は、フィン(Fin)FETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。なお、図1にはトランジスタTr.5を含めトランジスタTr.1乃至Tr.6がダブルゲートFETであることを模式的に示すために2つのゲート電極G1とG2を記載している。トランジスタTr.5は、セパレートゲート型のFETであり、ゲート電極G1はワードラインWLに接続し、ゲート電極G2は閾値制御ラインVtCに接続する。トランジスタTr.5のドレインはビットラインBLTに接続し、トランジスタTr.5のソースはノードVout1に接続する。
【0011】
トランジスタTr.6は、ビットライン(bitline)BLCに繋がり、nチャネルFETであり、トランスファトランジスタ(Transfer Tr.)もしくはパスゲートトランジスタ(Pass gate Tr.)と呼ばれる。また、トランジスタTr.6は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.6は、セパレートゲート型のFETであり、ゲート電極G1はワードラインWLに接続し、ゲート電極G2は閾値制御ラインVtCに接続する。トランジスタTr.6のドレインはビットラインBLCに接続し、トランジスタTr.6のソースはノードVout2に接続する。
【0012】
トランジスタTr.3は、nチャネルFETであり、ドライバトランジスタDriver Tr.もしくは、プルダウントランジスタ(pull-down Tr.)と呼ばれる。また、トランジスタTr.3は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.3のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.3の2つのゲート電極G1とG2はノードVin1に接続する。トランジスタTr.3のドレインはノードVout1に接続し、トランジスタTr.3のソースは接地の電源電位Vss1に接続する。
【0013】
トランジスタTr.4は、nチャネルFETであり、ドライバトランジスタDriver Tr.もしくは、プルダウントランジスタ(pull-down Tr.)と呼ばれる。また、トランジスタTr.4は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.4のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.4の2つのゲート電極G1とG2はノードVin2に接続する。トランジスタTr.4のドレインはノードVout2に接続し、トランジスタTr.4のソースは接地の電源電位Vss2に接続する。
【0014】
トランジスタTr.1は、pチャネルFETであり、ロードトランジスタLoad Tr.もしくは、プルアップトランジスタ(pull-up Tr.)と呼ばれる。また、トランジスタTr.1は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.1のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.1の2つのゲート電極G1とG2はノードVin1に接続する。トランジスタTr.1のドレインは電源電位Vddに接続し、トランジスタTr.1のソースはノードVout1に接続する。
【0015】
トランジスタTr.2は、pチャネルFETであり、ロードトランジスタ(Load Tr.)もしくは、プルアップトランジスタ(pull-up Tr.)と呼ばれる。また、トランジスタTr.2は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.2のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.1の2つのゲート電極G1とG2はノードVin2に接続する。トランジスタTr.2のドレインは電源電位Vddに接続し、トランジスタTr.2のソースはノードVout2に接続する。
【0016】
SRAMセルの安定性はトランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比で決まる。この電流駆動力比β比を大きく設定することで、すなわち、ドライバトランジスタDriver Tr.の電流駆動力をトランスファトランジスタTransfer Tr.の電流駆動力よりも大きく取ることで、SRAMセルの安定性の度合いを大きくすることができる。これには、フィンFETではないFETであれば、ドライバトランジスタDriver Tr.のチャネル幅を大きくしたり、閾値電圧Vtを適当にコントロールしたりすることによって行うことができる。
【0017】
ところが図1のような6トランジスタのSRAMセルにおいて、各トランジスタをフィンFETで構成しようとすると、SRAMセルの安定性を高めるのに、以下の点で困難が生じる。
【0018】
(1) ドライバトランジスタDriver Tr.とトランスファトランジスタTransfer Tr.のnチャネルFETの電流駆動力の調整をフィンFETでない従来型のFETようにチャネル幅を調整することによって行うということが困難である。これはフィンFETのチャネル幅はフィン(Fin)と呼ばれるシリコン突起部の高さによって決定され、かつ、このフィンの高さを各トランジスタで変えることは事実上不可能であるためである。もし、一つ一つのトランジスタでフィンの高さを変えようとすると、フィン毎にリソグラフィやリアクティブイオンエッチング(RIE)などのエッチング加工などを別工程で行わなくてはならず、非常に製造の能率が悪いと考えられる。
【0019】
(2) 電流駆動力を調整するためにトランジスタごとにゲート長を調整するという手法は有効と考えられる。ただし、ゲート長の調整だと十分な電流駆動力比β比を取ることが難しくなる。また、SRAMセル内でゲート長の異なるトランジスタが存在することになり、リソグラフィのCD制御(Critical Dimention Control)が難しくなる。また、光などによるリソグラフィの限界を超えるサイズの細線を形成するために、ゲート電極G1、G2に対するサイドウォールトランスファプロセス(sidewall transfer process)は、SRAMセル内のトランジスタのゲート長が単一のゲート長でないと、適用が難しい。
【0020】
(3)更に、フィンFETにおいて、ミッドギャップ(midgap)に近い仕事関数を持つ導電体を用いたメタルゲート電極を用いることができたとしても、閾値電圧の調整幅は比較的小さい。このため、電流のcut-offに必要な十分に高い閾電圧Vt、例えば、+0.3V以上を得ることが困難である。
【0021】
これらに対して、実施例1では、フィンFETを用いてSRAMセルを構成する方法として、図1に示すようにバックゲート型、いわゆるセパレートゲート型のフィンFETを用いることを提案する。図1では、トランスファトランジスタTransfer Tr.のバックゲートであるトランジスタTr.5のゲート電極G2とTr.6のゲート電極G2には閾値制御ライン(Vt control line)VtCを接続する。閾値制御ラインVtCは、接地電源電圧Vss1とVss2よりもマイナス側の電圧を印加するよう制御することにより、トランジスタTr.5とTr.6の閾値電圧を制御する。このような制御により、ワードラインWLがハイ(high)の時の書き込み、読み出し時には大電流を実現するための低閾値電圧に、トランジスタTr.5とTr.6が設定される。書き込み、読み出し時以外の時で、ワードワインWLがロウ(low)でデータDを保持する時にはリーク電流を減らすような高い閾値電圧が、トランジスタTr.5とTr.6に設定できる。
【0022】
実施例1の半導体装置はSRAMセルを有し、SRAMセルは複数のフィンFET(Tr.1乃至Tr.6)で構成され、複数のフィンFET(Tr.1乃至Tr.6)の中の少なくとも1つのトランジスタ(Tr.5とTr.6)それぞれが、第1ゲート電極G1と第2ゲート電極G2を持ち、第1ゲート電極G1の電位を制御してチャネルを形成し、第2ゲート電極G2の電位を制御してチャネルの電位を制御しデータの書き込み時に閾値電圧を低下させる。すなわち、トランジスタTr.5とTr.6はセパレートゲート型のダブルゲートFETである。第1ゲート電極G1と第2ゲート電極G2には、それぞれに別々の電位が印加される。第1ゲート電極G1と第2ゲート電極G2に異なる電位を与えることで、トランジスタTr.5とTr.6においてダブルゲート型動作モードとバックゲート型の動作モードとを実現できる。
【0023】
そして、セパレートゲート構造のバックゲート型MOSFET(Tr.5とTr.6)でSRAMセルを形成することにより、閾値電圧が適正な素子(Tr.5とTr.6)を得ることができ、電流駆動力の調整も可能となる。トランジスタTr.5とTr.6の第1ゲート電極G1でチャネルを形成する一方で、トランジスタTr.5とTr.6の第2ゲート電極G2でチャネル部のポテンシャルを制御したり、第2のチャネルを構成することを行って電流駆動力を増したり、cut-off特性を向上させることが可能となる。バックゲート型MOSFET(Tr.5とTr.6)を使用することで、SRAMセルにおいて、書き込み時には閾値電圧を小さく、データ保持時には閾値電圧を大きくしてSNMを改善することが可能となる。
【0024】
このように、トランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比を時系列で変化させることが出来る。そして、図2に示すように、SNMを増大させることができる。すなわち、トランスファトランジスタTransfer Tr.のトランジスタTr.6で電流を稼ぐとSRAMセルを構成するフリップフロップF/Fを構成する第1インバータ(Inverter)の入力電圧Vin1と出力電圧Vout1の入出力特性31で、出力電圧Vout1が高いまま入力電圧Vin1が急峻に上昇するようになるためバタフライカーブ(butterfly curve)の左上のループ(loop)33の上側の曲線31がよりマージンを得る方向になるのでSNMを増大させることが出来る。トランスファトランジスタTransfer Tr.のトランジスタTr.5で電流を稼ぐとフリップフロップF/Fを構成する第2インバータの入力電圧Vin2と出力電圧Vout2の入出力特性32が、急峻に水平になるためバタフライカーブの右下のループ34の上側の曲線32がよりマージンを得る方向になるのでSNMを増大させることが出来る。
【0025】
図3に示すように、閾値制御ラインVtCに印加する信号電圧はSRAMセルのライトイネーブル信号WRに同期して変化する。閾値制御ラインVtCにトランジスタTr.5とTr.6の第2ゲート電極G2は接続しているので、トランジスタTr.5とTr.6の第2ゲート電極G2の電位はSRAMセルのライトイネーブル信号WRに同期して変化し、トランジスタTr.5とTr.6の閾値電圧が、ライトイネーブル信号WRに同期して低くなる。
【0026】
ライトイネーブル信号WRに同期して、閾値制御ラインVtCに印加する信号電圧を変更することで、書き込み時と保持時のトランジスタTr.5とTr.6のデバイス特性を変化させることが可能となる。
閾値制御ラインVtCに印加する信号電圧は、メモリーの書き込み、読み出しのタイミングに先んじて電圧印加されて、トランジスタTr.5とTr.6の閾値電圧Vtが書き込み・読み出し時よりも早い時刻に設定されている。具体的には、図3に示すように、ライトイネーブル(Write enable)信号WRのオンされる時刻よりも前の時刻に閾値制御VtC信号は余裕を持って入力されて立ち下がり低閾値(low-Vt)モード(mode)で低閾値のトランジスタTr.5とTr.6をオンさせてデータ(Data)Dを書き込む。ライトイネーブル信号WRがオフするときは、オフの開始時刻よりも後の時刻に余裕を持って閾値制御VtC信号が立ち上がりはじめるような設計にする。閾値制御VtC信号が立ち上がると、高閾値(high-Vt)モードに設定され、高閾値のトランジスタTr.5とTr.6をオフさせて書き込まれたデータDを保持する。
【0027】
なお、閾値制御信号VtCが立ち上がるタイミングはライトイネーブル信号WRがオフになるタイミングより大幅に遅れると、トランジスタTr.5とTr.6はオフにすべき時間帯でも低閾値に設定されてしまうので、ライトイネーブル信号WRがオフになるタイミングからなるべく早く閾値制御信号VtCを立ち上げるのが良い。立ち上がり時にはライトイネーブル信号WRよりも早く閾値制御信号VtC信号が立ち上がることで閾値電圧Vtを低く設定することが可能となる。閾値制御信号VtCの立ち上げのタイミングには、上記のようなトレードオフが存在し、閾値制御信号VtCの立ち上げのタイミングは、最適なタイミングに設定することが可能である。以上のように、ライトイネーブル信号WRに同期するトランジスタTr.5とTr.6の第2ゲート電極G2の電位は、ライトイネーブル信号WRの立ち上がりの時刻より早い時刻から変化して低閾値(low-Vt)モードにおり、ライトイネーブル信号WRの立ち下がりの時刻より遅い時刻まで変化したままで低閾値(low-Vt)モードでいる。ライトイネーブル信号WRの立ち下がりよりも遅く閾値制御信号VtC信号が立ち上がることで閾値電圧Vtを低いまま保持して、ある程度時間が経ってからトランジスタTr.5とTr.6のcut-off特性を改善する。
【0028】
図4と図5に示すように、図1の実施例1に係る半導体装置は、酸化シリコン層2の上にシリコン(Si)フィン3a乃至3dが設けられている。シリコンフィン3aはドライバトランジスタDriverTr.1であるトランジスタTr.3の活性領域と、トランスファトランジスタTransferTr.2であるトランジスタTr.5の活性領域になる。シリコンフィン3bはロードトランジスタLoadTr.1であるトランジスタTr.1の活性領域になる。シリコンフィン3cはロードトランジスタLoadTr.2であるトランジスタTr.2の活性領域になる。シリコンフィン3dはドライバトランジスタDriverTr.2であるトランジスタTr.4の活性領域と、トランスファトランジスタTransferTr.1であるトランジスタTr.6の活性領域になる。
【0029】
シリコンフィン3a乃至3dの上には、キャップ層4a乃至4dがそれぞれ設けられている。
【0030】
ゲート電極6a乃至6jは酸化シリコン層2の上に設けられている。シリコンフィン3aとキャップ層4aは互いに対向する2つの側面を有している。シリコンフィン3aとキャップ層4aの一方の側面にはポリシリコン(poly-Si)からなるゲート電極6aと6jが接している。ゲート電極6aは図1のトランジスタTr.3のゲート電極G2として機能する。ゲート電極6jはトランジスタTr.5のゲート電極G2として機能する。シリコンフィン3aとキャップ層4aの他方の側面にはポリシリコンからなるゲート電極6bと6iが接している。ゲート電極6bは図1のトランジスタTr.3のゲート電極G1として、またトランジスタTr.1のゲート電極G1として機能する。ゲート電極6iはトランジスタTr.5のゲート電極G1として機能する。以上から、トランジスタTr.3は、シリコンフィン3aをフィンとするフィンFETであり、2つのゲート電極6aと6bをゲート電極とするダブルゲートFETである。トランジスタTr.5は、シリコンフィン3aをフィンとするフィンFETであり、2つのゲート電極6iと6jをゲート電極とするダブルゲートFETである。
【0031】
シリコンフィン3bとキャップ層4bは互いに対向する2つの側面を有している。シリコンフィン3bとキャップ層4bの一方の側面にはゲート電極6bが接している。シリコンフィン3bとキャップ層4bの他方の側面にはポリシリコンからなるゲート電極6cと6hが接している。ゲート電極6cは図1のトランジスタTr.1のゲート電極G2として機能する。ゲート電極6hはトランジスタTr.2のゲート電極G2として機能する。トランジスタTr.1は、シリコンフィン3bをフィンとするフィンFETであり、2つのゲート電極6bと6cをゲート電極とするダブルゲートFETである。
【0032】
シリコンフィン3cとキャップ層4cは互いに対向する2つの側面を有している。シリコンフィン3cとキャップ層4cの一方の側面にはポリシリコンからなるゲート電極6cと6hが接している。シリコンフィン3cとキャップ層4cの他方の側面にはポリシリコンからなるゲート電極6gが接している。ゲート電極6gは図1のトランジスタTr.2のゲート電極G1として、またトランジスタTr.4のゲート電極G1として機能する。トランジスタTr.2は、シリコンフィン3cをフィンとするフィンFETであり、2つのゲート電極6gと6hをゲート電極とするダブルゲートFETである。
【0033】
シリコンフィン3dとキャップ層4dは互いに対向する2つの側面を有している。シリコンフィン3dとキャップ層4dの一方の側面にはポリシリコンからなるゲート電極6dと6gが接している。ゲート電極6dは図1のトランジスタTr.6のゲート電極G1として機能する。シリコンフィン3dとキャップ層4dの他方の側面にはポリシリコンからなるゲート電極6eと6fが接している。ゲート電極6eは図1のトランジスタTr.6のゲート電極G2として機能する。ゲート電極6fはトランジスタTr.4のゲート電極G2として機能する。トランジスタTr.4は、シリコンフィン3dをフィンとするフィンFETであり、2つのゲート電極6fと6gをゲート電極とするダブルゲートFETである。トランジスタTr.6は、シリコンフィン3dをフィンとするフィンFETであり、2つのゲート電極6dと6eをゲート電極とするダブルゲートFETである。
【0034】
層間絶縁膜9は酸化シリコン膜からなり、酸化シリコン膜2、キャップ層4a乃至4dとゲート電極6a乃至6jの上に設けられている。層間絶縁膜9はシリコンフィン3a乃至3d、キャップ層4a乃至4dとゲート電極6a乃至6jの側面に接している。層間絶縁膜9の上面は平坦化されている。
【0035】
コンタクトプラグ8a乃至8jが、層間絶縁膜9を貫通するように、対応するコンタクトホール8a乃至8jそれぞれの位置において、シリコンフィン3a乃至3dそれぞれの上に設けられている。
【0036】
コンタクトプラグ12a乃至12jが、層間絶縁膜9を貫通するように、対応するコンタクトホール11a乃至11jそれぞれの位置において、対応するゲート電極6a乃至6jそれぞれの上に設けられている。
【0037】
M1配線13a乃至13nが、層間絶縁膜9、コンタクトプラグ8a乃至8jとコンタクトプラグ12a乃至12jの上に設けられている。M1配線13aは、ゲート電極6a乃至6cを接続している。このことにより、トランジスタTr.3のゲート電極G1とG2とトランジスタTr.1のゲート電極G1とG2とが接続される。M1配線13mは、ゲート電極6f乃至6hを接続している。このことにより、トランジスタTr.2のゲート電極G1とG2とトランジスタTr.4のゲート電極G1とG2とが接続される。一方、M1配線によって、ゲート電極6iと6jを接続してはいない。このことにより、トランジスタTr.5のゲート電極G1とG2は接続されず、トランジスタTr.5はセパレート型ダブルゲートFETである。同様に、ゲート電極6dと6eを接続してはいないことにより、トランジスタTr.6のゲート電極G1とG2は接続されず、トランジスタTr.6はセパレート型ダブルゲートFETである。
【0038】
層間絶縁膜14は酸化シリコン膜からなり、層間絶縁膜9とM1配線13a乃至13nの上に設けられている。層間絶縁膜14はM1配線13a乃至13nの側面に接している。層間絶縁膜14の上面は平坦化されている。
【0039】
ヴィア1プラグ16a乃至16jが、層間絶縁膜14を貫通するように、対応するヴィア1ホール15aそれぞれの位置において、対応するM1配線13a乃至13nそれぞれの上に設けられている。
【0040】
ワードラインWLとM2配線17b乃至17g、17i、17jが、層間絶縁膜14とヴィア1プラグ16a乃至16jの上に設けられている。ワードラインWLは、ヴィア1プラグ16a、M1配線13bとコンタクトプラグ12dを介して、ゲート電極6dと接続している。このことにより、トランジスタTr.6のゲート電極G1はワードラインWLに接続している。また、ワードラインWLは、ヴィア1プラグ16h、M1配線13kとコンタクトプラグ12iを介して、ゲート電極6iと接続している。このことにより、トランジスタTr.5のゲート電極G1はワードラインWLに接続している。
【0041】
層間絶縁膜18は酸化シリコン膜からなり、層間絶縁膜14とワードラインWLとM2配線17b乃至17g、17i、17jの上に設けられている。層間絶縁膜18はワードラインWLとM2配線17b乃至17g、17i、17jの側面に接している。層間絶縁膜18の上面は平坦化されている。
【0042】
ヴィア2プラグ19a乃至19hが、層間絶縁膜18を貫通するように、対応するヴィア2ホールそれぞれの位置において、対応するワードラインWLとM2配線17b乃至17g、17i、17jそれぞれの上に設けられている。
【0043】
閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddが、層間絶縁膜18とヴィア2プラグ19a乃至19hの上に設けられている。閾値制御ラインVtCは、ヴィア2プラグ19a、M2配線17f、ヴィア1プラグ16f、M1配線13iとコンタクトプラグ12jを介して、ゲート電極6jと接続している。このことにより、トランジスタTr.5のゲート電極G2は閾値制御ラインVtCに接続している。また、閾値制御ラインVtCは、ヴィア2プラグ19h、M2配線17e、ヴィア1プラグ16e、M1配線13cとコンタクトプラグ12eを介して、ゲート電極6eと接続している。このことにより、トランジスタTr.6のゲート電極G2は閾値制御ラインVtCに接続している。
【0044】
ビットラインBLTは、ヴィア2プラグ19b、M2配線17g、ヴィア1プラグ16g、M1配線13jとコンタクトプラグ8cを介して、活性化領域3aと接続している。このことにより、トランジスタTr.5のドレインはビットラインBLTに接続している。
【0045】
ビットラインBLCは、ヴィア2プラグ19g、M2配線17d、ヴィア1プラグ16d、M1配線13fとコンタクトプラグ8fを介して、活性化領域3dと接続している。このことにより、トランジスタTr.6のドレインはビットラインBLCに接続している。
【0046】
接地の電源電位Vss1は、ヴィア2プラグ19e、M2配線17b、ヴィア1プラグ16b、M1配線13dとコンタクトプラグ8eを介して、活性化領域3aと接続している。このことにより、トランジスタTr.3のソースは接地の電源電位Vss1に接続している。
【0047】
接地の電源電位Vss2は、ヴィア2プラグ19d、M2配線17j、ヴィア1プラグ16j、M1配線13nとコンタクトプラグ8hを介して、活性化領域3dと接続している。このことにより、トランジスタTr.4のソースは接地の電源電位Vss2に接続している。
【0048】
電源電位Vddは、ヴィア2プラグ19f、M2配線17c、ヴィア1プラグ16c、M1配線13eとコンタクトプラグ8jを介して、活性化領域3bと接続している。このことにより、トランジスタTr.1のドレインは電源電位Vddに接続している。また、電源電位Vddは、ヴィア2プラグ19c、M2配線17i、ヴィア1プラグ16i、M1配線13lとコンタクトプラグ8iを介して、活性化領域3cと接続している。このことにより、トランジスタTr.2のドレインは電源電位Vddに接続している。
【0049】
パッシベーション膜20は酸化シリコン膜からなり、層間絶縁膜18と閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddの上に設けられている。パッシベーション膜20は閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddの側面に接している。パッシベーション膜20の上面は平坦化されている。
【0050】
SRAMセルにおいては、全てのトランジスタTr.1乃至Tr.6が、第1ゲート電極G1と第2ゲート電極G2を持つ。トランジスタTr.1乃至Tr.4は、M1金属配線で第1ゲート電極G1と第2ゲート電極G2とが接続されている。トランジスタTr.5とTr.6は、第1ゲート電極G1と第2ゲート電極G2とが異なる電位を与えられるように配線されている。SRAMセルにおいては、バックゲート型、いわゆるセパレートゲート型トランジスタTr.5とTr.6とそうでないトランジスタTr.1乃至Tr.4が混載されている。また、ゲート電極G1、G2の作製工程までは同じ形状のダブルゲート型のフィントランジスタでSRAM セルを構成することが出来る。これによって、複数のフィントランジスタの複数で同一形状のゲート電極と複数で同一形状のフィンを形成するだけであるので、リソグラフィ工程に対して十分なマージンを生むことが可能となる。もしゲート電極とフィンの形状がまちまちだったり、フィンFETが2種類以上存在したりすると工程的に複雑になり、また製造において制御パラメーターも増えてマージンが小さくなり、製造が難しくなる。
【0051】
SRAMセルにおいては、第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCが、ワードラインWLと直交するように配置されている。閾値制御ラインVtCが、ワードラインWLと交差することで、従来型のレイアウトを踏襲しながら実施例1のSRAMセルを構成できる。ワードラインWLと平行に閾値制御ラインVtCラインを配置すると金属配線の層を増やすか、ワードラインWLを曲げて作らなければならなくなり、半導体装置の歩留まりの点で不利になる。
【0052】
SRAMセルにおいては、トランジスタTr.5とTr.6の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが隣接するセルと共有される。即ち、半導体装置は、互いに隣接する複数のSRAMセルを有する。あるSRAMセルのトランジスタTr.5の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが、隣接するSRAMセルのトランジスタTr.6の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインセルと共有される。閾値制御ラインVtCラインを隣りのSRAMセルと共有することで面積の最小化を計れる。従来型ではVssラインが共有されていたが、実施例1のレイアウトだとセル内に2本のVssラインを設ける。
【0053】
次に、実施例1の半導体装置の製造方法について説明する。
【0054】
図6に示すように、酸化シリコン(SiO2)層2の上にシリコン(Si)層3が設けられたシリコンオンインシュレータ(SOI)基板1を用意する。
【0055】
次に、図7に示すように、シリコン層3の上に窒化シリコン(Si3N4)などからなるキャップ膜4を化学気相成長(CVD)法により堆積させる。
【0056】
図8に示すように、キャップ膜4の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行い、パターンニングされたレジスト膜5a乃至5dを形成する。レジスト膜5a乃至5dは、後述するシリコンフィンのパターンにパターンニングされる。
【0057】
図9に示すように、レジスト膜5a乃至5dをマスクにシリコン層3をストッパーとして、反応性イオンエッチング(RIE)法により、キャップ膜4をエッチングする。このことにより、キャップ膜4が、後述するシリコンフィンのパターンにパターンニングされ、パターンニングされたキャップ膜4a乃至4dを形成する。
【0058】
図10に示すように、レジスト膜5a乃至5dを剥離し、キャップ膜4a乃至4dをマスクに酸化シリコン層2をストッパーとして、反応性イオンエッチング法により、シリコン層3をエッチングする。このことにより、シリコンからなるシリコンフィン3a乃至3dが形成される。シリコンフィン3aはトランジスタTr.3とTr.5の活性化領域になり、シリコンフィン3bはトランジスタTr.1の活性化領域になり、シリコンフィン3cはトランジスタTr.2の活性化領域になり、シリコンフィン3dはトランジスタTr.4とTr.6の活性化領域になるので、必要に応じてシリコンフィン3a乃至3dにドーピングを行う。そして、シリコンフィン3a乃至3dの露出する表面を酸化してゲート絶縁膜を形成する。
【0059】
図11に示すように、酸化シリコン層2の上にポリシリコン(Poly−Si)からなる導電膜6をCVD法により堆積させる。導電膜6は、シリコンフィン3a乃至3dの側面に接するように、シリコンフィン3a乃至3dの周囲に堆積する。シリコンフィン3a乃至3dとキャップ膜4a乃至4dを導電膜6で埋め込む。
【0060】
図12に示すように、キャップ膜4a乃至4dをストッパーとして、ケミカルメカニカルポリッシング(CMP)法により、導電膜6をポリッシングする。
【0061】
図13に示すように、導電膜6とキャップ膜4a乃至4dの上にレジスト膜7を形成し、ホトリソグラフィ法によりレジスト膜7のパターンニングを行う。レジスト膜7は、後述するゲート電極のパターンと、シリコンフィン上のコンタクトホールのパターンにパターンニングされる。ゲート電極のパターンは、キャップ膜4a乃至4dを跨ぐようにキャップ膜4a乃至4dの両側に設けられ、このことにより、シリコンフィン3a乃至3dの両側それぞれにダブルゲート型のゲート電極を設けることができる。
【0062】
図14に示すように、レジスト膜7をマスクに、キャップ膜4a乃至4dと酸化シリコン層2をストッパーとして、反応性イオンエッチング法により、導電膜6をエッチングする。このことにより、ポリシリコンからなるゲート電極6a乃至6jが形成される。そして、SRAMセル内のトランジスタTr.1乃至Tr.6は、ゲート電極の作製工程まではすべてバックゲート(backgate)フィン(Fin)FETとして配置されている。全てのトランジスタTr.1乃至Tr.6のそれぞれのゲート電極G1とG2とは導通していない。
【0063】
このようにゲート電極の作製工程までは全てのトランジスタTr.1乃至Tr.6は同じバックゲートフィンFETであるので、形状が等しく、ゲート電極やフィンを形成するためのリソグラフィ工程に対して十分なマージンを生むことが可能となる。もし形状がまちまちだったり、型の異なるフィンFETが2種類以上存在したりすると製造工程が複雑になり、また、製造において制御パラメーターも増えて半導体装置の歩留まりの向上が難しくなる。
【0064】
図15に示すように、レジスト膜7をマスクに、シリコンフィン3a乃至3dと酸化シリコン層2をストッパーとして、反応性イオンエッチング法により、キャップ膜4a乃至4dをエッチングする。このことにより、将来コンタクトホールとなる領域内でキャップ材が除去されるのでシリコンが露出する。
【0065】
図16に示すように、レジスト膜7を剥離する。
【0066】
図17に示すように、層間絶縁膜となる酸化シリコン膜9を酸化シリコン層2とゲート電極6a乃至6jとキャップ膜4a乃至4dの上にCVD法により堆積する。酸化シリコン膜9の表面はCMP法を用いて、平坦にする。
【0067】
図18に示すように、酸化シリコン膜9の上にレジスト膜10を形成し、ホトリソグラフィ法によりレジスト膜10のパターンニングを行う。レジスト膜10は、後述するコンタクトホール8a乃至8jと11a乃至11jのパターンにパターンニングされる。
【0068】
図19と図20に示すように、レジスト膜10とキャップ膜4a乃至4dをマスクに、シリコンフィン3a乃至3dとゲート電極6a乃至6jをストッパーとして、反応性イオンエッチング法により、酸化シリコン膜9のコンタクトホール8a乃至8jと11a乃至11jの領域をエッチングする。このことにより、コンタクトホール8a乃至8jと11a乃至11jが形成される。
【0069】
図21に示すように、コンタクトプラグとなる導電膜をCVD法により堆積し、コンタクトホール8a乃至8jと11a乃至11j内に導電膜を埋め込む。コンタクトホール8a乃至8jと11a乃至11jの外側に堆積した導電膜は、CMP法で、酸化シリコン膜9をストッパーとしてポリッシングされる。このことにより、コンタクトプラグ8a乃至8jと12a乃至12jが形成される。
【0070】
図22と図23に示すように、酸化シリコン膜9の上にスパッタリング法等によりM1配線となる導電膜を成膜する。導電膜の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、後述するM1配線13a乃至13nのパターンにパターンニングされる。レジスト膜をマスクに、酸化シリコン膜9をストッパーとして、反応性イオンエッチング法により、導電膜をエッチングする。このことにより、M1配線13a乃至13nが形成される。そして、通常の(狭義の)ダブルゲート(double gate)MOSFETとして使うトランジスタTr.1乃至Tr.4はM1金属配線13a、13mでトップゲート(top gate)である第1ゲート電極G1とバックゲート(back gate)である第2ゲート電極G2の両方の電極を結線して同じ電圧を印加して使用することができる。バックゲート(backgate)型MOSFETとして使用するトランジスタTr.5とTr.6は、別々のM1配線によってゲート電極G1が電源電圧Vss1、Vss2に結線され、ゲート電極G2が閾値制御ラインVtCに結線されることになる。このようにして、一つのSRAMセル内で、バックゲート型フィンFETと通常のダブルゲートフィンFETとを作り分けることを可能にしている。すなわち、まず、全部のトランジスタTr.1乃至Tr.6をバックゲート型フィンFETとして形成し、必要に応じて、M1配線によってゲート電極G1とG2を結線してダブルゲートフィンFETを構成することができる。一つのSRAMセルにおいて、バックゲート型フィンFETとダブルゲートフィンFETとが混載されている。
【0071】
図24に示すように、層間絶縁膜となる酸化シリコン膜14を酸化シリコン層9とM1配線13a乃至13nの上にCVD法により堆積する。酸化シリコン膜14の表面はCMP法を用いて、平坦にする。
【0072】
図25に示すように、酸化シリコン膜14の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、ヴィア1ホール15aのパターンにパターンニングされる。レジスト膜をマスクに、M1配線13a乃至13nをストッパーとして、反応性イオンエッチング法により、酸化シリコン膜14のヴィア1プラグ16a乃至16jの領域をエッチングする。このことにより、ヴィア1ホール15aが形成される。
【0073】
図26に示すように、ヴィア1プラグ16a乃至16jとなる導電膜をCVD法により堆積し、ヴィア1ホール15a内に導電膜を埋め込む。ヴィア1ホール15aの外側に堆積した導電膜は、CMP法で、酸化シリコン膜14をストッパーとしてポリッシングされる。このことにより、ヴィア1プラグ16a乃至16jが形成される。
【0074】
図27と図28に示すように、酸化シリコン膜14の上にスパッタリング法によりワードラインWLとM2配線となる導電膜を成膜する。導電膜の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、ワードラインWLとM2配線17b乃至17g、17i、17jのパターンにパターンニングされる。レジスト膜をマスクに、酸化シリコン膜14をストッパーとして、反応性イオンエッチング法により、導電膜をエッチングする。このことにより、ワードラインWLとM2配線17b乃至17g、17i、17jが形成される。
【0075】
図29に示すように、層間絶縁膜となる酸化シリコン膜18を酸化シリコン層14とワードラインWLとM2配線17b乃至17g、17i、17jの上にCVD法により堆積する。酸化シリコン膜18の表面はCMP法を用いて、平坦にする。酸化シリコン膜18の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、ヴィア2プラグ19a乃至19hのパターンにパターンニングされる。レジスト膜をマスクに、ワードラインWLとM2配線17b乃至17g、17i、17jをストッパーとして、反応性イオンエッチング法により、酸化シリコン膜18のヴィア2プラグ19a乃至19hの領域をエッチングする。このことにより、ヴィア2ホールが形成される。ヴィア2プラグ19a乃至19hとなる導電膜をCVD法により堆積し、ヴィア2ホール内に導電膜を埋め込む。ヴィア2ホールの外側に堆積した導電膜は、CMP法で、酸化シリコン膜18をストッパーとしてポリッシングされる。このことにより、ヴィア2プラグ19a乃至19hが形成される。
【0076】
図30に示すように、酸化シリコン膜18の上にスパッタリング法により閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddとなる導電膜を成膜する。導電膜の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddのパターンにパターンニングされる。レジスト膜をマスクに、酸化シリコン膜18をストッパーとして、反応性イオンエッチング法により、導電膜をエッチングする。このことにより、閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddが形成される。そして、閾値制御ラインVtCはワードラインWLと垂直に形成され、閾値制御ラインVtCは隣接するSRAMセルと共有することで従来型に比較して付加された部分の面積を最小化できる。
【0077】
図4と図5に示すように、パッシベーション膜20となる酸化シリコン膜や窒化シリコン膜を酸化シリコン層18と閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddの上にCVD法により堆積する。以上で、実施例1の半導体装置の製造方法が完成する。
【0078】
以上述べてきた配線方法はエッチングによるものであったが、もちろん層間絶縁膜に先に溝を掘り、そこに金属を堆積した後CMPを行って平坦化して金属配線部を形成するダマシーン法も適用できることはいうまでもない。
【実施例2】
【0079】
実施例2に係る半導体装置は、図31に示すような、SRAMセルを有している。SRAMセルは、実施例1の図1に示すSRAMセルと同様の6個のトランジスタTr.1乃至Tr.6を有している。ただし、トランジスタTr.3乃至Tr.6のゲート電極G2の接続先が、実施例2と実施例1とでは異なっている。実施例2においては、トランジスタTr.3のゲート電極G2は閾値制御ラインVtCに接続する。トランジスタTr.4のゲート電極G2も閾値制御ラインVtCに接続する。トランジスタTr.5のゲート電極G2は、トランジスタTr.5のゲート電極G1とともにワードラインWLに接続する。トランジスタTr.6のゲート電極G2は、トランジスタTr.6のゲート電極G1とともにワードラインWLに接続する。
【0080】
実施例2でも、フィンFETを用いてSRAMセルを構成する方法として、図31に示すようにバックゲート型、いわゆるダブルゲートのセパレートゲート型のフィンFET(Tr.3、Tr.4)を用いることを提案する。図31では、ドライバトランジスタのバックゲートであるトランジスタTr.3のゲート電極G2とTr.4のゲート電極G2には閾値制御ラインVtCを接続する。ドライバトランジスタのトップゲートであるトランジスタTr.3のゲート電極G1とTr.4のゲート電極G1にはそれぞれトランジスタTr.1のゲート電極G1、G2とトランジスタTr.2のゲート電極G1、G2が接続する。このように、トランジスタTr.3のゲート電極G1とG2では異なる電位が印加される。トランジスタTr.4のゲート電極G1とG2でも異なる電位が印加される。
【0081】
図32に示すように、閾値制御ラインVtCに印加する信号電圧はSRAMセルのライトイネーブル信号WRに同期して変化する。閾値制御ラインVtCにトランジスタTr.3とTr.4の第2ゲート電極G2は接続しているので、トランジスタTr.3とTr.4の第2ゲート電極G2の電位はSRAMセルのライトイネーブル信号WRに同期して変化し、トランジスタTr.3とTr.4の閾値電圧が、ライトイネーブル信号WRに同期して低くなる。
【0082】
ライトイネーブル信号WRに同期して、閾値制御ラインVtCに印加する信号電圧を変更することで、書き込み時と保持時のトランジスタTr.3とTr.4のデバイス特性を変化させることが可能となる。
【0083】
トランジスタTr.3とTr.4にバックゲート型MOSFETを使用することで、SRAMセルの書き込み時には、低閾値電圧(low-Vt)モードとして、閾値制御ラインVtCに電源電位Vddの2分の1程度の電位が印加され、トランジスタTr.3とTr.4のゲート電極G2に電源電位Vddの2分の1程度の電位を印加してトランジスタTr.3とTr.4のゲート電極G1に関する閾値電圧を小さくできトランジスタTr.3とTr.4に大電流を流すことが可能となる。さらに、SRAMセルの書き込み時に、低閾値電圧(low-Vt)モードとして、閾値制御ラインVtCにさらに大きい電源電位Vdd程度が印加され、トランジスタTr.3とTr.4のゲート電極G2に電源電位Vdd程度の電位を印加して、ゲート電極G1側とG2側の両側にチャネルが発生する両側面チャネルを実現することでトランジスタTr.3とTr.4にさらに大きな大電流を流すことが可能となる。一方、SRAMセルのデータ保持時には、高閾値電圧(high-Vt)モードとして、閾値制御ラインVtCに接地の電源電位Vss1、Vss2程度の電位が印加され、トランジスタTr.3とTr.4のゲート電極G1に関する閾値電圧を大きくしてリーク電流を低減し、SNMを改善することが可能となる。
【0084】
なお、低閾値電圧(low-Vt)モードにおける、閾値制御ラインVtCの電位としては、ワードラインWLにかかる電圧よりも大きくhigh側にする必要がある。このことにより、ドライバトランジスタDriver Tr.であるトランジスタTr.3とTr.4の閾値電圧を低下させることが出来て、トランスファトランジスタTransfer Tr.のトランジスタTr.5とTr.6の電流駆動力よりも増大させることが可能となる。
【0085】
このように、トランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比を時系列で変化させることが出来る。そして、SNMを増大させることができる。特に、図2に示すように、ドライバトランジスタDriver Tr.のトランジスタTr.3で電流を稼ぐとSRAMセルを構成するフリップフロップF/Fを構成する第1インバータ(Inverter)の入力電圧Vin1と出力電圧Vout1の入出力特性31において、急峻に垂直になるためバタフライカーブの右下のループ34の下側の曲線34がより下に凸になりマージンをより得る方向になるのでSNMを増大させることが出来る。ドライバトランジスタDriver Tr.のトランジスタTr.4で電流を稼ぐとフリップフロップF/Fを構成する第2インバータの入力電圧Vin2と出力電圧Vout2の入出力特性32において、出力電圧Vout2が急峻に降下するようになるためバタフライカーブ(butterfly curve)の左上のループ(loop)33の下側の曲線32がより下に凸になりよりマージンを得る方向になるのでSNMを増大させることが出来る。
【0086】
なお、閾値制御ラインVtCに信号電圧を印加するタイミングは、実施例1と同様に、メモリーの書き込み、読み出しのタイミングに先んじて電圧印加されて、トランジスタTr.3とTr.4の閾値電圧Vtが書き込み・読み出し時よりも早い時刻に設定されている。
【0087】
図33と図34に示すように、図31の実施例2に係る半導体装置は、酸化シリコン層2の上にシリコン(Si)フィン3a乃至3dが設けられている。シリコンフィン3a乃至3dに関しては実施例1と同じでよい。シリコンフィン3aはドライバトランジスタDriverTr.1であるトランジスタTr.3の活性領域と、トランスファトランジスタTransferTr.2であるトランジスタTr.5の活性領域になる。シリコンフィン3bはロードトランジスタLoadTr.1であるトランジスタTr.1の活性領域になる。シリコンフィン3cはロードトランジスタLoadTr.2であるトランジスタTr.2の活性領域になる。シリコンフィン3dはドライバトランジスタDriverTr.2であるトランジスタTr.4の活性領域と、トランスファトランジスタTransferTr.1であるトランジスタTr.6の活性領域になる。
【0088】
シリコンフィン3a乃至3dの上には、キャップ層4a乃至4dがそれぞれ設けられている。キャップ層4a乃至4dも実施例1と同じでよい。
【0089】
ゲート電極6a乃至6jは酸化シリコン層2の上に設けられている。ゲート電極6aと6fは実施例1と形状が異なり、閾値制御ラインVtCの下方にまで設けられている。他のゲート電極6b乃至6e、6g乃至6jは実施例1と同じでよい。
【0090】
M1配線13a乃至13nが、層間絶縁膜9、コンタクトプラグ8a乃至8jとコンタクトプラグ12a乃至12jの上に設けられている。M1配線13aは、ゲート電極6bと6cを接続している。このことにより、トランジスタTr.3のゲート電極G1とトランジスタTr.1のゲート電極G1とG2とが接続される。M1配線13mは、ゲート電極6gと6hを接続している。このことにより、トランジスタTr.2のゲート電極G1とG2とトランジスタTr.4のゲート電極G1とが接続される。M1配線13bは、ゲート電極6dと6eを接続している。このことにより、トランジスタTr.6のゲート電極G1とG2とが接続される。M1配線13kは、ゲート電極6iと6jを接続している。このことにより、トランジスタTr.5のゲート電極G1とG2とが接続される。一方、M1配線によって、ゲート電極6aと6bを接続してはいない。このことにより、トランジスタTr.3のゲート電極G1とG2は接続されず、トランジスタTr.3はセパレート型ダブルゲートFETである。同様に、ゲート電極6gと6fを接続してはいないことにより、トランジスタTr.4のゲート電極G1とG2は接続されず、トランジスタTr.4はセパレート型ダブルゲートFETである。
【0091】
ワードラインWLとM2配線17b乃至17g、17i、17jが、層間絶縁膜14とヴィア1プラグ16a乃至16jの上に設けられている。ワードラインWLは、ヴィア1プラグ16a、M1配線13bとコンタクトプラグ12d、12eを介して、ゲート電極6d、6eと接続している。このことにより、トランジスタTr.6のゲート電極G1とG2はワードラインWLに接続している。また、ワードラインWLは、ヴィア1プラグ16h、M1配線13kとコンタクトプラグ12i、12jを介して、ゲート電極6i、6jと接続している。このことにより、トランジスタTr.5のゲート電極G1、G2はワードラインWLに接続している。
【0092】
閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddが、層間絶縁膜18とヴィア2プラグ19a乃至19hの上に設けられている。閾値制御ラインVtCは、ヴィア2プラグ19a、M2配線17e、ヴィア1プラグ16e、M1配線13cとコンタクトプラグ12aを介して、ゲート電極6aと接続している。このことにより、トランジスタTr.3のゲート電極G2は閾値制御ラインVtCに接続している。また、閾値制御ラインVtCは、ヴィア2プラグ19h、M2配線17f、ヴィア1プラグ16f、M1配線13iとコンタクトプラグ12fを介して、ゲート電極6fと接続している。このことにより、トランジスタTr.4のゲート電極G2は閾値制御ラインVtCに接続している。
【0093】
SRAMセルにおいては、全てのトランジスタTr.1乃至Tr.6が、第1ゲート電極G1と第2ゲート電極G2を持つ。トランジスタTr.1、Tr.2、Tr.5、Tr.6は、M1金属配線で第1ゲート電極G1と第2ゲート電極G2とが接続されている。トランジスタTr.3とTr.4は、第1ゲート電極G1と第2ゲート電極G2とが異なる電位を与えられるように配線されている。SRAMセルにおいては、バックゲート型、いわゆるセパレートゲート型トランジスタTr.3とTr.4とそうでないダブルゲートトランジスタTr.1、Tr.2、Tr.5、Tr.6が混載されている。また、ゲート電極G1、G2の作製工程までは同じ形状のダブルゲート型のフィントランジスタでSRAM セルを構成することが出来る。これによって、複数のフィントランジスタの複数で同一形状のゲート電極と複数で同一形状のフィンを形成するだけであるので、リソグラフィ工程に対して十分なマージンを生むことが可能となる。もしゲート電極とフィンの形状がまちまちだったり、フィンFETが2種類以上存在したりすると工程的に複雑になり、また製造において制御パラメーターも増えてマージンが小さくなり、製造が難しくなる。
【0094】
SRAMセルにおいては、第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCが、ワードラインWLと直交するように配置されている。閾値制御ラインVtCが、ワードラインWLと交差することで、従来型のレイアウトを踏襲しながら実施例1と同様にSRAMセルを構成できる。ワードラインWLと平行に閾値制御ラインVtCラインを配置すると金属配線の層を増やすか、ワードラインWLを曲げて作らなければならなくなり、半導体装置の歩留まりの点で不利になる。
【0095】
SRAMセルにおいては、トランジスタTr.3とTr.4の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが隣接するセルと共有される。即ち、半導体装置は、互いに隣接する複数のSRAMセルを有する。あるSRAMセルのトランジスタTr.3の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが、隣接するSRAMセルのトランジスタTr.4の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインセルと共有される。閾値制御ラインVtCラインを隣りのSRAMセルと共有することで面積の最小化を計れる。従来型ではVssラインが共有されていたが、実施例1のレイアウトだとセル内に2本のVssラインを設ける。
【0096】
次に、実施例2の半導体装置の製造方法について説明する。実施例2の半導体装置の製造方法は、実施例1の半導体装置の製造方法と基本的に同じである。異なる点は、シリコンフィン6a乃至6jのパターンを形成するためのマスクの形状が異なることである。他にも、コンタクトプラグ12a乃至12jのパターンを形成するためのコンタクトレイヤのマスク、M1配線13a乃至13nのパターンを形成するためのM1レイヤのマスク、ヴィア1プラグ16a乃至16jのパターンを形成するためのヴィアvia1レイヤのマスク、ワードラインWLとM2配線17b乃至17g、17i、17jのパターンを形成するためのM2レイヤのマスク、ヴィア2プラグ19a乃至19hのパターンを形成するためのヴィアvia2レイヤのマスクの形状が実施例1と実施例2とでは異なっている。
【0097】
具体的には、図35に示すように、実施例2のコンタクトホール11a乃至11j形成後の半導体装置と、図19の実施例1のコンタクトホール11a乃至11j形成後の半導体装置を比較してみる。シリコンフィン6a、6fのパターンとコンタクトホール11a、11fのパターンの形状が、実施例1と実施例2とでは異なっている。
【0098】
また、図36に示すように、実施例2のM1配線13a乃至13n形成後の半導体装置と、図22の実施例1のM1配線13a乃至13n形成後の半導体装置を比較してみる。M1配線13aについて、実施例2ではゲート電極6aと6bとを接続しないが、実施例1ではゲート電極6aと6bとを接続している。このことにより、実施例2では、トランジスタTr.3のゲート電極G1とG2とが接続されない。
【0099】
M1配線13mについて、実施例2ではゲート電極6gと6fとを接続しないが、実施例1ではゲート電極6gと6fとを接続している。このことにより、実施例2では、トランジスタTr.4のゲート電極G1とG2とが接続されない。
【0100】
一方、M1配線13kについて、実施例2ではゲート電極6iと6jとを接続するが、実施例1ではゲート電極6iと6jとを接続していない。このことにより、実施例2では、トランジスタTr.5のゲート電極G1とG2とが接続される。
【0101】
M1配線13bについて、実施例2ではゲート電極6dと6eとを接続するが、実施例1ではゲート電極6dと6eとを接続していない。このことにより、実施例2では、トランジスタTr.6のゲート電極G1とG2とが接続される。
【0102】
また、図37に示すように、実施例2のワードラインWLとM2配線17b乃至17g、17i、17j形成後の半導体装置と、図27の実施例1のワードラインWLとM2配線17b乃至17g、17i、17j形成後の半導体装置を比較してみる。ワードラインWLについて、実施例2ではヴィア1プラグ16hとM1配線13kを介して、ゲート電極6iと6jに接続しているが、実施例1ではワードラインWLについて、ゲート電極6iには接続しているがゲート電極6jには接続していない。このことにより、実施例2では、トランジスタTr.5のゲート電極G1、G2はワードラインWLに接続される。また、ワードラインWLについて、実施例2ではヴィア1プラグ16aとM1配線13bを介して、ゲート電極6dと6eに接続しているが、実施例1ではワードラインWLについて、ゲート電極6dには接続しているがゲート電極6eには接続していない。このことにより、実施例2では、トランジスタTr.6のゲート電極G1、G2はワードラインWLに接続される。
【0103】
また、図33に示すように、実施例2の閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vdd形成後の半導体装置と、図4の実施例1の閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vdd形成後の半導体装置を比較してみる。閾値制御ラインVtCについて、実施例2ではヴィア2プラグ19aとM2配線17eとヴィア1プラグ16eとM1配線13cとコンタクトプラグ12aを介して、ゲート電極6aに接続しているが、実施例1では閾値制御ラインVtCについて、ヴィア2プラグ19aとM2配線17fとヴィア1プラグ16fとM1配線13iとコンタクトプラグ12jを介して、ゲート電極6jに接続している。また、閾値制御ラインVtCについて、実施例2ではヴィア2プラグ19hとM2配線17fとヴィア1プラグ16fとM1配線13iとコンタクトプラグ12fを介して、ゲート電極6fに接続しているが、実施例1では閾値制御ラインVtCについて、ヴィア2プラグ19hとM2配線17eとヴィア1プラグ16eとM1配線13cとコンタクトプラグ12eを介して、ゲート電極6eに接続している。
【0104】
実施例1と同様に、ゲート電極の作製工程までは全てのトランジスタTr.1乃至Tr.6は同じバックゲートフィンFETであるので、形状が等しく、ゲート電極やフィンを形成するためのリソグラフィ工程に対して十分なマージンを生むことが可能となる。もし形状がまちまちだったり、型の異なるフィンFETが2種類以上存在したりすると製造工程が複雑になり、また、製造において制御パラメーターも増えて半導体装置の歩留まりの向上が難しくなる。
【0105】
そして、通常の(狭義の)ダブルゲート(double gate)MOSFETとして使うトランジスタTr.1、Tr.2、Tr.5、Tr.6はM1金属配線13a、13m、13k、13bでトップゲート(top gate)である第1ゲート電極G1とバックゲート(back gate)である第2ゲート電極G2の両方の電極を結線して同じ電圧を印加して使用することができる。バックゲート(backgate)型MOSFETとして使用するトランジスタTr.3とTr.4は、別々のM1配線によってゲート電極G1がシリコンフィン3b、3cに結線され、ゲート電極G2が閾値制御ラインVtCに結線されることになる。このようにして、一つのSRAMセル内で、バックゲート型フィンFETと通常のダブルゲートフィンFETとを作り分けることを可能にしている。すなわち、まず、全部のトランジスタTr.1乃至Tr.6をバックゲート型フィンFETとして形成し、必要に応じて、M1配線によってゲート電極G1とG2を結線してダブルゲートフィンFETを構成することができる。一つのSRAMセルにおいて、バックゲート型フィンFETとダブルゲートフィンFETとが混載されている。
【0106】
そして、閾値制御ラインVtCはワードラインWLと垂直に形成され、閾値制御ラインVtCは隣接するSRAMセルと共有することで従来型に比較して付加された部分の面積を最小化できる。実施例2のレイアウトは基本的には実施例1と同様に閾値制御ラインVtCがSRAMセルの最外周部に付け加わったものであり、隣接するSRAMセルと共有されている。また、ワードラインWLの配線部が直線だけで構成されるのでシンプルである。更に、やはり全てのトランジスタTr.1乃至Tr.6がbackgate型FinFETとして構成され、その必要のないトランジスタTr.1、Tr.2、Tr.5、Tr.6はM1配線でトップゲート(top gate)である
ゲート電極G1とバックゲート(back gate)であるゲート電極G2とを接続して狭義の意味のダブルゲート(double gate)フィン(Fin)FETとして構成されている。
【実施例3】
【0107】
実施例3に係る半導体装置は、図38に示すような、SRAMセルを有している。SRAMセルは、実施例2の図31に示すSRAMセルと同様の6個のトランジスタTr.1乃至Tr.6を有している。ただし、トランジスタTr.5とTr.6のゲート電極G2の接続先が、実施例3と実施例2とでは異なっている。実施例3においては、トランジスタTr.5とTr.6のゲート電極G2は接続されず、フローティングの状態にされる。
【0108】
実施例3でも、フィンFETを用いてSRAMセルを構成する方法として、図38に示すようにバックゲート型、いわゆるダブルゲートのセパレートゲート型のフィンFET(Tr.3、Tr.4)を用いることを提案する。図38では、ドライバトランジスタのバックゲートであるトランジスタTr.3のゲート電極G2とTr.4のゲート電極G2には閾値制御ラインVtCを接続する。ドライバトランジスタのトップゲートであるトランジスタTr.3のゲート電極G1とTr.4のゲート電極G1にはそれぞれトランジスタTr.1のゲート電極G1、G2とトランジスタTr.2のゲート電極G1、G2が接続する。このように、トランジスタTr.3のゲート電極G1とG2では異なる電位が印加される。トランジスタTr.4のゲート電極G1とG2でも異なる電位が印加される。
【0109】
そして、実施例3でも実施例2の図32に示すのと同じように、閾値制御ラインVtCに印加する信号電圧はSRAMセルのライトイネーブル信号WRに同期して変化する。ライトイネーブル信号WRに同期して、閾値制御ラインVtCに印加する信号電圧を変更することで、書き込み時と保持時のトランジスタTr.3とTr.4のデバイス特性を変化させることが可能となる。
【0110】
さらに、トランスファトランジスタTransfer Tr.のトランジスタTr.5とTr.6のゲート電極G2を、実施例2ではワードラインWLに接続していたが、実施例3ではトランジスタTr.5とTr.6のゲート電極G2をフローティングにしている。このことにより、トランスファトランジスタTransfer Tr.の電流駆動力を、実施例2のときに比べて実施例3では低下させることができる。そして、トランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比を、実施例3では、実施例2より大きくすることができる。そして、SNMを増大させることができる。
【0111】
図39と図40に示すように、図38の実施例3に係る半導体装置は、酸化シリコン層2の上にシリコン(Si)フィン3a乃至3dが設けられている。シリコンフィン3a乃至3dとゲート電極6a乃至6jに関しては実施例2と同じでよい。ただ、ゲート電極6dを接続せずにフローティングにすればよい。あるいは、ゲート電極6dにコンタクトプラグ12dを接続させたとしてもゲート電極6dとコンタクトプラグ12dを他と接続せずにフローティングにすればよい。また、ゲート電極6iも接続せずにフローティングにする。あるいは、ゲート電極6iにコンタクトプラグ12iを接続させたとしてもゲート電極6iとコンタクトプラグ12iを他と接続せずにフローティングにすればよい。
【0112】
実施例1と実施例2と同様に、ゲート電極の作製工程までは全てのトランジスタTr.1乃至Tr.6は同じバックゲートフィンFETであるので、形状が等しく、ゲート電極やフィンを形成するためのリソグラフィ工程に対して十分なマージンを生むことが可能となる。
【0113】
実施例1乃至3は、本発明を実施するにあたっての具体化の例を示したものに過ぎず、実施例1乃至3によって本発明の技術的範囲が限定的に解釈されてはならないものである。例えば、SRAM セル中の全てのダブルゲート型トランジスタやバックゲート(backgate)型トランジスタはフィン(Fin)FETに限定されるものではなく、一部は平面型のダブルゲート(double gate)MOSFETでも構わない。ダブルゲートMOSFETの場合でも実施例1乃至3と同様なトランジスタ配置や回路を形成することで、基本となる回路動作は実現でき、SNMの大きなSRAM セルを実現することが可能となる。また、実施例1乃至3のSRAMセルのレイアウトはもちろんこれらに限定される訳ではなく、別のレイアウトを用いても構成できることは言うまでもない。このように、本発明は、その技術的思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。すなわち、本発明の特許請求の範囲を逸脱しない範囲で、変更・改良や一部転用などが可能であり、これらすべて本発明の請求範囲内に包含されるものである。
【図面の簡単な説明】
【0114】
【図1】本発明の一実施形態に係る半導体装置の回路図である。
【図2】本発明の一実施形態に係る半導体装置が有するインバータの入出力特性である。
【図3】本発明の一実施形態に係る半導体装置の信号線のタイミングチャートである。
【図4】本発明の一実施形態に係る半導体装置の上面図である。
【図5】図4のV−V方向の断面図である。
【図6】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その1)である。
【図7】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その2)である。
【図8】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その3)である。
【図9】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その4)である。
【図10】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その5)である。
【図11】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その6)である。
【図12】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その7)である。
【図13】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その8)である。
【図14】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その9)である。
【図15】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その10)である。
【図16】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その11)である。
【図17】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その12)である。
【図18】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その13)である。
【図19】本発明の一実施形態に係る半導体装置の製造途中の上面図(その1)である。
【図20】本発明の一実施形態に係る半導体装置の製造途中の図19のXX−XX方向の断面図(その1)である。
【図21】本発明の一実施形態に係る半導体装置の製造途中の図19のXX−XX方向の断面図(その2)である。
【図22】本発明の一実施形態に係る半導体装置の製造途中の上面図(その2)である。
【図23】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その1)である。
【図24】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その2)である。
【図25】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その3)である。
【図26】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その4)である。
【図27】本発明の一実施形態に係る半導体装置の製造途中の上面図(その3)である。
【図28】本発明の一実施形態に係る半導体装置の製造途中の図27のXXVIII−XXVIII方向の断面図(その1)である。
【図29】本発明の一実施形態に係る半導体装置の製造途中の図27のXXVIII−XXVIII方向の断面図(その2)である。
【図30】本発明の一実施形態に係る半導体装置の製造途中の図27のXXVIII−XXVIII方向の断面図(その3)である。
【図31】本発明の一実施形態に係る半導体装置の回路図である。
【図32】本発明の一実施形態に係る半導体装置の信号線のタイミングチャートである。
【図33】本発明の一実施形態に係る半導体装置の上面図である。
【図34】図33のXXXIV−XXXIV方向の断面図である。
【図35】本発明の一実施形態に係る半導体装置の製造途中の上面図(その1)である。
【図36】本発明の一実施形態に係る半導体装置の製造途中の上面図(その2)である。
【図37】本発明の一実施形態に係る半導体装置の製造途中の上面図(その3)である。
【図38】本発明の一実施形態に係る半導体装置の回路図である。
【図39】本発明の一実施形態に係る半導体装置の上面図である。
【図40】図39のXL−XL方向の断面図である。
【符号の説明】
【0115】
1…SOI基板
2…酸化シリコン層
3…半導体層(シリコン層)
3a乃至3d…活性化領域(半導体フィン、シリコンフィン)
4、4a乃至4d…キャップ膜
5a乃至5d…レジスト膜
6…導電膜(ポリシリコン膜)
6a乃至6j…ゲート電極
7…レジスト膜
8a乃至8j…コンタクトホール及びその領域
9…層間絶縁膜(酸化シリコン膜)
10…レジスト膜
11a乃至11j…コンタクトホール及びその領域
12a乃至12j…コンタクトプラグ
13a乃至13n…M1配線
14…層間絶縁膜
15a…ヴィア1ホール及びその領域
16a乃至16j…ヴィア1プラグ
17b乃至17g、17i、17j…M2配線
18…層間絶縁膜
19a乃至19h…ヴィア2プラグ
20…パッシベーション膜
31…第1インバータの伝達特性
32…第2インバータの伝達特性
33…左上のループ
34…右下のループ
【技術分野】
【0001】
本発明は、フィンフィールドエフェクトトランジスタで構成されるスタティックランダムアクセスメモリセルを有する半導体装置に関する。
【背景技術】
【0002】
近年、LSI等の半導体装置は、用いられる素子の微細化によって高性能化が達成されてきている。素子の微細化では、半導体装置内の論理回路やスタティックランダムアクセスメモリ(SRAM)などの記憶部に用いられる金属・酸化物・半導体電界効果トランジスタ(MOSFET)において、いわゆるスケーリング則に基づいてゲート長が縮小されたり、ゲート絶縁膜が薄膜化されたりしている。
【0003】
そして、ゲート長LがL < 30 nmであるトランジスタで発生する短チャネル効果によって低下するカットオフ特性を改善するために、ダブルゲート型の完全空乏化シリコンオンインシュレータによる金属酸化物半導体の電界効果トランジスタ(Fully Depleted-SOI MOSFET)であるフィンFET(FinFET)が提案されている(例えば、特許文献1参照。)。 フィンFETは、3次元構造金属絶縁物半導体(MIS)型半導体装置の一種であり、SOI基板のシリコン(Si)層を短冊状に細く切り出した突起状のフィン(Fin)を形成し、このフィンにゲート電極を立体交差させることで、フィンの2面の側面にチャネルを形成することができる。このフィンFETは、フィン全体が完全に空乏化されるので、ゲート電極に一般的なポリシリコンを用いると閾値電圧を高電流駆動力を目指した低い閾値電圧(例えば絶対値で0.2V以下)に設定することが難しかった。
【0004】
このようなフィンFETを用いてスタティックランダムアクセスメモリセル(SRAM Cell)の回路を構成しようとすると、閾値が適正にコントロールできないこと、ならびに、チャネル幅を任意に設定できないことなどの理由で各フィンFETの電流比を適正な値に設定することが難しいという問題があった。その結果として、SRAM セルは、十分なスタティックノイズマージン(Static Noise Margin:SNM)を得ることが難しく(例えば、非特許文献1参照)、動作点が不安定になる場合があり、かつ、ソフトエラー(soft error)などにも弱くなってしまう場合があった。
また、フィンFETで高電流駆動力を目指した低い閾値電圧を得るために、チャネル領域のポテンシャルを制御する試みもなされている(例えば、非特許文献2参照。)。このフィンFETはバックゲート型MOSFETと呼ばれ、チャネル領域のポテンシャルの制御のための配線が新たに必要になるため、バックゲート型のフィンFETを組み込んだレイアウトのSRAMセルは作製されていなかった。
【特許文献1】特開平2−263473号公報
【非特許文献1】イー、ジェイ、ノーク(E.J.Nowak) 外7名著 「ファンクショナル フィンFET−DGCMOS SRAM セル(A Functional FinFET-DGCMOS SRAM Cell)」IEDM Tech. Dig.、IEEE、2002年、p.411-414
【非特許文献2】ワイ、エックス、リュウ(Y.X.Liu) 外7名著 「独立したダブルゲートと長方形断面のフィンチャネルを有するフレキシブル閾値電圧フィンFET(Flexible Threshold Voltage FinFETs with Independent Double Gates and an Ideal Rectangular Cross-Section Si-Fin Channel)」IEDM Tech. Dig.、IEEE、2003年、p.986-989
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、バックゲート型のフィンFETを使いながらも十分なSNMを得ることのできるSRAMセルを有する半導体装置を提供する。
【課題を解決するための手段】
【0006】
本願発明の一態様によれば、複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるスタティックランダムアクセスメモリセルを有することを特徴とする半導体装置が提供される。
【発明の効果】
【0007】
本発明の一態様に係る半導体装置によれば、バックゲート型のフィンFETを使いながらも十分なSNMを得ることのできるSRAMセルを有する半導体装置を提供できる。
【発明を実施するための最良の形態】
【0008】
次に、図面を参照して、本発明の実施の形態について説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、図解のためだけであり、本発明はそれらの図面に限定されるものではない。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
【実施例1】
【0009】
実施例1に係る半導体装置は、図1に示すような、スタティックランダムアクセスメモリ(SRAM)セル(Cell)を有している。SRAMセルは、6個のトランジスタTr.1乃至Tr.6を有している。
【0010】
トランジスタTr.5は、ビットライン(bitline)BLTに繋がり、nチャネルフィールドエフェクトトランジスタ(FET)であり、トランスファトランジスタTransfer Tr.,もしくはパスゲートトランジスタ(Pass gate Tr.)と呼ばれる。また、トランジスタTr.5は、フィン(Fin)FETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。なお、図1にはトランジスタTr.5を含めトランジスタTr.1乃至Tr.6がダブルゲートFETであることを模式的に示すために2つのゲート電極G1とG2を記載している。トランジスタTr.5は、セパレートゲート型のFETであり、ゲート電極G1はワードラインWLに接続し、ゲート電極G2は閾値制御ラインVtCに接続する。トランジスタTr.5のドレインはビットラインBLTに接続し、トランジスタTr.5のソースはノードVout1に接続する。
【0011】
トランジスタTr.6は、ビットライン(bitline)BLCに繋がり、nチャネルFETであり、トランスファトランジスタ(Transfer Tr.)もしくはパスゲートトランジスタ(Pass gate Tr.)と呼ばれる。また、トランジスタTr.6は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.6は、セパレートゲート型のFETであり、ゲート電極G1はワードラインWLに接続し、ゲート電極G2は閾値制御ラインVtCに接続する。トランジスタTr.6のドレインはビットラインBLCに接続し、トランジスタTr.6のソースはノードVout2に接続する。
【0012】
トランジスタTr.3は、nチャネルFETであり、ドライバトランジスタDriver Tr.もしくは、プルダウントランジスタ(pull-down Tr.)と呼ばれる。また、トランジスタTr.3は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.3のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.3の2つのゲート電極G1とG2はノードVin1に接続する。トランジスタTr.3のドレインはノードVout1に接続し、トランジスタTr.3のソースは接地の電源電位Vss1に接続する。
【0013】
トランジスタTr.4は、nチャネルFETであり、ドライバトランジスタDriver Tr.もしくは、プルダウントランジスタ(pull-down Tr.)と呼ばれる。また、トランジスタTr.4は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.4のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.4の2つのゲート電極G1とG2はノードVin2に接続する。トランジスタTr.4のドレインはノードVout2に接続し、トランジスタTr.4のソースは接地の電源電位Vss2に接続する。
【0014】
トランジスタTr.1は、pチャネルFETであり、ロードトランジスタLoad Tr.もしくは、プルアップトランジスタ(pull-up Tr.)と呼ばれる。また、トランジスタTr.1は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.1のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.1の2つのゲート電極G1とG2はノードVin1に接続する。トランジスタTr.1のドレインは電源電位Vddに接続し、トランジスタTr.1のソースはノードVout1に接続する。
【0015】
トランジスタTr.2は、pチャネルFETであり、ロードトランジスタ(Load Tr.)もしくは、プルアップトランジスタ(pull-up Tr.)と呼ばれる。また、トランジスタTr.2は、フィンFETのダブルゲートFETであり、フィンの対向する側面の一方にゲート電極G1を有し、他方の側面にゲート電極G2を有する。トランジスタTr.2のゲート電極G1とゲート電極G2は互いに接続すると共に、トランジスタTr.1の2つのゲート電極G1とG2はノードVin2に接続する。トランジスタTr.2のドレインは電源電位Vddに接続し、トランジスタTr.2のソースはノードVout2に接続する。
【0016】
SRAMセルの安定性はトランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比で決まる。この電流駆動力比β比を大きく設定することで、すなわち、ドライバトランジスタDriver Tr.の電流駆動力をトランスファトランジスタTransfer Tr.の電流駆動力よりも大きく取ることで、SRAMセルの安定性の度合いを大きくすることができる。これには、フィンFETではないFETであれば、ドライバトランジスタDriver Tr.のチャネル幅を大きくしたり、閾値電圧Vtを適当にコントロールしたりすることによって行うことができる。
【0017】
ところが図1のような6トランジスタのSRAMセルにおいて、各トランジスタをフィンFETで構成しようとすると、SRAMセルの安定性を高めるのに、以下の点で困難が生じる。
【0018】
(1) ドライバトランジスタDriver Tr.とトランスファトランジスタTransfer Tr.のnチャネルFETの電流駆動力の調整をフィンFETでない従来型のFETようにチャネル幅を調整することによって行うということが困難である。これはフィンFETのチャネル幅はフィン(Fin)と呼ばれるシリコン突起部の高さによって決定され、かつ、このフィンの高さを各トランジスタで変えることは事実上不可能であるためである。もし、一つ一つのトランジスタでフィンの高さを変えようとすると、フィン毎にリソグラフィやリアクティブイオンエッチング(RIE)などのエッチング加工などを別工程で行わなくてはならず、非常に製造の能率が悪いと考えられる。
【0019】
(2) 電流駆動力を調整するためにトランジスタごとにゲート長を調整するという手法は有効と考えられる。ただし、ゲート長の調整だと十分な電流駆動力比β比を取ることが難しくなる。また、SRAMセル内でゲート長の異なるトランジスタが存在することになり、リソグラフィのCD制御(Critical Dimention Control)が難しくなる。また、光などによるリソグラフィの限界を超えるサイズの細線を形成するために、ゲート電極G1、G2に対するサイドウォールトランスファプロセス(sidewall transfer process)は、SRAMセル内のトランジスタのゲート長が単一のゲート長でないと、適用が難しい。
【0020】
(3)更に、フィンFETにおいて、ミッドギャップ(midgap)に近い仕事関数を持つ導電体を用いたメタルゲート電極を用いることができたとしても、閾値電圧の調整幅は比較的小さい。このため、電流のcut-offに必要な十分に高い閾電圧Vt、例えば、+0.3V以上を得ることが困難である。
【0021】
これらに対して、実施例1では、フィンFETを用いてSRAMセルを構成する方法として、図1に示すようにバックゲート型、いわゆるセパレートゲート型のフィンFETを用いることを提案する。図1では、トランスファトランジスタTransfer Tr.のバックゲートであるトランジスタTr.5のゲート電極G2とTr.6のゲート電極G2には閾値制御ライン(Vt control line)VtCを接続する。閾値制御ラインVtCは、接地電源電圧Vss1とVss2よりもマイナス側の電圧を印加するよう制御することにより、トランジスタTr.5とTr.6の閾値電圧を制御する。このような制御により、ワードラインWLがハイ(high)の時の書き込み、読み出し時には大電流を実現するための低閾値電圧に、トランジスタTr.5とTr.6が設定される。書き込み、読み出し時以外の時で、ワードワインWLがロウ(low)でデータDを保持する時にはリーク電流を減らすような高い閾値電圧が、トランジスタTr.5とTr.6に設定できる。
【0022】
実施例1の半導体装置はSRAMセルを有し、SRAMセルは複数のフィンFET(Tr.1乃至Tr.6)で構成され、複数のフィンFET(Tr.1乃至Tr.6)の中の少なくとも1つのトランジスタ(Tr.5とTr.6)それぞれが、第1ゲート電極G1と第2ゲート電極G2を持ち、第1ゲート電極G1の電位を制御してチャネルを形成し、第2ゲート電極G2の電位を制御してチャネルの電位を制御しデータの書き込み時に閾値電圧を低下させる。すなわち、トランジスタTr.5とTr.6はセパレートゲート型のダブルゲートFETである。第1ゲート電極G1と第2ゲート電極G2には、それぞれに別々の電位が印加される。第1ゲート電極G1と第2ゲート電極G2に異なる電位を与えることで、トランジスタTr.5とTr.6においてダブルゲート型動作モードとバックゲート型の動作モードとを実現できる。
【0023】
そして、セパレートゲート構造のバックゲート型MOSFET(Tr.5とTr.6)でSRAMセルを形成することにより、閾値電圧が適正な素子(Tr.5とTr.6)を得ることができ、電流駆動力の調整も可能となる。トランジスタTr.5とTr.6の第1ゲート電極G1でチャネルを形成する一方で、トランジスタTr.5とTr.6の第2ゲート電極G2でチャネル部のポテンシャルを制御したり、第2のチャネルを構成することを行って電流駆動力を増したり、cut-off特性を向上させることが可能となる。バックゲート型MOSFET(Tr.5とTr.6)を使用することで、SRAMセルにおいて、書き込み時には閾値電圧を小さく、データ保持時には閾値電圧を大きくしてSNMを改善することが可能となる。
【0024】
このように、トランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比を時系列で変化させることが出来る。そして、図2に示すように、SNMを増大させることができる。すなわち、トランスファトランジスタTransfer Tr.のトランジスタTr.6で電流を稼ぐとSRAMセルを構成するフリップフロップF/Fを構成する第1インバータ(Inverter)の入力電圧Vin1と出力電圧Vout1の入出力特性31で、出力電圧Vout1が高いまま入力電圧Vin1が急峻に上昇するようになるためバタフライカーブ(butterfly curve)の左上のループ(loop)33の上側の曲線31がよりマージンを得る方向になるのでSNMを増大させることが出来る。トランスファトランジスタTransfer Tr.のトランジスタTr.5で電流を稼ぐとフリップフロップF/Fを構成する第2インバータの入力電圧Vin2と出力電圧Vout2の入出力特性32が、急峻に水平になるためバタフライカーブの右下のループ34の上側の曲線32がよりマージンを得る方向になるのでSNMを増大させることが出来る。
【0025】
図3に示すように、閾値制御ラインVtCに印加する信号電圧はSRAMセルのライトイネーブル信号WRに同期して変化する。閾値制御ラインVtCにトランジスタTr.5とTr.6の第2ゲート電極G2は接続しているので、トランジスタTr.5とTr.6の第2ゲート電極G2の電位はSRAMセルのライトイネーブル信号WRに同期して変化し、トランジスタTr.5とTr.6の閾値電圧が、ライトイネーブル信号WRに同期して低くなる。
【0026】
ライトイネーブル信号WRに同期して、閾値制御ラインVtCに印加する信号電圧を変更することで、書き込み時と保持時のトランジスタTr.5とTr.6のデバイス特性を変化させることが可能となる。
閾値制御ラインVtCに印加する信号電圧は、メモリーの書き込み、読み出しのタイミングに先んじて電圧印加されて、トランジスタTr.5とTr.6の閾値電圧Vtが書き込み・読み出し時よりも早い時刻に設定されている。具体的には、図3に示すように、ライトイネーブル(Write enable)信号WRのオンされる時刻よりも前の時刻に閾値制御VtC信号は余裕を持って入力されて立ち下がり低閾値(low-Vt)モード(mode)で低閾値のトランジスタTr.5とTr.6をオンさせてデータ(Data)Dを書き込む。ライトイネーブル信号WRがオフするときは、オフの開始時刻よりも後の時刻に余裕を持って閾値制御VtC信号が立ち上がりはじめるような設計にする。閾値制御VtC信号が立ち上がると、高閾値(high-Vt)モードに設定され、高閾値のトランジスタTr.5とTr.6をオフさせて書き込まれたデータDを保持する。
【0027】
なお、閾値制御信号VtCが立ち上がるタイミングはライトイネーブル信号WRがオフになるタイミングより大幅に遅れると、トランジスタTr.5とTr.6はオフにすべき時間帯でも低閾値に設定されてしまうので、ライトイネーブル信号WRがオフになるタイミングからなるべく早く閾値制御信号VtCを立ち上げるのが良い。立ち上がり時にはライトイネーブル信号WRよりも早く閾値制御信号VtC信号が立ち上がることで閾値電圧Vtを低く設定することが可能となる。閾値制御信号VtCの立ち上げのタイミングには、上記のようなトレードオフが存在し、閾値制御信号VtCの立ち上げのタイミングは、最適なタイミングに設定することが可能である。以上のように、ライトイネーブル信号WRに同期するトランジスタTr.5とTr.6の第2ゲート電極G2の電位は、ライトイネーブル信号WRの立ち上がりの時刻より早い時刻から変化して低閾値(low-Vt)モードにおり、ライトイネーブル信号WRの立ち下がりの時刻より遅い時刻まで変化したままで低閾値(low-Vt)モードでいる。ライトイネーブル信号WRの立ち下がりよりも遅く閾値制御信号VtC信号が立ち上がることで閾値電圧Vtを低いまま保持して、ある程度時間が経ってからトランジスタTr.5とTr.6のcut-off特性を改善する。
【0028】
図4と図5に示すように、図1の実施例1に係る半導体装置は、酸化シリコン層2の上にシリコン(Si)フィン3a乃至3dが設けられている。シリコンフィン3aはドライバトランジスタDriverTr.1であるトランジスタTr.3の活性領域と、トランスファトランジスタTransferTr.2であるトランジスタTr.5の活性領域になる。シリコンフィン3bはロードトランジスタLoadTr.1であるトランジスタTr.1の活性領域になる。シリコンフィン3cはロードトランジスタLoadTr.2であるトランジスタTr.2の活性領域になる。シリコンフィン3dはドライバトランジスタDriverTr.2であるトランジスタTr.4の活性領域と、トランスファトランジスタTransferTr.1であるトランジスタTr.6の活性領域になる。
【0029】
シリコンフィン3a乃至3dの上には、キャップ層4a乃至4dがそれぞれ設けられている。
【0030】
ゲート電極6a乃至6jは酸化シリコン層2の上に設けられている。シリコンフィン3aとキャップ層4aは互いに対向する2つの側面を有している。シリコンフィン3aとキャップ層4aの一方の側面にはポリシリコン(poly-Si)からなるゲート電極6aと6jが接している。ゲート電極6aは図1のトランジスタTr.3のゲート電極G2として機能する。ゲート電極6jはトランジスタTr.5のゲート電極G2として機能する。シリコンフィン3aとキャップ層4aの他方の側面にはポリシリコンからなるゲート電極6bと6iが接している。ゲート電極6bは図1のトランジスタTr.3のゲート電極G1として、またトランジスタTr.1のゲート電極G1として機能する。ゲート電極6iはトランジスタTr.5のゲート電極G1として機能する。以上から、トランジスタTr.3は、シリコンフィン3aをフィンとするフィンFETであり、2つのゲート電極6aと6bをゲート電極とするダブルゲートFETである。トランジスタTr.5は、シリコンフィン3aをフィンとするフィンFETであり、2つのゲート電極6iと6jをゲート電極とするダブルゲートFETである。
【0031】
シリコンフィン3bとキャップ層4bは互いに対向する2つの側面を有している。シリコンフィン3bとキャップ層4bの一方の側面にはゲート電極6bが接している。シリコンフィン3bとキャップ層4bの他方の側面にはポリシリコンからなるゲート電極6cと6hが接している。ゲート電極6cは図1のトランジスタTr.1のゲート電極G2として機能する。ゲート電極6hはトランジスタTr.2のゲート電極G2として機能する。トランジスタTr.1は、シリコンフィン3bをフィンとするフィンFETであり、2つのゲート電極6bと6cをゲート電極とするダブルゲートFETである。
【0032】
シリコンフィン3cとキャップ層4cは互いに対向する2つの側面を有している。シリコンフィン3cとキャップ層4cの一方の側面にはポリシリコンからなるゲート電極6cと6hが接している。シリコンフィン3cとキャップ層4cの他方の側面にはポリシリコンからなるゲート電極6gが接している。ゲート電極6gは図1のトランジスタTr.2のゲート電極G1として、またトランジスタTr.4のゲート電極G1として機能する。トランジスタTr.2は、シリコンフィン3cをフィンとするフィンFETであり、2つのゲート電極6gと6hをゲート電極とするダブルゲートFETである。
【0033】
シリコンフィン3dとキャップ層4dは互いに対向する2つの側面を有している。シリコンフィン3dとキャップ層4dの一方の側面にはポリシリコンからなるゲート電極6dと6gが接している。ゲート電極6dは図1のトランジスタTr.6のゲート電極G1として機能する。シリコンフィン3dとキャップ層4dの他方の側面にはポリシリコンからなるゲート電極6eと6fが接している。ゲート電極6eは図1のトランジスタTr.6のゲート電極G2として機能する。ゲート電極6fはトランジスタTr.4のゲート電極G2として機能する。トランジスタTr.4は、シリコンフィン3dをフィンとするフィンFETであり、2つのゲート電極6fと6gをゲート電極とするダブルゲートFETである。トランジスタTr.6は、シリコンフィン3dをフィンとするフィンFETであり、2つのゲート電極6dと6eをゲート電極とするダブルゲートFETである。
【0034】
層間絶縁膜9は酸化シリコン膜からなり、酸化シリコン膜2、キャップ層4a乃至4dとゲート電極6a乃至6jの上に設けられている。層間絶縁膜9はシリコンフィン3a乃至3d、キャップ層4a乃至4dとゲート電極6a乃至6jの側面に接している。層間絶縁膜9の上面は平坦化されている。
【0035】
コンタクトプラグ8a乃至8jが、層間絶縁膜9を貫通するように、対応するコンタクトホール8a乃至8jそれぞれの位置において、シリコンフィン3a乃至3dそれぞれの上に設けられている。
【0036】
コンタクトプラグ12a乃至12jが、層間絶縁膜9を貫通するように、対応するコンタクトホール11a乃至11jそれぞれの位置において、対応するゲート電極6a乃至6jそれぞれの上に設けられている。
【0037】
M1配線13a乃至13nが、層間絶縁膜9、コンタクトプラグ8a乃至8jとコンタクトプラグ12a乃至12jの上に設けられている。M1配線13aは、ゲート電極6a乃至6cを接続している。このことにより、トランジスタTr.3のゲート電極G1とG2とトランジスタTr.1のゲート電極G1とG2とが接続される。M1配線13mは、ゲート電極6f乃至6hを接続している。このことにより、トランジスタTr.2のゲート電極G1とG2とトランジスタTr.4のゲート電極G1とG2とが接続される。一方、M1配線によって、ゲート電極6iと6jを接続してはいない。このことにより、トランジスタTr.5のゲート電極G1とG2は接続されず、トランジスタTr.5はセパレート型ダブルゲートFETである。同様に、ゲート電極6dと6eを接続してはいないことにより、トランジスタTr.6のゲート電極G1とG2は接続されず、トランジスタTr.6はセパレート型ダブルゲートFETである。
【0038】
層間絶縁膜14は酸化シリコン膜からなり、層間絶縁膜9とM1配線13a乃至13nの上に設けられている。層間絶縁膜14はM1配線13a乃至13nの側面に接している。層間絶縁膜14の上面は平坦化されている。
【0039】
ヴィア1プラグ16a乃至16jが、層間絶縁膜14を貫通するように、対応するヴィア1ホール15aそれぞれの位置において、対応するM1配線13a乃至13nそれぞれの上に設けられている。
【0040】
ワードラインWLとM2配線17b乃至17g、17i、17jが、層間絶縁膜14とヴィア1プラグ16a乃至16jの上に設けられている。ワードラインWLは、ヴィア1プラグ16a、M1配線13bとコンタクトプラグ12dを介して、ゲート電極6dと接続している。このことにより、トランジスタTr.6のゲート電極G1はワードラインWLに接続している。また、ワードラインWLは、ヴィア1プラグ16h、M1配線13kとコンタクトプラグ12iを介して、ゲート電極6iと接続している。このことにより、トランジスタTr.5のゲート電極G1はワードラインWLに接続している。
【0041】
層間絶縁膜18は酸化シリコン膜からなり、層間絶縁膜14とワードラインWLとM2配線17b乃至17g、17i、17jの上に設けられている。層間絶縁膜18はワードラインWLとM2配線17b乃至17g、17i、17jの側面に接している。層間絶縁膜18の上面は平坦化されている。
【0042】
ヴィア2プラグ19a乃至19hが、層間絶縁膜18を貫通するように、対応するヴィア2ホールそれぞれの位置において、対応するワードラインWLとM2配線17b乃至17g、17i、17jそれぞれの上に設けられている。
【0043】
閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddが、層間絶縁膜18とヴィア2プラグ19a乃至19hの上に設けられている。閾値制御ラインVtCは、ヴィア2プラグ19a、M2配線17f、ヴィア1プラグ16f、M1配線13iとコンタクトプラグ12jを介して、ゲート電極6jと接続している。このことにより、トランジスタTr.5のゲート電極G2は閾値制御ラインVtCに接続している。また、閾値制御ラインVtCは、ヴィア2プラグ19h、M2配線17e、ヴィア1プラグ16e、M1配線13cとコンタクトプラグ12eを介して、ゲート電極6eと接続している。このことにより、トランジスタTr.6のゲート電極G2は閾値制御ラインVtCに接続している。
【0044】
ビットラインBLTは、ヴィア2プラグ19b、M2配線17g、ヴィア1プラグ16g、M1配線13jとコンタクトプラグ8cを介して、活性化領域3aと接続している。このことにより、トランジスタTr.5のドレインはビットラインBLTに接続している。
【0045】
ビットラインBLCは、ヴィア2プラグ19g、M2配線17d、ヴィア1プラグ16d、M1配線13fとコンタクトプラグ8fを介して、活性化領域3dと接続している。このことにより、トランジスタTr.6のドレインはビットラインBLCに接続している。
【0046】
接地の電源電位Vss1は、ヴィア2プラグ19e、M2配線17b、ヴィア1プラグ16b、M1配線13dとコンタクトプラグ8eを介して、活性化領域3aと接続している。このことにより、トランジスタTr.3のソースは接地の電源電位Vss1に接続している。
【0047】
接地の電源電位Vss2は、ヴィア2プラグ19d、M2配線17j、ヴィア1プラグ16j、M1配線13nとコンタクトプラグ8hを介して、活性化領域3dと接続している。このことにより、トランジスタTr.4のソースは接地の電源電位Vss2に接続している。
【0048】
電源電位Vddは、ヴィア2プラグ19f、M2配線17c、ヴィア1プラグ16c、M1配線13eとコンタクトプラグ8jを介して、活性化領域3bと接続している。このことにより、トランジスタTr.1のドレインは電源電位Vddに接続している。また、電源電位Vddは、ヴィア2プラグ19c、M2配線17i、ヴィア1プラグ16i、M1配線13lとコンタクトプラグ8iを介して、活性化領域3cと接続している。このことにより、トランジスタTr.2のドレインは電源電位Vddに接続している。
【0049】
パッシベーション膜20は酸化シリコン膜からなり、層間絶縁膜18と閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddの上に設けられている。パッシベーション膜20は閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddの側面に接している。パッシベーション膜20の上面は平坦化されている。
【0050】
SRAMセルにおいては、全てのトランジスタTr.1乃至Tr.6が、第1ゲート電極G1と第2ゲート電極G2を持つ。トランジスタTr.1乃至Tr.4は、M1金属配線で第1ゲート電極G1と第2ゲート電極G2とが接続されている。トランジスタTr.5とTr.6は、第1ゲート電極G1と第2ゲート電極G2とが異なる電位を与えられるように配線されている。SRAMセルにおいては、バックゲート型、いわゆるセパレートゲート型トランジスタTr.5とTr.6とそうでないトランジスタTr.1乃至Tr.4が混載されている。また、ゲート電極G1、G2の作製工程までは同じ形状のダブルゲート型のフィントランジスタでSRAM セルを構成することが出来る。これによって、複数のフィントランジスタの複数で同一形状のゲート電極と複数で同一形状のフィンを形成するだけであるので、リソグラフィ工程に対して十分なマージンを生むことが可能となる。もしゲート電極とフィンの形状がまちまちだったり、フィンFETが2種類以上存在したりすると工程的に複雑になり、また製造において制御パラメーターも増えてマージンが小さくなり、製造が難しくなる。
【0051】
SRAMセルにおいては、第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCが、ワードラインWLと直交するように配置されている。閾値制御ラインVtCが、ワードラインWLと交差することで、従来型のレイアウトを踏襲しながら実施例1のSRAMセルを構成できる。ワードラインWLと平行に閾値制御ラインVtCラインを配置すると金属配線の層を増やすか、ワードラインWLを曲げて作らなければならなくなり、半導体装置の歩留まりの点で不利になる。
【0052】
SRAMセルにおいては、トランジスタTr.5とTr.6の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが隣接するセルと共有される。即ち、半導体装置は、互いに隣接する複数のSRAMセルを有する。あるSRAMセルのトランジスタTr.5の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが、隣接するSRAMセルのトランジスタTr.6の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインセルと共有される。閾値制御ラインVtCラインを隣りのSRAMセルと共有することで面積の最小化を計れる。従来型ではVssラインが共有されていたが、実施例1のレイアウトだとセル内に2本のVssラインを設ける。
【0053】
次に、実施例1の半導体装置の製造方法について説明する。
【0054】
図6に示すように、酸化シリコン(SiO2)層2の上にシリコン(Si)層3が設けられたシリコンオンインシュレータ(SOI)基板1を用意する。
【0055】
次に、図7に示すように、シリコン層3の上に窒化シリコン(Si3N4)などからなるキャップ膜4を化学気相成長(CVD)法により堆積させる。
【0056】
図8に示すように、キャップ膜4の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行い、パターンニングされたレジスト膜5a乃至5dを形成する。レジスト膜5a乃至5dは、後述するシリコンフィンのパターンにパターンニングされる。
【0057】
図9に示すように、レジスト膜5a乃至5dをマスクにシリコン層3をストッパーとして、反応性イオンエッチング(RIE)法により、キャップ膜4をエッチングする。このことにより、キャップ膜4が、後述するシリコンフィンのパターンにパターンニングされ、パターンニングされたキャップ膜4a乃至4dを形成する。
【0058】
図10に示すように、レジスト膜5a乃至5dを剥離し、キャップ膜4a乃至4dをマスクに酸化シリコン層2をストッパーとして、反応性イオンエッチング法により、シリコン層3をエッチングする。このことにより、シリコンからなるシリコンフィン3a乃至3dが形成される。シリコンフィン3aはトランジスタTr.3とTr.5の活性化領域になり、シリコンフィン3bはトランジスタTr.1の活性化領域になり、シリコンフィン3cはトランジスタTr.2の活性化領域になり、シリコンフィン3dはトランジスタTr.4とTr.6の活性化領域になるので、必要に応じてシリコンフィン3a乃至3dにドーピングを行う。そして、シリコンフィン3a乃至3dの露出する表面を酸化してゲート絶縁膜を形成する。
【0059】
図11に示すように、酸化シリコン層2の上にポリシリコン(Poly−Si)からなる導電膜6をCVD法により堆積させる。導電膜6は、シリコンフィン3a乃至3dの側面に接するように、シリコンフィン3a乃至3dの周囲に堆積する。シリコンフィン3a乃至3dとキャップ膜4a乃至4dを導電膜6で埋め込む。
【0060】
図12に示すように、キャップ膜4a乃至4dをストッパーとして、ケミカルメカニカルポリッシング(CMP)法により、導電膜6をポリッシングする。
【0061】
図13に示すように、導電膜6とキャップ膜4a乃至4dの上にレジスト膜7を形成し、ホトリソグラフィ法によりレジスト膜7のパターンニングを行う。レジスト膜7は、後述するゲート電極のパターンと、シリコンフィン上のコンタクトホールのパターンにパターンニングされる。ゲート電極のパターンは、キャップ膜4a乃至4dを跨ぐようにキャップ膜4a乃至4dの両側に設けられ、このことにより、シリコンフィン3a乃至3dの両側それぞれにダブルゲート型のゲート電極を設けることができる。
【0062】
図14に示すように、レジスト膜7をマスクに、キャップ膜4a乃至4dと酸化シリコン層2をストッパーとして、反応性イオンエッチング法により、導電膜6をエッチングする。このことにより、ポリシリコンからなるゲート電極6a乃至6jが形成される。そして、SRAMセル内のトランジスタTr.1乃至Tr.6は、ゲート電極の作製工程まではすべてバックゲート(backgate)フィン(Fin)FETとして配置されている。全てのトランジスタTr.1乃至Tr.6のそれぞれのゲート電極G1とG2とは導通していない。
【0063】
このようにゲート電極の作製工程までは全てのトランジスタTr.1乃至Tr.6は同じバックゲートフィンFETであるので、形状が等しく、ゲート電極やフィンを形成するためのリソグラフィ工程に対して十分なマージンを生むことが可能となる。もし形状がまちまちだったり、型の異なるフィンFETが2種類以上存在したりすると製造工程が複雑になり、また、製造において制御パラメーターも増えて半導体装置の歩留まりの向上が難しくなる。
【0064】
図15に示すように、レジスト膜7をマスクに、シリコンフィン3a乃至3dと酸化シリコン層2をストッパーとして、反応性イオンエッチング法により、キャップ膜4a乃至4dをエッチングする。このことにより、将来コンタクトホールとなる領域内でキャップ材が除去されるのでシリコンが露出する。
【0065】
図16に示すように、レジスト膜7を剥離する。
【0066】
図17に示すように、層間絶縁膜となる酸化シリコン膜9を酸化シリコン層2とゲート電極6a乃至6jとキャップ膜4a乃至4dの上にCVD法により堆積する。酸化シリコン膜9の表面はCMP法を用いて、平坦にする。
【0067】
図18に示すように、酸化シリコン膜9の上にレジスト膜10を形成し、ホトリソグラフィ法によりレジスト膜10のパターンニングを行う。レジスト膜10は、後述するコンタクトホール8a乃至8jと11a乃至11jのパターンにパターンニングされる。
【0068】
図19と図20に示すように、レジスト膜10とキャップ膜4a乃至4dをマスクに、シリコンフィン3a乃至3dとゲート電極6a乃至6jをストッパーとして、反応性イオンエッチング法により、酸化シリコン膜9のコンタクトホール8a乃至8jと11a乃至11jの領域をエッチングする。このことにより、コンタクトホール8a乃至8jと11a乃至11jが形成される。
【0069】
図21に示すように、コンタクトプラグとなる導電膜をCVD法により堆積し、コンタクトホール8a乃至8jと11a乃至11j内に導電膜を埋め込む。コンタクトホール8a乃至8jと11a乃至11jの外側に堆積した導電膜は、CMP法で、酸化シリコン膜9をストッパーとしてポリッシングされる。このことにより、コンタクトプラグ8a乃至8jと12a乃至12jが形成される。
【0070】
図22と図23に示すように、酸化シリコン膜9の上にスパッタリング法等によりM1配線となる導電膜を成膜する。導電膜の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、後述するM1配線13a乃至13nのパターンにパターンニングされる。レジスト膜をマスクに、酸化シリコン膜9をストッパーとして、反応性イオンエッチング法により、導電膜をエッチングする。このことにより、M1配線13a乃至13nが形成される。そして、通常の(狭義の)ダブルゲート(double gate)MOSFETとして使うトランジスタTr.1乃至Tr.4はM1金属配線13a、13mでトップゲート(top gate)である第1ゲート電極G1とバックゲート(back gate)である第2ゲート電極G2の両方の電極を結線して同じ電圧を印加して使用することができる。バックゲート(backgate)型MOSFETとして使用するトランジスタTr.5とTr.6は、別々のM1配線によってゲート電極G1が電源電圧Vss1、Vss2に結線され、ゲート電極G2が閾値制御ラインVtCに結線されることになる。このようにして、一つのSRAMセル内で、バックゲート型フィンFETと通常のダブルゲートフィンFETとを作り分けることを可能にしている。すなわち、まず、全部のトランジスタTr.1乃至Tr.6をバックゲート型フィンFETとして形成し、必要に応じて、M1配線によってゲート電極G1とG2を結線してダブルゲートフィンFETを構成することができる。一つのSRAMセルにおいて、バックゲート型フィンFETとダブルゲートフィンFETとが混載されている。
【0071】
図24に示すように、層間絶縁膜となる酸化シリコン膜14を酸化シリコン層9とM1配線13a乃至13nの上にCVD法により堆積する。酸化シリコン膜14の表面はCMP法を用いて、平坦にする。
【0072】
図25に示すように、酸化シリコン膜14の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、ヴィア1ホール15aのパターンにパターンニングされる。レジスト膜をマスクに、M1配線13a乃至13nをストッパーとして、反応性イオンエッチング法により、酸化シリコン膜14のヴィア1プラグ16a乃至16jの領域をエッチングする。このことにより、ヴィア1ホール15aが形成される。
【0073】
図26に示すように、ヴィア1プラグ16a乃至16jとなる導電膜をCVD法により堆積し、ヴィア1ホール15a内に導電膜を埋め込む。ヴィア1ホール15aの外側に堆積した導電膜は、CMP法で、酸化シリコン膜14をストッパーとしてポリッシングされる。このことにより、ヴィア1プラグ16a乃至16jが形成される。
【0074】
図27と図28に示すように、酸化シリコン膜14の上にスパッタリング法によりワードラインWLとM2配線となる導電膜を成膜する。導電膜の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、ワードラインWLとM2配線17b乃至17g、17i、17jのパターンにパターンニングされる。レジスト膜をマスクに、酸化シリコン膜14をストッパーとして、反応性イオンエッチング法により、導電膜をエッチングする。このことにより、ワードラインWLとM2配線17b乃至17g、17i、17jが形成される。
【0075】
図29に示すように、層間絶縁膜となる酸化シリコン膜18を酸化シリコン層14とワードラインWLとM2配線17b乃至17g、17i、17jの上にCVD法により堆積する。酸化シリコン膜18の表面はCMP法を用いて、平坦にする。酸化シリコン膜18の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、ヴィア2プラグ19a乃至19hのパターンにパターンニングされる。レジスト膜をマスクに、ワードラインWLとM2配線17b乃至17g、17i、17jをストッパーとして、反応性イオンエッチング法により、酸化シリコン膜18のヴィア2プラグ19a乃至19hの領域をエッチングする。このことにより、ヴィア2ホールが形成される。ヴィア2プラグ19a乃至19hとなる導電膜をCVD法により堆積し、ヴィア2ホール内に導電膜を埋め込む。ヴィア2ホールの外側に堆積した導電膜は、CMP法で、酸化シリコン膜18をストッパーとしてポリッシングされる。このことにより、ヴィア2プラグ19a乃至19hが形成される。
【0076】
図30に示すように、酸化シリコン膜18の上にスパッタリング法により閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddとなる導電膜を成膜する。導電膜の上にレジスト膜を形成し、ホトリソグラフィ法によりレジスト膜のパターンニングを行う。レジスト膜は、閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddのパターンにパターンニングされる。レジスト膜をマスクに、酸化シリコン膜18をストッパーとして、反応性イオンエッチング法により、導電膜をエッチングする。このことにより、閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddが形成される。そして、閾値制御ラインVtCはワードラインWLと垂直に形成され、閾値制御ラインVtCは隣接するSRAMセルと共有することで従来型に比較して付加された部分の面積を最小化できる。
【0077】
図4と図5に示すように、パッシベーション膜20となる酸化シリコン膜や窒化シリコン膜を酸化シリコン層18と閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddの上にCVD法により堆積する。以上で、実施例1の半導体装置の製造方法が完成する。
【0078】
以上述べてきた配線方法はエッチングによるものであったが、もちろん層間絶縁膜に先に溝を掘り、そこに金属を堆積した後CMPを行って平坦化して金属配線部を形成するダマシーン法も適用できることはいうまでもない。
【実施例2】
【0079】
実施例2に係る半導体装置は、図31に示すような、SRAMセルを有している。SRAMセルは、実施例1の図1に示すSRAMセルと同様の6個のトランジスタTr.1乃至Tr.6を有している。ただし、トランジスタTr.3乃至Tr.6のゲート電極G2の接続先が、実施例2と実施例1とでは異なっている。実施例2においては、トランジスタTr.3のゲート電極G2は閾値制御ラインVtCに接続する。トランジスタTr.4のゲート電極G2も閾値制御ラインVtCに接続する。トランジスタTr.5のゲート電極G2は、トランジスタTr.5のゲート電極G1とともにワードラインWLに接続する。トランジスタTr.6のゲート電極G2は、トランジスタTr.6のゲート電極G1とともにワードラインWLに接続する。
【0080】
実施例2でも、フィンFETを用いてSRAMセルを構成する方法として、図31に示すようにバックゲート型、いわゆるダブルゲートのセパレートゲート型のフィンFET(Tr.3、Tr.4)を用いることを提案する。図31では、ドライバトランジスタのバックゲートであるトランジスタTr.3のゲート電極G2とTr.4のゲート電極G2には閾値制御ラインVtCを接続する。ドライバトランジスタのトップゲートであるトランジスタTr.3のゲート電極G1とTr.4のゲート電極G1にはそれぞれトランジスタTr.1のゲート電極G1、G2とトランジスタTr.2のゲート電極G1、G2が接続する。このように、トランジスタTr.3のゲート電極G1とG2では異なる電位が印加される。トランジスタTr.4のゲート電極G1とG2でも異なる電位が印加される。
【0081】
図32に示すように、閾値制御ラインVtCに印加する信号電圧はSRAMセルのライトイネーブル信号WRに同期して変化する。閾値制御ラインVtCにトランジスタTr.3とTr.4の第2ゲート電極G2は接続しているので、トランジスタTr.3とTr.4の第2ゲート電極G2の電位はSRAMセルのライトイネーブル信号WRに同期して変化し、トランジスタTr.3とTr.4の閾値電圧が、ライトイネーブル信号WRに同期して低くなる。
【0082】
ライトイネーブル信号WRに同期して、閾値制御ラインVtCに印加する信号電圧を変更することで、書き込み時と保持時のトランジスタTr.3とTr.4のデバイス特性を変化させることが可能となる。
【0083】
トランジスタTr.3とTr.4にバックゲート型MOSFETを使用することで、SRAMセルの書き込み時には、低閾値電圧(low-Vt)モードとして、閾値制御ラインVtCに電源電位Vddの2分の1程度の電位が印加され、トランジスタTr.3とTr.4のゲート電極G2に電源電位Vddの2分の1程度の電位を印加してトランジスタTr.3とTr.4のゲート電極G1に関する閾値電圧を小さくできトランジスタTr.3とTr.4に大電流を流すことが可能となる。さらに、SRAMセルの書き込み時に、低閾値電圧(low-Vt)モードとして、閾値制御ラインVtCにさらに大きい電源電位Vdd程度が印加され、トランジスタTr.3とTr.4のゲート電極G2に電源電位Vdd程度の電位を印加して、ゲート電極G1側とG2側の両側にチャネルが発生する両側面チャネルを実現することでトランジスタTr.3とTr.4にさらに大きな大電流を流すことが可能となる。一方、SRAMセルのデータ保持時には、高閾値電圧(high-Vt)モードとして、閾値制御ラインVtCに接地の電源電位Vss1、Vss2程度の電位が印加され、トランジスタTr.3とTr.4のゲート電極G1に関する閾値電圧を大きくしてリーク電流を低減し、SNMを改善することが可能となる。
【0084】
なお、低閾値電圧(low-Vt)モードにおける、閾値制御ラインVtCの電位としては、ワードラインWLにかかる電圧よりも大きくhigh側にする必要がある。このことにより、ドライバトランジスタDriver Tr.であるトランジスタTr.3とTr.4の閾値電圧を低下させることが出来て、トランスファトランジスタTransfer Tr.のトランジスタTr.5とTr.6の電流駆動力よりも増大させることが可能となる。
【0085】
このように、トランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比を時系列で変化させることが出来る。そして、SNMを増大させることができる。特に、図2に示すように、ドライバトランジスタDriver Tr.のトランジスタTr.3で電流を稼ぐとSRAMセルを構成するフリップフロップF/Fを構成する第1インバータ(Inverter)の入力電圧Vin1と出力電圧Vout1の入出力特性31において、急峻に垂直になるためバタフライカーブの右下のループ34の下側の曲線34がより下に凸になりマージンをより得る方向になるのでSNMを増大させることが出来る。ドライバトランジスタDriver Tr.のトランジスタTr.4で電流を稼ぐとフリップフロップF/Fを構成する第2インバータの入力電圧Vin2と出力電圧Vout2の入出力特性32において、出力電圧Vout2が急峻に降下するようになるためバタフライカーブ(butterfly curve)の左上のループ(loop)33の下側の曲線32がより下に凸になりよりマージンを得る方向になるのでSNMを増大させることが出来る。
【0086】
なお、閾値制御ラインVtCに信号電圧を印加するタイミングは、実施例1と同様に、メモリーの書き込み、読み出しのタイミングに先んじて電圧印加されて、トランジスタTr.3とTr.4の閾値電圧Vtが書き込み・読み出し時よりも早い時刻に設定されている。
【0087】
図33と図34に示すように、図31の実施例2に係る半導体装置は、酸化シリコン層2の上にシリコン(Si)フィン3a乃至3dが設けられている。シリコンフィン3a乃至3dに関しては実施例1と同じでよい。シリコンフィン3aはドライバトランジスタDriverTr.1であるトランジスタTr.3の活性領域と、トランスファトランジスタTransferTr.2であるトランジスタTr.5の活性領域になる。シリコンフィン3bはロードトランジスタLoadTr.1であるトランジスタTr.1の活性領域になる。シリコンフィン3cはロードトランジスタLoadTr.2であるトランジスタTr.2の活性領域になる。シリコンフィン3dはドライバトランジスタDriverTr.2であるトランジスタTr.4の活性領域と、トランスファトランジスタTransferTr.1であるトランジスタTr.6の活性領域になる。
【0088】
シリコンフィン3a乃至3dの上には、キャップ層4a乃至4dがそれぞれ設けられている。キャップ層4a乃至4dも実施例1と同じでよい。
【0089】
ゲート電極6a乃至6jは酸化シリコン層2の上に設けられている。ゲート電極6aと6fは実施例1と形状が異なり、閾値制御ラインVtCの下方にまで設けられている。他のゲート電極6b乃至6e、6g乃至6jは実施例1と同じでよい。
【0090】
M1配線13a乃至13nが、層間絶縁膜9、コンタクトプラグ8a乃至8jとコンタクトプラグ12a乃至12jの上に設けられている。M1配線13aは、ゲート電極6bと6cを接続している。このことにより、トランジスタTr.3のゲート電極G1とトランジスタTr.1のゲート電極G1とG2とが接続される。M1配線13mは、ゲート電極6gと6hを接続している。このことにより、トランジスタTr.2のゲート電極G1とG2とトランジスタTr.4のゲート電極G1とが接続される。M1配線13bは、ゲート電極6dと6eを接続している。このことにより、トランジスタTr.6のゲート電極G1とG2とが接続される。M1配線13kは、ゲート電極6iと6jを接続している。このことにより、トランジスタTr.5のゲート電極G1とG2とが接続される。一方、M1配線によって、ゲート電極6aと6bを接続してはいない。このことにより、トランジスタTr.3のゲート電極G1とG2は接続されず、トランジスタTr.3はセパレート型ダブルゲートFETである。同様に、ゲート電極6gと6fを接続してはいないことにより、トランジスタTr.4のゲート電極G1とG2は接続されず、トランジスタTr.4はセパレート型ダブルゲートFETである。
【0091】
ワードラインWLとM2配線17b乃至17g、17i、17jが、層間絶縁膜14とヴィア1プラグ16a乃至16jの上に設けられている。ワードラインWLは、ヴィア1プラグ16a、M1配線13bとコンタクトプラグ12d、12eを介して、ゲート電極6d、6eと接続している。このことにより、トランジスタTr.6のゲート電極G1とG2はワードラインWLに接続している。また、ワードラインWLは、ヴィア1プラグ16h、M1配線13kとコンタクトプラグ12i、12jを介して、ゲート電極6i、6jと接続している。このことにより、トランジスタTr.5のゲート電極G1、G2はワードラインWLに接続している。
【0092】
閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vddが、層間絶縁膜18とヴィア2プラグ19a乃至19hの上に設けられている。閾値制御ラインVtCは、ヴィア2プラグ19a、M2配線17e、ヴィア1プラグ16e、M1配線13cとコンタクトプラグ12aを介して、ゲート電極6aと接続している。このことにより、トランジスタTr.3のゲート電極G2は閾値制御ラインVtCに接続している。また、閾値制御ラインVtCは、ヴィア2プラグ19h、M2配線17f、ヴィア1プラグ16f、M1配線13iとコンタクトプラグ12fを介して、ゲート電極6fと接続している。このことにより、トランジスタTr.4のゲート電極G2は閾値制御ラインVtCに接続している。
【0093】
SRAMセルにおいては、全てのトランジスタTr.1乃至Tr.6が、第1ゲート電極G1と第2ゲート電極G2を持つ。トランジスタTr.1、Tr.2、Tr.5、Tr.6は、M1金属配線で第1ゲート電極G1と第2ゲート電極G2とが接続されている。トランジスタTr.3とTr.4は、第1ゲート電極G1と第2ゲート電極G2とが異なる電位を与えられるように配線されている。SRAMセルにおいては、バックゲート型、いわゆるセパレートゲート型トランジスタTr.3とTr.4とそうでないダブルゲートトランジスタTr.1、Tr.2、Tr.5、Tr.6が混載されている。また、ゲート電極G1、G2の作製工程までは同じ形状のダブルゲート型のフィントランジスタでSRAM セルを構成することが出来る。これによって、複数のフィントランジスタの複数で同一形状のゲート電極と複数で同一形状のフィンを形成するだけであるので、リソグラフィ工程に対して十分なマージンを生むことが可能となる。もしゲート電極とフィンの形状がまちまちだったり、フィンFETが2種類以上存在したりすると工程的に複雑になり、また製造において制御パラメーターも増えてマージンが小さくなり、製造が難しくなる。
【0094】
SRAMセルにおいては、第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCが、ワードラインWLと直交するように配置されている。閾値制御ラインVtCが、ワードラインWLと交差することで、従来型のレイアウトを踏襲しながら実施例1と同様にSRAMセルを構成できる。ワードラインWLと平行に閾値制御ラインVtCラインを配置すると金属配線の層を増やすか、ワードラインWLを曲げて作らなければならなくなり、半導体装置の歩留まりの点で不利になる。
【0095】
SRAMセルにおいては、トランジスタTr.3とTr.4の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが隣接するセルと共有される。即ち、半導体装置は、互いに隣接する複数のSRAMセルを有する。あるSRAMセルのトランジスタTr.3の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインが、隣接するSRAMセルのトランジスタTr.4の第2ゲート電極G2に印加する電位を与える閾値制御ラインVtCラインセルと共有される。閾値制御ラインVtCラインを隣りのSRAMセルと共有することで面積の最小化を計れる。従来型ではVssラインが共有されていたが、実施例1のレイアウトだとセル内に2本のVssラインを設ける。
【0096】
次に、実施例2の半導体装置の製造方法について説明する。実施例2の半導体装置の製造方法は、実施例1の半導体装置の製造方法と基本的に同じである。異なる点は、シリコンフィン6a乃至6jのパターンを形成するためのマスクの形状が異なることである。他にも、コンタクトプラグ12a乃至12jのパターンを形成するためのコンタクトレイヤのマスク、M1配線13a乃至13nのパターンを形成するためのM1レイヤのマスク、ヴィア1プラグ16a乃至16jのパターンを形成するためのヴィアvia1レイヤのマスク、ワードラインWLとM2配線17b乃至17g、17i、17jのパターンを形成するためのM2レイヤのマスク、ヴィア2プラグ19a乃至19hのパターンを形成するためのヴィアvia2レイヤのマスクの形状が実施例1と実施例2とでは異なっている。
【0097】
具体的には、図35に示すように、実施例2のコンタクトホール11a乃至11j形成後の半導体装置と、図19の実施例1のコンタクトホール11a乃至11j形成後の半導体装置を比較してみる。シリコンフィン6a、6fのパターンとコンタクトホール11a、11fのパターンの形状が、実施例1と実施例2とでは異なっている。
【0098】
また、図36に示すように、実施例2のM1配線13a乃至13n形成後の半導体装置と、図22の実施例1のM1配線13a乃至13n形成後の半導体装置を比較してみる。M1配線13aについて、実施例2ではゲート電極6aと6bとを接続しないが、実施例1ではゲート電極6aと6bとを接続している。このことにより、実施例2では、トランジスタTr.3のゲート電極G1とG2とが接続されない。
【0099】
M1配線13mについて、実施例2ではゲート電極6gと6fとを接続しないが、実施例1ではゲート電極6gと6fとを接続している。このことにより、実施例2では、トランジスタTr.4のゲート電極G1とG2とが接続されない。
【0100】
一方、M1配線13kについて、実施例2ではゲート電極6iと6jとを接続するが、実施例1ではゲート電極6iと6jとを接続していない。このことにより、実施例2では、トランジスタTr.5のゲート電極G1とG2とが接続される。
【0101】
M1配線13bについて、実施例2ではゲート電極6dと6eとを接続するが、実施例1ではゲート電極6dと6eとを接続していない。このことにより、実施例2では、トランジスタTr.6のゲート電極G1とG2とが接続される。
【0102】
また、図37に示すように、実施例2のワードラインWLとM2配線17b乃至17g、17i、17j形成後の半導体装置と、図27の実施例1のワードラインWLとM2配線17b乃至17g、17i、17j形成後の半導体装置を比較してみる。ワードラインWLについて、実施例2ではヴィア1プラグ16hとM1配線13kを介して、ゲート電極6iと6jに接続しているが、実施例1ではワードラインWLについて、ゲート電極6iには接続しているがゲート電極6jには接続していない。このことにより、実施例2では、トランジスタTr.5のゲート電極G1、G2はワードラインWLに接続される。また、ワードラインWLについて、実施例2ではヴィア1プラグ16aとM1配線13bを介して、ゲート電極6dと6eに接続しているが、実施例1ではワードラインWLについて、ゲート電極6dには接続しているがゲート電極6eには接続していない。このことにより、実施例2では、トランジスタTr.6のゲート電極G1、G2はワードラインWLに接続される。
【0103】
また、図33に示すように、実施例2の閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vdd形成後の半導体装置と、図4の実施例1の閾値制御ラインVtC、ビットラインBLT、BLC、接地の電源電位Vss1、Vss2、電源電位Vdd形成後の半導体装置を比較してみる。閾値制御ラインVtCについて、実施例2ではヴィア2プラグ19aとM2配線17eとヴィア1プラグ16eとM1配線13cとコンタクトプラグ12aを介して、ゲート電極6aに接続しているが、実施例1では閾値制御ラインVtCについて、ヴィア2プラグ19aとM2配線17fとヴィア1プラグ16fとM1配線13iとコンタクトプラグ12jを介して、ゲート電極6jに接続している。また、閾値制御ラインVtCについて、実施例2ではヴィア2プラグ19hとM2配線17fとヴィア1プラグ16fとM1配線13iとコンタクトプラグ12fを介して、ゲート電極6fに接続しているが、実施例1では閾値制御ラインVtCについて、ヴィア2プラグ19hとM2配線17eとヴィア1プラグ16eとM1配線13cとコンタクトプラグ12eを介して、ゲート電極6eに接続している。
【0104】
実施例1と同様に、ゲート電極の作製工程までは全てのトランジスタTr.1乃至Tr.6は同じバックゲートフィンFETであるので、形状が等しく、ゲート電極やフィンを形成するためのリソグラフィ工程に対して十分なマージンを生むことが可能となる。もし形状がまちまちだったり、型の異なるフィンFETが2種類以上存在したりすると製造工程が複雑になり、また、製造において制御パラメーターも増えて半導体装置の歩留まりの向上が難しくなる。
【0105】
そして、通常の(狭義の)ダブルゲート(double gate)MOSFETとして使うトランジスタTr.1、Tr.2、Tr.5、Tr.6はM1金属配線13a、13m、13k、13bでトップゲート(top gate)である第1ゲート電極G1とバックゲート(back gate)である第2ゲート電極G2の両方の電極を結線して同じ電圧を印加して使用することができる。バックゲート(backgate)型MOSFETとして使用するトランジスタTr.3とTr.4は、別々のM1配線によってゲート電極G1がシリコンフィン3b、3cに結線され、ゲート電極G2が閾値制御ラインVtCに結線されることになる。このようにして、一つのSRAMセル内で、バックゲート型フィンFETと通常のダブルゲートフィンFETとを作り分けることを可能にしている。すなわち、まず、全部のトランジスタTr.1乃至Tr.6をバックゲート型フィンFETとして形成し、必要に応じて、M1配線によってゲート電極G1とG2を結線してダブルゲートフィンFETを構成することができる。一つのSRAMセルにおいて、バックゲート型フィンFETとダブルゲートフィンFETとが混載されている。
【0106】
そして、閾値制御ラインVtCはワードラインWLと垂直に形成され、閾値制御ラインVtCは隣接するSRAMセルと共有することで従来型に比較して付加された部分の面積を最小化できる。実施例2のレイアウトは基本的には実施例1と同様に閾値制御ラインVtCがSRAMセルの最外周部に付け加わったものであり、隣接するSRAMセルと共有されている。また、ワードラインWLの配線部が直線だけで構成されるのでシンプルである。更に、やはり全てのトランジスタTr.1乃至Tr.6がbackgate型FinFETとして構成され、その必要のないトランジスタTr.1、Tr.2、Tr.5、Tr.6はM1配線でトップゲート(top gate)である
ゲート電極G1とバックゲート(back gate)であるゲート電極G2とを接続して狭義の意味のダブルゲート(double gate)フィン(Fin)FETとして構成されている。
【実施例3】
【0107】
実施例3に係る半導体装置は、図38に示すような、SRAMセルを有している。SRAMセルは、実施例2の図31に示すSRAMセルと同様の6個のトランジスタTr.1乃至Tr.6を有している。ただし、トランジスタTr.5とTr.6のゲート電極G2の接続先が、実施例3と実施例2とでは異なっている。実施例3においては、トランジスタTr.5とTr.6のゲート電極G2は接続されず、フローティングの状態にされる。
【0108】
実施例3でも、フィンFETを用いてSRAMセルを構成する方法として、図38に示すようにバックゲート型、いわゆるダブルゲートのセパレートゲート型のフィンFET(Tr.3、Tr.4)を用いることを提案する。図38では、ドライバトランジスタのバックゲートであるトランジスタTr.3のゲート電極G2とTr.4のゲート電極G2には閾値制御ラインVtCを接続する。ドライバトランジスタのトップゲートであるトランジスタTr.3のゲート電極G1とTr.4のゲート電極G1にはそれぞれトランジスタTr.1のゲート電極G1、G2とトランジスタTr.2のゲート電極G1、G2が接続する。このように、トランジスタTr.3のゲート電極G1とG2では異なる電位が印加される。トランジスタTr.4のゲート電極G1とG2でも異なる電位が印加される。
【0109】
そして、実施例3でも実施例2の図32に示すのと同じように、閾値制御ラインVtCに印加する信号電圧はSRAMセルのライトイネーブル信号WRに同期して変化する。ライトイネーブル信号WRに同期して、閾値制御ラインVtCに印加する信号電圧を変更することで、書き込み時と保持時のトランジスタTr.3とTr.4のデバイス特性を変化させることが可能となる。
【0110】
さらに、トランスファトランジスタTransfer Tr.のトランジスタTr.5とTr.6のゲート電極G2を、実施例2ではワードラインWLに接続していたが、実施例3ではトランジスタTr.5とTr.6のゲート電極G2をフローティングにしている。このことにより、トランスファトランジスタTransfer Tr.の電流駆動力を、実施例2のときに比べて実施例3では低下させることができる。そして、トランスファトランジスタTransfer Tr.の電流駆動力に対するドライバトランジスタDriver Tr.の電流駆動力の電流駆動力比β比を、実施例3では、実施例2より大きくすることができる。そして、SNMを増大させることができる。
【0111】
図39と図40に示すように、図38の実施例3に係る半導体装置は、酸化シリコン層2の上にシリコン(Si)フィン3a乃至3dが設けられている。シリコンフィン3a乃至3dとゲート電極6a乃至6jに関しては実施例2と同じでよい。ただ、ゲート電極6dを接続せずにフローティングにすればよい。あるいは、ゲート電極6dにコンタクトプラグ12dを接続させたとしてもゲート電極6dとコンタクトプラグ12dを他と接続せずにフローティングにすればよい。また、ゲート電極6iも接続せずにフローティングにする。あるいは、ゲート電極6iにコンタクトプラグ12iを接続させたとしてもゲート電極6iとコンタクトプラグ12iを他と接続せずにフローティングにすればよい。
【0112】
実施例1と実施例2と同様に、ゲート電極の作製工程までは全てのトランジスタTr.1乃至Tr.6は同じバックゲートフィンFETであるので、形状が等しく、ゲート電極やフィンを形成するためのリソグラフィ工程に対して十分なマージンを生むことが可能となる。
【0113】
実施例1乃至3は、本発明を実施するにあたっての具体化の例を示したものに過ぎず、実施例1乃至3によって本発明の技術的範囲が限定的に解釈されてはならないものである。例えば、SRAM セル中の全てのダブルゲート型トランジスタやバックゲート(backgate)型トランジスタはフィン(Fin)FETに限定されるものではなく、一部は平面型のダブルゲート(double gate)MOSFETでも構わない。ダブルゲートMOSFETの場合でも実施例1乃至3と同様なトランジスタ配置や回路を形成することで、基本となる回路動作は実現でき、SNMの大きなSRAM セルを実現することが可能となる。また、実施例1乃至3のSRAMセルのレイアウトはもちろんこれらに限定される訳ではなく、別のレイアウトを用いても構成できることは言うまでもない。このように、本発明は、その技術的思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。すなわち、本発明の特許請求の範囲を逸脱しない範囲で、変更・改良や一部転用などが可能であり、これらすべて本発明の請求範囲内に包含されるものである。
【図面の簡単な説明】
【0114】
【図1】本発明の一実施形態に係る半導体装置の回路図である。
【図2】本発明の一実施形態に係る半導体装置が有するインバータの入出力特性である。
【図3】本発明の一実施形態に係る半導体装置の信号線のタイミングチャートである。
【図4】本発明の一実施形態に係る半導体装置の上面図である。
【図5】図4のV−V方向の断面図である。
【図6】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その1)である。
【図7】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その2)である。
【図8】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その3)である。
【図9】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その4)である。
【図10】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その5)である。
【図11】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その6)である。
【図12】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その7)である。
【図13】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その8)である。
【図14】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その9)である。
【図15】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その10)である。
【図16】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その11)である。
【図17】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その12)である。
【図18】本発明の一実施形態に係る半導体装置の製造途中の図4のV−V方向の断面図(その13)である。
【図19】本発明の一実施形態に係る半導体装置の製造途中の上面図(その1)である。
【図20】本発明の一実施形態に係る半導体装置の製造途中の図19のXX−XX方向の断面図(その1)である。
【図21】本発明の一実施形態に係る半導体装置の製造途中の図19のXX−XX方向の断面図(その2)である。
【図22】本発明の一実施形態に係る半導体装置の製造途中の上面図(その2)である。
【図23】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その1)である。
【図24】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その2)である。
【図25】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その3)である。
【図26】本発明の一実施形態に係る半導体装置の製造途中の図22のXXIII−XXIII方向の断面図(その4)である。
【図27】本発明の一実施形態に係る半導体装置の製造途中の上面図(その3)である。
【図28】本発明の一実施形態に係る半導体装置の製造途中の図27のXXVIII−XXVIII方向の断面図(その1)である。
【図29】本発明の一実施形態に係る半導体装置の製造途中の図27のXXVIII−XXVIII方向の断面図(その2)である。
【図30】本発明の一実施形態に係る半導体装置の製造途中の図27のXXVIII−XXVIII方向の断面図(その3)である。
【図31】本発明の一実施形態に係る半導体装置の回路図である。
【図32】本発明の一実施形態に係る半導体装置の信号線のタイミングチャートである。
【図33】本発明の一実施形態に係る半導体装置の上面図である。
【図34】図33のXXXIV−XXXIV方向の断面図である。
【図35】本発明の一実施形態に係る半導体装置の製造途中の上面図(その1)である。
【図36】本発明の一実施形態に係る半導体装置の製造途中の上面図(その2)である。
【図37】本発明の一実施形態に係る半導体装置の製造途中の上面図(その3)である。
【図38】本発明の一実施形態に係る半導体装置の回路図である。
【図39】本発明の一実施形態に係る半導体装置の上面図である。
【図40】図39のXL−XL方向の断面図である。
【符号の説明】
【0115】
1…SOI基板
2…酸化シリコン層
3…半導体層(シリコン層)
3a乃至3d…活性化領域(半導体フィン、シリコンフィン)
4、4a乃至4d…キャップ膜
5a乃至5d…レジスト膜
6…導電膜(ポリシリコン膜)
6a乃至6j…ゲート電極
7…レジスト膜
8a乃至8j…コンタクトホール及びその領域
9…層間絶縁膜(酸化シリコン膜)
10…レジスト膜
11a乃至11j…コンタクトホール及びその領域
12a乃至12j…コンタクトプラグ
13a乃至13n…M1配線
14…層間絶縁膜
15a…ヴィア1ホール及びその領域
16a乃至16j…ヴィア1プラグ
17b乃至17g、17i、17j…M2配線
18…層間絶縁膜
19a乃至19h…ヴィア2プラグ
20…パッシベーション膜
31…第1インバータの伝達特性
32…第2インバータの伝達特性
33…左上のループ
34…右下のループ
【特許請求の範囲】
【請求項1】
複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるスタティックランダムアクセスメモリセルを有することを特徴とする半導体装置。
【請求項2】
前記第2ゲート電極の電位は前記スタティックランダムアクセスメモリセルのライトイネーブル信号に同期して変化し、前記ダブルゲートフィールドエフェクトトランジスタの閾値電圧が、ライトイネーブル信号に同期して低くなることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記ライトイネーブル信号に同期する前記第2ゲート電極の電位は、前記ライトイネーブル信号の立ち上がりの時刻より早い時刻から変化し、前記ライトイネーブル信号の立ち下がりの時刻より遅い時刻まで変化していることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記ダブルゲートフィールドエフェクトトランジスタが、前記スタティックランダムアクセスメモリセルのトランスファトランジスタであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
【請求項5】
前記ダブルゲートフィールドエフェクトトランジスタが、前記スタティックランダムアクセスメモリセルのドライバトランジスタであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
【請求項1】
複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるスタティックランダムアクセスメモリセルを有することを特徴とする半導体装置。
【請求項2】
前記第2ゲート電極の電位は前記スタティックランダムアクセスメモリセルのライトイネーブル信号に同期して変化し、前記ダブルゲートフィールドエフェクトトランジスタの閾値電圧が、ライトイネーブル信号に同期して低くなることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記ライトイネーブル信号に同期する前記第2ゲート電極の電位は、前記ライトイネーブル信号の立ち上がりの時刻より早い時刻から変化し、前記ライトイネーブル信号の立ち下がりの時刻より遅い時刻まで変化していることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記ダブルゲートフィールドエフェクトトランジスタが、前記スタティックランダムアクセスメモリセルのトランスファトランジスタであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
【請求項5】
前記ダブルゲートフィールドエフェクトトランジスタが、前記スタティックランダムアクセスメモリセルのドライバトランジスタであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【公開番号】特開2007−201107(P2007−201107A)
【公開日】平成19年8月9日(2007.8.9)
【国際特許分類】
【出願番号】特願2006−16882(P2006−16882)
【出願日】平成18年1月25日(2006.1.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成19年8月9日(2007.8.9)
【国際特許分類】
【出願日】平成18年1月25日(2006.1.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]