【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩ
Ｃの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化
を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジス
タを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電
位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック
信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力
することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給
する。

【特許請求の範囲】
【請求項１】
フリップフロップを有し、
前記フリップフロップは、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、出力端子と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記出力端子と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第１の配線は、第１のクロック信号を供給する機能を有し、
前記第２の配線は、第１の電位を供給する機能を有し、
前記第３の配線は、第２のクロック信号を供給する機能を有することを特徴とする半導体装置。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【図６２】

【図６３】

【図６４】

【図６５】

【図６６】

【図６７】

【図６８】

【図６９】

【図７０】

【図７１】

【図７２】

【図７３】

【図７４】

【図７５】

【図７６】

【図７７】

【図７８】

【図７９】

【図８０】

【図８１】

【図８２】

【図８３】

【図８４】

【図８５】

【図８６】

【図８７】

【図８８】

【図８９】

【図９０】

【図９１】

【図９２】

【図９３】

【図９４】

【図９５】

【図９６】

【図９７】

【図９８】

【図９９】

【図１００】

【図１０１】

【図１０２】

【図１０３】

【図１０４】

【図１０５】

【図１０６】

【図１０７】

【図１０８】

【図１０９】

【図１１０】

【図１１１】

【図１１２】

【図１１３】

【図１１４】

【図１１５】

【図１１６】

【図１１７】

【図１１８】

【図１１９】

【図１２０】

【図１２１】

【図１２２】

【公開番号】特開２０１３−７０３９２（Ｐ２０１３−７０３９２Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−２４４２０８（Ｐ２０１２−２４４２０８）
【出願日】平成２４年１１月６日（２０１２．１１．６）
【分割の表示】特願２０１１−２４１４３６（Ｐ２０１１−２４１４３６）の分割
【原出願日】平成１８年９月２９日（２００６．９．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】