回路板とその製造方法
【課題】製造工程を減らし、生産品の信頼性を高めることのできる回路基板およびその製造方法を提供する。
【解決手段】２つの金属層１０２の周縁を接合して、密封エリアを形成する。密封エリアを貫通する少なくとも１つのスルーホールを形成する。２つの絶縁層１１２を２つの金属層の上に形成する。２つの導電層１２２を２つの絶縁層の上に形成する。２つの絶縁層および２つの導電層を２つの金属層の上にラミネートして、互いに接合された２つの金属層を２つの絶縁層の中に埋め込み、且つ２つの絶縁層をスルーホール内に充填する。２つの金属層の密封エリアを分離して、それぞれ分離された２つの回路基板を形成する。このようにして、後続のパターン化プロセスおよび電気めっきプロセス等において、比較的薄い基材を操作することができる。また、この製造方法により、奇数層または偶数層の基板を製造することが可能である。
【解決手段】２つの金属層１０２の周縁を接合して、密封エリアを形成する。密封エリアを貫通する少なくとも１つのスルーホールを形成する。２つの絶縁層１１２を２つの金属層の上に形成する。２つの導電層１２２を２つの絶縁層の上に形成する。２つの絶縁層および２つの導電層を２つの金属層の上にラミネートして、互いに接合された２つの金属層を２つの絶縁層の中に埋め込み、且つ２つの絶縁層をスルーホール内に充填する。２つの金属層の密封エリアを分離して、それぞれ分離された２つの回路基板を形成する。このようにして、後続のパターン化プロセスおよび電気めっきプロセス等において、比較的薄い基材を操作することができる。また、この製造方法により、奇数層または偶数層の基板を製造することが可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板とその製造方法に関し、特に、コアレス（coreless）回路基板とその製造方法に関する。
【背景技術】
【０００２】
現在、半導体プロセスにおいて、チップ実装基板は、一般に使用される実装部材の１つである。チップ実装基板は、例えば、多層回路基板であり、主に、多層回路層と多層誘電層を交互に積み重ねることによって構成される。誘電層は、互いに隣り合う任意の２つの回路層の間に配置され、回路層は、誘電層を貫通するめっきスルーホール（Plating Through Hole, PTH）またはビア（via）によって互いに電気接続される。チップ実装基板は、配線が細密である、組立てが緊密である、性能が良い等の利点を有するため、既にチップ実装構造（chip package structure）の主流になっている。
【０００３】
一般的に、多層回路基板の回路構造は、多くが集積（build up）方式または積層（laminated）方式を採用して製造されるため、高い回路配線密度を有し、且つ配線間隔が縮小される。極薄の基板は硬度が足りないため、まず、一定の厚さを有する基板を支持キャリアとして提供して必要がある。続いて、順番に大量のゲルを塗布し、且つ多層回路層および回路層と交互に配列された多層誘電層を基板の相対する両側の表面に形成する。最後に、ゲルを取り除いて、ゲル上の回路層、誘電層および基板を分離させ、相互に分離した２つの多層回路基板を形成する。また、めっきスルーホールまたはビアを形成したい場合は、1層の誘電層を形成した後、まず盲孔を形成して、この誘電層の下方にある回路層を露出する。その後、電気めっきの方式により銅層を盲孔内およびこの誘電層の上で電気めっきして、もう１つの回路層およびめっきスルーホールまたはビアを形成する。
【０００４】
周知のように、一定の厚さを有する基板を銅ホイル層の支持キャリアとして提供する必要があり、且つ基板に金属材質を採用する場合は、それ自体の材料コストも比較的高いため、多層回路基板に必要な製造コストも高くなる。また、銅ホイル層と基板の間は、大量のゲルを使用して固定する必要があるため、ゲルを取り除くステップが比較的困難であり、且つプロセスの収率を上げることもできない。また、電気めっき方式によって形成される回路層は、銅厚の均等性が良くないため、必要とされる回路層の厚さが比較的薄い時に、薄化プロセス（例えば、エッチングプロセス）により回路層の厚さを減らす必要がある。このようにして、多層回路基板の製造工程が増えるだけでなく、多層回路基板のプロセスの収率も低下することになる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、製造工程を減らし、生産コストを下げるとともに、プロセスの収率を上げて、生産品の信頼性を高めることのできる回路基板およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明は、以下のステップを含む回路基板の製造方法を提出する。２つの金属層の周縁を接合して、密封エリアを形成する。密封エリアを貫通する少なくとも１つのスルーホールを形成する。２つの絶縁層を２つの金属層の上に形成するとともに、２つの導電層を２つの絶縁層の上に形成する。２つの絶縁層および２つの導電層を２つの金属層の上にラミネートして、互いに接合された２つの金属層を２つの絶縁層の中に埋め込み、且つ２つの絶縁層を２つのスルーホール内に充填する。２つの金属層の密封エリアを分離して、それぞれ分離された２つの回路基板を形成する。
【０００７】
本発明の実施形態中、上述した２つの金属層の周縁を接合する方法は、電気溶接、スポット溶接または接着剤による接合を含み、接着剤の材料は、シアノアクリレートまたはポリプロピレン樹脂を含む。
【０００８】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの絶縁層の一部および２つの導電層の一部を除去して、２つの金属層を露出する複数の盲孔を形成する。導電材料を盲孔の中および除去されなかった２つの導電層の上に形成する。２つの金属層の密封エリアを分離した後、導電材料、金属層および導電層をパターン化する。
【０００９】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの絶縁層の一部および２つの導電層の一部を除去して、２つの金属層を露出する複数の盲孔を形成する。２つの導電層を薄化する。２つの電気めっき種子層を薄化された２つの導電層の上および盲孔内に形成する。２つの金属層の密封エリアを分離した後、金属層の一部を露出する。パターン化フォトレジスト層を電気めっき種子層の上および露出された金属層の上にそれぞれ形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行う。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去する。
【００１０】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの導電層をパターン化して、２つのパターン化導電層を形成する。別の２つの絶縁層を２つのパターン化導電層の上に形成し、別の２つの導電層を別の２つの絶縁層の上に形成する。絶縁層および別の２つの導電層をラミネートし、且つ２つのパターン化導電層を絶縁層の中に埋め込む。２つの金属層の密封エリアを分離した後、絶縁層の一部、金属層の一部および別の導電層の一部を除去して、パターン化導電層を露出する複数の盲孔を形成する。導電材料を盲孔の中および除去されなかった金属層および別の導電層の上に形成する。導電材料、金属層および別の導電層をパターン化する。
【００１１】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの導電層をパターン化して、２つのパターン化導電層を形成する。別の２つの絶縁層を２つのパターン化導電層の上に形成し、別の２つの導電層を別の２つの絶縁層の上に形成する。絶縁層および別の２つの導電層をラミネートし、且つ２つのパターン化導電層を絶縁層の中に埋め込む。２つの金属層の密封エリアを分離した後、絶縁層の一部、金属層の一部および別の導電層の一部を除去して、パターン化導電層を露出する複数の盲孔を形成する。別の導電層および金属層を除去して、絶縁層を露出する。２つの電気めっき種子層を絶縁層の上および盲孔内に形成する。２つのパターン化フォトレジスト層を２つの電気めっき種子層の上に形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行う。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去する。
【００１２】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの絶縁層の一部および２つの導電層の一部を除去して、２つの金属層を露出する複数の第１盲孔を形成する。２つの導電層を除去して、２つの絶縁層を露出する。２つの電気めっき種子層を２つの絶縁層の上および第１盲孔内に形成する。２つのパターン化フォトレジスト層を電気めっき種子層の上に形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行う。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去して、２つの絶縁層の上に２つのパターン化導電層および複数の導電スルーホール構造を形成する。別の２つの絶縁層を２つのパターン化導電層の上に形成し、別の２つの導電層を別の２つの絶縁層の上に形成する。絶縁層および別の２つの導電層をラミネートし、且つ２つのパターン化導電層を絶縁層の中に埋め込む。２つの金属層の密封エリアを分離した後、絶縁層の一部、金属層および別の導電層を除去して、パターン化導電層を露出する複数の第２盲孔を形成する。別の２つの電気めっき種子層を別の２つの絶縁層の上、第１盲孔の一端および第２盲孔内に形成する。別の２つのパターン化フォトレジスト層を別の２つの電気めっき種子層の上に形成する。別の２つのパターン化フォトレジスト層をマスクとして、別の２つの電気めっき種子層に対して電気めっきを行う。別の２つのパターン化フォトレジスト層および別の２つの電気めっき種子層の別の２つのパターン化フォトレジスト層に覆われた部分を除去する。
【００１３】
本発明の実施形態中、上述した２つの金属層は、それぞれ第１銅ホイル層および第２銅ホイル層を含み、且つ各第２銅ホイル層の厚さは、実質的に各第１銅ホイル層の厚さよりも大きく、第２銅ホイル層は、互いに接合する。
【００１４】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの導電層をパターン化して、第１パターン化導電層および第２パターン化導電層を形成する。第１パターン化導電層から第２パターン化導電層に延伸した複数の第１スルーホールを形成する。２つの金属層の密封エリアを分離した後、第２銅ホイル層を除去する。第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成する。第１絶縁層および第１導電層をラミネートし、且つ第１パターン化導電層を絶縁層および第１絶縁層の中に埋め込む。絶縁層の一部、第１絶縁層、第１銅ホイル層の一部および第１導電層の一部を除去して、第１パターン化導電層を露出する複数の第１盲孔を形成する。電気めっき種子層を除去されなかった第１銅ホイル層の上と第１盲孔内および除去されなかった第１導電層の上と第１盲孔内にそれぞれ形成する。２つのパターン化フォトレジスト層を電気めっき種子層の上に形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行い、第１盲孔内に複数の導電盲孔構造を形成する。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去する。
【００１５】
本発明の実施形態中、上述した第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成するステップは、２つの金属層の密封エリアを分離した後に行う。
【００１６】
本発明の実施形態中、上述した第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成するステップは、２つの金属層の密封エリアを分離する前に行う。
【００１７】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成する時、第２絶縁層および第２パターン化導電層の上に形成し、第２導電層を第２絶縁層の上に形成する。
【００１８】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去した後、第１保護層を第１絶縁層の上に形成し、第２保護層を第２絶縁層の上に形成する。第１保護層および第２保護層は、導電盲孔構造を覆う。研磨プロセスを行って、第１保護層の一部および第２保護層の一部を導電盲孔構造が露出するまで除去する。残った第１保護層および第２保護層を除去する。
【００１９】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去した後、第１ソルダレジスト層を第１絶縁層の上に形成し、第２ソルダレジスト層を第２絶縁層の上に形成する。第１ソルダレジスト層は、複数の第１開口を有し、第２ソルダレジスト層は、複数の第２開口を有し、第１開口および第２開口は、導電盲孔構造の一部を露出する。
【００２０】
本発明は、パターン化された金属層と、パターン化された導電層と、絶縁層と、導電材料とを含む回路基板を提出する。絶縁層は、パターン化された金属層とパターン化された導電層の間に位置する。導電材料は、複数の盲孔の中に位置する。盲孔は、絶縁層を貫通し、導電材料は、パターン化された金属層およびパターン化された導電層に電気接続される。
【００２１】
本発明は、パターン化された金属層と、パターン化された導電層と、パターン化導電層と、２つの絶縁層と、導電材料とを含む回路基板を提出する。パターン化導電層は、パターン化された金属層とパターン化された導電層の間に位置する。絶縁層は、パターン化された金属層とパターン化導電層の間、およびパターン化された導電層とパターン化導電層の間にそれぞれ位置する。導電材料は、複数の盲孔の中に位置する。盲孔は、絶縁層を貫通し、導電材料は、パターン化された金属層とパターン化導電層の間、およびパターン化された導電層とパターン化導電層の間に電気接続される。
【発明の効果】
【００２２】
以上のように、本発明は、まず、２つの金属層の周囲を接合して、密封エリアを形成する。ダブルサイド絶縁層およびダブルサイド導電層のラミネートが完成してから、２つの金属層を分離する。したがって、周知の技術と比較すると、本発明の回路基板の製造方法は、金属基板を支持基板として採用する必要がなく、つまり、コアレス（coreless）回路基板構造であるため、回路基板の製造コストを有効に下げることができ、且つ回路基板の信頼性を高めるとともに、回路基板の製造時間を有効に短縮することができる。
【００２３】
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図６】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図７】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図８】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１９】発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【発明を実施するための形態】
【００２５】
図１〜図８は、本発明の実施形態に係る回路基板を製造する方法を示す断面図である。まず、図１および図２を同時に参照すると、本実施形態の回路基板の製造方法は、まず、２つの金属層１０２を提供する。金属層１０２は、例えば、銅ホイルまたはその他の金属ホイルであり、金属層１０２の周縁を接合して、密封エリア１０４を形成する。本実施形態において、金属層１０２の周縁を接合する方法は、電気溶接またはスポット溶接を含み、金属層１０２を一時的に共に接合することによって、後続のプロセスで使用される薬剤がこれらの金属層１０２の間に浸透することを防止する。もちろん、電気溶接またはスポット溶接を使用する以外に、シアノアクリレートまたはポリプロピレン樹脂を材料とする接着剤、またはその他のゲルを使用して、金属層１０２の周縁を一時的に共に接合してもよい。言及すべきこととして、ここで述べる金属層１０２は、コアレス（coreless）構造層とみなすことができる。
【００２６】
また、図２を再度参照すると、本実施形態において、金属層１０２の周縁を接合した後、密封エリア１０４を通過する少なくとも１つのスルーホールＨ（図２では２個のみ示す）をさらに形成してもよい。スルーホールＨを形成する方法は、レーザー除去または機械ドリルを含み、スルーホールＨの直径は、密封エリア１０４よりも小さいため、密封エリア１０４の密封性がスルーホールＨによって破壊されることはない。
【００２７】
次に、図３および図４を同時に参照すると、２つの絶縁層１１２をこれらの金属層１０２の上に形成し、２つの導電層１２２をこれらの絶縁層１１２の上に形成するとともに、絶縁層１１２および導電層１２２をラミネートして、且つ互いに接合された金属層１０２を絶縁層１１２の間に埋め込む。同時に、絶縁層１１２をラミネートする時、さらに密封エリア１０４のスルーホールＨ中に充填してもよい。絶縁層１１２のサイズは、金属層１０２のサイズよりも大きいため、金属層１０２が絶縁層１１２の中に完全に包被され、周囲の不純物または薬剤によって汚染されない。
【００２８】
そして、図５を参照すると、絶縁層１１２の一部および導電層１２２の一部を除去して、金属層１０２を露出する複数の盲孔Ｖを形成する。本実施形態において、盲孔Ｖを形成する方法は、レーザー除去を含み、導電層１２２の一部を除去する方法は、レーザーエッチングまたはフォトリソグラフィーエッチング等を含む。
【００２９】
その後、図６を参照すると、導電材料１２４を盲孔Ｖの中および除去されなかった導電層１２２の上に形成する。そのうち、導電材料１２４を形成する方法は、電気めっきを含み、導電材料１２４は、例えば、銅またはその他の金属である。ここで説明すべきこととして、金属層１０２が絶縁層１１２の中に完全に包被されることによって、周囲の不純物または薬剤により汚染されないため、電気めっきプロセスで導電材料１２４を盲孔Ｖの中および除去されなかった導電層１２２の上に形成する時、絶縁層１１２の中に埋め込まれた金属層１０２の本来のサイズと厚さに影響を及ぼさない。
【００３０】
次に、図６および図７を同時に参照すると、これらの金属層１０２の密封エリア１０４を分離して、それぞれ分離された２つの回路基板１００ａ’を形成する。本実施形態は、分離機械またはその他の工具を利用して、スルーホールＨを基準点とすることにより、金属層１０２を包被している密封エリア１０４の領域を除去し、金属層１０２を完全に分離することができる。もちろん、金属層１０２の分離は、上述した方法に限定されない。
【００３１】
そして、図８を参照すると、導電材料１２４、金属層１０２および導電層１２２をパターン化して、必要とされる回路をそれぞれの回路基板１００ａ’の上に形成し、２つの回路基板１００ａを形成する。簡単に説明すると、本実施形態の各回路基板１００ａは、パターン化された金属層１０２と、パターン化された導電層１２２と、絶縁層１１２と、導電材料１２４とを含み、絶縁層１１２は、パターン化された金属層１０２とパターン化された導電層１２２の間に位置する。導電材料１２４は、複数の盲孔Ｖの中に位置する。これらの盲孔Ｖは、絶縁層１１２を貫通し、導電材料１２４は、パターン化された金属層１０２とパターン化された導電層１２２に電気接続される。ここまでで、コアレス回路基板１００ａの製造が完成する。
【００３２】
ここで説明すべきこととして、以下に述べる実施形態は、上述した実施形態の構成要素符号および一部の内容を援用するため、同一または類似する構成要素については同じ符号を用いて表示し、同じ技術内容の説明を省略する。省略した部分の説明については、上記の実施形態を参照できるため、以下の実施形態では繰り返し説明しない。
【００３３】
図１〜図５および図９〜図１３は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。本実施形態の回路基板１００ｂの製造方法は、回路基板１００ａの製造方法と類似するが、下記の点において異なる：図５のステップの後、つまり、絶縁層１１２の一部および導電層１２２の一部を除去して、金属層１０２を露出する複数の盲孔Ｖおよび導電層１２２を形成する。その後、図５および図９を同時に参照すると、導電層１２２を薄化して複数の導電層１２２’を形成するとともに、２つの電気めっき種子層１３２を導電層１２２’の上および盲孔Ｖ内に形成する。電気めっき種子層１３２は、導電層１２２’と盲孔Ｖの内壁および金属層１０２の一部を覆う。次に、図１０を参照すると、金属層１０２の密封エリア１０４を分離して、金属層１０２を露出する。続いて、図１１を参照すると、パターン化フォトレジスト層１３４を電気めっき種子層１３２の上および露出された金属層１０２の上にそれぞれ形成する。そして、図１２を参照すると、パターン化フォトレジスト層１３４をマスクとして、電気めっき種子層１３２および金属層１０２に対して電気めっきを行い、導電材料１２４’を形成する。最後に、図１３を参照すると、パターン化フォトレジスト層１３４、電気めっき種子層１３２のパターン化フォトレジスト層１３４に覆われた部分および金属層１０２のパターン化フォトレジスト層１３４に覆われた部分を除去して、絶縁層１１２の上表面１１２ａの一部および下表面１１２ｂの一部を露出し、第１パターン化導電材料層１２４ａ、第２パターン化導電材料層１２４ｂおよび導電盲孔構造１２４ｃを形成する。導電盲孔構造１２４ｃは、第１パターン化導電材料層１２４ａと第２パターン化導電材料層１２４ｂを電気接続する。ここまでで、回路基板１００ｂの製造が完成する。
【００３４】
上述した実施形態は、２層の回路基板１００ａ、１００ｂを形成するが、別の実施形態において、２層の回路基板１００ａ、１００ｂをコア層として用いて、４層、６層または６層以上の回路基板を順番に完成させることができる。その製造方法は、一般的な回路基板のプロセスであるため、ここでは繰り返し説明しない。また、奇数層の回路を製造するために、本発明は、回路基板の別の製造方法を提供する。
【００３５】
図１４〜図２２は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。まず、図１４および図１５を同時に参照すると、本実施形態の回路基板の製造方法は、まず、銅ホイルまたはその他の金属ホイルのような２つの金属層２０２を提供して、金属層２０２の周縁を接合し、密封エリア２０４を形成する。そのうち、金属層２０２の周縁を接合する方法は、電気溶接またはスポット溶接を含み、金属層２０２を一時的に共に接合することによって、後続のプロセスで使用される薬剤がこれらの金属層２０２の間に浸透することを防止する。もちろん、電気溶接またはスポット溶接を使用する以外に、シアノアクリレートまたはポリプロピレン樹脂を材料とする接着剤、またはその他のゲルを使用して、金属層２０２の周縁を一時的に共に接合してもよい。言及すべきこととして、ここで述べる金属層２０２は、コアレス構造層とみなすことができる。
【００３６】
図１５を再度参照すると、本実施形態において、金属層２０２の周縁を接合した後、さらに密封エリア２０４を貫通する少なくとも１つのスルーホールＨ（図１５では２個のみ示す）を形成してもよい。そのうち、これらのスルーホールＨを形成する方法は、レーザー除去または機械ドリルを含む。
【００３７】
次に、図１６〜図１８を参照すると、２つの絶縁層２１２を金属層２０２の上に形成し、２つの導電層２２２を絶縁層２１２の上に形成する。金属層２０２がまだ密封された状態で、導電層２２２を同時にパターン化して、２つのパターン化導電層２２２ａを形成する。そして、別の２つの絶縁層２３２をパターン化導電層２２２ａの上に形成するとともに、別の２つの導電層２４２を絶縁層２３２の上に形成する。図１６において、絶縁層２１２および導電層２２２をラミネートし、且つ互いに接合された金属層２０２を絶縁層２１２の中に埋め込む。また、図１８において、絶縁層２３２、２１２および導電層２４２をラミネートし、パターン化導電層２２２ａを絶縁層２３２、２１２の中に埋め込む。同時に、絶縁層２１２をラミネートする時、さらに密封エリア２０４のスルーホールＨ中に充填してもよい。絶縁層２１２のサイズは、金属層２０２のサイズよりも大きいため、金属層２０２が絶縁層２１２中に完全に包被され、周囲の不純物または薬剤によって汚染されない。
【００３８】
次に、図１９を参照すると、金属層２０２の密封エリア２０４を分離して、それぞれ分離された２つの回路基板２００ａ’を形成する。ここで、これらの回路基板２００ａ’は、それぞれ３層の回路を有する。本実施形態は、成型機械またはその他の工具を利用して、スルーホールＨ（図１８を参照）を基準点とし、金属層２０２を包被する密封エリア２０４の領域を除去することによって、金属層２０２を完全に分離することができる。もちろん、これらの金属層２０２の分離は、上述した方法に限定されない。
【００３９】
次に、図２０を参照すると、図２０では１つの回路基板２００ａ’のみを示す。絶縁層２１２、２３２の一部、金属層２０２の一部および導電層２４２の一部を除去して、パターン化導電層２２２ａを露出する複数の盲孔Ｖを形成する。そのうち、盲孔Ｖを形成する方法は、レーザー除去を含む。それから、図２１を参照すると、導電材料２４４を盲孔Ｖの中および除去されなかった金属層２０２と導電層２４２の上に形成する。そのうち、導電層２４４を形成する方法は、電気めっきを含み、導電材料２４４は、例えば、銅またはその他の金属である。最後に、図２２を参照すると、導電材料２４４、金属層２０２および導電層２４２をパターン化して、必要とされる回路をそれぞれの回路基板２００Ａ’の上に形成し、回路基板２００ａの製造が完成する。
【００４０】
簡単に説明すると、図２２に示すような３層の回路を有する回路基板２００ａ’は、パターン化された金属層２０２、パターン化された導電層２４２、パターン化導電層２２２ａ、２つの絶縁層２１２、２３２および導電材料２４４を含む。パターン化導電層２２２ａは、パターン化された金属層２０２とパターン化された導電層２４２の間に位置する。絶縁層２１２、２３２は、パターン化された金属層２０２とパターン化導電層２２２ａ間、およびパターン化された導電層２４２とパターン化導電層２２２ａ間にそれぞれ位置する。導電材料２４４は、絶縁層２１２、２３２を貫通する複数の盲孔Ｖの中に位置し、導電材料２４４は、パターン化された金属層２０２とパターン化導電層２２２ａ間、およびパターン化された導電層２４２とパターン化導電層２２２ａ間に電気接続される。
【００４１】
図１４〜図２０および図２３〜図２６は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。本実施形態の回路基板２００ｂの製造方法は、回路基板２００ａの製造方法と類似するが、下記の点において異なる：図２０のステップの後、つまり、絶縁層２１２、２３２の一部、金属層２０２の一部および導電層２４２の一部を除去して、パターン化導電層２２２ａを露出する盲孔Ｖを形成した後、図２３を参照すると、導電層２４２および金属層２０２を除去して、絶縁層２３２、２１２を露出するとともに、２つの電気めっき種子層２５２を絶縁層２１２、２３２の上および盲孔Ｖ内に形成する。次に、図２４を参照すると、２つのパターン化フォトレジスト層２５４を電気めっき種子層２５２の上に形成する。それから、図２５を参照すると、パターン化フォトレジスト層２５４をマスクとして、電気めっき種子層２５２に対して電気めっきを行い、導電材料２２４’を形成する。最後に、図２Ｋ−１を参照すると、パターン化フォトレジスト層２５４および電気めっき種子層２５２のパターン化フォトレジスト層２５４に覆われた部分を除去して、絶縁層２３２の上表面２３２ａの一部および絶縁層２１２の下表面２１２ｂの一部を露出し、第１パターン化導電材料層２４４ａ、第２パターン化導電材料層２４４ｂおよび複数の導電盲孔構造２４４ｃを形成する。これらの導電盲孔構造２４４ｃは、第１パターン化導電材料層２４４ａとパターン化導電層２２２ａ、およびパターン化導電層２２２ａと第２パターン化導電材料層２４４ｂを電気接続する。ここまでで、回路基板２００ｂの製造が完成する。
【００４２】
図１４〜図１６および図２７〜図３６は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。本実施形態の回路基板２００ｃの製造方法は、回路基板２００ａの製造方法と類似するが、下記の点において異なる：図１６のステップの後、つまり、絶縁層２１２および導電層２２２を金属層２０２の上にラミネートした後、図２７を参照すると、絶縁層２１２の一部および導電層２２２の一部を除去して、金属層２０２を露出する複数の第１盲孔Ｖ１を形成する。次に、図２８を参照すると、導電層２２２を除去して、絶縁層２１２を露出するとともに、２つの電気めっき種子層２５２を絶縁層２１２の上および第１盲孔Ｖ１内に形成する。続いて、図２９を参照すると、２つのパターン化フォトレジスト層２５４を電気めっき種子層２５２の上に形成する。そして、図３０を参照すると、パターン化フォトレジスト層２５４をマスクとして、電気めっき種子層２５２に対して電気めっきを行い、導電材料２４６を形成する。続いて、図３１を参照すると、パターン化フォトレジスト層２５４および電気めっき種子層２５２のパターン化フォトレジスト層２５４に覆われた部分を除去して、絶縁層２５２の上に２つのパターン化導電材料層２４６ａおよび複数の導電スルーホール構造２４６ｂを形成する。
【００４３】
次に、図３２を参照すると、別の２つの絶縁層をパターン化導電層２４６ａの上に形成するとともに、別の２つの導電層２４８を絶縁層２３４の上に形成する。そして、絶縁層２３４および導電層２４８をラミネートし、且つパターン化導電層２４６ａを絶縁層２１２、２３４の中に埋め込む。続いて、図３３を参照すると、金属層２０２の密封エリア２０４を分離して、それぞれ分離された２つの回路基板２００ｃ’を形成する。ここで説明すべきこととして、図３３では、そのうち１つの回路基板２００ｃ’のみを示している。次に、図３３を再度参照すると、絶縁層２３４の一部、金属層２０２および導電層２４８を除去して、パターン化導電層２４６ａを露出する複数の第２盲孔Ｖ２を形成する。そして、図３４を参照すると、別の２つの電気めっき種子層２５６を絶縁層２１２、２３４の上、第１盲孔Ｖ１の一端および第２盲孔Ｖ２内に形成する。それから、図３５を参照すると、別の２つのパターン化フォトレジスト層２５８を電気めっき種子層２５６の上に形成するとともに、パターン化フォトレジスト層２５８をマスクとして、電気めっき種子層２５６に対して電気めっきを行い、導電材料２４９を形成する。最後に、図３６を参照すると、パターン化フォトレジスト層２５８および電気めっき種子層２５６のパターン化フォトレジスト層２５８に覆われた部分を除去して、絶縁層２１２、２３４の上に２つのパターン化導電材料層２４９ａおよび複数の導電スルーホール構造２４９ｂを形成する。ここで、導電スルーホール構造２４６ｂ、２４９ｂは、パターン化導電層２４６ａとパターン化導電材料層２４９ａを電気接続する。ここまでで、３層の回路を有する回路基板２００ｃの製造が完成する。
【００４４】
言及すべきこととして、上述した実施形態は、３層の回路の回路基板２００ａ、２００ｂ、２００ｃを形成するが、他の図示していない実施形態において、３層回路の回路基板２００ａ、２００ｂ、２００ｃをコア層として用いて、順番に５層、７層または７層以上の回路基板を完成することができる。その製造方法は、一般的な回路基板のプロセスであるため、本分野における技術者であれば、上述した実施形態の説明を参照し、実際の需要に基づいて、上述した構成要素を選用することにより、必要とされる技術効果を達成させることができるため、ここでは繰り返し説明しない。
【００４５】
上記の説明からわかるように、奇数層の回路または偶数層の回路に関わらず、上述した回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造方法を用いることによりいずれの回路も完成させることができるとともに、同じ製造時間内に２つの回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃを完成させることにより、多層回路基板の製造時間を速めることができ、且つ回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃが丸まる問題を防止することもできる。また、周知の技術と比較すると、本実施形態の回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造方法は、金属基板を支持基板として採用する必要がないコアレス回路基板構造であるため、回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造コストを有効に下げることができ、且つ回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの信頼性を高めるとともに、回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造時間を有効に短縮することができる。
【００４６】
言及すべきこととして、本発明は、金属層１０２、２０２の形態に限定されないため、ここで述べた金属層１０２、２０２は、具体的にそれぞれ単一の金属層の形態であるが、その他の実施形態において、金属層１０２、２０２は、多層の銅ホイルから成る金属層であってもよい。これは、本発明が採用できる技術方案に属し、本発明が保護しようとする範囲を離脱しない。
【００４７】
詳細に説明すると、図３７〜図５２は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。まず、図３７を参照すると、本実施形態の回路基板の製造方法は、まず、２つの金属層３１０’、３１０”を提供する。金属層３１０’は、第１銅ホイル層３１０ａ、第１銅ホイル層３１０ａの上に位置する第２銅ホイル層３１０ｂから成り、金属層３１０”は、第３銅ホイル層３１０ｃ、第３銅ホイル層３１０ｃの上に位置する第４銅ホイル層３１０ｄから成る。そのうち、第２銅ホイル層３１０ｂは、接着剤３２０の局部によって第４銅ホイル層３１０ｄの上に結合される。つまり、接着剤３２０は、第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄの間に位置し、且つ第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを局部的にのみ接着する。また、ここで述べる第１銅ホイル層３１０ａとその上にある第２銅ホイル層３１０ｂは、コアレス（coreless）構造層とみなすことができる。同様に、第３銅ホイル層３１０ｃとその上にある第４銅ホイル層３１０ｄもコアレス構造層とみなすことができる。
【００４８】
本実施形態において、第２銅ホイル層３１０ｂの厚さは、実質的に第１銅ホイル層３１０ａの厚さよりも大きい。第１銅ホイル層３１０ａの厚さは、例えば、３μｍであり、第２銅ホイル層３１０ｂの厚さは、例えば、１２μｍである。第１銅ホイル層３１０ａの厚さと第３銅ホイル層３１０ｃの厚さは、実質的に同じであり、つまり、第３銅ホイル層３１０ｃの厚さは、例えば、３μｍである。第２銅ホイル層３１０ｂの厚さと第４銅ホイル層３１０ｄの厚さは、実質的に同じであり、つまり、第４銅ホイル層３１０ｄの厚さは、例えば、１２μｍである。そのうち、本実施形態の第２銅ホイル層３１０ｂは、第１銅ホイル層３１０ａを支持するために用いることができ、同様に、第４銅ホイル層３１０ｄは、第３銅ホイル層３１０ｃを支持するために用いることができる。したがって、本実施形態は、周知の一般技術のように、金属基板を支持基板として使用する必要がないため、製造コストを有効に下げることができる。また、本実施形態の接着剤３２０は、例えば、シアノアクリレート（俗称、瞬間接着剤）またはポリプロピレン樹脂（ＰＰ）である。言及すべきこととして、本実施形態では、接着剤３２０を用いて第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを接合しているが、他の図示していない実施形態において、銅ホイルを溶接する方法により第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを接合してもよく、この場合の接着剤３２０は、溶解した銅ホイルである。ここで述べた接合方法もやはり本発明がカバーしようとする様態に属する。
【００４９】
次に、図３８を参照すると、第１銅ホイル層３１０ａから第３銅ホイル層３１０ｃに延伸する複数の第１スルーホール３３２を形成する。つまり、第１スルーホール３３２は、少なくとも、第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第４銅ホイル層３１０ｄおよび第３銅ホイル層３１０ｃを貫通する。本実施形態において、第１スルーホール３３２を形成する方法は、機械ドリルを含む。
【００５０】
続いて、図３９を参照すると、第１絶縁層３５０ａおよび第１絶縁層３５０ａの上に位置する第１導電層３４２を第１銅ホイル層３１０ａの上にラミネートし、同時に、第２絶縁層３５０ｂおよび第２絶縁層３５０ｂの上に位置する第２導電層３４４を第３銅ホイル層３１０ｃの上にラミネートする。本実施形態において、第１絶縁層３５０ａおよび第２絶縁層３５０ｂは、それぞれ第１銅ホイル層３１０ａおよび第３銅ホイル層３１０ｃと向かい合っており、ラミネートする時に、一部の第１絶縁層３５０ａおよび第２絶縁層３５０ｂを第１スルーホール３３２内に充填して、第１スルーホール３３２を満たす。また、第１導電層３４２および第２導電層３４４の材料は、例えば、銅である。
【００５１】
特に、本実施形態において、第１絶縁層３５０ａの厚さと第１導電層３４２の厚さを足した厚さは、第１銅ホイル層３１０ａの厚さと第２銅ホイル層３１０ｂの厚さを足した厚さよりも大きい。そのうち、第１絶縁層３５０ａの厚さは、例えば、４０μｍであり、第１導電層３４２の厚さは、例えば、１８μｍである。同様に、第２絶縁層３５０ｂの厚さと第２導電層３４４の厚さを足した厚さは、第３銅ホイル層３１０ｃの厚さと第４銅ホイル層３１０ｄの厚さを足した厚さよりも大きい。そのうち、第２絶縁層３５０ｂの厚さと第１絶縁層３５０ａの厚さは実質的に同じであり、例えば、４０μｍである。第２導電層３４４の厚さと第１導電層３４２の厚さは実質的に同じであり、例えば、１８μｍである。
【００５２】
次に、図４０を参照すると、第１導電層３４２から第２導電層３４４に延伸する複数の第２スルーホール３３４を形成する。第２スルーホール３３４は、少なくとも、第１導電層３４２、第１絶縁層３５０ａ、第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第４銅ホイル層３１０ｄおよび第３銅ホイル層３１０ｃ、第２絶縁層３５０ｂおよび第２導電層３４４を貫通する。また、第２スルーホール３３４は、後続の接着剤３２０を除去するステップ、つまり、第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを互いに結合しているエリアを除去するために用いることができる。一般的に、第１導電層３４２および第２導電層３４４の上には、通常、複数の金属パターンを有するが（図示せず）、金属パターンの目的は、プロセス中で定位と対位の基準点とすることができることである。つまり、第１導電層３４２と第２導電層３４４上の金属パターンは、第１銅ホイル層３１０ａおよび第３銅ホイル層３１０ｃの定位と対位の基準とすることができ、後続の第５銅ホイル層３１０ｅ（図４３を参照）の定位と対位の基準とすることもできる。
【００５３】
続いて、図４１を参照すると、第１導電層３４２および第２導電層３４４をパターン化して、第１回路層３４２ａおよび第２回路層３４４ａを形成する。そのうち、第１導電層３４２および第２導電層３４４をパターン化する方法は、フォトリソグラフィーエッチングプロセスを含む。特に、本実施形態の第１導電層３４２および第２導電層３４４は、ラミネートの方式によって第１絶縁層３５０ａの上と第２絶縁層３５０ｂの上にそれぞれラミネートされ、且つパターン化の方式によって第１回路層３４２ａおよび第２回路層３４４ａを形成する。したがって、周知の電気めっき方式を利用して形成する回路層と比較すると、本実施形態の第１回路層３４２ａおよび第２回路層３４４ａは、より優れた銅厚の均一性を有する。また、本実施形態の第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第３銅ホイル層３１０ｃおよび第４銅ホイル層３１０ｄは、いずれも熱圧着接合によって第１絶縁層３５０ａと第２絶縁層３５０ｂの中に埋め込まれるため、第１導電層３４２および第２導電層３４４をパターン化する時に、周囲の不純物または薬剤による汚染を防止することができるとともに、第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第３銅ホイル層３１０ｃおよび第４銅ホイル層３１０ｄの大きさと厚さを維持することができる。
【００５４】
次に、図４２を参照すると、接着剤３２０を除去して、互いに分離された第１回路基板３６０ａおよび第２回路基板３６０ｂを形成する。本実施形態において、上述した第２スルーホール３３４によって接着剤３２０の除去を補助することができる。つまり、第２スルーホール３３４を形成することによって、接着剤３２０と第２銅ホイル層３１０ｂおよび第４銅ホイル層３１０ｄの間の粘着力を破壊することができるため、比較的容易に接着剤３２０を除去することができる。また、接着剤３２０を除去する方法は、例えば、機械ドリルまたはミリング加工である。言及すべきこととして、本実施形態において、接着剤３２０は局部のみが第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄの間に結合されているため、周知の接着剤３２０と金属基板の間の大量のゲルを除去するステップと比較して、本実施形態の接着剤３２０を除去するステップは比較的簡単であり、且つプロセスの難易度も比較的低く、プロセスの収率を上げることができる。
【００５５】
本実施形態において、接着剤３２０を除去した後に形成される第１回路基板３６０ａおよび第２回路基板３６０ｂは、対称的な構造になっている。そのうち、第１回路基板３６０ａは、順番に、第１回路層３４２ａ、第１絶縁層３５０ａ、第１銅ホイル層３１０ａおよび第２銅ホイル層３１０ｂを含む。以下、わかりやすく説明するため、第１回路基板３６０ａのみを例として、後続の回路基板の製造を行う。
【００５６】
次に、図４３を参照すると、第２銅ホイル層３１０ｂを除去し、且つ第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートする。本実施形態において、第２銅ホイル層３１０ｂを除去する方法は、例えば、剥離法（lift-off）であり、つまり、剥離の方式を利用して、第２銅ホイル層３１０ｂを第１銅ホイル層３１０ａから剥離する。また、第３絶縁層３５０ｃおよび第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートして、第１回路層３４２ａが内部回路層になるようにする。つまり、第１回路層３４２ａは、第３絶縁層３５０ｃと第１絶縁層３５０ａの間に埋め込まれる。また、第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートするステップは、第１回路層３４２ａ（原第１導電層３４２）上の金属パターン（図示せず）を基準とし、第１銅ホイル層３１０ａ、第１回路層３４２ａおよび第５銅ホイル層３１０ｅの間の優れた対位精度を確保することができる。
【００５７】
一般的に、第５銅ホイル層３１０ｅの厚さは比較的薄く、例えば、３μｍであるため、第５銅ホイル層３１０ｅをラミネートする時、通常、第５銅ホイル層３１０ｅの上にこれよりも厚い、例えば、厚さが１２μｍの別の銅ホイル層（図示せず）を加えて、ラミネートした後に第５銅ホイル層３１０ｅが湾曲する現象を防止し、ラミネートした後の第５銅ホイル層３１０ｅの表面の均等性を保持する。それから、ラミネートした後、厚い方の銅ホイル層を剥離し、薄い方の第５銅ホイル層３１０ｅを残して後続のプロセスを行う。
【００５８】
簡単に説明すると、本実施形態の第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅは、接着剤３２０を除去した後に、第１回路層３４２ａの上にラミネートされる。しかしながら、本発明は、第３絶縁層３５０ｃおよびその上に位置する第５銅ホイル層３１０ｅのラミネート、接着剤３２０の除去等のステップの順序を限定しない。別の実施形態において、第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅは、接着剤３２０を除去する前に、第１回路層３４２ａの上にラミネートしてもよい。
【００５９】
詳細に説明すると、図５３に示すように、まず、第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートし、同時に、第４絶縁層３５０ｄおよび第４絶縁層３５０ｄの上に位置する第６銅ホイル層３１０ｆを第２回路層３４４ａの上にラミネートする。そして、図５４に示すように、接着剤３２０、第２銅ホイル層３１０ｂおよび第４銅ホイル層３１０ｄを除去して、互いに分離された第３回路基板４００ｃおよび第４回路基板４００ｄを形成する。そのうち、接着剤３２０、第２銅ホイル層３１０ｂおよび第４銅ホイル層３１０ｄを除去した後に形成される第３回路基板４００ｃおよび第４回路基板４００ｄは、対称的な構造になっており、且つ第３回路基板４００ｃは、順番に、第５銅ホイル層３１０ｅ、第３絶縁層３５０ｃ、第１回路層３４２ａ、第１絶縁層３５０ａおよび第１銅ホイル層３１０ａを含む。同様に、第４回路基板４００ｄは、順番に、第６銅ホイル層３１０ｆ、第４絶縁層３５０ｄ、第２回路層３４４ａ、第２絶縁層３５０ｂおよび第３銅ホイル層３１０ｃを含む。つまり、プロセスの要求に基づいて、絶縁層およびその上に位置する銅ホイル層を回路層の上にラミネートして接着剤３２０を除去するステップを選択的に調整することができ、上記の図４２〜図４３は例として説明しただけであるため、これに限定されない。
【００６０】
ここまでで、第１回路基板４００ａの製造が完成する。第１回路基板４００ａは、順番に、第５銅ホイル層３１０ｅ、第３絶縁層３５０ｃ、第１回路層３４２ａ、第１絶縁層３５０ａおよび第１銅ホイル層３１０ａを含む。
【００６１】
続いて、図４４を参照すると、第５銅ホイル層３１０ｅおよび第１銅ホイル層３１０ａに対してドリルプロセスを行って、第５銅ホイル層３１０ｅから第１回路層３４２ａに延伸した複数の第１盲孔４１２、および第１銅ホイル層３１０ａから第１回路層３４２ａに延伸した複数の第２盲孔４１４を形成する。そのうち、第１盲孔４１２および第２盲孔４１４は、第１回路層３４２ａの一部を露出する。本実施形態において、ドリルプロセスは、例えば、レーザードリルであり、つまり、第１盲孔４１２および第２盲孔４１４は、レーザーアブレーション（laser ablation）の方式を採用して形成される。
【００６２】
次に、図４５を参照すると、化学銅層４２０を第１盲孔４１２および第２盲孔４１４内に形成する。化学銅層４２０は、第５銅ホイル層３１０ｅと第１回路層３４２ａを接続し、第１銅ホイル層３１０ａと第１回路層３４２ａを接続する。具体的には、本実施形態において、化学銅層４２０は、第５銅ホイル層３１０ｅ、第１盲孔４１２、第１銅ホイル層３１０ａおよび第２盲孔４１４を覆い、且つ第５銅ホイル層３１０ｅは、化学銅層４２０を介して第１回路層３４２ａと電気接続され、第１銅ホイル層３１０ａは、化学銅層４２０を介して第１回路層３４２ａと電気接続される。また、化学銅層４２０を形成する方法は、例えば、無電解メッキプロセス（electroless plating process）である。
【００６３】
続いて、図４６を参照すると、第１パターン化ドライフィルムフォトレジスト層４３２を第５銅ホイル層３１０ｅの上に形成するとともに、第２パターン化ドライフィルムフォトレジスト層４３４を第１銅ホイル層３１０ａの上に形成する。そのうち、第１パターン化ドライフィルムフォトレジスト層４３２は、少なくとも第１盲孔４１２を露出し、第２パターン化ドライフィルムフォトレジスト層４３４は、少なくとも第２盲孔４１４を露出する。具体的には、本実施形態において、第１パターン化ドライフィルムフォトレジスト層４３２は、第１盲孔４１２内に位置する化学銅層４２０および第５銅ホイル層３１０ｅの一部の上に位置する化学銅層４２０を露出する。第２パターン化ドライフィルムフォトレジスト層４３４は、第２盲孔４１４内に位置する化学銅層４２０および第１銅ホイル層３１０ａの一部の上に位置する化学銅層４２０を露出する。
【００６４】
次に、図４７を参照すると、少なくとも第１盲孔４１２内および第２盲孔４１４内に、電気めっき銅層４４０を形成する。電気めっき銅層４４０は、第１盲孔４１２および第２盲孔４１４を満たし、且つ化学銅層４２０の一部を覆う。本実施形態において、第１パターン化ドライフィルムフォトレジスト層４３２および第２パターン化ドライフィルムフォトレジスト層４３４を電気めっき時のマスクとすることによって、ビア充填めっき（via filling plating）の方式を採用して、電気めっき銅層４４０を第１盲孔４１２内、第２盲孔４１４内および第１パターン化ドライフィルムフォトレジスト層４３２と第２パターン化ドライフィルムフォトレジスト層４３４に覆われていない化学銅層４２０の上に形成する。
【００６５】
続いて、図４８を参照すると、第１パターン化ドライフィルムフォトレジスト層４３２および第１パターン化ドライフィルムフォトレジスト層４３２の下に位置する化学銅層４２０の一部と第５銅ホイル層３１０ｅの一部を除去するとともに、第２パターン化ドライフィルムフォトレジスト層４３４および第２パターン化ドライフィルムフォトレジスト層４３４の下に位置する化学銅層４２０の一部と第１銅ホイル層３１０ａの一部を除去する。このようにして、第３絶縁層３５０ｃの一部および第１絶縁層３５０ａの一部を露出し、且つ第１盲孔４１２内に第１導電盲孔構造４１２ａを形成して、第２盲孔４１４内に第２導電盲孔構造４１４ａを形成する。本実施形態において、第１パターン化ドライフィルムフォトレジスト層４３２、第１パターン化ドライフィルムフォトレジスト層４３２の下に位置する化学銅層４２０の一部と第５銅ホイル層３１０ｅの一部、第２パターン化ドライフィルムフォトレジスト層４３４および第２パターン化ドライフィルムフォトレジスト層４３４の下に位置する化学銅層４２０の一部と第１銅ホイル層３１０ａの一部を除去する方法は、例えば、エッチングプロセスである。ここまでで、第１回路層３４２ａと電気接続した第１導電盲孔構造４１２ａおよび第２導電盲孔構造４１４ａが形成される。
【００６６】
次に、図４９を参照すると、第１保護層４５２を第３絶縁層３５０ｃの上に形成するとともに、第２保護層４５４を第１絶縁層３５０ａの上に形成する。本実施形態において、第１保護層４５２は、第１導電盲孔構造４１２ａのパターン均等性を保護するために、第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に露出した第１導電盲孔構造４１２ａを覆う。同様に、第２保護層４５４は、第２導電盲孔構造４１４ａのパターン均等性を保護するために、第１絶縁層３５０ａおよび第１絶縁層３５０ａの上に露出した第２導電盲孔構造４１４ａを覆う。また、第１保護層４５２および第２保護層４５４を形成する方法は、例えば、スクリーン印刷であり、第１保護層４５２および第２保護層４５４の材料は、例えば、インクである。
【００６７】
そして、図５０を参照すると、研磨プロセスを行って、第１保護層４５２の一部を第１導電盲孔構造４１２ａの表面が露出するまで除去するとともに、第２保護層４５４の一部を第２導電盲孔構造４１４ａの表面が露出するまで除去する。この時、第１保護層４５２の表面と第１導電盲孔構造４１２ａの表面は実質的にそろっており、第２保護層４５４の表面と第２導電盲孔構造４１４ａの表面は実質的にそろっている。
【００６８】
続いて、図５１を参照すると、残った第１保護層４５２および第２保護層４５４を除去して、第３絶縁層３５０ｃの一部、第３絶縁層３５０ｃの上に露出した第１導電盲孔構造４１２ａ、第１絶縁層３５０ａの一部および第１絶縁層３５０ａの上に露出した第２導電盲孔構造４１４ａを露出する。本実施形態において、第１保護層４５２および第２保護層４５４を形成し、研磨プロセスを行って、第１保護層４５２および第２保護層４５４を除去するといった連続したステップの目的は、第１導電盲孔構造４１２ａの表面と第２導電盲孔構造４１４ａの表面がより優れた均等性を有し、後続のチップと実装するプロセスにおいて有利にすることである。
【００６９】
次に、図５２を参照すると、第１ソルダレジスト層４６２を第３絶縁層３５０ｃの上に形成するとともに、第２ソルダレジスト層４６４を第１絶縁層３５０ａの上に形成する。本実施形態において、第１ソルダレジスト層４６２は、複数の第１開口４６２ａを有し、第１開口４６２ａは、第１導電盲孔構造４１２ａの一部を露出して、ボンディングパッドとして用いることができる。第２ソルダレジスト層４６４は、複数の第２開口４６４ａを有し、第２開口４６４ａは、第２導電盲孔構造４１４ａ一部を露出して、ボンディングパッドとして用いることができる。ここまでで、回路基板３００の製造が完成する。
【００７０】
第１ソルダレジスト層４６２の第１開口４６２ａにより露出した第１導電盲孔構造４１２ａの一部は、ボンディングパッドとして用いることができ、第２ソルダレジスト層４６４の第１開口４６４ａにより露出した第２導電盲孔構造４１４ａの一部は、ボンディングパッドとして用いることができる。このように、チップ（図示せず）がワイヤボンディングまたはフリップチップボンディングの方式でボンディングパッドと電気接続され、アンダーフィルダイによってチップをゲル（図示せず）内に包被した後、チップの実装プロセスが完成する。つまり、本実施形態の回路基板３００は、チップ実装基板として用いるのに適している。
【００７１】
言い換えると、本実施形態は、金属基板によって第１銅ホイル層３１０ａおよび第３銅ホイル層３１０ｃを支持する必要がないため、周知の技術と比較して、本実施形態の回路基板３００の製造方法は、製造コストを有効に下げることができる。また、本実施形態は、第１導電層３４２および第２導電層３４４をラミネートし、その後、第１導電層３４２と第２導電層３４４をパターン化する方式によって、第１回路層３４２ａおよび第２回路層３４４ａを形成する。周知の電気めっき方式で形成される回路層と比較すると、本実施形態の第１回路層３４２ａおよび第２回路層３４４ａは、比較的優れた銅厚の均等性を有する。また、本実施形態は、第１回路層３４２ａ（原第１導電層３４２）を第１銅ホイル層３１０ａおよび第５銅ホイル層３１０ｅの定位と対位の基準とする。このようにして、回路基板３００の対位精度を有効に高め、形成された回路基板３００の生産収率と信頼性を向上させることができる。
【００７２】
以上のように、本発明は、まず、２つの金属層の周囲を接合して、密封エリアを形成する。ダブルサイド絶縁層およびダブルサイド導電層のラミネートのステップが完成してから、２つの金属層を分離する。したがって、周知の技術と比較すると、本発明の回路基板の製造方法は、金属基板を支持基板として採用する必要がないコアレス回路基板であるため、回路基板の製造コストを有効に下げることができ、且つ回路基板の信頼性を高めるとともに、回路基板の製造時間を有効に短縮することができる。また、本発明は、周知の技術のように大量のゲルを使用して金属基板と回路層を固定する必要がないため、本発明の回路基板の製造方法は、大量のゲル層を除去する難題に直面することがなく、プロセスの難易度と工程を有効に減らすことができる。また、本発明は、ラミネートの方式を利用して導電層をラミネートし、それから導電層をパターン化する方式によって回路層を形成する。
【００７３】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００７４】
１００ａ、１００ａ’、１００ｂ、２００ａ、２００ａ’、２００ｂ、２００ｃ、２００ｃ’、３００ 回路基板
１０２、２０２、３１０’、３１０” 金属層
１０４、２０４ 密封エリア
１１２、２１２、２１２、２３２、２３４ 絶縁層
１１２ａ、２３２ａ 上表面
１１２ｂ、２１２ｂ 下表面
１２２、１２２’、２２２、２４２、２４８ 導電層
１２４、１２４’、２４４、２４６、２４９ 導電材料
１２４ａ、２４４ａ 第１パターン化導電材料層
１２４ｂ、２４４ｂ 第２パターン化導電材料層
１２４ｃ、２４４ｃ 導電盲孔構造
１３２、２５２、２５６ 電気めっき種子層
１３４、２５４、２５８ パターン化フォトレジスト層
２２２ａ パターン化導電層
２４６ａ、２４９ａ パターン化導電材料層
２４６ｂ、２４９ｂ 導電スルーホール構造
３１０ａ 第１銅ホイル層
３１０ｂ 第２銅ホイル層
３１０ｃ 第３銅ホイル層
３１０ｄ 第４銅ホイル層
３１０ｅ 第５銅ホイル層
３１０ｆ 第６銅ホイル層
３２０ 接着剤
３３２、４１２ 第１スルーホール
３３４、４１４ 第２スルーホール
３４２ 第１導電層
３４２ａ 第１回路層
３４４ 第２導電層
３４４ａ 第２回路層
３５０ａ 第１導電層
３５０ｂ 第２絶縁層
３５０ｃ 第３絶縁層
３５０ｄ 第５絶縁層
３６０ａ、４００ａ 第１回路基板
３６０ｂ 第２回路基板
４００ｃ 第３回路基板
４００ｄ 第４回路基板
４１２ａ 第１導電盲孔構造
４１４ａ 第２導電盲孔構造
４２０ 化学銅層
４３２ 第１パターン化ドライフィルムフォトレジスト層
４３４ 第２パターン化ドライフィルムフォトレジスト層
４４０ 電気めっき銅層
４５２ 第１保護層
４５４ 第２保護層
４６２ 第１ソルダレジスト層
４６２ａ 第１開口
４６４ 第２ソルダレジスト層
４６４ａ 第２開口
Ｈ スルーホール
Ｖ 盲孔
Ｖ１ 第１盲孔
Ｖ２ 第２盲孔
【技術分野】
【０００１】
本発明は、回路基板とその製造方法に関し、特に、コアレス（coreless）回路基板とその製造方法に関する。
【背景技術】
【０００２】
現在、半導体プロセスにおいて、チップ実装基板は、一般に使用される実装部材の１つである。チップ実装基板は、例えば、多層回路基板であり、主に、多層回路層と多層誘電層を交互に積み重ねることによって構成される。誘電層は、互いに隣り合う任意の２つの回路層の間に配置され、回路層は、誘電層を貫通するめっきスルーホール（Plating Through Hole, PTH）またはビア（via）によって互いに電気接続される。チップ実装基板は、配線が細密である、組立てが緊密である、性能が良い等の利点を有するため、既にチップ実装構造（chip package structure）の主流になっている。
【０００３】
一般的に、多層回路基板の回路構造は、多くが集積（build up）方式または積層（laminated）方式を採用して製造されるため、高い回路配線密度を有し、且つ配線間隔が縮小される。極薄の基板は硬度が足りないため、まず、一定の厚さを有する基板を支持キャリアとして提供して必要がある。続いて、順番に大量のゲルを塗布し、且つ多層回路層および回路層と交互に配列された多層誘電層を基板の相対する両側の表面に形成する。最後に、ゲルを取り除いて、ゲル上の回路層、誘電層および基板を分離させ、相互に分離した２つの多層回路基板を形成する。また、めっきスルーホールまたはビアを形成したい場合は、1層の誘電層を形成した後、まず盲孔を形成して、この誘電層の下方にある回路層を露出する。その後、電気めっきの方式により銅層を盲孔内およびこの誘電層の上で電気めっきして、もう１つの回路層およびめっきスルーホールまたはビアを形成する。
【０００４】
周知のように、一定の厚さを有する基板を銅ホイル層の支持キャリアとして提供する必要があり、且つ基板に金属材質を採用する場合は、それ自体の材料コストも比較的高いため、多層回路基板に必要な製造コストも高くなる。また、銅ホイル層と基板の間は、大量のゲルを使用して固定する必要があるため、ゲルを取り除くステップが比較的困難であり、且つプロセスの収率を上げることもできない。また、電気めっき方式によって形成される回路層は、銅厚の均等性が良くないため、必要とされる回路層の厚さが比較的薄い時に、薄化プロセス（例えば、エッチングプロセス）により回路層の厚さを減らす必要がある。このようにして、多層回路基板の製造工程が増えるだけでなく、多層回路基板のプロセスの収率も低下することになる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、製造工程を減らし、生産コストを下げるとともに、プロセスの収率を上げて、生産品の信頼性を高めることのできる回路基板およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明は、以下のステップを含む回路基板の製造方法を提出する。２つの金属層の周縁を接合して、密封エリアを形成する。密封エリアを貫通する少なくとも１つのスルーホールを形成する。２つの絶縁層を２つの金属層の上に形成するとともに、２つの導電層を２つの絶縁層の上に形成する。２つの絶縁層および２つの導電層を２つの金属層の上にラミネートして、互いに接合された２つの金属層を２つの絶縁層の中に埋め込み、且つ２つの絶縁層を２つのスルーホール内に充填する。２つの金属層の密封エリアを分離して、それぞれ分離された２つの回路基板を形成する。
【０００７】
本発明の実施形態中、上述した２つの金属層の周縁を接合する方法は、電気溶接、スポット溶接または接着剤による接合を含み、接着剤の材料は、シアノアクリレートまたはポリプロピレン樹脂を含む。
【０００８】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの絶縁層の一部および２つの導電層の一部を除去して、２つの金属層を露出する複数の盲孔を形成する。導電材料を盲孔の中および除去されなかった２つの導電層の上に形成する。２つの金属層の密封エリアを分離した後、導電材料、金属層および導電層をパターン化する。
【０００９】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの絶縁層の一部および２つの導電層の一部を除去して、２つの金属層を露出する複数の盲孔を形成する。２つの導電層を薄化する。２つの電気めっき種子層を薄化された２つの導電層の上および盲孔内に形成する。２つの金属層の密封エリアを分離した後、金属層の一部を露出する。パターン化フォトレジスト層を電気めっき種子層の上および露出された金属層の上にそれぞれ形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行う。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去する。
【００１０】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの導電層をパターン化して、２つのパターン化導電層を形成する。別の２つの絶縁層を２つのパターン化導電層の上に形成し、別の２つの導電層を別の２つの絶縁層の上に形成する。絶縁層および別の２つの導電層をラミネートし、且つ２つのパターン化導電層を絶縁層の中に埋め込む。２つの金属層の密封エリアを分離した後、絶縁層の一部、金属層の一部および別の導電層の一部を除去して、パターン化導電層を露出する複数の盲孔を形成する。導電材料を盲孔の中および除去されなかった金属層および別の導電層の上に形成する。導電材料、金属層および別の導電層をパターン化する。
【００１１】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの導電層をパターン化して、２つのパターン化導電層を形成する。別の２つの絶縁層を２つのパターン化導電層の上に形成し、別の２つの導電層を別の２つの絶縁層の上に形成する。絶縁層および別の２つの導電層をラミネートし、且つ２つのパターン化導電層を絶縁層の中に埋め込む。２つの金属層の密封エリアを分離した後、絶縁層の一部、金属層の一部および別の導電層の一部を除去して、パターン化導電層を露出する複数の盲孔を形成する。別の導電層および金属層を除去して、絶縁層を露出する。２つの電気めっき種子層を絶縁層の上および盲孔内に形成する。２つのパターン化フォトレジスト層を２つの電気めっき種子層の上に形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行う。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去する。
【００１２】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの絶縁層の一部および２つの導電層の一部を除去して、２つの金属層を露出する複数の第１盲孔を形成する。２つの導電層を除去して、２つの絶縁層を露出する。２つの電気めっき種子層を２つの絶縁層の上および第１盲孔内に形成する。２つのパターン化フォトレジスト層を電気めっき種子層の上に形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行う。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去して、２つの絶縁層の上に２つのパターン化導電層および複数の導電スルーホール構造を形成する。別の２つの絶縁層を２つのパターン化導電層の上に形成し、別の２つの導電層を別の２つの絶縁層の上に形成する。絶縁層および別の２つの導電層をラミネートし、且つ２つのパターン化導電層を絶縁層の中に埋め込む。２つの金属層の密封エリアを分離した後、絶縁層の一部、金属層および別の導電層を除去して、パターン化導電層を露出する複数の第２盲孔を形成する。別の２つの電気めっき種子層を別の２つの絶縁層の上、第１盲孔の一端および第２盲孔内に形成する。別の２つのパターン化フォトレジスト層を別の２つの電気めっき種子層の上に形成する。別の２つのパターン化フォトレジスト層をマスクとして、別の２つの電気めっき種子層に対して電気めっきを行う。別の２つのパターン化フォトレジスト層および別の２つの電気めっき種子層の別の２つのパターン化フォトレジスト層に覆われた部分を除去する。
【００１３】
本発明の実施形態中、上述した２つの金属層は、それぞれ第１銅ホイル層および第２銅ホイル層を含み、且つ各第２銅ホイル層の厚さは、実質的に各第１銅ホイル層の厚さよりも大きく、第２銅ホイル層は、互いに接合する。
【００１４】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：２つの絶縁層および２つの導電層を２つの金属層の上にラミネートした後、２つの導電層をパターン化して、第１パターン化導電層および第２パターン化導電層を形成する。第１パターン化導電層から第２パターン化導電層に延伸した複数の第１スルーホールを形成する。２つの金属層の密封エリアを分離した後、第２銅ホイル層を除去する。第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成する。第１絶縁層および第１導電層をラミネートし、且つ第１パターン化導電層を絶縁層および第１絶縁層の中に埋め込む。絶縁層の一部、第１絶縁層、第１銅ホイル層の一部および第１導電層の一部を除去して、第１パターン化導電層を露出する複数の第１盲孔を形成する。電気めっき種子層を除去されなかった第１銅ホイル層の上と第１盲孔内および除去されなかった第１導電層の上と第１盲孔内にそれぞれ形成する。２つのパターン化フォトレジスト層を電気めっき種子層の上に形成する。パターン化フォトレジスト層をマスクとして、電気めっき種子層に対して電気めっきを行い、第１盲孔内に複数の導電盲孔構造を形成する。パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去する。
【００１５】
本発明の実施形態中、上述した第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成するステップは、２つの金属層の密封エリアを分離した後に行う。
【００１６】
本発明の実施形態中、上述した第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成するステップは、２つの金属層の密封エリアを分離する前に行う。
【００１７】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：第１絶縁層を第１パターン化導電層の上に形成し、第１導電層を第１絶縁層の上に形成する時、第２絶縁層および第２パターン化導電層の上に形成し、第２導電層を第２絶縁層の上に形成する。
【００１８】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去した後、第１保護層を第１絶縁層の上に形成し、第２保護層を第２絶縁層の上に形成する。第１保護層および第２保護層は、導電盲孔構造を覆う。研磨プロセスを行って、第１保護層の一部および第２保護層の一部を導電盲孔構造が露出するまで除去する。残った第１保護層および第２保護層を除去する。
【００１９】
本発明の実施形態中、上述した回路基板の製造方法は、さらに、以下のステップを含む：パターン化フォトレジスト層および電気めっき種子層のパターン化フォトレジスト層に覆われた部分を除去した後、第１ソルダレジスト層を第１絶縁層の上に形成し、第２ソルダレジスト層を第２絶縁層の上に形成する。第１ソルダレジスト層は、複数の第１開口を有し、第２ソルダレジスト層は、複数の第２開口を有し、第１開口および第２開口は、導電盲孔構造の一部を露出する。
【００２０】
本発明は、パターン化された金属層と、パターン化された導電層と、絶縁層と、導電材料とを含む回路基板を提出する。絶縁層は、パターン化された金属層とパターン化された導電層の間に位置する。導電材料は、複数の盲孔の中に位置する。盲孔は、絶縁層を貫通し、導電材料は、パターン化された金属層およびパターン化された導電層に電気接続される。
【００２１】
本発明は、パターン化された金属層と、パターン化された導電層と、パターン化導電層と、２つの絶縁層と、導電材料とを含む回路基板を提出する。パターン化導電層は、パターン化された金属層とパターン化された導電層の間に位置する。絶縁層は、パターン化された金属層とパターン化導電層の間、およびパターン化された導電層とパターン化導電層の間にそれぞれ位置する。導電材料は、複数の盲孔の中に位置する。盲孔は、絶縁層を貫通し、導電材料は、パターン化された金属層とパターン化導電層の間、およびパターン化された導電層とパターン化導電層の間に電気接続される。
【発明の効果】
【００２２】
以上のように、本発明は、まず、２つの金属層の周囲を接合して、密封エリアを形成する。ダブルサイド絶縁層およびダブルサイド導電層のラミネートが完成してから、２つの金属層を分離する。したがって、周知の技術と比較すると、本発明の回路基板の製造方法は、金属基板を支持基板として採用する必要がなく、つまり、コアレス（coreless）回路基板構造であるため、回路基板の製造コストを有効に下げることができ、且つ回路基板の信頼性を高めるとともに、回路基板の製造時間を有効に短縮することができる。
【００２３】
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図６】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図７】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図８】本発明の実施形態に係る回路基板を製造する方法を示す断面図である。
【図９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図１９】発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図２９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図３９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４５】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４６】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４７】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４８】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図４９】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５０】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５１】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５２】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５３】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【図５４】本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。
【発明を実施するための形態】
【００２５】
図１〜図８は、本発明の実施形態に係る回路基板を製造する方法を示す断面図である。まず、図１および図２を同時に参照すると、本実施形態の回路基板の製造方法は、まず、２つの金属層１０２を提供する。金属層１０２は、例えば、銅ホイルまたはその他の金属ホイルであり、金属層１０２の周縁を接合して、密封エリア１０４を形成する。本実施形態において、金属層１０２の周縁を接合する方法は、電気溶接またはスポット溶接を含み、金属層１０２を一時的に共に接合することによって、後続のプロセスで使用される薬剤がこれらの金属層１０２の間に浸透することを防止する。もちろん、電気溶接またはスポット溶接を使用する以外に、シアノアクリレートまたはポリプロピレン樹脂を材料とする接着剤、またはその他のゲルを使用して、金属層１０２の周縁を一時的に共に接合してもよい。言及すべきこととして、ここで述べる金属層１０２は、コアレス（coreless）構造層とみなすことができる。
【００２６】
また、図２を再度参照すると、本実施形態において、金属層１０２の周縁を接合した後、密封エリア１０４を通過する少なくとも１つのスルーホールＨ（図２では２個のみ示す）をさらに形成してもよい。スルーホールＨを形成する方法は、レーザー除去または機械ドリルを含み、スルーホールＨの直径は、密封エリア１０４よりも小さいため、密封エリア１０４の密封性がスルーホールＨによって破壊されることはない。
【００２７】
次に、図３および図４を同時に参照すると、２つの絶縁層１１２をこれらの金属層１０２の上に形成し、２つの導電層１２２をこれらの絶縁層１１２の上に形成するとともに、絶縁層１１２および導電層１２２をラミネートして、且つ互いに接合された金属層１０２を絶縁層１１２の間に埋め込む。同時に、絶縁層１１２をラミネートする時、さらに密封エリア１０４のスルーホールＨ中に充填してもよい。絶縁層１１２のサイズは、金属層１０２のサイズよりも大きいため、金属層１０２が絶縁層１１２の中に完全に包被され、周囲の不純物または薬剤によって汚染されない。
【００２８】
そして、図５を参照すると、絶縁層１１２の一部および導電層１２２の一部を除去して、金属層１０２を露出する複数の盲孔Ｖを形成する。本実施形態において、盲孔Ｖを形成する方法は、レーザー除去を含み、導電層１２２の一部を除去する方法は、レーザーエッチングまたはフォトリソグラフィーエッチング等を含む。
【００２９】
その後、図６を参照すると、導電材料１２４を盲孔Ｖの中および除去されなかった導電層１２２の上に形成する。そのうち、導電材料１２４を形成する方法は、電気めっきを含み、導電材料１２４は、例えば、銅またはその他の金属である。ここで説明すべきこととして、金属層１０２が絶縁層１１２の中に完全に包被されることによって、周囲の不純物または薬剤により汚染されないため、電気めっきプロセスで導電材料１２４を盲孔Ｖの中および除去されなかった導電層１２２の上に形成する時、絶縁層１１２の中に埋め込まれた金属層１０２の本来のサイズと厚さに影響を及ぼさない。
【００３０】
次に、図６および図７を同時に参照すると、これらの金属層１０２の密封エリア１０４を分離して、それぞれ分離された２つの回路基板１００ａ’を形成する。本実施形態は、分離機械またはその他の工具を利用して、スルーホールＨを基準点とすることにより、金属層１０２を包被している密封エリア１０４の領域を除去し、金属層１０２を完全に分離することができる。もちろん、金属層１０２の分離は、上述した方法に限定されない。
【００３１】
そして、図８を参照すると、導電材料１２４、金属層１０２および導電層１２２をパターン化して、必要とされる回路をそれぞれの回路基板１００ａ’の上に形成し、２つの回路基板１００ａを形成する。簡単に説明すると、本実施形態の各回路基板１００ａは、パターン化された金属層１０２と、パターン化された導電層１２２と、絶縁層１１２と、導電材料１２４とを含み、絶縁層１１２は、パターン化された金属層１０２とパターン化された導電層１２２の間に位置する。導電材料１２４は、複数の盲孔Ｖの中に位置する。これらの盲孔Ｖは、絶縁層１１２を貫通し、導電材料１２４は、パターン化された金属層１０２とパターン化された導電層１２２に電気接続される。ここまでで、コアレス回路基板１００ａの製造が完成する。
【００３２】
ここで説明すべきこととして、以下に述べる実施形態は、上述した実施形態の構成要素符号および一部の内容を援用するため、同一または類似する構成要素については同じ符号を用いて表示し、同じ技術内容の説明を省略する。省略した部分の説明については、上記の実施形態を参照できるため、以下の実施形態では繰り返し説明しない。
【００３３】
図１〜図５および図９〜図１３は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。本実施形態の回路基板１００ｂの製造方法は、回路基板１００ａの製造方法と類似するが、下記の点において異なる：図５のステップの後、つまり、絶縁層１１２の一部および導電層１２２の一部を除去して、金属層１０２を露出する複数の盲孔Ｖおよび導電層１２２を形成する。その後、図５および図９を同時に参照すると、導電層１２２を薄化して複数の導電層１２２’を形成するとともに、２つの電気めっき種子層１３２を導電層１２２’の上および盲孔Ｖ内に形成する。電気めっき種子層１３２は、導電層１２２’と盲孔Ｖの内壁および金属層１０２の一部を覆う。次に、図１０を参照すると、金属層１０２の密封エリア１０４を分離して、金属層１０２を露出する。続いて、図１１を参照すると、パターン化フォトレジスト層１３４を電気めっき種子層１３２の上および露出された金属層１０２の上にそれぞれ形成する。そして、図１２を参照すると、パターン化フォトレジスト層１３４をマスクとして、電気めっき種子層１３２および金属層１０２に対して電気めっきを行い、導電材料１２４’を形成する。最後に、図１３を参照すると、パターン化フォトレジスト層１３４、電気めっき種子層１３２のパターン化フォトレジスト層１３４に覆われた部分および金属層１０２のパターン化フォトレジスト層１３４に覆われた部分を除去して、絶縁層１１２の上表面１１２ａの一部および下表面１１２ｂの一部を露出し、第１パターン化導電材料層１２４ａ、第２パターン化導電材料層１２４ｂおよび導電盲孔構造１２４ｃを形成する。導電盲孔構造１２４ｃは、第１パターン化導電材料層１２４ａと第２パターン化導電材料層１２４ｂを電気接続する。ここまでで、回路基板１００ｂの製造が完成する。
【００３４】
上述した実施形態は、２層の回路基板１００ａ、１００ｂを形成するが、別の実施形態において、２層の回路基板１００ａ、１００ｂをコア層として用いて、４層、６層または６層以上の回路基板を順番に完成させることができる。その製造方法は、一般的な回路基板のプロセスであるため、ここでは繰り返し説明しない。また、奇数層の回路を製造するために、本発明は、回路基板の別の製造方法を提供する。
【００３５】
図１４〜図２２は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。まず、図１４および図１５を同時に参照すると、本実施形態の回路基板の製造方法は、まず、銅ホイルまたはその他の金属ホイルのような２つの金属層２０２を提供して、金属層２０２の周縁を接合し、密封エリア２０４を形成する。そのうち、金属層２０２の周縁を接合する方法は、電気溶接またはスポット溶接を含み、金属層２０２を一時的に共に接合することによって、後続のプロセスで使用される薬剤がこれらの金属層２０２の間に浸透することを防止する。もちろん、電気溶接またはスポット溶接を使用する以外に、シアノアクリレートまたはポリプロピレン樹脂を材料とする接着剤、またはその他のゲルを使用して、金属層２０２の周縁を一時的に共に接合してもよい。言及すべきこととして、ここで述べる金属層２０２は、コアレス構造層とみなすことができる。
【００３６】
図１５を再度参照すると、本実施形態において、金属層２０２の周縁を接合した後、さらに密封エリア２０４を貫通する少なくとも１つのスルーホールＨ（図１５では２個のみ示す）を形成してもよい。そのうち、これらのスルーホールＨを形成する方法は、レーザー除去または機械ドリルを含む。
【００３７】
次に、図１６〜図１８を参照すると、２つの絶縁層２１２を金属層２０２の上に形成し、２つの導電層２２２を絶縁層２１２の上に形成する。金属層２０２がまだ密封された状態で、導電層２２２を同時にパターン化して、２つのパターン化導電層２２２ａを形成する。そして、別の２つの絶縁層２３２をパターン化導電層２２２ａの上に形成するとともに、別の２つの導電層２４２を絶縁層２３２の上に形成する。図１６において、絶縁層２１２および導電層２２２をラミネートし、且つ互いに接合された金属層２０２を絶縁層２１２の中に埋め込む。また、図１８において、絶縁層２３２、２１２および導電層２４２をラミネートし、パターン化導電層２２２ａを絶縁層２３２、２１２の中に埋め込む。同時に、絶縁層２１２をラミネートする時、さらに密封エリア２０４のスルーホールＨ中に充填してもよい。絶縁層２１２のサイズは、金属層２０２のサイズよりも大きいため、金属層２０２が絶縁層２１２中に完全に包被され、周囲の不純物または薬剤によって汚染されない。
【００３８】
次に、図１９を参照すると、金属層２０２の密封エリア２０４を分離して、それぞれ分離された２つの回路基板２００ａ’を形成する。ここで、これらの回路基板２００ａ’は、それぞれ３層の回路を有する。本実施形態は、成型機械またはその他の工具を利用して、スルーホールＨ（図１８を参照）を基準点とし、金属層２０２を包被する密封エリア２０４の領域を除去することによって、金属層２０２を完全に分離することができる。もちろん、これらの金属層２０２の分離は、上述した方法に限定されない。
【００３９】
次に、図２０を参照すると、図２０では１つの回路基板２００ａ’のみを示す。絶縁層２１２、２３２の一部、金属層２０２の一部および導電層２４２の一部を除去して、パターン化導電層２２２ａを露出する複数の盲孔Ｖを形成する。そのうち、盲孔Ｖを形成する方法は、レーザー除去を含む。それから、図２１を参照すると、導電材料２４４を盲孔Ｖの中および除去されなかった金属層２０２と導電層２４２の上に形成する。そのうち、導電層２４４を形成する方法は、電気めっきを含み、導電材料２４４は、例えば、銅またはその他の金属である。最後に、図２２を参照すると、導電材料２４４、金属層２０２および導電層２４２をパターン化して、必要とされる回路をそれぞれの回路基板２００Ａ’の上に形成し、回路基板２００ａの製造が完成する。
【００４０】
簡単に説明すると、図２２に示すような３層の回路を有する回路基板２００ａ’は、パターン化された金属層２０２、パターン化された導電層２４２、パターン化導電層２２２ａ、２つの絶縁層２１２、２３２および導電材料２４４を含む。パターン化導電層２２２ａは、パターン化された金属層２０２とパターン化された導電層２４２の間に位置する。絶縁層２１２、２３２は、パターン化された金属層２０２とパターン化導電層２２２ａ間、およびパターン化された導電層２４２とパターン化導電層２２２ａ間にそれぞれ位置する。導電材料２４４は、絶縁層２１２、２３２を貫通する複数の盲孔Ｖの中に位置し、導電材料２４４は、パターン化された金属層２０２とパターン化導電層２２２ａ間、およびパターン化された導電層２４２とパターン化導電層２２２ａ間に電気接続される。
【００４１】
図１４〜図２０および図２３〜図２６は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。本実施形態の回路基板２００ｂの製造方法は、回路基板２００ａの製造方法と類似するが、下記の点において異なる：図２０のステップの後、つまり、絶縁層２１２、２３２の一部、金属層２０２の一部および導電層２４２の一部を除去して、パターン化導電層２２２ａを露出する盲孔Ｖを形成した後、図２３を参照すると、導電層２４２および金属層２０２を除去して、絶縁層２３２、２１２を露出するとともに、２つの電気めっき種子層２５２を絶縁層２１２、２３２の上および盲孔Ｖ内に形成する。次に、図２４を参照すると、２つのパターン化フォトレジスト層２５４を電気めっき種子層２５２の上に形成する。それから、図２５を参照すると、パターン化フォトレジスト層２５４をマスクとして、電気めっき種子層２５２に対して電気めっきを行い、導電材料２２４’を形成する。最後に、図２Ｋ−１を参照すると、パターン化フォトレジスト層２５４および電気めっき種子層２５２のパターン化フォトレジスト層２５４に覆われた部分を除去して、絶縁層２３２の上表面２３２ａの一部および絶縁層２１２の下表面２１２ｂの一部を露出し、第１パターン化導電材料層２４４ａ、第２パターン化導電材料層２４４ｂおよび複数の導電盲孔構造２４４ｃを形成する。これらの導電盲孔構造２４４ｃは、第１パターン化導電材料層２４４ａとパターン化導電層２２２ａ、およびパターン化導電層２２２ａと第２パターン化導電材料層２４４ｂを電気接続する。ここまでで、回路基板２００ｂの製造が完成する。
【００４２】
図１４〜図１６および図２７〜図３６は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。本実施形態の回路基板２００ｃの製造方法は、回路基板２００ａの製造方法と類似するが、下記の点において異なる：図１６のステップの後、つまり、絶縁層２１２および導電層２２２を金属層２０２の上にラミネートした後、図２７を参照すると、絶縁層２１２の一部および導電層２２２の一部を除去して、金属層２０２を露出する複数の第１盲孔Ｖ１を形成する。次に、図２８を参照すると、導電層２２２を除去して、絶縁層２１２を露出するとともに、２つの電気めっき種子層２５２を絶縁層２１２の上および第１盲孔Ｖ１内に形成する。続いて、図２９を参照すると、２つのパターン化フォトレジスト層２５４を電気めっき種子層２５２の上に形成する。そして、図３０を参照すると、パターン化フォトレジスト層２５４をマスクとして、電気めっき種子層２５２に対して電気めっきを行い、導電材料２４６を形成する。続いて、図３１を参照すると、パターン化フォトレジスト層２５４および電気めっき種子層２５２のパターン化フォトレジスト層２５４に覆われた部分を除去して、絶縁層２５２の上に２つのパターン化導電材料層２４６ａおよび複数の導電スルーホール構造２４６ｂを形成する。
【００４３】
次に、図３２を参照すると、別の２つの絶縁層をパターン化導電層２４６ａの上に形成するとともに、別の２つの導電層２４８を絶縁層２３４の上に形成する。そして、絶縁層２３４および導電層２４８をラミネートし、且つパターン化導電層２４６ａを絶縁層２１２、２３４の中に埋め込む。続いて、図３３を参照すると、金属層２０２の密封エリア２０４を分離して、それぞれ分離された２つの回路基板２００ｃ’を形成する。ここで説明すべきこととして、図３３では、そのうち１つの回路基板２００ｃ’のみを示している。次に、図３３を再度参照すると、絶縁層２３４の一部、金属層２０２および導電層２４８を除去して、パターン化導電層２４６ａを露出する複数の第２盲孔Ｖ２を形成する。そして、図３４を参照すると、別の２つの電気めっき種子層２５６を絶縁層２１２、２３４の上、第１盲孔Ｖ１の一端および第２盲孔Ｖ２内に形成する。それから、図３５を参照すると、別の２つのパターン化フォトレジスト層２５８を電気めっき種子層２５６の上に形成するとともに、パターン化フォトレジスト層２５８をマスクとして、電気めっき種子層２５６に対して電気めっきを行い、導電材料２４９を形成する。最後に、図３６を参照すると、パターン化フォトレジスト層２５８および電気めっき種子層２５６のパターン化フォトレジスト層２５８に覆われた部分を除去して、絶縁層２１２、２３４の上に２つのパターン化導電材料層２４９ａおよび複数の導電スルーホール構造２４９ｂを形成する。ここで、導電スルーホール構造２４６ｂ、２４９ｂは、パターン化導電層２４６ａとパターン化導電材料層２４９ａを電気接続する。ここまでで、３層の回路を有する回路基板２００ｃの製造が完成する。
【００４４】
言及すべきこととして、上述した実施形態は、３層の回路の回路基板２００ａ、２００ｂ、２００ｃを形成するが、他の図示していない実施形態において、３層回路の回路基板２００ａ、２００ｂ、２００ｃをコア層として用いて、順番に５層、７層または７層以上の回路基板を完成することができる。その製造方法は、一般的な回路基板のプロセスであるため、本分野における技術者であれば、上述した実施形態の説明を参照し、実際の需要に基づいて、上述した構成要素を選用することにより、必要とされる技術効果を達成させることができるため、ここでは繰り返し説明しない。
【００４５】
上記の説明からわかるように、奇数層の回路または偶数層の回路に関わらず、上述した回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造方法を用いることによりいずれの回路も完成させることができるとともに、同じ製造時間内に２つの回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃを完成させることにより、多層回路基板の製造時間を速めることができ、且つ回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃが丸まる問題を防止することもできる。また、周知の技術と比較すると、本実施形態の回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造方法は、金属基板を支持基板として採用する必要がないコアレス回路基板構造であるため、回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造コストを有効に下げることができ、且つ回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの信頼性を高めるとともに、回路基板１００ａ、１００ｂ、２００ａ、２００ｂ、２００ｃの製造時間を有効に短縮することができる。
【００４６】
言及すべきこととして、本発明は、金属層１０２、２０２の形態に限定されないため、ここで述べた金属層１０２、２０２は、具体的にそれぞれ単一の金属層の形態であるが、その他の実施形態において、金属層１０２、２０２は、多層の銅ホイルから成る金属層であってもよい。これは、本発明が採用できる技術方案に属し、本発明が保護しようとする範囲を離脱しない。
【００４７】
詳細に説明すると、図３７〜図５２は、本発明の別の実施形態に係る回路基板を製造する方法を示す断面図である。まず、図３７を参照すると、本実施形態の回路基板の製造方法は、まず、２つの金属層３１０’、３１０”を提供する。金属層３１０’は、第１銅ホイル層３１０ａ、第１銅ホイル層３１０ａの上に位置する第２銅ホイル層３１０ｂから成り、金属層３１０”は、第３銅ホイル層３１０ｃ、第３銅ホイル層３１０ｃの上に位置する第４銅ホイル層３１０ｄから成る。そのうち、第２銅ホイル層３１０ｂは、接着剤３２０の局部によって第４銅ホイル層３１０ｄの上に結合される。つまり、接着剤３２０は、第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄの間に位置し、且つ第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを局部的にのみ接着する。また、ここで述べる第１銅ホイル層３１０ａとその上にある第２銅ホイル層３１０ｂは、コアレス（coreless）構造層とみなすことができる。同様に、第３銅ホイル層３１０ｃとその上にある第４銅ホイル層３１０ｄもコアレス構造層とみなすことができる。
【００４８】
本実施形態において、第２銅ホイル層３１０ｂの厚さは、実質的に第１銅ホイル層３１０ａの厚さよりも大きい。第１銅ホイル層３１０ａの厚さは、例えば、３μｍであり、第２銅ホイル層３１０ｂの厚さは、例えば、１２μｍである。第１銅ホイル層３１０ａの厚さと第３銅ホイル層３１０ｃの厚さは、実質的に同じであり、つまり、第３銅ホイル層３１０ｃの厚さは、例えば、３μｍである。第２銅ホイル層３１０ｂの厚さと第４銅ホイル層３１０ｄの厚さは、実質的に同じであり、つまり、第４銅ホイル層３１０ｄの厚さは、例えば、１２μｍである。そのうち、本実施形態の第２銅ホイル層３１０ｂは、第１銅ホイル層３１０ａを支持するために用いることができ、同様に、第４銅ホイル層３１０ｄは、第３銅ホイル層３１０ｃを支持するために用いることができる。したがって、本実施形態は、周知の一般技術のように、金属基板を支持基板として使用する必要がないため、製造コストを有効に下げることができる。また、本実施形態の接着剤３２０は、例えば、シアノアクリレート（俗称、瞬間接着剤）またはポリプロピレン樹脂（ＰＰ）である。言及すべきこととして、本実施形態では、接着剤３２０を用いて第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを接合しているが、他の図示していない実施形態において、銅ホイルを溶接する方法により第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを接合してもよく、この場合の接着剤３２０は、溶解した銅ホイルである。ここで述べた接合方法もやはり本発明がカバーしようとする様態に属する。
【００４９】
次に、図３８を参照すると、第１銅ホイル層３１０ａから第３銅ホイル層３１０ｃに延伸する複数の第１スルーホール３３２を形成する。つまり、第１スルーホール３３２は、少なくとも、第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第４銅ホイル層３１０ｄおよび第３銅ホイル層３１０ｃを貫通する。本実施形態において、第１スルーホール３３２を形成する方法は、機械ドリルを含む。
【００５０】
続いて、図３９を参照すると、第１絶縁層３５０ａおよび第１絶縁層３５０ａの上に位置する第１導電層３４２を第１銅ホイル層３１０ａの上にラミネートし、同時に、第２絶縁層３５０ｂおよび第２絶縁層３５０ｂの上に位置する第２導電層３４４を第３銅ホイル層３１０ｃの上にラミネートする。本実施形態において、第１絶縁層３５０ａおよび第２絶縁層３５０ｂは、それぞれ第１銅ホイル層３１０ａおよび第３銅ホイル層３１０ｃと向かい合っており、ラミネートする時に、一部の第１絶縁層３５０ａおよび第２絶縁層３５０ｂを第１スルーホール３３２内に充填して、第１スルーホール３３２を満たす。また、第１導電層３４２および第２導電層３４４の材料は、例えば、銅である。
【００５１】
特に、本実施形態において、第１絶縁層３５０ａの厚さと第１導電層３４２の厚さを足した厚さは、第１銅ホイル層３１０ａの厚さと第２銅ホイル層３１０ｂの厚さを足した厚さよりも大きい。そのうち、第１絶縁層３５０ａの厚さは、例えば、４０μｍであり、第１導電層３４２の厚さは、例えば、１８μｍである。同様に、第２絶縁層３５０ｂの厚さと第２導電層３４４の厚さを足した厚さは、第３銅ホイル層３１０ｃの厚さと第４銅ホイル層３１０ｄの厚さを足した厚さよりも大きい。そのうち、第２絶縁層３５０ｂの厚さと第１絶縁層３５０ａの厚さは実質的に同じであり、例えば、４０μｍである。第２導電層３４４の厚さと第１導電層３４２の厚さは実質的に同じであり、例えば、１８μｍである。
【００５２】
次に、図４０を参照すると、第１導電層３４２から第２導電層３４４に延伸する複数の第２スルーホール３３４を形成する。第２スルーホール３３４は、少なくとも、第１導電層３４２、第１絶縁層３５０ａ、第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第４銅ホイル層３１０ｄおよび第３銅ホイル層３１０ｃ、第２絶縁層３５０ｂおよび第２導電層３４４を貫通する。また、第２スルーホール３３４は、後続の接着剤３２０を除去するステップ、つまり、第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄを互いに結合しているエリアを除去するために用いることができる。一般的に、第１導電層３４２および第２導電層３４４の上には、通常、複数の金属パターンを有するが（図示せず）、金属パターンの目的は、プロセス中で定位と対位の基準点とすることができることである。つまり、第１導電層３４２と第２導電層３４４上の金属パターンは、第１銅ホイル層３１０ａおよび第３銅ホイル層３１０ｃの定位と対位の基準とすることができ、後続の第５銅ホイル層３１０ｅ（図４３を参照）の定位と対位の基準とすることもできる。
【００５３】
続いて、図４１を参照すると、第１導電層３４２および第２導電層３４４をパターン化して、第１回路層３４２ａおよび第２回路層３４４ａを形成する。そのうち、第１導電層３４２および第２導電層３４４をパターン化する方法は、フォトリソグラフィーエッチングプロセスを含む。特に、本実施形態の第１導電層３４２および第２導電層３４４は、ラミネートの方式によって第１絶縁層３５０ａの上と第２絶縁層３５０ｂの上にそれぞれラミネートされ、且つパターン化の方式によって第１回路層３４２ａおよび第２回路層３４４ａを形成する。したがって、周知の電気めっき方式を利用して形成する回路層と比較すると、本実施形態の第１回路層３４２ａおよび第２回路層３４４ａは、より優れた銅厚の均一性を有する。また、本実施形態の第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第３銅ホイル層３１０ｃおよび第４銅ホイル層３１０ｄは、いずれも熱圧着接合によって第１絶縁層３５０ａと第２絶縁層３５０ｂの中に埋め込まれるため、第１導電層３４２および第２導電層３４４をパターン化する時に、周囲の不純物または薬剤による汚染を防止することができるとともに、第１銅ホイル層３１０ａ、第２銅ホイル層３１０ｂ、第３銅ホイル層３１０ｃおよび第４銅ホイル層３１０ｄの大きさと厚さを維持することができる。
【００５４】
次に、図４２を参照すると、接着剤３２０を除去して、互いに分離された第１回路基板３６０ａおよび第２回路基板３６０ｂを形成する。本実施形態において、上述した第２スルーホール３３４によって接着剤３２０の除去を補助することができる。つまり、第２スルーホール３３４を形成することによって、接着剤３２０と第２銅ホイル層３１０ｂおよび第４銅ホイル層３１０ｄの間の粘着力を破壊することができるため、比較的容易に接着剤３２０を除去することができる。また、接着剤３２０を除去する方法は、例えば、機械ドリルまたはミリング加工である。言及すべきこととして、本実施形態において、接着剤３２０は局部のみが第２銅ホイル層３１０ｂと第４銅ホイル層３１０ｄの間に結合されているため、周知の接着剤３２０と金属基板の間の大量のゲルを除去するステップと比較して、本実施形態の接着剤３２０を除去するステップは比較的簡単であり、且つプロセスの難易度も比較的低く、プロセスの収率を上げることができる。
【００５５】
本実施形態において、接着剤３２０を除去した後に形成される第１回路基板３６０ａおよび第２回路基板３６０ｂは、対称的な構造になっている。そのうち、第１回路基板３６０ａは、順番に、第１回路層３４２ａ、第１絶縁層３５０ａ、第１銅ホイル層３１０ａおよび第２銅ホイル層３１０ｂを含む。以下、わかりやすく説明するため、第１回路基板３６０ａのみを例として、後続の回路基板の製造を行う。
【００５６】
次に、図４３を参照すると、第２銅ホイル層３１０ｂを除去し、且つ第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートする。本実施形態において、第２銅ホイル層３１０ｂを除去する方法は、例えば、剥離法（lift-off）であり、つまり、剥離の方式を利用して、第２銅ホイル層３１０ｂを第１銅ホイル層３１０ａから剥離する。また、第３絶縁層３５０ｃおよび第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートして、第１回路層３４２ａが内部回路層になるようにする。つまり、第１回路層３４２ａは、第３絶縁層３５０ｃと第１絶縁層３５０ａの間に埋め込まれる。また、第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートするステップは、第１回路層３４２ａ（原第１導電層３４２）上の金属パターン（図示せず）を基準とし、第１銅ホイル層３１０ａ、第１回路層３４２ａおよび第５銅ホイル層３１０ｅの間の優れた対位精度を確保することができる。
【００５７】
一般的に、第５銅ホイル層３１０ｅの厚さは比較的薄く、例えば、３μｍであるため、第５銅ホイル層３１０ｅをラミネートする時、通常、第５銅ホイル層３１０ｅの上にこれよりも厚い、例えば、厚さが１２μｍの別の銅ホイル層（図示せず）を加えて、ラミネートした後に第５銅ホイル層３１０ｅが湾曲する現象を防止し、ラミネートした後の第５銅ホイル層３１０ｅの表面の均等性を保持する。それから、ラミネートした後、厚い方の銅ホイル層を剥離し、薄い方の第５銅ホイル層３１０ｅを残して後続のプロセスを行う。
【００５８】
簡単に説明すると、本実施形態の第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅは、接着剤３２０を除去した後に、第１回路層３４２ａの上にラミネートされる。しかしながら、本発明は、第３絶縁層３５０ｃおよびその上に位置する第５銅ホイル層３１０ｅのラミネート、接着剤３２０の除去等のステップの順序を限定しない。別の実施形態において、第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅは、接着剤３２０を除去する前に、第１回路層３４２ａの上にラミネートしてもよい。
【００５９】
詳細に説明すると、図５３に示すように、まず、第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に位置する第５銅ホイル層３１０ｅを第１回路層３４２ａの上にラミネートし、同時に、第４絶縁層３５０ｄおよび第４絶縁層３５０ｄの上に位置する第６銅ホイル層３１０ｆを第２回路層３４４ａの上にラミネートする。そして、図５４に示すように、接着剤３２０、第２銅ホイル層３１０ｂおよび第４銅ホイル層３１０ｄを除去して、互いに分離された第３回路基板４００ｃおよび第４回路基板４００ｄを形成する。そのうち、接着剤３２０、第２銅ホイル層３１０ｂおよび第４銅ホイル層３１０ｄを除去した後に形成される第３回路基板４００ｃおよび第４回路基板４００ｄは、対称的な構造になっており、且つ第３回路基板４００ｃは、順番に、第５銅ホイル層３１０ｅ、第３絶縁層３５０ｃ、第１回路層３４２ａ、第１絶縁層３５０ａおよび第１銅ホイル層３１０ａを含む。同様に、第４回路基板４００ｄは、順番に、第６銅ホイル層３１０ｆ、第４絶縁層３５０ｄ、第２回路層３４４ａ、第２絶縁層３５０ｂおよび第３銅ホイル層３１０ｃを含む。つまり、プロセスの要求に基づいて、絶縁層およびその上に位置する銅ホイル層を回路層の上にラミネートして接着剤３２０を除去するステップを選択的に調整することができ、上記の図４２〜図４３は例として説明しただけであるため、これに限定されない。
【００６０】
ここまでで、第１回路基板４００ａの製造が完成する。第１回路基板４００ａは、順番に、第５銅ホイル層３１０ｅ、第３絶縁層３５０ｃ、第１回路層３４２ａ、第１絶縁層３５０ａおよび第１銅ホイル層３１０ａを含む。
【００６１】
続いて、図４４を参照すると、第５銅ホイル層３１０ｅおよび第１銅ホイル層３１０ａに対してドリルプロセスを行って、第５銅ホイル層３１０ｅから第１回路層３４２ａに延伸した複数の第１盲孔４１２、および第１銅ホイル層３１０ａから第１回路層３４２ａに延伸した複数の第２盲孔４１４を形成する。そのうち、第１盲孔４１２および第２盲孔４１４は、第１回路層３４２ａの一部を露出する。本実施形態において、ドリルプロセスは、例えば、レーザードリルであり、つまり、第１盲孔４１２および第２盲孔４１４は、レーザーアブレーション（laser ablation）の方式を採用して形成される。
【００６２】
次に、図４５を参照すると、化学銅層４２０を第１盲孔４１２および第２盲孔４１４内に形成する。化学銅層４２０は、第５銅ホイル層３１０ｅと第１回路層３４２ａを接続し、第１銅ホイル層３１０ａと第１回路層３４２ａを接続する。具体的には、本実施形態において、化学銅層４２０は、第５銅ホイル層３１０ｅ、第１盲孔４１２、第１銅ホイル層３１０ａおよび第２盲孔４１４を覆い、且つ第５銅ホイル層３１０ｅは、化学銅層４２０を介して第１回路層３４２ａと電気接続され、第１銅ホイル層３１０ａは、化学銅層４２０を介して第１回路層３４２ａと電気接続される。また、化学銅層４２０を形成する方法は、例えば、無電解メッキプロセス（electroless plating process）である。
【００６３】
続いて、図４６を参照すると、第１パターン化ドライフィルムフォトレジスト層４３２を第５銅ホイル層３１０ｅの上に形成するとともに、第２パターン化ドライフィルムフォトレジスト層４３４を第１銅ホイル層３１０ａの上に形成する。そのうち、第１パターン化ドライフィルムフォトレジスト層４３２は、少なくとも第１盲孔４１２を露出し、第２パターン化ドライフィルムフォトレジスト層４３４は、少なくとも第２盲孔４１４を露出する。具体的には、本実施形態において、第１パターン化ドライフィルムフォトレジスト層４３２は、第１盲孔４１２内に位置する化学銅層４２０および第５銅ホイル層３１０ｅの一部の上に位置する化学銅層４２０を露出する。第２パターン化ドライフィルムフォトレジスト層４３４は、第２盲孔４１４内に位置する化学銅層４２０および第１銅ホイル層３１０ａの一部の上に位置する化学銅層４２０を露出する。
【００６４】
次に、図４７を参照すると、少なくとも第１盲孔４１２内および第２盲孔４１４内に、電気めっき銅層４４０を形成する。電気めっき銅層４４０は、第１盲孔４１２および第２盲孔４１４を満たし、且つ化学銅層４２０の一部を覆う。本実施形態において、第１パターン化ドライフィルムフォトレジスト層４３２および第２パターン化ドライフィルムフォトレジスト層４３４を電気めっき時のマスクとすることによって、ビア充填めっき（via filling plating）の方式を採用して、電気めっき銅層４４０を第１盲孔４１２内、第２盲孔４１４内および第１パターン化ドライフィルムフォトレジスト層４３２と第２パターン化ドライフィルムフォトレジスト層４３４に覆われていない化学銅層４２０の上に形成する。
【００６５】
続いて、図４８を参照すると、第１パターン化ドライフィルムフォトレジスト層４３２および第１パターン化ドライフィルムフォトレジスト層４３２の下に位置する化学銅層４２０の一部と第５銅ホイル層３１０ｅの一部を除去するとともに、第２パターン化ドライフィルムフォトレジスト層４３４および第２パターン化ドライフィルムフォトレジスト層４３４の下に位置する化学銅層４２０の一部と第１銅ホイル層３１０ａの一部を除去する。このようにして、第３絶縁層３５０ｃの一部および第１絶縁層３５０ａの一部を露出し、且つ第１盲孔４１２内に第１導電盲孔構造４１２ａを形成して、第２盲孔４１４内に第２導電盲孔構造４１４ａを形成する。本実施形態において、第１パターン化ドライフィルムフォトレジスト層４３２、第１パターン化ドライフィルムフォトレジスト層４３２の下に位置する化学銅層４２０の一部と第５銅ホイル層３１０ｅの一部、第２パターン化ドライフィルムフォトレジスト層４３４および第２パターン化ドライフィルムフォトレジスト層４３４の下に位置する化学銅層４２０の一部と第１銅ホイル層３１０ａの一部を除去する方法は、例えば、エッチングプロセスである。ここまでで、第１回路層３４２ａと電気接続した第１導電盲孔構造４１２ａおよび第２導電盲孔構造４１４ａが形成される。
【００６６】
次に、図４９を参照すると、第１保護層４５２を第３絶縁層３５０ｃの上に形成するとともに、第２保護層４５４を第１絶縁層３５０ａの上に形成する。本実施形態において、第１保護層４５２は、第１導電盲孔構造４１２ａのパターン均等性を保護するために、第３絶縁層３５０ｃおよび第３絶縁層３５０ｃの上に露出した第１導電盲孔構造４１２ａを覆う。同様に、第２保護層４５４は、第２導電盲孔構造４１４ａのパターン均等性を保護するために、第１絶縁層３５０ａおよび第１絶縁層３５０ａの上に露出した第２導電盲孔構造４１４ａを覆う。また、第１保護層４５２および第２保護層４５４を形成する方法は、例えば、スクリーン印刷であり、第１保護層４５２および第２保護層４５４の材料は、例えば、インクである。
【００６７】
そして、図５０を参照すると、研磨プロセスを行って、第１保護層４５２の一部を第１導電盲孔構造４１２ａの表面が露出するまで除去するとともに、第２保護層４５４の一部を第２導電盲孔構造４１４ａの表面が露出するまで除去する。この時、第１保護層４５２の表面と第１導電盲孔構造４１２ａの表面は実質的にそろっており、第２保護層４５４の表面と第２導電盲孔構造４１４ａの表面は実質的にそろっている。
【００６８】
続いて、図５１を参照すると、残った第１保護層４５２および第２保護層４５４を除去して、第３絶縁層３５０ｃの一部、第３絶縁層３５０ｃの上に露出した第１導電盲孔構造４１２ａ、第１絶縁層３５０ａの一部および第１絶縁層３５０ａの上に露出した第２導電盲孔構造４１４ａを露出する。本実施形態において、第１保護層４５２および第２保護層４５４を形成し、研磨プロセスを行って、第１保護層４５２および第２保護層４５４を除去するといった連続したステップの目的は、第１導電盲孔構造４１２ａの表面と第２導電盲孔構造４１４ａの表面がより優れた均等性を有し、後続のチップと実装するプロセスにおいて有利にすることである。
【００６９】
次に、図５２を参照すると、第１ソルダレジスト層４６２を第３絶縁層３５０ｃの上に形成するとともに、第２ソルダレジスト層４６４を第１絶縁層３５０ａの上に形成する。本実施形態において、第１ソルダレジスト層４６２は、複数の第１開口４６２ａを有し、第１開口４６２ａは、第１導電盲孔構造４１２ａの一部を露出して、ボンディングパッドとして用いることができる。第２ソルダレジスト層４６４は、複数の第２開口４６４ａを有し、第２開口４６４ａは、第２導電盲孔構造４１４ａ一部を露出して、ボンディングパッドとして用いることができる。ここまでで、回路基板３００の製造が完成する。
【００７０】
第１ソルダレジスト層４６２の第１開口４６２ａにより露出した第１導電盲孔構造４１２ａの一部は、ボンディングパッドとして用いることができ、第２ソルダレジスト層４６４の第１開口４６４ａにより露出した第２導電盲孔構造４１４ａの一部は、ボンディングパッドとして用いることができる。このように、チップ（図示せず）がワイヤボンディングまたはフリップチップボンディングの方式でボンディングパッドと電気接続され、アンダーフィルダイによってチップをゲル（図示せず）内に包被した後、チップの実装プロセスが完成する。つまり、本実施形態の回路基板３００は、チップ実装基板として用いるのに適している。
【００７１】
言い換えると、本実施形態は、金属基板によって第１銅ホイル層３１０ａおよび第３銅ホイル層３１０ｃを支持する必要がないため、周知の技術と比較して、本実施形態の回路基板３００の製造方法は、製造コストを有効に下げることができる。また、本実施形態は、第１導電層３４２および第２導電層３４４をラミネートし、その後、第１導電層３４２と第２導電層３４４をパターン化する方式によって、第１回路層３４２ａおよび第２回路層３４４ａを形成する。周知の電気めっき方式で形成される回路層と比較すると、本実施形態の第１回路層３４２ａおよび第２回路層３４４ａは、比較的優れた銅厚の均等性を有する。また、本実施形態は、第１回路層３４２ａ（原第１導電層３４２）を第１銅ホイル層３１０ａおよび第５銅ホイル層３１０ｅの定位と対位の基準とする。このようにして、回路基板３００の対位精度を有効に高め、形成された回路基板３００の生産収率と信頼性を向上させることができる。
【００７２】
以上のように、本発明は、まず、２つの金属層の周囲を接合して、密封エリアを形成する。ダブルサイド絶縁層およびダブルサイド導電層のラミネートのステップが完成してから、２つの金属層を分離する。したがって、周知の技術と比較すると、本発明の回路基板の製造方法は、金属基板を支持基板として採用する必要がないコアレス回路基板であるため、回路基板の製造コストを有効に下げることができ、且つ回路基板の信頼性を高めるとともに、回路基板の製造時間を有効に短縮することができる。また、本発明は、周知の技術のように大量のゲルを使用して金属基板と回路層を固定する必要がないため、本発明の回路基板の製造方法は、大量のゲル層を除去する難題に直面することがなく、プロセスの難易度と工程を有効に減らすことができる。また、本発明は、ラミネートの方式を利用して導電層をラミネートし、それから導電層をパターン化する方式によって回路層を形成する。
【００７３】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００７４】
１００ａ、１００ａ’、１００ｂ、２００ａ、２００ａ’、２００ｂ、２００ｃ、２００ｃ’、３００ 回路基板
１０２、２０２、３１０’、３１０” 金属層
１０４、２０４ 密封エリア
１１２、２１２、２１２、２３２、２３４ 絶縁層
１１２ａ、２３２ａ 上表面
１１２ｂ、２１２ｂ 下表面
１２２、１２２’、２２２、２４２、２４８ 導電層
１２４、１２４’、２４４、２４６、２４９ 導電材料
１２４ａ、２４４ａ 第１パターン化導電材料層
１２４ｂ、２４４ｂ 第２パターン化導電材料層
１２４ｃ、２４４ｃ 導電盲孔構造
１３２、２５２、２５６ 電気めっき種子層
１３４、２５４、２５８ パターン化フォトレジスト層
２２２ａ パターン化導電層
２４６ａ、２４９ａ パターン化導電材料層
２４６ｂ、２４９ｂ 導電スルーホール構造
３１０ａ 第１銅ホイル層
３１０ｂ 第２銅ホイル層
３１０ｃ 第３銅ホイル層
３１０ｄ 第４銅ホイル層
３１０ｅ 第５銅ホイル層
３１０ｆ 第６銅ホイル層
３２０ 接着剤
３３２、４１２ 第１スルーホール
３３４、４１４ 第２スルーホール
３４２ 第１導電層
３４２ａ 第１回路層
３４４ 第２導電層
３４４ａ 第２回路層
３５０ａ 第１導電層
３５０ｂ 第２絶縁層
３５０ｃ 第３絶縁層
３５０ｄ 第５絶縁層
３６０ａ、４００ａ 第１回路基板
３６０ｂ 第２回路基板
４００ｃ 第３回路基板
４００ｄ 第４回路基板
４１２ａ 第１導電盲孔構造
４１４ａ 第２導電盲孔構造
４２０ 化学銅層
４３２ 第１パターン化ドライフィルムフォトレジスト層
４３４ 第２パターン化ドライフィルムフォトレジスト層
４４０ 電気めっき銅層
４５２ 第１保護層
４５４ 第２保護層
４６２ 第１ソルダレジスト層
４６２ａ 第１開口
４６４ 第２ソルダレジスト層
４６４ａ 第２開口
Ｈ スルーホール
Ｖ 盲孔
Ｖ１ 第１盲孔
Ｖ２ 第２盲孔
【特許請求の範囲】
【請求項１】
２つの金属層の周縁を接合して、密封エリアを形成するステップと、
前記密封エリアを貫通する少なくとも１つのスルーホールを形成するステップと、
２つの絶縁層を前記２つの金属層の上に形成するとともに、２つの導電層を前記２つの絶縁層の上に形成するステップと、
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートして、互いに接合された前記２つの金属層を前記２つの絶縁層の中に埋め込み、且つ前記２つの絶縁層を前記スルーホール内に充填するステップと、
前記２つの金属層の前記密封エリアを分離して、それぞれ分離された２つの回路基板を形成するステップと、
を含む回路基板の製造方法。
【請求項２】
前記２つの金属層の周縁を接合する方法が、電気溶接、スポット溶接または接着剤による接合を含み、前記接着剤の材料が、シアノアクリレートまたはポリプロピレン樹脂を含む請求項１記載の回路基板の製造方法。
【請求項３】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの絶縁層の一部および前記２つの導電層の一部を除去して、前記２つの金属層を露出する複数の盲孔を形成するステップと、
導電材料を前記複数の盲孔の中および除去されなかった前記２つの導電層の上に形成するステップと、
前記２つの金属層の前記密封エリアを分離した後、前記導電材料、前記金属層および前記導電層をパターン化するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項４】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの絶縁層の一部および前記２つの導電層の一部を除去して、前記２つの金属層を露出する複数の盲孔を形成するステップと、
前記２つの導電層を薄化するステップと、
２つの電気めっき種子層を薄化された前記２つの導電層の上および前記複数の盲孔内に形成するステップと、
前記２つの金属層の前記密封エリアを分離した後、前記金属層の一部を露出するステップと、
パターン化フォトレジスト層を前記電気めっき種子層の上および露出された前記金属層の上にそれぞれ形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行うステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項５】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの導電層をパターン化して、前記２つのパターン化導電層を形成するステップと、
別の２つの絶縁層を前記２つのパターン化導電層の上に形成し、別の２つの導電層を前記別の２つの絶縁層の上に形成するステップと、
前記絶縁層および前記別の２つの導電層をラミネートし、且つ前記２つのパターン化導電層を前記絶縁層の中に埋め込むステップと、
前記２つの金属層の前記密封エリアを分離した後、前記絶縁層の一部、前記金属層の一部および前記別の導電層の一部を除去して、前記パターン化導電層を露出する複数の盲孔を形成するステップと、
導電材料を前記複数の盲孔の中および除去されなかった前記金属層および前記別の導電層の上に形成するステップと、
前記導電材料、前記金属層および前記別の導電層をパターン化するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項６】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの導電層をパターン化して、前記２つのパターン化導電層を形成するステップと、
別の２つの絶縁層を前記２つのパターン化導電層の上に形成し、別の２つの導電層を前記別の２つの絶縁層の上に形成するステップと、
前記絶縁層および前記別の２つの導電層をラミネートし、且つ前記２つのパターン化導電層を前記絶縁層の中に埋め込むステップと、
前記２つの金属層の前記密封エリアを分離した後、前記絶縁層の一部、前記金属層の一部および前記別の導電層の一部を除去して、前記パターン化導電層を露出する複数の盲孔を形成するステップと、
前記別の導電層および前記金属層を除去して、前記絶縁層を露出するステップと、
２つの電気めっき種子層を前記絶縁層の上および前記複数の盲孔内に形成するステップと、
２つのパターン化フォトレジスト層を前記２つの電気めっき種子層の上に形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行うステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項７】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの絶縁層の一部および前記２つの導電層の一部を除去して、前記２つの金属層を露出する複数の第１盲孔を形成するステップと、
前記２つの導電層を除去して、前記２つの絶縁層を露出するステップと、
２つの電気めっき種子層を前記２つの絶縁層の上および前記複数の第１盲孔内に形成するステップと、
２つのパターン化フォトレジスト層を前記電気めっき種子層の上に形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行うステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去して、前記２つの絶縁層の上に２つのパターン化導電層および複数の導電スルーホール構造を形成するステップと、
別の２つの絶縁層を前記２つのパターン化導電層の上に形成し、別の２つの導電層を前記別の２つの絶縁層の上に形成するステップと、
前記絶縁層および前記別の２つの導電層をラミネートし、且つ前記２つのパターン化導電層を前記絶縁層の中に埋め込むステップと、
前記２つの金属層の前記密封エリアを分離した後、前記絶縁層の一部、前記金属層および前記別の導電層を除去して、前記パターン化導電層を露出する複数の第２盲孔を形成するステップと、
別の２つの電気めっき種子層を前記別の２つの絶縁層の上、前記複数の第１盲孔の一端および前記複数の第２盲孔内に形成するステップと、
別の２つのパターン化フォトレジスト層を前記別の２つの電気めっき種子層の上に形成するステップと、
前記別の２つのパターン化フォトレジスト層をマスクとして、前記別の２つの電気めっき種子層に対して電気めっきを行うステップと、
前記別の２つのパターン化フォトレジスト層および前記別の２つの電気めっき種子層の前記別の２つのパターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項８】
前記２つの金属層が、それぞれ第１銅ホイル層および第２銅ホイル層を含み、且つ前記各第２銅ホイル層の厚さが、実質的に前記各第１銅ホイル層の厚さよりも大きく、前記第２銅ホイル層が互いに接合した請求項１記載の回路基板の製造方法。
【請求項９】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの導電層をパターン化して、第１パターン化導電層および第２パターン化導電層を形成するステップと、
前記第１パターン化導電層から前記第２パターン化導電層に延伸した複数の第１スルーホールを形成するステップと、
前記２つの金属層の前記密封エリアを分離した後、前記第２銅ホイル層を除去するステップと、
第１絶縁層を前記第１パターン化導電層の上に形成し、第１導電層を前記第１絶縁層の上に形成するステップと、
前記第１絶縁層および前記第１導電層をラミネートし、且つ前記第１パターン化導電層を前記絶縁層および前記第１絶縁層の中に埋め込むステップと、
前記絶縁層の一部、前記第１絶縁層、前記第１銅ホイル層の一部および前記第１導電層の一部を除去して、前記第１パターン化導電層を露出する複数の第１盲孔を形成するステップと、
電気めっき種子層を除去されなかった前記第１銅ホイル層の上と前記複数の第１盲孔内および除去されなかった前記第１導電層の上と前記複数の第１盲孔内にそれぞれ形成するステップと、
２つのパターン化フォトレジスト層を前記電気めっき種子層の上に形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行い、前記複数の第１盲孔内に複数の導電盲孔構造を形成するステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項１０】
前記第１絶縁層を前記第１パターン化導電層の上に形成し、前記第１導電層を前記第１絶縁層の上に形成するステップが、前記２つの金属層の前記密封エリアを分離した後に行う請求項９記載の回路基板の製造方法。
【請求項１１】
前記第１絶縁層を前記第１パターン化導電層の上に形成し、前記第１導電層を前記第１絶縁層の上に形成するステップが、前記２つの金属層の前記密封エリアを分離する前に行う請求項９記載の回路基板の製造方法。
【請求項１２】
前記第１絶縁層を前記第１パターン化導電層の上に形成し、前記第１導電層を前記第１絶縁層の上に形成する時、第２絶縁層を前記第２パターン化導電層の上に形成し、第２導電層を前記第２絶縁層の上に形成する請求項１１記載の回路基板の製造方法。
【請求項１３】
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去した後、第１保護層を前記第１絶縁層の上に形成し、第２保護層を前記第２絶縁層の上に形成し、前記第１保護層および前記第２保護層が、前記複数の導電盲孔構造を覆うステップと、
研磨プロセスを行って、前記第１保護層の一部および前記第２保護層の一部を前記複数の導電盲孔構造が露出するまで除去するステップと、
残った前記第１保護層および前記第２保護層を除去するステップと、
をさらに含む請求項９記載の回路基板の製造方法。
【請求項１４】
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去した後、第１ソルダレジスト層を前記第１絶縁層の上に形成し、第２ソルダレジスト層を前記第２絶縁層の上に形成し、前記第１ソルダレジスト層が、複数の第１開口を有し、前記第２ソルダレジスト層が、複数の第２開口を有し、前記第１開口および前記第２開口が、前記複数の導電盲孔構造の一部を露出するステップをさらに含む請求項９記載の回路基板の製造方法。
【請求項１５】
請求項３記載の回路基板の製造方法により製造された回路基板であって、
パターン化された金属層と、
パターン化された導電層と、
前記パターン化された金属層と前記パターン化された導電層の間に位置する絶縁層と、
前記絶縁層を貫通する複数の盲孔の中に位置し、前記パターン化された金属層および前記パターン化された導電層に電気接続された導電材料と、
を含む回路基板。
【請求項１６】
請求項５記載の回路基板の製造方法により製造された回路基板であって、
パターン化された金属層と、
パターン化された導電層と、
パターン化された前記金属層とパターン化された前記導電層の間に位置するパターン化導電層と、
パターン化された前記金属層と前記パターン化導電層の間、およびパターン化された前記導電層と前記パターン化導電層の間にそれぞれ位置する２つの絶縁層と、
前記絶縁層を貫通する複数の盲孔の中に位置し、パターン化された前記金属層と前記パターン化導電層の間、およびパターン化された前記導電層と前記パターン化導電層の間に電気接続される導電材料と、
を含む回路基板。
【請求項１】
２つの金属層の周縁を接合して、密封エリアを形成するステップと、
前記密封エリアを貫通する少なくとも１つのスルーホールを形成するステップと、
２つの絶縁層を前記２つの金属層の上に形成するとともに、２つの導電層を前記２つの絶縁層の上に形成するステップと、
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートして、互いに接合された前記２つの金属層を前記２つの絶縁層の中に埋め込み、且つ前記２つの絶縁層を前記スルーホール内に充填するステップと、
前記２つの金属層の前記密封エリアを分離して、それぞれ分離された２つの回路基板を形成するステップと、
を含む回路基板の製造方法。
【請求項２】
前記２つの金属層の周縁を接合する方法が、電気溶接、スポット溶接または接着剤による接合を含み、前記接着剤の材料が、シアノアクリレートまたはポリプロピレン樹脂を含む請求項１記載の回路基板の製造方法。
【請求項３】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの絶縁層の一部および前記２つの導電層の一部を除去して、前記２つの金属層を露出する複数の盲孔を形成するステップと、
導電材料を前記複数の盲孔の中および除去されなかった前記２つの導電層の上に形成するステップと、
前記２つの金属層の前記密封エリアを分離した後、前記導電材料、前記金属層および前記導電層をパターン化するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項４】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの絶縁層の一部および前記２つの導電層の一部を除去して、前記２つの金属層を露出する複数の盲孔を形成するステップと、
前記２つの導電層を薄化するステップと、
２つの電気めっき種子層を薄化された前記２つの導電層の上および前記複数の盲孔内に形成するステップと、
前記２つの金属層の前記密封エリアを分離した後、前記金属層の一部を露出するステップと、
パターン化フォトレジスト層を前記電気めっき種子層の上および露出された前記金属層の上にそれぞれ形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行うステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項５】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの導電層をパターン化して、前記２つのパターン化導電層を形成するステップと、
別の２つの絶縁層を前記２つのパターン化導電層の上に形成し、別の２つの導電層を前記別の２つの絶縁層の上に形成するステップと、
前記絶縁層および前記別の２つの導電層をラミネートし、且つ前記２つのパターン化導電層を前記絶縁層の中に埋め込むステップと、
前記２つの金属層の前記密封エリアを分離した後、前記絶縁層の一部、前記金属層の一部および前記別の導電層の一部を除去して、前記パターン化導電層を露出する複数の盲孔を形成するステップと、
導電材料を前記複数の盲孔の中および除去されなかった前記金属層および前記別の導電層の上に形成するステップと、
前記導電材料、前記金属層および前記別の導電層をパターン化するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項６】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの導電層をパターン化して、前記２つのパターン化導電層を形成するステップと、
別の２つの絶縁層を前記２つのパターン化導電層の上に形成し、別の２つの導電層を前記別の２つの絶縁層の上に形成するステップと、
前記絶縁層および前記別の２つの導電層をラミネートし、且つ前記２つのパターン化導電層を前記絶縁層の中に埋め込むステップと、
前記２つの金属層の前記密封エリアを分離した後、前記絶縁層の一部、前記金属層の一部および前記別の導電層の一部を除去して、前記パターン化導電層を露出する複数の盲孔を形成するステップと、
前記別の導電層および前記金属層を除去して、前記絶縁層を露出するステップと、
２つの電気めっき種子層を前記絶縁層の上および前記複数の盲孔内に形成するステップと、
２つのパターン化フォトレジスト層を前記２つの電気めっき種子層の上に形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行うステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項７】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの絶縁層の一部および前記２つの導電層の一部を除去して、前記２つの金属層を露出する複数の第１盲孔を形成するステップと、
前記２つの導電層を除去して、前記２つの絶縁層を露出するステップと、
２つの電気めっき種子層を前記２つの絶縁層の上および前記複数の第１盲孔内に形成するステップと、
２つのパターン化フォトレジスト層を前記電気めっき種子層の上に形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行うステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去して、前記２つの絶縁層の上に２つのパターン化導電層および複数の導電スルーホール構造を形成するステップと、
別の２つの絶縁層を前記２つのパターン化導電層の上に形成し、別の２つの導電層を前記別の２つの絶縁層の上に形成するステップと、
前記絶縁層および前記別の２つの導電層をラミネートし、且つ前記２つのパターン化導電層を前記絶縁層の中に埋め込むステップと、
前記２つの金属層の前記密封エリアを分離した後、前記絶縁層の一部、前記金属層および前記別の導電層を除去して、前記パターン化導電層を露出する複数の第２盲孔を形成するステップと、
別の２つの電気めっき種子層を前記別の２つの絶縁層の上、前記複数の第１盲孔の一端および前記複数の第２盲孔内に形成するステップと、
別の２つのパターン化フォトレジスト層を前記別の２つの電気めっき種子層の上に形成するステップと、
前記別の２つのパターン化フォトレジスト層をマスクとして、前記別の２つの電気めっき種子層に対して電気めっきを行うステップと、
前記別の２つのパターン化フォトレジスト層および前記別の２つの電気めっき種子層の前記別の２つのパターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項８】
前記２つの金属層が、それぞれ第１銅ホイル層および第２銅ホイル層を含み、且つ前記各第２銅ホイル層の厚さが、実質的に前記各第１銅ホイル層の厚さよりも大きく、前記第２銅ホイル層が互いに接合した請求項１記載の回路基板の製造方法。
【請求項９】
前記２つの絶縁層および前記２つの導電層を前記２つの金属層の上にラミネートした後、前記２つの導電層をパターン化して、第１パターン化導電層および第２パターン化導電層を形成するステップと、
前記第１パターン化導電層から前記第２パターン化導電層に延伸した複数の第１スルーホールを形成するステップと、
前記２つの金属層の前記密封エリアを分離した後、前記第２銅ホイル層を除去するステップと、
第１絶縁層を前記第１パターン化導電層の上に形成し、第１導電層を前記第１絶縁層の上に形成するステップと、
前記第１絶縁層および前記第１導電層をラミネートし、且つ前記第１パターン化導電層を前記絶縁層および前記第１絶縁層の中に埋め込むステップと、
前記絶縁層の一部、前記第１絶縁層、前記第１銅ホイル層の一部および前記第１導電層の一部を除去して、前記第１パターン化導電層を露出する複数の第１盲孔を形成するステップと、
電気めっき種子層を除去されなかった前記第１銅ホイル層の上と前記複数の第１盲孔内および除去されなかった前記第１導電層の上と前記複数の第１盲孔内にそれぞれ形成するステップと、
２つのパターン化フォトレジスト層を前記電気めっき種子層の上に形成するステップと、
前記パターン化フォトレジスト層をマスクとして、前記電気めっき種子層に対して電気めっきを行い、前記複数の第１盲孔内に複数の導電盲孔構造を形成するステップと、
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去するステップと、
をさらに含む請求項１記載の回路基板の製造方法。
【請求項１０】
前記第１絶縁層を前記第１パターン化導電層の上に形成し、前記第１導電層を前記第１絶縁層の上に形成するステップが、前記２つの金属層の前記密封エリアを分離した後に行う請求項９記載の回路基板の製造方法。
【請求項１１】
前記第１絶縁層を前記第１パターン化導電層の上に形成し、前記第１導電層を前記第１絶縁層の上に形成するステップが、前記２つの金属層の前記密封エリアを分離する前に行う請求項９記載の回路基板の製造方法。
【請求項１２】
前記第１絶縁層を前記第１パターン化導電層の上に形成し、前記第１導電層を前記第１絶縁層の上に形成する時、第２絶縁層を前記第２パターン化導電層の上に形成し、第２導電層を前記第２絶縁層の上に形成する請求項１１記載の回路基板の製造方法。
【請求項１３】
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去した後、第１保護層を前記第１絶縁層の上に形成し、第２保護層を前記第２絶縁層の上に形成し、前記第１保護層および前記第２保護層が、前記複数の導電盲孔構造を覆うステップと、
研磨プロセスを行って、前記第１保護層の一部および前記第２保護層の一部を前記複数の導電盲孔構造が露出するまで除去するステップと、
残った前記第１保護層および前記第２保護層を除去するステップと、
をさらに含む請求項９記載の回路基板の製造方法。
【請求項１４】
前記パターン化フォトレジスト層および前記電気めっき種子層の前記パターン化フォトレジスト層に覆われた部分を除去した後、第１ソルダレジスト層を前記第１絶縁層の上に形成し、第２ソルダレジスト層を前記第２絶縁層の上に形成し、前記第１ソルダレジスト層が、複数の第１開口を有し、前記第２ソルダレジスト層が、複数の第２開口を有し、前記第１開口および前記第２開口が、前記複数の導電盲孔構造の一部を露出するステップをさらに含む請求項９記載の回路基板の製造方法。
【請求項１５】
請求項３記載の回路基板の製造方法により製造された回路基板であって、
パターン化された金属層と、
パターン化された導電層と、
前記パターン化された金属層と前記パターン化された導電層の間に位置する絶縁層と、
前記絶縁層を貫通する複数の盲孔の中に位置し、前記パターン化された金属層および前記パターン化された導電層に電気接続された導電材料と、
を含む回路基板。
【請求項１６】
請求項５記載の回路基板の製造方法により製造された回路基板であって、
パターン化された金属層と、
パターン化された導電層と、
パターン化された前記金属層とパターン化された前記導電層の間に位置するパターン化導電層と、
パターン化された前記金属層と前記パターン化導電層の間、およびパターン化された前記導電層と前記パターン化導電層の間にそれぞれ位置する２つの絶縁層と、
前記絶縁層を貫通する複数の盲孔の中に位置し、パターン化された前記金属層と前記パターン化導電層の間、およびパターン化された前記導電層と前記パターン化導電層の間に電気接続される導電材料と、
を含む回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【公開番号】特開２０１１−１３９０６４（Ｐ２０１１−１３９０６４Ａ）
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２０１０−２９１０７１（Ｐ２０１０−２９１０７１）
【出願日】平成２２年１２月２７日（２０１０．１２．２７）
【出願人】（５９９１１０５９９）旭徳科技股▲ふん▼有限公司 (14)
【Ｆターム（参考）】
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願日】平成２２年１２月２７日（２０１０．１２．２７）
【出願人】（５９９１１０５９９）旭徳科技股▲ふん▼有限公司 (14)
【Ｆターム（参考）】
[ Back to top ]