断線検出回路及び断線検出方法
【課題】外部の配線容量に影響されることなく、正確に断線診断を行えるようにする。
【解決手段】本発明に係る断線検出回路１は、Ｓ／ＨコンデンサＣ１と、フルチャージ部２３と、ディスチャージ部２２と、Ｓ／ＨコンデンサＣ１の電位をデジタル信号に変換するＡ／Ｄ変換部２４と、Ａ／Ｄ変換部２４による変換結果を格納する記憶回路部２５と、フルチャージ部２３によりＳ／ＨコンデンサＣ１へのフルチャージを制御し、ディスチャージ部２２によりＳ／ＨコンデンサＣ１のディスチャージを制御し、ディスチャージ前後のＡ／Ｄ変換結果を記憶回路部２５に格納するＡ／Ｄ変換制御部２８と、記憶回路部２５に格納されたディスチャージ前後のＡ／Ｄ変換結果を比較する比較部２６と、ディスチャージ前後の電位の差分を検知する差分判定部２７と、差分が有ると判定された場合に、断線があると判定する制御部とを備える
【解決手段】本発明に係る断線検出回路１は、Ｓ／ＨコンデンサＣ１と、フルチャージ部２３と、ディスチャージ部２２と、Ｓ／ＨコンデンサＣ１の電位をデジタル信号に変換するＡ／Ｄ変換部２４と、Ａ／Ｄ変換部２４による変換結果を格納する記憶回路部２５と、フルチャージ部２３によりＳ／ＨコンデンサＣ１へのフルチャージを制御し、ディスチャージ部２２によりＳ／ＨコンデンサＣ１のディスチャージを制御し、ディスチャージ前後のＡ／Ｄ変換結果を記憶回路部２５に格納するＡ／Ｄ変換制御部２８と、記憶回路部２５に格納されたディスチャージ前後のＡ／Ｄ変換結果を比較する比較部２６と、ディスチャージ前後の電位の差分を検知する差分判定部２７と、差分が有ると判定された場合に、断線があると判定する制御部とを備える
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の断線を検出するための技術に関するものである。
【背景技術】
【０００２】
自動車、ガスメータ等には、人命に関わる状況を自動的に回避するセーフティ機能が搭載されている。このような機能は、各種センサが接続された半導体装置（以降、マイコンと称す）によって実現される。もしこのようなマイコンの入力信号線に断線が生ずると、重要なセンサからの信号が入力されなくなり、マイコンは異常事態の発生を検知することができなくなる。そして、必要な時にセーフティ機能が実行されないといった大きな問題が発生することとなる。このような、マイコンの誤判定を防止するために、断線を確実に検出する技術が求められている。
【０００３】
通常の断線検出方法においては、例えばＡ／Ｄ変換機能を搭載するマイコンの場合、マイコン内で０Ｖへ初期化後、入力信号線へ接続し、入力信号のＡ／Ｄ変換により生ずる電圧値が、断線と判定するべき設定値の範囲内にある場合に、断線が生じたと判定される。しかしながら、このような検出方法においては、マイコン内のサンプルホールドコンデンサの容量に比べ、マイコン外の配線容量が非常に大きい場合に、マイコン内で０Ｖへ初期化後、入力信号線へ接続すると、マイコン外の配線容量がマイコン内のサンプルホールドコンデンサ容量をチャージしてしまうため、Ａ／Ｄ変換により生ずる電圧値が、断線発生時であるにも関わらず、断線と判定されない電圧値となる可能性がある。
【０００４】
図６は、先行技術（特許文献１）に係る半導体装置の構成を示している。同図中ＶＩＮ１，ＶＩＮ２は、センサの入力を電圧源に置き換えて表示したものである。これらＶＩＮ１，ＶＩＮ２が、それぞれ端子ＡＩＮ１，ＡＩＮ２に接続されている。ＡＤ変換器１０１は、入力Ｃｈ選択スイッチ部１０２、比較器１０３、ＡＤ変換制御部１０４、比較電圧選択部１０５、変換レジスタ部１０６、Ｓ／Ｈ(Sample Hold)コンデンサ初期化ＳＷ(Switch)１０７、パリティ演算部１０８、Ｃｈレジスタ００〜１１を備えるレジスタ格納部１０９を備え、クロック信号φを基準に動作するアドレスバス、データバス、ＲＤ（Read：読み出し要求）、ＷＲ（Write：書き換え要求）の信号線によって制御部１１０に接続されている。尚、制御部１１０は、通常のコンピュータとして構成されるものであり、図示しない周知のＣＰＵ(Central Processing Unit)、ＲＯＭ(Road Only Memory)、ＲＡＭ(Random Access Memory)、入出力回路、及びこれらの構成を接続するバスライン等により構成される。ＣＰＵは、ＲＯＭ及びＲＡＭに記憶されたプログラム及びデータにより制御を行う。ＡＤ変換器１０１からのデータの読出し及びＡＤ変換器１０１の異常判定は、制御部１１０に含まれるプログラムによって行われる。
【０００５】
次に、上記構成の半導体装置における動作を説明する。ＡＤ変換器１０１は、制御部１１０から供給されるＣＬＫ信号を基準として動作する。図６の例では、Ｓ／ＨコンデンサＣ１の電圧は、下側基準電圧ＶＲＥＦ−（０Ｖ）となる。Ｓ／ＨコンデンサＣ１の初期化が終わると、Ｓ／Ｈコンデンサ初期化ＳＷ１０７及びＳＷ３が開いて、ＡＩＮ２（Ｃｈ１０）が選択される。ＡＩＮ２（Ｃｈ１０）が選択されると、周知のＡＤ変換器と同様に、ＳＷ１０、ＳＷ１、ＳＷ３が閉じ、Ｓ／ＨコンデンサＣ１にＶＩＮ２の値に相当する電荷が蓄えられる。電荷が蓄えられると、ＳＷ１及びＳＷ３が開き、ＳＷ２が閉じて、ＡＤ変換が行われる。比較電圧選択部１０５によって上側基準電圧ＶＲＥＦ＋と下側基準電圧ＶＲＥＦ−を基に生成される比較電圧と、Ｓ／ＨコンデンサＣ１に蓄えられた電荷の電圧と比較して、その結果を順次変換レジスタ部１０６に保持する。そして、ＶＩＮ２と比較電圧とが一致した時点で、変換レジスタ部１０６に保持されている値を、ＡＤ変換値としてレジスタ格納部１０９（周知技術における変換結果記憶部）のうちのＣｈレジスタ１０に格納する。この後、ＳＷ１０及びＳＷ２を開く。尚、これらの処理は、ＡＤ変換制御部１０４によって制御される。
【０００６】
その後、再びＳ／Ｈコンデンサ初期化ＳＷ１０７及びＳＷ３が閉じ、Ｓ／ＨコンデンサＣ１の初期化が行われる。Ｓ／ＨコンデンサＣ１の初期化が終わると、Ｓ／Ｈコンデンサ初期化ＳＷ２５及びＳＷ３が開き、次のＣｈが選択されて、次のＣｈのＡＤ変換が実施される。
【０００７】
次に、上記半導体装置における異常の検知方法を説明する。ＡＤ変換を実施すると、Ｓ／ＨコンデンサＣ１に蓄積されている電荷は、Ｓ／Ｈコンデンサが初期化された時の電荷、即ちＶＲＥＦ−（０Ｖ）をＡＤ変換した結果となる。通常、重要なセンサ入力をＡＤ変換する場合、センサからの入力電圧（ＶＩＮ１、ＶＩＮ２）の有効値は、基準電圧の１０〜９０％の値となり、それ以外の値は断線（短絡等を含む）時の異常値としている。基準電圧を５Ｖ（上側基準電圧ＶＲＥＦ＋を５Ｖ、下側基準電圧を０Ｖ）とすれば、センサからの入力電圧の有効値は０．５〜４．５Ｖであり、それ以外（即ち、０．５Ｖより小さい値、又は４．５Ｖより大きい値）は、センサが異常であると判定される。選択された各Ｃｈからの入力が正常な値（例えば３Ｖ）の場合は、Ｓ／ＨコンデンサＣ１に３Ｖに相当する電荷が蓄えられてＡＤ変換が行われ、３ＶのＡＤ変換結果が得られる。しかしながら、Ｓ／ＨコンデンサＣ１に異常がある場合、又はセンサからの入力系統に断線異常がある場合には、Ｓ／ＨコンデンサＣ１に電荷が蓄積されないため、Ｓ／ＨコンデンサＣ１に蓄積されている電荷は、Ｓ／ＨコンデンサＣ１を初期化した状態（ゼロ）のままである。この時にＡＤ変換を行えば、０Ｖという変換結果が得られ、制御部１１０はＡＤ変換器１０１に異常があると判定することができる。
【０００８】
更に、ＡＤ変換器１０１の入力の１つ（例えば入力端子ＶＩＮ１）を、ＡＤ変換器１０１に供給されるＡＤ電源電圧（例えば５Ｖ）、又は基準電圧（ＶＲＥＦ＋、ＶＲＥＦ−）に接続される安定化電源とは異なる安定化電源により生成された任意の電圧（例えば２．５Ｖ）としてもよい。この場合、制御部１１０は、当該電圧の実際の変換結果と、予め制御部１１０の記憶部に記憶された変換結果の予測値とを比較して、所定値以上の差がある場合に、異常と判定する。これにより、上記と同様にＡＤ電源電圧、基準電圧を含む比較電圧選択部１０５、入力端子ＶＩＮ１の異常を検知することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３８６１８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記先行技術においては、断線の検知において誤判定が発生する危険性がある。なぜなら、入力信号部のマイコン外配線容量が、マイコン内のＳ／Ｈコンデンサ容量より大きい場合が想定されていないからである。この場合、マイコン内で０Ｖに初期化しても、断線している入力信号線に接続を行うと、マイコン外の配線容量がマイコン内のＳ／Ｈコンデンサ容量をチャージし、異常と判定できない電圧値に戻ってしまう。またマイコンは、マイコン外へのリーク電流等により、入力電圧が０Ｖ付近まで下がらず、電圧値が飽和状態になる場合がある。この場合にも、電圧値に変化がなくなり、誤判定が生ずる可能性がある。
【課題を解決するための手段】
【００１１】
上記課題の解決を図る本発明は、入力端子から入力される電荷を蓄えるサンプルホールドコンデンサと、前記サンプルホールドコンデンサをフルチャージさせるフルチャージ部と、前記サンプルホールドコンデンサをディスチャージさせるディスチャージ部と、前記サンプルホールドコンデンサの電位を示すアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部による変換結果を格納する記憶回路部と、前記フルチャージ部により前記入力端子からの入力による前記サンプルホールドコンデンサへのフルチャージを制御し、前記ディスチャージ部により前記サンプルホールドコンデンサのディスチャージを制御し、前記サンプルホールドコンデンサの電位のディスチャージ前後のＡ／Ｄ変換結果を前記記憶回路部に格納するＡ／Ｄ変換制御部と、前記記憶回路部に格納された前記ディスチャージ前後のＡ／Ｄ変換結果を比較する比較部と、前記比較部による比較結果に基づいて、前記ディスチャージ前後の電位の差分を検知する差分判定部と、前記差分判定部により前記差分が有ると判定された場合に、前記入力端子に異常があると判定する制御部とを備える断線検出回路である。
【００１２】
上記本発明によれば、先ず、断線診断の対象となる入力端子からの入力信号によるサンプルホールドコンデンサへのフルチャージが行われ、この時のサンプルホールドコンデンサの電位のＡ／Ｄ変換結果が、記憶回路部に格納される。その後、サンプルホールドコンデンサはディスチャージされ、ディスチャージ後のＡ／Ｄ変換結果が記憶回路部に格納される。そして、記憶回路部に格納されたディスチャージ前後のＡ／Ｄ変換結果を比較し、差分が無い場合には、断線していないと判定し、差分が有る場合には、断線していると判定する。断線していない場合には、入力端子に接続されるセンサ等の信号発生源から電荷が供給されるため、サンプルホールドコンデンサの電位が一定に保たれる。そのため、ディスチャージ前後のＡ／Ｄ変換結果に差分は生じない。一方、断線している場合には、信号発生源からの電荷の供給が無い又は不安定なため、ディスチャージ前後のＡ／Ｄ変換結果において、ディスチャージした分の差分が発生する。
【００１３】
また、本発明は、サンプルホールドコンデンサをフルチャージする第１のステップと、前記第１のステップ後に入力端子からの入力へ切り替えを行い、前記サンプルホールドコンデンサの電位をＡ／Ｄ変換する第２のステップと、前記第２のステップにおいて得られたＡ／Ｄ変換結果を記憶する第３のステップと、前記サンプルホールドコンデンサをディスチャージさせる第４のステップと、前記ディスチャージされたサンプルホールドコンデンサの電位をＡ／Ｄ変換する第５のステップと、前記第５のステップにおいて得られたＡ／Ｄ変換結果を記憶する第６のステップと、前記第３のステップにおいて得られたＡ／Ｄ変換結果と、前記第６のステップにおいて得られたＡ／Ｄ変換結果とを比較し、前記ディスチャージ前後の電位に差分が有るか否かを判定する第７のステップと、前記第１〜第７までのステップを、所定回数繰り返す第８のステップと、前記差分が有ると判定された場合に、前記入力端子に異常があると判定する第９のステップとを備える断線検出方法である。
【００１４】
上記本発明は、上記回路の発明と同様の技術的思想について、方法の面から記述したものであり、その作用効果は同様である。
【発明の効果】
【００１５】
本発明によれば、外部の配線容量に影響されることなく、正確に断線診断を行うことが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る断線検知回路の構成を示す機能ブロック図である。
【図２】実施の形態１に係る記憶回路部の構成を示す機能ブロック図である。
【図３】実施の形態１に係る断線検知回路における動作を示すフローチャートである。
【図４】本発明の実施の形態２に係る記憶回路部の構成を示す機能ブロック図である。
【図５】実施の形態２に係る断線検知回路における動作を示すフローチャートである。
【図６】先行技術に係る半導体装置の構成を示す機能ブロック図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照して本発明の実施の形態を説明する。尚、異なる実施の形態において、同一又は同様の作用効果を奏する箇所については同一の符号を付してその説明を省略する。
【００１８】
実施の形態１
図１は、本実施の形態に係る断線検知回路１の構成を示している。信号発生源から出力される信号は、外部配線容量１１に接続される。外部配線容量１１の出力は、Ａ／Ｄ変換マクロ１２の入力端子ＶＩＮ１〜ＶＩＮｎに入力される。外部配線容量１１は、入力端子ＶＩＮ１〜ＶＩＮｎのいずれか、及びコンデンサＣ２経由でグランドに接続される。
【００１９】
制御部１３は、ＣＰＵ１４、不揮発性メモリ１５、アドレス／データバスＡＤｂｕｓを備える。アドレス／データバスＡＤｂｕｓは、ＣＰＵ１４、不揮発性メモリ１５、Ａ／Ｄ変換マクロ１２と接続する。
【００２０】
Ａ／Ｄ変換マクロ１２は、入力端子ＶＩＮ１〜ＶＩＮｎ、入力信号選択部２１、ディスチャージ部２２、フルチャージ部２３、サンプルホールド（Ｓ／Ｈ）コンデンサＣ１、Ａ／Ｄ変換器２４、記憶回路部２５、比較器２６、差分判定部２７、Ａ／Ｄ変換制御部２８を備える。
【００２１】
入力信号選択部２１は、外部配線容量１１から入力端子ＶＩＮ１〜ＶＩＮｎ経由で入力された信号を、入力信号選択スイッチＳＷ３〜ＳＷｎ＋２経由で出力信号Ｔ１としてディスチャージ部２２に出力する。
【００２２】
入力信号選択スイッチＳＷ３〜ＳＷｎ＋２は、Ａ／Ｄ変換時に対象入力端子を選択する必要があることから、入力端子と同じ個数存在する。これらのスイッチＳＷ３〜ＳＷｎ＋２を制御するために、Ａ／Ｄ変換制御部２８から制御信号ｎが出力される。
【００２３】
ディスチャージ部２２は、入力信号選択部２１から出力された信号Ｔ１を、ディスチャージ用制御スイッチＳＷ２経由でグランドへ接続する。ディスチャージ用制御スイッチＳＷ２の開閉制御は、Ａ／Ｄ変換制御部２８から出力される制御信号ｍにより行われる。
【００２４】
フルチャージ部２３は、入力信号選択部２１から出力された信号線Ｔ１を、フルチャージ用制御スイッチＳＷ１経由で電源Ｖｄｄへ接続する。フルチャージ用制御スイッチＳＷ１の開閉制御は、Ａ／Ｄ変換制御部２８から出力される制御信号ｑにより行われる。
【００２５】
Ｓ／ＨコンデンサＣ１は、入力信号選択部２１から出力された信号線Ｔ１を、グランドへ接続する。
【００２６】
Ａ／Ｄ変換器２４は、入力信号選択部２１から出力された信号Ｔ１と、Ａ／Ｄ変換制御部２８から出力された制御信号ｕとを入力する。Ａ／Ｄ変換器２４によるＡ／Ｄ変換結果ｘは、Ａ／Ｄ変換制御部２８へ出力される。
【００２７】
本実施の形態に係る記憶回路部２５は、図２に示すように、断線ステータスを保持する断線ステータスレジスタ３１、各入力端子ＶＩＮ１〜ＶＩＮｎのＡ／Ｄ変換結果を保持するＶＩＮ１〜ＶＩＮｎ変換結果レジスタ３２、Ａ／Ｄ変換結果を一時的に保持するテンポラリレジスタ３３を備える。この記憶回路部２５は、Ａ／Ｄ変換制御部２８からの制御信号ｗを入力し、保持しているデータｙをＡ／Ｄ変換制御部２８と比較器２６とにデータ信号線yを経由し出力する。
【００２８】
比較器２６は、テンポラリレジスタ３３が保持する信号と、ＶＩＮ１〜ＶＩＮｎ変換結果レジスタ３４が保持する信号とを、Ａ／Ｄ変換制御部２８を経由して入力し、これら両信号の比較結果ｚを差分判定部２７へ出力する。
【００２９】
差分判定部２７は、Ａ／Ｄ変換制御部２８からの制御信号ｈと、比較部２６からの比較結果ｚとを入力し、Ａ／Ｄ変換制御部２８への判定終了信号ｇと、ＣＰＵ１４への断線有無通知信号ｊとを出力する。
【００３０】
図３は、上記構成の断線検知回路１の動作を示している。マイコンは、パワーオン後に入力端子の断線判定シーケンスを開始する。Ａ／Ｄ変換制御部２８は、入力信号選択部２１の入力信号選択スイッチＳＷ３を閉じ、入力端子ＶＩＮ１から断線判定を開始する（ステップＳ１０１）。
【００３１】
Ａ／Ｄ変換制御部２８は、フルチャージ部２３のフルチャージ用制御スイッチＳＷ１以外のスイッチを開き、スイッチＳＷ１を閉じることにより、Ｓ／ＨコンデンサＣ１をフルチャージする（ステップＳ１０２）。
【００３２】
Ａ／Ｄ変換制御部２８は、Ｓ／ＨコンデンサＣ１をフルチャージした後にフルチャージ用制御スイッチＳＷ１を開き、入力信号選択部２１の入力信号選択スイッチＳＷ３を閉じ、入力端子ＶＩＮ１を選択し、入力端子ＶＩＮ１のＡ／Ｄ変換を行う（ステップＳ１０３）。
【００３３】
Ａ／Ｄ変換制御部２８は、Ａ／Ｄ変換器２４による変換結果である電圧値（断線診断の対象となる入力信号の基準電圧値）を記憶回路部２５内のテンポラリレジスタ３３へ格納する（ステップＳ１０４）。
【００３４】
Ａ／Ｄ変換制御部２８は、入力信号選択部２１の入力信号選択スイッチＳＷ３を開き、ディスチャージ用制御スイッチＳＷ２を閉じてディスチャージを行う。次いで、ディスチャージ用制御スイッチＳＷ２を開き、入力信号選択スイッチＳＷ３を閉じ、入力端子ＶＩＮ１から流入する残存電荷をＳ／ＨコンデンサＣ１へチャージする。この動作を所定回数繰り返す（ステップＳ１０５）。
【００３５】
Ａ／Ｄ変換制御部２８は、ディスチャージ用制御スイッチＳＷ２を開き、入力信号選択スイッチＳＷ３を閉じ入力端子を選択し、Ａ／Ｄ変換器２４により入力端子ＶＩＮ１のＡＤ変換を行う（ステップＳ１０６）。
【００３６】
Ａ／Ｄ変換制御部２８は、Ａ／Ｄ変換器２４による変換結果である電圧値を記憶回路部２５内のＶＩＮ１変換結果レジスタ３２へ格納する（ステップＳ１０７）。
【００３７】
Ａ／Ｄ変換制御部２８は、ステップＳ１０４でテンポラリレジスタ３５に格納した値と、ステップＳ１０７でＶＩＮ１変換結果レジスタ３２に格納された値とを比較器２６へ転送して差分算出を行い、この差分算出結果を差分判定部２７へ出力する（ステップＳ１０８）。
【００３８】
Ａ／Ｄ変換制御部２８は、差分判定部２７における差分算出結果の処理結果により断線判定をする（ステップＳ１０９）。このステップＳ１０９において、差分が有ると判定された場合（ＮＧ）には、記憶回路部２５内の断線ステータスレジスタ３１に、各入力端子が割り当てられているビットに１をセットする（ステップＳ１１０）。そして、ステップＳ１０９において、差分が無いと判定された場合（ＯＫ）、又はステップＳ１１０による処理が完了した後には、全入力信号の診断が終了している否かの判定を行い、診断が終了していない場合（ＮＯ）には、ステップＳ１０１に移行する（ステップＳ１１１）。
【００３９】
Ａ／Ｄ変換制御部２８は、ステップＳ１１１において、全入力信号の診断が終了したと判定された場合（ＹＥＳ）には、断線ステータスレジスタ３１の全ビットのＯＲ（論理和）をとる。そして、このステップＳ１１２において、論理和が１であり、断線有りと判定された場合（ＹＥＳ）には、差分判定部２７により上位システムに断線の発生を通知した後、この断線診断処理を終了する（ステップＳ１１３）。一方、ステップＳ１１２において、論理和が０であり、断線無しと判定された場合（ＮＯ）には、この断線診断処理を終了する。
【００４０】
上記のように、本実施の形態に係る断線検知回路１においては、入力信号選択部２１により断線診断の対象となる入力端子ＶＩＮ１〜ＶＩＮｎを選択し、フルチャージ部２３によりＳ／ＨコンデンサＣ１をフルチャージする。この時のＳ／ＨコンデンサＣ１の電位のＡ／Ｄ変換結果を、一旦記憶回路部２５のテンポラリレジスタ３３に格納し、これを基準電圧値とする。その後、Ｓ／ＨコンデンサＣ１を、ディスチャージ部２２によりディスチャージし、ディスチャージ後のＡ／Ｄ変換結果を対応するＶＩＮ１〜ｎ変換結果レジスタ３２に格納する。そして、テンポラリレジスタ３３及びＶＩＮ１〜ｎ変換結果レジスタ３２に格納されているディスチャージ前後のＡ／Ｄ変換結果を比較し、差分が無い場合には、断線していないと判定し、差分が有る場合には、断線していると判定する。断線していない場合には、信号発生源からの電荷の供給により電位が一定に保たれるため、ディスチャージ前後のＡ／Ｄ変換結果に差分は生じない。一方、断線している場合には、信号発生源からの電荷の供給が無い又は不安定なため、ディスチャージ前後のＡ／Ｄ変換値においてディスチャージした分の差分が発生する。これにより、外部配線容量１１に影響されることなく、正確に断線診断を行うことが可能となる。
【００４１】
実施の形態２
図４は、本実施の形態に係る断線検知回路の記憶回路部５５の構成を示している。この記憶回路部５５は、図１に示す上記実施の形態１に係る断線検知回路１において、記憶回路部２５に替えて用いられるものである。
【００４２】
本実施の形態に係る記憶回路部５５は、実施の形態１に係る記憶回路部２５の構成に加え、ディスチャージ回数を設定するディスチャージ回数レジスタ５６と、差分の許容範囲を設定する差分許容範囲設定レジスタ５７とを更に備えている。
【００４３】
図５は、本実施の形態に係る断線検知回路の動作を示している。本実施の形態に係るＡ／Ｄ変換制御部２８（図１参照）は、先ず、予め不揮発性メモリ１５に保持されているディスチャージ回数値及び差分許容範囲設定値を、記憶回路部５５のディスチャージ回数レジスタ５６及び差分許容範囲設定レジスタ５７へ転送する設定値転送処理を行う（ステップＳ２００）。
【００４４】
ステップＳ１０１〜Ｓ１０４については、上記実施の形態１と同様であるため、その説明を省略する。
【００４５】
Ａ／Ｄ変換制御部２８は、ディスチャージ回数レジスタ５６に格納された回数分ディスチャージを繰り返す（ステップＳ２０５）。
【００４６】
ステップＳ１０６〜Ｓ１０８は、上記実施の形態例１と同様であるため、その説明を省略する。
【００４７】
Ａ／Ｄ変換制御部２８は、比較器２６により算出された差分値が、差分許容範囲設定レジスタ５７に格納された許容範囲内にあるかを判定する（ステップＳ２０９）。
【００４８】
ステップＳ１１０以降は、上記実施の形態１と同様であるため、その説明を省略する。
【００４９】
上記のように、本実施の形態においては、ディスチャージステップ前後でのＡ／Ｄ変換値に差分があった場合に、この差分値が設定された許容範囲内であれば断線無しと判断し、許容範囲を超える値であれば断線有りと判定する。これにより、断線の有無を判定する差分値に余裕を持たせることが可能となる。
【００５０】
尚、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００５１】
１ 断線検知回路
１１ 外部配線容量
１２ Ａ／Ｄ変換マクロ
１３ 制御部
２１ 入力信号選択部
２２ ディスチャージ部
２３ フルチャージ部
２４ Ａ／Ｄ変換器
２５，５５ 記憶回路部
２６ 比較器
２７ 差分判定部
２８ Ａ／Ｄ変換制御部
３１ 断線ステータスレジスタ
３２ ＶＩＮ１〜ｎ変換結果レジスタ
３３ テンポラリレジスタ
５６ ディスチャージ回数レジスタ
５７ 差分許容範囲設定レジスタ
Ｃ１ サンプルホールド（Ｓ／Ｈ）コンデンサ
【技術分野】
【０００１】
本発明は、半導体装置の断線を検出するための技術に関するものである。
【背景技術】
【０００２】
自動車、ガスメータ等には、人命に関わる状況を自動的に回避するセーフティ機能が搭載されている。このような機能は、各種センサが接続された半導体装置（以降、マイコンと称す）によって実現される。もしこのようなマイコンの入力信号線に断線が生ずると、重要なセンサからの信号が入力されなくなり、マイコンは異常事態の発生を検知することができなくなる。そして、必要な時にセーフティ機能が実行されないといった大きな問題が発生することとなる。このような、マイコンの誤判定を防止するために、断線を確実に検出する技術が求められている。
【０００３】
通常の断線検出方法においては、例えばＡ／Ｄ変換機能を搭載するマイコンの場合、マイコン内で０Ｖへ初期化後、入力信号線へ接続し、入力信号のＡ／Ｄ変換により生ずる電圧値が、断線と判定するべき設定値の範囲内にある場合に、断線が生じたと判定される。しかしながら、このような検出方法においては、マイコン内のサンプルホールドコンデンサの容量に比べ、マイコン外の配線容量が非常に大きい場合に、マイコン内で０Ｖへ初期化後、入力信号線へ接続すると、マイコン外の配線容量がマイコン内のサンプルホールドコンデンサ容量をチャージしてしまうため、Ａ／Ｄ変換により生ずる電圧値が、断線発生時であるにも関わらず、断線と判定されない電圧値となる可能性がある。
【０００４】
図６は、先行技術（特許文献１）に係る半導体装置の構成を示している。同図中ＶＩＮ１，ＶＩＮ２は、センサの入力を電圧源に置き換えて表示したものである。これらＶＩＮ１，ＶＩＮ２が、それぞれ端子ＡＩＮ１，ＡＩＮ２に接続されている。ＡＤ変換器１０１は、入力Ｃｈ選択スイッチ部１０２、比較器１０３、ＡＤ変換制御部１０４、比較電圧選択部１０５、変換レジスタ部１０６、Ｓ／Ｈ(Sample Hold)コンデンサ初期化ＳＷ(Switch)１０７、パリティ演算部１０８、Ｃｈレジスタ００〜１１を備えるレジスタ格納部１０９を備え、クロック信号φを基準に動作するアドレスバス、データバス、ＲＤ（Read：読み出し要求）、ＷＲ（Write：書き換え要求）の信号線によって制御部１１０に接続されている。尚、制御部１１０は、通常のコンピュータとして構成されるものであり、図示しない周知のＣＰＵ(Central Processing Unit)、ＲＯＭ(Road Only Memory)、ＲＡＭ(Random Access Memory)、入出力回路、及びこれらの構成を接続するバスライン等により構成される。ＣＰＵは、ＲＯＭ及びＲＡＭに記憶されたプログラム及びデータにより制御を行う。ＡＤ変換器１０１からのデータの読出し及びＡＤ変換器１０１の異常判定は、制御部１１０に含まれるプログラムによって行われる。
【０００５】
次に、上記構成の半導体装置における動作を説明する。ＡＤ変換器１０１は、制御部１１０から供給されるＣＬＫ信号を基準として動作する。図６の例では、Ｓ／ＨコンデンサＣ１の電圧は、下側基準電圧ＶＲＥＦ−（０Ｖ）となる。Ｓ／ＨコンデンサＣ１の初期化が終わると、Ｓ／Ｈコンデンサ初期化ＳＷ１０７及びＳＷ３が開いて、ＡＩＮ２（Ｃｈ１０）が選択される。ＡＩＮ２（Ｃｈ１０）が選択されると、周知のＡＤ変換器と同様に、ＳＷ１０、ＳＷ１、ＳＷ３が閉じ、Ｓ／ＨコンデンサＣ１にＶＩＮ２の値に相当する電荷が蓄えられる。電荷が蓄えられると、ＳＷ１及びＳＷ３が開き、ＳＷ２が閉じて、ＡＤ変換が行われる。比較電圧選択部１０５によって上側基準電圧ＶＲＥＦ＋と下側基準電圧ＶＲＥＦ−を基に生成される比較電圧と、Ｓ／ＨコンデンサＣ１に蓄えられた電荷の電圧と比較して、その結果を順次変換レジスタ部１０６に保持する。そして、ＶＩＮ２と比較電圧とが一致した時点で、変換レジスタ部１０６に保持されている値を、ＡＤ変換値としてレジスタ格納部１０９（周知技術における変換結果記憶部）のうちのＣｈレジスタ１０に格納する。この後、ＳＷ１０及びＳＷ２を開く。尚、これらの処理は、ＡＤ変換制御部１０４によって制御される。
【０００６】
その後、再びＳ／Ｈコンデンサ初期化ＳＷ１０７及びＳＷ３が閉じ、Ｓ／ＨコンデンサＣ１の初期化が行われる。Ｓ／ＨコンデンサＣ１の初期化が終わると、Ｓ／Ｈコンデンサ初期化ＳＷ２５及びＳＷ３が開き、次のＣｈが選択されて、次のＣｈのＡＤ変換が実施される。
【０００７】
次に、上記半導体装置における異常の検知方法を説明する。ＡＤ変換を実施すると、Ｓ／ＨコンデンサＣ１に蓄積されている電荷は、Ｓ／Ｈコンデンサが初期化された時の電荷、即ちＶＲＥＦ−（０Ｖ）をＡＤ変換した結果となる。通常、重要なセンサ入力をＡＤ変換する場合、センサからの入力電圧（ＶＩＮ１、ＶＩＮ２）の有効値は、基準電圧の１０〜９０％の値となり、それ以外の値は断線（短絡等を含む）時の異常値としている。基準電圧を５Ｖ（上側基準電圧ＶＲＥＦ＋を５Ｖ、下側基準電圧を０Ｖ）とすれば、センサからの入力電圧の有効値は０．５〜４．５Ｖであり、それ以外（即ち、０．５Ｖより小さい値、又は４．５Ｖより大きい値）は、センサが異常であると判定される。選択された各Ｃｈからの入力が正常な値（例えば３Ｖ）の場合は、Ｓ／ＨコンデンサＣ１に３Ｖに相当する電荷が蓄えられてＡＤ変換が行われ、３ＶのＡＤ変換結果が得られる。しかしながら、Ｓ／ＨコンデンサＣ１に異常がある場合、又はセンサからの入力系統に断線異常がある場合には、Ｓ／ＨコンデンサＣ１に電荷が蓄積されないため、Ｓ／ＨコンデンサＣ１に蓄積されている電荷は、Ｓ／ＨコンデンサＣ１を初期化した状態（ゼロ）のままである。この時にＡＤ変換を行えば、０Ｖという変換結果が得られ、制御部１１０はＡＤ変換器１０１に異常があると判定することができる。
【０００８】
更に、ＡＤ変換器１０１の入力の１つ（例えば入力端子ＶＩＮ１）を、ＡＤ変換器１０１に供給されるＡＤ電源電圧（例えば５Ｖ）、又は基準電圧（ＶＲＥＦ＋、ＶＲＥＦ−）に接続される安定化電源とは異なる安定化電源により生成された任意の電圧（例えば２．５Ｖ）としてもよい。この場合、制御部１１０は、当該電圧の実際の変換結果と、予め制御部１１０の記憶部に記憶された変換結果の予測値とを比較して、所定値以上の差がある場合に、異常と判定する。これにより、上記と同様にＡＤ電源電圧、基準電圧を含む比較電圧選択部１０５、入力端子ＶＩＮ１の異常を検知することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３８６１８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記先行技術においては、断線の検知において誤判定が発生する危険性がある。なぜなら、入力信号部のマイコン外配線容量が、マイコン内のＳ／Ｈコンデンサ容量より大きい場合が想定されていないからである。この場合、マイコン内で０Ｖに初期化しても、断線している入力信号線に接続を行うと、マイコン外の配線容量がマイコン内のＳ／Ｈコンデンサ容量をチャージし、異常と判定できない電圧値に戻ってしまう。またマイコンは、マイコン外へのリーク電流等により、入力電圧が０Ｖ付近まで下がらず、電圧値が飽和状態になる場合がある。この場合にも、電圧値に変化がなくなり、誤判定が生ずる可能性がある。
【課題を解決するための手段】
【００１１】
上記課題の解決を図る本発明は、入力端子から入力される電荷を蓄えるサンプルホールドコンデンサと、前記サンプルホールドコンデンサをフルチャージさせるフルチャージ部と、前記サンプルホールドコンデンサをディスチャージさせるディスチャージ部と、前記サンプルホールドコンデンサの電位を示すアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部による変換結果を格納する記憶回路部と、前記フルチャージ部により前記入力端子からの入力による前記サンプルホールドコンデンサへのフルチャージを制御し、前記ディスチャージ部により前記サンプルホールドコンデンサのディスチャージを制御し、前記サンプルホールドコンデンサの電位のディスチャージ前後のＡ／Ｄ変換結果を前記記憶回路部に格納するＡ／Ｄ変換制御部と、前記記憶回路部に格納された前記ディスチャージ前後のＡ／Ｄ変換結果を比較する比較部と、前記比較部による比較結果に基づいて、前記ディスチャージ前後の電位の差分を検知する差分判定部と、前記差分判定部により前記差分が有ると判定された場合に、前記入力端子に異常があると判定する制御部とを備える断線検出回路である。
【００１２】
上記本発明によれば、先ず、断線診断の対象となる入力端子からの入力信号によるサンプルホールドコンデンサへのフルチャージが行われ、この時のサンプルホールドコンデンサの電位のＡ／Ｄ変換結果が、記憶回路部に格納される。その後、サンプルホールドコンデンサはディスチャージされ、ディスチャージ後のＡ／Ｄ変換結果が記憶回路部に格納される。そして、記憶回路部に格納されたディスチャージ前後のＡ／Ｄ変換結果を比較し、差分が無い場合には、断線していないと判定し、差分が有る場合には、断線していると判定する。断線していない場合には、入力端子に接続されるセンサ等の信号発生源から電荷が供給されるため、サンプルホールドコンデンサの電位が一定に保たれる。そのため、ディスチャージ前後のＡ／Ｄ変換結果に差分は生じない。一方、断線している場合には、信号発生源からの電荷の供給が無い又は不安定なため、ディスチャージ前後のＡ／Ｄ変換結果において、ディスチャージした分の差分が発生する。
【００１３】
また、本発明は、サンプルホールドコンデンサをフルチャージする第１のステップと、前記第１のステップ後に入力端子からの入力へ切り替えを行い、前記サンプルホールドコンデンサの電位をＡ／Ｄ変換する第２のステップと、前記第２のステップにおいて得られたＡ／Ｄ変換結果を記憶する第３のステップと、前記サンプルホールドコンデンサをディスチャージさせる第４のステップと、前記ディスチャージされたサンプルホールドコンデンサの電位をＡ／Ｄ変換する第５のステップと、前記第５のステップにおいて得られたＡ／Ｄ変換結果を記憶する第６のステップと、前記第３のステップにおいて得られたＡ／Ｄ変換結果と、前記第６のステップにおいて得られたＡ／Ｄ変換結果とを比較し、前記ディスチャージ前後の電位に差分が有るか否かを判定する第７のステップと、前記第１〜第７までのステップを、所定回数繰り返す第８のステップと、前記差分が有ると判定された場合に、前記入力端子に異常があると判定する第９のステップとを備える断線検出方法である。
【００１４】
上記本発明は、上記回路の発明と同様の技術的思想について、方法の面から記述したものであり、その作用効果は同様である。
【発明の効果】
【００１５】
本発明によれば、外部の配線容量に影響されることなく、正確に断線診断を行うことが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る断線検知回路の構成を示す機能ブロック図である。
【図２】実施の形態１に係る記憶回路部の構成を示す機能ブロック図である。
【図３】実施の形態１に係る断線検知回路における動作を示すフローチャートである。
【図４】本発明の実施の形態２に係る記憶回路部の構成を示す機能ブロック図である。
【図５】実施の形態２に係る断線検知回路における動作を示すフローチャートである。
【図６】先行技術に係る半導体装置の構成を示す機能ブロック図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照して本発明の実施の形態を説明する。尚、異なる実施の形態において、同一又は同様の作用効果を奏する箇所については同一の符号を付してその説明を省略する。
【００１８】
実施の形態１
図１は、本実施の形態に係る断線検知回路１の構成を示している。信号発生源から出力される信号は、外部配線容量１１に接続される。外部配線容量１１の出力は、Ａ／Ｄ変換マクロ１２の入力端子ＶＩＮ１〜ＶＩＮｎに入力される。外部配線容量１１は、入力端子ＶＩＮ１〜ＶＩＮｎのいずれか、及びコンデンサＣ２経由でグランドに接続される。
【００１９】
制御部１３は、ＣＰＵ１４、不揮発性メモリ１５、アドレス／データバスＡＤｂｕｓを備える。アドレス／データバスＡＤｂｕｓは、ＣＰＵ１４、不揮発性メモリ１５、Ａ／Ｄ変換マクロ１２と接続する。
【００２０】
Ａ／Ｄ変換マクロ１２は、入力端子ＶＩＮ１〜ＶＩＮｎ、入力信号選択部２１、ディスチャージ部２２、フルチャージ部２３、サンプルホールド（Ｓ／Ｈ）コンデンサＣ１、Ａ／Ｄ変換器２４、記憶回路部２５、比較器２６、差分判定部２７、Ａ／Ｄ変換制御部２８を備える。
【００２１】
入力信号選択部２１は、外部配線容量１１から入力端子ＶＩＮ１〜ＶＩＮｎ経由で入力された信号を、入力信号選択スイッチＳＷ３〜ＳＷｎ＋２経由で出力信号Ｔ１としてディスチャージ部２２に出力する。
【００２２】
入力信号選択スイッチＳＷ３〜ＳＷｎ＋２は、Ａ／Ｄ変換時に対象入力端子を選択する必要があることから、入力端子と同じ個数存在する。これらのスイッチＳＷ３〜ＳＷｎ＋２を制御するために、Ａ／Ｄ変換制御部２８から制御信号ｎが出力される。
【００２３】
ディスチャージ部２２は、入力信号選択部２１から出力された信号Ｔ１を、ディスチャージ用制御スイッチＳＷ２経由でグランドへ接続する。ディスチャージ用制御スイッチＳＷ２の開閉制御は、Ａ／Ｄ変換制御部２８から出力される制御信号ｍにより行われる。
【００２４】
フルチャージ部２３は、入力信号選択部２１から出力された信号線Ｔ１を、フルチャージ用制御スイッチＳＷ１経由で電源Ｖｄｄへ接続する。フルチャージ用制御スイッチＳＷ１の開閉制御は、Ａ／Ｄ変換制御部２８から出力される制御信号ｑにより行われる。
【００２５】
Ｓ／ＨコンデンサＣ１は、入力信号選択部２１から出力された信号線Ｔ１を、グランドへ接続する。
【００２６】
Ａ／Ｄ変換器２４は、入力信号選択部２１から出力された信号Ｔ１と、Ａ／Ｄ変換制御部２８から出力された制御信号ｕとを入力する。Ａ／Ｄ変換器２４によるＡ／Ｄ変換結果ｘは、Ａ／Ｄ変換制御部２８へ出力される。
【００２７】
本実施の形態に係る記憶回路部２５は、図２に示すように、断線ステータスを保持する断線ステータスレジスタ３１、各入力端子ＶＩＮ１〜ＶＩＮｎのＡ／Ｄ変換結果を保持するＶＩＮ１〜ＶＩＮｎ変換結果レジスタ３２、Ａ／Ｄ変換結果を一時的に保持するテンポラリレジスタ３３を備える。この記憶回路部２５は、Ａ／Ｄ変換制御部２８からの制御信号ｗを入力し、保持しているデータｙをＡ／Ｄ変換制御部２８と比較器２６とにデータ信号線yを経由し出力する。
【００２８】
比較器２６は、テンポラリレジスタ３３が保持する信号と、ＶＩＮ１〜ＶＩＮｎ変換結果レジスタ３４が保持する信号とを、Ａ／Ｄ変換制御部２８を経由して入力し、これら両信号の比較結果ｚを差分判定部２７へ出力する。
【００２９】
差分判定部２７は、Ａ／Ｄ変換制御部２８からの制御信号ｈと、比較部２６からの比較結果ｚとを入力し、Ａ／Ｄ変換制御部２８への判定終了信号ｇと、ＣＰＵ１４への断線有無通知信号ｊとを出力する。
【００３０】
図３は、上記構成の断線検知回路１の動作を示している。マイコンは、パワーオン後に入力端子の断線判定シーケンスを開始する。Ａ／Ｄ変換制御部２８は、入力信号選択部２１の入力信号選択スイッチＳＷ３を閉じ、入力端子ＶＩＮ１から断線判定を開始する（ステップＳ１０１）。
【００３１】
Ａ／Ｄ変換制御部２８は、フルチャージ部２３のフルチャージ用制御スイッチＳＷ１以外のスイッチを開き、スイッチＳＷ１を閉じることにより、Ｓ／ＨコンデンサＣ１をフルチャージする（ステップＳ１０２）。
【００３２】
Ａ／Ｄ変換制御部２８は、Ｓ／ＨコンデンサＣ１をフルチャージした後にフルチャージ用制御スイッチＳＷ１を開き、入力信号選択部２１の入力信号選択スイッチＳＷ３を閉じ、入力端子ＶＩＮ１を選択し、入力端子ＶＩＮ１のＡ／Ｄ変換を行う（ステップＳ１０３）。
【００３３】
Ａ／Ｄ変換制御部２８は、Ａ／Ｄ変換器２４による変換結果である電圧値（断線診断の対象となる入力信号の基準電圧値）を記憶回路部２５内のテンポラリレジスタ３３へ格納する（ステップＳ１０４）。
【００３４】
Ａ／Ｄ変換制御部２８は、入力信号選択部２１の入力信号選択スイッチＳＷ３を開き、ディスチャージ用制御スイッチＳＷ２を閉じてディスチャージを行う。次いで、ディスチャージ用制御スイッチＳＷ２を開き、入力信号選択スイッチＳＷ３を閉じ、入力端子ＶＩＮ１から流入する残存電荷をＳ／ＨコンデンサＣ１へチャージする。この動作を所定回数繰り返す（ステップＳ１０５）。
【００３５】
Ａ／Ｄ変換制御部２８は、ディスチャージ用制御スイッチＳＷ２を開き、入力信号選択スイッチＳＷ３を閉じ入力端子を選択し、Ａ／Ｄ変換器２４により入力端子ＶＩＮ１のＡＤ変換を行う（ステップＳ１０６）。
【００３６】
Ａ／Ｄ変換制御部２８は、Ａ／Ｄ変換器２４による変換結果である電圧値を記憶回路部２５内のＶＩＮ１変換結果レジスタ３２へ格納する（ステップＳ１０７）。
【００３７】
Ａ／Ｄ変換制御部２８は、ステップＳ１０４でテンポラリレジスタ３５に格納した値と、ステップＳ１０７でＶＩＮ１変換結果レジスタ３２に格納された値とを比較器２６へ転送して差分算出を行い、この差分算出結果を差分判定部２７へ出力する（ステップＳ１０８）。
【００３８】
Ａ／Ｄ変換制御部２８は、差分判定部２７における差分算出結果の処理結果により断線判定をする（ステップＳ１０９）。このステップＳ１０９において、差分が有ると判定された場合（ＮＧ）には、記憶回路部２５内の断線ステータスレジスタ３１に、各入力端子が割り当てられているビットに１をセットする（ステップＳ１１０）。そして、ステップＳ１０９において、差分が無いと判定された場合（ＯＫ）、又はステップＳ１１０による処理が完了した後には、全入力信号の診断が終了している否かの判定を行い、診断が終了していない場合（ＮＯ）には、ステップＳ１０１に移行する（ステップＳ１１１）。
【００３９】
Ａ／Ｄ変換制御部２８は、ステップＳ１１１において、全入力信号の診断が終了したと判定された場合（ＹＥＳ）には、断線ステータスレジスタ３１の全ビットのＯＲ（論理和）をとる。そして、このステップＳ１１２において、論理和が１であり、断線有りと判定された場合（ＹＥＳ）には、差分判定部２７により上位システムに断線の発生を通知した後、この断線診断処理を終了する（ステップＳ１１３）。一方、ステップＳ１１２において、論理和が０であり、断線無しと判定された場合（ＮＯ）には、この断線診断処理を終了する。
【００４０】
上記のように、本実施の形態に係る断線検知回路１においては、入力信号選択部２１により断線診断の対象となる入力端子ＶＩＮ１〜ＶＩＮｎを選択し、フルチャージ部２３によりＳ／ＨコンデンサＣ１をフルチャージする。この時のＳ／ＨコンデンサＣ１の電位のＡ／Ｄ変換結果を、一旦記憶回路部２５のテンポラリレジスタ３３に格納し、これを基準電圧値とする。その後、Ｓ／ＨコンデンサＣ１を、ディスチャージ部２２によりディスチャージし、ディスチャージ後のＡ／Ｄ変換結果を対応するＶＩＮ１〜ｎ変換結果レジスタ３２に格納する。そして、テンポラリレジスタ３３及びＶＩＮ１〜ｎ変換結果レジスタ３２に格納されているディスチャージ前後のＡ／Ｄ変換結果を比較し、差分が無い場合には、断線していないと判定し、差分が有る場合には、断線していると判定する。断線していない場合には、信号発生源からの電荷の供給により電位が一定に保たれるため、ディスチャージ前後のＡ／Ｄ変換結果に差分は生じない。一方、断線している場合には、信号発生源からの電荷の供給が無い又は不安定なため、ディスチャージ前後のＡ／Ｄ変換値においてディスチャージした分の差分が発生する。これにより、外部配線容量１１に影響されることなく、正確に断線診断を行うことが可能となる。
【００４１】
実施の形態２
図４は、本実施の形態に係る断線検知回路の記憶回路部５５の構成を示している。この記憶回路部５５は、図１に示す上記実施の形態１に係る断線検知回路１において、記憶回路部２５に替えて用いられるものである。
【００４２】
本実施の形態に係る記憶回路部５５は、実施の形態１に係る記憶回路部２５の構成に加え、ディスチャージ回数を設定するディスチャージ回数レジスタ５６と、差分の許容範囲を設定する差分許容範囲設定レジスタ５７とを更に備えている。
【００４３】
図５は、本実施の形態に係る断線検知回路の動作を示している。本実施の形態に係るＡ／Ｄ変換制御部２８（図１参照）は、先ず、予め不揮発性メモリ１５に保持されているディスチャージ回数値及び差分許容範囲設定値を、記憶回路部５５のディスチャージ回数レジスタ５６及び差分許容範囲設定レジスタ５７へ転送する設定値転送処理を行う（ステップＳ２００）。
【００４４】
ステップＳ１０１〜Ｓ１０４については、上記実施の形態１と同様であるため、その説明を省略する。
【００４５】
Ａ／Ｄ変換制御部２８は、ディスチャージ回数レジスタ５６に格納された回数分ディスチャージを繰り返す（ステップＳ２０５）。
【００４６】
ステップＳ１０６〜Ｓ１０８は、上記実施の形態例１と同様であるため、その説明を省略する。
【００４７】
Ａ／Ｄ変換制御部２８は、比較器２６により算出された差分値が、差分許容範囲設定レジスタ５７に格納された許容範囲内にあるかを判定する（ステップＳ２０９）。
【００４８】
ステップＳ１１０以降は、上記実施の形態１と同様であるため、その説明を省略する。
【００４９】
上記のように、本実施の形態においては、ディスチャージステップ前後でのＡ／Ｄ変換値に差分があった場合に、この差分値が設定された許容範囲内であれば断線無しと判断し、許容範囲を超える値であれば断線有りと判定する。これにより、断線の有無を判定する差分値に余裕を持たせることが可能となる。
【００５０】
尚、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００５１】
１ 断線検知回路
１１ 外部配線容量
１２ Ａ／Ｄ変換マクロ
１３ 制御部
２１ 入力信号選択部
２２ ディスチャージ部
２３ フルチャージ部
２４ Ａ／Ｄ変換器
２５，５５ 記憶回路部
２６ 比較器
２７ 差分判定部
２８ Ａ／Ｄ変換制御部
３１ 断線ステータスレジスタ
３２ ＶＩＮ１〜ｎ変換結果レジスタ
３３ テンポラリレジスタ
５６ ディスチャージ回数レジスタ
５７ 差分許容範囲設定レジスタ
Ｃ１ サンプルホールド（Ｓ／Ｈ）コンデンサ
【特許請求の範囲】
【請求項１】
入力端子から入力される電荷を蓄えるサンプルホールドコンデンサと、
前記サンプルホールドコンデンサをフルチャージさせるフルチャージ部と、
前記サンプルホールドコンデンサをディスチャージさせるディスチャージ部と、
前記サンプルホールドコンデンサの電位を示すアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部による変換結果を格納する記憶回路部と、
前記フルチャージ部により前記入力端子からの入力による前記サンプルホールドコンデンサのフルチャージを制御し、前記ディスチャージ部により前記サンプルホールドコンデンサのディスチャージを制御し、前記サンプルホールドコンデンサの電位のディスチャージ前後のＡ／Ｄ変換結果をそれぞれ前記記憶回路部に格納するＡ／Ｄ変換制御部と、
前記記憶回路部に格納された前記ディスチャージ前後のＡ／Ｄ変換結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記ディスチャージ前後の電位の差分を検知する差分判定部と、
前記差分判定部により前記差分が有ると判定された場合に、前記入力端子に異常があると判定する制御部と、
を備える断線検出回路。
【請求項２】
前記記憶回路部は、前記サンプルホールドコンデンサの前記フルチャージ後のＡ／Ｄ変換結果を一時的に格納する第１のレジスタと、各入力端子に対応して設けられ前記ディスチャージ後のＡ／Ｄ変換結果を格納する第２のレジスタとを備える、
請求項１記載の断線検出回路。
【請求項３】
前記比較部は、前記第１のレジスタに格納される情報と、前記第２のレジスタに格納される情報とに基づいて、前記ディスチャージ前後のＡ／Ｄ変換結果を比較する、
請求項２記載の断線検出回路。
【請求項４】
前記差分が、設定された許容範囲内にある場合には、異常がないと判定する手段、
を更に備える請求項１〜３のいずれか１つに記載の断線検出回路。
【請求項５】
サンプルホールドコンデンサをフルチャージする第１のステップと、
前記第１のステップ後に入力端子からの入力へ切り替えを行い、前記サンプルホールドコンデンサの電位をＡ／Ｄ変換する第２のステップと、
前記第２のステップにおいて得られたＡ／Ｄ変換結果を記憶する第３のステップと、
前記サンプルホールドコンデンサをディスチャージさせる第４のステップと、
前記ディスチャージされたサンプルホールドコンデンサの電位をＡ／Ｄ変換する第５のステップと、
前記第５のステップにおいて得られたＡ／Ｄ変換結果を記憶する第６のステップと、
前記第３のステップにおいて得られたＡ／Ｄ変換結果と、前記第６のステップにおいて得られたＡ／Ｄ変換結果とを比較し、前記ディスチャージ前後の電位に差分が有るか否かを判定する第７のステップと、
前記第１〜第７までのステップを、所定回数繰り返す第８のステップと、
前記差分が有ると判定された場合に、前記入力端子に異常があると判定する第９のステップと、
を備える断線検出方法。
【請求項６】
前記差分が、設定された許容範囲内にある場合には、異常がないと判定する第１０のステップ、
を更に備える請求項５記載の断線検出方法。
【請求項１】
入力端子から入力される電荷を蓄えるサンプルホールドコンデンサと、
前記サンプルホールドコンデンサをフルチャージさせるフルチャージ部と、
前記サンプルホールドコンデンサをディスチャージさせるディスチャージ部と、
前記サンプルホールドコンデンサの電位を示すアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部による変換結果を格納する記憶回路部と、
前記フルチャージ部により前記入力端子からの入力による前記サンプルホールドコンデンサのフルチャージを制御し、前記ディスチャージ部により前記サンプルホールドコンデンサのディスチャージを制御し、前記サンプルホールドコンデンサの電位のディスチャージ前後のＡ／Ｄ変換結果をそれぞれ前記記憶回路部に格納するＡ／Ｄ変換制御部と、
前記記憶回路部に格納された前記ディスチャージ前後のＡ／Ｄ変換結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記ディスチャージ前後の電位の差分を検知する差分判定部と、
前記差分判定部により前記差分が有ると判定された場合に、前記入力端子に異常があると判定する制御部と、
を備える断線検出回路。
【請求項２】
前記記憶回路部は、前記サンプルホールドコンデンサの前記フルチャージ後のＡ／Ｄ変換結果を一時的に格納する第１のレジスタと、各入力端子に対応して設けられ前記ディスチャージ後のＡ／Ｄ変換結果を格納する第２のレジスタとを備える、
請求項１記載の断線検出回路。
【請求項３】
前記比較部は、前記第１のレジスタに格納される情報と、前記第２のレジスタに格納される情報とに基づいて、前記ディスチャージ前後のＡ／Ｄ変換結果を比較する、
請求項２記載の断線検出回路。
【請求項４】
前記差分が、設定された許容範囲内にある場合には、異常がないと判定する手段、
を更に備える請求項１〜３のいずれか１つに記載の断線検出回路。
【請求項５】
サンプルホールドコンデンサをフルチャージする第１のステップと、
前記第１のステップ後に入力端子からの入力へ切り替えを行い、前記サンプルホールドコンデンサの電位をＡ／Ｄ変換する第２のステップと、
前記第２のステップにおいて得られたＡ／Ｄ変換結果を記憶する第３のステップと、
前記サンプルホールドコンデンサをディスチャージさせる第４のステップと、
前記ディスチャージされたサンプルホールドコンデンサの電位をＡ／Ｄ変換する第５のステップと、
前記第５のステップにおいて得られたＡ／Ｄ変換結果を記憶する第６のステップと、
前記第３のステップにおいて得られたＡ／Ｄ変換結果と、前記第６のステップにおいて得られたＡ／Ｄ変換結果とを比較し、前記ディスチャージ前後の電位に差分が有るか否かを判定する第７のステップと、
前記第１〜第７までのステップを、所定回数繰り返す第８のステップと、
前記差分が有ると判定された場合に、前記入力端子に異常があると判定する第９のステップと、
を備える断線検出方法。
【請求項６】
前記差分が、設定された許容範囲内にある場合には、異常がないと判定する第１０のステップ、
を更に備える請求項５記載の断線検出方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２３７０７９（Ｐ２０１０−２３７０７９Ａ）
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願番号】特願２００９−８６３５４（Ｐ２００９−８６３５４）
【出願日】平成２１年３月３１日（２００９．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願日】平成２１年３月３１日（２００９．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]