映像表示装置
【課題】２Ｄ映像と３Ｄ映像を選択的に実現することができる映像表示装置を提供する。
【解決手段】映像表示装置は複数のピクセル（ＰＩＸ）を含み２Ｄモードと３Ｄモードで動作する表示パネルと表示パネルからの光を第１及び第２偏光の光で分割するパターンドリターダと、オフレベルで第１直流制御電圧を発生しオフレベルより高く完全オンレベルより低い不完全オンレベルで第２直流制御電圧を発生し、駆動モードによって第１及び第２直流制御電圧を選択的に出力する制御電圧発生部を備え、ピクセルそれぞれはミラータイプで垂直配置された上部及び下部表示部（ＵＤＩＳ、ＬＤＩＳ)を備え、上部表示部は隣合う上部メイン表示部（ＵＭＰ）と上部補助表示部（ＵＳＰ）を含み、下部表示部は隣合う下部メイン表示部（ＬＭＰ）と下部補助表示部（ＬＳＰ）を含み、上部メイン表示部と下部メイン表示部の間には上部補助表示部と下部補助表示部が隣合って配置される。
【解決手段】映像表示装置は複数のピクセル（ＰＩＸ）を含み２Ｄモードと３Ｄモードで動作する表示パネルと表示パネルからの光を第１及び第２偏光の光で分割するパターンドリターダと、オフレベルで第１直流制御電圧を発生しオフレベルより高く完全オンレベルより低い不完全オンレベルで第２直流制御電圧を発生し、駆動モードによって第１及び第２直流制御電圧を選択的に出力する制御電圧発生部を備え、ピクセルそれぞれはミラータイプで垂直配置された上部及び下部表示部（ＵＤＩＳ、ＬＤＩＳ)を備え、上部表示部は隣合う上部メイン表示部（ＵＭＰ）と上部補助表示部（ＵＳＰ）を含み、下部表示部は隣合う下部メイン表示部（ＬＭＰ）と下部補助表示部（ＬＳＰ）を含み、上部メイン表示部と下部メイン表示部の間には上部補助表示部と下部補助表示部が隣合って配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は２次元平面映像(以下、「２Ｄ映像」という)と３次元立体映像(以下、「３Ｄ映像」という)を選択的に実現することができる映像表示装置に関する。
【背景技術】
【０００２】
最近多様なコンテンツ開発及び回路技術の進歩によって映像表示装置は２Ｄ映像と３Ｄ映像を選択的に実現することができる。映像表示装置は両眼視差方式（ｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）または複合視差知覚方式（ａｕｔｏｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）を利用して３Ｄ映像が実現される。
【０００３】
両眼視差方式は、立体効果が大きい左右目の視差映像を利用し、眼鏡方式と無眼鏡方式があり、二つの方式とも実用化されている。無眼鏡方式は、一般的に、左右視差映像の光軸を分離するためのパララックスバリヤなどの光学板を表示画面の前または後に設置する方式である。眼鏡方式は、表示パネルに偏光方向が互いに異なる左右視差映像を表示し、偏光メガネまたは液晶シャッタメガネを用いて立体映像を実現する。
【０００４】
液晶シャッタメガネ方式は表示素子に左目イメージと右目イメージをフレーム単位で交互に表示しこの表示タイミングに同期して液晶シャッタメガネの左右の目シャッタを開閉することで３Ｄ映像を実現する。液晶シャッタメガネは左目イメージが表示される奇数フレーム期間の間その左目シャッタのみを開放し、右目イメージが表示される偶数フレーム期間の間その右目シャッタのみを開放することで時分割方式で両眼視差を作り出す。このような液晶シャッタメガネ方式は液晶シャッタメガネのデータオンタイムが短くて３Ｄ映像の輝度が低く、表示素子と液晶シャッタメガネの同期、及びオン/オフ転換応答特性によって３Ｄクロストークの発生が顕著である。
【０００５】
偏光メガネ方式は図１のように表示パネル１上に接触配置されたパターンドリターダ（Ｐａｔｔｅｒｎｅｄ Ｒｅｔａｒｄｅｒ）２を含む。偏光メガネ方式は表示パネル１に左目映像データ(Ｌ)と右目映像データ(Ｒ)を水平ライン単位で交互に表示しパターンドリターダ２を介して偏光メガネ３に入射される偏光特性を切り替える。これを通じて、偏光メガネ方式は左目イメージと右目イメージを空間的に分割し３Ｄ映像を実現することができる。
このような偏光メガネ方式では左目イメージと右目イメージがライン単位で隣合って表示されるため、クロストークが発生しない上下視野角が比較的狭い。クロストークは上下視野角位置で左目及び右目イメージが重畳的に見える時に発生する。これに対して、図２のようパターンドリターダ２にブラックストライプ(ＢＳ)を形成して３Ｄ映像の上下視野角を広げる対策が、例えば特許文献１に提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１８５９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の構成においては、視野角の改善のために用いられるブラックストライプ(ＢＳ)が２Ｄ映像の輝度を大きく低下させてしまうという副作用がある。
【０００８】
したがって、本発明の目的は、２Ｄ映像の輝度を低下させないで３Ｄ映像の上下視野角を広げるようにした偏光メガネ方式の映像表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を果たすために、本発明の映像表示装置は複数のピクセル（画素）を含み２Ｄモードと３Ｄモードで動作する表示パネルと前記表示パネルからの光を第１偏光と第２偏光の光で分割するパターンドリターダと、オフレベルで第１直流制御電圧を発生し前記オフレベルより高く完全オンレベルより低い不完全オンレベルで第２直流制御電圧を発生し、駆動モードによって前記第１直流制御電圧と第２直流制御電圧を選択的に出力する制御電圧発生部を備え、前記ピクセルそれぞれはミラータイプで垂直配置された上部表示部と下部表示部を備え、前記上部表示部は互いに隣合う上部メイン表示部と上部補助表示部を含み、前記下部表示部は互いに隣合う下部メイン表示部と下部補助表示部を含み、前記下部メイン表示部は垂直方向に従って前記上部メイン表示部の下に配置され、前記上部メイン表示部と前記下部メイン表示部の間には前記上部補助表示部と前記下部補助表示部が隣合って配置される。
【発明の効果】
【００１０】
上述したように、本発明に係る映像表示装置はミラータイプで垂直配置された上部表示部と下部表示部でピクセルそれぞれを構成することと共に上部表示部と下部表示部をそれぞれメイン及び補助表示部で構成する。そして、各ピクセル内でメイン表示部の間に配置された補助表示部にそれぞれ放電制御スイッチを備え、この放電制御スイッチの放電動作を不完全オンレベルの直流制御電圧を通じ制御し３Ｄモードで補助表示部をブラックストライプで機能させる。そして、２Ｄモードでオフレベルの直流制御電圧を通じ放電制御スイッチの放電動作を遮断する。これによって、本発明は２Ｄ映像の輝度を低下させずに３Ｄ映像の上下視野角を広く確保することができる。
【００１１】
さらに、本発明に係る映像表示装置は上部表示部と下部表示部に印加されるデータ電圧の階調値を同じにさせるかまたは互いに異なるようにして２Ｄ及び３Ｄイメージの解像度を容易に調節することができる利点がある。
【図面の簡単な説明】
【００１２】
【図１】従来偏光メガネ方式を示す図である。
【図２】偏光メガネ方式で視野角の改善のために使われるブラックストライプによって２Ｄ映像の輝度が低下されることを説明するための図である。
【図３】本発明の実施の形態に係る偏光メガネ方式の映像表示装置を示す図である。
【図４】本発明の実施の形態に係る偏光メガネ方式の映像表示装置を示す図である。
【図５Ａ】図４に示された赤色、緑及び青色ピクセルの内でいずれか一つを示す図である。
【図５Ｂ】ピクセルアレイとパターンドリターダのアライン状態を示す図である。
【図６】図４に示された制御電圧発生部の詳細構成を示す図である。
【図７】第１及び第２制御電圧の電圧レベルを示す図である。
【図８】図５に示されたピクセルの接続構成を詳しく示す図である。
【図９】各駆動モードでピクセルの充電及び放電動作と係わった信号波形図である。
【図１０】画素電極-共通電極の間電位差と、透過率の相関関係を示す図である。
【図１１】２Ｄモードでピクセルの表示状態を示す図である。
【図１２】３Ｄモードでピクセルの表示状態を示す図である。
【図１３】３Ｄモードで補助表示部がブラックストライプ機能を遂行することを示す図である。
【図１４】２Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【図１５】２Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【図１６】３Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【図１７】３Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【発明を実施するための形態】
【００１３】
以下、図３乃至図１７を参照して本発明の望ましい実施の形態に対して詳しく説明する。
【００１４】
図３及び図４は本発明の実施の形態に係る偏光メガネ方式の映像表示装置を示す。
【００１５】
図３及び図４を参照すると、この映像表示装置は表示素子１０、パターンドリターダ２０、制御部３０、パネル駆動部４０及び偏光メガネ５０を備える。
【００１６】
表示素子１０は液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ＬＣＤ）、電界放出表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ、ＦＥＤ）、プラズマディスプレーパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ、ＰＤＰ）、及び無機電界発光素子と有機発光ダイオード素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）を含む電界発光素子（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｅｖｉｃｅ、ＥＬ）、電気泳動表示素子（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ、ＥＰＤ） などの平板表示素子で実現されることができる。以下で、表示素子１０を液晶表示素子を中心に説明する。
【００１７】
表示素子１０は表示パネル１１と、上部偏光フィルム１１ａと、下部偏光フィルム１１ｂを含む。
【００１８】
表示パネル１１は二枚のガラス基板とこれらの間に形成された液晶層を含む。表示パネル１１の下部ガラス基板には複数のデータライン(ＤＬ)、このデータライン(ＤＬ)とそれぞれ交差される複数のゲートライン（ＧＬ)が配置される。このような、信号ライン（ＤＬ、ＧＬ)の交差構造によって表示パネル１１には複数の単位ピクセル（ＵＮＩＴ ＰＩＸ）を含むピクセルアレイが形成される。単位ピクセル(ＵＮＩＴ ＰＩＸ)はそれぞれ赤色（Ｒ）、緑色(Ｇ)及び青色(Ｂ)実現のための３個のピクセル（ＰＩＸ）を備える。図５Ａのようにピクセル（ＰＩＸ）はミラータイプに配置された上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)を備える。上部及び下部表示部(ＵＤＩＳ、ＬＤＩＳ) それぞれはメイン表示部と補助表示部からなる。表示パネル１１の下部ガラス基板には共通電圧(Ｖｃｏｍ)が供給される共通ラインと、直流制御電圧(ＬＣＶ１、ＬＣＶ２)が供給される放電制御ラインがさらに形成される。表示パネル１１の上部ガラス基板上にはブラックマットリックス、カラーフィルタが形成される。
【００１９】
表示パネル１１の上部ガラス基板と下部ガラス基板それぞれには上部及び下部偏光フィルム（１１ａ、１１ｂ）が接触配置され、液晶のプレチルト角を設定するための配向膜が形成される。共通電圧(Ｖｃｏｍ)が供給される共通電極はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードとＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成されることができ、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極とともに下部ガラス基板上に形成されることができる。ガラス基板の間には液晶セルのセルギャップを維持するためのカラムスペーサが形成されることができる。
【００２０】
このような本発明の表示素子１０は透過型表示素子、半透過型表示素子、反射型表示素子などどんな形態でも実現されることができる。透過型表示素子と半透過型表示素子ではバックライトユニット１２が必要である。バックライトユニット１２は直下型バックライトユニットまたは、エッジ型バックライトユニットで実現できる。
【００２１】
パターンドリターダ２０は表示パネル１１の上部偏光フィルム１１ａに接触配置される。パターンドリターダ２０の奇数ラインには第１リターダ（ＲＴ１)が形成され、パターンドリターダ２０の偶数ラインには第２リターダ（ＲＴ２)が形成される。第１リターダ（ＲＴ１)の光吸収軸と第２リターダ（ＲＴ２)の光吸収軸は互いに異なる。第１リターダ（ＲＴ１)は上部偏光フィルム１１ａを通過して入射される線偏光の位相を１／４波長だけ遅延させ第１偏光(例えば、左円編光)に通過させる。第２リターダ（ＲＴ２)は上部偏光フィルム１１ａを通過して入射される線偏光の位相を３／４波長だけ遅延させ第２偏光(例えば、右円編光)に通過させる。
【００２２】
制御部３０はモード選択信号(ＳＥＬ)によって２Ｄモードまたは３Ｄモードでパネル駆動部４０の動作を制御する。制御部３０はタッチスクリーン 、オンスクリーンディスプレイ（ＯＳＤ）、キーボード、マウス、リモートコントローラのようなユーザーインターフェイスを通じてモード選択信号(ＳＥＬ)の入力を受け、それによって２Ｄモード動作と３Ｄモード動作を切り替えることができる。一方、制御部３０は入力映像のデータにエンコードされた２Ｄ／３Ｄ識別コード例えば、デジタル放送規格のＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）またはＥＳＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｓｅｒｖｉｃｅ Ｇｕｉｄｅ）にコーディングされることができる２Ｄ／３Ｄ識別コードを検出し２Ｄモードと３Ｄモードを区分することもできる。
【００２３】
制御部３０は３Ｄモード下からビデオソースから入力される３Ｄ映像データを左目映像のＲＧＢデータと右目映像のＲＧＢデータで分離した後、左目映像のＲＧＢデータと右目映像のＲＧＢデータをパネル駆動部４０に供給する。制御部３０は２Ｄモード下からビデオソースから入力される２Ｄ映像のＲＧＢデータをパネル駆動部４０に供給する。
【００２４】
制御部３０は垂直同期信号(Ｖｓｙｎｃ)、水平同期信号(Ｈｓｙｎｃ)、データイネーブル信号（ＤＥ）、ドットクロック(ＤＣＬＫ) などのタイミング信号を利用してパネル駆動部４０の動作タイミングを制御するための制御信号を発生する。
【００２５】
データドライバー４０Ａの動作タイミングを制御するためのデータ制御信号は１水平ライン分のデータが表示される１水平期間の中でデータの開始点を指示するソーススタートパルス（ＳＳＰ）、ライジングまたはフォーリングエッジに基準してデータのラッチ動作を制御するソースサンプリング クロック（ＳＳＣ）、データドライバー４０Ａの出力を制御するソース出力イネーブル信号(ＳＯＥ)、及び表示パネル１１の液晶セルに供給されるデータ電圧の極性を制御する極性制御信号(ＰＯＬ)などを含む。
【００２６】
ゲートドライバ４０Ｂの動作タイミングを制御するためのゲート制御信号は一画面が表示される１垂直期間の中でスキャンが始まる開始水平ラインを指示するゲートスタートパルスＧＳＰ)、ゲートドライバ４０Ｂ内のシフトレジスタに入力されゲートスタートパルス(ＧＳＰ)を順次にシフトさせるためのゲートシフトクロック信号（ＧＳＣ）、及びゲートドライバ４０Ｂの出力を制御するゲート出力イネーブル信号（ＧＯＥ）などを含む。
【００２７】
制御部３０は入力フレーム周波数に同期されるタイミング信号(Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＤＣＬＫ)を遞倍してＮ×ｆ(Ｎは２以上の正の整数、ｆは入力フレーム周波数)Ｈｚのフレーム周波数でパネル駆動部４０の動作を制御することができる。入力フレーム周波数はＮＴＳＣ方式では６０Ｈｚであり、ＰＡＬ方式では５０Ｈｚである。
【００２８】
パネル駆動部４０は表示パネル１１のデータライン(ＤＬ)を駆動させるためのデータドライバー４０Ａと、表示パネル１１のゲートライン（ＧＬ)を駆動させるためのゲートドライバ４０Ｂと、表示パネル１１の放電制御ラインを駆動させるための制御電圧発生部４０Ｃを含む。
【００２９】
データドライバー４０ＡのソースドライブＩＣそれぞれはシフトレジスタ、ラッチ、デジタル-アナログ変換器（ＤＡＣ)、出力バッファなどを含む。データドライバー４０Ａはデータ制御信号(ＳＳＰ、ＳＳＣ、ＳＯＥ)によって２Ｄまたは３Ｄ映像のＲＧＢデータをラッチする。データドライバー４０Ａは極性制御信号(ＰＯＬ)に応答して２Ｄまたは３Ｄ映像のＲＧＢデータをアナログ正極性ガンマ補償電圧と負極性ガンマ補償電圧に変換してデータ電圧の極性を反転させる。データドライバー４０Ａはゲートドライバ４０Ｂから出力されるスキャンパルス(または、ゲートパルス)に同期されるようにデータ電圧をデータライン(ＤＬ)に出力する。データドライバー４０ＡのソースドライブＩＣはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工程によって表示パネル１１の下部ガラス基板に接合されることができる。
【００３０】
ゲートドライバ４０Ｂはゲート制御信号(ＧＳＰ、ＧＳＣ、ＧＯＥ)によってゲートハイ電圧とゲートロー電圧の間でスイングされるスキャンパルスを発生する。そして、ゲート制御信号(ＧＳＰ、ＧＳＣ、ＧＯＥ)によってスキャンパルスをゲートライン（ＧＬ)にライン順次方式で供給する。ゲートドライバ４０Ｂはゲートシフトレジスタアレイなどを含む。ゲートドライバ４０Ｂのゲートシフトレジスタアレイは表示パネル１１でピクセルアレイが形成された表示領域外の非表示領域にＧＩＰ（ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で形成されることができる。ＧＩＰ方式によって、ゲートシフトレジスタはピクセルアレイのＴＦＴ工程でピクセルアレイとともに形成されることができる。
【００３１】
制御電圧発生部４０Ｃは第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を発生し、モード選択信号(ＳＥＬ)によって第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を選択的に放電制御ラインに供給する。第１直流制御電圧（ＬＣＶ１)はオフレベルで発生され、第２直流制御電圧（ＬＣＶ２）はオフレベルより高く完全オンレベル（ｆｕｌｌ ｏｎ ｌｅｖｅｌ）より低い不完全オンレベル（ｓｌｉｇｈｔ ｏｎ ｌｅｖｅｌ）で生成されるが共通電圧(Ｖｃｏｍ)より高く生成される。 第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）は図８に示された放電制御スイッチ(ＤＳＴ１、ＤＳＴ２)のゲート電極に印加されて放電制御スイッチ(ＤＳＴ１、ＤＳＴ２)の電流パス動作をスイッチングする。
【００３２】
偏光メガネ５０は左目偏光フィルタを有する左目(５０Ｌ)と右目偏光フィルタを有する右目(５０Ｒ)を備える。左目偏光フィルタはパターンドリターダ２０の第１リターダ（ＲＴ１)と同一である光吸収軸を有し、右目偏光フィルタはパターンドリターダ２０の第２リターダ（ＲＴ２)と同一である光吸収軸を有する。たとえば、偏光メガネ５０の左目偏光フィルタは左円編光フィルタで選択されることができ、偏光メガネ５０の右目偏光フィルタは右円編光フィルタで選択されることができる。使用者は偏光メガネ５０を介して表示素子１０に空間分割方式に表示された３Ｄ映像データを鑑賞することができる。
【００３３】
図５Ａは図４に示された赤色、緑色及び青色ピクセル（ＰＩＸ）のいずれか一つを示す。そして、図５Ｂはピクセルアレイとパターンドリターダのアライン状態を示す。
【００３４】
図５Ａを参照すると、ピクセル（ＰＩＸ）は２個のゲートライン(ＧＬ１、ＧＬ２)と１個のデータライン(ＤＬ１)の交差領域にミラータイプに配置された上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)を備える。下部表示部（ＬＤＩＳ)は上部表示部（ＵＤＩＳ)の下に配置される。
【００３５】
上部表示部(ＵＤＩＳ)は第１ゲートライン(ＧＬ１)と放電制御ライン(ＣＯＮＬ)を間に挟んで両方に配置された上部メイン表示部(ＵＭＰ)と上部補助表示部（ＵＳＰ）を含む。上部メイン表示部(ＵＭＰ)と上部補助表示部（ＵＳＰ）は第１ゲートライン(ＧＬ１)にゲートハイ電圧が印加される時データライン(ＤＬ１)に電気的に接続される。上部補助表示部（ＵＳＰ）は放電制御ライン(ＣＯＮＬ)に第２直流制御電圧（ＬＣＶ２）が印加される時共通ライン(ＣＬ)に電気的に接続される。
【００３６】
下部表示部（ＬＤＩＳ)は第２ゲートライン(ＧＬ２)と放電制御ライン(ＣＯＮＬ)を間に挟んで両方に配置された下部メイン表示部(ＬＭＰ)と下部補助表示部（ＬＳＰ)を含む。下部メイン表示部（ＬＭＰ)と下部補助表示部(ＬＳＰ)は第２ゲートライン(ＧＬ２)にゲートハイ電圧が印加される時データライン(ＤＬ１)に電気的に接続される。下部補助表示部（ＬＳＰ)は放電制御ライン(ＣＯＮＬ)に第２直流制御電圧（ＬＣＶ２）が印加される時共通ライン(ＣＬ)に電気的に接続される。
【００３７】
上部補助表示部（ＵＳＰ）及び下部補助表示部(ＬＳＰ)は２Ｄモードでそれぞれ上部メイン表示部(ＵＭＰ)及び下部メイン表示部(ＬＭＰ)と同一の２Ｄ映像を表示する一方、３Ｄモードで３Ｄ映像を表示するメイン表示部(ＵＭＰ、ＬＭＰ)とは異なりブラック映像を表示することで、２Ｄ映像の輝度を低下させずに３Ｄ映像の上下視野角を広げる役割を持つ。このために、上部補助表示部（ＵＳＰ）及び下部補助表示部(ＬＳＰ)はメイン表示部(ＵＭＰ、ＬＭＰ)の間に配置される。言い換えると、データライン(ＤＬ１)の延長方向に従って上から下に向かって上部メイン表示部（ＵＭＰ)、上部補助表示部（ＵＳＰ）、下部補助表示部(ＬＳＰ) 及び下部メイン表示部(ＬＭＰ)が順次に配置される。
【００３８】
パターンドリターダ２０で第１リターダ(ＲＴ１)と第２リターダ(ＲＴ２)の境界部分(ＢＰ)は補助表示部(ＵＳＰ、ＬＳＰ)の間、すなわち、上部表示部(ＵＤＩＳ)と下部表示部（ＬＤＩＳ)の間と対向される。その結果、図５Ｂのように第１リターダ（ＲＴ１)は偶数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃２)に配置された下部メイン表示部(ＬＭＰ)及び奇数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃１、ＰＸＬ ＬＩＮＥ＃３)に配置された上部メイン表示部(ＵＭＰ)と重畳されるようになる。そして、第２リターダ（ＲＴ２)は奇数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃１、ＰＸＬ ＬＩＮＥ＃３)に配置された下部メイン表示部(ＬＭＰ)及び偶数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃２)に配置された上部メイン表示部(ＵＭＰ)と重畳されるようになる。
【００３９】
図６は図４に示された制御電圧発生部４０Ｃの詳細構成を示す。図７は第１及び第２制御電圧の電圧レベルを示す。
【００４０】
図６を参照すると、制御電圧発生部４０ＣはＤＣ−ＤＣ発生器４０２とマルチプレクサ４０４を含む。
【００４１】
ＤＣ−ＤＣ発生器４０２は入力直流電源を用いて第１直流制御電圧(ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を発生する。
【００４２】
第１直流制御電圧(ＬＣＶ１)は図７のようにスキャンパルス(ＳＰ)のゲートロー電圧(ＶＧＬ)と同一レベルに生成されることができる。スイッチをオフさせることができるスキャンパルス(ＳＰ)のゲートロー電圧(ＶＧＬ)が−５Ｖに選択される場合、第１直流制御電圧(ＬＣＶ１)は−５Ｖまたはその以下に生成されることができる。
【００４３】
第２直流制御電圧（ＬＣＶ２）は図７のように共通電圧（Ｖｃｏｍ）より高くスキャンパルス（ＳＰ）のゲートハイ電圧（ＶＧＨ）より低いレベルで生成される。第２直流制御電圧（ＬＣＶ２）は図８に示された放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）のオン状態を不完全オンレベルで維持させることができるようにゲートハイ電圧（ＶＧＨ）と共通電圧（Ｖｃｏｍ）の間で適切な値で選択されることができる。共通電圧（Ｖｃｏｍ）が７．５Ｖで選択されスイッチを完全にオンさせることができるスキャンパルス（ＳＰ）のゲートハイ電圧（ＶＧＨ）が２８Ｖで選択される場合、第２直流制御電圧（ＬＣＶ２）は１０Ｖで生成されることができる。
【００４４】
マルチプレクサ４０４はモード選択信号（ＳＥＬ）によって第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を選択的に放電制御ライン（ＣＯＮＬ）に出力する。マルチプレクサ４０４は、２Ｄモードでは第１直流制御電圧（ＬＣＶ１)を出力し、３Ｄモードでは第２直流制御電圧（ＬＣＶ２）を出力する。
【００４５】
第１及び第２制御電圧（ＬＣＶ１、ＬＣＶ２）は放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）の動作を制御する。 不完全オンレベルの第２制御電圧（ＬＣＶ２）はキックバック電圧による副作用を減らす。キックバック電圧は、スイッチがターンオン状態でターンオフ状態に転換される時点で液晶キャパシターの画素電圧が充電（または放電) レベルで維持されることができずにΔＶＰだけシフトされる際の電圧シフト量（ΔＶＰ）を表す。キックバック電圧の発生する理由はスイッチのゲート電極に印加される制御電圧がパルス形態を帯びるからである。本願発明のように不完全オンレベルの第２制御電圧（ＬＣＶ２）で放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）の動作を制御すると、キックバック電圧の発生が抑制され３Ｄモードで補助表示部（ＵＳＰ、ＬＳＰ）のフルブラック実現が容易になる。
【００４６】
図８は図５に示されたピクセル（ＰＩＸ）の接続構成を詳しく示す。図９は各駆動モードでピクセル（ＰＩＸ）の充電及び放電動作説明のための信号波形図である。図１０は画素電極-共通電極の間電位差（Ｖ）と、透過率（Ｔ)の相関関係を示すグラフである。そして、図１１乃至図１３は各駆動モードでの作用効果を示す。
【００４７】
図８を参照すると、ピクセル（ＰＩＸ）はミラータイプで垂直配置された上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)を備える。
【００４８】
上部表示部（ＵＤＩＳ)は第１スキャンパルス（ＳＰ１）が印加される第１ゲートライン（ＧＬ１）と、第１及び第２制御電圧（ＬＣＶ１、ＬＣＶ２）が選択的に印加される放電制御ライン（ＣＯＮＬ）を間に挟んで両側に配置された上部メイン表示部（ＵＭＰ)と上部補助表示部（ＵＳＰ）を含む。
【００４９】
上部メイン表示部（ＵＭＰ)は第１画素電極（Ｅｐ１）、この第１画素電極（Ｅｐ１）と対向して第１液晶キャパシター（Ｃｌｃ１）を構成する第１共通電極（Ｅｃ１）、及び第１ストレージキャパシター（Ｃｓｔ１）を備える。第１画素電極（Ｅｐ１）は第１スイッチ（ＳＴ１）を介してデータライン（ＤＬ１）に接続される。第１スイッチ（ＳＴ１）は第１スキャンパルス（ＳＰ１）に応答してターンオンされることでデータライン（ＤＬ１）上のデータ電圧（Ｖｄａｔａ）を第１画素電極（Ｅｐ１）に印加する。第１スイッチ（ＳＴ１）のゲート電極は第１ゲートライン（ＧＬ１）に接続され、ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第１画素電極（Ｅｐ１）に接続される。第１共通電極（Ｅｃ１）は共通電圧（Ｖｃｏｍ）に充電された共通ライン（ＣＬ）に接続される。第１ストレージキャパシター（Ｃｓｔ１）は絶縁層を間に挟んで第１画素電極（Ｅｐ１）と共通ライン（ＣＬ）の重畳に形成される。
【００５０】
上部補助表示部（ＵＳＰ）は第２画素電極（Ｅｐ２）、この第２画素電極（Ｅｐ２）と対向し第２液晶キャパシター（Ｃｌｃ２）を構成する第２共通電極（Ｅｃ２）、及び第２ストレージキャパシター（Ｃｓｔ２）を備える。第２画素電極（Ｅｐ２）は第２スイッチ（ＳＴ２）を介してデータライン（ＤＬ１）に接続される。第２スイッチ（ＳＴ２）は第１スキャンパルス（ＳＰ１）に応答してターンオンされることでデータライン（ＤＬ１）上のデータ電圧（Ｖｄａｔａ）を第２画素電極（Ｅｐ２）に印加する。第２スイッチ（ＳＴ２）のゲート電極は第１ゲートライン（ＧＬ１）に接続され、ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第２画素電極（Ｅｐ２）に接続される。第２共通電極（Ｅｃ２）は共通電圧（Ｖｃｏｍ）で充電された共通ライン（ＣＬ）に接続される。第２ストレージキャパシター（Ｃｓｔ２）は絶縁層を間に挟んで第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の重畳で形成される。
【００５１】
第２画素電極（Ｅｐ２）は第１放電制御スイッチ（ＤＳＴ１）を介して共通ライン（ＣＬ）に接続される。第１放電制御スイッチ（ＤＳＴ１）は第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）に選択的に応答して第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の間の電流パスをスイッチングする。第１放電制御スイッチ（ＤＳＴ１）のゲート電極は放電制御ライン（ＣＯＮＬ）に接続され、ソース電極は第２画素電極（Ｅｐ２）に接続され、ドレーン電極は共通ライン（ＣＬ）に接続される。第１直流制御電圧（ＬＣＶ１)が印加される時、第１放電制御スイッチ（ＤＳＴ１）はそのソース-ドレーンの間チャンネルを完全に遮断して第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の間の電流パスを遮断する。第２直流制御電圧（ＬＣＶ２）が印加される時、第１放電制御スイッチ（ＤＳＴ１）はそのソース-ドレーン間のチャンネルを部分開放して第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の間の電流パスを部分的に導通させる。
【００５２】
下部表示部（ＬＤＩＳ)は第２スキャンパルス（ＳＰ２）が印加される第２ゲートライン（ＧＬ２）と、第１及び第２制御電圧（ＬＣＶ１、ＬＣＶ２）が選択的に印加される放電制御ライン（ＣＯＮＬ）を間に挟んで両側に配置された下部メイン表示部（ＬＭＰ)と下部補助表示部（ＬＳＰ)を含む。
【００５３】
下部メイン表示部（ＬＭＰ)は第３画素電極（Ｅｐ３）、この第３画素電極（Ｅｐ３）と対向して第３液晶キャパシター（Ｃｌｃ３）を構成する第３共通電極（Ｅｃ３）、及び第３ストレージ キャパシター（Ｃｓｔ３）を備える。第３画素電極（Ｅｐ３）は第３スイッチ（ＳＴ３）を介してデータライン（ＤＬ１）に接続される。第３スイッチ（ＳＴ３）は第２スキャンパルス（ＳＰ２）に応答してターンオンされることでデータライン（ＤＬ１）上のデータ電圧（Ｖｄａｔａ）を第３画素電極(Ｅｐ３)に印加する。第３スイッチ（ＳＴ３）のゲート電極は第２ゲートライン（ＧＬ２）に接続されて、 ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第３画素電極（Ｅｐ３）に接続される。第３共通電極（Ｅｃ３）は共通電圧（Ｖｃｏｍ）で充電された共通ライン（ＣＬ）に接続される。第３ストレージキャパシター（Ｃｓｔ３）は絶縁層を間に挟んで第３画素電極（Ｅｐ３）と共通ライン（ＣＬ）の重畳に形成される。
【００５４】
下部補助表示部（ＬＳＰ)は第４画素電極（Ｅｐ４）、この第４画素電極（Ｅｐ４）と対向して第４液晶キャパシター（Ｃｌｃ４）を構成する第４共通電極（Ｅｃ４）、及び第４ストレージ キャパシター（Ｃｓｔ４）を備える。第４画素電極（Ｅｐ４）は第４スイッチ（ＳＴ４）を介してデータライン（ＤＬ１）に接続される。第４スイッチ（ＳＴ４）は第２スキャンパルス（ＳＰ２）に応答してターンオンされることでデータライン（ＤＬ１)上のデータ電圧（Ｖｄａｔａ）を第４画素電極（Ｅｐ４）に印加する。第４スイッチ（ＳＴ４）のゲート電極は第２ゲートライン（ＧＬ２）に接続され、ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第４画素電極（Ｅｐ４）に接続される。第４共通電極（Ｅｃ４）は共通電圧（Ｖｃｏｍ）で充電された共通ライン（ＣＬ）に接続される。 第４ストレージ キャパシター（Ｃｓｔ４）は絶縁層を間に挟んで第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の重畳で形成される。
【００５５】
第４画素電極（Ｅｐ４）は第２放電制御スイッチ（ＤＳＴ２）を介して共通ライン（ＣＬ）に接続される。第２放電制御スイッチ（ＤＳＴ２）は第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）に選択的に応答して第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の間の電流パスをスイッチングする。第２放電制御スイッチ（ＤＳＴ２）のゲート電極は放電制御ライン（ＣＯＮＬ）に接続され、ソース電極は第４画素電極（Ｅｐ４）に接続され、ドレーン電極は共通ライン（ＣＬ）に接続される。第１直流制御電圧（ＬＣＶ１)が印加される時、第２放電制御スイッチ（ＤＳＴ２）はそのソース-ドレーン間のチャンネルを完全に遮断し、第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の間の電流パスを遮断する。第２直流制御電圧（ＬＣＶ２）が印加される時、第２放電制御スイッチ（ＤＳＴ２）はそのソース-ドレーンの間チャンネルを部分開放して第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の間の電流パスを部分的に導通させる。
【００５６】
放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）は第１乃至第４スイッチ（ＳＴ１〜ＳＴ４）と同一のチャンネル容量を有するように設計される。したがって、放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）のオン状態はゲートハイ電圧（ＶＧＨ）に比べて低いレベルの第２直流制御電圧（ＬＣＶ２）が印加されるによって、完全オンレベルより低い不完全オンレベルとなるようになる。第２スイッチ（ＳＴ２）と第１放電制御スイッチ（ＤＳＴ１）が同時にオンされても、第１放電制御スイッチ（ＤＳＴ１）を介して放電する電流量は、第２スイッチ（ＳＴ２）を介して充電される電流量に比べて少ない。また、第４スイッチ（ＳＴ４）と第２放電制御スイッチ（ＤＳＴ２）が同時にオンされても、第２放電制御スイッチ（ＤＳＴ２）を介して放電する電流量は、第４スイッチ（ＳＴ４）を介して充電される電流量に比べて少ない。
【００５７】
以下、接続構成を有するピクセル（ＰＩＸ）の動作とともにその作用効果を説明する。
【００５８】
先ず、２Ｄモード下での動作を以下に説明する。
【００５９】
２Ｄモード下で放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）は第１直流制御電圧（ＬＣＶ１)に応答してＴ１乃至Ｔ３期間の間続いてターンオフ状態を維持する。
【００６０】
Ｔ１期間中、ゲートハイ電圧（ＶＧＨ）レベルに入力される第１スキャンパルス（ＳＰ１）に応答し第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同時に完全オンレベルでターンオンされる。
【００６１】
第１スイッチ（ＳＴ１）のターンオンによって上部メイン表示部（ＵＭＰ)の第１画素電極（Ｅｐ１）には２Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第１画素電圧（Ｖｐ１）に充電され、第２スイッチ（ＳＴ２）のターンオンによって上部補助表示部（ＵＳＰ）の第２画素電極（Ｅｐ２）にも同一に２Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第２画素電圧（Ｖｐ２）で充電される。第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同一に設計されるので、第２画素電圧（Ｖｐ２）は第１画素電圧（Ｖｐ１）と実質的に同一である。
【００６２】
Ｔ２期間中、ゲートハイ電圧（ＶＧＨ）レベルに入力される第２スキャンパルス（ＳＰ２）に応答し第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同時に完全オンレベルでターンオンされる。
【００６３】
第３スイッチ（ＳＴ３）のターンオンによって下部メイン表示部（ＬＭＰ)の第３画素電極（Ｅｐ３）には２Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第３画素電圧（Ｖｐ３）で充電され、第４スイッチ（ＳＴ４）のターンオンによって下部補助表示部（ＬＳＰ)の第４画素電極（Ｅｐ４）にも同一に２Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第４画素電圧（Ｖｐ４）で充電される。第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同一に設計されるので、第４画素電圧（Ｖｐ４）は第３画素電圧（Ｖｐ３）と実質的に同一である。
【００６４】
一方、Ｔ１期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値はＴ２期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値と比べて同一であるかまたは異なることがある。この実施の形態では同じ場合を説明する。Ｔ３期間の間第１乃至第４画素電圧（Ｖｐ１〜Ｖｐ４）は実質的に同一に維持される。
【００６５】
Ｔ１乃至Ｔ３期間で第１乃至第４共通電極（Ｅｃ１〜Ｅｃ４）には共通電圧（Ｖｃｏｍ）が印加されている。第１画素電圧（Ｖｐ１）と共通電圧（Ｖｃｏｍ）の間電圧差と第２画素電圧（Ｖｐ２）と共通電圧（Ｖｃｏｍ）の間電圧差、第３画素電圧（Ｖｐ３）と共通電圧（Ｖｃｏｍ）の間電圧差、及び第４画素電圧（Ｖｐ４）と共通電圧（Ｖｃｏｍ）の間電圧差は互いに同一に維持される。画素電極と共通電極の間電位差（Ｖ）と透過率（Ｔ）は図１０のように互いに比例関係を有する。その結果、メイン表示部（ＵＭＰ、ＬＭＰ）と補助表示部（ＵＳＰ、ＬＳＰ）は図１１のように同一階調（Ｄ１）の２Ｄ映像を実現するようになる。ここで、補助表示部（ＵＳＰ、ＬＳＰ）に表示される２Ｄイメージは２Ｄ映像の輝度を高める役割をする。
【００６６】
次に３Ｄモード下での動作を以下に説明する。
【００６７】
３Ｄモード下で放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）は第２直流制御電圧（ＬＣＶ２）に応答しＴ１乃至Ｔ３期間の間続いて不完全オンレベルのオン状態を維持する。
【００６８】
Ｔ１期間中、ゲートハイ電圧（ＶＧＨ）レベルで入力される第１スキャンパルス（ＳＰ１）に応答し第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同時に完全オンレベルでターンオンされる。
【００６９】
第１スイッチ（ＳＴ１）のターンオンによって上部メイン表示部（ＵＭＰ)の第１画素電極（Ｅｐ１）には左目用３Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第１画素電圧（Ｖｐ１）で充電され、第２スイッチ（ＳＴ２）のターンオンによって上部補助表示部（ＵＳＰ）の第２画素電極（Ｅｐ２）にも同様に左目用３Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第２画素電圧（Ｖｐ２）で充電される。
【００７０】
Ｔ１期間で、不完全オンレベルのオン状態を有する第１放電制御スイッチ（ＤＳＴ１）の等価抵抗に比べて、完全オンレベルのオン状態を有する第２スイッチ（ＳＴ２）の等価抵抗が大幅に小さい。その結果、第２画素電極（Ｅｐ２）に流入する充電電流は、第２画素電極（Ｅｐ２）から放出される放電電流に比べて大幅に多くなる。したがって、Ｔ１期間の間不完全オンレベルのオン状態を有する第１放電制御スイッチ（ＤＳＴ１）は第２画素電圧（Ｖｐ２）の充電特性にほとんど影響を与えなく、これによって第２画素電圧（Ｖｐ２）は第１画素電圧（Ｖｐ１）に類似のレベルで充電される。
【００７１】
Ｔ２期間中、ゲートロー電圧（ＶＧＬ）レベルで入力される第１スキャンパルス（ＳＰ１）に応答して第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同時にターンオフされ、ゲートハイ電圧（ＶＧＨ）レベルで入力される第２スキャンパルス（ＳＰ２）に応答して第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同時に完全オンレベルでターンオンなる。
【００７２】
Ｔ２期間で、上部メイン表示部（ＵＭＰ)の第１画素電極（Ｅｐ１）に充電されていた第１画素電圧（Ｖｐ２）は一定レベルで維持されるのに対して、上部補助表示部（ＵＳＰ）の第２画素電極（Ｅｐ２）に充電されていた第２画素電圧（Ｖｐ２）は第１放電制御スイッチ（ＤＳＴ１）を介した放電電流によって共通電圧（Ｖｃｏｍ）レベルまで徐々に放電する。
【００７３】
一方、Ｔ２期間の間第３スイッチ（ＳＴ３）のターンオンによって下部メイン表示部（ＬＭＰ)の第３画素電極（Ｅｐ３）には右目用３Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第３画素電圧（Ｖｐ３）で充電され、第４スイッチ（ＳＴ４）のターンオンによって下部補助表示部（ＬＳＰ)の第４画素電極（Ｅｐ４）にも同様に右目用３Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第４画素電圧（Ｖｐ４）で充電される。
【００７４】
Ｔ２期間で、不完全オンレベルのオン状態を有する第２放電制御スイッチ（ＤＳＴ２）の等価抵抗に比べて、完全オンレベルのオン状態を有する第４スイッチ（ＳＴ２）の等価抵抗が大幅に小さい。その結果、第４画素電極（Ｅｐ４）に流入する充電電流は、第４画素電極（Ｅｐ４）から放出される放電電流に比べて大幅に多くなる。したがって、Ｔ２期間の間不完全オンレベルのオン状態を有する第２放電制御スイッチ（ＤＳＴ２）は第４画素電圧（Ｖｐ４）の充電特性にほとんど影響を与えないで、これによって第４画素電圧（Ｖｐ４）は第３画素電圧（Ｖｐ３）に類似のレベルで充電される。
【００７５】
Ｔ３期間中、ゲートロー電圧（ＶＧＬ）レベルに入力される第２スキャンパルス（ＳＰ２）に応答して第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同時にターンオフになる。
【００７６】
Ｔ３期間で、下部メイン表示部（ＬＭＰ)の第３画素電極（Ｅｐ３）に充電されていた第３画素電圧（Ｖｐ３）は一定レベルで維持されるのに対して、下部補助表示部（ＬＳＰ)の第４画素電極（Ｅｐ４）に充電されていた第４画素電圧（Ｖｐ４）は第２放電制御スイッチ（ＤＳＴ２）を介した放電電流によって共通電圧（Ｖｃｏｍ）レベルまで徐々に放電する。
【００７７】
一方、Ｔ１期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値はＴ２期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値と比べて同一であるかまたは異なる値とすることができる。この実施の形態では同じ場合を説明する。
【００７８】
Ｔ１乃至Ｔ３期間で第１乃至第４共通電極（Ｅｃ１〜Ｅｃ４）には共通電圧（Ｖｃｏｍ）が印加されている。第１画素電圧（Ｖｐ１）と共通電圧（Ｖｃｏｍ）の間電圧差と、第３画素電圧（Ｖｐ３）と共通電圧（Ｖｃｏｍ）の間の電圧差は実質的に同一である。Ｔ３期間内で所定の時間が経過すると、第１画素電圧（Ｖｐ１）と共通電圧（Ｖｃｏｍ）の間の電圧差と異なり、第２画素電圧（Ｖｐ２）と共通電圧（Ｖｃｏｍ）の間の電圧差は実質的に“０”になる。そして、第３画素電圧（Ｖｐ３）と共通電圧（Ｖｃｏｍ）の間の電圧の差と異なり、第４画素電圧（Ｖｐ４）と共通電圧（Ｖｃｏｍ）の間の電圧差は実質的に“０”になる。その結果、図１０のような電位差（Ｖ）−透過率（Ｔ）特性によって、メイン表示部（ＵＭＰ、ＬＭＰ）は図１２のように特定階調の３Ｄ映像を表示するようになり、補助表示部（ＵＳＰ、ＬＳＰ）は図１２のようにブラック階調の映像を表示するようになる。補助表示部[ＵＳＰ、ＬＳＰ]はアクティブブラックストライプで機能する。
【００７９】
補助表示部(ＵＳＰ、ＬＳＰ)に表示されるブラックイメージは図１３のように垂直で隣合う３Ｄイメージ(すなわち、左目イメージ(Ｌ)と右目イメージ(Ｒ)) の間の表示間隔(Ｄ)を広げる役割を持つ。これによって、別途のブラックストライプパターンがなくてもクロストークが発生しない３Ｄ上下視野角が前記ブラックイメージを通じて広く確保されることができる。
【００８０】
図１４乃至図１７は各ピクセル内で上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)にデータ電圧（Ｖｄａｔａ）の階調値を互いに異ならせて印加する場合を示す。
【００８１】
図１４乃至図１７では一つのデータラインに共通接続され垂直で隣合うように配置された２個のピクセル(ＰＩＸ１、ＰＩＸ２)の充放電波形と表示状態を示している。ピクセル(ＰＩＸ１、ＰＩＸ２)それぞれの接続構成は前述したものと実質的に同一である。
【００８２】
第１ピクセル(ＰＩＸ１)には第１スキャンパルス（ＳＰ１）が印加される第１ゲートラインと、第２スキャンパルス(ＳＰ２)が印加される第２ゲートラインが割り当てされる。そして、第２ピクセル(ＰＩＸ２)には第３スキャンパルス(ＳＰ３)が印加される第３ゲートラインと、第４スキャンパルス(ＳＰ４)が印加される第４ゲートラインが割り当てされる。
【００８３】
図１４及び図１５を参照すると、２Ｄモードで、第１ピクセル（ＰＩＸ１)の上部表示部（ＵＤＩＳ)は第１スキャンパルス（ＳＰ１）に応答して第１階調値（Ｄ１）に対応する２Ｄイメージを表示し、第１ピクセル（ＰＩＸ１)の下部表示部（ＬＤＩＳ)は第２スキャンパルス（ＳＰ２）に応答して第２階調値（Ｄ２）に対応する２Ｄイメージを表示する。そして、第２ピクセル（ＰＩＸ２）の上部表示部（ＵＤＩＳ)は第３スキャンパルス(ＳＰ３)に応答して第３階調値（Ｄ３）に対応する２Ｄイメージを表示し、第２ピクセル（ＰＩＸ２）の下部表示部（ＬＤＩＳ)は第４スキャンパルス(ＳＰ４)に応答して第４ 階調値（Ｄ４）に対応する２Ｄイメージを表示する。これによると、２Ｄイメージの解像度が前述の実施の形態に比べて２倍に増加される効果がある。
【００８４】
図１６及び図１７を参照すると、３Ｄモードで、第１ピクセル（ＰＩＸ１)の上部表示部（ＵＤＩＳ)は第１スキャンパルス（ＳＰ１）と第２直流制御電圧（ＬＣＶ２）に応答して第１階調値（Ｌ１）に対応する左目用３Ｄイメージとブラックイメージを表示し、第１ピクセル（ＰＩＸ１)の下部表示部（ＬＤＩＳ)は第２スキャンパルス（ＳＰ２）と第２直流制御電圧（ＬＣＶ２）に応答してブラックイメージと第２階調値（Ｒ２）に対応する右目用３Ｄイメージを表示する。そして、第２ピクセル（ＰＩＸ２）の上部表示部（ＵＤＩＳ)は第３スキャンパルス(ＳＰ３)と第２直流制御電圧（ＬＣＶ２）に応答して第３階調値（Ｒ３）に対応する右目用３Ｄイメージとブラックイメージを表示し、第２ピクセル（ＰＩＸ２）の下部表示部（ＬＤＩＳ)は第４スキャンパルス(ＳＰ４)と第２直流制御電圧（ＬＣＶ２）に応答してブラックイメージと第４階調値（Ｌ４）に対応する左目用３Ｄイメージを表示する。これによると、３Ｄイメージの解像度が前述の実施の形態に比べて２倍に増加される効果がある。
【００８５】
以上説明した内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【技術分野】
【０００１】
本発明は２次元平面映像(以下、「２Ｄ映像」という)と３次元立体映像(以下、「３Ｄ映像」という)を選択的に実現することができる映像表示装置に関する。
【背景技術】
【０００２】
最近多様なコンテンツ開発及び回路技術の進歩によって映像表示装置は２Ｄ映像と３Ｄ映像を選択的に実現することができる。映像表示装置は両眼視差方式（ｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）または複合視差知覚方式（ａｕｔｏｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）を利用して３Ｄ映像が実現される。
【０００３】
両眼視差方式は、立体効果が大きい左右目の視差映像を利用し、眼鏡方式と無眼鏡方式があり、二つの方式とも実用化されている。無眼鏡方式は、一般的に、左右視差映像の光軸を分離するためのパララックスバリヤなどの光学板を表示画面の前または後に設置する方式である。眼鏡方式は、表示パネルに偏光方向が互いに異なる左右視差映像を表示し、偏光メガネまたは液晶シャッタメガネを用いて立体映像を実現する。
【０００４】
液晶シャッタメガネ方式は表示素子に左目イメージと右目イメージをフレーム単位で交互に表示しこの表示タイミングに同期して液晶シャッタメガネの左右の目シャッタを開閉することで３Ｄ映像を実現する。液晶シャッタメガネは左目イメージが表示される奇数フレーム期間の間その左目シャッタのみを開放し、右目イメージが表示される偶数フレーム期間の間その右目シャッタのみを開放することで時分割方式で両眼視差を作り出す。このような液晶シャッタメガネ方式は液晶シャッタメガネのデータオンタイムが短くて３Ｄ映像の輝度が低く、表示素子と液晶シャッタメガネの同期、及びオン/オフ転換応答特性によって３Ｄクロストークの発生が顕著である。
【０００５】
偏光メガネ方式は図１のように表示パネル１上に接触配置されたパターンドリターダ（Ｐａｔｔｅｒｎｅｄ Ｒｅｔａｒｄｅｒ）２を含む。偏光メガネ方式は表示パネル１に左目映像データ(Ｌ)と右目映像データ(Ｒ)を水平ライン単位で交互に表示しパターンドリターダ２を介して偏光メガネ３に入射される偏光特性を切り替える。これを通じて、偏光メガネ方式は左目イメージと右目イメージを空間的に分割し３Ｄ映像を実現することができる。
このような偏光メガネ方式では左目イメージと右目イメージがライン単位で隣合って表示されるため、クロストークが発生しない上下視野角が比較的狭い。クロストークは上下視野角位置で左目及び右目イメージが重畳的に見える時に発生する。これに対して、図２のようパターンドリターダ２にブラックストライプ(ＢＳ)を形成して３Ｄ映像の上下視野角を広げる対策が、例えば特許文献１に提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１８５９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の構成においては、視野角の改善のために用いられるブラックストライプ(ＢＳ)が２Ｄ映像の輝度を大きく低下させてしまうという副作用がある。
【０００８】
したがって、本発明の目的は、２Ｄ映像の輝度を低下させないで３Ｄ映像の上下視野角を広げるようにした偏光メガネ方式の映像表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を果たすために、本発明の映像表示装置は複数のピクセル（画素）を含み２Ｄモードと３Ｄモードで動作する表示パネルと前記表示パネルからの光を第１偏光と第２偏光の光で分割するパターンドリターダと、オフレベルで第１直流制御電圧を発生し前記オフレベルより高く完全オンレベルより低い不完全オンレベルで第２直流制御電圧を発生し、駆動モードによって前記第１直流制御電圧と第２直流制御電圧を選択的に出力する制御電圧発生部を備え、前記ピクセルそれぞれはミラータイプで垂直配置された上部表示部と下部表示部を備え、前記上部表示部は互いに隣合う上部メイン表示部と上部補助表示部を含み、前記下部表示部は互いに隣合う下部メイン表示部と下部補助表示部を含み、前記下部メイン表示部は垂直方向に従って前記上部メイン表示部の下に配置され、前記上部メイン表示部と前記下部メイン表示部の間には前記上部補助表示部と前記下部補助表示部が隣合って配置される。
【発明の効果】
【００１０】
上述したように、本発明に係る映像表示装置はミラータイプで垂直配置された上部表示部と下部表示部でピクセルそれぞれを構成することと共に上部表示部と下部表示部をそれぞれメイン及び補助表示部で構成する。そして、各ピクセル内でメイン表示部の間に配置された補助表示部にそれぞれ放電制御スイッチを備え、この放電制御スイッチの放電動作を不完全オンレベルの直流制御電圧を通じ制御し３Ｄモードで補助表示部をブラックストライプで機能させる。そして、２Ｄモードでオフレベルの直流制御電圧を通じ放電制御スイッチの放電動作を遮断する。これによって、本発明は２Ｄ映像の輝度を低下させずに３Ｄ映像の上下視野角を広く確保することができる。
【００１１】
さらに、本発明に係る映像表示装置は上部表示部と下部表示部に印加されるデータ電圧の階調値を同じにさせるかまたは互いに異なるようにして２Ｄ及び３Ｄイメージの解像度を容易に調節することができる利点がある。
【図面の簡単な説明】
【００１２】
【図１】従来偏光メガネ方式を示す図である。
【図２】偏光メガネ方式で視野角の改善のために使われるブラックストライプによって２Ｄ映像の輝度が低下されることを説明するための図である。
【図３】本発明の実施の形態に係る偏光メガネ方式の映像表示装置を示す図である。
【図４】本発明の実施の形態に係る偏光メガネ方式の映像表示装置を示す図である。
【図５Ａ】図４に示された赤色、緑及び青色ピクセルの内でいずれか一つを示す図である。
【図５Ｂ】ピクセルアレイとパターンドリターダのアライン状態を示す図である。
【図６】図４に示された制御電圧発生部の詳細構成を示す図である。
【図７】第１及び第２制御電圧の電圧レベルを示す図である。
【図８】図５に示されたピクセルの接続構成を詳しく示す図である。
【図９】各駆動モードでピクセルの充電及び放電動作と係わった信号波形図である。
【図１０】画素電極-共通電極の間電位差と、透過率の相関関係を示す図である。
【図１１】２Ｄモードでピクセルの表示状態を示す図である。
【図１２】３Ｄモードでピクセルの表示状態を示す図である。
【図１３】３Ｄモードで補助表示部がブラックストライプ機能を遂行することを示す図である。
【図１４】２Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【図１５】２Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【図１６】３Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【図１７】３Ｄモードで各ピクセルの上部表示部と下部表示部にデータ電圧の階調値を互いに異なるように印加する場合に対する充放電信号波形と表示状態を示す図である。
【発明を実施するための形態】
【００１３】
以下、図３乃至図１７を参照して本発明の望ましい実施の形態に対して詳しく説明する。
【００１４】
図３及び図４は本発明の実施の形態に係る偏光メガネ方式の映像表示装置を示す。
【００１５】
図３及び図４を参照すると、この映像表示装置は表示素子１０、パターンドリターダ２０、制御部３０、パネル駆動部４０及び偏光メガネ５０を備える。
【００１６】
表示素子１０は液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ＬＣＤ）、電界放出表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ、ＦＥＤ）、プラズマディスプレーパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ、ＰＤＰ）、及び無機電界発光素子と有機発光ダイオード素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）を含む電界発光素子（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｅｖｉｃｅ、ＥＬ）、電気泳動表示素子（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ、ＥＰＤ） などの平板表示素子で実現されることができる。以下で、表示素子１０を液晶表示素子を中心に説明する。
【００１７】
表示素子１０は表示パネル１１と、上部偏光フィルム１１ａと、下部偏光フィルム１１ｂを含む。
【００１８】
表示パネル１１は二枚のガラス基板とこれらの間に形成された液晶層を含む。表示パネル１１の下部ガラス基板には複数のデータライン(ＤＬ)、このデータライン(ＤＬ)とそれぞれ交差される複数のゲートライン（ＧＬ)が配置される。このような、信号ライン（ＤＬ、ＧＬ)の交差構造によって表示パネル１１には複数の単位ピクセル（ＵＮＩＴ ＰＩＸ）を含むピクセルアレイが形成される。単位ピクセル(ＵＮＩＴ ＰＩＸ)はそれぞれ赤色（Ｒ）、緑色(Ｇ)及び青色(Ｂ)実現のための３個のピクセル（ＰＩＸ）を備える。図５Ａのようにピクセル（ＰＩＸ）はミラータイプに配置された上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)を備える。上部及び下部表示部(ＵＤＩＳ、ＬＤＩＳ) それぞれはメイン表示部と補助表示部からなる。表示パネル１１の下部ガラス基板には共通電圧(Ｖｃｏｍ)が供給される共通ラインと、直流制御電圧(ＬＣＶ１、ＬＣＶ２)が供給される放電制御ラインがさらに形成される。表示パネル１１の上部ガラス基板上にはブラックマットリックス、カラーフィルタが形成される。
【００１９】
表示パネル１１の上部ガラス基板と下部ガラス基板それぞれには上部及び下部偏光フィルム（１１ａ、１１ｂ）が接触配置され、液晶のプレチルト角を設定するための配向膜が形成される。共通電圧(Ｖｃｏｍ)が供給される共通電極はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードとＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成されることができ、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極とともに下部ガラス基板上に形成されることができる。ガラス基板の間には液晶セルのセルギャップを維持するためのカラムスペーサが形成されることができる。
【００２０】
このような本発明の表示素子１０は透過型表示素子、半透過型表示素子、反射型表示素子などどんな形態でも実現されることができる。透過型表示素子と半透過型表示素子ではバックライトユニット１２が必要である。バックライトユニット１２は直下型バックライトユニットまたは、エッジ型バックライトユニットで実現できる。
【００２１】
パターンドリターダ２０は表示パネル１１の上部偏光フィルム１１ａに接触配置される。パターンドリターダ２０の奇数ラインには第１リターダ（ＲＴ１)が形成され、パターンドリターダ２０の偶数ラインには第２リターダ（ＲＴ２)が形成される。第１リターダ（ＲＴ１)の光吸収軸と第２リターダ（ＲＴ２)の光吸収軸は互いに異なる。第１リターダ（ＲＴ１)は上部偏光フィルム１１ａを通過して入射される線偏光の位相を１／４波長だけ遅延させ第１偏光(例えば、左円編光)に通過させる。第２リターダ（ＲＴ２)は上部偏光フィルム１１ａを通過して入射される線偏光の位相を３／４波長だけ遅延させ第２偏光(例えば、右円編光)に通過させる。
【００２２】
制御部３０はモード選択信号(ＳＥＬ)によって２Ｄモードまたは３Ｄモードでパネル駆動部４０の動作を制御する。制御部３０はタッチスクリーン 、オンスクリーンディスプレイ（ＯＳＤ）、キーボード、マウス、リモートコントローラのようなユーザーインターフェイスを通じてモード選択信号(ＳＥＬ)の入力を受け、それによって２Ｄモード動作と３Ｄモード動作を切り替えることができる。一方、制御部３０は入力映像のデータにエンコードされた２Ｄ／３Ｄ識別コード例えば、デジタル放送規格のＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）またはＥＳＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｓｅｒｖｉｃｅ Ｇｕｉｄｅ）にコーディングされることができる２Ｄ／３Ｄ識別コードを検出し２Ｄモードと３Ｄモードを区分することもできる。
【００２３】
制御部３０は３Ｄモード下からビデオソースから入力される３Ｄ映像データを左目映像のＲＧＢデータと右目映像のＲＧＢデータで分離した後、左目映像のＲＧＢデータと右目映像のＲＧＢデータをパネル駆動部４０に供給する。制御部３０は２Ｄモード下からビデオソースから入力される２Ｄ映像のＲＧＢデータをパネル駆動部４０に供給する。
【００２４】
制御部３０は垂直同期信号(Ｖｓｙｎｃ)、水平同期信号(Ｈｓｙｎｃ)、データイネーブル信号（ＤＥ）、ドットクロック(ＤＣＬＫ) などのタイミング信号を利用してパネル駆動部４０の動作タイミングを制御するための制御信号を発生する。
【００２５】
データドライバー４０Ａの動作タイミングを制御するためのデータ制御信号は１水平ライン分のデータが表示される１水平期間の中でデータの開始点を指示するソーススタートパルス（ＳＳＰ）、ライジングまたはフォーリングエッジに基準してデータのラッチ動作を制御するソースサンプリング クロック（ＳＳＣ）、データドライバー４０Ａの出力を制御するソース出力イネーブル信号(ＳＯＥ)、及び表示パネル１１の液晶セルに供給されるデータ電圧の極性を制御する極性制御信号(ＰＯＬ)などを含む。
【００２６】
ゲートドライバ４０Ｂの動作タイミングを制御するためのゲート制御信号は一画面が表示される１垂直期間の中でスキャンが始まる開始水平ラインを指示するゲートスタートパルスＧＳＰ)、ゲートドライバ４０Ｂ内のシフトレジスタに入力されゲートスタートパルス(ＧＳＰ)を順次にシフトさせるためのゲートシフトクロック信号（ＧＳＣ）、及びゲートドライバ４０Ｂの出力を制御するゲート出力イネーブル信号（ＧＯＥ）などを含む。
【００２７】
制御部３０は入力フレーム周波数に同期されるタイミング信号(Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＤＣＬＫ)を遞倍してＮ×ｆ(Ｎは２以上の正の整数、ｆは入力フレーム周波数)Ｈｚのフレーム周波数でパネル駆動部４０の動作を制御することができる。入力フレーム周波数はＮＴＳＣ方式では６０Ｈｚであり、ＰＡＬ方式では５０Ｈｚである。
【００２８】
パネル駆動部４０は表示パネル１１のデータライン(ＤＬ)を駆動させるためのデータドライバー４０Ａと、表示パネル１１のゲートライン（ＧＬ)を駆動させるためのゲートドライバ４０Ｂと、表示パネル１１の放電制御ラインを駆動させるための制御電圧発生部４０Ｃを含む。
【００２９】
データドライバー４０ＡのソースドライブＩＣそれぞれはシフトレジスタ、ラッチ、デジタル-アナログ変換器（ＤＡＣ)、出力バッファなどを含む。データドライバー４０Ａはデータ制御信号(ＳＳＰ、ＳＳＣ、ＳＯＥ)によって２Ｄまたは３Ｄ映像のＲＧＢデータをラッチする。データドライバー４０Ａは極性制御信号(ＰＯＬ)に応答して２Ｄまたは３Ｄ映像のＲＧＢデータをアナログ正極性ガンマ補償電圧と負極性ガンマ補償電圧に変換してデータ電圧の極性を反転させる。データドライバー４０Ａはゲートドライバ４０Ｂから出力されるスキャンパルス(または、ゲートパルス)に同期されるようにデータ電圧をデータライン(ＤＬ)に出力する。データドライバー４０ＡのソースドライブＩＣはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工程によって表示パネル１１の下部ガラス基板に接合されることができる。
【００３０】
ゲートドライバ４０Ｂはゲート制御信号(ＧＳＰ、ＧＳＣ、ＧＯＥ)によってゲートハイ電圧とゲートロー電圧の間でスイングされるスキャンパルスを発生する。そして、ゲート制御信号(ＧＳＰ、ＧＳＣ、ＧＯＥ)によってスキャンパルスをゲートライン（ＧＬ)にライン順次方式で供給する。ゲートドライバ４０Ｂはゲートシフトレジスタアレイなどを含む。ゲートドライバ４０Ｂのゲートシフトレジスタアレイは表示パネル１１でピクセルアレイが形成された表示領域外の非表示領域にＧＩＰ（ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で形成されることができる。ＧＩＰ方式によって、ゲートシフトレジスタはピクセルアレイのＴＦＴ工程でピクセルアレイとともに形成されることができる。
【００３１】
制御電圧発生部４０Ｃは第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を発生し、モード選択信号(ＳＥＬ)によって第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を選択的に放電制御ラインに供給する。第１直流制御電圧（ＬＣＶ１)はオフレベルで発生され、第２直流制御電圧（ＬＣＶ２）はオフレベルより高く完全オンレベル（ｆｕｌｌ ｏｎ ｌｅｖｅｌ）より低い不完全オンレベル（ｓｌｉｇｈｔ ｏｎ ｌｅｖｅｌ）で生成されるが共通電圧(Ｖｃｏｍ)より高く生成される。 第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）は図８に示された放電制御スイッチ(ＤＳＴ１、ＤＳＴ２)のゲート電極に印加されて放電制御スイッチ(ＤＳＴ１、ＤＳＴ２)の電流パス動作をスイッチングする。
【００３２】
偏光メガネ５０は左目偏光フィルタを有する左目(５０Ｌ)と右目偏光フィルタを有する右目(５０Ｒ)を備える。左目偏光フィルタはパターンドリターダ２０の第１リターダ（ＲＴ１)と同一である光吸収軸を有し、右目偏光フィルタはパターンドリターダ２０の第２リターダ（ＲＴ２)と同一である光吸収軸を有する。たとえば、偏光メガネ５０の左目偏光フィルタは左円編光フィルタで選択されることができ、偏光メガネ５０の右目偏光フィルタは右円編光フィルタで選択されることができる。使用者は偏光メガネ５０を介して表示素子１０に空間分割方式に表示された３Ｄ映像データを鑑賞することができる。
【００３３】
図５Ａは図４に示された赤色、緑色及び青色ピクセル（ＰＩＸ）のいずれか一つを示す。そして、図５Ｂはピクセルアレイとパターンドリターダのアライン状態を示す。
【００３４】
図５Ａを参照すると、ピクセル（ＰＩＸ）は２個のゲートライン(ＧＬ１、ＧＬ２)と１個のデータライン(ＤＬ１)の交差領域にミラータイプに配置された上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)を備える。下部表示部（ＬＤＩＳ)は上部表示部（ＵＤＩＳ)の下に配置される。
【００３５】
上部表示部(ＵＤＩＳ)は第１ゲートライン(ＧＬ１)と放電制御ライン(ＣＯＮＬ)を間に挟んで両方に配置された上部メイン表示部(ＵＭＰ)と上部補助表示部（ＵＳＰ）を含む。上部メイン表示部(ＵＭＰ)と上部補助表示部（ＵＳＰ）は第１ゲートライン(ＧＬ１)にゲートハイ電圧が印加される時データライン(ＤＬ１)に電気的に接続される。上部補助表示部（ＵＳＰ）は放電制御ライン(ＣＯＮＬ)に第２直流制御電圧（ＬＣＶ２）が印加される時共通ライン(ＣＬ)に電気的に接続される。
【００３６】
下部表示部（ＬＤＩＳ)は第２ゲートライン(ＧＬ２)と放電制御ライン(ＣＯＮＬ)を間に挟んで両方に配置された下部メイン表示部(ＬＭＰ)と下部補助表示部（ＬＳＰ)を含む。下部メイン表示部（ＬＭＰ)と下部補助表示部(ＬＳＰ)は第２ゲートライン(ＧＬ２)にゲートハイ電圧が印加される時データライン(ＤＬ１)に電気的に接続される。下部補助表示部（ＬＳＰ)は放電制御ライン(ＣＯＮＬ)に第２直流制御電圧（ＬＣＶ２）が印加される時共通ライン(ＣＬ)に電気的に接続される。
【００３７】
上部補助表示部（ＵＳＰ）及び下部補助表示部(ＬＳＰ)は２Ｄモードでそれぞれ上部メイン表示部(ＵＭＰ)及び下部メイン表示部(ＬＭＰ)と同一の２Ｄ映像を表示する一方、３Ｄモードで３Ｄ映像を表示するメイン表示部(ＵＭＰ、ＬＭＰ)とは異なりブラック映像を表示することで、２Ｄ映像の輝度を低下させずに３Ｄ映像の上下視野角を広げる役割を持つ。このために、上部補助表示部（ＵＳＰ）及び下部補助表示部(ＬＳＰ)はメイン表示部(ＵＭＰ、ＬＭＰ)の間に配置される。言い換えると、データライン(ＤＬ１)の延長方向に従って上から下に向かって上部メイン表示部（ＵＭＰ)、上部補助表示部（ＵＳＰ）、下部補助表示部(ＬＳＰ) 及び下部メイン表示部(ＬＭＰ)が順次に配置される。
【００３８】
パターンドリターダ２０で第１リターダ(ＲＴ１)と第２リターダ(ＲＴ２)の境界部分(ＢＰ)は補助表示部(ＵＳＰ、ＬＳＰ)の間、すなわち、上部表示部(ＵＤＩＳ)と下部表示部（ＬＤＩＳ)の間と対向される。その結果、図５Ｂのように第１リターダ（ＲＴ１)は偶数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃２)に配置された下部メイン表示部(ＬＭＰ)及び奇数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃１、ＰＸＬ ＬＩＮＥ＃３)に配置された上部メイン表示部(ＵＭＰ)と重畳されるようになる。そして、第２リターダ（ＲＴ２)は奇数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃１、ＰＸＬ ＬＩＮＥ＃３)に配置された下部メイン表示部(ＬＭＰ)及び偶数番目のピクセルライン(ＰＸＬ ＬＩＮＥ＃２)に配置された上部メイン表示部(ＵＭＰ)と重畳されるようになる。
【００３９】
図６は図４に示された制御電圧発生部４０Ｃの詳細構成を示す。図７は第１及び第２制御電圧の電圧レベルを示す。
【００４０】
図６を参照すると、制御電圧発生部４０ＣはＤＣ−ＤＣ発生器４０２とマルチプレクサ４０４を含む。
【００４１】
ＤＣ−ＤＣ発生器４０２は入力直流電源を用いて第１直流制御電圧(ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を発生する。
【００４２】
第１直流制御電圧(ＬＣＶ１)は図７のようにスキャンパルス(ＳＰ)のゲートロー電圧(ＶＧＬ)と同一レベルに生成されることができる。スイッチをオフさせることができるスキャンパルス(ＳＰ)のゲートロー電圧(ＶＧＬ)が−５Ｖに選択される場合、第１直流制御電圧(ＬＣＶ１)は−５Ｖまたはその以下に生成されることができる。
【００４３】
第２直流制御電圧（ＬＣＶ２）は図７のように共通電圧（Ｖｃｏｍ）より高くスキャンパルス（ＳＰ）のゲートハイ電圧（ＶＧＨ）より低いレベルで生成される。第２直流制御電圧（ＬＣＶ２）は図８に示された放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）のオン状態を不完全オンレベルで維持させることができるようにゲートハイ電圧（ＶＧＨ）と共通電圧（Ｖｃｏｍ）の間で適切な値で選択されることができる。共通電圧（Ｖｃｏｍ）が７．５Ｖで選択されスイッチを完全にオンさせることができるスキャンパルス（ＳＰ）のゲートハイ電圧（ＶＧＨ）が２８Ｖで選択される場合、第２直流制御電圧（ＬＣＶ２）は１０Ｖで生成されることができる。
【００４４】
マルチプレクサ４０４はモード選択信号（ＳＥＬ）によって第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）を選択的に放電制御ライン（ＣＯＮＬ）に出力する。マルチプレクサ４０４は、２Ｄモードでは第１直流制御電圧（ＬＣＶ１)を出力し、３Ｄモードでは第２直流制御電圧（ＬＣＶ２）を出力する。
【００４５】
第１及び第２制御電圧（ＬＣＶ１、ＬＣＶ２）は放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）の動作を制御する。 不完全オンレベルの第２制御電圧（ＬＣＶ２）はキックバック電圧による副作用を減らす。キックバック電圧は、スイッチがターンオン状態でターンオフ状態に転換される時点で液晶キャパシターの画素電圧が充電（または放電) レベルで維持されることができずにΔＶＰだけシフトされる際の電圧シフト量（ΔＶＰ）を表す。キックバック電圧の発生する理由はスイッチのゲート電極に印加される制御電圧がパルス形態を帯びるからである。本願発明のように不完全オンレベルの第２制御電圧（ＬＣＶ２）で放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）の動作を制御すると、キックバック電圧の発生が抑制され３Ｄモードで補助表示部（ＵＳＰ、ＬＳＰ）のフルブラック実現が容易になる。
【００４６】
図８は図５に示されたピクセル（ＰＩＸ）の接続構成を詳しく示す。図９は各駆動モードでピクセル（ＰＩＸ）の充電及び放電動作説明のための信号波形図である。図１０は画素電極-共通電極の間電位差（Ｖ）と、透過率（Ｔ)の相関関係を示すグラフである。そして、図１１乃至図１３は各駆動モードでの作用効果を示す。
【００４７】
図８を参照すると、ピクセル（ＰＩＸ）はミラータイプで垂直配置された上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)を備える。
【００４８】
上部表示部（ＵＤＩＳ)は第１スキャンパルス（ＳＰ１）が印加される第１ゲートライン（ＧＬ１）と、第１及び第２制御電圧（ＬＣＶ１、ＬＣＶ２）が選択的に印加される放電制御ライン（ＣＯＮＬ）を間に挟んで両側に配置された上部メイン表示部（ＵＭＰ)と上部補助表示部（ＵＳＰ）を含む。
【００４９】
上部メイン表示部（ＵＭＰ)は第１画素電極（Ｅｐ１）、この第１画素電極（Ｅｐ１）と対向して第１液晶キャパシター（Ｃｌｃ１）を構成する第１共通電極（Ｅｃ１）、及び第１ストレージキャパシター（Ｃｓｔ１）を備える。第１画素電極（Ｅｐ１）は第１スイッチ（ＳＴ１）を介してデータライン（ＤＬ１）に接続される。第１スイッチ（ＳＴ１）は第１スキャンパルス（ＳＰ１）に応答してターンオンされることでデータライン（ＤＬ１）上のデータ電圧（Ｖｄａｔａ）を第１画素電極（Ｅｐ１）に印加する。第１スイッチ（ＳＴ１）のゲート電極は第１ゲートライン（ＧＬ１）に接続され、ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第１画素電極（Ｅｐ１）に接続される。第１共通電極（Ｅｃ１）は共通電圧（Ｖｃｏｍ）に充電された共通ライン（ＣＬ）に接続される。第１ストレージキャパシター（Ｃｓｔ１）は絶縁層を間に挟んで第１画素電極（Ｅｐ１）と共通ライン（ＣＬ）の重畳に形成される。
【００５０】
上部補助表示部（ＵＳＰ）は第２画素電極（Ｅｐ２）、この第２画素電極（Ｅｐ２）と対向し第２液晶キャパシター（Ｃｌｃ２）を構成する第２共通電極（Ｅｃ２）、及び第２ストレージキャパシター（Ｃｓｔ２）を備える。第２画素電極（Ｅｐ２）は第２スイッチ（ＳＴ２）を介してデータライン（ＤＬ１）に接続される。第２スイッチ（ＳＴ２）は第１スキャンパルス（ＳＰ１）に応答してターンオンされることでデータライン（ＤＬ１）上のデータ電圧（Ｖｄａｔａ）を第２画素電極（Ｅｐ２）に印加する。第２スイッチ（ＳＴ２）のゲート電極は第１ゲートライン（ＧＬ１）に接続され、ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第２画素電極（Ｅｐ２）に接続される。第２共通電極（Ｅｃ２）は共通電圧（Ｖｃｏｍ）で充電された共通ライン（ＣＬ）に接続される。第２ストレージキャパシター（Ｃｓｔ２）は絶縁層を間に挟んで第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の重畳で形成される。
【００５１】
第２画素電極（Ｅｐ２）は第１放電制御スイッチ（ＤＳＴ１）を介して共通ライン（ＣＬ）に接続される。第１放電制御スイッチ（ＤＳＴ１）は第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）に選択的に応答して第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の間の電流パスをスイッチングする。第１放電制御スイッチ（ＤＳＴ１）のゲート電極は放電制御ライン（ＣＯＮＬ）に接続され、ソース電極は第２画素電極（Ｅｐ２）に接続され、ドレーン電極は共通ライン（ＣＬ）に接続される。第１直流制御電圧（ＬＣＶ１)が印加される時、第１放電制御スイッチ（ＤＳＴ１）はそのソース-ドレーンの間チャンネルを完全に遮断して第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の間の電流パスを遮断する。第２直流制御電圧（ＬＣＶ２）が印加される時、第１放電制御スイッチ（ＤＳＴ１）はそのソース-ドレーン間のチャンネルを部分開放して第２画素電極（Ｅｐ２）と共通ライン（ＣＬ）の間の電流パスを部分的に導通させる。
【００５２】
下部表示部（ＬＤＩＳ)は第２スキャンパルス（ＳＰ２）が印加される第２ゲートライン（ＧＬ２）と、第１及び第２制御電圧（ＬＣＶ１、ＬＣＶ２）が選択的に印加される放電制御ライン（ＣＯＮＬ）を間に挟んで両側に配置された下部メイン表示部（ＬＭＰ)と下部補助表示部（ＬＳＰ)を含む。
【００５３】
下部メイン表示部（ＬＭＰ)は第３画素電極（Ｅｐ３）、この第３画素電極（Ｅｐ３）と対向して第３液晶キャパシター（Ｃｌｃ３）を構成する第３共通電極（Ｅｃ３）、及び第３ストレージ キャパシター（Ｃｓｔ３）を備える。第３画素電極（Ｅｐ３）は第３スイッチ（ＳＴ３）を介してデータライン（ＤＬ１）に接続される。第３スイッチ（ＳＴ３）は第２スキャンパルス（ＳＰ２）に応答してターンオンされることでデータライン（ＤＬ１）上のデータ電圧（Ｖｄａｔａ）を第３画素電極(Ｅｐ３)に印加する。第３スイッチ（ＳＴ３）のゲート電極は第２ゲートライン（ＧＬ２）に接続されて、 ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第３画素電極（Ｅｐ３）に接続される。第３共通電極（Ｅｃ３）は共通電圧（Ｖｃｏｍ）で充電された共通ライン（ＣＬ）に接続される。第３ストレージキャパシター（Ｃｓｔ３）は絶縁層を間に挟んで第３画素電極（Ｅｐ３）と共通ライン（ＣＬ）の重畳に形成される。
【００５４】
下部補助表示部（ＬＳＰ)は第４画素電極（Ｅｐ４）、この第４画素電極（Ｅｐ４）と対向して第４液晶キャパシター（Ｃｌｃ４）を構成する第４共通電極（Ｅｃ４）、及び第４ストレージ キャパシター（Ｃｓｔ４）を備える。第４画素電極（Ｅｐ４）は第４スイッチ（ＳＴ４）を介してデータライン（ＤＬ１）に接続される。第４スイッチ（ＳＴ４）は第２スキャンパルス（ＳＰ２）に応答してターンオンされることでデータライン（ＤＬ１)上のデータ電圧（Ｖｄａｔａ）を第４画素電極（Ｅｐ４）に印加する。第４スイッチ（ＳＴ４）のゲート電極は第２ゲートライン（ＧＬ２）に接続され、ソース電極はデータライン（ＤＬ１）に接続され、ドレーン電極は第４画素電極（Ｅｐ４）に接続される。第４共通電極（Ｅｃ４）は共通電圧（Ｖｃｏｍ）で充電された共通ライン（ＣＬ）に接続される。 第４ストレージ キャパシター（Ｃｓｔ４）は絶縁層を間に挟んで第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の重畳で形成される。
【００５５】
第４画素電極（Ｅｐ４）は第２放電制御スイッチ（ＤＳＴ２）を介して共通ライン（ＣＬ）に接続される。第２放電制御スイッチ（ＤＳＴ２）は第１直流制御電圧（ＬＣＶ１)と第２直流制御電圧（ＬＣＶ２）に選択的に応答して第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の間の電流パスをスイッチングする。第２放電制御スイッチ（ＤＳＴ２）のゲート電極は放電制御ライン（ＣＯＮＬ）に接続され、ソース電極は第４画素電極（Ｅｐ４）に接続され、ドレーン電極は共通ライン（ＣＬ）に接続される。第１直流制御電圧（ＬＣＶ１)が印加される時、第２放電制御スイッチ（ＤＳＴ２）はそのソース-ドレーン間のチャンネルを完全に遮断し、第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の間の電流パスを遮断する。第２直流制御電圧（ＬＣＶ２）が印加される時、第２放電制御スイッチ（ＤＳＴ２）はそのソース-ドレーンの間チャンネルを部分開放して第４画素電極（Ｅｐ４）と共通ライン（ＣＬ）の間の電流パスを部分的に導通させる。
【００５６】
放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）は第１乃至第４スイッチ（ＳＴ１〜ＳＴ４）と同一のチャンネル容量を有するように設計される。したがって、放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）のオン状態はゲートハイ電圧（ＶＧＨ）に比べて低いレベルの第２直流制御電圧（ＬＣＶ２）が印加されるによって、完全オンレベルより低い不完全オンレベルとなるようになる。第２スイッチ（ＳＴ２）と第１放電制御スイッチ（ＤＳＴ１）が同時にオンされても、第１放電制御スイッチ（ＤＳＴ１）を介して放電する電流量は、第２スイッチ（ＳＴ２）を介して充電される電流量に比べて少ない。また、第４スイッチ（ＳＴ４）と第２放電制御スイッチ（ＤＳＴ２）が同時にオンされても、第２放電制御スイッチ（ＤＳＴ２）を介して放電する電流量は、第４スイッチ（ＳＴ４）を介して充電される電流量に比べて少ない。
【００５７】
以下、接続構成を有するピクセル（ＰＩＸ）の動作とともにその作用効果を説明する。
【００５８】
先ず、２Ｄモード下での動作を以下に説明する。
【００５９】
２Ｄモード下で放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）は第１直流制御電圧（ＬＣＶ１)に応答してＴ１乃至Ｔ３期間の間続いてターンオフ状態を維持する。
【００６０】
Ｔ１期間中、ゲートハイ電圧（ＶＧＨ）レベルに入力される第１スキャンパルス（ＳＰ１）に応答し第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同時に完全オンレベルでターンオンされる。
【００６１】
第１スイッチ（ＳＴ１）のターンオンによって上部メイン表示部（ＵＭＰ)の第１画素電極（Ｅｐ１）には２Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第１画素電圧（Ｖｐ１）に充電され、第２スイッチ（ＳＴ２）のターンオンによって上部補助表示部（ＵＳＰ）の第２画素電極（Ｅｐ２）にも同一に２Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第２画素電圧（Ｖｐ２）で充電される。第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同一に設計されるので、第２画素電圧（Ｖｐ２）は第１画素電圧（Ｖｐ１）と実質的に同一である。
【００６２】
Ｔ２期間中、ゲートハイ電圧（ＶＧＨ）レベルに入力される第２スキャンパルス（ＳＰ２）に応答し第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同時に完全オンレベルでターンオンされる。
【００６３】
第３スイッチ（ＳＴ３）のターンオンによって下部メイン表示部（ＬＭＰ)の第３画素電極（Ｅｐ３）には２Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第３画素電圧（Ｖｐ３）で充電され、第４スイッチ（ＳＴ４）のターンオンによって下部補助表示部（ＬＳＰ)の第４画素電極（Ｅｐ４）にも同一に２Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第４画素電圧（Ｖｐ４）で充電される。第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同一に設計されるので、第４画素電圧（Ｖｐ４）は第３画素電圧（Ｖｐ３）と実質的に同一である。
【００６４】
一方、Ｔ１期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値はＴ２期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値と比べて同一であるかまたは異なることがある。この実施の形態では同じ場合を説明する。Ｔ３期間の間第１乃至第４画素電圧（Ｖｐ１〜Ｖｐ４）は実質的に同一に維持される。
【００６５】
Ｔ１乃至Ｔ３期間で第１乃至第４共通電極（Ｅｃ１〜Ｅｃ４）には共通電圧（Ｖｃｏｍ）が印加されている。第１画素電圧（Ｖｐ１）と共通電圧（Ｖｃｏｍ）の間電圧差と第２画素電圧（Ｖｐ２）と共通電圧（Ｖｃｏｍ）の間電圧差、第３画素電圧（Ｖｐ３）と共通電圧（Ｖｃｏｍ）の間電圧差、及び第４画素電圧（Ｖｐ４）と共通電圧（Ｖｃｏｍ）の間電圧差は互いに同一に維持される。画素電極と共通電極の間電位差（Ｖ）と透過率（Ｔ）は図１０のように互いに比例関係を有する。その結果、メイン表示部（ＵＭＰ、ＬＭＰ）と補助表示部（ＵＳＰ、ＬＳＰ）は図１１のように同一階調（Ｄ１）の２Ｄ映像を実現するようになる。ここで、補助表示部（ＵＳＰ、ＬＳＰ）に表示される２Ｄイメージは２Ｄ映像の輝度を高める役割をする。
【００６６】
次に３Ｄモード下での動作を以下に説明する。
【００６７】
３Ｄモード下で放電制御スイッチ（ＤＳＴ１、ＤＳＴ２）は第２直流制御電圧（ＬＣＶ２）に応答しＴ１乃至Ｔ３期間の間続いて不完全オンレベルのオン状態を維持する。
【００６８】
Ｔ１期間中、ゲートハイ電圧（ＶＧＨ）レベルで入力される第１スキャンパルス（ＳＰ１）に応答し第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同時に完全オンレベルでターンオンされる。
【００６９】
第１スイッチ（ＳＴ１）のターンオンによって上部メイン表示部（ＵＭＰ)の第１画素電極（Ｅｐ１）には左目用３Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第１画素電圧（Ｖｐ１）で充電され、第２スイッチ（ＳＴ２）のターンオンによって上部補助表示部（ＵＳＰ）の第２画素電極（Ｅｐ２）にも同様に左目用３Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第２画素電圧（Ｖｐ２）で充電される。
【００７０】
Ｔ１期間で、不完全オンレベルのオン状態を有する第１放電制御スイッチ（ＤＳＴ１）の等価抵抗に比べて、完全オンレベルのオン状態を有する第２スイッチ（ＳＴ２）の等価抵抗が大幅に小さい。その結果、第２画素電極（Ｅｐ２）に流入する充電電流は、第２画素電極（Ｅｐ２）から放出される放電電流に比べて大幅に多くなる。したがって、Ｔ１期間の間不完全オンレベルのオン状態を有する第１放電制御スイッチ（ＤＳＴ１）は第２画素電圧（Ｖｐ２）の充電特性にほとんど影響を与えなく、これによって第２画素電圧（Ｖｐ２）は第１画素電圧（Ｖｐ１）に類似のレベルで充電される。
【００７１】
Ｔ２期間中、ゲートロー電圧（ＶＧＬ）レベルで入力される第１スキャンパルス（ＳＰ１）に応答して第１及び第２スイッチ（ＳＴ１、ＳＴ２）は同時にターンオフされ、ゲートハイ電圧（ＶＧＨ）レベルで入力される第２スキャンパルス（ＳＰ２）に応答して第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同時に完全オンレベルでターンオンなる。
【００７２】
Ｔ２期間で、上部メイン表示部（ＵＭＰ)の第１画素電極（Ｅｐ１）に充電されていた第１画素電圧（Ｖｐ２）は一定レベルで維持されるのに対して、上部補助表示部（ＵＳＰ）の第２画素電極（Ｅｐ２）に充電されていた第２画素電圧（Ｖｐ２）は第１放電制御スイッチ（ＤＳＴ１）を介した放電電流によって共通電圧（Ｖｃｏｍ）レベルまで徐々に放電する。
【００７３】
一方、Ｔ２期間の間第３スイッチ（ＳＴ３）のターンオンによって下部メイン表示部（ＬＭＰ)の第３画素電極（Ｅｐ３）には右目用３Ｄ映像実現のためのデータ電圧（Ｖｄａｔａ）が第３画素電圧（Ｖｐ３）で充電され、第４スイッチ（ＳＴ４）のターンオンによって下部補助表示部（ＬＳＰ)の第４画素電極（Ｅｐ４）にも同様に右目用３Ｄ映像実現のための同一のデータ電圧（Ｖｄａｔａ）が第４画素電圧（Ｖｐ４）で充電される。
【００７４】
Ｔ２期間で、不完全オンレベルのオン状態を有する第２放電制御スイッチ（ＤＳＴ２）の等価抵抗に比べて、完全オンレベルのオン状態を有する第４スイッチ（ＳＴ２）の等価抵抗が大幅に小さい。その結果、第４画素電極（Ｅｐ４）に流入する充電電流は、第４画素電極（Ｅｐ４）から放出される放電電流に比べて大幅に多くなる。したがって、Ｔ２期間の間不完全オンレベルのオン状態を有する第２放電制御スイッチ（ＤＳＴ２）は第４画素電圧（Ｖｐ４）の充電特性にほとんど影響を与えないで、これによって第４画素電圧（Ｖｐ４）は第３画素電圧（Ｖｐ３）に類似のレベルで充電される。
【００７５】
Ｔ３期間中、ゲートロー電圧（ＶＧＬ）レベルに入力される第２スキャンパルス（ＳＰ２）に応答して第３及び第４スイッチ（ＳＴ３、ＳＴ４）は同時にターンオフになる。
【００７６】
Ｔ３期間で、下部メイン表示部（ＬＭＰ)の第３画素電極（Ｅｐ３）に充電されていた第３画素電圧（Ｖｐ３）は一定レベルで維持されるのに対して、下部補助表示部（ＬＳＰ)の第４画素電極（Ｅｐ４）に充電されていた第４画素電圧（Ｖｐ４）は第２放電制御スイッチ（ＤＳＴ２）を介した放電電流によって共通電圧（Ｖｃｏｍ）レベルまで徐々に放電する。
【００７７】
一方、Ｔ１期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値はＴ２期間に供給されるデータ電圧（Ｖｄａｔａ）の階調値と比べて同一であるかまたは異なる値とすることができる。この実施の形態では同じ場合を説明する。
【００７８】
Ｔ１乃至Ｔ３期間で第１乃至第４共通電極（Ｅｃ１〜Ｅｃ４）には共通電圧（Ｖｃｏｍ）が印加されている。第１画素電圧（Ｖｐ１）と共通電圧（Ｖｃｏｍ）の間電圧差と、第３画素電圧（Ｖｐ３）と共通電圧（Ｖｃｏｍ）の間の電圧差は実質的に同一である。Ｔ３期間内で所定の時間が経過すると、第１画素電圧（Ｖｐ１）と共通電圧（Ｖｃｏｍ）の間の電圧差と異なり、第２画素電圧（Ｖｐ２）と共通電圧（Ｖｃｏｍ）の間の電圧差は実質的に“０”になる。そして、第３画素電圧（Ｖｐ３）と共通電圧（Ｖｃｏｍ）の間の電圧の差と異なり、第４画素電圧（Ｖｐ４）と共通電圧（Ｖｃｏｍ）の間の電圧差は実質的に“０”になる。その結果、図１０のような電位差（Ｖ）−透過率（Ｔ）特性によって、メイン表示部（ＵＭＰ、ＬＭＰ）は図１２のように特定階調の３Ｄ映像を表示するようになり、補助表示部（ＵＳＰ、ＬＳＰ）は図１２のようにブラック階調の映像を表示するようになる。補助表示部[ＵＳＰ、ＬＳＰ]はアクティブブラックストライプで機能する。
【００７９】
補助表示部(ＵＳＰ、ＬＳＰ)に表示されるブラックイメージは図１３のように垂直で隣合う３Ｄイメージ(すなわち、左目イメージ(Ｌ)と右目イメージ(Ｒ)) の間の表示間隔(Ｄ)を広げる役割を持つ。これによって、別途のブラックストライプパターンがなくてもクロストークが発生しない３Ｄ上下視野角が前記ブラックイメージを通じて広く確保されることができる。
【００８０】
図１４乃至図１７は各ピクセル内で上部表示部（ＵＤＩＳ)と下部表示部（ＬＤＩＳ)にデータ電圧（Ｖｄａｔａ）の階調値を互いに異ならせて印加する場合を示す。
【００８１】
図１４乃至図１７では一つのデータラインに共通接続され垂直で隣合うように配置された２個のピクセル(ＰＩＸ１、ＰＩＸ２)の充放電波形と表示状態を示している。ピクセル(ＰＩＸ１、ＰＩＸ２)それぞれの接続構成は前述したものと実質的に同一である。
【００８２】
第１ピクセル(ＰＩＸ１)には第１スキャンパルス（ＳＰ１）が印加される第１ゲートラインと、第２スキャンパルス(ＳＰ２)が印加される第２ゲートラインが割り当てされる。そして、第２ピクセル(ＰＩＸ２)には第３スキャンパルス(ＳＰ３)が印加される第３ゲートラインと、第４スキャンパルス(ＳＰ４)が印加される第４ゲートラインが割り当てされる。
【００８３】
図１４及び図１５を参照すると、２Ｄモードで、第１ピクセル（ＰＩＸ１)の上部表示部（ＵＤＩＳ)は第１スキャンパルス（ＳＰ１）に応答して第１階調値（Ｄ１）に対応する２Ｄイメージを表示し、第１ピクセル（ＰＩＸ１)の下部表示部（ＬＤＩＳ)は第２スキャンパルス（ＳＰ２）に応答して第２階調値（Ｄ２）に対応する２Ｄイメージを表示する。そして、第２ピクセル（ＰＩＸ２）の上部表示部（ＵＤＩＳ)は第３スキャンパルス(ＳＰ３)に応答して第３階調値（Ｄ３）に対応する２Ｄイメージを表示し、第２ピクセル（ＰＩＸ２）の下部表示部（ＬＤＩＳ)は第４スキャンパルス(ＳＰ４)に応答して第４ 階調値（Ｄ４）に対応する２Ｄイメージを表示する。これによると、２Ｄイメージの解像度が前述の実施の形態に比べて２倍に増加される効果がある。
【００８４】
図１６及び図１７を参照すると、３Ｄモードで、第１ピクセル（ＰＩＸ１)の上部表示部（ＵＤＩＳ)は第１スキャンパルス（ＳＰ１）と第２直流制御電圧（ＬＣＶ２）に応答して第１階調値（Ｌ１）に対応する左目用３Ｄイメージとブラックイメージを表示し、第１ピクセル（ＰＩＸ１)の下部表示部（ＬＤＩＳ)は第２スキャンパルス（ＳＰ２）と第２直流制御電圧（ＬＣＶ２）に応答してブラックイメージと第２階調値（Ｒ２）に対応する右目用３Ｄイメージを表示する。そして、第２ピクセル（ＰＩＸ２）の上部表示部（ＵＤＩＳ)は第３スキャンパルス(ＳＰ３)と第２直流制御電圧（ＬＣＶ２）に応答して第３階調値（Ｒ３）に対応する右目用３Ｄイメージとブラックイメージを表示し、第２ピクセル（ＰＩＸ２）の下部表示部（ＬＤＩＳ)は第４スキャンパルス(ＳＰ４)と第２直流制御電圧（ＬＣＶ２）に応答してブラックイメージと第４階調値（Ｌ４）に対応する左目用３Ｄイメージを表示する。これによると、３Ｄイメージの解像度が前述の実施の形態に比べて２倍に増加される効果がある。
【００８５】
以上説明した内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【特許請求の範囲】
【請求項１】
複数のピクセルを含み２Ｄモード及び３Ｄモードで動作する表示パネルと、
前記表示パネルからの光を第１偏光及び第２偏光の光で分割するパターンドリターダと、オフレベルで第１直流制御電圧を発生し前記オフレベルより高く完全オンレベルより低い不完全オンレベルで第２直流制御電圧を発生し、駆動モードによって前記第１直流制御電圧と第２直流制御電圧を選択的に出力する制御電圧発生部を備え、
前記ピクセルそれぞれはミラータイプで垂直配置された上部表示部及び下部表示部を備え、
前記上部表示部は互いに隣合う上部メイン表示部及び上部補助表示部を含み、前記下部表示部は互いに隣合う下部メイン表示部及び下部補助表示部を含み、前記下部メイン表示部は垂直方向に従って前記上部メイン表示部の下に配置され、前記上部メイン表示部と前記下部メイン表示部の間には前記上部補助表示部と前記下部補助表示部が隣合って配置されたことを特徴とする映像表示装置。
【請求項２】
前記２Ｄモードで、前記上部メイン表示部及び前記上部補助表示部は同一の２Ｄイメージを表示し、前記下部メイン表示部及び前記下部補助表示部は同一の２Ｄイメージを表示し、
前記 ３Ｄモードで、前記上部メイン表示部及び前記下部メイン表示部は３Ｄイメージを表示し、前記上部補助表示部及び前記下部補助表示部はブラックイメージを表示することを特徴とする請求項１記載の映像表示装置。
【請求項３】
前記上部表示部と前記下部表示部に印加されるデータ電圧の階調値は同一であることを特徴とする請求項１記載の映像表示装置。
【請求項４】
前記上部表示部と前記下部表示部に印加されるデータ電圧の階調値は互いに異なるものを特徴とする請求項１記載の映像表示装置。
【請求項５】
前記ピクセルそれぞれは、
第１スイッチを介してデータラインに接続された第1画素電極を有する上部メイン表示部と、
前記第１スイッチと同一のタイミングで駆動される第２スイッチを介して前記データラインに接続される第２画素電極を有すると共に前記駆動モードによって前記第２画素電極を共通電圧で充電された共通ラインに選択的に接続する第１放電制御スイッチを有する上部補助表示部と
第３スイッチを介して前記データラインに接続された第３画素電極を有する下部メイン表示部と、
前記第３スイッチと同一のタイミングで駆動される第４スイッチを介して前記データラインに接続される第４画素電極を有すると共に前記駆動モードによって前記第４画素電極を前記共通ラインに選択的に接続する第２放電制御スイッチを有する下部補助表示部を含むことを特徴とする請求項１記載の映像表示装置。
【請求項６】
前記第１及び第２放電制御スイッチは、前記２Ｄモードで前記第１直流制御電圧によってオフされ、前記３Ｄモードで前記第２直流制御電圧によって不完全オンされることを特徴とする請求項５記載の映像表示装置。
【請求項７】
前記表示パネルは、前記第１直流制御電圧と第２直流制御電圧が選択的に印加される放電制御ラインをさらに備え、
前記第１放電制御スイッチは、前記放電制御ラインに接続されるゲート電極、前記第２画素電極に接続されるソース電極、及び前記共通ラインに接続されるドレーン電極を有し、
前記第２放電制御スイッチは、前記放電制御ラインに接続されるゲート電極、前記第４画素電極に接続されるソース電極、及び前記共通ラインに接続されるドレーン電極を有することを特徴とする請求項５記載の映像表示装置。
【請求項８】
前記第１放電制御スイッチは、
前記２Ｄモードで前記第２画素電極と前記共通ラインの間の電流パスを遮断し、
前記３Ｄモードで前記第２画素電極と前記共通ラインの間の電流パスを導通させて前記第２画素電極に充電された電圧を前記共通電圧レベルまで放電させることを特徴とする請求項５記載の映像表示装置。
【請求項９】
前記第２放電制御スイッチは、
前記２Ｄモードで前記第４画素電極と前記共通ラインの間の電流パスを遮断し、
前記３Ｄモードで前記第４画素電極と前記共通ラインの間の電流パスを導通させて前記第４画素電極に充電された電圧を前記共通電圧レベルまで放電させることを特徴とする請求項５記載の映像表示装置。
【請求項１０】
前記第１スイッチと第２スイッチは第１ゲートラインに接続され、前記第１ゲートラインに印加される第１スキャンパルスによって同時にターンオン及びターンオフされ、
前記第３スイッチと第４スイッチは第２ゲートラインに接続され、前記第２ゲートラインに印加される第２スキャンパルスによって同時にターンオン及びターンオフされることを特徴とする請求項５記載の映像表示装置。
【請求項１】
複数のピクセルを含み２Ｄモード及び３Ｄモードで動作する表示パネルと、
前記表示パネルからの光を第１偏光及び第２偏光の光で分割するパターンドリターダと、オフレベルで第１直流制御電圧を発生し前記オフレベルより高く完全オンレベルより低い不完全オンレベルで第２直流制御電圧を発生し、駆動モードによって前記第１直流制御電圧と第２直流制御電圧を選択的に出力する制御電圧発生部を備え、
前記ピクセルそれぞれはミラータイプで垂直配置された上部表示部及び下部表示部を備え、
前記上部表示部は互いに隣合う上部メイン表示部及び上部補助表示部を含み、前記下部表示部は互いに隣合う下部メイン表示部及び下部補助表示部を含み、前記下部メイン表示部は垂直方向に従って前記上部メイン表示部の下に配置され、前記上部メイン表示部と前記下部メイン表示部の間には前記上部補助表示部と前記下部補助表示部が隣合って配置されたことを特徴とする映像表示装置。
【請求項２】
前記２Ｄモードで、前記上部メイン表示部及び前記上部補助表示部は同一の２Ｄイメージを表示し、前記下部メイン表示部及び前記下部補助表示部は同一の２Ｄイメージを表示し、
前記 ３Ｄモードで、前記上部メイン表示部及び前記下部メイン表示部は３Ｄイメージを表示し、前記上部補助表示部及び前記下部補助表示部はブラックイメージを表示することを特徴とする請求項１記載の映像表示装置。
【請求項３】
前記上部表示部と前記下部表示部に印加されるデータ電圧の階調値は同一であることを特徴とする請求項１記載の映像表示装置。
【請求項４】
前記上部表示部と前記下部表示部に印加されるデータ電圧の階調値は互いに異なるものを特徴とする請求項１記載の映像表示装置。
【請求項５】
前記ピクセルそれぞれは、
第１スイッチを介してデータラインに接続された第1画素電極を有する上部メイン表示部と、
前記第１スイッチと同一のタイミングで駆動される第２スイッチを介して前記データラインに接続される第２画素電極を有すると共に前記駆動モードによって前記第２画素電極を共通電圧で充電された共通ラインに選択的に接続する第１放電制御スイッチを有する上部補助表示部と
第３スイッチを介して前記データラインに接続された第３画素電極を有する下部メイン表示部と、
前記第３スイッチと同一のタイミングで駆動される第４スイッチを介して前記データラインに接続される第４画素電極を有すると共に前記駆動モードによって前記第４画素電極を前記共通ラインに選択的に接続する第２放電制御スイッチを有する下部補助表示部を含むことを特徴とする請求項１記載の映像表示装置。
【請求項６】
前記第１及び第２放電制御スイッチは、前記２Ｄモードで前記第１直流制御電圧によってオフされ、前記３Ｄモードで前記第２直流制御電圧によって不完全オンされることを特徴とする請求項５記載の映像表示装置。
【請求項７】
前記表示パネルは、前記第１直流制御電圧と第２直流制御電圧が選択的に印加される放電制御ラインをさらに備え、
前記第１放電制御スイッチは、前記放電制御ラインに接続されるゲート電極、前記第２画素電極に接続されるソース電極、及び前記共通ラインに接続されるドレーン電極を有し、
前記第２放電制御スイッチは、前記放電制御ラインに接続されるゲート電極、前記第４画素電極に接続されるソース電極、及び前記共通ラインに接続されるドレーン電極を有することを特徴とする請求項５記載の映像表示装置。
【請求項８】
前記第１放電制御スイッチは、
前記２Ｄモードで前記第２画素電極と前記共通ラインの間の電流パスを遮断し、
前記３Ｄモードで前記第２画素電極と前記共通ラインの間の電流パスを導通させて前記第２画素電極に充電された電圧を前記共通電圧レベルまで放電させることを特徴とする請求項５記載の映像表示装置。
【請求項９】
前記第２放電制御スイッチは、
前記２Ｄモードで前記第４画素電極と前記共通ラインの間の電流パスを遮断し、
前記３Ｄモードで前記第４画素電極と前記共通ラインの間の電流パスを導通させて前記第４画素電極に充電された電圧を前記共通電圧レベルまで放電させることを特徴とする請求項５記載の映像表示装置。
【請求項１０】
前記第１スイッチと第２スイッチは第１ゲートラインに接続され、前記第１ゲートラインに印加される第１スキャンパルスによって同時にターンオン及びターンオフされ、
前記第３スイッチと第４スイッチは第２ゲートラインに接続され、前記第２ゲートラインに印加される第２スキャンパルスによって同時にターンオン及びターンオフされることを特徴とする請求項５記載の映像表示装置。
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１】
【公開番号】特開２０１３−２０２５３（Ｐ２０１３−２０２５３Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１２−１５２１３８（Ｐ２０１２−１５２１３８）
【出願日】平成２４年７月６日（２０１２．７．６）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２４年７月６日（２０１２．７．６）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
[ Back to top ]