積層セラミックキャパシタ及びその製造方法
【課題】本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【解決手段】本発明は、加圧工程時に有効層の段差の発生による内部電極の長さの差と、製品の信頼性との関係を提供するものであって、内部電極及び誘電体層が交互に積層されたキャパシタを加圧及び切断した後に焼成し、本発明の実施例によると、内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、前記内部電極の最大の長さをLとし、前記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)が7%以下となる積層セラミックキャパシタ及びその製造方法が提供される。
【解決手段】本発明は、加圧工程時に有効層の段差の発生による内部電極の長さの差と、製品の信頼性との関係を提供するものであって、内部電極及び誘電体層が交互に積層されたキャパシタを加圧及び切断した後に焼成し、本発明の実施例によると、内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、前記内部電極の最大の長さをLとし、前記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)が7%以下となる積層セラミックキャパシタ及びその製造方法が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックキャパシタ及びその製造方法に関し、さらに詳しくは、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【0002】
一般的に多層セラミックキャパシタは、複数のセラミック誘電体シートと、該複数のセラミック誘電体シートの間に挿入された内部電極とを含む。このような多層セラミックキャパシタは、小型でありながらも、高静電容量を具現することができ、基板上に容易に実装されることができるため、多様な電子装置の容量性部品として広く使用されている。
【0003】
最近、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、多層セラミックキャパシタも小型で高容量の製品が要求されている。
【0004】
製品の容量を増加させるための方法として、製品の設計の際、静電容量に寄与する内部電極の有効なオーバーラップの面積を増加させるか、誘電体層及び内部電極層を薄膜化して層数を増加させる方法等によってキャパシタが製造されている。従って、近来は誘電体層の厚さが1〜2μm程度で、積層数が500層以上の積層セラミックキャパシタが製造されている。
【0005】
ところが、積層数の増加は、印刷された誘電体シート1枚当たりの内部電極の厚さだけの段差を形成する累積段差を増加させ、このような累積段差部は、加圧工程時に誘電体層や保護カバー部の物質の移動により陥没が発生し、また、段差部内の位置によって陥没量の差による密度分布で、内部電極層や誘電体層の伸び量の差により長さの変化及び厚さの不均一を発生させる。
【0006】
一般的に電圧印加の際、厚さが薄い層または同一層内における厚さが薄い部位の場合、電界の集中等によりショート(short)やIRの特性等を低下させ、製品の信頼性を減少させる。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明において解決しようとする手段としては、内部電極が印刷された誘電体層を所望の層数に積層した積層体を加圧する過程において、圧着副資材、キャパシタ本体の上部面及び下部面に積層される誘電体層の有機物含量、温度及び圧力等を変更して、焼成後、下記に定義された内部電極の長さの差の比率(D={L−l}/L×100)と製品の信頼性との相関関係を実施例を通じて提供することである。
【0009】
本発明の一実施例による積層セラミックキャパシタは、内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、上記内部電極の最大の長さをLとし、上記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)は7%以下となる。
【0010】
ここで、焼成後、上記誘電体層の厚さが0.65μm〜1.20μmであると、上記内部電極の上記長さの差の比率Dは5.3%以下となる。
【0011】
そして、焼成後、上記誘電体層の厚さが1.30μm〜2.50μmであると、上記内部電極の上記長さの差の比率Dは6.0%以下となる。
【0012】
また、焼成後、上記誘電体層の厚さが3.0μm〜4.0μmであると、上記内部電極の上記長さの差の比率Dは6.8%以下となる。
【0013】
ここで、上記積層セラミックキャパシタには、上記誘電体層の積層方向に露出された上記内部電極と電気的に連結される外部電極がさらに備えられることができる。
【0014】
そして、上記誘電体層の積層数は、10〜1000であることができる。
【0015】
本発明の他の実施例による積層セラミックキャパシタは、内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、上記キャパシタ本体を加圧するステップと、上記キャパシタ本体を焼成するステップと、を含み、上記内部電極の最大の長さをLとし、上記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)は7%以下となる。
【0016】
ここで、上記加圧するステップと上記焼成するステップとの間に、個別単位を形成するように上記キャパシタ本体を切断するステップをさらに含むことができる。
【0017】
また、上記加圧するステップと上記焼成するステップとの間に、上記誘電体層の積層方向に露出された上記内部電極と電気的に連結される外部電極を形成するステップをさらに含むことができる。
【0018】
ここで、焼成後、上記誘電体層の厚さが0.65μm〜1.20μmであると、上記内部電極の上記長さの差の比率Dは5.3%以下となる。
【0019】
そして、焼成後、上記誘電体層の厚さが1.30μm〜2.50μmであると、上記内部電極の上記長さの差の比率Dは6.0%以下となる。
【0020】
また、焼成後、上記誘電体層の厚さが3.0μm〜4.0μmであると、上記内部電極の上記長さの差の比率Dは6.8%以下となる。
【0021】
上記キャパシタ本体を形成するステップにおいて、加圧時に段差部の陥没量が増加するように、上記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される上記誘電体層を形成する有機物含量を、上記誘電体層に比べて10%〜30%増加させることができる。
【0022】
上記キャパシタ本体を加圧するステップにおいて、上記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧(isostatic press)により加圧されることができる。
【0023】
上記キャパシタ本体を加圧するステップにおいて、上記キャパシタ本体は、常温〜100℃において500kgf/cm2〜1500kgf/cm2で加圧されることができる。
【0024】
上記キャパシタ本体を切断するステップは、タングステンカーバイド(W−C)を含むブレードによる切断方法及びホイールカッティング(wheel cutting)方法のうち少なくとも1つで行われることができる。
【発明の効果】
【0025】
本発明によると、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法を提供することができる。
【0026】
また、積層セラミックキャパシタの信頼性と焼成後の内部電極の長さの差の比率の相関関係が分かる。
【0027】
さらに、焼成後の誘電体層の厚さを変数として積層セラミックキャパシタの信頼性に影響を及ぼす内部電極の長さの差の比率に対する適正範囲を提示することができる。
【図面の簡単な説明】
【0028】
【図1】本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図2a】図1のA−A’に沿って切断した断面図である。
【図2b】図1のA−A’に沿って切断した断面図である。
【図2c】図1のA−A’に沿って切断した断面図である。
【図3a】誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に図示した縦断面図及び横断面図である。
【図3b】誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に図示した縦断面図及び横断面図である。
【図4】焼成ステップの後、位置別の誘電体層の厚さの差を示す写真である。
【図5a】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図5b】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図5c】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図6】位置別の誘電体層の厚さの差による内部電極の長さの差の比率とショートの発生頻度との関係を示したグラフである。
【図7】位置別の誘電体層の厚さの差による内部電極の長さの差の比率とIR劣化の発生頻度との関係を示したグラフである。
【発明を実施するための形態】
【0029】
以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。
【0030】
また、類似した機能及び作用をする部分については、図面全体において同一の符号を使用する。
【0031】
なお、明細書全般において、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、その中間に他の素子を介して「間接的に連結」されている場合も含む。また、ある構成要素を「含む」というのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
【0032】
以下では、図1から図7を参照し、本発明の実施例による積層セラミックキャパシタ及びその主要製造工程について説明する。
【0033】
図1は、本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図であり、図1を参照すると、本発明の一実施例に対する積層セラミックキャパシタは、キャパシタ本体1と外部電極2とを含むことができる。
【0034】
図1のA−A’に沿って切断した断面図である図2aから図2cを参照すると、上記キャパシタ本体1はその内部に複数の誘電体層10が積層され、上記複数の誘電体層10の間に内部電極20が挿入されることができる。この際、誘電体層10はチタン酸バリウム(Ba2TiO3)等を用いて形成されることができ、内部電極20はニッケル(Ni)、タングステン(W)、またはコバルト(Co)等を用いて形成されることができる。上記複数の誘電体層10の積層数は、10〜1000である。
【0035】
上記外部電極2は、上記キャパシタ本体1の両側面に形成されることができる(図1参照)。上記外部電極2は、上記キャパシタ本体1の外表面に露出された内部電極20と電気的に連結されるように形成されることによって外部端子の役割をすることができる。この際、上記外部電極2は、銅(Cu)、及び銅を主成分とする他の金属の混合状態、そしてグラス(glass)を含有するものを用いて形成されることができる。
【0036】
誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に示した縦断面図及び横断面図である図3a及び図3bを参照すると、本発明の一実施例によるキャパシタ本体1には、内部に誘電体層10と内部電極20とが交互に積層された有効層Eを含むことができる。
【0037】
ここで、有効層Eは、誘電体層10と内部電極20とが重なって静電容量を具現する領域であり、切断方向に沿って図3aのW切断面と、図3bのL切断面とに区分することができる。L切断面の場合は、2層の誘電体層20の間に1層の内部電極10が介在された3層の間に段差Cが発生し、累積段差CLを有するようになり、W切断面の場合は、2層の誘電体層20の間に段差Cが発生し、累積段差CWを有するようになる。これによって、L切断面は、W切断面に比べて相対的に密度が高いため、加圧時に発生する有効層Eの変形が少ない。従って、以下では有効層Eの変形が大きく発生するW切断面の累積段差CWに基づいて説明する。
【0038】
上記のように、キャパシタ本体1は、加圧時に水平方向に隣接した内部電極20の間に累積段差CWが発生し、キャパシタ本体1の内部における位置によって加圧される圧力が異なって伝達されることができる。従って、加圧後に累積段差CWが陥没して内部電極10の長さの差が発生し、図2aの壺形状、図2bの逆台形状、または、図2cの上部及び中央が同一の逆台形状のような構造を有する場合が多い。ここで、内部電極20の最大の長さをLとし、内部電極の最小の長さをlと定義すると、内部電極20の長さの差の比率Dは下記数1のように計算することができる。
【0039】
[数1]
D={L−l}/L×100
また、上記有効層Eの上面及び下面には、誘電体層が積層されて形成された保護層Pを含むことができる。上記保護層Pは、上記有効層Eの上面及び下面に複数の誘電体層が連続的に積層されて形成されることによって、上記有効層Eを外部の衝撃等から保護することができる。
【0040】
一方、焼成ステップの後、位置別の誘電体層の厚さの差を示す写真である図4を参照すると、キャパシタ本体1内における位置別の誘電体層10の厚さの差を確認することができる。上部であるA部分と下部であるC部分は、加圧時に累積段差部の陥没量が大きくて密度が高いので、中央部であるBに比べて誘電体層10及び内部電極20の伸び量が少ないため厚くかつ均一であることに対し、中央部であるBの場合、相対的にA及びBに比べて密度が低くて伸び量が増加するため、薄くかつ不規則な層が形成されたことが分かる。
【0041】
[比較例1]
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含んで構成される。上記キャパシタ本体を形成するステップにおいて、加圧時に段差部の陥没量が増加するように、上記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される上記誘電体層を形成する有機物含量を、上記誘電体層に比べて10%〜30%増加させることができる。上記構成物質を含むスラリーを成形して得られた誘電体層10に導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、誘電体層10と同一の有機物組成である保護層Pを適用した後、図5bに示したように一定温度で加圧し、図5cのように切断した後、焼成工程を行った。その後、外部電極2の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。なお、上記キャパシタ本体の加圧は、上記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧(isostatic press)により加圧される。また、上記キャパシタ本体は、常温〜100℃において500kgf/cm2〜1500kgf/cm2で加圧される。上記キャパシタ本体の切断は、タングステンカーバイド(W−C)を含むブレードによる切断方法及びホイールカッティング(wheel cutting)方法のうち少なくとも1つで行われる。上記加圧と焼成との間に、個別単位を形成するように上記キャパシタ本体を切断することができる。
【実施例1】
【0042】
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含むように形成される。上記構成物質を含むスラリーを成形して得られた誘電体層10に導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、図5bに示したように保護層Pの上部面及び下部面にポリウレタン、シリコンゴム等のゴム(rubber)のような流動性副資材Rを適用した。その後、図5cの切断面に沿って切断、焼成、外部電極2の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【実施例2】
【0043】
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含むように形成される。上記構成物質を含むスラリーを成形して得られた誘電体層10に導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、保護層Pの有機物組成をバインダー13wt%、可塑剤30wt%を含むように変更した後、図5bに示したように一定温度で加圧し、図5cの切断面に沿って切断した後、焼成、外部電極2の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【表1】
【表2】
【0044】
比較例の表1は、実施例の表2から得られた結果との比較のために示した通常の圧着方法であり、製品の評価は、加圧時の副資材及び保護層Pの有機物組成の変更によって得られた、焼成後の誘電体層10の位置別の内部電極20の長さの差の比率Dと厚さを測定し、メッキ済みの積層セラミックキャパシタに対して静電容量、ショートの頻度数、高温負荷試験におけるIR劣化の発生頻度数を測定することによって行われた。
【0045】
ここで、IR劣化の発生頻度数とは、実際の使用環境において1000時間の寿命を保証するための評価方法の一つである高温加速寿命であって、例えば、規定された試験温度で、定格電圧1.0〜2.0Vrで一定時間評価した後、IRの後期値に対する基準スペック(spec.)に満たないサンプルの個数を示す。
【0046】
[実施例3〜5]
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含んで構成される。上記構成物質を含むスラリーを製造した後、誘電体層10の厚さ別に成形し、導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、圧着温度及び昇圧プロファイルを変更して加圧した後、切断、焼成、外部電極の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【表3】
【0047】
表3は、図6及び図7で説明された、圧着条件による焼成後の誘電体層10の厚さ別の内部電極20の長さの差の比率D、ショートの発生頻度数及び高温負荷試験におけるIR劣化の発生頻度数を評価し、誘電体の厚さと製品の信頼性に影響を及ぼす内部電極の長さの差の比率Dとの相互関係をまとめたものである。
【0048】
ここで、誘電体層10の厚さが0.65μm〜1.20μmであると、内部電極の長さの差の比率Dは5.3%以下となり、誘電体層10の厚さが1.30μm〜2.50μmであると、内部電極の長さの差の比率Dは6.0%以下となり、誘電体層10の厚さが3.0μm〜4.0μmであると、内部電極長さの差の比率Dは6.8%以下となるという結果が見られた。
【0049】
上記の表1〜3、図6と図7を参照すると、加圧時に流動性副資材Rを適用した実施例1、及び、保護層Pの有機物組成を変更させた実施例2、そして加圧時に圧着温度や昇圧プロファイルを変更した実施例3〜5を通じて加圧時の焼成後の内部電極の長さの差の比率Dを制御することができる。
【0050】
しかしながら、上述された小型化等による積層キャパシタの容量の確保を目的として、一般的に行われている誘電体層10及び内部電極20層の薄膜化のためには誘電体粉末(powder)及び内部電極20の金属サイズ(metal size)を減少させなければならず、金属サイズの減少による非表面積の増加でバインダー等の有機物種類及び組成設計の変化、グリーンチップ(green chip)の設計構造の変更、そして、切断不良に関する印刷パターンの変更等により、加圧時の副資材、圧着温度及びプロファイル等が多様化され、信頼性に影響を及ぼす圧着方法に対する規定は、事実上難しいものと判断される。従って、信頼性を評価するためには、焼成後の誘電体層10の厚さに対して内部電極の長さの差の比率Dで管理することが妥当であると判断される。
【0051】
上述したように、本発明の実施例によると、積層セラミックキャパシタの信頼性と焼成後の内部電極の長さの差の比率との相関関係が分かる。また、焼成後の誘電体層の厚さを変数として積層セラミックキャパシタの信頼性に影響を及ぼす内部電極の長さの差の比率に対する適正範囲を提示することができる。
【0052】
本発明は、上述した実施例及び添付された図面によって限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。
【符号の説明】
【0053】
1 キャパシタ本体
2 外部電極
10 誘電体層
20 内部電極
P 保護層
E 有効層
R 流動性副資材
【技術分野】
【0001】
本発明は、積層セラミックキャパシタ及びその製造方法に関し、さらに詳しくは、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【0002】
一般的に多層セラミックキャパシタは、複数のセラミック誘電体シートと、該複数のセラミック誘電体シートの間に挿入された内部電極とを含む。このような多層セラミックキャパシタは、小型でありながらも、高静電容量を具現することができ、基板上に容易に実装されることができるため、多様な電子装置の容量性部品として広く使用されている。
【0003】
最近、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、多層セラミックキャパシタも小型で高容量の製品が要求されている。
【0004】
製品の容量を増加させるための方法として、製品の設計の際、静電容量に寄与する内部電極の有効なオーバーラップの面積を増加させるか、誘電体層及び内部電極層を薄膜化して層数を増加させる方法等によってキャパシタが製造されている。従って、近来は誘電体層の厚さが1〜2μm程度で、積層数が500層以上の積層セラミックキャパシタが製造されている。
【0005】
ところが、積層数の増加は、印刷された誘電体シート1枚当たりの内部電極の厚さだけの段差を形成する累積段差を増加させ、このような累積段差部は、加圧工程時に誘電体層や保護カバー部の物質の移動により陥没が発生し、また、段差部内の位置によって陥没量の差による密度分布で、内部電極層や誘電体層の伸び量の差により長さの変化及び厚さの不均一を発生させる。
【0006】
一般的に電圧印加の際、厚さが薄い層または同一層内における厚さが薄い部位の場合、電界の集中等によりショート(short)やIRの特性等を低下させ、製品の信頼性を減少させる。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明において解決しようとする手段としては、内部電極が印刷された誘電体層を所望の層数に積層した積層体を加圧する過程において、圧着副資材、キャパシタ本体の上部面及び下部面に積層される誘電体層の有機物含量、温度及び圧力等を変更して、焼成後、下記に定義された内部電極の長さの差の比率(D={L−l}/L×100)と製品の信頼性との相関関係を実施例を通じて提供することである。
【0009】
本発明の一実施例による積層セラミックキャパシタは、内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、上記内部電極の最大の長さをLとし、上記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)は7%以下となる。
【0010】
ここで、焼成後、上記誘電体層の厚さが0.65μm〜1.20μmであると、上記内部電極の上記長さの差の比率Dは5.3%以下となる。
【0011】
そして、焼成後、上記誘電体層の厚さが1.30μm〜2.50μmであると、上記内部電極の上記長さの差の比率Dは6.0%以下となる。
【0012】
また、焼成後、上記誘電体層の厚さが3.0μm〜4.0μmであると、上記内部電極の上記長さの差の比率Dは6.8%以下となる。
【0013】
ここで、上記積層セラミックキャパシタには、上記誘電体層の積層方向に露出された上記内部電極と電気的に連結される外部電極がさらに備えられることができる。
【0014】
そして、上記誘電体層の積層数は、10〜1000であることができる。
【0015】
本発明の他の実施例による積層セラミックキャパシタは、内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、上記キャパシタ本体を加圧するステップと、上記キャパシタ本体を焼成するステップと、を含み、上記内部電極の最大の長さをLとし、上記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)は7%以下となる。
【0016】
ここで、上記加圧するステップと上記焼成するステップとの間に、個別単位を形成するように上記キャパシタ本体を切断するステップをさらに含むことができる。
【0017】
また、上記加圧するステップと上記焼成するステップとの間に、上記誘電体層の積層方向に露出された上記内部電極と電気的に連結される外部電極を形成するステップをさらに含むことができる。
【0018】
ここで、焼成後、上記誘電体層の厚さが0.65μm〜1.20μmであると、上記内部電極の上記長さの差の比率Dは5.3%以下となる。
【0019】
そして、焼成後、上記誘電体層の厚さが1.30μm〜2.50μmであると、上記内部電極の上記長さの差の比率Dは6.0%以下となる。
【0020】
また、焼成後、上記誘電体層の厚さが3.0μm〜4.0μmであると、上記内部電極の上記長さの差の比率Dは6.8%以下となる。
【0021】
上記キャパシタ本体を形成するステップにおいて、加圧時に段差部の陥没量が増加するように、上記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される上記誘電体層を形成する有機物含量を、上記誘電体層に比べて10%〜30%増加させることができる。
【0022】
上記キャパシタ本体を加圧するステップにおいて、上記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧(isostatic press)により加圧されることができる。
【0023】
上記キャパシタ本体を加圧するステップにおいて、上記キャパシタ本体は、常温〜100℃において500kgf/cm2〜1500kgf/cm2で加圧されることができる。
【0024】
上記キャパシタ本体を切断するステップは、タングステンカーバイド(W−C)を含むブレードによる切断方法及びホイールカッティング(wheel cutting)方法のうち少なくとも1つで行われることができる。
【発明の効果】
【0025】
本発明によると、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法を提供することができる。
【0026】
また、積層セラミックキャパシタの信頼性と焼成後の内部電極の長さの差の比率の相関関係が分かる。
【0027】
さらに、焼成後の誘電体層の厚さを変数として積層セラミックキャパシタの信頼性に影響を及ぼす内部電極の長さの差の比率に対する適正範囲を提示することができる。
【図面の簡単な説明】
【0028】
【図1】本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図2a】図1のA−A’に沿って切断した断面図である。
【図2b】図1のA−A’に沿って切断した断面図である。
【図2c】図1のA−A’に沿って切断した断面図である。
【図3a】誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に図示した縦断面図及び横断面図である。
【図3b】誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に図示した縦断面図及び横断面図である。
【図4】焼成ステップの後、位置別の誘電体層の厚さの差を示す写真である。
【図5a】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図5b】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図5c】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図6】位置別の誘電体層の厚さの差による内部電極の長さの差の比率とショートの発生頻度との関係を示したグラフである。
【図7】位置別の誘電体層の厚さの差による内部電極の長さの差の比率とIR劣化の発生頻度との関係を示したグラフである。
【発明を実施するための形態】
【0029】
以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。
【0030】
また、類似した機能及び作用をする部分については、図面全体において同一の符号を使用する。
【0031】
なお、明細書全般において、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、その中間に他の素子を介して「間接的に連結」されている場合も含む。また、ある構成要素を「含む」というのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
【0032】
以下では、図1から図7を参照し、本発明の実施例による積層セラミックキャパシタ及びその主要製造工程について説明する。
【0033】
図1は、本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図であり、図1を参照すると、本発明の一実施例に対する積層セラミックキャパシタは、キャパシタ本体1と外部電極2とを含むことができる。
【0034】
図1のA−A’に沿って切断した断面図である図2aから図2cを参照すると、上記キャパシタ本体1はその内部に複数の誘電体層10が積層され、上記複数の誘電体層10の間に内部電極20が挿入されることができる。この際、誘電体層10はチタン酸バリウム(Ba2TiO3)等を用いて形成されることができ、内部電極20はニッケル(Ni)、タングステン(W)、またはコバルト(Co)等を用いて形成されることができる。上記複数の誘電体層10の積層数は、10〜1000である。
【0035】
上記外部電極2は、上記キャパシタ本体1の両側面に形成されることができる(図1参照)。上記外部電極2は、上記キャパシタ本体1の外表面に露出された内部電極20と電気的に連結されるように形成されることによって外部端子の役割をすることができる。この際、上記外部電極2は、銅(Cu)、及び銅を主成分とする他の金属の混合状態、そしてグラス(glass)を含有するものを用いて形成されることができる。
【0036】
誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に示した縦断面図及び横断面図である図3a及び図3bを参照すると、本発明の一実施例によるキャパシタ本体1には、内部に誘電体層10と内部電極20とが交互に積層された有効層Eを含むことができる。
【0037】
ここで、有効層Eは、誘電体層10と内部電極20とが重なって静電容量を具現する領域であり、切断方向に沿って図3aのW切断面と、図3bのL切断面とに区分することができる。L切断面の場合は、2層の誘電体層20の間に1層の内部電極10が介在された3層の間に段差Cが発生し、累積段差CLを有するようになり、W切断面の場合は、2層の誘電体層20の間に段差Cが発生し、累積段差CWを有するようになる。これによって、L切断面は、W切断面に比べて相対的に密度が高いため、加圧時に発生する有効層Eの変形が少ない。従って、以下では有効層Eの変形が大きく発生するW切断面の累積段差CWに基づいて説明する。
【0038】
上記のように、キャパシタ本体1は、加圧時に水平方向に隣接した内部電極20の間に累積段差CWが発生し、キャパシタ本体1の内部における位置によって加圧される圧力が異なって伝達されることができる。従って、加圧後に累積段差CWが陥没して内部電極10の長さの差が発生し、図2aの壺形状、図2bの逆台形状、または、図2cの上部及び中央が同一の逆台形状のような構造を有する場合が多い。ここで、内部電極20の最大の長さをLとし、内部電極の最小の長さをlと定義すると、内部電極20の長さの差の比率Dは下記数1のように計算することができる。
【0039】
[数1]
D={L−l}/L×100
また、上記有効層Eの上面及び下面には、誘電体層が積層されて形成された保護層Pを含むことができる。上記保護層Pは、上記有効層Eの上面及び下面に複数の誘電体層が連続的に積層されて形成されることによって、上記有効層Eを外部の衝撃等から保護することができる。
【0040】
一方、焼成ステップの後、位置別の誘電体層の厚さの差を示す写真である図4を参照すると、キャパシタ本体1内における位置別の誘電体層10の厚さの差を確認することができる。上部であるA部分と下部であるC部分は、加圧時に累積段差部の陥没量が大きくて密度が高いので、中央部であるBに比べて誘電体層10及び内部電極20の伸び量が少ないため厚くかつ均一であることに対し、中央部であるBの場合、相対的にA及びBに比べて密度が低くて伸び量が増加するため、薄くかつ不規則な層が形成されたことが分かる。
【0041】
[比較例1]
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含んで構成される。上記キャパシタ本体を形成するステップにおいて、加圧時に段差部の陥没量が増加するように、上記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される上記誘電体層を形成する有機物含量を、上記誘電体層に比べて10%〜30%増加させることができる。上記構成物質を含むスラリーを成形して得られた誘電体層10に導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、誘電体層10と同一の有機物組成である保護層Pを適用した後、図5bに示したように一定温度で加圧し、図5cのように切断した後、焼成工程を行った。その後、外部電極2の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。なお、上記キャパシタ本体の加圧は、上記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧(isostatic press)により加圧される。また、上記キャパシタ本体は、常温〜100℃において500kgf/cm2〜1500kgf/cm2で加圧される。上記キャパシタ本体の切断は、タングステンカーバイド(W−C)を含むブレードによる切断方法及びホイールカッティング(wheel cutting)方法のうち少なくとも1つで行われる。上記加圧と焼成との間に、個別単位を形成するように上記キャパシタ本体を切断することができる。
【実施例1】
【0042】
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含むように形成される。上記構成物質を含むスラリーを成形して得られた誘電体層10に導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、図5bに示したように保護層Pの上部面及び下部面にポリウレタン、シリコンゴム等のゴム(rubber)のような流動性副資材Rを適用した。その後、図5cの切断面に沿って切断、焼成、外部電極2の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【実施例2】
【0043】
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含むように形成される。上記構成物質を含むスラリーを成形して得られた誘電体層10に導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、保護層Pの有機物組成をバインダー13wt%、可塑剤30wt%を含むように変更した後、図5bに示したように一定温度で加圧し、図5cの切断面に沿って切断した後、焼成、外部電極2の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【表1】
【表2】
【0044】
比較例の表1は、実施例の表2から得られた結果との比較のために示した通常の圧着方法であり、製品の評価は、加圧時の副資材及び保護層Pの有機物組成の変更によって得られた、焼成後の誘電体層10の位置別の内部電極20の長さの差の比率Dと厚さを測定し、メッキ済みの積層セラミックキャパシタに対して静電容量、ショートの頻度数、高温負荷試験におけるIR劣化の発生頻度数を測定することによって行われた。
【0045】
ここで、IR劣化の発生頻度数とは、実際の使用環境において1000時間の寿命を保証するための評価方法の一つである高温加速寿命であって、例えば、規定された試験温度で、定格電圧1.0〜2.0Vrで一定時間評価した後、IRの後期値に対する基準スペック(spec.)に満たないサンプルの個数を示す。
【0046】
[実施例3〜5]
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図5aを参照すると、キャパシタ本体1の誘電体層10は、バインダー11wt%、可塑剤20wt%及び残量0.1μm〜0.40μmの粒度分布を有する誘電体物質を含んで構成される。上記構成物質を含むスラリーを製造した後、誘電体層10の厚さ別に成形し、導電性の内部電極20を印刷した。次いで、印刷された誘電体層10で一定の厚さの積層体を製作し、圧着温度及び昇圧プロファイルを変更して加圧した後、切断、焼成、外部電極の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【表3】
【0047】
表3は、図6及び図7で説明された、圧着条件による焼成後の誘電体層10の厚さ別の内部電極20の長さの差の比率D、ショートの発生頻度数及び高温負荷試験におけるIR劣化の発生頻度数を評価し、誘電体の厚さと製品の信頼性に影響を及ぼす内部電極の長さの差の比率Dとの相互関係をまとめたものである。
【0048】
ここで、誘電体層10の厚さが0.65μm〜1.20μmであると、内部電極の長さの差の比率Dは5.3%以下となり、誘電体層10の厚さが1.30μm〜2.50μmであると、内部電極の長さの差の比率Dは6.0%以下となり、誘電体層10の厚さが3.0μm〜4.0μmであると、内部電極長さの差の比率Dは6.8%以下となるという結果が見られた。
【0049】
上記の表1〜3、図6と図7を参照すると、加圧時に流動性副資材Rを適用した実施例1、及び、保護層Pの有機物組成を変更させた実施例2、そして加圧時に圧着温度や昇圧プロファイルを変更した実施例3〜5を通じて加圧時の焼成後の内部電極の長さの差の比率Dを制御することができる。
【0050】
しかしながら、上述された小型化等による積層キャパシタの容量の確保を目的として、一般的に行われている誘電体層10及び内部電極20層の薄膜化のためには誘電体粉末(powder)及び内部電極20の金属サイズ(metal size)を減少させなければならず、金属サイズの減少による非表面積の増加でバインダー等の有機物種類及び組成設計の変化、グリーンチップ(green chip)の設計構造の変更、そして、切断不良に関する印刷パターンの変更等により、加圧時の副資材、圧着温度及びプロファイル等が多様化され、信頼性に影響を及ぼす圧着方法に対する規定は、事実上難しいものと判断される。従って、信頼性を評価するためには、焼成後の誘電体層10の厚さに対して内部電極の長さの差の比率Dで管理することが妥当であると判断される。
【0051】
上述したように、本発明の実施例によると、積層セラミックキャパシタの信頼性と焼成後の内部電極の長さの差の比率との相関関係が分かる。また、焼成後の誘電体層の厚さを変数として積層セラミックキャパシタの信頼性に影響を及ぼす内部電極の長さの差の比率に対する適正範囲を提示することができる。
【0052】
本発明は、上述した実施例及び添付された図面によって限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。
【符号の説明】
【0053】
1 キャパシタ本体
2 外部電極
10 誘電体層
20 内部電極
P 保護層
E 有効層
R 流動性副資材
【特許請求の範囲】
【請求項1】
内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、
前記内部電極の最大の長さをLとし、前記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)が7%以下となることを特徴とする積層セラミックキャパシタ。
【請求項2】
焼成後、前記誘電体層の厚さが0.65μm〜1.20μmであると、前記内部電極の前記長さの差の比率Dが5.3%以下となることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項3】
焼成後、前記誘電体層の厚さが1.30μm〜2.50μmであると、前記内部電極の前記長さの差の比率Dが6.0%以下となることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項4】
焼成後、前記誘電体層の厚さが3.0μm〜4.0μmであると、前記内部電極の前記長さの差の比率Dが6.8%以下となることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項5】
前記誘電体層の積層方向に露出された前記内部電極と電気的に連結される外部電極がさらに備えられることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項6】
前記誘電体層の積層数は10〜1000であることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項7】
内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、
前記キャパシタ本体を加圧するステップと、
前記キャパシタ本体を焼成するステップと、
を含み、
前記内部電極の最大の長さをLとし、前記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)が7%以下となることを特徴とする積層セラミックキャパシタの製造方法。
【請求項8】
前記加圧するステップと前記焼成するステップとの間に、
個別単位を形成するように前記キャパシタ本体を切断するステップをさらに含むことを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項9】
前記加圧するステップと前記焼成するステップとの間に、
前記誘電体層の積層方向に露出された前記内部電極と電気的に連結される外部電極を形成するステップをさらに含むことを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項10】
焼成後、前記誘電体層の厚さが0.65μm〜1.20μmであると、前記内部電極の前記長さの差の比率Dが5.3%以下となることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項11】
焼成後、前記誘電体層の厚さが1.30μm〜2.50μmであると、前記内部電極の前記長さの差の比率Dが6.0%以下となることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項12】
焼成後、前記誘電体層の厚さが3.0μm〜4.0μmであると、前記内部電極の前記長さの差の比率Dが6.8%以下となることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項13】
前記キャパシタ本体を形成するステップにおいて、
加圧時に段差部の陥没量が増加するように、前記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される前記誘電体層を形成する有機物含量を、前記誘電体層に比べて10%〜30%増加させることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項14】
前記キャパシタ本体を加圧するステップにおいて、
前記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧により加圧することを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項15】
前記キャパシタ本体を加圧するステップにおいて、
前記キャパシタ本体は、常温〜100℃において500kgf/cm2〜1500kgf/cm2で加圧されることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項16】
前記キャパシタ本体を切断するステップは、タングステンカーバイド(W−C)を含むブレードによる切断方法及びホイールカッティング方法のうち少なくとも1つで行われることを特徴とする請求項8に記載の積層セラミックキャパシタの製造方法。
【請求項1】
内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、
前記内部電極の最大の長さをLとし、前記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)が7%以下となることを特徴とする積層セラミックキャパシタ。
【請求項2】
焼成後、前記誘電体層の厚さが0.65μm〜1.20μmであると、前記内部電極の前記長さの差の比率Dが5.3%以下となることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項3】
焼成後、前記誘電体層の厚さが1.30μm〜2.50μmであると、前記内部電極の前記長さの差の比率Dが6.0%以下となることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項4】
焼成後、前記誘電体層の厚さが3.0μm〜4.0μmであると、前記内部電極の前記長さの差の比率Dが6.8%以下となることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項5】
前記誘電体層の積層方向に露出された前記内部電極と電気的に連結される外部電極がさらに備えられることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項6】
前記誘電体層の積層数は10〜1000であることを特徴とする請求項1に記載の積層セラミックキャパシタ。
【請求項7】
内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、
前記キャパシタ本体を加圧するステップと、
前記キャパシタ本体を焼成するステップと、
を含み、
前記内部電極の最大の長さをLとし、前記内部電極の最小の長さをlと定義すると、この際の内部電極の長さの差の比率(D={L−l}/L×100)が7%以下となることを特徴とする積層セラミックキャパシタの製造方法。
【請求項8】
前記加圧するステップと前記焼成するステップとの間に、
個別単位を形成するように前記キャパシタ本体を切断するステップをさらに含むことを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項9】
前記加圧するステップと前記焼成するステップとの間に、
前記誘電体層の積層方向に露出された前記内部電極と電気的に連結される外部電極を形成するステップをさらに含むことを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項10】
焼成後、前記誘電体層の厚さが0.65μm〜1.20μmであると、前記内部電極の前記長さの差の比率Dが5.3%以下となることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項11】
焼成後、前記誘電体層の厚さが1.30μm〜2.50μmであると、前記内部電極の前記長さの差の比率Dが6.0%以下となることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項12】
焼成後、前記誘電体層の厚さが3.0μm〜4.0μmであると、前記内部電極の前記長さの差の比率Dが6.8%以下となることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項13】
前記キャパシタ本体を形成するステップにおいて、
加圧時に段差部の陥没量が増加するように、前記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される前記誘電体層を形成する有機物含量を、前記誘電体層に比べて10%〜30%増加させることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項14】
前記キャパシタ本体を加圧するステップにおいて、
前記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧により加圧することを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項15】
前記キャパシタ本体を加圧するステップにおいて、
前記キャパシタ本体は、常温〜100℃において500kgf/cm2〜1500kgf/cm2で加圧されることを特徴とする請求項7に記載の積層セラミックキャパシタの製造方法。
【請求項16】
前記キャパシタ本体を切断するステップは、タングステンカーバイド(W−C)を含むブレードによる切断方法及びホイールカッティング方法のうち少なくとも1つで行われることを特徴とする請求項8に記載の積層セラミックキャパシタの製造方法。
【図1】
【図2a】
【図2b】
【図2c】
【図3a】
【図3b】
【図5a】
【図5b】
【図5c】
【図6】
【図7】
【図4】
【図2a】
【図2b】
【図2c】
【図3a】
【図3b】
【図5a】
【図5b】
【図5c】
【図6】
【図7】
【図4】
【公開番号】特開2011−135032(P2011−135032A)
【公開日】平成23年7月7日(2011.7.7)
【国際特許分類】
【出願番号】特願2010−159675(P2010−159675)
【出願日】平成22年7月14日(2010.7.14)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
【公開日】平成23年7月7日(2011.7.7)
【国際特許分類】
【出願日】平成22年7月14日(2010.7.14)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
[ Back to top ]