窒化物半導体素子
【課題】ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供する。
【解決手段】アンドープの窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが広く、アンドープもしくはn型の窒化物半導体からなる第2の半導体層と、前記第2の半導体層に選択的に形成されたp型領域と、前記p型領域の上に設けられたゲート絶縁膜と、前記p型領域の周囲の前記第2の半導体層の上に設けられたフィールド絶縁膜と、前記p型領域を挟んで第2の半導体層にそれぞれ接続された第1及び第2の主電極と、前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、を備えたことを特徴とする窒化物半導体素子が提供される。
【解決手段】アンドープの窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが広く、アンドープもしくはn型の窒化物半導体からなる第2の半導体層と、前記第2の半導体層に選択的に形成されたp型領域と、前記p型領域の上に設けられたゲート絶縁膜と、前記p型領域の周囲の前記第2の半導体層の上に設けられたフィールド絶縁膜と、前記p型領域を挟んで第2の半導体層にそれぞれ接続された第1及び第2の主電極と、前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、を備えたことを特徴とする窒化物半導体素子が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体素子に関し、より詳細には、ヘテロ電界効果トランジスタの構造を有する窒化物半導体素子に関する。
【背景技術】
【0002】
窒化ガリウム(GaN)を含む窒化物半導体材料は、シリコン(Si)に比べて大きいバンドギャップを有するため、高い破壊電界強度を有する。したがって、小型且つ高耐圧な素子を実現しやすい。すなわち、窒化物半導体素子を電力制御用素子に用いることで、低オン抵抗となり低損失な素子が実現できる。特に、AlGaN/GaNヘテロ接合を用いたヘテロ電界効果トランジスタ(以下、HFET:Heterojunction Field Effect Transistor)は、単純な素子構造を有し、且つ良好な高出力制御特性を有することが期待されている。
【0003】
AlGaN/GaNヘテロ構造は、AlGaN層中に不純物をドープしたり、AlGaN/GaNヘテロ構造を分極させると、AlGaN近傍のGaNに二次元電子ガス(2DEG:two-Dimensional Electron Gas)が形成される。これにより、低オン抵抗及びノーマリーオン特性を有するHFETが得られる。
【0004】
しかし、高出力制御用のHFETには、回路の電源投入時における突入電流防止などの目的からノーマリーオフ特性を有することが望まれる。これに対しては、例えば、HFETの2DEG濃度を低減させると、ゲートしきい値電圧がプラス側にシフトする。これにより、ノーマリーオフ特性が得られる。しかし、この場合、オン抵抗が増大してしまう。
【0005】
低オン抵抗を維持しつつノーマリーオフ特性を得るためには、アンドープもしくはn型のAlGaN上に設けられたゲート電極の略垂直下方の2DEG濃度を選択的に低下させる必要がある。
【0006】
これは、例えばゲート電極下方にp型領域を選択的に設けることで実現できる。これにより、ゲートしきい値電圧がプラス側にシフトして、ノーマリーオフ特性が得られる。しかし、この場合、オン状態でのチャネル抵抗を小さくするためには、大きな順方向ゲートバイアスが必要とされる。しかし、順方向に大きなゲートバイアスを印加すると、ゲートリーク電流が流れるという問題が生じる。ゲートリーク電流を抑制するためには、絶縁ゲート構造が有効である。しかし、絶縁ゲート膜を形成する工程とゲート電極下のp型層を形成する工程とを別々に行うと、位置合わせずれが発生し、このずれにより、ゲート・ソース間やゲート・ドレイン間のオフセット抵抗が増大してしまい、オン抵抗が増大してしまう。
【0007】
一方、基板上に形成された窒化物を含む半導体からなるHFETであって、基板の上にチャネル層とバリア層とゲート電極とをこの順に備え、ゲート電極とチャネル層との間に、p型半導体層を有する半導体装置が開示されている(特許文献1)。
【特許文献1】特開2004−273486号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供する。
【課題を解決するための手段】
【0009】
本発明の一態様によれば、アンドープの窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが広く、アンドープもしくはn型の窒化物半導体からなる第2の半導体層と、前記第2の半導体層に選択的に形成されたp型領域と、前記p型領域の上に設けられたゲート絶縁膜と、前記p型領域の周囲の前記第2の半導体層の上に設けられたフィールド絶縁膜と、前記p型領域を挟んで第2の半導体層にそれぞれ接続された第1及び第2の主電極と、前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、を備えたことを特徴とする窒化物半導体素子が提供される。
【発明の効果】
【0010】
本発明によれば、ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供できる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1(a)は、本実施形態に係る窒化物半導体素子の第1具体例の構造を表す模式断面図であり、図1(b)はその模式平面図である。
【0012】
なお、図1以降の図面については、既出の図面と同様の要素には同一の符号を付して詳細な説明は省略する。
【0013】
本実施形態の窒化物半導体素子5は、チャネル層10の主面上に、チャンネル層10よりもバンドギャップが広いバリア層15が設けられている。バリア層15近傍のチャネル層10には、二次元電子ガス(2DEG:two-Dimensional Electron Gas)が形成される。この2DEGのシート電子濃度は、例えば、1×1013cm−2程度である。バリア層15の主面上には、開口されたフィールド絶縁膜35と、フィールド絶縁膜35に設けられた開口を覆うゲート絶縁膜40とがこの順に設けられている。開口を覆うゲート絶縁膜40の上には、フィールドプレート電極30に接続されたゲート電極25が設けられている。ゲート電極25の下方のバリア層15及びバリア層15近傍のチャネル層10には、p型領域20が設けられている。すなわち、p型領域20は、バリア層15を選択的に貫通しチャネル層10に侵入して2DEGを含むように設けられている。p型領域20の電子濃度は、シート電子濃度に換算して2DEGよりも高い値となるようにすることが望ましい。また、バリア層の主面に対して略平行方向のp型領域20の最大長さLpは、ゲート絶縁膜25に設けられた開口径Agiと同程度である(Lp=Agi)。
【0014】
バリア層15の上には、フィールド絶縁膜35及びゲート絶縁膜40を挟むように、ソース電極45とドレイン電極50がそれぞれ設けられている。これらの電極は、バリア層15とそれぞれオーミック接合を形成する。
また、ドレイン電極50側に向かって、例えば、距離Lfだけゲート電極25が延在した領域がある。この領域は、フィールドプレート電極30としての機能を有する。すなわち、ゲート電極25とフィールドプレート電極30とは一体化した構造を有する。
【0015】
ゲート電極25とドレイン電極50との距離(Lf+Lfd)は、ゲート電極25とソース電極45の距離Lgsよりも長い(Lf+Lfd>Lgs)。このような非対称構造とすることで、高耐圧を保持し、且つ、低オン抵抗を実現することが可能となる。フィールドプレート電極30をゲート電極25と一体に形成することで、ドレイン電極50側に生じる電界集中を緩和して、耐圧を向上させたり、電流コラプスを抑制させることが可能となる。フィールドプレート電極30の長さLfは、長くなるほどゲート電極25やp型領域20の端部の電界集中を大幅に抑制できるので、ゲート電極25とソース電極45の距離Lgsよりも長いことが望ましい。ゲート電極25がゲート絶縁膜40を介してp型領域20と対向する長さLgは、開口径Agiよりも両脇のゲート絶縁膜40の厚さの分だけ短くなるが、開口径Agiが1〜2マイクロメータ程度であるのに対して、ゲート絶縁膜は5〜30ナノメータ程度なので、開口径Agiと距離Lgは概ね等しく、チャネル抵抗を小さくすることが可能となる。キャリアは、バリア層15に隣接したチャネル層10を走行する。バリア層15はチャネル層10よりもバンドギャップが大きい窒化物半導体により構成されている。ゲート絶縁膜40は、ゲートリーク電流を低減させる役割を有する。
【0016】
チャネル層10の材料には、例えば、アンドープ窒化ガリウム(GaN)を用いることができる。バリア層15には、例えば、アンドープあるいはn型からなる窒化アルミニウムガリウム(AlGaN)を用いることができる。フィールド絶縁膜35には、例えば、窒化珪素(SiN)を用いることができる。ゲート絶縁膜40には、例えば、SiNや酸化アルミニウム(Al2O3)などを用いることができる。ここで、ゲート絶縁膜40の誘電率は、フィールド絶縁膜よりも高いことが望ましい。
【0017】
また、各層の膜厚は、例えば、チャネル層10が3マイクロメータ、バリア層15が30ナノメータ、p型領域20が40ナノメータ、フィールド絶縁膜35が200ナノメータ、ゲート絶縁膜40が15ナノメータとすることができる。
本実施形態のHFETは、ゲート電極の下方にゲート酸化膜とp型領域とが形成されたMIS(Metal-Insulator-Semiconductor)構造を有する。これにより、p型領域20の2DEG濃度を低減して空乏層を形成させることができる。したがって、ゲートしきい値をプラス側にシフトさせることが可能となることから、ノーマリーオフ特性を得ることが可能となる。これにより、回路の電源投入時における突入電流を防止することができる。必要に応じてゲート電極25に電圧を印加し、ゲート電極25の下方に設けられたp型領域20の周辺に生じる空乏層厚みを変化させることにより、ソース電極及びドレイン電極間の電流を制御することができる。
【0018】
また、ゲート絶縁膜40を設けることにより、ゲートリーク電流を低減できる。またさらに、ゲート絶縁膜40フィールド絶縁膜35を介してp型領域20を覆うようにゲート電極25が形成されている。これにより、ゲート・ソース間及びゲート・ドレイン間のオフセットの部分の抵抗が増大するのを抑制し、低オン抵抗を得ることができる。
次に、第1具体例の窒化物半導体素子5の製造方法について説明する。
図2(a)〜(f)は、図1の第1具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【0019】
まず、図2(a)に表すように、チャネル層10の上に設けられたバリア層15にフィールド絶縁膜35を堆積する。その後、フィールド絶縁膜35の上に所望のパターンを形成する。そして、図2(b)に表すように、エッチングを用いてフィールド絶縁膜35を開口する。これにより、開口底部にはバリア層15が露出する。
【0020】
続いて、図2(c)に表すように、開口底部のバリア層15に、例えば、イオン注入法を用いてフッ素イオンを注入したり、プラズマ処理を用いてフッ素元素を含むガスを拡散させる。これにより、開口底部のバリア層15及び2DEG近傍のチャネル層10にp型領域20を選択的に形成する。
【0021】
そして、図2(d)に表すように、フィールド絶縁膜35及びp型領域20の上に、ゲート絶縁膜40を堆積する。その後、図2(e)に表すように、p型領域20の上方のゲート絶縁膜40の上に、ゲート電極25及びフィールドプレート電極30をセルフアラインに形成する。その後、図2(f)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50をそれぞれ形成する。これにより、本具体例の窒化物半導体素子5が得られる。
【0022】
ここで、ゲート電極25とフィールドプレート電極30は一体化した構造を有する。フィールドプレート電極30は、ゲート電極25からドレイン電極50方向に向かって延在する領域となる。すなわち、フィールドプレート電極30を含むゲート電極25の長さL1はゲート開口幅L2よりも長い構造を有する(L1>L2)。
【0023】
また、図2(c)のp型領域20を形成する工程と、図2(d)のゲート絶縁膜40を形成する工程と、を別々のマスクを用いて行うと、p型領域20とゲート電極25の「位置合わせずれ」が生じやすい。「位置合わせずれ」が生じると、ゲート電極25とソース電極45の間や、ゲート電極25とドレイン電極50の間のオフセット抵抗が増大して、オン抵抗が増加する場合がある。
【0024】
これに対して、p型領域20を形成する際に用いたマスク(フィールド絶縁膜35)を用いてその開口にゲート絶縁膜40とゲート電極25をセルフアライン的に形成し、さらに、ゲート電極25の長さL1をゲート開口幅L2よりも長くすることで、p型領域20の上にゲート電極25(フィールドプレート電極30)を確実に形成することができる。したがって、オフセット抵抗の増加を抑制することができる。
【0025】
なお、図2(c)に表した工程では、p型領域20のドーパントにフッ素(F)元素を用いた。しかし、本発明はこれには限定されず、例えば、マグネシウム(Mg)、鉄(Fe)やマンガン(Mn)など他のドーパントを使用してもよい。
【0026】
また、図2(e)に表すように、ゲート電極25を形成した後に、図2(f)において、ソース電極45およびドレイン電極50を形成した。しかし、本発明はこれには限定されず、ソース電極45およびドレイン電極50を形成した後にゲート電極25を形成してもよい。
【0027】
図3(a)は、本実施形態に係る窒化物半導体素子の第2具体例の構造を表す模式断面図であり、図3(b)は、その模式平面図である。
【0028】
本具体例の基本構造は、図1に表した第1具体例と同様である。ただし、フィールド絶縁膜35は、複数の絶縁膜が積層された構造を有する。すなわち、バリア層15の上には、例えば、フィールド絶縁膜35として、第1絶縁膜36及び第2絶縁膜37がこの順に設けられている。
【0029】
第1絶縁膜36の材質には、例えば、SiNxを用いることができる。第2絶縁膜37には例えば、酸化珪素(SiOx )やAl2O3を用いることができる。第1絶縁膜36の材料には、ゲート絶縁膜40と同じものを用いることが望ましい。しかし、第1絶縁膜36とゲート絶縁膜40の材質が異なる場合は、ゲート絶縁膜40の誘電率を第1絶縁膜36よりも高くすることが望ましい。
フィールド絶縁膜35に膜厚の大きい単一層を用いた場合には、応力が発生してウェーハの反りが生じる場合がある。これに対して、本具体例によれば、複数の絶縁膜を積層させてフィールド絶縁膜35を構成することで、反りを抑制できる。また、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0030】
図4(a)は、本実施形態に係る窒化物半導体素子の第3具体例の構造を表す模式平面図であり、図4(b)は、B−B線に沿った模式断面図である。
ここで、図4(a)はゲート電極25の一部を削除した模式平面図である。なお、図4(a)のA−A線に沿った模式断面図は、前述した図1の窒化物半導体素子5の模式断面図と同様である。
【0031】
図4(a)に表すように、ゲート絶縁膜40の主面上には、ストライプ状のソース電極45及びドレイン電極50がそれぞれ設けられている。ソース電極45は、ドレイン電極50に対して平行に設けられている。これら電極45、50の間には、ストライプ状のゲート電極25がドレイン電極50に対して略平行に設けられている。また、ゲート電極25の下方には、ドレイン電極50に対して平行にp型領域20が設けられている。そして、このp型領域20は、ソース電極45にも複数のp型領域20が延長して接続されている。この複数のp型領域20は、等間隔Dで設けられている。
【0032】
図4(b)に表すように、ゲート電極25の下方と、ゲート電極25及びソース電極45の間には、p型領域20が設けられた構造を有する。
【0033】
本具体例によれば、このようにp型領域20とソース電極45を接続させることで、スイッチング時にp型領域20に発生するホールを、速やかにソース電極45へ充放電させることができる。ただし、p型領域20のストライプや延長パターンは、ゲート絶縁膜40上に形成する開口パターンを適宜設計することで得られる。また、本具体例においても、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0034】
図5(a)は、本実施形態に係る窒化物半導体素子の第4具体例の構造を表す模式平面図であり、図5(b)は、B−B線に沿った模式断面図である。
ここで、図5はゲート電極25の一部を削除した模式平面図である。また、図5(a)のA−A線に沿った模式断面図は、前述した図1の窒化物半導体素子5の模式断面図と同様である。
【0035】
本具体例の基本構造は、前述した図4と同様である。ただし、ゲート電極25の下方に設けられたp型領域20に対して垂直方向に位置するドレイン電極50方向にも、複数のp型領域20が延長した構造を有する。
【0036】
また、図5(b)に表すように、ソース電極45とドレイン電極50間の略中央からソース電極45の間にp型領域20が設けられた構造を有する。そして、p型領域20は、チャネル層10からフィールド絶縁膜35にかけて設けられている。
【0037】
このように、p型領域20をドレイン方向にも延長させることで、短チャネル効果を抑制し、高電圧印加時のチャネルリークを抑制することが可能となる。これにより、実効的なチャネル長が短くなるので、チャネル抵抗の低減により、低オン抵抗が得られる。
【0038】
ドレイン方向に延長したp型領域20の距離を、D2とする。ドレイン方向に延びたp型領域20は、ソース電極45に平行方向に等間隔に設けられており、そのp型領域20の間の距離をD3とする。この場合、距離D2を距離D3よりも大とすることで(D2>D3)、p型領域20により遮蔽効果が得られる。本具体例においても、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0039】
図6(a)は、本実施形態に係る窒化物半導体素子の第5具体例の構造を表す模式平面図であり、図6(b)は、B−B線に沿った模式断面図である。ここで、図6(a)はゲート電極25の一部を削除した模式平面図である。また、図6(a)のA−A線に沿った模式断面図は、前述した図1(a)の窒化物半導体素子5の模式断面図と同様である。また、図6(b)のB−B線に沿ったの模式断面図は、図4(b)の窒化物半導体素子5の模式断面図と同様である。
【0040】
本具体例の基本構造は、前述した図4と同様である。ただし、ソース電極45に対して略平行なp型領域20は、等間隔に分離した構造を有する。ここで、分離したp型領域20間の間隔を距離bとする。また、分離したp型領域20は、ソース電極45に対して略平行方向には距離cを有し、ソース電極45に対して略垂直方向には距離aを有する。これらの距離関係は、距離aが最も長く、距離c、距離bの順に小さくなる(a>c>b)。
【0041】
本具体例によれば、特に、距離aを距離bより大とすることで(a>b)、チャネルリーク電流を抑制することができる。これは、p型領域20から延びた空乏層のポテンシャルバリアがドレイン電圧により押し下げられるのを抑制するからである。これにより、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0042】
また、p型領域20の電子濃度を、例えば、シート濃度に換算して1×1013cm−2よりも高くした場合(P+型領域)、ゲートしきい値電圧は、隣接するp型領域20の間隔bにより制御することが可能となる。これにより、p型領域20の濃度を厳密に管理しなくても、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0043】
図7(a)は、本実施形態に係る窒化物半導体素子の第6具体例の構造を表す模式平面図であり、図7(b)は、模式平面図である。
【0044】
本具体例の基本構造は、前述した図1と同様である。ただし、ゲート電極25と、ゲート絶縁膜40と、ゲート電極25側のソース電極45及びドレイン電極50と、の主面上には、第2のフィールド絶縁膜60が設けられている。この第2のフィールド絶縁膜60の上に、ソース電極45に接続された第2のフィールドプレート電極62が設けられた構造を有する。
【0045】
ここで、第2のフィールドプレート電極62とドレイン電極50の最短距離をLfpdとする。フィールドプレート電極30とドレイン電極50の距離をLfdとする。
【0046】
このように、第2のフィールドプレート電極62とドレイン電極50の最短距離Lfpdをフィールドプレート電極30とドレイン電極50の距離をLfdよりも短くすることで(Lfd>Lfpd)、フィールドプレート電極30のドレイン電極50側端部に生じる電界集中を緩和することができる。これにより、高耐圧化させることができる。また、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0047】
図8(a)は、本実施形態に係る窒化物半導体素子の第7具体例の構造を表す模式平面図であり、図8(b)は、模式平面図である。
本具体例の基本構造は、前述した図7と同様である。ただし、第2のフィールド絶縁膜60上に、ドレイン電極50に接続された第3のフィールドプレート電極64が設けられた構造を有する。ここで、第2のフィールドプレート電極62と第3のフィールドプレート電極64は、距離D6だけ離れて設けられている。
【0048】
このように、第3のフィールドプレート電極64を設けることで、ドレイン電極50のゲート電極25側の端部に生じる電界集中をさらに、緩和させることができる。これにより、高耐圧化させることができる。本具体例においても、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0049】
図9(a)は、本実施形態に係る窒化物半導体素子の第8具体例の構造を表す模式平面図であり、図9(b)は、模式平面図である。
図10(a)〜(f)は、図9の第8具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【0050】
図9(a)に表すように、本具体例の基本構造は、前述した図1と同様である。ただし、バリア層15及びp型領域20の上に、ゲート絶縁膜40が設けられている。ゲート絶縁膜40の上にはフィールド絶縁膜35と、ゲート電極25及びフィールドプレート電極30がこの順に設けられている。ここで、ゲート電極の下方には、ゲート絶縁膜40を介してp型領域20が設けられた構造を有する。
本具体例においても、ゲート電極25はMIS構造を有するので、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0051】
このような構造は、図10に表すような製造工程により形成することができる。すなわち、図10(a)に表すように、チャネル層10の上にバリア層15が設けられている。このバリア層15の上に、CVD(Chemical Vapor Deposition)法やスパッタリング法を用いてゲート絶縁膜40とフィールド絶縁膜35をこの順に堆積する。その後、フィールド絶縁膜35の上にレジストマスク55を用いて所望なパターンを形成する。
【0052】
そして、図10(b)に表すように、エッチングによりフィールド絶縁膜35を開口する。この際、ゲート絶縁膜40は、エッチングストップ層としての役割を有する。したがって、フィールド絶縁膜35のエッチング速度は、ゲート絶縁膜40よりも高いことが好ましい。
【0053】
続いて、図10(c)に表すように、レジストマスクの上から、例えば、イオン注入法を用いて不純物イオンを注入する。ここで、レジストマスクやフィールド絶縁膜35は、フッ素イオンが注入されるのをブロックする役割を有する。そして、開口底部のゲート絶縁膜40を介して、バリア層15と2DEG近傍のチャネル層10にp型領域20を形成する。
【0054】
そして、レジストマスクを除去した後、図10(d)に表すように、開口したフィールド絶縁膜35の周辺に、ゲート電極25を形成する。
【0055】
その後、図10(e)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50をそれぞれ設ける。これにより、図9に表した本具体例の窒化物半導体素子5が得られる。
【0056】
また、本具体例によれば、フィールド絶縁膜35とバリア層15との間にゲート絶縁膜40を設けることで、エッチングによりバリア層15がダメージを受けるのを防ぐことができる。ちなみに、イオン注入法によりダメージを受けたゲート絶縁膜40を、例えば、エッチングを用いて除去し、再度ゲート絶縁膜40を再度堆積させた場合、前述した図3において、第1絶縁膜36がゲート絶縁膜40、第2絶縁膜37がフィールド絶縁膜35となる。本具体例においても、図1と同様の効果が得られる。
【0057】
図11(a)は、本実施形態に係る窒化物半導体素子の第9具体例の構造を表す模式平面図であり、図11(b)は、模式平面図である。
図12(a)〜(f)は、図11の第9具体例の窒化物半導体素子の製造工程を表す工程断面図である。
図11(a)に表すように、本具体例の基本構造は、前述した図1と同様である。ただし、ゲート電極25の下方にリセス65が設けられている。すなわち、バリア層15に設けられたp型領域20の厚みが、部分的に小さい構造を有する。ここで、リセス65を設けないときのバリア層15の膜厚は、例えば、約30ナノメータである。
【0058】
このように、リセスを設け、p型領域20の膜厚を低下させることで、ゲートしきい値電圧をさらにプラス側にシフトさせることができる。すなわち、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0059】
ここで、p型領域20を形成しなくても、リセス65により、例えば5ナノメータ程度の膜厚のバリア層15を形成することができればノーマリーオフ特性が得られるはずである。しかし、実際にはこのような膜厚を作製することは極めて困難である。
【0060】
これに対して、本具体例によれば、ゲート電極25の下方にリセス65を設けつつ、p型領域20を設けることで、ゲート絶縁膜40とチャンネル層10の間の厚みを5ナノメータ以上とすることができる。これにより、ゲートしきい値電圧を更に大きくプラス側にシフトさせることができ、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0061】
本具体例の構造は、図12に示す製造工程を用いて形成することができる。
すなわち、本具体例に用いることができる製造工程は図2とほぼ同様の工程である。しかし、図12(c)に表すように、開口底部に露出したバリア層15に、例えば、ドライエッチングを行い、リセス65を形成する。ここで、リセス65底部のバリア層15の膜厚を例えば、5ナノメータより大としてもよい。
【0062】
その後、図12(d)に表すように、イオン注入法を用いてフッ素イオンを注入したり、プラズマ処理を用いてフッ素元素を含むガスを拡散させる。これにより、開口底部のバリア層15及び2DEG近傍のチャネル層10にp型領域20を選択的に形成する。
【0063】
そして、図12(e)に表すように、フィールド絶縁膜35及びp型領域20の上に、CVD法やスパッタリング法を用いてゲート絶縁膜40を堆積する。その後、図12(f)に表すように、p型領域20の上方のゲート絶縁膜40に、蒸着及びリフトオフによりゲート電極25及びフィールドプレート電極30を形成する。
【0064】
図12(g)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50を、例えば、CVD法やスパッタリング法を用いてそれぞれ形成する。これにより、本具体例の窒化物半導体素子5が得られる。また、リセス65のエッチング深さは、ゲート絶縁膜40の膜厚と同程度としてもよいが、これには限定されない。
【0065】
図13(a)は、本実施形態に係る窒化物半導体素子の第10具体例の構造を表す模式平面図であり、図13(b)は、模式平面図である。
図14(a)〜(f)は、図13の第10具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【0066】
図13(a)に表すように、本具体例の基本構造は、前述した図1と同様である。ただし、本具体例によれば、ゲート電極25下方のゲート絶縁膜40とバリア層15の間には、例えば、窒化ガリウム(GaN)からなるp型領域20を選択的に成長させた構造を有する。このp型領域20は、後述するようにセルフアラインに形成することができる。バリア層15をn型に形成すると、ゲートバイアスがゼロの状態でも、バリア層15とp型領域20との間に形成されたpn接合のビルトインポテンシャルにより空乏層が伸びて、直下のチャネル層1の2DEG領域を空乏化できる。つまり、このように、結晶成長したp型領域20を用いても、前述した具体例と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0067】
本具体例の構造は、図14に示す製造工程を用いて形成することができる。
すなわち、本具体例に用いることができる製造工程は、図2とほぼ同様の工程である。ただし、図14(c)に表すように、開口底部に露出したバリア層15に、例えば、GaNからなるp型領域20を選択的にエピタキシャル成長させる。
【0068】
その後、図14(d)に表すように、フィールド絶縁膜35及びp型領域20の上に、ゲート絶縁膜40を堆積する。
【0069】
そして、図14(e)に表すように、p型領域20の上方のゲート絶縁膜40に、ゲート電極25及びフィールドプレート電極30を形成する。
【0070】
図14(g)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50をそれぞれ形成する。本具体例においても、前述した図1と同様の効果が得られる。
【0071】
ここで、本具体例のp型領域20の材料として、GaNを用いたが、本発明はこれには限定されず、p型ドープ濃度を上げるために、窒化インジウムガリウム(InGaN)を用いてもよい。また、本具体例では、p型領域20を選択的にエピタキシャル成長させたが、これには限定されない。
【0072】
例えば、図15に表すように、バリア層15に選択的に形成されたリセス65の底部に、例えば、GaNからなるp型領域20をエピタキシャル成長させてもよい。このようにしても、本実施形態と同様の効果が得られる。
【0073】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。これ以外にも当業者が容易に考え得る変形はすべて適用可能である。
【0074】
例えば、本実施形態の窒化物半導体素子5を複数並列に配置して、連結配線させることで、図16に表すように、例えば、「マルチフィンガー・タイプ」と呼ばれる半導体装置70を形成できる。
【0075】
図16は、本実施形態の窒化物半導体素子を用いることができる半導体装置の模式平面図である。
【0076】
ここで、A−A線に沿った模式断面図は、例えば、前述した図1(a)の模式断面図と同様である。
【0077】
この半導体装置は、前述したようにゲート絶縁膜40上にソース電極45とゲート電極25とドレイン電極50がそれぞれ複数並列して設けられている。これらの電極はストライプ形状をしている。例えば、ソース電極45の長軸方向に略垂直方向には、ソース電極45を挟むようにゲート電極25がそれぞれ設けられている。ゲート電極25を挟んでソース電極45と反対方向にはドレイン電極50、ゲート電極25、ソース電極45、がこの順にそれぞれ、並列して設けられている。
【0078】
そして、例えば、ドレイン電極50の長手方向の端部には、例えば、ドレイン連結線80が接続されている。ゲート電極25やソース電極45も同様に、それぞれゲート連結線85やソース連結線90が接続されている。これらの連結線は電極ごとに区別されている。ここで、隣接する窒化物半導体素子同士は、同じ電極による連結線を共有している。そして、各電極はそれぞれの連結線を介して各連結部、例えば、ドレイン連結部95、ゲート連結部100、ソース連結部105のそれぞれに接続された構造を有する。
このように、複数の本具体例の窒化物半導体素子を並列配置して連結配線させることにより、電流容量を増大させ、大電力信号を取り扱うことができる半導体装置70が得られる。
【0079】
また、本具体例には、支持基板を図示していないが、本具体例は支持基板材料に限定されるものではない。支持基板としては、例えば、サファイア、炭化珪素(SiC)、SiあるいはGaNなどの材料を用いても実施可能である。
【0080】
また、本実施形態において、AlGaN/GaNを組み合わせて説明したが、GaN/InGaN、窒化アルミニウム(AlN)/AlGaN、あるいは窒化硼素アルミニウム(BAlN)/GaNなど窒化物半導体素子を組み合わせても、同様の効果が得られる。
【0081】
本実施形態において、バリア層にアンドープAlGaNバリア層を用いて説明したが、n型AlGaN層を用いても実施可能である。さらにまた、バリア層の上に、例えば、アンドープGaNあるいはn型GaNからなるキャップ層など形成されていても実施可能である。
また、上述した各具体例が有する各要素は、可能な限りにおいて組み合わせることができ、これら組み合わせたものも本発明の要旨を含む限り本発明の範囲に包含される。
【0082】
なお、本明細書において「窒化物半導体」とは、BxAlyGazIn1−x−y−zN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。また、導電型を制御するために添加される各種の不純物のいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
【図面の簡単な説明】
【0083】
【図1】図1(a)は、本実施形態に係る窒化物半導体素子の第1具体例の構造を表す模式断面図であり、図1(b)は、模式平面図である。
【図2】図2(a)〜(f)は、図1の第1具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図3】図3(a)は、本実施形態に係る窒化物半導体素子の第2具体例の構造を表す模式断面図であり、図3(b)は、模式平面図である。
【図4】図4(a)は、本実施形態に係る窒化物半導体素子の第3具体例の構造を表す模式平面図であり、図4(b)は、B−B線に沿った模式断面図である。
【図5】図5(a)は、本実施形態に係る窒化物半導体素子の第4具体例の構造を表す模式平面図であり、図5(b)は、B−B線に沿った模式断面図である。
【図6】図6(a)は、本実施形態に係る窒化物半導体素子の第5具体例の構造を表す模式平面図であり、図6(b)は、B−B線に沿った模式断面図である。
【図7】図7(a)は、本実施形態に係る窒化物半導体素子の第6具体例の構造を表す模式平面図であり、図7(b)は、模式平面図である。
【図8】図8(a)は、本実施形態に係る窒化物半導体素子の第7具体例の構造を表す模式平面図であり、図8(b)は、模式平面図である。
【図9】図9(a)は、本実施形態に係る窒化物半導体素子の第8具体例の構造を表す模式平面図であり、図9(b)は、模式平面図である。
【図10】図10(a)〜(f)は、図9の第8具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図11】図11(a)は、本実施形態に係る窒化物半導体素子の第9具体例の構造を表す模式平面図であり、図11(b)は、模式平面図である。
【図12】図12(a)〜(f)は、図11の第9具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図13】図13(a)は、本実施形態に係る窒化物半導体素子の第10具体例の構造を表す模式平面図であり、図13(b)は、模式平面図である。
【図14】図14(a)〜(f)は、図13の第10具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図15】図15(a)は、本実施形態に係る窒化物半導体素子の第11具体例の構造を表す模式平面図であり、図15(b)は、模式平面図である。
【図16】本実施形態の窒化物半導体素子を用いることができる半導体装置の模式平面図である。
【符号の説明】
【0084】
5窒化物半導体素子、10チャネル層、15バリア層、20p型領域、25ゲート電極、30フィールドプレート電極、35フィールド絶縁膜、36第1絶縁膜、37第2絶縁膜、40ゲート絶縁膜、45ソース電極、50ドレイン電極、55レジストマスク、60第2のフィールド絶縁膜、62第2のフィールドプレート電極、64第3のフィールドプレート電極、65リセス、70半導体装置
【技術分野】
【0001】
本発明は、窒化物半導体素子に関し、より詳細には、ヘテロ電界効果トランジスタの構造を有する窒化物半導体素子に関する。
【背景技術】
【0002】
窒化ガリウム(GaN)を含む窒化物半導体材料は、シリコン(Si)に比べて大きいバンドギャップを有するため、高い破壊電界強度を有する。したがって、小型且つ高耐圧な素子を実現しやすい。すなわち、窒化物半導体素子を電力制御用素子に用いることで、低オン抵抗となり低損失な素子が実現できる。特に、AlGaN/GaNヘテロ接合を用いたヘテロ電界効果トランジスタ(以下、HFET:Heterojunction Field Effect Transistor)は、単純な素子構造を有し、且つ良好な高出力制御特性を有することが期待されている。
【0003】
AlGaN/GaNヘテロ構造は、AlGaN層中に不純物をドープしたり、AlGaN/GaNヘテロ構造を分極させると、AlGaN近傍のGaNに二次元電子ガス(2DEG:two-Dimensional Electron Gas)が形成される。これにより、低オン抵抗及びノーマリーオン特性を有するHFETが得られる。
【0004】
しかし、高出力制御用のHFETには、回路の電源投入時における突入電流防止などの目的からノーマリーオフ特性を有することが望まれる。これに対しては、例えば、HFETの2DEG濃度を低減させると、ゲートしきい値電圧がプラス側にシフトする。これにより、ノーマリーオフ特性が得られる。しかし、この場合、オン抵抗が増大してしまう。
【0005】
低オン抵抗を維持しつつノーマリーオフ特性を得るためには、アンドープもしくはn型のAlGaN上に設けられたゲート電極の略垂直下方の2DEG濃度を選択的に低下させる必要がある。
【0006】
これは、例えばゲート電極下方にp型領域を選択的に設けることで実現できる。これにより、ゲートしきい値電圧がプラス側にシフトして、ノーマリーオフ特性が得られる。しかし、この場合、オン状態でのチャネル抵抗を小さくするためには、大きな順方向ゲートバイアスが必要とされる。しかし、順方向に大きなゲートバイアスを印加すると、ゲートリーク電流が流れるという問題が生じる。ゲートリーク電流を抑制するためには、絶縁ゲート構造が有効である。しかし、絶縁ゲート膜を形成する工程とゲート電極下のp型層を形成する工程とを別々に行うと、位置合わせずれが発生し、このずれにより、ゲート・ソース間やゲート・ドレイン間のオフセット抵抗が増大してしまい、オン抵抗が増大してしまう。
【0007】
一方、基板上に形成された窒化物を含む半導体からなるHFETであって、基板の上にチャネル層とバリア層とゲート電極とをこの順に備え、ゲート電極とチャネル層との間に、p型半導体層を有する半導体装置が開示されている(特許文献1)。
【特許文献1】特開2004−273486号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供する。
【課題を解決するための手段】
【0009】
本発明の一態様によれば、アンドープの窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが広く、アンドープもしくはn型の窒化物半導体からなる第2の半導体層と、前記第2の半導体層に選択的に形成されたp型領域と、前記p型領域の上に設けられたゲート絶縁膜と、前記p型領域の周囲の前記第2の半導体層の上に設けられたフィールド絶縁膜と、前記p型領域を挟んで第2の半導体層にそれぞれ接続された第1及び第2の主電極と、前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、を備えたことを特徴とする窒化物半導体素子が提供される。
【発明の効果】
【0010】
本発明によれば、ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供できる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1(a)は、本実施形態に係る窒化物半導体素子の第1具体例の構造を表す模式断面図であり、図1(b)はその模式平面図である。
【0012】
なお、図1以降の図面については、既出の図面と同様の要素には同一の符号を付して詳細な説明は省略する。
【0013】
本実施形態の窒化物半導体素子5は、チャネル層10の主面上に、チャンネル層10よりもバンドギャップが広いバリア層15が設けられている。バリア層15近傍のチャネル層10には、二次元電子ガス(2DEG:two-Dimensional Electron Gas)が形成される。この2DEGのシート電子濃度は、例えば、1×1013cm−2程度である。バリア層15の主面上には、開口されたフィールド絶縁膜35と、フィールド絶縁膜35に設けられた開口を覆うゲート絶縁膜40とがこの順に設けられている。開口を覆うゲート絶縁膜40の上には、フィールドプレート電極30に接続されたゲート電極25が設けられている。ゲート電極25の下方のバリア層15及びバリア層15近傍のチャネル層10には、p型領域20が設けられている。すなわち、p型領域20は、バリア層15を選択的に貫通しチャネル層10に侵入して2DEGを含むように設けられている。p型領域20の電子濃度は、シート電子濃度に換算して2DEGよりも高い値となるようにすることが望ましい。また、バリア層の主面に対して略平行方向のp型領域20の最大長さLpは、ゲート絶縁膜25に設けられた開口径Agiと同程度である(Lp=Agi)。
【0014】
バリア層15の上には、フィールド絶縁膜35及びゲート絶縁膜40を挟むように、ソース電極45とドレイン電極50がそれぞれ設けられている。これらの電極は、バリア層15とそれぞれオーミック接合を形成する。
また、ドレイン電極50側に向かって、例えば、距離Lfだけゲート電極25が延在した領域がある。この領域は、フィールドプレート電極30としての機能を有する。すなわち、ゲート電極25とフィールドプレート電極30とは一体化した構造を有する。
【0015】
ゲート電極25とドレイン電極50との距離(Lf+Lfd)は、ゲート電極25とソース電極45の距離Lgsよりも長い(Lf+Lfd>Lgs)。このような非対称構造とすることで、高耐圧を保持し、且つ、低オン抵抗を実現することが可能となる。フィールドプレート電極30をゲート電極25と一体に形成することで、ドレイン電極50側に生じる電界集中を緩和して、耐圧を向上させたり、電流コラプスを抑制させることが可能となる。フィールドプレート電極30の長さLfは、長くなるほどゲート電極25やp型領域20の端部の電界集中を大幅に抑制できるので、ゲート電極25とソース電極45の距離Lgsよりも長いことが望ましい。ゲート電極25がゲート絶縁膜40を介してp型領域20と対向する長さLgは、開口径Agiよりも両脇のゲート絶縁膜40の厚さの分だけ短くなるが、開口径Agiが1〜2マイクロメータ程度であるのに対して、ゲート絶縁膜は5〜30ナノメータ程度なので、開口径Agiと距離Lgは概ね等しく、チャネル抵抗を小さくすることが可能となる。キャリアは、バリア層15に隣接したチャネル層10を走行する。バリア層15はチャネル層10よりもバンドギャップが大きい窒化物半導体により構成されている。ゲート絶縁膜40は、ゲートリーク電流を低減させる役割を有する。
【0016】
チャネル層10の材料には、例えば、アンドープ窒化ガリウム(GaN)を用いることができる。バリア層15には、例えば、アンドープあるいはn型からなる窒化アルミニウムガリウム(AlGaN)を用いることができる。フィールド絶縁膜35には、例えば、窒化珪素(SiN)を用いることができる。ゲート絶縁膜40には、例えば、SiNや酸化アルミニウム(Al2O3)などを用いることができる。ここで、ゲート絶縁膜40の誘電率は、フィールド絶縁膜よりも高いことが望ましい。
【0017】
また、各層の膜厚は、例えば、チャネル層10が3マイクロメータ、バリア層15が30ナノメータ、p型領域20が40ナノメータ、フィールド絶縁膜35が200ナノメータ、ゲート絶縁膜40が15ナノメータとすることができる。
本実施形態のHFETは、ゲート電極の下方にゲート酸化膜とp型領域とが形成されたMIS(Metal-Insulator-Semiconductor)構造を有する。これにより、p型領域20の2DEG濃度を低減して空乏層を形成させることができる。したがって、ゲートしきい値をプラス側にシフトさせることが可能となることから、ノーマリーオフ特性を得ることが可能となる。これにより、回路の電源投入時における突入電流を防止することができる。必要に応じてゲート電極25に電圧を印加し、ゲート電極25の下方に設けられたp型領域20の周辺に生じる空乏層厚みを変化させることにより、ソース電極及びドレイン電極間の電流を制御することができる。
【0018】
また、ゲート絶縁膜40を設けることにより、ゲートリーク電流を低減できる。またさらに、ゲート絶縁膜40フィールド絶縁膜35を介してp型領域20を覆うようにゲート電極25が形成されている。これにより、ゲート・ソース間及びゲート・ドレイン間のオフセットの部分の抵抗が増大するのを抑制し、低オン抵抗を得ることができる。
次に、第1具体例の窒化物半導体素子5の製造方法について説明する。
図2(a)〜(f)は、図1の第1具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【0019】
まず、図2(a)に表すように、チャネル層10の上に設けられたバリア層15にフィールド絶縁膜35を堆積する。その後、フィールド絶縁膜35の上に所望のパターンを形成する。そして、図2(b)に表すように、エッチングを用いてフィールド絶縁膜35を開口する。これにより、開口底部にはバリア層15が露出する。
【0020】
続いて、図2(c)に表すように、開口底部のバリア層15に、例えば、イオン注入法を用いてフッ素イオンを注入したり、プラズマ処理を用いてフッ素元素を含むガスを拡散させる。これにより、開口底部のバリア層15及び2DEG近傍のチャネル層10にp型領域20を選択的に形成する。
【0021】
そして、図2(d)に表すように、フィールド絶縁膜35及びp型領域20の上に、ゲート絶縁膜40を堆積する。その後、図2(e)に表すように、p型領域20の上方のゲート絶縁膜40の上に、ゲート電極25及びフィールドプレート電極30をセルフアラインに形成する。その後、図2(f)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50をそれぞれ形成する。これにより、本具体例の窒化物半導体素子5が得られる。
【0022】
ここで、ゲート電極25とフィールドプレート電極30は一体化した構造を有する。フィールドプレート電極30は、ゲート電極25からドレイン電極50方向に向かって延在する領域となる。すなわち、フィールドプレート電極30を含むゲート電極25の長さL1はゲート開口幅L2よりも長い構造を有する(L1>L2)。
【0023】
また、図2(c)のp型領域20を形成する工程と、図2(d)のゲート絶縁膜40を形成する工程と、を別々のマスクを用いて行うと、p型領域20とゲート電極25の「位置合わせずれ」が生じやすい。「位置合わせずれ」が生じると、ゲート電極25とソース電極45の間や、ゲート電極25とドレイン電極50の間のオフセット抵抗が増大して、オン抵抗が増加する場合がある。
【0024】
これに対して、p型領域20を形成する際に用いたマスク(フィールド絶縁膜35)を用いてその開口にゲート絶縁膜40とゲート電極25をセルフアライン的に形成し、さらに、ゲート電極25の長さL1をゲート開口幅L2よりも長くすることで、p型領域20の上にゲート電極25(フィールドプレート電極30)を確実に形成することができる。したがって、オフセット抵抗の増加を抑制することができる。
【0025】
なお、図2(c)に表した工程では、p型領域20のドーパントにフッ素(F)元素を用いた。しかし、本発明はこれには限定されず、例えば、マグネシウム(Mg)、鉄(Fe)やマンガン(Mn)など他のドーパントを使用してもよい。
【0026】
また、図2(e)に表すように、ゲート電極25を形成した後に、図2(f)において、ソース電極45およびドレイン電極50を形成した。しかし、本発明はこれには限定されず、ソース電極45およびドレイン電極50を形成した後にゲート電極25を形成してもよい。
【0027】
図3(a)は、本実施形態に係る窒化物半導体素子の第2具体例の構造を表す模式断面図であり、図3(b)は、その模式平面図である。
【0028】
本具体例の基本構造は、図1に表した第1具体例と同様である。ただし、フィールド絶縁膜35は、複数の絶縁膜が積層された構造を有する。すなわち、バリア層15の上には、例えば、フィールド絶縁膜35として、第1絶縁膜36及び第2絶縁膜37がこの順に設けられている。
【0029】
第1絶縁膜36の材質には、例えば、SiNxを用いることができる。第2絶縁膜37には例えば、酸化珪素(SiOx )やAl2O3を用いることができる。第1絶縁膜36の材料には、ゲート絶縁膜40と同じものを用いることが望ましい。しかし、第1絶縁膜36とゲート絶縁膜40の材質が異なる場合は、ゲート絶縁膜40の誘電率を第1絶縁膜36よりも高くすることが望ましい。
フィールド絶縁膜35に膜厚の大きい単一層を用いた場合には、応力が発生してウェーハの反りが生じる場合がある。これに対して、本具体例によれば、複数の絶縁膜を積層させてフィールド絶縁膜35を構成することで、反りを抑制できる。また、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0030】
図4(a)は、本実施形態に係る窒化物半導体素子の第3具体例の構造を表す模式平面図であり、図4(b)は、B−B線に沿った模式断面図である。
ここで、図4(a)はゲート電極25の一部を削除した模式平面図である。なお、図4(a)のA−A線に沿った模式断面図は、前述した図1の窒化物半導体素子5の模式断面図と同様である。
【0031】
図4(a)に表すように、ゲート絶縁膜40の主面上には、ストライプ状のソース電極45及びドレイン電極50がそれぞれ設けられている。ソース電極45は、ドレイン電極50に対して平行に設けられている。これら電極45、50の間には、ストライプ状のゲート電極25がドレイン電極50に対して略平行に設けられている。また、ゲート電極25の下方には、ドレイン電極50に対して平行にp型領域20が設けられている。そして、このp型領域20は、ソース電極45にも複数のp型領域20が延長して接続されている。この複数のp型領域20は、等間隔Dで設けられている。
【0032】
図4(b)に表すように、ゲート電極25の下方と、ゲート電極25及びソース電極45の間には、p型領域20が設けられた構造を有する。
【0033】
本具体例によれば、このようにp型領域20とソース電極45を接続させることで、スイッチング時にp型領域20に発生するホールを、速やかにソース電極45へ充放電させることができる。ただし、p型領域20のストライプや延長パターンは、ゲート絶縁膜40上に形成する開口パターンを適宜設計することで得られる。また、本具体例においても、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0034】
図5(a)は、本実施形態に係る窒化物半導体素子の第4具体例の構造を表す模式平面図であり、図5(b)は、B−B線に沿った模式断面図である。
ここで、図5はゲート電極25の一部を削除した模式平面図である。また、図5(a)のA−A線に沿った模式断面図は、前述した図1の窒化物半導体素子5の模式断面図と同様である。
【0035】
本具体例の基本構造は、前述した図4と同様である。ただし、ゲート電極25の下方に設けられたp型領域20に対して垂直方向に位置するドレイン電極50方向にも、複数のp型領域20が延長した構造を有する。
【0036】
また、図5(b)に表すように、ソース電極45とドレイン電極50間の略中央からソース電極45の間にp型領域20が設けられた構造を有する。そして、p型領域20は、チャネル層10からフィールド絶縁膜35にかけて設けられている。
【0037】
このように、p型領域20をドレイン方向にも延長させることで、短チャネル効果を抑制し、高電圧印加時のチャネルリークを抑制することが可能となる。これにより、実効的なチャネル長が短くなるので、チャネル抵抗の低減により、低オン抵抗が得られる。
【0038】
ドレイン方向に延長したp型領域20の距離を、D2とする。ドレイン方向に延びたp型領域20は、ソース電極45に平行方向に等間隔に設けられており、そのp型領域20の間の距離をD3とする。この場合、距離D2を距離D3よりも大とすることで(D2>D3)、p型領域20により遮蔽効果が得られる。本具体例においても、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0039】
図6(a)は、本実施形態に係る窒化物半導体素子の第5具体例の構造を表す模式平面図であり、図6(b)は、B−B線に沿った模式断面図である。ここで、図6(a)はゲート電極25の一部を削除した模式平面図である。また、図6(a)のA−A線に沿った模式断面図は、前述した図1(a)の窒化物半導体素子5の模式断面図と同様である。また、図6(b)のB−B線に沿ったの模式断面図は、図4(b)の窒化物半導体素子5の模式断面図と同様である。
【0040】
本具体例の基本構造は、前述した図4と同様である。ただし、ソース電極45に対して略平行なp型領域20は、等間隔に分離した構造を有する。ここで、分離したp型領域20間の間隔を距離bとする。また、分離したp型領域20は、ソース電極45に対して略平行方向には距離cを有し、ソース電極45に対して略垂直方向には距離aを有する。これらの距離関係は、距離aが最も長く、距離c、距離bの順に小さくなる(a>c>b)。
【0041】
本具体例によれば、特に、距離aを距離bより大とすることで(a>b)、チャネルリーク電流を抑制することができる。これは、p型領域20から延びた空乏層のポテンシャルバリアがドレイン電圧により押し下げられるのを抑制するからである。これにより、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0042】
また、p型領域20の電子濃度を、例えば、シート濃度に換算して1×1013cm−2よりも高くした場合(P+型領域)、ゲートしきい値電圧は、隣接するp型領域20の間隔bにより制御することが可能となる。これにより、p型領域20の濃度を厳密に管理しなくても、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0043】
図7(a)は、本実施形態に係る窒化物半導体素子の第6具体例の構造を表す模式平面図であり、図7(b)は、模式平面図である。
【0044】
本具体例の基本構造は、前述した図1と同様である。ただし、ゲート電極25と、ゲート絶縁膜40と、ゲート電極25側のソース電極45及びドレイン電極50と、の主面上には、第2のフィールド絶縁膜60が設けられている。この第2のフィールド絶縁膜60の上に、ソース電極45に接続された第2のフィールドプレート電極62が設けられた構造を有する。
【0045】
ここで、第2のフィールドプレート電極62とドレイン電極50の最短距離をLfpdとする。フィールドプレート電極30とドレイン電極50の距離をLfdとする。
【0046】
このように、第2のフィールドプレート電極62とドレイン電極50の最短距離Lfpdをフィールドプレート電極30とドレイン電極50の距離をLfdよりも短くすることで(Lfd>Lfpd)、フィールドプレート電極30のドレイン電極50側端部に生じる電界集中を緩和することができる。これにより、高耐圧化させることができる。また、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0047】
図8(a)は、本実施形態に係る窒化物半導体素子の第7具体例の構造を表す模式平面図であり、図8(b)は、模式平面図である。
本具体例の基本構造は、前述した図7と同様である。ただし、第2のフィールド絶縁膜60上に、ドレイン電極50に接続された第3のフィールドプレート電極64が設けられた構造を有する。ここで、第2のフィールドプレート電極62と第3のフィールドプレート電極64は、距離D6だけ離れて設けられている。
【0048】
このように、第3のフィールドプレート電極64を設けることで、ドレイン電極50のゲート電極25側の端部に生じる電界集中をさらに、緩和させることができる。これにより、高耐圧化させることができる。本具体例においても、前述した図1と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0049】
図9(a)は、本実施形態に係る窒化物半導体素子の第8具体例の構造を表す模式平面図であり、図9(b)は、模式平面図である。
図10(a)〜(f)は、図9の第8具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【0050】
図9(a)に表すように、本具体例の基本構造は、前述した図1と同様である。ただし、バリア層15及びp型領域20の上に、ゲート絶縁膜40が設けられている。ゲート絶縁膜40の上にはフィールド絶縁膜35と、ゲート電極25及びフィールドプレート電極30がこの順に設けられている。ここで、ゲート電極の下方には、ゲート絶縁膜40を介してp型領域20が設けられた構造を有する。
本具体例においても、ゲート電極25はMIS構造を有するので、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0051】
このような構造は、図10に表すような製造工程により形成することができる。すなわち、図10(a)に表すように、チャネル層10の上にバリア層15が設けられている。このバリア層15の上に、CVD(Chemical Vapor Deposition)法やスパッタリング法を用いてゲート絶縁膜40とフィールド絶縁膜35をこの順に堆積する。その後、フィールド絶縁膜35の上にレジストマスク55を用いて所望なパターンを形成する。
【0052】
そして、図10(b)に表すように、エッチングによりフィールド絶縁膜35を開口する。この際、ゲート絶縁膜40は、エッチングストップ層としての役割を有する。したがって、フィールド絶縁膜35のエッチング速度は、ゲート絶縁膜40よりも高いことが好ましい。
【0053】
続いて、図10(c)に表すように、レジストマスクの上から、例えば、イオン注入法を用いて不純物イオンを注入する。ここで、レジストマスクやフィールド絶縁膜35は、フッ素イオンが注入されるのをブロックする役割を有する。そして、開口底部のゲート絶縁膜40を介して、バリア層15と2DEG近傍のチャネル層10にp型領域20を形成する。
【0054】
そして、レジストマスクを除去した後、図10(d)に表すように、開口したフィールド絶縁膜35の周辺に、ゲート電極25を形成する。
【0055】
その後、図10(e)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50をそれぞれ設ける。これにより、図9に表した本具体例の窒化物半導体素子5が得られる。
【0056】
また、本具体例によれば、フィールド絶縁膜35とバリア層15との間にゲート絶縁膜40を設けることで、エッチングによりバリア層15がダメージを受けるのを防ぐことができる。ちなみに、イオン注入法によりダメージを受けたゲート絶縁膜40を、例えば、エッチングを用いて除去し、再度ゲート絶縁膜40を再度堆積させた場合、前述した図3において、第1絶縁膜36がゲート絶縁膜40、第2絶縁膜37がフィールド絶縁膜35となる。本具体例においても、図1と同様の効果が得られる。
【0057】
図11(a)は、本実施形態に係る窒化物半導体素子の第9具体例の構造を表す模式平面図であり、図11(b)は、模式平面図である。
図12(a)〜(f)は、図11の第9具体例の窒化物半導体素子の製造工程を表す工程断面図である。
図11(a)に表すように、本具体例の基本構造は、前述した図1と同様である。ただし、ゲート電極25の下方にリセス65が設けられている。すなわち、バリア層15に設けられたp型領域20の厚みが、部分的に小さい構造を有する。ここで、リセス65を設けないときのバリア層15の膜厚は、例えば、約30ナノメータである。
【0058】
このように、リセスを設け、p型領域20の膜厚を低下させることで、ゲートしきい値電圧をさらにプラス側にシフトさせることができる。すなわち、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0059】
ここで、p型領域20を形成しなくても、リセス65により、例えば5ナノメータ程度の膜厚のバリア層15を形成することができればノーマリーオフ特性が得られるはずである。しかし、実際にはこのような膜厚を作製することは極めて困難である。
【0060】
これに対して、本具体例によれば、ゲート電極25の下方にリセス65を設けつつ、p型領域20を設けることで、ゲート絶縁膜40とチャンネル層10の間の厚みを5ナノメータ以上とすることができる。これにより、ゲートしきい値電圧を更に大きくプラス側にシフトさせることができ、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
【0061】
本具体例の構造は、図12に示す製造工程を用いて形成することができる。
すなわち、本具体例に用いることができる製造工程は図2とほぼ同様の工程である。しかし、図12(c)に表すように、開口底部に露出したバリア層15に、例えば、ドライエッチングを行い、リセス65を形成する。ここで、リセス65底部のバリア層15の膜厚を例えば、5ナノメータより大としてもよい。
【0062】
その後、図12(d)に表すように、イオン注入法を用いてフッ素イオンを注入したり、プラズマ処理を用いてフッ素元素を含むガスを拡散させる。これにより、開口底部のバリア層15及び2DEG近傍のチャネル層10にp型領域20を選択的に形成する。
【0063】
そして、図12(e)に表すように、フィールド絶縁膜35及びp型領域20の上に、CVD法やスパッタリング法を用いてゲート絶縁膜40を堆積する。その後、図12(f)に表すように、p型領域20の上方のゲート絶縁膜40に、蒸着及びリフトオフによりゲート電極25及びフィールドプレート電極30を形成する。
【0064】
図12(g)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50を、例えば、CVD法やスパッタリング法を用いてそれぞれ形成する。これにより、本具体例の窒化物半導体素子5が得られる。また、リセス65のエッチング深さは、ゲート絶縁膜40の膜厚と同程度としてもよいが、これには限定されない。
【0065】
図13(a)は、本実施形態に係る窒化物半導体素子の第10具体例の構造を表す模式平面図であり、図13(b)は、模式平面図である。
図14(a)〜(f)は、図13の第10具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【0066】
図13(a)に表すように、本具体例の基本構造は、前述した図1と同様である。ただし、本具体例によれば、ゲート電極25下方のゲート絶縁膜40とバリア層15の間には、例えば、窒化ガリウム(GaN)からなるp型領域20を選択的に成長させた構造を有する。このp型領域20は、後述するようにセルフアラインに形成することができる。バリア層15をn型に形成すると、ゲートバイアスがゼロの状態でも、バリア層15とp型領域20との間に形成されたpn接合のビルトインポテンシャルにより空乏層が伸びて、直下のチャネル層1の2DEG領域を空乏化できる。つまり、このように、結晶成長したp型領域20を用いても、前述した具体例と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
【0067】
本具体例の構造は、図14に示す製造工程を用いて形成することができる。
すなわち、本具体例に用いることができる製造工程は、図2とほぼ同様の工程である。ただし、図14(c)に表すように、開口底部に露出したバリア層15に、例えば、GaNからなるp型領域20を選択的にエピタキシャル成長させる。
【0068】
その後、図14(d)に表すように、フィールド絶縁膜35及びp型領域20の上に、ゲート絶縁膜40を堆積する。
【0069】
そして、図14(e)に表すように、p型領域20の上方のゲート絶縁膜40に、ゲート電極25及びフィールドプレート電極30を形成する。
【0070】
図14(g)に表すように、ゲート電極25を挟むようにバリア層15の主面上にソース電極45及びドレイン電極50をそれぞれ形成する。本具体例においても、前述した図1と同様の効果が得られる。
【0071】
ここで、本具体例のp型領域20の材料として、GaNを用いたが、本発明はこれには限定されず、p型ドープ濃度を上げるために、窒化インジウムガリウム(InGaN)を用いてもよい。また、本具体例では、p型領域20を選択的にエピタキシャル成長させたが、これには限定されない。
【0072】
例えば、図15に表すように、バリア層15に選択的に形成されたリセス65の底部に、例えば、GaNからなるp型領域20をエピタキシャル成長させてもよい。このようにしても、本実施形態と同様の効果が得られる。
【0073】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。これ以外にも当業者が容易に考え得る変形はすべて適用可能である。
【0074】
例えば、本実施形態の窒化物半導体素子5を複数並列に配置して、連結配線させることで、図16に表すように、例えば、「マルチフィンガー・タイプ」と呼ばれる半導体装置70を形成できる。
【0075】
図16は、本実施形態の窒化物半導体素子を用いることができる半導体装置の模式平面図である。
【0076】
ここで、A−A線に沿った模式断面図は、例えば、前述した図1(a)の模式断面図と同様である。
【0077】
この半導体装置は、前述したようにゲート絶縁膜40上にソース電極45とゲート電極25とドレイン電極50がそれぞれ複数並列して設けられている。これらの電極はストライプ形状をしている。例えば、ソース電極45の長軸方向に略垂直方向には、ソース電極45を挟むようにゲート電極25がそれぞれ設けられている。ゲート電極25を挟んでソース電極45と反対方向にはドレイン電極50、ゲート電極25、ソース電極45、がこの順にそれぞれ、並列して設けられている。
【0078】
そして、例えば、ドレイン電極50の長手方向の端部には、例えば、ドレイン連結線80が接続されている。ゲート電極25やソース電極45も同様に、それぞれゲート連結線85やソース連結線90が接続されている。これらの連結線は電極ごとに区別されている。ここで、隣接する窒化物半導体素子同士は、同じ電極による連結線を共有している。そして、各電極はそれぞれの連結線を介して各連結部、例えば、ドレイン連結部95、ゲート連結部100、ソース連結部105のそれぞれに接続された構造を有する。
このように、複数の本具体例の窒化物半導体素子を並列配置して連結配線させることにより、電流容量を増大させ、大電力信号を取り扱うことができる半導体装置70が得られる。
【0079】
また、本具体例には、支持基板を図示していないが、本具体例は支持基板材料に限定されるものではない。支持基板としては、例えば、サファイア、炭化珪素(SiC)、SiあるいはGaNなどの材料を用いても実施可能である。
【0080】
また、本実施形態において、AlGaN/GaNを組み合わせて説明したが、GaN/InGaN、窒化アルミニウム(AlN)/AlGaN、あるいは窒化硼素アルミニウム(BAlN)/GaNなど窒化物半導体素子を組み合わせても、同様の効果が得られる。
【0081】
本実施形態において、バリア層にアンドープAlGaNバリア層を用いて説明したが、n型AlGaN層を用いても実施可能である。さらにまた、バリア層の上に、例えば、アンドープGaNあるいはn型GaNからなるキャップ層など形成されていても実施可能である。
また、上述した各具体例が有する各要素は、可能な限りにおいて組み合わせることができ、これら組み合わせたものも本発明の要旨を含む限り本発明の範囲に包含される。
【0082】
なお、本明細書において「窒化物半導体」とは、BxAlyGazIn1−x−y−zN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。また、導電型を制御するために添加される各種の不純物のいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
【図面の簡単な説明】
【0083】
【図1】図1(a)は、本実施形態に係る窒化物半導体素子の第1具体例の構造を表す模式断面図であり、図1(b)は、模式平面図である。
【図2】図2(a)〜(f)は、図1の第1具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図3】図3(a)は、本実施形態に係る窒化物半導体素子の第2具体例の構造を表す模式断面図であり、図3(b)は、模式平面図である。
【図4】図4(a)は、本実施形態に係る窒化物半導体素子の第3具体例の構造を表す模式平面図であり、図4(b)は、B−B線に沿った模式断面図である。
【図5】図5(a)は、本実施形態に係る窒化物半導体素子の第4具体例の構造を表す模式平面図であり、図5(b)は、B−B線に沿った模式断面図である。
【図6】図6(a)は、本実施形態に係る窒化物半導体素子の第5具体例の構造を表す模式平面図であり、図6(b)は、B−B線に沿った模式断面図である。
【図7】図7(a)は、本実施形態に係る窒化物半導体素子の第6具体例の構造を表す模式平面図であり、図7(b)は、模式平面図である。
【図8】図8(a)は、本実施形態に係る窒化物半導体素子の第7具体例の構造を表す模式平面図であり、図8(b)は、模式平面図である。
【図9】図9(a)は、本実施形態に係る窒化物半導体素子の第8具体例の構造を表す模式平面図であり、図9(b)は、模式平面図である。
【図10】図10(a)〜(f)は、図9の第8具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図11】図11(a)は、本実施形態に係る窒化物半導体素子の第9具体例の構造を表す模式平面図であり、図11(b)は、模式平面図である。
【図12】図12(a)〜(f)は、図11の第9具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図13】図13(a)は、本実施形態に係る窒化物半導体素子の第10具体例の構造を表す模式平面図であり、図13(b)は、模式平面図である。
【図14】図14(a)〜(f)は、図13の第10具体例の窒化物半導体素子の製造工程を表す工程断面図である。
【図15】図15(a)は、本実施形態に係る窒化物半導体素子の第11具体例の構造を表す模式平面図であり、図15(b)は、模式平面図である。
【図16】本実施形態の窒化物半導体素子を用いることができる半導体装置の模式平面図である。
【符号の説明】
【0084】
5窒化物半導体素子、10チャネル層、15バリア層、20p型領域、25ゲート電極、30フィールドプレート電極、35フィールド絶縁膜、36第1絶縁膜、37第2絶縁膜、40ゲート絶縁膜、45ソース電極、50ドレイン電極、55レジストマスク、60第2のフィールド絶縁膜、62第2のフィールドプレート電極、64第3のフィールドプレート電極、65リセス、70半導体装置
【特許請求の範囲】
【請求項1】
アンドープの窒化物半導体からなる第1の半導体層と、
前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが広く、アンドープもしくはn型の窒化物半導体からなる第2の半導体層と、
前記第2の半導体層に選択的に形成されたp型領域と、
前記p型領域の上に設けられたゲート絶縁膜と、
前記p型領域の周囲の前記第2の半導体層の上に設けられたフィールド絶縁膜と、
前記p型領域を挟んで第2の半導体層にそれぞれ接続された第1及び第2の主電極と、
前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、
を備えたことを特徴とする窒化物半導体素子。
【請求項2】
前記p型領域は、前記第2の半導体層を貫通し、前記第1の半導体層に侵入していることを特徴とする請求項1記載の窒化物半導体素子。
【請求項3】
前記ゲート絶縁膜は、前記フィールド絶縁膜の上に延在してなることを特徴とする請求項1または2に記載の窒化物半導体素子。
【請求項4】
前記フィールド絶縁膜は、複数の絶縁膜を積層してなることを特徴とする請求項1〜3のいずれか1つに記載の窒化物半導体素子。
【請求項5】
前記p型領域は、前記第1の主電極に接続されてなることを特徴とする請求項1〜4のいずれか1つに記載の窒化物半導体素子。
【請求項1】
アンドープの窒化物半導体からなる第1の半導体層と、
前記第1の半導体層の上に設けられ、前記第1の半導体層よりもバンドギャップが広く、アンドープもしくはn型の窒化物半導体からなる第2の半導体層と、
前記第2の半導体層に選択的に形成されたp型領域と、
前記p型領域の上に設けられたゲート絶縁膜と、
前記p型領域の周囲の前記第2の半導体層の上に設けられたフィールド絶縁膜と、
前記p型領域を挟んで第2の半導体層にそれぞれ接続された第1及び第2の主電極と、
前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、
を備えたことを特徴とする窒化物半導体素子。
【請求項2】
前記p型領域は、前記第2の半導体層を貫通し、前記第1の半導体層に侵入していることを特徴とする請求項1記載の窒化物半導体素子。
【請求項3】
前記ゲート絶縁膜は、前記フィールド絶縁膜の上に延在してなることを特徴とする請求項1または2に記載の窒化物半導体素子。
【請求項4】
前記フィールド絶縁膜は、複数の絶縁膜を積層してなることを特徴とする請求項1〜3のいずれか1つに記載の窒化物半導体素子。
【請求項5】
前記p型領域は、前記第1の主電極に接続されてなることを特徴とする請求項1〜4のいずれか1つに記載の窒化物半導体素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2007−294528(P2007−294528A)
【公開日】平成19年11月8日(2007.11.8)
【国際特許分類】
【出願番号】特願2006−118085(P2006−118085)
【出願日】平成18年4月21日(2006.4.21)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成19年11月8日(2007.11.8)
【国際特許分類】
【出願日】平成18年4月21日(2006.4.21)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]