配線構造
配線構造（１００）は、パッド（１０２）と、このパッドに結合された少なくとも２つのビア（１０４−１０６）とを有する。一実施例において、パッド（１０２）は５つの実質的にまっすぐな端縁部（１０８−１１３）を有し、１つのビア（１０６）がパッド（１０２）の実質的に直下に形成されてこのパッドと直接結合され、また、２つのビア（１０４−１０５）がテイパー付き導電セグメント（１１０、１１２）により少なくとも５つの実質的にまっすぐな端縁部（１０８−１１３）のうちの１つに結合されている。別の実施例において、パッドはその実質的に直下に形成された３つのビアと直接結合されている。配線構造の形成方法は、少なくとも２つのビアを基板に形成し、パッドを少なくとも２つのビアにそれぞれ結合するステップを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板に関し、さらに詳細には、回路基板に用いる配線構造に関する。
【背景技術】
【０００２】
回路基板は、コンピューター、セルラー電話及びパーソンルデジタルアシスタントのような現代の電子システムの構成要素である。回路基板は、現代の電子システムに必要な電子機能を実行する集積回路、抵抗、キャパシター及びインダクターのような電子コンポーネントを取付けて配線するためのプラットフォームを提供する。配線構造は、回路基板上の電子コンポーネントを相互に接続する導電性構造体である。
【０００３】
配線構造は、簡単なものもあれば複雑なものもある。簡単な配線構造は導電性トレースを有する。導電性トレースは銅のような導電性材料の薄く狭幅の条片であるのが一般的であり、１つの電子コンポーネントを別のコンポーネントに接続するために回路基板の表面上に形成される。複雑な配線構造は、パッドに結合されたビアのような構造を含む。ビアは通常、円柱状の導電性セグメントであり、回路基板の異なる層または異なる層上のコンポーネントを相互に接続する。パッドは通常、回路基板の表面層上に形成された薄い正方形の導電性構造体である。パッドは、集積回路または他の電子デバイスのようなコンポーネントを回路基板上で利用される信号に接続するための場所を提供する。信号には、電力信号または定電位信号及び情報を運ぶ信号が含まれる。
【０００４】
現在の電子システムにおける問題点の１つに、システムに電流のステップ状需要が発生し、このステップ状需要により電子システムの電力分配システムを構成する導体に電流サージが発生するという問題がある。電力分配システムを構成する導体は、これらの電流サージにより、電磁放射を発生させる（電磁障害（ＥＭＩ）とも呼ばれる）。電子デバイスが発生させる電磁放射の許容量は通常、政府の規則により規制される。アメリカ合衆国では、規則は連邦通信委員会により制定施行される。従って、電子デバイスからの電磁放射を抑制する必要がある。
【０００５】
電力分配システムの電磁放射の問題に対する１つの解決法として、定電位源に結合されたパッドとアースまたはゼロ電位源に結合されたパッドとの間に減結合キャパシターの接続を必要とするものがある。減結合キャパシターは、エネルギーを基板に結合された回路に供給して、電力分配システムの他の部分に電流サージを生ぜしめることなく電流需要のステップ状増加を満足させることができる局部的なエネルギー源である。しかしながら、定電位源をパッド及び減結合キャパシターに結合するビアは高い周波数ではインダクタンスが大きくなるため、電子デバイスにおける電流需要のステップ状増加がビアに電圧降下を発生させる。電流需要のステップ状増加の発生回数が比較的少ない場合、減結合キャパシターは電子システムの望ましくない電磁放射またはＥＭＩを減少するように十分な働きをする。しかしながら、現代の電子システムの動作周波数はますます高くなる傾向があるため、電流需要のステップ状増加の頻度が増加し、この頻度の増加によりビアの電圧降下が望ましくないノイズ電圧を高いレートで発生させる。望ましくないノイズ電圧がこのように高いレートで発生すると、電力分配システムを流れる電流により電磁放射またはＥＭＩがかなりの量発生する。
【０００６】
上記及び他の理由により、本発明が求められている。
【実施例の詳細な説明】
【０００７】
以下の詳細な説明において、本発明の特定の好ましい実施例を例示し、本願の一部を構成する添付図面を参照する。添付図面において、同一の参照番号は幾つかの図の実質的に同じコンポーネントを指すものである。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されている。他の実施例も利用可能であり、本発明の思想及び範囲から逸脱しないで構造的、機械的及び電気的な変更を行えることを理解されたい。従って、以下の詳細な説明は限定の意味で捉えるべきではなく、本発明の範囲は、頭書の特許請求の範囲をこの範囲に当然備わるべきである均等物の全範囲と共に正しく解釈することにより決定される。
【０００８】
図１Ａは、本発明の教示による配線構造１００の幾つかの実施例の上面図である。図１Ａからわかるように、配線構造１００は基板１０１上に形成されている。配線構造１００は、パッド１０２と、パッド１０２に結合された３つのビア１０４−１０６とを有する。ビア１０４は、導電セグメント１１０によりパッド１０２に結合されている。ビア１０５は、導電セグメント１１２によりパッド１０２に結合されている。ビア１０２は、パッド１０２に直接結合されている。ビア１０６をパッド１０２に直接結合するには、ビア１０６を基板１０１に形成した後、ビア１０６がパッド１０２と物理的及び電気的に結合されるようにパッド１０２をビア１０６の実質的に上方に形成する。
【０００９】
パッド１０２は、基板１０１の表面上に銅、アルミニウム、金、銀またはタングステンのような導電性材料をパターン形成及びエッチングすることにより形成する。パターン形成及びエッチングを行う前に、基板１０１の表面上に化学的気相成長または電気めっきのようなプロセスにより導電性材料の薄い層を形成する。パッド１０２の形状はパターン形成及びエッチングプロセスにより決まるが、パッド１０２は特定の形状に限定されない。１つの実施例において、パッド１０２の周囲は、図１Ａに示す六角形を形成するように６つの実質的にまっすぐな端縁部１０８−１１３が互いに接続されたものである。パッド１０２は、基板１０１上またはその近くに取付けた集積回路、抵抗、キャパシター、またはインダクターのような電子コンポーネントに信号を結合するための基板１０１上の場所を提供する。
【００１０】
３つのビア１０４−１０６は、基板１０１に形成された円柱状の導体である。ビアは通常、基板の１またはそれ以上の層にホールをエッチングしてそのホール内に導電性材料を付着させることにより形成する。３つのビア１０４−１０６は、円柱状であることに限定されない。基板１０１における信号の伝送を可能にするものであれば、任意適当な形状を配線構造１００の製造に使用できる。ビア１０４−１０６の形成に用いるに好適な他の形状の例として、正方形、八角形、三角形及び六角形が含まれる。パッド１０２はまた、ただ３つのビアの使用に限定されない。配線構造１００の好ましい実施例では３つのビアが形成されるが、電磁障害の減少はパッド１０２を２またはそれ以上のビアにより信号源に結合しても得られる。当業者は、本発明の教示による、４つのビアを有する配線構造、５つのビアを有する配線構造及び６つ以上のビアを有する配線構造を形成できることがわかるであろう。シミュレーションによると、ただ１つのビアがパッドに結合された配線構造と比べると、２またはそれ以上のビアが結合された配線構造１００の方が高周波性能が優れていることが判明している。
【００１１】
導電セグメント１１０は、パッド１０２をビア１０４に結合する。導電セグメント１１０は、銅、アルミニウム、金、銀またはタングステンのような導電性材料により形成され、テイパーを有するのが好ましい。導電セグメント１００は、第１の端部１１４と第２の端部１１６とを有する。第１の端部１１４は第１の幅１１８を、また第２の端部１１６は第２の幅１２０を有する。第１の端部１１４はビア１０４に接続され、第２の端部１１６はパッド１０２に接続されている。１つの実施例において、第１の幅１１８は第２の幅１２０より小さい。第１の幅１１８を第２の幅１２０よりも小さくすることによって、パッド１０２とビア１０４との間にテイパー付き導電セグメントを形成することができる。電流にステップ状の変化が発生すると、テイパー付き導電セグメントは一般的に、テイパーのないセグメントを有する同じ配線構造に比べて少量の電磁放射を発生する。テイパーは直線状のテイパーに限定されない。双曲線関数及び指数関数のような他の関数を用いて導電セグメント１１０のテイパーを決定することができる。ビア１０５をパッド１０２に接続する導電セグメント１１２もテイパー付き導電セグメントであるのが好ましい。
【００１２】
図１Ｂは、本発明の教示によりキャパシター１２７が第１の配線構造１００と第２の配線構造１２９との間に結合された回路基板１２５の一実施例を示す側面図である。第１の配線構造１００は基板１３５に形成された第１の電位平面１３１に結合され、第２の配線構造１２９は基板１３５に形成された第２の電位平面１３３に結合されている。各電位平面１３１、１３３は、基板１３５に形成された導電性領域またはプレートであり、基板１３５上に形成された電子システムの動作時実質的に一定の電位源を提供する。半田要素１３６は、キャパシター１２７を第１の配線構造１００に電気的に結合し、半田要素１３７はキャパシター１２７を第２の配線構造１２９に電気的に結合する。
【００１３】
第１の配線構造１００は、図１Ａの説明において述べたように形成される。しかしながら、図１Ａ及び図１Ｂに示すように、少なくとも３つのビア１０４、１０６のうち少なくとも１つのビアをパッド１０２の実質的に直下に位置させるのが好ましいことに注意されたい。ビア１０６をパッド１０２の実質的に直下に位置させると、基板１３５上の表面領域が電子コンポーネントの取付け用として利用可能な状態になる。さらに、ビア１０６をパッド１０２の実質的に直下に位置させると、ビア１０６をパッド１０２に結合するための特別の導電セグメントが不要になる。特別の導電セグメントはパッド１０２に結合された回路の動作時に電磁放射の発生源になりうるため、ＥＭＩの潜在的な発生源が回避される。
【００１４】
第２の配線構造１２９は第１の配線構造１００と実質的に同じように形成するのが好ましいが、第１の配線構造１００と実質的に同じようにすることには限定されない。第２の配線構造１２９は、第１の配線構造１００より多数の、又は少数のビアを有する場合がある。図１Ｂに示す実施例では、配線構造１２９は第２の電位平面１３３に結合された単一のビア１４２に結合されたパッド１４０を有する。絶縁リング（図示せず）は通常、単一のビア１４２が第１の電位平面１３１を通過する第１の電位平面１３１の任意の場所で、単一のビア１４２を第１の電位平面１３１から分離する。
【００１５】
キャパシター１２７は、第１の電位平面１３１を第２の電位平面１３３に電気的に結合する。１つの実施例において、このキャパシター１２７は、電位平面１３１及び１３３のうち一方における電流のステップ状需要に応答して電流を供給できる高周波キャパシターである。別の実施例において、このキャパシターはセラミックキャパシターである。さらに別の実施例において、このキャパシター１２７は高周波セラミックキャパシターである。本発明は、第１の電位平面１３１を第２の電位平面１３３に結合する単一のキャパシターに限定されない。当業者は、多数の基板について、複数のキャパシターにより電位平面を減結合することがわかるであろう。
【００１６】
基板１３５は、電子システムを構成する電子コンポーネントを取付けて相互接続する基体を提供する。基板１３５の製造に用いる適当な材料の例として、セラミック、エポキシ、シリコン及び他の絶縁体及び半導体が含まれる。通常、回路基板１３５のような回路基板は、配線構造１００及び１２９のような複数の配線構造と、第１の電位平面１３１及び第２の電位平面１３３のような複数の定電位平面とを有する。
【００１７】
図１Ｃは、本発明の教示による集積回路１５０に結合された配線構造１００の一実施例を示す側面図である。図１Ｃからわかるように、集積回路１５０と定電位平面１５２との間には単一のパスが形成されている。このパスは、半田要素１５４、配線構造１００及び定電位平面１５２を含む。定電位平面１５２の信号は、配線構造１００及び半田要素１５４を経て集積回路１５０に至る。配線構造は、定電位表面１５２を半田要素１５４に結合するビア１０４−１０６を含む。通常、この半田要素１５４は集積回路１５０上のパッドをパッド１０２に結合する。配線構造１００の高周波性能により、定電位平面１５２と集積回路１５０との間の信号が迅速に結合される。
【００１８】
図２Ａは、本発明の教示による配線構造２００の幾つかの実施例を示す上面図である。図２Ａからわかるように、配線構造２００は基板２０１上に形成されている。配線構造２００は、パッド２０２と基板２０１上に形成された３つのビア２０４――２０６とを有する。パッド２０２は、３つのビア２０４−２０６に直接結合されている。パッド２０２を３つのビア２０４−２０６に直接結合するには、３つのビア２０４−２０６を形成した後、パッド２０２を３つのビア２０４−２０６の実質的上方に、３つのビア２０４−２０６がそれぞれパッド２０２と物理的及び電気的に結合されるように形成する。
【００１９】
パッド２０２は、基板２０１の表面上に銅、アルミニウム、金、銀またはタングステンのような導電性材料をパターン形成及びエッチングすることにより形成する。パターン形成及びエッチングの前に、基板２０１の表面上に化学的気相成長または電気めっきのようなプロセスにより導電性材料の薄い層を形成する。図２Ｂは、図２Ａの配線構造２００の側面図である。図２Ｂを参照して、パッド２０２は上側表面２１０と底面２１２とを有し、底面２１２は基板２０１と接触している。再び図２Ａを参照して、パッド２０２の形状はパターン形成及びエッチングプロセスにより決まるが、このパッド２０２は特定の形状に限定されない。パッド２０２は、実質的に正方形のコアパッド２１４と、正方形でない３つのパッド２１６−２１８とを有する。正方形のコアパッド２１４は４つの端縁部２２１−２２４を有し、正方形でない３つのパッド２１６−２１８はそれぞれ４つの端縁部２２１−２２４の１つに隣接する。１つの実施例において、正方形でない３つのパッド２１６−２１８の少なくとも１つは、パッド２１７のような実質的に三角形である。パッド２０２は、基板２０１上またはその近くに取付けられた集積回路、抵抗、キャパシターまたはインダクターのような電子コンポーネントに信号を結合するための基板２０１上の場所を提供する。
【００２０】
３つのビア２０４−２０６は、基板２０１に形成された円柱状の導体である。これらのビアは通常、基板の１またはそれ以上の層にエッチングによりホールを形成し、そのホールに導電性材料を付着させることにより形成する。３つのビア２０４−２０６は円柱状のものに限定されない。基板２０１内において信号を伝送できる任意適当な形状を配線構造２００の形成に使用できる。ビア２０４−２０６の形成に適した他の形状の例として、正方形、八角形、三角形及び六角形が含まれる。パッド２０２は３つのビアとの併用に限定されない。配線構造２００の好ましい実施例ではビアは３個あるが、パッド２０２を信号源に結合するために２またはそれ以上のビアを用いると電磁障害を減少することができる。当業者は、４つのビアを有する配線構造、５つのビアを有する配線構造及び６つ以上のビアを有する配線構造を本発明の教示に従って形成できることがわかるであろう。シミュレーションによると、２またはそれ以上のビアを結合した配線構造２００の高周波性能はただ１つのビアを結合したパッドと比べると高周波性能が優れていることがわかっている。
【００２１】
図２Ｃは、本発明の教示によりキャパシター２２７を第１の配線構造２００と第２の配線構造２２９との間に結合した回路基板２２５の一実施例を示す側面図である。第１の配線構造２００は基板２３５に形成された第１の電位平面２３１に結合されており、第２の配線構造２２９は基板２３５に形成された第２の電位平面２３３に結合されている。各電位平面２３１、２３３は、基板２３５に形成された導電性領域またはプレートであり、基板２３５上に形成された電子システムの動作時に実質的に一定の電位源を提供する。半田要素２３６はキャパシター２２７を第１の配線構造２００に電気的に結合し、半田要素２３７はキャパシター２２７を第２の配線構造２２９に電気的に結合する。
【００２２】
第１の配線構造２００は、図２Ａの説明に関連して述べたように形成される。しかしながら、図２Ｂ及び図２Ａに示すように、３つのビア２０４−２０６をパッド２０２の実質的に直下に配置するのが好ましいことに注意されたい。３つのビア２０４−２０６をパッド２０２の実質的に直下に位置させると、基板２２５上の表面領域を電子コンポーネントの取付けに利用できる。さらに、パッド２０２に結合された回路の動作時に電磁放射源となりうる特別の導電セグメントが電力分配システムに付加されない。
【００２３】
第２の配線構造２２９は、ビアの長さを除いて第１の配線構造２００と実質的に同一であるのが好ましい。１またはそれ以上のビア２３９は通常、第１の電位平面２３１でなくて第２の電位平面２３３に結合されるため、第１の配線構造２００の１またはそれ以上のビア２４１に比べるとわずかに長いか短い。しかしながら、第２の配線構造２２９は、第１の配線構造２００と実質的に同一であるように限定されない。第２の配線構造２２９は、第１の配線構造より多数かまたは少数のビアを備えてもよい。しかしながら、第２の配線構造２２９は、図２Ｃにおいて、第１の配線構造２００と実質的に同一なものとして示されている。１またはそれ以上のビア２３９が第１の電位平面２３１を貫通する場合は、別個の絶縁リング（図示せず）を設けて１またはそれ以上のビア２３９をそれぞれ第１の電位平面１３１から分離する。
【００２４】
キャパシター２２７は、第１の電位平面２３１を第２の電位平面２３３に電気的に結合する。１つの実施例において、このキャパシター２２７は、電位平面２３１、２３３のうちの一方の電流のステップ状需要に応答して電流を供給できる高周波キャパシターである。別の実施例において、このキャパシター２２７はセラミックキャパシターである。さらに別の実施例において、このキャパシター２２７が高周波セラミックキャパシターである。本発明は、第１の電位平面２３１を第２の電位平面２３３に結合する単一のキャパシターに限定されない。当業者は、多数の基板について、複数のキャパシターにより電位平面を減結合することがわかるであろう。
【００２５】
回路基板２２５は基板２３５を有し、この基板２３５は電子システムを構成する電子コンポーネントを取付けて相互接続するための基体を提供する。基板２３５の製造に適した材料の例として、セラミック、エポキシ、シリコン及び他の絶縁体及び半導体が含まれる。通常、回路基板２２５のような回路基板は、配線構造２００、２２９のような複数の配線構造と、第１の電位平面２３１、２３３のような複数の定電位平面とを有する。
【００２６】
図２Ｄは、本発明の教示による集積回路２５０に結合された配線構造２００の一実施例を示す側面図である。図２Ｃからわかるように、集積回路２５０と定電位平面２５２との間には単一のパスが形成されている。このパスは、半田要素２５４、配線構造２００及び定電位平面２５２を含む。定電位平面２５２における信号は、配線構造２００及び半田要素２５４を通って集積回路２５０に至る。配線構造は、定電位平面２５２を半田要素２５４に結合するビア２０４−２０６を有する。通常、半田要素２５４は集積回路２５０上のパッドをパッド２０２に結合する。配線構造２００の高周波性能により、定電位平面２５２と集積回路２５０との間における信号の迅速な結合が可能になる。
【００２７】
特定の実施例について説明したが、当業者は同一目的を達成するように意図された任意構成を図示の特定の実施例の代わりに使用できることが明らかである。本願は、本発明の任意の変形例または設計変更を包含するものと意図されている。従って、本発明は、頭書の特許請求の範囲及びその均等物によってのみ限定されることが明らかである。
【図面の簡単な説明】
【００２８】
【図１Ａ】本発明の教示による配線構造の幾つかの実施例を示す上面図である。
【図１Ｂ】本発明の教示によるキャパシターが第１の配線構造と第２の配線構造との間に結合された回路基板の一実施例を示す側面図である。
【図１Ｃ】本発明の教示による集積回路に結合された配線構造の一実施例を示す側面図である。
【図２Ａ】本発明の教示による配線構造の別の実施例を示す上面図である。
【図２Ｂ】図２Ａに示す配線構造の側面図である。
【図２Ｃ】本発明の教示によるキャパシターが第１の配線構造と第２の配線構造との間に結合された別の実施例を示す側面図である。
【図２Ｄ】本発明の教示による集積回路に結合された配線構造の別の実施例を示す側面図である。
【技術分野】
【０００１】
本発明は回路基板に関し、さらに詳細には、回路基板に用いる配線構造に関する。
【背景技術】
【０００２】
回路基板は、コンピューター、セルラー電話及びパーソンルデジタルアシスタントのような現代の電子システムの構成要素である。回路基板は、現代の電子システムに必要な電子機能を実行する集積回路、抵抗、キャパシター及びインダクターのような電子コンポーネントを取付けて配線するためのプラットフォームを提供する。配線構造は、回路基板上の電子コンポーネントを相互に接続する導電性構造体である。
【０００３】
配線構造は、簡単なものもあれば複雑なものもある。簡単な配線構造は導電性トレースを有する。導電性トレースは銅のような導電性材料の薄く狭幅の条片であるのが一般的であり、１つの電子コンポーネントを別のコンポーネントに接続するために回路基板の表面上に形成される。複雑な配線構造は、パッドに結合されたビアのような構造を含む。ビアは通常、円柱状の導電性セグメントであり、回路基板の異なる層または異なる層上のコンポーネントを相互に接続する。パッドは通常、回路基板の表面層上に形成された薄い正方形の導電性構造体である。パッドは、集積回路または他の電子デバイスのようなコンポーネントを回路基板上で利用される信号に接続するための場所を提供する。信号には、電力信号または定電位信号及び情報を運ぶ信号が含まれる。
【０００４】
現在の電子システムにおける問題点の１つに、システムに電流のステップ状需要が発生し、このステップ状需要により電子システムの電力分配システムを構成する導体に電流サージが発生するという問題がある。電力分配システムを構成する導体は、これらの電流サージにより、電磁放射を発生させる（電磁障害（ＥＭＩ）とも呼ばれる）。電子デバイスが発生させる電磁放射の許容量は通常、政府の規則により規制される。アメリカ合衆国では、規則は連邦通信委員会により制定施行される。従って、電子デバイスからの電磁放射を抑制する必要がある。
【０００５】
電力分配システムの電磁放射の問題に対する１つの解決法として、定電位源に結合されたパッドとアースまたはゼロ電位源に結合されたパッドとの間に減結合キャパシターの接続を必要とするものがある。減結合キャパシターは、エネルギーを基板に結合された回路に供給して、電力分配システムの他の部分に電流サージを生ぜしめることなく電流需要のステップ状増加を満足させることができる局部的なエネルギー源である。しかしながら、定電位源をパッド及び減結合キャパシターに結合するビアは高い周波数ではインダクタンスが大きくなるため、電子デバイスにおける電流需要のステップ状増加がビアに電圧降下を発生させる。電流需要のステップ状増加の発生回数が比較的少ない場合、減結合キャパシターは電子システムの望ましくない電磁放射またはＥＭＩを減少するように十分な働きをする。しかしながら、現代の電子システムの動作周波数はますます高くなる傾向があるため、電流需要のステップ状増加の頻度が増加し、この頻度の増加によりビアの電圧降下が望ましくないノイズ電圧を高いレートで発生させる。望ましくないノイズ電圧がこのように高いレートで発生すると、電力分配システムを流れる電流により電磁放射またはＥＭＩがかなりの量発生する。
【０００６】
上記及び他の理由により、本発明が求められている。
【実施例の詳細な説明】
【０００７】
以下の詳細な説明において、本発明の特定の好ましい実施例を例示し、本願の一部を構成する添付図面を参照する。添付図面において、同一の参照番号は幾つかの図の実質的に同じコンポーネントを指すものである。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されている。他の実施例も利用可能であり、本発明の思想及び範囲から逸脱しないで構造的、機械的及び電気的な変更を行えることを理解されたい。従って、以下の詳細な説明は限定の意味で捉えるべきではなく、本発明の範囲は、頭書の特許請求の範囲をこの範囲に当然備わるべきである均等物の全範囲と共に正しく解釈することにより決定される。
【０００８】
図１Ａは、本発明の教示による配線構造１００の幾つかの実施例の上面図である。図１Ａからわかるように、配線構造１００は基板１０１上に形成されている。配線構造１００は、パッド１０２と、パッド１０２に結合された３つのビア１０４−１０６とを有する。ビア１０４は、導電セグメント１１０によりパッド１０２に結合されている。ビア１０５は、導電セグメント１１２によりパッド１０２に結合されている。ビア１０２は、パッド１０２に直接結合されている。ビア１０６をパッド１０２に直接結合するには、ビア１０６を基板１０１に形成した後、ビア１０６がパッド１０２と物理的及び電気的に結合されるようにパッド１０２をビア１０６の実質的に上方に形成する。
【０００９】
パッド１０２は、基板１０１の表面上に銅、アルミニウム、金、銀またはタングステンのような導電性材料をパターン形成及びエッチングすることにより形成する。パターン形成及びエッチングを行う前に、基板１０１の表面上に化学的気相成長または電気めっきのようなプロセスにより導電性材料の薄い層を形成する。パッド１０２の形状はパターン形成及びエッチングプロセスにより決まるが、パッド１０２は特定の形状に限定されない。１つの実施例において、パッド１０２の周囲は、図１Ａに示す六角形を形成するように６つの実質的にまっすぐな端縁部１０８−１１３が互いに接続されたものである。パッド１０２は、基板１０１上またはその近くに取付けた集積回路、抵抗、キャパシター、またはインダクターのような電子コンポーネントに信号を結合するための基板１０１上の場所を提供する。
【００１０】
３つのビア１０４−１０６は、基板１０１に形成された円柱状の導体である。ビアは通常、基板の１またはそれ以上の層にホールをエッチングしてそのホール内に導電性材料を付着させることにより形成する。３つのビア１０４−１０６は、円柱状であることに限定されない。基板１０１における信号の伝送を可能にするものであれば、任意適当な形状を配線構造１００の製造に使用できる。ビア１０４−１０６の形成に用いるに好適な他の形状の例として、正方形、八角形、三角形及び六角形が含まれる。パッド１０２はまた、ただ３つのビアの使用に限定されない。配線構造１００の好ましい実施例では３つのビアが形成されるが、電磁障害の減少はパッド１０２を２またはそれ以上のビアにより信号源に結合しても得られる。当業者は、本発明の教示による、４つのビアを有する配線構造、５つのビアを有する配線構造及び６つ以上のビアを有する配線構造を形成できることがわかるであろう。シミュレーションによると、ただ１つのビアがパッドに結合された配線構造と比べると、２またはそれ以上のビアが結合された配線構造１００の方が高周波性能が優れていることが判明している。
【００１１】
導電セグメント１１０は、パッド１０２をビア１０４に結合する。導電セグメント１１０は、銅、アルミニウム、金、銀またはタングステンのような導電性材料により形成され、テイパーを有するのが好ましい。導電セグメント１００は、第１の端部１１４と第２の端部１１６とを有する。第１の端部１１４は第１の幅１１８を、また第２の端部１１６は第２の幅１２０を有する。第１の端部１１４はビア１０４に接続され、第２の端部１１６はパッド１０２に接続されている。１つの実施例において、第１の幅１１８は第２の幅１２０より小さい。第１の幅１１８を第２の幅１２０よりも小さくすることによって、パッド１０２とビア１０４との間にテイパー付き導電セグメントを形成することができる。電流にステップ状の変化が発生すると、テイパー付き導電セグメントは一般的に、テイパーのないセグメントを有する同じ配線構造に比べて少量の電磁放射を発生する。テイパーは直線状のテイパーに限定されない。双曲線関数及び指数関数のような他の関数を用いて導電セグメント１１０のテイパーを決定することができる。ビア１０５をパッド１０２に接続する導電セグメント１１２もテイパー付き導電セグメントであるのが好ましい。
【００１２】
図１Ｂは、本発明の教示によりキャパシター１２７が第１の配線構造１００と第２の配線構造１２９との間に結合された回路基板１２５の一実施例を示す側面図である。第１の配線構造１００は基板１３５に形成された第１の電位平面１３１に結合され、第２の配線構造１２９は基板１３５に形成された第２の電位平面１３３に結合されている。各電位平面１３１、１３３は、基板１３５に形成された導電性領域またはプレートであり、基板１３５上に形成された電子システムの動作時実質的に一定の電位源を提供する。半田要素１３６は、キャパシター１２７を第１の配線構造１００に電気的に結合し、半田要素１３７はキャパシター１２７を第２の配線構造１２９に電気的に結合する。
【００１３】
第１の配線構造１００は、図１Ａの説明において述べたように形成される。しかしながら、図１Ａ及び図１Ｂに示すように、少なくとも３つのビア１０４、１０６のうち少なくとも１つのビアをパッド１０２の実質的に直下に位置させるのが好ましいことに注意されたい。ビア１０６をパッド１０２の実質的に直下に位置させると、基板１３５上の表面領域が電子コンポーネントの取付け用として利用可能な状態になる。さらに、ビア１０６をパッド１０２の実質的に直下に位置させると、ビア１０６をパッド１０２に結合するための特別の導電セグメントが不要になる。特別の導電セグメントはパッド１０２に結合された回路の動作時に電磁放射の発生源になりうるため、ＥＭＩの潜在的な発生源が回避される。
【００１４】
第２の配線構造１２９は第１の配線構造１００と実質的に同じように形成するのが好ましいが、第１の配線構造１００と実質的に同じようにすることには限定されない。第２の配線構造１２９は、第１の配線構造１００より多数の、又は少数のビアを有する場合がある。図１Ｂに示す実施例では、配線構造１２９は第２の電位平面１３３に結合された単一のビア１４２に結合されたパッド１４０を有する。絶縁リング（図示せず）は通常、単一のビア１４２が第１の電位平面１３１を通過する第１の電位平面１３１の任意の場所で、単一のビア１４２を第１の電位平面１３１から分離する。
【００１５】
キャパシター１２７は、第１の電位平面１３１を第２の電位平面１３３に電気的に結合する。１つの実施例において、このキャパシター１２７は、電位平面１３１及び１３３のうち一方における電流のステップ状需要に応答して電流を供給できる高周波キャパシターである。別の実施例において、このキャパシターはセラミックキャパシターである。さらに別の実施例において、このキャパシター１２７は高周波セラミックキャパシターである。本発明は、第１の電位平面１３１を第２の電位平面１３３に結合する単一のキャパシターに限定されない。当業者は、多数の基板について、複数のキャパシターにより電位平面を減結合することがわかるであろう。
【００１６】
基板１３５は、電子システムを構成する電子コンポーネントを取付けて相互接続する基体を提供する。基板１３５の製造に用いる適当な材料の例として、セラミック、エポキシ、シリコン及び他の絶縁体及び半導体が含まれる。通常、回路基板１３５のような回路基板は、配線構造１００及び１２９のような複数の配線構造と、第１の電位平面１３１及び第２の電位平面１３３のような複数の定電位平面とを有する。
【００１７】
図１Ｃは、本発明の教示による集積回路１５０に結合された配線構造１００の一実施例を示す側面図である。図１Ｃからわかるように、集積回路１５０と定電位平面１５２との間には単一のパスが形成されている。このパスは、半田要素１５４、配線構造１００及び定電位平面１５２を含む。定電位平面１５２の信号は、配線構造１００及び半田要素１５４を経て集積回路１５０に至る。配線構造は、定電位表面１５２を半田要素１５４に結合するビア１０４−１０６を含む。通常、この半田要素１５４は集積回路１５０上のパッドをパッド１０２に結合する。配線構造１００の高周波性能により、定電位平面１５２と集積回路１５０との間の信号が迅速に結合される。
【００１８】
図２Ａは、本発明の教示による配線構造２００の幾つかの実施例を示す上面図である。図２Ａからわかるように、配線構造２００は基板２０１上に形成されている。配線構造２００は、パッド２０２と基板２０１上に形成された３つのビア２０４――２０６とを有する。パッド２０２は、３つのビア２０４−２０６に直接結合されている。パッド２０２を３つのビア２０４−２０６に直接結合するには、３つのビア２０４−２０６を形成した後、パッド２０２を３つのビア２０４−２０６の実質的上方に、３つのビア２０４−２０６がそれぞれパッド２０２と物理的及び電気的に結合されるように形成する。
【００１９】
パッド２０２は、基板２０１の表面上に銅、アルミニウム、金、銀またはタングステンのような導電性材料をパターン形成及びエッチングすることにより形成する。パターン形成及びエッチングの前に、基板２０１の表面上に化学的気相成長または電気めっきのようなプロセスにより導電性材料の薄い層を形成する。図２Ｂは、図２Ａの配線構造２００の側面図である。図２Ｂを参照して、パッド２０２は上側表面２１０と底面２１２とを有し、底面２１２は基板２０１と接触している。再び図２Ａを参照して、パッド２０２の形状はパターン形成及びエッチングプロセスにより決まるが、このパッド２０２は特定の形状に限定されない。パッド２０２は、実質的に正方形のコアパッド２１４と、正方形でない３つのパッド２１６−２１８とを有する。正方形のコアパッド２１４は４つの端縁部２２１−２２４を有し、正方形でない３つのパッド２１６−２１８はそれぞれ４つの端縁部２２１−２２４の１つに隣接する。１つの実施例において、正方形でない３つのパッド２１６−２１８の少なくとも１つは、パッド２１７のような実質的に三角形である。パッド２０２は、基板２０１上またはその近くに取付けられた集積回路、抵抗、キャパシターまたはインダクターのような電子コンポーネントに信号を結合するための基板２０１上の場所を提供する。
【００２０】
３つのビア２０４−２０６は、基板２０１に形成された円柱状の導体である。これらのビアは通常、基板の１またはそれ以上の層にエッチングによりホールを形成し、そのホールに導電性材料を付着させることにより形成する。３つのビア２０４−２０６は円柱状のものに限定されない。基板２０１内において信号を伝送できる任意適当な形状を配線構造２００の形成に使用できる。ビア２０４−２０６の形成に適した他の形状の例として、正方形、八角形、三角形及び六角形が含まれる。パッド２０２は３つのビアとの併用に限定されない。配線構造２００の好ましい実施例ではビアは３個あるが、パッド２０２を信号源に結合するために２またはそれ以上のビアを用いると電磁障害を減少することができる。当業者は、４つのビアを有する配線構造、５つのビアを有する配線構造及び６つ以上のビアを有する配線構造を本発明の教示に従って形成できることがわかるであろう。シミュレーションによると、２またはそれ以上のビアを結合した配線構造２００の高周波性能はただ１つのビアを結合したパッドと比べると高周波性能が優れていることがわかっている。
【００２１】
図２Ｃは、本発明の教示によりキャパシター２２７を第１の配線構造２００と第２の配線構造２２９との間に結合した回路基板２２５の一実施例を示す側面図である。第１の配線構造２００は基板２３５に形成された第１の電位平面２３１に結合されており、第２の配線構造２２９は基板２３５に形成された第２の電位平面２３３に結合されている。各電位平面２３１、２３３は、基板２３５に形成された導電性領域またはプレートであり、基板２３５上に形成された電子システムの動作時に実質的に一定の電位源を提供する。半田要素２３６はキャパシター２２７を第１の配線構造２００に電気的に結合し、半田要素２３７はキャパシター２２７を第２の配線構造２２９に電気的に結合する。
【００２２】
第１の配線構造２００は、図２Ａの説明に関連して述べたように形成される。しかしながら、図２Ｂ及び図２Ａに示すように、３つのビア２０４−２０６をパッド２０２の実質的に直下に配置するのが好ましいことに注意されたい。３つのビア２０４−２０６をパッド２０２の実質的に直下に位置させると、基板２２５上の表面領域を電子コンポーネントの取付けに利用できる。さらに、パッド２０２に結合された回路の動作時に電磁放射源となりうる特別の導電セグメントが電力分配システムに付加されない。
【００２３】
第２の配線構造２２９は、ビアの長さを除いて第１の配線構造２００と実質的に同一であるのが好ましい。１またはそれ以上のビア２３９は通常、第１の電位平面２３１でなくて第２の電位平面２３３に結合されるため、第１の配線構造２００の１またはそれ以上のビア２４１に比べるとわずかに長いか短い。しかしながら、第２の配線構造２２９は、第１の配線構造２００と実質的に同一であるように限定されない。第２の配線構造２２９は、第１の配線構造より多数かまたは少数のビアを備えてもよい。しかしながら、第２の配線構造２２９は、図２Ｃにおいて、第１の配線構造２００と実質的に同一なものとして示されている。１またはそれ以上のビア２３９が第１の電位平面２３１を貫通する場合は、別個の絶縁リング（図示せず）を設けて１またはそれ以上のビア２３９をそれぞれ第１の電位平面１３１から分離する。
【００２４】
キャパシター２２７は、第１の電位平面２３１を第２の電位平面２３３に電気的に結合する。１つの実施例において、このキャパシター２２７は、電位平面２３１、２３３のうちの一方の電流のステップ状需要に応答して電流を供給できる高周波キャパシターである。別の実施例において、このキャパシター２２７はセラミックキャパシターである。さらに別の実施例において、このキャパシター２２７が高周波セラミックキャパシターである。本発明は、第１の電位平面２３１を第２の電位平面２３３に結合する単一のキャパシターに限定されない。当業者は、多数の基板について、複数のキャパシターにより電位平面を減結合することがわかるであろう。
【００２５】
回路基板２２５は基板２３５を有し、この基板２３５は電子システムを構成する電子コンポーネントを取付けて相互接続するための基体を提供する。基板２３５の製造に適した材料の例として、セラミック、エポキシ、シリコン及び他の絶縁体及び半導体が含まれる。通常、回路基板２２５のような回路基板は、配線構造２００、２２９のような複数の配線構造と、第１の電位平面２３１、２３３のような複数の定電位平面とを有する。
【００２６】
図２Ｄは、本発明の教示による集積回路２５０に結合された配線構造２００の一実施例を示す側面図である。図２Ｃからわかるように、集積回路２５０と定電位平面２５２との間には単一のパスが形成されている。このパスは、半田要素２５４、配線構造２００及び定電位平面２５２を含む。定電位平面２５２における信号は、配線構造２００及び半田要素２５４を通って集積回路２５０に至る。配線構造は、定電位平面２５２を半田要素２５４に結合するビア２０４−２０６を有する。通常、半田要素２５４は集積回路２５０上のパッドをパッド２０２に結合する。配線構造２００の高周波性能により、定電位平面２５２と集積回路２５０との間における信号の迅速な結合が可能になる。
【００２７】
特定の実施例について説明したが、当業者は同一目的を達成するように意図された任意構成を図示の特定の実施例の代わりに使用できることが明らかである。本願は、本発明の任意の変形例または設計変更を包含するものと意図されている。従って、本発明は、頭書の特許請求の範囲及びその均等物によってのみ限定されることが明らかである。
【図面の簡単な説明】
【００２８】
【図１Ａ】本発明の教示による配線構造の幾つかの実施例を示す上面図である。
【図１Ｂ】本発明の教示によるキャパシターが第１の配線構造と第２の配線構造との間に結合された回路基板の一実施例を示す側面図である。
【図１Ｃ】本発明の教示による集積回路に結合された配線構造の一実施例を示す側面図である。
【図２Ａ】本発明の教示による配線構造の別の実施例を示す上面図である。
【図２Ｂ】図２Ａに示す配線構造の側面図である。
【図２Ｃ】本発明の教示によるキャパシターが第１の配線構造と第２の配線構造との間に結合された別の実施例を示す側面図である。
【図２Ｄ】本発明の教示による集積回路に結合された配線構造の別の実施例を示す側面図である。
【特許請求の範囲】
【請求項１】
パッドと、
パッドに結合された少なくとも２つのビアとより成る配線構造。
【請求項２】
少なくとも２つのビアのうち少なくとも１つのビアはパッドの実質的に直下に形成されている請求項１の配線構造。
【請求項３】
少なくとも２つのビアのうち少なくとも１つのビアは、第１の幅を有する第１の端部と第２の幅を有する第２の端部とを備えた導電セグメントによりパッドに結合され、第１の端部は少なくとも２つのビアのうちの少なくとも１つのビアに接続され、第２の端部はパッドに接続され、第１の幅は第２の幅より小さい請求項２の配線構造。
【請求項４】
パッドは少なくとも５つの実質的にまっすぐな端縁部を有し、少なくとも２つのビアは３つのビアより成り、３つのビアのうちのただ２つのビアが実質的にまっすぐな端縁部に結合されている請求項２の配線構造。
【請求項５】
実質的にまっすぐな端縁部に結合された３つのビアのうちただ２つのビアのうちの少なくとも１つのビアは、テイパー付き導電セグメントを介して実質的にまっすぐな端縁部の１つに結合されている請求項４の配線構造。
【請求項６】
基板と、
基板上に形成され、第１の電位平面に結合された第１のパッドと、
基板上に形成され、少なくとも３つのビアにより第２の電位平面に結合された第２のパッドと、
第１のパッドを第２のパッドに結合するキャパシターとより成る回路基板。
【請求項７】
少なくとも３つのビアうち少なくとも１つのビアは第２のパッドの実質的に直下に形成されている請求項６の回路基板。
【請求項８】
少なくとも３つのビアはそれぞれ第２のパッドの実質的に直下に形成されている請求項６の回路基板。
【請求項９】
キャパシターは高周波キャパシターより成る請求項８の回路基板。
【請求項１０】
キャパシターはセラミックキャパシターより成る請求項９の回路基板。
【請求項１１】
基板と、
基板上に形成され、底面が基板と接触関係にあるパッドと、
底面に結合された少なくとも３つのビアとより成る回路基板。
【請求項１２】
パッドは、４つの端縁部を有する実質的に正方形のコアパッドと、正方形でない３つのパッドとより成り、正方形でない３つのパッドはそれぞれ４つの端縁部のうちの１つの端縁部と隣接接触関係にある請求項１１の回路基板。
【請求項１３】
正方形でない３つのパッドのうちの少なくとも１つのパッドは実質的に三角形のパッドより成る請求項１２の回路基板。
【請求項１４】
実質的に三角形のパッドは少なくとも３つのビアのうちの１つのビアに結合されている請求項１３の回路基板。
【請求項１５】
正方形でない３つのパッドはそれぞれ少なくとも３つのビアのうちの１つのビアに結合されている請求項１２の回路基板。
【請求項１６】
基板に少なくとも２つのビアを形成し、
少なくとも２つのビアをそれぞれパッドに結合するステップより成る配線構造の形成方法。
【請求項１７】
少なくとも２つのビアをそれぞれパッドに結合するステップは、少なくとも２つのビアのうち少なくとも１つのビアをパッドに直接結合するステップより成る請求項１６の方法。
【請求項１８】
少なくとも２つのビアのうち少なくとも１つのビアをパッドに結合するためにテイパー付き導電セグメントを基板上に形成するステップを含む請求項１７の方法。
【請求項１９】
集積回路をパッドに電気的に結合するステップを含む請求項１８の方法。
【請求項２０】
集積回路をパッドに電気的に結合するステップは、集積回路とパッドとの間に半田要素を挿入するステップより成る請求項１９の方法。
【請求項１】
パッドと、
パッドに結合された少なくとも２つのビアとより成る配線構造。
【請求項２】
少なくとも２つのビアのうち少なくとも１つのビアはパッドの実質的に直下に形成されている請求項１の配線構造。
【請求項３】
少なくとも２つのビアのうち少なくとも１つのビアは、第１の幅を有する第１の端部と第２の幅を有する第２の端部とを備えた導電セグメントによりパッドに結合され、第１の端部は少なくとも２つのビアのうちの少なくとも１つのビアに接続され、第２の端部はパッドに接続され、第１の幅は第２の幅より小さい請求項２の配線構造。
【請求項４】
パッドは少なくとも５つの実質的にまっすぐな端縁部を有し、少なくとも２つのビアは３つのビアより成り、３つのビアのうちのただ２つのビアが実質的にまっすぐな端縁部に結合されている請求項２の配線構造。
【請求項５】
実質的にまっすぐな端縁部に結合された３つのビアのうちただ２つのビアのうちの少なくとも１つのビアは、テイパー付き導電セグメントを介して実質的にまっすぐな端縁部の１つに結合されている請求項４の配線構造。
【請求項６】
基板と、
基板上に形成され、第１の電位平面に結合された第１のパッドと、
基板上に形成され、少なくとも３つのビアにより第２の電位平面に結合された第２のパッドと、
第１のパッドを第２のパッドに結合するキャパシターとより成る回路基板。
【請求項７】
少なくとも３つのビアうち少なくとも１つのビアは第２のパッドの実質的に直下に形成されている請求項６の回路基板。
【請求項８】
少なくとも３つのビアはそれぞれ第２のパッドの実質的に直下に形成されている請求項６の回路基板。
【請求項９】
キャパシターは高周波キャパシターより成る請求項８の回路基板。
【請求項１０】
キャパシターはセラミックキャパシターより成る請求項９の回路基板。
【請求項１１】
基板と、
基板上に形成され、底面が基板と接触関係にあるパッドと、
底面に結合された少なくとも３つのビアとより成る回路基板。
【請求項１２】
パッドは、４つの端縁部を有する実質的に正方形のコアパッドと、正方形でない３つのパッドとより成り、正方形でない３つのパッドはそれぞれ４つの端縁部のうちの１つの端縁部と隣接接触関係にある請求項１１の回路基板。
【請求項１３】
正方形でない３つのパッドのうちの少なくとも１つのパッドは実質的に三角形のパッドより成る請求項１２の回路基板。
【請求項１４】
実質的に三角形のパッドは少なくとも３つのビアのうちの１つのビアに結合されている請求項１３の回路基板。
【請求項１５】
正方形でない３つのパッドはそれぞれ少なくとも３つのビアのうちの１つのビアに結合されている請求項１２の回路基板。
【請求項１６】
基板に少なくとも２つのビアを形成し、
少なくとも２つのビアをそれぞれパッドに結合するステップより成る配線構造の形成方法。
【請求項１７】
少なくとも２つのビアをそれぞれパッドに結合するステップは、少なくとも２つのビアのうち少なくとも１つのビアをパッドに直接結合するステップより成る請求項１６の方法。
【請求項１８】
少なくとも２つのビアのうち少なくとも１つのビアをパッドに結合するためにテイパー付き導電セグメントを基板上に形成するステップを含む請求項１７の方法。
【請求項１９】
集積回路をパッドに電気的に結合するステップを含む請求項１８の方法。
【請求項２０】
集積回路をパッドに電気的に結合するステップは、集積回路とパッドとの間に半田要素を挿入するステップより成る請求項１９の方法。
【公表番号】特表２００５−５０６６７９（Ｐ２００５−５０６６７９Ａ）
【公表日】平成１７年３月３日（２００５．３．３）
【国際特許分類】
【出願番号】特願２００２−５６３７４８（Ｐ２００２−５６３７４８）
【出願日】平成１３年１１月２０日（２００１．１１．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００１／０４４６５１
【国際公開番号】ＷＯ２００２／０６３９３４
【国際公開日】平成１４年８月１５日（２００２．８．１５）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
【公表日】平成１７年３月３日（２００５．３．３）
【国際特許分類】
【出願日】平成１３年１１月２０日（２００１．１１．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００１／０４４６５１
【国際公開番号】ＷＯ２００２／０６３９３４
【国際公開日】平成１４年８月１５日（２００２．８．１５）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
[ Back to top ]