電子部品の製造方法
【課題】外部電極層上にめっき層を均一な厚さで形成することができ、製品歩留まりを向上させることができる電子部品の製造方法を提供すること。
【解決手段】焼成前のセラミック材料を用いて板状に形成された多数個取り用の未焼成セラミック積層体１５９を準備する。未焼成セラミック積層体１５９において、個々のセラミックコンデンサ１０１に分割するためのブレイク溝１６３，１６４を形成することにより、製品領域を平面方向に沿って縦横に区分する。ブレイク溝１６３，１６４が交差する部分に面取り用ブレイク溝１６５を形成する。面取り用ブレイク溝１６５によって画定される面取り用分割線Ｌ２で囲まれた略矩形状の領域は、分割工程後に捨て材となる非製品領域Ｒ２であり、非製品領域Ｒ２とコンデンサ形成領域Ｒ１とで外部電極層が電気的に接続された状態で面取り用ブレイク溝１６５が形成される。
【解決手段】焼成前のセラミック材料を用いて板状に形成された多数個取り用の未焼成セラミック積層体１５９を準備する。未焼成セラミック積層体１５９において、個々のセラミックコンデンサ１０１に分割するためのブレイク溝１６３，１６４を形成することにより、製品領域を平面方向に沿って縦横に区分する。ブレイク溝１６３，１６４が交差する部分に面取り用ブレイク溝１６５を形成する。面取り用ブレイク溝１６５によって画定される面取り用分割線Ｌ２で囲まれた略矩形状の領域は、分割工程後に捨て材となる非製品領域Ｒ２であり、非製品領域Ｒ２とコンデンサ形成領域Ｒ１とで外部電極層が電気的に接続された状態で面取り用ブレイク溝１６５が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する平面視で略矩形状のセラミック基体部と、セラミック基体部における第１主面及び第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１，２等参照）や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。
【０００３】
特許文献１，２に記載の配線基板では、コア基板に形成された開口部にビアアレイタイプのコンデンサが収納され、コア基板の表面側及び裏面側に樹脂層間絶縁層と導体層とを積層してなるビルドアップ層が形成されている。この配線基板において、コア基板における開口部とコンデンサとの隙間は、高分子材料からなる樹脂充填材によって埋められている。また、コンデンサの四隅には面取り部が形成されており、コンデンサを配線基板に内蔵するときや、温度変化に伴う樹脂充填材の変形時において、コンデンサの角部への応力集中が緩和されるようになっている。このコンデンサは、ブレイク溝が形成された多数個取り用セラミック焼成体をそのブレイク溝に沿って分割（ブレイク加工）して得られる。
【０００４】
具体的には、特許文献１，２のコンデンサの製造方法において、分割用のブレイク溝は、焼成前の未焼成セラミック基板の状態でレーザ加工を行うことで形成される。このブレイク溝は、未焼成セラミック基板において縦横に複数配列された製品領域の境界に沿って形成される。また、未焼成セラミック基板において分割用のブレイク溝によって画定される分割線が交差する部分には、面取り部を形成するための面取り用貫通穴が形成されている。
【０００５】
さらに、配線基板に内蔵されるコンデンサとして、外部電極層上に複数の突起状導体を形成したコンデンサが提案されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１７３６２７号公報
【特許文献２】特開２００７−１９４６１７号公報
【特許文献３】特開２００８−２４４０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、外部電極層上にめっき層を設ける場合、面取り用貫通穴近傍では電流集中が起きるため、均一な厚さでめっき層を形成することができない。特に、特許文献３のセラミックコンデンサのように、銅めっきにて突起状導体を設ける場合では、面取り用貫通穴近傍で電流密度が高くなり、突起状導体が他よりも高く形成されてしまう。また、めっき工程を行う場合、セラミック焼成体の表面にめっきレジストを形成するが、そのめっきレジストが面取り用貫通穴に入り込むことで面取り用貫通穴に対応する部分ではレジストの厚さが薄くなってしまう。この場合、面取り用貫通穴近傍の突起状導体がレジストの厚さよりも高く形成されることがある。このため、めっき工程後において、セラミック焼成体の表面からめっきレジストをうまく剥離できなくなり、剥離不良が発生するといった問題も生じてしまう。
【０００８】
さらに、未焼成セラミック基板に面取り用貫通穴を形成する場合、焼成時にて貫通穴周辺の熱の伝わり方にムラが生じやすく、コンデンサの面取り部に反りが生じてしまう。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、その目的は、外部電極層上にめっき層を均一な厚さで形成することができ、製品歩留まりを向上させることができる電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
そして上記課題を解決するための手段（手段１）としては、第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する平面視で略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品を製造する方法であって、焼成前のセラミック材料を用いて板状に形成された多数個取り用の未焼成セラミック基板を準備する基板準備工程と、前記未焼成セラミック基板の表面に、未焼成の外部電極層を形成する外部電極形成工程と、前記未焼成セラミック基板において、個々の電子部品に分割するためのブレイク溝を形成することにより、前記電子部品の製品領域を平面方向に沿って縦横に区分するブレイク溝形成工程と、前記未焼成セラミック基板を前記未焼成の外部電極層と同時に焼成してセラミック焼成体を得るセラミック焼成工程と、前記外部電極層に電流を供給して、電解めっきにより前記外部電極層上にめっき層を形成するめっき工程と、前記セラミック焼成体を各ブレイク溝によって画定される製品領域分割用分割線に沿って破断することにより分割して複数の前記電子部品に個片化する分割工程とを含み、前記ブレイク溝は、隣り合う電子部品の製品領域の境界に形成された製品領域分割用ブレイク溝と、各電子部品の前記角部に形成された面取り用ブレイク溝と、を有し、それぞれ異なる製品領域の前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、前記分割工程後に捨て材となる非製品領域であり、前記ブレイク溝形成工程では、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されることを特徴とする電子部品の製造方法がある。
【００１１】
手段１に記載の発明によると、未焼成セラミック基板には、従来技術のような面取り用貫通穴が形成されておらず、その代わりに面取り用ブレイク溝が形成されている。このようにすると、めっき工程時において、めっきレジストが貫通穴に入り込むことがなく、未焼成セラミック基板にめっきレジストを均一な厚さで形成することができる。また、面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、分割工程後に捨て材となる非製品領域であるが、この非製品領域にも外部電極層が形成されており、製品領域の外部電極層と電気的に接続されている。このため、非製品領域及び製品領域の外部電極層に均一な電流を流して電解めっきを行うことができる。この結果、外部電極層上にめっき層を均一な厚さで形成することができる。さらに、未焼成セラミック基板に従来技術のような面取り用貫通穴が形成されていないので、焼成後におけるセラミック焼成体の反り量を低く抑えることができる。
【００１２】
非製品領域は、それぞれ異なる製品領域の４つの面取り用分割線で囲まれてなり、ブレイク溝形成工程では、各製品領域において同一方向の角部となる面取り用ブレイク溝が形成される１つの面取り用分割線の厚み方向における破断強度が他の３つの面取り用分割線の厚み方向における破断強度よりも大きくなるように面取り用ブレイク溝を形成することが好ましい。より詳しくは、１つの面取り用分割線の厚み方向における破断強度が製品領域分割用分割線の厚み方向における破断強度よりも大きく、他の３つの面取り用分割線の厚み方向における破断強度は、製品領域分割用分割線の厚み方向における破断強度よりも小さいことが好ましい。この場合、分割工程を行う際に、破断強度が小さい３つの面取り用分割線上のブレイク溝が先に破断されるため、製品領域において同一方向の角部となる位置に非製品領域が連結した状態で残る。そして、最後に破断強度が大きい面取り用分割線上のブレイク溝を破断させることで、製品領域から非製品領域を分離することができる。このようにすれば、分割工程において、非製品領域がいびつな割れ方をすることが回避され、効率よく迅速に製品領域を分割することができる。
【００１３】
非製品領域は、それぞれ異なる製品領域の４つの面取り用分割線で囲まれてなり、ブレイク溝形成工程において、１つの前記面取り用分割線を画定するミシン目状のブレイク溝と、他の３つの面取り用分割線を画定する連続線状のブレイク溝とを形成することが好ましい。このようにすると、１つの面取り用分割線における破断強度を他の３つの面取り用分割線における破断強度よりも大きくすることができる。また、１つの面取り用分割線上のブレイク溝がミシン目状であるため、面取り用分割線の内側の非製品領域と外側の製品領域とで外部電極層を電気的に接続することができる。
【００１４】
面取り用ブレイク溝は、外部電極層を貫通するミシン目状のブレイク溝であり、１つの面取り用分割線上のブレイク溝のピッチが他の３つの面取り用分割線上のブレイク溝のピッチよりも長くなるよう形成されていてもよい。さらに、面取り用ブレイク溝は、外部電極層を貫通するミシン目状のブレイク溝であり、基板厚さ方向の深さについて、１つの面取り用分割線上のブレイク溝が他の３つの面取り用分割線上のブレイク溝よりも浅くなるよう形成されていてもよい。このようにしても、１つの面取り用分割線における破断強度を他の３つの面取り用分割線における破断強度よりも大きくすることができる。また、面取り用ブレイク溝がミシン目状のブレイク溝であるため、面取り用分割線の内側の非製品領域と外側の製品領域とで外部電極層を電気的に接続することができる。
【００１５】
ブレイク溝形成工程において、ブレイク溝をレーザ加工によって形成することが好ましい。この場合、ミシン目状のブレイク溝や連続線状のブレイク溝を正確な位置にかつ正確な大きさで形成することができ、製品領域の分割を確実に行うことができる。
【００１６】
電子部品としては、チップコンデンサやセラミックコンデンサなどのセラミック電子部品を挙げることができる。また、好適なセラミックコンデンサとしては、セラミック誘電体層を介して複数の内部電極が積層配置され、複数の内部電極に接続された複数のコンデンサ内ビア導体が設けられたセラミック基体部を備え、外部電極層が複数のコンデンサ内ビア導体の端部に接続され、複数のコンデンサ内ビア導体が全体としてアレイ状に配置されているビアアレイタイプのコンデンサを挙げることができる。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。
【００１７】
セラミックコンデンサの誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックが好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックが好適に使用される。また、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックを使用することも好ましい。誘電体セラミックを使用した場合、静電容量の大きなコンデンサを実現しやすくなる。
【００１８】
セラミックコンデンサの内部電極及びコンデンサ内ビア導体としては特に限定されないが、例えばメタライズ導体であることが好ましい。また、外部電極層もメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペースト（金属含有材料）を従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００１９】
手段１のセラミック電子部品の製造方法において、めっき層が形成された外部電極層上の複数箇所に突起状導体を形成するための突起形成用めっき工程をさらに含んでいてもよい。この場合、従来技術のような面取り用貫通穴が未焼成セラミック基板に形成されていると、突起形成用めっき工程時において面取り用貫通穴近傍の突起状導体が他の部位の突起状導体よりも高くなってしまう。これに対して、本発明では面取り用貫通穴が形成されていないため、外部電極層全体に均一な電流を流して電解めっきを行うことができ、外部電極層上において複数の突起状導体を均一な高さで形成することができる。この結果、従来技術のようなめっきレジストの剥離不良を防止することができ、製品歩留まりを向上させることができる。
【００２０】
突起形成用めっき工程では、製品領域に加えて非製品領域の外部電極層上にも突起状導体を形成することが好ましい。このようにすると、電解めっき時における電流集中を確実に回避することができ、製品領域において複数の突起状導体を均一な高さで形成することができる。
【００２１】
また、上記課題を解決するための別の手段としては、第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品の製品領域を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼成体からなる中間製品であって、複数の前記製品領域に跨って形成された前記外部電極層を被覆するめっき層と、前記電子部品の各製品領域の境界に沿って設けられ、個々の電子部品に分割するための製品領域分割用ブレイク溝と、前記製品領域分割用ブレイク溝によって画定される製品領域分割用分割線が交差する部分に設けられた面取り用ブレイク溝とを備え、前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は捨て材となる非製品領域であり、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されていることを特徴とする電子部品の中間製品がある。
【００２２】
上記構成の中間製品によると、多数個取り用のセラミック焼成体には、従来技術のような面取り用貫通穴が形成されておらず、その代わりに面取り用ブレイク溝が形成されている。また、面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、分割工程後に捨て材となる非製品領域であるが、この非製品領域にも外部電極層が形成されており、製品領域の外部電極層と電気的に接続されている。このため、非製品領域及び製品領域の外部電極層に均一な電流を流して電解めっきを行うことができる。この結果、各製品領域の外部電極層上にめっき層を均一な厚さで形成することができる。
【図面の簡単な説明】
【００２３】
【図１】一実施の形態の配線基板の概略構成を示す断面図。
【図２】一実施の形態のセラミックコンデンサの概略構成を示す平面図。
【図３】一実施の形態のセラミックコンデンサの概略構成を示す平面図。
【図４】一実施の形態のセラミックコンデンサの概略構成を示す側面図。
【図５】一実施の形態のセラミックコンデンサの概略構成を示す側面図。
【図６】図２におけるセラミックコンデンサのＡ−Ａ線での断面図。
【図７】図２におけるセラミックコンデンサのＢ−Ｂ線での断面図。
【図８】内部電極パターンが形成されたセラミックグリーンシートの平面図。
【図９】内部電極パターンが形成されたセラミックグリーンシートの平面図。
【図１０】未焼成セラミック積層体の縦断面図。
【図１１】未焼成セラミック積層体の縦断面図。
【図１２】未焼成セラミック積層体の平面図。
【図１３】未焼成セラミック積層体の平面図。
【図１４】未焼成セラミック積層体の縦断面図。
【図１５】未焼成セラミック積層体の平面図。
【図１６】未焼成セラミック積層体の縦断面図。
【図１７】未焼成セラミック積層体の拡大平面図。
【図１８】未焼成セラミック積層体の縦断面図。
【図１９】セラミック焼成体の縦断面図。
【図２０】セラミック焼成体のめっき工程を示す説明図。
【図２１】セラミック焼成体の縦断面図。
【図２２】セラミック焼成体の平面図。
【図２３】セラミック焼成体の分割工程を示す説明図。
【図２４】セラミック焼成体の分割工程を示す説明図。
【図２５】破断強度の測定サンプルを示す平面図。
【図２６】破断強度の測定方法を示す説明図。
【図２７】別の実施の形態における未焼成セラミック積層体の拡大平面図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
【００２５】
図１に示されるように、本実施の形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、ガラスエポキシからなる樹脂コア基板１１と、樹脂コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１と、樹脂コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
【００２６】
樹脂コア基板１１における複数個所には厚さ方向に貫通するスルーホール用孔１５が形成されており、スルーホール用孔１５内にはスルーホール導体１６が形成されている。スルーホール導体１６は、樹脂コア基板１１のコア主面１２側とコア裏面１３側とを接続している。また、樹脂コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００２７】
樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が形成される領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。また、第１層の樹脂層間絶縁層３３内には複数のビア導体４３が形成され、第２層の樹脂層間絶縁層３５内にも複数のビア導体４３が形成されている。各ビア導体４３は、導体層４１，４２及び端子パッド４４を相互に電気的に接続している。
【００２８】
樹脂コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。樹脂層間絶縁層３４内には複数のビア導体４３が形成され、樹脂層間絶縁層３６内にも複数のビア導体４３が形成されている。樹脂層間絶縁層３６の下面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００２９】
樹脂コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．９ｍｍの平面視略矩形板状であり、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。なお、収容穴部９０は、四隅に面取り寸法０．１ｍｍ以上２．０ｍｍ以下の面取り部を有している。そして、収容穴部９０内には、セラミックコンデンサ１０１（セラミック電子部品）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ裏面１０３をコア主面１２と同じ側に向け、かつ、コンデンサ主面１０２をコア裏面１３と同じ側に向けた状態で収容されている。
【００３０】
本実施の形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、樹脂コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。
【００３１】
図１に示されるように、収容穴部９０の内面と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、高分子材料（本実施の形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填材９２によって埋められている。この樹脂充填材９２は、セラミックコンデンサ１０１を樹脂コア基板１１に固定する機能を有している。また、樹脂充填材９２は、セラミックコンデンサ１０１との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Ｃｕ等の金属粉が添加されても良い。
【００３２】
以下、本実施の形態のセラミックコンデンサ１０１の構成について詳述する。図２はコンデンサ主面１０２側から見たセラミックコンデンサ１０１の模式的な平面図であり、図３はコンデンサ裏面１０３側から見たセラミックコンデンサ１０１の模式的な平面図である。図４及び図５はセラミックコンデンサ１０１の模式的な側面図である。図６は図２におけるＡ−Ａ線で切断したときのセラミックコンデンサ１０１の模式的な縦断面図であり、図７は図２におけるＢ−Ｂ線で切断したときのセラミックコンデンサ１０１の模式的な縦断面図である。
【００３３】
図２〜図７に示されるセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１は、コンデンサ１０１の中核を成すコンデンサ本体１０４（セラミック基体部）を備えている。コンデンサ本体１０４は、電源用内部電極層１４１（内部電極）、グランド用内部電極層１４２（内部電極）、及びセラミック誘電体層１０５を積層して多層化した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。つまり、電源用内部電極層１４１とグランド用内部電極層１４２とは、セラミック誘電体層１０５を介して電気的に絶縁されている。また、電源用内部電極層１４１及びグランド用内部電極層１４２は、セラミック誘電体層１０５の積層方向においてセラミック誘電体層１０５を介して交互に配置されている。なお、内部電極層１４１，１４２の総数は約１００層程度となっている。
【００３４】
本実施の形態では、複数のセラミック誘電体層１０５と複数の内部電極層１４１，１４２とを交互に積層した構造を有するキャパシタ形成層部１４４がコンデンサ本体１０４における上側と下側との２つの領域に分割して設けられている。上側のキャパシタ形成層部１４４と下側のキャパシタ形成層部１４４との間には、複数のセラミック誘電体層１０５からなる中間層部１４５が設けられている。さらに、コンデンサ主面１０２側の表層部には、複数のセラミック誘電体層１０５からなるカバー層部１４６が上側のキャパシタ形成層部１４４の上面を覆うように設けられている。また、コンデンサ裏面１０３側の表層部にも、複数のセラミック誘電体層１０５からなるカバー層部１４６が下側のキャパシタ形成層部１４４の下面を覆うように設けられている。なお、中間層部１４５及びカバー層部１４６には、キャパシタ形成層部１４４のような内部電極層１４１，１４２は設けられていない。
【００３５】
内部電極層１４１，１４２は、いずれもニッケルを主成分として形成されており、セラミック誘電体層１０５を構成するセラミック材料（チタン酸バリウム）と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ内部電極層１４１，１４２に含ませることにより、セラミック誘電体層１０５と内部電極層１４１，１４２との密着性を高めることができる。なお、内部電極層１４１，１４２にこのようなセラミック材料を含有させなくともよい。また、内部電極層１４１，１４２の厚さは例えば２μｍ以下となっている。
【００３６】
コンデンサ本体１０４の外観は、コンデンサ本体１０４の厚さ方向に位置するコンデンサ主面１０２（第１主面）、コンデンサ主面１０２の反対側に位置するコンデンサ裏面１０３（第２主面）、及びコンデンサ主面１０２とコンデンサ裏面１０３との間に位置する側面１０６から構成されている。側面１０６は、主に第１の側面１０６ａ、側面１０６ａの反対側に位置する（対向する）第２の側面１０６ｂ、側面１０６ａ及び側面１０６ｂと隣り合った第３の側面１０６ｃ、及び側面１０６ｃの反対側に位置し（対向し）、かつ側面１０６ａ及び側面１０６ｂと隣り合った第４の側面１０６ｄから構成されている。本実施の形態の各側面１０６ａ〜１０６ｄはセラミック誘電体層１０５のみから構成されており、セラミックが露出している。
【００３７】
図２〜図５に示されるように、側面１０６ａ〜１０６ｄには、それぞれ、コンデンサ本体１０４の厚さ方向に延びた凹部１０７と、コンデンサ本体１０４の外周方向に延びた切欠部１０８が形成されている。具体的には、図４に示されるように、側面１０６ａにおいて、凹部１０７はコンデンサ主面１０２側（コンデンサ主面１０２から厚さ方向に延在して）に形成されており、切欠部１０８はコンデンサ裏面１０３側に形成されている。また、側面１０６ｂにおいて、側面１０６ａと同様に凹部１０７及び切欠部１０８が形成されている。さらに、図５に示されるように、側面１０６ｃにおいては、凹部１０７はコンデンサ裏面１０３側（コンデンサ裏面１０３から厚さ方向に延在して）に形成されており、切欠部１０８はコンデンサ主面１０２側に形成されている。また、側面１０６ｄにおいて、側面１０６ｃと同様に凹部１０７及び切欠部１０８が形成されている。
【００３８】
これら凹部１０７及び切欠部１０８の表面もセラミック誘電体層１０５のみから構成されており、セラミックが露出している。凹部１０７は、断面が略半円状の溝であって、コンデンサ主面１０２及びコンデンサ裏面１０３から厚さ方向に行くに従って幅が徐々に狭くなっている。また、切欠部１０８は、側面１０６ａ〜１０６ｄのそれぞれの一方の端縁から他方の端縁まで形成されている。切欠部１０８もコンデンサ主面１０２及びコンデンサ裏面１０３から厚さ方向に行くに従って幅が徐々に狭くなっている。
【００３９】
凹部１０７は、コンデンサ本体１０４の外周に沿って所定の間隔をおいて複数形成されている。側面１０６ａ，１０６ｂにおける凹部１０７は、コンデンサ主面１０２からコンデンサ本体１０４の厚さの２０％以上７０％以下の位置まで形成されていることが望ましく、側面１０６ｃ，１０６ｄにおける凹部１０７は、コンデンサ裏面１０３からコンデンサ本体１０４の厚さの２０％以上７０％以下の位置まで形成されていることが望ましい。このような範囲が望ましい理由は、２０％以上とすれば、樹脂充填材９２との密着性を充分に向上させることができるからであり、７０％以下とすれば、コンデンサ１０１の搬送等において、凹部１０７での割れ、或いは欠けを低減することができるからである。
【００４０】
図２及び図３に示されるように、コンデンサ本体１０４は平面視で略矩形状をなし、その四箇所の角部には、面取り寸法が０．６ｍｍ以上の面取り部１０４ａ〜１０４ｄが形成されている。このように、面取り部１０４ａ〜１０４ｄを形成することにより、セラミックコンデンサ１０１を配線基板１０に内蔵するときや、温度変化に伴う樹脂充填材９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填材９２のクラックの発生を防止できる。なお、本実施の形態のコンデンサ本体１０４では、側面１０６ａと側面１０６ｄが交差する角部の面取り部１０４ａには、凹部１０７が形成されている。この凹部１０７も、断面が略半円状の溝であって、コンデンサ主面１０２から厚さ方向に行くに従って幅が徐々に狭くなっている。なお、面取り部１０４ａに形成される凹部１０７のピッチは、側面１０６ａ〜１０６ｄに形成されている凹部１０７のピッチよりも長くなっている。
【００４１】
図６及び図７に示されるように、コンデンサ本体１０４内には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、コンデンサ本体１０４をその厚さ方向に貫通するとともに、コンデンサ本体１０４の全面にわたってアレイ状に配置されている。各ビアホール１３０内には、コンデンサ本体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が形成されている。なお本実施の形態において、ビアホール１３０の直径は約１００μｍに設定されているため、コンデンサ内ビア導体１３１，１３２の直径も約１００μｍに設定されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。
【００４２】
図６に示されるように内部電極層１４２にはビア導体１３１が貫通する領域にクリアランスホール１３３（孔部）が形成されており、内部電極層１４２とビア導体１３１とは電気的に絶縁されている。また、同様に図７に示されるように内部電極層１４１にはビア導体１３２が貫通する領域にクリアランスホール１３４（孔部）が形成されており、内部電極層１４１とビア導体１３２とは電気的に絶縁されている。なお、クリアランスホール１３３，１３４内における内部電極層１４１，１４２とビア導体１３１，１３２との間には、セラミック誘電体層１０５が介在している。
【００４３】
ビア導体１３１，１３２は、ニッケルを主材料として形成されており、セラミック誘電体層１０５を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体１３１，１３２に含ませることにより、セラミック誘電体層１０５とビア導体１３１，１３２との密着性を高めることができる。なお、ビア導体１３１，１３２にこのようなセラミック材料を含有させなくともよい。
【００４４】
図２に示されるように、コンデンサ主面１０２上には、外部電極層としての主面側電源用外部電極１１１及び主面側グランド用外部電極１１２がそれぞれ形成されている。図３に示されるように、コンデンサ裏面１０３上には、外部電極層としての裏面側電源用外部電極１２１及び裏面側グランド用外部電極１２２がそれぞれ形成されている。なお、外部電極１１１，１１２,１２１，１２２は、必ずしもコンデンサ本体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３の両方に形成されている必要はなく、コンデンサ主面１０２及びコンデンサ裏面１０３のいずれか一方に形成されていてもよい。
【００４５】
図２に示されるように、各電源用外部電極１１１は、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンであり、コンデンサ主面１０２上において互いに平行に配置されている。また、グランド用外部電極１１２は、コンデンサ主面１０２上において各電源用外部電極１１１を取り囲むように形成されている。図３に示されるように、各グランド用外部電極１２２は、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンであり、コンデンサ裏面１０３上において互いに平行に配置されている。また、電源用外部電極１２１は、コンデンサ裏面１０３上において各グランド用外部電極１２２を取り囲むように形成されている。
【００４６】
コンデンサ主面１０２側及びコンデンサ裏面１０３側のいずれにおいても、電源用外部電極１１１，１２１とグランド用外部電極１１２，１２２とは離間しており、互いに電気的に絶縁されている。電源用外部電極１１１，１２１とグランド用外部電極１１２，１２２との間の距離（クリアランス）は、絶縁性が確保されていれば狭いほどよく、例えば１５０μｍ程度である。
【００４７】
コンデンサ主面１０２において、グランド用外部電極１１２は側面１０６ａ側の端から側面１０６ｂ側の端まで形成されるとともに側面１０６ｃ側の端から側面１０６ｄ側の端まで形成されている。このグランド用外部電極１１２には、側面１０６ａ，１０６ｂ及び面取り部１０４ａに対応する端部に凹部１０７が形成されている。また、コンデンサ裏面１０３において、電源用外部電極１２１は側面１０６ａ側の端から側面１０６ｂ側の端まで形成されるとともに側面１０６ｃ側の端から側面１０６ｄ側の端まで形成されている。この電源用外部電極１２１には、側面１０６ｃ，１０６ｄに対応する端部に凹部１０７が形成されている。
【００４８】
図６及び図７に示されるように、主面側電源用外部電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用外部電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。また、裏面側電源用外部電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用外部電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用外部電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用外部電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。
【００４９】
各外部電極１１１，１１２，１２１，１２２は、ニッケルを主成分として形成されており、セラミック誘電体層１０５を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部電極１１１，１１２，１２１，１２２に含ませることにより、セラミック誘電体層１０５と外部電極１１１，１１２，１２１，１２２との密着性を高めることができる。なお、外部電極１１１，１１２，１２１，１２２にこのようなセラミック材料を含有させなくともよい。
【００５０】
外部電極１１１，１１２，１２１，１２２の表面上には、樹脂層間絶縁層３３，３４やビア導体４３等との密着性を向上させるための銅めっき層（図示せず）が形成されている。銅めっき層は、外部電極１１１，１１２，１２１，１２２の酸化防止という機能をも有している。銅めっき層は電解めっきにより形成されたものである。
【００５１】
コンデンサ主面１０２側において、各外部電極１１１，１１２上には、それぞれ突起状導体５０が突設されている。これら突起状導体５０は、コンデンサ内ビア導体１３１，１３２と対応する位置に設けられている。また、各突起状導体５０は、銅めっきによって形成された円柱状導体（銅ポスト）である。即ち、突起状導体５０は、銅めっき層と同じ金属材料である銅を主体として円柱状に形成されている。
【００５２】
図１に示されるように、コンデンサ主面１０２側にある外部電極１１１，１１２は、突起状導体５０、ビア導体４３、導体層４２、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。一方、コンデンサ裏面１０３側にある外部電極１２１，１２２は、ビア導体４３、導体層４２、端子パッド４４、はんだバンプ４５及びＩＣチップの面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。
【００５３】
例えば、マザーボード側から外部電極１１１，１１２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００５４】
本実施の形態のセラミックコンデンサ１０１は、例えば、以下の手順により作製される。図８及び図９は、本実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの模式的な平面図であり、図１０、図１１、図１４、図１６、図１８は、本実施の形態に係る未焼成セラミック積層体の模式的な縦断面図である。図１２、図１３、図１５、図１７は、本実施の形態に係る未焼成セラミック積層体の模式的な平面図である。図１９は、本実施の形態に係るセラミック焼成体の模式的な縦断面図である。
【００５５】
まず、内部電極パターン１５１が形成されたセラミックグリーンシート１５２（図８参照）と、内部電極パターン１５３が形成されたセラミックグリーンシート１５４（図９参照）とを複数枚用意する。なお、内部電極パターン１５１，１５３は、後に内部電極層１４１，１４２となるべき未焼成導体部である。また、セラミックグリーンシート１５２，１５４は、後にセラミック誘電体層１０５となるべき未焼成セラミック部である。
【００５６】
内部電極パターン１５１，１５３は、それぞれコンデンサ形成領域Ｒ１内に形成されている。コンデンサ形成領域Ｒ１とは、コンデンサ１０１を形成するための製品領域であり、セラミックグリーンシート１５２，１５４に複数存在している。なお、図面においては、コンデンサ形成領域Ｒ１の境界は二点鎖線で示されている。内部電極パターン１５１，１５３は例えばニッケルペーストから構成されている。
【００５７】
内部電極パターン１５１，１５３は、例えばスクリーン印刷によりコンデンサ形成領域Ｒ１内に形成される。また、内部電極パターン１５１は、焼成後クリアランスホール１３４となる孔部１５１ａを有しており、内部電極パターン１５３は、焼成後クリアランスホール１３３となる孔部１５３ａを有している。なお、コンデンサ形成領域Ｒ１外にニッケルペーストが塗布されていてもよい。
【００５８】
また、図１０に示される２つのカバー層１５５及び中間層１５６を用意する。カバー層１５５及び中間層１５６は、内部電極パターン１５１，１５３等が形成されていない所定枚のセラミックグリーンシートを積層して、作製される。
【００５９】
セラミックグリーンシート１５２，１５４とカバー層１５５と中間層１５６とを用意した後、カバー層１５５上にセラミックグリーンシート１５２とセラミックグリーンシート１５４とを交互に積層し、その上に中間層１５６を積層する。さらに中間層１５６上にセラミックグリーンシート１５２とセラミックグリーンシート１５４とを交互に積層し、その上にカバー層１５５を積層する。その後、これらを加圧して、板状の未焼成セラミック積層体１５９を形成する（図１０参照）。
【００６０】
未焼成セラミック積層体１５９を形成した後、未焼成セラミック積層体１５９の主面１５９ａから裏面１５９ｂにかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、ビア導体ペースト１５７を形成する（図１１及び図１２参照）。さらに、ビア導体ペースト１５７を形成した未焼成セラミック積層体１５９を高圧プレスにより加圧する。なお、ビア導体ペースト１５７は、後にビア導体１３１，１３２となるべき導体部である。
【００６１】
このような基板準備工程を行うことで、コンデンサ形成領域Ｒ１を平面方向に沿って縦横に複数配列した多数個取り用の未焼成セラミック積層体１５９（未焼成セラミック基板）を準備する。
【００６２】
その後、図１３及び図１４に示されるように、未焼成セラミック積層体１５９の主面１５９ａ及び主面１５９ａと反対側の裏面１５９ｂに、例えばスクリーン印刷等により、コンデンサ形成領域Ｒ１内においてビア導体ペースト１５７に接続された外部電極パターン１６０，１６１を形成する（外部電極形成工程）。なお、外部電極パターン１６０，１６１は、後に外部電極１１１，１１２，１２１，１２２となるべき導体部（未焼成の外部電極層）であり、内部電極パターン１５１，１５３やビア導体ペースト１５７と同様に、ニッケルペーストなどの導体ペーストを用いて形成されている。また、主面１５９ａ側における外部電極パターン１６１は、複数のコンデンサ形成領域Ｒ１に跨るように形成され、裏面１５９ｂ側における外部電極パターン１６０は、複数のコンデンサ形成領域Ｒ１に跨るように形成される。
【００６３】
その後、未焼成セラミック積層体１５９に、例えばレーザ加工を施す。この結果、図１５及び図１６に示されるように、コンデンサ形成領域Ｒ１の境界に沿って、外部電極パターン１６１を貫通する複数の穴からなるミシン目状のブレイク溝１６３及び連続線状のブレイク溝１６４（製品領域分割用ブレイク溝）をそれぞれ形成する（ブレイク溝形成工程）。これらブレイク溝１６３，１６４を形成することにより、コンデンサ形成領域Ｒ１を平面方向に沿って縦横に区分する。またこのブレイク溝形成工程では、ブレイク溝１６３及びブレイク溝１６４によって画定される製品領域分割用分割線Ｌ１が交差する部分に面取り用ブレイク溝１６５を形成する。面取り用ブレイク溝１６５は、後に面取り部１０４ａ〜１０４ｄとなる部分であり、面取り用ブレイク溝１６５によって画定される面取り用分割線Ｌ２で囲まれた略矩形状の領域は、捨て材となる非製品領域Ｒ２である。
【００６４】
主面１５９ａ側において、ミシン目状のブレイク溝１６３はコンデンサ形成領域Ｒ１における主面１５９ａの短手方向に沿った境界に形成され、連続線状のブレイク溝１６４はコンデンサ形成領域Ｒ１における主面１５９ａの長手方向に沿った境界に形成される。裏面１５９ｂ側において、ミシン目状のブレイク溝１６３はコンデンサ形成領域Ｒ１における裏面１５９ｂの長手方向に沿った境界に形成され、連続線状のブレイク溝１６４はコンデンサ形成領域Ｒ１における裏面１５９ｂの短手方向に沿った境界に形成される。
【００６５】
図１６に示すように、ミシン目状のブレイク溝１６３の製品厚みに対する深さａは製品全体の厚さの２０〜７０％とすることが好ましい。また、連続線状のブレイク溝１６４の深さｂは、ａ／ｂ＝０．２５〜３５とすることが好ましい。なお、本実施の形態では、ブレイク溝１６３の深さａは製品全体の厚さの５０％程度であり、連続線状のブレイク溝１６４の深さｂは、製品全体の厚さの２０％程度である。
【００６６】
ブレイク溝１６４は、主面１５９ａ及び裏面１５９ｂにおいて、ブレイク溝１６３に対して直交するように形成される。ここで、裏面１５９ｂ側に形成されるブレイク溝１６３は主面１５９ａ側に形成されるブレイク溝１６４と対応する位置にかつ主面１５９ａ側に形成されるブレイク溝１６４に沿って形成される。また、裏面１５９ｂ側に形成されるブレイク溝１６４は、主面１５９ａ側に形成されるブレイク溝１６３と対応する位置にかつ主面１５９ａ側に形成されるブレイク溝１６３に沿って形成される。
【００６７】
図１５及び図１７に示されるように、製品領域分割用分割線Ｌ１が交差する部分に設けられる非製品領域Ｒ２は、それぞれ異なる製品領域Ｒ１の４つの面取り用分割線Ｌ２で囲まれている。また、面取り用ブレイク溝１６５として、１つの面取り用分割線Ｌ２を画定するミシン目状のブレイク溝１６５ａと、他の３つの面取り用分割線Ｌ２を画定する連続線状のブレイク溝１６５ｂとが形成されている。本実施の形態では、各コンデンサ形成領域Ｒ１において同一方向の角部にミシン目状のブレイク溝１６５ａが設けられている。このブレイク溝１６５ａが形成される面取り用分割線Ｌ２の厚み方向における破断強度は、他の３つの面取り用分割線Ｌ２の厚み方向における破断強度よりも大きくなっている。
【００６８】
具体的には、図１８に示されるように、面取り用ブレイク溝１６５を構成するミシン目状のブレイク溝１６５ａは、主面１５９ａ側に開口するよう形成されており、裏面１５９ｂ側には形成されていない。また、ミシン目状のブレイク溝１６５ａの製品厚みに対する深さは製品全体の厚さの５０％である。なお、ミシン目状のブレイク溝１６５ａのピッチは、製品領域分割用のブレイク溝１６３のピッチよりも長くなっている。また、面取り用ブレイク溝１６５を構成する連続線状のブレイク溝１６５ｂは、主面１５９ａ及び裏面１５９ｂの両面に形成されており、ブレイク溝１６５ｂの深さは製品全体の厚さの４０％程度である。なお本実施の形態において、ブレイク溝１６５ｂの形成部分には厚さ方向の中央部で２０％程度の非貫通部分が残されているが、主面１５９ａ側から裏面１５９ｂ側に貫通した貫通溝としてブレイク溝１６５ｂを形成してもよい。
【００６９】
このように面取り用ブレイク溝１６５を形成することにより、ブレイク溝１６５ａによって画定される１つの面取り用分割線Ｌ２の厚み方向における破断強度は、ブレイク溝１６３,１６４によって画定される製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも大きくなる。また、ブレイク溝１６５ｂによって画定される他の３つの面取り用分割線Ｌ２の厚み方向における破断強度は、ブレイク溝１６３,１６４によって画定される製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも小さくなる。
【００７０】
未焼成セラミック積層体１５９に各ブレイク溝１６３〜１６５を形成した後、未焼成セラミック積層体１５９を脱脂し、さらに所定温度で所定時間焼成する（セラミック焼成工程）。この結果、未焼成セラミック積層体１５９が焼成されてセラミック焼成体１６８が得られる（図１９参照）。具体的には、未焼成セラミック積層体１５９における内部電極パターン１５１，１５３、セラミックグリーンシート１５２，１５４、ビア導体ペースト１５７、外部電極パターン１６０，１６１が焼成されて、内部電極層１４１，１４２、セラミック誘電体層１０５、ビア導体１３１，１３２、外部電極１１１，１１２，１２１，１２２が形成される。なお、本実施の形態では、面取り用ブレイク溝１６５の内側領域である非製品領域Ｒ２にも、外部電極１１２，１２１が形成される。
【００７１】
その後、セラミック焼成体１６８において、焼成により外部電極１１１，１１２，１２１，１２２の表面に形成された酸化膜を研磨して取り除いた後、ピロりん酸銅めっきを行い、外部電極１１１，１１２，１２１，１２２上に銅めっき層を形成する（めっき工程）。なおここで、面取り用ブレイク溝１６５ａはミシン目状であるため、コンデンサ形成領域Ｒ１と非製品領域Ｒ２とにおける外部電極１１２，１２１は電気的に接続されている。このため、コンデンサ形成領域Ｒ１の外部電極１１１，１１２，１２１，１２２に加えて、非製品領域Ｒ２の外部電極１１２，１２１にも銅めっき層が均一に形成される。
【００７２】
そして、各外部電極１１１，１１２，１２１，１２２の銅めっき層を形成した後、セラミック焼成体１６８の主面１６８ａ側及び裏面１６８ｂ側にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、図２０に示されるように、セラミック焼成体１６８の主面１６８ａ上に、所定箇所に開口部１７１を有するめっきレジスト１７２を形成するとともに、セラミック焼成体１６８の裏面１６８ｂ上に、その裏面１６８ｂ全体を覆うめっきレジスト１７３を形成する。主面１６８ａ側のめっきレジスト１７２に形成された開口部１７１は、外部電極１１１，１１２の表面の一部を露出させている。
【００７３】
そして、めっきレジスト１７２，１７３を形成した状態で硫酸銅めっきを行う。さらに、めっきレジスト１７２，１７３を除去する。その結果、図２１及び図２２に示されるように、セラミック焼成体１６８の主面１６８ａ上において、各コンデンサ形成領域Ｒ１の外部電極１１１，１１２上に突起状導体５０が形成されるとともに、非製品領域Ｒ２の外部電極１１２上にも突起状導体５０が形成される（突起形成用めっき工程）。このようにして、コンデンサ形成領域Ｒ１を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼成体１６８（中間製品）を得ることができる。
【００７４】
その後、ブレイク溝１６３，１６４によって画定される製品領域分割用分割線Ｌ１に沿って、コンデンサ形成領域Ｒ１毎にセラミック焼成体１６８を分割して、複数のコンデンサ本体１０４を得る（分割工程）。ここでは、図２３及び図２４に示されるように、製品領域分割用分割線Ｌ１上のブレイク溝１６３，１６４を破断する際に、面取り用分割線Ｌ２上にある破断強度が小さな連続線状の面取り用ブレイク溝１６５ｂが破断される。そして、コンデンサ形成領域Ｒ１において同一方向の角部となる位置に非製品領域Ｒ２が連結した状態で残る。最後に、面取り用分割線Ｌ２上にある破断強度が大きい面取り用ブレイク溝１６５ａを破断させることで、捨て材となる非製品領域Ｒ２をコンデンサ形成領域Ｒ１から割落とし、４箇所の面取り部１０４ａ〜１０４ｄを有するコンデンサ本体１０４を得る。なお、セラミック焼成体１６８の分割工程後において、ミシン目状のブレイク溝１６３，１６５ａの一部が凹部１０７となり、連続線状のブレイク溝１６４の一部が切欠部１０８となる。以上の製造工程を経てセラミックコンデンサ１０１が製造される。
【００７５】
本実施の形態において、面取り用分割線Ｌ２上の破断強度は下記の手法によって測定される。具体的には、図２５に示されるように、非製品領域Ｒ２に対して、１つのコンデンサ形成領域Ｒ１が連結された測定サンプル２００を準備する。そして、図２６に示されるように、測定サンプル２００におけるコンデンサ形成領域Ｒ１をクランプ用治具２０１によって挟持する。次に、非製品領域Ｒ２の中央部Ｐ１を測定治具２０２によって押圧し、コンデンサ形成領域Ｒ１と非製品領域Ｒ２とが破断されたときの荷重を測定することにより、１つの面取り用分割線Ｌ２における厚み方向の破断強度を算出する。他の３つの面取り用分割線Ｌ２における破断強度についても、同じように測定用サンプル２００を準備し、前述した測定方法と同様の条件で破断強度を測定する。
【００７６】
従って、本実施の形態によれば以下の効果を得ることができる。
【００７７】
（１）本実施の形態では、未焼成セラミック積層体１５９には、従来技術のような面取り用貫通穴が形成されておらず、その代わりに面取り用ブレイク溝１６５が形成されている。このようにすると、めっきレジスト１７２が貫通穴に入り込むことがなく、未焼成セラミック積層体１５９の主面１５９ａ側にてめっきレジスト１７２を均一な厚さで形成することができる。また、面取り用ブレイク溝１６５によって画定される面取り用分割線Ｌ２で囲まれた略矩形状の領域は分割工程後に捨て材となる非製品領域Ｒ２であるが、この非製品領域Ｒ２にも外部電極１１２，１２１が形成されており、コンデンサ形成領域Ｒ１の外部電極１１２，１２１と電気的に接続されている。これにより、コンデンサ形成領域Ｒ１及び非製品領域Ｒ２の外部電極１１２，１２１に均一な電流を流して電解めっきを行うことができる。従って、外部電極１１２，１２１上にめっき層を均一な厚さで形成することができる。また、外部電極１１１，１１２上において複数の突起状導体５０を均一な高さで形成することができる。この結果、従来技術のようなめっきレジストの剥離不良の発生を防止することができ、製品歩留まりを向上させることができる。
【００７８】
（２）本実施の形態では、未焼成セラミック積層体１５９に従来技術のような面取り用貫通穴が形成されていないので、未焼成セラミック積層体１５９の焼成時にて熱が均一に伝わり、セラミック焼成体１６８の反り量を低く抑えることができる。そして、このセラミック焼成体１６８を分割することで、反りの少ないセラミックコンデンサ１０１を製造することができる。従って、セラミックコンデンサ１０１を内蔵した配線基板１０では、ビア導体４３を介して導体層４１，４２等に外部電極１１１，１１２，１２１，１２２を確実に接続することができる。
【００７９】
（３）本実施の形態では、各コンデンサ形成領域Ｒ１において同一方向の角部となる１つの面取り用分割線Ｌ２の破断強度が他の３つの面取り用分割線Ｌ２の破断強度よりも大きくなるように各面取り用ブレイク溝１６５ａ，１６５ｂが形成されている。より詳しくは、ブレイク溝１６５ａが形成される１つの面取り用分割線Ｌ２の厚み方向における破断強度は、製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも大きく、ブレイク溝１６５ｂが形成される他の３つの面取り用分割線Ｌ２の厚み方向における破断強度は、製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも小さくなっている。この場合、分割工程を行う際に、破断強度が小さい面取り用分割線Ｌ２上のブレイク溝１６５ｂが先に破断されるため、コンデンサ形成領域Ｒ１おいて同一方向の角部となる位置に非製品領域Ｒ２が連結した状態（図２４参照）で残る。そして、最後に破断強度が大きい面取り用分割線Ｌ２上の面取り用ブレイク溝１６５ａを破断させることで、コンデンサ形成領域Ｒ１から非製品領域Ｒ２を分離することができる。このようにすれば、分割工程において、非製品領域Ｒ２がいびつな割れ方をすることが回避され、効率よく迅速にコンデンサ形成領域Ｒ１を分割することができる。
【００８０】
（４）本実施の形態において、非製品領域Ｒ２は、それぞれ異なる製品領域Ｒ１の４つの面取り用分割線Ｌ２で囲まれてなり、１つの面取り用分割線Ｌ２上のブレイク溝１６５ａがミシン目状であり、他の３つの面取り用分割線Ｌ２上のブレイク溝１６５ｂが連続線状である。このようにすると、１つの面取り用分割線Ｌ２における破断強度を他の３つの面取り用分割線Ｌ２における破断強度よりも大きくすることができる。また、１つの面取り用分割線Ｌ２上のブレイク溝１６５ａがミシン目状であるため、面取り用ブレイク溝１６５の内側の非製品領域Ｒ２における外部電極１１２とブレイク溝１６５の外側のコンデンサ形成領域Ｒ１における外部電極１１２とを電気的に接続することができる。
【００８１】
（５）本実施の形態のセラミック焼成体１６８において、非製品領域Ｒ２にも突起状導体５０が形成されている。このようにすると、電解めっきにおける電流集中を確実に回避することでき、コンデンサ形成領域Ｒ１において複数の突起状導体５０を均一な高さで形成することができる。
【００８２】
（６）本実施の形態のセラミックコンデンサ１０１は、コンデンサ本体１０４の側面１０６ａ〜１０６ｄに加えて面取り部１０４ａに凹部１０７が複数形成されているので、配線基板１０への内蔵時に樹脂充填材９２との接触面積が大きくなる。このため、セラミックコンデンサ１０１と配線基板１０との密着性を向上させることができる。
【００８３】
（７）本実施の形態のセラミックコンデンサ１０１において、面取り部１０４ａに凹部１０７が形成されるとともに、他の面取り部１０４ｂ〜１０４ｄには凹部１０７が形成されていない。このため、面取り部１０４ａの凹部１０７をアライメントマークとして利用することができ、セラミックコンデンサ１０１の検査工程や出荷準備工程において、セラミックコンデンサ１０１の向きを容易に揃えることができる。
【００８４】
（８）本実施の形態のセラミックコンデンサ１０１は、コンデンサ本体１０４の各辺に沿って延びる切欠部１０８を有するので、配線基板１０への内蔵時において、切欠部１０８に樹脂充填材９２が入り込むことで配線基板１０との密着性を向上させることができる。また、コンデンサ主面１０２側からコンデンサ裏面１０３側に向かう力やその反対側に向かう方向が加わった場合でも、セラミックコンデンサ１０１が上下方向に移動し難くなる。
【００８５】
（９）本実施の形態のセラミックコンデンサ１０１は、ビアアレイタイプのコンデンサであり、複数のビア導体１３１，１３２が全体としてアレイ状に配置されているので、インダクタンスの低減化を図ることができる。従って、セラミックコンデンサ１０１を用いれば、配線基板１０におけるノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００８６】
なお、本発明の実施の形態は以下のように変更してもよい。
【００８７】
・上記実施の形態では、面取り用分割線Ｌ２が直線であり、セラミックコンデンサ１０１の角部に直線状の面取り部１０４ａ〜１０４ｄを形成するものであったがこれに限定されるものではない。例えば、セラミックコンデンサ１０１の角部にＲ形状の面取り部を形成してもよい。この場合、図２７に示されるように、面取り用分割線Ｌ２が曲線となるように面取り用ブレイク溝１６５ａ，１６５ｂを形成し、分割工程では、曲線状の面取り用分割線Ｌ２に沿ってコンデンサ形成領域Ｒ１と非製品領域Ｒ２を破断させる。
【００８８】
・上記実施の形態では、非製品領域Ｒ２を囲む４つの面取り用分割線Ｌ２のうちの１つの面取り用分割線Ｌ２上の面取り用ブレイク溝１６５がミシン目状のブレイク溝１６５ａであり、他の３つの面取り用分割線Ｌ２上の面取り用ブレイク溝１６５が連続線状のブレイク溝１６５ｂであったがこれに限定されるものではない。具体的には、例えば、４つの面取り用分割線Ｌ２上に形成される面取り用ブレイク溝１６５の全てをミシン目状のブレイク溝とし、１つの面取り用分割線Ｌ２上のブレイク溝のピッチが他の３つの面取り用分割線Ｌ２上のブレイク溝のピッチよりも長くなるよう形成してもよい。また、基板厚さ方向の深さについて１つの面取り用分割線Ｌ２上のブレイク溝が他の３つの面取り用分割線Ｌ２上のブレイク溝よりも浅くなるよう形成してもよい。さらには、面取り用分割線Ｌ２の形状について１つの面取り用分割線Ｌ２が曲線状になるよう面取り用ブレイク溝１６５を形成し、他の３つの面取り用分割線Ｌ２が直線になるよう面取り用ブレイク溝１６５を形成してもよい。このようにしても、１つの面取り用分割線Ｌ２の厚み方向における破断強度を他の３つの面取り用分割線Ｌ２の厚み方向における破断強度よりも大きくすることができる。また、面取り用ブレイク溝１６５がミシン目状のブレイク溝であるため、非製品領域Ｒ２の外部電極１１２と製品領域Ｒ１の外部電極１１２とを電気的に接続することができる。
【００８９】
・上記実施の形態のセラミックコンデンサ１０１では、コンデンサ主面１０２側の外部電極１１１，１１２に突起状導体５０を形成していたが、コンデンサ裏面１０３側の外部電極１２１，１２２にも突起状導体５０を形成してもよい。
【００９０】
・上記各実施の形態のセラミックコンデンサ１０１において、外部電極１１１，１２２は平面視略矩形状に形成され、外部電極１１２，１２１は各外部電極１１１，１２２を取り囲むように形成されていたが、これに限定されるものではなく、外部電極の形状は適宜変更することができる。例えば、各外部電極１１１，１１２，１２１，１２２を略円形状に形成してもよい。また、外部電極１１１，１２２を略円形状に形成し、外部電極１１２，１２１を外部電極１１１，１２２の周囲に円形の抜きパターンを有するベタパターンとなるよう形成してもよい。
【００９１】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００９２】
（１）手段１において、前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、１つの前記面取り用分割線の厚み方向における破断強度は、前記製品領域分割用分割線の厚み方向における破断強度よりも大きく、他の３つの前記面取り用分割線の厚み方向における破断強度は、前記製品領域分割用分割線の厚み方向における破断強度よりも小さいことを特徴とする電子部品の製造方法。
【００９３】
（２）手段１において、前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、前記分割工程では、前記製品領域分割用ブレイク溝を破断するとともに、前記破断強度が小さい３つの前記面取り用分割線上のブレイク溝を破断した後、前記破断強度が大きい１つの前記面取り用分割線上のブレイク溝を破断することで前記非製品領域を前記電子部品から割落とすようにしたことを特徴とする電子部品の製造方法。
【００９４】
（３）手段１において、前記めっき層が形成された前記外部電極層上の複数箇所に突起状導体を形成するための突起形成用めっき工程をさらに含み、前記突起形成用めっき工程では、前記製品領域に加えて前記非製品領域の外部電極層上にも前記突起状導体を形成することを特徴とする電子部品の製造方法。
【００９５】
（４）第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品の製品領域を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼成体からなる中間製品であって、複数の前記製品領域に跨って形成された前記外部電極層を被覆するめっき層と、前記電子部品の各製品領域の境界に沿って設けられ、個々の電子部品に分割するための製品領域分割用ブレイク溝と、前記製品領域分割用ブレイク溝によって画定される製品領域分割用分割線が交差する部分に設けられた面取り用ブレイク溝とを備え、前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は捨て材となる非製品領域であり、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されていることを特徴とする電子部品の中間製品。
【符号の説明】
【００９６】
１０１…電子部品としてのセラミックコンデンサ
１０２…第１主面としてのコンデンサ主面
１０３…第２主面としてのコンデンサ裏面
１０４…セラミック基体部としてのコンデンサ本体
１０４ａ〜１０４ｄ…面取り部
１０５…セラミック誘電体層
１１１…外部電極層としての主面側電源用外部電極
１１２…外部電極層としての主面側グランド用外部電極
１２１…外部電極層としての裏面側電源用外部電極
１２２…外部電極層としての裏面側グランド用外部電極
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極としての電源用内部電極層
１４２…内部電極としてのグランド用内部電極層
１５９…未焼成セラミック基板としての未焼成セラミック積層体
１６０，１６１…未焼成の外部電極層としての外部電極パターン
１６３，１６４…製品領域分割用ブレイク溝
１６５，１６５ａ，１６５ｂ…面取り用ブレイク溝
１６８…セラミック焼成体
Ｌ１…製品領域分割用分割線
Ｌ２…面取り用分割線
Ｒ１…製品領域としてのコンデンサ形成領域
Ｒ２…非製品領域
【技術分野】
【０００１】
本発明は、第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する平面視で略矩形状のセラミック基体部と、セラミック基体部における第１主面及び第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１，２等参照）や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。
【０００３】
特許文献１，２に記載の配線基板では、コア基板に形成された開口部にビアアレイタイプのコンデンサが収納され、コア基板の表面側及び裏面側に樹脂層間絶縁層と導体層とを積層してなるビルドアップ層が形成されている。この配線基板において、コア基板における開口部とコンデンサとの隙間は、高分子材料からなる樹脂充填材によって埋められている。また、コンデンサの四隅には面取り部が形成されており、コンデンサを配線基板に内蔵するときや、温度変化に伴う樹脂充填材の変形時において、コンデンサの角部への応力集中が緩和されるようになっている。このコンデンサは、ブレイク溝が形成された多数個取り用セラミック焼成体をそのブレイク溝に沿って分割（ブレイク加工）して得られる。
【０００４】
具体的には、特許文献１，２のコンデンサの製造方法において、分割用のブレイク溝は、焼成前の未焼成セラミック基板の状態でレーザ加工を行うことで形成される。このブレイク溝は、未焼成セラミック基板において縦横に複数配列された製品領域の境界に沿って形成される。また、未焼成セラミック基板において分割用のブレイク溝によって画定される分割線が交差する部分には、面取り部を形成するための面取り用貫通穴が形成されている。
【０００５】
さらに、配線基板に内蔵されるコンデンサとして、外部電極層上に複数の突起状導体を形成したコンデンサが提案されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１７３６２７号公報
【特許文献２】特開２００７−１９４６１７号公報
【特許文献３】特開２００８−２４４０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、外部電極層上にめっき層を設ける場合、面取り用貫通穴近傍では電流集中が起きるため、均一な厚さでめっき層を形成することができない。特に、特許文献３のセラミックコンデンサのように、銅めっきにて突起状導体を設ける場合では、面取り用貫通穴近傍で電流密度が高くなり、突起状導体が他よりも高く形成されてしまう。また、めっき工程を行う場合、セラミック焼成体の表面にめっきレジストを形成するが、そのめっきレジストが面取り用貫通穴に入り込むことで面取り用貫通穴に対応する部分ではレジストの厚さが薄くなってしまう。この場合、面取り用貫通穴近傍の突起状導体がレジストの厚さよりも高く形成されることがある。このため、めっき工程後において、セラミック焼成体の表面からめっきレジストをうまく剥離できなくなり、剥離不良が発生するといった問題も生じてしまう。
【０００８】
さらに、未焼成セラミック基板に面取り用貫通穴を形成する場合、焼成時にて貫通穴周辺の熱の伝わり方にムラが生じやすく、コンデンサの面取り部に反りが生じてしまう。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、その目的は、外部電極層上にめっき層を均一な厚さで形成することができ、製品歩留まりを向上させることができる電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
そして上記課題を解決するための手段（手段１）としては、第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する平面視で略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品を製造する方法であって、焼成前のセラミック材料を用いて板状に形成された多数個取り用の未焼成セラミック基板を準備する基板準備工程と、前記未焼成セラミック基板の表面に、未焼成の外部電極層を形成する外部電極形成工程と、前記未焼成セラミック基板において、個々の電子部品に分割するためのブレイク溝を形成することにより、前記電子部品の製品領域を平面方向に沿って縦横に区分するブレイク溝形成工程と、前記未焼成セラミック基板を前記未焼成の外部電極層と同時に焼成してセラミック焼成体を得るセラミック焼成工程と、前記外部電極層に電流を供給して、電解めっきにより前記外部電極層上にめっき層を形成するめっき工程と、前記セラミック焼成体を各ブレイク溝によって画定される製品領域分割用分割線に沿って破断することにより分割して複数の前記電子部品に個片化する分割工程とを含み、前記ブレイク溝は、隣り合う電子部品の製品領域の境界に形成された製品領域分割用ブレイク溝と、各電子部品の前記角部に形成された面取り用ブレイク溝と、を有し、それぞれ異なる製品領域の前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、前記分割工程後に捨て材となる非製品領域であり、前記ブレイク溝形成工程では、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されることを特徴とする電子部品の製造方法がある。
【００１１】
手段１に記載の発明によると、未焼成セラミック基板には、従来技術のような面取り用貫通穴が形成されておらず、その代わりに面取り用ブレイク溝が形成されている。このようにすると、めっき工程時において、めっきレジストが貫通穴に入り込むことがなく、未焼成セラミック基板にめっきレジストを均一な厚さで形成することができる。また、面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、分割工程後に捨て材となる非製品領域であるが、この非製品領域にも外部電極層が形成されており、製品領域の外部電極層と電気的に接続されている。このため、非製品領域及び製品領域の外部電極層に均一な電流を流して電解めっきを行うことができる。この結果、外部電極層上にめっき層を均一な厚さで形成することができる。さらに、未焼成セラミック基板に従来技術のような面取り用貫通穴が形成されていないので、焼成後におけるセラミック焼成体の反り量を低く抑えることができる。
【００１２】
非製品領域は、それぞれ異なる製品領域の４つの面取り用分割線で囲まれてなり、ブレイク溝形成工程では、各製品領域において同一方向の角部となる面取り用ブレイク溝が形成される１つの面取り用分割線の厚み方向における破断強度が他の３つの面取り用分割線の厚み方向における破断強度よりも大きくなるように面取り用ブレイク溝を形成することが好ましい。より詳しくは、１つの面取り用分割線の厚み方向における破断強度が製品領域分割用分割線の厚み方向における破断強度よりも大きく、他の３つの面取り用分割線の厚み方向における破断強度は、製品領域分割用分割線の厚み方向における破断強度よりも小さいことが好ましい。この場合、分割工程を行う際に、破断強度が小さい３つの面取り用分割線上のブレイク溝が先に破断されるため、製品領域において同一方向の角部となる位置に非製品領域が連結した状態で残る。そして、最後に破断強度が大きい面取り用分割線上のブレイク溝を破断させることで、製品領域から非製品領域を分離することができる。このようにすれば、分割工程において、非製品領域がいびつな割れ方をすることが回避され、効率よく迅速に製品領域を分割することができる。
【００１３】
非製品領域は、それぞれ異なる製品領域の４つの面取り用分割線で囲まれてなり、ブレイク溝形成工程において、１つの前記面取り用分割線を画定するミシン目状のブレイク溝と、他の３つの面取り用分割線を画定する連続線状のブレイク溝とを形成することが好ましい。このようにすると、１つの面取り用分割線における破断強度を他の３つの面取り用分割線における破断強度よりも大きくすることができる。また、１つの面取り用分割線上のブレイク溝がミシン目状であるため、面取り用分割線の内側の非製品領域と外側の製品領域とで外部電極層を電気的に接続することができる。
【００１４】
面取り用ブレイク溝は、外部電極層を貫通するミシン目状のブレイク溝であり、１つの面取り用分割線上のブレイク溝のピッチが他の３つの面取り用分割線上のブレイク溝のピッチよりも長くなるよう形成されていてもよい。さらに、面取り用ブレイク溝は、外部電極層を貫通するミシン目状のブレイク溝であり、基板厚さ方向の深さについて、１つの面取り用分割線上のブレイク溝が他の３つの面取り用分割線上のブレイク溝よりも浅くなるよう形成されていてもよい。このようにしても、１つの面取り用分割線における破断強度を他の３つの面取り用分割線における破断強度よりも大きくすることができる。また、面取り用ブレイク溝がミシン目状のブレイク溝であるため、面取り用分割線の内側の非製品領域と外側の製品領域とで外部電極層を電気的に接続することができる。
【００１５】
ブレイク溝形成工程において、ブレイク溝をレーザ加工によって形成することが好ましい。この場合、ミシン目状のブレイク溝や連続線状のブレイク溝を正確な位置にかつ正確な大きさで形成することができ、製品領域の分割を確実に行うことができる。
【００１６】
電子部品としては、チップコンデンサやセラミックコンデンサなどのセラミック電子部品を挙げることができる。また、好適なセラミックコンデンサとしては、セラミック誘電体層を介して複数の内部電極が積層配置され、複数の内部電極に接続された複数のコンデンサ内ビア導体が設けられたセラミック基体部を備え、外部電極層が複数のコンデンサ内ビア導体の端部に接続され、複数のコンデンサ内ビア導体が全体としてアレイ状に配置されているビアアレイタイプのコンデンサを挙げることができる。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。
【００１７】
セラミックコンデンサの誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックが好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックが好適に使用される。また、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックを使用することも好ましい。誘電体セラミックを使用した場合、静電容量の大きなコンデンサを実現しやすくなる。
【００１８】
セラミックコンデンサの内部電極及びコンデンサ内ビア導体としては特に限定されないが、例えばメタライズ導体であることが好ましい。また、外部電極層もメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペースト（金属含有材料）を従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００１９】
手段１のセラミック電子部品の製造方法において、めっき層が形成された外部電極層上の複数箇所に突起状導体を形成するための突起形成用めっき工程をさらに含んでいてもよい。この場合、従来技術のような面取り用貫通穴が未焼成セラミック基板に形成されていると、突起形成用めっき工程時において面取り用貫通穴近傍の突起状導体が他の部位の突起状導体よりも高くなってしまう。これに対して、本発明では面取り用貫通穴が形成されていないため、外部電極層全体に均一な電流を流して電解めっきを行うことができ、外部電極層上において複数の突起状導体を均一な高さで形成することができる。この結果、従来技術のようなめっきレジストの剥離不良を防止することができ、製品歩留まりを向上させることができる。
【００２０】
突起形成用めっき工程では、製品領域に加えて非製品領域の外部電極層上にも突起状導体を形成することが好ましい。このようにすると、電解めっき時における電流集中を確実に回避することができ、製品領域において複数の突起状導体を均一な高さで形成することができる。
【００２１】
また、上記課題を解決するための別の手段としては、第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品の製品領域を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼成体からなる中間製品であって、複数の前記製品領域に跨って形成された前記外部電極層を被覆するめっき層と、前記電子部品の各製品領域の境界に沿って設けられ、個々の電子部品に分割するための製品領域分割用ブレイク溝と、前記製品領域分割用ブレイク溝によって画定される製品領域分割用分割線が交差する部分に設けられた面取り用ブレイク溝とを備え、前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は捨て材となる非製品領域であり、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されていることを特徴とする電子部品の中間製品がある。
【００２２】
上記構成の中間製品によると、多数個取り用のセラミック焼成体には、従来技術のような面取り用貫通穴が形成されておらず、その代わりに面取り用ブレイク溝が形成されている。また、面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、分割工程後に捨て材となる非製品領域であるが、この非製品領域にも外部電極層が形成されており、製品領域の外部電極層と電気的に接続されている。このため、非製品領域及び製品領域の外部電極層に均一な電流を流して電解めっきを行うことができる。この結果、各製品領域の外部電極層上にめっき層を均一な厚さで形成することができる。
【図面の簡単な説明】
【００２３】
【図１】一実施の形態の配線基板の概略構成を示す断面図。
【図２】一実施の形態のセラミックコンデンサの概略構成を示す平面図。
【図３】一実施の形態のセラミックコンデンサの概略構成を示す平面図。
【図４】一実施の形態のセラミックコンデンサの概略構成を示す側面図。
【図５】一実施の形態のセラミックコンデンサの概略構成を示す側面図。
【図６】図２におけるセラミックコンデンサのＡ−Ａ線での断面図。
【図７】図２におけるセラミックコンデンサのＢ−Ｂ線での断面図。
【図８】内部電極パターンが形成されたセラミックグリーンシートの平面図。
【図９】内部電極パターンが形成されたセラミックグリーンシートの平面図。
【図１０】未焼成セラミック積層体の縦断面図。
【図１１】未焼成セラミック積層体の縦断面図。
【図１２】未焼成セラミック積層体の平面図。
【図１３】未焼成セラミック積層体の平面図。
【図１４】未焼成セラミック積層体の縦断面図。
【図１５】未焼成セラミック積層体の平面図。
【図１６】未焼成セラミック積層体の縦断面図。
【図１７】未焼成セラミック積層体の拡大平面図。
【図１８】未焼成セラミック積層体の縦断面図。
【図１９】セラミック焼成体の縦断面図。
【図２０】セラミック焼成体のめっき工程を示す説明図。
【図２１】セラミック焼成体の縦断面図。
【図２２】セラミック焼成体の平面図。
【図２３】セラミック焼成体の分割工程を示す説明図。
【図２４】セラミック焼成体の分割工程を示す説明図。
【図２５】破断強度の測定サンプルを示す平面図。
【図２６】破断強度の測定方法を示す説明図。
【図２７】別の実施の形態における未焼成セラミック積層体の拡大平面図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
【００２５】
図１に示されるように、本実施の形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、ガラスエポキシからなる樹脂コア基板１１と、樹脂コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１と、樹脂コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
【００２６】
樹脂コア基板１１における複数個所には厚さ方向に貫通するスルーホール用孔１５が形成されており、スルーホール用孔１５内にはスルーホール導体１６が形成されている。スルーホール導体１６は、樹脂コア基板１１のコア主面１２側とコア裏面１３側とを接続している。また、樹脂コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００２７】
樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が形成される領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。また、第１層の樹脂層間絶縁層３３内には複数のビア導体４３が形成され、第２層の樹脂層間絶縁層３５内にも複数のビア導体４３が形成されている。各ビア導体４３は、導体層４１，４２及び端子パッド４４を相互に電気的に接続している。
【００２８】
樹脂コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。樹脂層間絶縁層３４内には複数のビア導体４３が形成され、樹脂層間絶縁層３６内にも複数のビア導体４３が形成されている。樹脂層間絶縁層３６の下面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００２９】
樹脂コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．９ｍｍの平面視略矩形板状であり、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。なお、収容穴部９０は、四隅に面取り寸法０．１ｍｍ以上２．０ｍｍ以下の面取り部を有している。そして、収容穴部９０内には、セラミックコンデンサ１０１（セラミック電子部品）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ裏面１０３をコア主面１２と同じ側に向け、かつ、コンデンサ主面１０２をコア裏面１３と同じ側に向けた状態で収容されている。
【００３０】
本実施の形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、樹脂コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。
【００３１】
図１に示されるように、収容穴部９０の内面と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、高分子材料（本実施の形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填材９２によって埋められている。この樹脂充填材９２は、セラミックコンデンサ１０１を樹脂コア基板１１に固定する機能を有している。また、樹脂充填材９２は、セラミックコンデンサ１０１との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Ｃｕ等の金属粉が添加されても良い。
【００３２】
以下、本実施の形態のセラミックコンデンサ１０１の構成について詳述する。図２はコンデンサ主面１０２側から見たセラミックコンデンサ１０１の模式的な平面図であり、図３はコンデンサ裏面１０３側から見たセラミックコンデンサ１０１の模式的な平面図である。図４及び図５はセラミックコンデンサ１０１の模式的な側面図である。図６は図２におけるＡ−Ａ線で切断したときのセラミックコンデンサ１０１の模式的な縦断面図であり、図７は図２におけるＢ−Ｂ線で切断したときのセラミックコンデンサ１０１の模式的な縦断面図である。
【００３３】
図２〜図７に示されるセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１は、コンデンサ１０１の中核を成すコンデンサ本体１０４（セラミック基体部）を備えている。コンデンサ本体１０４は、電源用内部電極層１４１（内部電極）、グランド用内部電極層１４２（内部電極）、及びセラミック誘電体層１０５を積層して多層化した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。つまり、電源用内部電極層１４１とグランド用内部電極層１４２とは、セラミック誘電体層１０５を介して電気的に絶縁されている。また、電源用内部電極層１４１及びグランド用内部電極層１４２は、セラミック誘電体層１０５の積層方向においてセラミック誘電体層１０５を介して交互に配置されている。なお、内部電極層１４１，１４２の総数は約１００層程度となっている。
【００３４】
本実施の形態では、複数のセラミック誘電体層１０５と複数の内部電極層１４１，１４２とを交互に積層した構造を有するキャパシタ形成層部１４４がコンデンサ本体１０４における上側と下側との２つの領域に分割して設けられている。上側のキャパシタ形成層部１４４と下側のキャパシタ形成層部１４４との間には、複数のセラミック誘電体層１０５からなる中間層部１４５が設けられている。さらに、コンデンサ主面１０２側の表層部には、複数のセラミック誘電体層１０５からなるカバー層部１４６が上側のキャパシタ形成層部１４４の上面を覆うように設けられている。また、コンデンサ裏面１０３側の表層部にも、複数のセラミック誘電体層１０５からなるカバー層部１４６が下側のキャパシタ形成層部１４４の下面を覆うように設けられている。なお、中間層部１４５及びカバー層部１４６には、キャパシタ形成層部１４４のような内部電極層１４１，１４２は設けられていない。
【００３５】
内部電極層１４１，１４２は、いずれもニッケルを主成分として形成されており、セラミック誘電体層１０５を構成するセラミック材料（チタン酸バリウム）と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ内部電極層１４１，１４２に含ませることにより、セラミック誘電体層１０５と内部電極層１４１，１４２との密着性を高めることができる。なお、内部電極層１４１，１４２にこのようなセラミック材料を含有させなくともよい。また、内部電極層１４１，１４２の厚さは例えば２μｍ以下となっている。
【００３６】
コンデンサ本体１０４の外観は、コンデンサ本体１０４の厚さ方向に位置するコンデンサ主面１０２（第１主面）、コンデンサ主面１０２の反対側に位置するコンデンサ裏面１０３（第２主面）、及びコンデンサ主面１０２とコンデンサ裏面１０３との間に位置する側面１０６から構成されている。側面１０６は、主に第１の側面１０６ａ、側面１０６ａの反対側に位置する（対向する）第２の側面１０６ｂ、側面１０６ａ及び側面１０６ｂと隣り合った第３の側面１０６ｃ、及び側面１０６ｃの反対側に位置し（対向し）、かつ側面１０６ａ及び側面１０６ｂと隣り合った第４の側面１０６ｄから構成されている。本実施の形態の各側面１０６ａ〜１０６ｄはセラミック誘電体層１０５のみから構成されており、セラミックが露出している。
【００３７】
図２〜図５に示されるように、側面１０６ａ〜１０６ｄには、それぞれ、コンデンサ本体１０４の厚さ方向に延びた凹部１０７と、コンデンサ本体１０４の外周方向に延びた切欠部１０８が形成されている。具体的には、図４に示されるように、側面１０６ａにおいて、凹部１０７はコンデンサ主面１０２側（コンデンサ主面１０２から厚さ方向に延在して）に形成されており、切欠部１０８はコンデンサ裏面１０３側に形成されている。また、側面１０６ｂにおいて、側面１０６ａと同様に凹部１０７及び切欠部１０８が形成されている。さらに、図５に示されるように、側面１０６ｃにおいては、凹部１０７はコンデンサ裏面１０３側（コンデンサ裏面１０３から厚さ方向に延在して）に形成されており、切欠部１０８はコンデンサ主面１０２側に形成されている。また、側面１０６ｄにおいて、側面１０６ｃと同様に凹部１０７及び切欠部１０８が形成されている。
【００３８】
これら凹部１０７及び切欠部１０８の表面もセラミック誘電体層１０５のみから構成されており、セラミックが露出している。凹部１０７は、断面が略半円状の溝であって、コンデンサ主面１０２及びコンデンサ裏面１０３から厚さ方向に行くに従って幅が徐々に狭くなっている。また、切欠部１０８は、側面１０６ａ〜１０６ｄのそれぞれの一方の端縁から他方の端縁まで形成されている。切欠部１０８もコンデンサ主面１０２及びコンデンサ裏面１０３から厚さ方向に行くに従って幅が徐々に狭くなっている。
【００３９】
凹部１０７は、コンデンサ本体１０４の外周に沿って所定の間隔をおいて複数形成されている。側面１０６ａ，１０６ｂにおける凹部１０７は、コンデンサ主面１０２からコンデンサ本体１０４の厚さの２０％以上７０％以下の位置まで形成されていることが望ましく、側面１０６ｃ，１０６ｄにおける凹部１０７は、コンデンサ裏面１０３からコンデンサ本体１０４の厚さの２０％以上７０％以下の位置まで形成されていることが望ましい。このような範囲が望ましい理由は、２０％以上とすれば、樹脂充填材９２との密着性を充分に向上させることができるからであり、７０％以下とすれば、コンデンサ１０１の搬送等において、凹部１０７での割れ、或いは欠けを低減することができるからである。
【００４０】
図２及び図３に示されるように、コンデンサ本体１０４は平面視で略矩形状をなし、その四箇所の角部には、面取り寸法が０．６ｍｍ以上の面取り部１０４ａ〜１０４ｄが形成されている。このように、面取り部１０４ａ〜１０４ｄを形成することにより、セラミックコンデンサ１０１を配線基板１０に内蔵するときや、温度変化に伴う樹脂充填材９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填材９２のクラックの発生を防止できる。なお、本実施の形態のコンデンサ本体１０４では、側面１０６ａと側面１０６ｄが交差する角部の面取り部１０４ａには、凹部１０７が形成されている。この凹部１０７も、断面が略半円状の溝であって、コンデンサ主面１０２から厚さ方向に行くに従って幅が徐々に狭くなっている。なお、面取り部１０４ａに形成される凹部１０７のピッチは、側面１０６ａ〜１０６ｄに形成されている凹部１０７のピッチよりも長くなっている。
【００４１】
図６及び図７に示されるように、コンデンサ本体１０４内には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、コンデンサ本体１０４をその厚さ方向に貫通するとともに、コンデンサ本体１０４の全面にわたってアレイ状に配置されている。各ビアホール１３０内には、コンデンサ本体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が形成されている。なお本実施の形態において、ビアホール１３０の直径は約１００μｍに設定されているため、コンデンサ内ビア導体１３１，１３２の直径も約１００μｍに設定されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。
【００４２】
図６に示されるように内部電極層１４２にはビア導体１３１が貫通する領域にクリアランスホール１３３（孔部）が形成されており、内部電極層１４２とビア導体１３１とは電気的に絶縁されている。また、同様に図７に示されるように内部電極層１４１にはビア導体１３２が貫通する領域にクリアランスホール１３４（孔部）が形成されており、内部電極層１４１とビア導体１３２とは電気的に絶縁されている。なお、クリアランスホール１３３，１３４内における内部電極層１４１，１４２とビア導体１３１，１３２との間には、セラミック誘電体層１０５が介在している。
【００４３】
ビア導体１３１，１３２は、ニッケルを主材料として形成されており、セラミック誘電体層１０５を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体１３１，１３２に含ませることにより、セラミック誘電体層１０５とビア導体１３１，１３２との密着性を高めることができる。なお、ビア導体１３１，１３２にこのようなセラミック材料を含有させなくともよい。
【００４４】
図２に示されるように、コンデンサ主面１０２上には、外部電極層としての主面側電源用外部電極１１１及び主面側グランド用外部電極１１２がそれぞれ形成されている。図３に示されるように、コンデンサ裏面１０３上には、外部電極層としての裏面側電源用外部電極１２１及び裏面側グランド用外部電極１２２がそれぞれ形成されている。なお、外部電極１１１，１１２,１２１，１２２は、必ずしもコンデンサ本体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３の両方に形成されている必要はなく、コンデンサ主面１０２及びコンデンサ裏面１０３のいずれか一方に形成されていてもよい。
【００４５】
図２に示されるように、各電源用外部電極１１１は、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンであり、コンデンサ主面１０２上において互いに平行に配置されている。また、グランド用外部電極１１２は、コンデンサ主面１０２上において各電源用外部電極１１１を取り囲むように形成されている。図３に示されるように、各グランド用外部電極１２２は、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンであり、コンデンサ裏面１０３上において互いに平行に配置されている。また、電源用外部電極１２１は、コンデンサ裏面１０３上において各グランド用外部電極１２２を取り囲むように形成されている。
【００４６】
コンデンサ主面１０２側及びコンデンサ裏面１０３側のいずれにおいても、電源用外部電極１１１，１２１とグランド用外部電極１１２，１２２とは離間しており、互いに電気的に絶縁されている。電源用外部電極１１１，１２１とグランド用外部電極１１２，１２２との間の距離（クリアランス）は、絶縁性が確保されていれば狭いほどよく、例えば１５０μｍ程度である。
【００４７】
コンデンサ主面１０２において、グランド用外部電極１１２は側面１０６ａ側の端から側面１０６ｂ側の端まで形成されるとともに側面１０６ｃ側の端から側面１０６ｄ側の端まで形成されている。このグランド用外部電極１１２には、側面１０６ａ，１０６ｂ及び面取り部１０４ａに対応する端部に凹部１０７が形成されている。また、コンデンサ裏面１０３において、電源用外部電極１２１は側面１０６ａ側の端から側面１０６ｂ側の端まで形成されるとともに側面１０６ｃ側の端から側面１０６ｄ側の端まで形成されている。この電源用外部電極１２１には、側面１０６ｃ，１０６ｄに対応する端部に凹部１０７が形成されている。
【００４８】
図６及び図７に示されるように、主面側電源用外部電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用外部電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。また、裏面側電源用外部電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用外部電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用外部電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用外部電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。
【００４９】
各外部電極１１１，１１２，１２１，１２２は、ニッケルを主成分として形成されており、セラミック誘電体層１０５を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部電極１１１，１１２，１２１，１２２に含ませることにより、セラミック誘電体層１０５と外部電極１１１，１１２，１２１，１２２との密着性を高めることができる。なお、外部電極１１１，１１２，１２１，１２２にこのようなセラミック材料を含有させなくともよい。
【００５０】
外部電極１１１，１１２，１２１，１２２の表面上には、樹脂層間絶縁層３３，３４やビア導体４３等との密着性を向上させるための銅めっき層（図示せず）が形成されている。銅めっき層は、外部電極１１１，１１２，１２１，１２２の酸化防止という機能をも有している。銅めっき層は電解めっきにより形成されたものである。
【００５１】
コンデンサ主面１０２側において、各外部電極１１１，１１２上には、それぞれ突起状導体５０が突設されている。これら突起状導体５０は、コンデンサ内ビア導体１３１，１３２と対応する位置に設けられている。また、各突起状導体５０は、銅めっきによって形成された円柱状導体（銅ポスト）である。即ち、突起状導体５０は、銅めっき層と同じ金属材料である銅を主体として円柱状に形成されている。
【００５２】
図１に示されるように、コンデンサ主面１０２側にある外部電極１１１，１１２は、突起状導体５０、ビア導体４３、導体層４２、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。一方、コンデンサ裏面１０３側にある外部電極１２１，１２２は、ビア導体４３、導体層４２、端子パッド４４、はんだバンプ４５及びＩＣチップの面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。
【００５３】
例えば、マザーボード側から外部電極１１１，１１２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００５４】
本実施の形態のセラミックコンデンサ１０１は、例えば、以下の手順により作製される。図８及び図９は、本実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの模式的な平面図であり、図１０、図１１、図１４、図１６、図１８は、本実施の形態に係る未焼成セラミック積層体の模式的な縦断面図である。図１２、図１３、図１５、図１７は、本実施の形態に係る未焼成セラミック積層体の模式的な平面図である。図１９は、本実施の形態に係るセラミック焼成体の模式的な縦断面図である。
【００５５】
まず、内部電極パターン１５１が形成されたセラミックグリーンシート１５２（図８参照）と、内部電極パターン１５３が形成されたセラミックグリーンシート１５４（図９参照）とを複数枚用意する。なお、内部電極パターン１５１，１５３は、後に内部電極層１４１，１４２となるべき未焼成導体部である。また、セラミックグリーンシート１５２，１５４は、後にセラミック誘電体層１０５となるべき未焼成セラミック部である。
【００５６】
内部電極パターン１５１，１５３は、それぞれコンデンサ形成領域Ｒ１内に形成されている。コンデンサ形成領域Ｒ１とは、コンデンサ１０１を形成するための製品領域であり、セラミックグリーンシート１５２，１５４に複数存在している。なお、図面においては、コンデンサ形成領域Ｒ１の境界は二点鎖線で示されている。内部電極パターン１５１，１５３は例えばニッケルペーストから構成されている。
【００５７】
内部電極パターン１５１，１５３は、例えばスクリーン印刷によりコンデンサ形成領域Ｒ１内に形成される。また、内部電極パターン１５１は、焼成後クリアランスホール１３４となる孔部１５１ａを有しており、内部電極パターン１５３は、焼成後クリアランスホール１３３となる孔部１５３ａを有している。なお、コンデンサ形成領域Ｒ１外にニッケルペーストが塗布されていてもよい。
【００５８】
また、図１０に示される２つのカバー層１５５及び中間層１５６を用意する。カバー層１５５及び中間層１５６は、内部電極パターン１５１，１５３等が形成されていない所定枚のセラミックグリーンシートを積層して、作製される。
【００５９】
セラミックグリーンシート１５２，１５４とカバー層１５５と中間層１５６とを用意した後、カバー層１５５上にセラミックグリーンシート１５２とセラミックグリーンシート１５４とを交互に積層し、その上に中間層１５６を積層する。さらに中間層１５６上にセラミックグリーンシート１５２とセラミックグリーンシート１５４とを交互に積層し、その上にカバー層１５５を積層する。その後、これらを加圧して、板状の未焼成セラミック積層体１５９を形成する（図１０参照）。
【００６０】
未焼成セラミック積層体１５９を形成した後、未焼成セラミック積層体１５９の主面１５９ａから裏面１５９ｂにかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、ビア導体ペースト１５７を形成する（図１１及び図１２参照）。さらに、ビア導体ペースト１５７を形成した未焼成セラミック積層体１５９を高圧プレスにより加圧する。なお、ビア導体ペースト１５７は、後にビア導体１３１，１３２となるべき導体部である。
【００６１】
このような基板準備工程を行うことで、コンデンサ形成領域Ｒ１を平面方向に沿って縦横に複数配列した多数個取り用の未焼成セラミック積層体１５９（未焼成セラミック基板）を準備する。
【００６２】
その後、図１３及び図１４に示されるように、未焼成セラミック積層体１５９の主面１５９ａ及び主面１５９ａと反対側の裏面１５９ｂに、例えばスクリーン印刷等により、コンデンサ形成領域Ｒ１内においてビア導体ペースト１５７に接続された外部電極パターン１６０，１６１を形成する（外部電極形成工程）。なお、外部電極パターン１６０，１６１は、後に外部電極１１１，１１２，１２１，１２２となるべき導体部（未焼成の外部電極層）であり、内部電極パターン１５１，１５３やビア導体ペースト１５７と同様に、ニッケルペーストなどの導体ペーストを用いて形成されている。また、主面１５９ａ側における外部電極パターン１６１は、複数のコンデンサ形成領域Ｒ１に跨るように形成され、裏面１５９ｂ側における外部電極パターン１６０は、複数のコンデンサ形成領域Ｒ１に跨るように形成される。
【００６３】
その後、未焼成セラミック積層体１５９に、例えばレーザ加工を施す。この結果、図１５及び図１６に示されるように、コンデンサ形成領域Ｒ１の境界に沿って、外部電極パターン１６１を貫通する複数の穴からなるミシン目状のブレイク溝１６３及び連続線状のブレイク溝１６４（製品領域分割用ブレイク溝）をそれぞれ形成する（ブレイク溝形成工程）。これらブレイク溝１６３，１６４を形成することにより、コンデンサ形成領域Ｒ１を平面方向に沿って縦横に区分する。またこのブレイク溝形成工程では、ブレイク溝１６３及びブレイク溝１６４によって画定される製品領域分割用分割線Ｌ１が交差する部分に面取り用ブレイク溝１６５を形成する。面取り用ブレイク溝１６５は、後に面取り部１０４ａ〜１０４ｄとなる部分であり、面取り用ブレイク溝１６５によって画定される面取り用分割線Ｌ２で囲まれた略矩形状の領域は、捨て材となる非製品領域Ｒ２である。
【００６４】
主面１５９ａ側において、ミシン目状のブレイク溝１６３はコンデンサ形成領域Ｒ１における主面１５９ａの短手方向に沿った境界に形成され、連続線状のブレイク溝１６４はコンデンサ形成領域Ｒ１における主面１５９ａの長手方向に沿った境界に形成される。裏面１５９ｂ側において、ミシン目状のブレイク溝１６３はコンデンサ形成領域Ｒ１における裏面１５９ｂの長手方向に沿った境界に形成され、連続線状のブレイク溝１６４はコンデンサ形成領域Ｒ１における裏面１５９ｂの短手方向に沿った境界に形成される。
【００６５】
図１６に示すように、ミシン目状のブレイク溝１６３の製品厚みに対する深さａは製品全体の厚さの２０〜７０％とすることが好ましい。また、連続線状のブレイク溝１６４の深さｂは、ａ／ｂ＝０．２５〜３５とすることが好ましい。なお、本実施の形態では、ブレイク溝１６３の深さａは製品全体の厚さの５０％程度であり、連続線状のブレイク溝１６４の深さｂは、製品全体の厚さの２０％程度である。
【００６６】
ブレイク溝１６４は、主面１５９ａ及び裏面１５９ｂにおいて、ブレイク溝１６３に対して直交するように形成される。ここで、裏面１５９ｂ側に形成されるブレイク溝１６３は主面１５９ａ側に形成されるブレイク溝１６４と対応する位置にかつ主面１５９ａ側に形成されるブレイク溝１６４に沿って形成される。また、裏面１５９ｂ側に形成されるブレイク溝１６４は、主面１５９ａ側に形成されるブレイク溝１６３と対応する位置にかつ主面１５９ａ側に形成されるブレイク溝１６３に沿って形成される。
【００６７】
図１５及び図１７に示されるように、製品領域分割用分割線Ｌ１が交差する部分に設けられる非製品領域Ｒ２は、それぞれ異なる製品領域Ｒ１の４つの面取り用分割線Ｌ２で囲まれている。また、面取り用ブレイク溝１６５として、１つの面取り用分割線Ｌ２を画定するミシン目状のブレイク溝１６５ａと、他の３つの面取り用分割線Ｌ２を画定する連続線状のブレイク溝１６５ｂとが形成されている。本実施の形態では、各コンデンサ形成領域Ｒ１において同一方向の角部にミシン目状のブレイク溝１６５ａが設けられている。このブレイク溝１６５ａが形成される面取り用分割線Ｌ２の厚み方向における破断強度は、他の３つの面取り用分割線Ｌ２の厚み方向における破断強度よりも大きくなっている。
【００６８】
具体的には、図１８に示されるように、面取り用ブレイク溝１６５を構成するミシン目状のブレイク溝１６５ａは、主面１５９ａ側に開口するよう形成されており、裏面１５９ｂ側には形成されていない。また、ミシン目状のブレイク溝１６５ａの製品厚みに対する深さは製品全体の厚さの５０％である。なお、ミシン目状のブレイク溝１６５ａのピッチは、製品領域分割用のブレイク溝１６３のピッチよりも長くなっている。また、面取り用ブレイク溝１６５を構成する連続線状のブレイク溝１６５ｂは、主面１５９ａ及び裏面１５９ｂの両面に形成されており、ブレイク溝１６５ｂの深さは製品全体の厚さの４０％程度である。なお本実施の形態において、ブレイク溝１６５ｂの形成部分には厚さ方向の中央部で２０％程度の非貫通部分が残されているが、主面１５９ａ側から裏面１５９ｂ側に貫通した貫通溝としてブレイク溝１６５ｂを形成してもよい。
【００６９】
このように面取り用ブレイク溝１６５を形成することにより、ブレイク溝１６５ａによって画定される１つの面取り用分割線Ｌ２の厚み方向における破断強度は、ブレイク溝１６３,１６４によって画定される製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも大きくなる。また、ブレイク溝１６５ｂによって画定される他の３つの面取り用分割線Ｌ２の厚み方向における破断強度は、ブレイク溝１６３,１６４によって画定される製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも小さくなる。
【００７０】
未焼成セラミック積層体１５９に各ブレイク溝１６３〜１６５を形成した後、未焼成セラミック積層体１５９を脱脂し、さらに所定温度で所定時間焼成する（セラミック焼成工程）。この結果、未焼成セラミック積層体１５９が焼成されてセラミック焼成体１６８が得られる（図１９参照）。具体的には、未焼成セラミック積層体１５９における内部電極パターン１５１，１５３、セラミックグリーンシート１５２，１５４、ビア導体ペースト１５７、外部電極パターン１６０，１６１が焼成されて、内部電極層１４１，１４２、セラミック誘電体層１０５、ビア導体１３１，１３２、外部電極１１１，１１２，１２１，１２２が形成される。なお、本実施の形態では、面取り用ブレイク溝１６５の内側領域である非製品領域Ｒ２にも、外部電極１１２，１２１が形成される。
【００７１】
その後、セラミック焼成体１６８において、焼成により外部電極１１１，１１２，１２１，１２２の表面に形成された酸化膜を研磨して取り除いた後、ピロりん酸銅めっきを行い、外部電極１１１，１１２，１２１，１２２上に銅めっき層を形成する（めっき工程）。なおここで、面取り用ブレイク溝１６５ａはミシン目状であるため、コンデンサ形成領域Ｒ１と非製品領域Ｒ２とにおける外部電極１１２，１２１は電気的に接続されている。このため、コンデンサ形成領域Ｒ１の外部電極１１１，１１２，１２１，１２２に加えて、非製品領域Ｒ２の外部電極１１２，１２１にも銅めっき層が均一に形成される。
【００７２】
そして、各外部電極１１１，１１２，１２１，１２２の銅めっき層を形成した後、セラミック焼成体１６８の主面１６８ａ側及び裏面１６８ｂ側にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、図２０に示されるように、セラミック焼成体１６８の主面１６８ａ上に、所定箇所に開口部１７１を有するめっきレジスト１７２を形成するとともに、セラミック焼成体１６８の裏面１６８ｂ上に、その裏面１６８ｂ全体を覆うめっきレジスト１７３を形成する。主面１６８ａ側のめっきレジスト１７２に形成された開口部１７１は、外部電極１１１，１１２の表面の一部を露出させている。
【００７３】
そして、めっきレジスト１７２，１７３を形成した状態で硫酸銅めっきを行う。さらに、めっきレジスト１７２，１７３を除去する。その結果、図２１及び図２２に示されるように、セラミック焼成体１６８の主面１６８ａ上において、各コンデンサ形成領域Ｒ１の外部電極１１１，１１２上に突起状導体５０が形成されるとともに、非製品領域Ｒ２の外部電極１１２上にも突起状導体５０が形成される（突起形成用めっき工程）。このようにして、コンデンサ形成領域Ｒ１を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼成体１６８（中間製品）を得ることができる。
【００７４】
その後、ブレイク溝１６３，１６４によって画定される製品領域分割用分割線Ｌ１に沿って、コンデンサ形成領域Ｒ１毎にセラミック焼成体１６８を分割して、複数のコンデンサ本体１０４を得る（分割工程）。ここでは、図２３及び図２４に示されるように、製品領域分割用分割線Ｌ１上のブレイク溝１６３，１６４を破断する際に、面取り用分割線Ｌ２上にある破断強度が小さな連続線状の面取り用ブレイク溝１６５ｂが破断される。そして、コンデンサ形成領域Ｒ１において同一方向の角部となる位置に非製品領域Ｒ２が連結した状態で残る。最後に、面取り用分割線Ｌ２上にある破断強度が大きい面取り用ブレイク溝１６５ａを破断させることで、捨て材となる非製品領域Ｒ２をコンデンサ形成領域Ｒ１から割落とし、４箇所の面取り部１０４ａ〜１０４ｄを有するコンデンサ本体１０４を得る。なお、セラミック焼成体１６８の分割工程後において、ミシン目状のブレイク溝１６３，１６５ａの一部が凹部１０７となり、連続線状のブレイク溝１６４の一部が切欠部１０８となる。以上の製造工程を経てセラミックコンデンサ１０１が製造される。
【００７５】
本実施の形態において、面取り用分割線Ｌ２上の破断強度は下記の手法によって測定される。具体的には、図２５に示されるように、非製品領域Ｒ２に対して、１つのコンデンサ形成領域Ｒ１が連結された測定サンプル２００を準備する。そして、図２６に示されるように、測定サンプル２００におけるコンデンサ形成領域Ｒ１をクランプ用治具２０１によって挟持する。次に、非製品領域Ｒ２の中央部Ｐ１を測定治具２０２によって押圧し、コンデンサ形成領域Ｒ１と非製品領域Ｒ２とが破断されたときの荷重を測定することにより、１つの面取り用分割線Ｌ２における厚み方向の破断強度を算出する。他の３つの面取り用分割線Ｌ２における破断強度についても、同じように測定用サンプル２００を準備し、前述した測定方法と同様の条件で破断強度を測定する。
【００７６】
従って、本実施の形態によれば以下の効果を得ることができる。
【００７７】
（１）本実施の形態では、未焼成セラミック積層体１５９には、従来技術のような面取り用貫通穴が形成されておらず、その代わりに面取り用ブレイク溝１６５が形成されている。このようにすると、めっきレジスト１７２が貫通穴に入り込むことがなく、未焼成セラミック積層体１５９の主面１５９ａ側にてめっきレジスト１７２を均一な厚さで形成することができる。また、面取り用ブレイク溝１６５によって画定される面取り用分割線Ｌ２で囲まれた略矩形状の領域は分割工程後に捨て材となる非製品領域Ｒ２であるが、この非製品領域Ｒ２にも外部電極１１２，１２１が形成されており、コンデンサ形成領域Ｒ１の外部電極１１２，１２１と電気的に接続されている。これにより、コンデンサ形成領域Ｒ１及び非製品領域Ｒ２の外部電極１１２，１２１に均一な電流を流して電解めっきを行うことができる。従って、外部電極１１２，１２１上にめっき層を均一な厚さで形成することができる。また、外部電極１１１，１１２上において複数の突起状導体５０を均一な高さで形成することができる。この結果、従来技術のようなめっきレジストの剥離不良の発生を防止することができ、製品歩留まりを向上させることができる。
【００７８】
（２）本実施の形態では、未焼成セラミック積層体１５９に従来技術のような面取り用貫通穴が形成されていないので、未焼成セラミック積層体１５９の焼成時にて熱が均一に伝わり、セラミック焼成体１６８の反り量を低く抑えることができる。そして、このセラミック焼成体１６８を分割することで、反りの少ないセラミックコンデンサ１０１を製造することができる。従って、セラミックコンデンサ１０１を内蔵した配線基板１０では、ビア導体４３を介して導体層４１，４２等に外部電極１１１，１１２，１２１，１２２を確実に接続することができる。
【００７９】
（３）本実施の形態では、各コンデンサ形成領域Ｒ１において同一方向の角部となる１つの面取り用分割線Ｌ２の破断強度が他の３つの面取り用分割線Ｌ２の破断強度よりも大きくなるように各面取り用ブレイク溝１６５ａ，１６５ｂが形成されている。より詳しくは、ブレイク溝１６５ａが形成される１つの面取り用分割線Ｌ２の厚み方向における破断強度は、製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも大きく、ブレイク溝１６５ｂが形成される他の３つの面取り用分割線Ｌ２の厚み方向における破断強度は、製品領域分割用分割線Ｌ１の厚み方向における破断強度よりも小さくなっている。この場合、分割工程を行う際に、破断強度が小さい面取り用分割線Ｌ２上のブレイク溝１６５ｂが先に破断されるため、コンデンサ形成領域Ｒ１おいて同一方向の角部となる位置に非製品領域Ｒ２が連結した状態（図２４参照）で残る。そして、最後に破断強度が大きい面取り用分割線Ｌ２上の面取り用ブレイク溝１６５ａを破断させることで、コンデンサ形成領域Ｒ１から非製品領域Ｒ２を分離することができる。このようにすれば、分割工程において、非製品領域Ｒ２がいびつな割れ方をすることが回避され、効率よく迅速にコンデンサ形成領域Ｒ１を分割することができる。
【００８０】
（４）本実施の形態において、非製品領域Ｒ２は、それぞれ異なる製品領域Ｒ１の４つの面取り用分割線Ｌ２で囲まれてなり、１つの面取り用分割線Ｌ２上のブレイク溝１６５ａがミシン目状であり、他の３つの面取り用分割線Ｌ２上のブレイク溝１６５ｂが連続線状である。このようにすると、１つの面取り用分割線Ｌ２における破断強度を他の３つの面取り用分割線Ｌ２における破断強度よりも大きくすることができる。また、１つの面取り用分割線Ｌ２上のブレイク溝１６５ａがミシン目状であるため、面取り用ブレイク溝１６５の内側の非製品領域Ｒ２における外部電極１１２とブレイク溝１６５の外側のコンデンサ形成領域Ｒ１における外部電極１１２とを電気的に接続することができる。
【００８１】
（５）本実施の形態のセラミック焼成体１６８において、非製品領域Ｒ２にも突起状導体５０が形成されている。このようにすると、電解めっきにおける電流集中を確実に回避することでき、コンデンサ形成領域Ｒ１において複数の突起状導体５０を均一な高さで形成することができる。
【００８２】
（６）本実施の形態のセラミックコンデンサ１０１は、コンデンサ本体１０４の側面１０６ａ〜１０６ｄに加えて面取り部１０４ａに凹部１０７が複数形成されているので、配線基板１０への内蔵時に樹脂充填材９２との接触面積が大きくなる。このため、セラミックコンデンサ１０１と配線基板１０との密着性を向上させることができる。
【００８３】
（７）本実施の形態のセラミックコンデンサ１０１において、面取り部１０４ａに凹部１０７が形成されるとともに、他の面取り部１０４ｂ〜１０４ｄには凹部１０７が形成されていない。このため、面取り部１０４ａの凹部１０７をアライメントマークとして利用することができ、セラミックコンデンサ１０１の検査工程や出荷準備工程において、セラミックコンデンサ１０１の向きを容易に揃えることができる。
【００８４】
（８）本実施の形態のセラミックコンデンサ１０１は、コンデンサ本体１０４の各辺に沿って延びる切欠部１０８を有するので、配線基板１０への内蔵時において、切欠部１０８に樹脂充填材９２が入り込むことで配線基板１０との密着性を向上させることができる。また、コンデンサ主面１０２側からコンデンサ裏面１０３側に向かう力やその反対側に向かう方向が加わった場合でも、セラミックコンデンサ１０１が上下方向に移動し難くなる。
【００８５】
（９）本実施の形態のセラミックコンデンサ１０１は、ビアアレイタイプのコンデンサであり、複数のビア導体１３１，１３２が全体としてアレイ状に配置されているので、インダクタンスの低減化を図ることができる。従って、セラミックコンデンサ１０１を用いれば、配線基板１０におけるノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００８６】
なお、本発明の実施の形態は以下のように変更してもよい。
【００８７】
・上記実施の形態では、面取り用分割線Ｌ２が直線であり、セラミックコンデンサ１０１の角部に直線状の面取り部１０４ａ〜１０４ｄを形成するものであったがこれに限定されるものではない。例えば、セラミックコンデンサ１０１の角部にＲ形状の面取り部を形成してもよい。この場合、図２７に示されるように、面取り用分割線Ｌ２が曲線となるように面取り用ブレイク溝１６５ａ，１６５ｂを形成し、分割工程では、曲線状の面取り用分割線Ｌ２に沿ってコンデンサ形成領域Ｒ１と非製品領域Ｒ２を破断させる。
【００８８】
・上記実施の形態では、非製品領域Ｒ２を囲む４つの面取り用分割線Ｌ２のうちの１つの面取り用分割線Ｌ２上の面取り用ブレイク溝１６５がミシン目状のブレイク溝１６５ａであり、他の３つの面取り用分割線Ｌ２上の面取り用ブレイク溝１６５が連続線状のブレイク溝１６５ｂであったがこれに限定されるものではない。具体的には、例えば、４つの面取り用分割線Ｌ２上に形成される面取り用ブレイク溝１６５の全てをミシン目状のブレイク溝とし、１つの面取り用分割線Ｌ２上のブレイク溝のピッチが他の３つの面取り用分割線Ｌ２上のブレイク溝のピッチよりも長くなるよう形成してもよい。また、基板厚さ方向の深さについて１つの面取り用分割線Ｌ２上のブレイク溝が他の３つの面取り用分割線Ｌ２上のブレイク溝よりも浅くなるよう形成してもよい。さらには、面取り用分割線Ｌ２の形状について１つの面取り用分割線Ｌ２が曲線状になるよう面取り用ブレイク溝１６５を形成し、他の３つの面取り用分割線Ｌ２が直線になるよう面取り用ブレイク溝１６５を形成してもよい。このようにしても、１つの面取り用分割線Ｌ２の厚み方向における破断強度を他の３つの面取り用分割線Ｌ２の厚み方向における破断強度よりも大きくすることができる。また、面取り用ブレイク溝１６５がミシン目状のブレイク溝であるため、非製品領域Ｒ２の外部電極１１２と製品領域Ｒ１の外部電極１１２とを電気的に接続することができる。
【００８９】
・上記実施の形態のセラミックコンデンサ１０１では、コンデンサ主面１０２側の外部電極１１１，１１２に突起状導体５０を形成していたが、コンデンサ裏面１０３側の外部電極１２１，１２２にも突起状導体５０を形成してもよい。
【００９０】
・上記各実施の形態のセラミックコンデンサ１０１において、外部電極１１１，１２２は平面視略矩形状に形成され、外部電極１１２，１２１は各外部電極１１１，１２２を取り囲むように形成されていたが、これに限定されるものではなく、外部電極の形状は適宜変更することができる。例えば、各外部電極１１１，１１２，１２１，１２２を略円形状に形成してもよい。また、外部電極１１１，１２２を略円形状に形成し、外部電極１１２，１２１を外部電極１１１，１２２の周囲に円形の抜きパターンを有するベタパターンとなるよう形成してもよい。
【００９１】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００９２】
（１）手段１において、前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、１つの前記面取り用分割線の厚み方向における破断強度は、前記製品領域分割用分割線の厚み方向における破断強度よりも大きく、他の３つの前記面取り用分割線の厚み方向における破断強度は、前記製品領域分割用分割線の厚み方向における破断強度よりも小さいことを特徴とする電子部品の製造方法。
【００９３】
（２）手段１において、前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、前記分割工程では、前記製品領域分割用ブレイク溝を破断するとともに、前記破断強度が小さい３つの前記面取り用分割線上のブレイク溝を破断した後、前記破断強度が大きい１つの前記面取り用分割線上のブレイク溝を破断することで前記非製品領域を前記電子部品から割落とすようにしたことを特徴とする電子部品の製造方法。
【００９４】
（３）手段１において、前記めっき層が形成された前記外部電極層上の複数箇所に突起状導体を形成するための突起形成用めっき工程をさらに含み、前記突起形成用めっき工程では、前記製品領域に加えて前記非製品領域の外部電極層上にも前記突起状導体を形成することを特徴とする電子部品の製造方法。
【００９５】
（４）第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品の製品領域を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼成体からなる中間製品であって、複数の前記製品領域に跨って形成された前記外部電極層を被覆するめっき層と、前記電子部品の各製品領域の境界に沿って設けられ、個々の電子部品に分割するための製品領域分割用ブレイク溝と、前記製品領域分割用ブレイク溝によって画定される製品領域分割用分割線が交差する部分に設けられた面取り用ブレイク溝とを備え、前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は捨て材となる非製品領域であり、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されていることを特徴とする電子部品の中間製品。
【符号の説明】
【００９６】
１０１…電子部品としてのセラミックコンデンサ
１０２…第１主面としてのコンデンサ主面
１０３…第２主面としてのコンデンサ裏面
１０４…セラミック基体部としてのコンデンサ本体
１０４ａ〜１０４ｄ…面取り部
１０５…セラミック誘電体層
１１１…外部電極層としての主面側電源用外部電極
１１２…外部電極層としての主面側グランド用外部電極
１２１…外部電極層としての裏面側電源用外部電極
１２２…外部電極層としての裏面側グランド用外部電極
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極としての電源用内部電極層
１４２…内部電極としてのグランド用内部電極層
１５９…未焼成セラミック基板としての未焼成セラミック積層体
１６０，１６１…未焼成の外部電極層としての外部電極パターン
１６３，１６４…製品領域分割用ブレイク溝
１６５，１６５ａ，１６５ｂ…面取り用ブレイク溝
１６８…セラミック焼成体
Ｌ１…製品領域分割用分割線
Ｌ２…面取り用分割線
Ｒ１…製品領域としてのコンデンサ形成領域
Ｒ２…非製品領域
【特許請求の範囲】
【請求項１】
第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する平面視で略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品を製造する方法であって、
焼成前のセラミック材料を用いて板状に形成された多数個取り用の未焼成セラミック基板を準備する基板準備工程と、
前記未焼成セラミック基板の表面に、未焼成の外部電極層を形成する外部電極形成工程と、
前記未焼成セラミック基板において、個々の電子部品に分割するためのブレイク溝を形成することにより、前記電子部品の製品領域を平面方向に沿って縦横に区分するブレイク溝形成工程と、
前記未焼成セラミック基板を前記未焼成の外部電極層と同時に焼成してセラミック焼成体を得るセラミック焼成工程と、
前記外部電極層に電流を供給して、電解めっきにより前記外部電極層上にめっき層を形成するめっき工程と、
前記セラミック焼成体を各ブレイク溝によって画定される製品領域分割用分割線に沿って破断することにより分割して複数の前記電子部品に個片化する分割工程と
を含み、
前記ブレイク溝は、隣り合う電子部品の製品領域の境界に形成された製品領域分割用ブレイク溝と、各電子部品の前記角部に形成された面取り用ブレイク溝と、を有し、
それぞれ異なる製品領域の前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、前記分割工程後に捨て材となる非製品領域であり、前記ブレイク溝形成工程では、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されることを特徴とする電子部品の製造方法。
【請求項２】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記ブレイク溝形成工程において、前記各製品領域において同一方向の前記角部となる前記面取り用ブレイク溝が形成される１つの前記面取り用分割線の厚み方向における破断強度が他の３つの前記面取り用分割線の厚み方向における破断強度よりも大きくなるように前記面取り用ブレイク溝を形成することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記ブレイク溝形成工程において、１つの前記面取り用分割線を画定するミシン目状のブレイク溝と、他の３つの前記面取り用分割線を画定する連続線状のブレイク溝とを形成することを特徴とする請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記面取り用ブレイク溝は、前記外部電極層を貫通するミシン目状のブレイク溝であり、１つの前記面取り用分割線上の前記ブレイク溝のピッチが他の３つの前記面取り用分割線上のブレイク溝のピッチよりも長くなるよう形成されていることを特徴とする請求項１または２に記載の電子部品の製造方法。
【請求項５】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記面取り用ブレイク溝は、前記外部電極層を貫通するミシン目状のブレイク溝であり、基板厚さ方向の深さについて、１つの前記面取り用分割線上のブレイク溝が他の３つの前記面取り用分割線上のブレイク溝よりも浅くなるよう形成されていることを特徴とする請求項１または２に記載の電子部品の製造方法。
【請求項６】
前記ブレイク溝形成工程において、前記ブレイク溝をレーザ加工によって形成することを特徴とする請求項１乃至５のいずれか１項に記載の電子部品の製造方法。
【請求項７】
前記電子部品は、セラミック誘電体層を介して複数の内部電極が積層配置され、前記複数の内部電極に接続された複数のコンデンサ内ビア導体が設けられた前記セラミック基体部を備え、前記外部電極層が前記複数のコンデンサ内ビア導体の端部に接続され、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されているビアアレイタイプのセラミックコンデンサであることを特徴とする請求項１乃至６のいずれか１項に記載の電子部品の製造方法。
【請求項８】
前記めっき層が形成された前記外部電極層上の複数箇所に突起状導体を形成するための突起形成用めっき工程をさらに含むことを特徴とする請求項１乃至７のいずれか１項に記載の電子部品の製造方法。
【請求項１】
第１主面及び第２主面を有する板状であり、四箇所の角部に面取り部を有する平面視で略矩形状のセラミック基体部と、前記セラミック基体部における前記第１主面及び前記第２主面の少なくとも一方の主面上に形成される外部電極層とを備えた電子部品を製造する方法であって、
焼成前のセラミック材料を用いて板状に形成された多数個取り用の未焼成セラミック基板を準備する基板準備工程と、
前記未焼成セラミック基板の表面に、未焼成の外部電極層を形成する外部電極形成工程と、
前記未焼成セラミック基板において、個々の電子部品に分割するためのブレイク溝を形成することにより、前記電子部品の製品領域を平面方向に沿って縦横に区分するブレイク溝形成工程と、
前記未焼成セラミック基板を前記未焼成の外部電極層と同時に焼成してセラミック焼成体を得るセラミック焼成工程と、
前記外部電極層に電流を供給して、電解めっきにより前記外部電極層上にめっき層を形成するめっき工程と、
前記セラミック焼成体を各ブレイク溝によって画定される製品領域分割用分割線に沿って破断することにより分割して複数の前記電子部品に個片化する分割工程と
を含み、
前記ブレイク溝は、隣り合う電子部品の製品領域の境界に形成された製品領域分割用ブレイク溝と、各電子部品の前記角部に形成された面取り用ブレイク溝と、を有し、
それぞれ異なる製品領域の前記面取り用ブレイク溝によって画定される面取り用分割線で囲まれた略矩形状の領域は、前記分割工程後に捨て材となる非製品領域であり、前記ブレイク溝形成工程では、前記非製品領域と前記製品領域とで前記外部電極層が電気的に接続された状態で前記面取り用ブレイク溝が形成されることを特徴とする電子部品の製造方法。
【請求項２】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記ブレイク溝形成工程において、前記各製品領域において同一方向の前記角部となる前記面取り用ブレイク溝が形成される１つの前記面取り用分割線の厚み方向における破断強度が他の３つの前記面取り用分割線の厚み方向における破断強度よりも大きくなるように前記面取り用ブレイク溝を形成することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記ブレイク溝形成工程において、１つの前記面取り用分割線を画定するミシン目状のブレイク溝と、他の３つの前記面取り用分割線を画定する連続線状のブレイク溝とを形成することを特徴とする請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記面取り用ブレイク溝は、前記外部電極層を貫通するミシン目状のブレイク溝であり、１つの前記面取り用分割線上の前記ブレイク溝のピッチが他の３つの前記面取り用分割線上のブレイク溝のピッチよりも長くなるよう形成されていることを特徴とする請求項１または２に記載の電子部品の製造方法。
【請求項５】
前記非製品領域は、それぞれ異なる前記製品領域の４つの前記面取り用分割線で囲まれてなり、
前記面取り用ブレイク溝は、前記外部電極層を貫通するミシン目状のブレイク溝であり、基板厚さ方向の深さについて、１つの前記面取り用分割線上のブレイク溝が他の３つの前記面取り用分割線上のブレイク溝よりも浅くなるよう形成されていることを特徴とする請求項１または２に記載の電子部品の製造方法。
【請求項６】
前記ブレイク溝形成工程において、前記ブレイク溝をレーザ加工によって形成することを特徴とする請求項１乃至５のいずれか１項に記載の電子部品の製造方法。
【請求項７】
前記電子部品は、セラミック誘電体層を介して複数の内部電極が積層配置され、前記複数の内部電極に接続された複数のコンデンサ内ビア導体が設けられた前記セラミック基体部を備え、前記外部電極層が前記複数のコンデンサ内ビア導体の端部に接続され、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されているビアアレイタイプのセラミックコンデンサであることを特徴とする請求項１乃至６のいずれか１項に記載の電子部品の製造方法。
【請求項８】
前記めっき層が形成された前記外部電極層上の複数箇所に突起状導体を形成するための突起形成用めっき工程をさらに含むことを特徴とする請求項１乃至７のいずれか１項に記載の電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１２−１６０６２２（Ｐ２０１２−１６０６２２Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１１−２０２４１（Ｐ２０１１−２０２４１）
【出願日】平成２３年２月１日（２０１１．２．１）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２３年２月１日（２０１１．２．１）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
[ Back to top ]