電気光学ディスプレイ
【課題】電気光学ディスプレイを提供すること。
【解決手段】電気光学ディスプレイは、基板（１００）と、該基板（１００）の実質的に１つの面に配置された非線形デバイス（１０２）と、該非線形デバイス（１０２）と接続されている画素電極（１０６）と、電気光学媒体（１１０）と、該画素電極（１０６）に対して該電気光学媒体（１１０）の反対面上の共通電極（１１２）とを備える。該ディスプレイの様々なパーツの係数は、該ディスプレイが湾曲しているとき、中立軸または中立面が該非線形デバイス（１０２）の該平面に実質的に横たわっているように調製されている。
【解決手段】電気光学ディスプレイは、基板（１００）と、該基板（１００）の実質的に１つの面に配置された非線形デバイス（１０２）と、該非線形デバイス（１０２）と接続されている画素電極（１０６）と、電気光学媒体（１１０）と、該画素電極（１０６）に対して該電気光学媒体（１１０）の反対面上の共通電極（１１２）とを備える。該ディスプレイの様々なパーツの係数は、該ディスプレイが湾曲しているとき、中立軸または中立面が該非線形デバイス（１０２）の該平面に実質的に横たわっているように調製されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学ディスプレイおよび構成要素に関する。特に、このようなディスプレイに使用するバックプレーンに関する。本発明は、特に、このようなディスプレイに使われるステンレスまたは同様の金属箔基板ベースのディスプレイを意図としたものであるが、これらに限定されるものではない。
【背景技術】
【０００２】
本発明のディスプレイにおいて、電気光学媒体は、典型的に固体である（このようなディスプレイは、以下、簡便のために、「固体電気光学ディスプレイ」と、言うこともある）。これは、電気光学媒体は、その内部に液体または気体で満たされた空間を有し得るし、有することが多いが、固体の外部表面を有するという意味において、典型的には、固体である。このような電気光学媒体で使われるディスプレイを組み立てる方法においてもそうである。それゆえ、「固体電気光学ディスプレイ」という語には、封入電気泳動ディスプレイ、封入液晶ディスプレイ、および、以下に議論するその他のタイプのディスプレイも含む。本発明の特定の局面において、封入電気泳動ディスプレイの使用を、主として、意図するものであるが、これに限定されない。
【０００３】
「電気光学」という語は、材料にも、ディスプレイにも適用されるが、本明細書では、映像技術で用いられる従来の意味で使われる。つまり、第一と第二のディスプレイ状態を有し、その両状態で少なくとも１つの異なる光学特性を有し、材料に電界を架けると、第一のディスプレイ状態から第二のディスプレイ状態に変化する材料を指す。光学的特性は、典型的には、人間の目による色の認識であるが、他にも、光の透過、反射率、ルミネセンスなどの光学特性でも、あるいは、機械読み取りを意図したディスプレイにおいては、視覚範囲を超えた電磁波の波長反射率変化の意味で、偽色（ｐｓｅｕｄｏ-ｃｏｌｏｒ）
でもあり得る。
【０００４】
「灰色状態」とは、本明細書では、映像技術で用いられる従来の意味で使われる。つまり、画素の両極端な光学状態の中間状態を指すが、必ずしも、黒白の両極端な状態間の黒−白変化を意味しない。例えば、以下に参照する特許や公開出願の中には、極端な状態が、白と濃紺であり、中間的な「灰色状態」は、実質的には、薄青である電気泳動ディスプレイについて述べたものも、幾つかある。実際に、既に述べたように、両極端の状態の変化は、全く色の変化でないこともある。
【０００５】
「双安定」および「双安定性」とは、本明細書では、第一と第二のディスプレイ状態を有し、その両状態で少なくとも１つの異なる光学特性を有するディスプレイ構成要素も含むディスプレイで用いられる当該分野での従来の意味で使われる。ある限られた継続時間のアドレッシングパルス手段を用いて、その第一または第二のディスプレイ状態のいずれかを担うように、任意の所定の構成要素が駆動させられた後に、そのアドレッシングパルスが終了すると、その状態は、少なくとも数回（例えば、少なくとも４回）、つまり、ディスプレイ構成要素の状態を変化するのに必要なアドレッシングパルスの最小の継続時間は続く。米国特許出願公開第２００２／０１８０６８７号に示されているように、パーティクルベースの電気泳動ディスプレイで、グレースケール（ｇｒａｙ ｓｃａｌｅ）可能なものは、その両極端の黒と白のみならず、その中間的な灰色状態でも安定である。一部の他のタイプの電気光学ディスプレイにおいても、これと同じことが当てはまる。このタイプのディスプレイは、「双安定」というより、正確には「多安定（ｍｕｌｔｉ−ｓｔａｂｌｅ）」というが、簡便のために、「双安定」という語は、本明細書では、双安定、多安定の双方をカバーして用いられることがある。
【０００６】
電気光学ディスプレイとしては、数タイプのものが知られている。電気光学ディスプレイのタイプの一つには、回転バイクロマル部材（ｒｏｔａｔｉｎｇ ｂｉｃｈｒｏｍａｌ ｍｅｍｂｅｒ）タイプがある。これは、例えば、米国特許第５，８０８，７８３号、第５，７７７，７８２号、第５，７６０，７６１号、第６，０５４，０７１号、第６，０５５，０９１号、第６，０９７，５３１号、第６，１２８，１２４号、第６，１３７，４６７号および第６，１４７，７９１号に記載されている（このタイプのディスプレイは、「回転バイクロマルボール（ｒｏｔａｔｉｎｇ ｂｉｃｈｒｏｍａｌ ｂａｌｌ）」ディスプレイと呼ばれることが多いが、上述した特許の一部では、回転部材は球形ではないため、「回転バイクロマル部材」と呼ぶ方が、より正確である）。このようなディスプレイは、数多くの小さなボディ（ｂｏｄｙ）（典型的には、球形または円筒形）を用いている。このボディは、異なった光学特性を有する２以上の部分、および、内部双極子を有する。これらのボディは、マトリックス内の液体で満ちた液胞（ｖａｃｕｏｌｅ）に浮遊し、ボディが自由に回転できるように、液胞は液体で満たされている。ディスプレイに電界を架けると、ボディは様々な位置へと回転し、画面を通して見えるボディの部分が変化するので、ディスプレイの外観が変化する。このタイプの電気光学媒体は、典型的には、双安定である。
【０００７】
別のタイプの電気光学ディスプレイは、エレクトロクロミック媒体を用いるものである。例えば、少なくとも一部は半導体金属酸化物で形成された電極、および、その電極に付着した可逆色変化可能な複数の染色分子を備えるナノクロミック膜の形をしたエレクトロクロミック媒体である。例えば、Ｏ’Ｒｅｇａｎ，Ｂ．らによる「Ｎａｔｕｒｅ」１９９１年、３５３、７３７頁、および、Ｗｏｏｄ、Ｄ．による「Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ」、１８（３）、２４頁（２００２年３月）を参照。また、Ｂａｃｈ，Ｕ．らによる「Ａｄｖ．Ｍａｔｅｒ．」２００２年、１４（１１）、８４５頁も参照。この種類のナノクロミック膜は、例えば、米国特許第６，３０１，０３８号、国際出願公開第ＷＯ０１／２７６９０号、および、米国特許出願第２００３／０２１４６９５号に開示されている。このタイプの媒体は、典型的には、双安定である。
【０００８】
長年にわたって、活発な研究開発の対象となっていた電気光学ディスプレイで、別のタイプのものとしては、パーティクルベースの電気泳動ディスプレイがある。これは、複数の荷電パーティクルが、電界の影響下で、浮遊流体を通じて動くものである。電気泳動ディスプレイは、液晶ディスプレイに比べ、良好な輝度とコントラスト、広い視角、はっきりした双安定性、および、低消費電力という特性を有し得る。それにも関わらず、これらのディスプレイにおいて、長期的な画像の品質に関する問題があるため、その幅広い利用が妨げられてきた。例えば、電気泳動ディスプレイを構成するパーティクルは定着（ｓｅｔｔｌｅ）する傾向があり、その結果、こうしたディスプレイの耐用年数は不十分である。
【０００９】
Ｍａｓｓａｃｈｕｓｅｔｔｓ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ （ＭＩＴ）およびＥ Ｉｎｋ Ｃｏｒｐｏｒａｔｉｏｎに譲渡されたかその名でなされた数多くの特許および特許出願では、最近、封入電気泳動媒体について、述べてられている。このような封入媒体は、数多くの小さなカプセルを含み、そのカプセルそれぞれは、液体浮遊媒体中に浮遊する電気泳動的に可動なパーティクルを含む内部相と、内部相を囲むカプセル壁を備える。典型的には、カプセルは、２つの電極間に置かれたコヒーレントな層（ｃｏｈｅｒｅｎｔ ｌａｙｅｒ）を形成するポリマーバインダ（ｐｏｌｙｍｅｒｉｃ ｂｉｎｄｅｒ）の中に包み込まれている。この種の封入媒体については、例えば、米国特許第５，９３０，０２６号、第５，９６１，８０４号、第６，０１７，５８４号、第６，０６７，１８５号、第６，１１８，４２６号、第６，１２０，５８８号、第６，１２０，８３９号、第６，１２４，８５１号、第６，１３０，７７３号、第６，１３０，７７４号、第６，１７２，７９８号、第６，１７７，９２１号、第６，２３２，９５０号、第６，２４９，７２１号、第６，２５２，５６４号、第６，２６２，７０６号、第６，２６２，８３３号、第６，３００，９３２号、第６，３１２，３０４号、第６，３１２，９７１号、第６，３２３，９８９号、第６，３２７，０７２号、第６，３７６，８２８号、第６，３７７，３８７号、第６，３９２，７８５号、第６，３９２，７８６号、第６，４１３，７９０号、第６，４２２，６８７号、第６，４４５，３７４号、第６，４４５，４８９号、第６，４５９，４１８号、第６，４７３，０７２号、第６，４８０，１８２号、第６，４９８，１１４号、第６，５０４，５２４号、第６，５０６，４３８号、第６，５１２，３５４号、第６，５１５，６４９号、第６，５１８，９４９号、第６，５２１，４８９号、第６，５３１，９９７号、第６，５３５，１９７号、第６，５３８，８０１号、第６，５４５，２９１号、第６，５８０，５４５号、第６，６３９，５７８号、第６，６５２，０７５号、第６，６５７，７７２号、第６，６６４，９４４号、第６，６８０，７２５号、第６，６８３，３３３号、第６，７０４，１３３号、第６，７１０，５４０号、第６，７２１，０８３号、第６，７２７，８８１号、第６，７３８，０５０号、第６，７５０，４７３号、および、第６，７５３，９９９号、ならびに、米国特許出願公開第２００２／００１９０８１号、第２００２／００２１２７０号、第２００２／００６０３２１号、第２００２／００６０３２１号、第２００２／００６３６６１号、第２００２／００９０９８０号、第２００２／０１１３７７０号、第２００２／０１３０８３２号、第２００２／０１３１１４７号、第２００２／０１７１９１０号、第２００２／０１８０６８７号、第２００２／０１８０６８８号、第２００２／０１８５３７８号、第２００３／００１１５６０号、第２００３／００２０８４４号、第２００３／００２５８５５号、第２００３／００３８７５５号、第２００３／００５３１８９号、第２００３／０１０２８５８号、第２００３／０１３２９０８号、第２００３／０１３７５２１号、第２００３／０１３７７１７号、第２００３／０１５１７０２号、第２００３／０２１４６９５号、第２００３／０２１４６９７号、第２００３／０２２２３１５号、第２００４／０００８３９８号、第２００４／００１２８３９号、第２００４／００１４２６５号、第２００４／００２７３２７号、第２００４／００７５６３４号、第２００４／００９４４２２号、第２００４／０１０５０３６号、第２００４／０１１２７５０号、および、第２００４／０１１９６８１号、ならびに、国際出願公開第ＷＯ９９／６７６７８号、第ＷＯ００／０５７０４号、第ＷＯ００／３８０００号、第ＷＯ００／３８００１号、第ＷＯ００／３６５６０号、第ＷＯ００／６７１１０号、第ＷＯ００／６７３２７号、第ＷＯ０１／０７９６１号、第ＷＯ０１／０８２４１号、第ＷＯ０３／１０７，３１５号、第ＷＯ２００４／０２３１９５号、および、第ＷＯ２００４／０４９０４５号に記載されている。
【００１０】
前述した特許および特許出願の多くが、述べていることは、封入電気泳動媒体中のディスクリート（ｄｉｓｃｒｅｔｅ）なマイクロカプセルを囲む壁は、連続相によって置換され、電気泳動媒体は、電気泳動流動体の複数のディスクリートな小滴およびポリマー材料の連続相を備えたいわゆるポリマー分散型電気泳動ディスプレイを製造できることと、たとえ、ディスクリートなカプセル膜は、それぞれ個別の小滴と連携していなくても、こうしたポリマー分散型の電気泳動ディスプレイのディスクリートな小滴は、カプセルまたはマイクロカプセルと見なされ得ることである。例えば、前述した米国特許出願公開第２００２/０１３１１４７号を参照。従って、本出願の目的として、このようなポリマー分散
型電気泳動媒体は、封入電気泳動媒体の下位種（ｓｕｂ−ｓｐｅｃｉｅｓ）として、見なされる。
【００１１】
関連するタイプの電気泳動ディスプレイとして、いわゆる「マイクロセル電気泳動ディスプレイ」がある。マイクロセル電気泳動ディスプレイにおいては、荷電パーティクルと浮遊流体は、マイクロカプセルに封入されていないが、キャリア媒体（典型的には、ポリマーフィルム）の中に形成された複数の空洞の中に保持されている。例えば、国際出願公開第ＷＯ０２／０１２８１号、および、米国特許出願公開第２００２／００７５５５６号（いずれも、Ｓｉｐｉｘ Ｉｍａｇｉｎｇ， Ｉｎｃ．による）を参照。
【００１２】
電気泳動媒体は、不透明である（なぜなら、例えば、電気泳動媒体の多くにおいて、パーティクルは、画面を介した可視光の伝達を実質的に遮るから）ことが多く、反射モードで作動するが、多くの電気泳動ディスプレイは、一つのディスプレイ状態が実質的に不透明で、一つのディスプレイ状態が光透過性であるような、いわゆる「シャッターモード」で作動するように、作られ得る。例えば、前述した米国特許第６，１３０，７７４号および第６，１７２，７９８号、ならびに、米国特許第５，８７２，５５２号、第６，１４４，３６１号、第６，２７１，８２３号、第６，２２５，９７１号および第６，１８４，８５６号を参照。誘電泳動ディスプレイは、電気泳動ディスプレイに似ているが、電界強度の変化に応じるもので、似たようなモードで作動し得る。米国特許第４，４１８，３４６号を参照。また、他の種類の電気光学ディスプレイも、シャッターモードで作動可能であり得る。
【００１３】
封入電気泳動ディスプレイまたはマイクロセル電気泳動ディスプレイは、クラスター化や定着といった従来型の電気泳動デバイスの不良モードを、典型的には被ることなく、更なる利点として、多種多様の柔軟で強固な基板上のディスプレイに印刷またはコーティングする能力などを有する。（「印刷（ｐｒｉｎｔ）」という語を用いる場合、あらゆる形式の印刷やコーティングを含むが、それだけに限定しないことを意図する。すなわち、パッチダイコーティング（ｐａｔｃｈ ｄｉｅ ｃｏａｔｉｎｇ）のような事前測定コーティング、スロットまたは押し出しコーティング、スライドまたはカスケードコーティング、カーテンコーティング；ロール式ナイフ塗布のようなロール塗布、前進後進ロール塗布（ｆｏｒｗａｒｄ ａｎｄ ｒｅｖｅｒｓｅ ｒｏｌｌ ｃｏａｔｉｎｇ）；グラビアコーティング；浸漬塗装；吹き付け塗装；メニスカスコーティング（ｍｅｎｉｓｃｕｓ ｃｏａｔｉｎｇ）；回転塗装；ブラシ塗装；エアナイフコーティング；シルクスクリーン印刷プロセス；静電印刷プロセス；感熱式印刷プロセス；インクジェット印刷プロセス；および、その他の同様のプロセス)。このように、これらの結果得られるディスプレイは、
融通が利く。さらに、ディスプレイ媒体は、（様々な方法を使って）印刷され得るので、ディスプレイ自身は、安価に作製され得る。
【００１４】
ディスプレイが反射性であるか透過性であるかに関わらず、また、使用されている電気光学媒体が双安定であるかないかに関わらず、高解像度ディスプレイを得るためには、ディスプレイの個々の画素が、隣接する画素からの干渉なしに、アドレス指定可能でなければならない。この目的を達成する一つの方法は、トランジスタやダイオードのような非線形性要素のアレイ（ａｒｒａｙ）を提供し、その少なくとも一つの非線形性要素が「アクティブマトリックス」ディスプレイを成すように、各画素と、関連していることである。１つの画素を指定するアドレッシング電極あるいは画素電極は、関連する非線形要素を通じて、適切な電源に接続されている。典型的には、非線形要素がトランジスタの場合、画素電極は、トランジスタのドレインに接続されている。これは本質的には任意で、画素電極はトランジスタのソースに接続され得るが、以下の記述ではこの配列を仮定する。従来、高解像度アレイにおいて、画素は、横列と縦列の二次元アレイで、配置されている。それは、任意の特定画素は、１つの特定の横列および１つの特定の縦列の交差点によって、一意的に決定されるためである。各縦列にある全てのトランジスタのソースは、単一の縦列電極に接続されており、各横列にある全てのトランジスタのゲートは、単一の横列電極に接続されている。また、横列にソース、縦列にゲートという配列も、従来型であるが、本質的に任意であって、望むのであれば、逆にすることも可能である。横列電極は、横列ドライバに接続され、それは任意の瞬間に、１つの横列のみが選択されることを確保する。つまり、選択された横列電極に、印加して、選択された横列にある全てのトランジスタが導電性となることを確保し、その他の横列電極全てに、選択されなかった横列にある全てのトランジスタが導電性がないことを確保する。縦列電極は、縦列ドライバに接続されている。その縦列ドライバは、選択された横列にある画素が、その所望の光学状態となるようにドライブするために選択された様々な縦列電極電圧を割り当てる（ｐｌａｃｅ ｕｐｏｎ）（前述した電圧は、共通前面電極に比例し、従来は、非直線アレイから電気光学媒体の反対面上に提供され、ディスプレイ全体に（ａｃｒｏｓｓ）拡がっている。）「ラインアドレスタイム」として知られている事前に設定したインターバル経過後、選択されていた横列は選択されずに、次の横列が選択され、縦列ドライバに架かる電圧は、ディスプレイの次のラインに書き込まれるように変化される。このプロセスは、ディスプレイ全体が、横列毎に書かれるように繰り返される。こうして、Ｎ個の横列を有するディスプレイにおいて、任意の所定画素は、時間の割合１／Ｎのみ指定され得る。
【００１５】
アクティブマトリックスディスプレイの製造プロセスは、十分確立されている。例えば、薄膜トランジスタが、様々な堆積と光露光技術を用いて、製造され得る。トランジスタは、ゲート電極、絶縁誘電体層、半導体層、および、ソース電極とドレイン電極を含む。ゲート電極への電圧印加は、誘電体層を超えた（ａｃｒｏｓｓ）電界を提供し、その誘電体層は、半導体層のソース−ドレイン間の導電性を劇的に増加する。この変化によって、ソース電極とドレイン電極の間で、電気伝導が可能となる。典型的には、ゲート電極、ソース電極、および、ドレイン電極は、パターニングされている。一般的に、半導体層も、隣り合う回路要素間でのストレイ（ｓｔｒａｙ）伝導（すなわち、クロストーク（ｃｒｏｓｓ ｔａｌｋ））を最小限に抑えるために、パターニングされている。
【００１６】
液晶ディスプレイは、一般的に、アモルファスシリコン（「ａ−Ｓｉ」）の薄膜トランジスタ（「ＴＦＴ」）が、ディスプレイ画素用のスイッチングデバイスとして、使われる。このようなＴＦＴは、典型的には、ボトムゲートで設計されている。１つの画素の中で、薄膜コンデンサは、典型的に、スイッチングＴＦＴによってトランスファされた電荷を保つ。電気泳動ディスプレイは、コンデンサを有する同様のＴＦＴを使用できる。しかし、コンデンサの機能は、液晶ディスプレイに用いられるものと、幾分か異なる。国際特許公開第ＷＯ００/６７３２７号、前述した第２００２/０１０６８４７号、および、第２００２/００６０３２１号を参照。薄膜トランジスタは、高性能を発揮するように作製する
こともできる。しかしながら、その結果、製造プロセスには、莫大なコストがかかり得る。
【００１７】
ＴＦＴアドレッシングアレイにおいて、画素電極は、ラインアドレスタイムの間に、ＴＦＴ経由で荷電される。ラインアドレスタイムの間、ＴＦＴは、印加したゲート電圧を変化させることで、導電状態にスイッチされる。例えば、ｎ型ＴＦＴにおいて、ＴＦＴを導電状態にスイッチするために、ゲート電圧は「高い」状態にスイッチされる。
【００１８】
多くの電気光学材料は、かなりのスイッチ時間（典型的には、１０−２〜１０−１秒のオーダー）で、その材料の両極端な光学状態の変化を生じさせるためには、ドライブ電圧の印加必要である。少なくとも（例えば）１００個の横列と縦列を含む高解像度ディスプレイにおいて、適度なスキャン速度が維持されるなら、１回のスキャンの間に個々の画素が指定される時間は、電気光学媒体のスイッチング時間よりも随分短い。それゆえ、画素のスイッチングの大部分は、画素を次々に指定する時間の間（つまり、ディスプレイの他の縦列が、指定されている間）に、画素電極に残留する電圧によって、影響される。この残留電圧は、画素の電気光学材料を介して流れる電流、および、非線形要素を介して流れるリーク電流のために、徐々に減少していく。この電圧減少が起こる速度は、画素電極をキャパシタに接続することで、抑制することができる（また、ディスプレイを１回完全にスキャンする間に、その画素に印加される平均電圧も、こうして増大し、これは、一般に、画素の「電圧保持能力の増大」と、呼ばれる）。
【００１９】
前述した電気光学媒体の少なくとも幾つかは、十分な柔軟性があるように作られ得る。それは、金属膜やポリマ膜といった柔軟性ある基板をベースとした柔軟性あるディスプレイとして、使用可能とするためである。スチール箔基板上の電気泳動ディスプレイとその関連技術を適用した以前の関連ワークで、最近の幾つかの文献として、以下が含まれる。Ｙ．Ｃｈｅｎ、Ｐ．Ｋａｚｌａｓ、Ｋ．ＤｅｎｉｓおよびＰ．Ｄｒｚａｉｃ、ＳＩＤ Ｉｎｔｌ． Ｓｙｍｐ．、Ｄｉｇｅｓｔ Ｔｅｃｈ． Ｐａｐｅｒｓ、Ｓａｎ Ｊｏｓｅ、２００１年（Ｓｏｃｉｅｔｙ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ， Ｓａｎ Ｊｏｓｅ）１５７頁、
Ｐ．Ｋａｚｌａｓ、Ａ．Ｒｉｔｅｎｏｕｒ、Ｊ．Ａｕ、Ｙ．Ｃｈｅｎ、Ｊ．Ｇｏｏｄｍａｎ、Ｒ．ＰａｏｌｉｎｉおよびＨ．Ｇａｔｅｓ、２２ｎｄ Ｉｎｔｌ． Ｄｉｓｐｌａｙ
Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｎｉｃｅ、２００２年（Ｓｏｃｉｅｔｙ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ、Ｓａｎ Ｊｏｓｅ）、
Ａｕ、Ｙ．Ｃｈｅｎ、Ａ．Ｒｉｔｅｎｏｕｒ、Ｐ．ＫａｚｌａｓおよびＨ．Ｇａｔｅｓ、９ｔｈ Ｉｎｔｌ． Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ、広島、２００２年（Ｓｏｃｉｅｔｙ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ、Ｓａｎ Ｊｏｓｅ）、
Ｓｕｏら、Ｍｅｃｈａｎｉｃｓ ｏｆ ｒｏｌｌａｂｌｅ ａｎｄ ｆｏｌｄａｂｌｅ ｆｉｌｍ−ｏｎ−ｆｏｉｌ ｅｌｅｃｔｒｏｎｉｃｓ、Ａｐｐ． Ｐｈｙｓ．Ｌｅｔｔ．、７４、１１７７（１９９９年２月２２日）。
【００２０】
しかしながら、こうしたディスプレイ用に柔軟性あるマイクロ電子バックプレーンを製造するには、チャレンジすべき課題が多い。柔軟性ある基板上にこのような薄膜トランジスタの製造や作動で、鍵を握る問題は、薄膜クラックである。典型的には、使用されるａ−Ｓｉ膜は、クラック前までに、１〜２％の歪みに耐え得る。
【発明の概要】
【課題を解決するための手段】
【００２１】
一つの局面として、本発明は、電気光学ディスプレイにおけるクラック問題を最小限にするように設計されたバックプレーンとディスプレイ構造に関する。また、他の局面として、本発明は、電気光学ディスプレイ用バックプレーン、このようなバックプレーン用構成要素、および、このようなバックプレーンの製造プロセスの様々な改善に関するもので、これらの改善は、前述した問題を克服するのに、有用であり得る。
【００２２】
一つの局面として、本発明は電気光学ディスプレイを提供する。本ディスプレイは、
基板と、
該基板の実質的に１つの面に配置された複数の非線形デバイスと、
該非線形デバイスと電気的に通信する複数の画素電極と、
電気光学媒体の層と
該画素電極に対して該電気光学媒体の層の反対面上の共通電極とを備え、
ここで、該ディスプレイの様々なパーツの係数（ｍｏｄｕｌｉ）は、該ディスプレイが湾曲しているとき、中立軸または中立面が該非線形デバイスの該平面に実質的に横たわっているようにする。
【００２３】
本電気光学ディスプレイは、以下、簡便のために、本発明による「制御係数」ディスプレイと呼ぶ。このようなディスプレイでは、前記中立軸または前記中立面は、前記非線形デバイスの平面から、前記ディスプレイの全厚さの約５％を超えない偏差を有すること、望ましくは、１％を超えない偏差を有することが一般的に好ましい。誘電体材料の層は、前記非線形デバイスおよび前記画素電極との間に置かれ、導電性ビアは、前記誘電体の層を通じて延び、前記画素電極を前記非線形デバイスに接続を提供し得る。
【００２４】
また、本発明は、基板上に複数の非線形デバイスを製造するプロセスを提供する。本プロセスは、該基板上に、半導体材料の非パターニング層を形成することと、
該非パターニング半導体層の上に横たわる少なくとも２つの金属のディスクリート領域を形成することと、
該金属のディスクリート領域をマスクとして用い、該半導体層をエッチングすることと、を包含する。これによって、該半導体材料の層をパターニングし、該少なくとも２つの金属のディスクリート領域の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残す。
【００２５】
本プロセスは、以下、簡便のために、本発明による「内部マスク」プロセスと呼ぶ。本プロセスは、前記少なくとも２つの金属のディスクリート領域を形成する前に、半導体材料の層の上に誘電体層を堆積することと、該誘電体層と前記半導体材料の層との双方を同じエッチングステップにおいてエッチングし、これによって、前記金属のディスクリート領域と前記半導体材料のディスクリート領域との間に、少なくとも２つの誘電体のディスクリート領域を形成することを、さらに包含し得る。さらに、前記少なくとも２つの金属のディスクリート領域は、前記半導体上に金属の非パターニング層を堆積し、その後、前記少なくとも２つの金属のディスクリート領域を形成するために、該金属の層をパターニングすることによって形成され得る。
【００２６】
内部マスクプロセスの有用な形式の一つには、
前記基板上の前記半導体の非パターニング層を形成することと、
前記半導体材料の層の上に横たわる第一の金属層の少なくとも２つのディスクリート領域を形成することであって、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層と前記半導体材料の層の上に横たわる誘電体層を形成することと、
該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域を形成し、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成することと、
該第一と第二の金属層をマスクとして用い、前記半導体層をエッチングし、それによって、該基板上に少なくとも２つのトランジスタを形成するために、前記半導体材料の層をパターニングすることとを包含する。
【００２７】
別の局面として、本発明は、電界効果トランジスタを提供する。本電界効果トランジスタは、
半導体層と、
ソース電極およびドレイン電極であって、該半導体層と電気的に接続し、該半導体層のチャネル領域を残すため、互いに間隔を空けたソース電極およびドレイン電極と、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層と、
該チャネル領域に対して該ゲート誘電体層の反対面上に配置されたゲート電極であって、該ゲート電極への印加電圧の変化が半導体層のチャネル領域の導電性を変化可能とし、それにより該トランジスタをスイッチする、ゲート電極と
を備える。ここで、該ゲート誘電体層は、該チャネル領域に隣接する該ソース電極と該ドレイン電極との少なくとも一部に拡がり、補助誘電体層は、該ゲート誘電体層の重なっている部分と、該ソース電極および該ドレイン電極の間に提供され、該補助誘電体層は、該チャネル領域の少なくとも一部に存在しない。
【００２８】
本トランジスタは、以下、簡便のために、本発明による「補助誘電体」トランジスタと呼ぶ。このようなトランジスタにおいては、前記補助誘電体層が、前記ゲート誘電体層の少なくとも２倍の厚さを有すること、自由空間の誘電率の約３倍を超えない誘電率のｌｏｗ ｋ誘電体、例えば、二酸化珪素、ポリイミド、または、スクリーン印刷可能な誘電体から形成されることもあり得る。前記ゲート電極は、印刷によって形成されることもあり得る。
【００２９】
本発明による補助誘電体トランジスタは、主として、電気光学ディスプレイを駆動するために設計されたトランジスタアレイのパーツとして用いられることを意図しているが、これに限定されない。このようなトランジスタアレイにおいては、お互いに隣接して配置された、本発明の補助誘電体トランジスタを少なくとも２つ備え、前記ゲート誘電体がトランジスタから別のトランジスタへと連続的であり得る。
【００３０】
本発明は、また、補助誘電体トランジスタ（本発明の「補助誘電体」プロセス）を形成するプロセスを提供する。本プロセスは、
半導体材料の層を形成することと、
該半導体材料の層の上に置かれた導電性材料の層を形成することと、
該導電性材料の層の上に置かれた補助誘電体層を形成することと、
該補助誘電体層と該導電性材料の層とをパターニングし、それによって、該導電性材料の層から、該半導体材料の層のチャネル領域によって分離された間隔の空いたソース電極とドレイン電極とを形成することであって、その結果、該補助誘電体層が、該チャネル領域の少なくとも一部から除去される、ことと、
少なくとも該チャネル領域に横たわり、該ソース電極と該ドレイン電極に隣接するゲート誘電体層を形成することと、
該ゲート誘電体層の上に置かれ、該半導体層の該チャネル領域に隣接するゲート電極を形成することとを包含する。
【００３１】
この補助誘電体プロセスにおいて、前記ゲート電極が印刷によって形成され得る。また、前記補助誘電体層は、前記ゲート誘電体層の少なくとも２倍の厚さを有し得る。
【００３２】
別の局面として、本発明はトランジスタを製造するプロセスを提供する。本プロセスは、
薄い半導体層を形成することと、
該半導体層に直接、間隔を空けたソース電極とドレイン電極を印刷することであって、該半導体層は、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残している、ことと、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、
該半導体層の該チャネル領域に対して該ゲート誘電層の反対面上にゲート電極を提供することとを包含する。
【００３３】
本プロセスは、以下、簡便のために、本発明の「印刷薄型半導体層」プロセスと、呼ぶ。このようなプロセスにおいては、薄型半導体層は、約５０ｎｍを超えない厚さを有すること、および、シリコンで形成されることもある。
【００３４】
別の局面として、本発明は、電気光学ディスプレイ用バックプレーンを提供する。本バックプレーンは、複数の画素電極と、各画素電極に関連した環状ダイオードとを備え、各環状ダイオードは少なくとも１つの有機層を備える。本バックプレーンは、以下、簡便のために、本発明の「環状ダイオード」バックプレーンと呼ぶ。該バックプレーンは、前記複数の環状ダイオードと電気的接続がある少なくとも１つの縦列電極をさらに備え得る。ここで、該縦列電極は、該縦列電極と直接接続している各環状ダイオードの層より狭い。
【００３５】
本発明は、本発明の環状ダイオードバックプレーン、および、前記バックプレーンに隣接して配置された電気光学媒体の層を備えた電気光学ディスプレイにまで拡がる。ここで、前記画素電極の電圧を変化させると、電気光学媒体の光学状態が変化し、該電気光学媒体は、バックプレーンは、その切り替わる閾値を有するようになっている。
【００３６】
また、本発明は電気光学ディスプレイ用バックプレーンも提供する。本バックプレーンは、複数の画素電極、複数の画素電極と、各画素電極に関連したダイオードと、該複数のダイオードと電気的接続のある少なくとも１つの縦列電極とを備える。ここで、該縦列電極は、それと直接接続している各ダイオードの層より狭い。本バックプレーンは、以下、簡便のために、本発明の「狭幅縦列電極」バックプレーンと呼ぶこともある。このようなバックプレーンにおいて、前記縦列電極と直接接続している前記各ダイオードの層が有機物であり得る。代替的に、少なくとも１つのダイオードが金属−絶縁体−金属（ＭＩＭ）ダイオードであり得る。
【００３７】
本発明は、本発明の狭幅縦列電極バックプレーンと、前記バックプレーンに隣接して配置された電気光学媒体の層とを備えた電気光学ディスプレイにも拡がる。ここで、前記画素電極の電圧を変化させると、電気光学媒体の光学状態が変化し、該電気光学媒体は、その切り替わる閾値を有するようになっている。
【００３８】
また、本発明は、電気光学ディスプレイ用のバックプレーンも提供する。本バックプレーンは、縦列電極と、該縦列電極の上に置かれた誘電体層または半導体層と、該誘電体層または半導体層の上に置かれた上部誘電体層と、該上部誘電体層の上に置かれた画素電極とを備える。ここで、該画素電極は、該上部誘電体層内のアパーチャを介して拡がり、該誘電体層または半導体層）に接続する。また、該画素電極と該誘電体層または半導体層との間の接続領域の幅は、縦列電極の幅の約４分の１を超えない。
（項目１）
基板（１００）と、
該基板（１００）の実質的に１つの面に配置された複数の非線形デバイス（１０２）と、
該非線形デバイス（１０２）と電気的に通信する複数の画素電極（１０６）と、
電気光学媒体の層（１１０）と、
該画素電極（１０６）に対して該電気光学媒体の層（１１０）の反対面上の共通電極（１１２）と
を備える、電気光学ディスプレイであって、
該ディスプレイの様々なパーツの係数は、該ディスプレイが湾曲しているとき、中立軸または中立面が該非線形デバイス（１０２）の該平面に実質的に横たわっているようにするものであることを特徴とする、電気光学ディスプレイ。
（項目２）
上記中立軸または中立面は、上記非線形デバイス（１０２）の平面から、上記ディスプレイの全厚さの５％を超えない偏差を有する、項目１に記載の電気光学ディスプレイ。
（項目３）
上記中立軸または中立面は、上記非線形デバイス（１０２）の平面から、上記ディスプレイの全厚さの１％を超えない偏差を有する、項目２に記載の電気光学ディスプレイ。
（項目４）
上記非線形デバイス（１０２）および上記画素電極（１０６）との間に置かれた誘電体材料の層（１０４）と、該誘電体の層（１０４）を通じて延び、上記画素電極（１０６）を上記非線形デバイス（１０２）に接続する導電性ビア（１０８）とをさらに備える、項目１に記載の電気光学ディスプレイ。
（項目５）
基板上に複数の非線形デバイスを製造するプロセスであって、
該基板上に、半導体材料の非パターニング層（２００）を形成することと、
該非パターニング半導体層（２００）の上に横たわる少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）を形成することと
を包含し、該プロセスは、
該金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）をマスクとして用い、該半導体層（２００）をエッチングすることと、それによって、該半導体材料の層（２００）をパターニングし、該少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残すこととを特徴とする、プロセス。
（項目６）
上記少なくとも２つの金属のディスクリート領域を形成する前に、誘電体層を堆積することと、該誘電体層と上記半導体材料の層との双方を同じエッチングステップにおいてエッチングし、それによって、上記金属のディスクリート領域と上記半導体材料のディスクリート領域との間に、少なくとも２つの誘電体のディスクリート領域を形成することとを、さらに包含する、項目５に記載のプロセス。
（項目７）
上記少なくとも２つの金属のディスクリート領域は、上記半導体上に金属の非パターニング層を堆積し、その後、上記少なくとも２つの金属のディスクリート領域を形成するために、該金属の層をパターニングすることによって形成される、項目５に記載のプロセス。
（項目８）
上記基板上の上記半導体の非パターニング層（２００）を形成することと、
上記半導体材料の層（２００）の上に横たわる第一の金属層の少なくとも２つのディスクリート領域（２０２、２０４）を形成することであって、該少なくとも２つのディスクリート領域（２０２、２０４）のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層と上記半導体材料の層（２００）との上に横たわる誘電体層を形成することと、
該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域（２０８）を形成し、該少なくとも２つのディスクリート領域（２０８）のそれぞれは、トランジスタの電極を形成することと、
該第一と第二の金属層をマスクとして用い、上記半導体層（２００）をエッチングし、それによって、該基板上に少なくとも２つのトランジスタを形成するために、上記半導体材料の層（２００）をパターニングすることと
を包含する、項目５に記載のプロセス。
（項目９）
電界効果トランジスタであって、
半導体層（３０２）と、
ソース電極（Ｓ）およびドレイン電極（Ｄ）であって、該半導体層（３０２）と電気的に接続し、該半導体層（３０２）のチャネル領域を残すため、互いに間隔を空けた該ソース電極（Ｓ）および該ドレイン電極（Ｄ）と、
該半導体層（３０２）の該チャネル領域の上に置かれたゲート誘電体層（３０８）と、
該チャネル領域に対して該ゲート誘電体層（３０８）の反対面上に配置されたゲート電極（Ｇ）であって、該ゲート電極（３０８）への印加電圧の変化が半導体層（３０２）のチャネル領域の導電性を変化可能とし、それによって該トランジスタをスイッチする、ゲート電極（Ｇ）と
を備え、該トランジスタは、
該ゲート誘電体層（３０８）が、該チャネル領域に隣接する該ソース電極（Ｓ）と該ドレイン電極（Ｄ）との少なくとも一部に拡がることと、
補助誘電体層（３０６）が、該ゲート誘電体層（３０８）の重なっている部分と、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の間に提供されることと、
該補助誘電体層（３０６）が、該チャネル領域の少なくとも一部に存在しないことと
を特徴とする、電界効果トランジスタ。
（項目１０）
上記補助誘電体層（３０６）が、上記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、項目９に記載の電界効果トランジスタ。
（項目１１）
上記補助誘電体層（３０６）が、３を超えないｋ値を有するｌｏｗ ｋ誘電体から形成される、項目９に記載の電界効果トランジスタ。
（項目１２）
上記補助誘電体層が、二酸化珪素、ポリイミド、または、スクリーン印刷可能な誘電体から形成される、項目９に記載の電界効果トランジスタ。
（項目１３）
上記ゲート電極（Ｇ）が印刷によって形成される、項目９に記載の電界効果トランジスタ。
（項目１４）
お互いに隣接して配置された項目９に記載の電界効果トランジスタを少なくとも２つ備え、上記ゲート誘電体（３０８）がトランジスタから別のトランジスタへと連続的である、電界効果トランジスタアレイ。
（項目１５）
電界効果トランジスタを形成するプロセスであって、
半導体材料の層（３０２）を形成することと、
該半導体材料の層（３０２）の上に置かれた導電性材料の層を形成することと
を包含し、該プロセスは、
該導電性材料の層の上に置かれた補助誘電体層（３０４）を形成することと、
該補助誘電体層（３０４）と該導電性材料の層とをパターニングし、それによって、該導電性材料の層から、該半導体材料の層（３０２）のチャネル領域によって分離された間隔の空いたソース電極（Ｓ）とドレイン電極（Ｄ）とを形成することであって、その結果、該補助誘電体層（３０６）が、該チャネル領域の少なくとも一部から除去される、ことと、
少なくとも該チャネル領域の上に横たわり、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の一部に隣接するゲート誘電体層（３０８）を形成することと、
該ゲート誘電体層（３０８）の上に置かれ、該半導体層（３０２）の該チャネル領域に隣接するゲート電極（Ｇ）を形成することと
を特徴とする、プロセス。
（項目１６）
上記ゲート電極（Ｇ）が印刷によって形成される、項目１５に記載のプロセス。
（項目１７）
上記補助誘電体層（３０４）が、上記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、項目１５に記載の電界効果トランジスタ。
（項目１８）
トランジスタを製造するプロセスであって、該プロセスは、
薄い半導体層を形成することと、
該半導体層の上に直接、間隔を空けたソース電極とドレイン電極を印刷することであって、該半導体層は、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残している、ことと、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、
該半導体層の該チャネル領域に対して該ゲート誘電層の反対面上にゲート電極を提供することと
を特徴とする、プロセス。
（項目１９）
上記半導体層が、５０ｎｍを超えない厚さを有する、項目１８に記載のプロセス。
（項目２０）
上記半導体層が、シリコンで形成される、項目１８に記載のプロセス。
（項目２１）
複数の画素電極（８０８）と、各画素電極（８０８）に関連した環状ダイオードとを備える、電気光学ディスプレイ用のバックプレーンであって、該バックプレーンは、
各環状ダイオードが少なくとも１つの有機層（８０４、８０６）を備えることを特徴とする、バックプレーン。
（項目２２）
上記複数の環状ダイオードと電気的接続がある少なくとも１つの縦列電極（９０２、９０２’）をさらに備え、該縦列電極（９０２、９０２’）は、該縦列電極（９００、９０２’）と直接接続している各環状ダイオード（８０４、８０６）の層より狭い、項目２１に記載のバックプレーン。
（項目２３）
項目２１に記載のバックプレーンと、上記バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、上記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体は、その切り替わる閾値を有する、電気光学ディスプレイ。
（項目２４）
複数の画素電極（８０８）と、各画素電極（８０８）に関連したダイオードと、該複数のダイオードと電気的接続のある少なくとも１つの縦列電極（９０２、９０２’；１００２）とを備える、電気光学ディスプレイ用のバックプレーンであって、該ディスプレイは、該縦列電極（９０２、９０２’；１００２）が、それと直接接続している各ダイオードの層（８０４、８０６；１００４）より狭いことを特徴とする、バックプレーン。
（項目２５）
上記縦列電極（９０２、９０２’）と直接接続している上記各ダイオードの層（８０４、８０６）が、有機物である、項目２４に記載のバックプレーン。
（項目２６）
少なくとも１つのダイオード（１００２、１００４、１００６）が金属−絶縁体−金属ダイオードである、項目２４に記載のバックプレーン。
（項目２７）
項目２４に記載のバックプレーンと、上記バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、上記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体（８１０）は、その切り替わる閾値を有する、電気光学ディスプレイ。
（項目２８）
縦列電極（１１０２）と、
該縦列電極（１１０２）の上に置かれた誘電体層または半導体層（１１０４）と、
該誘電体層または半導体層（１１０４）の上に置かれた上部誘電体層（１１０６）と、
該上部誘電体層（１１０６）の上に置かれた画素電極（１１０８）であって、該画素電極（１１０８）は、該上部誘電体層（１１０６）内のアパーチャを介して拡がり、該誘電体層または半導体層（１１０４）に接続する、画素電極（１１０８）と
を備える、電気光学ディスプレイ用バックプレーンであって、該バックプレーンは、
該画素電極（１１０８）と該誘電体層または半導体層（１１０４）との間の接続領域の幅が、縦列電極（１１０２）の幅の４分の１を超えないことを特徴とする、バックプレーン。
【図面の簡単な説明】
【００３９】
【図１】添付図面の図１は、本発明の制御係数ディスプレイの模式的な断面図である。
【図２】図２Ａ〜図２Ｄは、本発明の内部マスクプロセスの様々な段階を示す模式的な平面図である。
【図３】図３は、本発明の補助誘電体プロセスの一段階を示す模式的な側面図である。
【図４】図４は、本発明の補助誘電体プロセスの図３とは異なる一段階を示す模式的な側面図である。
【図５】図５Ａ〜図５Ｄは、薄膜トランジスタを形成する従来技術のプロセスの様々な段階を示す模式的な正面図である。
【図６】図６Ａと図６Ｂは、本発明の内部マスクプロセスの模式的な正面図である。
【図７】図７は、本発明の印刷薄型半導体プロセスの模式的な正面図である。
【図８】図８は、本発明の環状ダイオード、および、環状ダイオードバックプレーンの隣接パーツの模式的な断面図である。
【図９】図９は、狭幅縦列電極を備えた図８の環状ダイオードバックプレーンの改造形式における、図８と同様の模式的な断面図である。
【図１０】図１０は、本発明の狭幅縦列電極バックプレーンで使用可能なＭＩＭダイオードの模式的な断面図である。
【図１１】図１１は、本発明の低容量を有するダイオードベースのバックプレーンの画素の模式的な側面図である。
【発明を実施するための形態】
【００４０】
既に述べたように、本発明は、電気光学ディスプレイについても、このようなディスプレイ製造のためのプロセスおよび構成要素についても、様々な異なった局面を幾つか有している。これらの様々な局面は、以下に、個々に主として述べられるが、単一のディスプレイ、プロセスまたは構成要素は、本発明の２以上の局面で使われ得ることは理解されるべきである。例えば、図９に示す単一のバックプレーンは、いずれも本発明の局面である環状ダイオードバックプレーンと狭幅縦列電極バックプレーンの双方を用いている。別の例をとれば、本発明による制御係数ディスプレイは、本発明による内部マスクプロセスによって、製造され得る。
【００４１】
（制御係数ディスプレイ）
前述のように、本発明は、制御係数電気光学ディスプレイを提供する。本ディスプレイは、基板と、該基板上の実質的に１つの面に配置された複数の非線形デバイスと、該非線形デバイスと電気通信中の複数の画素電極と、電気光学媒体の層と、該画素電極から電気光学媒体の層の反対面上にある共通電極とを備える。この電気光学ディスプレイにおいて、該ディスプレイの様々なパーツの係数は、該ディスプレイが湾曲しているとき、中立軸または中立面（すなわち、圧縮も張力も存在しない軸または平面）が該非線形デバイスの該平面に実質的に横たわっている。望ましくは、該中立軸または中立面は、該非線形デバイスの平面から、該ディスプレイの全厚さの約５％を超えない偏差であり、好ましくは、全厚さの約１％を超えない偏差である。
【００４２】
制御係数ディスプレイの好ましい一つの形態は、いわゆる「埋め込みトランジスタ」（あるいは、より正確には、「埋め込み非線形デバイス」）設計を用いることである。それは、誘電体材料の層が、非線形デバイスと画素電極との間に置かれており、画素電極は、誘電体材料の層を介して拡がる導電性ビア（ｖｉａ）によって、非線形デバイスに接続されている。
【００４３】
添付図面の図１は、本発明による制御係数ディスプレイの模式断面である。本ディスプレイは、典型的には、金属箔、ステンレス、または、この目的のために特に好まれるポリイミドから形成される基板１００を備える。ポリイミド基板は、典型的には約５０μｍの厚さである。薄膜トランジスタのマトリックスを含む薄膜トランジスタ層１０２は、基板１００の上に形成される。実用的には、前述の米国特許出願公開第２００２／００１９０８１号に記載されているように、基板１００が導電性である場合、薄い誘電体層は基板から薄膜トランジスタを絶縁するために、適用されるが、この誘電体層は、図１に示されていない（図の簡略化のために、個々のトランジスタも、図１には示されていない）。誘電体材料の層１０４は、ＴＦＴ層１０２の上に配置されている。基板１００が、ポリイミドのような誘電性材料で形成されている場合、誘電体層１０４も、同じ材料から都合よく形成される。複数の画素電極１０６は、誘電体層１０４の上に形成され、誘電体層１０４を介して拡がる導電性ビア（ｖｉａ）１０８によってＴＦＴ層１０２と関連するトランジスタ（一画素電極あたり一つのトランジスタ）に接続されている。最後に、ディスプレイは、電気光学層１１０（封入電気泳動媒体として図示）、および、観察者が画面を見るときに介する前面電極１１２とを備える。実用的には、前面電極１１２は、通常は、表面基板上のインジウムすず酸化物または類似の透明な導電性材料の層として、存在する。前面基板は、典型的にはポリマーフィルムであって、表面電極１１２を機械的にサポートし、ディスプレイの保護層としても機能する。しかし、この表面構造は図１からは、明確化のために、省略されている。
【００４４】
ディスプレイの様々な層の係数は、ディスプレイが湾曲しているとき、中立軸または中立面がＴＦＴ層１０２の中を貫通して、１１４で示される位置に横たわるように選ばれる。
【００４５】
図１に示すディスプレイは、以下の様式で、準備され得る。
（ａ）５０μｍ厚のポリイミドシートより開始する。
（ｂ）前述したＥ ＩｎｋとＭＩＴによる特許および特許出願に記載された様式で、ゲート金属誘電体層、半導体層、コンタクト層、および、ソース／ドレイン金属層からなる薄膜トランジスタ層を作成する。
（ｃ）基板材料と機械的に類似した誘電体材料を堆積およびキュアまたは積層する。
つまり、２つの材料が、実質的に以下の関係を満足するように、
Ｙｄｄｄ２＝Ｙｓｄｓ２
する。ここで、Ｙｄおよびｄｄは、誘電体層の弾性係数と厚さ、Ｙｓとｄｓは、基板の弾性係数と厚さである。この方程式が満足されるとき、トランジスタはシステムの中立軸に横たわり、膜の歪みは、最小となる。こうして得られた電気光学媒体および前面材料のコンプライアンスに基づいて、理想的な誘電体層の厚さを再計算できる。
（ｄ）電極材料をトランジスタ回路に接続するため、誘電体層にビアホール（ｖｉａ ｈｏｌｅ）をパターニングする。
（ｅ）回路を完成するために、ビアと画素電極材料を堆積する。材料は、印刷またはインクジェットされ得るか、真空技術を用いて堆積され得る。これらの材料は、この上なく整合性よいはずであり、理想的には、基板と誘電体材料と同じ機械的性質を有する。
（ｆ）電気光学媒体および前面電極を堆積する。例えば、前述した米国特許出願公開第２００４／００２７３２７号に記載されたような前面積層の積層化による。
【００４６】
本発明による制御係数ディスプレイの局面は、トランジスタ（あるいは他の非線形要素）の層が中立軸および／または中立面にあり、これによって、ＴＦＴまたは他の非線形要素の層がクラックする傾向を最小限に抑えるという電気光学ディスプレイの構成を可能にする。本発明は、設計面でも材料面でも、かなりの柔軟性をもたらし、高機能で柔軟性あるディスプレイのバックプレーンを提供する。これは、トランジスタあるいは他の非線形要素の層の周辺構造が対称性を有するからである。
【００４７】
（内部マスクプロセス）
既に述べたように、本発明の第二の局面は、基板上に複数の非線形デバイスを製造する「内部マスク」プロセスに関する。この内部マスクプロセスは、基板上に、半導体材料の非パターニング層を形成することと、該非パターニング半導体層の上に横たわる少なくとも２つの金属のディスクリート領域を形成することと、該金属のディスクリート領域をマスクとして用い、該半導体層をエッチングすることと、それによって、該半導体材料の層をパターニングし、該少なくとも２つの金属のディスクリート領域の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残すこととを包含する。
【００４８】
内部マスクプロセスは、半導体層のパタンーニングをコスト効率よく製造し、トランジスタアレイにおける隣接するトランジスタ間のリークを減らすための設計である。明らかに、全ての電気回路において、隣接する独立した要素はお互いに電気絶縁されている必要がある。集積回路（すなわち、共通の基板に形成されたトランジスタ回路、あるいは、共通の膜から構築されたトランジスタ回路）において、電気的絶縁を行えば、隣接するトランジスタ間の好ましからぬリーク電流を避けることができる。アクティブマトリックスのバックプレーンに使われているような薄膜トランジスタアレイの場合、アレイの全てのトランジスタは、典型的には、共通の半導体層（膜）から形成されている。互いに隣接する画素間のリークを避けるためには、半導体は、従来、光露光を用いて、パターニングしてきたが、このパターニングステップがトータル製造コストのかなりの部分を占め、さらには、プロセスに複雑さを伴うため、大量生産をさらに困難なものとしてきた。このコスト高と複雑さを避けるために、国際出願第ＷＯ００／６７３２７号や、前述の米国特許出願公開第２００２／０１０６８４７号に、例えば、記載されているように、半導体は、シンプルにパターニングされないままのこともあり得る。非パターニング半導体は、必然的に、ある程度、画素リークが大きくなるので、画素に蓄えられた電荷を維持することが、さらに難しくなる。これは、ディスプレイ性能にとって、特に、グレースケールでのアプリケーションにとって、阻害要因となり得る。
【００４９】
本発明による内部マスクプロセスは、更なる光露光プロセスを必要としない半導体をパターニングするプロセスを提供する。これは、既存の回路構造、典型的にはトランジスタの電極を、半導体をパターニングするためのエッチングマスクとして使って実行される。このような既存の構造（つまり、パターニング層）は、半導体がパターニングされているか否かとは独立に、トランジスタまたは他のアレイに存在する。このような構造の下に存在する半導体は、この構造をエッチングマスクとして使うことで、パターニングされ得る。
【００５０】
添付図面の図２Ａ〜図２Ｄは、非常に単純化した様式で、このようなプロセスの一つの実施形態を示している。この最初のステップ（図２Ａ）は、半導体の均一な層２００が基板の上に堆積している。次に、図２Ｂに示されているように、（例えば、アルミで）形成された導電層、導電性ポリマーまたは導電性インクが、図のように堆積（例えば、印刷による）またはコーティングされた後、パターニングされて、回路構造を形成する。回路構造は、図示されているように、縦列電極またはデータライン２０２（トランジスタのソース電極としても機能し、以下の記載のように形成される）、ドレイン電極２０４、および、ドレイン電極２０４と連続している画素電極２０６を含む。実用的には、当然、非常に数多くのトランジスタで形成されるが、図の簡略化のために、図２Ｂ〜図２Ｄは、わずかに縦横２個ずつからなるトランジスタのアレイの形成を示している。ゲート誘電体層は、次いで、堆積され、その後、また別の導電性膜が堆積される。これは、図に示すように、堆積（例えば、印刷による）またはコーティングされた後、パターニングされて、ゲート電極２０８とその関連する横列電極（選択ライン）を形成する（図２Ｃを参照）。ソース２０２、ドレイン２０４およびゲート２０８の各電極、画素電極２０６、および、横列と縦列の各電極は、更なる光露光ステップを必要とすることなく、こうして、半導体をパターニングするためのエッチングマスクとして用いられ得る。この目的のため、半導体はプラズマエッチング（例えば、四フッ化炭素エッチング）を用いて、または、マスクとして使われる回路構造をエッチングすることなく、半導体をエッチングする湿式エッチングを用いて、パターニングされ得る。この結果得られた半導体層のパターニングは、隣接する画素間の望ましからぬ電流リークを減らす。このとき、従来のプロセスにおいては、図２Ａおよび図２Ｂに示されるステップの間で光露光を用いて半導体をパターニングすることが必要であるが、ここでは、更なる光露光ステップを必要としない。
【００５１】
こうして、本発明による内部マスクプロセスは、非パターニング半導体トランジスタアレイを形成するプロセス（前述した同時係属出願第０９／５６５，４１３号、第２００２／０１０６８４７号に記載）と同じマスクステップ数のみを必要とするパターニング半導体層の製造を可能とする。こうして、半導体のパターニングに光露光を用いる従来のプロセスに比べ、内部マスクプロセスは、コストを削減し、複雑さも緩和して、高性能を可能とする。プロセスの複雑さを緩和することは、大量生産を可能にするための重要な要素である。
【００５２】
本発明による内部マスクプロセスによって、ある種の回路を効率的にするために再設計する必要も生じ得ることは、評価されるべきである。例えば、図２Ａ〜図２Ｄで形成されるトランジスタは、トップゲートトランジスタであり、ゲート電極２０８は、トランジスタのチャネルを形成する半導体層２００の領域の除去を妨げている。ボトムゲート設計を用いることが望ましいなら、半導体層２００のチャネル領域を保護するために、他の回路要素が再配置される必要も生じ得る。
【００５３】
（補助誘電体層トランジスタおよびプロセス）
既に述べたように、本発明の第三の局面は、補助誘電体電界効果トランジスタを提供する。本トランジスタは、基板上に半導体材料の非パターニング層を形成することと、該半導体材料の層の下に横たわる第一の金属層の少なくとも２つのディスクリート領域を形成し、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成することと、該第一の金属層と前記半導体材料の層の上に横たわる誘電体層を形成することと、該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域を形成し、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成することと、該第一と第二の金属層をマスクとして用い、該半導体層をエッチングし、これによって、該基板上に少なくとも２つのトランジスタを形成するために、該半導体材料の層をパターニングすることとを包含する。本発明は、また、このような補助誘電体電界効果トランジスを形成するプロセスを提供する。
【００５４】
本発明による補助誘電体電界効果トランジスタは、従来技術のトランジスタ設計に特有なソース−ドレイン重複容量（ｏｖｅｒｌａｐ ｃａｐａｃｉｔａｎｃｅ）を減らすように設計される。アクティブマトリックスのバックプレーン製造は、典型的には、５０μｍ未満の臨界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）を有するパターニングと露光の構造をともなう。光露光は、通常は、これらの寸法要求に応えられる唯一のパターニング技術である。しかし、光露光は、他のパターニング技術に比べ、比較的高価なプロセスである。スクリーン印刷など、よりコスト効率が高いパターニング技術は、従来のＴＦＴ構造の解像／露光要求に応えることができない。また、低解像度のパターニング技術を用いて作成されたバックプレーンや他のデバイスは、チャネル長が長く、その結果得られる大きなトランジスタのソース−ドレイン／ゲート寄生重複容量のため、性能が劣化する（駆動電流が低いなど）などの問題を一般に生じる。
【００５５】
本発明による補助誘電体トランジスタは、高解像度のパターニング技術を、デバイス性能をさほど劣化させることない低解像度のパターニング技術によって置き換えることを可能にする。補助誘電体トランジスタにおいて、ソース／ドレイン領域とゲートは、比較的厚い補助誘電体、（そして、好ましくはｌｏｗ ｋ誘電体）、例えば、二酸化珪素、ＢＣＢまたはポリイミドまたはスクリーン印刷可能な誘電体によって、分離され得る。
【００５６】
従来型トランジスタにおいて、ソース／ドレイン電極とゲート電極は、ゲート誘電体によってのみ、分離される。このため、ゲート誘電体の要求に応えるため、最終のトランジスタ設計に、妥協点を設けることは不可避である。ゲート−ソース／ドレインの寄生重複容量を低くするためには、ゲート誘電体は、できるだけ厚くすべきであり、低い誘電率を有するべきである。しかしながら、（高い駆動電流、急勾配のサブスレッショルド傾斜（ｓｔｅｅｐ ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅなどのパラメータによって測定されるような）良好なデバイス性能を有するためには、誘電体は、できるだけ薄くすべきであり、高い誘電率を有するべきである。
【００５７】
本発明の補助誘電体トランジスタは、ゲート誘電体に対するこれら２つの相反する要求を切り離すことも、ゲート誘電体と補助誘電体とを堆積することによって可能で、従って、従来型設計では不可避であった妥協点を避けることができる。こうして、補助誘電体は、トランジスタのチャネル領域の少なくとも一部には存在しない。２つの別々の誘電体をこのように用いることによって、寄生重複容量が減らされ、あるいは、許容可能な最大重複容量がより大きくなる。重複が大きいものが使われるなら、低コスト、低解像度のパターニングプロセスまたは印刷プロセスが、ゲート電極用に使われ得る。なぜなら、ゲート電極の物理的寸法は、トランジスタの臨界寸法（すなわち、ソースからドレインまでの間隔で定義されるチャネル長）より、かなり大きくなり得るからである。ゲート長がチャネル長より長いとき、ゲートが、ソースおよび／またはドレインと重なる領域は大きくなり得る。この重なりが、寄生容量の源となって、ＲＣゲートライン遅れと、ゲートと画素間の容量を増やすため、ディスプレイ性能にマイナスの効果をもたらし得る。本発明は、こうした影響を最小限とし、この結果、低解像度のパターニングプロセスまたは印刷プロセスを用いて、ゲート電極が形成されるようにするものである。本発明による捕助誘電体トランジスタは、（更なる重複を可能とすることで）層から層への露光の要求を緩和する。低解像度パターニングプロセスは、当然、通常は、光露光のような高解像度プロセスより、シンプルで、コストもかからない。
【００５８】
本発明による好ましい補助誘電体トランジスタおよびプロセスが、例示のみを目的とするが、添付図面の図３と図４を参照して、以下に記載される。図３と図４は、本製造プロセスの異なった２つの段階における補助誘電体トランジスタの模式断面である。図３に示すように、基板３００の上に、アモルファスシリコン（ａ−Ｓｉ）層３０２、金属層３０４および厚いｌｏｗ ｋの（補助）誘電体層３０６が堆積されている。従来様式の光露光が用いられ、誘電体層３０６と金属層３０４の双方をパターニングするが、ａ−Ｓｉ層３０２はパターニングしない。こうして、ソース電極Ｓとドレイン電極Ｄが形成される。次いで、図４に示すように、ゲート誘電体３０８が、基板３００全体に堆積される。その後、ゲート電極３１０がスクリーン印刷される。ゲート３１０およびソースとドレイン電極間の重複領域はクリティカルでないから、ゲート１１０は、低解像度プロセスを使って、印刷あるいは堆積され得る。半導体３０２は、本プロセスの幾つかの異なったポイント（すなわち、ソース／ドレイン金属層３０４が堆積される前か、この金属層がパターニングされた後）において、堆積され得ることは、注意するべきである。
【００５９】
また、図３と図４に示されるトランジスタ構造は、半導体とソース／ドレイン金属層間のオーム性接触のために、高ドープ半導体を必要としない。ソース／ドレイン金属層は、半導体と、直接接触し得ることにも、注意すべきである。さらに、ゲート電極３１０の領域の少なくとも一部に、ゲート誘電体３０８のみが存在し、ｌｏｗ ｋ誘電体３０６は存在しないということにも、注意すべきである。これは、この領域において、ゲートが、比較的薄いゲート誘電体３０８のみを通じて、半導体層３０４に作用し得て、ゲート電極３１０は、補助誘電体３０６を通じて、作用することを必要とされないからである。
【００６０】
本発明による補助誘電体プロセスは、アクティブマトリックスバックプレーンの製造において、コストを削減し、複雑さを緩和する。これは、シンプルで低コストなパターニング技術を可能とし、光露光のような複雑で高価な技術を置き換えることによる。また、層から層への露光に対する要求も緩和する。これらの構成は、（光露光を用いる従来プロセスに比べ）ウェブベースの製造に、より適したプロセスとなる。
【００６１】
（印刷薄型半導体プロセス）
既に述べたように、本発明は、「印刷薄型半導体」プロセスを提供する。本プロセスは、薄い半導体層を形成することと、該半導体層に直接、間隔を空けたソース電極とドレイン電極を印刷し、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残すようにすることと、該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、該半導体層の該チャネル領域から該ゲート誘電層と反対面上にゲート電極を提供することを包含する。本プロセスは、ソースとドレイン領域が、単一の印刷ステップで形成されるような薄膜トランジスタの製造を可能とする。
【００６２】
上述のように、電気光学ディスプレイは、適切な性能を有する高価でないバックプレーンを必要とする。コスト分析によれば、シリコンベースのＴＦＴにおいて、光露光は、トータル製造コストのかなりの割合を占めることが分かっている。また、真空処理（膜の堆積）も、製造コストのもう一つの原因である。
【００６３】
また、既に述べたように、パターニングコストを減らすには、光露光ステップを排除し得るか、低コストな代替方法で置き換え得る。シリコン半導体のアクティブな層は、パターニングされないまま残されることもあるが、その代償として、画素間のリークがより大きくなる。金属のパターニングコストは、低コストパターニング技術を伴う光露光に置き換えることで、削減され得る。様々な印刷技術（スクリーン、オフセット、フレキソグラビア（ｆｌｅｘｏｇｒａｖｕｒｅ））が、可能な置換である。しかしながら、従来型ＴＦＴにおいては、ソース／ドレイン領域は高ドープシリコンと金属からなり、いずれもパターニングされている。高ドープ半導体は、金属と半導体間のオーム性接触のために、必要とされる。ドープされたシリコンには、印刷できないから、このような従来型トランジスタのソース−ドレイン領域を、単一のステップで「印刷」することは、現在のところ、可能でない。
【００６４】
本発明は、トランジスタ製造のプロセスに関する。そのプロセスにおいて、高ドープシリコン層の使用は、比較的薄い半導体層を用いること（前述の第２００２/００６０３２
１号を参照）で、排除される。また、このようなトランジスタを印刷で形成するプロセスに関する。
【００６５】
図５Ａ〜５Ｄ、図６Ａと図６Ｂ、および、図７は、本発明による印刷薄膜プロセスによって提供されるトランジスタ製造プロセスの単純化を示したものである。図５Ａ〜図５Ｄは、光露光を伴う従来プロセスを用いたソース／ドレイン領域の形成を示す。本プロセスにおいて、基板５００の上に、順に、半導体層５０２、高ドープ半導体層５０４、金属層５０６、および、フォトレジスト層５０８が堆積されている。フォトレジスト層５０８は、次いで、パターニングされ、図５Ａに示す構造が得られる。次のステップにおいて、金属層５０６は、フォトレジスト５０８をマスクとして用い、エッチングされ、図５Ｂに示す構造が得られる。次いで、高ドープ半導体層５０４をエッチングし、図５Ｃに示す構造を製造するために、二回目のエッチングがフォトレジスト５０８とパターニング金属層５０６の双方がマスクとして使って行われる。最終的に、フォトレジスト５０８は除去され、図５Ｄに示すソース／ドレイン領域構造が得られる。
【００６６】
図６Ａと図６Ｂに、本発明の内部マスクプロセスに従う単純化プロセスを示す。図６Ａと図６Ｂに示すプロセスにおいて、基板６００の上に、順に、半導体層６０２、高ドープ半導体層６０４が堆積されている。金属または他の導電層６０６が、次いで、該高ドープ半導体層６０４の上に印刷され、図６Ａに示す構造が得られる。該高ドープ半導体層６０４は、次いで、該金属層６０６をマスクとして用い、エッチングされ、図６Ｂに示す最終的なソース／ドレイン領域構造が得られる。
【００６７】
図７は、本発明の単純化印刷薄型半導体プロセスを示す。シリコンの薄い半導体層７０２（典型的には１００ｎｍ未満であり、望ましくは５０ｎｍ未満）が、該基板７００の上に堆積される。次いで、金属または他の導電層７０４が、半導体層７０２の上に印刷され、図７に示す最終的なソース／ドレイン領域構造が得られる。薄い半導体層を用いることで、高ドープシリコンコンタクト層が必要でなくなり、その結果、シンプルで低コストなプロセスとなる。
【００６８】
このように、従来型プロセスは光露光を用い、多数のステップを必要としていたのに対し、本発明の印刷薄型半導体プロセスは、ソース／ドレイン領域および電極形成金属層を単一の低コストなステップで形成することを可能とする。本プロセスは、シリコンベースのアクティブマトリックスのバックプレーンのコストを削減し、さらに、プロセスの複雑化を（従来のプロセスに比べ）緩和するので、大量生産を容易にする。
【００６９】
（ダイオードバックプレーンを有する電気光学ディスプレイ）
既に述べたように、本発明の二つの局面は、ダイオードバックプレーンを有する電気光学ディスプレイ（すなわち、環状ダイオードバックプレーンおよび狭幅縦列電極バックプレーン）に関する。
【００７０】
電気光学ディスプレイ用バックプレーンは、非線形要素として、従来型トランジスタの代わりに、ダイオードを用いて作成され得ること、および、ダイオードベースのバックプレーンは、トランジスタベースのバックプレーンに比べ、原則的に高くないはずであることは、知られている。あるタイプのダイオードにおいて、溶解可能な有機材料をベースとしたものを用いられることができれば、特に大きなコスト削減ができる。なぜなら、真空処理と高温を必要とするトランジスタベースのバックプレーン製造に用いられるプロセスに比べて、このようなダイオードベースのバックプレーンは、溶解処理と低温で完全に実行されるプロセスを用いて製造され得るからである。しかしながら、ダイオードベースのバックプレーンを採用するにあたっては、２つの問題がある。第一に、上述した電気光学ディスプレイの大多数のタイプは極性に反応し、そのため、バックプレーンは、両極性の電圧を印加できなくてはならないことである。第二に、ダイオードは固有容量を有するので、ディスプレイ変化のために、任意の画素に電圧が印加されたとき、固有容量が電圧スパイクの原因となり、電気光学媒体の状態の望ましからぬ変化を招き得ることである。本発明は、上述の問題を緩和し、解消するために設計されたダイオードベースのバックプレーンを提供する。
【００７１】
本発明の環状ダイオードの局面は、電気光学ディスプレイ用バックプレーンを提供する。本バックプレーンは、複数の画素を備え、各画素には環状ダイオードが備えられている。環状ダイオードは、順方向バイアスにおいて、いずれの方向にも伝導し、任意のダイオード構造を形成することで、形成され得る。また、逆方向バイアスも、同じ構造である。
【００７２】
本発明の好ましい環状ダイオードを、添付図面の図８に示す。図８は、ダイオードベースのバックプレーンを有する電気光学ディスプレイの画素の模式的な側面図である。本電気光学ディスプレイは、バックプレーン基板８００を含む。該基板８００には、電極８０２と８０２’を形成するために、第一の金属層が堆積され、パターニングされている。該ディスプレイは、さらに、パターニングされた第一の有機層８０４と第二の有機層８０６とを含み、該有機層８０４と８０６が一体となって、有機ダイオードを形成する。図８の右側の層８０４と８０６は、所望の環状ダイオード構造を提供するために、左側の層と逆順になっていることに注意しなくてはならない。最終的に、ディスプレイは、画素電極８０８、電気光学媒体８１０（封入電気泳動媒体として描かれている）、および、前面電極８１２を備える。
【００７３】
また、本発明の狭幅縦列電極バックプレーンの局面も、電気光学ディスプレイ用バックプレーンに関する。狭幅縦列電極バックプレーンは、複数の画素を備え、各画素にはダイオードが備えられている。該ダイオードと関連する該縦列電極は、該ダイオードの容量を減らすために、幅が狭くなっており、このため、該ダイオードに印加される電圧が変化したときに発生する電圧スパイクも減る。該狭幅縦列電極のコンタクト領域が限られているため、利用可能な駆動電流は減るが、これは、通常、深刻な問題ではない。なぜなら、多くの固体電気光学媒体で必要なのは、ごく小さな駆動電流だからである。縦列電極は、電極を製造するために、現在容易に利用可能な技術を用いて可能な最小幅まで、都合よく、狭くすることができるが、典型的には、約２５μｍ未満である。
【００７４】
図９に、図８に示すダイオードベースのバックプレーンの改造版を示す。電極８０２と８０２’の幅は、狭幅縦列電極９０２と９０２’とを提供するために、かなり小さくなっている。その結果、ダイオード容量は大きく減少する。有機層８０４と８０６によって覆われた基板の面積は、これら有機層が縦列電極９０２と９０２’を事実上「包み込む」ようにして、一定に保たれている。これら狭幅縦列電極９０２と９０２’は、環状ダイオードの二等分点（ｂｅｔｗｅｅｎ ｔｈｅ ｔｗｏ ｈａｌｖｅｓ）の中心に位置し、有機層８０４と８０６との接触面積が、ごく小さい単一の縦列電極によって、置き換えられ得ることは、理解されるべきである。
【００７５】
狭幅縦列電極の利用は、当然、図９に示されたタイプのダイオードベースのバックプレーンに限定されない。例えば、図１０は、基板１０００、狭幅縦列電極１００２、絶縁層１００４、および、画素電極１００６とを有する金属−絶縁体−金属（ＭＩＭ）ダイオードを示す。
【００７６】
図１１は、図９および図１０とは異なった様式で成された低容量のダイオードベースのバックプレーンの１つの画素を示す。図１１に示すバックプレーンは、従来幅の縦列電極１１０２を載せた基板１１００を備える。縦列電極１１０２と実質的に同じ幅を有する半導体層または絶縁体層１１０４（層１１０４の選択は、当然、ＭＩＭダイオードまたは金属−半導体−金属ダイオードのいずれを望むかによって決定される）が、その縦列電極１１０２の上に置かれている。厚い誘電体層１１０６は、望ましくは、誘電率が約３未満のｌｏｗ ｋ誘電体から形成され、これが、絶縁体層１１０４の上に置かれている。金属画素電極１１０８は、誘電体層１１０６の上に置かれているが、画素電極１１０８が誘電体層１１０６内に形成されるアパーチャを介して拡がり、層１１０４に接続する小さな領域には置かれていない。画素電極１１０８と層１１０４との間の接続領域は、画素電極の寸法に比べ、比較的小さく、ダイオードは小さな固有容量を有する。
【００７７】
図１１に示される画素構造は、幾つかの方法で変化され得ることは、理解されるべきである。例えば、層１１０４の寸法は、変化し得る。なぜなら、ダイオード構造で有効に機能しているのは、この層の一部のみで、それは画素電極１１０８と接触しているか、密接に隣接しているからである。また、誘電体層１１０６の厚さは、図１１では、その幅に対し、非常に誇張されていることは理解されるべきである。例えば、実用的には、画素電極は一辺２００μｍの正方形であり得るのに対し、誘電体層１１０６の厚さは５μｍであり得る。そのため、層１１０４と接続している画素電極の中央部での「沈み」込みは、いかなるものも、画素の電気光学性能に及ぼす影響が最小限となる。
【００７８】
画素電極と層１１０４との間の接続領域の幅は、縦列電極１１０２の幅の４分の１未満であることが望ましく、さらに、１０分の１未満であることが望ましい。それ以上に小さな比率でも達成され得る。例えば、２００μｍ幅の画素電極と、それと同じ幅の縦列電極で、画素電極と層１１０４の間の接触領域が５μｍ幅の場合、比率は１：４０になる。
【００７９】
狭幅縦列電極であっても、各ダイオードには残留固有容量を幾分か有することがある。そこで、切り替わりのときに、幾分かの電圧スパイクが生じる。したがって、本発明によるダイオードベースのバックプレーンは、切り替わりにおいて、少なくとも小さな閾値を有する電気光学媒体に、最も適している。閾値を有するこのような電気光学媒体は既知である。例えば、２００４年１０月８日に出願された国際出願第ＰＣＴ／ＵＳ０４／３３１８８号を参照。
【技術分野】
【０００１】
本発明は、電気光学ディスプレイおよび構成要素に関する。特に、このようなディスプレイに使用するバックプレーンに関する。本発明は、特に、このようなディスプレイに使われるステンレスまたは同様の金属箔基板ベースのディスプレイを意図としたものであるが、これらに限定されるものではない。
【背景技術】
【０００２】
本発明のディスプレイにおいて、電気光学媒体は、典型的に固体である（このようなディスプレイは、以下、簡便のために、「固体電気光学ディスプレイ」と、言うこともある）。これは、電気光学媒体は、その内部に液体または気体で満たされた空間を有し得るし、有することが多いが、固体の外部表面を有するという意味において、典型的には、固体である。このような電気光学媒体で使われるディスプレイを組み立てる方法においてもそうである。それゆえ、「固体電気光学ディスプレイ」という語には、封入電気泳動ディスプレイ、封入液晶ディスプレイ、および、以下に議論するその他のタイプのディスプレイも含む。本発明の特定の局面において、封入電気泳動ディスプレイの使用を、主として、意図するものであるが、これに限定されない。
【０００３】
「電気光学」という語は、材料にも、ディスプレイにも適用されるが、本明細書では、映像技術で用いられる従来の意味で使われる。つまり、第一と第二のディスプレイ状態を有し、その両状態で少なくとも１つの異なる光学特性を有し、材料に電界を架けると、第一のディスプレイ状態から第二のディスプレイ状態に変化する材料を指す。光学的特性は、典型的には、人間の目による色の認識であるが、他にも、光の透過、反射率、ルミネセンスなどの光学特性でも、あるいは、機械読み取りを意図したディスプレイにおいては、視覚範囲を超えた電磁波の波長反射率変化の意味で、偽色（ｐｓｅｕｄｏ-ｃｏｌｏｒ）
でもあり得る。
【０００４】
「灰色状態」とは、本明細書では、映像技術で用いられる従来の意味で使われる。つまり、画素の両極端な光学状態の中間状態を指すが、必ずしも、黒白の両極端な状態間の黒−白変化を意味しない。例えば、以下に参照する特許や公開出願の中には、極端な状態が、白と濃紺であり、中間的な「灰色状態」は、実質的には、薄青である電気泳動ディスプレイについて述べたものも、幾つかある。実際に、既に述べたように、両極端の状態の変化は、全く色の変化でないこともある。
【０００５】
「双安定」および「双安定性」とは、本明細書では、第一と第二のディスプレイ状態を有し、その両状態で少なくとも１つの異なる光学特性を有するディスプレイ構成要素も含むディスプレイで用いられる当該分野での従来の意味で使われる。ある限られた継続時間のアドレッシングパルス手段を用いて、その第一または第二のディスプレイ状態のいずれかを担うように、任意の所定の構成要素が駆動させられた後に、そのアドレッシングパルスが終了すると、その状態は、少なくとも数回（例えば、少なくとも４回）、つまり、ディスプレイ構成要素の状態を変化するのに必要なアドレッシングパルスの最小の継続時間は続く。米国特許出願公開第２００２／０１８０６８７号に示されているように、パーティクルベースの電気泳動ディスプレイで、グレースケール（ｇｒａｙ ｓｃａｌｅ）可能なものは、その両極端の黒と白のみならず、その中間的な灰色状態でも安定である。一部の他のタイプの電気光学ディスプレイにおいても、これと同じことが当てはまる。このタイプのディスプレイは、「双安定」というより、正確には「多安定（ｍｕｌｔｉ−ｓｔａｂｌｅ）」というが、簡便のために、「双安定」という語は、本明細書では、双安定、多安定の双方をカバーして用いられることがある。
【０００６】
電気光学ディスプレイとしては、数タイプのものが知られている。電気光学ディスプレイのタイプの一つには、回転バイクロマル部材（ｒｏｔａｔｉｎｇ ｂｉｃｈｒｏｍａｌ ｍｅｍｂｅｒ）タイプがある。これは、例えば、米国特許第５，８０８，７８３号、第５，７７７，７８２号、第５，７６０，７６１号、第６，０５４，０７１号、第６，０５５，０９１号、第６，０９７，５３１号、第６，１２８，１２４号、第６，１３７，４６７号および第６，１４７，７９１号に記載されている（このタイプのディスプレイは、「回転バイクロマルボール（ｒｏｔａｔｉｎｇ ｂｉｃｈｒｏｍａｌ ｂａｌｌ）」ディスプレイと呼ばれることが多いが、上述した特許の一部では、回転部材は球形ではないため、「回転バイクロマル部材」と呼ぶ方が、より正確である）。このようなディスプレイは、数多くの小さなボディ（ｂｏｄｙ）（典型的には、球形または円筒形）を用いている。このボディは、異なった光学特性を有する２以上の部分、および、内部双極子を有する。これらのボディは、マトリックス内の液体で満ちた液胞（ｖａｃｕｏｌｅ）に浮遊し、ボディが自由に回転できるように、液胞は液体で満たされている。ディスプレイに電界を架けると、ボディは様々な位置へと回転し、画面を通して見えるボディの部分が変化するので、ディスプレイの外観が変化する。このタイプの電気光学媒体は、典型的には、双安定である。
【０００７】
別のタイプの電気光学ディスプレイは、エレクトロクロミック媒体を用いるものである。例えば、少なくとも一部は半導体金属酸化物で形成された電極、および、その電極に付着した可逆色変化可能な複数の染色分子を備えるナノクロミック膜の形をしたエレクトロクロミック媒体である。例えば、Ｏ’Ｒｅｇａｎ，Ｂ．らによる「Ｎａｔｕｒｅ」１９９１年、３５３、７３７頁、および、Ｗｏｏｄ、Ｄ．による「Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ」、１８（３）、２４頁（２００２年３月）を参照。また、Ｂａｃｈ，Ｕ．らによる「Ａｄｖ．Ｍａｔｅｒ．」２００２年、１４（１１）、８４５頁も参照。この種類のナノクロミック膜は、例えば、米国特許第６，３０１，０３８号、国際出願公開第ＷＯ０１／２７６９０号、および、米国特許出願第２００３／０２１４６９５号に開示されている。このタイプの媒体は、典型的には、双安定である。
【０００８】
長年にわたって、活発な研究開発の対象となっていた電気光学ディスプレイで、別のタイプのものとしては、パーティクルベースの電気泳動ディスプレイがある。これは、複数の荷電パーティクルが、電界の影響下で、浮遊流体を通じて動くものである。電気泳動ディスプレイは、液晶ディスプレイに比べ、良好な輝度とコントラスト、広い視角、はっきりした双安定性、および、低消費電力という特性を有し得る。それにも関わらず、これらのディスプレイにおいて、長期的な画像の品質に関する問題があるため、その幅広い利用が妨げられてきた。例えば、電気泳動ディスプレイを構成するパーティクルは定着（ｓｅｔｔｌｅ）する傾向があり、その結果、こうしたディスプレイの耐用年数は不十分である。
【０００９】
Ｍａｓｓａｃｈｕｓｅｔｔｓ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ （ＭＩＴ）およびＥ Ｉｎｋ Ｃｏｒｐｏｒａｔｉｏｎに譲渡されたかその名でなされた数多くの特許および特許出願では、最近、封入電気泳動媒体について、述べてられている。このような封入媒体は、数多くの小さなカプセルを含み、そのカプセルそれぞれは、液体浮遊媒体中に浮遊する電気泳動的に可動なパーティクルを含む内部相と、内部相を囲むカプセル壁を備える。典型的には、カプセルは、２つの電極間に置かれたコヒーレントな層（ｃｏｈｅｒｅｎｔ ｌａｙｅｒ）を形成するポリマーバインダ（ｐｏｌｙｍｅｒｉｃ ｂｉｎｄｅｒ）の中に包み込まれている。この種の封入媒体については、例えば、米国特許第５，９３０，０２６号、第５，９６１，８０４号、第６，０１７，５８４号、第６，０６７，１８５号、第６，１１８，４２６号、第６，１２０，５８８号、第６，１２０，８３９号、第６，１２４，８５１号、第６，１３０，７７３号、第６，１３０，７７４号、第６，１７２，７９８号、第６，１７７，９２１号、第６，２３２，９５０号、第６，２４９，７２１号、第６，２５２，５６４号、第６，２６２，７０６号、第６，２６２，８３３号、第６，３００，９３２号、第６，３１２，３０４号、第６，３１２，９７１号、第６，３２３，９８９号、第６，３２７，０７２号、第６，３７６，８２８号、第６，３７７，３８７号、第６，３９２，７８５号、第６，３９２，７８６号、第６，４１３，７９０号、第６，４２２，６８７号、第６，４４５，３７４号、第６，４４５，４８９号、第６，４５９，４１８号、第６，４７３，０７２号、第６，４８０，１８２号、第６，４９８，１１４号、第６，５０４，５２４号、第６，５０６，４３８号、第６，５１２，３５４号、第６，５１５，６４９号、第６，５１８，９４９号、第６，５２１，４８９号、第６，５３１，９９７号、第６，５３５，１９７号、第６，５３８，８０１号、第６，５４５，２９１号、第６，５８０，５４５号、第６，６３９，５７８号、第６，６５２，０７５号、第６，６５７，７７２号、第６，６６４，９４４号、第６，６８０，７２５号、第６，６８３，３３３号、第６，７０４，１３３号、第６，７１０，５４０号、第６，７２１，０８３号、第６，７２７，８８１号、第６，７３８，０５０号、第６，７５０，４７３号、および、第６，７５３，９９９号、ならびに、米国特許出願公開第２００２／００１９０８１号、第２００２／００２１２７０号、第２００２／００６０３２１号、第２００２／００６０３２１号、第２００２／００６３６６１号、第２００２／００９０９８０号、第２００２／０１１３７７０号、第２００２／０１３０８３２号、第２００２／０１３１１４７号、第２００２／０１７１９１０号、第２００２／０１８０６８７号、第２００２／０１８０６８８号、第２００２／０１８５３７８号、第２００３／００１１５６０号、第２００３／００２０８４４号、第２００３／００２５８５５号、第２００３／００３８７５５号、第２００３／００５３１８９号、第２００３／０１０２８５８号、第２００３／０１３２９０８号、第２００３／０１３７５２１号、第２００３／０１３７７１７号、第２００３／０１５１７０２号、第２００３／０２１４６９５号、第２００３／０２１４６９７号、第２００３／０２２２３１５号、第２００４／０００８３９８号、第２００４／００１２８３９号、第２００４／００１４２６５号、第２００４／００２７３２７号、第２００４／００７５６３４号、第２００４／００９４４２２号、第２００４／０１０５０３６号、第２００４／０１１２７５０号、および、第２００４／０１１９６８１号、ならびに、国際出願公開第ＷＯ９９／６７６７８号、第ＷＯ００／０５７０４号、第ＷＯ００／３８０００号、第ＷＯ００／３８００１号、第ＷＯ００／３６５６０号、第ＷＯ００／６７１１０号、第ＷＯ００／６７３２７号、第ＷＯ０１／０７９６１号、第ＷＯ０１／０８２４１号、第ＷＯ０３／１０７，３１５号、第ＷＯ２００４／０２３１９５号、および、第ＷＯ２００４／０４９０４５号に記載されている。
【００１０】
前述した特許および特許出願の多くが、述べていることは、封入電気泳動媒体中のディスクリート（ｄｉｓｃｒｅｔｅ）なマイクロカプセルを囲む壁は、連続相によって置換され、電気泳動媒体は、電気泳動流動体の複数のディスクリートな小滴およびポリマー材料の連続相を備えたいわゆるポリマー分散型電気泳動ディスプレイを製造できることと、たとえ、ディスクリートなカプセル膜は、それぞれ個別の小滴と連携していなくても、こうしたポリマー分散型の電気泳動ディスプレイのディスクリートな小滴は、カプセルまたはマイクロカプセルと見なされ得ることである。例えば、前述した米国特許出願公開第２００２/０１３１１４７号を参照。従って、本出願の目的として、このようなポリマー分散
型電気泳動媒体は、封入電気泳動媒体の下位種（ｓｕｂ−ｓｐｅｃｉｅｓ）として、見なされる。
【００１１】
関連するタイプの電気泳動ディスプレイとして、いわゆる「マイクロセル電気泳動ディスプレイ」がある。マイクロセル電気泳動ディスプレイにおいては、荷電パーティクルと浮遊流体は、マイクロカプセルに封入されていないが、キャリア媒体（典型的には、ポリマーフィルム）の中に形成された複数の空洞の中に保持されている。例えば、国際出願公開第ＷＯ０２／０１２８１号、および、米国特許出願公開第２００２／００７５５５６号（いずれも、Ｓｉｐｉｘ Ｉｍａｇｉｎｇ， Ｉｎｃ．による）を参照。
【００１２】
電気泳動媒体は、不透明である（なぜなら、例えば、電気泳動媒体の多くにおいて、パーティクルは、画面を介した可視光の伝達を実質的に遮るから）ことが多く、反射モードで作動するが、多くの電気泳動ディスプレイは、一つのディスプレイ状態が実質的に不透明で、一つのディスプレイ状態が光透過性であるような、いわゆる「シャッターモード」で作動するように、作られ得る。例えば、前述した米国特許第６，１３０，７７４号および第６，１７２，７９８号、ならびに、米国特許第５，８７２，５５２号、第６，１４４，３６１号、第６，２７１，８２３号、第６，２２５，９７１号および第６，１８４，８５６号を参照。誘電泳動ディスプレイは、電気泳動ディスプレイに似ているが、電界強度の変化に応じるもので、似たようなモードで作動し得る。米国特許第４，４１８，３４６号を参照。また、他の種類の電気光学ディスプレイも、シャッターモードで作動可能であり得る。
【００１３】
封入電気泳動ディスプレイまたはマイクロセル電気泳動ディスプレイは、クラスター化や定着といった従来型の電気泳動デバイスの不良モードを、典型的には被ることなく、更なる利点として、多種多様の柔軟で強固な基板上のディスプレイに印刷またはコーティングする能力などを有する。（「印刷（ｐｒｉｎｔ）」という語を用いる場合、あらゆる形式の印刷やコーティングを含むが、それだけに限定しないことを意図する。すなわち、パッチダイコーティング（ｐａｔｃｈ ｄｉｅ ｃｏａｔｉｎｇ）のような事前測定コーティング、スロットまたは押し出しコーティング、スライドまたはカスケードコーティング、カーテンコーティング；ロール式ナイフ塗布のようなロール塗布、前進後進ロール塗布（ｆｏｒｗａｒｄ ａｎｄ ｒｅｖｅｒｓｅ ｒｏｌｌ ｃｏａｔｉｎｇ）；グラビアコーティング；浸漬塗装；吹き付け塗装；メニスカスコーティング（ｍｅｎｉｓｃｕｓ ｃｏａｔｉｎｇ）；回転塗装；ブラシ塗装；エアナイフコーティング；シルクスクリーン印刷プロセス；静電印刷プロセス；感熱式印刷プロセス；インクジェット印刷プロセス；および、その他の同様のプロセス)。このように、これらの結果得られるディスプレイは、
融通が利く。さらに、ディスプレイ媒体は、（様々な方法を使って）印刷され得るので、ディスプレイ自身は、安価に作製され得る。
【００１４】
ディスプレイが反射性であるか透過性であるかに関わらず、また、使用されている電気光学媒体が双安定であるかないかに関わらず、高解像度ディスプレイを得るためには、ディスプレイの個々の画素が、隣接する画素からの干渉なしに、アドレス指定可能でなければならない。この目的を達成する一つの方法は、トランジスタやダイオードのような非線形性要素のアレイ（ａｒｒａｙ）を提供し、その少なくとも一つの非線形性要素が「アクティブマトリックス」ディスプレイを成すように、各画素と、関連していることである。１つの画素を指定するアドレッシング電極あるいは画素電極は、関連する非線形要素を通じて、適切な電源に接続されている。典型的には、非線形要素がトランジスタの場合、画素電極は、トランジスタのドレインに接続されている。これは本質的には任意で、画素電極はトランジスタのソースに接続され得るが、以下の記述ではこの配列を仮定する。従来、高解像度アレイにおいて、画素は、横列と縦列の二次元アレイで、配置されている。それは、任意の特定画素は、１つの特定の横列および１つの特定の縦列の交差点によって、一意的に決定されるためである。各縦列にある全てのトランジスタのソースは、単一の縦列電極に接続されており、各横列にある全てのトランジスタのゲートは、単一の横列電極に接続されている。また、横列にソース、縦列にゲートという配列も、従来型であるが、本質的に任意であって、望むのであれば、逆にすることも可能である。横列電極は、横列ドライバに接続され、それは任意の瞬間に、１つの横列のみが選択されることを確保する。つまり、選択された横列電極に、印加して、選択された横列にある全てのトランジスタが導電性となることを確保し、その他の横列電極全てに、選択されなかった横列にある全てのトランジスタが導電性がないことを確保する。縦列電極は、縦列ドライバに接続されている。その縦列ドライバは、選択された横列にある画素が、その所望の光学状態となるようにドライブするために選択された様々な縦列電極電圧を割り当てる（ｐｌａｃｅ ｕｐｏｎ）（前述した電圧は、共通前面電極に比例し、従来は、非直線アレイから電気光学媒体の反対面上に提供され、ディスプレイ全体に（ａｃｒｏｓｓ）拡がっている。）「ラインアドレスタイム」として知られている事前に設定したインターバル経過後、選択されていた横列は選択されずに、次の横列が選択され、縦列ドライバに架かる電圧は、ディスプレイの次のラインに書き込まれるように変化される。このプロセスは、ディスプレイ全体が、横列毎に書かれるように繰り返される。こうして、Ｎ個の横列を有するディスプレイにおいて、任意の所定画素は、時間の割合１／Ｎのみ指定され得る。
【００１５】
アクティブマトリックスディスプレイの製造プロセスは、十分確立されている。例えば、薄膜トランジスタが、様々な堆積と光露光技術を用いて、製造され得る。トランジスタは、ゲート電極、絶縁誘電体層、半導体層、および、ソース電極とドレイン電極を含む。ゲート電極への電圧印加は、誘電体層を超えた（ａｃｒｏｓｓ）電界を提供し、その誘電体層は、半導体層のソース−ドレイン間の導電性を劇的に増加する。この変化によって、ソース電極とドレイン電極の間で、電気伝導が可能となる。典型的には、ゲート電極、ソース電極、および、ドレイン電極は、パターニングされている。一般的に、半導体層も、隣り合う回路要素間でのストレイ（ｓｔｒａｙ）伝導（すなわち、クロストーク（ｃｒｏｓｓ ｔａｌｋ））を最小限に抑えるために、パターニングされている。
【００１６】
液晶ディスプレイは、一般的に、アモルファスシリコン（「ａ−Ｓｉ」）の薄膜トランジスタ（「ＴＦＴ」）が、ディスプレイ画素用のスイッチングデバイスとして、使われる。このようなＴＦＴは、典型的には、ボトムゲートで設計されている。１つの画素の中で、薄膜コンデンサは、典型的に、スイッチングＴＦＴによってトランスファされた電荷を保つ。電気泳動ディスプレイは、コンデンサを有する同様のＴＦＴを使用できる。しかし、コンデンサの機能は、液晶ディスプレイに用いられるものと、幾分か異なる。国際特許公開第ＷＯ００/６７３２７号、前述した第２００２/０１０６８４７号、および、第２００２/００６０３２１号を参照。薄膜トランジスタは、高性能を発揮するように作製する
こともできる。しかしながら、その結果、製造プロセスには、莫大なコストがかかり得る。
【００１７】
ＴＦＴアドレッシングアレイにおいて、画素電極は、ラインアドレスタイムの間に、ＴＦＴ経由で荷電される。ラインアドレスタイムの間、ＴＦＴは、印加したゲート電圧を変化させることで、導電状態にスイッチされる。例えば、ｎ型ＴＦＴにおいて、ＴＦＴを導電状態にスイッチするために、ゲート電圧は「高い」状態にスイッチされる。
【００１８】
多くの電気光学材料は、かなりのスイッチ時間（典型的には、１０−２〜１０−１秒のオーダー）で、その材料の両極端な光学状態の変化を生じさせるためには、ドライブ電圧の印加必要である。少なくとも（例えば）１００個の横列と縦列を含む高解像度ディスプレイにおいて、適度なスキャン速度が維持されるなら、１回のスキャンの間に個々の画素が指定される時間は、電気光学媒体のスイッチング時間よりも随分短い。それゆえ、画素のスイッチングの大部分は、画素を次々に指定する時間の間（つまり、ディスプレイの他の縦列が、指定されている間）に、画素電極に残留する電圧によって、影響される。この残留電圧は、画素の電気光学材料を介して流れる電流、および、非線形要素を介して流れるリーク電流のために、徐々に減少していく。この電圧減少が起こる速度は、画素電極をキャパシタに接続することで、抑制することができる（また、ディスプレイを１回完全にスキャンする間に、その画素に印加される平均電圧も、こうして増大し、これは、一般に、画素の「電圧保持能力の増大」と、呼ばれる）。
【００１９】
前述した電気光学媒体の少なくとも幾つかは、十分な柔軟性があるように作られ得る。それは、金属膜やポリマ膜といった柔軟性ある基板をベースとした柔軟性あるディスプレイとして、使用可能とするためである。スチール箔基板上の電気泳動ディスプレイとその関連技術を適用した以前の関連ワークで、最近の幾つかの文献として、以下が含まれる。Ｙ．Ｃｈｅｎ、Ｐ．Ｋａｚｌａｓ、Ｋ．ＤｅｎｉｓおよびＰ．Ｄｒｚａｉｃ、ＳＩＤ Ｉｎｔｌ． Ｓｙｍｐ．、Ｄｉｇｅｓｔ Ｔｅｃｈ． Ｐａｐｅｒｓ、Ｓａｎ Ｊｏｓｅ、２００１年（Ｓｏｃｉｅｔｙ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ， Ｓａｎ Ｊｏｓｅ）１５７頁、
Ｐ．Ｋａｚｌａｓ、Ａ．Ｒｉｔｅｎｏｕｒ、Ｊ．Ａｕ、Ｙ．Ｃｈｅｎ、Ｊ．Ｇｏｏｄｍａｎ、Ｒ．ＰａｏｌｉｎｉおよびＨ．Ｇａｔｅｓ、２２ｎｄ Ｉｎｔｌ． Ｄｉｓｐｌａｙ
Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｎｉｃｅ、２００２年（Ｓｏｃｉｅｔｙ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ、Ｓａｎ Ｊｏｓｅ）、
Ａｕ、Ｙ．Ｃｈｅｎ、Ａ．Ｒｉｔｅｎｏｕｒ、Ｐ．ＫａｚｌａｓおよびＨ．Ｇａｔｅｓ、９ｔｈ Ｉｎｔｌ． Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ、広島、２００２年（Ｓｏｃｉｅｔｙ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ、Ｓａｎ Ｊｏｓｅ）、
Ｓｕｏら、Ｍｅｃｈａｎｉｃｓ ｏｆ ｒｏｌｌａｂｌｅ ａｎｄ ｆｏｌｄａｂｌｅ ｆｉｌｍ−ｏｎ−ｆｏｉｌ ｅｌｅｃｔｒｏｎｉｃｓ、Ａｐｐ． Ｐｈｙｓ．Ｌｅｔｔ．、７４、１１７７（１９９９年２月２２日）。
【００２０】
しかしながら、こうしたディスプレイ用に柔軟性あるマイクロ電子バックプレーンを製造するには、チャレンジすべき課題が多い。柔軟性ある基板上にこのような薄膜トランジスタの製造や作動で、鍵を握る問題は、薄膜クラックである。典型的には、使用されるａ−Ｓｉ膜は、クラック前までに、１〜２％の歪みに耐え得る。
【発明の概要】
【課題を解決するための手段】
【００２１】
一つの局面として、本発明は、電気光学ディスプレイにおけるクラック問題を最小限にするように設計されたバックプレーンとディスプレイ構造に関する。また、他の局面として、本発明は、電気光学ディスプレイ用バックプレーン、このようなバックプレーン用構成要素、および、このようなバックプレーンの製造プロセスの様々な改善に関するもので、これらの改善は、前述した問題を克服するのに、有用であり得る。
【００２２】
一つの局面として、本発明は電気光学ディスプレイを提供する。本ディスプレイは、
基板と、
該基板の実質的に１つの面に配置された複数の非線形デバイスと、
該非線形デバイスと電気的に通信する複数の画素電極と、
電気光学媒体の層と
該画素電極に対して該電気光学媒体の層の反対面上の共通電極とを備え、
ここで、該ディスプレイの様々なパーツの係数（ｍｏｄｕｌｉ）は、該ディスプレイが湾曲しているとき、中立軸または中立面が該非線形デバイスの該平面に実質的に横たわっているようにする。
【００２３】
本電気光学ディスプレイは、以下、簡便のために、本発明による「制御係数」ディスプレイと呼ぶ。このようなディスプレイでは、前記中立軸または前記中立面は、前記非線形デバイスの平面から、前記ディスプレイの全厚さの約５％を超えない偏差を有すること、望ましくは、１％を超えない偏差を有することが一般的に好ましい。誘電体材料の層は、前記非線形デバイスおよび前記画素電極との間に置かれ、導電性ビアは、前記誘電体の層を通じて延び、前記画素電極を前記非線形デバイスに接続を提供し得る。
【００２４】
また、本発明は、基板上に複数の非線形デバイスを製造するプロセスを提供する。本プロセスは、該基板上に、半導体材料の非パターニング層を形成することと、
該非パターニング半導体層の上に横たわる少なくとも２つの金属のディスクリート領域を形成することと、
該金属のディスクリート領域をマスクとして用い、該半導体層をエッチングすることと、を包含する。これによって、該半導体材料の層をパターニングし、該少なくとも２つの金属のディスクリート領域の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残す。
【００２５】
本プロセスは、以下、簡便のために、本発明による「内部マスク」プロセスと呼ぶ。本プロセスは、前記少なくとも２つの金属のディスクリート領域を形成する前に、半導体材料の層の上に誘電体層を堆積することと、該誘電体層と前記半導体材料の層との双方を同じエッチングステップにおいてエッチングし、これによって、前記金属のディスクリート領域と前記半導体材料のディスクリート領域との間に、少なくとも２つの誘電体のディスクリート領域を形成することを、さらに包含し得る。さらに、前記少なくとも２つの金属のディスクリート領域は、前記半導体上に金属の非パターニング層を堆積し、その後、前記少なくとも２つの金属のディスクリート領域を形成するために、該金属の層をパターニングすることによって形成され得る。
【００２６】
内部マスクプロセスの有用な形式の一つには、
前記基板上の前記半導体の非パターニング層を形成することと、
前記半導体材料の層の上に横たわる第一の金属層の少なくとも２つのディスクリート領域を形成することであって、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層と前記半導体材料の層の上に横たわる誘電体層を形成することと、
該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域を形成し、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成することと、
該第一と第二の金属層をマスクとして用い、前記半導体層をエッチングし、それによって、該基板上に少なくとも２つのトランジスタを形成するために、前記半導体材料の層をパターニングすることとを包含する。
【００２７】
別の局面として、本発明は、電界効果トランジスタを提供する。本電界効果トランジスタは、
半導体層と、
ソース電極およびドレイン電極であって、該半導体層と電気的に接続し、該半導体層のチャネル領域を残すため、互いに間隔を空けたソース電極およびドレイン電極と、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層と、
該チャネル領域に対して該ゲート誘電体層の反対面上に配置されたゲート電極であって、該ゲート電極への印加電圧の変化が半導体層のチャネル領域の導電性を変化可能とし、それにより該トランジスタをスイッチする、ゲート電極と
を備える。ここで、該ゲート誘電体層は、該チャネル領域に隣接する該ソース電極と該ドレイン電極との少なくとも一部に拡がり、補助誘電体層は、該ゲート誘電体層の重なっている部分と、該ソース電極および該ドレイン電極の間に提供され、該補助誘電体層は、該チャネル領域の少なくとも一部に存在しない。
【００２８】
本トランジスタは、以下、簡便のために、本発明による「補助誘電体」トランジスタと呼ぶ。このようなトランジスタにおいては、前記補助誘電体層が、前記ゲート誘電体層の少なくとも２倍の厚さを有すること、自由空間の誘電率の約３倍を超えない誘電率のｌｏｗ ｋ誘電体、例えば、二酸化珪素、ポリイミド、または、スクリーン印刷可能な誘電体から形成されることもあり得る。前記ゲート電極は、印刷によって形成されることもあり得る。
【００２９】
本発明による補助誘電体トランジスタは、主として、電気光学ディスプレイを駆動するために設計されたトランジスタアレイのパーツとして用いられることを意図しているが、これに限定されない。このようなトランジスタアレイにおいては、お互いに隣接して配置された、本発明の補助誘電体トランジスタを少なくとも２つ備え、前記ゲート誘電体がトランジスタから別のトランジスタへと連続的であり得る。
【００３０】
本発明は、また、補助誘電体トランジスタ（本発明の「補助誘電体」プロセス）を形成するプロセスを提供する。本プロセスは、
半導体材料の層を形成することと、
該半導体材料の層の上に置かれた導電性材料の層を形成することと、
該導電性材料の層の上に置かれた補助誘電体層を形成することと、
該補助誘電体層と該導電性材料の層とをパターニングし、それによって、該導電性材料の層から、該半導体材料の層のチャネル領域によって分離された間隔の空いたソース電極とドレイン電極とを形成することであって、その結果、該補助誘電体層が、該チャネル領域の少なくとも一部から除去される、ことと、
少なくとも該チャネル領域に横たわり、該ソース電極と該ドレイン電極に隣接するゲート誘電体層を形成することと、
該ゲート誘電体層の上に置かれ、該半導体層の該チャネル領域に隣接するゲート電極を形成することとを包含する。
【００３１】
この補助誘電体プロセスにおいて、前記ゲート電極が印刷によって形成され得る。また、前記補助誘電体層は、前記ゲート誘電体層の少なくとも２倍の厚さを有し得る。
【００３２】
別の局面として、本発明はトランジスタを製造するプロセスを提供する。本プロセスは、
薄い半導体層を形成することと、
該半導体層に直接、間隔を空けたソース電極とドレイン電極を印刷することであって、該半導体層は、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残している、ことと、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、
該半導体層の該チャネル領域に対して該ゲート誘電層の反対面上にゲート電極を提供することとを包含する。
【００３３】
本プロセスは、以下、簡便のために、本発明の「印刷薄型半導体層」プロセスと、呼ぶ。このようなプロセスにおいては、薄型半導体層は、約５０ｎｍを超えない厚さを有すること、および、シリコンで形成されることもある。
【００３４】
別の局面として、本発明は、電気光学ディスプレイ用バックプレーンを提供する。本バックプレーンは、複数の画素電極と、各画素電極に関連した環状ダイオードとを備え、各環状ダイオードは少なくとも１つの有機層を備える。本バックプレーンは、以下、簡便のために、本発明の「環状ダイオード」バックプレーンと呼ぶ。該バックプレーンは、前記複数の環状ダイオードと電気的接続がある少なくとも１つの縦列電極をさらに備え得る。ここで、該縦列電極は、該縦列電極と直接接続している各環状ダイオードの層より狭い。
【００３５】
本発明は、本発明の環状ダイオードバックプレーン、および、前記バックプレーンに隣接して配置された電気光学媒体の層を備えた電気光学ディスプレイにまで拡がる。ここで、前記画素電極の電圧を変化させると、電気光学媒体の光学状態が変化し、該電気光学媒体は、バックプレーンは、その切り替わる閾値を有するようになっている。
【００３６】
また、本発明は電気光学ディスプレイ用バックプレーンも提供する。本バックプレーンは、複数の画素電極、複数の画素電極と、各画素電極に関連したダイオードと、該複数のダイオードと電気的接続のある少なくとも１つの縦列電極とを備える。ここで、該縦列電極は、それと直接接続している各ダイオードの層より狭い。本バックプレーンは、以下、簡便のために、本発明の「狭幅縦列電極」バックプレーンと呼ぶこともある。このようなバックプレーンにおいて、前記縦列電極と直接接続している前記各ダイオードの層が有機物であり得る。代替的に、少なくとも１つのダイオードが金属−絶縁体−金属（ＭＩＭ）ダイオードであり得る。
【００３７】
本発明は、本発明の狭幅縦列電極バックプレーンと、前記バックプレーンに隣接して配置された電気光学媒体の層とを備えた電気光学ディスプレイにも拡がる。ここで、前記画素電極の電圧を変化させると、電気光学媒体の光学状態が変化し、該電気光学媒体は、その切り替わる閾値を有するようになっている。
【００３８】
また、本発明は、電気光学ディスプレイ用のバックプレーンも提供する。本バックプレーンは、縦列電極と、該縦列電極の上に置かれた誘電体層または半導体層と、該誘電体層または半導体層の上に置かれた上部誘電体層と、該上部誘電体層の上に置かれた画素電極とを備える。ここで、該画素電極は、該上部誘電体層内のアパーチャを介して拡がり、該誘電体層または半導体層）に接続する。また、該画素電極と該誘電体層または半導体層との間の接続領域の幅は、縦列電極の幅の約４分の１を超えない。
（項目１）
基板（１００）と、
該基板（１００）の実質的に１つの面に配置された複数の非線形デバイス（１０２）と、
該非線形デバイス（１０２）と電気的に通信する複数の画素電極（１０６）と、
電気光学媒体の層（１１０）と、
該画素電極（１０６）に対して該電気光学媒体の層（１１０）の反対面上の共通電極（１１２）と
を備える、電気光学ディスプレイであって、
該ディスプレイの様々なパーツの係数は、該ディスプレイが湾曲しているとき、中立軸または中立面が該非線形デバイス（１０２）の該平面に実質的に横たわっているようにするものであることを特徴とする、電気光学ディスプレイ。
（項目２）
上記中立軸または中立面は、上記非線形デバイス（１０２）の平面から、上記ディスプレイの全厚さの５％を超えない偏差を有する、項目１に記載の電気光学ディスプレイ。
（項目３）
上記中立軸または中立面は、上記非線形デバイス（１０２）の平面から、上記ディスプレイの全厚さの１％を超えない偏差を有する、項目２に記載の電気光学ディスプレイ。
（項目４）
上記非線形デバイス（１０２）および上記画素電極（１０６）との間に置かれた誘電体材料の層（１０４）と、該誘電体の層（１０４）を通じて延び、上記画素電極（１０６）を上記非線形デバイス（１０２）に接続する導電性ビア（１０８）とをさらに備える、項目１に記載の電気光学ディスプレイ。
（項目５）
基板上に複数の非線形デバイスを製造するプロセスであって、
該基板上に、半導体材料の非パターニング層（２００）を形成することと、
該非パターニング半導体層（２００）の上に横たわる少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）を形成することと
を包含し、該プロセスは、
該金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）をマスクとして用い、該半導体層（２００）をエッチングすることと、それによって、該半導体材料の層（２００）をパターニングし、該少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残すこととを特徴とする、プロセス。
（項目６）
上記少なくとも２つの金属のディスクリート領域を形成する前に、誘電体層を堆積することと、該誘電体層と上記半導体材料の層との双方を同じエッチングステップにおいてエッチングし、それによって、上記金属のディスクリート領域と上記半導体材料のディスクリート領域との間に、少なくとも２つの誘電体のディスクリート領域を形成することとを、さらに包含する、項目５に記載のプロセス。
（項目７）
上記少なくとも２つの金属のディスクリート領域は、上記半導体上に金属の非パターニング層を堆積し、その後、上記少なくとも２つの金属のディスクリート領域を形成するために、該金属の層をパターニングすることによって形成される、項目５に記載のプロセス。
（項目８）
上記基板上の上記半導体の非パターニング層（２００）を形成することと、
上記半導体材料の層（２００）の上に横たわる第一の金属層の少なくとも２つのディスクリート領域（２０２、２０４）を形成することであって、該少なくとも２つのディスクリート領域（２０２、２０４）のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層と上記半導体材料の層（２００）との上に横たわる誘電体層を形成することと、
該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域（２０８）を形成し、該少なくとも２つのディスクリート領域（２０８）のそれぞれは、トランジスタの電極を形成することと、
該第一と第二の金属層をマスクとして用い、上記半導体層（２００）をエッチングし、それによって、該基板上に少なくとも２つのトランジスタを形成するために、上記半導体材料の層（２００）をパターニングすることと
を包含する、項目５に記載のプロセス。
（項目９）
電界効果トランジスタであって、
半導体層（３０２）と、
ソース電極（Ｓ）およびドレイン電極（Ｄ）であって、該半導体層（３０２）と電気的に接続し、該半導体層（３０２）のチャネル領域を残すため、互いに間隔を空けた該ソース電極（Ｓ）および該ドレイン電極（Ｄ）と、
該半導体層（３０２）の該チャネル領域の上に置かれたゲート誘電体層（３０８）と、
該チャネル領域に対して該ゲート誘電体層（３０８）の反対面上に配置されたゲート電極（Ｇ）であって、該ゲート電極（３０８）への印加電圧の変化が半導体層（３０２）のチャネル領域の導電性を変化可能とし、それによって該トランジスタをスイッチする、ゲート電極（Ｇ）と
を備え、該トランジスタは、
該ゲート誘電体層（３０８）が、該チャネル領域に隣接する該ソース電極（Ｓ）と該ドレイン電極（Ｄ）との少なくとも一部に拡がることと、
補助誘電体層（３０６）が、該ゲート誘電体層（３０８）の重なっている部分と、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の間に提供されることと、
該補助誘電体層（３０６）が、該チャネル領域の少なくとも一部に存在しないことと
を特徴とする、電界効果トランジスタ。
（項目１０）
上記補助誘電体層（３０６）が、上記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、項目９に記載の電界効果トランジスタ。
（項目１１）
上記補助誘電体層（３０６）が、３を超えないｋ値を有するｌｏｗ ｋ誘電体から形成される、項目９に記載の電界効果トランジスタ。
（項目１２）
上記補助誘電体層が、二酸化珪素、ポリイミド、または、スクリーン印刷可能な誘電体から形成される、項目９に記載の電界効果トランジスタ。
（項目１３）
上記ゲート電極（Ｇ）が印刷によって形成される、項目９に記載の電界効果トランジスタ。
（項目１４）
お互いに隣接して配置された項目９に記載の電界効果トランジスタを少なくとも２つ備え、上記ゲート誘電体（３０８）がトランジスタから別のトランジスタへと連続的である、電界効果トランジスタアレイ。
（項目１５）
電界効果トランジスタを形成するプロセスであって、
半導体材料の層（３０２）を形成することと、
該半導体材料の層（３０２）の上に置かれた導電性材料の層を形成することと
を包含し、該プロセスは、
該導電性材料の層の上に置かれた補助誘電体層（３０４）を形成することと、
該補助誘電体層（３０４）と該導電性材料の層とをパターニングし、それによって、該導電性材料の層から、該半導体材料の層（３０２）のチャネル領域によって分離された間隔の空いたソース電極（Ｓ）とドレイン電極（Ｄ）とを形成することであって、その結果、該補助誘電体層（３０６）が、該チャネル領域の少なくとも一部から除去される、ことと、
少なくとも該チャネル領域の上に横たわり、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の一部に隣接するゲート誘電体層（３０８）を形成することと、
該ゲート誘電体層（３０８）の上に置かれ、該半導体層（３０２）の該チャネル領域に隣接するゲート電極（Ｇ）を形成することと
を特徴とする、プロセス。
（項目１６）
上記ゲート電極（Ｇ）が印刷によって形成される、項目１５に記載のプロセス。
（項目１７）
上記補助誘電体層（３０４）が、上記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、項目１５に記載の電界効果トランジスタ。
（項目１８）
トランジスタを製造するプロセスであって、該プロセスは、
薄い半導体層を形成することと、
該半導体層の上に直接、間隔を空けたソース電極とドレイン電極を印刷することであって、該半導体層は、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残している、ことと、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、
該半導体層の該チャネル領域に対して該ゲート誘電層の反対面上にゲート電極を提供することと
を特徴とする、プロセス。
（項目１９）
上記半導体層が、５０ｎｍを超えない厚さを有する、項目１８に記載のプロセス。
（項目２０）
上記半導体層が、シリコンで形成される、項目１８に記載のプロセス。
（項目２１）
複数の画素電極（８０８）と、各画素電極（８０８）に関連した環状ダイオードとを備える、電気光学ディスプレイ用のバックプレーンであって、該バックプレーンは、
各環状ダイオードが少なくとも１つの有機層（８０４、８０６）を備えることを特徴とする、バックプレーン。
（項目２２）
上記複数の環状ダイオードと電気的接続がある少なくとも１つの縦列電極（９０２、９０２’）をさらに備え、該縦列電極（９０２、９０２’）は、該縦列電極（９００、９０２’）と直接接続している各環状ダイオード（８０４、８０６）の層より狭い、項目２１に記載のバックプレーン。
（項目２３）
項目２１に記載のバックプレーンと、上記バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、上記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体は、その切り替わる閾値を有する、電気光学ディスプレイ。
（項目２４）
複数の画素電極（８０８）と、各画素電極（８０８）に関連したダイオードと、該複数のダイオードと電気的接続のある少なくとも１つの縦列電極（９０２、９０２’；１００２）とを備える、電気光学ディスプレイ用のバックプレーンであって、該ディスプレイは、該縦列電極（９０２、９０２’；１００２）が、それと直接接続している各ダイオードの層（８０４、８０６；１００４）より狭いことを特徴とする、バックプレーン。
（項目２５）
上記縦列電極（９０２、９０２’）と直接接続している上記各ダイオードの層（８０４、８０６）が、有機物である、項目２４に記載のバックプレーン。
（項目２６）
少なくとも１つのダイオード（１００２、１００４、１００６）が金属−絶縁体−金属ダイオードである、項目２４に記載のバックプレーン。
（項目２７）
項目２４に記載のバックプレーンと、上記バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、上記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体（８１０）は、その切り替わる閾値を有する、電気光学ディスプレイ。
（項目２８）
縦列電極（１１０２）と、
該縦列電極（１１０２）の上に置かれた誘電体層または半導体層（１１０４）と、
該誘電体層または半導体層（１１０４）の上に置かれた上部誘電体層（１１０６）と、
該上部誘電体層（１１０６）の上に置かれた画素電極（１１０８）であって、該画素電極（１１０８）は、該上部誘電体層（１１０６）内のアパーチャを介して拡がり、該誘電体層または半導体層（１１０４）に接続する、画素電極（１１０８）と
を備える、電気光学ディスプレイ用バックプレーンであって、該バックプレーンは、
該画素電極（１１０８）と該誘電体層または半導体層（１１０４）との間の接続領域の幅が、縦列電極（１１０２）の幅の４分の１を超えないことを特徴とする、バックプレーン。
【図面の簡単な説明】
【００３９】
【図１】添付図面の図１は、本発明の制御係数ディスプレイの模式的な断面図である。
【図２】図２Ａ〜図２Ｄは、本発明の内部マスクプロセスの様々な段階を示す模式的な平面図である。
【図３】図３は、本発明の補助誘電体プロセスの一段階を示す模式的な側面図である。
【図４】図４は、本発明の補助誘電体プロセスの図３とは異なる一段階を示す模式的な側面図である。
【図５】図５Ａ〜図５Ｄは、薄膜トランジスタを形成する従来技術のプロセスの様々な段階を示す模式的な正面図である。
【図６】図６Ａと図６Ｂは、本発明の内部マスクプロセスの模式的な正面図である。
【図７】図７は、本発明の印刷薄型半導体プロセスの模式的な正面図である。
【図８】図８は、本発明の環状ダイオード、および、環状ダイオードバックプレーンの隣接パーツの模式的な断面図である。
【図９】図９は、狭幅縦列電極を備えた図８の環状ダイオードバックプレーンの改造形式における、図８と同様の模式的な断面図である。
【図１０】図１０は、本発明の狭幅縦列電極バックプレーンで使用可能なＭＩＭダイオードの模式的な断面図である。
【図１１】図１１は、本発明の低容量を有するダイオードベースのバックプレーンの画素の模式的な側面図である。
【発明を実施するための形態】
【００４０】
既に述べたように、本発明は、電気光学ディスプレイについても、このようなディスプレイ製造のためのプロセスおよび構成要素についても、様々な異なった局面を幾つか有している。これらの様々な局面は、以下に、個々に主として述べられるが、単一のディスプレイ、プロセスまたは構成要素は、本発明の２以上の局面で使われ得ることは理解されるべきである。例えば、図９に示す単一のバックプレーンは、いずれも本発明の局面である環状ダイオードバックプレーンと狭幅縦列電極バックプレーンの双方を用いている。別の例をとれば、本発明による制御係数ディスプレイは、本発明による内部マスクプロセスによって、製造され得る。
【００４１】
（制御係数ディスプレイ）
前述のように、本発明は、制御係数電気光学ディスプレイを提供する。本ディスプレイは、基板と、該基板上の実質的に１つの面に配置された複数の非線形デバイスと、該非線形デバイスと電気通信中の複数の画素電極と、電気光学媒体の層と、該画素電極から電気光学媒体の層の反対面上にある共通電極とを備える。この電気光学ディスプレイにおいて、該ディスプレイの様々なパーツの係数は、該ディスプレイが湾曲しているとき、中立軸または中立面（すなわち、圧縮も張力も存在しない軸または平面）が該非線形デバイスの該平面に実質的に横たわっている。望ましくは、該中立軸または中立面は、該非線形デバイスの平面から、該ディスプレイの全厚さの約５％を超えない偏差であり、好ましくは、全厚さの約１％を超えない偏差である。
【００４２】
制御係数ディスプレイの好ましい一つの形態は、いわゆる「埋め込みトランジスタ」（あるいは、より正確には、「埋め込み非線形デバイス」）設計を用いることである。それは、誘電体材料の層が、非線形デバイスと画素電極との間に置かれており、画素電極は、誘電体材料の層を介して拡がる導電性ビア（ｖｉａ）によって、非線形デバイスに接続されている。
【００４３】
添付図面の図１は、本発明による制御係数ディスプレイの模式断面である。本ディスプレイは、典型的には、金属箔、ステンレス、または、この目的のために特に好まれるポリイミドから形成される基板１００を備える。ポリイミド基板は、典型的には約５０μｍの厚さである。薄膜トランジスタのマトリックスを含む薄膜トランジスタ層１０２は、基板１００の上に形成される。実用的には、前述の米国特許出願公開第２００２／００１９０８１号に記載されているように、基板１００が導電性である場合、薄い誘電体層は基板から薄膜トランジスタを絶縁するために、適用されるが、この誘電体層は、図１に示されていない（図の簡略化のために、個々のトランジスタも、図１には示されていない）。誘電体材料の層１０４は、ＴＦＴ層１０２の上に配置されている。基板１００が、ポリイミドのような誘電性材料で形成されている場合、誘電体層１０４も、同じ材料から都合よく形成される。複数の画素電極１０６は、誘電体層１０４の上に形成され、誘電体層１０４を介して拡がる導電性ビア（ｖｉａ）１０８によってＴＦＴ層１０２と関連するトランジスタ（一画素電極あたり一つのトランジスタ）に接続されている。最後に、ディスプレイは、電気光学層１１０（封入電気泳動媒体として図示）、および、観察者が画面を見るときに介する前面電極１１２とを備える。実用的には、前面電極１１２は、通常は、表面基板上のインジウムすず酸化物または類似の透明な導電性材料の層として、存在する。前面基板は、典型的にはポリマーフィルムであって、表面電極１１２を機械的にサポートし、ディスプレイの保護層としても機能する。しかし、この表面構造は図１からは、明確化のために、省略されている。
【００４４】
ディスプレイの様々な層の係数は、ディスプレイが湾曲しているとき、中立軸または中立面がＴＦＴ層１０２の中を貫通して、１１４で示される位置に横たわるように選ばれる。
【００４５】
図１に示すディスプレイは、以下の様式で、準備され得る。
（ａ）５０μｍ厚のポリイミドシートより開始する。
（ｂ）前述したＥ ＩｎｋとＭＩＴによる特許および特許出願に記載された様式で、ゲート金属誘電体層、半導体層、コンタクト層、および、ソース／ドレイン金属層からなる薄膜トランジスタ層を作成する。
（ｃ）基板材料と機械的に類似した誘電体材料を堆積およびキュアまたは積層する。
つまり、２つの材料が、実質的に以下の関係を満足するように、
Ｙｄｄｄ２＝Ｙｓｄｓ２
する。ここで、Ｙｄおよびｄｄは、誘電体層の弾性係数と厚さ、Ｙｓとｄｓは、基板の弾性係数と厚さである。この方程式が満足されるとき、トランジスタはシステムの中立軸に横たわり、膜の歪みは、最小となる。こうして得られた電気光学媒体および前面材料のコンプライアンスに基づいて、理想的な誘電体層の厚さを再計算できる。
（ｄ）電極材料をトランジスタ回路に接続するため、誘電体層にビアホール（ｖｉａ ｈｏｌｅ）をパターニングする。
（ｅ）回路を完成するために、ビアと画素電極材料を堆積する。材料は、印刷またはインクジェットされ得るか、真空技術を用いて堆積され得る。これらの材料は、この上なく整合性よいはずであり、理想的には、基板と誘電体材料と同じ機械的性質を有する。
（ｆ）電気光学媒体および前面電極を堆積する。例えば、前述した米国特許出願公開第２００４／００２７３２７号に記載されたような前面積層の積層化による。
【００４６】
本発明による制御係数ディスプレイの局面は、トランジスタ（あるいは他の非線形要素）の層が中立軸および／または中立面にあり、これによって、ＴＦＴまたは他の非線形要素の層がクラックする傾向を最小限に抑えるという電気光学ディスプレイの構成を可能にする。本発明は、設計面でも材料面でも、かなりの柔軟性をもたらし、高機能で柔軟性あるディスプレイのバックプレーンを提供する。これは、トランジスタあるいは他の非線形要素の層の周辺構造が対称性を有するからである。
【００４７】
（内部マスクプロセス）
既に述べたように、本発明の第二の局面は、基板上に複数の非線形デバイスを製造する「内部マスク」プロセスに関する。この内部マスクプロセスは、基板上に、半導体材料の非パターニング層を形成することと、該非パターニング半導体層の上に横たわる少なくとも２つの金属のディスクリート領域を形成することと、該金属のディスクリート領域をマスクとして用い、該半導体層をエッチングすることと、それによって、該半導体材料の層をパターニングし、該少なくとも２つの金属のディスクリート領域の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残すこととを包含する。
【００４８】
内部マスクプロセスは、半導体層のパタンーニングをコスト効率よく製造し、トランジスタアレイにおける隣接するトランジスタ間のリークを減らすための設計である。明らかに、全ての電気回路において、隣接する独立した要素はお互いに電気絶縁されている必要がある。集積回路（すなわち、共通の基板に形成されたトランジスタ回路、あるいは、共通の膜から構築されたトランジスタ回路）において、電気的絶縁を行えば、隣接するトランジスタ間の好ましからぬリーク電流を避けることができる。アクティブマトリックスのバックプレーンに使われているような薄膜トランジスタアレイの場合、アレイの全てのトランジスタは、典型的には、共通の半導体層（膜）から形成されている。互いに隣接する画素間のリークを避けるためには、半導体は、従来、光露光を用いて、パターニングしてきたが、このパターニングステップがトータル製造コストのかなりの部分を占め、さらには、プロセスに複雑さを伴うため、大量生産をさらに困難なものとしてきた。このコスト高と複雑さを避けるために、国際出願第ＷＯ００／６７３２７号や、前述の米国特許出願公開第２００２／０１０６８４７号に、例えば、記載されているように、半導体は、シンプルにパターニングされないままのこともあり得る。非パターニング半導体は、必然的に、ある程度、画素リークが大きくなるので、画素に蓄えられた電荷を維持することが、さらに難しくなる。これは、ディスプレイ性能にとって、特に、グレースケールでのアプリケーションにとって、阻害要因となり得る。
【００４９】
本発明による内部マスクプロセスは、更なる光露光プロセスを必要としない半導体をパターニングするプロセスを提供する。これは、既存の回路構造、典型的にはトランジスタの電極を、半導体をパターニングするためのエッチングマスクとして使って実行される。このような既存の構造（つまり、パターニング層）は、半導体がパターニングされているか否かとは独立に、トランジスタまたは他のアレイに存在する。このような構造の下に存在する半導体は、この構造をエッチングマスクとして使うことで、パターニングされ得る。
【００５０】
添付図面の図２Ａ〜図２Ｄは、非常に単純化した様式で、このようなプロセスの一つの実施形態を示している。この最初のステップ（図２Ａ）は、半導体の均一な層２００が基板の上に堆積している。次に、図２Ｂに示されているように、（例えば、アルミで）形成された導電層、導電性ポリマーまたは導電性インクが、図のように堆積（例えば、印刷による）またはコーティングされた後、パターニングされて、回路構造を形成する。回路構造は、図示されているように、縦列電極またはデータライン２０２（トランジスタのソース電極としても機能し、以下の記載のように形成される）、ドレイン電極２０４、および、ドレイン電極２０４と連続している画素電極２０６を含む。実用的には、当然、非常に数多くのトランジスタで形成されるが、図の簡略化のために、図２Ｂ〜図２Ｄは、わずかに縦横２個ずつからなるトランジスタのアレイの形成を示している。ゲート誘電体層は、次いで、堆積され、その後、また別の導電性膜が堆積される。これは、図に示すように、堆積（例えば、印刷による）またはコーティングされた後、パターニングされて、ゲート電極２０８とその関連する横列電極（選択ライン）を形成する（図２Ｃを参照）。ソース２０２、ドレイン２０４およびゲート２０８の各電極、画素電極２０６、および、横列と縦列の各電極は、更なる光露光ステップを必要とすることなく、こうして、半導体をパターニングするためのエッチングマスクとして用いられ得る。この目的のため、半導体はプラズマエッチング（例えば、四フッ化炭素エッチング）を用いて、または、マスクとして使われる回路構造をエッチングすることなく、半導体をエッチングする湿式エッチングを用いて、パターニングされ得る。この結果得られた半導体層のパターニングは、隣接する画素間の望ましからぬ電流リークを減らす。このとき、従来のプロセスにおいては、図２Ａおよび図２Ｂに示されるステップの間で光露光を用いて半導体をパターニングすることが必要であるが、ここでは、更なる光露光ステップを必要としない。
【００５１】
こうして、本発明による内部マスクプロセスは、非パターニング半導体トランジスタアレイを形成するプロセス（前述した同時係属出願第０９／５６５，４１３号、第２００２／０１０６８４７号に記載）と同じマスクステップ数のみを必要とするパターニング半導体層の製造を可能とする。こうして、半導体のパターニングに光露光を用いる従来のプロセスに比べ、内部マスクプロセスは、コストを削減し、複雑さも緩和して、高性能を可能とする。プロセスの複雑さを緩和することは、大量生産を可能にするための重要な要素である。
【００５２】
本発明による内部マスクプロセスによって、ある種の回路を効率的にするために再設計する必要も生じ得ることは、評価されるべきである。例えば、図２Ａ〜図２Ｄで形成されるトランジスタは、トップゲートトランジスタであり、ゲート電極２０８は、トランジスタのチャネルを形成する半導体層２００の領域の除去を妨げている。ボトムゲート設計を用いることが望ましいなら、半導体層２００のチャネル領域を保護するために、他の回路要素が再配置される必要も生じ得る。
【００５３】
（補助誘電体層トランジスタおよびプロセス）
既に述べたように、本発明の第三の局面は、補助誘電体電界効果トランジスタを提供する。本トランジスタは、基板上に半導体材料の非パターニング層を形成することと、該半導体材料の層の下に横たわる第一の金属層の少なくとも２つのディスクリート領域を形成し、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成することと、該第一の金属層と前記半導体材料の層の上に横たわる誘電体層を形成することと、該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域を形成し、該少なくとも２つのディスクリート領域のそれぞれは、トランジスタの電極を形成することと、該第一と第二の金属層をマスクとして用い、該半導体層をエッチングし、これによって、該基板上に少なくとも２つのトランジスタを形成するために、該半導体材料の層をパターニングすることとを包含する。本発明は、また、このような補助誘電体電界効果トランジスを形成するプロセスを提供する。
【００５４】
本発明による補助誘電体電界効果トランジスタは、従来技術のトランジスタ設計に特有なソース−ドレイン重複容量（ｏｖｅｒｌａｐ ｃａｐａｃｉｔａｎｃｅ）を減らすように設計される。アクティブマトリックスのバックプレーン製造は、典型的には、５０μｍ未満の臨界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）を有するパターニングと露光の構造をともなう。光露光は、通常は、これらの寸法要求に応えられる唯一のパターニング技術である。しかし、光露光は、他のパターニング技術に比べ、比較的高価なプロセスである。スクリーン印刷など、よりコスト効率が高いパターニング技術は、従来のＴＦＴ構造の解像／露光要求に応えることができない。また、低解像度のパターニング技術を用いて作成されたバックプレーンや他のデバイスは、チャネル長が長く、その結果得られる大きなトランジスタのソース−ドレイン／ゲート寄生重複容量のため、性能が劣化する（駆動電流が低いなど）などの問題を一般に生じる。
【００５５】
本発明による補助誘電体トランジスタは、高解像度のパターニング技術を、デバイス性能をさほど劣化させることない低解像度のパターニング技術によって置き換えることを可能にする。補助誘電体トランジスタにおいて、ソース／ドレイン領域とゲートは、比較的厚い補助誘電体、（そして、好ましくはｌｏｗ ｋ誘電体）、例えば、二酸化珪素、ＢＣＢまたはポリイミドまたはスクリーン印刷可能な誘電体によって、分離され得る。
【００５６】
従来型トランジスタにおいて、ソース／ドレイン電極とゲート電極は、ゲート誘電体によってのみ、分離される。このため、ゲート誘電体の要求に応えるため、最終のトランジスタ設計に、妥協点を設けることは不可避である。ゲート−ソース／ドレインの寄生重複容量を低くするためには、ゲート誘電体は、できるだけ厚くすべきであり、低い誘電率を有するべきである。しかしながら、（高い駆動電流、急勾配のサブスレッショルド傾斜（ｓｔｅｅｐ ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅなどのパラメータによって測定されるような）良好なデバイス性能を有するためには、誘電体は、できるだけ薄くすべきであり、高い誘電率を有するべきである。
【００５７】
本発明の補助誘電体トランジスタは、ゲート誘電体に対するこれら２つの相反する要求を切り離すことも、ゲート誘電体と補助誘電体とを堆積することによって可能で、従って、従来型設計では不可避であった妥協点を避けることができる。こうして、補助誘電体は、トランジスタのチャネル領域の少なくとも一部には存在しない。２つの別々の誘電体をこのように用いることによって、寄生重複容量が減らされ、あるいは、許容可能な最大重複容量がより大きくなる。重複が大きいものが使われるなら、低コスト、低解像度のパターニングプロセスまたは印刷プロセスが、ゲート電極用に使われ得る。なぜなら、ゲート電極の物理的寸法は、トランジスタの臨界寸法（すなわち、ソースからドレインまでの間隔で定義されるチャネル長）より、かなり大きくなり得るからである。ゲート長がチャネル長より長いとき、ゲートが、ソースおよび／またはドレインと重なる領域は大きくなり得る。この重なりが、寄生容量の源となって、ＲＣゲートライン遅れと、ゲートと画素間の容量を増やすため、ディスプレイ性能にマイナスの効果をもたらし得る。本発明は、こうした影響を最小限とし、この結果、低解像度のパターニングプロセスまたは印刷プロセスを用いて、ゲート電極が形成されるようにするものである。本発明による捕助誘電体トランジスタは、（更なる重複を可能とすることで）層から層への露光の要求を緩和する。低解像度パターニングプロセスは、当然、通常は、光露光のような高解像度プロセスより、シンプルで、コストもかからない。
【００５８】
本発明による好ましい補助誘電体トランジスタおよびプロセスが、例示のみを目的とするが、添付図面の図３と図４を参照して、以下に記載される。図３と図４は、本製造プロセスの異なった２つの段階における補助誘電体トランジスタの模式断面である。図３に示すように、基板３００の上に、アモルファスシリコン（ａ−Ｓｉ）層３０２、金属層３０４および厚いｌｏｗ ｋの（補助）誘電体層３０６が堆積されている。従来様式の光露光が用いられ、誘電体層３０６と金属層３０４の双方をパターニングするが、ａ−Ｓｉ層３０２はパターニングしない。こうして、ソース電極Ｓとドレイン電極Ｄが形成される。次いで、図４に示すように、ゲート誘電体３０８が、基板３００全体に堆積される。その後、ゲート電極３１０がスクリーン印刷される。ゲート３１０およびソースとドレイン電極間の重複領域はクリティカルでないから、ゲート１１０は、低解像度プロセスを使って、印刷あるいは堆積され得る。半導体３０２は、本プロセスの幾つかの異なったポイント（すなわち、ソース／ドレイン金属層３０４が堆積される前か、この金属層がパターニングされた後）において、堆積され得ることは、注意するべきである。
【００５９】
また、図３と図４に示されるトランジスタ構造は、半導体とソース／ドレイン金属層間のオーム性接触のために、高ドープ半導体を必要としない。ソース／ドレイン金属層は、半導体と、直接接触し得ることにも、注意すべきである。さらに、ゲート電極３１０の領域の少なくとも一部に、ゲート誘電体３０８のみが存在し、ｌｏｗ ｋ誘電体３０６は存在しないということにも、注意すべきである。これは、この領域において、ゲートが、比較的薄いゲート誘電体３０８のみを通じて、半導体層３０４に作用し得て、ゲート電極３１０は、補助誘電体３０６を通じて、作用することを必要とされないからである。
【００６０】
本発明による補助誘電体プロセスは、アクティブマトリックスバックプレーンの製造において、コストを削減し、複雑さを緩和する。これは、シンプルで低コストなパターニング技術を可能とし、光露光のような複雑で高価な技術を置き換えることによる。また、層から層への露光に対する要求も緩和する。これらの構成は、（光露光を用いる従来プロセスに比べ）ウェブベースの製造に、より適したプロセスとなる。
【００６１】
（印刷薄型半導体プロセス）
既に述べたように、本発明は、「印刷薄型半導体」プロセスを提供する。本プロセスは、薄い半導体層を形成することと、該半導体層に直接、間隔を空けたソース電極とドレイン電極を印刷し、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残すようにすることと、該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、該半導体層の該チャネル領域から該ゲート誘電層と反対面上にゲート電極を提供することを包含する。本プロセスは、ソースとドレイン領域が、単一の印刷ステップで形成されるような薄膜トランジスタの製造を可能とする。
【００６２】
上述のように、電気光学ディスプレイは、適切な性能を有する高価でないバックプレーンを必要とする。コスト分析によれば、シリコンベースのＴＦＴにおいて、光露光は、トータル製造コストのかなりの割合を占めることが分かっている。また、真空処理（膜の堆積）も、製造コストのもう一つの原因である。
【００６３】
また、既に述べたように、パターニングコストを減らすには、光露光ステップを排除し得るか、低コストな代替方法で置き換え得る。シリコン半導体のアクティブな層は、パターニングされないまま残されることもあるが、その代償として、画素間のリークがより大きくなる。金属のパターニングコストは、低コストパターニング技術を伴う光露光に置き換えることで、削減され得る。様々な印刷技術（スクリーン、オフセット、フレキソグラビア（ｆｌｅｘｏｇｒａｖｕｒｅ））が、可能な置換である。しかしながら、従来型ＴＦＴにおいては、ソース／ドレイン領域は高ドープシリコンと金属からなり、いずれもパターニングされている。高ドープ半導体は、金属と半導体間のオーム性接触のために、必要とされる。ドープされたシリコンには、印刷できないから、このような従来型トランジスタのソース−ドレイン領域を、単一のステップで「印刷」することは、現在のところ、可能でない。
【００６４】
本発明は、トランジスタ製造のプロセスに関する。そのプロセスにおいて、高ドープシリコン層の使用は、比較的薄い半導体層を用いること（前述の第２００２/００６０３２
１号を参照）で、排除される。また、このようなトランジスタを印刷で形成するプロセスに関する。
【００６５】
図５Ａ〜５Ｄ、図６Ａと図６Ｂ、および、図７は、本発明による印刷薄膜プロセスによって提供されるトランジスタ製造プロセスの単純化を示したものである。図５Ａ〜図５Ｄは、光露光を伴う従来プロセスを用いたソース／ドレイン領域の形成を示す。本プロセスにおいて、基板５００の上に、順に、半導体層５０２、高ドープ半導体層５０４、金属層５０６、および、フォトレジスト層５０８が堆積されている。フォトレジスト層５０８は、次いで、パターニングされ、図５Ａに示す構造が得られる。次のステップにおいて、金属層５０６は、フォトレジスト５０８をマスクとして用い、エッチングされ、図５Ｂに示す構造が得られる。次いで、高ドープ半導体層５０４をエッチングし、図５Ｃに示す構造を製造するために、二回目のエッチングがフォトレジスト５０８とパターニング金属層５０６の双方がマスクとして使って行われる。最終的に、フォトレジスト５０８は除去され、図５Ｄに示すソース／ドレイン領域構造が得られる。
【００６６】
図６Ａと図６Ｂに、本発明の内部マスクプロセスに従う単純化プロセスを示す。図６Ａと図６Ｂに示すプロセスにおいて、基板６００の上に、順に、半導体層６０２、高ドープ半導体層６０４が堆積されている。金属または他の導電層６０６が、次いで、該高ドープ半導体層６０４の上に印刷され、図６Ａに示す構造が得られる。該高ドープ半導体層６０４は、次いで、該金属層６０６をマスクとして用い、エッチングされ、図６Ｂに示す最終的なソース／ドレイン領域構造が得られる。
【００６７】
図７は、本発明の単純化印刷薄型半導体プロセスを示す。シリコンの薄い半導体層７０２（典型的には１００ｎｍ未満であり、望ましくは５０ｎｍ未満）が、該基板７００の上に堆積される。次いで、金属または他の導電層７０４が、半導体層７０２の上に印刷され、図７に示す最終的なソース／ドレイン領域構造が得られる。薄い半導体層を用いることで、高ドープシリコンコンタクト層が必要でなくなり、その結果、シンプルで低コストなプロセスとなる。
【００６８】
このように、従来型プロセスは光露光を用い、多数のステップを必要としていたのに対し、本発明の印刷薄型半導体プロセスは、ソース／ドレイン領域および電極形成金属層を単一の低コストなステップで形成することを可能とする。本プロセスは、シリコンベースのアクティブマトリックスのバックプレーンのコストを削減し、さらに、プロセスの複雑化を（従来のプロセスに比べ）緩和するので、大量生産を容易にする。
【００６９】
（ダイオードバックプレーンを有する電気光学ディスプレイ）
既に述べたように、本発明の二つの局面は、ダイオードバックプレーンを有する電気光学ディスプレイ（すなわち、環状ダイオードバックプレーンおよび狭幅縦列電極バックプレーン）に関する。
【００７０】
電気光学ディスプレイ用バックプレーンは、非線形要素として、従来型トランジスタの代わりに、ダイオードを用いて作成され得ること、および、ダイオードベースのバックプレーンは、トランジスタベースのバックプレーンに比べ、原則的に高くないはずであることは、知られている。あるタイプのダイオードにおいて、溶解可能な有機材料をベースとしたものを用いられることができれば、特に大きなコスト削減ができる。なぜなら、真空処理と高温を必要とするトランジスタベースのバックプレーン製造に用いられるプロセスに比べて、このようなダイオードベースのバックプレーンは、溶解処理と低温で完全に実行されるプロセスを用いて製造され得るからである。しかしながら、ダイオードベースのバックプレーンを採用するにあたっては、２つの問題がある。第一に、上述した電気光学ディスプレイの大多数のタイプは極性に反応し、そのため、バックプレーンは、両極性の電圧を印加できなくてはならないことである。第二に、ダイオードは固有容量を有するので、ディスプレイ変化のために、任意の画素に電圧が印加されたとき、固有容量が電圧スパイクの原因となり、電気光学媒体の状態の望ましからぬ変化を招き得ることである。本発明は、上述の問題を緩和し、解消するために設計されたダイオードベースのバックプレーンを提供する。
【００７１】
本発明の環状ダイオードの局面は、電気光学ディスプレイ用バックプレーンを提供する。本バックプレーンは、複数の画素を備え、各画素には環状ダイオードが備えられている。環状ダイオードは、順方向バイアスにおいて、いずれの方向にも伝導し、任意のダイオード構造を形成することで、形成され得る。また、逆方向バイアスも、同じ構造である。
【００７２】
本発明の好ましい環状ダイオードを、添付図面の図８に示す。図８は、ダイオードベースのバックプレーンを有する電気光学ディスプレイの画素の模式的な側面図である。本電気光学ディスプレイは、バックプレーン基板８００を含む。該基板８００には、電極８０２と８０２’を形成するために、第一の金属層が堆積され、パターニングされている。該ディスプレイは、さらに、パターニングされた第一の有機層８０４と第二の有機層８０６とを含み、該有機層８０４と８０６が一体となって、有機ダイオードを形成する。図８の右側の層８０４と８０６は、所望の環状ダイオード構造を提供するために、左側の層と逆順になっていることに注意しなくてはならない。最終的に、ディスプレイは、画素電極８０８、電気光学媒体８１０（封入電気泳動媒体として描かれている）、および、前面電極８１２を備える。
【００７３】
また、本発明の狭幅縦列電極バックプレーンの局面も、電気光学ディスプレイ用バックプレーンに関する。狭幅縦列電極バックプレーンは、複数の画素を備え、各画素にはダイオードが備えられている。該ダイオードと関連する該縦列電極は、該ダイオードの容量を減らすために、幅が狭くなっており、このため、該ダイオードに印加される電圧が変化したときに発生する電圧スパイクも減る。該狭幅縦列電極のコンタクト領域が限られているため、利用可能な駆動電流は減るが、これは、通常、深刻な問題ではない。なぜなら、多くの固体電気光学媒体で必要なのは、ごく小さな駆動電流だからである。縦列電極は、電極を製造するために、現在容易に利用可能な技術を用いて可能な最小幅まで、都合よく、狭くすることができるが、典型的には、約２５μｍ未満である。
【００７４】
図９に、図８に示すダイオードベースのバックプレーンの改造版を示す。電極８０２と８０２’の幅は、狭幅縦列電極９０２と９０２’とを提供するために、かなり小さくなっている。その結果、ダイオード容量は大きく減少する。有機層８０４と８０６によって覆われた基板の面積は、これら有機層が縦列電極９０２と９０２’を事実上「包み込む」ようにして、一定に保たれている。これら狭幅縦列電極９０２と９０２’は、環状ダイオードの二等分点（ｂｅｔｗｅｅｎ ｔｈｅ ｔｗｏ ｈａｌｖｅｓ）の中心に位置し、有機層８０４と８０６との接触面積が、ごく小さい単一の縦列電極によって、置き換えられ得ることは、理解されるべきである。
【００７５】
狭幅縦列電極の利用は、当然、図９に示されたタイプのダイオードベースのバックプレーンに限定されない。例えば、図１０は、基板１０００、狭幅縦列電極１００２、絶縁層１００４、および、画素電極１００６とを有する金属−絶縁体−金属（ＭＩＭ）ダイオードを示す。
【００７６】
図１１は、図９および図１０とは異なった様式で成された低容量のダイオードベースのバックプレーンの１つの画素を示す。図１１に示すバックプレーンは、従来幅の縦列電極１１０２を載せた基板１１００を備える。縦列電極１１０２と実質的に同じ幅を有する半導体層または絶縁体層１１０４（層１１０４の選択は、当然、ＭＩＭダイオードまたは金属−半導体−金属ダイオードのいずれを望むかによって決定される）が、その縦列電極１１０２の上に置かれている。厚い誘電体層１１０６は、望ましくは、誘電率が約３未満のｌｏｗ ｋ誘電体から形成され、これが、絶縁体層１１０４の上に置かれている。金属画素電極１１０８は、誘電体層１１０６の上に置かれているが、画素電極１１０８が誘電体層１１０６内に形成されるアパーチャを介して拡がり、層１１０４に接続する小さな領域には置かれていない。画素電極１１０８と層１１０４との間の接続領域は、画素電極の寸法に比べ、比較的小さく、ダイオードは小さな固有容量を有する。
【００７７】
図１１に示される画素構造は、幾つかの方法で変化され得ることは、理解されるべきである。例えば、層１１０４の寸法は、変化し得る。なぜなら、ダイオード構造で有効に機能しているのは、この層の一部のみで、それは画素電極１１０８と接触しているか、密接に隣接しているからである。また、誘電体層１１０６の厚さは、図１１では、その幅に対し、非常に誇張されていることは理解されるべきである。例えば、実用的には、画素電極は一辺２００μｍの正方形であり得るのに対し、誘電体層１１０６の厚さは５μｍであり得る。そのため、層１１０４と接続している画素電極の中央部での「沈み」込みは、いかなるものも、画素の電気光学性能に及ぼす影響が最小限となる。
【００７８】
画素電極と層１１０４との間の接続領域の幅は、縦列電極１１０２の幅の４分の１未満であることが望ましく、さらに、１０分の１未満であることが望ましい。それ以上に小さな比率でも達成され得る。例えば、２００μｍ幅の画素電極と、それと同じ幅の縦列電極で、画素電極と層１１０４の間の接触領域が５μｍ幅の場合、比率は１：４０になる。
【００７９】
狭幅縦列電極であっても、各ダイオードには残留固有容量を幾分か有することがある。そこで、切り替わりのときに、幾分かの電圧スパイクが生じる。したがって、本発明によるダイオードベースのバックプレーンは、切り替わりにおいて、少なくとも小さな閾値を有する電気光学媒体に、最も適している。閾値を有するこのような電気光学媒体は既知である。例えば、２００４年１０月８日に出願された国際出願第ＰＣＴ／ＵＳ０４／３３１８８号を参照。
【特許請求の範囲】
【請求項１】
基板上に複数の非線形デバイスを製造するプロセスであって、
該基板上に、半導体材料の非パターニング層（２００）を形成することと、
該非パターニング半導体層（２００）の上に横たわる少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）を形成することと
を包含し、該プロセスは、
該金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）をマスクとして用い、該半導体層（２００）をエッチングすることと、それによっ て、該半導体材料の層（２００）をパターニングし、該少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残すこととを特徴とする、プロセス。
【請求項２】
前記少なくとも２つの金属のディスクリート領域を形成する前に、前記半導体材料の層の上に誘電体層を堆積することと、該誘電体層と該半導体材料の層との双方を同じエッチングステップにおいてエッチングし、それによって、前記金属のディスクリート領域と前記半導体材料のディスクリート領域との間に、少なくとも２つの誘電体のディ スクリート領域を形成することとを、さらに包含する、請求項１に記載のプロセス。
【請求項３】
前記少なくとも２つの金属のディスクリート領域は、前記半導体上に金属の非パターニング層を堆積し、その後、前記少なくとも２つの金属のディスクリート領域を形成するために、該金属の層をパターニングすることによって形成される、請求項１に記載のプロセス。
【請求項４】
前記基板上の前記半導体材料の前記非パターニング層（２００）を形成することと、
前記半導体材料の層（２００）の上に横たわる第一の金属層の少なくとも２つのディスクリート領域（２０２、２０４）を形成することであって、該少なくとも２つのディスクリート領域（２０２、２０４）のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層と前記半導体材料の層（２００）との上に横たわる誘電体層を形成することと、
該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域（２０８）を形成することであって、該少なくとも２つのディスクリート領域（２０８）のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層および第二の金属層をマスクとして用い、前記半導体層（２００）をエッチングし、それによって、該基板上に少なくとも２つのトランジスタを形成するために、前記半導体材料の層（２００）をパターニングすることと
を包含する、請求項１に記載のプロセス。
【請求項５】
電界効果トランジスタであって、
半導体層（３０２）と、
ソース電極（Ｓ）およびドレイン電極（Ｄ）であって、該半導体層（３０２）と電気的に接触し、該ソース電極（Ｓ）と該ドレイン電極（Ｄ）との間に該半導体層（３０２）のチャネル領域を残すために、互いに間隔を空けた該ソース電極（Ｓ）および該ドレイン電極（Ｄ）と、
該半導体層（３０２）の該チャネル領域の上に置かれたゲート誘電体層（３０８）と、
該チャネル領域に対して該ゲート誘電体層（３０８）の反対側に配置されたゲート電極（Ｇ）であって、該ゲート電極（３０８）への印加電圧の変化が半導体層（３０２）のチャネル領域の導電性を変化可能とし、それによって該トランジスタをスイッチする、ゲート電極（Ｇ）と
を備え、該トランジスタは、
該ゲート誘電体層（３０８）が、該チャネル領域に隣接する該ソース電極（Ｓ）と該ドレイン電極（Ｄ）との少なくとも一部に拡がることと、
補助誘電体層（３０６）が、該ゲート誘電体層（３０８）の重なっている部分と、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の間に提供されることと、
該補助誘電体層（３０６）が、該チャネル領域の少なくとも一部に存在しないことと
を特徴とする、電界効果トランジスタ。
【請求項６】
前記補助誘電体層（３０６）が、前記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、請求項５に記載の電界効果トランジスタ。
【請求項７】
前記補助誘電体層（３０６）が、３を超えないｋ値を有するｌｏｗ ｋ誘電体から形成される、請求項５に記載の電界効果トランジスタ。
【請求項８】
前記補助誘電体層が、二酸化珪素、ポリイミド、または、スクリーン印刷可能な誘電体から形成される、請求項５に記載の電界効果トランジスタ。
【請求項９】
前記ゲート電極（Ｇ）が印刷によって形成される、請求項５に記載の電界効果トランジスタ。
【請求項１０】
お互いに隣接して配置された請求項５に記載の電界効果トランジスタを少なくとも２つ備え、前記ゲート誘電体（３０８）がトランジスタから別のトランジスタへと連続的である、電界効果トランジスタアレイ。
【請求項１１】
電界効果トランジスタを形成するプロセスであって、
半導体材料の層（３０２）を形成することと、
該半導体材料の層（３０２）の上に置かれた導電性材料の層を形成することと
を包含し、該プロセスは、
該導電性材料の層の上に置かれた補助誘電体層（３０４）を形成することと、
該補助誘電体層（３０４）と該導電性材料の層とをパターニングし、それによって、該導電性材料の層から、該半導体材料の層（３０２）のチャネル領域によって分離された間隔の空いたソース電極（Ｓ）とドレイン電極（Ｄ）とを形成することであって、その結果、該補助誘電体層（３０６）が、該チャネル領域の 少なくとも一部から除去される、ことと、
少なくとも該チャネル領域の上に横たわり、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の一部に隣接するゲート誘電体層（３０８）を形成することと、
該ゲート誘電体層（３０８）の上に置かれ、該半導体層（３０２）の該チャネル領域に隣接するゲート電極（Ｇ）を形成することと
を特徴とする、プロセス。
【請求項１２】
前記ゲート電極（Ｇ）が印刷によって形成される、請求項１１に記載のプロセス。
【請求項１３】
前記補助誘電体層（３０４）が、前記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、請求項１１に記載の電界効果トランジスタ。
【請求項１４】
トランジスタを製造するプロセスであって、該プロセスは、
薄い半導体層を形成することと、
該半導体層の上に直接、間隔を空けたソース電極とドレイン電極を印刷することであって、該半導体層は、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残している、ことと、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、
該半導体層の該チャネル領域に対して該ゲート誘電層の反対側にゲート電極を提供することと
を特徴とする、プロセス。
【請求項１５】
前記半導体層が、５０ｎｍを超えない厚さを有する、請求項１４に記載のプロセス。
【請求項１６】
前記半導体層が、シリコンで形成される、請求項１４に記載のプロセス。
【請求項１７】
複数の画素電極（８０８）と、各画素電極（８０８）に関連付けられた環状ダイオードとを備える、電気光学ディスプレイ用のバックプレーンであって、該バックプレーンは、
各環状ダイオードが少なくとも１つの有機層（８０４、８０６）を備えることを特徴とする、バックプレーン。
【請求項１８】
前記複数の環状ダイオードと電気的に接触している少なくとも１つの縦列電極（９０２、９０２’）をさらに備え、該縦列電極（９０２、９０２’）は、該縦列電 極（９００、９０２’）と直接接触している各環状ダイオード（８０４、８０６）の層より狭い、請求項１７に記載のバックプレーン。
【請求項１９】
請求項１７に記載のバックプレーンと、前記バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、前記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体は、その切り替わる閾値を有する、電気光学ディスプレイ。
【請求項２０】
複数の画素電極（８０８）と、各画素電極（８０８）に関連付けられたダイオードと、該複数のダイオードと電気的に接触している少なくとも１つの縦列電極（９０２、９０２’；１００２）とを備える、電気光学ディスプレイ用のバックプレーンであって、該ディスプレイは、該縦列電極（９０２、９０２’；１００２）が、そ れと直接接触している各ダイオードの層（８０４、８０６；１００４）より狭いことを特徴とする、バックプレーン。
【請求項２１】
前記縦列電極（９０２、９０２’）と直接接触している前記各ダイオードの層（８０４、８０６）が、有機物である、請求項２０に記載のバックプレーン。
【請求項２２】
少なくとも１つのダイオード（１００２、１００４、１００６）が金属−絶縁体−金属ダイオードである、請求項２０に記載のバックプレーン。
【請求項２３】
請求項２０に記載のバックプレーンと、該バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、 前記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体（８１０）は、その切り替わる閾値を有する、電気光学ディスプレイ。
【請求項２４】
縦列電極（１１０２）と、
該縦列電極（１１０２）の上に置かれた誘電体層または半導体層（１１０４）と、
該誘電体層または半導体層（１１０４）の上に置かれた上部誘電体層（１１０６）と、
該上部誘電体層（１１０６）の上に置かれた画素電極（１１０８）であって、該画素電極（１１０８）は、該上部誘電体層（１１０６）内のアパーチャを介して拡がり、該誘電体層または半導体層（１１０４）に接触する、画素電極（１１０８）と
を備える、電気光学ディスプレイ用バックプレーンであって、該バックプレーンは、
該画素電極（１１０８）と該誘電体層または半導体層（１１０４）との間の接触領域の幅が、縦列電極（１１０２）の幅の４分の１を超えないことを特徴とする、バックプレーン。
【請求項１】
基板上に複数の非線形デバイスを製造するプロセスであって、
該基板上に、半導体材料の非パターニング層（２００）を形成することと、
該非パターニング半導体層（２００）の上に横たわる少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）を形成することと
を包含し、該プロセスは、
該金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）をマスクとして用い、該半導体層（２００）をエッチングすることと、それによっ て、該半導体材料の層（２００）をパターニングし、該少なくとも２つの金属のディスクリート領域（２０２、２０４、２０６、２０８、２１０）の下に横たわる半導体材料の少なくとも２つのディスクリート領域を残すこととを特徴とする、プロセス。
【請求項２】
前記少なくとも２つの金属のディスクリート領域を形成する前に、前記半導体材料の層の上に誘電体層を堆積することと、該誘電体層と該半導体材料の層との双方を同じエッチングステップにおいてエッチングし、それによって、前記金属のディスクリート領域と前記半導体材料のディスクリート領域との間に、少なくとも２つの誘電体のディ スクリート領域を形成することとを、さらに包含する、請求項１に記載のプロセス。
【請求項３】
前記少なくとも２つの金属のディスクリート領域は、前記半導体上に金属の非パターニング層を堆積し、その後、前記少なくとも２つの金属のディスクリート領域を形成するために、該金属の層をパターニングすることによって形成される、請求項１に記載のプロセス。
【請求項４】
前記基板上の前記半導体材料の前記非パターニング層（２００）を形成することと、
前記半導体材料の層（２００）の上に横たわる第一の金属層の少なくとも２つのディスクリート領域（２０２、２０４）を形成することであって、該少なくとも２つのディスクリート領域（２０２、２０４）のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層と前記半導体材料の層（２００）との上に横たわる誘電体層を形成することと、
該誘電体層の上に横たわる第二の金属層の少なくとも２つのディスクリート領域（２０８）を形成することであって、該少なくとも２つのディスクリート領域（２０８）のそれぞれは、トランジスタの電極を形成する、ことと、
該第一の金属層および第二の金属層をマスクとして用い、前記半導体層（２００）をエッチングし、それによって、該基板上に少なくとも２つのトランジスタを形成するために、前記半導体材料の層（２００）をパターニングすることと
を包含する、請求項１に記載のプロセス。
【請求項５】
電界効果トランジスタであって、
半導体層（３０２）と、
ソース電極（Ｓ）およびドレイン電極（Ｄ）であって、該半導体層（３０２）と電気的に接触し、該ソース電極（Ｓ）と該ドレイン電極（Ｄ）との間に該半導体層（３０２）のチャネル領域を残すために、互いに間隔を空けた該ソース電極（Ｓ）および該ドレイン電極（Ｄ）と、
該半導体層（３０２）の該チャネル領域の上に置かれたゲート誘電体層（３０８）と、
該チャネル領域に対して該ゲート誘電体層（３０８）の反対側に配置されたゲート電極（Ｇ）であって、該ゲート電極（３０８）への印加電圧の変化が半導体層（３０２）のチャネル領域の導電性を変化可能とし、それによって該トランジスタをスイッチする、ゲート電極（Ｇ）と
を備え、該トランジスタは、
該ゲート誘電体層（３０８）が、該チャネル領域に隣接する該ソース電極（Ｓ）と該ドレイン電極（Ｄ）との少なくとも一部に拡がることと、
補助誘電体層（３０６）が、該ゲート誘電体層（３０８）の重なっている部分と、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の間に提供されることと、
該補助誘電体層（３０６）が、該チャネル領域の少なくとも一部に存在しないことと
を特徴とする、電界効果トランジスタ。
【請求項６】
前記補助誘電体層（３０６）が、前記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、請求項５に記載の電界効果トランジスタ。
【請求項７】
前記補助誘電体層（３０６）が、３を超えないｋ値を有するｌｏｗ ｋ誘電体から形成される、請求項５に記載の電界効果トランジスタ。
【請求項８】
前記補助誘電体層が、二酸化珪素、ポリイミド、または、スクリーン印刷可能な誘電体から形成される、請求項５に記載の電界効果トランジスタ。
【請求項９】
前記ゲート電極（Ｇ）が印刷によって形成される、請求項５に記載の電界効果トランジスタ。
【請求項１０】
お互いに隣接して配置された請求項５に記載の電界効果トランジスタを少なくとも２つ備え、前記ゲート誘電体（３０８）がトランジスタから別のトランジスタへと連続的である、電界効果トランジスタアレイ。
【請求項１１】
電界効果トランジスタを形成するプロセスであって、
半導体材料の層（３０２）を形成することと、
該半導体材料の層（３０２）の上に置かれた導電性材料の層を形成することと
を包含し、該プロセスは、
該導電性材料の層の上に置かれた補助誘電体層（３０４）を形成することと、
該補助誘電体層（３０４）と該導電性材料の層とをパターニングし、それによって、該導電性材料の層から、該半導体材料の層（３０２）のチャネル領域によって分離された間隔の空いたソース電極（Ｓ）とドレイン電極（Ｄ）とを形成することであって、その結果、該補助誘電体層（３０６）が、該チャネル領域の 少なくとも一部から除去される、ことと、
少なくとも該チャネル領域の上に横たわり、該ソース電極（Ｓ）および該ドレイン電極（Ｄ）の一部に隣接するゲート誘電体層（３０８）を形成することと、
該ゲート誘電体層（３０８）の上に置かれ、該半導体層（３０２）の該チャネル領域に隣接するゲート電極（Ｇ）を形成することと
を特徴とする、プロセス。
【請求項１２】
前記ゲート電極（Ｇ）が印刷によって形成される、請求項１１に記載のプロセス。
【請求項１３】
前記補助誘電体層（３０４）が、前記ゲート誘電体層（３０８）の少なくとも２倍の厚さを有する、請求項１１に記載の電界効果トランジスタ。
【請求項１４】
トランジスタを製造するプロセスであって、該プロセスは、
薄い半導体層を形成することと、
該半導体層の上に直接、間隔を空けたソース電極とドレイン電極を印刷することであって、該半導体層は、該ソース電極と該ドレイン電極との間の該半導体層に、チャネル領域を残している、ことと、
該半導体層の該チャネル領域の上に置かれたゲート誘電体層を提供することと、
該半導体層の該チャネル領域に対して該ゲート誘電層の反対側にゲート電極を提供することと
を特徴とする、プロセス。
【請求項１５】
前記半導体層が、５０ｎｍを超えない厚さを有する、請求項１４に記載のプロセス。
【請求項１６】
前記半導体層が、シリコンで形成される、請求項１４に記載のプロセス。
【請求項１７】
複数の画素電極（８０８）と、各画素電極（８０８）に関連付けられた環状ダイオードとを備える、電気光学ディスプレイ用のバックプレーンであって、該バックプレーンは、
各環状ダイオードが少なくとも１つの有機層（８０４、８０６）を備えることを特徴とする、バックプレーン。
【請求項１８】
前記複数の環状ダイオードと電気的に接触している少なくとも１つの縦列電極（９０２、９０２’）をさらに備え、該縦列電極（９０２、９０２’）は、該縦列電 極（９００、９０２’）と直接接触している各環状ダイオード（８０４、８０６）の層より狭い、請求項１７に記載のバックプレーン。
【請求項１９】
請求項１７に記載のバックプレーンと、前記バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、前記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体は、その切り替わる閾値を有する、電気光学ディスプレイ。
【請求項２０】
複数の画素電極（８０８）と、各画素電極（８０８）に関連付けられたダイオードと、該複数のダイオードと電気的に接触している少なくとも１つの縦列電極（９０２、９０２’；１００２）とを備える、電気光学ディスプレイ用のバックプレーンであって、該ディスプレイは、該縦列電極（９０２、９０２’；１００２）が、そ れと直接接触している各ダイオードの層（８０４、８０６；１００４）より狭いことを特徴とする、バックプレーン。
【請求項２１】
前記縦列電極（９０２、９０２’）と直接接触している前記各ダイオードの層（８０４、８０６）が、有機物である、請求項２０に記載のバックプレーン。
【請求項２２】
少なくとも１つのダイオード（１００２、１００４、１００６）が金属−絶縁体−金属ダイオードである、請求項２０に記載のバックプレーン。
【請求項２３】
請求項２０に記載のバックプレーンと、該バックプレーンに隣接して配置された電気光学媒体（８１０）の層とを備えた、電気光学ディスプレイであって、 前記画素電極（８０８）の電圧を変化させると、電気光学媒体（８１０）の光学状態が変化し、該電気光学媒体（８１０）は、その切り替わる閾値を有する、電気光学ディスプレイ。
【請求項２４】
縦列電極（１１０２）と、
該縦列電極（１１０２）の上に置かれた誘電体層または半導体層（１１０４）と、
該誘電体層または半導体層（１１０４）の上に置かれた上部誘電体層（１１０６）と、
該上部誘電体層（１１０６）の上に置かれた画素電極（１１０８）であって、該画素電極（１１０８）は、該上部誘電体層（１１０６）内のアパーチャを介して拡がり、該誘電体層または半導体層（１１０４）に接触する、画素電極（１１０８）と
を備える、電気光学ディスプレイ用バックプレーンであって、該バックプレーンは、
該画素電極（１１０８）と該誘電体層または半導体層（１１０４）との間の接触領域の幅が、縦列電極（１１０２）の幅の４分の１を超えないことを特徴とする、バックプレーン。
【図５】
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−９７０６７（Ｐ２０１１−９７０６７Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２０１０−２６５８２８（Ｐ２０１０−２６５８２８）
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【分割の表示】特願２００６−５３６９３７（Ｐ２００６−５３６９３７）の分割
【原出願日】平成１６年１０月２７日（２００４．１０．２７）
【出願人】（５０００８０２１４）イー インク コーポレイション (148)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【分割の表示】特願２００６−５３６９３７（Ｐ２００６−５３６９３７）の分割
【原出願日】平成１６年１０月２７日（２００４．１０．２７）
【出願人】（５０００８０２１４）イー インク コーポレイション (148)
【Ｆターム（参考）】
[ Back to top ]