電源回路組込み型発振回路
【課題】発生するノイズが少なくかつ低消費電流であるとともにチップサイズを低減可能な発振回路を提供する。
【解決手段】電圧レギュレータ（電源制御用のトランジスタＭ０）と、ＶＣＯ（電圧制御発振回路２０）と、電流源回路（バンドギャップ回路１１）とを電源電圧端子と接地点との間に縦積みした電源一体型の発振回路として構成した。
【解決手段】電圧レギュレータ（電源制御用のトランジスタＭ０）と、ＶＣＯ（電圧制御発振回路２０）と、電流源回路（バンドギャップ回路１１）とを電源電圧端子と接地点との間に縦積みした電源一体型の発振回路として構成した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路さらには電源回路と一体の電圧制御発振回路に適用して有効な技術に関し、例えば受信信号をダウンコンバートしたり送信信号をアップコンバートしたりするのに用いられる高周波の局部発振信号を生成する電圧制御発振回路（以下、ＶＣＯと称する）に利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機のような無線通信機器には、受信信号や送信信号に高周波の局部発振信号をミキサで合成して周波数のダウンコンバートやアップコンバートを行なったり、送信信号の変調や受信信号の復調を行なったりする通信用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。かかる高周波ＩＣにおいては、受信信号や送信信号と合成される高周波の局部発振信号を生成するためＶＣＯを内蔵したものが提供されている。
【０００３】
ＶＣＯは一般に電源電圧が変化すると発振周波数が変動する周波数依存性を有する。そこで、電源電圧が変動しないように、安定した電源電圧を生成可能な電源回路と電圧制御発振回路とを一体にした図１のような回路がある。図１の回路は、バンドギャップリファランス回路のような定電圧を発生する回路１１と該定電圧に応じた電圧を発生する電圧レギュレータ１２とからなる電源回路１０と、該電源回路からの電圧を電源電圧として発振動作する発振回路２０とから構成されている。
【特許文献１】特開２００１−３０６１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＷＣＤＭＡ方式の無線通信システムでは送信と受信が同時に行なわれるとともに送受信動作が連続するため、ＧＳＭ方式などのパケット通信に比べて消費電力が大きく、所望のバッテリーの持続時間を確保する為に消費電力の削減が必要とされている。図１の発振回路は安定した電源電圧を供給する電源回路１０を有するため、発振周波数の電源電圧依存性は小さくなる。しかしながら、定電圧回路１１と電圧レギュレータ１２とからなる電源回路１０を付加した分だけ電流消費が大きくなるとともに、電源回路１０が発生するノイズが問題となる。
【０００５】
電源回路の雑音は、ＶＣＯの位相雑音に深刻な影響を与えるので重要な問題である。電源回路の雑音を減らす方法としては、バイパスコンデンサを用いる技術がある。しかしながら、バイパスコンデンサは容量値が大きいためＩＣのチップに内蔵させるのは困難である。一方、バイパスコンデンサを外付け素子として設けるには、ＩＣに追加の外部端子が必要となりピン数の増加ひいてはパッケージサイズの増加をもたらすとともに、部品点数が増加してシステムの小型化を妨げる要因となる。よって、バイパスコンデンサを使用する方法は妥当な対策ではない。
【０００６】
そこで、電源制御用トランジスタＭ０とレベルアップ用のトランジスタＱ０と定電圧回路１１とを電源電圧端子と接地点との間に縦積みにした図２のような回路を、発振回路の電源回路とすることを思い付いて検討を行なった。
【０００７】
その結果、図２のような電源回路の場合、電源回路自身の低雑音化の方法として回路内の抵抗値を小さくする手法が考えられるが、抵抗値を小さくするとそれに比例して消費電流が増加してしまう。ＷＣＤＭＡ方式の携帯電話向けの高周波ＩＣでは、内蔵のＶＣＯ自身の低消費電流化も課題であるが、同様に併設する電源回路の消費電流も極力低減しなければ要求仕様を満たすことが困難である。そのため、図２の電源回路は、消費電流の低減という点でまだ不充分であることが明らかとなった。
【０００８】
なお、本発明に関連する発明として、電源電圧端子と接地点との間にＶＣＯ回路とミキサ回路を縦積みにした発明が提案されている（特許文献１）。この先願発明は、異なる機能の回路を電源電圧端子と接地点との間に縦積みにしている点で本発明と類似しているが、目的とする機能の回路と電源回路とを縦積みにしているものではない。
【０００９】
また、上記先願発明は、電池が消耗した場合にも回路が動作できるようにするため、ＶＣＯ回路とミキサ回路を縦積み状態と並列状態とに切替えるスイッチを設けており、常にＶＣＯ回路と電源回路とが縦積み状態で動作する本願発明とは、明らかに構成および動作が異なっている。
【００１０】
この発明の目的は、発生するノイズが少なくかつ低消費電流であるとともにチップサイズを低減可能な発振回路を提供することにある。
【００１１】
この発明の他の目的は、携帯電話向けの高周波ＩＣに内蔵するのに好適な発振回路を提供することにある。
【００１２】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】
すなわち、電源制御用のトランジスタと、レベルアップ用のトランジスタと、バンドギャップリファランス回路とを、電源電圧端子と接地点との間に縦積みした図２のような電源回路において、レベルアップ用のトランジスタの代わりに機能回路であるＶＣＯ（電圧制御発振回路）を挿入して縦積み回路としたものである。
【００１５】
上記した手段によれば、バンドギャップリファランス回路と電圧レギュレータとで分圧用の抵抗（図１のＲ７，Ｒ８，Ｒ９とＲ１１，Ｒ１２）および帰還用差動アンプ（ＡＭＰ０とＡＭＰ１）を共用できるため、従来回路に比べて大幅に消費電流を減らすことができるとともに、回路の占有面積すなわちチップサイズを低減することができる。
【００１６】
また、電源回路に流れる電流が発振回路の動作電流となるため、別々に電流が流れる図２の回路に比べてトータルの電流が同じであれば電源回路内の抵抗の値を小さくして流れる電流を増加させて発生するノイズを減らすことができる。これによって、バイパスコンデンサを用いることなくノイズを減らすことができ、外部端子の増設によるパッケージサイズの増加や部品点数の増加によるコストアップ、実装面積の増大を回避することができる。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１８】
すなわち、本発明に従うと、発生するノイズが少なくかつ低消費電流であるとともにチップサイズおよびパッケージサイズを低減することが可能であり、特に携帯電話向けの高周波ＩＣに内蔵するのに好適な発振回路を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２０】
図３には、本発明に係る発振回路の一実施例が示されている。
【００２１】
この実施例の発振回路は、電源電圧端子Ｖｃｃと接地点ＧＮＤとの間に、電源制御用のトランジスタＭ０と、電圧制御発振回路（ＶＣＯ）２０と、定電圧回路としてバンドギャップリファランス回路（以下、バンドギャップ回路と称する）１１とを直列に接続して縦積みした構成を有する。そして、基準電圧Ｖｘが安定するように、電源制御用のトランジスタＭ０のゲート端子にバンドギャップ回路１１から出力される制御電圧Ｖｚが印加される。
【００２２】
ＶＣＯ２０は、ＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにベースとコレクタとが容量Ｃ３，Ｃ４を介して交差結合された一対のＮＰＮバイポーラ・トランジスタＱ１，Ｑ２を有する。また、ＶＣＯ２０は、該トランジスタＱ１，Ｑ２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＱ１，Ｑ２のコレクタ端子間に、直列に接続されたバラクタ・ダイオードからなる可変容量素子Ｃｖ１，Ｃｖ２を有する。
【００２３】
バラクタ・ダイオードＣｖ１，Ｃｖ２は互いにカソード端子が向き合うように接続されている。また、pushing(電源電圧変動)特性対策のため、バラクタ・ダイオードＣｖ１，Ｃｖ２のアノード端子と接地点との間には抵抗Ｒ１，Ｒ２が接続され、可変容量素子Ｃｖ１，Ｃｖ２と直列に直流成分をカットする容量Ｃ１，Ｃ２が接続され、ＧＮＤ基準に変換している。可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０には、図示しないＰＬＬ回路内のループフィルタなどから制御電圧Ｖｃｔｒが印加されて発振周波数が連続的に変化可能に構成されている。
【００２４】
また、ＶＣＯ２０のトランジスタＱ１，Ｑ２のベースとコレクタとの間、ベースと共通エミッタＮ１との間に、それぞれ抵抗Ｒ３，Ｒ４及びＲ５，Ｒ６が接続され、抵抗分割で自己バイアスを行なうとともに、後述のように抵抗比でＶＣＯの電源電圧となるレギュレータ電圧Ｖｒｅｇのレベルを調整するようにしている。容量Ｃ３，Ｃ４は発振振幅を容量によりアッテネートしてＱ１，Ｑ２のベースへ正帰還する。図示しないが、発振出力はトランジスタＱ１，Ｑ２のコレクタとインダクタＬ１，Ｌ２との接続ノードから取り出される。
【００２５】
バンドギャップ回路１１は、ＶＣＯ２０のトランジスタＱ１，Ｑ２の共通エミッタが接続されるノードＮ１と接地点ＧＮＤとの間に直列に接続された抵抗Ｒ７およびトランジスタＱ３と、Ｒ７−Ｑ３と並列にノードＮ１と接地点ＧＮＤとの間に直列に接続された抵抗Ｒ８，Ｒ９およびトランジスタＱ４と、上記抵抗Ｒ７，Ｒ８の各端子電圧を入力電位とする差動アンプ（出力比較差動増幅回路）ＡＭＰ０とからなる。
【００２６】
トランジスタＱ３，Ｑ４はＰＮＰバイポーラ・トランジスタであり、ベースとコレクタが結合されてベース電位とコレクタ電位とが同電位とされている。このトランジスタＱ３，Ｑ４は通常のバイポーラプロセスで形成されるトランジスタでもよいし、ＭＯＳプロセスで形成されるラテラル構造のＰＮＰトランジスタであってもよい。
【００２７】
バンドギャップ回路１１は、ＶＣＯ２０のトランジスタＱ１，Ｑ２の共通エミッタと接地点ＧＮＤとの間に接続され、トランジスタＱ３，Ｑ４のベース・エミッタ間電圧Ｖｂｅ３，Ｖｂｅ４の差と、抵抗Ｒ７，Ｒ８の抵抗比に応じた制御電圧Ｖｚを出力すると共に、電源電圧依存性のない電流をＶＣＯ２０に流す定電流源（電流源回路）として機能する。
【００２８】
本実施例では、バンドギャップ回路１１により生成された制御電圧Ｖｚが電源制御用のトランジスタＭ０のゲート端子に印加されることにより、Ｖｚに応じた電流がＭ０に流され、これがＶＣＯ２０に動作電流として流され、さらにその電流はそのままバンドギャップ回路（電流源回路）１１の抵抗Ｒ７，Ｒ８に抵抗比率で分割されて流される。電源制御用のトランジスタＭ０によりＶＣＯ２０へ供給されるレギュレータ電圧Ｖｒｅｇは、使用する素子の定数にもよるが一般には２．４Ｖ以上であれば、ＶＣＯ２０を安定して発振動作させることができる。
【００２９】
本実施例の電源一体型の発振回路は、ＶＣＯ２０の発振周波数を決定するＬＣ共振回路の部分は図１のＶＣＯと変わらないので、ＡＣ的な発振動作は従来のＶＣＯと同じであり、周波数ｆは、ｆ＝１／（２π＊√（Ｌ＊Ｃｖ）)で決まる。ただし、トランジスタＱ１，Ｑ２のベースバイアス電位がレギュレータ電圧作成のために従来のＶＣＯに比べて高く設定されるので、出力振幅が従来に比べて若干小さく制約されるが、発振振幅が比較的小さいときには影響は少ない。
【００３０】
一方、トランジスタＱ１，Ｑ２のＧｍ（伝達コンダクタンス）は負の温度係数を持つが、Ｑ１，Ｑ２のバイアス電流が、バンドギャップ回路の正の温度係数を持つＰＴＡＴ(Proportional To Absolute Temperature)電流に変更されたことで、Ｑ１，Ｑ２のＧｍが温度補償されることになり、発振器の負性抵抗（１／Ｇｍ）が温度変動に対して一定化する。また、それによって発振振幅レベルが温度変動に対して安定する。さらに、発振振幅レベルが補正される、つまり温度変動で振幅が低下するのが防止されることで、位相雑音やＳＮ比（信号・雑音比）も改善される。
【００３１】
ここで、図３のＶＣＯ２０に着目すると、トランジスタＱ１，Ｑ２と直列のインダクタＬ１，Ｌ２は直流的には抵抗がゼロすなわちＱ１，Ｑ２のコレクタは電源制御用のトランジスタＭ０のドレインに直結されているとみなすことができる。従って、図３のＶＣＯ２０のトランジスタＱ１，Ｑ２は、図２の回路におけるトランジスタＱ０と等価な素子とみなすことができる。
【００３２】
また、バンドギャップ回路１１は、前述したように、電源電圧依存性のない電流をＶＣＯ２０に流す定電流源（電流源回路）として機能する。よって、図３のバンドギャップ回路（電流源回路）１１は、図２の回路における定電流源ＣＣ０と等価な回路とみなすことができる。つまり、直流的には、図３の回路は図２におけるＶＣＯの電源電圧を供給する電源回路と同様な動作をする。従って、図２の電源回路により発生されるレギュレータ電圧Ｖｒｅｇを解析すれば、図３の実施例におけるＶＣＯ２０の電源電圧を解析したのと同等の結果が得られる。そこで以下、図２の電源回路により発生されるレギュレータ電圧Ｖｒｅｇについて説明する。
【００３３】
図２の電源回路１０は、バンドギャップ回路１１の抵抗Ｒ７とＲ８の共通接続端子の電位である基準電圧ＶｘをトランジスタＱ０のベース・エミッタ間電圧Ｖｂｅ（Ｑ０）だけ上方へシフトしたものがレギュレータ電圧Ｖｒｅｇとなる。ここで、トランジスタＱ０のベース・エミッタ間電圧Ｖｂｅ（Ｑ０）には、負の温度係数−２ｍＶ／ｄｅｇが存在する。そのため、Ｑ０としてベースとコレクタとを結合したダイオード接続のトランジスタを使用して、基準電圧Ｖｘをバンドギャップ電圧１．２Ｖとし、Ｖｂｅ（Ｑ０）だけシフトしたのではレギュレータ電圧Ｖｒｅｇに負の温度係数が残ってしまう。
【００３４】
そこで、抵抗Ｒ７，Ｒ８を調整することで、図４に示すように、基準電圧Ｖｘが正の温度係数を持つように調整する。図１に示されているような本来のバンドギャップ回路においては、正の温度係数をもつＰＴＡＴ電流により、バンドギャップ電圧Ｖｘは抵抗Ｒ７，Ｒ８で昇圧される。このときトランジスタＱ３，Ｑ４のベース・エミッタ電圧（Ｖｂｅ）の負の温度係数を打ち消している。抵抗Ｒ７，Ｒ８を大きくしてＰＴＡＴ電流で昇圧される電圧配分を大きくすれば、基準電圧Ｖｘは＋２ｍＶ／ｄｅｇの温度係数を有するように設定することができる。
【００３５】
図２の回路では、このような設定を行なうことにより、トランジスタＱ０のベース・エミッタ間電圧Ｖｂｅ（Ｑ０）の温度係数を打ち消して温度依存性のないレギュレータ電圧Ｖｒｅｇを発生することが可能である。さらに、図２の電源回路では、電圧調整のため、Ｑ０のベースとコレクタとの間およびベースとエミッタとの間に抵抗Ｒ３，Ｒ４を設け、この抵抗で（Ｒ４／Ｒ３）＊Ｖｂｅ（Ｑ０）だけさらに電圧を高い方へシフトするようにしている。最終的にレギュレータ電圧Ｖｒｅｇは、
Ｖｒｅｇ＝Ｖｘ＋Ｖｂｅ（Ｑ０）＋（Ｒ４／Ｒ３）＊Ｖｂｅ（Ｑ０）
＝Ｖｘ＋｛（Ｒ３＋Ｒ４）／Ｒ３｝＊Ｖｂｅ（Ｑ０）
となる。抵抗Ｒ３，Ｒ４の比によりＶｂｅ（Ｑ０）は温度係数が増えるので、基準電圧Ｖｘの温度係数はさらに調整が必要である。
【００３６】
図３の実施例では、バンドギャップ回路１１の抵抗Ｒ７，Ｒ８で基準電圧Ｖｘが正の温度係数を有するように設定して、ＶＣＯ２０のトランジスタＱ１，Ｑ２のベース・エミッタ電圧の負の温度係数をキャンセルして温度が変化してもＶＣＯ２０の電源電圧であるＶｒｅｇが変動しないようにしている。また、ＶＣＯ２０の電源電圧であるＶｒｅｇが所望のレベルとなるように、トランジスタＱ１，Ｑ２のベースに接続されている自己バイアス用の抵抗Ｒ３，Ｒ４及びＲ５，Ｒ６の抵抗比を設定し、その抵抗比に応じてさらにバンドギャップ回路１１の抵抗Ｒ７，Ｒ８を調整している。
【００３７】
図５および図６には、図３の実施例の電源一体型発振回路の変形例を示す。このうち図５は、ＶＣＯ２０のトランジスタＱ１，Ｑ２およびバンドギャップ回路１１のトランジスタＱ３，Ｑ４としてバイポーラ・トランジスタの代わりにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用したものである。
【００３８】
この変形例では、ＤＣ的にレギュレータ電圧を生成する系として、バイポーラ・トランジスタのＶｂｅの代わりにＭＯＳＦＥＴ（Ｍ１，Ｍ２）のゲート・ソース電圧Ｖｇｓが組み込まれる。これによって、
Ｖｒｅｇ＝Ｖｇｓ＋Ｖｘ
で表わされるレギュレータ電圧Ｖｒｅｇが発生される。Ｖｇｓ電圧はトランジスタのサイズ調整にて任意に設定することができる。また、Ｖｇｓの温度依存性は基準電圧Ｖｘの設定にてキャンセルすることが可能であり、ＶＣＯ２０にバンドギャップ回路１１のＰＴＡＴ電流が流されることで、図３の実施例と同様の効果が期待できる。
【００３９】
図６の変形例は、図５の回路において、ＶＣＯのインダクタＬ１，Ｌ２を、トランジスタＭ１，Ｍ２と直列に接続する代わりに、差動出力ノード間に、バラクタ・ダイオードＣｖ１，Ｃｖ２と並列に接続して中間ノードはフローティングにする。また、互いのゲート端子とドレイン端子が交差結合された一対のＰチャネルＭＯＳＦＥＴ Ｍ３，Ｍ４をＮチャネルＭＯＳＦＥＴ Ｍ１，Ｍ２と直列に接続して、ＣＭＯＳ構成のＶＣＯとしたものである。この回路では、
Ｖｒｅｇ＝Ｖｇｓｎ（Ｍ１）＋Ｖｇｓｐ（Ｍ３）＋Ｖｘ
で表わされるレギュレータ電圧Ｖｒｅｇが発生される。
【００４０】
ＤＣバイアスは、ＮＭＯＳ（Ｍ１，Ｍ２）のゲート・ソース電圧ＶｇｓｎとＰＭＯＳ（Ｍ３，Ｍ４）のゲート・ソース電位Ｖｇｓｐから決まり、トランジスタサイズによって任意に調整でき、基準電圧Ｖｘにて温度係数も打ち消すことができる。ＶＣＯ２０にバンドギャップ回路１１のＰＴＡＴ電流が流されることで、図３の実施例と同様の効果が期待できる。さらに、この実施例のＣＭＯＳ構成のＶＣＯは、ＮＭＯＳのＶＣＯに比べて発振振幅は小さく制約されるものの、比較的小さなバイアス電流にて動作するので低消費電力化に向いている。
【００４１】
図７は、本発明に係る電源一体型発振回路の第２の実施例を示す。この実施例は、電流源回路としてバンドギャップ回路の代わりに、抵抗Ｒ８，Ｒ９に直列接続されたトランジスタＱ４（Ｍ６）を省略したＶＧＳ／Ｒバイアス型電流源回路を用いたものである。
【００４２】
第１の実施例のバンドギャップ回路１１では、前述したように、抵抗Ｒ７，Ｒ８の正の温度係数でトランジスタＱ４のベース・エミッタ電圧（Ｖｂｅ）の負の温度係数を打ち消すようにしているが、この第２の実施例ではバイアス電流はＶｇｓ（Ｍ５）／Ｒ９で決まり負の温度係数を持つ。
【００４３】
また、この実施例のＶＧＳ／Ｒバイアス型電流源回路は、バンドギャップ回路に比べて発生するノイズが小さいので、第１の実施例よりも低雑音回路に適しているが温度に対して安定とするなら別の補正が必要となる。なお、トランジスタＭ５は、ＭＯＳＦＥＴでなくバイポーラ・トランジスタであってもよい。
【００４４】
図８は、本発明に係る電源一体型発振回路の第３の実施例を示す。前記第１および第２の実施例はＶＣＯとして差動構成のＬＣ共振型発振器を用いたが、使用可能なＶＣＯはこれに限定されるものでない。
【００４５】
第３の実施例は、ＶＣＯの共振部が水晶振動子ＸＴＬと周波数調整用の可変容量素子Ｃｖ１とから構成されている。負性抵抗を与えるトランジスタＭ１，Ｍ２は、抵抗Ｒ１〜Ｒ４にてレギュレータ電圧Ｖｒｅｇを分圧した電圧Ｖｂｉａｓにてバイアスされている。また、Ｍ１，Ｍ２と直列に、カレントミラー接続されたＰチャネル型負荷ＭＯＳＦＥＴ Ｍ３，Ｍ４が接続されている。水晶振動子ＸＴＬは、外付け部品として、発振回路が形成されている半導体チップの外部端子に接続される。
【００４６】
トランジスタＭ１のゲート・ドレイン間に接続されている抵抗Ｒ５は、出力をＭ１のバイアス電圧Ｖｂｉａｓに負帰還させる。トランジスタＭ２のゲートとＭ１のドレインとの間に接続されている容量Ｃ１はＡＣ的に正帰還を行なっており、ＭＯＳＦＥＴ Ｍ３，Ｍ４にて折り返された信号は抵抗Ｒ５による負帰還に打ち勝って発振する。
【００４７】
このクリスタル発振器の電源回路として、第１の実施例と同様にバンドギャップ回路１１と電源制御用トランジスタＭ０とからなる電源回路が適用されている。この電源回路によりＤＣ的に生成されるレギュレータ電圧Ｖｒｅｇは、次式
Ｖｒｅｇ＝｛（Ｒ１＋Ｒ２）／Ｒ１｝・｛Ｖｇｓ（Ｍ１）＋Ｖｘ｝
で表わされる。
【００４８】
ここで、ＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓの温度依存性をキャンセルするように基準電圧Ｖｘを設計すれば、レギュレータ電圧は温度に対して安定する。また、バンドギャップ回路のＰＴＡＴ電流は温度に対してトランジスタＭ１のＧｍを補正する効果があるので発振レベルが安定するという利点がある。
【００４９】
図９には、本発明に係る発振回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの一例として、ＷＣＤＭＡ（Wideband Code Division Multiple Access）方式の携帯電話機の構成例がブロック図で示されている。
【００５０】
図９に示すシステムは、信号電波を送受信するアンテナ１００と、送信信号と受信信号を分離するデュプレクサ（分波器）１１０と、送信信号を増幅する高周波電力増幅回路（パワーアンプ）１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、ベースバンド回路３００とからなる。
【００５１】
ベースバンド回路３００は、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを抽出するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御したりする。この実施例では、高周波ＩＣ２００およびベースバンド回路３００は、各々別個の半導体チップ上にそれぞれ半導体集積回路として構成されている。
【００５２】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路と、送信系回路と、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路とで構成される。
【００５３】
受信系回路は、受信信号を増幅するロウノイズアンプ２１１と、発振回路ＶＣＯ１で生成された発振信号φＲＦ１とロウノイズアンプ２１１で増幅された受信信号とを合成することで復調およびダウンコンバートを行なうミキサ２１２と、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅回路（ＰＧＡ）２１３などからなる。
【００５４】
送信系回路は、ベースバンド回路３００から供給されるＩ，Ｑ信号を増幅するアンプ２３１と、増幅されたＩ，Ｑ信号と発振回路ＶＣＯ２で生成された発振信号φＲＦ２とを合成することにより変調およびアップコンバートを行なうミキサ２３２と、変調された信号を増幅するアンプ２３３などから構成されている。
【００５５】
本実施例においては、ミキサ２１２で受信信号と合成される高周波信号φＲＦ１を生成するＲＦ−ＰＬＬ１と、ミキサ２３２で送信信号と合成される高周波信号φＲＦ２を生成するＲＦ−ＰＬＬ２が設けられ、これらのＰＬＬ内のＶＣＯや基準発振回路２５０として、前記第１〜第３実施例で説明した電源一体型の発振回路が使用されている。
【００５６】
ＲＦ−ＰＬＬ１は、ＶＣＯ２２１と、ＶＣＯの使用バンドを選択する自動バンド選択回路２２２と、ＶＣＯ２２１で生成された発振信号を分周する可変分周器２２３および基準発振回路２５０からの基準クロックφｒｅｆを分周する分周器２２４を有する。ＲＦ−ＰＬＬ１は、さらに、分周器２２３および２２４で分周された信号の位相を比較する位相比較器２２５と、その位相差に応じた電圧を発生するチャージポンプ２２６およびループフィルタ２２７を有する。このループフィルタ２２７のチャージ電圧がＶＣＯ２２１に発振制御電圧Ｖｃｔｒとして供給される。ＲＦ−ＰＬＬ２は、発生する高周波信号の周波数が異なるのみで、構成はＲＦ−ＰＬＬ１と同一であるので図示および説明を省略する。
【００５７】
特に制限されるものでないが、この実施例では、受信側のＲＦ−ＰＬＬ１と送信側のＲＦ−ＰＬＬ２で必要とされる基準クロックφｒｅｆを生成する基準発振回路２５０は、受信系と送信系に共通の回路として設けられている。また、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２には、ベースバンド回路３００からの信号に基づいてこのＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路を制御する信号を生成する制御回路２６１，２６２が設けられている。
【００５８】
制御回路２６１，２６２にはコントロールレジスタやデータレジスタなどが設けられている。これらのレジスタにベースバンドＩＣ３００からの信号に基づいてオフセット値や発振周波数（分周比）の設定が行なわれ、レジスタに設定された値がＲＦ−ＰＬＬ１，ＲＦ−ＰＬＬ２の自動バンド選択回路２２２内のレジスタや可変分周回路２２３に供給される。
【００５９】
これとともに、ベースバンドＩＣ３００からの指令（コマンドコード等）に基づいて、制御回路２６１，２６２から自動バンド選択回路２２２に対して発振周波数切替え制御信号が供給される。制御回路は、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路に共通の回路として設けるようにしても良い。
【００６０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６１】
例えば前記第１〜第３実施例および変形例において開示した電流源回路１１とＶＣＯ２０、レギュレータ回路（Ｍ０）は、それぞれ任意に組み合わせることが可能である。また、いわゆるＢｉＣＭＯＳプロセスを使用することが許容されるならば、ＶＣＯ２０を構成するトランジスタまたは電流源回路１１を構成するトランジスタの一方をＭＯＳＦＥＴとし、他方をバイポーラ・トランジスタとした混在回路も実現可能である。
【００６２】
また、前記実施例では、発生する発振信号の周波数が制御電圧Ｖｃｎｒで変更可能なＶＣＯを用いた回路を示したが、発振信号の周波数が固定であるＶＣＯを用いる場合にも適用することができる。
【産業上の利用可能性】
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機等の無線通信装置の高周波ＩＣに内蔵されるＶＣＯについて説明した。本発明はそれに限定されず、半導体集積回路に内蔵されるＶＣＯ一般に広く利用することができる。
【図面の簡単な説明】
【００６４】
【図１】従来の発振回路の構成例を示す回路図である。
【図２】本発明に先立って検討した発振回路の構成例を示す回路図である。
【図３】本発明に係る電源一体型の発振回路の第１の実施例を示す回路図である。
【図４】第１の実施例の発振回路における各部の電位の温度特性を示すグラフである。
【図５】第１の実施例の発振回路の第１の変形例を示す回路図である。
【図６】第１の実施例の発振回路の第２の変形例を示す回路図である。
【図７】本発明に係る発振回路の第２の実施例を示す回路図である。
【図８】本発明に係る発振回路の第３の実施例を示す回路図である。
【図９】本発明に係るＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００６５】
１０ 電源回路
１１ バンドギャップ回路
１２ 電圧レギュレータ
２０，２２１ ＶＣＯ（電圧制御発振回路）
２１１ ロウノイズアンプ
２１２ 復調＆ダウンコンバート用ミキサ
２１３ 高利得増幅回路
２３２ 変調＆アップコンバート用ミキサ
２５０ 基準発振回路
２６１，２６２ 制御回路
３００ ベースバンド回路
【技術分野】
【０００１】
本発明は、発振回路さらには電源回路と一体の電圧制御発振回路に適用して有効な技術に関し、例えば受信信号をダウンコンバートしたり送信信号をアップコンバートしたりするのに用いられる高周波の局部発振信号を生成する電圧制御発振回路（以下、ＶＣＯと称する）に利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機のような無線通信機器には、受信信号や送信信号に高周波の局部発振信号をミキサで合成して周波数のダウンコンバートやアップコンバートを行なったり、送信信号の変調や受信信号の復調を行なったりする通信用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。かかる高周波ＩＣにおいては、受信信号や送信信号と合成される高周波の局部発振信号を生成するためＶＣＯを内蔵したものが提供されている。
【０００３】
ＶＣＯは一般に電源電圧が変化すると発振周波数が変動する周波数依存性を有する。そこで、電源電圧が変動しないように、安定した電源電圧を生成可能な電源回路と電圧制御発振回路とを一体にした図１のような回路がある。図１の回路は、バンドギャップリファランス回路のような定電圧を発生する回路１１と該定電圧に応じた電圧を発生する電圧レギュレータ１２とからなる電源回路１０と、該電源回路からの電圧を電源電圧として発振動作する発振回路２０とから構成されている。
【特許文献１】特開２００１−３０６１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＷＣＤＭＡ方式の無線通信システムでは送信と受信が同時に行なわれるとともに送受信動作が連続するため、ＧＳＭ方式などのパケット通信に比べて消費電力が大きく、所望のバッテリーの持続時間を確保する為に消費電力の削減が必要とされている。図１の発振回路は安定した電源電圧を供給する電源回路１０を有するため、発振周波数の電源電圧依存性は小さくなる。しかしながら、定電圧回路１１と電圧レギュレータ１２とからなる電源回路１０を付加した分だけ電流消費が大きくなるとともに、電源回路１０が発生するノイズが問題となる。
【０００５】
電源回路の雑音は、ＶＣＯの位相雑音に深刻な影響を与えるので重要な問題である。電源回路の雑音を減らす方法としては、バイパスコンデンサを用いる技術がある。しかしながら、バイパスコンデンサは容量値が大きいためＩＣのチップに内蔵させるのは困難である。一方、バイパスコンデンサを外付け素子として設けるには、ＩＣに追加の外部端子が必要となりピン数の増加ひいてはパッケージサイズの増加をもたらすとともに、部品点数が増加してシステムの小型化を妨げる要因となる。よって、バイパスコンデンサを使用する方法は妥当な対策ではない。
【０００６】
そこで、電源制御用トランジスタＭ０とレベルアップ用のトランジスタＱ０と定電圧回路１１とを電源電圧端子と接地点との間に縦積みにした図２のような回路を、発振回路の電源回路とすることを思い付いて検討を行なった。
【０００７】
その結果、図２のような電源回路の場合、電源回路自身の低雑音化の方法として回路内の抵抗値を小さくする手法が考えられるが、抵抗値を小さくするとそれに比例して消費電流が増加してしまう。ＷＣＤＭＡ方式の携帯電話向けの高周波ＩＣでは、内蔵のＶＣＯ自身の低消費電流化も課題であるが、同様に併設する電源回路の消費電流も極力低減しなければ要求仕様を満たすことが困難である。そのため、図２の電源回路は、消費電流の低減という点でまだ不充分であることが明らかとなった。
【０００８】
なお、本発明に関連する発明として、電源電圧端子と接地点との間にＶＣＯ回路とミキサ回路を縦積みにした発明が提案されている（特許文献１）。この先願発明は、異なる機能の回路を電源電圧端子と接地点との間に縦積みにしている点で本発明と類似しているが、目的とする機能の回路と電源回路とを縦積みにしているものではない。
【０００９】
また、上記先願発明は、電池が消耗した場合にも回路が動作できるようにするため、ＶＣＯ回路とミキサ回路を縦積み状態と並列状態とに切替えるスイッチを設けており、常にＶＣＯ回路と電源回路とが縦積み状態で動作する本願発明とは、明らかに構成および動作が異なっている。
【００１０】
この発明の目的は、発生するノイズが少なくかつ低消費電流であるとともにチップサイズを低減可能な発振回路を提供することにある。
【００１１】
この発明の他の目的は、携帯電話向けの高周波ＩＣに内蔵するのに好適な発振回路を提供することにある。
【００１２】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】
すなわち、電源制御用のトランジスタと、レベルアップ用のトランジスタと、バンドギャップリファランス回路とを、電源電圧端子と接地点との間に縦積みした図２のような電源回路において、レベルアップ用のトランジスタの代わりに機能回路であるＶＣＯ（電圧制御発振回路）を挿入して縦積み回路としたものである。
【００１５】
上記した手段によれば、バンドギャップリファランス回路と電圧レギュレータとで分圧用の抵抗（図１のＲ７，Ｒ８，Ｒ９とＲ１１，Ｒ１２）および帰還用差動アンプ（ＡＭＰ０とＡＭＰ１）を共用できるため、従来回路に比べて大幅に消費電流を減らすことができるとともに、回路の占有面積すなわちチップサイズを低減することができる。
【００１６】
また、電源回路に流れる電流が発振回路の動作電流となるため、別々に電流が流れる図２の回路に比べてトータルの電流が同じであれば電源回路内の抵抗の値を小さくして流れる電流を増加させて発生するノイズを減らすことができる。これによって、バイパスコンデンサを用いることなくノイズを減らすことができ、外部端子の増設によるパッケージサイズの増加や部品点数の増加によるコストアップ、実装面積の増大を回避することができる。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１８】
すなわち、本発明に従うと、発生するノイズが少なくかつ低消費電流であるとともにチップサイズおよびパッケージサイズを低減することが可能であり、特に携帯電話向けの高周波ＩＣに内蔵するのに好適な発振回路を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２０】
図３には、本発明に係る発振回路の一実施例が示されている。
【００２１】
この実施例の発振回路は、電源電圧端子Ｖｃｃと接地点ＧＮＤとの間に、電源制御用のトランジスタＭ０と、電圧制御発振回路（ＶＣＯ）２０と、定電圧回路としてバンドギャップリファランス回路（以下、バンドギャップ回路と称する）１１とを直列に接続して縦積みした構成を有する。そして、基準電圧Ｖｘが安定するように、電源制御用のトランジスタＭ０のゲート端子にバンドギャップ回路１１から出力される制御電圧Ｖｚが印加される。
【００２２】
ＶＣＯ２０は、ＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにベースとコレクタとが容量Ｃ３，Ｃ４を介して交差結合された一対のＮＰＮバイポーラ・トランジスタＱ１，Ｑ２を有する。また、ＶＣＯ２０は、該トランジスタＱ１，Ｑ２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＱ１，Ｑ２のコレクタ端子間に、直列に接続されたバラクタ・ダイオードからなる可変容量素子Ｃｖ１，Ｃｖ２を有する。
【００２３】
バラクタ・ダイオードＣｖ１，Ｃｖ２は互いにカソード端子が向き合うように接続されている。また、pushing(電源電圧変動)特性対策のため、バラクタ・ダイオードＣｖ１，Ｃｖ２のアノード端子と接地点との間には抵抗Ｒ１，Ｒ２が接続され、可変容量素子Ｃｖ１，Ｃｖ２と直列に直流成分をカットする容量Ｃ１，Ｃ２が接続され、ＧＮＤ基準に変換している。可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０には、図示しないＰＬＬ回路内のループフィルタなどから制御電圧Ｖｃｔｒが印加されて発振周波数が連続的に変化可能に構成されている。
【００２４】
また、ＶＣＯ２０のトランジスタＱ１，Ｑ２のベースとコレクタとの間、ベースと共通エミッタＮ１との間に、それぞれ抵抗Ｒ３，Ｒ４及びＲ５，Ｒ６が接続され、抵抗分割で自己バイアスを行なうとともに、後述のように抵抗比でＶＣＯの電源電圧となるレギュレータ電圧Ｖｒｅｇのレベルを調整するようにしている。容量Ｃ３，Ｃ４は発振振幅を容量によりアッテネートしてＱ１，Ｑ２のベースへ正帰還する。図示しないが、発振出力はトランジスタＱ１，Ｑ２のコレクタとインダクタＬ１，Ｌ２との接続ノードから取り出される。
【００２５】
バンドギャップ回路１１は、ＶＣＯ２０のトランジスタＱ１，Ｑ２の共通エミッタが接続されるノードＮ１と接地点ＧＮＤとの間に直列に接続された抵抗Ｒ７およびトランジスタＱ３と、Ｒ７−Ｑ３と並列にノードＮ１と接地点ＧＮＤとの間に直列に接続された抵抗Ｒ８，Ｒ９およびトランジスタＱ４と、上記抵抗Ｒ７，Ｒ８の各端子電圧を入力電位とする差動アンプ（出力比較差動増幅回路）ＡＭＰ０とからなる。
【００２６】
トランジスタＱ３，Ｑ４はＰＮＰバイポーラ・トランジスタであり、ベースとコレクタが結合されてベース電位とコレクタ電位とが同電位とされている。このトランジスタＱ３，Ｑ４は通常のバイポーラプロセスで形成されるトランジスタでもよいし、ＭＯＳプロセスで形成されるラテラル構造のＰＮＰトランジスタであってもよい。
【００２７】
バンドギャップ回路１１は、ＶＣＯ２０のトランジスタＱ１，Ｑ２の共通エミッタと接地点ＧＮＤとの間に接続され、トランジスタＱ３，Ｑ４のベース・エミッタ間電圧Ｖｂｅ３，Ｖｂｅ４の差と、抵抗Ｒ７，Ｒ８の抵抗比に応じた制御電圧Ｖｚを出力すると共に、電源電圧依存性のない電流をＶＣＯ２０に流す定電流源（電流源回路）として機能する。
【００２８】
本実施例では、バンドギャップ回路１１により生成された制御電圧Ｖｚが電源制御用のトランジスタＭ０のゲート端子に印加されることにより、Ｖｚに応じた電流がＭ０に流され、これがＶＣＯ２０に動作電流として流され、さらにその電流はそのままバンドギャップ回路（電流源回路）１１の抵抗Ｒ７，Ｒ８に抵抗比率で分割されて流される。電源制御用のトランジスタＭ０によりＶＣＯ２０へ供給されるレギュレータ電圧Ｖｒｅｇは、使用する素子の定数にもよるが一般には２．４Ｖ以上であれば、ＶＣＯ２０を安定して発振動作させることができる。
【００２９】
本実施例の電源一体型の発振回路は、ＶＣＯ２０の発振周波数を決定するＬＣ共振回路の部分は図１のＶＣＯと変わらないので、ＡＣ的な発振動作は従来のＶＣＯと同じであり、周波数ｆは、ｆ＝１／（２π＊√（Ｌ＊Ｃｖ）)で決まる。ただし、トランジスタＱ１，Ｑ２のベースバイアス電位がレギュレータ電圧作成のために従来のＶＣＯに比べて高く設定されるので、出力振幅が従来に比べて若干小さく制約されるが、発振振幅が比較的小さいときには影響は少ない。
【００３０】
一方、トランジスタＱ１，Ｑ２のＧｍ（伝達コンダクタンス）は負の温度係数を持つが、Ｑ１，Ｑ２のバイアス電流が、バンドギャップ回路の正の温度係数を持つＰＴＡＴ(Proportional To Absolute Temperature)電流に変更されたことで、Ｑ１，Ｑ２のＧｍが温度補償されることになり、発振器の負性抵抗（１／Ｇｍ）が温度変動に対して一定化する。また、それによって発振振幅レベルが温度変動に対して安定する。さらに、発振振幅レベルが補正される、つまり温度変動で振幅が低下するのが防止されることで、位相雑音やＳＮ比（信号・雑音比）も改善される。
【００３１】
ここで、図３のＶＣＯ２０に着目すると、トランジスタＱ１，Ｑ２と直列のインダクタＬ１，Ｌ２は直流的には抵抗がゼロすなわちＱ１，Ｑ２のコレクタは電源制御用のトランジスタＭ０のドレインに直結されているとみなすことができる。従って、図３のＶＣＯ２０のトランジスタＱ１，Ｑ２は、図２の回路におけるトランジスタＱ０と等価な素子とみなすことができる。
【００３２】
また、バンドギャップ回路１１は、前述したように、電源電圧依存性のない電流をＶＣＯ２０に流す定電流源（電流源回路）として機能する。よって、図３のバンドギャップ回路（電流源回路）１１は、図２の回路における定電流源ＣＣ０と等価な回路とみなすことができる。つまり、直流的には、図３の回路は図２におけるＶＣＯの電源電圧を供給する電源回路と同様な動作をする。従って、図２の電源回路により発生されるレギュレータ電圧Ｖｒｅｇを解析すれば、図３の実施例におけるＶＣＯ２０の電源電圧を解析したのと同等の結果が得られる。そこで以下、図２の電源回路により発生されるレギュレータ電圧Ｖｒｅｇについて説明する。
【００３３】
図２の電源回路１０は、バンドギャップ回路１１の抵抗Ｒ７とＲ８の共通接続端子の電位である基準電圧ＶｘをトランジスタＱ０のベース・エミッタ間電圧Ｖｂｅ（Ｑ０）だけ上方へシフトしたものがレギュレータ電圧Ｖｒｅｇとなる。ここで、トランジスタＱ０のベース・エミッタ間電圧Ｖｂｅ（Ｑ０）には、負の温度係数−２ｍＶ／ｄｅｇが存在する。そのため、Ｑ０としてベースとコレクタとを結合したダイオード接続のトランジスタを使用して、基準電圧Ｖｘをバンドギャップ電圧１．２Ｖとし、Ｖｂｅ（Ｑ０）だけシフトしたのではレギュレータ電圧Ｖｒｅｇに負の温度係数が残ってしまう。
【００３４】
そこで、抵抗Ｒ７，Ｒ８を調整することで、図４に示すように、基準電圧Ｖｘが正の温度係数を持つように調整する。図１に示されているような本来のバンドギャップ回路においては、正の温度係数をもつＰＴＡＴ電流により、バンドギャップ電圧Ｖｘは抵抗Ｒ７，Ｒ８で昇圧される。このときトランジスタＱ３，Ｑ４のベース・エミッタ電圧（Ｖｂｅ）の負の温度係数を打ち消している。抵抗Ｒ７，Ｒ８を大きくしてＰＴＡＴ電流で昇圧される電圧配分を大きくすれば、基準電圧Ｖｘは＋２ｍＶ／ｄｅｇの温度係数を有するように設定することができる。
【００３５】
図２の回路では、このような設定を行なうことにより、トランジスタＱ０のベース・エミッタ間電圧Ｖｂｅ（Ｑ０）の温度係数を打ち消して温度依存性のないレギュレータ電圧Ｖｒｅｇを発生することが可能である。さらに、図２の電源回路では、電圧調整のため、Ｑ０のベースとコレクタとの間およびベースとエミッタとの間に抵抗Ｒ３，Ｒ４を設け、この抵抗で（Ｒ４／Ｒ３）＊Ｖｂｅ（Ｑ０）だけさらに電圧を高い方へシフトするようにしている。最終的にレギュレータ電圧Ｖｒｅｇは、
Ｖｒｅｇ＝Ｖｘ＋Ｖｂｅ（Ｑ０）＋（Ｒ４／Ｒ３）＊Ｖｂｅ（Ｑ０）
＝Ｖｘ＋｛（Ｒ３＋Ｒ４）／Ｒ３｝＊Ｖｂｅ（Ｑ０）
となる。抵抗Ｒ３，Ｒ４の比によりＶｂｅ（Ｑ０）は温度係数が増えるので、基準電圧Ｖｘの温度係数はさらに調整が必要である。
【００３６】
図３の実施例では、バンドギャップ回路１１の抵抗Ｒ７，Ｒ８で基準電圧Ｖｘが正の温度係数を有するように設定して、ＶＣＯ２０のトランジスタＱ１，Ｑ２のベース・エミッタ電圧の負の温度係数をキャンセルして温度が変化してもＶＣＯ２０の電源電圧であるＶｒｅｇが変動しないようにしている。また、ＶＣＯ２０の電源電圧であるＶｒｅｇが所望のレベルとなるように、トランジスタＱ１，Ｑ２のベースに接続されている自己バイアス用の抵抗Ｒ３，Ｒ４及びＲ５，Ｒ６の抵抗比を設定し、その抵抗比に応じてさらにバンドギャップ回路１１の抵抗Ｒ７，Ｒ８を調整している。
【００３７】
図５および図６には、図３の実施例の電源一体型発振回路の変形例を示す。このうち図５は、ＶＣＯ２０のトランジスタＱ１，Ｑ２およびバンドギャップ回路１１のトランジスタＱ３，Ｑ４としてバイポーラ・トランジスタの代わりにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用したものである。
【００３８】
この変形例では、ＤＣ的にレギュレータ電圧を生成する系として、バイポーラ・トランジスタのＶｂｅの代わりにＭＯＳＦＥＴ（Ｍ１，Ｍ２）のゲート・ソース電圧Ｖｇｓが組み込まれる。これによって、
Ｖｒｅｇ＝Ｖｇｓ＋Ｖｘ
で表わされるレギュレータ電圧Ｖｒｅｇが発生される。Ｖｇｓ電圧はトランジスタのサイズ調整にて任意に設定することができる。また、Ｖｇｓの温度依存性は基準電圧Ｖｘの設定にてキャンセルすることが可能であり、ＶＣＯ２０にバンドギャップ回路１１のＰＴＡＴ電流が流されることで、図３の実施例と同様の効果が期待できる。
【００３９】
図６の変形例は、図５の回路において、ＶＣＯのインダクタＬ１，Ｌ２を、トランジスタＭ１，Ｍ２と直列に接続する代わりに、差動出力ノード間に、バラクタ・ダイオードＣｖ１，Ｃｖ２と並列に接続して中間ノードはフローティングにする。また、互いのゲート端子とドレイン端子が交差結合された一対のＰチャネルＭＯＳＦＥＴ Ｍ３，Ｍ４をＮチャネルＭＯＳＦＥＴ Ｍ１，Ｍ２と直列に接続して、ＣＭＯＳ構成のＶＣＯとしたものである。この回路では、
Ｖｒｅｇ＝Ｖｇｓｎ（Ｍ１）＋Ｖｇｓｐ（Ｍ３）＋Ｖｘ
で表わされるレギュレータ電圧Ｖｒｅｇが発生される。
【００４０】
ＤＣバイアスは、ＮＭＯＳ（Ｍ１，Ｍ２）のゲート・ソース電圧ＶｇｓｎとＰＭＯＳ（Ｍ３，Ｍ４）のゲート・ソース電位Ｖｇｓｐから決まり、トランジスタサイズによって任意に調整でき、基準電圧Ｖｘにて温度係数も打ち消すことができる。ＶＣＯ２０にバンドギャップ回路１１のＰＴＡＴ電流が流されることで、図３の実施例と同様の効果が期待できる。さらに、この実施例のＣＭＯＳ構成のＶＣＯは、ＮＭＯＳのＶＣＯに比べて発振振幅は小さく制約されるものの、比較的小さなバイアス電流にて動作するので低消費電力化に向いている。
【００４１】
図７は、本発明に係る電源一体型発振回路の第２の実施例を示す。この実施例は、電流源回路としてバンドギャップ回路の代わりに、抵抗Ｒ８，Ｒ９に直列接続されたトランジスタＱ４（Ｍ６）を省略したＶＧＳ／Ｒバイアス型電流源回路を用いたものである。
【００４２】
第１の実施例のバンドギャップ回路１１では、前述したように、抵抗Ｒ７，Ｒ８の正の温度係数でトランジスタＱ４のベース・エミッタ電圧（Ｖｂｅ）の負の温度係数を打ち消すようにしているが、この第２の実施例ではバイアス電流はＶｇｓ（Ｍ５）／Ｒ９で決まり負の温度係数を持つ。
【００４３】
また、この実施例のＶＧＳ／Ｒバイアス型電流源回路は、バンドギャップ回路に比べて発生するノイズが小さいので、第１の実施例よりも低雑音回路に適しているが温度に対して安定とするなら別の補正が必要となる。なお、トランジスタＭ５は、ＭＯＳＦＥＴでなくバイポーラ・トランジスタであってもよい。
【００４４】
図８は、本発明に係る電源一体型発振回路の第３の実施例を示す。前記第１および第２の実施例はＶＣＯとして差動構成のＬＣ共振型発振器を用いたが、使用可能なＶＣＯはこれに限定されるものでない。
【００４５】
第３の実施例は、ＶＣＯの共振部が水晶振動子ＸＴＬと周波数調整用の可変容量素子Ｃｖ１とから構成されている。負性抵抗を与えるトランジスタＭ１，Ｍ２は、抵抗Ｒ１〜Ｒ４にてレギュレータ電圧Ｖｒｅｇを分圧した電圧Ｖｂｉａｓにてバイアスされている。また、Ｍ１，Ｍ２と直列に、カレントミラー接続されたＰチャネル型負荷ＭＯＳＦＥＴ Ｍ３，Ｍ４が接続されている。水晶振動子ＸＴＬは、外付け部品として、発振回路が形成されている半導体チップの外部端子に接続される。
【００４６】
トランジスタＭ１のゲート・ドレイン間に接続されている抵抗Ｒ５は、出力をＭ１のバイアス電圧Ｖｂｉａｓに負帰還させる。トランジスタＭ２のゲートとＭ１のドレインとの間に接続されている容量Ｃ１はＡＣ的に正帰還を行なっており、ＭＯＳＦＥＴ Ｍ３，Ｍ４にて折り返された信号は抵抗Ｒ５による負帰還に打ち勝って発振する。
【００４７】
このクリスタル発振器の電源回路として、第１の実施例と同様にバンドギャップ回路１１と電源制御用トランジスタＭ０とからなる電源回路が適用されている。この電源回路によりＤＣ的に生成されるレギュレータ電圧Ｖｒｅｇは、次式
Ｖｒｅｇ＝｛（Ｒ１＋Ｒ２）／Ｒ１｝・｛Ｖｇｓ（Ｍ１）＋Ｖｘ｝
で表わされる。
【００４８】
ここで、ＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓの温度依存性をキャンセルするように基準電圧Ｖｘを設計すれば、レギュレータ電圧は温度に対して安定する。また、バンドギャップ回路のＰＴＡＴ電流は温度に対してトランジスタＭ１のＧｍを補正する効果があるので発振レベルが安定するという利点がある。
【００４９】
図９には、本発明に係る発振回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの一例として、ＷＣＤＭＡ（Wideband Code Division Multiple Access）方式の携帯電話機の構成例がブロック図で示されている。
【００５０】
図９に示すシステムは、信号電波を送受信するアンテナ１００と、送信信号と受信信号を分離するデュプレクサ（分波器）１１０と、送信信号を増幅する高周波電力増幅回路（パワーアンプ）１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、ベースバンド回路３００とからなる。
【００５１】
ベースバンド回路３００は、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを抽出するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御したりする。この実施例では、高周波ＩＣ２００およびベースバンド回路３００は、各々別個の半導体チップ上にそれぞれ半導体集積回路として構成されている。
【００５２】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路と、送信系回路と、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路とで構成される。
【００５３】
受信系回路は、受信信号を増幅するロウノイズアンプ２１１と、発振回路ＶＣＯ１で生成された発振信号φＲＦ１とロウノイズアンプ２１１で増幅された受信信号とを合成することで復調およびダウンコンバートを行なうミキサ２１２と、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅回路（ＰＧＡ）２１３などからなる。
【００５４】
送信系回路は、ベースバンド回路３００から供給されるＩ，Ｑ信号を増幅するアンプ２３１と、増幅されたＩ，Ｑ信号と発振回路ＶＣＯ２で生成された発振信号φＲＦ２とを合成することにより変調およびアップコンバートを行なうミキサ２３２と、変調された信号を増幅するアンプ２３３などから構成されている。
【００５５】
本実施例においては、ミキサ２１２で受信信号と合成される高周波信号φＲＦ１を生成するＲＦ−ＰＬＬ１と、ミキサ２３２で送信信号と合成される高周波信号φＲＦ２を生成するＲＦ−ＰＬＬ２が設けられ、これらのＰＬＬ内のＶＣＯや基準発振回路２５０として、前記第１〜第３実施例で説明した電源一体型の発振回路が使用されている。
【００５６】
ＲＦ−ＰＬＬ１は、ＶＣＯ２２１と、ＶＣＯの使用バンドを選択する自動バンド選択回路２２２と、ＶＣＯ２２１で生成された発振信号を分周する可変分周器２２３および基準発振回路２５０からの基準クロックφｒｅｆを分周する分周器２２４を有する。ＲＦ−ＰＬＬ１は、さらに、分周器２２３および２２４で分周された信号の位相を比較する位相比較器２２５と、その位相差に応じた電圧を発生するチャージポンプ２２６およびループフィルタ２２７を有する。このループフィルタ２２７のチャージ電圧がＶＣＯ２２１に発振制御電圧Ｖｃｔｒとして供給される。ＲＦ−ＰＬＬ２は、発生する高周波信号の周波数が異なるのみで、構成はＲＦ−ＰＬＬ１と同一であるので図示および説明を省略する。
【００５７】
特に制限されるものでないが、この実施例では、受信側のＲＦ−ＰＬＬ１と送信側のＲＦ−ＰＬＬ２で必要とされる基準クロックφｒｅｆを生成する基準発振回路２５０は、受信系と送信系に共通の回路として設けられている。また、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２には、ベースバンド回路３００からの信号に基づいてこのＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路を制御する信号を生成する制御回路２６１，２６２が設けられている。
【００５８】
制御回路２６１，２６２にはコントロールレジスタやデータレジスタなどが設けられている。これらのレジスタにベースバンドＩＣ３００からの信号に基づいてオフセット値や発振周波数（分周比）の設定が行なわれ、レジスタに設定された値がＲＦ−ＰＬＬ１，ＲＦ−ＰＬＬ２の自動バンド選択回路２２２内のレジスタや可変分周回路２２３に供給される。
【００５９】
これとともに、ベースバンドＩＣ３００からの指令（コマンドコード等）に基づいて、制御回路２６１，２６２から自動バンド選択回路２２２に対して発振周波数切替え制御信号が供給される。制御回路は、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路に共通の回路として設けるようにしても良い。
【００６０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６１】
例えば前記第１〜第３実施例および変形例において開示した電流源回路１１とＶＣＯ２０、レギュレータ回路（Ｍ０）は、それぞれ任意に組み合わせることが可能である。また、いわゆるＢｉＣＭＯＳプロセスを使用することが許容されるならば、ＶＣＯ２０を構成するトランジスタまたは電流源回路１１を構成するトランジスタの一方をＭＯＳＦＥＴとし、他方をバイポーラ・トランジスタとした混在回路も実現可能である。
【００６２】
また、前記実施例では、発生する発振信号の周波数が制御電圧Ｖｃｎｒで変更可能なＶＣＯを用いた回路を示したが、発振信号の周波数が固定であるＶＣＯを用いる場合にも適用することができる。
【産業上の利用可能性】
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機等の無線通信装置の高周波ＩＣに内蔵されるＶＣＯについて説明した。本発明はそれに限定されず、半導体集積回路に内蔵されるＶＣＯ一般に広く利用することができる。
【図面の簡単な説明】
【００６４】
【図１】従来の発振回路の構成例を示す回路図である。
【図２】本発明に先立って検討した発振回路の構成例を示す回路図である。
【図３】本発明に係る電源一体型の発振回路の第１の実施例を示す回路図である。
【図４】第１の実施例の発振回路における各部の電位の温度特性を示すグラフである。
【図５】第１の実施例の発振回路の第１の変形例を示す回路図である。
【図６】第１の実施例の発振回路の第２の変形例を示す回路図である。
【図７】本発明に係る発振回路の第２の実施例を示す回路図である。
【図８】本発明に係る発振回路の第３の実施例を示す回路図である。
【図９】本発明に係るＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００６５】
１０ 電源回路
１１ バンドギャップ回路
１２ 電圧レギュレータ
２０，２２１ ＶＣＯ（電圧制御発振回路）
２１１ ロウノイズアンプ
２１２ 復調＆ダウンコンバート用ミキサ
２１３ 高利得増幅回路
２３２ 変調＆アップコンバート用ミキサ
２５０ 基準発振回路
２６１，２６２ 制御回路
３００ ベースバンド回路
【特許請求の範囲】
【請求項１】
第１の電源電圧が供給される第１の電源端子と、
前記第１の電源電圧とは異なる第２の電源電圧が供給される第２の電源端子と、
前記第１の電源端子からの電圧を受け、電源電圧を出力する電圧レギュレータと、
前記電圧レギュレータからの前記電源電圧が供給される電圧制御発振回路と、
前記第２の電源端子と接続する電流源回路とを含み、一つの半導体チップ内に形成された発振回路であって、
前記電圧レギュレータと、前記電圧制御発振回路と、前記電流源回路と、が前記第１と第２の電源端子との間に直列に接続され、前記電圧レギュレータから前記電圧制御発振回路に流された電流が前記電流源回路に流れることを特徴とする発振回路。
【請求項２】
前記電流源回路は基準電圧発生回路からなり、
前記電圧レギュレータは、前記基準電圧発生回路の出力比較差動増幅回路の出力電圧を制御端子に受けて前記第１の電源電圧を降圧して前記電圧制御発振回路の動作電圧を生成する電源制御用トランジスタからなることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記基準電圧発生回路は、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第１抵抗および第１トランジスタを有する第１電流経路と、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第２抵抗および第３抵抗と第２トランジスタを有する第２電流経路と、
前記第１抵抗と前記第２抵抗の電圧降下で生じた２つ電圧が入力され、それらの電位差に応じた電圧を出力する前記出力比較差動増幅回路と、
を備えることを特徴とする請求項２に記載の発振回路。
【請求項４】
前記基準電圧発生回路内の前記第１〜第３抵抗は、前記基準電圧発生回路と前記電圧制御発振回路との結合点の電位が正の温度特性を有し、前記電圧制御発振回路内のトランジスタの負の温度特性を相殺するように抵抗値が設定されていることを特徴とする請求項３に記載の発振回路。
【請求項５】
前記電圧制御発振回路は、エミッタ共通接続され互いにベース端子とコレクタ端子が交差結合された一対のバイポーラ・トランジスタもしくはソース共通接続され互いにゲート端子とドレイン端子が交差結合された一対の電界効果トランジスタを有し、
前記電圧レギュレータにより生成される電圧は、前記バイポーラ・トランジスタのベース・エミッタ間電圧もしくは前記電界効果トランジスタのゲート・ソース間電圧の分だけ前記交差結合されたノードの電位よりも高く設定されることを特徴とする請求項４に記載の発振回路。
【請求項６】
前記電圧制御発振回路は、
エミッタ共通接続され互いにベース端子とコレクタ端子が交差結合された一対のバイポーラ・トランジスタを有し、
該一対のバイポーラ・トランジスタのそれぞれのベース端子とコレクタ端子との間およびベース端子とエミッタ端子との間にそれぞれ抵抗が接続され、
これらの抵抗で分割された電圧が当該バイポーラ・トランジスタのベース端子に印加されることで自己バイアスされるように構成されていることを特徴とする請求項４に記載の発振回路。
【請求項７】
前記電圧制御発振回路の前記一対のバイポーラ・トランジスタもしくは一対の電界効果トランジスタの伝達コンダクタンスは、前記基準電圧発生回路を流れる正の温度係数を持つ電流により温度補償されることを特徴とする請求項５に記載の発振回路。
【請求項８】
前記電圧制御発振回路は、
前記一対のバイポーラ・トランジスタまたは前記一対の電界効果トランジスタと前記電源制御用トランジスタとの間に接続された一対のインダクタンス素子と、
前記一対のバイポーラ・トランジスタのコレクタ端子間または前記一対の電界効果トランジスタのドレイン端子間に接続された容量素子と、
を有するＬＣ共振型発振回路であることを特徴とする請求項５に記載の発振回路。
【請求項９】
前記電圧制御発振回路は、
前記一対のバイポーラ・トランジスタのコレクタ端子間または前記一対の電界効果トランジスタのドレイン端子間に、互いにカソード端子が向き合うように結合された一対のバラクタ・ダイオードと、
前記一対のバラクタ・ダイオードの各アノード端子と前記一対のバイポーラ・トランジスタのコレクタ端子もしくは前記一対の電界効果トランジスタのドレイン端子との結合ノードとの間にそれぞれ接続された一対の容量素子とを備え、
前記一対のバラクタ・ダイオードの共通カソード端子に制御電圧が印加されることにより発振周波数が可変にされていることを特徴とする請求項８に記載の発振回路。
【請求項１０】
前記電流源回路は、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第１抵抗および第１トランジスタを有する第１電流経路と、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第２抵抗および第３抵抗を有する第２電流経路と、
前記第１抵抗と前記第２抵抗の電圧降下で生じた２つ電圧が入力され、それらの電位差に応じた電圧を出力する出力比較差動増幅回路とからなり、
前記電圧レギュレータは、前記出力比較差動増幅回路の出力電圧を制御端子に受けて入力電源電圧を降圧して前記電圧制御発振回路の電源電圧を生成する電源制御用トランジスタからなることを特徴とする請求項１に記載の発振回路。
【請求項１】
第１の電源電圧が供給される第１の電源端子と、
前記第１の電源電圧とは異なる第２の電源電圧が供給される第２の電源端子と、
前記第１の電源端子からの電圧を受け、電源電圧を出力する電圧レギュレータと、
前記電圧レギュレータからの前記電源電圧が供給される電圧制御発振回路と、
前記第２の電源端子と接続する電流源回路とを含み、一つの半導体チップ内に形成された発振回路であって、
前記電圧レギュレータと、前記電圧制御発振回路と、前記電流源回路と、が前記第１と第２の電源端子との間に直列に接続され、前記電圧レギュレータから前記電圧制御発振回路に流された電流が前記電流源回路に流れることを特徴とする発振回路。
【請求項２】
前記電流源回路は基準電圧発生回路からなり、
前記電圧レギュレータは、前記基準電圧発生回路の出力比較差動増幅回路の出力電圧を制御端子に受けて前記第１の電源電圧を降圧して前記電圧制御発振回路の動作電圧を生成する電源制御用トランジスタからなることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記基準電圧発生回路は、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第１抵抗および第１トランジスタを有する第１電流経路と、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第２抵抗および第３抵抗と第２トランジスタを有する第２電流経路と、
前記第１抵抗と前記第２抵抗の電圧降下で生じた２つ電圧が入力され、それらの電位差に応じた電圧を出力する前記出力比較差動増幅回路と、
を備えることを特徴とする請求項２に記載の発振回路。
【請求項４】
前記基準電圧発生回路内の前記第１〜第３抵抗は、前記基準電圧発生回路と前記電圧制御発振回路との結合点の電位が正の温度特性を有し、前記電圧制御発振回路内のトランジスタの負の温度特性を相殺するように抵抗値が設定されていることを特徴とする請求項３に記載の発振回路。
【請求項５】
前記電圧制御発振回路は、エミッタ共通接続され互いにベース端子とコレクタ端子が交差結合された一対のバイポーラ・トランジスタもしくはソース共通接続され互いにゲート端子とドレイン端子が交差結合された一対の電界効果トランジスタを有し、
前記電圧レギュレータにより生成される電圧は、前記バイポーラ・トランジスタのベース・エミッタ間電圧もしくは前記電界効果トランジスタのゲート・ソース間電圧の分だけ前記交差結合されたノードの電位よりも高く設定されることを特徴とする請求項４に記載の発振回路。
【請求項６】
前記電圧制御発振回路は、
エミッタ共通接続され互いにベース端子とコレクタ端子が交差結合された一対のバイポーラ・トランジスタを有し、
該一対のバイポーラ・トランジスタのそれぞれのベース端子とコレクタ端子との間およびベース端子とエミッタ端子との間にそれぞれ抵抗が接続され、
これらの抵抗で分割された電圧が当該バイポーラ・トランジスタのベース端子に印加されることで自己バイアスされるように構成されていることを特徴とする請求項４に記載の発振回路。
【請求項７】
前記電圧制御発振回路の前記一対のバイポーラ・トランジスタもしくは一対の電界効果トランジスタの伝達コンダクタンスは、前記基準電圧発生回路を流れる正の温度係数を持つ電流により温度補償されることを特徴とする請求項５に記載の発振回路。
【請求項８】
前記電圧制御発振回路は、
前記一対のバイポーラ・トランジスタまたは前記一対の電界効果トランジスタと前記電源制御用トランジスタとの間に接続された一対のインダクタンス素子と、
前記一対のバイポーラ・トランジスタのコレクタ端子間または前記一対の電界効果トランジスタのドレイン端子間に接続された容量素子と、
を有するＬＣ共振型発振回路であることを特徴とする請求項５に記載の発振回路。
【請求項９】
前記電圧制御発振回路は、
前記一対のバイポーラ・トランジスタのコレクタ端子間または前記一対の電界効果トランジスタのドレイン端子間に、互いにカソード端子が向き合うように結合された一対のバラクタ・ダイオードと、
前記一対のバラクタ・ダイオードの各アノード端子と前記一対のバイポーラ・トランジスタのコレクタ端子もしくは前記一対の電界効果トランジスタのドレイン端子との結合ノードとの間にそれぞれ接続された一対の容量素子とを備え、
前記一対のバラクタ・ダイオードの共通カソード端子に制御電圧が印加されることにより発振周波数が可変にされていることを特徴とする請求項８に記載の発振回路。
【請求項１０】
前記電流源回路は、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第１抵抗および第１トランジスタを有する第１電流経路と、
前記電圧制御発振回路との結合点と前記第２の電源端子との間に直列に接続された第２抵抗および第３抵抗を有する第２電流経路と、
前記第１抵抗と前記第２抵抗の電圧降下で生じた２つ電圧が入力され、それらの電位差に応じた電圧を出力する出力比較差動増幅回路とからなり、
前記電圧レギュレータは、前記出力比較差動増幅回路の出力電圧を制御端子に受けて入力電源電圧を降圧して前記電圧制御発振回路の電源電圧を生成する電源制御用トランジスタからなることを特徴とする請求項１に記載の発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−３００６２３（Ｐ２００７−３００６２３Ａ）
【公開日】平成１９年１１月１５日（２００７．１１．１５）
【国際特許分類】
【出願番号】特願２００７−１１４９１８（Ｐ２００７−１１４９１８）
【出願日】平成１９年４月２５日（２００７．４．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【出願人】（５０３１５３９５３）エポック・マイクロエレクトロニクス・インコーポレーテッド (5)
【Ｆターム（参考）】
【公開日】平成１９年１１月１５日（２００７．１１．１５）
【国際特許分類】
【出願日】平成１９年４月２５日（２００７．４．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【出願人】（５０３１５３９５３）エポック・マイクロエレクトロニクス・インコーポレーテッド (5)
【Ｆターム（参考）】
[ Back to top ]